JP2004179349A - Laminated electronic component and its manufacturing method - Google Patents
Laminated electronic component and its manufacturing method Download PDFInfo
- Publication number
- JP2004179349A JP2004179349A JP2002343006A JP2002343006A JP2004179349A JP 2004179349 A JP2004179349 A JP 2004179349A JP 2002343006 A JP2002343006 A JP 2002343006A JP 2002343006 A JP2002343006 A JP 2002343006A JP 2004179349 A JP2004179349 A JP 2004179349A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electronic component
- thickness
- electrode layer
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、積層型電子部品およびその製法に関し、特に、積層セラミックコンデンサに用いられる積層型電子部品およびその製法に関する。
【0002】
【従来技術】
近年、電子機器の小型化、高密度化に伴い、積層型電子部品、例えば、積層セラミックコンデンサは、小型、高容量、および、高い信頼性が求められており、このため、▲1▼誘電体層の薄層化と積層数の増加、▲2▼内部電極層の薄層化、▲3▼誘電体層の高誘電率化が図られており、例えば、誘電体層の厚みを5μm以下、誘電体積層数を100層以上とした高容量の積層型電子部品が開発されている。
【0003】
このような積層型電子部品としては、例えば、下記の特許文献1に開示されるようなものが知られている。
【0004】
この特許文献1に開示された積層型電子部品では、電子部品本体を構成する誘電体層の厚みが50μm以下で、また、その誘電体層の表面に形成された内部電極層の厚みが1.5μm以下とされている。そして、焼成後にこのような誘電体層となる誘電体グリーンシートは、形成される誘電体層の厚みの0.6倍以下の平均粒径を有する誘電体粉末を用いて、スリップキャスト法等のシート成形法により形成される。また、焼成後に内部電極層となる内部電極パターンは、これも形成される内部電極層の厚みよりも微細なNi金属粉末を用いて調製された導電性ペーストを用いて、前記誘電体グリーンシート上にスクリーン印刷法により形成される。
【0005】
【特許文献1】
特開2000−243650号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記特許文献1に開示された積層型電子部品では、内部電極パターンの薄層化を行うために、導電性ペーストは多くの溶媒を含み低粘度化されたものが用いられ、一方、印刷用のスクリーンはメッシュパターンのオープニングが均一なものが用いられている。このため、印刷後の内部電極パターンは、その周辺部が誘電体グリーンシート面に対して、その厚みが先細りとなり、焼成後においては、内部電極パターンを構成するNi金属粉末の焼結により、その内部電極パターンが全方位的に収縮し、さらに薄くなることから、焼成後の内部電極層は、その周辺部の近傍に空隙が形成され易くなり、このため内部電極層の面積が変化することにより、静電容量の発生に寄与する有効面積の減少やばらつきが大きくなるという問題があった。
【0007】
従って、本発明は、内部電極層の薄層化とともに、内部電極層の有効面積の減少やばらつきを抑制して、高容量化を図れる積層型電子部品およびその製法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の積層型電子部品は、誘電体層と内部電極層とを交互に積層してなる直方体状の電子部品本体と、該電子部品本体の両端部にそれぞれ設けられ、前記内部電極層と交互に接続する一対の外部電極と、を具備する積層型電子部品であって、前記内部電極層の外部電極との接続端を除く3方の周辺部の厚みが、前記内部電極層の中央部よりも厚く形成されていることを特徴とする。
【0009】
また、上記積層型電子部品では、内部電極層の3方の周辺部の厚みをt1、前記内部電極層の中央部の厚みをt2としたときに、t1/t2≧1.1の関係を満足することが望ましい。
【0010】
さらに、本発明の積層型電子部品の製法は、積層された複数の誘電体グリーンシートの各シート間に、少なくとも矩形状の内部電極パターンを所定間隔をおいて複数形成してなる母体積層体を格子状に切断して複数の電子部品本体成形体を形成する工程と、該電子部品本体成形体を焼成して電子部品本体を形成する工程と、を具備する積層型電子部品の製法であって、前記内部電極パターンの周辺部の厚みを前記内部電極パターンの中央部よりも厚く形成したことを特徴とする。
【0011】
そして、上記積層型電子部品の製法では、内部電極パターンの周辺部の厚みをt1、前記内部電極パターンの中央部の厚みをt2としたときに、t1/t2≧1.1の関係を満足することが望ましい。
【0012】
このような製法によれば、印刷後の内部電極パターンの周辺部の厚みをその内部電極パターンの中央部よりも大きくすることができ、焼成後においては、内部電極パターンを構成するNi金属粉末が焼結して、その内部電極パターンが全方位的に収縮し、さらに薄くなったとしても、焼成後の内部電極層は、その周辺部の近傍に空隙が形成され難い。このため内部電極層の面積の減少やばらつきを抑制できることから、内部電極層の薄層化を図ったとしても、その内部電極層の有効面積の減少やばらつきが抑制され高容量化を図ることができる。
【0013】
【発明の実施の形態】
本発明の積層型電子部品である積層セラミックコンデンサの一形態について、図1の概略断面図および図2のA−A断面図をもとに詳細に説明する。
【0014】
本発明の積層型電子部品は、図1に示すように、直方体状の電子部品本体1の両端部に外部電極7が形成されている。
【0015】
電子部品本体1は、内部電極層9と誘電体層11を交互に積層して構成されている。そして、本発明の内部電極層9は、図2に示すように、外部電極7と接続される端部を除く3方の周辺部16が、その内部電極層9の中央部17よりも厚く形成されていることが重要である。なお、図2は図1のA−A断面図である。
【0016】
また、この内部電極層9は、その3方の周辺部16の厚みをt1、中央部17の厚みをt2としたときに、t1/t2≧1.1の関係を満足することが望ましいが、誘電体層11に対する内部電極層9による段差を抑制するという理由から、そのt1/t2比率は1.2〜1.3であることがより望ましい。
【0017】
また、誘電体層11はBaTiO3を主成分とする誘電体粉末を焼成して形成されたものであり、この誘電体層11の厚みは、静電容量を高めるうえで5μm以下、特に3μm以下、さらには2μm以下が望ましく、また、誘電体層11の厚みばらつきは0.2μm以下であることが静電容量のばらつきを抑制する点で望ましい。
【0018】
次に、本発明の積層セラミックコンデンサからなる積層型電子部品の製法について、図3を基に詳細に説明する。
【0019】
まず、図3(a)に示すように、誘電体グリーンシート31をキャリアフィルム32上に形成する。誘電体グリーンシート31を構成する誘電体材料としては、例えば、BaTiO3を主成分とする誘電体粉末に対して焼結助剤を混合することが望ましい。これらの誘電体材料のうち、主原料のBaTiO3粉は、固相法、液相法(シュウ酸塩を経過する方法等)、水熱合成法等により合成されるが、そのうち粒度分布が狭く、結晶性が高いという理由から水熱合成法が好適に用いられる。そして、この誘電体粉末の平均粒径は、誘電体層11を薄層化しても絶縁抵抗を高めるという理由から0.5μm以下であることが望ましく、特に、静電容量を向上させるという点で、その平均粒径は0.2〜0.4μmの範囲であることがより望ましい。
【0020】
そして、このように微細な原料粉末をバインダおよび溶媒と混合してセラミックスラリを調製し、このセラミックスラリをキャリアフィルム32上に塗布して誘電体グリーンシート31が形成される。
【0021】
このような工法で形成された誘電体グリーンシート31の厚みは6μm以下であり、特に、積層型電子部品の小型、大容量化という理由から、4μm以下、さらには3μm以下が望ましく、また、誘電体グリーンシート31の厚みばらつきは0.2μm以下であることが静電容量のばらつきを抑制する点で望ましい。
【0022】
次に、図3(b)に示すように、上記の誘電体グリーンシート31の表面に、焼成後に内部電極層9となる矩形状の内部電極パターン33を複数形成する。この内部電極パターン33は、その周辺部35が中央部37よりも厚く形成されることが重要であり、特に、内部電極パターン33の周辺部35の厚みをt1、中央部37の厚みをt2としたときに、t1/t2≧1.1の関係を満足することが望ましく、さらには、誘電体グリーンシート31との段差を低減するという理由からt1/t2比は1.2〜1.3の範囲であることがより望ましい。また、この内部電極パターン33の厚みは、積層型電子部品の薄層化ならびに高容量化を達成するために、0.5〜1.7μmの範囲であることが望ましく、特に、静電容量のばらつきを抑制するという点で、0.4〜1.1μmであることが望ましい。
【0023】
また、この内部電極パターン33を形成するために用いられる導電性ペーストは、金属粒子と、有機溶剤と、有機粘結剤とを含有するものである。金属粒子としては、Ni、Co、Cuがあり、金属の焼成温度が一般の誘電体の焼成温度と一致する点、およびコストが安いという点からNiが望ましい。また、この卑金属粒子の平均粒径は、薄層化しても均質な内部電極パターン33を形成する点で0.1〜0.5μmの範囲が望ましい。
【0024】
また、導電性ペーストには、固形分として、金属粉末以外に、内部電極パターン33の焼結性を抑えるために微細な誘電体粉末を混合して用いることが好ましく、内部電極層9の均一な粒子径の形成と、平滑性を向上させるために、誘電体粉末の粒径は0.01〜0.2μmが望ましい。
【0025】
本発明のような誘電体グリーンシート31上に内部電極パターン33を形成する手段としては、スクリーン印刷法あるいはやグラビア印刷法が好適に用いられる。
【0026】
そして、本発明の内部電極パターン33において、その周辺部35と中央部37との厚み差を形成するためには、厚みを大きくする部分に複数回の印刷を行う方法も考えられるが、本製法では、図4に示すように、用いる印刷用スクリーン39について工夫を行い、内部電極パターン33の周辺部35側となる印刷用スクリーン39の周辺領域39aのオープニングを中央領域39b側のオープニングよりも大きくしたものが好適に用いられる。即ち、メッキなどにより中央領域39bのオープニングを周辺領域39aのオープニングよりも小さくしたものである。
【0027】
つまり、上記のように、該当するパターンによって印刷用スクリーン39のオープニングを異ならせたものを用いることにより、内部電極パターン33の周辺部35と中央部37とを同時に形成しても、厚みの異なるパターンを容易に形成できる。このような印刷用スクリーン39において同一スクリーン中にオープニングの異なる部位を形成するには、周辺領域39aにマスクを施した状態で中央領域39bにメッキを行うことで形成できる。
【0028】
即ち、本発明の積層型電子部品の製法では、誘電体グリーンシート31の表面に、オープニングの異なる印刷用スクリーン39を用いて、周辺部35の厚みが中央部37の厚みよりも大きい内部電極パターン33を形成することを特徴とするものである。
【0029】
次に、図3(c)に示すように、誘電体グリーンシート31の表面に形成された内部電極パターン33による段差を解消するために、その内部電極パターン33の周囲に、これもスクリーン印刷法を用いてセラミックパターン40を形成する。このセラミックパターン40の厚みは、内部電極パターン33の周辺部35と実質的に同じ厚みであることが望ましい。また、このセラミックパターン40を構成するセラミック粉末は実質的に誘電体グリーンシート31を構成する誘電体粉末と同一組成であることが焼成収縮を均一にするうえで望ましい。
【0030】
次に、図3(d1)、(d2)に示すように、上記のように局部的に厚みの異なる内部電極パターン33およびセラミックパターン40を形成した誘電体グリーンシート31を複数層密着させて母体積層体43を形成する。この場合、誘電体グリーンシート31間に形成された矩形状の内部電極パターン33は、矩形状でありエンドマージン周辺41aとサイドマージン周辺41bを有しており、特に、エンドマージン周辺41aが積層方向に対して一層毎に交互にずれるように形成されている。
【0031】
次に、この母体積層体43を切断線Cに沿って縦横に切断することによって電子部品本体成形体を作製する。この場合、母体積層体43の内部に形成された内部電極パターン33は、焼成後に外部電極7と接続される両端の中央近傍で切断される。そして、電子部品本体成形体においては、前記した外部電極7との接続端以外の3方の周辺部35が、その内部電極パターン33の中央部37よりも厚く形成されることになる。
【0032】
この電子部品本体成形体の対向する一対の端面には、内部電極パターン33の端部が交互に露出している。この内部電極パターン33の一部の露出により該内部電極パターン33の位置ずれを容易に確認できる。
【0033】
次に、電子部品本体成形体を大気中または低酸素雰囲気中500〜800℃で脱バイした後、非酸化性雰囲気中、1200〜1300℃で2〜3時間焼成する。
【0034】
さらに、所望により、酸素分圧が焼成雰囲気よりも高い酸素分圧下、900〜1100℃で5〜15時間の再酸化処理を施すことにより、前工程の非酸化性雰囲気焼成において還元された電子部品本体1を酸化することにより、高い静電容量と絶縁特性を有する電子部品本体1を得ることができる。
【0035】
最後に、得られた電子部品本体1に対し、各端面にCuペーストを塗布し、これを700〜900℃で焼き付けて外部電極7を形成する。更に外部電極7上にNi/Snメッキを施し、積層セラミックコンデンサを作製する。
【0036】
【実施例】
積層型電子部品の一つである積層セラミックコンデンサを以下のようにして作製した。先ず、平均粒径が0.4μmのBaTiO3に各酸化物を所定量配合し、これにバインダと溶媒とを所定量混合してセラミックスラリを調製した後、ダイコータ法により、キャリアフィルム上に厚み2μmの誘電体グリーンシートを作製した。
【0037】
次に、内部電極層となる内部電極パターンは、平均粒径0.2μmのNi粉末と、共材として平均粒径0.1μmの誘電体粉末と、有機粘結剤と有機溶剤と混合して導電性ペーストを作製した。
【0038】
次に、この導電性ペーストを上記の誘電体グリーンシートの一方主面上に、スクリーン印刷装置を用いて表1に示す厚みになるように印刷し乾燥させた。内部電極パターンの中央部の厚みは1μmとした。この場合、形成する内部電極パターンの周辺部と中央部に相当する位置に対してオープニングの異なる印刷用スクリーンを用いた。
【0039】
次に、上記の誘電体グリーンシートの内部電極パターンの周囲に、これもスクリーン印刷法を用いて内部電極パターンの周辺部とほぼ同一厚みになるようにセラミックパターンを形成した。このセラミックパターンを構成するセラミック粉末として誘電体グリーンシートを構成する誘電体粉末と同一組成のものを用いた。
【0040】
次に、上記のように内部電極パターンおよびセラミックパターンを形成した誘電体グリーンシートを400枚積層し、その上下の誘電体グリーンシートと同一材料からなるグリーンシートを積層して、温度55℃、圧力10kgf/cm2で、第1回目の積層を行い仮積層成形体を形成した。この条件で作製した仮積層成形体は、誘電体グリーンシートが完全に密着されていない状態であり、次の第2回目の積層プレス時に充分な脱気ができるだけの隙間を残しておいた。
【0041】
次に、この仮積層成形体を温度100℃、圧力200kgf/cm2で第2回目の積層プレスを行い、この仮積層体成形体を完全に密着させて母体積層体を得た。
【0042】
この積層プレス工程において、積層した誘電体グリーンシートに形成した内部電極パターンは、その周辺部が中央部よりも厚く形成されているにもかかわらず、積層面はほぼ平坦化されたものであった。
【0043】
次に、この母体積層体を格子状に切断して複数の電子部品本体成形体を得た。この電子部品本体成形体の両端面には、内部電極パターンの一端が交互に露出していた。
【0044】
次に、この電子部品本体成形体を大気中300℃または酸素分圧0.1〜1Paの低酸素雰囲気中500℃で脱バイした後、酸素分圧10−7Paの非酸化性雰囲気中1300℃で2時間焼成し、さらに、酸素分圧が0.01Paの低酸素分圧下1000℃で10時間の再酸化処理を施し電子部品本体を得た。
【0045】
最後に、得られた電子部品本体に対し、各端面にガラス粉末を含んだCuペーストを塗布した後、還元雰囲気中、900℃で焼き付けを行った。その後、NiおよびSnメッキを施し、内部電極層と電気的に接続された外部電極を形成して積層セラミックコンデンサを作製した。
【0046】
このようにして得られた積層セラミックコンデンサの外形寸法は、幅1.25mm、長さ2.0mm、厚さ1.25mmであり、誘電体層の厚みは1.6μmであった。
【0047】
焼成後に、得られた積層セラミックコンデンサについて、100個の試料を光学式顕微鏡にて観察し、デラミネーションの有無を検査した。デラミネーションが生じた磁器の割合を表1に示す。また、上記のようにして得られた積層セラミックコンデンサを用いて耐熱衝撃性試験を行った。試験内容はJIS規格に基づいて行った。試料数100個について温度(ΔT=340℃)のときのクラックの発生率を表1に示す。内部電極層の周辺部の厚みt1および中央部の厚みt2は、試料を破断し走査電子顕微鏡観察により評価した。静電容量は周波数1kHz、1Vrmsの条件で測定し、さらにそのばらつきを求めた。その結果を表1に示す。
【0048】
また、比較例として、オープニングの均一な印刷用スクリーンを用いて内部電極パターンを形成し、焼成後の内部電極層の周辺部の厚みが先細りとなる、所謂、従来の積層セラミックコンデンサを作製した。
【0049】
【表1】
【0050】
表1の結果から明らかなように、電子部品本体の内部に形成される内部電極層の周辺部の厚みを中央部よりも厚くなるように形成した試料No.2〜5では、デラミネーションやクラックが無く、静電容量が9.7μF以上、静電容量のばらつきが2.1%以下となり積層コンデンサの特性を改善できた。
【0051】
特に、内部電極層の周辺部の厚みt1と中央部の厚みt2との比t1/t2を1.2および1.3とした試料No.3、4では、静電容量が10μF以上となり、かつ静電容量のばらつきも1.5%以下にできた。
【0052】
一方、内部電極層を通常の印刷用スクリーンを用いて作製した試料No.1では、デラミネーションやクラックが最大4%となり、また、静電容量が8.9μFに低下し、そのばらつきが4.6%と大きくなった。
【0053】
【発明の効果】
以上詳述したように、電子部品本体の内部に形成された内部電極層の外部電極との接続端を除く3方の周辺部を中央部よりも厚くすることにより、極めて薄くした内部電極層であっても内部電極層の周辺部近傍の空隙を低減でき、内部電極層の有効面積を大きくでき、静電容量の低下とそのばらつきを抑制することができる。
【図面の簡単な説明】
【図1】本発明の積層型電子部品の概略断面図である。
【図2】図1のA−A断面図である。
【図3】本発明の積層型電子部品の製法を示す概略工程図である。
【図4】本発明の内部電極パターンを形成するための印刷用スクリーンの模式図である。
【符号の説明】
1 電子部品本体
7 外部電極
9 内部電極層
11 誘電体層
16、35 周辺部
17、37 中央部
31 誘電体グリーンシート
33 内部電極パターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer electronic component and a method for manufacturing the same, and more particularly, to a multilayer electronic component used for a multilayer ceramic capacitor and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, as electronic devices have become smaller and higher in density, multilayer electronic components, for example, multilayer ceramic capacitors, have been required to be smaller, have higher capacitance, and have higher reliability. The thickness of the layers is increased and the number of layers is increased, (2) the thickness of the internal electrode layer is reduced, and (3) the dielectric constant of the dielectric layer is increased. For example, the thickness of the dielectric layer is 5 μm or less. 2. Description of the Related Art A high-capacity multilayer electronic component having a number of dielectric layers of 100 or more has been developed.
[0003]
As such a laminated electronic component, for example, a component disclosed in
[0004]
In the multilayer electronic component disclosed in
[0005]
[Patent Document 1]
JP 2000-243650 A
[Problems to be solved by the invention]
However, in the multilayer electronic component disclosed in
[0007]
Accordingly, an object of the present invention is to provide a laminated electronic component capable of achieving a high capacity by suppressing the reduction and variation of the effective area of the internal electrode layer while reducing the thickness of the internal electrode layer, and a method of manufacturing the same. .
[0008]
[Means for Solving the Problems]
The laminated electronic component according to the present invention includes a rectangular parallelepiped electronic component body formed by alternately laminating dielectric layers and internal electrode layers, and is provided at both ends of the electronic component body, and alternates with the internal electrode layer. And a pair of external electrodes connected to the internal electrode layer, wherein the thickness of three peripheral portions excluding a connection end of the internal electrode layer with the external electrode is greater than the central portion of the internal electrode layer. Is also formed to be thick.
[0009]
Further, in the multilayer electronic component, when the thickness of the three peripheral portions of the internal electrode layer is t1, and the thickness of the central portion of the internal electrode layer is t2, the relationship of t1 / t2 ≧ 1.1 is satisfied. It is desirable to do.
[0010]
Further, the method for manufacturing a multilayer electronic component of the present invention includes a step of forming a matrix laminate formed by forming a plurality of at least rectangular internal electrode patterns at predetermined intervals between each of a plurality of laminated dielectric green sheets. A method of manufacturing a laminated electronic component, comprising: a step of forming a plurality of electronic component body molded bodies by cutting in a lattice shape; and a step of firing the electronic component body molded bodies to form an electronic component body. The peripheral portion of the internal electrode pattern is formed to be thicker than the central portion of the internal electrode pattern.
[0011]
In the method of manufacturing the multilayer electronic component, the relationship of t1 / t2 ≧ 1.1 is satisfied when the thickness of the peripheral portion of the internal electrode pattern is t1 and the thickness of the central portion of the internal electrode pattern is t2. It is desirable.
[0012]
According to such a manufacturing method, the thickness of the peripheral portion of the internal electrode pattern after printing can be made larger than the central portion of the internal electrode pattern. Even when sintering, the internal electrode pattern shrinks in all directions and becomes thinner, it is difficult for voids to be formed near the peripheral portion of the fired internal electrode layer. For this reason, it is possible to suppress a decrease or variation in the area of the internal electrode layer. Therefore, even if the thickness of the internal electrode layer is reduced, it is possible to suppress a decrease or variation in the effective area of the internal electrode layer and achieve a higher capacity. it can.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment of a multilayer ceramic capacitor which is a multilayer electronic component of the present invention will be described in detail with reference to a schematic sectional view of FIG. 1 and a sectional view taken along line AA of FIG.
[0014]
In the multilayer electronic component of the present invention, as shown in FIG. 1,
[0015]
The
[0016]
It is desirable that the internal electrode layer 9 satisfies the relationship of t1 / t2 ≧ 1.1 when the thickness of the three
[0017]
The
[0018]
Next, a method of manufacturing a multilayer electronic component including the multilayer ceramic capacitor of the present invention will be described in detail with reference to FIG.
[0019]
First, a dielectric
[0020]
Then, a ceramic slurry is prepared by mixing such a fine raw material powder with a binder and a solvent, and the ceramic slurry is applied on a
[0021]
The thickness of the dielectric
[0022]
Next, as shown in FIG. 3B, a plurality of rectangular
[0023]
The conductive paste used to form the
[0024]
In addition, it is preferable that the conductive paste is mixed with fine dielectric powder in order to suppress the sinterability of the
[0025]
As a means for forming the
[0026]
In order to form a thickness difference between the
[0027]
That is, as described above, by using the
[0028]
That is, in the manufacturing method of the laminated electronic component of the present invention, the thickness of the
[0029]
Next, as shown in FIG. 3C, in order to eliminate a step due to the
[0030]
Next, as shown in FIGS. 3 (d1) and (d2), a plurality of dielectric
[0031]
Next, the
[0032]
End portions of the
[0033]
Next, the molded body of the electronic component body is deburied at 500 to 800 ° C. in the air or a low oxygen atmosphere, and then fired at 1200 to 1300 ° C. in a non-oxidizing atmosphere for 2 to 3 hours.
[0034]
Further, if desired, by performing a reoxidation treatment at 900 to 1100 ° C. for 5 to 15 hours under an oxygen partial pressure in which the oxygen partial pressure is higher than the firing atmosphere, the electronic component reduced in the non-oxidizing atmosphere firing in the previous step. By oxidizing the
[0035]
Finally, a Cu paste is applied to each end face of the obtained
[0036]
【Example】
A multilayer ceramic capacitor, which is one of multilayer electronic components, was manufactured as follows. First, a predetermined amount of each oxide is mixed with BaTiO 3 having an average particle diameter of 0.4 μm, and a predetermined amount of a binder and a solvent are mixed with the mixture to prepare a ceramic slurry. A 2 μm dielectric green sheet was produced.
[0037]
Next, an internal electrode pattern to be an internal electrode layer is obtained by mixing a Ni powder having an average particle diameter of 0.2 μm, a dielectric powder having an average particle diameter of 0.1 μm as a co-material, an organic binder and an organic solvent. A conductive paste was produced.
[0038]
Next, the conductive paste was printed on one main surface of the dielectric green sheet so as to have a thickness shown in Table 1 using a screen printing apparatus, and dried. The thickness at the center of the internal electrode pattern was 1 μm. In this case, printing screens having different openings at positions corresponding to the peripheral portion and the central portion of the internal electrode pattern to be formed were used.
[0039]
Next, a ceramic pattern was formed around the internal electrode pattern of the dielectric green sheet so as to have substantially the same thickness as the peripheral portion of the internal electrode pattern by using a screen printing method. As the ceramic powder constituting the ceramic pattern, a powder having the same composition as the dielectric powder constituting the dielectric green sheet was used.
[0040]
Next, 400 dielectric green sheets on which the internal electrode pattern and the ceramic pattern are formed as described above are stacked, and green sheets made of the same material as the upper and lower dielectric green sheets are stacked. The first lamination was performed at 10 kgf / cm 2 to form a temporary laminated molded body. In the provisional laminate formed under these conditions, the dielectric green sheets were not completely adhered, and a gap was left for sufficient degassing at the next second lamination press.
[0041]
Next, the temporary laminated body was subjected to a second laminating press at a temperature of 100 ° C. and a pressure of 200 kgf / cm 2 , and the temporary laminated body was completely adhered to obtain a base laminated body.
[0042]
In the laminating press step, the internal electrode pattern formed on the laminated dielectric green sheets had a substantially flat laminated surface despite the peripheral portion being formed thicker than the central portion. .
[0043]
Next, the matrix laminate was cut into a lattice to obtain a plurality of molded electronic component bodies. One end of the internal electrode pattern was alternately exposed on both end surfaces of the electronic component body molded body.
[0044]
Next, after removing the molded body of the electronic component main body at 300 ° C. in the air or at 500 ° C. in a low oxygen atmosphere having an oxygen partial pressure of 0.1 to 1 Pa, 1300 in a non-oxidizing atmosphere having an oxygen partial pressure of 10 −7 Pa. C. for 2 hours, and further subjected to a reoxidation treatment at 1000.degree. C. for 10 hours under a low oxygen partial pressure of 0.01 Pa at an oxygen partial pressure to obtain an electronic component body.
[0045]
Finally, a Cu paste containing glass powder was applied to each end face of the obtained electronic component body, and then baked at 900 ° C. in a reducing atmosphere. Thereafter, Ni and Sn plating were performed to form external electrodes electrically connected to the internal electrode layers, thereby producing a multilayer ceramic capacitor.
[0046]
The external dimensions of the multilayer ceramic capacitor thus obtained were 1.25 mm in width, 2.0 mm in length, and 1.25 mm in thickness, and the thickness of the dielectric layer was 1.6 μm.
[0047]
After firing, 100 samples of the obtained multilayer ceramic capacitor were observed with an optical microscope to check for delamination. Table 1 shows the proportion of porcelain in which delamination has occurred. Further, a thermal shock resistance test was performed using the multilayer ceramic capacitor obtained as described above. The test was performed based on JIS standards. Table 1 shows the crack generation rate when the temperature (ΔT = 340 ° C.) for 100 samples. The thickness t1 of the peripheral portion and the thickness t2 of the central portion of the internal electrode layer were evaluated by observing the sample with a scanning electron microscope. The capacitance was measured under the conditions of a frequency of 1 kHz and 1 Vrms, and its variation was determined. Table 1 shows the results.
[0048]
Further, as a comparative example, a so-called conventional multilayer ceramic capacitor in which an internal electrode pattern was formed using a printing screen having a uniform opening, and the thickness of the peripheral portion of the internal electrode layer after firing was tapered.
[0049]
[Table 1]
[0050]
As is clear from the results in Table 1, the sample No. was formed so that the thickness of the peripheral portion of the internal electrode layer formed inside the electronic component body was larger than that of the central portion. In Nos. 2 to 5, there was no delamination or crack, the capacitance was 9.7 μF or more, and the variation in capacitance was 2.1% or less, and the characteristics of the multilayer capacitor could be improved.
[0051]
In particular, the sample No. was prepared such that the ratio t1 / t2 of the thickness t1 of the peripheral portion of the internal electrode layer to the thickness t2 of the central portion was 1.2 and 1.3. In Examples 3 and 4, the capacitance was 10 μF or more, and the variation in capacitance was 1.5% or less.
[0052]
On the other hand, in Sample No. in which the internal electrode layer was manufactured using a normal printing screen. In No. 1, delamination and cracks were 4% at the maximum, the capacitance was reduced to 8.9 μF, and the variation was as large as 4.6%.
[0053]
【The invention's effect】
As described in detail above, the three peripheral portions excluding the connection end with the external electrode of the internal electrode layer formed inside the electronic component body are made thicker than the central portion, so that the extremely thin internal electrode layer is formed. Even if there is a gap, it is possible to reduce the gap near the peripheral portion of the internal electrode layer, to increase the effective area of the internal electrode layer, and to suppress a decrease in capacitance and its variation.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a multilayer electronic component of the present invention.
FIG. 2 is a sectional view taken along line AA of FIG.
FIG. 3 is a schematic process diagram illustrating a method for manufacturing a multilayer electronic component of the present invention.
FIG. 4 is a schematic view of a printing screen for forming an internal electrode pattern according to the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002343006A JP2004179349A (en) | 2002-11-26 | 2002-11-26 | Laminated electronic component and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002343006A JP2004179349A (en) | 2002-11-26 | 2002-11-26 | Laminated electronic component and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004179349A true JP2004179349A (en) | 2004-06-24 |
Family
ID=32704913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002343006A Pending JP2004179349A (en) | 2002-11-26 | 2002-11-26 | Laminated electronic component and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004179349A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085041A (en) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | Multilayer ceramic capacitor and its manufacturing method |
JP2008258468A (en) * | 2007-04-06 | 2008-10-23 | Matsushita Electric Ind Co Ltd | Laminated ceramic capacitor and its manufacturing method |
JP2009152573A (en) * | 2007-11-21 | 2009-07-09 | Ind Technol Res Inst | Multi-tier capacitor structure, method for manufacturing the same, and substrate using the same |
WO2011071143A1 (en) * | 2009-12-11 | 2011-06-16 | 株式会社村田製作所 | Lamination type ceramic electronic part |
US8227894B2 (en) | 2007-11-21 | 2012-07-24 | Industrial Technology Research Institute | Stepwise capacitor structure and substrate employing the same |
CN101339847B (en) * | 2007-07-04 | 2013-01-16 | Tdk株式会社 | Ceramic electronic component |
US20130208398A1 (en) * | 2012-02-13 | 2013-08-15 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor |
US20210074476A1 (en) * | 2019-09-09 | 2021-03-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
-
2002
- 2002-11-26 JP JP2002343006A patent/JP2004179349A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085041A (en) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | Multilayer ceramic capacitor and its manufacturing method |
JP2008258468A (en) * | 2007-04-06 | 2008-10-23 | Matsushita Electric Ind Co Ltd | Laminated ceramic capacitor and its manufacturing method |
CN101339847B (en) * | 2007-07-04 | 2013-01-16 | Tdk株式会社 | Ceramic electronic component |
JP2009152573A (en) * | 2007-11-21 | 2009-07-09 | Ind Technol Res Inst | Multi-tier capacitor structure, method for manufacturing the same, and substrate using the same |
US8227894B2 (en) | 2007-11-21 | 2012-07-24 | Industrial Technology Research Institute | Stepwise capacitor structure and substrate employing the same |
WO2011071143A1 (en) * | 2009-12-11 | 2011-06-16 | 株式会社村田製作所 | Lamination type ceramic electronic part |
CN102652343A (en) * | 2009-12-11 | 2012-08-29 | 株式会社村田制作所 | Lamination type ceramic electronic part |
US8773839B2 (en) | 2009-12-11 | 2014-07-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US20130208398A1 (en) * | 2012-02-13 | 2013-08-15 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor |
US9190213B2 (en) * | 2012-02-13 | 2015-11-17 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor |
US20210074476A1 (en) * | 2019-09-09 | 2021-03-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US11495404B2 (en) * | 2019-09-09 | 2022-11-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101862396B1 (en) | Laminated ceramic electronic parts and fabricating method thereof | |
KR101771728B1 (en) | Laminated ceramic electronic parts and fabricating method thereof | |
JP5028514B2 (en) | Conductive paste composition for internal electrode and method for producing multilayer ceramic capacitor using the same | |
JP3527899B2 (en) | Laminated electronic component and method of manufacturing the same | |
WO2012070376A1 (en) | Multilayer ceramic electronic component and method for manufacturing same | |
JP6138442B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP3785966B2 (en) | Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component | |
JP4859593B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
KR20140081568A (en) | Multilayered ceramic electronic component | |
JP2012169620A (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
KR20140030872A (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
KR20130058430A (en) | Laminated ceramic electronic parts | |
JP4809173B2 (en) | Multilayer ceramic capacitor | |
JP2002075771A (en) | Laminated electronic component and conductive paste | |
JP4688326B2 (en) | Ceramic laminate and manufacturing method thereof | |
JP4135443B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2004179349A (en) | Laminated electronic component and its manufacturing method | |
KR101141441B1 (en) | A method of manufacturing ceramic paste for multilayer ceramic electronic component and a method of manufacturing multilayer ceramic electronic component | |
JP6940398B2 (en) | Capacitor | |
JP2007039755A (en) | Composite metal powder, manufacturing method therefor, electroconductive paste, method for manufacturing electronic parts, and electronic parts | |
JP2005101317A (en) | Ceramic electronic component and its manufacturing method | |
JP2002299145A (en) | Ceramic laminate and method of manufacturing the same | |
JP2003115416A (en) | Conductive paste, method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
JP2003197459A (en) | Method for manufacturing laminated electronic component | |
JP2003045740A (en) | Laminated electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071109 |
|
A02 | Decision of refusal |
Effective date: 20080304 Free format text: JAPANESE INTERMEDIATE CODE: A02 |