JP2004163451A - Method for forming pattern and method for manufacturing semiconductor device - Google Patents

Method for forming pattern and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004163451A
JP2004163451A JP2002325650A JP2002325650A JP2004163451A JP 2004163451 A JP2004163451 A JP 2004163451A JP 2002325650 A JP2002325650 A JP 2002325650A JP 2002325650 A JP2002325650 A JP 2002325650A JP 2004163451 A JP2004163451 A JP 2004163451A
Authority
JP
Japan
Prior art keywords
resist
mask
resist mask
workpiece
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002325650A
Other languages
Japanese (ja)
Inventor
Yoshihisa Iba
義久 射場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002325650A priority Critical patent/JP2004163451A/en
Publication of JP2004163451A publication Critical patent/JP2004163451A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a precise pattern can not be formed in an ArF resist for exposure to ArF excimer laser light because of inferior durability of the resist against fluorine-based dry etching. <P>SOLUTION: Etching durability of a resist mask 6 patterned by lithography is increased by injecting H<SP>+</SP>ions into the resist mask 6. As H<SP>+</SP>ions can be injected in a large amount into the resist without damaging the resist pattern, the resist mask 6 is modified to have sufficient etching durability. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、ArFエキシマレーザ光により露光されるレジスト(ArFレジスト)をマスクとするパターン形成方法に関し,とくに弗素系エッチングガスを用いたドライエッチングに対してレジストマスクのエッチング耐性を改質する方法に関する。
【0002】
200nm以下の短波長光、例えばArFエキシマレーザ光を用いたホトリソグラフィは、微細加工を要する半導体装置の製造に使用されている。
しかし、このような短波長光により露光されるレジスト(例えばArFレジスト)はドライエッチング耐性が劣るため、このレジストをドライエッチング用のマスクとして使用し直接、層間絶縁膜や配線等をパターニングすることは難しい。このため、レジストマスクパターンをハードマスクに転写し、このハードマスクをエッチングマスクとして層間絶縁膜や配線等をパターニングすることが通常行われる。それにもかかわらず、レジストの劣悪なドライエッチング耐性のために、十分精密なハードマスクパターンを形成することは難しい。
【0003】
そこで、短波長光用レジストを露光・現像して形成されたレジストパターンを、優れたドライエッチング耐性を有するレジストマスクへ改質する方法が要望されている。
【0004】
【従来の技術】
200nm以下の短波長光で露光されるレジスト、例えば波長193nmのArFエキシマレーザ光により露光、パターニングされるArFレジストは、とくに弗素を含む原料をエッチングガスとするドライエッチングに対してエッチング耐性が低い。かかるレジストの特性から生ずる問題を、従来のハードマスクの形成工程を参照して説明する。
【0005】
図4は従来のハードマスク形成工程断面図であり、層間絶縁膜のエッチング用ハードマスクをArFレジストをマスクとして用いて形成する工程を表している。
図4(a)を参照して、まず図外の半導体基板上に形成された下層絶縁膜1上に、エッチングストッパ膜2及び層間絶縁膜3を順次積層する。さらに、層間絶縁膜3上に、ハードマスク材料膜4及び反射防止膜(BARC)5を順次形成する。次いで、反射防止膜5上に、ArFレジストを塗布しArFエキシマレーザ光で露光し、現像して、パターニングされたArFレジストからなるレジストマスク6を形成する。
【0006】
次いで、図4(b)及び(c)を参照して、反射防止膜5及びハードマスク材料膜4を順次ドライエッチングし、レジストマスク6のパターンが転写されたハードマスク材料膜4からなるハードマスク4aを形成する。この反射防止膜5及びハードマスク材料膜4のドライエッチングは、エッチングガスとして弗素を含むガスを用いる。
【0007】
次いで、図4(d)を参照して、ドライエッチング後に残留するレジストマスク6及び反射防止膜5をエッチングして除去し、ハードマスク4aを残す。このようにして形成されたハードマスク4aは、その後の層間絶縁膜3のドライエッチング工程でエッチングマスクとして使用される。
図5は従来のハードマスク形成工程平面図であり、ドライエッチング前後のレジストマスクパターンを表している。なお、図5(a)及び(b)は、それぞれ図4(a)及び図4(c)に対応する時点の平面図であり、レジストマスク形成時及びハードマスク形成時のレジストマスクパターンを表している。
【0008】
上述した工程では、図5(a)を参照して、ArFレジストを露光・現像して形成されたレジストマスク6は、ほぼ平行直線状のパターン形状を有する。しかし、反射防止膜5及びハードマスク材料膜4のパターニングが終了してハードマスク4aが形成された時点では、図5(b)を参照して、初め直線状であったレジストマスク6パターンがくねくねした(wiggling)パターンに変形する。さらに、ハードマスク4aのパターンの側面又は表面に大きな荒れ(striation)が発生する。このようなハードマスクを用いて層間絶縁膜3をパターニングしても、精密にパターニングすることはできない。
【0009】
これらwiggling及びstriationの発生は、レジストのドライエッチング耐性が、200nm以上の光で露光されるレジストに比べて劣ることに起因している。かかる欠陥の発生は、電子線を照射してキュアすることでレジストのドライエッチング耐性を高めて防止することができる。一方、加熱及びイオン照射によるキュアでは、十分なドライエッチング耐性が得られない(例えば非特許文献1参照)。
【0010】
【非特許文献1】
ジスー キム(Jiscoo Kim)、ワイ. エス. チェア(Y.S.Chea)、ダブリュ. エス. リー(W.S.Lee) 、ジェイ. ダブリュ. ション(J.W.Shon)、デー. エス. ナム(D.S.Nam) 、エッチ. ダブリュ. カン(H.W.Kang)、及び ジェイ. テー. ムーン(J.T.Moon)著、ArFホトレジストを用いたサブ0.12μmナイトライドハードマスクの開口プロセス(Sub 0.12 μm Nitride Hard Mask Open Process with ArF Photoresist)、「2001 ドライプロセス インタナショナル シンポジウム(2001 DRY PROCESS INTERNATIONAL SYMPOSIUM)」、米国、2001年、VI−12 、p.253−258
【0011】
【発明が解決しようとする課題】
上述したように、波長200nm以下の光で露光できるレジストは、弗素を含むエッチングガスを用いたドライエッチングに対してエッチング耐性が低く、被加工物を精密にパターニングすることができない。
また、レジストマスクに電子線照射してキュアすることでドライエッチング耐性を増加する方法は、電子線照射に高価な装置を必要としかつ照射時間も長いので製造コストを上昇させる。
【0012】
本発明は、安価な装置を用いて短時間にレジストマスクを改質し、ドライエッチング耐性の優れたレジストマスクパターンを形成する方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するための本発明の第1の構成は、被加工物上にレジストマスクを形成する工程と、該レジストマスクに水素イオン(Hイオン)を注入する工程と、次いで、該レジストマスクをエッチングマスクとし、ドライエッチングにより該被加工物をパターニングする工程とを有する。
【0014】
本発明の第2の構成は、被加工物上にレジストマスクを形成する工程と、誘導結合型又は電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)型プラズマ発生装置により発生された水素プラズマに、該レジストマスクを暴露する水素プラズマ処理工程と、次いで、該レジストマスクをエッチングマスクとし、ドライエッチングにより該被加工物をパターニングする工程とを有する。
【0015】
上述した本発明の第1の構成では、レジストマスクに水素イオン(Hイオン)を注入する。その結果、レジストマスクのドライエッチング耐性が向上する。このとき、レジストマスクのパターンは殆ど変形しない。
このHイオン注入により、レジストのパターンの変形を生ずることなくエッチング耐性が向上する理由は完全には解明されていないが、本発明の発明者は次のように推測している。レジストを改質してドライエッチング耐性を向上するには、十分な量のイオンをレジストに注入する必要がある。しかし、質量の大きなイオンを照射するとレジストパターンがエッチングされるので、多量のイオンを注入することができない。これに対して、Hイオンは径が小さく質量も小さいため、レジスト分子と衝突してもレジストのエッチング量は少ない。このため、レジストパターンを消耗することなく多量のイオンがレジスト中に注入されるので、レジストパターンの変形を伴うことなくレジストを十分に改質することができると推測している。
【0016】
また、本発明の第2の構成では、レジストマスクを、誘導結合型又は電子サイクロトロン共鳴型プラズマ発生装置により発生させた水素プラズマに暴露する。その結果、第1の構成と同様にレジストマスクのドライエッチング耐性が向上する。かかるプラズマ発生装置により発生させた水素プラズマは、解離度が大きいため、水素分子、水素ラジカル又は水素分子イオンに対するHイオン濃度比が高い。従って、第2の構成によっても第1の構成と同様に、多量のHイオンがレジストマスクに注入される結果、レジストのドライエッチング耐性が向上する。
【0017】
第2の構成における水素プラズマへのレジストマスクの暴露は、レジストマスクを水素プラズマの外側に配置して、水素プラズマから放出されるイオン流にレジストマスクを暴露することが好ましい。水素分子、水素ラジカル及び水素分子イオン等の重いイオン種は速度が小さいため水素プラズマの内部に閉じ込められ、水素プラズマの外側には軽いHイオンが多くなる。このため、水素プラズマの外側ではプラズマ内よりも有効にHイオンが注入される。
【0018】
本発明の第2の構成において、該水素プラズマ処理工程の間に、該被加工物が載置された加工物保持台へ50KHz〜1MHzの高周波バイアス電圧を印加することが好ましい。印加バイアス電圧がかかる周波数範囲であると、水素プラズマ中の重いイオンは移動速度が大きくならず、軽いHイオンがレジストマスクに注入される。Hイオンを選択的に注入するために、100KHz〜600KHzの高周波バイアス電圧を印加することがより好ましい。
【0019】
また、水素プラズマを0.66Pa以下の圧力下で発生することが望ましい。低圧下では、バイアス電圧が高く、かつイオンのエネルギー損失が少ないため、高エネルギーのHイオンがレジストマスクに注入されるので、レジストパターンの深い部分までドライエッチング耐性が高くなる。これは、ドライエッチングによるレジストマスクの膜減りを抑制する上で効果がある。
【0020】
さらに、本発明の第1〜第3の構成において、該レジストマスクは、200nmより短波長の光、例えばArFエキシマレーザ光より短波長光で露光されたレジスト膜を現像して形成することができる。また、上述した本発明のパターン形成方法において、該被加工物のドライエッチングを、弗素を含むエッチングガスを用いた反応性イオンエッチングにより行うことができる。ArFエキシマレーザ光のような短波長光で露光されるレジストは、とくに弗素を含むエッチングガスを用いたドライエッチングに対するエッチング耐性が低いので、かかるレジストやエッチングガスを用いたパターン形成工程に本発明を適用すると有用である。
【0021】
本発明の第3の構成は、半導体装置の製造方法であって、第1〜第4のいずれかの構成により形成された該被加工物パターンをハードマスクとして、絶縁膜、例えば層間絶縁膜をドライエッチングする工程を有する。
上述した本発明では、レジストマスクの改質のためにHイオン注入装置、例えばプラズマ発生装置を使用してHイオンを注入する。従って、電子ビーム照射装置のような高価な装置を必要としない。また、プラズマ照射によるHイオン注入は短時間でなされる。従って、本発明により安価な装置を用いて短時間でレジストマスクを改質することができる。
【0022】
【発明の実施の形態】
本発明を半導体装置のシングルダマシン配線の製造工程に適用した実施形態例を参照して詳細に説明する。図1及び図2は本発明の実施形態例工程断面図(その1)及び(その2)であり、ハードマスクを用いて層間絶縁膜にダマシン配線用の配線溝を形成する工程を表している。図3は本発明の実施形態例レジストマスク処理装置断面図であり、Hイオンを注入するためのプラズマ処理装置を表している。
【0023】
まず、図1(a)を参照して、表面に下層絶縁膜1が形成された図外の直径200mm〜300mmの半導体基板(図3中の半導体基板11)上に、厚さ30nmのプラズマSiCからなるストッパ膜2を介して、厚さ300nmの層間絶縁膜3を積層した。なお、半導体基板11表面には予め半導体回路素子が形成されている。この層間絶縁膜3は、例えばCVD法又は塗布法により形成される周知の有機系Low−k(低誘電率)絶縁膜からなる。次いで、厚さ50nmのプラズマSiOからなるハードマスク材料膜4を堆積する。このハードマスク材料膜4が、本実施形態例での被加工物である。なお、ストッパ膜2及びハードマスク材料膜4として、他にSiN膜、SiO膜又はSiON膜を用いることもできる。次いで、厚さ80nmの反射防止膜(BARC)5を塗布して堆積し、その上にArFレジスト(ArFエキシマレーザ光により露光されるレジスト)を塗布する。次いで、200℃、1分間のプレアニールを行う。
【0024】
次いで、シングルダマシンの配線パターンをArFエキシマレーザ光(波長193nm)を用いて露光した後、2.8%TMAH(テトラメチルアンモニウムハイドロオキサイド)溶液を用いて現像し、配線パターン形状を有する開口7が開設されたレジストマスク6を形成する。なお、120℃で30秒間のポストベークを行った。
【0025】
次いで、図1(b)を参照して、レジストマスク6にHイオン8を注入する。本実施形態例では、Hイオン注入に使用するレジストマスク処理装置として、通常の誘導結合型プラズマ発生装置を用いた。レジストマスク処理装置は、図3を参照して、チャンバ15内下部に加工物を保持するための加工物保持台10を備える。この加工物保持台10にはバイアス電源17から高周波バイアス電圧を印加することができる。さらに、チャンバ15上部にガス導入口14が設けられ、チャンバ15上部外周にプラズマ励起用の誘導コイル12を備える。
【0026】
まず、半導体基板11を、レジストマスク4aを上方に向けて加工物保持台10上に載置する。次いで、ガス導入口14からチャンバ15内へHガスを300sccm流し、チャンバ内圧力を0.66Paに保持する。次いで、誘導コイル12にプラズマ励起電力を印加し、チャンバ15内上方に水素プラズマ13を発生させる。同時に、加工物保持台10へ高周波バイアス電圧を印加する。その結果、レジストマスク4aから離れて上方に発生した水素プラズマ13から、選択的にHイオン16が放出されバイアス電圧により高エネルギに加速されて、レジストマスク4a中に注入される。次いで、プラズマ励起電力及び高周波バイアス電圧の供給を停止し、その後Hガスの導入を停止する。このHイオン注入工程では、プラズマ励起として13.56MHz、1KWの高周波を用い、高周波バイアス電圧として100KHz、1KWの高周波を用い、その結果1KVのバイアス電圧を発生させた。なお、これらの高周波の印加時間はともに10秒間とした。
【0027】
次いで、半導体基板11を平行平板型の反応性イオンエッチング(RIE)装置内へ搬入し、弗素を含むエッチングガスを用いかつレジストマスク6をエッチングマスクとして、反射防止膜5及びハードマスク材料膜4を順次ドライエッチングする。
まず、図1(c)を参照して、CF及びArの混合ガスをエッチングガスとして用い、反射防止膜5をエッチングした。エッチングガス圧は6.6Pa、プラズマ励起電力は500Wである。次いで、図1(d)を参照して、C、O及びArの混合ガスをエッチングガスとして用い、ハードマスク材料膜4をエッチングし、ハードマスク4aを形成した。なお、エッチングガスのCに代えて、C又はCを用いてもよい。エッチングガス圧は4.0Pa、プラズマ励起電力は600Wである。
【0028】
次いで、図2(e)を参照して、レジストマスク6及び反射防止膜5を順次除去して、配線パターンが転写されたハードマスク4aを残す。レジストマスク6は酸素プラズマにより除去し、反射防止膜5はウェットエッチングにより除去した。なお、支障がなければ反射防止膜5を残すこともできる。この工程を終えて、被加工物のパターン形成、即ちハードマスク4aのパターン形成工程が完了する。
【0029】
次いで、図2(f)を参照して、配線パターン形状の開口を有するハードマスク4aをエッチングマスクとして使用し、CF及びCHFの混合ガスをエッチングガスとして用いる反応性イオンエッチングにより、層間絶縁膜3をエッチングして配線パターン形状を有するシングルダマシン配線用の配線溝3aを形成する。
【0030】
次いで、層間絶縁膜3及び配線溝3aを含む全面にCu膜を堆積し、CMP(化学的機械的研磨)により層間絶縁膜3上のCu膜を除去して、配線溝3aに埋め込まれたシングルダマシンCu配線9を形成する
本実施形態例では、ハードマスク4aを形成するために弗素を含むガスを用いてドライエッチングしても、レジストマスク6のパターンの変形が小さく、精密なハードマスク4aが形成できた。
【0031】
上述した本発明の実施形態例ではハードマスクの形成方法に本発明を適用したが、本発明はこれに限られず、例えばレジストマスクを層間絶縁層のパターン形成用のドライエッチングマスクとして使用する場合のように、レジストマスクをドライエッチングマスクとして使用する工程に適用することもできる。
上述した本明細書には、以下の付記の発明が開示されている。
【0032】
(付記1)被加工物上にレジストマスクを形成する工程と、
該レジストマスクに水素イオンを注入する工程と、
次いで、該レジストマスクをエッチングマスクとし、ドライエッチングにより該被加工物をパターニングする工程とを有することを特徴とするパターン形成方法。
【0033】
(付記2)被加工物上にレジストマスクを形成する工程と、
誘導結合型又は電子サイクロトロン共鳴型プラズマ発生装置により発生された水素プラズマに、該レジストマスクを暴露する水素プラズマ処理工程と、
次いで、該レジストマスクをエッチングマスクとし、ドライエッチングにより該被加工物をパターニングする工程とを有することを特徴とするパターン形成方法。
【0034】
(付記3)被加工物上にレジストマスクを形成する工程と、
誘導結合型又は電子サイクロトロン共鳴型プラズマ発生装置により水素プラズマを発生し、該水素プラズマから放出されるイオン流に該レジストマスクを暴露する水素プラズマ処理工程と、
次いで、該レジストマスクをエッチングマスクとし、ドライエッチングにより該被加工物をパターニングする工程とを有することを特徴とするパターン形成方法。
【0035】
(付記4)付記2又は3記載のパターン形成方法において、
該水素プラズマ処理工程の間に、該被加工物を載置した加工物保持台へ50KHz〜1MHzの高周波バイアス電圧を印加することを特徴とするパターン形成方法。
(付記5)付記2、3又は4記載のパターン形成方法において、
該水素プラズマは、0.66Pa以下の低圧プラズマであることを特徴とするパターン形成方法。
【0036】
(付記6)付記1、2、3、4又は5記載のパターン形成方法において、
該レジストマスクは、ArFエキシマレーザ光より短波長光で露光されたレジスト膜を現像して形成することを特徴とするパターン形成方法。
(付記7)付記1、2、3、4、5又は6記載のパターン形成方法において、該被加工物のドライエッチングは、弗素を含むエッチングガスを用いた反応性イオンエッチングであることを特徴とするパターン形成方法。
【0037】
(付記8)付記1、2、3、4、5、6又は7記載のパターン形成方法により形成された該被加工物パターンをハードマスクとして、絶縁膜をドライエッチングする工程を有することを特徴とする半導体装置の製造方法。
【0038】
【発明の効果】
本発明によれば、レジストマスクのドライエッチング耐性が安価な装置を用いた短時間の処理により向上するので、低い製造コストで精密なエッチングパターンを形成することができ、半導体装置の信頼性の向上及び製造コストの低減に貢献するところが大きい。
【図面の簡単な説明】
【図1】本発明の実施形態例工程断面図(その1)
【図2】本発明の実施形態例工程断面図(その2)
【図3】本発明の実施形態例レジストマスク処理装置断面図
【図4】従来のハードマスク形成工程断面
【図5】従来のハードマスク形成工程平面図
【符号の説明】
1 下層絶縁膜
2 ストッパ膜
3 層間絶縁膜
3a 配線溝
4 ハードマスク材料膜
4a ハードマスク
5 反射防止膜
6 レジストマスク
7 開口
8 Hイオン
9 Cu配線
10 加工物保持台
11 半導体基板
12 誘導コイル
13 水素プラズマ
14 ガス導入口
15 チャンバ
16 Hイオン
17 バイアス電源
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pattern forming method using a resist (ArF resist) exposed by an ArF excimer laser beam as a mask, and more particularly to a method for improving the etching resistance of a resist mask to dry etching using a fluorine-based etching gas. .
[0002]
Photolithography using short-wavelength light of 200 nm or less, for example, ArF excimer laser light, is used for manufacturing semiconductor devices that require fine processing.
However, a resist (for example, an ArF resist) exposed by such short-wavelength light has poor dry etching resistance. Therefore, it is not possible to directly pattern an interlayer insulating film, wiring, or the like using this resist as a mask for dry etching. difficult. For this reason, it is common practice to transfer a resist mask pattern to a hard mask and pattern the interlayer insulating film, wiring, and the like using the hard mask as an etching mask. Nevertheless, it is difficult to form a sufficiently precise hard mask pattern due to the poor dry etching resistance of the resist.
[0003]
Therefore, there is a demand for a method of modifying a resist pattern formed by exposing and developing a short wavelength light resist to a resist mask having excellent dry etching resistance.
[0004]
[Prior art]
A resist exposed to light having a short wavelength of 200 nm or less, for example, an ArF resist exposed and patterned by ArF excimer laser light having a wavelength of 193 nm has low etching resistance particularly to dry etching using a raw material containing fluorine as an etching gas. Problems caused by the characteristics of the resist will be described with reference to a conventional hard mask forming process.
[0005]
FIG. 4 is a cross-sectional view of a conventional hard mask forming process, showing a process of forming a hard mask for etching an interlayer insulating film using an ArF resist as a mask.
Referring to FIG. 4A, first, an etching stopper film 2 and an interlayer insulating film 3 are sequentially stacked on a lower insulating film 1 formed on a semiconductor substrate (not shown). Further, a hard mask material film 4 and an antireflection film (BARC) 5 are sequentially formed on the interlayer insulating film 3. Next, an ArF resist is applied on the antireflection film 5, exposed to ArF excimer laser light, and developed to form a resist mask 6 made of a patterned ArF resist.
[0006]
4B and 4C, the anti-reflection film 5 and the hard mask material film 4 are sequentially dry-etched to form a hard mask made of the hard mask material film 4 to which the pattern of the resist mask 6 has been transferred. 4a is formed. The dry etching of the antireflection film 5 and the hard mask material film 4 uses a gas containing fluorine as an etching gas.
[0007]
Next, referring to FIG. 4D, the resist mask 6 and the antireflection film 5 remaining after the dry etching are removed by etching, leaving the hard mask 4a. The hard mask 4a thus formed is used as an etching mask in a subsequent dry etching step of the interlayer insulating film 3.
FIG. 5 is a plan view of a conventional hard mask forming process, showing resist mask patterns before and after dry etching. FIGS. 5A and 5B are plan views corresponding to FIGS. 4A and 4C, respectively, showing resist mask patterns at the time of forming a resist mask and at the time of forming a hard mask. ing.
[0008]
In the above-described process, referring to FIG. 5A, resist mask 6 formed by exposing and developing an ArF resist has a substantially parallel linear pattern. However, when the patterning of the anti-reflection film 5 and the hard mask material film 4 is completed and the hard mask 4a is formed, the pattern of the resist mask 6 which is initially linear, as shown in FIG. Deformed into a wiggling pattern. Furthermore, a large striation occurs on the side surface or the surface of the pattern of the hard mask 4a. Even if the interlayer insulating film 3 is patterned using such a hard mask, precise patterning cannot be performed.
[0009]
The occurrence of the wiggling and the striation is caused by the fact that the dry etching resistance of the resist is inferior to that of the resist exposed to light of 200 nm or more. The occurrence of such a defect can be prevented by irradiating an electron beam and curing the resist to enhance the dry etching resistance of the resist. On the other hand, curing by heating and ion irradiation does not provide sufficient dry etching resistance (for example, see Non-Patent Document 1).
[0010]
[Non-patent document 1]
Jiscoo Kim, Y. S. Chair (YS Chea), W.C. S. Lee (WS Lee), Jay. W. (JW Shon), Day. S. Nam (DS Nam), Etch. W. HW Kang, and Jay. Te. Moon (JT Moon), Sub 0.12 μm Nitride Hard Mask Open Process with ArF Photoresist, “2001 Dry Process International Symposium” (Sub 0.12 μm Nitride Hard Mask Open Process with ArF Photoresist) 2001 DRY PROCESS INTERNATIONAL SYMPOSIUM) ", USA, 2001, VI-12, p. 253-258
[0011]
[Problems to be solved by the invention]
As described above, a resist that can be exposed to light having a wavelength of 200 nm or less has low etching resistance to dry etching using an etching gas containing fluorine, and cannot accurately pattern a workpiece.
Further, the method of increasing the dry etching resistance by irradiating the resist mask with an electron beam to increase the dry etching resistance requires an expensive apparatus for the electron beam irradiation, and the irradiation time is long, so that the manufacturing cost is increased.
[0012]
An object of the present invention is to provide a method for forming a resist mask pattern having excellent dry etching resistance by modifying a resist mask in a short time using an inexpensive apparatus.
[0013]
[Means for Solving the Problems]
A first structure of the present invention for solving the above-mentioned problems includes a step of forming a resist mask on a workpiece, a step of implanting hydrogen ions (H + ions) into the resist mask, Patterning the workpiece by dry etching using the mask as an etching mask.
[0014]
According to a second structure of the present invention, a step of forming a resist mask on a workpiece, and a step of forming a resist mask on a hydrogen plasma generated by an inductively coupled or electron cyclotron resonance (ECR) plasma generator. A hydrogen plasma treatment step of exposing the mask; and a step of patterning the workpiece by dry etching using the resist mask as an etching mask.
[0015]
In the above-described first configuration of the present invention, hydrogen ions (H + ions) are implanted into the resist mask. As a result, the dry etching resistance of the resist mask is improved. At this time, the pattern of the resist mask is hardly deformed.
Although the reason why the etching resistance is improved without causing deformation of the resist pattern by the H + ion implantation has not been completely elucidated, the inventors of the present invention speculate as follows. In order to improve the dry etching resistance by modifying the resist, it is necessary to implant a sufficient amount of ions into the resist. However, when irradiation with ions having a large mass is performed, the resist pattern is etched, so that a large amount of ions cannot be implanted. On the other hand, since the H + ions have a small diameter and a small mass, the amount of etching of the resist is small even if it collides with the resist molecules. For this reason, since a large amount of ions are implanted into the resist without depleting the resist pattern, it is presumed that the resist can be sufficiently modified without deformation of the resist pattern.
[0016]
In the second configuration of the present invention, the resist mask is exposed to hydrogen plasma generated by an inductively coupled or electron cyclotron resonance type plasma generator. As a result, the dry etching resistance of the resist mask is improved as in the first configuration. Since the hydrogen plasma generated by such a plasma generator has a high degree of dissociation, the H + ion concentration ratio with respect to hydrogen molecules, hydrogen radicals, or hydrogen molecule ions is high. Therefore, also in the second configuration, as in the first configuration, a large amount of H + ions are implanted into the resist mask, so that the dry etching resistance of the resist is improved.
[0017]
In the exposure of the resist mask to the hydrogen plasma in the second configuration, it is preferable to dispose the resist mask outside the hydrogen plasma and expose the resist mask to a stream of ions emitted from the hydrogen plasma. Heavy ion species such as hydrogen molecules, hydrogen radicals, and hydrogen molecule ions are confined inside the hydrogen plasma because of their low velocity, and light H + ions increase outside the hydrogen plasma. Therefore, H + ions are implanted more effectively outside the hydrogen plasma than in the plasma.
[0018]
In the second configuration of the present invention, it is preferable that a high frequency bias voltage of 50 KHz to 1 MHz is applied to the workpiece holding table on which the workpiece is placed during the hydrogen plasma processing step. In the frequency range where the applied bias voltage is applied, the moving speed of heavy ions in the hydrogen plasma does not increase, and light H + ions are implanted into the resist mask. In order to selectively implant H + ions, it is more preferable to apply a high frequency bias voltage of 100 kHz to 600 kHz.
[0019]
Further, it is desirable to generate hydrogen plasma under a pressure of 0.66 Pa or less. Under low pressure, the bias voltage is high and the energy loss of ions is small, so that high-energy H + ions are implanted into the resist mask, so that the dry etching resistance is increased up to the deep portion of the resist pattern. This is effective in suppressing a reduction in the thickness of the resist mask due to dry etching.
[0020]
Further, in the first to third configurations of the present invention, the resist mask can be formed by developing a resist film exposed to light having a wavelength shorter than 200 nm, for example, light having a shorter wavelength than ArF excimer laser light. . Further, in the above-described pattern forming method of the present invention, the dry etching of the workpiece can be performed by reactive ion etching using an etching gas containing fluorine. Since a resist exposed to short-wavelength light such as ArF excimer laser light has low etching resistance particularly to dry etching using an etching gas containing fluorine, the present invention is applied to a pattern forming process using such a resist or an etching gas. It is useful to apply.
[0021]
A third configuration of the present invention is a method for manufacturing a semiconductor device, wherein an insulating film, for example, an interlayer insulating film is formed using the workpiece pattern formed by any one of the first to fourth configurations as a hard mask. And a step of performing dry etching.
In the present invention described above, H + ion implantation apparatus for reforming the resist mask, for example using a plasma generator implanting H + ions. Therefore, an expensive device such as an electron beam irradiation device is not required. Further, H + ion implantation by plasma irradiation is performed in a short time. Therefore, according to the present invention, the resist mask can be modified in a short time using an inexpensive apparatus.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
The present invention will be described in detail with reference to an embodiment in which the present invention is applied to a manufacturing process of a single damascene wiring of a semiconductor device. 1 and 2 are cross-sectional views (part 1) and (part 2) of a process according to an embodiment of the present invention, showing a process of forming a wiring groove for damascene wiring in an interlayer insulating film using a hard mask. . FIG. 3 is a sectional view of a resist mask processing apparatus according to an embodiment of the present invention, and shows a plasma processing apparatus for implanting H + ions.
[0023]
First, referring to FIG. 1A, a 30 nm-thick plasma SiC is formed on a semiconductor substrate (semiconductor substrate 11 in FIG. 3) having a diameter of 200 mm to 300 mm (not shown) on which a lower insulating film 1 is formed. An interlayer insulating film 3 having a thickness of 300 nm was laminated via a stopper film 2 made of. Note that a semiconductor circuit element is formed on the surface of the semiconductor substrate 11 in advance. The interlayer insulating film 3 is formed of a known organic Low-k (low dielectric constant) insulating film formed by, for example, a CVD method or a coating method. Next, a hard mask material film 4 made of plasma SiO 2 having a thickness of 50 nm is deposited. This hard mask material film 4 is the workpiece in the present embodiment. In addition, as the stopper film 2 and the hard mask material film 4, an SiN film, a SiO 2 film, or a SiON film may be used. Next, an antireflection film (BARC) 5 having a thickness of 80 nm is applied and deposited, and an ArF resist (resist exposed by ArF excimer laser light) is applied thereon. Next, pre-annealing is performed at 200 ° C. for 1 minute.
[0024]
Next, the single damascene wiring pattern is exposed using ArF excimer laser light (wavelength 193 nm), and then developed using a 2.8% TMAH (tetramethylammonium hydroxide) solution to form an opening 7 having a wiring pattern shape. The opened resist mask 6 is formed. Note that post-baking was performed at 120 ° C. for 30 seconds.
[0025]
Next, referring to FIG. 1B, H + ions 8 are implanted into the resist mask 6. In the present embodiment, a normal inductively coupled plasma generator is used as a resist mask processing device used for H + ion implantation. Referring to FIG. 3, the resist mask processing apparatus includes a work holding table 10 for holding a work in a lower portion of chamber 15. A high frequency bias voltage can be applied to the workpiece holder 10 from a bias power supply 17. Further, a gas inlet 14 is provided in the upper part of the chamber 15, and an induction coil 12 for plasma excitation is provided on the outer periphery of the upper part of the chamber 15.
[0026]
First, the semiconductor substrate 11 is placed on the workpiece holder 10 with the resist mask 4a facing upward. Next, 300 sccm of H 2 gas is flowed into the chamber 15 from the gas inlet 14, and the pressure in the chamber is maintained at 0.66 Pa. Next, plasma excitation power is applied to the induction coil 12 to generate a hydrogen plasma 13 in the upper part of the chamber 15. At the same time, a high frequency bias voltage is applied to the work holding table 10. As a result, H + ions 16 are selectively released from the hydrogen plasma 13 generated upward away from the resist mask 4a, accelerated to a high energy by a bias voltage, and implanted into the resist mask 4a. Next, the supply of the plasma excitation power and the high frequency bias voltage is stopped, and then the introduction of the H 2 gas is stopped. In this H + ion implantation step, a high frequency of 13.56 MHz and 1 KW was used for plasma excitation, and a high frequency of 100 KHz and 1 KW was used as a high frequency bias voltage. As a result, a bias voltage of 1 KV was generated. The application time of these high frequencies was set to 10 seconds.
[0027]
Next, the semiconductor substrate 11 is carried into a parallel plate type reactive ion etching (RIE) apparatus, and the antireflection film 5 and the hard mask material film 4 are etched using an etching gas containing fluorine and a resist mask 6 as an etching mask. Dry etching is performed sequentially.
First, referring to FIG. 1C, the antireflection film 5 was etched using a mixed gas of CF 4 and Ar as an etching gas. The etching gas pressure is 6.6 Pa, and the plasma excitation power is 500 W. Next, referring to FIG. 1D, the hard mask material film 4 was etched using a mixed gas of C 4 F 8 , O 2 and Ar as an etching gas to form a hard mask 4a. Note that C 4 F 6 or C 5 F 8 may be used instead of C 4 F 8 of the etching gas. The etching gas pressure is 4.0 Pa and the plasma excitation power is 600 W.
[0028]
Next, referring to FIG. 2E, the resist mask 6 and the antireflection film 5 are sequentially removed to leave the hard mask 4a to which the wiring pattern has been transferred. The resist mask 6 was removed by oxygen plasma, and the antireflection film 5 was removed by wet etching. If there is no problem, the antireflection film 5 can be left. After this step, the pattern formation of the workpiece, that is, the pattern formation step of the hard mask 4a is completed.
[0029]
Next, referring to FIG. 2 (f), a hard mask 4a having an opening in a wiring pattern shape is used as an etching mask, and interlayer insulating is performed by reactive ion etching using a mixed gas of CF 4 and CHF 3 as an etching gas. The film 3 is etched to form a wiring groove 3a for a single damascene wiring having a wiring pattern shape.
[0030]
Next, a Cu film is deposited on the entire surface including the interlayer insulating film 3 and the wiring groove 3a, the Cu film on the interlayer insulating film 3 is removed by CMP (chemical mechanical polishing), and the single film embedded in the wiring groove 3a is removed. In the present embodiment in which the damascene Cu wiring 9 is formed, even if dry etching is performed using a gas containing fluorine to form the hard mask 4a, the pattern of the resist mask 6 is small and the precise hard mask 4a is formed. Could be formed.
[0031]
In the above-described embodiment of the present invention, the present invention is applied to a method of forming a hard mask. However, the present invention is not limited to this. For example, when a resist mask is used as a dry etching mask for forming a pattern of an interlayer insulating layer. As described above, the present invention can be applied to a process in which a resist mask is used as a dry etching mask.
In the above specification, the following supplementary inventions are disclosed.
[0032]
(Supplementary Note 1) a step of forming a resist mask on the workpiece;
Implanting hydrogen ions into the resist mask;
Patterning the workpiece by dry etching using the resist mask as an etching mask.
[0033]
(Supplementary Note 2) a step of forming a resist mask on the workpiece;
A hydrogen plasma processing step of exposing the resist mask to hydrogen plasma generated by an inductively coupled or electron cyclotron resonance plasma generator,
Patterning the workpiece by dry etching using the resist mask as an etching mask.
[0034]
(Supplementary Note 3) a step of forming a resist mask on the workpiece;
A hydrogen plasma processing step of generating hydrogen plasma by an inductively coupled or electron cyclotron resonance type plasma generator and exposing the resist mask to an ion stream emitted from the hydrogen plasma,
Patterning the workpiece by dry etching using the resist mask as an etching mask.
[0035]
(Supplementary Note 4) In the pattern forming method according to Supplementary note 2 or 3,
A pattern forming method, wherein a high-frequency bias voltage of 50 KHz to 1 MHz is applied to a workpiece holding table on which the workpiece is placed during the hydrogen plasma processing step.
(Supplementary Note 5) In the pattern forming method according to Supplementary Note 2, 3, or 4,
The pattern forming method, wherein the hydrogen plasma is a low-pressure plasma of 0.66 Pa or less.
[0036]
(Supplementary Note 6) In the pattern forming method according to Supplementary Note 1, 2, 3, 4, or 5,
The pattern forming method, wherein the resist mask is formed by developing a resist film exposed to light having a shorter wavelength than ArF excimer laser light.
(Supplementary Note 7) In the pattern forming method according to Supplementary Note 1, 2, 3, 4, 5, or 6, the dry etching of the workpiece is reactive ion etching using an etching gas containing fluorine. Pattern formation method.
[0037]
(Supplementary Note 8) The method further includes a step of dry-etching an insulating film using the workpiece pattern formed by the pattern forming method according to Supplementary Note 1, 2, 3, 4, 5, 6, or 7 as a hard mask. Semiconductor device manufacturing method.
[0038]
【The invention's effect】
According to the present invention, the dry etching resistance of a resist mask is improved by a short process using an inexpensive apparatus, so that a precise etching pattern can be formed at a low manufacturing cost, and the reliability of a semiconductor device is improved. And it greatly contributes to reduction of manufacturing cost.
[Brief description of the drawings]
FIG. 1 is a process sectional view of an embodiment of the present invention (part 1).
FIG. 2 is a process sectional view of an embodiment example of the present invention (part 2).
FIG. 3 is a sectional view of a resist mask processing apparatus according to an embodiment of the present invention. FIG. 4 is a sectional view of a conventional hard mask forming process. FIG. 5 is a plan view of a conventional hard mask forming process.
DESCRIPTION OF SYMBOLS 1 Lower insulating film 2 Stopper film 3 Interlayer insulating film 3a Wiring groove 4 Hard mask material film 4a Hard mask 5 Anti-reflection film 6 Resist mask 7 Opening 8 H + ion 9 Cu wiring 10 Work holding table 11 Semiconductor substrate 12 Induction coil 13 Hydrogen plasma 14 gas inlet 15 chamber 16 H + ion 17 bias power supply

Claims (5)

被加工物上にレジストマスクを形成する工程と、
該レジストマスクに水素イオンを注入する工程と、
次いで、該レジストマスクをエッチングマスクとし、ドライエッチングにより該被加工物をパターニングする工程とを有することを特徴とするパターン形成方法。
A step of forming a resist mask on the workpiece,
Implanting hydrogen ions into the resist mask;
Patterning the workpiece by dry etching using the resist mask as an etching mask.
被加工物上にレジストマスクを形成する工程と、
誘導結合型又は電子サイクロトロン共鳴型プラズマ発生装置により発生された水素プラズマに、該レジストマスクを暴露する水素プラズマ処理工程と、
次いで、該レジストマスクをエッチングマスクとし、ドライエッチングにより該被加工物をパターニングする工程とを有することを特徴とするパターン形成方法。
A step of forming a resist mask on the workpiece,
A hydrogen plasma processing step of exposing the resist mask to hydrogen plasma generated by an inductively coupled or electron cyclotron resonance plasma generator,
Patterning the workpiece by dry etching using the resist mask as an etching mask.
請求項2記載のパターン形成方法において、
該水素プラズマ処理工程の間に、該被加工物が載置された加工物保持台へ50KHz〜1MHzの高周波バイアス電圧を印加することを特徴とするパターン形成方法。
3. The pattern forming method according to claim 2,
A pattern forming method, wherein a high-frequency bias voltage of 50 KHz to 1 MHz is applied to a workpiece holding table on which the workpiece is placed during the hydrogen plasma processing step.
請求項1、2又は3記載のパターン形成方法において、
該レジストマスクは、ArFエキシマレーザ光より短波長光で露光されたレジスト膜を現像して形成することを特徴とするパターン形成方法。
The pattern forming method according to claim 1, 2 or 3,
The method of forming a pattern, wherein the resist mask is formed by developing a resist film exposed to light having a shorter wavelength than ArF excimer laser light.
請求項1、2、3又は4記載のパターン形成方法により形成された該被加工物パターンをハードマスクとして、絶縁膜をドライエッチングする工程を有することを特徴とする半導体装置の製造方法。5. A method for manufacturing a semiconductor device, comprising a step of dry-etching an insulating film using the workpiece pattern formed by the pattern forming method according to claim 1, 2, or 3 as a hard mask.
JP2002325650A 2002-11-08 2002-11-08 Method for forming pattern and method for manufacturing semiconductor device Withdrawn JP2004163451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002325650A JP2004163451A (en) 2002-11-08 2002-11-08 Method for forming pattern and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325650A JP2004163451A (en) 2002-11-08 2002-11-08 Method for forming pattern and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004163451A true JP2004163451A (en) 2004-06-10

Family

ID=32804808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325650A Withdrawn JP2004163451A (en) 2002-11-08 2002-11-08 Method for forming pattern and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004163451A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569178B2 (en) 2010-08-03 2013-10-29 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
WO2024004787A1 (en) * 2022-06-28 2024-01-04 東京エレクトロン株式会社 Method for forming carbon-containing film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569178B2 (en) 2010-08-03 2013-10-29 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
WO2024004787A1 (en) * 2022-06-28 2024-01-04 東京エレクトロン株式会社 Method for forming carbon-containing film

Similar Documents

Publication Publication Date Title
JP4538209B2 (en) Manufacturing method of semiconductor device
KR101887723B1 (en) Etch process for controlling pattern cd and integrity in multi-layer masks
TWI375991B (en) Method for multi-layer resist plasma etch
TWI323487B (en) Plasma etching method
TWI587390B (en) Method for etching organic hardmasks
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
TWI417960B (en) Low damage method for ashing a substrate using co2/co-based process
KR20050112125A (en) Method for plasma etching using periodic modulation of gas chemistry
US20120220132A1 (en) Semiconductor device manufacturing method
WO2014185351A1 (en) Plasma etching method and plasma etching device
KR20080093392A (en) Etch process with controlled critical dimension shrink
JP3161040B2 (en) Method for manufacturing semiconductor device
TW200809959A (en) Photoresist stripping chamber and methods of etching photoresist on substrates
JP2006528418A (en) Method for removing photoresist from a substrate
TW201937993A (en) Plasma process method
US20050003310A1 (en) Etching process including plasma pretreatment for generating fluorine-free carbon-containing polymer on a photoresist pattern
KR20080061651A (en) Method for forming semiconductor device
KR20030081052A (en) Method for manufacturing semiconductor device
US8318412B2 (en) Method of manufacturing semiconductor device
TWI286840B (en) Method and system for etching a gate stack
KR101606377B1 (en) Protective layer for implant photoresist
TW555885B (en) Procedure for anisotropic dry etching of an organic anti-reflective layers
JP2004163451A (en) Method for forming pattern and method for manufacturing semiconductor device
KR100645835B1 (en) Method for forming photoresist patern in semiconductor device
JP5600447B2 (en) Plasma etching method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040610

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110