JP2004145262A - 半導体装置の製造方法及びパターンの形成方法 - Google Patents
半導体装置の製造方法及びパターンの形成方法 Download PDFInfo
- Publication number
- JP2004145262A JP2004145262A JP2003157397A JP2003157397A JP2004145262A JP 2004145262 A JP2004145262 A JP 2004145262A JP 2003157397 A JP2003157397 A JP 2003157397A JP 2003157397 A JP2003157397 A JP 2003157397A JP 2004145262 A JP2004145262 A JP 2004145262A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inner layer
- pattern
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 239000010410 layer Substances 0.000 claims abstract description 472
- 230000008033 biological extinction Effects 0.000 claims abstract description 80
- 239000002344 surface layer Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 150000001875 compounds Chemical class 0.000 claims description 28
- 239000000203 mixture Substances 0.000 claims description 27
- -1 polysiloxane Polymers 0.000 claims description 20
- 229920001296 polysiloxane Polymers 0.000 claims description 16
- 239000000654 additive Substances 0.000 claims description 14
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 14
- 230000000996 additive effect Effects 0.000 claims description 13
- 125000001424 substituent group Chemical group 0.000 claims description 8
- 238000006116 polymerization reaction Methods 0.000 claims description 7
- 238000002474 experimental method Methods 0.000 description 39
- 239000000463 material Substances 0.000 description 36
- 238000005530 etching Methods 0.000 description 22
- 238000000059 patterning Methods 0.000 description 21
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 12
- 239000011254 layer-forming composition Substances 0.000 description 12
- 230000031700 light absorption Effects 0.000 description 11
- 239000002904 solvent Substances 0.000 description 10
- 230000009977 dual effect Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000002310 reflectometry Methods 0.000 description 7
- 230000007261 regionalization Effects 0.000 description 7
- 238000000576 coating method Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 6
- CATSNJVOTSVZJV-UHFFFAOYSA-N heptan-2-one Chemical compound CCCCCC(C)=O CATSNJVOTSVZJV-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 125000001183 hydrocarbyl group Chemical group 0.000 description 4
- 229920003986 novolac Polymers 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 239000004094 surface-active agent Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 150000001491 aromatic compounds Chemical class 0.000 description 3
- 125000003118 aryl group Chemical group 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000011358 absorbing material Substances 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RLUCXJBHKHIDSP-UHFFFAOYSA-N propane-1,2-diol;propanoic acid Chemical compound CCC(O)=O.CC(O)CO RLUCXJBHKHIDSP-UHFFFAOYSA-N 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 125000005369 trialkoxysilyl group Chemical group 0.000 description 2
- MZVABYGYVXBZDP-UHFFFAOYSA-N 1-adamantyl 2-methylprop-2-enoate Chemical group C1C(C2)CC3CC2CC1(OC(=O)C(=C)C)C3 MZVABYGYVXBZDP-UHFFFAOYSA-N 0.000 description 1
- RFZIVRDWIDJDGF-UHFFFAOYSA-N N(=[N+]=[N-])C1(CC=C(C=C1)C=CC(=O)C1=CC=CC=C1)N=[N+]=[N-] Chemical group N(=[N+]=[N-])C1(CC=C(C=C1)C=CC(=O)C1=CC=CC=C1)N=[N+]=[N-] RFZIVRDWIDJDGF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 230000003301 hydrolyzing effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000003961 organosilicon compounds Chemical class 0.000 description 1
- 238000006068 polycondensation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 125000005372 silanol group Chemical group 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/075—Silicon-containing compounds
- G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Optics & Photonics (AREA)
- Inorganic Chemistry (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法を提供すること。
【解決手段】基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、パターン形成用積層膜が表層（上層）、内層（中間層）及び最内層（下層）を有し、（Ａ）最内層の消光係数ｋが０．３以上で内層の消光係数ｋが０．１２以上であること、（Ｂ）最内層の消光係数ｋが０．３未満で内層の消光係数ｋが０．１８以上であること、のいずれかである半導体装置の製造方法である。
【選択図】 図１
【解決手段】基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、パターン形成用積層膜が表層（上層）、内層（中間層）及び最内層（下層）を有し、（Ａ）最内層の消光係数ｋが０．３以上で内層の消光係数ｋが０．１２以上であること、（Ｂ）最内層の消光係数ｋが０．３未満で内層の消光係数ｋが０．１８以上であること、のいずれかである半導体装置の製造方法である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置における配線パターン等の形成に好適な半導体装置の製造方法及びパターンの形成方法に関する。
【０００２】
【従来の技術】
近時、高集積化、高速化等の観点から半導体集積回路の製造に当たっては、配線の微細化、多層化等が進められている。該半導体装置においては、微細化による配線抵抗の増加防止のため、配線が高アスペクト比化する傾向にある。高アスペクト比な配線が多層化されると、基板上の段差が大きくなる。しかしながら、このような大きな段差を有する基板の場合、微細なレジストパターンを形成することができない。
【０００３】
そこで、大きな段差を有する基板上に微細なレジストパターンを形成可能な三層レジスト法が開示されている（例えば、非特許文献１参照）。該三層レジスト法においては、まず、基板に形成された被加工物上に熱硬化性樹脂が塗布・硬化されて最内層（下層）が形成される。該基板上における段差が該最内層（下層）により平坦化される。次に、該最内層（下層）上に、酸素プラズマエッチング耐性を示すＳｉ含有材料による内層（中間層）が形成される。次に、該内層（中間層）上に感光性樹脂が塗布されて表層（上層）が形成される。該表層（上層）が露光、現像等されてパターン化される。次に、該表層（上層）のパターンをマスクとしてエッチング処理により前記内層（中間層）がパターニングされる。次に、該内層（中間層）のパターンをマスクとしてエッチング処理により前記最内層（下層）がパターニングされる。その結果、高アスペクト比の三層レジストパターンが得られる。そして、この三層レジストパターンをマスクとしてエッチング処理により前記基板上の被加工物がパターニングされ、所望の配線パターンが形成される。この三層レジスト法においては、比較的厚く形成した前記最内層（下層）上に形成された内層（中間層）上に前記表層（上層）としての感光性樹脂層のパターニングを行うため、該パターニングの際に前記基板上の段差の影響を受けることがなく、寸法変動なしに高アスペクト比の微細パターンを形成することができる。
【０００４】
ところで、従来における前記三層レジスト法においては、前記内層（中間層）としてシリコン含有材料が使用されており、一般的にはＳＯＧ（スピンオンガラス）が使用されている（例えば、特許文献１参照）。該ＳＯＧは、透明材料であるため、前記表層（上層）のパターニングの際、前記表層（上層）側から照射される光の反射率が高く、反射光の干渉の影響で前記表層（上層）のパターニングを高性能かつ精細に行うことができないという問題がある。
また、前記表層（上層）のパターニングの際に電子線を使用することもあるが、この場合には、製造コストがかかる等の問題がある（例えば、特許文献２〜３参照）。
【０００５】
一方、前記表層（上層）のレジストパターンを精密に内層（中間層）に転写するためには、前記内層（中間層）を８０〜１５０ｎｍ程度の薄層に形成する必要があるが、該内層（中間層）を厚く形成した場合には、前記表層（上層）がダメージを受けて形状が劣化してしまうと前記内層（中間層）までもその影響を受けて劣化してしまうという問題がある。一方、前記内層（中間層）を薄く形成した場合には、該内層（中間層）に欠陥が発生し易く、例えば、前記最内層（下層）を添加剤を含んだ樹脂で形成した場合に、前記内層（中間層）によるマスクパターンにピンホールが生じ易いという問題がある。前記ピンホールが生じた前記マスクパターンを用いて前記最内層（下層）のエッチングを行うと、形成される前記最内層（下層）のパターンに前記ピンホールに起因する欠陥が生じ、高性能かつ精細にパターニングを行うことができないという問題がある。
【０００６】
したがって、このような問題がなく、高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法の提供が望まれているのが現状である。
【０００７】
【非特許文献１】
ジャーナル オブ バキューム サイエンス テクノロジー（Ｊｏｕｒｎａｌ ｏｆ ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ）第１６巻第６号１６２０〜１６２４頁（１９７９年１１月／１２月）
【特許文献１】
特開平０４−００５６５８号公報
【特許文献２】
特開昭６０−２５４０３４号公報
【特許文献３】
特開平０５−２６５２２４号公報
【０００８】
【発明が解決しようとする課題】
本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法及びパターンの形成方法における第一の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層（下層）、内層（中間層）及び表層（上層）を有してなり、前記最内層の消光係数ｋが０．３以上であり、前記内層の消光係数ｋが０．１２以上であることを特徴とする。該第一の形態においては、前記最内層が、光吸収性であり、前記内層も光吸収性であり低反射性であるため、表層のパターニングのために用いた露光光の反射が効果的に抑制され、反射光の多重干渉も生じない。このため、前記内層の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１０】
本発明の半導体装置の製造方法及びパターンの形成方法における第二の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層（下層）、内層（中間層）及び表層（上層）を有してなり、前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上であることを特徴とする。該第二の形態においては、前記最内層が、光透過性であるが、前記内層が光吸収性であり低反射性であるため、表層のパターニングのために用いた露光光の反射が効果的に抑制され、反射光の多重干渉も生じない。このため、前記内層の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１１】
本発明の半導体装置の製造方法及びパターンの形成方法における第三の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が、最内層（下層）、内層（中間層）及び表層（上層）を有してなり、該内層が下記式（１）で表されるポリシロキサン化合物で形成され、該式における置換基Ｒが光吸収性基であることを特徴とする。該第三の形態においては、前記内層が光吸収性であり低反射性であるため、表層のパターニングのために用いた露光光の反射が効果的に抑制され、反射光の多重干渉も生じない。このため、前記内層の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１２】
【化３】
【００１３】
本発明の半導体装置の製造方法及びパターンの形成方法における第四の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が、最内層（下層）、内層（中間層）及び表層（上層）を有してなり、該最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることを特徴とする。該第四の形態においては、前記最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されるので、該ベークの際に前記最内層形成用組成物中の溶剤成分等が略完全に消失し、該最内層上に前記内層を形成した際に該内層にピンホールが生ずることがない。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１４】
【発明の実施の形態】
（半導体装置の製造方法及びパターンの形成方法）
本発明の半導体装置の製造方法及びパターンの形成方法は、基板上に形成したパターン形成用積層膜を用いてパターンを形成することを少なくとも含み、更に必要に応じて適宜選択したその他の処理等を含む。
前記パターン形成用積層膜としては、以下の第一の形態乃至第四の形態が好適に挙げられる。
【００１５】
前記第一の形態は、前記パターン形成用積層膜の前記最内層の消光係数ｋが０．３以上であり、かつ前記内層の消光係数ｋが０．１２以上である形態である。
前記第二の形態は、前記パターン形成用積層膜の前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上である形態である。
前記第三の形態は、前記内層を形成する材料が下記式（１）で表されるポリシロキサン化合物であり、該式における置換基Ｒが光吸収性基であることが必要である形態である。
前記第四の形態は、前記最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることが必要である形態である。
【００１６】
−パターン形成用積層膜−
前記パターン形成用積層膜は、表層（上層）、内層（中間層）及び最内層（下層）による３層構造により形成される。
−−表層（上層）−−
前記表層の材料としては、フォトリソグラフィーによりパターニング可能であれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、光露光により現像可能な感光性樹脂などが好適に挙げられる。前記感光性樹脂としては、例えば、レジスト材料として一般的に使用されているものが挙げられるが、これらの中でも、微細パターン形成の観点からは、ＡｒＦエキシマーレーザー用レジスト、ＫｒＦエキシマーレーザー用レジスト、Ｉ線レジストなどが好ましく、ＡｒＦエキシマーレーザー用レジストが特に好ましい。
【００１７】
前記表層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、０．０５〜５．０μｍが好ましく、０．１〜２．０μｍがより好ましく、０．１５〜１．５μｍが特に好ましい。
【００１８】
前記表層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記表層の材料を溶剤等に溶解させてなる表層形成用組成物を前記内層上に塗布し、ベーク等を行う方法、などが挙げられる。
前記塗布の方法としては、特に制限はなく、公知の方法の中から適宜選択することができ、例えば、スピンコート等が挙げられる。前記ベークの方法については、特に制限はなく、目的に応じて適宜選択することができる。
【００１９】
前記表層のパターニングは、フォトリソグラフィーにより行うことができ、このとき、該表層を露光させる露光光としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、該表層の材料がＡｒＦエキシマーレーザー用レジストである場合にはＡｒＦエキシマーレーザー光（波長１９３ｎｍ）、該表層の材料がＫｒＦエキシマーレーザー用レジストである場合にはＫｒＦエキシマーレーザー光（波長２４８ｎｍ）、該表層の材料がＩ線レジストである場合にはＩ線（波長３６５ｎｍ）が好適に挙げられる。また、このとき用いるマスクパターンとしては、特に制限はなく、目的に応じて適宜選択することができる。前記露光の後に行う現像処理としては、特に制限はなく、公知の方法の中から適宜選択することができる。
【００２０】
−−内層（中間層）−−
前記内層の材料としては、前記第一の形態、前記第二の形態及び前記第四の形態の場合には、エッチング処理が可能である限り特に制限はなく、目的に応じて適宜選択することができるが、光吸収性の材料が好ましく、光吸収性基を有するポリシロキサン化合物がより好ましく、下記式（１）で表されるポリシロキサン化合物が特に好ましい。また、前記第三の形態の場合には、下記式（１）で表されるポリシロキサン化合物であることが必要である。
【００２１】
なお、前記光吸収性の材料としては、例えば、芳香族性化合物などが挙げられる。
前記光吸収性基としては、光を吸収することができれば特に制限はなく、目的に応じて適宜選択することができるが、波長１９０ｎｍ以上の光を吸収することができるものが好ましく、波長１９０〜２５０ｎｍの光を吸収することができるものがより好ましい。これらの例としては、芳香族基（芳香族化合物を含有してなる基を含む）などが挙げられ、具体的には、（４−ヒドロキシフェニル）メチル基などが好適に挙げられる。
【００２２】
【化４】
【００２３】
前記式（１）中、Ｒ１及びＲ２は、水素原子又は光吸収性基を表し、一分子中、全部が該光吸収性基であってもよいし、一部が該光吸収性基であってもよい。Ｒ５は、水素原子又は置換基を表す。ｍは、重合度を表す。なお、前記光吸収性基としては、上述のものが挙げられ、芳香族基（芳香族化合物を含有してなる基を含む）から選択されるのが好ましい。
なお、前記ポリシロキサン化合物が、前記光吸収性基を有すると、反応部位が該光吸収性基でキャップされているために反応不活性であるため、前記内層は劣化せず保持安定性に優れる点で好ましい。
【００２４】
前記ポリシロキサン化合物の具体例としては、特に制限はなく、目的に応じて適宜選択することができ、下記式（２）で表される化合物、などが好適に挙げられる。該式（２）で表される化合物の中でも、シルフェニレンシロキサンの核と、該シルフェニレン核を取り囲んだトリオルガノシリル基とからなる三次元毬状構造を有してなるポリシルフェニレンシロキサンが好ましい。
【００２５】
【化５】
【００２６】
前記式（２）中、Ｒは、互いに同一であってもよいし、異なっていてもよく、水素原子又は１価の炭化水素基を表す。ｌ及びｎは、それぞれ重合度を表し、正の整数を表す。なお、前記炭化水素基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキル基、フェニル基などが挙げられる。
【００２７】
前記ポリシルフェニレンシロキサンは、目的に応じて適宜選択した方法により製造することができ、例えば、特開平４−１８１２５４号公報に記載されている方法が好ましく、具体的には、下記式（３）で表される有機珪素化合物を加水分解し、該加水分解による生成物を脱水縮重合することによって合成された合成物のシルフェニレン核の周囲の残留シラノール基がトリオルガノシリル基によって置換されることにより製造することができる。
【００２８】
【化６】
【００２９】
前記式（３）中、Ｒ６〜Ｒ１１は、それぞれ同一であってもよいし、異なっていてもよく、水素原子、１価の炭化水素基、トリクロロシリル基、又はトリアルコキシシリル基を表す。ただし、これらの基のうち少なくとも２個は、トリクロロシリル基及びトリアルコキシシリル基から選択される。なお、前記炭化水素基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキル基、フェニル基などが挙げられる。
【００３０】
前記ポリシルフェニレンシロキサンの重量平均分子量としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１，０００〜５，０００，０００が好ましい。
【００３１】
前記内層の消光係数ｋとしては、前記第一の形態の場合には、０．０７以上であることが必要であり、０．０７〜０．４６が好ましく、０．０７〜０．３６がより好ましく、０．１２〜０．３６が更に好ましく、０．１２〜０．２８が更により好ましく、０．１６〜０．２８が最も好ましい。また、前記第二の形態の場合には、０．１８以上であることが必要であり、０．１８〜０．５０が好ましく、０．２８〜０．５０がより好ましく、０．２８〜０．４５が更に好ましく、０．２８〜０．３８が最も好ましい。また、前記第三の形態乃至前記第四の形態の場合には、前記最内層の消光係数ｋの値に応じて適宜選択することができるが、前記最内層の消光係数ｋが０．３以上であるときは０．０７以上が好ましく、０．０７〜０．４６がより好ましく、０．０７〜０．３６が更に好ましく、０．１２〜０．３６が更により好ましく、０．１２〜０．２８が最も好ましい。前記最内層の消光係数ｋが０．３未満であるときは０．１８以上が好ましく、０．１８〜０．５０がより好ましく、０．２８〜０．５０が更に好ましく、０．２８〜０．４５が更により好ましく、０．２８〜０．３８が最も好ましい。
【００３２】
なお、前記パターン形成用積層膜における前記内層の消光係数ｋは、例えば、分光エリプソメーターによる光学定数の測定により調べることができ、このときの測定誤差は１０％以内である。
【００３３】
▲１▼前記第一の形態の場合において前記内層の消光係数ｋが０．０７未満であると、また、▲２▼前記第二の形態の場合において前記内層の消光係数ｋが０．１８未満であると、また、▲３▼前記第三の形態乃至前記第四の形態の場合において前記最内層の消光係数ｋが０．３以上であるときに前記内層の消光係数ｋが０．０７未満であると、あるいは、前記最内層の消光係数ｋが０．３未満であるときに前記内層の消光係数ｋが０．１８未満であると、それぞれ、該内層の厚みに関係なく反射率を低く維持することができず、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制できず、パターン精度を向上させることができないことがある。一方、▲１▼前記第一の形態の場合において前記内層の消光係数ｋが０．１２〜０．２８の範囲内にあると、また、▲２▼前記第二の形態の場合において前記内層の消光係数ｋが０．２８〜０．４５の範囲内にあると、また、▲３▼前記第三の形態乃至前記第四の形態の場合において前記最内層の消光係数ｋが０．３以上であるときに前記内層の消光係数ｋが０．１２〜０．２８の範囲内にあると、あるいは、前記最内層の消光係数ｋが０．３未満であるときに前記内層の消光係数ｋが０．２８〜０．４５の範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００３４】
なお、前記内層の消光係数ｋの値は、波長１９０ｎｍ以上の入射光に対する値であり、好ましくは波長１９０〜２５０ｎｍの入射光に対する値である。なお、入射光の波長が１９０ｎｍ未満であると、前記内層の消光係数ｋの値を正確に測定することが困難なことがある。
前記入射光としては、波長が１９０〜２５０ｎｍであるものが好ましく、具体的にはＡｒＦレーザー光（波長１９３ｎｍ）、ＫｒＦレーザー光（波長２４８ｎｍ）が好適に挙げられ、微細パターン形成の観点からは、これらの中でもＡｒＦレーザー光（波長１９３ｎｍ）が特に好ましい。
【００３５】
前記内層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、前記第一の形態の場合には、例えば、０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、又は０．１３μｍ〜０．１５μｍが好ましい。また、前記第二の形態の場合には、例えば、０．０８〜０．１０μｍ、又は０．１３〜０．１５μｍが好ましく、０．０８〜０．０９μｍがより好ましい。また、前記第三の形態乃至前記第四の形態の場合には、前記最内層の消光係数ｋの値に応じて適宜選択することができ、前記最内層の消光係数ｋが０．３以上であるときは、例えば、０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、又は０．１３μｍ〜０．１５μｍが好ましく、前記最内層の消光係数ｋが０．３未満であるときは、例えば、０．０８〜０．１０μｍ、又は０．１３〜０．１５μｍが好ましく、０．０８〜０．０９μｍがより好ましい。
【００３６】
前記第一の形態の場合において前記内層の厚みが０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、及び０．１３μｍ〜０．１５μｍの範囲外であると、また、前記第二の形態の場合において前記内層の厚みが０．０８〜０．１０μｍ、及び０．１３〜０．１５μｍの範囲外であると、また、前記第三の形態乃至前記第四の形態の場合において前記最内層の消光係数ｋが０．３以上であるときに前記内層の厚みが０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、及び０．１３μｍ〜０．１５μｍの範囲外であると、あるいは、前記最内層の消光係数ｋが０．３未満であるときに前記内層の厚みが０．０８〜０．１０μｍ、及び０．１３〜０．１５μｍの範囲外であると、該内層の厚みに関係なく反射率を低く維持することができず、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制できず、パターン精度を向上させることができないことがある。一方、前記第一の形態乃至前記第四の形態の各場合において、前記内層の厚みが前記好ましい数値範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００３７】
前記内層の光反射率としては、２．０％以下であるのが好ましく、１．０％以下であるのがより好ましく、０．７％以下であるのが特に好ましい。
なお、前記内層の光反射率は、例えば、各層の光学定数をもとに光強度シミュレーションを行うことにより測定することができる。
【００３８】
前記内層の光反射率が前記好ましい数値範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００３９】
前記内層の厚みに対する光反射率変化（％／μｍ）としては、５０以下であるのが好ましく、３０以下であるのがより好ましい。
前記内層の光反射率が前記好ましい数値範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００４０】
前記内層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記内層形成用材料を溶剤等に溶解させてなる内層形成用組成物を前記最内層上に塗布し、ベーク等を行う方法、などが挙げられる。
前記塗布の方法としては、特に制限はなく、公知の方法の中から適宜選択することができ、例えば、スピンコート等が挙げられる。
前記内層を形成する際のベーク温度としては、前記内層形成用組成物を硬化させることができる限り、特に制限はなく、目的に応じて適宜選択することができるが、例えば、３００℃以上が好ましい。前記ベーク温度が３００℃以上であると、パターニングの際の裾引きを防止できる点で好ましい。前記内層の材料として前記シロキサン化合物等の有機系前駆物質を用いた場合には、３００℃以上でベークすることにより、不溶性の硬化膜である前記内層が形成される。
なお、本発明においては、前記内層を形成する際のベーク温度として、前記最内層を形成する際のベーク温度以下とすることが好ましい。該内層を形成する際のベーク温度が、前記最内層を形成する際のベーク温度を超えると、前記内層のベーク処理時に該内層にピンホールが生じてしまうことがあり、高アスペクト比の微細パターンを高精細かつ簡便に形成できないことがある。
【００４１】
前記内層のパターニングは、エッチングにより行うことができる。
前記エッチングの際に用いるガスとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ＣＦ４ガスなどが好適に挙げられる。また、エッチングの際の温度、圧力等の条件については、特に制限はなく、公知の条件の中から適宜選択することができる。
【００４２】
−−最内層（下層）−−
前記最内層の材料としては、前記第一の形態乃至前記第三の形態の場合には、特に制限はなく、目的に応じて適宜選択することができるが、前記内層のエッチング処理の際に用いるエッチングガスではエッチングされず、他のエッチングガスでエッチング可能な材料が好ましく、酸素プラズマでエッチング可能な材料で形成されているのがより好ましい。該最内層の材料の具体例としては、例えば、熱硬化性樹脂等のレジスト材料などが挙げられる。前記第四の形態の場合には、熱硬化性樹脂であることが必要である。
【００４３】
前記熱硬化性樹脂としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ノボラック樹脂等が好ましい。
【００４４】
前記最内層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、０．０５〜５．０μｍが好ましく、０．１〜２．０μｍがより好ましく、０．１５〜１．５μｍが特に好ましい。
【００４５】
前記最内層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記最内層形成用材料を溶剤等に溶解させてなる最内層形成用組成物を前記基板上に塗布し、ベーク等を行う方法、などが挙げられる。
前記塗布の方法としては、特に制限はなく、公知の方法の中から適宜選択することができ、例えば、スピンコート等が挙げられる。
前記最内層を形成する際のベーク温度としては、前記第一の形態乃至前記第三の場合には、前記最内層形成用組成物を硬化させることができる限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、３００℃以上が好ましく、３５０℃以上がより好ましく、前記第四の形態の場合には、３００℃以上であることが必要であり、３５０℃以上が好ましい。
前記ベーク温度が３００℃未満であると、前記内層を形成する際に該内層にピンホールが生じてしまうことがあり、高アスペクト比の微細パターンを高精細かつ簡便に形成できないことがある。
【００４６】
前記最内層形成用組成物は、目的に応じて適宜選択したその他の成分、例えば添加剤等を含有していてもよい。
前記添加剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、３００℃未満で最内層から消失可能な化合物、などが好適に挙げられる。該３００℃未満で最内層から消失可能な化合物としては、例えば、低分子化合物、低沸点化合物などが挙げられ、具体的には、界面活性剤等が挙げられる。なお、前記消失の態様としては、例えば、蒸発、揮発、などが挙げられる。
【００４７】
前記最内層のパターニングは、エッチングにより行うことができる。
前記エッチングの際に用いるガスとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、酸素プラズマガスなどが好適に挙げられる。また、エッチングの際の温度、圧力等の条件については、特に制限はなく、公知の条件の中から適宜選択することができる。
【００４８】
前記パターン形成用積層膜は、基板上に、前記最内層と、前記内層と、前記表層とを、この順に積層することにより、例えば、前記基板上に、前記最内層形成用組成物を塗布し、ベーク等して前記最内層を形成し、該最内層上に、前記内層形成用組成物を塗布し、ベーク等して前記内層を形成し、該内層上に、前記表層形成用組成物を塗布し、ベーク等して前記表層を形成することにより得られる。具体的には、図１に示すように、基板（大きな段差を有する）上の被加工物上に最内層形成用組成物を塗布し、該最内層形成用組成物をベークして硬化させると最内層（下層）が形成される。そして、該基板上における段差が該最内層により平坦化される（図１における上から１つ目の矢印の下）。なお、該最内層形成用組成物は、該最内層の材料を溶剤に溶解させた溶液である。次に、該最内層上に、内層形成用組成物が塗布・硬化されて内層（中間層）が形成される（図１における上から２つ目の矢印の下）。なお、該内層形成用組成物は、該内層の材料を溶剤に溶解させた溶液である。次に、該内層上に表層形成用組成物が塗布されて表層（上層）が形成される（図１における上から３つ目の矢印の下）。なお、該表層形成用組成物は、該表層の材料を溶剤に溶解させた溶液である。以上により、３層構造のパターン形成用積層膜が形成される。
【００４９】
前記パターン形成用積層膜への微細パターンの形成は、例えば、図１に示すように、先ず、前記表層にＡｒＦエキシマーレーザー光等を用いて露光、現像等を行って、微細パターンを形成する（図１における上から４つ目の矢印の下）。このとき、前記内層は低反射性であるため、表層（上層）のパターニングのために用いた露光光の該最内層（下層）と該内層（中間層）との界面における反射が効果的に抑制され、図２に示すように、反射光の多重干渉も生じない（該内層（中間層）の厚みによって反射光が強められたり、弱められたりしない）。このため、前記内層（中間層）の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンを高精細かつ簡便に形成することができる。
【００５０】
一方、前記内層が従来におけるように低反射性でないと、例えば、該内層の反射率が０である場合には、図３に示すように、反射率が０．４である場合に比し、前記最内層と前記内層との界面において反射光の多重干渉が生じてしまい、前記内層の厚みの変動による前記表層の線幅のバラツキが増大してしまう。なお、この多重干渉が生ずると、図４に示すように、前記内層の厚みにより前記反射光が強められたり、弱められたりする。
【００５１】
次に、図１に示すように、パターニングされた前記表層を用いて前記内層をエッチングし、該内層のパターニングを行う（図１における上から５つ目の矢印の下）。次に、パターニングされた該内層を用いて前記最内層をエッチングし、該最内層のパターニングを行う（図１における上から６つ目の矢印の下）。その結果、高アスペクト比の三層レジストパターンが得られる（図１における上から６つ目の矢印の下）。
【００５２】
本発明の半導体装置の製造方法においては、次に、この三層レジストパターンをマスクとしてエッチング処理を行って、前記基板上の被加工物のパターニングを行う。その結果、所望の配線パターンが形成される。なお、前記配線パターンとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記被加工物が絶縁層乃至絶縁物である場合には、ホールパターン、ダマシンパターンなどが挙げられる。
【００５３】
本発明の半導体装置の製造方法及びパターンの形成方法によれば、高アスペクト比の微細パターンを高精細にかつ簡便に形成することができる。該微細パターンを用いれば、微細な配線等が加工可能であり、高品質の半導体集積回路（ＩＣ）等の半導体装置を製造することができる。
【００５４】
【実施例】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
（内層の反射率シミュレーション１−最内層（下層）が光吸収性有の場合−）
最内層（下層）の材料としてのレジスト材料を、屈折率ｎ＝１．４、消光係数ｋ＝０．７２（光吸収性有）、厚みｔ＝０．５０（μｍ）、と設定した。内層（中間層）の材料を、屈折率ｎ＝１．５７、消光係数ｋ＝０．２５、厚みｔ＝０．１１（μｍ）、と設定した。表層（上層）の材料としてのレジスト材料を、屈折率ｎ＝１．７３、消光係数ｋ＝０．０２２、厚みｔ＝０．３０（μｍ）、と設定した。そして、該内層における消光係数ｋと厚みｔとをパラメーターとして、反射率をシミュレーションにより求めた。図５に示す結果の通り、消光係数ｋが０．１２以上であると反射率１％以下の低反射状態が得られることが判った。
【００５５】
（内層の反射率シミュレーション２−最内層（下層）が光吸収性無の場合−）
最内層（下層）の材料としてのレジスト材料を、屈折率ｎ＝１．４、消光係数ｋ＝０．００（光吸収性有）、厚みｔ＝０．５０（μｍ）、と設定した。内層（中間層）の材料を、屈折率ｎ＝１．５７、消光係数ｋ＝０．２８、厚みｔ＝０．１０（μｍ）、と設定した。表層（上層）の材料としてのレジスト材料を、屈折率ｎ＝１．７３、消光係数ｋ＝０．０２２、厚みｔ＝０．３０（μｍ）、と設定した。そして、該内層における消光係数ｋと厚みｔとをパラメーターとして、反射率をシミュレーションにより求めた。図６に示す結果の通り、消光係数ｋが０．１８以上であると反射率１％以下の低反射状態が得られることが判った。
【００５６】
（実験１ −パターンの形成−）
被加工基板上に最内層用レジスト（住友化学社製；ＰＦＩ−３７Ｍ）を厚みが３００ｎｍになるように塗布した後、２００℃で６０秒間ベーク処理を行い、最内層（下層）を形成した。なお、該最内層（下層）の消光係数ｋは０．５４（光吸収性無）であった。次に、該最内層上に、内層形成用組成物を厚みが８５ｎｍ（０．０８５μｍ）となるように塗布し、２００℃で６０秒間ベーク処理を行い、前記最内層上に内層（中間層）を形成した。なお、前記内層形成用組成物は、下記式（４）で表されるポリシロキサン化合物をメチルアミルケトン（ＭＡＫ）に溶解させた溶液である。該内層（中間層）の消光係数ｋは０．３６であった。
なお、前記消光係数ｋの値の測定誤差は１０％以下である（以下の実験においても同様）。
【００５７】
【化７】
【００５８】
次に、前記内層上に表層用レジスト（住友化学工業（株）社製；ＰＡＲ７００）を厚みが３００ｎｍになるように塗布した後、１３０℃で６０秒間ベーク処理を行い、前記内層上に表層（上層）を形成した。以上により、３層構造のパターン形成用積層膜を形成した。
次に、前記表層にＡｒＦエキシマーレーザー光（１９３ｎｍ）を用いて露光を行い、露光後ベーク処理を行い、現像を行って、直径１５０ｎｍのコンタクトホールを形成した。次に、ＣＦ４ガスを用いて前記内層をエッチングし、該内層のパターニングを行った後、Ｏ２プラズマガスを用いて前記最内層をエッチングし、該最内層のパターニングを行い、図７に示すような、高アスペクト比で高精細なパターンが形成された。
【００５９】
（実験２ −パターンの形成−）
実施例１において、最内層用レジスト（住友化学工業（株）製；ＰＦＩ−３７Ｍ）をアダマンチルメタクリレート、４，４−ジアジドカルコンに代え、溶剤としてプロピレングリコールモノメチルアセテート（ＰＧＭＥＡ）を用い、最内層（下層）の消光係数ｋを０．７から０．１（光吸収性無）に代え、前記内層（中間層）の消光係数ｋを０．３６から０．４５に代えた以外は、実施例１と同様にしたところ、実施例１と同様の精細なホールパターンが形成できた。
【００６０】
実験１及び２より、図８に示すように、内層（中間層）が、前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）を用いて形成された場合、該内層（中間層）が光吸収性で低反射性となり、この場合、該内層が、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）を用いて形成された場合に比し、パターニング精度が向上し厚みのバラツキが小さくなった（寸法均一性が向上した）ことが明らかである。
また、前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）は、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）に比し、反応部位が光吸収ユニットでキャッピングされているために反応不活性であり、その結果、図９に示すように、該内層（中間層）は保存安定性に優れることが明らかである。
【００６１】
（実験３）
図１０（ａ）に示すように、基板としてＳｉウエハ１上に、被加工物として有機膜をベークして作製された絶縁膜２を形成した。絶縁膜２上に、最内層３の材料として、ノボラック樹脂を溶剤に溶かし、更に添加剤として界面活性剤を添加した最内層形成用組成物Ａを、スピン塗布法により塗布した後、２００℃で６０秒間プリベーク処理を行い、その後、３５０℃で６０秒間ベーク処理を行い、絶縁膜２上に、厚み８５ｎｍの最内層３を形成した。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であった。
【００６２】
次に、図１０（ｂ）に示すように、最内層３上に、内層形成用材料として、有機前駆物質（シロキサンＡ）を、スピン塗布法により、塗布した後、２００℃で６０秒間プリベーク処理を行い、その後、３００℃で６０秒間ベーク処理を行い、最内層３上に、厚みが８５ｎｍ（０．０８５μｍ）であるＳＯＧ膜からなる内層４を形成した。なお、内層４の消光係数ｋは０．３６であった。
【００６３】
次に、図１０（ｃ）に示すように、内層４上に、表層形成用材料として、レジスト（住友化学工業（株）製、レジストＡＸ５９１０）を、スピン塗布法により塗布した後、１００℃で６０秒間プリベーク処理を行い、厚みが３００ｎｍの表層５を形成した。
【００６４】
次に、図１０（ｄ）に示すように、表層５に、ＡｒＦエキシマーレーザー光（１９３ｎｍ）を用いて露光を行い、１１０℃で６０秒間ポストベーク処理を行った後、２．３８％ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）により現像し、開口５ａを有するレジストマスク５ｂを形成した。
【００６５】
次に、図１０（ｅ）に示すように、レジストマスク５ｂをマスクとして、ＣＦ４ガスを用いて、内層４をプラズマエッチングにより、開口４ａを有する内層マスクパターン４ｂを形成した。その後、レジストマスク５ｂを除去した。図１０（ｆ）に示すように、Ｏ２プラズマガスを用いて、最内層４をプラズマエッチングにより、開口３ａを有する最内層マスクパターン３ｂを形成した。
【００６６】
最内層マスクパターン３ｂ表面に生じた窪みの数をＳＥＭ（走査型電子顕微鏡）（日立社製、Ｓ９２００）により観察した。該窪みは、最内層マスクパターン３ｂを形成した後、内層マスクパターン４ｂ表面をＯ２プラズマガスにさらすと、前記Ｏ２プラズマガスが内層マスクパターン４ｂをエッチングすることなく、内層マスクパターン４ｂに生じたピンホール（欠陥）直下の最内層マスクパターン３ｂ表面を等方性エッチングすることにより形成される。したがって、該窪みは、前記ピンホール（欠陥）に対応するものであり、かつ、前記ピンホール（欠陥）の径より大きく形成されるため、前記ＳＥＭ観察により容易に観察することができ、該窪みに基づいて、内層４に生じたピンホールの密度を算出した。なお、測定は、直径が約２μｍ以上の窪みを計数して行った。その結果、内層４のピンホール（欠陥）の発生密度はウエハ当たり約１００個であった。
【００６７】
（実験４）
実験３において、最内層形成用組成物Ａを、ノボラック樹脂を溶剤に溶かし、更に添加剤として界面活性剤、及び３００℃以上で最内層３をベーク処理すると最内層３から実質的に消失（除去）される添加剤を加えた最内層形成用組成物Ｂに代え、実験３と同様にしたところ、内層４のピンホールの発生密度はウエハ当たり約１，０００個であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であり、内層４の消光係数ｋは０．３６であった。
【００６８】
（実験５）
実験４において、最内層３を熱硬化させる際のベーク温度を３５０℃から３００℃に代え、実験４と同様にしたところ、内層４のピンホール密度はウエハ当たり約４，０００個であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）、内層４の消光係数ｋは０．３６であった。
【００６９】
（実験６）
実験５において、内層４を形成する際のベーク温度を３００℃から２００℃に代え、実験５と同様にしたところ、内層４のピンホール密度はウエハ当たり約４，０００個であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であり、内層４の消光係数ｋは０．３６であった。
【００７０】
（実験７）
実験６において、最内層３を熱硬化させる際のベーク温度を３００℃から２００℃に代え、実験６と同様にしたところ、内層４のピンホール密度はウエハ当たり１０，０００個以上であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であり、内層４の消光係数ｋは０．３６であった。
【００７１】
実験３〜７の結果を表１に示す。なお、表１において、「欠陥密度」は、ピンホールの発生密度を意味する。
【表１】
【００７２】
実験３から６の結果から、最内層３中に添加剤が存在する場合であっても、最内層３のベーク（硬化）温度が３００℃以上であると、内層４のピンホールの発生が抑制されることが判る。実験４及び５の結果から、最内層３のベーク（硬化）温度を高くすると、内層４のピンホールの発生が抑制されることが判る。また、実験５及び６の結果から、ピンホールの発生は、内層４を形成する際のベーク温度に依存しないことが判る。また、実験６及び７の結果から、最内層３のベーク（硬化）温度が３００℃より低いと、内層４のピンホールの発生が加速されることが判る。また、実験７の結果から、最内層３のベーク（硬化）温度が低すぎると、最内層３と内層４とのミキシングによる内層マスクパターン４ｂに劣化が生ずることが判る。
【００７３】
（実験８）
実験３において、内層形成用材料として有機前駆物質（シロキサンＡ）を、下記式（４）で表されるポリシロキサン化合物をメチルアミルケトン（ＭＡＫ）に溶解させた溶液に代えた以外は、実験３と同様に行った。なお、内層４の消光係数ｋは０．３６であった。このとき、内層４のピンホールの発生密度は、ウエハ当たり約１０個以下であった。
【００７４】
【化８】
【００７５】
（実験９）
実験４において、内層形成用材料として有機前駆物質（シロキサンＢ）を、前記式（１）で表されるポリシロキサン化合物をメチルアミルケトン（ＭＡＫ）に溶解させた溶液に代えた以外は、実験４と同様に行った。なお、内層４の消光係数ｋは０．３６であった。このとき、内層４のピンホールの発生密度は、ウエハ当たり約１０個以下であった。
【００７６】
実験８及び９により、図１１に示すように、内層４が前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）を用いて形成された場合、内層４が光吸収性で低反射となり、この場合、内層４が、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）に比し、パターニング精度が向上し厚みのバラツキが小さくなった（寸法均一性が向上した）ことが明らかである。
また、前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）は、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）に比し、反応部位が光吸収性ユニットでキャッピングされているために反応不活性であり、その結果、図１２に示すように、内層４は保持安定性に優れていることが明らかである。
更に、実験８及び９の場合における内層のピンホールの発生は、最内層３のベーク温度を３００℃以上にしたことにより、抑制されたことが判る。
【００７７】
〈半導体装置の製造〉
（実験１０）
図１３に示すように、Ｓｉ基板１１上にゲート電極１２、ソース領域１１ａ及びドレイン領域１１ｂを有するトランジスタを形成し、該トランジスタの表面をＳｉＯ２からなる絶縁膜１３により被覆した。その後、ソース領域１１ａ及びドレイン領域１１ｂへのコンタクト配線１４を形成した。
【００７８】
次に、絶縁膜１３上に、ＳｉＮエッチング停止層１５と、Ｓｉ含有有機膜のベークにより形成した層間絶縁膜１６と、ＳｉＮエッチング停止層１７とを、この順に積層した。ＳｉＮエッチング停止層１７上に、デュアルダマシンの浅い配線パターンを画定する開口１８ａを有するＳｉＮマスク１８を形成した。
【００７９】
次に、実験９と同様の最内層形成用材料、内層形成用材料、及び表層形成用材料を用い、実験９と同様にして、最内層１９（下層）と、内層２０（中間層）と、表層（上層）とを、この順に積層した。その後、前記表層（上層）を露光、現像することにより、デュアルダマシンの深いビアホールの開口２１ａを有するマスクパターンとしてのレジストマスク２１を形成した。
【００８０】
次に、レジストマスク２１をマスクとして用い、図１４に示すように、内層２０をエッチングすることにより、レジストマスク２１の開口２１ａの形状が転写された開口２０ａを有する内層マスクパターン２０ｂを形成し、レジストマスク２１を除去した。
次に、内層マスクパターン２０ｂをマスクとして用い、最内層１９をエッチングすることにより、レジストマスク２１の開口２１ａの形状が転写された開口１９ａを有する最内層マスクパターン１９ｂを形成し、最内層パターン１９ｂの開口１９ａの底面に表出したＳｉＮマスク１８と、停止層１７とをエッチングにより除去した。
【００８１】
次に、内層マスクパターン２０ｂ及び最内層パターン１９ｂをマスクとして用い、図１５に示すように、層間絶縁膜１６をエッチングすることにより、層間絶縁膜１６にレジストマスク２１の開口２１ａにより画成されるビアホール１６ａを形成した。
【００８２】
次に、ＳｉＮマスク１８をマスクとして用い、図１６に示すように、停止層１７と、層間絶縁膜１６とをこの順にエッチングすることにより、層間絶縁膜１６の途中までの深さを有する開口１６ｂを開設してデュアルダマシン形成用の配線パターンを形成した。その後、ビアホール１６ａの底面に表出する停止層１５をエッチングにより除去し、コンタクト配線１４の上面に表出するコンタクトホール１６ａと、配線パターンを画成する開口１６ｂとからなるデュアルダマシン形成用の溝パターンを形成した。
次に、前記デュアルダマシン形成用の溝パターンに、常法のデュアルダマシンプロセスにより、デュアルダマシンパターン（埋込配線）を形成した。なお、該デュアルダマシンパターンの形成工程における内層マスクパターン２０ｂのピンホールの発生密度は、ウエハ当たり約１０個以下であった。
【００８３】
ここで、本発明の好ましい形態を付記すると、以下の通りである。
（付記１） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３以上であり、前記内層の消光係数ｋが０．１２以上であることを特徴とする半導体装置の製造方法。
（付記２） 内層の消光係数ｋが０．１２〜０．２８である付記１に記載の半導体装置の製造方法。
（付記３） 内層の厚みが０．０８〜０．１２μｍである付記１から２のいずれかに記載の半導体装置の製造方法。
（付記４） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上であることを特徴とする半導体装置の製造方法。
（付記５） 内層の消光係数ｋが０．２８〜０．４５である付記４に記載の半導体装置の製造方法。
（付記６） 内層の厚みが０．０８〜０．１０μｍである付記５から６のいずれかに記載の半導体装置の製造方法。
（付記７） 内層の消光係数ｋが、波長１９０〜２５０ｎｍの入射光に対する値である付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８） 波長１９０〜２５０ｎｍの入射光が、ＡｒＦレーザー光である付記７に記載の半導体装置の製造方法。
（付記９） 内層が下記式（１）で表されるポリシロキサン化合物で形成された付記１から８のいずれかに記載の半導体装置の製造方法。
【化９】
前記式中、Ｒ１及びＲ２は、水素原子又は光吸収性基を表し、一分子中、全部が該光吸収性基であってもよいし、一部が該光吸収性基であってもよい。Ｒ５は、水素原子又は置換基を表す。ｍは、重合度を表す。
（付記１０） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記内層が下記式（１）で表されるポリシロキサン化合物で形成されたことを特徴とする半導体装置の製造方法。
【化１０】
前記式中、Ｒ１及びＲ２は、水素原子又は光吸収性基を表し、一分子中、全部が該光吸収性基であってもよいし、一部が該光吸収性基であってもよい。Ｒ５は、水素原子又は置換基を表す。ｍは、重合度を表す。
（付記１１） 光吸収性基が芳香族基から選択される付記９から１０のいずれかに記載の半導体装置の製造方法。
（付記１２） 表層がＡｒＦエキシマーレーザー用レジストで形成された付記１から１１のいずれかに記載の半導体装置の製造方法。
（付記１３） 内層の光反射率が２．０％以下である付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４） 内層の厚みに対する光反射率変化（％／μｍ）が５０以下である付記１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成される付記１、４及び１０のいずれかに記載の半導体装置の製造方法。
（付記１６） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、該最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることを特徴とする半導体装置の製造方法。
（付記１７） 最内層形成用組成物が添加剤を含有してなり、３００℃以上でベークされると、該添加剤が最内層から実質的に除去される付記１５から１６のいずれかに記載の半導体装置の製造方法。
（付記１８） 添加剤が、３００℃未満で最内層から消失可能な化合物である付記１７に記載の半導体装置の製造方法。
（付記１９） 添加剤が、界面活性剤から選択される少なくとも１種である付記１７から１８のいずれかに記載の半導体装置の製造方法。
（付記２０） 内層が、最内層上に内層形成用組成物を塗布し３００℃未満でベークして形成される付記１７から１９のいずれかに記載の半導体装置の製造方法。
（付記２１） 最内層形成用組成物が熱硬化性樹脂を含有してなり、該熱硬化性樹脂がノボラック樹脂である付記１５から２０のいずれかに記載の半導体装置の製造方法。
（付記２２） 基板上に形成したパターン形成用積層膜を用いたパターンの形成方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３以上であり、前記内層の消光係数ｋが０．１２以上であることを特徴とするパターンの形成方法。
（付記２３） 基板上に形成したパターン形成用積層膜を用いたパターンの形成方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上であることを特徴とするパターンの形成方法。
（付記２４） 基板上に形成したパターン形成用積層膜を用いたパターンの形成方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記内層が下記式（１）で表されるポリシロキサン化合物で形成されたことを特徴とするパターンの形成方法。
【化１１】
前記式中、Ｒ１及びＲ２は、水素原子又は光吸収性基を表し、一分子中、全部が該光吸収性基であってもよいし、一部が該光吸収性基であってもよい。Ｒ５は、水素原子又は置換基を表す。ｍは、重合度を表す。
（付記２５） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、該最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることを特徴とするパターンの形成方法。
【００８４】
【発明の効果】
本発明によると、従来における問題を解決することができ、高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明のパターンの形成方法における工程を説明するための図である。
【図２】図２は、内層と最内層との界面において、表層から入射された光の反射光が殆ど干渉されない状態を説明するための概念図である。
【図３】図３は、内層の厚みと反射率との関係を示すグラフであって、反射率が０の場合には反射率が０．４の場合に比し多重干渉が生ずることを示すグラフである。
【図４】図４は、内層と最内層との界面において、表層から入射された光の反射光が干渉される状態を説明するための概念図である。
【図５】図５は、最内層が光吸収性である場合における、内層の消光係数ｋと厚みとの関係を示す図である。
【図６】図６は、最内層が光吸収性ではない場合における、内層の消光係数ｋと厚みとの関係を示す図である。
【図７】図７は、最内層のエッチング処理が終了した後（トリレベル加工後）の基板の概略断面図である。
【図８】図８は、内層が低反射性である場合とそうでない場合とで線幅のバラツキを比較したデータのグラフである。
【図９】図９は、内層が低反射性である場合とそうでない場合とで内層の保存安定性を比較したデータのグラフである。
【図１０】図１０は、実験３におけるパターンの形成方法における工程を説明するための図である。
【図１１】図１１は、内層が低反射性である場合とそうでない場合とで線幅のバラツキを比較したデータのグラフである。
【図１２】図１２は、内層が低反射性である場合とそうでない場合とで内層の保存安定性を比較したデータのグラフである。
【図１３】図１３は、実験１０における半導体装置の製造工程（その１）を説明するための図である。
【図１４】図１４は、実験１０における半導体装置の製造工程（その２）を説明するための図である。
【図１５】図１５は、実験１０における半導体装置の製造工程（その３）を説明するための図である。
【図１６】図１６は、実験１０における半導体装置の製造工程（その４）を説明するための図である。
【符号の説明】
１ Ｓｉウエハ（Ｓｉ基板）
２ 絶縁膜
３ 最内層
３ａ 開口
３ｂ 最内層マスクパターン
４ 内層
４ａ 開口
４ｂ 内層マスクパターン
５ 表層
５ａ 開口
５ｂ 表層レジストマスク
６ 三層膜
１１ Ｓｉ基板
１１ａ ソース領域
１１ｂ ドレイン領域
１２ ゲート電極
１３ 絶縁膜
１４ コンタクト配線
１５ 停止層
１６ 層間絶縁膜
１６ａ ビアホール
１６ｂ 開口
１７ 停止層
１８ ＳｉＮマスク
１８ａ 開口
１９ 最内層
１９ａ 開口
１９ｂ 最内層パターン
２０ 内層
２０ｂ 内層マスクパターン
２１ レジストマスク
２１ａ 開口
【発明の属する技術分野】
本発明は、半導体装置における配線パターン等の形成に好適な半導体装置の製造方法及びパターンの形成方法に関する。
【０００２】
【従来の技術】
近時、高集積化、高速化等の観点から半導体集積回路の製造に当たっては、配線の微細化、多層化等が進められている。該半導体装置においては、微細化による配線抵抗の増加防止のため、配線が高アスペクト比化する傾向にある。高アスペクト比な配線が多層化されると、基板上の段差が大きくなる。しかしながら、このような大きな段差を有する基板の場合、微細なレジストパターンを形成することができない。
【０００３】
そこで、大きな段差を有する基板上に微細なレジストパターンを形成可能な三層レジスト法が開示されている（例えば、非特許文献１参照）。該三層レジスト法においては、まず、基板に形成された被加工物上に熱硬化性樹脂が塗布・硬化されて最内層（下層）が形成される。該基板上における段差が該最内層（下層）により平坦化される。次に、該最内層（下層）上に、酸素プラズマエッチング耐性を示すＳｉ含有材料による内層（中間層）が形成される。次に、該内層（中間層）上に感光性樹脂が塗布されて表層（上層）が形成される。該表層（上層）が露光、現像等されてパターン化される。次に、該表層（上層）のパターンをマスクとしてエッチング処理により前記内層（中間層）がパターニングされる。次に、該内層（中間層）のパターンをマスクとしてエッチング処理により前記最内層（下層）がパターニングされる。その結果、高アスペクト比の三層レジストパターンが得られる。そして、この三層レジストパターンをマスクとしてエッチング処理により前記基板上の被加工物がパターニングされ、所望の配線パターンが形成される。この三層レジスト法においては、比較的厚く形成した前記最内層（下層）上に形成された内層（中間層）上に前記表層（上層）としての感光性樹脂層のパターニングを行うため、該パターニングの際に前記基板上の段差の影響を受けることがなく、寸法変動なしに高アスペクト比の微細パターンを形成することができる。
【０００４】
ところで、従来における前記三層レジスト法においては、前記内層（中間層）としてシリコン含有材料が使用されており、一般的にはＳＯＧ（スピンオンガラス）が使用されている（例えば、特許文献１参照）。該ＳＯＧは、透明材料であるため、前記表層（上層）のパターニングの際、前記表層（上層）側から照射される光の反射率が高く、反射光の干渉の影響で前記表層（上層）のパターニングを高性能かつ精細に行うことができないという問題がある。
また、前記表層（上層）のパターニングの際に電子線を使用することもあるが、この場合には、製造コストがかかる等の問題がある（例えば、特許文献２〜３参照）。
【０００５】
一方、前記表層（上層）のレジストパターンを精密に内層（中間層）に転写するためには、前記内層（中間層）を８０〜１５０ｎｍ程度の薄層に形成する必要があるが、該内層（中間層）を厚く形成した場合には、前記表層（上層）がダメージを受けて形状が劣化してしまうと前記内層（中間層）までもその影響を受けて劣化してしまうという問題がある。一方、前記内層（中間層）を薄く形成した場合には、該内層（中間層）に欠陥が発生し易く、例えば、前記最内層（下層）を添加剤を含んだ樹脂で形成した場合に、前記内層（中間層）によるマスクパターンにピンホールが生じ易いという問題がある。前記ピンホールが生じた前記マスクパターンを用いて前記最内層（下層）のエッチングを行うと、形成される前記最内層（下層）のパターンに前記ピンホールに起因する欠陥が生じ、高性能かつ精細にパターニングを行うことができないという問題がある。
【０００６】
したがって、このような問題がなく、高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法の提供が望まれているのが現状である。
【０００７】
【非特許文献１】
ジャーナル オブ バキューム サイエンス テクノロジー（Ｊｏｕｒｎａｌ ｏｆ ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ）第１６巻第６号１６２０〜１６２４頁（１９７９年１１月／１２月）
【特許文献１】
特開平０４−００５６５８号公報
【特許文献２】
特開昭６０−２５４０３４号公報
【特許文献３】
特開平０５−２６５２２４号公報
【０００８】
【発明が解決しようとする課題】
本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法及びパターンの形成方法における第一の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層（下層）、内層（中間層）及び表層（上層）を有してなり、前記最内層の消光係数ｋが０．３以上であり、前記内層の消光係数ｋが０．１２以上であることを特徴とする。該第一の形態においては、前記最内層が、光吸収性であり、前記内層も光吸収性であり低反射性であるため、表層のパターニングのために用いた露光光の反射が効果的に抑制され、反射光の多重干渉も生じない。このため、前記内層の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１０】
本発明の半導体装置の製造方法及びパターンの形成方法における第二の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層（下層）、内層（中間層）及び表層（上層）を有してなり、前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上であることを特徴とする。該第二の形態においては、前記最内層が、光透過性であるが、前記内層が光吸収性であり低反射性であるため、表層のパターニングのために用いた露光光の反射が効果的に抑制され、反射光の多重干渉も生じない。このため、前記内層の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１１】
本発明の半導体装置の製造方法及びパターンの形成方法における第三の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が、最内層（下層）、内層（中間層）及び表層（上層）を有してなり、該内層が下記式（１）で表されるポリシロキサン化合物で形成され、該式における置換基Ｒが光吸収性基であることを特徴とする。該第三の形態においては、前記内層が光吸収性であり低反射性であるため、表層のパターニングのために用いた露光光の反射が効果的に抑制され、反射光の多重干渉も生じない。このため、前記内層の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１２】
【化３】
本発明の半導体装置の製造方法及びパターンの形成方法における第四の形態は、基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が、最内層（下層）、内層（中間層）及び表層（上層）を有してなり、該最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることを特徴とする。該第四の形態においては、前記最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されるので、該ベークの際に前記最内層形成用組成物中の溶剤成分等が略完全に消失し、該最内層上に前記内層を形成した際に該内層にピンホールが生ずることがない。その結果、高アスペクト比の微細パターンが高精細かつ簡便に形成される。該微細パターンを用いて微細な配線等が加工可能であり、高品質の半導体装置が製造される。
【００１４】
【発明の実施の形態】
（半導体装置の製造方法及びパターンの形成方法）
本発明の半導体装置の製造方法及びパターンの形成方法は、基板上に形成したパターン形成用積層膜を用いてパターンを形成することを少なくとも含み、更に必要に応じて適宜選択したその他の処理等を含む。
前記パターン形成用積層膜としては、以下の第一の形態乃至第四の形態が好適に挙げられる。
【００１５】
前記第一の形態は、前記パターン形成用積層膜の前記最内層の消光係数ｋが０．３以上であり、かつ前記内層の消光係数ｋが０．１２以上である形態である。
前記第二の形態は、前記パターン形成用積層膜の前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上である形態である。
前記第三の形態は、前記内層を形成する材料が下記式（１）で表されるポリシロキサン化合物であり、該式における置換基Ｒが光吸収性基であることが必要である形態である。
前記第四の形態は、前記最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることが必要である形態である。
【００１６】
−パターン形成用積層膜−
前記パターン形成用積層膜は、表層（上層）、内層（中間層）及び最内層（下層）による３層構造により形成される。
−−表層（上層）−−
前記表層の材料としては、フォトリソグラフィーによりパターニング可能であれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、光露光により現像可能な感光性樹脂などが好適に挙げられる。前記感光性樹脂としては、例えば、レジスト材料として一般的に使用されているものが挙げられるが、これらの中でも、微細パターン形成の観点からは、ＡｒＦエキシマーレーザー用レジスト、ＫｒＦエキシマーレーザー用レジスト、Ｉ線レジストなどが好ましく、ＡｒＦエキシマーレーザー用レジストが特に好ましい。
【００１７】
前記表層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、０．０５〜５．０μｍが好ましく、０．１〜２．０μｍがより好ましく、０．１５〜１．５μｍが特に好ましい。
【００１８】
前記表層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記表層の材料を溶剤等に溶解させてなる表層形成用組成物を前記内層上に塗布し、ベーク等を行う方法、などが挙げられる。
前記塗布の方法としては、特に制限はなく、公知の方法の中から適宜選択することができ、例えば、スピンコート等が挙げられる。前記ベークの方法については、特に制限はなく、目的に応じて適宜選択することができる。
【００１９】
前記表層のパターニングは、フォトリソグラフィーにより行うことができ、このとき、該表層を露光させる露光光としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、該表層の材料がＡｒＦエキシマーレーザー用レジストである場合にはＡｒＦエキシマーレーザー光（波長１９３ｎｍ）、該表層の材料がＫｒＦエキシマーレーザー用レジストである場合にはＫｒＦエキシマーレーザー光（波長２４８ｎｍ）、該表層の材料がＩ線レジストである場合にはＩ線（波長３６５ｎｍ）が好適に挙げられる。また、このとき用いるマスクパターンとしては、特に制限はなく、目的に応じて適宜選択することができる。前記露光の後に行う現像処理としては、特に制限はなく、公知の方法の中から適宜選択することができる。
【００２０】
−−内層（中間層）−−
前記内層の材料としては、前記第一の形態、前記第二の形態及び前記第四の形態の場合には、エッチング処理が可能である限り特に制限はなく、目的に応じて適宜選択することができるが、光吸収性の材料が好ましく、光吸収性基を有するポリシロキサン化合物がより好ましく、下記式（１）で表されるポリシロキサン化合物が特に好ましい。また、前記第三の形態の場合には、下記式（１）で表されるポリシロキサン化合物であることが必要である。
【００２１】
なお、前記光吸収性の材料としては、例えば、芳香族性化合物などが挙げられる。
前記光吸収性基としては、光を吸収することができれば特に制限はなく、目的に応じて適宜選択することができるが、波長１９０ｎｍ以上の光を吸収することができるものが好ましく、波長１９０〜２５０ｎｍの光を吸収することができるものがより好ましい。これらの例としては、芳香族基（芳香族化合物を含有してなる基を含む）などが挙げられ、具体的には、（４−ヒドロキシフェニル）メチル基などが好適に挙げられる。
【００２２】
【化４】
前記式（１）中、Ｒ１及びＲ２は、水素原子又は光吸収性基を表し、一分子中、全部が該光吸収性基であってもよいし、一部が該光吸収性基であってもよい。Ｒ５は、水素原子又は置換基を表す。ｍは、重合度を表す。なお、前記光吸収性基としては、上述のものが挙げられ、芳香族基（芳香族化合物を含有してなる基を含む）から選択されるのが好ましい。
なお、前記ポリシロキサン化合物が、前記光吸収性基を有すると、反応部位が該光吸収性基でキャップされているために反応不活性であるため、前記内層は劣化せず保持安定性に優れる点で好ましい。
【００２４】
前記ポリシロキサン化合物の具体例としては、特に制限はなく、目的に応じて適宜選択することができ、下記式（２）で表される化合物、などが好適に挙げられる。該式（２）で表される化合物の中でも、シルフェニレンシロキサンの核と、該シルフェニレン核を取り囲んだトリオルガノシリル基とからなる三次元毬状構造を有してなるポリシルフェニレンシロキサンが好ましい。
【００２５】
【化５】
前記式（２）中、Ｒは、互いに同一であってもよいし、異なっていてもよく、水素原子又は１価の炭化水素基を表す。ｌ及びｎは、それぞれ重合度を表し、正の整数を表す。なお、前記炭化水素基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキル基、フェニル基などが挙げられる。
【００２７】
前記ポリシルフェニレンシロキサンは、目的に応じて適宜選択した方法により製造することができ、例えば、特開平４−１８１２５４号公報に記載されている方法が好ましく、具体的には、下記式（３）で表される有機珪素化合物を加水分解し、該加水分解による生成物を脱水縮重合することによって合成された合成物のシルフェニレン核の周囲の残留シラノール基がトリオルガノシリル基によって置換されることにより製造することができる。
【００２８】
【化６】
前記式（３）中、Ｒ６〜Ｒ１１は、それぞれ同一であってもよいし、異なっていてもよく、水素原子、１価の炭化水素基、トリクロロシリル基、又はトリアルコキシシリル基を表す。ただし、これらの基のうち少なくとも２個は、トリクロロシリル基及びトリアルコキシシリル基から選択される。なお、前記炭化水素基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキル基、フェニル基などが挙げられる。
【００３０】
前記ポリシルフェニレンシロキサンの重量平均分子量としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１，０００〜５，０００，０００が好ましい。
【００３１】
前記内層の消光係数ｋとしては、前記第一の形態の場合には、０．０７以上であることが必要であり、０．０７〜０．４６が好ましく、０．０７〜０．３６がより好ましく、０．１２〜０．３６が更に好ましく、０．１２〜０．２８が更により好ましく、０．１６〜０．２８が最も好ましい。また、前記第二の形態の場合には、０．１８以上であることが必要であり、０．１８〜０．５０が好ましく、０．２８〜０．５０がより好ましく、０．２８〜０．４５が更に好ましく、０．２８〜０．３８が最も好ましい。また、前記第三の形態乃至前記第四の形態の場合には、前記最内層の消光係数ｋの値に応じて適宜選択することができるが、前記最内層の消光係数ｋが０．３以上であるときは０．０７以上が好ましく、０．０７〜０．４６がより好ましく、０．０７〜０．３６が更に好ましく、０．１２〜０．３６が更により好ましく、０．１２〜０．２８が最も好ましい。前記最内層の消光係数ｋが０．３未満であるときは０．１８以上が好ましく、０．１８〜０．５０がより好ましく、０．２８〜０．５０が更に好ましく、０．２８〜０．４５が更により好ましく、０．２８〜０．３８が最も好ましい。
【００３２】
なお、前記パターン形成用積層膜における前記内層の消光係数ｋは、例えば、分光エリプソメーターによる光学定数の測定により調べることができ、このときの測定誤差は１０％以内である。
【００３３】
▲１▼前記第一の形態の場合において前記内層の消光係数ｋが０．０７未満であると、また、▲２▼前記第二の形態の場合において前記内層の消光係数ｋが０．１８未満であると、また、▲３▼前記第三の形態乃至前記第四の形態の場合において前記最内層の消光係数ｋが０．３以上であるときに前記内層の消光係数ｋが０．０７未満であると、あるいは、前記最内層の消光係数ｋが０．３未満であるときに前記内層の消光係数ｋが０．１８未満であると、それぞれ、該内層の厚みに関係なく反射率を低く維持することができず、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制できず、パターン精度を向上させることができないことがある。一方、▲１▼前記第一の形態の場合において前記内層の消光係数ｋが０．１２〜０．２８の範囲内にあると、また、▲２▼前記第二の形態の場合において前記内層の消光係数ｋが０．２８〜０．４５の範囲内にあると、また、▲３▼前記第三の形態乃至前記第四の形態の場合において前記最内層の消光係数ｋが０．３以上であるときに前記内層の消光係数ｋが０．１２〜０．２８の範囲内にあると、あるいは、前記最内層の消光係数ｋが０．３未満であるときに前記内層の消光係数ｋが０．２８〜０．４５の範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００３４】
なお、前記内層の消光係数ｋの値は、波長１９０ｎｍ以上の入射光に対する値であり、好ましくは波長１９０〜２５０ｎｍの入射光に対する値である。なお、入射光の波長が１９０ｎｍ未満であると、前記内層の消光係数ｋの値を正確に測定することが困難なことがある。
前記入射光としては、波長が１９０〜２５０ｎｍであるものが好ましく、具体的にはＡｒＦレーザー光（波長１９３ｎｍ）、ＫｒＦレーザー光（波長２４８ｎｍ）が好適に挙げられ、微細パターン形成の観点からは、これらの中でもＡｒＦレーザー光（波長１９３ｎｍ）が特に好ましい。
【００３５】
前記内層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、前記第一の形態の場合には、例えば、０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、又は０．１３μｍ〜０．１５μｍが好ましい。また、前記第二の形態の場合には、例えば、０．０８〜０．１０μｍ、又は０．１３〜０．１５μｍが好ましく、０．０８〜０．０９μｍがより好ましい。また、前記第三の形態乃至前記第四の形態の場合には、前記最内層の消光係数ｋの値に応じて適宜選択することができ、前記最内層の消光係数ｋが０．３以上であるときは、例えば、０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、又は０．１３μｍ〜０．１５μｍが好ましく、前記最内層の消光係数ｋが０．３未満であるときは、例えば、０．０８〜０．１０μｍ、又は０．１３〜０．１５μｍが好ましく、０．０８〜０．０９μｍがより好ましい。
【００３６】
前記第一の形態の場合において前記内層の厚みが０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、及び０．１３μｍ〜０．１５μｍの範囲外であると、また、前記第二の形態の場合において前記内層の厚みが０．０８〜０．１０μｍ、及び０．１３〜０．１５μｍの範囲外であると、また、前記第三の形態乃至前記第四の形態の場合において前記最内層の消光係数ｋが０．３以上であるときに前記内層の厚みが０．０３〜０．０５μｍ、０．０８〜０．１２μｍ、及び０．１３μｍ〜０．１５μｍの範囲外であると、あるいは、前記最内層の消光係数ｋが０．３未満であるときに前記内層の厚みが０．０８〜０．１０μｍ、及び０．１３〜０．１５μｍの範囲外であると、該内層の厚みに関係なく反射率を低く維持することができず、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制できず、パターン精度を向上させることができないことがある。一方、前記第一の形態乃至前記第四の形態の各場合において、前記内層の厚みが前記好ましい数値範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００３７】
前記内層の光反射率としては、２．０％以下であるのが好ましく、１．０％以下であるのがより好ましく、０．７％以下であるのが特に好ましい。
なお、前記内層の光反射率は、例えば、各層の光学定数をもとに光強度シミュレーションを行うことにより測定することができる。
【００３８】
前記内層の光反射率が前記好ましい数値範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００３９】
前記内層の厚みに対する光反射率変化（％／μｍ）としては、５０以下であるのが好ましく、３０以下であるのがより好ましい。
前記内層の光反射率が前記好ましい数値範囲内にあると、該内層の厚みに関係なく反射率を低く維持することができ、前記表層を光露光・現像してパターニングして微細パターンを形成する際に、該内層による露光光の多重干渉を効果的に抑制でき、パターン精度を向上させることができる点で有利である。
【００４０】
前記内層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記内層形成用材料を溶剤等に溶解させてなる内層形成用組成物を前記最内層上に塗布し、ベーク等を行う方法、などが挙げられる。
前記塗布の方法としては、特に制限はなく、公知の方法の中から適宜選択することができ、例えば、スピンコート等が挙げられる。
前記内層を形成する際のベーク温度としては、前記内層形成用組成物を硬化させることができる限り、特に制限はなく、目的に応じて適宜選択することができるが、例えば、３００℃以上が好ましい。前記ベーク温度が３００℃以上であると、パターニングの際の裾引きを防止できる点で好ましい。前記内層の材料として前記シロキサン化合物等の有機系前駆物質を用いた場合には、３００℃以上でベークすることにより、不溶性の硬化膜である前記内層が形成される。
なお、本発明においては、前記内層を形成する際のベーク温度として、前記最内層を形成する際のベーク温度以下とすることが好ましい。該内層を形成する際のベーク温度が、前記最内層を形成する際のベーク温度を超えると、前記内層のベーク処理時に該内層にピンホールが生じてしまうことがあり、高アスペクト比の微細パターンを高精細かつ簡便に形成できないことがある。
【００４１】
前記内層のパターニングは、エッチングにより行うことができる。
前記エッチングの際に用いるガスとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ＣＦ４ガスなどが好適に挙げられる。また、エッチングの際の温度、圧力等の条件については、特に制限はなく、公知の条件の中から適宜選択することができる。
【００４２】
−−最内層（下層）−−
前記最内層の材料としては、前記第一の形態乃至前記第三の形態の場合には、特に制限はなく、目的に応じて適宜選択することができるが、前記内層のエッチング処理の際に用いるエッチングガスではエッチングされず、他のエッチングガスでエッチング可能な材料が好ましく、酸素プラズマでエッチング可能な材料で形成されているのがより好ましい。該最内層の材料の具体例としては、例えば、熱硬化性樹脂等のレジスト材料などが挙げられる。前記第四の形態の場合には、熱硬化性樹脂であることが必要である。
【００４３】
前記熱硬化性樹脂としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ノボラック樹脂等が好ましい。
【００４４】
前記最内層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、０．０５〜５．０μｍが好ましく、０．１〜２．０μｍがより好ましく、０．１５〜１．５μｍが特に好ましい。
【００４５】
前記最内層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記最内層形成用材料を溶剤等に溶解させてなる最内層形成用組成物を前記基板上に塗布し、ベーク等を行う方法、などが挙げられる。
前記塗布の方法としては、特に制限はなく、公知の方法の中から適宜選択することができ、例えば、スピンコート等が挙げられる。
前記最内層を形成する際のベーク温度としては、前記第一の形態乃至前記第三の場合には、前記最内層形成用組成物を硬化させることができる限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、３００℃以上が好ましく、３５０℃以上がより好ましく、前記第四の形態の場合には、３００℃以上であることが必要であり、３５０℃以上が好ましい。
前記ベーク温度が３００℃未満であると、前記内層を形成する際に該内層にピンホールが生じてしまうことがあり、高アスペクト比の微細パターンを高精細かつ簡便に形成できないことがある。
【００４６】
前記最内層形成用組成物は、目的に応じて適宜選択したその他の成分、例えば添加剤等を含有していてもよい。
前記添加剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、３００℃未満で最内層から消失可能な化合物、などが好適に挙げられる。該３００℃未満で最内層から消失可能な化合物としては、例えば、低分子化合物、低沸点化合物などが挙げられ、具体的には、界面活性剤等が挙げられる。なお、前記消失の態様としては、例えば、蒸発、揮発、などが挙げられる。
【００４７】
前記最内層のパターニングは、エッチングにより行うことができる。
前記エッチングの際に用いるガスとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、酸素プラズマガスなどが好適に挙げられる。また、エッチングの際の温度、圧力等の条件については、特に制限はなく、公知の条件の中から適宜選択することができる。
【００４８】
前記パターン形成用積層膜は、基板上に、前記最内層と、前記内層と、前記表層とを、この順に積層することにより、例えば、前記基板上に、前記最内層形成用組成物を塗布し、ベーク等して前記最内層を形成し、該最内層上に、前記内層形成用組成物を塗布し、ベーク等して前記内層を形成し、該内層上に、前記表層形成用組成物を塗布し、ベーク等して前記表層を形成することにより得られる。具体的には、図１に示すように、基板（大きな段差を有する）上の被加工物上に最内層形成用組成物を塗布し、該最内層形成用組成物をベークして硬化させると最内層（下層）が形成される。そして、該基板上における段差が該最内層により平坦化される（図１における上から１つ目の矢印の下）。なお、該最内層形成用組成物は、該最内層の材料を溶剤に溶解させた溶液である。次に、該最内層上に、内層形成用組成物が塗布・硬化されて内層（中間層）が形成される（図１における上から２つ目の矢印の下）。なお、該内層形成用組成物は、該内層の材料を溶剤に溶解させた溶液である。次に、該内層上に表層形成用組成物が塗布されて表層（上層）が形成される（図１における上から３つ目の矢印の下）。なお、該表層形成用組成物は、該表層の材料を溶剤に溶解させた溶液である。以上により、３層構造のパターン形成用積層膜が形成される。
【００４９】
前記パターン形成用積層膜への微細パターンの形成は、例えば、図１に示すように、先ず、前記表層にＡｒＦエキシマーレーザー光等を用いて露光、現像等を行って、微細パターンを形成する（図１における上から４つ目の矢印の下）。このとき、前記内層は低反射性であるため、表層（上層）のパターニングのために用いた露光光の該最内層（下層）と該内層（中間層）との界面における反射が効果的に抑制され、図２に示すように、反射光の多重干渉も生じない（該内層（中間層）の厚みによって反射光が強められたり、弱められたりしない）。このため、前記内層（中間層）の厚みの変動による前記表層の線幅のバラツキの増大が抑制される。その結果、高アスペクト比の微細パターンを高精細かつ簡便に形成することができる。
【００５０】
一方、前記内層が従来におけるように低反射性でないと、例えば、該内層の反射率が０である場合には、図３に示すように、反射率が０．４である場合に比し、前記最内層と前記内層との界面において反射光の多重干渉が生じてしまい、前記内層の厚みの変動による前記表層の線幅のバラツキが増大してしまう。なお、この多重干渉が生ずると、図４に示すように、前記内層の厚みにより前記反射光が強められたり、弱められたりする。
【００５１】
次に、図１に示すように、パターニングされた前記表層を用いて前記内層をエッチングし、該内層のパターニングを行う（図１における上から５つ目の矢印の下）。次に、パターニングされた該内層を用いて前記最内層をエッチングし、該最内層のパターニングを行う（図１における上から６つ目の矢印の下）。その結果、高アスペクト比の三層レジストパターンが得られる（図１における上から６つ目の矢印の下）。
【００５２】
本発明の半導体装置の製造方法においては、次に、この三層レジストパターンをマスクとしてエッチング処理を行って、前記基板上の被加工物のパターニングを行う。その結果、所望の配線パターンが形成される。なお、前記配線パターンとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記被加工物が絶縁層乃至絶縁物である場合には、ホールパターン、ダマシンパターンなどが挙げられる。
【００５３】
本発明の半導体装置の製造方法及びパターンの形成方法によれば、高アスペクト比の微細パターンを高精細にかつ簡便に形成することができる。該微細パターンを用いれば、微細な配線等が加工可能であり、高品質の半導体集積回路（ＩＣ）等の半導体装置を製造することができる。
【００５４】
【実施例】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
（内層の反射率シミュレーション１−最内層（下層）が光吸収性有の場合−）
最内層（下層）の材料としてのレジスト材料を、屈折率ｎ＝１．４、消光係数ｋ＝０．７２（光吸収性有）、厚みｔ＝０．５０（μｍ）、と設定した。内層（中間層）の材料を、屈折率ｎ＝１．５７、消光係数ｋ＝０．２５、厚みｔ＝０．１１（μｍ）、と設定した。表層（上層）の材料としてのレジスト材料を、屈折率ｎ＝１．７３、消光係数ｋ＝０．０２２、厚みｔ＝０．３０（μｍ）、と設定した。そして、該内層における消光係数ｋと厚みｔとをパラメーターとして、反射率をシミュレーションにより求めた。図５に示す結果の通り、消光係数ｋが０．１２以上であると反射率１％以下の低反射状態が得られることが判った。
【００５５】
（内層の反射率シミュレーション２−最内層（下層）が光吸収性無の場合−）
最内層（下層）の材料としてのレジスト材料を、屈折率ｎ＝１．４、消光係数ｋ＝０．００（光吸収性有）、厚みｔ＝０．５０（μｍ）、と設定した。内層（中間層）の材料を、屈折率ｎ＝１．５７、消光係数ｋ＝０．２８、厚みｔ＝０．１０（μｍ）、と設定した。表層（上層）の材料としてのレジスト材料を、屈折率ｎ＝１．７３、消光係数ｋ＝０．０２２、厚みｔ＝０．３０（μｍ）、と設定した。そして、該内層における消光係数ｋと厚みｔとをパラメーターとして、反射率をシミュレーションにより求めた。図６に示す結果の通り、消光係数ｋが０．１８以上であると反射率１％以下の低反射状態が得られることが判った。
【００５６】
（実験１ −パターンの形成−）
被加工基板上に最内層用レジスト（住友化学社製；ＰＦＩ−３７Ｍ）を厚みが３００ｎｍになるように塗布した後、２００℃で６０秒間ベーク処理を行い、最内層（下層）を形成した。なお、該最内層（下層）の消光係数ｋは０．５４（光吸収性無）であった。次に、該最内層上に、内層形成用組成物を厚みが８５ｎｍ（０．０８５μｍ）となるように塗布し、２００℃で６０秒間ベーク処理を行い、前記最内層上に内層（中間層）を形成した。なお、前記内層形成用組成物は、下記式（４）で表されるポリシロキサン化合物をメチルアミルケトン（ＭＡＫ）に溶解させた溶液である。該内層（中間層）の消光係数ｋは０．３６であった。
なお、前記消光係数ｋの値の測定誤差は１０％以下である（以下の実験においても同様）。
【００５７】
【化７】
次に、前記内層上に表層用レジスト（住友化学工業（株）社製；ＰＡＲ７００）を厚みが３００ｎｍになるように塗布した後、１３０℃で６０秒間ベーク処理を行い、前記内層上に表層（上層）を形成した。以上により、３層構造のパターン形成用積層膜を形成した。
次に、前記表層にＡｒＦエキシマーレーザー光（１９３ｎｍ）を用いて露光を行い、露光後ベーク処理を行い、現像を行って、直径１５０ｎｍのコンタクトホールを形成した。次に、ＣＦ４ガスを用いて前記内層をエッチングし、該内層のパターニングを行った後、Ｏ２プラズマガスを用いて前記最内層をエッチングし、該最内層のパターニングを行い、図７に示すような、高アスペクト比で高精細なパターンが形成された。
【００５９】
（実験２ −パターンの形成−）
実施例１において、最内層用レジスト（住友化学工業（株）製；ＰＦＩ−３７Ｍ）をアダマンチルメタクリレート、４，４−ジアジドカルコンに代え、溶剤としてプロピレングリコールモノメチルアセテート（ＰＧＭＥＡ）を用い、最内層（下層）の消光係数ｋを０．７から０．１（光吸収性無）に代え、前記内層（中間層）の消光係数ｋを０．３６から０．４５に代えた以外は、実施例１と同様にしたところ、実施例１と同様の精細なホールパターンが形成できた。
【００６０】
実験１及び２より、図８に示すように、内層（中間層）が、前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）を用いて形成された場合、該内層（中間層）が光吸収性で低反射性となり、この場合、該内層が、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）を用いて形成された場合に比し、パターニング精度が向上し厚みのバラツキが小さくなった（寸法均一性が向上した）ことが明らかである。
また、前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）は、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）に比し、反応部位が光吸収ユニットでキャッピングされているために反応不活性であり、その結果、図９に示すように、該内層（中間層）は保存安定性に優れることが明らかである。
【００６１】
（実験３）
図１０（ａ）に示すように、基板としてＳｉウエハ１上に、被加工物として有機膜をベークして作製された絶縁膜２を形成した。絶縁膜２上に、最内層３の材料として、ノボラック樹脂を溶剤に溶かし、更に添加剤として界面活性剤を添加した最内層形成用組成物Ａを、スピン塗布法により塗布した後、２００℃で６０秒間プリベーク処理を行い、その後、３５０℃で６０秒間ベーク処理を行い、絶縁膜２上に、厚み８５ｎｍの最内層３を形成した。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であった。
【００６２】
次に、図１０（ｂ）に示すように、最内層３上に、内層形成用材料として、有機前駆物質（シロキサンＡ）を、スピン塗布法により、塗布した後、２００℃で６０秒間プリベーク処理を行い、その後、３００℃で６０秒間ベーク処理を行い、最内層３上に、厚みが８５ｎｍ（０．０８５μｍ）であるＳＯＧ膜からなる内層４を形成した。なお、内層４の消光係数ｋは０．３６であった。
【００６３】
次に、図１０（ｃ）に示すように、内層４上に、表層形成用材料として、レジスト（住友化学工業（株）製、レジストＡＸ５９１０）を、スピン塗布法により塗布した後、１００℃で６０秒間プリベーク処理を行い、厚みが３００ｎｍの表層５を形成した。
【００６４】
次に、図１０（ｄ）に示すように、表層５に、ＡｒＦエキシマーレーザー光（１９３ｎｍ）を用いて露光を行い、１１０℃で６０秒間ポストベーク処理を行った後、２．３８％ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）により現像し、開口５ａを有するレジストマスク５ｂを形成した。
【００６５】
次に、図１０（ｅ）に示すように、レジストマスク５ｂをマスクとして、ＣＦ４ガスを用いて、内層４をプラズマエッチングにより、開口４ａを有する内層マスクパターン４ｂを形成した。その後、レジストマスク５ｂを除去した。図１０（ｆ）に示すように、Ｏ２プラズマガスを用いて、最内層４をプラズマエッチングにより、開口３ａを有する最内層マスクパターン３ｂを形成した。
【００６６】
最内層マスクパターン３ｂ表面に生じた窪みの数をＳＥＭ（走査型電子顕微鏡）（日立社製、Ｓ９２００）により観察した。該窪みは、最内層マスクパターン３ｂを形成した後、内層マスクパターン４ｂ表面をＯ２プラズマガスにさらすと、前記Ｏ２プラズマガスが内層マスクパターン４ｂをエッチングすることなく、内層マスクパターン４ｂに生じたピンホール（欠陥）直下の最内層マスクパターン３ｂ表面を等方性エッチングすることにより形成される。したがって、該窪みは、前記ピンホール（欠陥）に対応するものであり、かつ、前記ピンホール（欠陥）の径より大きく形成されるため、前記ＳＥＭ観察により容易に観察することができ、該窪みに基づいて、内層４に生じたピンホールの密度を算出した。なお、測定は、直径が約２μｍ以上の窪みを計数して行った。その結果、内層４のピンホール（欠陥）の発生密度はウエハ当たり約１００個であった。
【００６７】
（実験４）
実験３において、最内層形成用組成物Ａを、ノボラック樹脂を溶剤に溶かし、更に添加剤として界面活性剤、及び３００℃以上で最内層３をベーク処理すると最内層３から実質的に消失（除去）される添加剤を加えた最内層形成用組成物Ｂに代え、実験３と同様にしたところ、内層４のピンホールの発生密度はウエハ当たり約１，０００個であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であり、内層４の消光係数ｋは０．３６であった。
【００６８】
（実験５）
実験４において、最内層３を熱硬化させる際のベーク温度を３５０℃から３００℃に代え、実験４と同様にしたところ、内層４のピンホール密度はウエハ当たり約４，０００個であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）、内層４の消光係数ｋは０．３６であった。
【００６９】
（実験６）
実験５において、内層４を形成する際のベーク温度を３００℃から２００℃に代え、実験５と同様にしたところ、内層４のピンホール密度はウエハ当たり約４，０００個であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であり、内層４の消光係数ｋは０．３６であった。
【００７０】
（実験７）
実験６において、最内層３を熱硬化させる際のベーク温度を３００℃から２００℃に代え、実験６と同様にしたところ、内層４のピンホール密度はウエハ当たり１０，０００個以上であった。なお、最内層３の消光係数ｋは０．５４（光吸収性有）であり、内層４の消光係数ｋは０．３６であった。
【００７１】
実験３〜７の結果を表１に示す。なお、表１において、「欠陥密度」は、ピンホールの発生密度を意味する。
【表１】
実験３から６の結果から、最内層３中に添加剤が存在する場合であっても、最内層３のベーク（硬化）温度が３００℃以上であると、内層４のピンホールの発生が抑制されることが判る。実験４及び５の結果から、最内層３のベーク（硬化）温度を高くすると、内層４のピンホールの発生が抑制されることが判る。また、実験５及び６の結果から、ピンホールの発生は、内層４を形成する際のベーク温度に依存しないことが判る。また、実験６及び７の結果から、最内層３のベーク（硬化）温度が３００℃より低いと、内層４のピンホールの発生が加速されることが判る。また、実験７の結果から、最内層３のベーク（硬化）温度が低すぎると、最内層３と内層４とのミキシングによる内層マスクパターン４ｂに劣化が生ずることが判る。
【００７３】
（実験８）
実験３において、内層形成用材料として有機前駆物質（シロキサンＡ）を、下記式（４）で表されるポリシロキサン化合物をメチルアミルケトン（ＭＡＫ）に溶解させた溶液に代えた以外は、実験３と同様に行った。なお、内層４の消光係数ｋは０．３６であった。このとき、内層４のピンホールの発生密度は、ウエハ当たり約１０個以下であった。
【００７４】
【化８】
（実験９）
実験４において、内層形成用材料として有機前駆物質（シロキサンＢ）を、前記式（１）で表されるポリシロキサン化合物をメチルアミルケトン（ＭＡＫ）に溶解させた溶液に代えた以外は、実験４と同様に行った。なお、内層４の消光係数ｋは０．３６であった。このとき、内層４のピンホールの発生密度は、ウエハ当たり約１０個以下であった。
【００７６】
実験８及び９により、図１１に示すように、内層４が前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）を用いて形成された場合、内層４が光吸収性で低反射となり、この場合、内層４が、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）に比し、パターニング精度が向上し厚みのバラツキが小さくなった（寸法均一性が向上した）ことが明らかである。
また、前記式で表されるポリオルガノシロキサン化合物（光吸収性基を有する）は、光吸収性基を有しないポリオルガノシロキサン（透明ＳＯＧ）に比し、反応部位が光吸収性ユニットでキャッピングされているために反応不活性であり、その結果、図１２に示すように、内層４は保持安定性に優れていることが明らかである。
更に、実験８及び９の場合における内層のピンホールの発生は、最内層３のベーク温度を３００℃以上にしたことにより、抑制されたことが判る。
【００７７】
〈半導体装置の製造〉
（実験１０）
図１３に示すように、Ｓｉ基板１１上にゲート電極１２、ソース領域１１ａ及びドレイン領域１１ｂを有するトランジスタを形成し、該トランジスタの表面をＳｉＯ２からなる絶縁膜１３により被覆した。その後、ソース領域１１ａ及びドレイン領域１１ｂへのコンタクト配線１４を形成した。
【００７８】
次に、絶縁膜１３上に、ＳｉＮエッチング停止層１５と、Ｓｉ含有有機膜のベークにより形成した層間絶縁膜１６と、ＳｉＮエッチング停止層１７とを、この順に積層した。ＳｉＮエッチング停止層１７上に、デュアルダマシンの浅い配線パターンを画定する開口１８ａを有するＳｉＮマスク１８を形成した。
【００７９】
次に、実験９と同様の最内層形成用材料、内層形成用材料、及び表層形成用材料を用い、実験９と同様にして、最内層１９（下層）と、内層２０（中間層）と、表層（上層）とを、この順に積層した。その後、前記表層（上層）を露光、現像することにより、デュアルダマシンの深いビアホールの開口２１ａを有するマスクパターンとしてのレジストマスク２１を形成した。
【００８０】
次に、レジストマスク２１をマスクとして用い、図１４に示すように、内層２０をエッチングすることにより、レジストマスク２１の開口２１ａの形状が転写された開口２０ａを有する内層マスクパターン２０ｂを形成し、レジストマスク２１を除去した。
次に、内層マスクパターン２０ｂをマスクとして用い、最内層１９をエッチングすることにより、レジストマスク２１の開口２１ａの形状が転写された開口１９ａを有する最内層マスクパターン１９ｂを形成し、最内層パターン１９ｂの開口１９ａの底面に表出したＳｉＮマスク１８と、停止層１７とをエッチングにより除去した。
【００８１】
次に、内層マスクパターン２０ｂ及び最内層パターン１９ｂをマスクとして用い、図１５に示すように、層間絶縁膜１６をエッチングすることにより、層間絶縁膜１６にレジストマスク２１の開口２１ａにより画成されるビアホール１６ａを形成した。
【００８２】
次に、ＳｉＮマスク１８をマスクとして用い、図１６に示すように、停止層１７と、層間絶縁膜１６とをこの順にエッチングすることにより、層間絶縁膜１６の途中までの深さを有する開口１６ｂを開設してデュアルダマシン形成用の配線パターンを形成した。その後、ビアホール１６ａの底面に表出する停止層１５をエッチングにより除去し、コンタクト配線１４の上面に表出するコンタクトホール１６ａと、配線パターンを画成する開口１６ｂとからなるデュアルダマシン形成用の溝パターンを形成した。
次に、前記デュアルダマシン形成用の溝パターンに、常法のデュアルダマシンプロセスにより、デュアルダマシンパターン（埋込配線）を形成した。なお、該デュアルダマシンパターンの形成工程における内層マスクパターン２０ｂのピンホールの発生密度は、ウエハ当たり約１０個以下であった。
【００８３】
ここで、本発明の好ましい形態を付記すると、以下の通りである。
（付記１） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３以上であり、前記内層の消光係数ｋが０．１２以上であることを特徴とする半導体装置の製造方法。
（付記２） 内層の消光係数ｋが０．１２〜０．２８である付記１に記載の半導体装置の製造方法。
（付記３） 内層の厚みが０．０８〜０．１２μｍである付記１から２のいずれかに記載の半導体装置の製造方法。
（付記４） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上であることを特徴とする半導体装置の製造方法。
（付記５） 内層の消光係数ｋが０．２８〜０．４５である付記４に記載の半導体装置の製造方法。
（付記６） 内層の厚みが０．０８〜０．１０μｍである付記５から６のいずれかに記載の半導体装置の製造方法。
（付記７） 内層の消光係数ｋが、波長１９０〜２５０ｎｍの入射光に対する値である付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８） 波長１９０〜２５０ｎｍの入射光が、ＡｒＦレーザー光である付記７に記載の半導体装置の製造方法。
（付記９） 内層が下記式（１）で表されるポリシロキサン化合物で形成された付記１から８のいずれかに記載の半導体装置の製造方法。
【化９】
（付記１０） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記内層が下記式（１）で表されるポリシロキサン化合物で形成されたことを特徴とする半導体装置の製造方法。
【化１０】
（付記１１） 光吸収性基が芳香族基から選択される付記９から１０のいずれかに記載の半導体装置の製造方法。
（付記１２） 表層がＡｒＦエキシマーレーザー用レジストで形成された付記１から１１のいずれかに記載の半導体装置の製造方法。
（付記１３） 内層の光反射率が２．０％以下である付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４） 内層の厚みに対する光反射率変化（％／μｍ）が５０以下である付記１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成される付記１、４及び１０のいずれかに記載の半導体装置の製造方法。
（付記１６） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、該最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることを特徴とする半導体装置の製造方法。
（付記１７） 最内層形成用組成物が添加剤を含有してなり、３００℃以上でベークされると、該添加剤が最内層から実質的に除去される付記１５から１６のいずれかに記載の半導体装置の製造方法。
（付記１８） 添加剤が、３００℃未満で最内層から消失可能な化合物である付記１７に記載の半導体装置の製造方法。
（付記１９） 添加剤が、界面活性剤から選択される少なくとも１種である付記１７から１８のいずれかに記載の半導体装置の製造方法。
（付記２０） 内層が、最内層上に内層形成用組成物を塗布し３００℃未満でベークして形成される付記１７から１９のいずれかに記載の半導体装置の製造方法。
（付記２１） 最内層形成用組成物が熱硬化性樹脂を含有してなり、該熱硬化性樹脂がノボラック樹脂である付記１５から２０のいずれかに記載の半導体装置の製造方法。
（付記２２） 基板上に形成したパターン形成用積層膜を用いたパターンの形成方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３以上であり、前記内層の消光係数ｋが０．１２以上であることを特徴とするパターンの形成方法。
（付記２３） 基板上に形成したパターン形成用積層膜を用いたパターンの形成方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上であることを特徴とするパターンの形成方法。
（付記２４） 基板上に形成したパターン形成用積層膜を用いたパターンの形成方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記内層が下記式（１）で表されるポリシロキサン化合物で形成されたことを特徴とするパターンの形成方法。
【化１１】
（付記２５） 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、該最内層が、基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることを特徴とするパターンの形成方法。
【００８４】
【発明の効果】
本発明によると、従来における問題を解決することができ、高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明のパターンの形成方法における工程を説明するための図である。
【図２】図２は、内層と最内層との界面において、表層から入射された光の反射光が殆ど干渉されない状態を説明するための概念図である。
【図３】図３は、内層の厚みと反射率との関係を示すグラフであって、反射率が０の場合には反射率が０．４の場合に比し多重干渉が生ずることを示すグラフである。
【図４】図４は、内層と最内層との界面において、表層から入射された光の反射光が干渉される状態を説明するための概念図である。
【図５】図５は、最内層が光吸収性である場合における、内層の消光係数ｋと厚みとの関係を示す図である。
【図６】図６は、最内層が光吸収性ではない場合における、内層の消光係数ｋと厚みとの関係を示す図である。
【図７】図７は、最内層のエッチング処理が終了した後（トリレベル加工後）の基板の概略断面図である。
【図８】図８は、内層が低反射性である場合とそうでない場合とで線幅のバラツキを比較したデータのグラフである。
【図９】図９は、内層が低反射性である場合とそうでない場合とで内層の保存安定性を比較したデータのグラフである。
【図１０】図１０は、実験３におけるパターンの形成方法における工程を説明するための図である。
【図１１】図１１は、内層が低反射性である場合とそうでない場合とで線幅のバラツキを比較したデータのグラフである。
【図１２】図１２は、内層が低反射性である場合とそうでない場合とで内層の保存安定性を比較したデータのグラフである。
【図１３】図１３は、実験１０における半導体装置の製造工程（その１）を説明するための図である。
【図１４】図１４は、実験１０における半導体装置の製造工程（その２）を説明するための図である。
【図１５】図１５は、実験１０における半導体装置の製造工程（その３）を説明するための図である。
【図１６】図１６は、実験１０における半導体装置の製造工程（その４）を説明するための図である。
【符号の説明】
１ Ｓｉウエハ（Ｓｉ基板）
２ 絶縁膜
３ 最内層
３ａ 開口
３ｂ 最内層マスクパターン
４ 内層
４ａ 開口
４ｂ 内層マスクパターン
５ 表層
５ａ 開口
５ｂ 表層レジストマスク
６ 三層膜
１１ Ｓｉ基板
１１ａ ソース領域
１１ｂ ドレイン領域
１２ ゲート電極
１３ 絶縁膜
１４ コンタクト配線
１５ 停止層
１６ 層間絶縁膜
１６ａ ビアホール
１６ｂ 開口
１７ 停止層
１８ ＳｉＮマスク
１８ａ 開口
１９ 最内層
１９ａ 開口
１９ｂ 最内層パターン
２０ 内層
２０ｂ 内層マスクパターン
２１ レジストマスク
２１ａ 開口
Claims (10)
- 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３以上であり、前記内層の消光係数ｋが０．１２以上であることを特徴とする半導体装置の製造方法。
- 内層の消光係数ｋが０．１２〜０．２８である請求項１に記載の半導体装置の製造方法。
- 内層の厚みが０．０８〜０．１２μｍである請求項１から２のいずれかに記載の半導体装置の製造方法。
- 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数ｋが０．３未満であり、前記内層の消光係数ｋが０．１８以上であることを特徴とする半導体装置の製造方法。
- 内層の消光係数ｋが０．２８〜０．４５である請求項４に記載の半導体装置の製造方法。
- 内層の厚みが０．０８〜０．１０μｍである請求項４から５のいずれかに記載の半導体装置の製造方法。
- 内層が下記式（１）で表されるポリシロキサン化合物で形成された請求項１から６のいずれかに記載の半導体装置の製造方法。
- 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記内層が下記式（１）で表されるポリシロキサン化合物で形成されたことを特徴とする半導体装置の製造方法。
- 基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、該パターン形成用積層膜が最内層、内層及び表層を有してなり、該最内層が、前記基板上に最内層形成用組成物を塗布し３００℃以上でベークして形成されることを特徴とする半導体装置の製造方法。
- 最内層形成用組成物が添加剤を含有してなり、３００℃以上でベークされると、該添加剤が最内層から実質的に除去される請求項９に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157397A JP3953982B2 (ja) | 2002-06-28 | 2003-06-02 | 半導体装置の製造方法及びパターンの形成方法 |
| US10/603,077 US7060635B2 (en) | 2002-06-28 | 2003-06-25 | Method of manufacturing semiconductor device and method of forming pattern |
| TW092117281A TW594417B (en) | 2002-06-28 | 2003-06-25 | Method of manufacturing semiconductor device and method of forming pattern |
| CNB031484913A CN100365764C (zh) | 2002-06-28 | 2003-06-27 | 制造半导体设备的方法和形成图案的方法 |
| KR1020030042560A KR100909644B1 (ko) | 2002-06-28 | 2003-06-27 | 반도체 장치의 제조 방법 및 패턴의 형성 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002190666 | 2002-06-28 | ||
| JP2002245798 | 2002-08-26 | ||
| JP2003157397A JP3953982B2 (ja) | 2002-06-28 | 2003-06-02 | 半導体装置の製造方法及びパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004145262A true JP2004145262A (ja) | 2004-05-20 |
| JP3953982B2 JP3953982B2 (ja) | 2007-08-08 |
Family
ID=31499097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157397A Expired - Fee Related JP3953982B2 (ja) | 2002-06-28 | 2003-06-02 | 半導体装置の製造方法及びパターンの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7060635B2 (ja) |
| JP (1) | JP3953982B2 (ja) |
| KR (1) | KR100909644B1 (ja) |
| CN (1) | CN100365764C (ja) |
| TW (1) | TW594417B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006030641A1 (ja) * | 2004-09-16 | 2006-03-23 | Tokyo Ohka Kogyo Co., Ltd. | 反射防止膜形成用組成物およびこれを用いた配線形成方法 |
| JP2006285095A (ja) * | 2005-04-04 | 2006-10-19 | Shin Etsu Chem Co Ltd | レジスト下層膜材料およびパターン形成方法 |
| KR100860479B1 (ko) | 2005-06-07 | 2008-09-26 | 도쿄 오카 고교 가부시키가이샤 | 반사방지막 형성용 조성물, 그것을 사용한 반사방지막 |
| JP2010510541A (ja) * | 2006-11-21 | 2010-04-02 | チェイル インダストリーズ インコーポレイテッド | レジスト下層膜加工用ハードマスク組成物、前記ハードマスク組成物を用いた半導体集積回路デバイスの製造方法、および前記方法によって製造された半導体集積回路デバイス |
| KR20170010398A (ko) * | 2014-05-21 | 2017-01-31 | 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. | 상층막 형성용 조성물 및 이를 사용한 레지스트 패턴 형성 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6802445B2 (en) * | 2002-10-24 | 2004-10-12 | St Assembly Test Services Pte. Ltd. | Cost effective substrate fabrication for flip-chip packages |
| US7381654B2 (en) * | 2005-05-31 | 2008-06-03 | Taiwan Semiconductor Manufacturing Co. | Method for fabricating right-angle holes in a substrate |
| US20100093969A1 (en) * | 2007-02-26 | 2010-04-15 | Ruzhi Zhang | Process for making siloxane polymers |
| CN101622296B (zh) * | 2007-02-27 | 2013-10-16 | Az电子材料美国公司 | 硅基抗反射涂料组合物 |
| US8071261B2 (en) * | 2007-07-20 | 2011-12-06 | Infineon Technologies Ag | Lithography masks and methods of manufacture thereof |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254034A (ja) | 1984-05-30 | 1985-12-14 | Fujitsu Ltd | パタ−ン形成方法 |
| JPH045658A (ja) | 1990-04-23 | 1992-01-09 | Toray Dow Corning Silicone Co Ltd | ３層レジスト中間層用材料およびパターン形成方法 |
| JPH05265224A (ja) | 1992-03-18 | 1993-10-15 | Oki Electric Ind Co Ltd | 三層レジスト法によるパターン形成方法 |
| JP3498066B2 (ja) | 1995-02-20 | 2004-02-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JPH09171952A (ja) * | 1995-12-21 | 1997-06-30 | Toshiba Corp | レジストパターン形成方法及びそのレジストパターン形成方法を用いた半導体装置の製造方法 |
| TW399234B (en) * | 1997-07-02 | 2000-07-21 | Yamaha Corp | Wiring forming method |
| US6218292B1 (en) * | 1997-12-18 | 2001-04-17 | Advanced Micro Devices, Inc. | Dual layer bottom anti-reflective coating |
| US6200734B1 (en) | 1998-06-15 | 2001-03-13 | Lucent Technologies Inc. | Method for fabricating semiconductor devices |
| DE60007208T2 (de) | 1999-03-25 | 2004-11-18 | Infineon Technologies Ag | Reflexionsvermindernde Schicht zur Kontrolle von kritischen Dimensionen |
| KR100307629B1 (ko) * | 1999-04-30 | 2001-09-26 | 윤종용 | 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법 |
| US20040029395A1 (en) * | 2002-08-12 | 2004-02-12 | Peng Zhang | Process solutions containing acetylenic diol surfactants |
| US6268457B1 (en) | 1999-06-10 | 2001-07-31 | Allied Signal, Inc. | Spin-on glass anti-reflective coatings for photolithography |
| KR100304708B1 (ko) * | 1999-07-14 | 2001-11-01 | 윤종용 | 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법 |
| US6479401B1 (en) * | 1999-12-01 | 2002-11-12 | Worldwide Semiconductor Manufacturing Corp. | Method of forming a dual-layer anti-reflective coating |
| JP4004014B2 (ja) | 2000-03-28 | 2007-11-07 | 株式会社東芝 | レジストパターンの形成方法 |
| US6624068B2 (en) * | 2001-08-24 | 2003-09-23 | Texas Instruments Incorporated | Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography |
| CN1210761C (zh) * | 2002-03-28 | 2005-07-13 | 联华电子股份有限公司 | 形成混合性抗反射层的方法 |
| US6630397B1 (en) * | 2002-12-10 | 2003-10-07 | Promos Technologies | Method to improve surface uniformity of a layer of arc used for the creation of contact plugs |
-
2003
- 2003-06-02 JP JP2003157397A patent/JP3953982B2/ja not_active Expired - Fee Related
- 2003-06-25 TW TW092117281A patent/TW594417B/zh not_active IP Right Cessation
- 2003-06-25 US US10/603,077 patent/US7060635B2/en not_active Expired - Lifetime
- 2003-06-27 CN CNB031484913A patent/CN100365764C/zh not_active Expired - Fee Related
- 2003-06-27 KR KR1020030042560A patent/KR100909644B1/ko active IP Right Grant
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006030641A1 (ja) * | 2004-09-16 | 2006-03-23 | Tokyo Ohka Kogyo Co., Ltd. | 反射防止膜形成用組成物およびこれを用いた配線形成方法 |
| JP2006084799A (ja) * | 2004-09-16 | 2006-03-30 | Tokyo Ohka Kogyo Co Ltd | 反射防止膜形成用組成物およびこれを用いた配線形成方法 |
| CN101010635B (zh) * | 2004-09-16 | 2010-06-16 | 东京应化工业株式会社 | 防反射膜形成用组合物及使用其的配线形成方法 |
| JP4541080B2 (ja) * | 2004-09-16 | 2010-09-08 | 東京応化工業株式会社 | 反射防止膜形成用組成物およびこれを用いた配線形成方法 |
| JP2006285095A (ja) * | 2005-04-04 | 2006-10-19 | Shin Etsu Chem Co Ltd | レジスト下層膜材料およびパターン形成方法 |
| JP4575214B2 (ja) * | 2005-04-04 | 2010-11-04 | 信越化学工業株式会社 | レジスト下層膜材料およびパターン形成方法 |
| KR100860479B1 (ko) | 2005-06-07 | 2008-09-26 | 도쿄 오카 고교 가부시키가이샤 | 반사방지막 형성용 조성물, 그것을 사용한 반사방지막 |
| JP2010510541A (ja) * | 2006-11-21 | 2010-04-02 | チェイル インダストリーズ インコーポレイテッド | レジスト下層膜加工用ハードマスク組成物、前記ハードマスク組成物を用いた半導体集積回路デバイスの製造方法、および前記方法によって製造された半導体集積回路デバイス |
| US8273519B2 (en) | 2006-11-21 | 2012-09-25 | Cheil Industries, Inc. | Hardmask composition and associated methods |
| KR20170010398A (ko) * | 2014-05-21 | 2017-01-31 | 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. | 상층막 형성용 조성물 및 이를 사용한 레지스트 패턴 형성 방법 |
| KR102061488B1 (ko) | 2014-05-21 | 2020-01-03 | 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. | 상층막 형성용 조성물 및 이를 사용한 레지스트 패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7060635B2 (en) | 2006-06-13 |
| KR20040026595A (ko) | 2004-03-31 |
| TW200403534A (en) | 2004-03-01 |
| CN1476054A (zh) | 2004-02-18 |
| US20040033444A1 (en) | 2004-02-19 |
| KR100909644B1 (ko) | 2009-07-27 |
| TW594417B (en) | 2004-06-21 |
| JP3953982B2 (ja) | 2007-08-08 |
| CN100365764C (zh) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2839341B1 (en) | Method for directed self-assembly | |
| KR101902046B1 (ko) | 리소그래피 도포를 위한 소형 분자로부터의 금속-산화물 필름 | |
| US8877430B2 (en) | Methods of producing structures using a developer-soluble layer with multilayer technology | |
| US8084186B2 (en) | Hardmask process for forming a reverse tone image using polysilazane | |
| JP5059608B2 (ja) | リバーストーン処理を利用したリセス構造の形成方法 | |
| JP4852360B2 (ja) | 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法 | |
| KR101763048B1 (ko) | 비-폴리머릭 실세스퀴옥산들을 포함하는 실리콘-함유 반사 방지 코팅들 | |
| US8084185B2 (en) | Substrate planarization with imprint materials and processes | |
| KR100909384B1 (ko) | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법 | |
| KR100760522B1 (ko) | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법 | |
| JP3953982B2 (ja) | 半導体装置の製造方法及びパターンの形成方法 | |
| KR100783064B1 (ko) | 유기실란계 화합물, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법 | |
| US20060147846A1 (en) | Method of forming photoresist pattern and semiconductor device employing the same | |
| KR100713238B1 (ko) | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법 | |
| KR100783068B1 (ko) | 유기실란계 화합물 및 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법 | |
| KR100783070B1 (ko) | 유기실란계 중합체, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3953982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |