JP2004119950A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004119950A JP2004119950A JP2002285321A JP2002285321A JP2004119950A JP 2004119950 A JP2004119950 A JP 2004119950A JP 2002285321 A JP2002285321 A JP 2002285321A JP 2002285321 A JP2002285321 A JP 2002285321A JP 2004119950 A JP2004119950 A JP 2004119950A
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic
- connection hole
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 3
- 238000012958 reprocessing Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 64
- 238000000034 method Methods 0.000 description 59
- 238000004380 ashing Methods 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 23
- 239000001301 oxygen Substances 0.000 description 23
- 229910052760 oxygen Inorganic materials 0.000 description 23
- 239000010949 copper Substances 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 20
- 238000001459 lithography Methods 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 239000011347 resin Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 238000004140 cleaning Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 229910052809 inorganic oxide Inorganic materials 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 229920003986 novolac Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- YBMDPYAEZDJWNY-UHFFFAOYSA-N 1,2,3,3,4,4,5,5-octafluorocyclopentene Chemical compound FC1=C(F)C(F)(F)C(F)(F)C1(F)F YBMDPYAEZDJWNY-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 239000004341 Octafluorocyclobutane Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- DHKHKXVYLBGOIT-UHFFFAOYSA-N acetaldehyde Diethyl Acetal Natural products CCOC(C)OCC DHKHKXVYLBGOIT-UHFFFAOYSA-N 0.000 description 1
- 125000002777 acetyl group Chemical class [H]C([H])([H])C(*)=O 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- -1 butyl lactone Chemical class 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】層間絶縁膜に有機系絶縁膜を用い、有機系絶縁膜や下層配線に損傷を与えることなく、溝配線と溝配線に接続するプラグとを形成する配線構造の実現を図るとともに、溝配線形成時に用いるレジスト膜の再生処理を可能にする。
【解決手段】有機系絶縁膜を含む層間絶縁膜２５に接続孔２７を形成する工程と、層間絶縁膜２５上と接続孔２７内面とを被覆する無機膜２８を形成する工程と、無機膜２８上に接続孔２７内を埋め込む有機膜２９を形成する工程と、接続孔２７底部に有機膜２９を残すように接続孔２７内の有機膜２９を除去する工程と、層間絶縁膜２５に接続孔２７に接続する配線溝を形成する工程と、接続孔２７内部の有機膜２９を除去する工程と、無機膜２８を除去する工程と、配線溝と接続孔２７内部とに導電性材料を埋め込み、溝配線とこの溝配線に連続したプラグとを形成する工程とを備えている。
【選択図】 図１
【解決手段】有機系絶縁膜を含む層間絶縁膜２５に接続孔２７を形成する工程と、層間絶縁膜２５上と接続孔２７内面とを被覆する無機膜２８を形成する工程と、無機膜２８上に接続孔２７内を埋め込む有機膜２９を形成する工程と、接続孔２７底部に有機膜２９を残すように接続孔２７内の有機膜２９を除去する工程と、層間絶縁膜２５に接続孔２７に接続する配線溝を形成する工程と、接続孔２７内部の有機膜２９を除去する工程と、無機膜２８を除去する工程と、配線溝と接続孔２７内部とに導電性材料を埋め込み、溝配線とこの溝配線に連続したプラグとを形成する工程とを備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは、微細なパターン加工により溝配線および接続孔を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体回路の高速化、低消費電力化の要求から、配線材料に銅が用いられるようになっている。銅をエッチングすることが困難なことから、層間絶縁膜にヴィアプラグと配線を形成するための孔と溝とを形成して、この孔と溝とに同時に銅を埋め込むデュアルダマシン法が多く用いられている。デュアルダマシン法は、先にヴィアプラグを形成する先ヴイアタイプと、先に配線溝を形成する先溝タイプに大別される。パターニングでの寸法制御および重ね合わせ制御の容易さから先ヴィアタイプの方が広く用いられている。
【０００３】
先ヴィアタイプ・デュアルダマシン構造の形成方法の従来例を、図８の製造工程断面図によって説明する。
【０００４】
図８の（１）に示すように、基板１１１上にエッチングストッパ膜１２１、層間絶縁膜１２２、エッチングストッパ膜１２３、層間絶縁膜１２４、ハードマスク膜１２５を順に積層して形成する。
【０００５】
次に、図８の（２）に示すように、光リソグラフィ技術およびドライエッチング技術を用いて、ハードマスク膜１２５から最下層のエッチングストッパ膜１２１上まで接続孔（ヴィアホール）１２６を形成する。
【０００６】
次に、図８の（３）に示すように、ハードマスク膜１２５表面側にエッチングストッパ用の樹脂を塗布して、ハードマスク膜１２５表面に樹脂膜１２７を形成するとともに接続孔１２６の下部をこの樹脂膜１２７で埋め込む。
【０００７】
次に、図８の（４）に示すように、樹脂膜１２７上にレジスト膜１２８を形成した後、リソグラフィ技術を用いて、レジスト膜１２８に溝状の配線パターン１２９を形成する。
【０００８】
次に、図８の（５）に示すように、上記レジスト膜１２８をマスクに用いて、溝状の配線パターン１２９底部に露出されている樹脂膜１２７および接続孔１２６側壁に形成されている樹脂膜１２７、ハードマスク膜１２５、層間絶縁膜１２４をドライエッチングし、配線溝１３０を形成する。このエッチングはエッチングストッパ膜１２３上で停止させる。また接続孔１２６底部に埋め込まれた樹脂膜１２７は、ハードマスク膜１２５、層間絶縁膜１２４のエッチングにおけるストッパの役目を果たし、エッチングストッパ膜１２１がエッチングされてその直下の基板１１１が損傷するのを防ぐ。また、エッチングストッパ膜１２１は、通常、薄く、例えば２０ｎｍ〜１００ｎｍの厚さに形成されている。そのため、エッチングストッパ膜１２１は、ハードマスク膜１２５、層間絶縁膜１２４のエッチングストッパとしては不十分であり、樹脂膜１２７によるエッチングストッパが必要となっている。
【０００９】
次に、図８の（６）に示すように、レジスト膜１２８および樹脂膜１２７を酸素アッシングにより除去する。
【００１０】
次に、図８の（７）に示すように、全面ドライエッチングして、配線溝１３０底部に露出しているエッチングストッパ膜１２３および接続孔１２６底部に露出しているエッチングストッパ膜１２１を除去する。このとき、表面のハードマスク膜１２５の上部がエッチングされる。
【００１１】
次に、図８の（８）に示すように、接続孔１２６および配線溝１３０の内壁に、メタルバリア層１３１、Ｃｕメッキシード層（図示せず）を薄く形成し、メッキにより接続孔１２６内に銅を埋め込む。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法を用いて、表面の余分な銅を除去する。このとき、ハードマスク膜１２５〔図８の（７）参照〕が、このＣＭＰ工程における研磨ストッパとなる。続いて銅の場合とは別条件のＣＭＰ法で、上記ハードマスク膜１２５〔図８の（７）参照〕を除去する。以上により、配線溝１３０内に銅からなる溝配線１３２が形成されるとともに接続孔１２６の内部に銅からなるプラグ１３３が形成され、いわゆるデュアルダマシン構造が完成する。
【００１２】
ところで、配線遅延の低減のため、層間絶縁膜には有機系の低比誘電率膜が提案されている。しかし、層間絶縁膜に有機系膜を用いると、接続孔内に埋め込む樹脂膜およびレジスト膜も有機系膜であるため、リソグラフィ工程での線幅エラーまたは位置合わせエラーで埋め込み樹脂膜、レジスト膜を剥離する場合、有機系層間絶縁膜が削れてしまうという問題がある。
【００１３】
この対策としては、特開平１１−１５４７０３号公報に開示されているように、層間絶縁膜にホールを形成後、スパッタ法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により無機膜を形成し、有機系層間絶縁膜を形成する方法が提案されている。
【００１４】
この方法は、図９の（１）に示すように、配線２１２が形成された絶縁膜２１３上に、この配線２１２を覆うエッチングストッパ膜２２１、層間絶縁膜２２２、中間のハードマスク膜２２３、層間絶縁膜２２４、ハードマスク膜２２５を順に積層して形成し、上記ハードマスク膜２２５からエッチングストッパ膜２２１上の層間絶縁膜２２２までを貫通するホール２２６を形成した後、スパッタ法でハードマスク膜２２５表面およびホール２２６内面に無機酸化膜２２７を形成する。次いで、無機酸化膜２２７上に有機系の反射防止膜２２８を塗布により形成し、さらにレジスト膜２２９を形成した後、このレジスト膜２２９に溝配線パターン２３０を形成している。
【００１５】
特開平１１−１５４７０３号公報に開示された技術では、スパッタ法により無機酸化膜２２７を厚く形成して、ホール２２６の開口部でオーバハングさせ、有機系の反射防止膜２２８がホール２２６内部に入り込まないようにしている。
【００１６】
さらに、図９の（２）に示すように、レジスト膜２２９をマスクに、有機系反射防止膜２２８および無機酸化膜２２７を異方的にエッチングする。ホール２２６内にある無機酸化膜２２７は、中間のハードマスク膜２２３より低くなるまでエッチングする。このとき、ホール２２６内壁についた無機酸化膜２２７をエッチングするときに、ホール２２６底部についた無機酸化膜２２７はエッチングされる。
【００１７】
次に、図９の（３）に示すように、レジスト膜２２９をマスクに、ハードマスク膜２２５をドライエッチングする。このとき、下のエッチングストッパ膜２２１がエッチングされてしまい、下の銅の配線２１２が損傷するという問題が生じる。ハードマスク膜２２５は、最終的にエッチングストッパ膜２２１をエッチングするときに、層間絶縁膜２２２，２２４が損傷しないための被覆膜の役割と、銅を埋めこんだ後のＣＭＰ処理でのストッパ膜の役割をする。よって、ハードマスク膜２２５は、エッチングストッパ膜２２１より厚く形成しなければならず、ハードマスク膜２２５をエッチングするときは、エッチングストッパ膜２２１をカバーするものがないと、エッチングストッパ膜２２１が貫通してしまう。
【００１８】
【発明が解決しようとする課題】
以上のように、先ヴィアタイプのデュアルダマシン配線構造の形成において、層間絶縁膜に有機膜を使用した場合、溝配線のリソグラフィ工程でレジストを剥離できないという問題がある。また、無機酸化膜を形成して、ホール開口部を小さくしても、後の工程この無機酸化膜をエッチングする工程で、銅配線をカバーするエッチングストッパ膜がエッチングされ、銅配線が損傷してしまうという問題がある。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法である。
【００２０】
本発明の半導体装置の製造方法は、有機系絶縁膜を含む層間絶縁膜に接続孔を形成する工程と、前記層間絶縁膜上および前記接続孔内面を被覆する無機膜を形成する工程と、前記層間絶縁膜上に前記無機膜を介して前記接続孔の少なくとも底部を埋め込む有機膜を形成する工程と、前記接続孔底部に前記有機膜を残すように前記接続孔内の前記有機膜を除去する工程と、前記層間絶縁膜に前記接続孔に接続する配線溝を形成する工程と、前記接続孔内部の有機膜を除去する工程と、前記無機膜を除去する工程と、前記配線溝および前記接続孔内部に導電性材料を埋め込み溝配線とこの溝配線に連続したプラグを形成する工程とを備えている。
【００２１】
上記半導体装置の製造方法では、接続孔を形成した後、接続孔内に有機膜を埋め込む前に無機膜を層間絶縁膜表面および接続孔の内面を被覆するように形成することから、その後の工程で、有機系絶縁膜を含む層間絶縁膜を損傷すること無く配線溝を形成する際に通常にエッチングマスクとして用いられるレジストマスクや、接続孔内に埋め込んだ有機膜を従来の方法で除去することが可能になる。これにより、リソグラフィ工程でエラーが発生してレジスト膜を再生処理する必要が生じた場合でも、層間絶縁膜を損傷することなくレジスト膜の再生処理が可能になる。また有機膜を除去する際に、接続孔内面を被覆する無機膜によって接続孔底部に形成されている配線層が保護されることから、酸素プラズマを用いて有機膜を除去しても接続孔底部における配線層を酸化することがない。
【００２２】
【発明の実施の形態】
本発明の半導体装置の製造方法に係る実施の形態を、図１の概略構成断面図によって説明する。
【００２３】
図１に示すように、絶縁膜１１が形成され、この絶縁膜１１には表面が表出するように配線１２が形成されている。上記絶縁膜１１上には上記配線１２を覆うように、エッチングストッパ層２１、有機系絶縁膜２２、エッチングストッパ層２３、有機系絶縁膜２４を下層より順に形成して層間絶縁膜２５を構成する。さらに層間絶縁膜２５上には、ハードマスク膜２６を形成する。
【００２４】
通常のレジストを用いたリソグラフィ技術によって、接続孔を形成するためのレジストマスク（図示せず）を形成した後、そのレジストマスクを用いたエッチングによって、ハードマスク膜２６をエッチングする。その後レジストマスクを除去する。ここでレジストマスクを除去しているが、層間絶縁膜２５の接続孔が形成される部分以外はハードマスク２６によって層間絶縁膜２５は保護されているため、通常のレジスト除去技術を用いてレジストマスクを除去することができる。次いで上記ハードマスク膜２６をエッチングマスクに用いて有機系絶縁膜２４からエッチングストッパ層２１上の有機系絶縁膜２２までを貫通する接続孔２７を形成する。
【００２５】
次いで、上記層間絶縁膜２５表面および上記接続孔２７の内面を被覆する無機膜２８を形成する。この無機膜２８は、従来の酸素アッシング技術や一般的に使用されているレジスト剥離液により除去されないものなら、特に材料、成膜方法は限定されない。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成した酸化シリコン膜、窒化シリコン膜、炭化シリコン膜、スパッタリング法により形成した窒化チタン膜、窒化タンタル膜、タンタル膜などが挙げられる。段差被覆性は、よりコンフォーマルなものが望ましい。またこの無機膜２８の厚さの上限は、接続孔２７の開口部でオーバーハンギングさせないために、接続孔２７側壁部での孔の直径の２０％以下とし、下限はレジスト剥離（除去）工程で層間絶縁膜２５に損傷を与えないようにする膜厚として５ｎｍ以上とする。好ましくは、上記無機膜２８の厚さは８ｎｍ以上１５ｎｍ以下とする。
【００２６】
次いで、上記無機膜２８表面を被覆するとともに接続孔２７底部を埋め込むように有機膜２９を形成する。次いで有機膜２９上にレジスト膜３０を形成した後、通常のリソグラフィ技術によって配線溝を形成するための開口部３１を形成する。その後、上記レジスト膜３０をエッチングマスクに用いて、有機膜２９、無機膜２８、層間絶縁膜２５をエッチングして、配線溝（図示せず）を形成する。
【００２７】
上記配線溝を形成するエッチングでは、まず、有機膜２９がエッチングされる。このとき、レジスト膜３０の上部もエッチングされるため、このレジスト膜３０は有機膜２９のエッチングを行っても十分な厚さが残るように形成しておく。次に、配線溝が形成される部分の無機膜２８がエッチングされる。このとき、接続孔２７の底部には有機膜２９が残っているため、接続孔２７の底部はこのエッチングから保護される。次に上記層間絶縁膜２５がエッチングされるときには、接続孔２７底部の有機膜２９も上部がエッチング除去されるが、この有機膜２９は層間絶縁膜２５のエッチングが終了しても接続孔２７底部に残るような厚さに形成しておく。このように有機膜２９を形成することによって、接続孔２７底部をエッチングから保護する。
【００２８】
また、上記製造方法では、有機系絶縁膜２２、２４を含む層間絶縁膜２５の露出部分、つまり接続孔２７内壁部を無機膜２８で被覆しているので、以降の工程で、有機膜２９、配線溝を形成するためのエッチングマスクに用いるレジストを塗布しても、従来のアッシング技術または洗浄技術を用いて、有機系の層間絶縁膜２５を損傷することなく、有機膜２９、レジスト膜３０を除去（剥離）することができる。これにより、リソグラフィ工程でエラーが発生してレジスト膜３０を再生処理する必要が生じた場合でも、層間絶縁膜２５を損傷することなくレジスト膜３０の再生処理が可能になる。また有機膜２９を除去する際に、接続孔２７内面を被覆する無機膜２８によって接続孔２７底部に形成されている配線１２が保護されることから、酸素プラズマを用いて有機膜２９を除去しても接続孔２７底部における配線１２を酸化することがない。
【００２９】
上記製造方法では、エッチングストッパ膜２１、２３を設けているが、有機系絶縁膜２２界面、有機系絶縁膜２４界面でエッチング制御が容易にできるのであれば、必ずしも必要ではない。
【００３０】
次に、有機膜２９によって接続孔２７の内部を完全に埋め込む場合のプロセスを、図２および図３の概略構成断面図によって説明する。
【００３１】
第１例を図２によって説明する。図２の（１）に示すように、前記図１によって説明したのと同様に、層間絶縁膜２５に接続孔２７を形成した後、接続孔２７の内面および層間絶縁膜２５上に無機膜２８を形成する。その後、接続孔２７の内部を埋め込むように、上記無機膜２８上に有機膜４１を形成する。さらに有機膜４１上にＳｉ含有レジストでレジスト膜４２を形成した後、リソグラフィ技術によって配線溝を形成するための開口部４３を形成する。ただし、ドライ現像においては、有機膜４１をエッチングするときは、図２の（２）に示すように、接続孔２７の底部に有機膜４１を残しておいて、後の工程でエッチングストッパとして用いる。また、酸素を用いたドライ現像では、レジスト膜４２表面は酸化されて、酸化シリコン（ＳｉＯ）層４４が形成される。
【００３２】
第２例を図３によって説明する。図３の（１）に示すように、前記図１によって説明したのと同様に、層間絶縁膜２５に接続孔２７を形成した後、接続孔２７の内面および層間絶縁膜２５上に無機膜２８を形成する。その後、接続孔２７の内部を埋め込むように、上記無機膜２８上に有機膜５１を形成する。さらに有機膜５１上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜５２を形成した後、レジスト膜５３を形成する。次いでリソグラフィ技術によって配線溝を形成するための開口部５４をレジスト膜５３に形成する。そして、このレジスト膜５３をエッチングマスクに用いて上記ＳＯＧ膜５２をエッチングする。ただし、ドライ現像において、有機膜５１をエッチングするときは、図３の（２）に示すように、接続孔２７底部に上記有機膜５１残しておいて、後の工程でエッチングストッパとして用いる。上記有機膜５１のエッチングのときには上記ＳＯＧ膜５２上層のレジスト膜５３〔図３の（１）参照〕が完全に除去される。
【００３３】
次に、上記図１によって説明した本発明の製造方法の具体的な製造方法を、図４〜図５によって説明する。
【００３４】
図４の（１）に示すように、層間絶縁膜１１中に銅配線１２を形成した基板１０上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて窒化シリコン（ＳｉＮ）を５０ｎｍの厚さに堆積してエッチングストッパ層２１を形成する。次いで、エッチングストッパ層２１上に、有機系絶縁膜２２を３５０ｎｍの厚さに形成する。有機系絶縁膜２２は、例えば回転塗布法により成膜した後に１３０℃で９０秒間の基板加熱を行って膜中の溶媒を揮発させて形成する。その後、基板１０を３００℃で１時間加熱して有機系絶縁膜２２をキュアする。有機系絶縁膜２２には、例えばポリアリルエーテル系樹脂を用いる。このポリアリルエーテル系樹脂の比誘電率は２．６である。次に、有機系絶縁膜２２上に、例えばＣＶＤ法を用いて、窒化シリコン（ＳｉＮ）を５０ｎｍの厚さに堆積してエッチングストッパ層２３を形成する。次いで、エッチングストッパ層２３上に、有機系絶縁膜２４を１８０ｎｍの厚さに形成する。有機系絶縁膜２４は、例えば回転塗布法により成膜した後に１３０℃で９０秒間の基板加熱を行って膜中の溶媒を揮発させて形成する。その後、基板１０を３００℃で１時間加熱して有機系絶縁膜２４をキュアする。有機系絶縁膜２４は、例えば上記有機系絶縁膜２２と同様な材料で形成される。このようにして、層間絶縁膜２５を形成する。さらに上記層間絶縁膜２５上に、例えばＣＶＤ法を用いて、窒化シリコン（ＳｉＮ）を１２０ｎｍの厚さに堆積してハードマスク膜２６を形成する。
【００３５】
次に、図４の（２）に示すように、リソグラフィ技術、ドライエッチング技術を用いて、ハードマスク膜２６から下層のエッチングストッパ膜２１上の有機絶膜２２まで、接続孔２７を形成する。上記リソグラフィ工程では、ＫｒＦエキシマレーザー露光機を用いて、アセタール系の化学増幅ポジ型レジスト膜にホールパターンを形成する。また、反射防止として、レジスト膜の下層に、有機系の反射防止膜を用いた。接続孔２７は、一例として、最小ピッチを３６０ｎｍとし、直径を１８０ｎｍとした。ハードマスク膜２６のエッチングにはトリフルオロメタン（ＣＨＦ３ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用いた反応性イオンエッチングを用い、有機系絶縁膜２４のエッチングにはアンモニア（ＮＨ３ ）と水素（Ｈ２ ）とを用い、エッチングストッパ膜２３のエッチングガスにオクタフルオロシクロペンテン（Ｃ５ Ｆ８ ）とジフルオロメタン（ＣＨ２ Ｆ２ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用い、有機系絶縁膜２２のエッチングにはアンモニア（ＮＨ３ ）と水素（Ｈ２ ）とを用いて反応性エッチングを行った。なおレジスト膜および有機系の反射防止膜は、有機系絶縁膜２４のエッチングのときに、同時にエッチングされて除去されている。レジスト膜が除去された後は、ハードマスク膜２６がエッチングマスクになっている。
【００３６】
次に、図４の（３）に示すように、上記ハードマスク膜２６表面および接続孔２７内面に無機膜２８を形成する。この無機膜２８は、例えばＣＶＤ法を用いて、酸化シリコン（ＳｉＯ）膜で形成する。この無機膜２８は、ハードマスク膜２６上面および接続孔２７底部の厚さを２０ｎｍとし、接続孔２７の内壁での厚さを１０ｎｍとした。この成膜条件を以下に示す。成膜装置には、例えば平行平板型プラズマＣＶＤ装置を用い、成膜の原料ガスには、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）と酸素（Ｏ２ ）を用い、成膜装置のチャンバ内圧力を４００Ｐａ、基板温度を４００℃、ＲＦパワーを２５０Ｗ、成膜時間を５秒に設定した。
【００３７】
次に、図４の（４）に示すように、接続孔２７の底部を埋め込むための有機膜２９を塗布する。この有機膜２９は、反射防止膜としても機能する。このとき、有機膜２９の接続孔２７内での埋め込み高さは、有機系絶縁膜２２，２４間に形成されたエッチングストッパ膜２３より低くすることが好ましい。次に、有機膜２９上の全面に、塗布法によって、レジスト膜３０を形成する。このレジスト膜３０は、例えば化学増幅ネガ型のレジストにより形成し、有機膜２９表面上の膜厚を例えば５３０ｎｍになるように形成した。その後、リソグラフィ技術によって、配線溝を形成するための開口部３１を形成した。このリソグラフィ技術には、例えばＫｒＦエキシマレーザー露光機を用い、配線パターンの最小ピッチを例えば３６０ｎｍ、最小幅を１８０ｎｍで上記配線溝を形成するための開口部３１を形成した。なお、接続孔２７に対して配線溝を形成するための開口部３１の形成位置が位置ずれを起こさないことが理想ではあるが、本発明が位置ずれを起こしても可能であることを示すため、図面では、接続孔２７に対して配線溝を形成するための開口部３１の形成位置が、開口部３１端部が接続孔２７内側にかかった状態を示した。
【００３８】
ここで、上記レジスト膜３０に対するリソグラフィ工程において、線幅規格、または位置合わせ規格から外れた場合は、有機膜２９およびレジスト膜３０を剥離して、再度、有機膜２９とレジスト膜３０を塗布することができる。有機膜２９およびレジスト膜３０の剥離は、酸素プラズマアッシング後、洗浄液で洗浄することによる。酸素プラズマアッシングは、例えばダウンフロー型アッシャーを用い、アッシングガスには酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給し、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、９０秒間のアッシング処理を行う。洗浄は、一般的に用いられているＲＣＡ洗浄法であるＳＣ−１洗浄（ＮＨ４ ＯＨ−Ｈ２ Ｏ２ −Ｈ２ ）およびＳＣ−２洗浄（ＨＣｌ−Ｈ２ Ｏ２ −Ｈ２ Ｏ）を採用する。上記剥離工程においては、層間絶縁膜２５の有機系絶縁膜２２，２４を構成するポリアリルエーテル系樹脂は、無機膜２８のＳｉＯ膜に保護されているので、損傷を受けない。
【００３９】
次に、図４の（５）に示すように、レジスト膜３０をマスクに用いてレジスト膜３０の開口部３１内に露出している有機膜２９（２点鎖線部分）をエッチングする。このエッチングでは、エッチングガスに例えばテトラフルオロメタン（ＣＦ４ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用いて、接続孔２７の底部に有機膜２９を残し、開口部３１内におけるハードマスク膜２６上および接続孔２７側壁部の有機膜２７を除去する。このとき、接続孔２７の上部内壁およびハードマスク膜２６上に形成されている有機膜２９も同時に除去される。
【００４０】
次に、図４の（６）に示すように、レジスト膜３０をマスクに用い、エッチングガスにオクタフルオロシクロブタン（Ｃ４ Ｆ８ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用いて無機膜２８の露出した部分（２点鎖線部分）をエッチングする。接続孔２７内壁の無機膜２８の厚さは１０ｎｍ程度と薄いので、例えば３０％程度のオーバエッチングで除去することができる。
【００４１】
次に、図５の（７）に示すように、レジスト膜３０をマスクに用い、エッチングガスにオクタフルオロシクロペンテン（Ｃ５ Ｆ８ ）とジフルオロメタン（ＣＨ２ Ｆ２ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用いて、ハードマスク膜２６（２点鎖線部分）をエッチングする。
【００４２】
次に、図５の（８）に示すように、レジスト膜３０〔前記図５の（７）参照〕ないし無機膜２８をマスクに用い、エッチングガスにアンモニア（ＮＨ３ ）と水素（Ｈ２ ）とを用いて、有機系絶縁膜２４（２点鎖線部分）をエッチングして、配線溝３２を形成する。このエッチングでは、有機系材料をエッチングする条件を用いるため、有機系の膜であるレジスト膜３０、有機膜２９がエッチングされ、完全に除去される。このため、エッチングマスクはレジスト膜３０、有機膜２９、無機膜２８の順に移行して行く。
【００４３】
次に、エッチングガスに、オクタフルオロシクロブタン（Ｃ４ Ｆ８ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用いて、全面エッチングすることにより、無機膜２８を完全に除去する。この結果、図５の（９）に示すように、層間絶縁膜２５上部に配線溝３２が形成され、この配線溝３２の底部の層間絶縁膜２５に接続孔２７が形成される。
【００４４】
次に、図５の（１０）に示すように、エッチングするガスに、オクタフルオロシクロペンテン（Ｃ５ Ｆ８ ）とジフルオロメタン（ＣＨ２ Ｆ２ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用いて、窒化シリコンからなるエッチングストッパ２１、２３の露出部分（２点鎖線部分）をエッチングし、接続孔２７の底部に配線１２を露出させる。このとき、ハードマスク膜２６の上部もエッチングされる。
【００４５】
次に、図５の（１１）に示すように、上記配線溝３２および接続孔２７の内壁にスパッタ法によりバリア層３３としてタンタルを例えば１５ｎｍ〜３０ｎｍの厚さに形成した後、さらに銅メッキシード層（図示せず）を例えば１０ｎｍ〜１５ｎｍの厚さに形成する。次いで、メッキ法によって、配線溝３２および接続孔２７の内部に銅３５を埋め込む。このとき、ハードマスク膜２６上にも銅３５が堆積される。その後、上面の余分な銅３５、銅メッキシード層（図示せず）、バリア層３３、ハードマスク膜２６〔前記図５の（１０）参照〕を、化学的機械研磨（以下ＣＭＰという、ＣＭＰはＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇの略）を用いて除去する。その結果、配線溝３２内に埋め込まれた銅３５で溝配線３６が形成され、接続孔２７内に埋め込まれた銅３５でプラグ３７が形成され、銅配線構造が完成する。
【００４６】
次に、上記図４〜図５によって説明した具体的な製造方法の変形例を、以下によって説明する。
【００４７】
第１の変形例は、前記図４の（３）の工程において、無機膜２８を酸化シリコン膜で形成する代わりに、スパッタ法を用いて、無機膜２８を窒化チタン（ＴｉＮ）膜で形成することもできる。このときの無機膜２８は、ハードマスク膜２６上および接続孔底部での厚さが２０ｎｍであり、接続孔２７の内壁での厚さが１０ｎｍとした。この窒化チタン膜からなる向き膜２８の成膜条件を以下に説明する。成膜装置には、例えばＤＣマグネトロンスパッタ装置を用い、ターゲットには：窒化チタン（ＴｉＮ）ターゲットを用い、スパッタリング雰囲気のガスにはアルゴン（Ａｒ）：３０％と窒素（Ｎ２ ）：７０％との混合ガスを用いる。そして、スパッタリング装置のチャンバ内圧力を０．８ｍＰａ、ＤＣパワーを６ｋＷ、ＲＦパワーを１７５Ｗに設定した。また、この窒化チタンからなる無機膜２８のエッチングには、通常のプラズマエッチング装置を用い、エッチングガスに塩素（Ｃｌ２ ）と窒素（Ｎ２ ）とを用い、その供給流量を塩素（Ｃｌ２ ）は１００ｃｍ３ ／ｍｉｎ、窒素（Ｎ２ ）は５０ｃｍ３ ／ｍｉｎとし、プラズマエッチング装置のＲＦパワーを１７５Ｗに設定した。
【００４８】
第２の変形例は、前記図４の（３）によって説明した無機膜２８を形成した後、図６に示すように３層レジストプロセスの構造を用いる。
【００４９】
すなわち、図６に示すように、接続孔２７の内部およびハードマスク膜２６上に、無機膜２８を介して有機膜２９を形成する。この有機膜２９は、例えばノボラック系樹脂を回転塗布法により塗布した後、ベーキングすることにより形成される。この有機膜２９の膜厚は、ハードマスク膜２６の平坦面上で３５０ｎｍとした。
【００５０】
次に、無機マスクを形成するための無機膜６１を、例えばオルガノ・ポリシロキサン・コポリマー（Ｏｒｇａｎｏ Ｐｏｌｙｓｉｌｏｘａｎｅ Ｃｏｐｏｌｙｍｅｒ）からなるＳＯＧ膜で形成する。このＳＯＧ膜は、例えば１３０ｎｍの厚さになるようにＳＯＧ液を塗布法により塗布した後、ベーキングを行うことで形成される。
【００５１】
次に、無機膜６１上の全面に、塗布法によって、レジスト膜６２を形成する。このレジスト膜６２は、例えば化学増幅ネガ型のレジストにより形成し、無機膜６１表面上の膜厚を例えば３２０ｎｍになるように形成した。その後、リソグラフィ技術によって、配線溝を形成するための開口部６３を形成した。このリソグラフィ技術には、例えばＫｒＦエキシマレーザー露光機を用い、配線パターンの最小ピッチを例えば３６０ｎｍ、最小幅を１８０ｎｍで上記配線溝を形成するための開口部６３を形成した。なお、接続孔２７に対して配線溝を形成するための開口部６３の形成位置が位置ずれを起こさないことが理想ではあるが、本発明が位置ずれを起こしても可能であることを示すため、図面では、接続孔２７に対して配線溝を形成するための開口部６３の形成位置が、開口部６３端部が接続孔２７内側にかかった状態を示した。
【００５２】
ここで、上記レジスト膜６２に対するリソグラフィ工程において、線幅規格、または位置合わせ規格から外れた場合は、レジスト膜６２から有機膜２９までを剥離して、再度、有機膜２９からレジスト膜６２までを形成することができる。レジスト膜６２の剥離は、例えばガンマブチルラクトンを用いて行う。無機膜６１のＳＯＧの剥離は、例えば１％のフッ酸水溶液を用いる。ノボラック系樹脂からなる有機膜２９の剥離は、酸素プラズマアッシングを用い、最後に洗浄を行う。酸素プラズマアッシングは、例えばダウンフロー型アッシャーを用い、アッシングガスには酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給し、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、１２０秒間のアッシング処理を行う。洗浄は、一般的に用いられているＲＣＡ洗浄法であるＳＣ−１洗浄（ＮＨ４ ＯＨ−Ｈ２ Ｏ２ −Ｈ２ ）およびＳＣ−２洗浄（ＨＣｌ−Ｈ２ Ｏ２ −Ｈ２ Ｏ）を採用する。上記剥離工程においては、層間絶縁膜２５の有機系絶縁膜２２，２４を構成するポリアリルエーテル系樹脂は、無機膜２８のＳｉＯ膜に保護されているので、損傷を受けない。
【００５３】
第３の変形例は、前記図４の（３）によって説明した無機膜２８を形成した後、図７に示すようにシリコン含有レジストプロセスの構造を用いる。
【００５４】
すなわち、図７に示すように、接続孔２７の内部およびハードマスク膜２６上に、無機膜２８を介して有機膜２９を形成する。この有機膜２９は、例えばノボラック系樹脂を回転塗布法により塗布した後、ベーキングすることにより形成される。この有機膜２９の膜厚は、ハードマスク膜２６の平坦面上で３５０ｎｍとした。
【００５５】
次に、有機膜２９上の全面に、塗布法によって、レジスト膜７１を形成する。このレジスト膜７１は、例えば化学増幅ポジ型のシリコン含有レジストにより形成し、有機膜２９表面上の膜厚を例えば３２０ｎｍになるように形成した。その後、リソグラフィ技術によって、配線溝を形成するための開口部７２を形成した。このリソグラフィ技術では、例えばＫｒＦエキシマレーザー露光機を用いてパターン露光した後、アルカリ溶液にて現像を行い、配線パターンを形成した。なお、接続孔２７に対して配線溝を形成するための開口部７２の形成位置が位置ずれを起こさないことが理想ではあるが、本発明が位置ずれを起こしても可能であることを示すため、図面では、接続孔２７に対して配線溝を形成するための開口部７２の形成位置が、開口部７２端部が接続孔２７内側にかかった状態を示した。
【００５６】
ここで、上記レジスト膜７１に対するリソグラフィ工程において、線幅規格、または位置合わせ規格から外れた場合は、レジスト膜７１および有機膜２９までを剥離して、再度、有機膜２９およびレジスト膜７１を形成することができる。レジスト膜７１およびノボラック系樹脂からなる有機膜２９の剥離は、酸素プラズマアッシングを用い、最後に洗浄を行う。酸素プラズマアッシングは、例えばダウンフロー型アッシャーを用い、２段階のアッシングを行う。
【００５７】
第１段目のアッシングでは、アッシングガスには酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給するとともにメタン（ＣＨ４ ）を例えば１００ｃｍ３ ／ｍｉｎなる流量で供給する、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、３０秒間のアッシング処理を行う。
【００５８】
第２段目のアッシングでは、アッシングガスに酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給し、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、１２０秒間のアッシング処理を行う。洗浄は、一般的に用いられているＲＣＡ洗浄法であるＳＣ−１洗浄（ＮＨ４ ＯＨ−Ｈ２ Ｏ２ −Ｈ２ ）およびＳＣ−２洗浄（ＨＣｌ−Ｈ２ Ｏ２ −Ｈ２ Ｏ）を採用する。上記剥離工程においては、層間絶縁膜２５の有機系絶縁膜２２，２４を構成するポリアリルエーテル系樹脂は、無機膜２８のＳｉＯ膜に保護されているので、損傷を受けない。
【００５９】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、有機系絶縁膜を用いた層間絶縁膜に溝配線および溝配線底部に接続するプラグを有する配線構造を、有機系絶縁膜を損傷することなく容易に製造することができる。このため、比誘電率が３以下の低誘電率膜である有機系絶縁膜を層間絶縁膜に用いることができるので、配線間容量を低くすることができるため、消費電力が低く、高速動作を可能にした半導体装置を容易に製造することができ、かつ溝配線構造により高集積化できる。また、配線溝形成時のレジスト膜、有機膜等の再生処理が可能になるので、歩留りの向上が図れる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係る実施の形態を示す概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る別の実施の形態を示す概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る別の実施の形態を示す概略構成断面図である。
【図４】本発明の半導体装置の製造方法に係る具体的な製造方法を示す製造工程断面図である。
【図５】本発明の半導体装置の製造方法に係る具体的な製造方法を示す製造工程断面図である。
【図６】本発明の半導体装置の製造方法に係る具体的な製造方法の変形例を示す概略構成断面図である。
【図７】本発明の半導体装置の製造方法に係る具体的な製造方法の変形例を示す概略構成断面図である。
【図８】従来の溝配線構造の製造方法を示す製造工程断面図である。
【図９】従来の溝配線構造の別の製造方法を示す製造工程断面図である。
【符号の説明】
２２，２４…有機系絶縁膜、２５…層間絶縁膜、２７…接続孔、２８…無機膜、２９…有機膜、３２…配線溝、３６…溝配線、３７…プラグ
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは、微細なパターン加工により溝配線および接続孔を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体回路の高速化、低消費電力化の要求から、配線材料に銅が用いられるようになっている。銅をエッチングすることが困難なことから、層間絶縁膜にヴィアプラグと配線を形成するための孔と溝とを形成して、この孔と溝とに同時に銅を埋め込むデュアルダマシン法が多く用いられている。デュアルダマシン法は、先にヴィアプラグを形成する先ヴイアタイプと、先に配線溝を形成する先溝タイプに大別される。パターニングでの寸法制御および重ね合わせ制御の容易さから先ヴィアタイプの方が広く用いられている。
【０００３】
先ヴィアタイプ・デュアルダマシン構造の形成方法の従来例を、図８の製造工程断面図によって説明する。
【０００４】
図８の（１）に示すように、基板１１１上にエッチングストッパ膜１２１、層間絶縁膜１２２、エッチングストッパ膜１２３、層間絶縁膜１２４、ハードマスク膜１２５を順に積層して形成する。
【０００５】
次に、図８の（２）に示すように、光リソグラフィ技術およびドライエッチング技術を用いて、ハードマスク膜１２５から最下層のエッチングストッパ膜１２１上まで接続孔（ヴィアホール）１２６を形成する。
【０００６】
次に、図８の（３）に示すように、ハードマスク膜１２５表面側にエッチングストッパ用の樹脂を塗布して、ハードマスク膜１２５表面に樹脂膜１２７を形成するとともに接続孔１２６の下部をこの樹脂膜１２７で埋め込む。
【０００７】
次に、図８の（４）に示すように、樹脂膜１２７上にレジスト膜１２８を形成した後、リソグラフィ技術を用いて、レジスト膜１２８に溝状の配線パターン１２９を形成する。
【０００８】
次に、図８の（５）に示すように、上記レジスト膜１２８をマスクに用いて、溝状の配線パターン１２９底部に露出されている樹脂膜１２７および接続孔１２６側壁に形成されている樹脂膜１２７、ハードマスク膜１２５、層間絶縁膜１２４をドライエッチングし、配線溝１３０を形成する。このエッチングはエッチングストッパ膜１２３上で停止させる。また接続孔１２６底部に埋め込まれた樹脂膜１２７は、ハードマスク膜１２５、層間絶縁膜１２４のエッチングにおけるストッパの役目を果たし、エッチングストッパ膜１２１がエッチングされてその直下の基板１１１が損傷するのを防ぐ。また、エッチングストッパ膜１２１は、通常、薄く、例えば２０ｎｍ〜１００ｎｍの厚さに形成されている。そのため、エッチングストッパ膜１２１は、ハードマスク膜１２５、層間絶縁膜１２４のエッチングストッパとしては不十分であり、樹脂膜１２７によるエッチングストッパが必要となっている。
【０００９】
次に、図８の（６）に示すように、レジスト膜１２８および樹脂膜１２７を酸素アッシングにより除去する。
【００１０】
次に、図８の（７）に示すように、全面ドライエッチングして、配線溝１３０底部に露出しているエッチングストッパ膜１２３および接続孔１２６底部に露出しているエッチングストッパ膜１２１を除去する。このとき、表面のハードマスク膜１２５の上部がエッチングされる。
【００１１】
次に、図８の（８）に示すように、接続孔１２６および配線溝１３０の内壁に、メタルバリア層１３１、Ｃｕメッキシード層（図示せず）を薄く形成し、メッキにより接続孔１２６内に銅を埋め込む。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法を用いて、表面の余分な銅を除去する。このとき、ハードマスク膜１２５〔図８の（７）参照〕が、このＣＭＰ工程における研磨ストッパとなる。続いて銅の場合とは別条件のＣＭＰ法で、上記ハードマスク膜１２５〔図８の（７）参照〕を除去する。以上により、配線溝１３０内に銅からなる溝配線１３２が形成されるとともに接続孔１２６の内部に銅からなるプラグ１３３が形成され、いわゆるデュアルダマシン構造が完成する。
【００１２】
ところで、配線遅延の低減のため、層間絶縁膜には有機系の低比誘電率膜が提案されている。しかし、層間絶縁膜に有機系膜を用いると、接続孔内に埋め込む樹脂膜およびレジスト膜も有機系膜であるため、リソグラフィ工程での線幅エラーまたは位置合わせエラーで埋め込み樹脂膜、レジスト膜を剥離する場合、有機系層間絶縁膜が削れてしまうという問題がある。
【００１３】
この対策としては、特開平１１−１５４７０３号公報に開示されているように、層間絶縁膜にホールを形成後、スパッタ法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により無機膜を形成し、有機系層間絶縁膜を形成する方法が提案されている。
【００１４】
この方法は、図９の（１）に示すように、配線２１２が形成された絶縁膜２１３上に、この配線２１２を覆うエッチングストッパ膜２２１、層間絶縁膜２２２、中間のハードマスク膜２２３、層間絶縁膜２２４、ハードマスク膜２２５を順に積層して形成し、上記ハードマスク膜２２５からエッチングストッパ膜２２１上の層間絶縁膜２２２までを貫通するホール２２６を形成した後、スパッタ法でハードマスク膜２２５表面およびホール２２６内面に無機酸化膜２２７を形成する。次いで、無機酸化膜２２７上に有機系の反射防止膜２２８を塗布により形成し、さらにレジスト膜２２９を形成した後、このレジスト膜２２９に溝配線パターン２３０を形成している。
【００１５】
特開平１１−１５４７０３号公報に開示された技術では、スパッタ法により無機酸化膜２２７を厚く形成して、ホール２２６の開口部でオーバハングさせ、有機系の反射防止膜２２８がホール２２６内部に入り込まないようにしている。
【００１６】
さらに、図９の（２）に示すように、レジスト膜２２９をマスクに、有機系反射防止膜２２８および無機酸化膜２２７を異方的にエッチングする。ホール２２６内にある無機酸化膜２２７は、中間のハードマスク膜２２３より低くなるまでエッチングする。このとき、ホール２２６内壁についた無機酸化膜２２７をエッチングするときに、ホール２２６底部についた無機酸化膜２２７はエッチングされる。
【００１７】
次に、図９の（３）に示すように、レジスト膜２２９をマスクに、ハードマスク膜２２５をドライエッチングする。このとき、下のエッチングストッパ膜２２１がエッチングされてしまい、下の銅の配線２１２が損傷するという問題が生じる。ハードマスク膜２２５は、最終的にエッチングストッパ膜２２１をエッチングするときに、層間絶縁膜２２２，２２４が損傷しないための被覆膜の役割と、銅を埋めこんだ後のＣＭＰ処理でのストッパ膜の役割をする。よって、ハードマスク膜２２５は、エッチングストッパ膜２２１より厚く形成しなければならず、ハードマスク膜２２５をエッチングするときは、エッチングストッパ膜２２１をカバーするものがないと、エッチングストッパ膜２２１が貫通してしまう。
【００１８】
【発明が解決しようとする課題】
以上のように、先ヴィアタイプのデュアルダマシン配線構造の形成において、層間絶縁膜に有機膜を使用した場合、溝配線のリソグラフィ工程でレジストを剥離できないという問題がある。また、無機酸化膜を形成して、ホール開口部を小さくしても、後の工程この無機酸化膜をエッチングする工程で、銅配線をカバーするエッチングストッパ膜がエッチングされ、銅配線が損傷してしまうという問題がある。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法である。
【００２０】
本発明の半導体装置の製造方法は、有機系絶縁膜を含む層間絶縁膜に接続孔を形成する工程と、前記層間絶縁膜上および前記接続孔内面を被覆する無機膜を形成する工程と、前記層間絶縁膜上に前記無機膜を介して前記接続孔の少なくとも底部を埋め込む有機膜を形成する工程と、前記接続孔底部に前記有機膜を残すように前記接続孔内の前記有機膜を除去する工程と、前記層間絶縁膜に前記接続孔に接続する配線溝を形成する工程と、前記接続孔内部の有機膜を除去する工程と、前記無機膜を除去する工程と、前記配線溝および前記接続孔内部に導電性材料を埋め込み溝配線とこの溝配線に連続したプラグを形成する工程とを備えている。
【００２１】
上記半導体装置の製造方法では、接続孔を形成した後、接続孔内に有機膜を埋め込む前に無機膜を層間絶縁膜表面および接続孔の内面を被覆するように形成することから、その後の工程で、有機系絶縁膜を含む層間絶縁膜を損傷すること無く配線溝を形成する際に通常にエッチングマスクとして用いられるレジストマスクや、接続孔内に埋め込んだ有機膜を従来の方法で除去することが可能になる。これにより、リソグラフィ工程でエラーが発生してレジスト膜を再生処理する必要が生じた場合でも、層間絶縁膜を損傷することなくレジスト膜の再生処理が可能になる。また有機膜を除去する際に、接続孔内面を被覆する無機膜によって接続孔底部に形成されている配線層が保護されることから、酸素プラズマを用いて有機膜を除去しても接続孔底部における配線層を酸化することがない。
【００２２】
【発明の実施の形態】
本発明の半導体装置の製造方法に係る実施の形態を、図１の概略構成断面図によって説明する。
【００２３】
図１に示すように、絶縁膜１１が形成され、この絶縁膜１１には表面が表出するように配線１２が形成されている。上記絶縁膜１１上には上記配線１２を覆うように、エッチングストッパ層２１、有機系絶縁膜２２、エッチングストッパ層２３、有機系絶縁膜２４を下層より順に形成して層間絶縁膜２５を構成する。さらに層間絶縁膜２５上には、ハードマスク膜２６を形成する。
【００２４】
通常のレジストを用いたリソグラフィ技術によって、接続孔を形成するためのレジストマスク（図示せず）を形成した後、そのレジストマスクを用いたエッチングによって、ハードマスク膜２６をエッチングする。その後レジストマスクを除去する。ここでレジストマスクを除去しているが、層間絶縁膜２５の接続孔が形成される部分以外はハードマスク２６によって層間絶縁膜２５は保護されているため、通常のレジスト除去技術を用いてレジストマスクを除去することができる。次いで上記ハードマスク膜２６をエッチングマスクに用いて有機系絶縁膜２４からエッチングストッパ層２１上の有機系絶縁膜２２までを貫通する接続孔２７を形成する。
【００２５】
次いで、上記層間絶縁膜２５表面および上記接続孔２７の内面を被覆する無機膜２８を形成する。この無機膜２８は、従来の酸素アッシング技術や一般的に使用されているレジスト剥離液により除去されないものなら、特に材料、成膜方法は限定されない。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成した酸化シリコン膜、窒化シリコン膜、炭化シリコン膜、スパッタリング法により形成した窒化チタン膜、窒化タンタル膜、タンタル膜などが挙げられる。段差被覆性は、よりコンフォーマルなものが望ましい。またこの無機膜２８の厚さの上限は、接続孔２７の開口部でオーバーハンギングさせないために、接続孔２７側壁部での孔の直径の２０％以下とし、下限はレジスト剥離（除去）工程で層間絶縁膜２５に損傷を与えないようにする膜厚として５ｎｍ以上とする。好ましくは、上記無機膜２８の厚さは８ｎｍ以上１５ｎｍ以下とする。
【００２６】
次いで、上記無機膜２８表面を被覆するとともに接続孔２７底部を埋め込むように有機膜２９を形成する。次いで有機膜２９上にレジスト膜３０を形成した後、通常のリソグラフィ技術によって配線溝を形成するための開口部３１を形成する。その後、上記レジスト膜３０をエッチングマスクに用いて、有機膜２９、無機膜２８、層間絶縁膜２５をエッチングして、配線溝（図示せず）を形成する。
【００２７】
上記配線溝を形成するエッチングでは、まず、有機膜２９がエッチングされる。このとき、レジスト膜３０の上部もエッチングされるため、このレジスト膜３０は有機膜２９のエッチングを行っても十分な厚さが残るように形成しておく。次に、配線溝が形成される部分の無機膜２８がエッチングされる。このとき、接続孔２７の底部には有機膜２９が残っているため、接続孔２７の底部はこのエッチングから保護される。次に上記層間絶縁膜２５がエッチングされるときには、接続孔２７底部の有機膜２９も上部がエッチング除去されるが、この有機膜２９は層間絶縁膜２５のエッチングが終了しても接続孔２７底部に残るような厚さに形成しておく。このように有機膜２９を形成することによって、接続孔２７底部をエッチングから保護する。
【００２８】
また、上記製造方法では、有機系絶縁膜２２、２４を含む層間絶縁膜２５の露出部分、つまり接続孔２７内壁部を無機膜２８で被覆しているので、以降の工程で、有機膜２９、配線溝を形成するためのエッチングマスクに用いるレジストを塗布しても、従来のアッシング技術または洗浄技術を用いて、有機系の層間絶縁膜２５を損傷することなく、有機膜２９、レジスト膜３０を除去（剥離）することができる。これにより、リソグラフィ工程でエラーが発生してレジスト膜３０を再生処理する必要が生じた場合でも、層間絶縁膜２５を損傷することなくレジスト膜３０の再生処理が可能になる。また有機膜２９を除去する際に、接続孔２７内面を被覆する無機膜２８によって接続孔２７底部に形成されている配線１２が保護されることから、酸素プラズマを用いて有機膜２９を除去しても接続孔２７底部における配線１２を酸化することがない。
【００２９】
上記製造方法では、エッチングストッパ膜２１、２３を設けているが、有機系絶縁膜２２界面、有機系絶縁膜２４界面でエッチング制御が容易にできるのであれば、必ずしも必要ではない。
【００３０】
次に、有機膜２９によって接続孔２７の内部を完全に埋め込む場合のプロセスを、図２および図３の概略構成断面図によって説明する。
【００３１】
第１例を図２によって説明する。図２の（１）に示すように、前記図１によって説明したのと同様に、層間絶縁膜２５に接続孔２７を形成した後、接続孔２７の内面および層間絶縁膜２５上に無機膜２８を形成する。その後、接続孔２７の内部を埋め込むように、上記無機膜２８上に有機膜４１を形成する。さらに有機膜４１上にＳｉ含有レジストでレジスト膜４２を形成した後、リソグラフィ技術によって配線溝を形成するための開口部４３を形成する。ただし、ドライ現像においては、有機膜４１をエッチングするときは、図２の（２）に示すように、接続孔２７の底部に有機膜４１を残しておいて、後の工程でエッチングストッパとして用いる。また、酸素を用いたドライ現像では、レジスト膜４２表面は酸化されて、酸化シリコン（ＳｉＯ）層４４が形成される。
【００３２】
第２例を図３によって説明する。図３の（１）に示すように、前記図１によって説明したのと同様に、層間絶縁膜２５に接続孔２７を形成した後、接続孔２７の内面および層間絶縁膜２５上に無機膜２８を形成する。その後、接続孔２７の内部を埋め込むように、上記無機膜２８上に有機膜５１を形成する。さらに有機膜５１上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜５２を形成した後、レジスト膜５３を形成する。次いでリソグラフィ技術によって配線溝を形成するための開口部５４をレジスト膜５３に形成する。そして、このレジスト膜５３をエッチングマスクに用いて上記ＳＯＧ膜５２をエッチングする。ただし、ドライ現像において、有機膜５１をエッチングするときは、図３の（２）に示すように、接続孔２７底部に上記有機膜５１残しておいて、後の工程でエッチングストッパとして用いる。上記有機膜５１のエッチングのときには上記ＳＯＧ膜５２上層のレジスト膜５３〔図３の（１）参照〕が完全に除去される。
【００３３】
次に、上記図１によって説明した本発明の製造方法の具体的な製造方法を、図４〜図５によって説明する。
【００３４】
図４の（１）に示すように、層間絶縁膜１１中に銅配線１２を形成した基板１０上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて窒化シリコン（ＳｉＮ）を５０ｎｍの厚さに堆積してエッチングストッパ層２１を形成する。次いで、エッチングストッパ層２１上に、有機系絶縁膜２２を３５０ｎｍの厚さに形成する。有機系絶縁膜２２は、例えば回転塗布法により成膜した後に１３０℃で９０秒間の基板加熱を行って膜中の溶媒を揮発させて形成する。その後、基板１０を３００℃で１時間加熱して有機系絶縁膜２２をキュアする。有機系絶縁膜２２には、例えばポリアリルエーテル系樹脂を用いる。このポリアリルエーテル系樹脂の比誘電率は２．６である。次に、有機系絶縁膜２２上に、例えばＣＶＤ法を用いて、窒化シリコン（ＳｉＮ）を５０ｎｍの厚さに堆積してエッチングストッパ層２３を形成する。次いで、エッチングストッパ層２３上に、有機系絶縁膜２４を１８０ｎｍの厚さに形成する。有機系絶縁膜２４は、例えば回転塗布法により成膜した後に１３０℃で９０秒間の基板加熱を行って膜中の溶媒を揮発させて形成する。その後、基板１０を３００℃で１時間加熱して有機系絶縁膜２４をキュアする。有機系絶縁膜２４は、例えば上記有機系絶縁膜２２と同様な材料で形成される。このようにして、層間絶縁膜２５を形成する。さらに上記層間絶縁膜２５上に、例えばＣＶＤ法を用いて、窒化シリコン（ＳｉＮ）を１２０ｎｍの厚さに堆積してハードマスク膜２６を形成する。
【００３５】
次に、図４の（２）に示すように、リソグラフィ技術、ドライエッチング技術を用いて、ハードマスク膜２６から下層のエッチングストッパ膜２１上の有機絶膜２２まで、接続孔２７を形成する。上記リソグラフィ工程では、ＫｒＦエキシマレーザー露光機を用いて、アセタール系の化学増幅ポジ型レジスト膜にホールパターンを形成する。また、反射防止として、レジスト膜の下層に、有機系の反射防止膜を用いた。接続孔２７は、一例として、最小ピッチを３６０ｎｍとし、直径を１８０ｎｍとした。ハードマスク膜２６のエッチングにはトリフルオロメタン（ＣＨＦ３ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用いた反応性イオンエッチングを用い、有機系絶縁膜２４のエッチングにはアンモニア（ＮＨ３ ）と水素（Ｈ２ ）とを用い、エッチングストッパ膜２３のエッチングガスにオクタフルオロシクロペンテン（Ｃ５ Ｆ８ ）とジフルオロメタン（ＣＨ２ Ｆ２ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用い、有機系絶縁膜２２のエッチングにはアンモニア（ＮＨ３ ）と水素（Ｈ２ ）とを用いて反応性エッチングを行った。なおレジスト膜および有機系の反射防止膜は、有機系絶縁膜２４のエッチングのときに、同時にエッチングされて除去されている。レジスト膜が除去された後は、ハードマスク膜２６がエッチングマスクになっている。
【００３６】
次に、図４の（３）に示すように、上記ハードマスク膜２６表面および接続孔２７内面に無機膜２８を形成する。この無機膜２８は、例えばＣＶＤ法を用いて、酸化シリコン（ＳｉＯ）膜で形成する。この無機膜２８は、ハードマスク膜２６上面および接続孔２７底部の厚さを２０ｎｍとし、接続孔２７の内壁での厚さを１０ｎｍとした。この成膜条件を以下に示す。成膜装置には、例えば平行平板型プラズマＣＶＤ装置を用い、成膜の原料ガスには、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）と酸素（Ｏ２ ）を用い、成膜装置のチャンバ内圧力を４００Ｐａ、基板温度を４００℃、ＲＦパワーを２５０Ｗ、成膜時間を５秒に設定した。
【００３７】
次に、図４の（４）に示すように、接続孔２７の底部を埋め込むための有機膜２９を塗布する。この有機膜２９は、反射防止膜としても機能する。このとき、有機膜２９の接続孔２７内での埋め込み高さは、有機系絶縁膜２２，２４間に形成されたエッチングストッパ膜２３より低くすることが好ましい。次に、有機膜２９上の全面に、塗布法によって、レジスト膜３０を形成する。このレジスト膜３０は、例えば化学増幅ネガ型のレジストにより形成し、有機膜２９表面上の膜厚を例えば５３０ｎｍになるように形成した。その後、リソグラフィ技術によって、配線溝を形成するための開口部３１を形成した。このリソグラフィ技術には、例えばＫｒＦエキシマレーザー露光機を用い、配線パターンの最小ピッチを例えば３６０ｎｍ、最小幅を１８０ｎｍで上記配線溝を形成するための開口部３１を形成した。なお、接続孔２７に対して配線溝を形成するための開口部３１の形成位置が位置ずれを起こさないことが理想ではあるが、本発明が位置ずれを起こしても可能であることを示すため、図面では、接続孔２７に対して配線溝を形成するための開口部３１の形成位置が、開口部３１端部が接続孔２７内側にかかった状態を示した。
【００３８】
ここで、上記レジスト膜３０に対するリソグラフィ工程において、線幅規格、または位置合わせ規格から外れた場合は、有機膜２９およびレジスト膜３０を剥離して、再度、有機膜２９とレジスト膜３０を塗布することができる。有機膜２９およびレジスト膜３０の剥離は、酸素プラズマアッシング後、洗浄液で洗浄することによる。酸素プラズマアッシングは、例えばダウンフロー型アッシャーを用い、アッシングガスには酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給し、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、９０秒間のアッシング処理を行う。洗浄は、一般的に用いられているＲＣＡ洗浄法であるＳＣ−１洗浄（ＮＨ４ ＯＨ−Ｈ２ Ｏ２ −Ｈ２ ）およびＳＣ−２洗浄（ＨＣｌ−Ｈ２ Ｏ２ −Ｈ２ Ｏ）を採用する。上記剥離工程においては、層間絶縁膜２５の有機系絶縁膜２２，２４を構成するポリアリルエーテル系樹脂は、無機膜２８のＳｉＯ膜に保護されているので、損傷を受けない。
【００３９】
次に、図４の（５）に示すように、レジスト膜３０をマスクに用いてレジスト膜３０の開口部３１内に露出している有機膜２９（２点鎖線部分）をエッチングする。このエッチングでは、エッチングガスに例えばテトラフルオロメタン（ＣＦ４ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用いて、接続孔２７の底部に有機膜２９を残し、開口部３１内におけるハードマスク膜２６上および接続孔２７側壁部の有機膜２７を除去する。このとき、接続孔２７の上部内壁およびハードマスク膜２６上に形成されている有機膜２９も同時に除去される。
【００４０】
次に、図４の（６）に示すように、レジスト膜３０をマスクに用い、エッチングガスにオクタフルオロシクロブタン（Ｃ４ Ｆ８ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用いて無機膜２８の露出した部分（２点鎖線部分）をエッチングする。接続孔２７内壁の無機膜２８の厚さは１０ｎｍ程度と薄いので、例えば３０％程度のオーバエッチングで除去することができる。
【００４１】
次に、図５の（７）に示すように、レジスト膜３０をマスクに用い、エッチングガスにオクタフルオロシクロペンテン（Ｃ５ Ｆ８ ）とジフルオロメタン（ＣＨ２ Ｆ２ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用いて、ハードマスク膜２６（２点鎖線部分）をエッチングする。
【００４２】
次に、図５の（８）に示すように、レジスト膜３０〔前記図５の（７）参照〕ないし無機膜２８をマスクに用い、エッチングガスにアンモニア（ＮＨ３ ）と水素（Ｈ２ ）とを用いて、有機系絶縁膜２４（２点鎖線部分）をエッチングして、配線溝３２を形成する。このエッチングでは、有機系材料をエッチングする条件を用いるため、有機系の膜であるレジスト膜３０、有機膜２９がエッチングされ、完全に除去される。このため、エッチングマスクはレジスト膜３０、有機膜２９、無機膜２８の順に移行して行く。
【００４３】
次に、エッチングガスに、オクタフルオロシクロブタン（Ｃ４ Ｆ８ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用いて、全面エッチングすることにより、無機膜２８を完全に除去する。この結果、図５の（９）に示すように、層間絶縁膜２５上部に配線溝３２が形成され、この配線溝３２の底部の層間絶縁膜２５に接続孔２７が形成される。
【００４４】
次に、図５の（１０）に示すように、エッチングするガスに、オクタフルオロシクロペンテン（Ｃ５ Ｆ８ ）とジフルオロメタン（ＣＨ２ Ｆ２ ）とアルゴン（Ａｒ）と酸素（Ｏ２ ）とを用いて、窒化シリコンからなるエッチングストッパ２１、２３の露出部分（２点鎖線部分）をエッチングし、接続孔２７の底部に配線１２を露出させる。このとき、ハードマスク膜２６の上部もエッチングされる。
【００４５】
次に、図５の（１１）に示すように、上記配線溝３２および接続孔２７の内壁にスパッタ法によりバリア層３３としてタンタルを例えば１５ｎｍ〜３０ｎｍの厚さに形成した後、さらに銅メッキシード層（図示せず）を例えば１０ｎｍ〜１５ｎｍの厚さに形成する。次いで、メッキ法によって、配線溝３２および接続孔２７の内部に銅３５を埋め込む。このとき、ハードマスク膜２６上にも銅３５が堆積される。その後、上面の余分な銅３５、銅メッキシード層（図示せず）、バリア層３３、ハードマスク膜２６〔前記図５の（１０）参照〕を、化学的機械研磨（以下ＣＭＰという、ＣＭＰはＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇの略）を用いて除去する。その結果、配線溝３２内に埋め込まれた銅３５で溝配線３６が形成され、接続孔２７内に埋め込まれた銅３５でプラグ３７が形成され、銅配線構造が完成する。
【００４６】
次に、上記図４〜図５によって説明した具体的な製造方法の変形例を、以下によって説明する。
【００４７】
第１の変形例は、前記図４の（３）の工程において、無機膜２８を酸化シリコン膜で形成する代わりに、スパッタ法を用いて、無機膜２８を窒化チタン（ＴｉＮ）膜で形成することもできる。このときの無機膜２８は、ハードマスク膜２６上および接続孔底部での厚さが２０ｎｍであり、接続孔２７の内壁での厚さが１０ｎｍとした。この窒化チタン膜からなる向き膜２８の成膜条件を以下に説明する。成膜装置には、例えばＤＣマグネトロンスパッタ装置を用い、ターゲットには：窒化チタン（ＴｉＮ）ターゲットを用い、スパッタリング雰囲気のガスにはアルゴン（Ａｒ）：３０％と窒素（Ｎ２ ）：７０％との混合ガスを用いる。そして、スパッタリング装置のチャンバ内圧力を０．８ｍＰａ、ＤＣパワーを６ｋＷ、ＲＦパワーを１７５Ｗに設定した。また、この窒化チタンからなる無機膜２８のエッチングには、通常のプラズマエッチング装置を用い、エッチングガスに塩素（Ｃｌ２ ）と窒素（Ｎ２ ）とを用い、その供給流量を塩素（Ｃｌ２ ）は１００ｃｍ３ ／ｍｉｎ、窒素（Ｎ２ ）は５０ｃｍ３ ／ｍｉｎとし、プラズマエッチング装置のＲＦパワーを１７５Ｗに設定した。
【００４８】
第２の変形例は、前記図４の（３）によって説明した無機膜２８を形成した後、図６に示すように３層レジストプロセスの構造を用いる。
【００４９】
すなわち、図６に示すように、接続孔２７の内部およびハードマスク膜２６上に、無機膜２８を介して有機膜２９を形成する。この有機膜２９は、例えばノボラック系樹脂を回転塗布法により塗布した後、ベーキングすることにより形成される。この有機膜２９の膜厚は、ハードマスク膜２６の平坦面上で３５０ｎｍとした。
【００５０】
次に、無機マスクを形成するための無機膜６１を、例えばオルガノ・ポリシロキサン・コポリマー（Ｏｒｇａｎｏ Ｐｏｌｙｓｉｌｏｘａｎｅ Ｃｏｐｏｌｙｍｅｒ）からなるＳＯＧ膜で形成する。このＳＯＧ膜は、例えば１３０ｎｍの厚さになるようにＳＯＧ液を塗布法により塗布した後、ベーキングを行うことで形成される。
【００５１】
次に、無機膜６１上の全面に、塗布法によって、レジスト膜６２を形成する。このレジスト膜６２は、例えば化学増幅ネガ型のレジストにより形成し、無機膜６１表面上の膜厚を例えば３２０ｎｍになるように形成した。その後、リソグラフィ技術によって、配線溝を形成するための開口部６３を形成した。このリソグラフィ技術には、例えばＫｒＦエキシマレーザー露光機を用い、配線パターンの最小ピッチを例えば３６０ｎｍ、最小幅を１８０ｎｍで上記配線溝を形成するための開口部６３を形成した。なお、接続孔２７に対して配線溝を形成するための開口部６３の形成位置が位置ずれを起こさないことが理想ではあるが、本発明が位置ずれを起こしても可能であることを示すため、図面では、接続孔２７に対して配線溝を形成するための開口部６３の形成位置が、開口部６３端部が接続孔２７内側にかかった状態を示した。
【００５２】
ここで、上記レジスト膜６２に対するリソグラフィ工程において、線幅規格、または位置合わせ規格から外れた場合は、レジスト膜６２から有機膜２９までを剥離して、再度、有機膜２９からレジスト膜６２までを形成することができる。レジスト膜６２の剥離は、例えばガンマブチルラクトンを用いて行う。無機膜６１のＳＯＧの剥離は、例えば１％のフッ酸水溶液を用いる。ノボラック系樹脂からなる有機膜２９の剥離は、酸素プラズマアッシングを用い、最後に洗浄を行う。酸素プラズマアッシングは、例えばダウンフロー型アッシャーを用い、アッシングガスには酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給し、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、１２０秒間のアッシング処理を行う。洗浄は、一般的に用いられているＲＣＡ洗浄法であるＳＣ−１洗浄（ＮＨ４ ＯＨ−Ｈ２ Ｏ２ −Ｈ２ ）およびＳＣ−２洗浄（ＨＣｌ−Ｈ２ Ｏ２ −Ｈ２ Ｏ）を採用する。上記剥離工程においては、層間絶縁膜２５の有機系絶縁膜２２，２４を構成するポリアリルエーテル系樹脂は、無機膜２８のＳｉＯ膜に保護されているので、損傷を受けない。
【００５３】
第３の変形例は、前記図４の（３）によって説明した無機膜２８を形成した後、図７に示すようにシリコン含有レジストプロセスの構造を用いる。
【００５４】
すなわち、図７に示すように、接続孔２７の内部およびハードマスク膜２６上に、無機膜２８を介して有機膜２９を形成する。この有機膜２９は、例えばノボラック系樹脂を回転塗布法により塗布した後、ベーキングすることにより形成される。この有機膜２９の膜厚は、ハードマスク膜２６の平坦面上で３５０ｎｍとした。
【００５５】
次に、有機膜２９上の全面に、塗布法によって、レジスト膜７１を形成する。このレジスト膜７１は、例えば化学増幅ポジ型のシリコン含有レジストにより形成し、有機膜２９表面上の膜厚を例えば３２０ｎｍになるように形成した。その後、リソグラフィ技術によって、配線溝を形成するための開口部７２を形成した。このリソグラフィ技術では、例えばＫｒＦエキシマレーザー露光機を用いてパターン露光した後、アルカリ溶液にて現像を行い、配線パターンを形成した。なお、接続孔２７に対して配線溝を形成するための開口部７２の形成位置が位置ずれを起こさないことが理想ではあるが、本発明が位置ずれを起こしても可能であることを示すため、図面では、接続孔２７に対して配線溝を形成するための開口部７２の形成位置が、開口部７２端部が接続孔２７内側にかかった状態を示した。
【００５６】
ここで、上記レジスト膜７１に対するリソグラフィ工程において、線幅規格、または位置合わせ規格から外れた場合は、レジスト膜７１および有機膜２９までを剥離して、再度、有機膜２９およびレジスト膜７１を形成することができる。レジスト膜７１およびノボラック系樹脂からなる有機膜２９の剥離は、酸素プラズマアッシングを用い、最後に洗浄を行う。酸素プラズマアッシングは、例えばダウンフロー型アッシャーを用い、２段階のアッシングを行う。
【００５７】
第１段目のアッシングでは、アッシングガスには酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給するとともにメタン（ＣＨ４ ）を例えば１００ｃｍ３ ／ｍｉｎなる流量で供給する、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、３０秒間のアッシング処理を行う。
【００５８】
第２段目のアッシングでは、アッシングガスに酸素（Ｏ２ ）を例えば１７００ｃｍ３ ／ｍｉｎなる流量で供給し、バーファーガスには水素（Ｈ２ ）と窒素（Ｎ２ ）との混合ガスを例えば４００ｃｍ３ ／ｍｉｎなる流量で供給し、アッシング雰囲気のガス圧力を２００Ｐａ、ＲＦパワーを１７００Ｗ、基板温度を２００℃に設定して、１２０秒間のアッシング処理を行う。洗浄は、一般的に用いられているＲＣＡ洗浄法であるＳＣ−１洗浄（ＮＨ４ ＯＨ−Ｈ２ Ｏ２ −Ｈ２ ）およびＳＣ−２洗浄（ＨＣｌ−Ｈ２ Ｏ２ −Ｈ２ Ｏ）を採用する。上記剥離工程においては、層間絶縁膜２５の有機系絶縁膜２２，２４を構成するポリアリルエーテル系樹脂は、無機膜２８のＳｉＯ膜に保護されているので、損傷を受けない。
【００５９】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、有機系絶縁膜を用いた層間絶縁膜に溝配線および溝配線底部に接続するプラグを有する配線構造を、有機系絶縁膜を損傷することなく容易に製造することができる。このため、比誘電率が３以下の低誘電率膜である有機系絶縁膜を層間絶縁膜に用いることができるので、配線間容量を低くすることができるため、消費電力が低く、高速動作を可能にした半導体装置を容易に製造することができ、かつ溝配線構造により高集積化できる。また、配線溝形成時のレジスト膜、有機膜等の再生処理が可能になるので、歩留りの向上が図れる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係る実施の形態を示す概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る別の実施の形態を示す概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る別の実施の形態を示す概略構成断面図である。
【図４】本発明の半導体装置の製造方法に係る具体的な製造方法を示す製造工程断面図である。
【図５】本発明の半導体装置の製造方法に係る具体的な製造方法を示す製造工程断面図である。
【図６】本発明の半導体装置の製造方法に係る具体的な製造方法の変形例を示す概略構成断面図である。
【図７】本発明の半導体装置の製造方法に係る具体的な製造方法の変形例を示す概略構成断面図である。
【図８】従来の溝配線構造の製造方法を示す製造工程断面図である。
【図９】従来の溝配線構造の別の製造方法を示す製造工程断面図である。
【符号の説明】
２２，２４…有機系絶縁膜、２５…層間絶縁膜、２７…接続孔、２８…無機膜、２９…有機膜、３２…配線溝、３６…溝配線、３７…プラグ
Claims (1)
- 有機系絶縁膜を含む層間絶縁膜に接続孔を形成する工程と、
前記層間絶縁膜上および前記接続孔内面を被覆する無機膜を形成する工程と、
前記層間絶縁膜上に前記無機膜を介して前記接続孔内の少なくとも底部を埋め込む有機膜を形成する工程と、
前記接続孔底部に前記有機膜を残すように前記接続孔内の前記有機膜を除去する工程と、
前記層間絶縁膜に前記接続孔に接続する配線溝を形成する工程と、
前記接続孔内部の有機膜を除去する工程と、
前記無機膜を除去する工程と、
前記配線溝および前記接続孔内部に導電性材料を埋め込み溝配線とこの溝配線に連続したプラグを形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002285321A JP2004119950A (ja) | 2002-09-30 | 2002-09-30 | 半導体装置の製造方法 |
| TW092124095A TWI235452B (en) | 2002-09-30 | 2003-09-01 | Manufacturing method of semiconductor device |
| KR1020030061409A KR20040028499A (ko) | 2002-09-30 | 2003-09-03 | 반도체장치의 제조방법 |
| US10/653,986 US6812133B2 (en) | 2002-09-30 | 2003-09-04 | Fabrication method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002285321A JP2004119950A (ja) | 2002-09-30 | 2002-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119950A true JP2004119950A (ja) | 2004-04-15 |
Family
ID=32025328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002285321A Withdrawn JP2004119950A (ja) | 2002-09-30 | 2002-09-30 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6812133B2 (ja) |
| JP (1) | JP2004119950A (ja) |
| KR (1) | KR20040028499A (ja) |
| TW (1) | TWI235452B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378352B2 (en) | 2006-01-13 | 2008-05-27 | Fujitsu Limited | Method of fabricating semiconductor device |
| JP2008160065A (ja) * | 2006-12-21 | 2008-07-10 | Hynix Semiconductor Inc | デュアルダマシンパターンの形成方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641485B1 (ko) * | 2004-12-28 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| US7651942B2 (en) * | 2005-08-15 | 2010-01-26 | Infineon Technologies Ag | Metal interconnect structure and method |
| DE102005057061B3 (de) * | 2005-11-30 | 2007-06-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht |
| JP4728153B2 (ja) * | 2006-03-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7498232B2 (en) | 2006-07-24 | 2009-03-03 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| KR100853098B1 (ko) * | 2006-12-27 | 2008-08-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 및 이의 제조 방법 |
| JP2008282852A (ja) * | 2007-05-08 | 2008-11-20 | Toshiba Corp | 半導体装置の製造方法 |
| US7910477B2 (en) * | 2007-12-28 | 2011-03-22 | Texas Instruments Incorporated | Etch residue reduction by ash methodology |
| KR100935196B1 (ko) * | 2008-01-18 | 2010-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| US8753933B2 (en) * | 2008-11-19 | 2014-06-17 | Micron Technology, Inc. | Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures |
| US8551877B2 (en) * | 2012-03-07 | 2013-10-08 | Tokyo Electron Limited | Sidewall and chamfer protection during hard mask removal for interconnect patterning |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140226A (en) * | 1998-01-16 | 2000-10-31 | International Business Machines Corporation | Dual damascene processing for semiconductor chip interconnects |
| US6211061B1 (en) * | 1999-10-29 | 2001-04-03 | Taiwan Semiconductor Manufactuirng Company | Dual damascene process for carbon-based low-K materials |
| US6426298B1 (en) * | 2000-08-11 | 2002-07-30 | United Microelectronics Corp. | Method of patterning a dual damascene |
| US6514860B1 (en) * | 2001-01-31 | 2003-02-04 | Advanced Micro Devices, Inc. | Integration of organic fill for dual damascene process |
| US20030139034A1 (en) * | 2002-01-22 | 2003-07-24 | Yu-Shen Yuang | Dual damascene structure and method of making same |
-
2002
- 2002-09-30 JP JP2002285321A patent/JP2004119950A/ja not_active Withdrawn
-
2003
- 2003-09-01 TW TW092124095A patent/TWI235452B/zh not_active IP Right Cessation
- 2003-09-03 KR KR1020030061409A patent/KR20040028499A/ko not_active Application Discontinuation
- 2003-09-04 US US10/653,986 patent/US6812133B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378352B2 (en) | 2006-01-13 | 2008-05-27 | Fujitsu Limited | Method of fabricating semiconductor device |
| JP2008160065A (ja) * | 2006-12-21 | 2008-07-10 | Hynix Semiconductor Inc | デュアルダマシンパターンの形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6812133B2 (en) | 2004-11-02 |
| TWI235452B (en) | 2005-07-01 |
| TW200414425A (en) | 2004-08-01 |
| US20040063306A1 (en) | 2004-04-01 |
| KR20040028499A (ko) | 2004-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331479B1 (en) | Method to prevent degradation of low dielectric constant material in copper damascene interconnects | |
| US6184142B1 (en) | Process for low k organic dielectric film etch | |
| JP4193438B2 (ja) | 半導体装置の製造方法 | |
| US6376361B1 (en) | Method to remove excess metal in the formation of damascene and dual interconnects | |
| JP2004119950A (ja) | 半導体装置の製造方法 | |
| US6265307B1 (en) | Fabrication method for a dual damascene structure | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP2004179659A (ja) | 集積回路におけるダマシン金属導体のためのビア形成 | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| JP2004289155A (ja) | 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング | |
| US7015149B2 (en) | Simplified dual damascene process | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| KR100440080B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| KR100744803B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조방법 | |
| KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
| KR100917099B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100481889B1 (ko) | 반도체 소자의 제조방법 | |
| KR100641483B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100523655B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| JP2004031637A (ja) | 配線構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050708 |