JP2004119468A - Wafer-level package dividing method - Google Patents
Wafer-level package dividing method Download PDFInfo
- Publication number
- JP2004119468A JP2004119468A JP2002277432A JP2002277432A JP2004119468A JP 2004119468 A JP2004119468 A JP 2004119468A JP 2002277432 A JP2002277432 A JP 2002277432A JP 2002277432 A JP2002277432 A JP 2002277432A JP 2004119468 A JP2004119468 A JP 2004119468A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- semiconductor
- dividing
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 157
- 239000011347 resin Substances 0.000 claims abstract description 58
- 229920005989 resin Polymers 0.000 claims abstract description 58
- 229910000679 solder Inorganic materials 0.000 claims abstract description 26
- 238000000576 coating method Methods 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims description 34
- 239000011248 coating agent Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims 1
- 239000011247 coating layer Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Landscapes
- Dicing (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウエーハの表面に複数のストリートによって区画された複数の領域にそれぞれ回路が形成され、各回路の表面に半田ボールが取付けられたウエーハレベルパッケージを各回路毎の半導体チップに分割するウエーハレベルパッケージの分割方法に関する。
【0002】
【従来の技術】
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された多数の領域にIC、LSI等の回路を形成し、該回路が形成された各領域を所定のストリートといわれる切断ラインに沿ってダイシングすることにより個々の半導体チップを製造している。このようにして分割された半導体チップは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。半導体チップの放熱性を良好にするためは、半導体チップの厚さをできるだけ薄く形成することが望ましい。また、半導体素子を多数用いる携帯電話、スマートカード、パソコン等の小型化を可能にするためにも、半導体素子の厚さをできるだけ薄く形成することが望ましい。
【0003】
半導体チップの厚さを薄くできる技術として、半導体ウエーハの裏面を研削する前に切削装置において表面から所定深さ(半導体チップの仕上がり厚さに相当する深さ)の切削溝を予め形成しておき、半導体ウエーハの裏面を研削装置により研削して切削溝を表出させることにより、個々の半導体チップに分割する所謂先ダイシング法が広く用いられている。なお、裏面が研削される半導体ウエーハはその表面に保護テープが貼着されているので、個々に分割された半導体チップはバラバラにはならず半導体ウエーハの状態が維持される。
【0004】
一方、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、半導体チップのパッケージもチップサイズパッケージ(CSP)と称する小型化できるパッケージ技術が開発されている。CSP技術の一つとして、表面に多数の回路が形成された半導体ウエーハの状態で各半導体チップを構成するボンディングパッドに半田ボールを取付け、ストリートに沿って分割した後にパッケージングすることなく配線基板(マザーボード)に直接組み込むことができるように構成したウエーハレベルパッケージと称する究極のCSP技術も実用に供されている。従って、ウエーハレベルパッケージを先ダイシング法によって半導体チップに分割できれば、所望の厚さの究極のCSPを得ることができる。
【0005】
【発明が解決しようとする課題】
而して、ウエーハレベルパッケージは、多数の回路が形成された半導体ウエーハの表面に半田ボールが取付けられており、この半田ボールの高さが80〜200μmであるため、半導体ウエーハの表面側は半田ボールによって支持されることになる。この結果、半導体ウエーハの裏面に作用する研削荷重を半田ボールで受けることになり、半導体ウエーハの裏面が研削されてその厚さが薄くなると半導体ウエーハが割れるという問題がある。
【0006】
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、先ダイシング法によって半導体チップに割れることなく分割することができるウエーハレベルパッケージの分割方法を提供することにある。
【0007】
【課題を解決するための手段】
上記主たる技術課題を解決するため、本発明によれば、半導体ウエーハの表面に複数のストリートによって区画された複数の領域にそれぞれ回路が形成され、該各回路の表面に半田ボールが取り付けられたウエーハレベルパッケージを各回路毎の半導体チップに分割するウエーハレベルパッケージの分割方法であって、該半導体ウエーハの表面に該半田ボールが埋設する程度の厚さで樹脂を被覆する樹脂被覆工程と、
該半導体ウエーハの表面に該ストリートに沿って各半導体チップの仕上がり厚さに相当する深さの分割溝を形成する分割溝形成工程と、
該分割溝が形成された該半導体ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材を貼着した該半導体ウエーハの裏面を研削し分割溝を表出させて複数の半導体チップに分割する分割工程と、を含む、
ことを特徴とするウエーハレベルパッケージの分割方法が提供される。
【0008】
また、本発明によれば、半導体ウエーハの表面に複数のストリートによって区画された複数の領域にそれぞれ回路が形成され、該各回路の表面に半田ボールが取り付けられたウエーハレベルパッケージを各回路毎の半導体チップに分割するウエーハレベルパッケージの分割方法であって、
該半導体ウエーハの表面に該ストリートに沿って各半導体チップの仕上がり厚さに相当する深さの分割溝を形成する分割溝形成工程と、
該半導体ウエーハの表面に該半田ボールが埋設する程度の厚さで樹脂を被覆する樹脂被覆工程と、
樹脂が被覆された該半導体ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材を貼着した該半導体ウエーハの裏面を研削し分割溝を表出させて複数の半導体チップに分割する分割工程と、を含む、
ことを特徴とするウエーハレベルパッケージの分割方法が提供される。
【0009】
また、本発明によれば、上記分割工程によって分割され保護部材に貼着されれている複数の半導体チップの裏面をピックアップ用フレームに装着された保護シートに貼着するとともに、保護部材を複数の半導体チップの表面から剥離する移し替え工程と、保護シートに貼着された複数の半導体チップの表面に被覆された樹脂を除去する樹脂除去工程とを含む、ウエーハレベルパッケージの分割方法が提供される。
上記樹脂被覆工程によって半導体ウエーハの表面に被覆される樹脂は水溶性樹脂であることが望ましい。
【0010】
【発明の実施の形態】
以下、本発明によるウエーハレベルパッケージの分割方法の実施形態について、添付図面を参照して詳細に説明する。
【0011】
図1は本発明に従って加工されるウエーハレベルパッケージを示す斜視図で、図2は一部を拡大して示す断面図である。図1および図2に示すウエーハレベルパッケージ2は、シリコン等によって形成された半導体ウエーハ21と、その表面に複数のストリート22によって区画された複数の領域にそれぞれ形成された回路23と、各回路のボンディングパッドに取り付けられた複数個の半田ボール24とによって構成されている。なお、半導体ウエーハ21の厚さは500μm程度に形成されており、半田ボール24の高さは80〜200μmに形成されている。
【0012】
上述したウエーハレベルパッケージ2を個々の半導体チップに分割する第1の実施形態について、図3乃至図10を参照して説明する。
第1の実施形態においては、先ず上記ウエーハレベルパッケージ2を構成する半導体ウエーハ21の表面に半田ボール24が埋設する程度の厚さで樹脂を被覆する(樹脂被覆工程)。具体的には、図3に示すようにスピンコーター3によって半導体ウエーハ21の表面に樹脂を被覆する。即ち、スピンコーター3は、吸引保持手段を備えたチャックテーブル31と、該チャックテーブル31の中心部上方に配置されたノズル32を具備している。このスピンコーター3のチャックテーブル31上にウエーハレベルパッケージ2を構成する半導体ウエーハ21を表面を上側にして載置し、チャックテーブル31を回転しつつノズル32から液状の樹脂を半導体ウエーハ21の表面中心部に滴下することにより、液状の樹脂が遠心力によって外周部まで流動し半導体ウエーハ21の表面を被覆する。そして、半導体ウエーハ21の表面を被覆した樹脂を所定の温度で加熱することにより、樹脂が硬化して図4に示すように半導体ウエーハ21の表面に半田ボール24を埋設する程度の厚さの被覆層25を形成することができる。なお、半導体ウエーハ21の表面を被覆する樹脂としては水溶性のレジストが望ましく、例えば東京応化工業株式会社が提供する商品名:TPFが好都合である。
【0013】
上述した樹脂被覆工程によって半導体ウエーハ21の表面に被覆層25を形成を形成したら、半導体ウエーハ21の表面にストリート22に沿って各半導体チップの仕上がり厚さに相当する深さの分割溝を形成する(分割溝形成工程)。この分割溝形成工程は、図5に示すようにダイシング装置として一般に用いられている切削装置4を用いることができる。即ち、切削装置4は、吸引保持手段を備えたチャックテーブル41と、切削ブレード421を備えて切削手段42を具備している。この切削装置4のチャックテーブル41上に被覆層25が形成された半導体ウエーハ21を表面を上にして保持し、切削手段42の切削ブレード421を回転しつつチャックテーブル41を矢印Xで示す方向に切削送りすることによって、図6に示すようにストリート22に沿って分割溝26を形成する。この分割溝26は、分割された各半導体チップの仕上がり厚さに相当する深さに設定されている。
【0014】
上述した分割溝形成工程により半導体ウエーハ21の表面にストリート22に沿って分割溝26を形成したら、図7の(a)に示すように半導体ウエーハ21の表裏を反転し、図7の(b)に示すように表面側(回路23が形成されている側)に研削用の保護部材5を装着する(保護部材貼着工程)。
【0015】
次に、上述したように表面に保護部材5を装着した半導体ウエーハ21の裏面を研削し分割溝26を表出させて個々の半導体チップに分割する(分割工程)。この分割工程は、図8に示すようにチャックテーブル61と研削砥石621を備えた研削手段62を具備する研削装置6によって行われる。即ち、チャックテーブル61上に半導体ウエーハ21を裏面を上にして保持し、例えば、チャックテーブル61を300rpmで回転しつつ、研削手段62の研削砥石62を6000rpmで回転せしめて半導体ウエーハ21の裏面に接触することにより研削する。そして、図9に示すように分割溝26が表出するまで研削すると、半導体ウエーハ21は個々の半導体チップ20に分割される。なお、半導体ウエーハ21の表面に設けられた半田ボール24は被覆層25によって埋設されているので、半田ボール24の影響を受けることなく半導体ウエーハ21の裏面を研削できるため、研削荷重が作用しても半導体ウエーハ21が割れることはない。
【0016】
上述した分割工程によって半導体ウエーハ21を個々の半導体チップ20に分割したならば、保護部材5に貼着され個々の半導体チップ20の裏面をピックアップ用フレームに装着された保護シートに貼着するとともに、保護部材5を各半導体チップ20の表面から剥離する(移し替え工程)。即ち、図10の(a)に示すように、保護部材5およびこれに貼着され半導体チップ20の上下を反転し、半導体チップ20の表面をピックアップ用フレーム7に装着された保護シート71に貼着する。そして、図10の(b)に示すように半導体チップ20の裏面に貼着されている保護部材5を剥離する。この結果、図10の(c)に示すように、ピックアップ用フレーム7の保護シート71に貼着された半導体チップ20は、表面側が上側となる。
【0017】
次に、ピックアップ用フレーム7の保護シート71に貼着された半導体チップ20の表面に被覆された樹脂(被覆層25)を除去する(樹脂除去工程)。なお、図示の実施形態においては、半導体チップ20の表面に被覆された樹脂(被覆層25)は水溶性のレジストによって形成されているので、特に溶剤を使用することなく水によって洗い流すことができる。このように樹脂除去工程を実施することにより、図11の(a)および図11の(b)に示すように表面に被覆された樹脂(被覆層25)が除去された半導体チップ20を得ることができる。
【0018】
次に、上述したウエーハレベルパッケージ2を個々の半導体チップに分割する第2の実施形態について、図12を参照して説明する。
第2の実施形態においては、先ず上記ウエーハレベルパッケージ2を構成する半導体ウエーハ21の表面にストリート22に沿って各半導体チップの仕上がり厚さ(例えば、50μm)に相当する深さの分割溝を形成する分割溝形成工程を実施する。この分割工程は、上述したように切削装置4によって行われる。この結果、図12の(a)に示すように半導体ウエーハ21にはその表面から分割された各半導体チップの仕上がり厚さに相当する深さの分割溝26が形成される。
【0019】
上述した分割溝形成工程により半導体ウエーハ21の表面にストリート22に沿って分割溝26を形成したならば、半導体ウエーハ21の表面に半田ボール24を埋設する程度の厚さで樹脂を被覆する樹脂被覆工程を実施する。この樹脂被覆工程は、上述したようにスピンコーター3によって行われる。この結果、図12の(b)に示すように半導体ウエーハ21の表面に半田ボール24が埋設する程度の厚さの被覆層25を形成することができる。このとき、樹脂は図12の(b)に示すように分割溝形成工程によって形成された分割溝26にも充填される。
【0020】
次に、樹脂が被覆された半導体ウエーハ21の表面に研削用の保護部材5を装着する保護部材貼着工程を実施する。この保護部材貼着工程は、上述した第1の実施形態と同様に行われる。この結果、図12の(c)に示すように半導体ウエーハ21の回路23が形成されている側の表面に研削用の保護部材5を装着する。
【0021】
保護部材貼着工程によって半導体ウエーハ21の表面に保護部材5を装着したならば、半導体ウエーハ21の裏面を研削し分割溝26を表出させて個々の半導体チップに分割する分割工程を実施する。この分割工程は、上述したように研削装置6によって行われる。この結果、図12の(d)に示すように半導体ウエーハ21は個々の半導体チップ20に分割される。なお、この実施形態においては分割工程を実施した状態において、個々の半導体チップ20の表面は樹脂による被覆層25によって接続されており、分割溝26には樹脂が充填されている。このように、分割工程を実施する状態においては分割溝26には樹脂が充填されているので、研削砥石621が分割溝26に至っても、段差がなく半導体チップ20の角部にダメージを与えることがない。
【0022】
上述した分割工程によって半導体ウエーハ21を個々の半導体チップ20に分割したならば、保護部材5に貼着され個々の半導体チップ20の裏面をピックアップ用フレームに装着された保護シートに貼着するとともに、保護部材5を各半導体チップ20の表面から剥離する移し替え工程を実施する。この移し替え工程は、上述した第1の実施形態の移し替え工程と同様に行われる。この結果、図12の(e)に示すように表面が樹脂による被覆層25によって接続されている半導体チップ20は、ピックアップ用フレームの保護シート71に表面を上側にして貼着される。
【0023】
次に、ピックアップ用フレームの保護シート71に貼着された半導体チップ20の表面に被覆された樹脂(被覆層25)を除去する樹脂除去工程を実施する。この樹脂除去工程は、上述した第1の実施形態の樹脂除去工程と同様に水によって樹脂(被覆層25)を洗い流す。この結果、上記図11の(a)および図11の(b)に示すように表面に被覆された樹脂(被覆層25)が除去された半導体チップ20が得られる。
【0024】
【発明の効果】
本発明に係るウエーハレベルパッケージの分割方法によれば、半導体ウエーハの表面にストリートに沿って各半導体チップの仕上がり厚さに相当する深さの分割溝を形成した後に、半導体ウエーハの裏面を研削し分割溝を表出させる際には、半導体ウエーハの表面に設けられた半田ボールが樹脂によって埋設されているので、半田ボールの影響を受けることなく半導体ウエーハの裏面を研削できるため、研削荷重が作用しても半導体ウエーハが割れることはない。
また、本発明に係るウエーハレベルパッケージの分割方法によれば、分割溝には樹脂が充填されているので、分割工程において研削砥石が分割溝に至っても、段差がなく半導体チップの角部にダメージを与えることがない。
【図面の簡単な説明】
【図1】本発明に従って加工されるウエーハレベルパッケージを示す斜視図。
【図2】図1に示すウエーハレベルパッケージの一部を拡大して示す断面図。
【図3】本発明による分割方法における樹脂被覆工程の説明図。
【図4】樹脂被覆工程が実施されたウエーハレベルパッケージの一部を拡大して示す断面図。
【図5】本発明による分割方法における分割溝形成工程の説明図。
【図6】分割溝形成工程が実施されたウエーハレベルパッケージの一部を拡大して示す断面図。
【図7】本発明による分割方法における保護部材貼着工程の説明図。
【図8】本発明による分割方法における分割工程の説明図。
【図9】分割工程が実施されウエーハレベルパッケージが個々に分割された半導体チップの一部を拡大して示す断面図。
【図10】本発明による分割方法における移し替え工程の説明図。
【図11】本発明による分割方法における樹脂除去工程の説明図。
【図12】本発明による分割方法の他の実施形態における各加工工程が実施されたウエーハレベルパッケージの一部を拡大して示す断面図。
【符号の説明】
2:半導体ウエーハ
20:半導体チップ
21:半導体ウエーハ
22:ストリート
23:回路
24:半田ボール
25:被覆層
26:分割溝
3:スピンコーター
31:スピンコーターのチャックテーブル
32:スピンコーターのノズル
4:切削装置
41:切削装置のチャックテーブル
42:切削装置の切削手段
421:切削ブレード
5:保護部材
6:研削装置
61:チャックテーブル
62:研削手段
621:研削砥石
7:ピックアップ用フレーム
71:保護シート[0001]
TECHNICAL FIELD OF THE INVENTION
According to the present invention, a circuit is formed in each of a plurality of areas defined by a plurality of streets on a surface of a semiconductor wafer, and a wafer level package in which solder balls are attached to the surface of each circuit is divided into semiconductor chips for each circuit. The present invention relates to a method for dividing a wafer level package.
[0002]
[Prior art]
In a semiconductor device manufacturing process, circuits such as ICs and LSIs are formed in a large number of regions arranged in a lattice on the surface of a semiconductor wafer having a substantially disk shape, and each region where the circuits are formed is formed into a predetermined street. Individual semiconductor chips are manufactured by dicing along a cutting line called "cutting line". The semiconductor chips thus divided are packaged and widely used for electric devices such as mobile phones and personal computers. In order to improve the heat dissipation of the semiconductor chip, it is desirable to form the semiconductor chip as thin as possible. In addition, in order to enable miniaturization of a mobile phone, a smart card, a personal computer, and the like using a large number of semiconductor elements, it is desirable to form the semiconductor elements as thin as possible.
[0003]
As a technology that can reduce the thickness of a semiconductor chip, a cutting groove having a predetermined depth (a depth corresponding to the finished thickness of a semiconductor chip) is formed in advance from a front surface in a cutting device before grinding the back surface of the semiconductor wafer. A so-called pre-dicing method, in which a back surface of a semiconductor wafer is ground by a grinding device to expose a cut groove to divide the semiconductor wafer into individual semiconductor chips, is widely used. In addition, since the protective tape is stuck on the front surface of the semiconductor wafer whose back surface is ground, the individually divided semiconductor chips do not fall apart and the state of the semiconductor wafer is maintained.
[0004]
On the other hand, electrical devices such as mobile phones and personal computers are required to be lighter and smaller, and a package technology for a semiconductor chip called a chip size package (CSP) has been developed. As one of the CSP technologies, solder balls are attached to bonding pads constituting each semiconductor chip in a state of a semiconductor wafer having a large number of circuits formed on a surface, and are divided along a street and then packaged without packaging. The ultimate CSP technology called a wafer level package configured to be directly incorporated into a motherboard is also in practical use. Therefore, if the wafer level package can be divided into semiconductor chips by the pre-dicing method, the ultimate CSP with a desired thickness can be obtained.
[0005]
[Problems to be solved by the invention]
In the wafer level package, solder balls are mounted on the surface of a semiconductor wafer on which a large number of circuits are formed, and the height of the solder balls is 80 to 200 μm. It will be supported by the ball. As a result, the grinding load acting on the back surface of the semiconductor wafer is received by the solder ball, and there is a problem that the semiconductor wafer is cracked when the back surface of the semiconductor wafer is ground and the thickness thereof is reduced.
[0006]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and a main technical problem thereof is to provide a method of dividing a wafer level package which can be divided without being divided into semiconductor chips by a dicing method.
[0007]
[Means for Solving the Problems]
According to the present invention, there is provided a wafer in which a circuit is formed in each of a plurality of areas defined by a plurality of streets on a surface of a semiconductor wafer, and a solder ball is attached to a surface of each circuit. A method of dividing a wafer level package, which divides a level package into semiconductor chips for each circuit, a resin coating step of coating a resin with a thickness such that the solder balls are embedded on a surface of the semiconductor wafer,
A dividing groove forming step of forming a dividing groove having a depth corresponding to the finished thickness of each semiconductor chip along the street on the surface of the semiconductor wafer;
A protective member attaching step of attaching a protective member to the surface of the semiconductor wafer on which the division grooves are formed,
A grinding step of grinding the back surface of the semiconductor wafer to which the protective member is attached, exposing a dividing groove, and dividing the semiconductor wafer into a plurality of semiconductor chips.
A method for dividing a wafer level package is provided.
[0008]
Further, according to the present invention, a circuit is formed in each of a plurality of areas defined by a plurality of streets on a surface of a semiconductor wafer, and a wafer level package in which solder balls are attached to the surface of each circuit is provided for each circuit. A method of dividing a wafer level package into semiconductor chips,
A dividing groove forming step of forming a dividing groove having a depth corresponding to the finished thickness of each semiconductor chip along the street on the surface of the semiconductor wafer;
A resin coating step of coating the resin with a thickness such that the solder balls are embedded on the surface of the semiconductor wafer;
A protective member attaching step of attaching a protective member to the surface of the resin-coated semiconductor wafer,
A grinding step of grinding the back surface of the semiconductor wafer to which the protective member is attached, exposing a dividing groove, and dividing the semiconductor wafer into a plurality of semiconductor chips.
A method for dividing a wafer level package is provided.
[0009]
Further, according to the present invention, the back surfaces of the plurality of semiconductor chips divided by the dividing step and adhered to the protective member are adhered to the protective sheet attached to the pickup frame, and the protective member is attached to the plurality of protective sheets. A method for dividing a wafer level package is provided, which includes a transfer step of peeling off from a surface of a semiconductor chip and a resin removing step of removing resin coated on surfaces of a plurality of semiconductor chips attached to a protective sheet. .
The resin coated on the surface of the semiconductor wafer in the resin coating step is preferably a water-soluble resin.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a method for dividing a wafer level package according to the present invention will be described in detail with reference to the accompanying drawings.
[0011]
FIG. 1 is a perspective view showing a wafer level package processed according to the present invention, and FIG. 2 is a cross-sectional view showing a part of the wafer level package in an enlarged manner. The
[0012]
A first embodiment in which the above-described
In the first embodiment, first, a resin is coated on the surface of the semiconductor wafer 21 constituting the
[0013]
After the formation of the
[0014]
When the dividing
[0015]
Next, as described above, the back surface of the
[0016]
When the
[0017]
Next, the resin (coating layer 25) coated on the surface of the
[0018]
Next, a second embodiment in which the above-described
In the second embodiment, first, a dividing groove having a depth corresponding to the finished thickness (for example, 50 μm) of each semiconductor chip is formed along the
[0019]
If the dividing
[0020]
Next, a protective member attaching step of attaching the
[0021]
When the
[0022]
When the
[0023]
Next, a resin removing step of removing the resin (coating layer 25) coated on the surface of the
[0024]
【The invention's effect】
According to the method for dividing a wafer level package according to the present invention, after forming a dividing groove having a depth corresponding to the finished thickness of each semiconductor chip along the street on the surface of the semiconductor wafer, the back surface of the semiconductor wafer is ground. When the dividing grooves are exposed, since the solder balls provided on the surface of the semiconductor wafer are embedded in the resin, the back surface of the semiconductor wafer can be ground without being affected by the solder balls. However, the semiconductor wafer does not break.
Further, according to the method for dividing a wafer level package according to the present invention, since the dividing grooves are filled with the resin, even if the grinding wheel reaches the dividing grooves in the dividing step, there is no step and the corners of the semiconductor chip are damaged. Never give.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a wafer level package processed according to the present invention.
FIG. 2 is an enlarged sectional view showing a part of the wafer level package shown in FIG. 1;
FIG. 3 is an explanatory view of a resin coating step in the dividing method according to the present invention.
FIG. 4 is an enlarged sectional view showing a part of the wafer level package on which a resin coating step has been performed.
FIG. 5 is an explanatory view of a dividing groove forming step in the dividing method according to the present invention.
FIG. 6 is an enlarged cross-sectional view showing a part of the wafer level package on which the dividing groove forming step has been performed.
FIG. 7 is an explanatory view of a protective member attaching step in the dividing method according to the present invention.
FIG. 8 is an explanatory diagram of a dividing step in the dividing method according to the present invention.
FIG. 9 is an enlarged cross-sectional view showing a part of a semiconductor chip in which a wafer level package is individually divided after a dividing step is performed.
FIG. 10 is an explanatory diagram of a transfer step in the dividing method according to the present invention.
FIG. 11 is an explanatory diagram of a resin removing step in the dividing method according to the present invention.
FIG. 12 is an enlarged sectional view showing a part of a wafer level package on which each processing step is performed in another embodiment of the dividing method according to the present invention.
[Explanation of symbols]
2: Semiconductor wafer 20: Semiconductor chip 21: Semiconductor wafer 22: Street 23: Circuit 24: Solder ball 25: Coating layer 26: Dividing groove 3: Spin coater 31: Spin coater chuck table 32: Spin coater nozzle 4: Cutting Apparatus 41: Chuck table 42 of cutting apparatus: Cutting means 421 of cutting apparatus: Cutting blade 5: Protective member 6: Grinding apparatus 61: Chuck table 62: Grinding means 621: Grinding wheel 7: Pickup frame 71: Protection sheet
Claims (4)
該半導体ウエーハの表面に該半田ボールが埋設する程度の厚さで樹脂を被覆する樹脂被覆工程と、
該半導体ウエーハの表面に該ストリートに沿って各半導体チップの仕上がり厚さに相当する深さの分割溝を形成する分割溝形成工程と、
該分割溝が形成された該半導体ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材を貼着した該半導体ウエーハの裏面を研削し分割溝を表出させて複数の半導体チップに分割する分割工程と、を含む、
ことを特徴とするウエーハレベルパッケージの分割方法。A wafer-level package in which a circuit is formed in each of a plurality of regions defined by a plurality of streets on a surface of a semiconductor wafer, and a wafer-level package having solder balls attached to the surface of each circuit is divided into semiconductor chips for each circuit. Is a division method of
A resin coating step of coating the resin with a thickness such that the solder balls are embedded on the surface of the semiconductor wafer;
A dividing groove forming step of forming a dividing groove having a depth corresponding to the finished thickness of each semiconductor chip along the street on the surface of the semiconductor wafer;
A protective member attaching step of attaching a protective member to the surface of the semiconductor wafer on which the division grooves are formed,
A grinding step of grinding the back surface of the semiconductor wafer to which the protective member is attached, exposing a dividing groove, and dividing the semiconductor wafer into a plurality of semiconductor chips.
A method for dividing a wafer-level package.
該半導体ウエーハの表面に該ストリートに沿って各半導体チップの仕上がり厚さに相当する深さの分割溝を形成する分割溝形成工程と、
該半導体ウエーハの表面に該半田ボールが埋設する程度の厚さで樹脂を被覆する樹脂被覆工程と、
樹脂が被覆された該半導体ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材を貼着した該半導体ウエーハの裏面を研削し分割溝を表出させて複数の半導体チップに分割する分割工程と、を含む、
ことを特徴とするウエーハレベルパッケージの分割方法。A wafer-level package in which a circuit is formed in each of a plurality of regions defined by a plurality of streets on a surface of a semiconductor wafer, and a wafer-level package having solder balls attached to the surface of each circuit is divided into semiconductor chips for each circuit. Is a division method of
A dividing groove forming step of forming a dividing groove having a depth corresponding to the finished thickness of each semiconductor chip along the street on the surface of the semiconductor wafer;
A resin coating step of coating the resin with a thickness such that the solder balls are embedded on the surface of the semiconductor wafer;
A protective member attaching step of attaching a protective member to the surface of the resin-coated semiconductor wafer,
A grinding step of grinding the back surface of the semiconductor wafer to which the protective member is attached, exposing a dividing groove, and dividing the semiconductor wafer into a plurality of semiconductor chips.
A method for dividing a wafer-level package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002277432A JP2004119468A (en) | 2002-09-24 | 2002-09-24 | Wafer-level package dividing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002277432A JP2004119468A (en) | 2002-09-24 | 2002-09-24 | Wafer-level package dividing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119468A true JP2004119468A (en) | 2004-04-15 |
Family
ID=32273028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002277432A Pending JP2004119468A (en) | 2002-09-24 | 2002-09-24 | Wafer-level package dividing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119468A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7939913B2 (en) | 2007-03-30 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device |
EP2737522A2 (en) * | 2011-07-29 | 2014-06-04 | Henkel IP & Holding GmbH | Dicing before grinding after coating |
JP2016001677A (en) * | 2014-06-12 | 2016-01-07 | 株式会社ディスコ | Wafer processing method |
JP2017005056A (en) * | 2015-06-08 | 2017-01-05 | 株式会社ディスコ | Wafer processing method |
JP2017112264A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
JP2017143131A (en) * | 2016-02-09 | 2017-08-17 | 株式会社ディスコ | Resin coating method of workpiece and working method of workpiece |
JP2018190855A (en) * | 2017-05-09 | 2018-11-29 | 株式会社ディスコ | Method for working wafer |
JP2020077709A (en) * | 2018-11-06 | 2020-05-21 | 株式会社ディスコ | Manufacturing method of semiconductor device with metal film |
-
2002
- 2002-09-24 JP JP2002277432A patent/JP2004119468A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7939913B2 (en) | 2007-03-30 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device |
US8143153B2 (en) | 2007-03-30 | 2012-03-27 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device |
US8937007B2 (en) | 2007-03-30 | 2015-01-20 | Fujitsu Semiconductor Limited | Semiconductor device |
EP2737522A2 (en) * | 2011-07-29 | 2014-06-04 | Henkel IP & Holding GmbH | Dicing before grinding after coating |
EP2737522A4 (en) * | 2011-07-29 | 2015-03-18 | Henkel IP & Holding GmbH | Dicing before grinding after coating |
JP2016001677A (en) * | 2014-06-12 | 2016-01-07 | 株式会社ディスコ | Wafer processing method |
JP2017005056A (en) * | 2015-06-08 | 2017-01-05 | 株式会社ディスコ | Wafer processing method |
JP2017112264A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
JP2017143131A (en) * | 2016-02-09 | 2017-08-17 | 株式会社ディスコ | Resin coating method of workpiece and working method of workpiece |
JP2018190855A (en) * | 2017-05-09 | 2018-11-29 | 株式会社ディスコ | Method for working wafer |
JP2020077709A (en) * | 2018-11-06 | 2020-05-21 | 株式会社ディスコ | Manufacturing method of semiconductor device with metal film |
JP7184458B2 (en) | 2018-11-06 | 2022-12-06 | 株式会社ディスコ | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH METAL FILM |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102251260B1 (en) | Wafer processing method | |
TWI664668B (en) | Methods for singulating semiconductor wafer | |
JP4343286B2 (en) | Manufacturing method of semiconductor device | |
TWI479553B (en) | Semiconductor die separation method and an array of blocks or rows of semiconductor die | |
TW521356B (en) | Method of manufacturing IC device packages | |
JP2001127206A (en) | Manufacturing method of chip-scale package and manufacturing method of ic chip | |
JP4544876B2 (en) | Manufacturing method of semiconductor device | |
JP2007027675A (en) | Semiconductor device, manufacturing method therefor, circuit substrate and electronic device | |
JP2008028325A (en) | Method of manufacturing semiconductor device | |
JPH03204954A (en) | Semiconductor device and manufacture thereof | |
CN101752273B (en) | Method of manufacturing semiconductor device | |
CN1645597B (en) | Semiconductor device and method of manufacturing same | |
JP2007048920A (en) | Method of manufacturing semiconductor device | |
JP2006261299A (en) | Semiconductor device and manufacturing method thereof | |
JP2008130704A (en) | Method of manufacturing semiconductor device | |
JP2008130706A (en) | Method of manufacturing semiconductor device | |
US7846776B2 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
JP2004119468A (en) | Wafer-level package dividing method | |
JP2005026311A (en) | Dicing film, flip chip mounting method, and semiconductor device | |
JP7187115B2 (en) | Wafer processing method | |
TWI782189B (en) | stripping method | |
JP2005166807A (en) | Method for manufacturing semiconductor element and method for segmenting substrate | |
JP2005191485A (en) | Semiconductor device | |
JP2014053350A (en) | Wafer processing method | |
JP2004158776A (en) | Method for producing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050506 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |