JP2004045641A

JP2004045641A - Encryption processing device and method therefor

Info

Publication number: JP2004045641A
Application number: JP2002201631A
Authority: JP
Inventors: Akira Tsuruga; 鶴賀　彰
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-07-10
Filing date: 2002-07-10
Publication date: 2004-02-12

Abstract

<P>PROBLEM TO BE SOLVED: To provide an encryption processing device and a method therefor which reduce the processing load on software by shortening the processing time for enciphering or deciphering data streams of character data or the like in an OFB mode or a CFB mode of a DES encryption system. <P>SOLUTION: In an initial cycle, initial data in an IV register 22 is taken into an IV data holding part 31, and arithmetic operation in a block cipher arithmetic part 11 is executed, and L2 upper bits of an arithmetic result are added to held data in an encryption data holding part 32 and the IV data holding part 31. In following processing, held data in the IV data holding part 31 and the encryption data holding part 32 are successively updated by the arithmetic result of the block cipher arithmetic part 11 in the same manner. This processing is repeated the number of times which is equal to the number of unit data of L2 bits included in input data S, and finally enciphered or deciphered data is obtained in a second data extraction part 52 by exclusive OR between extracted data and input data S. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は暗号処理装置およびその方法に係り、例えば、ＤＥＳ暗号などのブロック暗号化方式を用いた暗号処理装置およびその方法に関するものである。
【０００２】
【従来の技術】
デジタル・データの暗号化方式には様々な方式があるが、一定の長さを有したデータをそのブロック単位で暗号化するブロック暗号化方式のうち、現在最も広範に用いられている暗号化アルゴリズムとして、ＤＥＳ（ｄａｔａ　ｅｎｃｒｙｐｔｉｏｎ　ｓｔａｎｄａｒｄ）暗号が知られている。ＤＥＳ暗号は、米国標準暗号ＦＩＰＳ（ｆｅｄｅｒａｌ　ｉｎｆｏｒｍａｔｉｏｎ　ｐｒｏｃｅｓｓｉｎｇ　ｓｔａｎｄａｒｄ）４６−２において規定されている標準化された暗号である。
【０００３】
このＤＥＳ暗号では、ＦＩＰＳ８１において、４つの操作モード（ＥＣＢモード、ＣＢＣモード、ＯＦＢモードおよびＣＦＢモード）が定められている。
【０００４】
図２１は、ＥＣＢ（ｅｌｅｃｔｒｏｎｉｃ　ｃｏｄｅｂｏｏｋ）モードの概要を説明するための図である。
ＥＣＢモードでは、送信される６４ビットのメッセージＭが送信者側のＤＥＳ暗号演算部１ａにおいてＤＥＳ暗号化方式により暗号化されて、６４ビットの暗号文Ｃに変換される。この暗号文Ｃは、受信者側のＤＥＳ暗号演算部１ｂにおいてＤＥＳ暗号化方式により復号化されて、元のメッセージＭに復元される。
ＥＣＢモードは基本的な操作モードであり、構成が最も単純であるが、同一のメッセージＭが常に同一の暗号文Ｃに暗号化されてしまう弱点がある。
【０００５】
図２２は、ＣＢＣ（ｃｉｐｈｅｒ　ｂｌｏｃｋ　ｃｈａｉｎｉｎｇ）モードの概要を説明するための図である。
ＣＢＣモードでは、送信側のレジスタ２ａに前回送信された暗号文が保持されており、この保持された前回の暗号文とメッセージＭとの排他的論理和が演算回路３ａにおいて演算される。この演算結果がＤＥＳ暗号演算部１ａにおいて暗号化されることにより、暗号文Ｃが生成される。生成された暗号文Ｃはレジスタ２ａに保持され、次回送信されるメッセージとの排他的論理和の演算に用いられる。暗号文Ｃの受信側では、レジスタ２ｂに前回受信された暗号文が保持されており、この保持された暗号文と、その次に受信された暗号文ＣがＤＥＳ暗号演算部１ｂにおいて復号化されたデータとの排他的論理和が演算回路３ｂにおいて演算されることにより、元のメッセージＭが復元される。
【０００６】
図２３は、ＯＦＢ（ｏｕｔｐｕｔ　ｆｅｅｄｂａｃｋ）モードの概要を説明するための図である。
ＯＦＢモードでは、初期状態において６４ビットのＩＶ（ｉｎｉｔｉａｌ　ｖｅｃｔｏｒ）データがレジスタ２ａに保持され、このＩＶデータがＤＥＳ暗号演算部１ａにおいて暗号化されて、暗号化データＥが出力される。次いで、暗号化データＥの上位ｋ（ただしｋは１≦ｋ≦６４の整数を示す）ビット分のデータからデータ抽出部４ａにより乱数データＲが抽出され、これとメッセージＭとの排他的論理和が演算回路３ａにおいて演算される。この演算結果からｋビットの暗号文Ｃが得られる。また乱数データＲは、レジスタ２ａに保持されたＩＶデータの下位ビット側に付加され、その上位ｋビット分のデータが棄却される。こうしてできる６４ビットのデータがレジスタ２ａにおいて新たに保持されて、次回送信される暗号文の乱数データを生成するために用いられる。暗号文Ｃの受信側でも、送信側と同様な構成によって同一の乱数データＲが生成され、これと暗号文Ｃの排他的論理和の演算結果から、元のメッセージＭが復元される。
【０００７】
図２４は、ＣＦＢ（ｃｉｐｈｅｒ　ｆｅｅｄｂａｃｋ）モードの概要を説明するための図である。
ＣＦＢモードでは、レジスタに帰還されるデータが暗号文である点を除いて、ＯＦＢモードと同様の動作により暗号文が生成される。
すなわち、初期状態においてＩＶデータがレジスタ２ａに保持され、このＩＶデータがＤＥＳ暗号演算部１ａにおいて暗号化されて、暗号化データＥが出力される。次いで、暗号化データＥの上位ｋビット分のデータから乱数データＲが抽出され、これとｋビットのメッセージＭとの排他的論理和演算によって、ｋビットの暗号文Ｃが生成される。生成されたｋビットの暗号文Ｃは、レジスタ２ａに保持されたＩＶデータの下位ビット側に付加され、その上位ｋビット分のデータが棄却されて、レジスタ２ａに保持される。次回送信される暗号文の乱数データは、この更新されたデータを用いて生成される。
【０００８】
暗号文Ｃの受信側では、初期状態においてＩＶデータがレジスタ２ｂに保持され、このＩＶデータがＤＥＳ暗号演算部１ｂにおいて暗号化されて、暗号化データＥが出力される。次いで、暗号化データＥの上位のｋビット分のデータから乱数データＲが抽出され、これとｋビットの暗号文Ｃとの排他的論理和演算によって、ｋビットのメッセージＭが復元される。受信されたｋビットの暗号文Ｃは、レジスタ２ｂに保持されたＩＶデータの下位ビット側に付加され、その上位ｋビット分のデータが棄却されて、レジスタ２ｂに保持される。次回受信する暗号文との排他的論理和演算が行われる乱数データは、この更新されたデータを用いて生成される。
【０００９】
【発明が解決しようとする課題】
上述したＯＦＢモードおよびＣＦＢモードを用いれば、ＤＥＳ暗号の１ブロック単位である６４ビットよりもデータ長の短い単位で暗号化や復号化を行うことができる。例えば、文字単位の暗号化データで構成されるデータ・ストリームによってメッセージを伝送する場合に、送信側において供給された文字データを直ちに暗号化してデータ・ストリームに乗せることができる。また、これを受信側において直ちに復号化して文字データに復元することができる。したがって、ブロック単位で伝送が行われる他の操作モードに比べて、文字データなどの短いデータの暗号化や復号化を効率的に行うことが可能になるとともに、その処理時間を短縮することができる。
【００１０】
しかしながら、上述のようにデータ長の短い単位で暗号化や復号化を行うことができたとしても、このようなデータを複数連続的に暗号化または復号化する場合には、生成された複数の暗号化データや復号化データを順次処理する必要がある。例えば、生成されたデータがレジスタ等に順次出力される場合、レジスタに保持された前回のデータが次に出力されるデータによって上書きされてしまわなように、これを別の記憶媒体へ順次移動させる処理が必要になる。通常、このような処理はソフトウェアによって制御されており、データが生成される度にこうした処理を実行する必要がある。このため、暗号化や復号化に要する処理時間が長くなってしまう問題や、ソフトウェアの処理が複雑化してしまう問題が生じる。
【００１１】
また、ＯＦＢモードおよびＣＦＢモードの特徴として、ＤＥＳ暗号演算部から出力される６４ビットのデータのうち、上位の所定ビット分のデータ（上述の例ではｋビット分のデータ）が有効なデータとしてメッセージの暗号化や復号化に用いられるので、これらのモードとＥＣＢモードやＣＢＣモードとを併用する場合には、ＤＥＳ暗号の演算結果のうちの有効でないビットのデータを処理しないように制御する必要がある。このような制御も、一般的にソフトウェアで処理されるため、上述と同様に処理時間の増大やソフトウェアの複雑化などの問題が生じる。
【００１２】
本発明はかかる事情に鑑みてなされたものであり、その目的は、ブロック暗号化方式を用いて単位ブロック・データよりもデータ長の短い複数のデータを順次暗号化または復号化する場合において、処理時間をより短くすることができ、ソフトウェアによる処理の負担を軽減できる暗号処理装置およびその方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の観点に係る暗号処理装置は、供給される第１のデータ長のデータを、供給される鍵データに基づいて暗号化するブロック暗号演算手段と、上記第１のデータ長を有するデータの保持が可能な初期データ保持手段と、上記ブロック暗号演算手段において演算されたデータの上位ビット側から、上記第１のデータ長より短い第２のデータ長分のデータを抽出して、上記初期データ保持手段に保持されたデータの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して出力する第１のデータ抽出手段と、上記第１のデータ抽出手段から出力されるデータ、または供給される初期データを選択して上記初期データ保持手段に供給する第１の選択手段と、上記第２のデータ長より長い第３のデータ長を有するデータの保持が可能な暗号化データ保持手段と、上記ブロック暗号演算手段において演算されたデータの上位ビット側から上記第２のデータ長分のデータを抽出して、上記暗号化データ保持手段に保持されたデータの上位ビット側に付加し、当該付加後のデータの上位ビット側から上記第３のデータ長分のデータを抽出して出力する第２のデータ抽出手段と、上記第３のデータ長を有する入力データと上記第２のデータ抽出手段の出力データとを受けて、所定の論理演算を実行する論理演算手段と、初期サイクルにおいて、上記第１の選択手段に上記初期データを選択させて上記初期データ保持手段に保持させ、上記初期データ保持手段の当該保持データを上記ブロック暗号演算手段に供給して演算を実行させ、上記ブロック暗号演算手段の当該演算結果を受けて上記第２のデータ抽出手段から出力されるデータを上記暗号化データ保持手段に保持させ、上記ブロック暗号演算手段の当該演算結果を受けて上記第１のデータ抽出手段から出力されるデータを上記第１の選択手段に選択させて上記初期データ保持手段に保持させ、上記初期サイクルに続く処理において、上記第１の選択手段に上記第１のデータ抽出手段の出力データを選択させた状態で、上記第２のデータ長と上記第３のデータ長とに応じたサイクル数だけ、上記初期サイクルと同等の処理を反復させる制御手段とを有し、上記制御手段の最後の処理サイクルにおいて、上記ブロック演算手段の演算結果を受けて上記第２のデータ抽出手段から出力されるデータと上記入力データとが上記論理演算手段において演算された結果を、上記入力データに対応する暗号化データまたは復号化データとして出力する。
【００１４】
本発明の第１の観点に係る暗号処理装置によれば、上記初期サイクルでは、上記第１の選択手段において上記初期データが選択されて上記初期データ保持手段に保持され、当該保持データが上記ブロック暗号演算手段に供給されて上記鍵データに基づいた演算が実行される。上記ブロック暗号演算手段の当該演算結果は、上記第２のデータ抽出手段に供給され、これを受けて上記第２のデータ抽出手段から出力されるデータが上記暗号化データ保持手段に保持される。また、上記ブロック暗号演算手段の当該演算結果は上記第１のデータ抽出手段にも供給され、これを受けて上記第１のデータ抽出手段から出力されるデータは、上記第１の選択手段において選択されて上記初期データ保持手段に保持される。この保持データが、次回のサイクルにおいて上記ブロック暗号演算手段に供給される。上記初期サイクルに続く処理では、上記第１の選択手段において上記第１のデータ抽出手段の出力データが選択された状態で、上記第２のデータ長と上記第３のデータ長とに応じたサイクル数だけ、上記初期サイクルと同等の処理が反復される。当該処理の反復後、最後の処理サイクルにおいて上記ブロック演算手段の演算結果を受けて上記第２のデータ抽出手段から出力されるデータと、上記入力データとが上記論理演算手段において演算され、その演算結果が、上記入力データに対応する暗号化データまたは復号化データとして出力される。
【００１５】
また、上記第３のデータ長を有するデータの保持が可能な入力データ保持手段と、上記入力データ保持手段に保持されたデータを、上記第２のデータ長だけ下位ビット側にシフトさせるとともに、当該シフトによって最下位ビットからあふれるデータを上位ビット側へ戻すビット・ローテイト手段と、上記ビット・ローテイト手段に処理されたデータ、または供給される上記入力データを選択して上記入力データ保持手段に供給する第２の選択手段とを更に含んでも良い。この場合、上記論理演算手段は、上記入力データ保持手段に保持されたデータと上記第２のデータ抽出手段の出力データとを受けて上記所定の論理演算を実行し、上記制御手段は、上記初期サイクルにおいて、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、上記入力データ保持手段の当該保持データに対して上記ビット・ローテイト手段の処理を行わせ、当該処理後のデータを上記第２の選択手段に選択させて上記入力データ保持手段に保持させ、上記初期サイクルに続く処理サイクルにおいて、上記ビット・ローテイト手段に処理されたデータを上記第２の選択手段に選択させて上記入力データ保持手段に保持させても良い。
【００１６】
上記の構成によれば、上記初期サイクルでは、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持され、当該保持データに対して上記ビット・ローテイト手段の処理が行なわれ、当該処理後のデータが上記第２の選択手段に選択されて上記入力データ保持手段に保持される。上記初期サイクルに続く処理サイクルでは、上記ビット・ローテイト手段に処理されたデータが上記第２の選択手段に選択されて上記入力データ保持手段に保持され、これにより、上記入力データ保持手段の保持データは上記ビット・ローテイト手段における処理後のデータに順次更新される。
この各処理サイクルにおいて、上記ブロック演算手段の演算結果を受けて上記第２のデータ抽出手段から出力されるデータと上記入力データ保持手段に保持されたデータとが上記論理演算手段において演算され、その演算結果のうち、少なくとも上記第２のデータ長分のデータが、上記入力データに含まれる１つまたは複数の第２のデータ長を有した単位データに対応する暗号化データまたは復号化データとして出力される。
【００１７】
本発明の第２の観点に係る暗号処理装置は、供給される第１のデータ長のデータを、供給される鍵データに基づいて暗号化するブロック暗号演算手段と、上記第１のデータ長を有するデータの保持が可能な初期データ保持手段と、供給されるデータの上位ビット側から第２のデータ長分のデータを抽出して、上記初期データ保持手段に保持されたデータの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して出力する第１のデータ抽出手段と、上記第１のデータ抽出手段から出力されるデータ、または供給される初期データを選択して上記初期データ保持手段に供給する第１の選択手段と、上記第２のデータ長より長い第３のデータ長を有するデータの保持が可能な暗号化データ保持手段および入力データ保持手段と、上記ブロック暗号演算手段において演算されたデータの上位ビット側から上記第２のデータ長分のデータを抽出して、上記暗号化データ保持手段に保持されたデータの上位ビット側に付加し、当該付加後のデータの上位ビット側から上記第３のデータ長分のデータを抽出して出力する第２のデータ抽出手段と、上記入力データ保持手段に保持されたデータを、上記第２のデータ長だけ下位ビット側にシフトさせるとともに、当該シフトによって最下位ビットからあふれるデータを上位ビット側へ戻すビット・ローテイト手段と、上記ビット・ローテイト手段に処理されたデータ、または上記第３のデータ長を有した入力データを選択して上記入力データ保持手段に供給する第２の選択手段と、上記入力データ保持手段に保持されたデータと上記第２のデータ抽出手段の出力データとを受けて、所定の論理演算を実行する第１の論理演算手段と、上記入力データ保持手段に保持されたデータと上記ブロック暗号演算手段において演算されたデータとを受けて、上記所定の論理演算を実行する第２の論理演算手段と、上記入力データ保持手段に保持されたデータ、または上記第２の論理演算手段において演算されたデータを選択して上記第１のデータ抽出手段に供給する第３の選択手段と、第１の操作モードの暗号化処理を行う場合、その初期サイクルにおいて、上記第１の選択手段に上記初期データを選択させて上記初期データ保持手段に保持させ、上記初期データ保持手段の当該保持データを上記ブロック暗号演算手段に供給して演算を実行させ、上記ブロック暗号演算手段の当該演算結果を受けて上記第２のデータ抽出手段から出力されるデータを上記暗号化データ保持手段に保持させ、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、上記入力データ保持手段の当該保持データに対して上記ビット・ローテイト手段の処理を行わせ、当該処理後のデータを上記第２の選択手段に選択させて上記入力データ保持手段に保持させ、上記入力データ保持手段の当該保持データと上記ブロック暗号演算手段の当該演算結果とを受けた上記第２の論理演算手段の演算結果を上記第３の選択手段に選択させて上記第１のデータ抽出手段に供給させ、当該供給データを受けて上記第１のデータ抽出手段から出力されるデータを上記第１の選択手段に選択させて上記初期データ保持手段に保持させ、当該初期サイクルに続く処理において、上記第１の選択手段に上記第１のデータ抽出手段の出力データを、上記第２の選択手段に上記ビット・ローテイト手段の処理データをそれぞれ選択させた状態で、上記第２のデータ長と上記第３のデータ長とに応じたサイクル数だけ、上記初期サイクルと同等の処理を反復させ、上記第１の操作モードの復号化処理を行う場合には、その初期サイクルにおいて、上記第１の選択手段に上記初期データを選択させて上記初期データ保持手段に保持させ、上記初期データ保持手段の当該保持データを上記ブロック暗号演算手段に供給して演算を実行させ、上記ブロック暗号演算手段の当該演算結果を受けて上記第２のデータ抽出手段から出力されるデータを上記暗号化データ保持手段に保持させ、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、上記入力データ保持手段の当該保持データに対して上記ビット・ローテイト手段の処理を行わせ、当該処理後のデータを上記第２の選択手段に選択させて上記入力データ保持手段に保持させ、当該保持データを上記第３の選択手段に選択させて上記第１のデータ抽出手段に供給させ、当該供給データを受けて上記第１のデータ抽出手段から出力されるデータを上記第１の選択手段に選択させて上記初期データ保持手段に保持させ、当該初期サイクルに続く処理において、上記第１の選択手段に上記第１のデータ抽出手段の出力データを、上記第２の選択手段に上記ビット・ローテイト手段の処理データをそれぞれ選択させた状態で、上記第２のデータ長と上記第３のデータ長とに応じたサイクル数だけ、当該初期サイクルと同等の処理を反復させる制御手段とを有し、上記制御手段の各処理サイクルにおいて、上記ブロック演算手段の演算結果を受けて上記第２のデータ抽出手段から出力されるデータと、上記入力データ保持手段に保持された上記ビット・ローテイト手段の処理後のデータとが上記第１の論理演算手段において演算された結果のうち、少なくとも上記第２のデータ長分のデータを、上記入力データに含まれる１つまたは複数の第２のデータ長を有した単位データに対応する暗号化データまたは復号化データとして出力する。
【００１８】
本発明の第２の観点に係る暗号処理装置によれば、第１の操作モードの暗号化処理が行われる場合、その初期サイクルでは、上記第１の選択手段において上記初期データが選択されて上記初期データ保持手段に保持され、当該保持データが上記ブロック暗号演算手段に供給されて演算が実行される。上記ブロック暗号演算手段の当該演算結果を受けて上記第２のデータ抽出手段から出力されるデータは、上記暗号化データ保持手段に保持される。一方、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持され、当該保持データに対して上記ビット・ローテイト手段の処理が行われ、当該処理後のデータが上記第２の選択手段において選択されて上記入力データ保持手段に保持される。上記入力データ保持手段の当該保持データと上記ブロック暗号演算手段の当該演算結果とを受けて、上記第２の論理演算手段において所定の論理演算が実行され、その演算結果が、上記第３の選択手段において選択されて上記第１のデータ抽出手段に供給される。当該供給データを受けて上記第１のデータ抽出手段から出力されるデータは、上記第１の選択手段において選択されて上記初期データ保持手段に保持され、次のサイクルにおいて上記ブロック暗号演算手段に供給される。当該初期サイクルに続く処理では、上記第１の選択手段において上記第１のデータ抽出手段の出力データが、上記第２の選択手段において上記ビット・ローテイト手段の処理データがそれぞれ選択された状態で、上記第２のデータ長と上記第３のデータ長とに応じたサイクル数だけ、上記初期サイクルと同等の処理が反復される。
また、上記第１の操作モードの復号化処理が行われる場合、その初期サイクルでは、上記第１の選択手段において上記初期データが選択されて上記初期データ保持手段に保持され、当該保持データが上記ブロック暗号演算手段に供給されて演算が実行される。上記ブロック暗号演算手段の当該演算結果を受けて上記第２のデータ抽出手段から出力されるデータは、上記暗号化データ保持手段に保持される。一方、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持され、当該保持データに対して上記ビット・ローテイト手段の処理が行われ、当該処理後のデータが上記第２の選択手段において選択されて上記入力データ保持手段に保持される。上記入力データ保持手段の当該保持データが、上記第３の選択手段において選択されて上記第１のデータ抽出手段に供給され、当該供給データを受けて上記第１のデータ抽出手段から出力されるデータが、上記第１の選択手段において選択されて上記初期データ保持手段に保持され、次のサイクルにおいて上記ブロック暗号演算手段に供給される。当該初期サイクルに続く処理では、上記第１の選択手段において上記第１のデータ抽出手段の出力データが、上記第２の選択手段において上記ビット・ローテイト手段の処理データがそれぞれ選択された状態で、上記第２のデータ長と上記第３のデータ長とに応じたサイクル数だけ、当該初期サイクルと同等の処理が反復される。
上記制御手段の各処理サイクルにおいて、上記ブロック演算手段の演算結果を受けて上記第２のデータ抽出手段から出力されるデータと、上記入力データ保持手段に保持された上記ビット・ローテイト手段の処理後のデータとが上記第１の論理演算手段において演算され、その演算結果のうち、少なくとも上記第２のデータ長分のデータが、上記単位データに対応する暗号化データまたは復号化データとして出力される。
【００１９】
また、上記第３の選択手段が、上記ブロック暗号演算手段の演算結果を選択して上記第１のデータ抽出手段に供給可能であり、上記制御手段が、第２の操作モードの暗号化処理または復号化処理を行う場合において、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、その初期サイクルにおいて、上記第１の選択手段に上記初期データを選択させて上記初期データ保持手段に保持させ、上記初期データ保持手段の当該保持データを上記ブロック暗号演算手段に供給して演算を実行させ、上記ブロック暗号演算手段の当該演算結果を受けて上記第２のデータ抽出手段から出力されるデータを上記暗号化データ保持手段に保持させ、上記ブロック暗号演算手段の当該演算結果を上記第３の選択手段に選択させて上記第１のデータ抽出手段に供給させ、当該供給データを受けて上記第１のデータ抽出手段から出力されるデータを上記第１の選択手段に選択させて上記初期データ保持手段に保持させ、上記初期サイクルに続く処理において、上記第１の選択手段に上記第１のデータ抽出手段の出力データを選択させた状態で、上記第１のデータ長と上記第２のデータ長とに応じたサイクル数だけ、上記初期サイクルと同等の処理を反復させても良い。
【００２０】
上記の構成によれば、第２の操作モードの暗号化処理または復号化処理が行われる場合、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持される。初期サイクルでは、上記第１の選択手段において上記初期データが選択されて上記初期データ保持手段に保持され、当該保持データが上記ブロック暗号演算手段に供給されて演算が実行される。上記ブロック暗号演算手段の当該演算結果を受けて上記第２のデータ抽出手段から出力されるデータは、上記暗号化データ保持手段に保持される。また、上記ブロック暗号演算手段の当該演算結果が上記第３の選択手段において選択されて、上記第１のデータ抽出手段に供給される。この供給データを受けて上記第１のデータ抽出手段から出力されるデータが、上記第１の選択手段において選択されて上記初期データ保持手段に保持される。上記初期サイクルに続く処理では、上記第１の選択手段において上記第１のデータ抽出手段の出力データが選択された状態で、上記第１のデータ長と上記第２のデータ長とに応じたサイクル数だけ、上記初期サイクルと同等の処理が反復される。
最後の処理サイクルにおいて、上記ブロック演算手段の演算結果を受けて上記第２のデータ抽出手段から出力されるデータと上記入力データ保持手段に保持された入力データとが上記第１の論理演算手段において演算され、その演算結果が、上記入力データに対応する暗号化データまたは復号化データとして出力される。
【００２１】
また、上記制御手段は、上記第２の操作モードの暗号化処理または復号化処理を行う場合、上記初期サイクルにおいて、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、上記入力データ保持手段の当該保持データに対して上記ビット・ローテイト手段の処理を行わせ、当該処理後のデータを上記第２の選択手段に選択させて上記入力データ保持手段に保持させ、上記初期サイクルに続く処理サイクルにおいて、上記ビット・ローテイト手段に処理されたデータを上記第２の選択手段に選択させて上記入力データ保持手段に保持させても良い。
【００２２】
上記の構成によれば、上記第２の操作モードの暗号化処理または復号化処理が行われる場合、上記初期サイクルでは、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持され、当該保持データに対して上記ビット・ローテイト手段の処理が行われ、当該処理後のデータが上記第２の選択手段に選択されて上記入力データ保持手段に保持される。上記初期サイクルに続く処理サイクルでは、上記ビット・ローテイト手段に処理されたデータが上記第２の選択手段において選択されて上記入力データ保持手段に保持され、これにより、上記入力データ保持手段の保持データは上記ビット・ローテイト手段における処理後のデータに順次更新される。
この各処理サイクルにおいて、上記ブロック演算手段の演算結果を受けて上記第２のデータ抽出手段から出力されるデータと上記入力データ保持手段に保持されたデータとが上記第１の論理演算手段において演算され、その演算結果のうち、少なくとも上記第２のデータ長分のデータが、上記入力データに含まれる１つまたは複数の第２のデータ長を有した単位データに対応する暗号化データまたは復号化データとして出力される。
【００２３】
さらに、上記初期データ保持手段に保持されたデータ、または上記入力データ保持手段に保持されたデータを選択して上記ブロック暗号演算手段に供給する第４の選択手段と、上記第１の論理演算手段において演算されたデータ、または上記ブロック暗号演算手段において演算されたデータを選択して出力する第５の選択手段とを更に含んでも良い。この場合、上記ブロック暗号演算手段は、供給されるデータの暗号化演算または復号化演算を行い、上記制御手段は、第３の操作モードの暗号化処理または復号化処理を行う場合、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、上記第４の選択手段に上記入力データ保持手段の当該保持データを選択させて上記ブロック暗号演算手段に供給し、その演算を実行させ、上記ブロック暗号演算手段の当該演算結果を上記第５の選択手段に選択させて出力させ、上記第１の操作モードまたは上記第２の操作モードの処理を行う場合には、上記初期データ保持手段の保持データを上記第４の選択手段に選択させて上記ブロック暗号演算手段に供給させるとともに、上記第１の論理演算手段の演算データを上記第５の選択手段に選択させて出力させても良い。
【００２４】
上記の構成によれば、第３の操作モードの暗号化処理または復号化処理が行われる場合、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持され、上記第４の選択手段において上記入力データ保持手段の当該保持データが選択されて上記ブロック暗号演算手段に供給される。この供給データを受けた上記ブロック暗号演算手段において暗号化演算または復号化演算が実行され、その演算結果が上記第５の選択手段において選択されて出力される。一方、上記第１の操作モードまたは上記第２の操作モードの処理が行われる場合には、上記初期データ保持手段の保持データが上記第４の選択手段において選択されて上記ブロック暗号演算手段に供給されるとともに、上記第１の論理演算手段の演算データが上記第５の選択手段において選択されて出力される。
【００２５】
また、上記初期データ保持手段に保持されたデータと上記入力データ保持手段に保持されたデータとを受けて、上記所定の論理演算を実行する第３の論理演算手段と、上記初期データ保持手段に保持されたデータと上記ブロック暗号演算手段において演算されたデータとを受けて、上記所定の論理演算を実行する第４の論理演算手段とを更に含んでも良い。そして、上記第４の選択手段が、上記第３の論理演算手段において演算されたデータを選択して上記ブロック暗号演算手段に供給可能であり、上記第５の選択手段が、上記第４の論理演算手段において演算されたデータを選択して出力可能であっても良い。さらに、上記制御手段は、第４の操作モードの暗号化処理を行う場合、その初期サイクルにおいて、上記第１の選択手段に上記初期データを選択させて上記初期データ保持手段に保持させ、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、上記初期データ保持手段の当該保持データと上記入力データ保持手段の当該保持データとを受けた上記第３の論理演算手段の演算結果を上記第４の選択手段に選択させて上記ブロック暗号演算手段に供給し、その演算を実行させ、上記ブロック暗号演算手段の当該演算結果を上記第５の選択手段に選択させて出力させ、上記ブロック暗号演算手段の当該演算結果を上記第３の選択手段に選択させて上記第１のデータ抽出手段に供給させ、上記第１のデータ抽出手段に当該供給データの上記第１のデータ長分のデータを抽出させ、上記第１のデータ抽出手段の当該抽出データを上記第１の選択手段に選択させて上記初期データ保持手段に保持させ、当該初期サイクルに続く処理サイクルにおいて、上記第１の選択手段に上記第１のデータ抽出手段の抽出データを選択させた状態で、当該初期サイクルと同等の処理を実行させ、上記第４の操作モードの復号化処理を行う場合には、その初期サイクルにおいて、上記第１の選択手段に上記初期データを選択させて上記初期データ保持手段に保持させ、上記第２の選択手段に上記入力データを選択させて上記入力データ保持手段に保持させ、上記入力データ保持手段の当該保持データを上記第４の選択手段に選択させて上記ブロック暗号演算手段に供給し、その演算を実行させ、上記ブロック暗号演算手段の当該演算結果と上記初期データ保持手段の当該保持データとを受けた上記第４の論理演算手段の演算結果を上記第５の選択手段に選択させて出力させ、上記入力データ保持手段の当該保持データを上記第３の選択手段に選択させて上記第１のデータ抽出手段に供給させ、上記第１のデータ抽出手段に当該供給データの上記第１のデータ長分のデータを抽出させ、上記第１のデータ抽出手段の当該抽出データを上記第１の選択手段に選択させて上記初期データ保持手段に保持させ、当該初期サイクルに続く処理サイクルにおいて、上記第１の選択手段に上記第１のデータ抽出手段の抽出データを選択させた状態で、当該初期サイクルと同等の処理を実行させても良い。
【００２６】
上記の構成によれば、第４の操作モードの暗号化処理が行われる場合、その初期サイクルでは、上記第１の選択手段において上記初期データが選択されて上記初期データ保持手段に保持される。また、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持される。上記初期データ保持手段の当該保持データと上記入力データ保持手段の当該保持データとを受けて、上記第３の論理演算手段において所定の論理演算が実行され、その演算結果が上記第４の選択手段において選択されて上記ブロック暗号演算手段に供給さる。当該供給データを受けて上記ブロック暗号演算手段において暗号化演算が実行され、その演算結果が上記第５の選択手段において選択されて出力される。また、上記ブロック暗号演算手段の当該演算結果は上記第３の選択手段において選択されて上記第１のデータ抽出手段に供給され、上記第１のデータ抽出手段において当該供給データの上記第１のデータ長分のデータが抽出される。上記第１のデータ抽出手段の当該抽出データが上記第１の選択手段において選択されて上記初期データ保持手段に保持される。当該初期サイクルに続く処理サイクルでは、上記第１の選択手段において上記第１のデータ抽出手段の抽出データが選択された状態で、当該初期サイクルと同等の処理が実行される。
また、上記第４の操作モードの復号化処理が行われる場合、その初期サイクルでは、上記第１の選択手段において上記初期データが選択されて上記初期データ保持手段に保持される。また、上記第２の選択手段において上記入力データが選択されて上記入力データ保持手段に保持される。上記入力データ保持手段の当該保持データが上記第４の選択手段において選択されて上記ブロック暗号演算手段に供給され、暗号化演算が実行される。上記ブロック暗号演算手段の当該演算結果と上記初期データ保持手段の当該保持データとを受けて上記第４の論理演算手段において所定の論理演算が実行され、その演算結果が上記第５の選択手段において選択されて出力される。また、上記入力データ保持手段の当該保持データは、上記第３の選択手段において選択されて上記第１のデータ抽出手段に供給され、上記第１のデータ抽出手段において当該供給データの上記第１のデータ長分のデータが抽出される。上記第１のデータ抽出手段の当該抽出データが上記第１の選択手段において選択されて上記初期データ保持手段に保持される。当該初期サイクルに続く処理サイクルでは、上記第１の選択手段において上記第１のデータ抽出手段の抽出データが選択された状態で、当該初期サイクルと同等の処理が実行される。
【００２７】
本発明の第３の観点に係る暗号処理方法は、第１のデータ長を有する初期データを初期データ保持装置に保持させ、与えられた鍵データに基づいて、当該初期データを暗号化する第１のステップと、上記第１のステップにおいて暗号化されたデータの上位ビット側から、上記第１のデータ長より短い第２のデータ長分のデータを抽出し、当該抽出データを上位ビットとした、上記第２のデータ長より長い第３のデータ長を有するデータを生成して、暗号化データ保持装置に保持させる第２のステップと、上記第１のステップにおいて暗号化されたデータの上位ビット側から上記第２のデータ長分のデータを抽出して、上記初期データ保持装置に保持された初期データの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して、上記初期データ保持装置に保持された初期データを当該抽出データに更新する第３のステップとを含んだ初期ステップに続けて、上記初期データ保持装置に保持されたデータを、上記鍵データに基づいて暗号化する第４のステップと、上記第４のステップにおいて暗号化されたデータの上位ビット側から上記第２のデータ長分のデータを抽出して、上記暗号化データ保持装置に保持されたデータの上位ビット側に付加し、当該付加後のデータの上位ビット側から上記第３のデータ長分のデータを抽出して、上記暗号化データ保持装置に保持されたデータを当該抽出データに更新する第５のステップと、上記第４のステップにおいて暗号化されたデータの上位ビット側から上記第２のデータ長分のデータを抽出して、上記初期データ保持装置に保持されたデータの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して、上記初期データ保持装置に保持されたデータを当該抽出データに更新する第６のステップとを含んだ反復ステップを、上記第２のデータ長と上記第３のデータ長とに応じた回数だけ反復し、最後の上記第５のステップにおいて抽出される上記第３のデータ長のデータと、上記第３のデータ長を有する入力データとに所定の論理演算を行って、当該入力データに対応した暗号化データまたは復号化データを生成する。
【００２８】
本発明の第４の観点に係る暗号処理方法は、第１のデータ長を有する初期データを初期データ保持装置に保持させ、与えられた鍵データに基づいて、当該初期データを暗号化する第１のステップと、第３のデータ長を有する入力データを、上記第１のデータ長および上記第３のデータ長より短い第２のデータ長だけ下位ビット側にシフトさせるとともに、当該シフトによって最下位ビットからあふれるデータを上位ビット側へ戻す処理を行い、当該処理後のデータを入力データ保持装置に保持させる第２のステップと、上記第１のステップにおいて暗号化されたデータの上位ビット側から上記第２のデータ長分のデータを抽出し、当該抽出データを上位ビットとした上記第３のデータ長を有するデータを生成して、暗号化データ保持装置に保持させる第３のステップと、上記第１のステップにおいて暗号化されたデータと、上記入力データ保持装置に保持されたデータとに所定の論理演算を行い、当該演算結果の上位ビット側から上記第２のデータ長分のデータを抽出して、上記初期データ保持装置に保持された初期データの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して、上記初期データ保持装置に保持された初期データを当該抽出データに更新する第４のステップと、上記入力データ保持装置に保持されたデータと、上記第３のステップで生成された上記第３のデータ長を有するデータとに上記所定の論理演算を行って、上記入力データに含まれる上記第２のデータ長を有した単位データに対応する暗号化データを生成する第５のステップとを含んだ初期ステップに続けて、上記初期データ保持装置に保持されたデータを、上記鍵データに基づいて暗号化する第６のステップと、上記入力データ保持装置に保持されたデータを、上記第２のデータ長だけ下位ビット側にシフトさせるとともに、当該シフトによって最下位ビットからあふれるデータを上位ビット側へ戻す処理を行い、上記入力データ保持装置に保持されたデータを当該処理後のデータに更新する第７のステップと、上記第６のステップにおいて暗号化されたデータの上位ビット側から第２のデータ長分のデータを抽出して、上記暗号化データ保持装置に保持されたデータの上位ビット側に付加し、当該付加後のデータの上位ビット側から上記第３のデータ長分のデータを抽出して、上記暗号化データ保持装置に保持されたデータを当該抽出データに更新する第８のステップと、上記第６のステップにおいて暗号化されたデータと、上記入力データ保持装置の上記更新されたデータとに上記所定の論理演算を行い、当該演算結果の上位ビット側から第２のデータ長分のデータを抽出して、上記初期データ保持装置に保持されたデータの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して、上記初期データ保持装置に保持されたデータを当該抽出データに更新する第９のステップと、上記入力データ保持装置の上記更新されたデータと、上記第８のステップで抽出された上記第３のデータ長を有するデータとに上記所定の論理演算を行って、少なくとも１つの上記単位データに対応する暗号化データを生成する第１０のステップとを含んだ反復ステップを、上記第２のデータ長と上記第３のデータ長とに応じた回数だけ反復する。
【００２９】
本発明の第５の観点に係る暗号処理方法は、第１のデータ長を有する初期データを初期データ保持装置に保持させ、与えられた鍵データに基づいて、当該初期データを暗号化する第１のステップと、第３のデータ長を有する暗号化された入力データを、上記第１のデータ長および上記第３のデータ長より短い第２のデータ長だけ下位ビット側にシフトさせるとともに、当該シフトによって最下位ビットからあふれるデータを上位ビット側へ戻す処理を行い、当該処理後のデータを入力データ保持装置に保持させる第２のステップと、上記第１のステップにおいて暗号化されたデータの上位ビット側から上記第２のデータ長分のデータを抽出し、当該抽出データを上位ビットとした上記第３のデータ長を有するデータを生成して、暗号化データ保持装置に保持させる第３のステップと、上記入力データ保持装置に保持されたデータの上位ビット側から上記第２のデータ長分のデータを抽出して、上記初期データ保持装置に保持された初期データの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して、上記初期データ保持装置に保持された初期データを当該抽出データに更新する第４のステップと、上記入力データ保持装置に保持されたデータと、上記第３のステップで生成された上記第３のデータ長を有するデータとに所定の論理演算を行って、上記入力データに含まれる上記第２のデータ長を有した単位データに対応する復号化データを生成する第５のステップとを含んだ初期ステップに続けて、上記初期データ保持装置に保持されたデータを、上記鍵データに基づいて暗号化する第６のステップと、上記入力データ保持装置に保持されたデータを、上記第２のデータ長だけ下位ビット側にシフトさせるとともに、当該シフトによって最下位ビットからあふれるデータを上位ビット側へ戻す処理を行い、上記入力データ保持装置に保持されたデータを当該処理後のデータに更新する第７のステップと、上記第６のステップにおいて暗号化されたデータの上位ビット側から第２のデータ長分のデータを抽出して、上記暗号化データ保持装置に保持されたデータの上位ビット側に付加し、当該付加後のデータの上位ビット側から上記第３のデータ長分のデータを抽出して、上記暗号化データ保持装置に保持されたデータを当該抽出データに更新する第８のステップと、上記入力データ保持装置の上記更新されたデータの上位ビット側から第２のデータ長分のデータを抽出して、上記初期データ保持装置に保持されたデータの下位ビット側に付加し、当該付加後のデータの下位ビット側から上記第１のデータ長分のデータを抽出して、上記初期データ保持装置に保持されたデータを当該抽出データに更新する第９のステップと、上記入力データ保持装置の上記更新されたデータと、上記第８のステップで抽出された上記第３のデータ長を有するデータとに上記所定の論理演算を行って、少なくとも１つの上記単位データに対応する復号化データを生成する第１０のステップとを含んだ反復ステップを、上記第２のデータ長と上記第３のデータ長とに応じた回数だけ反復する。
【００３０】
【発明の実施の形態】
以下、本発明の３つの実施形態について、図面を参照しながら説明する。
【００３１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る暗号処理装置の構成例を示すブロック図である。
図１に示す暗号処理装置は、ブロック暗号演算部１１、入力レジスタ２１、ＩＶレジスタ２２、出力レジスタ２３、データ長設定レジスタ２４、ＩＶデータ保持部３１、暗号化データ保持部３２、第１の選択部４１、第１のデータ抽出部５１、第２のデータ抽出部５２および制御部７１を有する。
ブロック暗号演算部１１は、本発明のブロック暗号演算手段の一実施形態である。
ＩＶデータ保持部３１は、本発明の初期データ保持手段の一実施形態である。
暗号化データ保持部３２は、本発明の暗号化データ保持手段の一実施形態である。
第１の選択部４１は、本発明の第１の選択手段の一実施形態である。
第１のデータ抽出部５１は、本発明の第１のデータ抽出手段の一実施形態である。
第２のデータ抽出部５２は、本発明の第２のデータ抽出手段の一実施形態である。
第１の論理演算部６１は、本発明の論理演算手段および第１の論理演算手段の一実施形態である。
制御部７１は、本発明の制御手段の一実施形態である。
【００３２】
ブロック暗号演算部１１は、供給される所定データ長のデータを、供給される鍵データに基づいて暗号化するユニットである。例えば、ＤＥＳ暗号化方式に基づいて６４ビットを１ブロック単位とする暗号化の演算を行う。以降の説明では、このブロック暗号演算部１１における暗号化の単位となるデータ長（第１のデータ長）をＬ１ビットとする。
【００３３】
入力レジスタ２１は、暗号化または復号化の対象となるデータＳを保持する。この入力レジスタ２１に保持される入力データのデータ長は、ブロック暗号演算部１１の処理単位であるＬ１ビットと等しくても良いし、これより長くても良い。以降の説明では、この入力レジスタ２１に暗号化または復号化の対象として保持されるデータのデータ長（第３のデータ長）をＬ３ビットとする。
【００３４】
ＩＶレジスタ２２は、連続した暗号化または復号化が行われる際の初期の処理サイクルにおいて用いられるＬ１ビットのデータ（以降、ＩＶデータと呼ぶ）を保持する。
【００３５】
出力レジスタ２３は、暗号化または復号化の結果として生成されたデータＲを保持する。
【００３６】
データ長設定レジスタ２４は、暗号化または復号化の単位となるデータ長（第２のデータ長）を設定するためのデータを保持する。このデータ長は、ブロック暗号演算部１１における暗号化の単位となるＬ１ビットのデータ長、および入力レジスタから供給されるＬ３ビットのデータ長よりも短い必要がある。以降の説明では、この第２のデータ長をＬ２ビットとする。
【００３７】
図２は、入力レジスタ２１に保持されるデータと出力レジスタ２３に保持されるデータとの対応関係を説明するための図である。
図２Ａの例は、データ長設定レジスタ２４に”Ｌ２＝１ビット”が設定された場合の例を示す。”Ｌ２＝１ビット”の場合、後述するように、ブロック暗号演算部１１において暗号化演算が１回行われる度に１ビットの暗号化データまたは復号化データが生成されるので、入力レジスタ２１に６４ビットのデータが保持されていれば、６４個の暗号化データまたは復号化データの連続生成が可能となる。この場合、入力レジスタ２１に保持される演算前のデータ（Ｓ０，…，Ｓ６３）と、出力レジスタ２３に保持される演算後のデータ（Ｒ０，…，Ｒ６３）とは、ビットごとに１対１に対応する。
図２Ｂの例は、データ長設定レジスタ２４に”Ｌ２＝８ビット”が設定された場合の例を示す。”Ｌ２＝８ビット”の場合には、ブロック暗号演算部１１において暗号化演算が１回行われる度に８ビットの暗号化データまたは復号化データが生成されるので、入力レジスタ２１に６４ビットのデータが保持されていれば、８個の暗号化データまたは復号化データの連続生成が可能となる。この場合、入力レジスタ２１に保持される演算前のデータ（Ｓ０，…，Ｓ７）と、出力レジスタ２３に保持される演算後のデータ（Ｒ０，…，Ｒ７）とは、８ビットのブロックごとに１対１に対応している。
【００３８】
ＩＶデータ保持部３１は、暗号化または復号化の際に用いられるＬ１ビットのデータを保持する。後述するように、ＩＶデータ保持部３１は初期の処理サイクルにおいてＩＶレジスタ２２から供給されるＬ１ビットのＩＶデータを保持するが、これに続く処理サイクルにおいては、第１のデータ抽出部５１において抽出されたＬ１ビットのデータを保持する。
このＩＶデータ保持部３１において保持されるデータは、ブロック暗号演算部１１および第１のデータ抽出部５１に供給される。
【００３９】
暗号化データ保持部３２は、第２のデータ抽出部５２において抽出されたデータを保持する。この暗号化データ保持部３２に保持されるデータは、第２のデータ抽出部５２に供給される。
【００４０】
第１の選択部４１は、制御部７１からの図示しない制御信号に応じて、ＩＶレジスタ２２に保持されたＩＶデータまたは第１のデータ抽出部５１からの出力データを選択し、この選択したデータをＩＶデータ保持部３１に出力する。
【００４１】
第１のデータ抽出部５１は、ブロック暗号演算部１１において演算されたデータの上位ビット側からＬ２ビット分のデータを抽出して、ＩＶデータ保持部３１に保持されたデータの下位ビット側に付加し、この付加後の（Ｌ１＋Ｌ２）ビットのデータの下位ビット側からＬ１ビット分のデータを抽出して、第１の選択部４１に出力する。
【００４２】
第２のデータ抽出部５２は、ブロック暗号演算ブロック暗号演算部１１において演算されたデータの上位ビット側からＬ２ビット分のデータを抽出して、暗号化データ保持部３２に保持されたデータの上位ビット側に付加し、この付加後の（Ｌ３＋Ｌ２）ビットのデータの上位ビット側からＬ３ビットのデータを抽出して、暗号化データ保持部３２および第１の論理演算部６１に出力する。
【００４３】
第１の論理演算部６１は、入力レジスタ２１から供給されるデータと、第２のデータ抽出部５２から出力されるデータとを受けて、所定の論理演算、例えば各ビット同士の排他的論理和を実行する。
【００４４】
制御部７１は、データ長設定レジスタ２４に設定された値に応じて、第１のデータ抽出部５１および第２のデータ抽出部５２において抽出される上位ビット側のデータ長（Ｌ２ビット）を設定する。また、この設定されたデータ長（Ｌ２ビット）と、入力レジスタ２１に保持される入力データＳのデータ長（Ｌ３ビット）とに応じて、この入力データＳに対応した出力データＲを生成するためにブロック暗号演算部１１において演算処理を行う回数を決定する。例えば、図２Ａに示すように、６４ビットの入力データＳに対して”Ｌ２＝８ビット”が設定された場合、ブロック暗号演算部１１において演算が反復される回数は８回となる。
【００４５】
そして、この反復される処理の初期サイクルにおいて、第１の選択部４１にＩＶレジスタ２２のＩＶデータを選択させてＩＶデータ保持部３１に保持させ、この保持データをブロック暗号演算部１１に供給して暗号化演算を実行させる。さらに、このブロック暗号演算部１１の演算結果を受けて第２のデータ抽出部５２から出力されるデータを、暗号化データ保持部３２に保持させる。また、ブロック暗号演算部１１の演算結果を受けて第１のデータ抽出部５１から出力されるデータを第１の選択部４１に選択させてＩＶデータ保持部３１に保持させ、次の処理サイクルにおいてブロック暗号演算部１１に供給されるデータを準備させる。この初期サイクルに続く以降の処理サイクルでは、第１の選択部４１に第１のデータ抽出部５１の出力データを選択させた状態で、設定された回数だけ、初期サイクルと同等の処理を反復させる。
【００４６】
ここで、上述した構成を有する図１の暗号処理装置の動作について、図３を参照しながら説明する。
図３は、図１の暗号処理装置における暗号化処理または復号化処理の流れを説明するためのフローチャートである。
【００４７】
ステップＳＴ１０１：
入力レジスタ２１に保持されたＬ１ビットのＩＶデータが第１の選択部４１において選択され、ＩＶデータ保持部３１に保持される。そして、この保持されたＩＶデータがブロック暗号演算部１１に供給され、与えられた鍵データに基づいて所定の暗号化演算が行われる。
【００４８】
ステップＳＴ１０２：
ステップＳＴ１０１でブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第２のデータ抽出部５２によって抽出され、この抽出されたデータを上位ビットとしたＬ３ビットのデータが暗号化データ保持部３２に保持される。なお、この場合、暗号化データ保持部３２に保持されるデータの下位（Ｌ３−Ｌ２）ビットには、初期状態において暗号化データ保持部３２に保持されていたデータの上位（Ｌ３−Ｌ２）ビットが付加される。
【００４９】
ステップＳＴ１０３：
ステップＳＴ１０１でブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第１のデータ抽出部５１によって抽出され、ＩＶデータ保持部３１に保持されたＩＶデータの下位ビット側に付加され、付加後の（Ｌ１＋Ｌ２）ビットのデータのうち下位ビット側からＬ１ビット分のデータが抽出されて、第１の選択部４１に出力される。第１の選択部４１において、この抽出されたＬ１ビットのデータが選択されて、ＩＶデータ保持部３１に供給される。ＩＶデータ保持部３１に保持されたＩＶデータは、この抽出されたＬ１ビットのデータに更新される。
【００５０】
なお、ステップＳＴ１０２およびステップＳＴ１０３は、図１の暗号処理装置において並列して処理を実行することが可能である。
【００５１】
ステップＳＴ１０４：
以上のステップＳＴ１０１〜ステップＳＴ１０３の初期サイクルに続けて、次に述べるステップＳＴ１０５〜ステップＳＴ１０７の処理サイクルが反復される。この反復回数は、上述したように、ビット数設定レジスタ２４に設定されたデータ長（Ｌ２ビット）と、入力レジスタ２１に保持される入力データＳのデータ長（Ｌ３ビット）とに応じて設定される。
この設定された反復回数に達した場合にはステップＳＴ１０８へ、達していない場合にはステップＳＴ１０５へ処理が移行される。
【００５２】
ステップＳＴ１０５：
ＩＶデータ保持部３１に保持されたデータがブロック暗号演算部１１に供給され、暗号化演算が実行される。
【００５３】
ステップＳＴ１０６：
ステップＳＴ１０５においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第２のデータ抽出部５２により抽出され、暗号化データ保持部３２に保持されたデータの上位ビット側に付加され、付加後の（Ｌ３＋Ｌ２）ビットのデータのうち上位ビット側からＬ３ビット分のデータが抽出される。暗号化データ保持部３２に保持されたデータは、この抽出されたＬ３ビットのデータに更新される。
【００５４】
ステップＳＴ１０７：
ステップＳＴ１０５においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第１のデータ抽出部５１により抽出され、ＩＶデータ保持部３１に保持されたデータの下位ビット側に付加され、付加後の（Ｌ１＋Ｌ２）ビットのデータのうち下位ビット側からＬ１ビット分のデータが抽出されて、第１の選択部４１に出力される。ＩＶデータ保持部３１に保持されたデータは、この抽出されたＬ１ビットのデータに再び更新される。
【００５５】
なお、このステップＳＴ１０６およびステップＳＴ１０７についても、ステップＳＴ１０２およびステップＳＴ１０３と同様に、並列して処理を実行することが可能である。
【００５６】
ステップＳＴ１０８：
ステップＳＴ１０４において演算の終了が判定されると、最後に実行されたステップＳＴ１０６において第２のデータ抽出部５２により抽出されたＬ３ビットのデータと、入力レジスタ２１に保持されたＬ３ビットの入力データとに対して、第１の論理演算部６１において所定の論理演算がなされ、これにより、入力データに対応した暗号化データまたは復号化データが生成される。例えば、両データの対応するビット同士の排他的論理和が演算されることにより、暗号化データまたは復号化データが生成される。この生成されたデータは、出力データＲとして出力レジスタ２３に保持される。
【００５７】
上述した処理の流れを踏まえて、暗号化データ保持部３２に保持されるデータの変化について、図４に示す具体例を参照しながら説明する。
例えばＬ３ビットがＬ２ビットの４倍であるとする。この場合、図４Ｅに示すように、Ｌ３ビットの入力データＳは、Ｌ２ビットの長さを有する４つの単位データ（Ｓ０，…，Ｓ３）に区分することができる。
【００５８】
初期サイクルのステップＳＴ１０１においてブロック暗号演算部１１から暗号化データＥが出力されると、ステップＳＴ１０２においてその上位ビット側のＬ２ビット分のデータＥ０が抽出され、抽出されたデータＥ０を上位ビットとするＬ３ビットのデータが暗号化データ保持部３２に保持される（図４Ａ）。
【００５９】
次の処理サイクルのステップＳＴ１０５においてブロック暗号演算部１１から暗号化データＥが出力されると、その上位Ｌ２ビット分のデータＥ１が抽出され、暗号化データ保持部３２に保持されたＥ０の更に上位ビット側に付加される（図４Ｂ）。以降のサイクルにおいても同様に、ブロック暗号演算部１１から出力される暗号化データＥの上位Ｌ２ビット分のデータが抽出されて、暗号化データ保持部３２に保持されたデータの上位側に付加され、その下位Ｌ２ビット分のデータが棄却される。結果として、各処理サイクルにおいてブロック暗号演算部１１から出力される暗号化データＥの上位Ｌ２ビット分のデータが、出力された順に下位側から並んで暗号化データ保持部３２に保持される（図４Ｄ）。こうして生成されたＬ２ビットの長さを有する４つの暗号化データ（Ｅ０，…，Ｅ３）と、入力レジスタ２１に保持された４つの単位データ（Ｓ０，…，Ｓ３）とが、それぞれ第１の論理演算部６１において排他的論理和などの演算を施されることにより、Ｌ３ビットの入力データＳに対応するＬ３ビットの出力データＲが生成される。
【００６０】
なお、上述したデータの変化は、下位ビット側にデータが順次付加される点を除いて、ＩＶデータ保持部３１においても同様である。すなわち、ブロック暗号演算部１１から出力される暗号化データＥの上位Ｌ２ビット分のデータが、ＩＶデータ保持部３１に保持されたデータの下位ビット側に順次付加されるとともに、その上位Ｌ２ビット分のデータが順次棄却される。
【００６１】
以上説明したように、図１に示す暗号処理装置によれば、ブロック暗号演算部１１の演算結果の一部（上位Ｌ２ビット分）がブロック暗号演算部１１の入力に帰還され、次に生成するＬ２ビットの暗号化データまたは復号化データの生成に用いられる。したがって、上述した図２３に示すＯＦＢモードの暗号化処理や復号化処理と同等の処理を実現することができる。
【００６２】
また、ブロック暗号演算部１１の演算結果のうち上位Ｌ２ビット分が抽出され、この演算に用いられたブロック暗号演算部１１への供給データの下位ビット側に付加され、この付加後のデータの下位ビット側からＬ１ビット分のデータ抽出されて、次の処理サイクルでブロック暗号演算部１１に供給されるデータとして準備される。したがって、同様な処理をソフトウェアで実現する場合と比較して無用な待ち時間を低減させることができ、ブロック暗号演算部１１の連続的な演算が可能となる。
さらに、ブロック暗号演算部１１の演算結果のうち上位Ｌ２ビット分が抽出され、この抽出されたデータが、上位ビット側から順に詰めて暗号化データ保持部３２に保持されるので、ブロック暗号演算部１１から出力される有効な演算結果が上書きなどによって失われることなく確実に保持される。
【００６３】
加えて、ビット数設定レジスタ２４に設定されるデータ長（Ｌ２ビット）と入力レジスタ２１に保持される入力データＳのデータ長（Ｌ３ビット）とに応じて、ブロック暗号演算部１１の演算回数が自動的に設定され、この設定された回数の処理が連続的に反復されて、ブロック暗号演算部１１の有効な演算結果が必要な個数だけ暗号化データ保持部３２に保持される。したがって、入力レジスタ２１に保持された複数のＬ２ビットの単位データを一括して暗号化または復号化することができるので、例えば、Ｌ２ビットの暗号化データまたは復号化データが生成される度ごとに生成されたデータの転送などをソフトウェアによって処理する場合と比べて、処理時間を短縮できるとともにソフトウェアの処理負担を軽減することができる。
【００６４】
ところで、図１の暗号処理装置では、Ｌ２ビットの複数の単位データを含むＬ３ビットの入力データＳが一括して処理され、複数の暗号化データまたは復号化データが同時に生成されるが、データの処理方法によっては、Ｌ２ビットの単位データを所望の個数だけ暗号化または復号化したい場合も生じ得る。
【００６５】
図５は、このような処理を実現できる暗号処理装置の構成例を示すブロック図である。
図５と図１の同一符号は同一の構成要素を示す。図５の暗号処理装置では、図１の暗号処理装置における制御部７１が制御部７１’に置き換えられている。この他、図５の暗号処理装置は、入力データ保持部３３、第２の選択部４２および右ローテイト回路８１を有する。
入力データ保持部３３は、本発明の入力データ保持手段の一実施形態である。
第２の選択部４２は、本発明の第２の選択手段の一実施形態である。
右ローテイト回路８１は、本発明のビット・ローテイト手段の一実施形態である。
【００６６】
入力データ保持部３３は、第２の選択部４２から出力されるＬ３ビットのデータを保持する。
右ローテイト回路８１は、入力データ保持部３３に保持されたデータを、Ｌ２ビットだけ下位ビット側にシフトさせるとともに、このビット・シフトによって最下位ビットからあふれるデータを上位ビット側へ戻す処理（以降、右ローテイト処理と呼ぶ）を行う。
第２の選択部４２は、右ローテイト回路８１において右ローテイトされたデータ、または入力レジスタ２１に保持されたＬ３ビットの入力データＳを選択して、入力データ保持部３３に供給する。
【００６７】
なお、第１の論理演算部６１は、入力データ保持部３３に保持されたデータと第２のデータ抽出部５２の出力データとを受けて排他的論理和などの論理演算を実行し、この演算結果を出力レジスタ２３に出力する。
【００６８】
制御部７１’は、制御部７１とほぼ同様な処理を行う他、次のような処理が追加される。ＩＶレジスタ２２に保持されたＩＶデータがＩＶデータ保持部３１に保持される初期サイクルにおいて、第２の選択部４２に入力レジスタ２１の入力データＳを選択させて、これを入力データ保持部３３に保持させる。次いで、入力データ保持部３３に保持された入力データＳに対して右ローテイト回路８１の右ローテイト処理を実行させ、この処理後のデータを第２の選択部４２に選択させて再び入力データ保持部３３に保持させる。
このように右ローテイトされて入力データ保持部３３に保持された入力データと、ブロック暗号演算部１１の演算結果を受けて第２のデータ抽出部５２から出力されるデータとに対して、第１の論理演算部６１において排他的論理和などの論理演算が実行され、その演算結果からＬ２ビットの暗号化データまたは復号化データが得られる。
【００６９】
初期サイクルに続く処理サイクルにおいては、第２の選択部４２において右ローテイト回路８１の出力データを選択させた状態に設定し、前回の処理サイクルにおいて入力データ保持部３３に保持されたデータを右ローテイト回路８１において再び右ローテイトさせて、入力データ保持部３３に保持させる。
この右ローテイト後のデータと第２のデータ抽出部５２の出力データとに対して排他的論理和などの論理演算が行われ、その演算結果からＬ２ビットの暗号化データまたは復号化データが得られる。
【００７０】
ここで、上述した構成を有する図５の暗号処理装置の動作について、図６を参照しながら説明する。
図６は、図５の暗号処理装置における暗号化処理または復号化処理の流れを説明するためのフローチャートである。
【００７１】
ステップＳＴ２０１：
図３のステップＳＴ１０１と同様の処理が行われる。すなわち、入力レジスタ２１のＩＶデータがＩＶデータ保持部３１に保持され、このＩＶデータに対してブロック暗号演算部１１の暗号化演算が行われる。
【００７２】
ステップＳＴ２０２：
Ｌ３ビットの入力データＳが第２の選択部４２において選択されて、入力データ保持部３３に保持される。次いで、右ローテイト回路８１において、この保持されたデータが下位ビット側にＬ２ビットだけ右ローテイトされ、右ローテイト処理後のデータが第２の選択部４２において選択されて、入力データ保持部３３に保持される。これにより、入力レジスタ２１に保持された入力データＳが、１回だけ右ローテイトされた状態で入力データ保持部３３に保持される。
このステップＳＴ２０２の処理は、ステップＳＴ２０１、ステップＳＴ２０３およびステップＳＴ２０４の処理と並列して実行することが可能である。
【００７３】
ステップＳＴ２０３：
図３のステップＳＴ１０２と同様な処理が行われる。すなわち、ステップＳＴ２０１においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第２のデータ抽出部５２によって抽出され、これを上位ビットとしたＬ３ビットを有するデータが抽出されて、暗号化データ保持部３２に保持される。
【００７４】
ステップＳＴ２０４：
図３のステップＳＴ１０３と同様な処理が行われる。すなわち、ステップＳＴ２０１においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第１のデータ抽出部５１によって抽出され、ＩＶデータ保持部３１に保持されたＩＶデータの下位ビット側に付加され、この付加後の（Ｌ１＋Ｌ２）ビットのデータのうち下位ビット側からＬ１ビット分のデータが抽出される。ＩＶデータ保持部３１の保持データは、この抽出されたＬ１ビットのデータに更新される。
【００７５】
なお、ステップＳＴ２０３およびステップＳＴ２０４は、図３のステップＳＴ１０１およびステップＳＴ１０２と同様に、並列して処理を実行することが可能である。
【００７６】
ステップＳＴ２０５：
入力データ保持部３３に保持されたデータと、ステップＳＴ２０３において第２のデータ抽出部５２により抽出されたＬ３ビットのデータとに対し、排他的論理和などの所定の論理演算が第１の論理演算部６１において実行される。これにより、入力レジスタ２１の入力データＳに含まれる複数のＬ２ビットの単位データのうちの１つに対応する暗号化データまたは復号化データが生成されて、出力レジスタ２３に保持される。
【００７７】
ステップＳＴ２０６：
以上のステップＳＴ２０１〜ステップＳＴ２０５の初期サイクルに続けて、次に述べるステップＳＴ２０７〜ステップＳＴ２１１の処理サイクルが反復される。この反復回数は、図１の暗号処理装置と同様に、ビット数設定レジスタ２４に設定されたデータ長（Ｌ２ビット）と、入力レジスタ２１に保持される入力データＳのデータ長（Ｌ３ビット）とに応じて設定される。
この設定された反復回数に達した場合には、入力データＳの処理が終了される。
【００７８】
ステップＳＴ２０７：
図３のステップＳＴ１０５と同様な処理が行われる。すなわち、ＩＶデータ保持部３１に保持されているＬ１ビットのデータがブロック暗号演算部１１に供給されて、暗号化演算が実行される。
【００７９】
ステップＳＴ２０８：
入力データ保持部３３に保持されている前回の右ローテイト処理後のデータが、更に右ローテイト回路８１において右ローテイトされ、第２の選択部４２において選択されて入力データ保持部３３に供給される。入力データ保持部３３に保持されたデータは、この右ローテイト処理後のデータに更新される。
このステップＳＴ２０８の処理は、ステップＳＴ２０７、ステップＳＴ２０９およびステップＳＴ２１０の処理と並列して実行することが可能である。
【００８０】
ステップＳＴ２０９：
図３のステップＳＴ１０６と同様な処理が行われる。すなわち、ステップＳＴ２０７においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第２のデータ抽出部５２によって抽出され、暗号化データ保持部３２に保持されたデータの上位ビット側に付加され、付加後の（Ｌ３＋Ｌ２）ビットのデータのうち上位ビット側からＬ３ビット分のデータが抽出される。暗号化データ保持部３２の保持データは、この抽出されたＬ３ビットのデータに更新される。
【００８１】
ステップＳＴ２１０：
図３のステップＳＴ１０７と同様な処理が行われる。すなわち、ステップＳＴ２０７においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第１のデータ抽出部５１によって抽出され、ＩＶデータ保持部３１に保持されたデータの下位ビット側に付加され、付加後の（Ｌ１＋Ｌ２）ビットのデータのうち下位ビット側からＬ１ビット分のデータが抽出される。ＩＶデータ保持部３１の保持データは、この抽出されたＬ１ビットのデータに更新される。
【００８２】
ステップＳＴ２１１：
入力データ保持部３３に保持されたデータと、ステップＳＴ２０９において第２のデータ抽出部５２により抽出されたＬ３ビットのデータとに対し、排他的論理和などの所定の論理演算が第１の論理演算部６１において実行される。これにより、入力レジスタ２１の入力データＳに含まれる複数のＬ２ビットの単位データのうち、すくなくともその１つに対応する暗号化データまたは復号化データが生成されて、出力レジスタ２３に保持される。
【００８３】
なお、このステップＳＴ２１０およびステップＳＴ２１１についても、ステップＳＴ２０３およびステップＳＴ２０４と同様に、並列して処理を実行することが可能である。
【００８４】
ここで、図５の暗号処理装置において暗号化データ保持部３２および入力データ保持部３３に保持されるデータの変化について、図７に示す具体例を参照しながら説明する。
図４の例と同様に、図５の例においても、Ｌ３ビットがＬ２ビットの４倍であるとする。したがって、Ｌ３ビットの入力データＳは、Ｌ２ビットの長さを有する４つの単位データ（Ｓ０，…，Ｓ３）に区分することができる。
【００８５】
初期サイクルのステップＳＴ２０２において、入力レジスタ２１の入力データＳに対し右ローテイト処理が一回施されると、入力データ保持部３３に保持されたデータにおいて、ＬＳＢ側の単位データＳ０がＭＳＢ側に移される（図７Ａ）。したがって、このＭＳＢ側に移された単位データＳ０と、第２のデータ抽出部５２から出力されるデータにおける上位Ｌ２ビット分のデータＥ０との対応するビット同士において排他的論理和などの論理演算が実行されると、その演算結果の上位Ｌ２ビットから、単位データＳ０に対応した暗号化データまたは復号化データが得られる。
【００８６】
次の処理サイクルのステップＳＴ２０８において、入力レジスタ２１の入力データＳに対し右ローテイト処理が一回施されると、入力データ保持部３３に保持されたデータにおいて、ＬＳＢ側の単位データＳ１がＭＳＢ側に移される（図７Ｂ）。したがって、この単位データＳ１と、ブロック暗号演算部１１から出力されるデータの上位Ｌ２ビット分のデータＥ１との対応するビット同士において排他的論理和などの論理演算が実行されると、その演算結果の上位Ｌ２ビットから、単位データＳ１に対応した暗号化データまたは復号化データが得られる。さらに、入力データ保持部３３に保持されたデータのＭＳＢ側から２番目に位置する単位データＳ０と、第２のデータ抽出部５２から出力されるデータのＭＳＢ側から２番目に位置するＬ２ビットのデータＥ０との論理演算によって、単位データＳ０に対応した暗号化データまたは復号化データも得られる。すなわち、２つの単位データに対応する暗号化データまたは復号化データを同時に得ることができる。
【００８７】
以降の処理サイクルにおいても同様であり、右ローテイト処理の回数が増えるとともに、同時に得られる暗号化データまたは復号化データの数も多くなる。最終的に、右ローテイト回路８１による右ローテイト処理によってデータが一巡して、入力データ保持部３３に保持されたデータにおける単位データの並び順と、入力レジスタ２１に保持された単位データの並び順とが同じになった場合、入力データＳが含む全単位データに対応した暗号化データまたは復号化データを、一括して得ることができる。
【００８８】
このように、図５に示す暗号処理装置によれば、入力データＳが含む複数の単位データのそれぞれに対応した暗号化データまたは復号化データを、連続して順に出力することができる。また、出力レジスタ２３からデータを読み出す処理サイクルを適切に設定することにより、暗号化データまたは復号化データを所望の個数だけ一括して読み出すこともできる。
【００８９】
（第２の実施形態）
第１の実施形態に係る図１の暗号処理装置では、図２３に示すＯＦＢモードを用いた暗号化処理および復号化処理を実行できるが、次に述べる第２の実施形態に係る図８の暗号処理装置では、このＯＦＢモードに加えて、図２４に示すＣＦＢモードを用いた暗号化処理および復号化処理も実行可能となる。
【００９０】
図８は、本発明の第２の実施形態に係る暗号処理装置の構成例を示すブロック図である。
図８と図５の同一符号は同一の構成要素を示す。図８の暗号処理装置では、図５の暗号処理装置における制御部７１’が制御部７２に置き換えられている。その他、図８の暗号処理装置は、第３の選択部４３および第２の論理演算部６２を有する。
第３の選択部４３は、本発明の第３の選択手段の一実施形態である。
第２の論理演算部６２は、本発明の第２の論理演算手段の一実施形態である。
【００９１】
第２の論理演算部６２は、入力データ保持部３３に保持されたデータとブロック暗号演算部１１において演算されたデータとを受けて、排他的論理和などの所定の論理演算を実行する。
【００９２】
第３の選択部４３は、入力データ保持部３３に保持されたデータ、第２の論理演算部６２において演算されたデータ、またはブロック暗号演算部１１において演算されたデータを選択して、第１のデータ抽出部５１に供給する。
【００９３】
なお、第１のデータ抽出部５１は、第３の選択部４３において選択されたデータの上位ビット側からＬ２ビット分のデータを抽出して、ＩＶデータ保持部３１に保持されたデータの下位ビット側に付加し、この付加後の（Ｌ１＋Ｌ２）ビットのデータの下位ビット側からＬ１ビット分のデータを抽出して、第１の選択部４１に出力する。
【００９４】
制御部７２は、ＯＦＢモードまたはＣＦＢモードでの暗号化または復号化を行うための各種制御を行う。
いずれの操作モードにおいても、まず、データ長設定レジスタ２４に設定された値に応じて、第１のデータ抽出部５１および第２のデータ抽出部５２において抽出される上位ビット側のデータ長（Ｌ２ビット）を設定する。また、この設定されたデータ長（Ｌ２ビット）と、入力レジスタ２１に保持される入力データＳのデータ長（Ｌ３ビット）とに応じて、入力データＳに対応した出力データＲを生成するためにブロック暗号演算部１１において演算処理を行う回数を決定する。
【００９５】
ＣＦＢモードの暗号化処理を行う場合、その初期サイクルにおいて、第１の選択部４１にＩＶレジスタ２２のＩＶデータを選択させてＩＶデータ保持部３１に保持させ、この保持データをブロック暗号演算部１１に供給して暗号化演算を実行させる。次いで、ブロック暗号演算部１１の演算結果を受けて第２のデータ抽出部５２から出力されるデータを、暗号化データ保持部３２に保持させる。また、第２の選択部４２に入力レジスタ２１の入力データＳを選択させて入力データ保持部３３に保持させ、この保持データに対して右ローテイト回路８１の右ローテイト処理を実行させ、処理後のデータを第２の選択部４２に選択させて入力データ保持部３３に保持させる。こうして右ローテイトされて入力データ保持部３３に保持された入力データと、ブロック暗号演算部１１の演算結果を受けて第２のデータ抽出部５２から出力されるデータとに対し、第１の論理演算部６１において排他的論理和などの論理演算が実行され、その演算結果からＬ２ビットの暗号化データまたは復号化データが得られる。さらに、入力データ保持部３３に保持された右ローテイト処理後のデータとブロック暗号演算部１１の演算結果と受けて第２の論理演算部６２から出力される演算結果を、第３の選択部４３に選択させて第１のデータ抽出部５１に供給させる。この供給データを受けて第１のデータ抽出部５１から出力されるデータを、第１の選択部４１に選択させてＩＶデータ保持部３１に保持させ、次のサイクルでブロック暗号演算部１１に供給されるデータを準備させる。
この初期サイクルに続く処理においては、第１の選択部４１に第１のデータ抽出部５１の出力データを、第２の選択部４２に右ローテイト回路８１の処理後のデータをそれぞれ選択させた状態で、上述の初期サイクルと同様の処理を設定された回数だけ反復させる。
【００９６】
また、ＣＦＢモードの復号化処理を行う場合には、その初期サイクルにおいて、第１の選択部４１にＩＶレジスタ２２のＩＶデータを選択させてＩＶデータ保持部３１に保持させ、この保持データをブロック暗号演算部１１に供給して暗号化演算を実行させる。次いで、ブロック暗号演算部１１の演算結果を受けて第２のデータ抽出部５２から出力されるデータを、暗号化データ保持部３２に保持させる。また、第２の選択部４２に入力レジスタ２１の入力データＳを選択させて入力データ保持部３３に保持させ、この保持データに対して右ローテイト回路８１の右ローテイト処理を実行させ、処理後のデータを第２の選択部４２に選択させて入力データ保持部３３に保持させる。こうして右ローテイトされて入力データ保持部３３に保持された入力データと、ブロック暗号演算部１１の演算結果を受けて第２のデータ抽出部５２から出力されるデータとに対し、第１の論理演算部６１において排他的論理和などの論理演算が実行され、その演算結果からＬ２ビットの暗号化データまたは復号化データが得られる。以上はＣＦＢモードの暗号化処理と同様である。ＣＦＢモードの復号化処理では、入力データ保持部３３に保持された右ローテイト処理後のデータを、第３の選択部４３に選択させて第１のデータ抽出部５１に供給させ、これを受けて第１のデータ抽出部５１から出力されるデータを、第１の選択部４１に選択させてＩＶデータ保持部３１に保持させることにより、次のサイクルでブロック暗号演算部１１に供給されるデータを準備させる。
この初期サイクルに続く処理においては、第１の選択部４１に第１のデータ抽出部５１の出力データを、第２の選択部４２に右ローテイト回路８１の処理後のデータをそれぞれ選択させた状態で、上述の初期サイクルと同様の処理を設定された回数だけ反復させる。
【００９７】
ＯＦＢモードの暗号化処理または復号化処理を行う場合には、第３の選択部４３にブロック暗号演算部１１の演算結果を選択させた状態に設定する。その他の制御については、図５における制御部７１’と同様である。
【００９８】
ここで、上述した構成を有する図８の暗号処理装置の動作について、図９〜図１２を参照しながら説明する。
図９は、図８の暗号処理装置におけるＣＦＢモードの暗号化処理の流れを説明するためのフローチャートである。
図１０は、図８の暗号処理装置においてＣＦＢモードの暗号化処理が行われる場合に有効または無効となる信号を示す。
図１１は、図８の暗号処理装置においてＣＦＢモードの復号化処理が行われる場合に有効または無効となる信号を示す。
図１２は、図８の暗号処理装置においてＯＦＢモードの暗号化処理または復号化処理が行われる場合に有効または無効となる信号を示す。
なお、図１０〜図１２と図８とにおいて同一の符号は同一の構成要素を示しており、また、実線で示した信号は有効な信号を、点線で示した信号は無効な信号をそれぞれ示している。
【００９９】
まず、ＣＦＢモードの暗号化処理が行われる場合について説明する。
この場合、図１０に示すように、第３の選択部４３において第２の論理演算部６２からの出力信号が選択されて第１のデータ抽出部５１に供給される。
【０１００】
ステップＳＴ３０１：
図６のステップＳＴ２０１と同様な処理が行われる。すなわち、入力レジスタ２１のＩＶデータがＩＶデータ保持部３１に保持され、このＩＶデータに対してブロック暗号演算部１１の暗号化演算が行われる。
【０１０１】
ステップＳＴ３０２：
図６のステップＳＴ２０２と同様な処理が行われる。すなわち、Ｌ３ビットの入力データＳが第２の選択部４２において選択されて、入力データ保持部３３に保持される。次いで、右ローテイト回路８１において、この保持されたデータが下位ビット側にＬ２ビットだけ右ローテイトされ、右ローテイト処理後のデータが第２の選択部４２において選択されて、入力データ保持部３３に保持される。これにより、入力レジスタ２１に保持された入力データＳが、１回だけ右ローテイトされた状態で入力データ保持部３３に保持される。
このステップＳＴ３０２の処理は、ステップＳＴ３０１およびステップＳＴ３０３の処理と並列して実行することが可能である。
【０１０２】
ステップＳＴ３０３：
図６のステップＳＴ２０３と同様な処理が行われる。すなわち、ステップＳＴ３０１においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第２のデータ抽出部５２によって抽出され、これを上位ビットとしたＬ３ビットを有するデータが抽出されて、暗号化データ保持部３２に保持される。
【０１０３】
ステップＳＴ３０４：
ステップＳＴ３０１においてブロック暗号演算部１１により暗号化されたデータと、ステップＳＴ３０２の右ローテイト処理がなされて入力データ保持部３３に保持されたデータとに対し、第２の論理演算部６２において排他的論理和などの論理演算が実行され、この演算結果が第３の選択部４３において選択されて、第１のデータ抽出部５１に供給される。第１のデータ抽出部５１において、この供給されたデータの上位ビット側からＬ２ビット分のデータが抽出され、ＩＶデータ保持部３１に保持されたＩＶデータの下位ビット側に付加され、付加後の（Ｌ１＋Ｌ２）ビットのデータのうち下位ビット側からＬ１ビット分のデータが抽出される。抽出されたデータは、第１の選択部４１において選択されてＩＶデータ保持部３１に供給される。ＩＶデータ保持部３１の保持データは、この抽出されたＬ１ビットのデータに更新される。
なお、ステップＳＴ３０４の処理は、ステップＳＴ３０３およびステップＳＴ３０５の処理と並列して実行することが可能である。
【０１０４】
ステップＳＴ３０５：
入力データ保持部３３に保持された右ローテイト処理後のデータと、ステップＳＴ３０３において第２のデータ抽出部５２により抽出されたＬ３ビットのデータとに対し、排他的論理和などの所定の論理演算が第１の論理演算部６１において実行される。これにより、入力レジスタ２１の入力データＳに含まれる複数のＬ２ビットの単位データのうちの１つに対応する暗号化データまたは復号化データが生成されて、出力レジスタ２３に保持される。
【０１０５】
ステップＳＴ３０６：
以上のステップＳＴ３０１〜ステップＳＴ３０５の初期サイクルに続けて、次に述べるステップＳＴ３０７〜ステップＳＴ３１１の処理サイクルが反復される。この反復回数は、図１の暗号処理装置と同様に、ビット数設定レジスタ２４に設定されたデータ長（Ｌ２ビット）と、入力レジスタ２１に保持される入力データＳのデータ長（Ｌ３ビット）とに応じて設定される。
この設定された反復回数に達した場合には、入力データＳの処理が終了される。
【０１０６】
ステップＳＴ３０７：
図６のステップＳＴ２０７と同様な処理が行われる。すなわち、ＩＶデータ保持部３１に保持されているＬ１ビットのデータがブロック暗号演算部１１に供給されて、暗号化演算が実行される。
【０１０７】
ステップＳＴ３０８：
図６のステップＳＴ２０８と同様な処理が行われる。すなわち、入力データ保持部３３に保持されている前回の右ローテイト処理後のデータが、更に右ローテイト回路８１において右ローテイトされ、第２の選択部４２において選択されて入力データ保持部３３に供給される。入力データ保持部３３の保持データは、この右ローテイト処理後のデータに更新される。
このステップＳＴ３０８の処理は、ステップＳＴ３０７およびステップＳＴ３０９の処理と並列して実行することができる。
【０１０８】
ステップＳＴ３０９：
図６のステップＳＴ２０９と同様な処理が行われる。すなわち、ステップＳＴ３０７においてブロック暗号演算部１１により暗号化されたデータの上位ビット側からＬ２ビット分のデータが第２のデータ抽出部５２によって抽出され、暗号化データ保持部３２に保持されたデータの上位ビット側に付加され、付加後の（Ｌ３＋Ｌ２）ビットのデータのうち上位ビット側からＬ３ビット分のデータが抽出される。暗号化データ保持部３２の保持データは、この抽出されたＬ３ビットのデータに更新される。
【０１０９】
ステップＳＴ３１０：
ステップＳＴ３０７においてブロック暗号演算部１１により暗号化されたデータと、前回の処理サイクルにおいて右ローテイト処理がなされて入力データ保持部３３に保持されたデータとに対し、第２の論理演算部６２において排他的論理和などの論理演算が実行され、この演算結果が第３の選択部４３において選択されて、第１のデータ抽出部５１に供給される。第１のデータ抽出部５１において、この供給されたデータの上位ビット側からＬ２ビット分のデータが抽出され、ＩＶデータ保持部３１に保持されたＩＶデータの下位ビット側に付加され、付加後の（Ｌ１＋Ｌ２）ビットのデータのうち下位ビット側からＬ１ビット分のデータが抽出される。抽出されたデータは、第１の選択部４１において選択されてＩＶデータ保持部３１に供給される。ＩＶデータ保持部３１の保持データは、この抽出されたＬ１ビットのデータに更新される。
なお、ステップＳＴ３１０の処理は、ステップＳＴ３０９およびステップＳＴ３１１の処理と並列して実行することが可能である。
【０１１０】
ステップＳＴ３１１：
入力データ保持部３３に保持された右ローテイト処理後のデータと、ステップＳＴ３０９において第２のデータ抽出部５２により抽出されたＬ３ビットのデータとに対し、排他的論理和などの所定の論理演算が第１の論理演算部６１において実行される。これにより、入力レジスタ２１の入力データＳに含まれる複数のＬ２ビットの単位データのうちの、少なくともその１つに対応する暗号化データが生成されて、出力レジスタ２３に保持される。
【０１１１】
上述した処理の流れはＣＦＢモードの暗号化処理に関するものであるが、ＣＦＢモードの復号化処理についても同様の処理が実行される。ただし、ＣＦＢモードの復号化処理では、図１１に示すように、第３の選択部４３において入力データ保持部３３の保持データが選択されて第１のデータ抽出部５１に供給される点で、暗号化処理の場合と異なっている。すなわち、上述したステップＳＴ３０４およびステップＳＴ３１０において、入力データ保持部３３に保持された右ローテイト処理後のデータから、第１のデータ抽出部５１による抽出処理が行われ、次回の処理サイクルでブロック暗号演算部１１に供給されるデータが生成される。その他のステップについては、暗号化処理の場合と同様である。
【０１１２】
また、ＯＦＢモードの暗号化処理または復号化処理が行われる場合には、図１２に示すように、第３の選択部４３においてブロック暗号演算部１１の演算結果が選択されて、第１のデータ抽出部５１に供給される。このため、図１２の接続状態における構成は図５の暗号処理装置と等価になる。この接続状態で、図５における制御部７１’と同様な処理が制御部７２において実行されて、図５の暗号処理装置と同様なＯＦＢモードの処理が実現される。
【０１１３】
以上説明したように、図８に示す暗号処理装置によれば、図５の暗号処理装置に対して第３の選択部４３および第２の論理演算部６２が追加された簡易な構成でありながら、ＯＦＢモードに加えてＣＦＢモードの処理を行うことが可能になる。
【０１１４】
また、ＣＦＢモードにおいても、図５の暗号処理装置におけるＯＦＢモードの場合と同様に、入力データＳが含む複数の単位データのそれぞれに対応した暗号化データまたは復号化データを、連続して順に出力することができる。出力レジスタ２３からデータを読み出す処理サイクルを適切に設定すれば、暗号化データまたは復号化データを所望の個数だけ一括して読み出すこともできる。
【０１１５】
（第３の実施形態）
第２の実施形態に係る図８の暗号処理装置では、ＯＦＢモードおよびＣＦＢモードの処理が実行可能であるが、次に述べる第３の実施形態に係る図１３の暗号処理装置では、これらの操作モードに加えて、図２１に示すＥＣＢモードや、図２２に示すＣＢＣモードの処理も実行可能となる。
【０１１６】
図１３は、本発明の第３の実施形態に係る暗号処理装置の構成例を示すなブロック図である。
図１３と図８の同一符号は同一の構成要素を示している。図１３の暗号処理装置では、図８の暗号処理装置における制御部７２が制御部７３に置き換えられている。その他、図１３の暗号処理装置は、第４の選択部４４、第５の選択部４５、第３の論理演算部６３および第４の論理演算部６４を有する。
第４の選択部４４は、本発明の第４の選択手段の一実施形態である。
第５の選択部４５は、本発明の第５の選択手段の一実施形態である。
第３の論理演算部６３は、本発明の第３の論理演算手段の一実施形態である。
第４の論理演算部６４は、本発明の第４の論理演算手段の一実施形態である。
【０１１７】
第３の論理演算部６３は、ＩＶデータ保持部３１に保持されたデータと入力データ保持部３３に保持されたデータとを受けて、排他的論理和などの所定の論理演算を実行する。
【０１１８】
第４の選択部４４は、ＩＶデータ保持部３１に保持されたデータ、入力データ保持部３３に保持されたデータ、または第３の論理演算部６３において演算されたデータを選択して、ブロック暗号演算部１１に供給する。
【０１１９】
なお、ブロック暗号演算部１１は、第４の選択部４４から供給されたデータに対して、与えられた鍵データに基づいた暗号化演算または復号化演算を実行する。
【０１２０】
第４の論理演算部６４は、ＩＶデータ保持部３１に保持されたデータとブロック暗号演算部１１において演算されたデータとを受けて、排他的論理和などの所定の論理演算を実行する。
【０１２１】
第５の選択部４５は、第１の論理演算部６１において演算されたデータ、ブロック暗号演算部１１において演算されたデータ、または第４の論理演算部６４において演算されたデータを選択して、出力レジスタ２３に出力する。
【０１２２】
制御部７３は、ＥＣＢモード、ＣＢＣモード、ＯＦＢモードまたはＣＦＢモードでの暗号化または復号化を行うための各種制御を行う。
【０１２３】
ここで、上述した構成を有する図８の暗号処理装置の各操作モードにおける動作について、図１４〜図２０を参照しながら説明する。
図１４は、図１３の暗号処理装置においてＥＣＢモードの暗号化処理または復号化処理が行われる場合に有効または無効となる信号を示す。
図１６は、図１３の暗号処理装置においてＣＢＣモードの暗号化処理が行われる場合に有効または無効となる信号を示す。
図１７は、図１３の暗号処理装置においてＣＢＣモードの復号化処理が行われる場合に有効または無効となる信号を示す。
図１８は、図１３の暗号処理装置においてＯＦＢモードの暗号化処理または復号化処理が行われる場合に有効または無効となる信号を示す。
図１９は、図１３の暗号処理装置においてＣＦＢモードの暗号化処理が行われる場合に有効または無効となる信号を示す。
図２０は、図１３の暗号処理装置においてＣＦＢモードの復号化暗号化処理が行われる場合に有効または無効となる信号を示す。
なお、図１４および図１６〜図２０と図１３とにおいて同一の符号は同一の構成要素を示しており、また、実線で示した信号は有効な信号を、点線で示した信号は無効な信号をそれぞれ示している。
【０１２４】
＜ＥＣＢモードの暗号化処理および復号化処理＞
ＥＣＢモードの暗号化処理または復号化処理が行われる場合、図１４に示すように、入力レジスタ２１、第２の選択部４２、入力データ保持部３３、第４の選択部４４、ブロック暗号演算部１１、第５の選択部４５および出力レジスタ２３が有効状態となり、ＩＶレジスタ２２、ＩＶデータ保持部３１、暗号化データ保持部３２、第１の選択部４１、第３の選択部４３、第１のデータ抽出部５１、第２のデータ抽出部５２、第１の論理演算部６１、第２の論理演算部６２、第３の論理演算部６３、第４の論理演算部６４および右ローテイト回路８１が無効状態となる。
【０１２５】
この場合、第２の選択部４２において入力レジスタ２１の入力データが選択されて入力データ保持部３３に供給され、入力データ保持部３３に保持された入力データが第４の選択部４４において選択されてブロック暗号演算部１１に供給されて、暗号化または復号化される。このブロック暗号演算部１１の演算結果が第５の選択部４５において選択されて、出力レジスタ２３に出力される。すなわち、入力レジスタ２１に保持された入力データがそのままブロック暗号演算部１１に供給されて、暗号化または復号化の演算が実行され、その演算結果が出力レジスタ２３に出力される。
したがって、入力レジスタ２１に保持される入力データのデータ長（Ｌ３ビット）は、ブロック暗号演算部１１において処理されるデータ長（Ｌ１ビット）と等しくなる。例えば”Ｌ１＝Ｌ３＝６４ビット”の場合、図１５に示すように、入力レジスタに保持される６４ビットの入力データに対応した、６４ビットの暗号化データまたは復号化データが出力レジスタ２３に保持される。
【０１２６】
＜ＣＢＣモードの暗号化処理＞
ＣＢＣモードの暗号化処理が行われる場合、図１６に示すように、ブロック暗号演算部１１、入力レジスタ２１、ＩＶレジスタ２２、出力レジスタ２３、ＩＶデータ保持部３１、入力データ保持部３３、第１の選択部４１、第２の選択部４２、第３の選択部４３、第４の選択部４４、第５の選択部４５、第１のデータ抽出部５１および第３の論理演算部６３が有効状態となり、暗号化データ保持部３２、第２のデータ抽出部５２、第１の論理演算部６１、第２の論理演算部６２、第４の論理演算部６４および右ローテイト回路８１が無効状態となる。
【０１２７】
この場合、先ず１つ目の入力データに対応した暗号化データが生成される初期サイクルでは、第１の選択部４１においてＩＶレジスタ２２のＩＶデータが選択されてＩＶデータ保持部３１に保持されるとともに、第２の選択４２において入力レジスタ２１の入力データが選択されて入力データ保持部３３に保持される。そして、ＩＶデータ保持部３１に保持されたＩＶデータと入力データ保持部３３に保持された入力データとが第３の論理演算部６３に入力され、排他的論理和などの論理演算が実行される。この第３の論理演算部６３の演算結果が第４の選択部４４において選択されてブロック暗号演算部１１に供給され、そこで暗号化の演算が実行され、この演算結果が第５の選択部４５において選択されて出力レジスタ２３に出力される。
【０１２８】
また、この初期サイクルにおいて、ブロック暗号演算部１１の演算結果は、第３の選択部４３において選択されて第１のデータ抽出部５１にも供給される。この場合、第１のデータ抽出部５１においては、既に述べた図１の暗号処理装置などにおける動作とは異なり、ブロック暗号演算部１１から出力されるＬ１ビット分のデータがそのまま第１の選択部４１に出力される。第１の選択部４１において、この第１のデータ抽出部５１から出力されたデータ（すなわちブロック暗号演算部１１の演算結果）が選択されてＩＶデータ保持部３１に保持され、次の処理サイクルでブロック暗号演算部１１に供給されるデータを生成するために準備される。
【０１２９】
初期サイクルに続く、２つ目以降の入力データに対応した暗号化データを生成するサイクルでは、第１の選択部４１において第１のデータ抽出部５１から出力されるデータが選択された状態で、上述した初期サイクルと同等の処理が実行される。すなわち、ブロック暗号演算部１１の演算結果がそのまま出力レジスタ２３に出力されるとともに、この演算結果が次回のサイクルにおいてブロック暗号演算部１１に供給されるデータを生成するために用いられる。
【０１３０】
＜ＣＢＣモードの復号化処理＞
ＣＢＣモードの復号化処理が行われる場合、図１７に示すように、ブロック暗号演算部１１、入力レジスタ２１、ＩＶレジスタ２２、出力レジスタ２３、ＩＶデータ保持部３１、入力データ保持部３３、第１の選択部４１、第２の選択部４２、第３の選択部４３、第４の選択部４４、第５の選択部４５、第１のデータ抽出部５１および第４の論理演算部６４が有効状態となり、暗号化データ保持部３２、第２のデータ抽出部５２、第１の論理演算部６１、第２の論理演算部６２、第３の論理演算部６３および右ローテイト回路８１が無効状態となる。
【０１３１】
この場合、先ず１つ目の入力データに対応した暗号化データが生成される初期サイクルでは、第１の選択部４１においてＩＶレジスタ２２のＩＶデータが選択されてＩＶデータ保持部３１に保持されるとともに、第２の選択４２において入力レジスタ２１の入力データが選択されて入力データ保持部３３に保持される。ＩＶデータ保持部３１に保持されたＩＶデータが第４の選択部４４において選択されてブロック暗号演算部１１に供給され、暗号化の演算が実行される。この演算結果と、ＩＶデータ保持部３１に保持されたＩＶデータとが第４の論理演算部６４に入力されて排他的論理和などの演算が実行され、その演算結果が第５の選択部４５において選択されて出力レジスタ２３に出力される。
【０１３２】
また、この初期サイクルにおいて、入力データ保持部３３に保持された入力データは、第３の選択部４３において選択されて第１のデータ抽出部５１にも供給され、ＣＢＣモードの暗号化処理の場合と同様に、入力レジスタ２１に保持されたＬ１ビット分のデータがそのまま第１の選択部４１に出力される。第１の選択部４１において、この第１のデータ抽出部５１から出力されたデータ（すなわち入力データ保持部３３に保持された入力データ）が選択されてＩＶデータ保持部３１に保持され、次の処理サイクルでブロック暗号演算部１１に供給されるデータとして準備される。
【０１３３】
初期サイクルに続く、２つ目以降の入力データに対応した暗号化データを生成するサイクルでは、第１の選択部４１において第１のデータ抽出部５１から出力されるデータが選択された状態で、上述した初期サイクルと同等の処理が実行される。すなわち、入力データ保持部３３に保持された前のサイクルの入力データが、そのまま次のサイクルにおいてブロック暗号演算部１１に供給される。
【０１３４】
なお、上述したＣＢＣモードの暗号化処理および復号化処理においても、ＥＣＢモードの場合と同様に、入力レジスタ２１に保持される入力データのデータ長（Ｌ３ビット）は、ブロック暗号演算部１１において処理されるデータ長（Ｌ１ビット）と等しくなる。すなわち、図１５に示すように、入力レジスタに保持されたＬ１ビットの入力データに対応したＬ１ビットの暗号化データまたは復号化が生成されて、出力レジスタ２３に保持される。
【０１３５】
＜ＯＦＢモードの暗号化処理および復号化処理＞
ＯＦＢモードの暗号化処理および復号化処理が行われる場合、図１８に示すように、ブロック暗号演算部１１、入力レジスタ２１、ＩＶレジスタ２２、出力レジスタ２３、ＩＶデータ保持部３１、暗号化データ保持部３２、入力データ保持部３３、第１の選択部４１、第２の選択部４２、第３の選択部４３、第４の選択部４４、第５の選択部４５、第１のデータ抽出部５１、第２のデータ抽出部５２、第１の論理演算部６１および右ローテイト回路８１が有効状態となり、第２の論理演算部６２、第３の論理演算部６３および第４の論理演算部６４が無効状態となる。
【０１３６】
この場合、第４の選択部４４においてＩＶデータ保持部３１の保持データが選択されてブロック暗号演算部１１に供給され、第５の選択部４５において第１の論理演算部６１の演算結果が選択されて出力レジスタ２３に出力されるとともに、第３の選択部４３においてブロック暗号演算部１１の演算結果が選択されて第１のデータ抽出部５１に出力される。こうした図１８の接続状態は、図８の暗号処理装置の図１２に示す接続状態と等価になる。したがって、図８の暗号処理装置におけるＯＦＢモードの場合と同様な制御が制御部７３において行われることにより、図８の暗号処理装置と同様なＯＦＢモードの処理を実現することが可能になる。
【０１３７】
＜ＣＦＢモードの暗号化処理＞
ＣＦＢモードの暗号化処理が行われる場合、図１９に示すように、ブロック暗号演算部１１、入力レジスタ２１、ＩＶレジスタ２２、出力レジスタ２３、ＩＶデータ保持部３１、暗号化データ保持部３２、入力データ保持部３３、第１の選択部４１、第２の選択部４２、第３の選択部４３、第４の選択部４４、第５の選択部４５、第１のデータ抽出部５１、第２のデータ抽出部５２、第１の論理演算部６１、第２の論理演算部６２および右ローテイト回路８１が有効状態となり、第３の論理演算部６３および第４の論理演算部６４が無効状態となる。
【０１３８】
この場合、第４の選択部４４においてＩＶデータ保持部３１の保持データが選択されてブロック暗号演算部１１に供給され、第５の選択部４５において第１の論理演算部６１の演算結果が選択されて出力レジスタ２３に出力されるとともに、第３の選択部４３において第２の論理演算部６２の演算結果が選択されて第１のデータ抽出部５１に出力される。こうした図１９の接続状態は、図８の暗号処理装置の図１０に示す接続状態と等価になる。したがって、図８の暗号処理装置におけるＣＦＢモードの暗号化処理の場合と同様な制御が制御部７３において行われることにより、図８の暗号処理装置と同様なＣＦＢモードの暗号化処理を実現することが可能になる。
【０１３９】
＜ＣＦＢモードの復号化処理＞
ＣＦＢモードの復号化処理が行われる場合、図２０に示すように、ブロック暗号演算部１１、入力レジスタ２１、ＩＶレジスタ２２、出力レジスタ２３、ＩＶデータ保持部３１、暗号化データ保持部３２、入力データ保持部３３、第１の選択部４１、第２の選択部４２、第３の選択部４３、第４の選択部４４、第５の選択部４５、第１のデータ抽出部５１、第２のデータ抽出部５２、第１の論理演算部６１および右ローテイト回路８１が有効状態となり、第２の論理演算部６２、第３の論理演算部６３および第４の論理演算部６４が無効状態となる。
【０１４０】
この場合、第４の選択部４４においてＩＶデータ保持部３１の保持データが選択されてブロック暗号演算部１１に供給され、第５の選択部４５において第１の論理演算部６１の演算結果が選択されて出力レジスタ２３に出力されるとともに、第３の選択部４３において入力データ保持部３３の保持データが選択されて第１のデータ抽出部５１に出力される。こうした図２０の接続状態は、図８の暗号処理装置の図１１に示す接続状態と等価になる。したがって、図８の暗号処理装置におけるＣＦＢモードの復号化処理の場合と同様な制御が制御部７３において行われることにより、図８の暗号処理装置と同様なＣＦＢモードの復号化処理を実現することが可能になる。
【０１４１】
以上説明したように、図１３に示す暗号処理装置によれば、図８の暗号処理装置に対して第４の選択部４４、第５の選択部４５、第３の論理演算部６３および第４の論理演算部６４が追加された簡易な構成でありながら、ＯＦＢモードおよびＣＦＢモードの処理に加えて、ＥＣＢモードやＣＢＣモードの処理を行うことが可能になる。したがって、ブロック暗号演算部１１として例えばＤＥＳ暗号方式の暗号化または復号化の演算を行うユニットを適用した場合、図１３に示す暗号処理装置によれば、ＦＩＰＳ８１において定められている４つの操作モードを全て実現することが可能になる。
【０１４２】
なお、本発明は上述した実施形態に限定されない。
例えば、本発明の実施形態の説明において用いられているビット列の「上位」および「下位」の区別は、処理されるデータのビット列における一方の端を「上位」として適当に定めた場合に、他方の端を「下位」と見なして区別すること意味しており、データの内容や値、データが伝送される順序などに応じてビット列の「上位」および「下位」が限定されることを意味していない。
【０１４３】
【発明の効果】
本発明によれば、第１に、ブロック暗号化方式を用いて単位ブロック・データよりもデータ長の短い複数のデータを順次暗号化または復号化する場合において、処理時間をより短くすることができ、ソフトウェアによる処理の負担を軽減できるできる。
第２に、簡易な構成で、複数の操作モードの処理を実行することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る暗号処理装置の構成例を示すブロック図である。
【図２】入力レジスタに保持されるデータと出力レジスタに保持されるデータとの対応関係を説明するための第１の図である。
【図３】図１の暗号処理装置における暗号化処理または復号化処理の流れを説明するためのフローチャートである。
【図４】暗号化データ保持部に保持されるデータの変化について説明するための図である。
【図５】本発明の第１の実施形態に係る暗号処理装置の他の構成例を示すブロック図である。
【図６】図５の暗号処理装置における暗号化処理または復号化処理の流れを説明するためのフローチャートである。
【図７】暗号化データ保持部および入力データ保持部に保持されるデータの変化について説明するための図である。
【図８】本発明の第２の実施形態に係る暗号処理装置の構成例を示すブロック図である。
【図９】図８の暗号処理装置におけるＣＦＢモードの暗号化処理の流れを説明するためのフローチャートである。
【図１０】図８の暗号処理装置においてＣＦＢモードの暗号化処理が行われる場合に有効または無効となる信号を示す図である。
【図１１】図８の暗号処理装置においてＣＦＢモードの復号化処理が行われる場合に有効または無効となる信号を示す図である。
【図１２】図８の暗号処理装置においてＯＦＢモードの暗号化処理または復号化処理が行われる場合に有効または無効となる信号を示す図である。
【図１３】本発明の第３の実施形態に係る暗号処理装置の構成例を示すブロック図である。
【図１４】図１３の暗号処理装置においてＥＣＢモードの暗号化処理または復号化処理が行われる場合に有効または無効となる信号を示す図である。
【図１５】入力レジスタに保持されるデータと出力レジスタに保持されるデータとの対応関係を説明するための第２の図である。
【図１６】図１３の暗号処理装置においてＣＢＣモードの暗号化処理が行われる場合に有効または無効となる信号を示す図である。
【図１７】図１３の暗号処理装置においてＣＢＣモードの復号化処理が行われる場合に有効または無効となる信号を示す図である。
【図１８】図１３の暗号処理装置においてＯＦＢモードの暗号化処理または復号化処理が行われる場合に有効または無効となる信号を示す図である。
【図１９】図１３の暗号処理装置においてＣＦＢモードの暗号化処理が行われる場合に有効または無効となる信号を示す図である。
【図２０】図１３の暗号処理装置においてＣＦＢモードの復号化暗号化処理が行われる場合に有効または無効となる信号を示す図である。
【図２１】ＥＣＢモードの概要を説明するための図である。
【図２２】ＣＢＣモードの概要を説明するための図である。
【図２３】ＯＦＢモードの概要を説明するための図である。
【図２４】ＣＦＢモードの概要を説明するための図である。
【符号の説明】
１１…ブロック暗号演算部、２１…入力レジスタ、２２…ＩＶレジスタ、２３…出力レジスタ、２４…データ長設定レジスタ、３１…ＩＶデータ保持部、３２…暗号化データ保持部、３３…入力データ保持部、４１…第１の選択部、４２…第２の選択部、４３…第３の選択部、４４…第４の選択部、４５…第５の選択部、５１…第１のデータ抽出部、５２…第２のデータ抽出部、６１…第１の論理演算部、６２…第２の論理演算部、６３…第３の論理演算部、６４…第４の論理演算部、７１，７１’，７２，７３…制御部、８１…右ローテイト回路。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a cryptographic processing device and a method thereof, and for example, to a cryptographic processing device and a method using a block encryption system such as DES encryption.
[0002]
[Prior art]
There are various digital data encryption methods. Of the block encryption methods that encrypt data of a fixed length in block units, the encryption algorithm that is currently most widely used As such, DES (data encryption standard) encryption is known. The DES cipher is a standardized cipher defined in the US standard cipher FIPS (federal information processing standard) 46-2.
[0003]
In the DES encryption, four operation modes (ECB mode, CBC mode, OFB mode, and CFB mode) are defined in the FIPS 81.
[0004]
FIG. 21 is a diagram for describing an overview of an ECB (electronic codebook) mode.
In the ECB mode, the transmitted 64-bit message M is encrypted by the DES encryption unit 1a on the sender side by the DES encryption method, and is converted into a 64-bit ciphertext C. The ciphertext C is decrypted by the DES encryption unit 1b on the receiver side by the DES encryption method, and is restored to the original message M.
The ECB mode is a basic operation mode and has the simplest configuration, but has a weak point that the same message M is always encrypted into the same ciphertext C.
[0005]
FIG. 22 is a diagram for describing an outline of a CBC (cipher block chaining) mode.
In the CBC mode, the ciphertext transmitted last time is held in the register 2a on the transmitting side, and the exclusive OR of the held ciphertext and the message M is operated in the arithmetic circuit 3a. The result of this operation is encrypted in the DES encryption operation section 1a, whereby a ciphertext C is generated. The generated ciphertext C is held in the register 2a and is used for calculating an exclusive OR with a message to be transmitted next time. On the receiving side of the ciphertext C, the ciphertext previously received is held in the register 2b, and the held ciphertext and the ciphertext C received next are decrypted in the DES cryptographic operation unit 1b. The original message M is restored by calculating the exclusive OR with the data obtained in the calculation circuit 3b.
[0006]
FIG. 23 is a diagram for describing an overview of an OFB (output feedback) mode.
In the OFB mode, 64-bit initial vector (IV) data is held in the register 2a in the initial state, and this IV data is encrypted in the DES encryption operation unit 1a, and the encrypted data E is output. Next, random number data R is extracted by the data extraction unit 4a from the data of the upper k bits (where k represents an integer of 1 ≦ k ≦ 64) of the encrypted data E, and the exclusive OR of the random number data R and the message M is extracted. Is calculated in the arithmetic circuit 3a. A k-bit ciphertext C is obtained from the operation result. The random number data R is added to the lower bits of the IV data held in the register 2a, and the data of the upper k bits is rejected. The 64-bit data thus generated is newly held in the register 2a, and is used to generate random number data of a ciphertext to be transmitted next time. On the receiving side of the ciphertext C, the same random number data R is generated by the same configuration as that on the transmitting side, and the original message M is restored from the result of the exclusive OR operation of this and the ciphertext C.
[0007]
FIG. 24 is a diagram for describing an outline of a cipher feedback (CFB) mode.
In the CFB mode, a ciphertext is generated by the same operation as in the OFB mode, except that the data fed back to the register is a ciphertext.
That is, in the initial state, the IV data is held in the register 2a, and the IV data is encrypted in the DES encryption operation unit 1a, and the encrypted data E is output. Next, random number data R is extracted from the data of the upper k bits of the encrypted data E, and a k-bit cipher text C is generated by an exclusive OR operation of the random number data R and the k-bit message M. The generated k-bit ciphertext C is added to the lower bits of the IV data held in the register 2a, and the data of the upper k bits is rejected and held in the register 2a. The random number data of the ciphertext transmitted next time is generated using the updated data.
[0008]
On the receiving side of the ciphertext C, in the initial state, the IV data is held in the register 2b, and the IV data is encrypted in the DES cryptographic operation unit 1b, and the encrypted data E is output. Next, the random number data R is extracted from the data of the upper k bits of the encrypted data E, and the k-bit message M is restored by the exclusive OR operation of this and the k-bit ciphertext C. The received k-bit cipher text C is added to the lower bits of the IV data held in the register 2b, and the data of the upper k bits is rejected and held in the register 2b. Random number data to be subjected to an exclusive OR operation with a ciphertext to be received next time is generated using the updated data.
[0009]
[Problems to be solved by the invention]
By using the above-described OFB mode and CFB mode, encryption and decryption can be performed in units having a data length shorter than 64 bits, which is a block unit of the DES encryption. For example, when transmitting a message by a data stream composed of character-by-character encrypted data, the character data supplied on the transmission side can be immediately encrypted and added to the data stream. Further, this can be immediately decoded on the receiving side and restored to character data. Therefore, compared to other operation modes in which transmission is performed in units of blocks, it is possible to efficiently encrypt and decrypt short data such as character data, and to shorten the processing time. .
[0010]
However, even if encryption or decryption can be performed in a unit having a short data length as described above, when such data is continuously encrypted or decrypted, a plurality of generated It is necessary to sequentially process encrypted data and decrypted data. For example, when the generated data is sequentially output to a register or the like, the data is sequentially moved to another storage medium so that the previous data held in the register is not overwritten by the next output data. Processing is required. Usually, such processing is controlled by software, and it is necessary to execute such processing each time data is generated. For this reason, there arises a problem that the processing time required for encryption and decryption becomes long and a problem that software processing becomes complicated.
[0011]
Also, as a feature of the OFB mode and the CFB mode, out of the 64-bit data output from the DES cryptographic operation unit, data of predetermined high-order bits (k-bit data in the above example) is regarded as valid data. When these modes are used in combination with the ECB mode or the CBC mode, it is necessary to control not to process data of invalid bits in the operation result of the DES encryption. is there. Since such control is generally processed by software, problems such as an increase in processing time and complication of software arise as described above.
[0012]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for sequentially encrypting or decrypting a plurality of data having a shorter data length than unit block data using a block encryption method. An object of the present invention is to provide a cryptographic processing device and a method thereof that can shorten the time and reduce the processing load of software.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a cryptographic processing device according to a first aspect of the present invention includes a block cipher operation unit that encrypts supplied data having a first data length based on supplied key data. An initial data holding unit capable of holding data having the first data length, and a second data length shorter than the first data length from the upper bit side of the data calculated by the block cipher calculation unit. And adds the data to the lower bits of the data held in the initial data holding means, and extracts and outputs the data of the first data length from the lower bits of the data after the addition. First data extracting means for selecting data output from the first data extracting means or supplied initial data and supplying the selected initial data to the initial data holding means; Encrypted data holding means capable of holding data having a third data length longer than the second data length; and Data is extracted and added to the upper bit side of the data held in the encrypted data holding means, and data of the third data length is extracted and output from the upper bit side of the added data. A second data extracting unit, a logical operation unit that receives the input data having the third data length and the output data of the second data extracting unit, and executes a predetermined logical operation; The first selection means selects the initial data, causes the initial data holding means to hold the initial data, and supplies the held data of the initial data holding means to the block cipher operation means. Receiving the operation result of the block cipher operation means, holding the data output from the second data extracting means in the encrypted data holding means, and executing the operation result of the block cipher operation means. In response to this, the data output from the first data extracting means is selected by the first selecting means and held in the initial data holding means. In the processing subsequent to the initial cycle, the first selecting means Control means for repeating a process equivalent to the initial cycle by the number of cycles corresponding to the second data length and the third data length in a state where the output data of the first data extraction means is selected; And in the last processing cycle of the control means, the data output from the second data extraction means in response to the calculation result of the block calculation means, and The result of the operation performed on the input data by the logical operation means is output as encrypted data or decrypted data corresponding to the input data.
[0014]
According to the cryptographic processing device of the first aspect of the present invention, in the initial cycle, the initial data is selected by the first selecting means and held in the initial data holding means, and the held data is stored in the block. The operation is supplied to the cryptographic operation means and the operation based on the key data is executed. The operation result of the block cipher operation means is supplied to the second data extraction means, and in response thereto, data output from the second data extraction means is held in the encrypted data holding means. The operation result of the block cipher operation means is also supplied to the first data extraction means, and the data output from the first data extraction means is selected by the first selection means. Then, the data is held in the initial data holding means. This held data is supplied to the block cipher operation means in the next cycle. In the processing subsequent to the initial cycle, a cycle according to the second data length and the third data length in a state where the output data of the first data extracting means is selected by the first selecting means. A process equivalent to the above initial cycle is repeated by the number of times. After the repetition of the processing, in the last processing cycle, the data output from the second data extracting means in response to the operation result of the block operation means and the input data are operated by the logical operation means, and the operation is performed. The result is output as encrypted data or decrypted data corresponding to the input data.
[0015]
Further, the input data holding means capable of holding data having the third data length, and the data held in the input data holding means are shifted to the lower bit side by the second data length, and Bit rotating means for returning data overflowing from the least significant bit to the upper bit side by shifting, and selecting the data processed by the bit rotating means or the input data to be supplied to the input data holding means Second selection means may be further included. In this case, the logic operation means receives the data held in the input data holding means and the output data of the second data extraction means, and executes the predetermined logic operation. In the cycle, the second selection means selects the input data, causes the input data holding means to hold the input data, and causes the input data holding means to perform the bit rotation processing on the held data. The processed data is selected by the second selecting means and held by the input data holding means. In a processing cycle following the initial cycle, the data processed by the bit rotating means is selected by the second selecting means. May be stored in the input data holding means.
[0016]
According to the above configuration, in the initial cycle, the input data is selected by the second selection means and held in the input data holding means, and the processing of the bit rotation means is performed on the held data. Then, the processed data is selected by the second selecting means and held in the input data holding means. In a processing cycle following the initial cycle, the data processed by the bit rotate means is selected by the second selection means and held in the input data holding means, whereby the data held in the input data holding means is stored. Are sequentially updated to the data processed by the bit rotation means.
In each of the processing cycles, the data output from the second data extraction means in response to the operation result of the block operation means and the data held in the input data holding means are operated by the logic operation means. At least the data of the second data length in the operation result is output as encrypted data or decrypted data corresponding to unit data having one or more second data lengths included in the input data. Is done.
[0017]
A cryptographic processing device according to a second aspect of the present invention includes a block cipher operation unit for encrypting data of a supplied first data length based on supplied key data; An initial data holding unit capable of holding data having the data, and extracting data of a second data length from a higher-order bit side of the supplied data to a lower-order bit side of the data held by the initial data holding unit. First data extraction means for adding and extracting data of the first data length from the lower bit side of the data after the addition, and data output from the first data extraction means; or First selection means for selecting the supplied initial data and supplying it to the initial data holding means; and encrypted data holding means capable of holding data having a third data length longer than the second data length. And input data holding means for extracting data of the second data length from the upper bits of the data calculated by the block cipher calculation means, and extracting the upper bits of the data held by the encrypted data holding means. A second data extracting means for extracting the data of the third data length from the higher-order bit side of the data after the addition and outputting the data, and data held in the input data holding means. A bit rotating means for shifting the lower bits by the second data length and returning data overflowing from the least significant bit to the upper bits by the shift; data processed by the bit rotating means; Second selecting means for selecting input data having a data length of 3 and supplying the selected input data to the input data holding means; First logical operation means for executing a predetermined logical operation in response to the data held by the means and the output data of the second data extracting means, the data held by the input data holding means and the block A second logical operation unit that receives the data calculated by the cryptographic operation unit and executes the predetermined logical operation; and a data held by the input data holding unit or an operation performed by the second logical operation unit. A third selecting means for selecting the selected data and supplying the selected data to the first data extracting means; and performing an encryption process in a first operation mode, in the initial cycle, the first selecting means transmits the data to the first selecting means. Selecting the initial data and causing the initial data holding means to hold the data; supplying the held data of the initial data holding means to the block cipher operation means to execute the operation; Upon receiving the calculation result of the block cipher calculation means, the data output from the second data extraction means is held in the encrypted data holding means, and the second selection means is allowed to select the input data and to input the data. The data holding means holds the input data holding means, and the stored data of the input data holding means is processed by the bit rotating means. The processed data is selected by the second selecting means to hold the input data. Means for receiving the data held by the input data holding means and the operation result of the block cipher operation means, and causing the third selection means to select the operation result of the second logical operation means. The first data extracting means is supplied with the data, and the data output from the first data extracting means is selected by the first selecting means upon receiving the supplied data. In the processing following the initial cycle, the output data of the first data extracting means is stored in the first selecting means, and the processing data of the bit rotating means is stored in the second selecting means. Are respectively selected, a process equivalent to the initial cycle is repeated by the number of cycles corresponding to the second data length and the third data length, and the decoding process in the first operation mode is performed. Is performed, in the initial cycle, the first selecting means selects the initial data and causes the initial data holding means to hold the initial data, and stores the held data of the initial data holding means in the block cipher operation means. The data is supplied to execute the operation, and the data output from the second data extraction means in response to the operation result of the block cipher operation means is converted to the encrypted data. The input data is held by the holding means, the input data is selected by the second selecting means, and the input data holding means is held by the input data holding means. Then, the processed data is selected by the second selecting means and held by the input data holding means, and the held data is selected by the third selecting means and supplied to the first data extracting means. Receiving the supply data, causing the first selection means to select the data output from the first data extraction means, and holding the data in the initial data holding means, and in a process following the initial cycle, The first selection means selects the output data of the first data extraction means, and the second selection means selects the processing data of the bit rotation means. Control means for repeating a process equivalent to the initial cycle by the number of cycles corresponding to the second data length and the third data length, and in each processing cycle of the control means, The data output from the second data extraction means in response to the operation result of the operation means and the data processed by the bit rotation means held in the input data holding means are combined with the first logical operation means Of the result calculated in the above, at least data corresponding to the second data length is converted into encrypted data or decrypted data corresponding to unit data having one or more second data lengths included in the input data. Output as data.
[0018]
According to the encryption processing device according to the second aspect of the present invention, when the encryption processing in the first operation mode is performed, in the initial cycle, the first selection means selects the initial data, and The data is held in the initial data holding means, and the held data is supplied to the block cipher operation means to execute the operation. The data output from the second data extraction unit in response to the operation result of the block cipher operation unit is held in the encrypted data holding unit. On the other hand, the input data is selected by the second selecting means and held in the input data holding means, and the held data is processed by the bit rotating means. 2 is selected by the selection means and held in the input data holding means. In response to the data held in the input data holding means and the operation result of the block cipher operation means, a predetermined logical operation is executed in the second logical operation means, and the operation result is stored in the third selection operation. The selected data is supplied to the first data extracting means. The data output from the first data extracting means in response to the supplied data is selected by the first selecting means and held in the initial data holding means, and is supplied to the block cipher operation means in the next cycle. Is done. In the processing subsequent to the initial cycle, the output data of the first data extraction means is selected by the first selection means, and the processing data of the bit rotation means is selected by the second selection means. The same processing as the initial cycle is repeated by the number of cycles corresponding to the second data length and the third data length.
Further, when the decoding process of the first operation mode is performed, in the initial cycle, the initial data is selected by the first selecting means and held in the initial data holding means, and the held data is stored in the initial data holding means. The calculation is supplied to the block cipher calculation means and executed. The data output from the second data extraction unit in response to the operation result of the block cipher operation unit is held in the encrypted data holding unit. On the other hand, the input data is selected by the second selecting means and held in the input data holding means, and the held data is processed by the bit rotating means. 2 is selected by the selection means and held in the input data holding means. The data held by the input data holding means is selected by the third selecting means and supplied to the first data extracting means, and the data outputted from the first data extracting means in response to the supplied data Is selected by the first selection means, held in the initial data holding means, and supplied to the block cipher operation means in the next cycle. In the processing subsequent to the initial cycle, the output data of the first data extraction means is selected by the first selection means, and the processing data of the bit rotation means is selected by the second selection means. The same processing as the initial cycle is repeated by the number of cycles corresponding to the second data length and the third data length.
In each processing cycle of the control means, the data output from the second data extraction means in response to the operation result of the block operation means, and the data after processing by the bit rotation means held in the input data holding means. Is calculated by the first logical operation means, and at least the data of the second data length out of the operation result is output as encrypted data or decrypted data corresponding to the unit data. .
[0019]
Further, the third selecting means can select an operation result of the block cipher operation means and supply the result to the first data extracting means, and the control means can execute an encryption process or a second operation mode. In performing the decoding process, the second selection means selects the input data and the input data holding means holds the input data. In the initial cycle, the first selection means selects the initial data. Holding the initial data holding means, supplying the held data of the initial data holding means to the block cipher operation means to execute the operation, receiving the operation result of the block cipher operation means, and receiving the second data The data output from the extracting means is held in the encrypted data holding means, and the operation result of the block cipher operation means is selected by the third selecting means. Receiving the supplied data, causing the first selection means to select the data output from the first data extraction means, and holding the data in the initial data holding means; In a process following the initial cycle, the number of cycles according to the first data length and the second data length in a state where the first selection means selects the output data of the first data extraction means. Only, the same processing as in the above initial cycle may be repeated.
[0020]
According to the above configuration, when the encryption processing or the decryption processing in the second operation mode is performed, the input data is selected by the second selection means and held in the input data holding means. In the initial cycle, the initial data is selected by the first selecting means and held in the initial data holding means, and the held data is supplied to the block cipher operation means to execute an operation. The data output from the second data extraction unit in response to the operation result of the block cipher operation unit is held in the encrypted data holding unit. Further, the operation result of the block cipher operation means is selected by the third selection means and supplied to the first data extraction means. The data output from the first data extracting means in response to the supplied data is selected by the first selecting means and held in the initial data holding means. In a process following the initial cycle, a cycle corresponding to the first data length and the second data length in a state where the output data of the first data extraction unit is selected by the first selection unit. A process equivalent to the above initial cycle is repeated by the number of times.
In the last processing cycle, the data output from the second data extraction means in response to the operation result of the block operation means and the input data held in the input data holding means are input to the first logic operation means. The operation is performed, and the operation result is output as encrypted data or decrypted data corresponding to the input data.
[0021]
Further, when performing the encryption process or the decryption process in the second operation mode, the control unit causes the second selection unit to select the input data in the initial cycle, and causes the input data holding unit to select the input data. And causing the input data holding means to perform the processing of the bit rotation means on the held data, causing the second selection means to select the processed data, and causing the input data holding means to hold the data. In a processing cycle following the initial cycle, the data processed by the bit rotating means may be selected by the second selecting means and held by the input data holding means.
[0022]
According to the above configuration, when the encryption processing or the decryption processing in the second operation mode is performed, in the initial cycle, the input data is selected by the second selection means and the input data holding means is selected. Is processed by the bit rotating means, and the processed data is selected by the second selecting means and held by the input data holding means. In the processing cycle following the initial cycle, the data processed by the bit rotate means is selected by the second selection means and held by the input data holding means, whereby the data held by the input data holding means is held. Are sequentially updated to the data processed by the bit rotation means.
In each of the processing cycles, the data output from the second data extraction means in response to the operation result of the block operation means and the data held in the input data holding means are calculated by the first logic operation means. Out of the operation result, at least data of the second data length is encrypted data or decryption data corresponding to unit data having one or more second data lengths included in the input data. Output as data.
[0023]
A fourth selecting means for selecting the data held in the initial data holding means or the data held in the input data holding means and supplying the selected data to the block cipher operation means; And a fifth selecting means for selecting and outputting the data calculated in the above or the data calculated in the block cipher calculating means. In this case, the block cipher operation unit performs an encryption operation or a decryption operation on the supplied data, and the control unit performs an encryption operation or a decryption operation in the third operation mode. The selection means selects the input data and causes the input data holding means to hold the input data, and causes the fourth selection means to select the holding data of the input data holding means and supplies the data to the block cipher operation means. When performing the calculation, causing the fifth selection means to select and output the calculation result of the block cipher calculation means, and performing the processing in the first operation mode or the second operation mode, The data held by the initial data holding means is selected by the fourth selection means and supplied to the block cipher operation means, and the operation data of the first logic operation means is transmitted to the block cipher operation means. To 5 of the selection means may be output by selection.
[0024]
According to the above configuration, when the encryption process or the decryption process in the third operation mode is performed, the input data is selected by the second selection unit and is stored in the input data storage unit, and the input data is stored in the input data storage unit. The selection data of the input data holding means is selected by the selection means and supplied to the block cipher operation means. An encryption operation or a decryption operation is executed in the block cipher operation means receiving the supply data, and the operation result is selected and output by the fifth selecting means. On the other hand, when the processing of the first operation mode or the second operation mode is performed, the data held by the initial data holding means is selected by the fourth selection means and supplied to the block cipher operation means. At the same time, the operation data of the first logic operation means is selected and output by the fifth selection means.
[0025]
A third logical operation means for receiving the data held in the initial data holding means and the data held in the input data holding means and executing the predetermined logical operation; A fourth logical operation unit that receives the held data and the data calculated by the block cipher operation unit and executes the predetermined logical operation may be further included. The fourth selecting means can select the data calculated by the third logical calculating means and supply the data to the block cipher calculating means, and the fifth selecting means can select the data calculated by the fourth logical calculating means. The data calculated by the calculation means may be selected and output. Further, when performing the encryption process in the fourth operation mode, the control means causes the first selection means to select the initial data in the initial cycle and causes the initial data holding means to hold the initial data. A second selection means for selecting the input data and holding the input data in the input data holding means, and receiving the held data of the initial data holding means and the held data of the input data holding means; The operation result of the means is selected by the fourth selecting means and supplied to the block cipher operation means, the operation is executed, and the operation result of the block cipher operation means is selected by the fifth selecting means. And the third cipher selecting means selects the calculation result of the block cipher calculating means and supplies it to the first data extracting means. The data for the first data length of the supply data is extracted, and the extracted data of the first data extraction means is selected by the first selection means and held by the initial data holding means. In the processing cycle following the cycle, the same processing as in the initial cycle is executed with the first selecting means selecting the extracted data of the first data extracting means, and the decoding of the fourth operation mode is performed. In the case of performing the conversion process, in the initial cycle, the first selection means selects the initial data, the initial data holding means holds the initial data, and the second selection means selects the input data. The input data holding unit holds the input data, the input data holding unit selects the data held by the fourth selection unit, and supplies the selected data to the block cipher operation unit. Calculation, and the fifth selection means selects and outputs the operation result of the fourth logic operation means which receives the operation result of the block cipher operation means and the held data of the initial data holding means. Then, the data held by the input data holding means is selected by the third selection means and supplied to the first data extraction means, and the first data extraction means causes the first data extraction means to select the first data of the supplied data. The first data extracting means selects the extracted data by the first data extracting means and causes the initial data holding means to hold the extracted data. In a processing cycle subsequent to the initial cycle, A process equivalent to the initial cycle may be executed in a state where the first selection unit selects the extracted data of the first data extraction unit.
[0026]
According to the above configuration, when the encryption processing in the fourth operation mode is performed, in the initial cycle, the initial data is selected by the first selecting means and held in the initial data holding means. Further, the input data is selected by the second selecting means and held by the input data holding means. Upon receiving the data held by the initial data holding means and the data held by the input data holding means, a predetermined logical operation is executed in the third logical operation means, and the operation result is stored in the fourth selection means. And is supplied to the block cipher operation means. Receiving the supplied data, the block cipher operation means performs an encryption operation, and the operation result is selected and output by the fifth selecting means. The operation result of the block cipher operation means is selected by the third selecting means and supplied to the first data extracting means, and the first data extracting means selects the first data of the supplied data. The long data is extracted. The extracted data of the first data extracting means is selected by the first selecting means and held by the initial data holding means. In a processing cycle subsequent to the initial cycle, a process equivalent to that of the initial cycle is executed in a state where the extracted data of the first data extracting unit is selected by the first selecting unit.
In the case where the decoding process in the fourth operation mode is performed, in the initial cycle, the initial data is selected by the first selecting means and held in the initial data holding means. Further, the input data is selected by the second selecting means and held by the input data holding means. The data held by the input data holding means is selected by the fourth selection means and supplied to the block cipher operation means, and the encryption operation is executed. Upon receiving the operation result of the block cipher operation unit and the data held by the initial data holding unit, a predetermined logical operation is executed in the fourth logical operation unit, and the operation result is sent to the fifth selection unit. Selected and output. Further, the held data of the input data holding means is selected by the third selection means and supplied to the first data extraction means, and the first data extraction means selects the first data of the supplied data. Data of the data length is extracted. The extracted data of the first data extracting means is selected by the first selecting means and held by the initial data holding means. In a processing cycle subsequent to the initial cycle, a process equivalent to that of the initial cycle is executed in a state where the extracted data of the first data extracting unit is selected by the first selecting unit.
[0027]
According to a third aspect of the present invention, there is provided an encryption processing method comprising: holding an initial data having a first data length in an initial data holding device; and encrypting the initial data based on given key data. And extracting the data of the second data length shorter than the first data length from the upper bits of the data encrypted in the first step, and setting the extracted data as the upper bits. A second step of generating data having a third data length longer than the second data length, and causing the encrypted data holding device to hold the data; and a higher bit side of the data encrypted in the first step. , The data corresponding to the second data length is extracted and added to the lower bits of the initial data held in the initial data holding device, and the first data is read from the lower bits of the data after the addition. A third step of extracting data of a data length and updating the initial data held in the initial data holding device to the extracted data, and holding the initial data held in the initial data holding device. A fourth step of encrypting the encrypted data based on the key data, and extracting data of the second data length from the upper bit side of the data encrypted in the fourth step, The data is added to the upper bit side of the data held in the encrypted data holding device, the data of the third data length is extracted from the upper bit side of the data after the addition, and held in the encrypted data holding device. A fifth step of updating the encrypted data with the extracted data, and extracting data of the second data length from the upper bits of the data encrypted in the fourth step. The data held in the initial data holding device is added to the lower bit side, and the data of the first data length is extracted from the lower bit side of the data after the addition. And a sixth step of updating the data held in the first data into the extracted data by the number of times corresponding to the second data length and the third data length. A predetermined logical operation is performed on the data having the third data length extracted in step 5 and the input data having the third data length to obtain the encrypted data or the decrypted data corresponding to the input data. Generate
[0028]
According to a fourth aspect of the present invention, there is provided an encryption processing method comprising: holding an initial data having a first data length in an initial data holding device; and encrypting the initial data based on given key data. And shifting the input data having the third data length to the lower bit side by the first data length and the second data length shorter than the third data length. Performing a process of returning data overflowing from the upper bits to the upper bit side, and holding the processed data in the input data holding device; and performing the second step from the upper bits side of the data encrypted in the first step. 2, and generates data having the third data length with the extracted data as upper bits, and stores the data in the encrypted data holding device. Performing a predetermined logical operation on the data encrypted in the first step and the data held in the input data holding device, and performing a second logical operation on the upper bit side of the operation result. Is extracted and added to the lower bits of the initial data held in the initial data holding device, and the data of the first data length is added from the lower bits of the data after the addition. A fourth step of extracting and updating the initial data held in the initial data holding device to the extracted data; a data held in the input data holding device; The predetermined logical operation is performed on the data having the third data length to generate encrypted data corresponding to the unit data having the second data length included in the input data. A fifth step of encrypting the data held in the initial data holding device based on the key data, and a sixth step of encrypting the data held in the initial data holding device. Is shifted to the lower bit side by the second data length, and data overflowing from the least significant bit is returned to the upper bit side by the shift, and the data held in the input data holding device is shifted to the lower bit side. A seventh step of updating the data after processing, and extracting data of a second data length from the upper bit side of the data encrypted in the sixth step, and holding the extracted data in the encrypted data holding device. The data having the third data length is extracted from the upper bit side of the data after the addition, and is added to the upper bit side of the added data. An eighth step of updating the data held in the data holding device to the extracted data; the data encrypted in the sixth step; and the updated data of the input data holding device. , And extracts data of the second data length from the upper bit side of the operation result, and adds the data to the lower bit side of the data held in the initial data holding device. A ninth step of extracting data of the first data length from the lower bit side of the data and updating the data held in the initial data holding device to the extracted data; and updating the input data holding device. The predetermined logical operation is performed on the extracted data and the data having the third data length extracted in the eighth step to correspond to at least one unit data. The tenth iteration step including the steps of generating encrypted data is repeated a number of times corresponding to the said second data length and the third data length.
[0029]
A cryptographic processing method according to a fifth aspect of the present invention is a cryptographic processing method, comprising: holding initial data having a first data length in an initial data holding device; and encrypting the initial data based on given key data. And shifting the encrypted input data having the third data length to the lower bit side by the first data length and the second data length shorter than the third data length. A second step of returning the data overflowing from the least significant bit to the upper bit side, and holding the processed data in the input data holding device; and a higher bit of the data encrypted in the first step. Side to extract data of the second data length, generate data having the third data length using the extracted data as upper bits, and generate encrypted data. A third step of holding the data held by the holding device; extracting data of the second data length from the higher-order bit side of the data held by the input data holding device; The data is added to the lower bit side of the data, the data of the first data length is extracted from the lower bit side of the added data, and the initial data held in the initial data holding device is updated to the extracted data. Performing a predetermined logical operation on the data held in the input data holding device and the data having the third data length generated in the third step to obtain the input data. And a fifth step of generating decoded data corresponding to the unit data having the second data length included in the initial data holding unit. A sixth step of encrypting the obtained data on the basis of the key data, and shifting the data held in the input data holding device to the lower bits by the second data length. A seventh step of performing a process of returning data overflowing from the least significant bit to the upper bit side, and updating the data held in the input data holding device to the processed data; and The data of the second data length is extracted from the upper bits of the data, and added to the upper bits of the data held in the encrypted data holding device. An eighth step of extracting data of a third data length and updating the data held in the encrypted data holding device to the extracted data; The data of the second data length is extracted from the upper bit side of the updated data of the input data holding device, and added to the lower bit side of the data held in the initial data holding device. A ninth step of extracting the data of the first data length from the lower bit side of the data and updating the data held in the initial data holding device to the extracted data; The predetermined logical operation is performed on the updated data and the data having the third data length extracted in the eighth step to generate decoded data corresponding to at least one of the unit data. The repetition step including the tenth step is repeated a number of times corresponding to the second data length and the third data length.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, three embodiments of the present invention will be described with reference to the drawings.
[0031]
(1st Embodiment)
FIG. 1 is a block diagram illustrating a configuration example of the cryptographic processing device according to the first embodiment of the present invention.
The cryptographic processing apparatus shown in FIG. 1 includes a block cipher operation unit 11, an input register 21, an IV register 22, an output register 23, a data length setting register 24, an IV data holding unit 31, an encrypted data holding unit 32, a first selection It has a unit 41, a first data extraction unit 51, a second data extraction unit 52, and a control unit 71.
The block cipher operation unit 11 is an embodiment of the block cipher operation means of the present invention.
The IV data holding unit 31 is an embodiment of the initial data holding unit of the present invention.
The encrypted data holding unit 32 is an embodiment of the encrypted data holding unit of the present invention.
The first selector 41 is an embodiment of the first selector of the present invention.
The first data extracting unit 51 is an embodiment of the first data extracting unit of the present invention.
The second data extraction unit 52 is an embodiment of the second data extraction unit of the present invention.
The first logical operation unit 61 is an embodiment of the logical operation unit and the first logical operation unit of the present invention.
The control unit 71 is an embodiment of the control means of the present invention.
[0032]
The block cipher operation unit 11 is a unit for encrypting the supplied data having a predetermined data length based on the supplied key data. For example, based on the DES encryption method, an encryption operation is performed using 64 bits as one block unit. In the following description, the data length (first data length) as the unit of encryption in the block cipher operation unit 11 is L1 bits.
[0033]
The input register 21 holds data S to be encrypted or decrypted. The data length of the input data held in the input register 21 may be equal to or longer than the L1 bit, which is a processing unit of the block cipher operation unit 11. In the following description, the data length (third data length) of the data held in the input register 21 as an object to be encrypted or decrypted is L3 bits.
[0034]
The IV register 22 holds L1 bit data (hereinafter, referred to as IV data) used in an initial processing cycle when continuous encryption or decryption is performed.
[0035]
The output register 23 holds data R generated as a result of encryption or decryption.
[0036]
The data length setting register 24 holds data for setting a data length (second data length) as a unit of encryption or decryption. This data length needs to be shorter than the data length of L1 bit, which is the unit of encryption in the block cipher operation unit 11, and the data length of L3 bit supplied from the input register. In the following description, the second data length is L2 bits.
[0037]
FIG. 2 is a diagram for explaining the correspondence between the data held in the input register 21 and the data held in the output register 23.
FIG. 2A shows an example in which “L2 = 1 bit” is set in the data length setting register 24. In the case of “L2 = 1 bit”, as described later, 1-bit encrypted data or decrypted data is generated each time the encryption operation is performed once in the block cipher operation unit 11, so that the input register 21 If 64-bit data is held, 64 encrypted data or decrypted data can be continuously generated. In this case, the data (S0,..., S63) before the operation held in the input register 21 and the data (R0,..., R63) after the operation held in the output register 23 are one-to-one for each bit. Corresponding to
FIG. 2B shows an example in which “L2 = 8 bits” is set in the data length setting register 24. In the case of “L2 = 8 bits”, the encryption / decryption data of 8 bits is generated each time the encryption operation is performed once in the block cipher operation unit 11. If the data is held, it is possible to continuously generate eight pieces of encrypted data or decrypted data. In this case, the pre-operation data (S0,..., S7) held in the input register 21 and the post-operation data (R0,..., R7) held in the output register 23 are divided into 8-bit blocks. They correspond one-to-one.
[0038]
The IV data holding unit 31 holds L1 bit data used for encryption or decryption. As described later, the IV data holding unit 31 holds the L1 bit IV data supplied from the IV register 22 in the initial processing cycle, but in the subsequent processing cycle, the first data extraction unit 51 extracts the L1 bit IV data. L1 bit data held.
The data held in the IV data holding unit 31 is supplied to the block cipher operation unit 11 and the first data extraction unit 51.
[0039]
The encrypted data holding unit 32 holds the data extracted by the second data extracting unit 52. The data held in the encrypted data holding unit 32 is supplied to the second data extraction unit 52.
[0040]
The first selector 41 selects the IV data held in the IV register 22 or the output data from the first data extractor 51 according to a control signal (not shown) from the controller 71, and selects the selected data. To the IV data holding unit 31.
[0041]
The first data extracting unit 51 extracts L2 bits of data from the upper bits of the data calculated by the block cipher calculator 11 and adds the L2 bits to the lower bits of the data held in the IV data holding unit 31. Then, L1 bits of data are extracted from the lower bits of the added (L1 + L2) bits of data, and output to the first selector 41.
[0042]
The second data extraction unit 52 extracts L2 bits of data from the upper bits of the data calculated by the block cipher operation block cipher operation unit 11, and outputs the L2 bits of the data held in the encrypted data holding unit 32. The data is added to the bit side, L3 bit data is extracted from the upper bit side of the added (L3 + L2) bit data, and output to the encrypted data holding unit 32 and the first logical operation unit 61.
[0043]
The first logical operation unit 61 receives data supplied from the input register 21 and data output from the second data extraction unit 52, and performs a predetermined logical operation, for example, an exclusive OR operation on each bit. Execute
[0044]
The control unit 71 sets the data length (L2 bits) of the upper bits extracted by the first data extraction unit 51 and the second data extraction unit 52 according to the value set in the data length setting register 24. I do. In addition, according to the set data length (L2 bits) and the data length (L3 bits) of the input data S held in the input register 21, output data R corresponding to the input data S is generated. First, the number of times of performing the arithmetic processing in the block cipher arithmetic unit 11 is determined. For example, as shown in FIG. 2A, when “L2 = 8 bits” is set for the 64-bit input data S, the number of times the operation is repeated in the block cipher operation unit 11 is eight.
[0045]
Then, in the initial cycle of the repeated processing, the first selector 41 selects the IV data of the IV register 22 and causes the IV data holding unit 31 to hold the IV data, and supplies the held data to the block cipher operation unit 11. To execute the encryption operation. Further, the data output from the second data extraction unit 52 in response to the operation result of the block cipher operation unit 11 is stored in the encrypted data storage unit 32. Further, in response to the operation result of the block cipher operation unit 11, the data output from the first data extraction unit 51 is selected by the first selection unit 41 and held in the IV data holding unit 31, and in the next processing cycle, The data to be supplied to the block cipher operation unit 11 is prepared. In the processing cycle following this initial cycle, the same processing as the initial cycle is repeated a set number of times with the first selector 41 selecting the output data of the first data extractor 51. .
[0046]
Here, the operation of the cryptographic processing apparatus of FIG. 1 having the above configuration will be described with reference to FIG.
FIG. 3 is a flowchart for explaining a flow of an encryption process or a decryption process in the encryption processing device of FIG.
[0047]
Step ST101:
The L1 bit IV data held in the input register 21 is selected by the first selector 41 and held in the IV data holder 31. Then, the held IV data is supplied to the block cipher operation unit 11, and a predetermined encryption operation is performed based on the given key data.
[0048]
Step ST102:
In step ST101, L2 bits of data are extracted by the second data extracting unit 52 from the upper bits of the data encrypted by the block cipher operation unit 11, and the extracted data is L3 bits of data. Is stored in the encrypted data storage unit 32. In this case, the lower (L3-L2) bits of the data held in the encrypted data holding unit 32 include the upper (L3-L2) bits of the data held in the encrypted data holding unit 32 in the initial state. Is added.
[0049]
Step ST103:
In step ST101, L2 bits of data are extracted by the first data extraction unit 51 from the upper bits of the data encrypted by the block cipher operation unit 11, and the lower bits of the IV data held in the IV data holding unit 31 are extracted. The L1 bit data is extracted from the lower bit side of the added (L1 + L2) bit data and output to the first selection unit 41. The first selection unit 41 selects the extracted L1 bit data and supplies it to the IV data holding unit 31. The IV data held in the IV data holding unit 31 is updated to the extracted L1 bit data.
[0050]
Steps ST102 and ST103 can be performed in parallel in the cryptographic processing apparatus of FIG.
[0051]
Step ST104:
Subsequent to the initial cycle of steps ST101 to ST103, a processing cycle of steps ST105 to ST107 described below is repeated. As described above, the number of repetitions is set according to the data length (L2 bits) set in the bit number setting register 24 and the data length (L3 bits) of the input data S held in the input register 21. You.
If the set number of repetitions has been reached, the process proceeds to step ST108; otherwise, the process proceeds to step ST105.
[0052]
Step ST105:
The data held in the IV data holding unit 31 is supplied to the block cipher operation unit 11, and the encryption operation is executed.
[0053]
Step ST106:
In step ST105, L2 bits of data are extracted by the second data extracting unit 52 from the upper bits of the data encrypted by the block cipher operation unit 11, and the upper bits of the data held in the encrypted data holding unit 32 are extracted. The L3 bit data is extracted from the upper bit side of the (L3 + L2) bit data after the addition. The data held in the encrypted data holding unit 32 is updated to the extracted L3-bit data.
[0054]
Step ST107:
In step ST105, L2 bits of data are extracted by the first data extracting unit 51 from the upper bits of the data encrypted by the block cipher operation unit 11, and the lower bits of the data held in the IV data holding unit 31 are extracted. The L1 bit data is extracted from the lower bit side of the added (L1 + L2) bit data, and output to the first selector 41. The data held in the IV data holding unit 31 is updated again with the extracted L1 bit data.
[0055]
It should be noted that the processes in steps ST106 and ST107 can be performed in parallel, similarly to steps ST102 and ST103.
[0056]
Step ST108:
If the end of the operation is determined in step ST104, the L3 bit data extracted by the second data extraction unit 52 in the last executed step ST106 and the L3 bit input data held in the input register 21 Is subjected to a predetermined logical operation in the first logical operation unit 61, thereby generating encrypted data or decrypted data corresponding to the input data. For example, an exclusive OR of corresponding bits of both data is calculated to generate encrypted data or decrypted data. The generated data is held in the output register 23 as output data R.
[0057]
Based on the above-described processing flow, changes in data stored in the encrypted data storage unit 32 will be described with reference to a specific example illustrated in FIG.
For example, assume that the L3 bit is four times the L2 bit. In this case, as shown in FIG. 4E, the input data S of L3 bits can be divided into four unit data (S0,..., S3) having a length of L2 bits.
[0058]
When the encrypted data E is output from the block cipher operation unit 11 in step ST101 of the initial cycle, the data E0 of L2 bits on the upper bit side is extracted in step ST102, and the extracted data E0 is set as the upper bit. The L3-bit data is held in the encrypted data holding unit 32 (FIG. 4A).
[0059]
When the encrypted data E is output from the block cipher operation unit 11 in step ST105 of the next processing cycle, the data E1 corresponding to the upper L2 bits is extracted and further higher than E0 held in the encrypted data holding unit 32. It is added to the bit side (FIG. 4B). Similarly, in the subsequent cycle, the upper L2 bits of the encrypted data E output from the block cipher operation unit 11 are extracted and added to the upper side of the data held in the encrypted data holding unit 32. , The lower L2 bits of data are rejected. As a result, the upper L2 bits of the encrypted data E output from the block cipher operation unit 11 in each processing cycle are stored in the encrypted data storage unit 32 in the output order, arranged from the lower side (see FIG. 4D). The four encrypted data (E0,..., E3) having a length of L2 bits generated in this way and the four unit data (S0,. The logical operation unit 61 performs an operation such as an exclusive OR operation to generate L3-bit output data R corresponding to the L3-bit input data S.
[0060]
Note that the above-described change in data is the same in the IV data holding unit 31 except that data is sequentially added to the lower bit side. That is, the data of the upper L2 bits of the encrypted data E output from the block cipher operation unit 11 is sequentially added to the lower bits of the data held in the IV data holding unit 31, and the upper L2 bits of the data are stored. Are sequentially rejected.
[0061]
As described above, according to the cryptographic processing device shown in FIG. 1, a part of the calculation result (upper L2 bits) of the block cipher operation unit 11 is fed back to the input of the block cipher operation unit 11 and is generated next. It is used to generate L2-bit encrypted data or decrypted data. Therefore, it is possible to realize the same processing as the OFB mode encryption processing and decryption processing shown in FIG.
[0062]
The upper L2 bits of the operation result of the block cipher operation unit 11 are extracted and added to the lower bit side of the data supplied to the block cipher operation unit 11 used for this operation. Data of L1 bits is extracted from the bit side and prepared as data to be supplied to the block cipher operation unit 11 in the next processing cycle. Therefore, unnecessary waiting time can be reduced as compared with the case where the same processing is realized by software, and the block cipher operation unit 11 can perform a continuous operation.
Furthermore, the upper L2 bits of the operation result of the block cipher operation unit 11 are extracted, and the extracted data is packed in the encrypted data holding unit 32 in order from the upper bit side. The valid operation result output from the data 11 is surely retained without being lost by overwriting or the like.
[0063]
In addition, according to the data length (L2 bits) set in the bit number setting register 24 and the data length (L3 bits) of the input data S held in the input register 21, the number of operations of the block cipher operation unit 11 is reduced. The process is automatically set, and the set number of processes are continuously repeated, so that the required number of valid operation results of the block cipher operation unit 11 are held in the encrypted data holding unit 32. Therefore, a plurality of L2-bit unit data held in the input register 21 can be collectively encrypted or decrypted. For example, every time L2-bit encrypted data or decrypted data is generated, The processing time can be reduced and the processing load of the software can be reduced as compared with the case where the transfer of the generated data is processed by the software.
[0064]
By the way, in the cryptographic processing apparatus of FIG. 1, L3-bit input data S including a plurality of L2-bit unit data are collectively processed, and a plurality of encrypted data or decrypted data are generated at the same time. Depending on the processing method, there may be a case where it is desired to encrypt or decrypt a desired number of L2-bit unit data.
[0065]
FIG. 5 is a block diagram illustrating a configuration example of a cryptographic processing device that can realize such processing.
5 and 1 indicate the same components. In the cryptographic processing device of FIG. 5, the control unit 71 in the cryptographic processing device of FIG. 1 is replaced with a control unit 71 ′. In addition, the encryption processing device of FIG. 5 includes an input data holding unit 33, a second selection unit 42, and a right rotate circuit 81.
The input data holding unit 33 is an embodiment of the input data holding unit of the present invention.
The second selector 42 is an embodiment of the second selector of the present invention.
The right rotate circuit 81 is an embodiment of the bit rotate means of the present invention.
[0066]
The input data holding unit 33 holds L3-bit data output from the second selection unit 42.
The right rotate circuit 81 shifts the data held in the input data holding unit 33 to the lower bit side by L2 bits and returns data overflowing from the least significant bit to the upper bit side by this bit shift (hereinafter, referred to as “higher bit side”). Right rotation process).
The second selection unit 42 selects the data rotated right by the right rotation circuit 81 or the input data S of L3 bit held in the input register 21 and supplies the selected data to the input data holding unit 33.
[0067]
The first logical operation unit 61 receives the data held in the input data holding unit 33 and the output data of the second data extraction unit 52 and executes a logical operation such as an exclusive OR operation. The result is output to the output register 23.
[0068]
The control unit 71 'performs substantially the same processing as the control unit 71, and the following processing is added. In the initial cycle in which the IV data held in the IV register 22 is held in the IV data holding unit 31, the second selection unit 42 selects the input data S of the input register 21 and sends it to the input data holding unit 33. Hold. Next, a right rotation process of the right rotation circuit 81 is performed on the input data S held in the input data holding unit 33, and the processed data is selected by the second selection unit 42, and the input data holding unit 33 is again operated. 33.
The input data held in the input data holding unit 33 after being rotated rightward and the data output from the second data extraction unit 52 in response to the operation result of the block cipher operation unit 11 are compared with the first data. A logical operation such as exclusive OR is performed in the logical operation unit 61, and L2-bit encrypted data or decrypted data is obtained from the operation result.
[0069]
In the processing cycle following the initial cycle, the output data of the right rotation circuit 81 is set to be selected in the second selection section 42, and the data held in the input data holding section 33 in the previous processing cycle is shifted to the right. The circuit 81 is again rotated rightward and held in the input data holding unit 33.
A logical operation such as exclusive OR is performed on the data after the right rotation and the output data of the second data extracting unit 52, and L2-bit encrypted data or decrypted data is obtained from the operation result. .
[0070]
Here, the operation of the cryptographic processing apparatus of FIG. 5 having the above configuration will be described with reference to FIG.
FIG. 6 is a flowchart for explaining the flow of encryption processing or decryption processing in the encryption processing device of FIG.
[0071]
Step ST201:
The same processing as step ST101 in FIG. 3 is performed. That is, the IV data of the input register 21 is held in the IV data holding unit 31, and the encryption operation of the block cipher operation unit 11 is performed on the IV data.
[0072]
Step ST202:
The L3-bit input data S is selected by the second selector 42 and is stored in the input data storage 33. Next, in the right rotate circuit 81, the held data is right-rotated by L2 bits to the lower bit side, and the data after the right rotate processing is selected in the second selecting unit 42 and held in the input data holding unit 33. Is done. As a result, the input data S held in the input register 21 is held in the input data holding unit 33 in a state where the input data S has been rotated right only once.
The processing in step ST202 can be executed in parallel with the processing in steps ST201, ST203, and ST204.
[0073]
Step ST203:
The same processing as step ST102 in FIG. 3 is performed. That is, in step ST201, L2 bits of data are extracted from the upper bits of the data encrypted by the block cipher operation unit 11 by the second data extraction unit 52, and data having L3 bits with this as the upper bits is extracted. The extracted data is stored in the encrypted data storage unit 32.
[0074]
Step ST204:
The same processing as step ST103 in FIG. 3 is performed. That is, in step ST201, data of L2 bits is extracted by the first data extraction unit 51 from the upper bit side of the data encrypted by the block cipher operation unit 11, and the IV data held in the IV data holding unit 31 is extracted. The data is added to the lower bit side, and the L1 bit data is extracted from the lower bit side of the (L1 + L2) bit data after the addition. The data held in the IV data holding unit 31 is updated to the extracted L1 bit data.
[0075]
Steps ST203 and ST204 can be executed in parallel, similarly to steps ST101 and ST102 in FIG.
[0076]
Step ST205:
A predetermined logical operation such as an exclusive OR operation is performed on the data held in the input data holding unit 33 and the L3-bit data extracted by the second data extracting unit 52 in step ST203 by the first logical operation. This is executed in the unit 61. As a result, encrypted data or decrypted data corresponding to one of the plurality of L2-bit unit data included in the input data S of the input register 21 is generated and held in the output register 23.
[0077]
Step ST206:
Subsequent to the initial cycle of steps ST201 to ST205, a processing cycle of steps ST207 to ST211 described below is repeated. The number of repetitions is determined by the data length (L2 bits) set in the bit number setting register 24 and the data length (L3 bits) of the input data S held in the input register 21, as in the cryptographic processing device of FIG. It is set according to.
When the set number of repetitions has been reached, the processing of the input data S is terminated.
[0078]
Step ST207:
The same processing as in step ST105 in FIG. 3 is performed. That is, the L1 bit data held in the IV data holding unit 31 is supplied to the block cipher operation unit 11, and the encryption operation is executed.
[0079]
Step ST208:
The data after the previous right rotation processing held in the input data holding unit 33 is further rotated right by the right rotation circuit 81, selected by the second selection unit 42, and supplied to the input data holding unit 33. The data held in the input data holding unit 33 is updated to the data after the right rotation processing.
The processing in step ST208 can be executed in parallel with the processing in steps ST207, ST209, and ST210.
[0080]
Step ST209:
The same processing as step ST106 in FIG. 3 is performed. That is, in step ST207, L2 bits of data are extracted by the second data extraction unit 52 from the upper bit side of the data encrypted by the block encryption operation unit 11, and the data stored in the encrypted data storage unit 32 L3 bits of data are extracted from the upper bits of the added (L3 + L2) bits of data added to the upper bits. The data held in the encrypted data holding unit 32 is updated to the extracted L3-bit data.
[0081]
Step ST210:
The same processing as step ST107 in FIG. 3 is performed. That is, in step ST207, L2 bits of data are extracted from the upper bits of the data encrypted by the block cipher operation unit 11 by the first data extraction unit 51, and the lower bits of the data held in the IV data holding unit 31 are extracted. The L1 bit data is extracted from the lower bit side of the (L1 + L2) bit data added to the bit side. The data held in the IV data holding unit 31 is updated to the extracted L1 bit data.
[0082]
Step ST211:
A predetermined logical operation such as an exclusive OR is performed by the first logical operation on the data held in the input data holding unit 33 and the L3-bit data extracted by the second data extracting unit 52 in step ST209. This is executed in the unit 61. Thus, among the plurality of L2-bit unit data included in the input data S of the input register 21, encrypted data or decrypted data corresponding to at least one of the unit data is generated and held in the output register 23.
[0083]
It should be noted that the processes in steps ST210 and ST211 can be executed in parallel, similarly to steps ST203 and ST204.
[0084]
Here, changes in data held in the encrypted data holding unit 32 and the input data holding unit 33 in the encryption processing device in FIG. 5 will be described with reference to a specific example shown in FIG.
Similar to the example of FIG. 4, it is assumed that the L3 bit is four times the L2 bit in the example of FIG. Therefore, the input data S of L3 bits can be divided into four unit data (S0,..., S3) having a length of L2 bits.
[0085]
In step ST202 of the initial cycle, once the right rotation process is performed on the input data S of the input register 21, the unit data S0 on the LSB side is moved to the MSB side in the data held in the input data holding unit 33. (FIG. 7A). Therefore, a logical operation such as an exclusive OR operation is performed between corresponding bits of the unit data S0 shifted to the MSB side and the data E0 of the upper L2 bits in the data output from the second data extracting unit 52. When executed, encrypted data or decrypted data corresponding to the unit data S0 is obtained from the upper L2 bits of the operation result.
[0086]
In step ST208 of the next processing cycle, when the right rotation processing is performed once on the input data S of the input register 21, the unit data S1 on the LSB side is replaced with the data on the MSB side in the data held in the input data holding unit 33. (FIG. 7B). Therefore, when a logical operation such as exclusive OR is performed between corresponding bits of the unit data S1 and data E1 corresponding to the upper L2 bits of data output from the block cipher operation unit 11, the operation result is obtained. , Encrypted data or decrypted data corresponding to the unit data S1 is obtained. Further, the unit data S0 located second from the MSB side of the data held in the input data holding unit 33 and the L2 bit located second from the MSB side of the data output from the second data extraction unit 52 By performing a logical operation on the data E0, encrypted data or decrypted data corresponding to the unit data S0 is also obtained. That is, encrypted data or decrypted data corresponding to two unit data can be obtained at the same time.
[0087]
The same applies to the subsequent processing cycles. The number of times of the right rotation process increases, and the number of encrypted data or decrypted data obtained simultaneously also increases. Finally, the data rotates once by the right rotation processing by the right rotation circuit 81, and the arrangement order of the unit data in the data held in the input data holding unit 33 and the arrangement order of the unit data held in the input register 21 are determined. Are the same, encrypted data or decrypted data corresponding to all unit data included in the input data S can be collectively obtained.
[0088]
As described above, according to the cryptographic processing device shown in FIG. 5, it is possible to sequentially and sequentially output the encrypted data or the decrypted data corresponding to each of the plurality of unit data included in the input data S. Further, by appropriately setting a processing cycle for reading data from the output register 23, a desired number of encrypted data or decrypted data can be collectively read.
[0089]
(Second embodiment)
Although the encryption processing apparatus of FIG. 1 according to the first embodiment can execute the encryption processing and the decryption processing using the OFB mode shown in FIG. 23, the encryption processing apparatus of FIG. In the processing device, in addition to the OFB mode, an encryption process and a decryption process using the CFB mode shown in FIG. 24 can be executed.
[0090]
FIG. 8 is a block diagram illustrating a configuration example of a cryptographic processing device according to the second embodiment of the present invention.
8 and 5 indicate the same components. In the cryptographic processing device of FIG. 8, the control unit 71 'in the cryptographic processing device of FIG. In addition, the cryptographic processing device of FIG. 8 includes a third selecting unit 43 and a second logical operation unit 62.
The third selector 43 is an embodiment of the third selector of the present invention.
The second logical operation unit 62 is an embodiment of the second logical operation unit of the present invention.
[0091]
The second logical operation unit 62 receives the data held in the input data holding unit 33 and the data calculated in the block cipher operation unit 11 and executes a predetermined logical operation such as an exclusive OR.
[0092]
The third selection unit 43 selects the data held in the input data holding unit 33, the data calculated in the second logical operation unit 62, or the data calculated in the block cipher operation unit 11, and selects the first data. Is supplied to the data extraction unit 51.
[0093]
The first data extraction unit 51 extracts L2 bits of data from the upper bits of the data selected by the third selection unit 43, and extracts the lower bits of the data held in the IV data holding unit 31. , And extracts L1 bit data from the lower bit side of the (L1 + L2) bit data after the addition, and outputs the extracted data to the first selector 41.
[0094]
The control unit 72 performs various controls for performing encryption or decryption in the OFB mode or the CFB mode.
In any of the operation modes, first, the data length (L2) of the upper bit extracted by the first data extraction unit 51 and the second data extraction unit 52 according to the value set in the data length setting register 24. Bit). Further, in order to generate output data R corresponding to the input data S in accordance with the set data length (L2 bits) and the data length of the input data S held in the input register 21 (L3 bits). The number of times that the block cipher operation unit 11 performs the operation process is determined.
[0095]
When the encryption process in the CFB mode is performed, in the initial cycle, the first selector 41 selects the IV data of the IV register 22 and causes the IV data holding unit 31 to hold the IV data. To perform an encryption operation. Next, the data output from the second data extraction unit 52 in response to the operation result of the block cipher operation unit 11 is stored in the encrypted data storage unit 32. Further, the second selection unit 42 selects the input data S of the input register 21 and stores the input data S in the input data holding unit 33, and executes the right rotation processing of the right rotation circuit 81 on the held data. The data is made to be selected by the second selecting unit 42 and held by the input data holding unit 33. The first logical operation is performed on the input data rotated right and held in the input data holding unit 33 and the data output from the second data extraction unit 52 in response to the operation result of the block cipher operation unit 11. A logical operation such as an exclusive OR operation is performed in the unit 61, and L2-bit encrypted data or decrypted data is obtained from the operation result. Further, the third selector 43 receives the data after the right rotation processing held in the input data holding unit 33 and the operation result of the block cipher operation unit 11 and outputs the operation result output from the second logical operation unit 62. And the data is supplied to the first data extraction unit 51. In response to the supply data, the data output from the first data extraction unit 51 is selected by the first selection unit 41 and held in the IV data holding unit 31, and is supplied to the block cipher operation unit 11 in the next cycle. Prepare the data to be prepared.
In the processing subsequent to this initial cycle, the first selector 41 selects the output data of the first data extractor 51, and the second selector 42 selects the data after the processing by the right rotate circuit 81. Then, the same processing as the above-described initial cycle is repeated a set number of times.
[0096]
When the CFB mode decoding process is performed, in the initial cycle, the first selection unit 41 selects the IV data of the IV register 22 and stores the selected data in the IV data storage unit 31. It is supplied to the cryptographic operation unit 11 to execute an encryption operation. Next, the data output from the second data extraction unit 52 in response to the operation result of the block cipher operation unit 11 is stored in the encrypted data storage unit 32. Further, the second selection unit 42 selects the input data S of the input register 21 and stores the input data S in the input data holding unit 33, and executes the right rotation processing of the right rotation circuit 81 on the held data. The data is made to be selected by the second selecting unit 42 and held by the input data holding unit 33. The first logical operation is performed on the input data rotated right and held in the input data holding unit 33 and the data output from the second data extraction unit 52 in response to the operation result of the block cipher operation unit 11. A logical operation such as an exclusive OR operation is performed in the unit 61, and L2-bit encrypted data or decrypted data is obtained from the operation result. The above is the same as the encryption processing in the CFB mode. In the decoding process in the CFB mode, the data after the right rotation process held in the input data holding unit 33 is selected by the third selecting unit 43 and supplied to the first data extracting unit 51. The data output from the first data extraction unit 51 is selected by the first selection unit 41 and held in the IV data holding unit 31, so that the data supplied to the block cipher operation unit 11 in the next cycle is Get ready.
In the processing subsequent to this initial cycle, the first selector 41 selects the output data of the first data extractor 51, and the second selector 42 selects the data after the processing by the right rotate circuit 81. Then, the same processing as the above-described initial cycle is repeated a set number of times.
[0097]
When performing the encryption process or the decryption process in the OFB mode, the third selection unit 43 is set to a state where the operation result of the block cipher operation unit 11 is selected. Other controls are the same as those of the control unit 71 'in FIG.
[0098]
Here, the operation of the cryptographic processing apparatus of FIG. 8 having the above-described configuration will be described with reference to FIGS.
FIG. 9 is a flowchart for explaining the flow of the encryption processing in the CFB mode in the encryption processing device of FIG.
FIG. 10 shows signals that become valid or invalid when the CFB mode encryption processing is performed in the encryption processing device of FIG.
FIG. 11 shows signals that become valid or invalid when the decryption process in the CFB mode is performed in the cryptographic processing device in FIG.
FIG. 12 shows signals that become valid or invalid when the encryption processing or decryption processing in the OFB mode is performed in the encryption processing apparatus in FIG.
In FIGS. 10 to 12 and FIG. 8, the same reference numerals indicate the same components, and the signal indicated by a solid line indicates a valid signal, and the signal indicated by a dotted line indicates an invalid signal. ing.
[0099]
First, a case where the encryption processing in the CFB mode is performed will be described.
In this case, as shown in FIG. 10, the output signal from the second logical operation unit 62 is selected by the third selection unit 43 and supplied to the first data extraction unit 51.
[0100]
Step ST301:
The same processing as step ST201 in FIG. 6 is performed. That is, the IV data of the input register 21 is held in the IV data holding unit 31, and the encryption operation of the block cipher operation unit 11 is performed on the IV data.
[0101]
Step ST302:
The same processing as step ST202 in FIG. 6 is performed. That is, the input data S of L3 bits is selected by the second selector 42 and is stored in the input data storage 33. Next, in the right rotate circuit 81, the held data is right-rotated by L2 bits to the lower bit side, and the data after the right rotate processing is selected in the second selecting unit 42 and held in the input data holding unit 33. Is done. As a result, the input data S held in the input register 21 is held in the input data holding unit 33 in a state where the input data S has been rotated right only once.
The processing in step ST302 can be executed in parallel with the processing in steps ST301 and ST303.
[0102]
Step ST303:
The same processing as step ST203 in FIG. 6 is performed. That is, in step ST301, L2 bits of data are extracted from the upper bits of the data encrypted by the block cipher operation unit 11 by the second data extraction unit 52, and data having L3 bits with this as the upper bits is extracted. The extracted data is stored in the encrypted data storage unit 32.
[0103]
Step ST304:
The second logical operation unit 62 performs an exclusive logic operation on the data encrypted by the block encryption operation unit 11 in step ST301 and the data held in the input data storage unit 33 after the right rotation processing in step ST302. A logical operation such as a sum is executed, and the operation result is selected by the third selecting unit 43 and supplied to the first data extracting unit 51. In the first data extraction unit 51, L2 bits of data are extracted from the upper bits of the supplied data, added to the lower bits of the IV data held in the IV data holding unit 31, and added. Data of L1 bits is extracted from the lower bits of (L1 + L2) bits of data. The extracted data is selected by the first selection unit 41 and supplied to the IV data holding unit 31. The data held in the IV data holding unit 31 is updated to the extracted L1 bit data.
Note that the process of step ST304 can be executed in parallel with the processes of step ST303 and step ST305.
[0104]
Step ST305:
A predetermined logical operation such as exclusive OR is performed on the data after the right rotation processing held in the input data holding unit 33 and the L3-bit data extracted by the second data extracting unit 52 in step ST303. This is executed in the first logical operation unit 61. As a result, encrypted data or decrypted data corresponding to one of the plurality of L2-bit unit data included in the input data S of the input register 21 is generated and held in the output register 23.
[0105]
Step ST306:
Subsequent to the initial cycle of steps ST301 to ST305, a processing cycle of steps ST307 to ST311 described below is repeated. The number of repetitions is determined by the data length (L2 bits) set in the bit number setting register 24 and the data length (L3 bits) of the input data S held in the input register 21, as in the cryptographic processing device of FIG. It is set according to.
When the set number of repetitions has been reached, the processing of the input data S is terminated.
[0106]
Step ST307:
The same processing as step ST207 in FIG. 6 is performed. That is, the L1 bit data held in the IV data holding unit 31 is supplied to the block cipher operation unit 11, and the encryption operation is executed.
[0107]
Step ST308:
The same processing as step ST208 in FIG. 6 is performed. That is, the data after the previous right rotation processing held in the input data holding unit 33 is further rotated right by the right rotation circuit 81, selected by the second selection unit 42, and supplied to the input data holding unit 33. You. The data held in the input data holding unit 33 is updated to the data after the right rotation processing.
The processing in step ST308 can be executed in parallel with the processing in steps ST307 and ST309.
[0108]
Step ST309:
The same processing as step ST209 in FIG. 6 is performed. That is, in step ST307, data of L2 bits is extracted by the second data extraction unit 52 from the upper bit side of the data encrypted by the block encryption operation unit 11, and the data stored in the encrypted data storage unit 32 L3 bits of data are extracted from the upper bits of the added (L3 + L2) bits of data added to the upper bits. The data held in the encrypted data holding unit 32 is updated to the extracted L3-bit data.
[0109]
Step ST310:
The second logical operation unit 62 excludes the data encrypted by the block encryption operation unit 11 in step ST307 and the data held in the input data holding unit 33 after the right rotation processing in the previous processing cycle. A logical operation such as a logical OR is executed, and the result of the operation is selected by the third selecting unit 43 and supplied to the first data extracting unit 51. In the first data extraction unit 51, L2 bits of data are extracted from the upper bits of the supplied data, added to the lower bits of the IV data held in the IV data holding unit 31, and added. Data of L1 bits is extracted from the lower bits of (L1 + L2) bits of data. The extracted data is selected by the first selection unit 41 and supplied to the IV data holding unit 31. The data held in the IV data holding unit 31 is updated to the extracted L1 bit data.
Note that the process of step ST310 can be executed in parallel with the processes of step ST309 and step ST311.
[0110]
Step ST311:
A predetermined logical operation such as exclusive OR is performed on the data after the right rotation processing held in the input data holding unit 33 and the L3-bit data extracted by the second data extracting unit 52 in step ST309. This is executed in the first logical operation unit 61. Thereby, encrypted data corresponding to at least one of the plurality of L2-bit unit data included in the input data S of the input register 21 is generated and held in the output register 23.
[0111]
Although the above-mentioned processing flow relates to the encryption processing in the CFB mode, the same processing is executed also in the decryption processing in the CFB mode. However, in the decoding process in the CFB mode, as shown in FIG. 11, the data held in the input data holding unit 33 is selected by the third selecting unit 43 and supplied to the first data extracting unit 51. It is different from the case of encryption processing. That is, in the above-described steps ST304 and ST310, the first data extraction unit 51 performs an extraction process from the data after the right rotation process held in the input data holding unit 33, and performs a block cipher operation in the next processing cycle. Data to be supplied to the unit 11 is generated. Other steps are the same as in the case of the encryption processing.
[0112]
When the encryption process or the decryption process in the OFB mode is performed, the operation result of the block cipher operation unit 11 is selected in the third selection unit 43 and the first data is It is supplied to the extraction unit 51. Therefore, the configuration in the connection state of FIG. 12 is equivalent to the cryptographic processing device of FIG. In this connection state, processing similar to that of the control unit 71 'in FIG. 5 is executed in the control unit 72, and the same OFB mode processing as that of the cryptographic processing apparatus in FIG. 5 is realized.
[0113]
As described above, the cryptographic processing device shown in FIG. 8 has a simple configuration in which the third selecting unit 43 and the second logical operation unit 62 are added to the cryptographic processing device of FIG. , And CFB mode processing in addition to OFB mode.
[0114]
In the CFB mode, similarly to the OFB mode in the cryptographic processing apparatus in FIG. 5, encrypted data or decrypted data corresponding to each of a plurality of unit data included in the input data S is output sequentially and sequentially. can do. If a processing cycle for reading data from the output register 23 is appropriately set, a desired number of encrypted data or decrypted data can be read at once.
[0115]
(Third embodiment)
The cryptographic processing device of FIG. 8 according to the second embodiment can execute the OFB mode and CFB mode processing, but the cryptographic processing device of FIG. 13 according to the third embodiment described below performs these operations. In addition to the mode, processing in the ECB mode shown in FIG. 21 and the processing in the CBC mode shown in FIG. 22 can also be executed.
[0116]
FIG. 13 is a block diagram illustrating a configuration example of a cryptographic processing device according to the third embodiment of the present invention.
The same reference numerals in FIGS. 13 and 8 indicate the same components. In the cryptographic processing device of FIG. 13, the control unit 72 in the cryptographic processing device of FIG. In addition, the cryptographic processing device of FIG. 13 includes a fourth selector 44, a fifth selector 45, a third logical operation unit 63, and a fourth logical operation unit 64.
The fourth selector 44 is an embodiment of the fourth selector of the present invention.
The fifth selector 45 is one embodiment of the fifth selector of the present invention.
The third logical operation unit 63 is an embodiment of the third logical operation means of the present invention.
The fourth logical operation unit 64 is an embodiment of the fourth logical operation unit of the present invention.
[0117]
The third logical operation unit 63 receives the data held in the IV data holding unit 31 and the data held in the input data holding unit 33, and executes a predetermined logical operation such as exclusive OR.
[0118]
The fourth selection unit 44 selects the data held in the IV data holding unit 31, the data held in the input data holding unit 33, or the data calculated in the third logical operation unit 63, and selects the block cipher. It is supplied to the operation unit 11.
[0119]
The block cipher operation unit 11 performs an encryption operation or a decryption operation on the data supplied from the fourth selection unit 44 based on the given key data.
[0120]
The fourth logical operation unit 64 receives the data held in the IV data holding unit 31 and the data calculated in the block cipher operation unit 11 and executes a predetermined logical operation such as exclusive OR.
[0121]
The fifth selector 45 selects the data calculated by the first logical calculator 61, the data calculated by the block cipher calculator 11, or the data calculated by the fourth logical calculator 64, Output to the output register 23.
[0122]
The control unit 73 performs various controls for performing encryption or decryption in the ECB mode, the CBC mode, the OFB mode, or the CFB mode.
[0123]
Here, an operation in each operation mode of the cryptographic processing apparatus of FIG. 8 having the above-described configuration will be described with reference to FIGS.
FIG. 14 shows signals that become valid or invalid when the encryption processing or the decryption processing in the ECB mode is performed in the encryption processing apparatus in FIG.
FIG. 16 shows signals that become valid or invalid when the encryption processing in FIG. 13 performs the encryption processing in the CBC mode.
FIG. 17 shows signals that become valid or invalid when the decryption processing in the CBC mode is performed in the cryptographic processing device in FIG. 13.
FIG. 18 shows signals that become valid or invalid when the encryption processing or decryption processing in the OFB mode is performed in the encryption processing apparatus in FIG.
FIG. 19 shows signals that become valid or invalid when the encryption processing in the CFB mode is performed in the cryptographic processing apparatus in FIG. 13.
FIG. 20 shows signals that are valid or invalid when the decryption encryption processing in the CFB mode is performed in the encryption processing device in FIG.
14 and FIGS. 16 to 20 and FIG. 13, the same reference numerals denote the same components, the signal indicated by a solid line is a valid signal, and the signal indicated by a dotted line is an invalid signal. Are respectively shown.
[0124]
<Encryption processing and decryption processing in ECB mode>
When the encryption or decryption processing in the ECB mode is performed, as shown in FIG. 14, the input register 21, the second selection unit 42, the input data holding unit 33, the fourth selection unit 44, the block encryption operation unit 11, the fifth selecting unit 45 and the output register 23 are enabled, and the IV register 22, the IV data holding unit 31, the encrypted data holding unit 32, the first selecting unit 41, the third selecting unit 43, and the first Data extraction unit 51, second data extraction unit 52, first logical operation unit 61, second logical operation unit 62, third logical operation unit 63, fourth logical operation unit 64, and right rotate circuit 81 Becomes invalid.
[0125]
In this case, the input data of the input register 21 is selected by the second selection unit 42 and supplied to the input data holding unit 33, and the input data held by the input data holding unit 33 is selected by the fourth selection unit 44. Is supplied to the block cipher operation unit 11 to be encrypted or decrypted. The operation result of the block cipher operation unit 11 is selected by the fifth selection unit 45 and output to the output register 23. That is, the input data held in the input register 21 is supplied to the block cipher operation unit 11 as it is, and an operation of encryption or decryption is executed, and the operation result is output to the output register 23.
Therefore, the data length (L3 bits) of the input data held in the input register 21 is equal to the data length (L1 bits) processed in the block cipher operation unit 11. For example, when “L1 = L3 = 64 bits”, as shown in FIG. 15, 64-bit encrypted data or decrypted data corresponding to the 64-bit input data stored in the input register is stored in the output register 23. Is done.
[0126]
<Encryption processing in CBC mode>
When the encryption process in the CBC mode is performed, as shown in FIG. 16, the block cipher operation unit 11, the input register 21, the IV register 22, the output register 23, the IV data holding unit 31, the input data holding unit 33, and the first Selection unit 41, second selection unit 42, third selection unit 43, fourth selection unit 44, fifth selection unit 45, first data extraction unit 51, and third logical operation unit 63 are valid. And the encrypted data holding unit 32, the second data extracting unit 52, the first logical operating unit 61, the second logical operating unit 62, the fourth logical operating unit 64, and the right rotate circuit 81 are disabled. Become.
[0127]
In this case, first, in the initial cycle in which the encrypted data corresponding to the first input data is generated, the IV data of the IV register 22 is selected by the first selection unit 41 and held in the IV data holding unit 31. At the same time, the input data of the input register 21 is selected in the second selection 42 and is held in the input data holding unit 33. Then, the IV data held in the IV data holding unit 31 and the input data held in the input data holding unit 33 are input to the third logical operation unit 63, and a logical operation such as an exclusive OR is executed. . The operation result of the third logical operation unit 63 is selected by the fourth selection unit 44 and supplied to the block cipher operation unit 11, where the operation of encryption is executed, and the operation result is stored in the fifth selection unit 45. And output to the output register 23.
[0128]
In this initial cycle, the operation result of the block cipher operation unit 11 is selected by the third selection unit 43 and is also supplied to the first data extraction unit 51. In this case, in the first data extraction unit 51, unlike the operation of the cryptographic processing device of FIG. 1 and the like described above, the L1 bit data output from the block cipher operation unit 11 is directly used by the first selection unit. It is output to 41. In the first selection unit 41, the data output from the first data extraction unit 51 (ie, the operation result of the block cipher operation unit 11) is selected and held in the IV data holding unit 31, and in the next processing cycle It is prepared to generate data to be supplied to the block cipher operation unit 11.
[0129]
In a cycle following the initial cycle in which encrypted data corresponding to the second and subsequent input data is generated, in a state where the data output from the first data extraction unit 51 is selected in the first selection unit 41, Processing equivalent to the above-described initial cycle is executed. That is, the operation result of the block cipher operation unit 11 is directly output to the output register 23, and the operation result is used for generating data to be supplied to the block cipher operation unit 11 in the next cycle.
[0130]
<Decoding process in CBC mode>
When the decryption process in the CBC mode is performed, as shown in FIG. 17, the block cipher operation unit 11, the input register 21, the IV register 22, the output register 23, the IV data holding unit 31, the input data holding unit 33, the first Selection unit 41, second selection unit 42, third selection unit 43, fourth selection unit 44, fifth selection unit 45, first data extraction unit 51, and fourth logical operation unit 64 are valid. And the encrypted data holding unit 32, the second data extracting unit 52, the first logical operating unit 61, the second logical operating unit 62, the third logical operating unit 63, and the right rotate circuit 81 are disabled. Become.
[0131]
In this case, first, in the initial cycle in which the encrypted data corresponding to the first input data is generated, the IV data of the IV register 22 is selected by the first selection unit 41 and held in the IV data holding unit 31. At the same time, the input data of the input register 21 is selected in the second selection 42 and is held in the input data holding unit 33. The IV data held in the IV data holding unit 31 is selected by the fourth selection unit 44 and supplied to the block cipher operation unit 11, where the encryption operation is executed. The operation result and the IV data held in the IV data holding unit 31 are input to the fourth logical operation unit 64 to execute an operation such as exclusive OR, and the operation result is output to the fifth selection unit 45. And output to the output register 23.
[0132]
In this initial cycle, the input data held in the input data holding unit 33 is selected by the third selection unit 43 and supplied to the first data extraction unit 51. In the case of the encryption processing in the CBC mode, Similarly, the data of L1 bits held in the input register 21 is output to the first selector 41 as it is. In the first selector 41, the data output from the first data extractor 51 (that is, the input data held in the input data holder 33) is selected and held in the IV data holder 31. It is prepared as data to be supplied to the block cipher operation unit 11 in a processing cycle.
[0133]
In a cycle following the initial cycle in which encrypted data corresponding to the second and subsequent input data is generated, in a state where the data output from the first data extraction unit 51 is selected in the first selection unit 41, Processing equivalent to the above-described initial cycle is executed. That is, the input data of the previous cycle held in the input data holding unit 33 is supplied to the block cipher operation unit 11 in the next cycle as it is.
[0134]
In the above-described encryption and decryption processing in the CBC mode, the data length (L3 bits) of the input data held in the input register 21 is processed in the block encryption operation unit 11 as in the case of the ECB mode. Data length (L1 bit). That is, as shown in FIG. 15, L1 bit encrypted data or decryption corresponding to the L1 bit input data held in the input register is generated and held in the output register 23.
[0135]
<Encryption processing and decryption processing in OFB mode>
When encryption processing and decryption processing in the OFB mode are performed, as shown in FIG. 18, the block cipher operation unit 11, the input register 21, the IV register 22, the output register 23, the IV data holding unit 31, and the encrypted data holding Unit 32, input data holding unit 33, first selection unit 41, second selection unit 42, third selection unit 43, fourth selection unit 44, fifth selection unit 45, first data extraction unit 51, the second data extraction unit 52, the first logical operation unit 61, and the right rotate circuit 81 are enabled, and the second logical operation unit 62, the third logical operation unit 63, and the fourth logical operation unit 64 Becomes invalid.
[0136]
In this case, the data stored in the IV data storage unit 31 is selected by the fourth selection unit 44 and supplied to the block cipher operation unit 11, and the operation result of the first logical operation unit 61 is selected by the fifth selection unit 45. Then, the result is output to the output register 23, and the operation result of the block cipher operation unit 11 is selected by the third selection unit 43 and output to the first data extraction unit 51. The connection state shown in FIG. 18 is equivalent to the connection state shown in FIG. 12 of the cryptographic processing device shown in FIG. Therefore, by performing the same control in the control unit 73 as in the OFB mode in the cryptographic processing apparatus of FIG. 8, it is possible to realize the same OFB mode processing as in the cryptographic processing apparatus of FIG.
[0137]
<CFB mode encryption processing>
When the encryption processing in the CFB mode is performed, as shown in FIG. 19, the block cipher operation unit 11, the input register 21, the IV register 22, the output register 23, the IV data holding unit 31, the encrypted data holding unit 32, the input data Data holding unit 33, first selection unit 41, second selection unit 42, third selection unit 43, fourth selection unit 44, fifth selection unit 45, first data extraction unit 51, second data The data extraction unit 52, the first logical operation unit 61, the second logical operation unit 62, and the right rotate circuit 81 are in the valid state, and the third logical operation unit 63 and the fourth logical operation unit 64 are in the invalid state. Become.
[0138]
In this case, the data stored in the IV data storage unit 31 is selected by the fourth selection unit 44 and supplied to the block cipher operation unit 11, and the operation result of the first logical operation unit 61 is selected by the fifth selection unit 45. Then, the result is output to the output register 23, and the operation result of the second logical operation unit 62 is selected by the third selection unit 43 and output to the first data extraction unit 51. The connection state of FIG. 19 is equivalent to the connection state of the cryptographic processing device of FIG. 8 shown in FIG. Therefore, the same control as in the case of the encryption processing in the CFB mode in the encryption processing apparatus of FIG. 8 is performed in the control unit 73, thereby realizing the same encryption processing in the CFB mode as in the encryption processing apparatus of FIG. Becomes possible.
[0139]
<Decoding process in CFB mode>
When the decryption process in the CFB mode is performed, as shown in FIG. 20, the block cipher operation unit 11, the input register 21, the IV register 22, the output register 23, the IV data holding unit 31, the encrypted data holding unit 32, the input data Data holding unit 33, first selection unit 41, second selection unit 42, third selection unit 43, fourth selection unit 44, fifth selection unit 45, first data extraction unit 51, second data The data extraction unit 52, the first logical operation unit 61, and the right rotate circuit 81 are in the valid state, and the second logical operation unit 62, the third logical operation unit 63, and the fourth logical operation unit 64 are in the invalid state. Become.
[0140]
In this case, the data stored in the IV data storage unit 31 is selected by the fourth selection unit 44 and supplied to the block cipher operation unit 11, and the operation result of the first logical operation unit 61 is selected by the fifth selection unit 45. Then, the data is output to the output register 23, and the data held in the input data holding unit 33 is selected by the third selecting unit 43 and output to the first data extracting unit 51. The connection state shown in FIG. 20 is equivalent to the connection state shown in FIG. 11 of the cryptographic processing device shown in FIG. Therefore, the same control as in the case of the decryption process of the CFB mode in the cryptographic processing device of FIG. 8 is performed in the control unit 73, thereby realizing the same decryption process of the CFB mode as the cryptographic processing device of FIG. Becomes possible.
[0141]
As described above, according to the encryption processing device shown in FIG. 13, the fourth selection unit 44, the fifth selection unit 45, the third logical operation unit 63, and the fourth With the simple configuration in which the logical operation unit 64 is added, it is possible to perform processing in the ECB mode and the CBC mode in addition to the processing in the OFB mode and the CFB mode. Therefore, when a unit that performs, for example, an encryption or decryption operation of the DES encryption method is applied as the block encryption operation unit 11, according to the encryption processing device illustrated in FIG. 13, the four operation modes defined in the FIPS 81 are changed. All can be realized.
[0142]
Note that the present invention is not limited to the embodiment described above.
For example, the distinction between “upper” and “lower” of a bit string used in the description of the embodiment of the present invention is obtained by appropriately defining one end of a bit string of data to be processed as “upper”. Means that the end of the bit string is regarded as “lower” and distinguished, and that the “upper” and “lower” of the bit string are limited according to the data content and value, the order in which the data is transmitted, etc. Not.
[0143]
【The invention's effect】
According to the present invention, firstly, when sequentially encrypting or decrypting a plurality of data having a shorter data length than the unit block data using the block encryption method, the processing time can be further reduced. Thus, the processing load of software can be reduced.
Secondly, it is possible to execute processing in a plurality of operation modes with a simple configuration.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of a cryptographic processing device according to a first embodiment of the present invention.
FIG. 2 is a first diagram for explaining a correspondence relationship between data held in an input register and data held in an output register.
FIG. 3 is a flowchart illustrating a flow of an encryption process or a decryption process in the encryption processing device of FIG. 1;
FIG. 4 is a diagram illustrating a change in data held in an encrypted data holding unit.
FIG. 5 is a block diagram illustrating another configuration example of the cryptographic processing device according to the first embodiment of the present invention.
FIG. 6 is a flowchart illustrating a flow of an encryption process or a decryption process in the encryption processing device of FIG. 5;
FIG. 7 is a diagram for explaining changes in data held in an encrypted data holding unit and an input data holding unit.
FIG. 8 is a block diagram illustrating a configuration example of a cryptographic processing device according to a second embodiment of the present invention.
FIG. 9 is a flowchart illustrating a flow of a CFB mode encryption process in the encryption processing device of FIG. 8;
10 is a diagram illustrating signals that are valid or invalid when the encryption processing in the CFB mode is performed in the encryption processing device of FIG. 8;
11 is a diagram illustrating signals that become valid or invalid when a decryption process in the CFB mode is performed in the cryptographic processing device in FIG. 8;
12 is a diagram illustrating signals that become valid or invalid when the encryption processing or the decryption processing in the OFB mode is performed in the encryption processing apparatus in FIG. 8;
FIG. 13 is a block diagram illustrating a configuration example of a cryptographic processing device according to a third embodiment of the present invention.
14 is a diagram illustrating signals that are enabled or disabled when an encryption process or a decryption process in the ECB mode is performed in the encryption processing device in FIG. 13;
FIG. 15 is a second diagram illustrating a correspondence between data held in an input register and data held in an output register.
16 is a diagram illustrating signals that become valid or invalid when encryption processing in the CBC mode is performed in the encryption processing device in FIG. 13;
17 is a diagram illustrating signals that are valid or invalid when the CBC mode decryption processing is performed in the cryptographic processing device of FIG. 13;
18 is a diagram illustrating signals that are valid or invalid when the encryption processing or the decryption processing in the OFB mode is performed in the encryption processing apparatus in FIG. 13;
19 is a diagram illustrating signals that become valid or invalid when the encryption processing in the CFB mode is performed in the encryption processing device in FIG. 13;
20 is a diagram illustrating signals that become valid or invalid when the decryption encryption processing in the CFB mode is performed in the encryption processing device in FIG. 13;
FIG. 21 is a diagram for describing an outline of an ECB mode.
FIG. 22 is a diagram for describing an overview of a CBC mode.
FIG. 23 is a diagram for describing an outline of an OFB mode.
FIG. 24 is a diagram illustrating an overview of a CFB mode.
[Explanation of symbols]
11: Block cipher operation unit, 21: Input register, 22: IV register, 23: Output register, 24: Data length setting register, 31: IV data holding unit, 32: Encrypted data holding unit, 33: Input data holding unit 41, a first selector, 42, a second selector, 43, a third selector, 44, a fourth selector, 45, a fifth selector, 51, a first data extractor, 52: second data extraction unit, 61: first logical operation unit, 62: second logical operation unit, 63: third logical operation unit, 64: fourth logical operation unit, 71, 71 ', 72, 73: control unit, 81: right rotate circuit.

Claims

Block cipher operation means for encrypting the supplied first data length data based on the supplied key data;
Initial data holding means capable of holding data having the first data length;
Data of a second data length shorter than the first data length is extracted from the higher bit side of the data calculated by the block cipher calculating means, and the lower bit of the data held by the initial data holding means is extracted. First data extracting means for extracting the data of the first data length from the lower bit side of the added data and outputting the extracted data.
First selection means for selecting data output from the first data extraction means or supplied initial data and supplying the selected data to the initial data holding means;
Encrypted data holding means capable of holding data having a third data length longer than the second data length;
The data corresponding to the second data length is extracted from the upper bits of the data calculated by the block cipher calculator, and added to the upper bits of the data held in the encrypted data holding means. Second data extracting means for extracting and outputting data of the third data length from the upper bit side of the subsequent data;
Logic operation means for receiving input data having the third data length and output data of the second data extraction means and executing a predetermined logic operation;
In the initial cycle, the first selecting means selects the initial data, causes the initial data holding means to hold the initial data, supplies the held data of the initial data holding means to the block cipher operation means, and executes the operation. Receiving the operation result of the block cipher operation means, holding the data output from the second data extracting means in the encrypted data holding means, receiving the operation result of the block cipher operation means, The data output from the first data extracting means is selected by the first selecting means and held in the initial data holding means. In the processing subsequent to the initial cycle, the first data is sent to the first selecting means. In a state where the output data of the extracting means is selected, the number of cycles corresponding to the second data length and the third data length is equal to the initial cycle. And a control means for repeating the same process and,
In the last processing cycle of the control means, receiving the operation result of the block operation means, the data output from the second data extraction means and the input data are calculated by the logic operation means, Output as encrypted data or decrypted data corresponding to the input data,
Cryptographic processing unit.

Input data holding means capable of holding data having the third data length;
Bit rotating means for shifting the data held in the input data holding means to the lower bits by the second data length, and returning data overflowing from the least significant bits to the upper bits by the shift;
Second selecting means for selecting the data processed by the bit rotating means or the input data to be supplied and supplying the selected data to the input data holding means,
The logic operation means receives the data held in the input data holding means and the output data of the second data extraction means, and executes the predetermined logic operation;
In the initial cycle, the control means causes the second selection means to select the input data and causes the input data holding means to hold the input data, and the bit rotation means for the held data of the input data holding means. Is performed, and the processed data is selected by the second selection means and held by the input data holding means. In a processing cycle following the initial cycle, the data processed by the bit rotation means is processed. Is selected by the second selection means and held by the input data holding means,
In each processing cycle of the control means, in response to the operation result of the block operation means, the data output from the second data extraction means and the data held in the input data holding means are operated by the logic operation means. Among the results obtained, at least data of the second data length is used as encrypted data or decrypted data corresponding to unit data having one or more second data lengths included in the input data. Output,
The cryptographic processing device according to claim 1.

Block cipher operation means for encrypting the supplied first data length data based on the supplied key data;
Initial data holding means capable of holding data having the first data length;
Data of the second data length is extracted from the upper bit side of the supplied data and added to the lower bit side of the data held in the initial data holding means, and from the lower bit side of the data after the addition. First data extraction means for extracting and outputting data of the first data length;
First selection means for selecting data output from the first data extraction means or supplied initial data and supplying the selected data to the initial data holding means;
Encrypted data holding means and input data holding means capable of holding data having a third data length longer than the second data length;
The data corresponding to the second data length is extracted from the upper bits of the data calculated by the block cipher calculator, and added to the upper bits of the data held in the encrypted data holding means. Second data extracting means for extracting and outputting data of the third data length from the upper bit side of the subsequent data;
Bit rotating means for shifting the data held in the input data holding means to the lower bits by the second data length, and returning data overflowing from the least significant bits to the upper bits by the shift;
Second selecting means for selecting the data processed by the bit rotating means or the input data having the third data length and supplying the selected data to the input data holding means;
First logic operation means for receiving a data held in the input data holding means and output data of the second data extraction means and executing a predetermined logic operation;
A second logical operation unit that receives the data held in the input data holding unit and the data calculated in the block cipher operation unit, and executes the predetermined logical operation;
Third selection means for selecting the data held in the input data holding means or the data calculated in the second logic operation means and supplying the selected data to the first data extraction means;
When performing the encryption processing in the first operation mode, in the initial cycle, the first selection means selects the initial data and causes the initial data holding means to hold the initial data. Is supplied to the block cipher operation means to execute the operation, and the data output from the second data extraction means in response to the operation result of the block cipher operation means is held in the encrypted data holding means, The second selection means selects the input data, causes the input data holding means to hold the input data, and causes the bit data rotating means to perform processing on the held data of the input data holding means. The data is selected by the second selecting means and held by the input data holding means, and the held data of the input data holding means and the block The third selection means selects the operation result of the second logical operation means receiving the operation result of the encryption operation means and supplies the result to the first data extraction means. The data outputted from the first data extracting means is selected by the first selecting means and held in the initial data holding means. In the processing subsequent to the initial cycle, the first selecting means causes the first selecting means to select the first data. The number of cycles corresponding to the second data length and the third data length in a state where the output data of the data extracting means is selected by the second selecting means and the processing data of the bit rotating means, respectively. Only, the same process as the above initial cycle is repeated,
When performing the decoding process in the first operation mode, in the initial cycle, the first selection means selects the initial data and causes the initial data holding means to hold the initial data. The stored data is supplied to the block cipher operation means to execute the operation, and the data output from the second data extracting means in response to the operation result of the block cipher operation means is transmitted to the encrypted data holding means. Causing the second selection means to select the input data, causing the input data holding means to hold the input data, and causing the bit data rotating means to perform processing on the held data of the input data holding means; The processed data is selected by the second selection means and held by the input data holding means, and the held data is selected by the third selection means. Receiving the supplied data, causing the first selection means to select data output from the first data extraction means, and causing the initial data holding means to hold the data, In a process following the initial cycle, in a state where the output data of the first data extraction unit is selected by the first selection unit and the processing data of the bit rotation unit is selected by the second selection unit, Control means for repeating a process equivalent to the initial cycle by the number of cycles corresponding to the second data length and the third data length,
In each processing cycle of the control means, the data output from the second data extraction means in response to the operation result of the block operation means, and the data output from the bit rotation means held in the input data holding means. And at least one second data length included in the input data among at least the data of the second data length among the results obtained by the first logical operation means. Output as encrypted data or decrypted data corresponding to the unit data,
Cryptographic processing unit.

The third selecting means can select the operation result of the block cipher operation means and supply it to the first data extracting means,
When performing the encryption process or the decryption process in the second operation mode, the control unit causes the second selection unit to select the input data and cause the input data holding unit to hold the input data. Causing the first selection means to select the initial data and cause the initial data holding means to hold the initial data; supplying the held data of the initial data holding means to the block cipher operation means to execute the operation; The data output from the second data extraction means in response to the operation result of the operation means is held in the encrypted data holding means, and the operation result of the block cipher operation means is selected by the third selection means. The data is supplied to the first data extracting means, and the data output from the first data extracting means in response to the supplied data is received by the first selecting means. In the initial data holding means, and in a process subsequent to the initial cycle, in a state where the first selecting means selects the output data of the first data extracting means, the first data A process equivalent to the initial cycle is repeated by the number of cycles corresponding to the length and the second data length,
In the last processing cycle of the control means, the data output from the second data extraction means in response to the operation result of the block operation means and the input data held in the input data holding means are stored in the first data cycle. Outputting the result calculated by the logical operation means as encrypted data or decrypted data corresponding to the input data;
The cryptographic processing device according to claim 3.

When performing the encryption processing or the decryption processing in the second operation mode, the control means causes the second selection means to select the input data in the initial cycle and causes the input data holding means to hold the input data. Causing the input data holding means to perform the processing of the bit rotation means on the held data, causing the second selection means to select the processed data, and causing the input data holding means to hold the data, In a processing cycle following the initial cycle, the data processed by the bit rotate means is selected by the second selection means and held by the input data holding means,
In each processing cycle of the control means, the data outputted from the second data extraction means in response to the operation result of the block operation means and the data held in the input data holding means are subjected to the first logical operation. In the result calculated by the means, at least data of the second data length is converted into encrypted data or decryption corresponding to unit data having one or more second data lengths included in the input data. Output as coded data,
The cryptographic processing device according to claim 4.

Fourth selection means for selecting the data held in the initial data holding means or the data held in the input data holding means and supplying the selected data to the block cipher operation means;
Fifth selecting means for selecting and outputting the data calculated by the first logical calculating means or the data calculated by the block cipher calculating means,
The block cipher operation means performs an encryption operation or a decryption operation on supplied data,
When performing the encryption process or the decryption process in the third operation mode, the control means causes the second selection means to select the input data, causes the input data holding means to hold the input data, and causes the fourth selection mode to perform the fourth selection mode. Means for selecting the held data of the input data holding means, supplying the data to the block cipher operation means, executing the operation, and causing the fifth selection means to select the operation result of the block cipher operation means. When the output is performed and the processing in the first operation mode or the second operation mode is performed, the data held in the initial data holding means is selected by the fourth selection means and supplied to the block cipher operation means. And causing the fifth selection means to select and output the operation data of the first logic operation means,
Outputting encrypted data or decrypted data corresponding to the input data from the fifth selecting means;
The cryptographic processing device according to claim 4.

Third logic operation means for receiving the data held in the initial data holding means and the data held in the input data holding means and executing the predetermined logic operation;
A fourth logical operation unit that receives the data held in the initial data holding unit and the data calculated by the block cipher operation unit and executes the predetermined logical operation;
The fourth selecting means can select the data calculated by the third logical calculating means and supply the selected data to the block cipher calculating means,
The fifth selecting means can select and output the data calculated by the fourth logical calculating means,
When performing the encryption processing in the fourth operation mode, the control means causes the first selection means to select the initial data in the initial cycle and causes the initial data holding means to hold the initial data, and The selecting means selects the input data and causes the input data holding means to hold the input data. The third logic operation means receives the held data of the initial data holding means and the held data of the input data holding means. The operation result is selected by the fourth selecting means, supplied to the block cipher operation means, the operation is executed, and the operation result of the block cipher operation means is selected and output by the fifth selecting means. And causing the third selection means to select the calculation result of the block cipher calculation means and to supply the selected result to the first data extraction means. The data for the first data length of the data is extracted, and the extracted data of the first data extracting means is selected by the first selecting means and held by the initial data holding means. In the subsequent processing cycle, with the first selecting means selecting the extracted data of the first data extracting means, a process equivalent to the initial cycle is executed;
When performing the decoding process in the fourth operation mode, in the initial cycle, the first selecting means selects the initial data and causes the initial data holding means to hold the initial data, and the second selecting means To select the input data, hold the input data in the input data holding means, select the data held in the input data holding means by the fourth selection means, supply the selected data to the block cipher operation means, and execute the operation. The fifth selection means selects and outputs the operation result of the fourth logic operation means which has received the operation result of the block cipher operation means and the held data of the initial data holding means, The third selection means selects the data held by the input data holding means and supplies the data to the first data extraction means. A process for extracting data corresponding to the first data length, causing the first selection unit to select the extracted data of the first data extraction unit and holding the selected data in the initial data holding unit, and a process subsequent to the initial cycle. In the cycle, the same processing as in the initial cycle is executed in a state where the first selecting means selects the extracted data of the first data extracting means.
The cryptographic processing device according to claim 6.

A first step of causing an initial data holding device to hold initial data having a first data length, and encrypting the initial data based on the given key data;
The second step of extracting data of a second data length shorter than the first data length from the upper bits of the data encrypted in the first step, and setting the extracted data as upper bits; A second step of generating data having a third data length longer than the data length and causing the encrypted data holding device to hold the data;
The data of the second data length is extracted from the upper bits of the data encrypted in the first step, and added to the lower bits of the initial data held in the initial data holding device. Extracting the data of the first data length from the lower bit side of the added data, and updating the initial data held in the initial data holding device to the extracted data. Following the steps,
A fourth step of encrypting the data held in the initial data holding device based on the key data;
The data of the second data length is extracted from the upper bits of the data encrypted in the fourth step, and added to the upper bits of the data held in the encrypted data holding device. A fifth step of extracting data of the third data length from the higher-order bit side of the added data, and updating the data held in the encrypted data holding device to the extracted data;
In the fourth step, data of the second data length is extracted from the upper bits of the data encrypted in the fourth step, and the extracted data is added to the lower bits of the data held in the initial data holding device. A sixth step of extracting the data of the first data length from the lower bit side of the subsequent data and updating the data held in the initial data holding device to the extracted data. , Iterating the number of times according to the second data length and the third data length,
A predetermined logical operation is performed on the data having the third data length extracted in the last fifth step and the input data having the third data length to obtain encrypted data corresponding to the input data. Or generate decrypted data,
Cryptographic processing method.

A first step of causing an initial data holding device to hold initial data having a first data length, and encrypting the initial data based on the given key data;
The input data having the third data length is shifted toward the lower bits by the first data length and the second data length shorter than the third data length, and the data overflowing from the least significant bit is shifted by the shift. A second step of performing a process of returning to the upper bit side, and causing the input data holding device to hold the processed data;
Extracting the data of the second data length from the higher-order bit side of the data encrypted in the first step, and generating data having the third data length using the extracted data as the higher-order bit; A third step of holding the encrypted data holding device;
The data of the second data length is extracted from the upper bits of the data encrypted in the first step, and added to the lower bits of the initial data held in the initial data holding device. A fourth step of extracting data of the first data length from the lower bit side of the added data and updating the initial data held in the initial data holding device to the extracted data;
By performing a predetermined logical operation on the data held in the input data holding device and the data having the third data length generated in the third step, the second data included in the input data is processed. A fifth step of generating encrypted data or decrypted data corresponding to the unit data having the data length, and
A sixth step of encrypting the data held in the initial data holding device based on the key data;
The input data holding device shifts the data held in the input data holding device toward the lower bits by the second data length, and returns data overflowing from the least significant bit to the upper bits by the shift. A seventh step of updating the data held in the device with the processed data;
In the sixth step, data of a second data length is extracted from the upper bits of the data encrypted in the sixth step, and the extracted data is added to the upper bits of the data held in the encrypted data holding device. An eighth step of extracting the data of the third data length from the higher-order bit side of the subsequent data and updating the data held in the encrypted data holding device to the extracted data;
In the sixth step, data of the second data length is extracted from the upper bits of the encrypted data and added to the lower bits of the data held in the initial data holding device. A ninth step of extracting data corresponding to the first data length from the lower bit side of the data of (i) and updating the data held in the initial data holding device to the extracted data;
The predetermined logical operation is performed on the updated data of the input data holding device and the data having the third data length extracted in the eighth step to correspond to at least one of the unit data. Repeating a tenth step of generating encrypted data or decrypted data, the number of times corresponding to the second data length and the third data length.
Cryptographic processing method.

A first step of causing an initial data holding device to hold initial data having a first data length, and encrypting the initial data based on the given key data;
The input data having the third data length is shifted toward the lower bits by the first data length and the second data length shorter than the third data length, and the data overflowing from the least significant bit is shifted by the shift. A second step of performing a process of returning to the upper bit side, and causing the input data holding device to hold the processed data;
Extracting the data of the second data length from the higher-order bit side of the data encrypted in the first step, and generating data having the third data length using the extracted data as the higher-order bit; A third step of holding the encrypted data holding device;
A predetermined logical operation is performed on the data encrypted in the first step and the data held in the input data holding device, and data corresponding to the second data length is read from the upper bit side of the operation result. Extracted and added to the lower bit side of the initial data held in the initial data holding device, extracting data of the first data length from the lower bit side of the added data, A fourth step of updating the initial data held in the holding device to the extracted data;
The predetermined logical operation is performed on the data held in the input data holding device and the data having the third data length generated in the third step, and the second data included in the input data is processed. A fifth step of generating encrypted data corresponding to unit data having a data length of
A sixth step of encrypting the data held in the initial data holding device based on the key data;
The input data holding device shifts the data held in the input data holding device toward the lower bits by the second data length, and returns data overflowing from the least significant bit to the upper bits by the shift. A seventh step of updating the data held in the device with the processed data;
In the sixth step, data of a second data length is extracted from the upper bits of the data encrypted in the sixth step, and the extracted data is added to the upper bits of the data held in the encrypted data holding device. An eighth step of extracting the data of the third data length from the higher-order bit side of the subsequent data and updating the data held in the encrypted data holding device to the extracted data;
The predetermined logical operation is performed on the data encrypted in the sixth step and the updated data of the input data holding device, and data corresponding to a second data length from the upper bit side of the operation result And adds the data to the lower bit side of the data held in the initial data holding device, extracts data of the first data length from the lower bit side of the data after the addition, and A ninth step of updating the data held in the holding device to the extracted data,
The predetermined logical operation is performed on the updated data of the input data holding device and the data having the third data length extracted in the eighth step to correspond to at least one of the unit data. Repeating the repeating step including the tenth step of generating encrypted data to be performed by the number of times corresponding to the second data length and the third data length.
Cryptographic processing method.

A first step of causing an initial data holding device to hold initial data having a first data length, and encrypting the initial data based on the given key data;
The encrypted input data having the third data length is shifted to the lower bit side by the first data length and the second data length shorter than the third data length, and the least significant bit is shifted by the shift. A second step of performing a process of returning data overflowing from the upper bit side, and causing the input data holding device to hold the processed data;
Extracting the data of the second data length from the higher-order bit side of the data encrypted in the first step, and generating data having the third data length using the extracted data as the higher-order bit; A third step of holding the encrypted data holding device;
The data of the second data length is extracted from the upper bits of the data held in the input data holding device, and added to the lower bits of the initial data held in the initial data holding device. A fourth step of extracting data of the first data length from the lower bit side of the subsequent data and updating the initial data held in the initial data holding device to the extracted data;
By performing a predetermined logical operation on the data held in the input data holding device and the data having the third data length generated in the third step, the second data included in the input data is processed. A fifth step of generating decoded data corresponding to the unit data having the data length, and
A sixth step of encrypting the data held in the initial data holding device based on the key data;
The input data holding device shifts the data held in the input data holding device toward the lower bits by the second data length, and returns data overflowing from the least significant bit to the upper bits by the shift. A seventh step of updating the data held in the device with the processed data;
In the sixth step, data of a second data length is extracted from the upper bits of the data encrypted in the sixth step, and the extracted data is added to the upper bits of the data held in the encrypted data holding device. An eighth step of extracting the data of the third data length from the higher-order bit side of the subsequent data and updating the data held in the encrypted data holding device to the extracted data;
The data of the second data length is extracted from the upper bit side of the updated data of the input data holding device and added to the lower bit side of the data held in the initial data holding device. A ninth step of extracting the data of the first data length from the lower bit side of the data of (i) and updating the data held in the initial data holding device to the extracted data;
The predetermined logical operation is performed on the updated data of the input data holding device and the data having the third data length extracted in the eighth step to correspond to at least one of the unit data. Repeating the tenth step of generating the decoded data to be performed by the number of times corresponding to the second data length and the third data length.
Cryptographic processing method.