JP2003521034A - マイクロプロセッサシステムおよびそれを操作する方法 - Google Patents

Abstract

(57)【要約】 データがキャッシュメモリ（８）またはレジスタバンク（９）内に一時的に格納されるマイクロプロセッサシステム。それぞれに割り当てられた暗号装置（８１、８２、９１）は、キャッシュメモリ（８）またはレジスタバンクがアクセスされる場合にデータを符号化／復号化する責任がある。そのために使用される符号言語（ｃｏｄｅ ｗｏｒｄ）は、キャッシュメモリ（８）またはレジスタ（９）が読むべき任意のデータをもはや含まなくなると修正される。これにより、許可されていないデータへのアクセスおよびプログラムの実行に関する安全性が高められる。

Description

【発明の詳細な説明】

【０００１】 本発明は、処理装置と、読み書きアクセス操作（ｒｅａｄｉｎｇ ｏｒ ｗｒ
ｉｔｉｎｇ ａｃｃｅｓｓ ｏｐｅｒａｔｉｏｎ）を実行するために処理装置に
接続されたメモリとを有するマイクロプロセッサ構成に関する。

【０００２】 本発明はまた、このようなメモリを有するマイクロプロセッサ構成を操作する
方法に関する。

【０００３】 マイクロプロセッサは、処理されるべきデータまたはプログラムを永久的また
は一時的な方法で格納するためにメモリを必要とする。プログラムを実行中、マ
イクロプロセッサはメモリにアクセスして、その時に必要とされるプログラムの
部分またはデータをロードする。マイクロプロセッサは、特に、安全性に関して
重要なシステム（例えば、チップカード）に適用される。マイクロプロセッサは
、そのシステムにおいて使用されて、特に、データトラフィックを符号化する、
または、チップカードの所有者に関する安全性に関して重要な他のアプリケーシ
ョンを実行する。ここで、安全性に関して重要なデータおよびプログラムは、マ
イクロプロセッサの揮発性および不揮発性メモリ装置内に格納される。この情報
が許可なく監視されかつ表示されることを防止するために、このようなデータは
、符号化された形式で格納される。符号化方法は、比較的複雑で、これらのメモ
リに対する読み書きアクセス操作する計算時間および対応する量のハードウェア
費用を必要とする。

【０００４】 マイクロプロセッサの中央処理および制御装置（ＣＰＵ）によって特定の時間
に処理されるべきデータは、従って、極めてより早く対応し得るさらなるメモリ
内でバッファに入れられる。一方で、キャッシュメモリが提供され、ここで、よ
り遅い符号化されたメモリに対して読み出されるべきまたは書き込まれるべきデ
ータがバッファに入れられる。他方で、レジスタが提供され、ここで、特定の時
間に処理されるべきデータ値または操作設定条件がバッファに入れられる。

【０００５】 キャッシュメモリまたはレジスタの１つにアクセスしたいというリクエストが
ある場合、次の操作サイクルにおいて、出来る限り速く情報を利用可能にするべ
きであるため、バッファに入れられた情報をキャッシュメモリまたはレジスタの
１つで符号化することは、以前は考慮されていなかった。従来の符号化方法を使
用してキャッシュメモリまたはレジスタのコンテンツを符号化する場合、応答時
間が長くなりすぎる。このため、今までに、データは、プレーンテキストとして
、プロセッサのキャッシュメモリおよびワーキングメモリ内でバッファに入れら
れてきた。適切な測定方法によって、データを許可なく監視し得ることが問題で
ある。

【０００６】 本発明の目的は、許可されていない監視に対して、格納データをよりよく保護
するマイクロプロセッサ構成を特定することである。

【０００７】 本発明のさらなる目的は、メモリを有するマイクロプロセッサ構成を操作する
方法を特定することである。

【０００８】 構成に関して、この目的は、以下を含むマイクロプロセッサ構成によって達成
される：処理装置；読み書きアクセス操作を実行するために処理装置に接続され
たメモリ；メモリに読み書きされるデータ値を符号化かつ復号化する暗号装置；
可変キーを提供する手段。メモリ内に含まれる読み出されるべき任意のデータ値
がもはや存在しない場合にキーが変えられるようにこの手段を制御することが可
能である。

【０００９】 方法に関して、この目的は、処理装置と、読み書きアクセス操作を実行するた
めに処理装置に接続されたメモリとを含むマイクロプロセッサ構成を操作する方
法によって達成される。ここで、メモリがマイクロプロセッサ構成によってアク
セスされる際、データ値はキーによって符号化または復号化され、メモリ内に含
まれる読み出されるべき任意のデータがもはや存在しない場合、このキーは変え
られる。

【００１０】 本発明による、公知のマイクロプロセッサ構成と対比するマイクロプロセッサ
構成において、さらに、暗号装置が、処理装置に接続されたメモリへのアクセス
パス（例えば、キャッシュメモリまたはレジスタ）内に挿入される。符号化およ
び復号化を操作するために使用されるキーが変えられる。その結果、メモリに対
する読み込みおよび読み出しは、同じキーによって実行され得、このキーは、メ
モリ内に含まれる読み出されるべき任意のデータ値がもはや存在しない場合にの
み変えられる。この可変キーによって、符号化方法自体は、比較的簡単であり得
る。データは、不揮発性形式でメモリ内に格納され、その結果、供給電圧のスイ
ッチが切られた後でも、任意の使用可能な情報はもはや存在せず、読み出しのた
めに繰り返される試みは失敗する。操作中、キーが変わる前の許可されていない
キーの監視に関して利用可能な時間は短い。全体として、可変キーと簡単な符号
化方法との組み合わせは、監視の試みに対して十分に高いレベルの保護を提供す
る。

【００１１】 本発明は、困難（ｈａｒｄ）で複雑な復号化によってデータが格納される、さ
らなる、より遅いメモリとの関連において特に適している。データは、本発明に
よって配線されるメモリ内でバッファに入れられて、プロセッサの中央処理装置
に素早く提供される。さらなる、困難に復号化されたメモリは、ＲＯＭまたはＥ ^２ ＰＲＯＭなどの不揮発性メモリあるいは揮発性ＲＡＭであり得る。従来のプロ
セスの構造において、ＣＰＵは、バスを介してこれらのメモリにアクセスする。
これに関して、キャッシュメモリは、バスとＣＰＵとの間に位置付けられる。本
発明がレジスタバンクに適用されると、レジスタは、従来の方法と同じように、
ＣＰＵに直接接続される。キャッシュメモリは、外部にある（すなわち、バスを
介してのみアクセス可能な）メモリにアクセスしたいというリクエストがある場
合、キャッシュメモリがデータ値を含むかどうかがまずチェックされることを特
徴とする。データ値がキャッシュメモリ内に含まれる場合、そのデータ値は、外
部にあるメモリではなくキャッシュメモリからプロセッサに出力される。リクエ
ストされたデータ言語（ｄａｔａ ｗｏｒｄ）がキャッシュメモリ内に含まれな
い場合、キャッシュメモリはまず、データ値およびこのデータ値の適切な環境を
再ロードし、リクエストされたデータ値もまた、ＣＰＵに出力される。キャッシ
ュメモリは、このためにメモリ領域を含み、その結果、リクエストされたデータ
値の存在を検出することが可能である。メモリセル領域のメモリセルは、静的ま
たは動的なメモリセルである。レジスタバンクは、ＣＰＵによって直接アドレス
指定され得る多数のレジスタを含むことを特徴とする。これらのレジスタは、例
えば、ＣＰＵにおいて処理されるべき、論理操作あるいはステータスおよび構成
設定条件の値に関するオペランドを提供する。レジスタセルは、双安定フリップ
フロップとして実施される。

【００１２】 符号化の安全性のための費用は、論理操作素子を提供し、便宜上、メモリのア
クセスパス内のデータラインに接続される排他的論理和ゲートを提供する。格納
されるべきまたは読み出されるべきメモリのデータは、排他的論理和ゲートによ
ってキーワードに論理的にリンクされる。キーワードは、時々変わり得るキーを
含むレジスタによって利用可能になる。キーワードは、好適には、ランダム制御
によって生成される。このため、キーレジスタの出力端において接続されるラン
ダムジェネレータが使用される。ランダムジェネレータは、物理的にランダムま
たは擬似ランダムな方法でキーを提供する。

【００１３】 ランダムジェネレータは、次いで、メモリ内に任意の有効なデータがもはや存
在しない場合、新しいキーワードをもたらすように生成される。一方で、メモリ
内に読み込まれた全てのデータがすでに読み出された場合にこれが適用される。
他方で、プロセッサが別のアプリケーションに切り替えられ、そのために再初期
化される場合もこれが適用される。従来、メモリのコンテンツは、次いで、次の
アプリケーションに利用可能な以前のアプリケーションからの任意のデータがも
はや存在しないように、完全に削除されなければならない。本発明において、各
メモリセルをリセットすることによりメモリを初期化することはもはや必要でな
い。代わりに、ランダム制御によって、キーを変えるだけで十分である。メモリ
内に含まれるデータ値は、次いで、もはや符号化され得ない。個々のメモリセル
をそれぞれリセットすることはもはや必要でない。

【００１４】 本発明は、図面に示される例示的な実施形態を参照して、下記により詳細に説
明される。互いに対応する素子は、同一の参照符号によって提供される。

【００１５】 図１によるマイクロプロセッサは、データバス１を含み、これを介して、マイ
クロプロセッサの種々の機能装置（ｆｕｎｃｔｉｏｎａｌ ｕｎｉｔ）は、デー
タ、制御またはプログラミング情報を互いに交換する。データバス１は、有用な
情報および制御情報を転送するための多数のラインを含む。中央処理装置２は、
プログラムシーケンスを制御し、計算を行う。データおよびプログラム情報は、
不変的な形式でＲＯＭメモリ３内に永久的に格納され得るか、または、可変的な
形式でＥ^２ＰＲＯＭ４内に永久的に格納され得る。揮発性データは、ＲＡＭメモ
リ５内に格納される。さらに、少なくとも1つの周辺装置６は、外部からデータ
を受信するため、または、外部にデータを送信するために提供される。全ての機
能装置は、単一の一体型半導体チップ上に構成される。装置２、．．．、６の全
ては、バス１に接続され、このバス１を介して処理されるべき情報を交換する。
バスへのアクセス制御は、バス制御装置７によって監視される。

【００１６】 メモリ３、４、５内に格納されるデータは符号化される。データ値がバスに出
力されると、データは、復号化されてプレーンテキストとして次に回される。こ
のため、対応する符号化および復号化装置７１（ＭＥＤ＝メモリ符号化／復号化
）が使用される。データ値がＲＡＭメモリ５内に格納されると、装置７１は、対
応する符号化を実行する。メモリ３、４、５内に含まれるデータが、揮発性また
は不揮発性の形式で比較的長い間利用可能であるため、ＭＥＤ装置７１によって
実行される暗号方法は、それに対応して複雑である。メモリアクセス操作は、比
較的長い間続く。中央ＭＥＤ装置７１の代わりとして、メモリ３、４、５のそれ
ぞれは、暗号装置を直接割り当てられ得る。

【００１７】 外部メモリ３、４、５へのデータアクセス操作の速度を上げるため、キャッシ
ュメモリ８が提供される。キャッシュメモリ８は、バス制御装置７とＣＰＵ２と
の間の単一のパス内にある。特定の時間にＣＰＵ２からリクエストされるデータ
およびこのデータの適切な環境は、キャッシュメモリ８内でバッファに入れられ
る。メモリ３、４、５のうちの１つに対する読み出しリクエストは、キャッシュ
メモリ８において、リクエストされたデータを含むかどうかをまずチェックする
ように処理される。含まない場合、データおよび対応する環境は、外部のメモリ
からキャッシュに再ロードされる。リクエストされたデータがキャッシュ８内に
含まれる場合、再ロードは省略される。

【００１８】 例示的な実施形態において、キャッシュメモリ８は、命令キャッシュメモリお
よびデータキャッシュメモリに分割される。前者において、特定の時間に処理さ
れるプログラムの命令シーケンスがバッファに入れられ、後者において、関連す
るデータがバッファに入れられる。原則として、キャッシュメモリに関する他の
構造もまた可能である。キャッシュメモリはまた、命令およびデータに関する共
通のキャッシュ（一体型キャッシュ）として構成され得る。連想（ａｓｓｏｃｉ
ａｔｉｖｅ）キャッシュメモリ構造の場合、このような装置は、その結果として
、アドレスおよび関連する命令／データ格納部分に関して連想メモリに分割され
る。連想メモリに呼掛ける（ｉｎｔｅｒｒｏｇａｔｉｎｇ）ことにより、リクエ
ストされたデータがキャッシュ内に含まれるかどうかが非常に素早く検出される
。データアイテムが存在しない場合（キャッシュミスと呼ばれる）、再ロードし
たいというリクエストが、対応する外部メモリに出力される。データ値がＲＡＭ
５に書き返されると、対応する処理が行われる。

【００１９】 キャッシュメモリ８の再ロード中、バス１を介して受信された情報は、暗号装
置６１によってプレーンテキストとして符号化される。書き込み操作中、デバイ
ス８１は、キャッシュメモリ８内に符号化された形式で格納されたデータを復号
化する。キャッシュメモリ８内に符号化された形式で格納されたデータがＣＰＵ
２に転送されると、このデータは、暗号装置８２によって復号化される。書き込
み操作中、キャッシュメモリ８内の装置８２は、バッファに入れられるべき情報
を符号化する。下記のように、暗号装置８１、８２に提供されるキーは、同一で
あり、キャッシュメモリ８内に読み出されるべき任意の有効なデータがもはや存
在しない場合、ランダム制御によって変えられる。

【００２０】 ＣＰＵ２のオペレータおよびステータス情報は、レジスタバンク９内に格納さ
れる。ＣＰＵ２は、レジスタバンク９内に構成された１つ以上のレジスタに直接
的にかつ素早くアクセスし得る。レジスタ内に格納されたデータは、レジスタバ
ンク９のレジスタの１つがアクセスされると、暗号装置９１によって符号化また
は復号化される。一方で装置８１および８２、他方で装置９１において所定の時
間に使用されるキーは便宜上異なる。

【００２１】 暗号装置は、図２のキャッシュメモリ８の例によって詳細に示される。キーレ
ジスタ８３は、所定の時間に使用されるキーを含む。このキーは、物理的に真の
ランダムまたは擬似ランダムな方法でキーワードを生成するランダムジェネレー
タ８４によって提供される。排他的論理和ゲート８５ａ、８５ｂ、および８５ｃ
のそれぞれは、キャッシュメモリ８に対して書き込まれるまたは読み出される情
報を導くデータ信号ラインまたはビットラインに接続される。排他的論理和ゲー
ト８５のそれぞれは、その結果として、レジスタ８３の出力に接続される。排他
的論理和ゲート８５は、バス１に面するキャッシュメモリ８の側と、ＣＰＵ２に
面するキャッシュメモリ８の側との両方に位置付けられる。データがキャッシュ
メモリ８内に読み込まれると、レジスタ８３から提供されるキーワードによって
データ値に関して実行される排他的論理和操作の結果として符号化が起こる。読
み出しの場合、同じキーワードによる同じ排他的論理和操作によって、補完的な
復号化が行われる。読み出しに有効なデータがキャッシュメモリ８内に格納され
ている限り、レジスタ８３によって提供されるキーワードは、修正されることな
く同じである必要がある。ｎビットラインのそれぞれは、１ビットのキーワード
に対応する。

【００２２】 本発明によって、キャッシュメモリ８が任意の有効なデータ（すなわち、まだ
読み出されていないデータ）を含まない場合、キーワードが変えられる。ランダ
ムジェネレータ８４は、次いで、ランダム制御によって生成される新しいキーワ
ードを計算するために起動させられる。メモリ８内に格納される全てのデータ値
が再び読み出されると、メモリ８内に含まれる任意の有効なデータはもはや存在
しない。さらに、キーワードは、キャッシュメモリ８の初期化が実行される場合
に変えられるべきであり、これは、キャッシュフラッシュと呼ばれる。キャッシ
ュフラッシュは、例えば、アプリケーション（例えば、マイクロプロセッサが使
用されるアプリケーションケース）が変わる場合に、マイクロプロセッサによっ
て実行されるプログラムが変わると生じる。この場合、レジスタ８３内のキーワ
ードの変化の結果として、データがいかなる場合ももはや復号化され得ないため
、キャッシュフラッシュと、このキャッシュフラッシュによってもたらされるキ
ャッシュメモリ８の全てのメモリセルの完全な初期化および再設定とを省くこと
も可能である。

【００２３】 暗号装置９１は、キャッシュメモリ８へのアクセスパス内の暗号装置の１つに
よって、詳細に構成される。そのキーレジスタは、次いで、レジスタバンク９の
全てのレジスタが読み出されるべきまたは再初期化されるべき任意の有効なデー
タをもはや含まない場合、新しいランダム値をロードする。

【００２４】 本発明の結果として、データが符号化された形式で格納され、キーが時々変え
られるため、一時的に格納されたデータに、許可されていない監視に対するより
高いレベルの保護が提供される。しばしば繰り返されるプログラムシーケンスが
存在する場合も、格納されたデータは、異なるキーの結果として異なる。プログ
ラムの実行中にマイクロプロセッサから引き出された電流、特に、ピーク電流ま
たはトラフ電流（ｃｕｒｒｅｎｔ ｔｒｏｕｇｈ）は変化する。結果として、電
流プロフィールの評価を適用する、許可されていない監視に対する試みは、より
困難になる。

【図面の簡単な説明】

【図１】 図１は、本発明によるマイクロプロセッサのブロック回路図を示す。

【図２】 図２は、本発明に関連する詳細を示すキャッシュメモリを示す。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/14 ３２０ Ｇ０６Ｆ 15/78 ５１０Ｇ 15/78 ５１０ 9/06 ６６０Ｌ (72)発明者 ゼートラーク， ホルガー ドイツ国 85658 エグマティング， ノ イミュンスター 10 アー Ｆターム(参考） 5B005 JJ01 MM01 NN12 UU16 5B017 AA03 BA07 CA13 5B062 DD01 DD10 5B076 FA01 FC08

Claims (13)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサ構成であって、 処理装置（２）と、 読み書きアクセス操作を実行するために該処理装置（２）に接続されたメモリ
   （８、９）と、 該メモリ（８；９）に読み書きされるデータ値を符号化かつ復号化するための
   暗号装置（８１、８２；９１）と、 可変キーを提供する手段（８３）と、 を含み、 該メモリ（８）内に含まれる読み出されるべき任意のデータ値がもはや存在し
   ない場合に該キーが変えられるように該手段（８３）を制御することが可能であ
   る、 マイクロプロセッサ構成。
2. 【請求項２】 データ値が符号化された形式で格納され得るさらなるメモリ
   （３、４、５）と、該さらなるメモリ（３、４、５）の該データ値が読み出され
   る場合に復号化され得る復号化デバイス（７１）とによって特徴付けられる、請
   求項１に記載のマイクロプロセッサ構成。
3. 【請求項３】 前記メモリがキャッシュメモリ（８）であることを特徴とす
   る、請求項１または２に記載のマイクロプロセッサ構成。
4. 【請求項４】 前記キャッシュメモリ（８）がアクセス制御装置を含み、こ
   れにより、前記処理装置（２）のアクセスリクエストのデータ値が該キャッシュ
   メモリ（８）内に含まれるかどうかをチェックすることがまず可能であり、結果
   として、該アクセスリクエストの該データ値が該キャッシュメモリ（８）内に含
   まれる場合、該キャッシュメモリ（８）から読み出されることを特徴とする、請
   求項３に記載のマイクロプロセッサ構成。
5. 【請求項５】 データトラフィックを実行するためにバス（１）が提供され
   、前記メモリ（８）が該バス（１）と前記処理装置（２）との間のデータパスに
   接続され、前記さらなるメモリ（３、４、５）が該バス（１）を介して該処理装
   置（２）に接続されることを特徴とする、請求項３または４に記載のマイクロプ
   ロセッサ構成。
6. 【請求項６】 前記メモリが、双安定フリップフロップとして実施されるレ
   ジスタセルを含むレジスタ（９）であることを特徴とする、請求項１または２に
   記載のマイクロプロセッサ構成。
7. 【請求項７】 前記可変キーを提供する前記手段がレジスタ（８３）を含み
   、該レジスタの出力が、論理操作素子（８５ａ、８５ｂ、８５ｃ）を介して、前
   記メモリ（８）内のメモリセルがアクセスされ得るラインに接続されることを特
   徴とする、請求項１から６のいずれかに記載のマイクロプロセッサ構成。
8. 【請求項８】 前記キーを送り込むために前記レジスタ（８３）に接続され
   るランダムジェネレータ（８４）によって特徴付けられる、請求項７に記載のマ
   イクロプロセッサ構成。
9. 【請求項９】 前記マイクロプロセッサが異なるアプリケーションを実行す
   るために初期化される場合、前記レジスタ（８３）が前記ランダムジェネレータ
   （８４）からロードされ得ることを特徴とする、請求項８に記載のマイクロプロ
   セッサ構成。
10. 【請求項１０】 マイクロプロセッサ構成を操作する方法であって、処理装
    置（２）と、読み書きアクセス操作を実行するために該処理装置に接続されたメ
    モリ（８；９）とを含み、該メモリ（８；９）が該マイクロプロセッサ構成によ
    ってアクセスされる間、データ値がキーによって符号化または復号化され、該メ
    モリ（８；９）内に含まれる読み出されるべき任意のデータがもはや存在しない
    場合に該キーが変えられる、マイクロプロセッサ構成を操作する方法。
11. 【請求項１１】 前記キーが、ランダムに制御された方法で変えられること
    を特徴とする、請求項１０に記載のマイクロプロセッサ構成を操作する方法。
12. 【請求項１２】 前記メモリ（８；９）が完全に読み出されると、前記キー
    が変えられることを特徴とする、請求項１０または１１に記載のマイクロプロセ
    ッサ構成を操作する方法。
13. 【請求項１３】 前記マイクロプロセッサ構成によって処理されるプログラ
    ムが変えられると、前記キーが変えられることを特徴とする、請求項１０または
    １１に記載のマイクロプロセッサ構成を操作する方法。