JP2003518874A - データ通信 - Google Patents

データ通信

Info

Publication number
JP2003518874A
JP2003518874A JP2001548978A JP2001548978A JP2003518874A JP 2003518874 A JP2003518874 A JP 2003518874A JP 2001548978 A JP2001548978 A JP 2001548978A JP 2001548978 A JP2001548978 A JP 2001548978A JP 2003518874 A JP2003518874 A JP 2003518874A
Authority
JP
Japan
Prior art keywords
data
packet
bus
payload
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001548978A
Other languages
English (en)
Inventor
ティモシ ジェー モウルスレイ
エドワード エス エイレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003518874A publication Critical patent/JP2003518874A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40091—Bus bridging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/36—Flow control; Congestion control by determining packet size, e.g. maximum transfer unit [MTU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 1つのシリアル・データ・バス上のソースと、第1のデータ・バスと類似のサイクル周期を有する別のシリアル・データ・バス上のシンクとの間の等時性データの通信を、2つのバスを同期させることなく可能にすること。 【解決手段】 データを、バス・システム(1)上のデータ・ソース(10)から、サイクル・レートが第1のバス・システムのものと類似しているが同期していない別のバス・システム(3)上のデータ・シンク(30)に送る方法が、第1と第2のサイクル周期間の周波数の許容範囲を決定するステップと、伝送するデータをパケットに組み立てるステップと、この許容範囲に従って可変サイズのデータ・ペイロードをパケットに割り当てるステップと、パケット内にペイロードのサイズを示すヘッダを含めるステップとを有する。受信バス(3)は、そのようなパケットを受け取り、そのパケットから、データ・ペイロードのサイズを示すパケット・ヘッダを使用してデータ・ペイロードを取り出す。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、第1のシリアル・バスに接続されたソースから第2のシリアル・バス
に接続されたシンクに等時性データを送る方法に関する。本発明は、さらに、こ
の方法に従って動作する通信システムおよびデータ・バス構成に関する。
【０００２】
【従来の技術】
等時性データ・ストリームは、通常、情報を実時間で呈示するアプリケーショ
ンによって使用されるデータを含むため、実質的に常に流れていなければならな
いという要件を有する。バスは、ある種の使用環境および使用パターンにおいて
利点を有し、接続および通信能力の利用にフレキシビリティを有する。このフレ
キシビリティは、等時性ストリームの要件と矛盾する傾向がある。
【０００３】 この問題の公知の解決策は、そのようなバス上の時間が、サイクルまたはフレ
ーム構成の形の周期性を有するように構成することである。そして、各フレーム
またはサイクルにおいて適切なサイズの情報ブロックをバスに提供するように構
成することによって、定常流に十分に近似させることができる。理想的には、こ
のブロックのサイズは、厳密に一定でなければならない。しかしながら、これは
、通常、ストリーム・データ・レートの不確定性ならびにビット、バイトまたは
もっと大きいデータ単位でブロックを決定する必要性によって、実現されない。
したがって、実際には、サイクルごとにデータ・ブロックのサイズに少しばらつ
きがある場合があるが、通常、それにより導入されたジッタは、簡単な手段で平
滑化することができる。
【０００４】 バス自体の管理のために、通常、ヘッダを追加し、データの検証を必要とする
場合は、データ・ブロックにトレーラを追加する。この形態において、通常、ひ
と塊のデータが、パケットと呼ばれる。機器の部分間の接続では、ビット・シリ
アル・モードで動作するバスは、接続ケーブルに必要な個別の導体の数が少なく
て済むという利点を有する。等時性伝送が重要な応用分野で認められている有線
バスは、このタイプのものであり、高速で動作する傾向がある。これと同等の無
線ネットワークもビット・シリアル伝送を使用する。
【０００５】 このような1つのシリアル・バス上の等時性ストリームの通信は、単純である
。ソース・ストリームに必要な帯域幅は、バス・サイクルごとにパケットのペイ
ロード・サイズに変換され、その結果、ペイロード・サイズとサイクル・レート
の積は、パケット・オーバヘッドの余裕と、おそらく個別のデータ・ユニット・
サイズを処理するための丸めが含まれるストリーム・レートになる。次に、バス
上の対応するスペースが各サイクルにおいて確実に利用できるようにされる。パ
ケットは、送信装置すなわちソースからサイクルごとにバスに提供され、そして
ターゲット装置すなわちシンクによって取り出され、そこで元のストリームが再
構成される。
【０００６】 原理的には、このようなバスをいくつか連結することによって、さらに複雑な
ネットワークを作成することができる。それぞれのバス上のインタフェース装置
を接続するリンクは、関係するインタフェース・ノードの両方を含む筐体内にあ
ってもよく、あるいは、それ自体が、長い距離に及ぶ可能性のある他の通信ネッ
トワーク設備の一部でもよい。理想的でどちらか極端な場合、これらは、バス自
体の内部動作を制御するエンティティからは見えない。
【０００７】 バスのこのようなネットワークが、等時性ストリームの輸送をサポートする場
合、直列接続の要素は、すべて、同一の全体保証された帯域幅を提供しなければ
ならず、かつパケットおよびサイクルまたはフレーム構成を管理することができ
なければならない。これに対する公知の解決策は、パケットが適切な規則性で自
然にネットワークを通過するように、関係するすべてのバスの「周期性」が同期
されることを必要とする。しかしながら、そのような同期は、単純な作業ではな
い。
【０００８】 本発明の目的は、1つのシリアル・データ・バス上のソースと、第1のデータ・
バスと類似のサイクル周期を有する別のシリアル・データ・バス上のシンクとの
間の等時性データの通信を、2つのバスを同期させることなく可能にすることで
ある。
【０００９】
【発明を解決するための手段】
本発明は、第1のバスと第2のバスが、類似しているが非同期のサイクル周期で
周期的に動作しており、第1のシリアル・バスに接続されたソースから第2のシリ
アル・バスに接続されたシンクに等時性データを送る方法であって、第1と第2の
バスのサイクル周期間の周波数の許容範囲を決定するステップと、伝送するデー
タをパケット内に組み立てるステップと、この許容範囲に従ってこのパケットに
可変サイズのデータ・ペイロードを割り当てるステップと、パケット内にペイロ
ードのサイズを示すヘッダを含めるステップと、データ・ペイロードのサイズを
示すパケット・ヘッダを使用してパケットからデータ・ペイロードを取り出すス
テップとを含む方法を提供する。
【００１０】 本発明は、同期が達成されない場合でも、様々なバスのサイクル・レートの最
大許容範囲を考慮し、パケット・データ・ペイロードが最低速度のバスに対応で
きるように最高のデータ転送速度にすることによって、バス間ですべてのデータ
が確実に渡されるようにすることができる。これは、高速の方のバスのデータ・
ペイロードは完全には利用されないが、サイクル・レートの差が小さい場合、例
えば、複数のIEEE1394バスが相互接続されているときには、データ転送容量の損
失が小さいことを意味する。参照IEEE1394は単なる一例に過ぎず、本発明が、他
のバス・システム、有線と無線の両方に等しく適用可能であることに注意された
い。
【００１１】 この方法は、さらに、第1のバスから送られたデータ・パケットを第2のバスで
受け取るステップと、受信パケットを受信パケット・レジスタに入れるステップ
と、先入れ先出し(FIFO)メモリ内に十分なスペースがあるときに、各受信パケッ
トをFIFOメモリ内に転送するステップと、第2のバスのサイクル・レートでFIFO
メモリから出力データ・パケットを読み出すステップとを含み、出力パケットが
、FIFOメモリの平均的内容を実質的に一定に維持するように選択されるデータ・
ペイロードを含むことができる。
【００１２】 この方法の場合、データ・パケットは、第2のバスに接続されたシンクとして
のターゲット装置に送られる。組み立てられたデータ・パケットは、第2のバス
上で、第2のバスのサイクル・レートによるレートで送られる。データ・ペイロ
ードのサイズは、FIFOの内容をできるだけほぼ一定に維持するように調整され、
その結果、ターゲット装置またはシンク内で、データを受け取る平均レートが、
第1のバス上で送信装置すなわちソースによって送られるデータの平均レートと
同じになる。
【００１３】 この方法は、データ・ペイロードに、出力データ・パケットのデータ・ペイロ
ードの冒頭部分を構成するデータ・ペイロードを有する受信パケット内に含まれ
るデータの終わりを示すコードを含める他のステップを含むことができる。
【００１４】 この方法は、第2のバスから出力データ・パケットを受け取るステップと、出
力データ・パケットを、第1のバスから受け取ったようにデータ・パケットに再
組立てするステップと、再組立てパケットを、第1および第2のバスと類似してい
るが他のバスのどれとも同期していないサイクル周期で周期的に動作する第3の
バスに送るステップとを含むことができる。
【００１５】 データ・ペイロードの終わりを示すコードを別のバスから受け取ったように含
めることによって、さらに他のバスに伝送する際に、データ・パケットを第1の
バスから受け取ったものと同一になるように確実に再組み立てすることができる
。この結果、複数のバスが相互接続されている場合に、送信装置を含むバスが、
バスからバスに送られるデータ・パケットを定義する。そのため、データ・バス
間のデータの転送は、常に、第1のバス上に置かれたものと同一のデータ・パケ
ットによる。
【００１６】 この方法は、出力データ・パケットの前記データ・ペイロードに、出力データ
・パケットのデータ・ペイロードの冒頭部分を占めるデータ・ペイロードを有す
る受信データ・パケットの次の受信データ・パケット内の受け取ったデータのデ
ータ・ペイロードの長さを示すコードを挿入するステップを含むことができる。
【００１７】 この対策は、パケットが失われた場合に連続性の維持を支援する。したがって
、この対策は、データ破損を防ぐことができないが、1つのパケットが失われた
場合に元のパケット境界を保持することができる。すなわち、欠落データ・パケ
ットは、失われたままであり、さらに他の対策を取ることなくデータを再現する
ことはできない。
【００１８】 本発明は、さらに、等時性データを送るために、第1のバスと第2のバスと、第
1のデータ・バスに接続された1つまたは複数のデータ・ソースと、第2のデータ
・バスに接続され、データ・ソースから等時性データを受け取る1つまたは複数
のデータ・シンクとを含み、各データ・バスが、類似しているが非同期のサイク
ル周期を有する通信ネットワークであって、この第1のバスに接続された第1のイ
ンタフェース機構をさらに有し、この第1のインタフェース機構が、ヘッダ部分
とデータ・ペイロード部分を含むデータ・パケットを第1のバスのサイクル・レ
ートで組み立てるパケット組立て機構を有し、ヘッダ部分が、ペイロード部分の
長さを定義するデータを含み、第2のバスに接続された第2のインタフェース機構
にデータ・パケットを送ることができる出力を有し、この第2のインタフェース
機構が、第1のインタフェース機構から送られたデータ・パケットを受け取り、
データ・パケットからデータ・ペイロードを分離し、このデータ・パケットを、
第2のバスのサイクル・レートで、データ・パケットのペイロード内のデータの
量を変化させることによってバッファ・メモリ内のデータの量が実質的に一定に
維持されるように再組立てし、再組立てデータ・パケットを第2のバスに加える
バッファ・メモリ機構を有する通信ネットワークを提供する。
【００１９】 第2のインタフェース機構は、再組立てパケットのデータ・ペイロードの第1の
部分を占める受信データ・パケットのデータ・ペイロードの終わりを定義するデ
ータを、再組立てデータ・パケットのデータ・ペイロード内の再組立てデータ・
パケットに挿入する手段を含むことができる。
【００２０】 これにより、1つのバスから中間バスを介して第3のバスに転送されるデータ・
パケットが、第1のバスから送られるのと同じ形で第3のバスに現われることがで
きる。
【００２１】 第2のインタフェース機構は、さらに、次に受け取ったパケットのデータ・ペ
イロードの長さを表すデータを挿入することができる。
【００２２】 この結果、1つのパケットが失われた場合に元のパケット境界を再現すること
ができる。しかしながら、失われたパケットの再構成はできない。
【００２３】 通信ネットワークは、第3のバスに転送するために第2のバスからデータ・パケ
ットを受け取るように構成された第3のインタフェース機構を含むことができ、
この第3のインタフェース機構は、第2のバスからデータ・パケットを受け取るた
めのパケット受信レジスタと、スペースが利用可能なときに受信パケットが転送
されるFIFOと、受信パケットの終わりを示すデータを使用して、第3のバスに転
送するために第1のバスから送られたデータ・パケットと同一のデータ・パケッ
トに再組立てするパケット再組立て機構とを有する。
【００２４】 これは、第2のバス上のインタフェース機構が、第1と第3のバス間のデータ・
パケットのトランスペアレントな転送を生成することを意味する。
【００２５】 本発明の以上その他の特徴および利点は、添付図面と関連した本発明の実施形
態の例としての以下の説明から明らかであろう。
【００２６】
【発明を実施するための形態】
等時性データ・ストリームは、通常、音声プログラムや映像プログラムのよう
な実時間で情報を提供する用途に使用されるデータを運ぶため、実質上常に流れ
ていなければならないという要件を有する。バスは、ある種の使用環境および使
用パターンにおいて利点を有する。特に、バスは、接続ならびに通信能力の利用
においてフレキシビリティがある。このフレキシビリティは、等時性データ・ス
トリームの要件と矛盾する傾向がある。
【００２７】 公知のように、この問題は、そのようなバス上の時間がサイクルまたはフレー
ム構成の形の周期性を有するように構成することによって解決することができる
。適切なサイズの情報ブロックが、各フレームまたはサイクルにおいてバスに提
供されるように構成することによって、定常流に近似させることができる。理想
的には、ブロックのサイズは、各サイクルで同じでなければならない。しかしな
がら、このことは、通常、ソース・ストリーム・データ・レートの不確定性と、
ビット、バイトまたはさらに大きいデータ単位でブロックの大きさを決めるため
の要件とによって実現されない。実際には、サイクルごとにデータ・ブロックの
サイズにある程度ばらつきがある場合があるが、これによって導入されるジッタ
は、単純な手段によって平滑化することができる。
【００２８】 バスを管理するために、各データ・パケットは、ヘッダを含み、かつデータの
検証が必要な場合は、データ・ブロックに対するトレーラを含む。機器の様々な
部分を接続するためにビット・シリアル・モードで動作するバスを使用すると、
接続ケーブルに必要な導体の数は相対的に少くなるという利点が得られる。また
、これと同等の無線ネットワークは、1つのチャネルしか必要としないため、ビ
ット・シリアル伝送を使用する傾向がある。
【００２９】 このような1つのシリアル・バスによる等時性データ・ストリームの輸送は、
単純である。ソース・ストリームに必要な帯域幅は、ペイロード・サイズとサイ
クル・レートの積が、パケット・オーバヘッドの公差とおそらく個別データ・ユ
ニット・サイズを処理するための丸めを含むストリーム・レートとなるように、
バス・サイクルごとにパケットのペイロード・サイズに変換される。次に、バス
上の対応するスペースが、各サイクル中に確実に利用できるようにされる。次に
、ソースすなわち送信装置は、連続した各サイクルでバスにパケットを提供し、
そしてそれらのパケットは、シンクすなわち受信装置によって取り出され、元の
データ・ストリームが再構成される。
【００３０】 原理的には、このようないくつかのバスを連結することによって、より複雑な
ネットワークを作成することができる。このようなネットワークが、等時性デー
タ・ストリームの輸送をサポートする場合には、接続を終端させる終端部のすべ
ての要素は、保証された同じ帯域幅を提供しなければならず、かつパケットおよ
びサイクルまたはフレーム構造を管理することができなければならない。前に説
明したように、これは、パケットが適切な規則性でネットワークを通過するよう
に、バスを確実に同期させることによって達成することができる。しかしながら
、本発明は、この要件に別の解決策を提供する。これは、同期が達成されないと
きでも、実際のバス・システムにおけるサイクルまたはフレーム・レートの差異
は小さく、かつパケット・ペイロード・サイズとパケット・レートの積を長時間
一定となるようにデータを再パッケージすることによって、バスごとのパケット
・レートの相違を補正することができるという認識に基づく。
【００３１】 図1は、リンク4および5によって相互接続された複数のバス1、2および3をブロ
ック図形式で示す。この例では、3つの相互接続されたバス・システムが示され
ているが、これは、本質的ではなく、本発明を使用することによって、これより
も多くのバスまたは少ないバスを相互接続することができる。リンク4および5は
、有線または無線のどちらの形態でもよく、実際に何の伝送媒体を用いるかと言
うことは、本発明の実施においては重要ではない。
【００３２】 各バスには、いくつかのデータ・ソースおよびデータ・シンク、ならびにバス
間のデータの伝送を制御するインタフェース・ユニットが接続されている。図1
に示したように、バス1は、リンク4を介してバス2上のインタフェース・ユニッ
トI2と通信するインタフェース・ユニットI1を有する。また、バス2には、さら
に、バス2からリンク5を介してバス3に接続されたインタフェース・ユニットI4
にデータ・パケットを送るように構成されている他のインタフェース・ユニット
I3が接続されている。本発明のこの実施形態の説明においては、データは、バス
1上のソース10からバス3上のシンク30に送られると仮定する。バス1、2および3
は、同じ公称サイクル・レートを有するが、互いに同期されていない。この結果
、これらのバスの間には、サイクル・レートの小さな差が存在することがある。
このような差の大きさは、バスの仕様に依存し、許容可能な最も大きい差は、バ
スの仕様に基づいて計算によって確立することができる。さらに、一般に、1つ
のバス上のサイクルの始まりは、別のバス上のサイクルの始まりと一致しない。
【００３３】 図2は、データ・バスを介してデータを送るための代表的なパケット構造を示
す。図示したように、データ・パケットは、第1のヘッダ部分20と、パケット長
を示す第2の部分21と、パケット・ヘッダに続く第3の部分22とを含む。第4の部
分23は、データ・ペイロードであり、第5の部分24は、ジャスティフィケーショ
ン・パディングを含み、第6の部分25は、誤り検出および／または補正データを
含む。実際には、第2の部分21は、部分20、21および22を有する全ヘッダ部分の
一部になる。これは、パケット内のデータ・ペイロードの長さを示す部分が存在
することを示すために分離された。前に説明したように、データ要素のサイズに
よって、各パケット・ペイロードに同じ数が収容されないことがあるため、ペイ
ロードは、サイクルごとに少し異なってもよい。
【００３４】 バス上の等時性パケットが、同じサイズのデータ・ペイロードを有する必要が
ないことは分かっている。このパラメータのフレキシビリティが許容される場合
は、ネットワーク全体にわたる周期性の小さな差を、等時性データ・パケット・
ペイロードのサイクルごとの小さな違いによって補償することができる。等時性
伝送を保証するためには、最も低速のバス上で起こり得る最も高速のソース・ス
トリームに対応する十分な能力を確保しておかなければならない。相補的な状況
では、バス容量が少し浪費されることは明らかであろう。理論上は、必要な容量
の決定は、相互接続された各バスのサイクル・レートを十分な期間観察すること
よって達成することができる。しかしながら、現実には、バス・システムが動作
している特定の基準によって指定されたサイクル・レートに許容範囲を使用する
ことによって、容量を最適に決定すると考えられる。
【００３５】 本発明を実施するために、ソース10によってバス1上に置かれたオリジナルま
たはプライマリ・データ・パケットが、部分に分割されるかまたは他のパケット
間に分散されなければならないことは明らかであろう。この特定の実施態様の場
合、パケット受信者は、オリジナル・パケットの境界の位置を識別し、これによ
りオリジナル・パケットを再組立てすることができる。これは、パケット・ヘッ
ダ内の単純な追加フィールドによって達成することができる。図3は、修正した
パケット・フォーマットを示す。図3は、バス管理ヘッダBMHと、バス管理トレー
ラBMTと、パケットのデータ・ペイロード内の、2つのプライマリ・データ・パケ
ットPnおよびPn+1のデータ・ペイロード間の境界のポインタであるフィールドDB
1と、データ・パケットの第2の部分を占めるプライマリ・データ・パケットのデ
ータ・ペイロードの長さを表す数値を含む第2の追加ヘッダ・フィールドDB2とを
含むデータ・パケットの構造を示す。これは、オプションのフィールドであり、
パケットが失われた場合に連続性の維持を改善するためのものである。このよう
にして、1つのパケットが失われても、元のパケット境界を保持することが可能
になる。プライマリ・データ・パケットと別の各パケットのデータ・ペイロード
が、複数のプライマリ・データ・パケットのデータ・ペイロードからのデータを
含む場合があることは、理解されるであろう。失われたデータの回復は、データ
の発信者の責任になり、これは、シンクによるソースへの信号送出またはオリジ
ナルの送信データの適切な二重化により行われる。
【００３６】 図4は、インタフェース・ユニットI2が、リンク4を介してバス1からプライマ
リ・データ・パケットを受け取ったときに、それを再パッケージするのに必要な
バッファを示す。プライマリ・データ・パケットは、リンク4を介して受け取ら
れるとすぐに、受信バッファ40に入れられる。次に、FIFO 41内にスペースがで
きると瞬時に、プライマリ・データ・パケットは、FIFO 41に転送されて適正な
スペースを占め、そしてポインタが更新される。再び、可能な限り瞬時に十分な
データをFIFOの出力から得て、バス2上に定義されるようなフル・パケット・ペ
イロードを値DB1およびDB2と共に作成する。このパケット・ペイロードは、送信
バッファ42に入れられ、次にバス・サイクル内の適切な時間にバス2上に読み出
される。DB1とDB2の値は、データがFIFO 41に沿って移動するときに更新される
ポインタ値から計算される。図4において、受信バッファ40からFIFO 41に入力さ
れた受信パケット間の境界は、参照符号B1およびB2で示される。したがって、第
1のポインタは、受け取ったパケット・ペイロードの始まりを示す位置B1を指定
し、第2のポインタは、受け取ったパケット・ペイロードの終わりを示す位置B2
を指定する。ある環境下では、FIFO 41は、バス・サイクル内の適切な時刻であ
る、バス2が必要とする時の完全規準量よりも少ないデータを保持することが出
来、そしてその場合はショート・パケットが送られる。これは、第2のバス（ま
たは、任意の次のバス）のサイクル・タイムが、第1のバスのサイクル・タイム
より短かいときに生じるであろう。
【００３７】 バッファのサイズは、それらが、専用メモリとして提供されるているか否か、
または汎用RAM上にマッピングすることができるか否かに依存する。第1のケース
の場合、それらは、あり得る最大のデータ・ユニットに対応するのに十分に大き
い必要がある。そのような値は、計算可能で、制限があり、かつ実際には、妥当
なサイズのものである。第2のケースの場合、それらは、セッションごとに割り
当てることができる。それらは、現行セッションのデータ・ユニットに対応でき
るだけの大きいさでなければならず、そしてこの場合も、そのような値は、計算
可能である。FIFO 41は、2つの完全なデータ・ユニットと、バス・サイクル・レ
ートの許容範囲によって決定されるような起こり得る最大サイズと最小サイズの
差とを加えたものを保持するのに十分な大きさでなければならない。必要なポイ
ンタの数は、一般に2つであるが、論理的には、ある一定の状況のFIFO 41は、3
つのプライマリ・データ・ユニット境界を含むことができる。
【００３８】 図1から分かるように、バス2は、2つのインタフェース・ユニットI2およびI3
を有する。図5は、プライマリ・データ・ユニットを再編成してリンク5を介して
バス3に伝送するのに必要なバッファを示す。受信バッファ51は、値DB1およびDB
2と共にバス2のデータ・ユニットを受け取る。これらのデータ・ユニットは、バ
ス2のサイクル・レートで受け取られる。このデータ・ユニットは、FIFO 52に転
送される。その出力は、ソース10によってバス1上に置かれた、元のプライマリ
・データ・ユニットの前縁と一致する。値DB1は、プライマリ・データ・ユニッ
トの端を識別するポインタを更新するために使用される。プライマリ・データ・
ユニットは、できるだけ早く、リンク5を介したバス3への伝送のために送信バッ
ファ53に転送される。FIFO内の残りのデータ・ユニットのフラグメントは、出力
端にシフトされ、そして受信バッファ51からの次のデータ・ユニットが、それに
連結され、そしてポインタが、値DB1およびDB2を使用して更新される。
【００３９】 リンク5を介して送られたデータ・パケットは、ソース10によってバス1上に置
かれたプライマリ・データ・パケットと同一であることに注意されたい。バス3
は、バス2のインタフェース・ユニットI2と同じ形のインタフェース・ユニットI 4 を有するので、シンク30は、図3に示した形のデータ・パケットを受け取るであ
ろう。したがって、シンク30は、バス3のサイクル・レートでデータを受け取り
、そしてデータ・パケットは、ソース10によって送られるのと同じレートでデー
タが受け取られることを保証するデータ・ペイロードを含む。バス・システム2
にインタフェース・ユニットI3と同じ形の他のインタフェース・ユニットを含め
ることによって、バス3をさらに他のバス・システムに接続できることは明らか
であろう。バスからバスに転送されるたびに、プライマリ・データ・ユニットが
、前方への伝送のために再び組み立てられる。
【００４０】 様々なバス上のリンク・レイヤ・パケットは、それらが適切な定義に従うよう
にパッディングされなければならないことがある。しかしながら、このデータ・
フォーマットの態様は、リンク・レイヤ内で管理され、かつ前述したように回復
されたデータ・ユニットに影響を及ぼすことはない。誤り回復は、1つの独立し
たペイロードが失われたことを認識し、かつ時間的シーケンスを維持することが
出来れば、可能である。欠落したデータのシンボル値を回復することはできない
。これは、システムのさらに高レベルの層の責務である。
【００４１】 本開示を読むことにより、当業者には他の修正が明らかであろう。このような
修正は、データ通信システムおよびその構成部分の設計および使用において既知
でかつ本明細書で既に説明した特徴の代替または追加で使用することができる他
の特徴を含むことができる。
【図面の簡単な説明】
【図１】本発明による相互接続バス・システムのネットワークをブロック図形式
で示す。
【図２】図1のシステムでデータを伝送するための代表的なデータ・パケット構
造を示す。
【図３】図1のシステムで使用するための修正したバス・パケット・フォーマッ
トを示す。
【図４】1つのバスからデータを受け取り、そのデータを接続されたバスに送る
ためのバッファ・メモリ機構を示す。
【図５】接続されたバスからデータを受け取り、そのデータをさらに他のバスに
送るためのバッファ・メモリ機構を示す。
【符号の説明】
1 バス 2 バス 3 バス 10 データ・ソース 21 ヘッダ部分 23 データ・ペイロード部分 30 データ・シンク 40 バッファ・メモリ機構 41 先入れ先出し(FIFO)メモリ DB1 コード DB2 コード I1 インタフェース機構 I2 インタフェース機構 I3 インタフェース機構
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エイレイ エドワード エス オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ Ｆターム(参考） 5K032 AA01 CC05 CC06 DA07 DB18 DB26 5K033 AA02 CB06 CB08 DA05 DB19

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第1のバスと第2のバスが、類似しているが非同期のサイクル周期で周期的に動
    作しており、前記第1のシリアル・バスに接続されたソースから前記第2のシリア
    ル・バスに接続されたシンクに等時性データを送る方法であって、前記第1と第2
    のバスのサイクル周期間の周波数の許容範囲を決定するステップと、前記伝送す
    るデータをパケット内に組み立てるステップと、前記許容範囲に従って当該パケ
    ットに可変サイズのデータ・ペイロードを割り当てるステップと、前記ペイロー
    ドのサイズを示すヘッダを前記パケット内に含めるステップと、前記データ・ペ
    イロードの前記サイズを示す前記パケット・ヘッダを使用して前記パケットから
    前記データ・ペイロードを取り出すステップとを含む方法。
  2. 【請求項２】 前記第1のバスから送られたデータ・パケットを前記第2のバスで受け取るステ
    ップと、前記受信パケットを受信パケット・レジスタに入れるステップと、先入
    れ先出し(FIFO)メモリ内に十分なスペースがあるときに、各受信パケットを前記
    FIFOメモリ内に転送するステップと、前記第2のバスの前記サイクル・レートで
    当該FIFOメモリから出力データ・パケットを読み出すステップとを含み、前記出
    力パケットが、前記FIFOメモリの平均的内容を実質的に一定に維持するように選
    択されるデータ・ペイロードを含む請求項1に記載の方法。
  3. 【請求項３】 そのデータ・ペイロードが前記出力データ・パケットの前記データ・ペイロー
    ドの冒頭部分を構成する、前記受信パケット内に含まれる前記データの前記終わ
    りを示すコードを、前記データ・ペイロードに含めるステップをさらに含む請求
    項2に記載の方法。
  4. 【請求項４】 前記第2のバスから出力データ・パケットを受け取るステップと、前記出力デ
    ータ・パケットを、前記第1のバスから受け取ったデータ・パケットに再組立て
    するステップと、前記再組立てられたパケットを、前記第1および第2のバスと類
    似しているが前記他のバスのどれとも同期していないサイクル周期で周期的に動
    作する第3のバスに送るステップとを含む請求項3に記載の方法。
  5. 【請求項５】 そのデータ・ペイロードが前記出力データ・パケットの前記データ・ペイロー
    ドの前記冒頭部分を占める、前記受信データ・パケットの次の受信データ・パケ
    ット内で受け取られるデータの前記データ・ペイロードの長さを示すコードを、
    前記出力データ・パケットの前記データ・ペイロードに挿入するステップを含む
    請求項3または4に記載の方法。
  6. 【請求項６】 等時性データを送るために、第1のバスと第2のバスと、前記第1のデータ・バ
    スに接続された1つまたは複数のデータ・ソースと、前記第2のデータ・バスに接
    続され、前記データ・ソースから等時性データを受け取る1つまたは複数のデー
    タ・シンクとを含み、各データ・バスが、類似しているが非同期のサイクル周期
    を有する通信ネットワークであって、当該第1のバスに接続された第1のインタフ
    ェース機構をさらに有し、前記第1のインタフェース機構が、ヘッダ部分とデー
    タ・ペイロード部分を含むデータ・パケットを前記第1のバスのサイクル・レー
    トで組み立てるパケット組立て機構を有し、前記ヘッダ部分が、前記ペイロード
    部分の長さを定義するデータを含み、当該第2のバスに接続された第2のインタフ
    ェース機構に前記データ・パケットを送ることができる出力を有し、当該第2の
    インタフェース機構が、前記第1のインタフェース機構から送られた前記データ
    ・パケットを受け取り、前記データ・パケットからデータ・ペイロードを分離し
    、このデータ・パケットを、前記第2のバスのサイクル・レートで、前記データ
    ・パケットの前記ペイロード内のデータの量を変化させることによって前記バッ
    ファ・メモリ内のデータの量が実質的に一定に維持されるように再組立てし、前
    記再組立てデータ・パケットを前記第2のバスに加えるバッファ・メモリ機構を
    有する通信ネットワーク。
  7. 【請求項７】 当該第2のインタフェース機構が、前記再組立てられたパケットの前記データ
    ・ペイロードの前記第1の部分を占める前記受信データ・パケットの前記データ
    ・ペイロードの終わりを定義するデータを、前記再組立てデータ・パケットの前
    記データ・ペイロード内の前記再組立てデータ・パケットに挿入する手段を含む
    請求項6に記載の通信ネットワーク。
  8. 【請求項８】 当該第2のインタフェース機構が、さらに、前記次に受け取ったパケットの前
    記データ・ペイロードの前記長さを表すデータを挿入する請求項7に記載の通信
    ネットワーク。
  9. 【請求項９】 データ・パケットを当該第2のバスから受け取り第3のバスに送るように構成さ
    れた第3のインタフェース機構を有し、当該第3のインタフェース機構が、前記第
    2のバスからデータ・パケットを受け取るパケット受信レジスタと、スペースが
    利用可能なときに前記受信パケットが転送されるFIFOと、前記受信パケットの終
    わりを示すデータを使用して、前記第3のバスへの転送のために、前記第1のバス
    から送られた前記データ・パケットと同一のデータ・パケットを再組立てするパ
    ケット再組立て機構とを有する請求項7または8に記載の通信ネットワーク。
  10. 【請求項１０】 類似しているが非同期のサイクル周期を有する別のデータ・バスからデータ・
    パケットを受け取るための入力インタフェース機構を含むデータ・バス機構であ
    って、当該入力インタフェース機構が、前記他のバスから前記データ・パケット
    を受け取るバッファ・メモリ機構を含み、当該データ・パケットが、前記データ
    ・パケット内の前記データ・ペイロードの指示を含むヘッダ部分を有し、当該イ
    ンタフェース機構が、前記データ・パケットから前記データ・ペイロードを分離
    し、そのデータ・パケットを、前記バスの前記サイクル・レートで、前記データ
    ・パケットの前記ペイロード内のデータの量を変化させることによって前記バッ
    ファ・メモリ内のデータの量が実質的に一定に維持されるように再組立てし、再
    組立てされたデータ・パケットを前記第2のバスに加えるように動作するデータ
    ・バス機構。
  11. 【請求項１１】 前記再組立てデータ・パケットが、前記再組立てられたパケットの前記データ
    ・ペイロード内の、前記再組立てられたパケットの前記データ・ペイロードの前
    記最初の部分を構成する前記受信データ・パケットにおける前記データ・ペイロ
    ードの前記境界を示すデータを含む請求項10に記載のデータ・バス機構。
  12. 【請求項１２】 前記再組立てられたデータが、前記第1の受信データ・パケットの前記データ
    ・ペイロードの前記終わりから始まる前記受信データ・パケットの前記データ・
    ペイロードの前記サイズを示すデータを含む請求項11に記載のデータ・バス機構
    。
  13. 【請求項１３】 バスからデータ・パケットを受け取り、かつそのデータ・パケットを、類似し
    ているが非同期のサイクル周期を有するさらに他のデータ・バスに送る出力イン
    タフェース機構を含み、当該出力インタフェース機構が、受信データ・パケット
    からの前記データ・ペイロードを記憶する受信バッファ・メモリと、スペースが
    利用可能なときに前記データ・ペイロードが転送される出力FIFOと、他のバスか
    ら受け取った前記データ・パケット内の前記ペイロードの前記境界を示す前記デ
    ータ・ペイロード内の前記データを使用して、前記同じデータ・ペイロードを有
    するデータ・パケットを、前記他のバスから受け取った前記データ・パケットの
    ように作成するパケット再組立て機構と、前記再組立てデータ・パケットを前記
    さらに他のデータ・バスに送る伝送手段とを有する請求項11または12に記載のデ
    ータ・バス機構。
JP2001548978A 1999-12-24 2000-12-12 データ通信 Withdrawn JP2003518874A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9930849.6 1999-12-24
GBGB9930849.6A GB9930849D0 (en) 1999-12-24 1999-12-24 Data communications
PCT/EP2000/012547 WO2001048987A1 (en) 1999-12-24 2000-12-12 Data communications

Publications (1)

Publication Number Publication Date
JP2003518874A true JP2003518874A (ja) 2003-06-10

Family

ID=10867176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001548978A Withdrawn JP2003518874A (ja) 1999-12-24 2000-12-12 データ通信

Country Status (7)

Country Link
US (1) US20010006520A1 (ja)
EP (1) EP1155540A1 (ja)
JP (1) JP2003518874A (ja)
KR (1) KR20010102399A (ja)
CN (1) CN1348651A (ja)
GB (1) GB9930849D0 (ja)
WO (1) WO2001048987A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445915B1 (ko) * 2002-01-22 2004-08-25 한국전자통신연구원 메모리 시스템의 제어 장치
US20040193763A1 (en) * 2003-03-28 2004-09-30 Fujitsu Limited Inter-bus communication interface device and data security device
US20040229688A1 (en) * 2003-05-12 2004-11-18 Electronic Arts Inc. Methods and apparatus for playing video sequences while loading game data
EP1635492B1 (en) * 2003-06-18 2019-02-27 Nippon Telegraph And Telephone Corporation Wireless packet communication method and wireless packet communication apparatus
CN100446489C (zh) * 2003-09-09 2008-12-24 日本电信电话株式会社 无线分组通信方法及无线分组通信装置
US20080168519A1 (en) * 2007-01-05 2008-07-10 Radiospire Networks, Inc. System, method and apparatus for connecting multiple audio/video sources to an audio/video sink
US9137340B2 (en) 2011-08-02 2015-09-15 Cavium, Inc. Incremental update
US9544402B2 (en) 2013-12-31 2017-01-10 Cavium, Inc. Multi-rule approach to encoding a group of rules
US9667446B2 (en) 2014-01-08 2017-05-30 Cavium, Inc. Condition code approach for comparing rule and packet data that are provided in portions
GB201411366D0 (en) * 2014-06-26 2014-08-13 Univ Warwick Controlling packet flow in a network
US10191738B1 (en) * 2015-07-27 2019-01-29 Invensense, Inc. Systems and methods for interfacing a sensor and a processor
CN113852563B (zh) * 2021-09-22 2023-10-31 深圳市元征科技股份有限公司 报文数据传输方法、装置、终端设备及可读存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740962A (en) * 1985-12-23 1988-04-26 Motorola, Inc. Synchronizer for time division multiplexed data
FR2711435B1 (fr) * 1993-10-20 1995-12-29 Cit Alcatel Dispositif pour justifier à intervalles réguliers un train numérique.
CA2172263C (en) * 1993-10-26 2000-05-30 John G. Ellis Digital telecommunication link for efficiently transporting mixed classes of packets
US5668810A (en) * 1995-04-26 1997-09-16 Scientific-Atlanta, Inc. Data transmission protocol method and apparatus
US5881245A (en) * 1996-09-10 1999-03-09 Digital Video Systems, Inc. Method and apparatus for transmitting MPEG data at an adaptive data rate
US6032261A (en) * 1997-12-30 2000-02-29 Philips Electronics North America Corp. Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof

Also Published As

Publication number Publication date
EP1155540A1 (en) 2001-11-21
GB9930849D0 (en) 2000-02-16
CN1348651A (zh) 2002-05-08
US20010006520A1 (en) 2001-07-05
WO2001048987A1 (en) 2001-07-05
KR20010102399A (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
USRE39216E1 (en) Asynchronous processor access to a switch table in a network with isochronous capability
US6831932B1 (en) Transfer of SONET traffic over a packet-switched network
JP3636456B2 (ja) 等時性リンクプロトコル
JP3691504B2 (ja) スイッチング機構における等時性データのローカルループバック
US6731656B1 (en) Communication system
US6731654B1 (en) Communication system overhead channel
JP4489932B2 (ja) 複数の通信を同期させるシステム及び方法
JP2003518874A (ja) データ通信
JP3379759B2 (ja) セルの中継伝送機構
US7586950B1 (en) Remote management interface
US7391760B1 (en) Method and apparatus for efficient protocol-independent trunking of data signals
CN109818704A (zh) 数据传输方法和设备
US9236968B2 (en) Communication device and communication method
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections
Cisco Synchronous Data Connections

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304