JP2003332944A - Path selection circuit and method - Google Patents

Path selection circuit and method

Info

Publication number
JP2003332944A
JP2003332944A JP2002139987A JP2002139987A JP2003332944A JP 2003332944 A JP2003332944 A JP 2003332944A JP 2002139987 A JP2002139987 A JP 2002139987A JP 2002139987 A JP2002139987 A JP 2002139987A JP 2003332944 A JP2003332944 A JP 2003332944A
Authority
JP
Japan
Prior art keywords
path
minimum
selection
delay profile
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002139987A
Other languages
Japanese (ja)
Inventor
Hitoshi Iochi
仁 伊大知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002139987A priority Critical patent/JP2003332944A/en
Publication of JP2003332944A publication Critical patent/JP2003332944A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a path selection circuit and a method which can improve a reception performance by changing a minimum selection path range based on a delay profile or tracking information. <P>SOLUTION: The path selection circuit 100 includes a delay profile generator 101 for generating a delay profile that is a correlation value of every receiving phases, a minimum selection path interval decider 102 for deciding the minimum selection path interval, a path selector 103 for carrying out the path selection using the minimum selection path interval based on the generated delay profile. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、符号分割多元接続
(以下、「CDMA」と略称する)方式の移動通信シス
テムにおけるマルチパスのタイミング同期を行うパス選
択回路及び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a path selection circuit and method for performing multipath timing synchronization in a code division multiple access (hereinafter abbreviated as "CDMA") mobile communication system.

【0002】[0002]

【従来の技術】CDMA移動通信基地局又は移動局にお
いて、受信信号から遅延プロファイルを生成しパスサ−
チを行いフィンガを割当てる際に、最小選択パス間隔に
より受信性能が異なっていた。従来、TECHNICAL REPOR
T OF IEICE. RCS97−164(1997−11)、(社団法人
電子情報通信学会(THE INSTITUTE OF ELECTRONIC
S, INFORMATION AND COMMUNICATION ENGINEERS)発
行)に、「室内/屋外実験によるDS−CDMAシステ
ムのパスサ−チ特性」の論文が記載されている。この論
文においては、最小選択パス間隔の最適値が0.75チ
ップであるという結果が示されている。
2. Description of the Related Art In a CDMA mobile communication base station or mobile station, a delay profile is generated from a received signal and a pass service is generated.
The reception performance was different depending on the minimum selection path interval when the fingers were allocated and fingers were assigned. Conventionally, TECHNICAL REPOR
T OF IEICE. RCS97-164 (1997-11), The Institute of Electronics, Information and Communication Engineers (THE INSTITUTE OF ELECTRONIC
S, INFORMATION AND COMMUNICATION ENGINEERS)), "Paper search characteristics of DS-CDMA system by indoor / outdoor experiments" is described. In this paper, the result that the optimum value of the minimum selection path interval is 0.75 chip is shown.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、全ての
パスの選択において最小選択パス間隔の最適値が0.7
5チップであるとは限らないため、例えば、固定的に最
小選択パス間隔の最適値を0.75チップとすると受信
性能が劣化する場合があるという問題がある。
However, in selecting all paths, the optimum value of the minimum selected path interval is 0.7.
Since the number of chips is not necessarily 5 chips, there is a problem in that, for example, if the optimum value of the minimum selection path interval is fixed to 0.75 chips, the reception performance may deteriorate.

【0004】具体的に、第1の問題としては、図13に
示すように第1パスと第2パスの位相差xが最小選択パ
ス間隔rより小さい場合には、x<rの関係が成り立つ
場合に、第2パスに対しては理想的な位相にフィンガを
割当てることができないため受信性能が劣化する。
Specifically, as a first problem, as shown in FIG. 13, when the phase difference x between the first path and the second path is smaller than the minimum selection path interval r, the relationship of x <r is established. In this case, since the fingers cannot be assigned to the ideal phase for the second path, the reception performance deteriorates.

【0005】また、第2の問題としては、図14に示す
ように第1パスの裾が第2パスよりも大きい(すなわち
y>0)場合には、第1パスの裾に割当てられたフィン
ガは受信性能を劣化させ、また、マルチパス数が受信機
の持つフィンガ数より多い場合には、有効なパスを逃し
てしまい受信性能が劣化する。
As a second problem, as shown in FIG. 14, when the skirt of the first path is larger than that of the second path (that is, y> 0), the fingers assigned to the skirt of the first path. Deteriorates the reception performance, and when the number of multipaths is larger than the number of fingers of the receiver, the effective path is missed and the reception performance deteriorates.

【0006】本発明は、かかる点に鑑みてなされたもの
であり、最小選択パス範囲を遅延プロファイル又はトラ
ッキング情報に基づいて変えることにより、受信性能を
向上させることができるパス選択回路及び方法を提供す
ることを目的とする。
The present invention has been made in view of the above circumstances, and provides a path selection circuit and method capable of improving reception performance by changing the minimum selection path range based on a delay profile or tracking information. The purpose is to do.

【0007】[0007]

【課題を解決するための手段】本発明のパス選択回路
は、受信位相毎の相関値である遅延プロファイルを生成
する遅延プロファイル生成手段と、最小選択パス間隔を
決定する最小選択パス間隔決定手段と、前記生成された
前記遅延プロファイルに基づいて前記最小選択パス間隔
を用いてパス選択を行うパス選択手段と、を具備する構
成を採る。
A path selection circuit according to the present invention comprises a delay profile generation means for generating a delay profile which is a correlation value for each reception phase, and a minimum selection path interval determination means for determining a minimum selection path interval. And a path selection unit that performs path selection using the minimum selection path interval based on the generated delay profile.

【0008】この構成によれば、遅延プロファイルの最
大相関値に基づいて最小選択パス間隔を変えることがで
きるから、受信性能を向上させることができる。
With this configuration, the minimum selection path interval can be changed based on the maximum correlation value of the delay profile, so that the receiving performance can be improved.

【0009】本発明のパス選択回路は、前記最小選択パ
ス間隔決定手段が、前記遅延プロファイルの最大相関値
と、前記遅延プロファイルの最大相関値の位相pに対し
て位相差rとなる位相p+r及び位相p−rにおける遅
延プロファイルの相関値との比又は差を用いて前記最小
選択パス間隔を決定する構成を採る。
In the path selection circuit of the present invention, the minimum selected path interval determining means has a phase correlation r of a maximum correlation value of the delay profile and a phase difference r with respect to a phase p of the maximum correlation value of the delay profile. A configuration is adopted in which the minimum selection path interval is determined by using the ratio or the difference with the correlation value of the delay profile in the phase p-r.

【0010】この構成によれば、遅延プロファイルの最
大相関値に基づいて最小選択パス間隔を変えることがで
きるから、受信性能を向上させることができる。
With this configuration, the minimum selection path interval can be changed based on the maximum correlation value of the delay profile, so that the receiving performance can be improved.

【0011】本発明のパス選択回路は、前記最小選択パ
ス間隔決定手段が、既選択パスの位相p(i)における
遅延プロファイルの相関値と、前記既選択パスの位相p
(i)に対して位相差rとなる位相p(i)+r及び位
相p(i)−rにおける遅延プロファイルの相関値との
比又は差を用いて前記最小選択パス間隔を決定する構成
を採る。
In the path selection circuit of the present invention, the minimum selected path interval determining means determines the correlation value of the delay profile in the phase p (i) of the selected path and the phase p of the selected path.
A configuration is adopted in which the minimum selection path interval is determined by using the ratio or the difference with the correlation value of the delay profile in the phase p (i) + r and the phase p (i) -r that are the phase difference r with respect to (i). .

【0012】この構成によれば、全ての既選択パスの位
相を基に最小選択パス間隔を決定するため、最大相関値
のみによらず全パスに対して有効な最小選択パス間隔を
決定することができるから、受信性能を向上させること
ができる。
According to this structure, since the minimum selection path interval is determined based on the phases of all the already selected paths, the minimum selection path interval effective for all paths is determined not only by the maximum correlation value. Therefore, the reception performance can be improved.

【0013】本発明のパス選択回路は、前記最小選択パ
ス間隔決定手段が、前記既選択パス毎に前記最小選択パ
ス間隔を決定する構成を採る。
In the path selection circuit of the present invention, the minimum selection path interval determining means determines the minimum selection path interval for each of the already selected paths.

【0014】この構成によれば、既選択パスの位相を基
にフィンガ毎に最小選択パス間隔を決定するため、フィ
ンガ毎に適切に最小選択パス間隔を決定することができ
る。
According to this structure, the minimum selection path interval is determined for each finger based on the phase of the already selected path, so that the minimum selection path interval can be determined appropriately for each finger.

【0015】本発明のパス選択回路は、前記最小選択パ
ス間隔決定手段が、既選択パスの位相の正側及び負側毎
に最小選択パス間隔を決定する構成を採る。
In the path selection circuit of the present invention, the minimum selection path interval determining means determines the minimum selection path interval for each of the positive side and the negative side of the phase of the already selected path.

【0016】この構成によれば、フィンガ毎に既選択パ
スの位相の正側及び負側毎に最小選択パス間隔を決定す
るため、フィンガ毎、かつ、パス位相の前後のそれぞれ
について適切に最小選択パス間隔を決定することができ
るから、受信性能を向上させることができる。
According to this structure, since the minimum selection path interval is determined for each positive side and negative side of the phase of the already selected path for each finger, the minimum selection is appropriately performed for each finger and before and after the path phase. Since the path interval can be determined, reception performance can be improved.

【0017】本発明のパス選択回路は、前記最小選択パ
ス間隔決定手段が、前記既選択パスの位相p(i)にお
ける遅延プロファイルの相関値と前記遅延プロファイル
より求めたノイズレベルとの比又は差がしきい値より小
さい場合には、前記既選択パスの最小選択パス間隔とし
て初期値を用いる構成を採る。
In the path selection circuit of the present invention, the minimum selection path interval determining means determines the ratio or difference between the correlation value of the delay profile at the phase p (i) of the already selected path and the noise level obtained from the delay profile. Is smaller than the threshold value, an initial value is used as the minimum selected path interval of the already selected paths.

【0018】この構成によれば、ノイズレベルを考慮し
た上で、フィンガ毎に既選択パスの位相の正側及び負側
毎に最小選択パス間隔を決定するため、フィンガ毎、か
つ、パス位相の前後のそれぞれについて適切に最小選択
パス間隔を決定することができるから、受信性能を向上
させることができる。
According to this structure, the minimum selected path interval is determined for each finger on the positive side and the negative side of the phase of the already selected path in consideration of the noise level. Since it is possible to appropriately determine the minimum selection path interval for each of the front and rear, reception performance can be improved.

【0019】本発明のパス選択回路は、前記最小選択パ
ス間隔決定手段が、複数アンテナ毎の複数の遅延プロフ
ァイルを加算又は平均した遅延プロファイルを用いる構
成を採る。
In the path selection circuit of the present invention, the minimum selection path interval determining means uses a delay profile obtained by adding or averaging a plurality of delay profiles for a plurality of antennas.

【0020】この構成によれば、アンテナ毎の遅延プロ
ファイルを合成した遅延プロファイルを基にして、最小
選択パス範囲を決定すため、一方のアンテナで受信され
たパスのレベルがフェ−ジングにより落ち込んでいて、
他方のアンテナでは十分なレベルで受信されている場合
に、フェ−ジング変動によらず最小選択パス範囲を適切
に決定することができるから、受信性能を向上させるこ
とができる。
According to this configuration, since the minimum selected path range is determined based on the delay profile obtained by combining the delay profiles of the respective antennas, the level of the path received by one antenna falls due to fading. And
When the other antenna is receiving at a sufficient level, the minimum selected path range can be appropriately determined regardless of fading fluctuation, so that the receiving performance can be improved.

【0021】本発明のパス選択回路は、前記最小選択パ
ス間隔決定手段が、トラッキングに用いるON−TIM
E位相p(i)の相関値と、ON−TIME位相p
(i)に対して位相差rとなるLATE位相p(i)+
r及びEARLY位相p(i)−rにおけるトラッキン
グに用いる相関値との比又は差を用いて前記最小選択パ
ス間隔を決定する構成を採る。
In the path selection circuit of the present invention, the minimum selection path interval determining means is an ON-TIM used for tracking.
Correlation value of E phase p (i) and ON-TIME phase p
The LATE phase p (i) + having a phase difference r with respect to (i)
The minimum selected path interval is determined by using the ratio or the difference between the r and the EARLY phase p (i) -r with the correlation value used for tracking.

【0022】この構成によれば、トラッキング情報(O
N−TIME相関値、 EARLY相関値、 LATE相
関値)を基にして最小選択パス範囲を決定することがで
きるから、受信性能を向上させることができる。
According to this structure, the tracking information (O
Since the minimum selection path range can be determined based on the N-TIME correlation value, the EARLY correlation value, and the LATE correlation value), the reception performance can be improved.

【0023】本発明の移動通信基地局装置は、前記パス
選択回路を具備する構成を採る。
The mobile communication base station apparatus of the present invention has a configuration including the path selection circuit.

【0024】この構成によれば、前記効果を有する移動
通信基地局装置を得ることができる。
According to this structure, it is possible to obtain the mobile communication base station apparatus having the above effects.

【0025】本発明の移動通信端末装置は、前記パス選
択回路を具備する構成を採る。
The mobile communication terminal device of the present invention has a configuration including the path selection circuit.

【0026】この構成によれば、前記効果を有する移動
通信端末装置を得ることができる。
According to this structure, it is possible to obtain a mobile communication terminal device having the above effects.

【0027】本発明の移動通信システムは、前記移動通
信基地局装置と、前記移動通信端末装置とのいずれかを
有する構成を採る。
The mobile communication system of the present invention has a configuration including either the mobile communication base station apparatus or the mobile communication terminal apparatus.

【0028】この構成によれば、前記効果を有する移動
通信システムを得ることができる。
According to this structure, it is possible to obtain a mobile communication system having the above effects.

【0029】本発明のパス選択方法は、受信位相毎の相
関値である遅延プロファイルを生成する遅延プロファイ
ル生成ステップと、最小選択パス間隔を決定する最小選
択パス間隔決定ステップと、前記生成された前記遅延プ
ロファイルに基づいて前記最小選択パス間隔を用いてパ
ス選択を行うパス選択ステップと、を具備するようにし
た。
The path selection method of the present invention comprises: a delay profile generation step of generating a delay profile which is a correlation value for each reception phase; a minimum selection path interval determination step of determining a minimum selection path interval; And a path selection step of performing path selection using the minimum selected path interval based on a delay profile.

【0030】この方法によれば、遅延プロファイルの最
大相関値に基づいて最小選択パス間隔を変えることがで
きるから、受信性能を向上させることができる。
According to this method, the minimum selection path interval can be changed based on the maximum correlation value of the delay profile, so that the receiving performance can be improved.

【0031】本発明のパス選択プログラムは、受信位相
毎の相関値である遅延プロファイルを生成する遅延プロ
ファイル生成ステップと、最小選択パス間隔を決定する
最小選択パス間隔決定ステップと、前記生成された遅延
プロファイルに基づいて前記最小選択パス間隔を用いて
パス選択を行うパス選択ステップと、を実施をするよう
にした。
The path selection program of the present invention includes a delay profile generation step for generating a delay profile which is a correlation value for each reception phase, a minimum selection path interval determination step for determining a minimum selection path interval, and the generated delay. And a path selection step of performing path selection using the minimum selection path interval based on a profile.

【0032】このプログラムによれば、遅延プロファイ
ルの最大相関値に基づいて最小選択パス間隔を変えるこ
とができるから、受信性能を向上させることができる。
According to this program, the minimum selection path interval can be changed based on the maximum correlation value of the delay profile, so that the receiving performance can be improved.

【0033】[0033]

【発明の実施の形態】本発明の骨子は、最小選択パス範
囲を遅延プロファイル又はトラッキング情報に基づいて
変えることである。
BEST MODE FOR CARRYING OUT THE INVENTION The essence of the present invention is to change a minimum selection path range based on a delay profile or tracking information.

【0034】次に、本発明の実施の形態について、図面
を参照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0035】(実施の形態1)図1は、本発明の実施の
形態1に係るパス選択回路の構成を示すブロック図であ
る。
(Embodiment 1) FIG. 1 is a block diagram showing a configuration of a path selection circuit according to Embodiment 1 of the present invention.

【0036】図1に示すように、本発明の実施の形態1
に係るパス選択回路100は、遅延プロファイル生成部
101、最小選択パス間隔決定部102及びパス選択部
103を具備している。
As shown in FIG. 1, the first embodiment of the present invention
The path selection circuit 100 according to (1) includes a delay profile generation unit 101, a minimum selection path interval determination unit 102, and a path selection unit 103.

【0037】最小選択パス間隔決定部102の入力端子
は、遅延プロファイル生成部101の出力端子に接続さ
れている。パス選択部103の入力端子は、遅延プロフ
ァイル生成部101及び最小選択パス間隔決定部102
の出力端子に接続されている。パス選択部103の出力
端子は、フィンガ部104の入力端子に接続されてい
る。
The input terminal of the minimum selection path interval determination unit 102 is connected to the output terminal of the delay profile generation unit 101. The input terminals of the path selection unit 103 are the delay profile generation unit 101 and the minimum selection path interval determination unit 102.
Is connected to the output terminal of. The output terminal of the path selection unit 103 is connected to the input terminal of the finger unit 104.

【0038】遅延プロファイル生成部101は、受信信
号111を受けて受信位相毎の相関値である遅延プロフ
ァイル112を生成して最小選択パス間隔決定部102
及びパス選択部103に与える。最小選択パス間隔決定
部102は、遅延プロファイル112に基づいて最小選
択パス間隔113−1であるr_f(1)及び最小選択
パス間隔113−2であるr_r(1)を決定してパス
選択部103に与える。
The delay profile generator 101 receives the received signal 111, generates a delay profile 112 which is a correlation value for each reception phase, and determines a minimum selected path interval determiner 102.
And the path selection unit 103. The minimum selection path interval determination unit 102 determines r_f (1) which is the minimum selection path interval 113-1 and r_r (1) which is the minimum selection path interval 113-2 based on the delay profile 112, and the path selection unit 103. Give to.

【0039】パス選択部103は、遅延プロファイル1
12に基づいて最小選択パス間隔113−1、113−
2を用いてパス選択を行って、パス位相114をフィン
ガ部104に出力する。
The path selection unit 103 uses the delay profile 1
Based on 12, the minimum selection path intervals 113-1 and 113-
2 is used to perform path selection, and the path phase 114 is output to the finger unit 104.

【0040】次に、最小選択パス間隔決定部102によ
る最小選択パス間隔r_f(1)及び最小選択パス間隔
r_r(1)の決定について、図面を参照して説明す
る。
Next, the determination of the minimum selected path interval r_f (1) and the minimum selected path interval r_r (1) by the minimum selected path interval determination unit 102 will be described with reference to the drawings.

【0041】最小選択パス間隔決定部102は、位相p
(1)に存在する第1パスの相関値a(1)と第1パス
の前r[チップ(chip)]すなわち位相p(1)−rの相
関値a_f(1)及び第1パスの後のr[チップ]すなわ
ち位相p(1)+rの相関値a_r(1)を用いて最小
選択パス間隔を決定する。
The minimum selection path interval determination unit 102 uses the phase p
The correlation value a (1) of the first pass existing in (1) and r [chip (chip)] before the first pass, that is, the correlation value a_f (1) of the phase p (1) -r and after the first pass Of r [chips], that is, the correlation value a_r (1) of the phase p (1) + r is used to determine the minimum selection path interval.

【0042】まず、最小選択パス間隔決定部102は、
図2のように第1パスと第2パスの位相差xが最小選択
パス間隔rより小さい場合を想定して以下のようにして
r_f(1)及びr_r(1)を更新する。
First, the minimum selection path interval determination unit 102
Assuming that the phase difference x between the first path and the second path is smaller than the minimum selected path interval r as shown in FIG. 2, r_f (1) and r_r (1) are updated as follows.

【0043】最小選択パス間隔決定部102は、各相関
値の差であるd_f(1)及びd_r(1)を次の(式
1)及び(式2)によって求める。
The minimum selected path interval determination unit 102 obtains d_f (1) and d_r (1), which are the differences between the correlation values, by the following (Equation 1) and (Equation 2).

【0044】[0044]

【数1】 [Equation 1]

【数2】 次に、d_f(1)をしきい値th_upperと比較
し、r_f(1)を次の(式3)で示すように更新す
る。なお、Δrは最小選択パス間隔の切替えステップを
示す。例えば、r=3/4[チップ]の場合には、Δr=
1/4[チップ]とすれば良い。
[Equation 2] Next, d_f (1) is compared with the threshold value th_upper, and r_f (1) is updated as shown in (Equation 3) below. It should be noted that Δr represents a step of switching the minimum selection path interval. For example, when r = 3/4 [chips], Δr =
It may be 1/4 [chip].

【0045】[0045]

【数3】 同様に、d_r(1)をしきい値th_upperと比
較し、r_r(1)を次の(式4)で示すように更新す
る。
[Equation 3] Similarly, d_r (1) is compared with the threshold value th_upper, and r_r (1) is updated as shown in the following (Equation 4).

【0046】[0046]

【数4】 次に、図3に示すように第1パスの裾の相関値a_f
(1)又はa_r(1)が第2パスの相関値a(2)よ
り大きい場合を想定して、次のようにしてr_f(1)
及びr_r(1)を更新する。
[Equation 4] Next, as shown in FIG. 3, the correlation value a_f at the tail of the first pass
Assuming that (1) or a_r (1) is larger than the correlation value a (2) of the second pass, r_f (1) is calculated as follows.
And r_r (1) are updated.

【0047】(式1)及び(式2)で求めた結果に対し
て、d_f(1)をしきい値th_lowerと比較
し、r_f(1)を次の(式5)で示すように更新す
る。
For the results obtained by (Equation 1) and (Equation 2), d_f (1) is compared with the threshold value th_lower, and r_f (1) is updated as shown in the following (Equation 5). .

【0048】[0048]

【数5】 同様に、d_r(1)をしきい値th_lowerと比
較し、r_r(1)を次の(式6)で示すように更新す
る。
[Equation 5] Similarly, d_r (1) is compared with the threshold value th_lower, and r_r (1) is updated as shown in the following (Equation 6).

【0049】[0049]

【数6】 ここで、(式3)と(式5)とをまとめると次の(式
7)となり、(式4)と(式6)をまとめると次の(式
8)となる。
[Equation 6] Here, (Equation 3) and (Equation 5) are combined into the following (Equation 7), and (Equation 4) and (Equation 6) are combined into the following (Equation 8).

【0050】[0050]

【数7】 [Equation 7]

【数8】 このように、本発明の実施の形態1においては、最小選
択パス間隔を適応的に変えることにより常に最適な最小
選択パス間隔を選択して受信性能を向上させることがで
きる。
[Equation 8] As described above, according to the first embodiment of the present invention, by adaptively changing the minimum selection path interval, it is possible to always select the optimum minimum selection path interval and improve the reception performance.

【0051】次に、最小選択パス間隔決定部102の動
作について、図面を参照して説明する。図4は、最小選
択パス間隔決定部102の動作を説明するためのフロ−
チャ−トである。
Next, the operation of the minimum selection path interval determination unit 102 will be described with reference to the drawings. FIG. 4 is a flow chart for explaining the operation of the minimum selection path interval determination unit 102.
It is a chart.

【0052】ステップST401において、最小選択パ
ス間隔決定部102は、遅延プロファイル112から最
大相関値の検索を行って最大相関値をa(1)とする。
最大相関値の位相p(1)に対して(式1)及び(式
2)によりd_f(1)及びd_r(1)を求めてしき
い値th_upperと比較して(ステップST40
2)、d_f(1)とd_r(1)が両方ともしきい値
th_upper以下である場合には、ステップST4
03においてr_f(1)及びr_r(1)をr−Δr
に更新する。
In step ST401, the minimum selection path interval determination unit 102 searches the delay profile 112 for the maximum correlation value and sets the maximum correlation value to a (1).
For the phase p (1) of the maximum correlation value, d_f (1) and d_r (1) are obtained by (Equation 1) and (Equation 2) and compared with the threshold th_upper (step ST40).
2), if both d_f (1) and d_r (1) are less than or equal to the threshold value th_upper, step ST4
R_f (1) and r_r (1) in r-Δr
To update.

【0053】ステップST402において、d_f
(1)とd_r(1)が両方ともしきい値th_upp
er以下でない場合には、ステップST404におい
て、d_f(1)及びd_r(1)をしきい値th_l
owerと比較してd_f(1)とd_r(1)が両方
ともしきい値th_lower以上である場合には、ス
テップST405においてr_f(1)及びr_r
(1)をr+Δrに更新する。
In step ST402, d_f
(1) and d_r (1) are both thresholds th_upp
If it is not less than er, in step ST404, d_f (1) and d_r (1) are set to the threshold value th_l.
If both d_f (1) and d_r (1) are greater than or equal to the threshold value th_lower as compared with power, r_f (1) and r_r in step ST405.
(1) is updated to r + Δr.

【0054】ステップST404において、d_f
(1)とd_r(1)が両方ともしきい値th_low
er以上でない場合は、ステップST406において、
r_f(1)及びr_r(1)をrとする。最小選択パ
ス間隔決定部102は、前記処理を行って、最小選択パ
ス間隔113−1であるr_f(1)及び最小選択パス
間隔113−2であるr_r(1)を出力する。
In step ST404, d_f
(1) and d_r (1) are both threshold th_low
If not greater than or equal to er, in step ST406,
Let r_f (1) and r_r (1) be r. The minimum selection path interval determination unit 102 performs the above process and outputs r_f (1) which is the minimum selection path interval 113-1 and r_r (1) which is the minimum selection path interval 113-2.

【0055】なお、本発明の実施の形態1において、最
小選択パス間隔決定部102は、遅延プロファイルの最
大相関値と、前記遅延プロファイルの最大相関値の位相
pに対して位相差rとなる位相p+r及び位相p−rに
おける遅延プロファイルの相関値との比を用いて前記最
小選択パス間隔を決定するようにしてもよい。
In the first embodiment of the present invention, the minimum selection path interval determination unit 102 causes the phase having a phase difference r with respect to the maximum correlation value of the delay profile and the phase p of the maximum correlation value of the delay profile. The minimum selected path interval may be determined using the ratio of the correlation value of the delay profile at p + r and the phase p-r.

【0056】以上のように、本発明の実施の形態1によ
れば、遅延プロファイルの最大相関値に基づいて最小選
択パス間隔を変えることができるから、受信性能を向上
させることができる。
As described above, according to the first embodiment of the present invention, the minimum selection path interval can be changed based on the maximum correlation value of the delay profile, so that the reception performance can be improved.

【0057】(実施の形態2)次に、本発明の実施の形
態2について、図面を参照して詳細に説明する。図5
は、本発明の実施の形態2に係るパス選択回路の構成を
示すブロック図である。本発明の実施の形態2において
は、本発明の実施の形態1と同じ構成要素には同じ参照
符号が付されている。
(Second Embodiment) Next, a second embodiment of the present invention will be described in detail with reference to the drawings. Figure 5
FIG. 6 is a block diagram showing a configuration of a path selection circuit according to a second embodiment of the present invention. In the second embodiment of the present invention, the same components as those in the first embodiment of the present invention are designated by the same reference numerals.

【0058】図5に示すように、本発明の実施の形態2
に係るパス選択回路500は、遅延プロファイル生成部
101、最小選択パス間隔決定部102、パス選択部1
03及び既選択パス位相記憶部501を具備している。
すなわち、本発明の実施の形態2に係るパス選択回路5
00は、本発明の実施の形態1に係るパス選択回路10
0において、既選択パス位相記憶部501を追加してな
る。
As shown in FIG. 5, the second embodiment of the present invention
The path selection circuit 500 according to the first embodiment includes a delay profile generation unit 101, a minimum selection path interval determination unit 102, and a path selection unit 1.
03 and the selected path phase storage unit 501.
That is, the path selection circuit 5 according to the second embodiment of the present invention
00 is the path selection circuit 10 according to the first embodiment of the present invention.
0, an already-selected path phase storage unit 501 is added.

【0059】既選択パス位相記憶部501の入力端子
は、パス選択部103の出力端子に接続されている。既
選択パス位相記憶部501の出力端子は、最小選択パス
間隔決定部102の入力端子に接続されている。パス選
択回路500は、既選択パス位相記憶部501において
記憶しておいた既選択パス位相511を最小選択パス間
隔決定部102で利用することにより、最大パスでなく
既にフィンガに割当てられている位相に基づいて最小選
択パス間隔を決定する。
The input terminal of the already-selected path phase storage unit 501 is connected to the output terminal of the path selection unit 103. The output terminal of the already-selected path phase storage unit 501 is connected to the input terminal of the minimum selection path interval determination unit 102. The path selection circuit 500 uses the already-selected path phase 511 stored in the already-selected path phase storage unit 501 in the minimum-selected-path-interval determining unit 102 so that not the maximum path but the phase already assigned to the finger. The minimum selection path interval is determined based on

【0060】次に、最小選択パス間隔決定部102の動
作について、図面を参照して説明する。図6は、最小選
択パス間隔決定部102の動作を説明するためのフロ−
チャ−トである。
Next, the operation of the minimum selection path interval determination unit 102 will be described with reference to the drawings. FIG. 6 is a flow chart for explaining the operation of the minimum selection path interval determination unit 102.
It is a chart.

【0061】ステップST601において、最小選択パ
ス間隔決定部102は、既選択パス位相511を取得す
る。フィンガ数分の既選択パス位相511に対してd_
f(i)及びd_r(i)をしきい値th_upper
と比較して(ステップST602)、全フィンガについ
てd_f(i)とd_r(i)が両方ともしきい値th
_upper以下である場合には、ステップST603
においてr_f(1)及びr_r(1)をr−Δrに更
新する。
In step ST601, the minimum selected path interval determination unit 102 acquires the already selected path phase 511. For the selected path phases 511 corresponding to the number of fingers, d_
Let f (i) and d_r (i) be threshold values th_upper
(Step ST602), d_f (i) and d_r (i) are both threshold values th for all fingers.
If it is less than or equal to _upper, step ST603.
At r, r_f (1) and r_r (1) are updated to r-Δr.

【0062】ステップST602において、全フィンガ
についてd_f(i)とd_r(i)が両方ともしきい
値th_upper以下であることが成立しない場合に
は、ステップST604において、d_f(i)及びd
_r(i)をしきい値th_lowerと比較して全フ
ィンガについてd_f(i)とd_r(i)が両方とも
しきい値th_lower以上である場合には、ステッ
プST605においてr_f(1)及びr_r(1)を
r+Δrに更新する。
In step ST602, if it is not established that both d_f (i) and d_r (i) are less than or equal to the threshold value th_upper for all fingers, in step ST604, d_f (i) and d_f (i) and d_f (i) are not exceeded.
_R (i) is compared with the threshold value th_lower, and if d_f (i) and d_r (i) are both equal to or greater than the threshold value th_lower for all fingers, then in step ST605, r_f (1) and r_r (1). ) Is updated to r + Δr.

【0063】ステップST604において、全フィンガ
についてd_f(i)とd_r(i)が両方ともしきい
値th_lower以上であることが成立しない場合に
は、ステップST606においてr_f(1)及びr_
r(1)をrとする。最小選択パス間隔決定部102
は、前記処理を行って、最小選択パス間隔113−1で
あるr_f(1)及び最小選択パス間隔113−2であ
るr_r(1)を出力する。
In step ST604, if it is not satisfied that both d_f (i) and d_r (i) are equal to or more than the threshold value th_lower for all fingers, in step ST606 r_f (1) and r_f (1).
Let r (1) be r. Minimum selection path interval determination unit 102
Performs the above process and outputs r_f (1) which is the minimum selection path interval 113-1 and r_r (1) which is the minimum selection path interval 113-2.

【0064】なお、本発明の実施の形態2において、最
小選択パス間隔決定部102は、既選択パスの位相p
(i)における遅延プロファイルの相関値と、既選択パ
スの位相p(i)に対して位相差rとなる位相p(i)
+r及び位相p(i)−rにおける遅延プロファイルの
相関値との比を用いて前記最小選択パス間隔を決定する
ようにしてもよい。
In the second embodiment of the present invention, the minimum selected path interval determination unit 102 uses the phase p of the already selected paths.
The correlation value of the delay profile in (i) and the phase p (i) that is the phase difference r with respect to the phase p (i) of the selected path.
The minimum selection path interval may be determined using the ratio of + r and the correlation value of the delay profile at the phase p (i) -r.

【0065】以上のように、本発明の実施の形態2によ
れば、全ての既選択パスの位相を基に最小選択パス間隔
を決定するため、最大相関値のみによらず全パスに対し
て有効な最小選択パス間隔を決定することができるか
ら、受信性能を向上させることができる。
As described above, according to the second embodiment of the present invention, the minimum selected path interval is determined on the basis of the phases of all the already selected paths. Since the effective minimum selection path interval can be determined, the reception performance can be improved.

【0066】(実施の形態3)次に、本発明の実施の形
態3について、図面を参照して詳細に説明する。図7
は、本発明の実施の形態3に係るパス選択回路の構成を
示すブロック図である。本発明の実施の形態3において
は、本発明の実施の形態2と同じ構成要素には同じ参照
符号が付されている。
(Third Embodiment) Next, a third embodiment of the present invention will be described in detail with reference to the drawings. Figure 7
FIG. 9 is a block diagram showing a configuration of a path selection circuit according to a third embodiment of the present invention. In the third embodiment of the present invention, the same components as those in the second embodiment of the present invention are designated by the same reference numerals.

【0067】図7に示すように、本発明の実施の形態3
に係るパス選択回路700は、遅延プロファイル生成部
101、最小選択パス間隔決定部102、パス選択部1
03及び既選択パス位相記憶部501を具備している。
すなわち、本発明の実施の形態3に係るパス選択回路7
00は、本発明の実施の形態2に係るパス選択回路50
0と構成要素が同じである。本発明の実施の形態3に係
るパス選択回路700は、最小選択パス間隔決定部10
2からの出力がフィンガ数N分ある点のみが本発明の実
施の形態2に係るパス選択回路500と異なる。
As shown in FIG. 7, the third embodiment of the present invention.
The path selection circuit 700 according to FIG.
03 and the selected path phase storage unit 501.
That is, the path selection circuit 7 according to the third embodiment of the present invention
00 is the path selection circuit 50 according to the second embodiment of the present invention.
0 has the same components. The path selection circuit 700 according to the third embodiment of the present invention includes a minimum selection path interval determination unit 10
2 differs from the path selection circuit 500 according to the second embodiment of the present invention only in that the number of fingers is N.

【0068】次に、最小選択パス間隔決定部102の動
作について、図面を参照して説明する。図8は、最小選
択パス間隔決定部102の動作を説明するためのフロ−
チャ−トである。
Next, the operation of the minimum selection path interval determination unit 102 will be described with reference to the drawings. FIG. 8 is a flow chart for explaining the operation of the minimum selection path interval determination unit 102.
It is a chart.

【0069】ステップST801において、最小選択パ
ス間隔決定部102は、既選択パス位相511を取得す
る。フィンガiについての既選択パス位相511に対し
てd_f(i)及びd_r(i)をしきい値th_up
perと比較して(ステップST802)、d_f
(i)とd_r(i)が両方ともしきい値th_upp
er以下である場合には、ステップST803において
r_f(i)及びr_r(i)をr−Δrに更新する。
In step ST801, the minimum selected path interval determination unit 102 acquires the already selected path phase 511. Thresholds th_up for d_f (i) and d_r (i) for the selected path phase 511 for finger i.
Compared with per (step ST802), d_f
(I) and d_r (i) are both thresholds th_upp
When it is less than or equal to er, in step ST803, r_f (i) and r_r (i) are updated to r-Δr.

【0070】ステップST802において、フィンガi
についてd_f(i)とd_r(i)が両方ともしきい
値th_upper以下であることが成立しない場合に
は、ステップST804において、d_f(i)及びd
_r(i)をしきい値th_lowerと比較してフィ
ンガiについてd_f(i)とd_r(i)が両方とも
しきい値th_lower以上である場合には、ステッ
プST805においてr_f(i)及びr_r(i)を
r+Δrに更新する。
At step ST802, the finger i
If it is not established that both d_f (i) and d_r (i) are equal to or less than the threshold value th_upper in step ST804, in step ST804, d_f (i) and d_f (i)
If _r (i) is compared with the threshold th_lower and both d_f (i) and d_r (i) for the finger i are equal to or greater than the threshold th_lower, then in step ST805, r_f (i) and r_r (i). ) Is updated to r + Δr.

【0071】ステップST804において、フィンガi
についてd_f(i)とd_r(i)が両方ともしきい
値th_lower以上であることが成立しない場合に
は、ステップST806においてr_f(i)及びr_
r(i)をrとする。最小選択パス間隔決定部102
は、前記処理をフィンガ数N回行って、最小選択パス間
隔113−i−1であるr_f(i)及び最小選択パス
間隔113−i−2であるr_r(i)をフィンガ数分
出力する。
At step ST804, the finger i
If it is not established that both d_f (i) and d_r (i) are greater than or equal to the threshold value th_lower, then in step ST806, r_f (i) and r_f
Let r (i) be r. Minimum selection path interval determination unit 102
Performs the above process N times as many times as the number of fingers, and outputs r_f (i) that is the minimum selection path interval 113-i-1 and r_r (i) that is the minimum selection path interval 113-i-2 for the number of fingers.

【0072】以上のように、本発明の実施の形態3によ
れば、既選択パスの位相を基にフィンガ毎に最小選択パ
ス間隔を決定するため、フィンガ毎に適切に最小選択パ
ス間隔を決定することができるから、受信性能を向上さ
せることができる。
As described above, according to the third embodiment of the present invention, since the minimum selection path interval is determined for each finger based on the phase of the already selected path, the minimum selection path interval is appropriately determined for each finger. Therefore, it is possible to improve the reception performance.

【0073】(実施の形態4)次に、本発明の実施の形
態4について、図面を参照して詳細に説明する。図7
は、本発明の実施の形態4に係るパス選択回路の構成を
示すブロック図である。本発明の実施の形態4において
は、本発明の実施の形態3と同じ構成要素には同じ参照
符号が付されている。図7に示すように、本発明の実施
の形態3に係るパス選択回路700は、遅延プロファイ
ル生成部101、最小選択パス間隔決定部102、パス
選択部103及び既選択パス位相記憶部501を具備し
ている。本発明の実施の形態4に係るパス選択回路70
0は、最小選択パス間隔決定部10の動作のみが本発明
の実施の形態3に係るパス選択回路700と異なる。
(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described in detail with reference to the drawings. Figure 7
FIG. 9 is a block diagram showing a configuration of a path selection circuit according to a fourth embodiment of the present invention. In the fourth embodiment of the present invention, the same components as those in the third embodiment of the present invention are designated by the same reference numerals. As shown in FIG. 7, the path selection circuit 700 according to the third embodiment of the present invention includes a delay profile generation unit 101, a minimum selection path interval determination unit 102, a path selection unit 103, and an already-selected path phase storage unit 501. is doing. Path selection circuit 70 according to Embodiment 4 of the present invention
0 is different from the path selection circuit 700 according to the third embodiment of the present invention only in the operation of the minimum selection path interval determination unit 10.

【0074】次に、最小選択パス間隔決定部102の動
作について、図面を参照して説明する。図9は、最小選
択パス間隔決定部102の動作を説明するためのフロ−
チャ−トである。
Next, the operation of the minimum selection path interval determination unit 102 will be described with reference to the drawings. FIG. 9 is a flow chart for explaining the operation of the minimum selection path interval determination unit 102.
It is a chart.

【0075】ステップST901において、最小選択パ
ス間隔決定部102は、既選択パス位相511を取得す
る。フィンガiについての既選択パス位相511に対し
てd_f(i)をしきい値th_upperと比較して
(ステップST902)、d_f(i)がしきい値th
_upper以下である場合には、ステップST903
においてr_f(i)をr−Δrに更新する。次に、ス
テップST904においてd_r(i)をしきい値th
_upperと比較してd_r(i)がしきい値th_
upper以下である場合には、ステップST905に
おいてr_r(i)をr−Δrに更新する。
In step ST901, the minimum selected path interval determination unit 102 acquires the already selected path phase 511. D_f (i) is compared with the threshold th_upper for the selected path phase 511 for finger i (step ST902), and d_f (i) is equal to the threshold th.
If it is less than or equal to _upper, step ST903.
In, r_f (i) is updated to r-Δr. Next, in step ST904, d_r (i) is set to the threshold value th.
D_r (i) is a threshold value th_ compared to _upper
If it is equal to or lower than upper, r_r (i) is updated to r-Δr in step ST905.

【0076】ステップST902においてd_f(i)
がしきい値th_upper以下でない場合には、ステ
ップST906においてd_f(i)がしきい値th_
lower以上であるかを判断する。ステップST90
6においてd_f(i)がしきい値th_lower以
上である場合には、ステップST907においてr_f
(i)をr+Δrに更新する。ステップST906にお
いてd_f(i)がしきい値th_lower以上でな
い場合には、ステップST908においてr_f(i)
をrとする。
In step ST902, d_f (i)
Is not less than or equal to the threshold th_upper, in step ST906, d_f (i) is equal to the threshold th_upper.
It is determined whether it is lower or higher. Step ST90
If d_f (i) is greater than or equal to the threshold value th_lower in step 6, r_f in step ST907.
Update (i) to r + Δr. If d_f (i) is not greater than or equal to the threshold value th_lower in step ST906, r_f (i) in step ST908.
Be r.

【0077】ステップST904においてd_r(i)
がしきい値th_upper以下でない場合には、ステ
ップST909においてd_r(i)がしきい値th_
lower以上であるかを判断する。ステップST90
9においてd_r(i)がしきい値th_lower以
上である場合には、ステップST910においてr_r
(i)をr+Δrに更新する。ステップST909にお
いてd_r(i)がしきい値th_lower以上でな
い場合には、ステップST911においてr_r(i)
をrとする。最小選択パス間隔決定部102は、前記処
理をフィンガ数N回行って、最小選択パス間隔113−
i−1であるr_f(i)及び最小選択パス間隔113
−i−2であるr_r(i)をフィンガ数分出力する。
In step ST904, d_r (i)
Is not less than or equal to the threshold th_upper, in step ST909 d_r (i) is equal to the threshold th_upper.
It is determined whether it is lower or higher. Step ST90
If d_r (i) is greater than or equal to the threshold value th_lower in step 9, r_r in step ST910.
Update (i) to r + Δr. If d_r (i) is not greater than or equal to the threshold value th_lower in step ST909, r_r (i) in step ST911.
Be r. The minimum selection path interval determination unit 102 performs the above processing N times the number of fingers to obtain the minimum selection path interval 113-
i−1, r_f (i) and minimum selection path interval 113
Output r_r (i) that is −i−2 for the number of fingers.

【0078】以上のように、本発明の実施の形態4によ
れば、フィンガ毎に既選択パスの位相の正側及び負側毎
に最小選択パス間隔を決定するため、フィンガ毎、か
つ、パス位相の前後のそれぞれについて適切に最小選択
パス間隔を決定することができるから、受信性能を向上
させることができる。
As described above, according to the fourth embodiment of the present invention, the minimum selected path interval is determined for each finger on the positive side and the negative side of the phase of the already selected path. Since the minimum selection path interval can be appropriately determined before and after the phase, the reception performance can be improved.

【0079】(実施の形態5)次に、本発明の実施の形
態5について、図面を参照して詳細に説明する。図7
は、本発明の実施の形態5に係るパス選択回路の構成を
示すブロック図である。本発明の実施の形態5において
は、本発明の実施の形態3と同じ構成要素には同じ参照
符号が付されている。図7に示すように、本発明の実施
の形態5に係るパス選択回路700は、遅延プロファイ
ル生成部101、最小選択パス間隔決定部102、パス
選択部103及び既選択パス位相記憶部501を具備し
ている。本発明の実施の形態5に係るパス選択回路70
0は、最小選択パス間隔決定部10の動作のみが本発明
の実施の形態4に係るパス選択回路700と異なる。
(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described in detail with reference to the drawings. Figure 7
FIG. 9 is a block diagram showing a configuration of a path selection circuit according to a fifth embodiment of the present invention. In the fifth embodiment of the present invention, the same components as those in the third embodiment of the present invention are designated by the same reference numerals. As shown in FIG. 7, the path selection circuit 700 according to the fifth embodiment of the present invention includes a delay profile generation unit 101, a minimum selection path interval determination unit 102, a path selection unit 103, and an already-selected path phase storage unit 501. is doing. The path selection circuit 70 according to the fifth embodiment of the present invention.
0 is different from the path selection circuit 700 according to the fourth embodiment of the present invention only in the operation of the minimum selection path interval determination unit 10.

【0080】次に、最小選択パス間隔決定部102の動
作について、図面を参照して説明する。図10は、最小
選択パス間隔決定部102の動作を説明するためのフロ
−チャ−トである。
Next, the operation of the minimum selection path interval determination unit 102 will be described with reference to the drawings. FIG. 10 is a flow chart for explaining the operation of the minimum selection path interval determination unit 102.

【0081】ステップST1001において、最小選択
パス間隔決定部102は、既選択パス位相511を取得
する。次に、ステップST1002において、最小選択
パス間隔決定部102は、遅延プロファイルからノイズ
レベルを基にしきい値th_noiseを決定する。次
に、ステップST1003において、フィンガiについ
て相関値a(i)がしきい値値th_noise以上で
あるかを判断する。
In step ST1001, the minimum selected path interval determination unit 102 acquires the already selected path phase 511. Next, in step ST1002, the minimum selection path interval determination unit 102 determines the threshold value th_noise based on the noise level from the delay profile. Next, in step ST1003, it is determined whether the correlation value a (i) for the finger i is greater than or equal to the threshold value th_noise.

【0082】ステップST1003において、フィンガ
iについて相関値a(i)がしきい値値th_nois
e以上である場合には、本発明の実施の形態4と同様に
ステップST902〜ST911の処理を行ってr_f
(i)及びr_r(i)を決定する。ステップST10
03において、フィンガiについて相関値a(i)がし
きい値値th_noise以上でない場合には、ステッ
プST1004において、r_f(i)=r_r(i)=
rとする。最小選択パス間隔決定部102は、前記処理
をフィンガ数N回行って、最小選択パス間隔113−i
−1であるr_f(i)及び最小選択パス間隔113−
i−2であるr_r(i)をフィンガ数分出力する。
In step ST1003, the correlation value a (i) for finger i is the threshold value th_nois.
If it is equal to or larger than e, the processes of steps ST902 to ST911 are performed similarly to the fourth embodiment of the present invention to r_f.
Determine (i) and r_r (i). Step ST10
In 03, if the correlation value a (i) for the finger i is not greater than or equal to the threshold value th_noise, in step ST1004 r_f (i) = r_r (i) =
Let r. The minimum selection path interval determination unit 102 performs the above processing N times the number of fingers to obtain the minimum selection path interval 113-i.
R_f (i) which is -1 and the minimum selection path interval 113-
Output r_r (i) that is i-2 for the number of fingers.

【0083】なお、本発明の実施の形態5において、最
小選択パス間隔決定部102は、既選択パスの位相p
(i)における遅延プロファイルの相関値と前記遅延プ
ロファイルより求めたノイズレベルとの比がしきい値よ
り小さい場合には、前記既選択パスの最小選択パス間隔
として初期値を用いるようにしてもよい。
In the fifth embodiment of the present invention, the minimum selected path interval determination unit 102 determines the phase p of the already selected path.
When the ratio between the correlation value of the delay profile in (i) and the noise level obtained from the delay profile is smaller than the threshold value, an initial value may be used as the minimum selected path interval of the already selected paths. .

【0084】以上のように、本発明の実施の形態5によ
れば、ノイズレベルを考慮した上で、フィンガ毎に既選
択パスの位相の正側及び負側毎に最小選択パス間隔を決
定するため、フィンガ毎、かつ、パス位相の前後のそれ
ぞれについて適切に最小選択パス間隔を決定することが
できるから、受信性能を向上させることができる。
As described above, according to the fifth embodiment of the present invention, the minimum selected path interval is determined for each finger on the positive side and the negative side of the phase of the already selected path in consideration of the noise level. Therefore, it is possible to appropriately determine the minimum selected path interval for each finger and before and after the path phase, so that it is possible to improve the reception performance.

【0085】(実施の形態6)次に、本発明の実施の形
態6について、図面を参照して詳細に説明する。図11
は、本発明の実施の形態6に係るパス選択回路の構成を
示すブロック図である。本発明の実施の形態6において
は、本発明の実施の形態3と同じ構成要素には同じ参照
符号が付されている。
(Sixth Embodiment) Next, a sixth embodiment of the present invention will be described in detail with reference to the drawings. Figure 11
FIG. 16 is a block diagram showing a configuration of a path selection circuit according to a sixth embodiment of the present invention. In the sixth embodiment of the present invention, the same components as those of the third embodiment of the present invention are designated by the same reference numerals.

【0086】図11に示すように、本発明の実施の形態
6に係るパス選択回路1100は、2つの遅延プロファ
イル生成部1101−1、1101−2、遅延プロファ
イル合成部1102、最小選択パス間隔決定部102、
パス選択部103及び既選択パス位相記憶部501を具
備している。遅延プロファイル合成部1102の入力端
子は、遅延プロファイル生成部1101−1、1101
−2の出力端子に接続されている。遅延プロファイル合
成部1102の出力端子は、最小選択パス間隔決定部1
02及びパス選択部103の入力端子に接続されてい
る。
As shown in FIG. 11, the path selection circuit 1100 according to the sixth embodiment of the present invention has two delay profile generation sections 1101-1 and 1101-2, a delay profile synthesis section 1102, and a minimum selected path interval determination. Part 102,
A path selection unit 103 and an already-selected path phase storage unit 501 are provided. The input terminals of the delay profile synthesis unit 1102 are the delay profile generation units 1101-1 and 1101.
-2 is connected to the output terminal. The output terminal of the delay profile synthesis unit 1102 is the minimum selection path interval determination unit 1
02 and the input terminal of the path selection unit 103.

【0087】本発明の実施の形態6に係るパス選択回路
1100は、アンテナ毎に生成した遅延プロファイルを
合成している点が本発明の実施の形態3と異なる。
The path selection circuit 1100 according to the sixth embodiment of the present invention is different from the third embodiment of the present invention in that the delay profiles generated for each antenna are combined.

【0088】次に、本発明の実施の形態3と異なる本発
明の実施の形態6に係るパス選択回路1100の動作を
説明する。
Next, the operation of the path selection circuit 1100 according to the sixth embodiment of the present invention, which is different from the third embodiment of the present invention, will be described.

【0089】遅延プロファイル生成部1101−1、1
101−2は、それぞれ第1のアンテナ受信信号111
1及び第2のアンテナ受信信号1112を受けて遅延プ
ロファイル1113、1114を生成する。遅延プロフ
ァイル合成部1102は、遅延プロファイル生成部11
01−1、1101−2からの 遅延プロファイル11
13、1114を受けて合成して合成遅延プロファイル
1115を生成する。最小選択パス範囲102は、合成
遅延プロファイル1115を基に最小選択パス範囲r_
f(i)及びr_r(i)を決定する。
Delay profile generators 1101-1, 1
Reference numerals 101-2 denote the first antenna reception signal 111, respectively.
The first and second antenna reception signals 1112 are received and delay profiles 1113 and 1114 are generated. The delay profile synthesis unit 1102 includes a delay profile generation unit 11
Delay profile 11 from 01-1, 1101-2
13, 1114 are received and combined to generate a combined delay profile 1115. The minimum selection path range 102 is the minimum selection path range r_ based on the combined delay profile 1115.
Determine f (i) and r_r (i).

【0090】以上のように、本発明の実施の形態6によ
れば、アンテナ毎の遅延プロファイルを合成した遅延プ
ロファイルを基にして、最小選択パス範囲を決定すた
め、一方のアンテナで受信されたパスのレベルがフェ−
ジングにより落ち込んでいて、他方のアンテナでは十分
なレベルで受信されている場合に、フェ−ジング変動に
よらず最小選択パス範囲を適切に決定することができる
から、受信性能を向上させることができる。
As described above, according to the sixth embodiment of the present invention, since the minimum selected path range is determined based on the delay profile obtained by combining the delay profiles of the respective antennas, the signal is received by one antenna. The pass level is
When it is depressed due to aging and the other antenna is receiving at a sufficient level, it is possible to appropriately determine the minimum selected path range regardless of fading fluctuation, and therefore it is possible to improve reception performance. .

【0091】なお、本発明の実施の形態1から6におい
て、最小選択パス間隔決定部102は、複数アンテナ毎
の複数の遅延プロファイルを加算又は平均した遅延プロ
ファイルを用いるようにしてもよい。
In Embodiments 1 to 6 of the present invention, minimum selection path interval determining section 102 may use a delay profile obtained by adding or averaging a plurality of delay profiles for a plurality of antennas.

【0092】(実施の形態7)次に、本発明の実施の形
態7について、図面を参照して詳細に説明する。図12
は、本発明の実施の形態7に係るパス選択回路の構成を
示すブロック図である。本発明の実施の形態7において
は、本発明の実施の形態2と同じ構成要素には同じ参照
符号が付されている。
(Seventh Embodiment) Next, a seventh embodiment of the present invention will be described in detail with reference to the drawings. 12
FIG. 14 is a block diagram showing a configuration of a path selection circuit according to a seventh embodiment of the present invention. In the seventh embodiment of the present invention, the same components as those in the second embodiment of the present invention are designated by the same reference numerals.

【0093】図12に示すように、本発明の実施の形態
7に係るパス選択回路1200は、遅延プロファイル生
成部101、最小選択パス間隔決定部102、パス選択
部103及びトラッキング情報記憶部1201を具備し
ている。すなわち、本発明の実施の形態7に係るパス選
択回路1200は、本発明の実施の形態2に係るパス選
択回路500において、既選択パス位相記憶部501代
わりにトラッキング情報記憶部1201を有している。
As shown in FIG. 12, the path selection circuit 1200 according to the seventh embodiment of the present invention includes a delay profile generation section 101, a minimum selection path interval determination section 102, a path selection section 103 and a tracking information storage section 1201. It has. That is, the path selection circuit 1200 according to the seventh embodiment of the present invention has the tracking information storage unit 1201 instead of the already-selected path phase storage unit 501 in the path selection circuit 500 according to the second embodiment of the present invention. There is.

【0094】トラッキング情報記憶部1201の入力端
子は、フィンガ部104の出力端子に接続されている。
トラッキング情報記憶部1201の出力端子は、最小選
択パス間隔決定部102の入力端子に接続されている。
トラッキング情報記憶部1201は、フィンガ部104
で生成されたフィンガのトラッキング情報(ON−TI
ME相関値、EARLY相関値及びLATE相関値)7
11を記憶する。
The input terminal of the tracking information storage section 1201 is connected to the output terminal of the finger section 104.
The output terminal of the tracking information storage unit 1201 is connected to the input terminal of the minimum selection path interval determination unit 102.
The tracking information storage unit 1201 includes a finger unit 104.
Finger tracking information (ON-TI
ME correlation value, EARLY correlation value and LATE correlation value) 7
11 is stored.

【0095】次に、本発明の実施の形態2と異なる本発
明の実施の形態7に係るパス選択回路1700の動作を
説明する。
Next, the operation of the path selection circuit 1700 according to the seventh embodiment of the present invention, which is different from the second embodiment of the present invention, will be described.

【0096】最小選択パス間隔決定部102は、トラッ
キング情報記憶部1201からのトラッキング情報(O
N−TIME相関値、EARLY相関値及びLATE相
関値)に基づいて最小選択パス間隔113−1であるr
_f(1)及び最小選択パス間隔113−2であるr_
r(1)を決定してパス選択部103に与える。この場
合に、最小選択パス間隔決定部102は、ON−TIM
E相関値をa(i)とし、EARLY相関値をa_f
(i)とし、LATE相関値をa_r(i)として、前
記演算処理をする。
The minimum selected path interval determination unit 102 receives the tracking information (O) from the tracking information storage unit 1201.
The minimum selected path interval 113-1 based on the N-TIME correlation value, the EARLY correlation value and the LATE correlation value r
_F (1) and the minimum selection path interval 113-2 r_
r (1) is determined and given to the path selection unit 103. In this case, the minimum selection path interval determination unit 102 determines that the ON-TIM
Let the E correlation value be a (i) and the EARLY correlation value be a_f.
(I), and the LATE correlation value is set to a_r (i), and the arithmetic processing is performed.

【0097】以上のように、本発明の実施の形態7によ
れば、トラッキング情報(ON−TIME相関値、 E
ARLY相関値、 LATE相関値)を基にして最小選
択パス範囲を決定することができるから、受信性能を向
上させることができる。
As described above, according to the seventh embodiment of the present invention, tracking information (ON-TIME correlation value, E
Since the minimum selected path range can be determined based on the ARLY correlation value and the LATE correlation value), the reception performance can be improved.

【0098】なお、本発明は、移動通信基地局装置、移
動通信端末装置又は移動通信システムに適用することが
できる。
The present invention can be applied to a mobile communication base station apparatus, mobile communication terminal apparatus or mobile communication system.

【0099】[0099]

【発明の効果】以上説明したように、本発明によれば、
最小選択パス範囲を遅延プロファイル又はトラッキング
情報に基づいて変えることにより、受信性能を向上させ
ることができる。
As described above, according to the present invention,
The reception performance can be improved by changing the minimum selection path range based on the delay profile or the tracking information.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1に係るパス選択回路の構
成を示すブロック図
FIG. 1 is a block diagram showing a configuration of a path selection circuit according to a first embodiment of the present invention.

【図2】本発明の実施の形態1に係るパス選択回路の動
作を説明するための図
FIG. 2 is a diagram for explaining the operation of the path selection circuit according to the first embodiment of the present invention.

【図3】本発明の実施の形態1に係るパス選択回路の他
の動作を説明するための図
FIG. 3 is a diagram for explaining another operation of the path selection circuit according to the first embodiment of the present invention.

【図4】本発明の実施の形態1に係るパス選択回路の動
作を説明するためのフロ−チャ−ト
FIG. 4 is a flowchart for explaining the operation of the path selection circuit according to the first embodiment of the present invention.

【図5】本発明の実施の形態2に係るパス選択回路の構
成を示すブロック図
FIG. 5 is a block diagram showing a configuration of a path selection circuit according to a second embodiment of the present invention.

【図6】本発明の実施の形態2に係るパス選択回路の動
作を説明するためのフロ−チャ−ト
FIG. 6 is a flowchart for explaining the operation of the path selection circuit according to the second embodiment of the present invention.

【図7】本発明の実施の形態3、4、5に係るパス選択
回路の構成を示すブロック図
FIG. 7 is a block diagram showing a configuration of a path selection circuit according to third, fourth and fifth embodiments of the present invention.

【図8】本発明の実施の形態3に係るパス選択回路の動
作を説明するためのフロ−チャ−ト
FIG. 8 is a flowchart for explaining the operation of the path selection circuit according to the third embodiment of the present invention.

【図9】本発明の実施の形態4に係るパス選択回路の動
作を説明するためのフロ−チャ−ト
FIG. 9 is a flowchart for explaining the operation of the path selection circuit according to the fourth embodiment of the present invention.

【図10】本発明の実施の形態5に係るパス選択回路の
動作を説明するためのフロ−チャ−ト
FIG. 10 is a flowchart for explaining the operation of the path selection circuit according to the fifth embodiment of the present invention.

【図11】本発明の実施の形態6に係るパス選択回路の
構成を示すブロック図
FIG. 11 is a block diagram showing a configuration of a path selection circuit according to a sixth embodiment of the present invention.

【図12】本発明の実施の形態7に係るパス選択回路の
構成を示すブロック図
FIG. 12 is a block diagram showing a configuration of a path selection circuit according to a seventh embodiment of the present invention.

【図13】従来のパス選択回路の動作を説明するための
FIG. 13 is a diagram for explaining the operation of a conventional path selection circuit.

【図14】従来のパス選択回路の他の動作を説明するた
めの図
FIG. 14 is a diagram for explaining another operation of the conventional path selection circuit.

【符号の説明】[Explanation of symbols]

100、500、700、1100、1200 パス選
択回路 101 遅延プロファイル生成部 102 最小選択パス間隔決定部 103 パス選択部 104 フィンガ部 501 既選択パス位相記憶部 1101−1、1101−2 遅延プロファイル生成部 1102 遅延プロファイル合成部 1201 トラッキング情報記憶部
100, 500, 700, 1100, 1200 Path selection circuit 101 Delay profile generation section 102 Minimum selected path interval determination section 103 Path selection section 104 Finger section 501 Selected path phase storage section 1101-1, 1101-2 Delay profile generation section 1102 Delay profile synthesis unit 1201 Tracking information storage unit

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 受信位相毎の相関値である遅延プロファ
イルを生成する遅延プロファイル生成手段と、最小選択
パス間隔を決定する最小選択パス間隔決定手段と、前記
生成された前記遅延プロファイルに基づいて前記最小選
択パス間隔を用いてパス選択を行うパス選択手段と、を
具備することを特徴とするパス選択回路。
1. A delay profile generation unit that generates a delay profile that is a correlation value for each reception phase, a minimum selection path interval determination unit that determines a minimum selection path interval, and the delay profile generation unit based on the generated delay profile. A path selection circuit comprising path selection means for performing path selection using a minimum selection path interval.
【請求項2】 前記最小選択パス間隔決定手段は、前記
遅延プロファイルの最大相関値と、前記遅延プロファイ
ルの最大相関値の位相pに対して位相差rとなる位相p
+r及び位相p−rにおける遅延プロファイルの相関値
との比又は差を用いて前記最小選択パス間隔を決定する
ことを特徴とする請求項1に記載のパス選択回路。
2. The minimum selected path interval determining means has a phase p that is a phase difference r with respect to a phase p of a maximum correlation value of the delay profile and a maximum correlation value of the delay profile.
The path selection circuit according to claim 1, wherein the minimum selection path interval is determined by using a ratio or a difference between the correlation value of the delay profile at + r and the phase p-r.
【請求項3】 前記最小選択パス間隔決定手段は、既選
択パスの位相p(i)における遅延プロファイルの相関
値と、前記既選択パスの位相p(i)に対して位相差r
となる位相p(i)+r及び位相p(i)−rにおける
遅延プロファイルの相関値との比又は差を用いて前記最
小選択パス間隔を決定することを特徴とする請求項1に
記載のパス選択回路。
3. The minimum selected path interval determining means is a phase difference r with respect to the correlation value of the delay profile at the phase p (i) of the already selected path and the phase p (i) of the already selected path.
The path according to claim 1, wherein the minimum selected path interval is determined by using a ratio or a difference between a correlation value of a delay profile in the phase p (i) + r and a phase p (i) -r. Selection circuit.
【請求項4】 前記最小選択パス間隔決定手段は、前記
既選択パス毎に前記最小選択パス間隔を決定することを
特徴とする請求項3に記載のパス選択回路。
4. The path selection circuit according to claim 3, wherein the minimum selection path interval determination means determines the minimum selection path interval for each of the already selected paths.
【請求項5】 前記最小選択パス間隔決定手段は、既選
択パスの位相の正側及び負側毎に最小選択パス間隔を決
定することを特徴とする請求項3に記載のパス選択回
路。
5. The path selection circuit according to claim 3, wherein the minimum selected path interval determination means determines the minimum selected path interval for each of the positive side and the negative side of the phase of the already selected path.
【請求項6】 前記最小選択パス間隔決定手段は、前記
既選択パスの位相p(i)における遅延プロファイルの
相関値と前記遅延プロファイルより求めたノイズレベル
との比又は差がしきい値より小さい場合には、前記既選
択パスの最小選択パス間隔として初期値を用いることを
特徴とする請求項3に記載のパス選択回路。
6. The minimum selected path interval determining means has a ratio or difference between a correlation value of a delay profile at a phase p (i) of the already selected path and a noise level obtained from the delay profile is smaller than a threshold value. In this case, the path selection circuit according to claim 3, wherein an initial value is used as the minimum selected path interval of the already selected paths.
【請求項7】 前記最小選択パス間隔決定手段は、複数
アンテナ毎の複数の遅延プロファイルを加算又は平均し
た遅延プロファイルを用いることを特徴とする請求項1
から請求項6のいずれかに記載のパス選択回路。
7. The minimum selection path interval determination means uses a delay profile obtained by adding or averaging a plurality of delay profiles for a plurality of antennas.
7. The path selection circuit according to claim 6.
【請求項8】 前記最小選択パス間隔決定手段は、トラ
ッキングに用いるON−TIME位相p(i)の相関値
と、ON−TIME位相p(i)に対して位相差rとな
るLATE位相p(i)+r及びEARLY位相p
(i)−rにおけるトラッキングに用いる相関値との比
又は差を用いて前記最小選択パス間隔を決定することを
特徴とする請求項1に記載のパス選択回路。
8. The minimum selected path interval determination means is a correlation value of an ON-TIME phase p (i) used for tracking, and a LATE phase p (which is a phase difference r with respect to the ON-TIME phase p (i). i) + r and EARLY phase p
The path selection circuit according to claim 1, wherein the minimum selected path interval is determined by using a ratio or a difference with a correlation value used for tracking in (i) -r.
【請求項9】 請求項1から請求項8のいずれかに記載
のパス選択回路を具備することを特徴とする移動通信基
地局装置。
9. A mobile communication base station apparatus comprising the path selection circuit according to any one of claims 1 to 8.
【請求項10】 請求項1から請求項8のいずれかに記
載のパス選択回路を具備することを特徴とする移動通信
端末装置。
10. A mobile communication terminal apparatus comprising the path selection circuit according to claim 1. Description:
【請求項11】 請求項9に記載の移動通信基地局装置
と、請求項10に記載の移動通信端末装置とのいずれか
を有することを特徴とする移動通信システム。
11. A mobile communication system comprising one of the mobile communication base station device according to claim 9 and the mobile communication terminal device according to claim 10.
【請求項12】 受信位相毎の相関値である遅延プロフ
ァイルを生成する遅延プロファイル生成ステップと、最
小選択パス間隔を決定する最小選択パス間隔決定ステッ
プと、前記生成された前記遅延プロファイルに基づいて
前記最小選択パス間隔を用いてパス選択を行うパス選択
ステップと、を具備することを特徴とするパス選択方
法。
12. A delay profile generation step of generating a delay profile which is a correlation value for each reception phase, a minimum selection path interval determination step of determining a minimum selection path interval, and the delay profile generation step based on the generated delay profile. And a path selecting step of performing path selection using a minimum selected path interval.
【請求項13】 受信位相毎の相関値である遅延プロフ
ァイルを生成する遅延プロファイル生成ステップと、最
小選択パス間隔を決定する最小選択パス間隔決定ステッ
プと、前記生成された遅延プロファイルに基づいて前記
最小選択パス間隔を用いてパス選択を行うパス選択ステ
ップと、を実施をすることを特徴とするパス選択プログ
ラム。
13. A delay profile generation step of generating a delay profile which is a correlation value for each reception phase, a minimum selection path interval determination step of determining a minimum selection path interval, and the minimum based on the generated delay profile. A path selection program for performing a path selection step of performing path selection using a selected path interval.
JP2002139987A 2002-05-15 2002-05-15 Path selection circuit and method Pending JP2003332944A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002139987A JP2003332944A (en) 2002-05-15 2002-05-15 Path selection circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002139987A JP2003332944A (en) 2002-05-15 2002-05-15 Path selection circuit and method

Publications (1)

Publication Number Publication Date
JP2003332944A true JP2003332944A (en) 2003-11-21

Family

ID=29700975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002139987A Pending JP2003332944A (en) 2002-05-15 2002-05-15 Path selection circuit and method

Country Status (1)

Country Link
JP (1) JP2003332944A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123832A1 (en) * 2005-05-18 2006-11-23 Nec Corporation Path search processing circuit, path search method and control program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123832A1 (en) * 2005-05-18 2006-11-23 Nec Corporation Path search processing circuit, path search method and control program
CN101160736B (en) * 2005-05-18 2011-05-18 日本电气株式会社 Path search processing circuit, path search method and control program
JP4807527B2 (en) * 2005-05-18 2011-11-02 日本電気株式会社 Path search processing circuit, path search method and control program

Similar Documents

Publication Publication Date Title
JP5022435B2 (en) Method and apparatus for performing power efficient cell search in a multi-cell wireless communication system
KR20100044913A (en) Communications in an asynchronous wireless network
JP5650288B2 (en) Searcher-WCDMA Step 2 Search for Multiple Orthogonal Channels with Known Data
CN1173508C (en) Minor region search method and mobile station for mobile station in mobile communication system
KR100941162B1 (en) Page monitoring method and apparatus
CN1428024A (en) Dynamically adjusting integration interval based on signal strength
US20080247443A1 (en) Method and system for implementing a system acquisition function for use with a communication device
CN100544220C (en) System, method that free time or access state reduce to disturb in the cdma receiver when working down
WO2001097422A1 (en) Synchronization capturing apparatus and synchronization capturing method
JP2003332944A (en) Path selection circuit and method
US20050078623A1 (en) Cdma reception apparatus and base station thereof
JP2008061247A (en) Method for allowing terminal to search base station, base station, terminal, and system
JP2003078448A (en) Method and device for detecting path in cdma receiver and recording medium having control program recorded thereon
KR100404485B1 (en) Communication terminal and method for cell search
EP2602940A1 (en) Multi-path searching method and multi-path searcher
KR100540573B1 (en) Handover method of mobile communication system
CN101164246B (en) Method for selecting delay values for a rake receiver and the rake receiver
JP2003273776A (en) Radio communication equipment and cell search method
JP3665563B2 (en) Mobile communication device and communication method
JP3675446B2 (en) CDMA receiver, path management method thereof, and path management program
US7876809B2 (en) Code division multiple access (CDMA) receiving device, and path searching method
KR100889920B1 (en) Fast cell search apparatus and method using an adaptive threshold technique
AU3783500A (en) CDMA mobile communication system, searcher circuit and communication method
JP2005348183A (en) Path selector and selecting method
JP2001156678A (en) Cdma reception system