JP2003218028A - Method of manufacturing polycrystalline silicon semiconductor thin film - Google Patents

Method of manufacturing polycrystalline silicon semiconductor thin film

Info

Publication number
JP2003218028A
JP2003218028A JP2002010941A JP2002010941A JP2003218028A JP 2003218028 A JP2003218028 A JP 2003218028A JP 2002010941 A JP2002010941 A JP 2002010941A JP 2002010941 A JP2002010941 A JP 2002010941A JP 2003218028 A JP2003218028 A JP 2003218028A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
thin film
film
gas cluster
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002010941A
Other languages
Japanese (ja)
Inventor
Mitsuo Inoue
満夫 井上
Masashi Agari
将史 上里
Tetsuya Ogawa
哲也 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002010941A priority Critical patent/JP2003218028A/en
Publication of JP2003218028A publication Critical patent/JP2003218028A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method by which the protruding part of polycrystalline silicon can be selectively removed and, in addition, the surface of a polycrystalline silicon film can be planarized without giving plasma damages to the surface. <P>SOLUTION: This method of manufacturing thin polycrystalline silicon semiconductor film includes a step of irradiating single argon, helium, neon, and nitrogen gas cluster beams and their mixed gas cluster beam onto a thin polycrystalline silicon film. This method also includes a step of projecting an oxygen gas cluster beam and a step of removing oxides formed on the surface of the thin polycrystalline silicon film. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多結晶シリコン薄
膜の平坦化方法に関する。より具体的には、液晶表示装
置やEL表示装置の薄膜トランジスタや補助容量などに
おいて用いられる多結晶シリコン薄膜の表面の突起を容
易且つ確実に除去することができる多結晶シリコン薄膜
の平坦化方法に関する。
TECHNICAL FIELD The present invention relates to a method for planarizing a polycrystalline silicon thin film. More specifically, the present invention relates to a method for planarizing a polycrystalline silicon thin film that can easily and reliably remove protrusions on the surface of a polycrystalline silicon thin film used in thin film transistors and auxiliary capacitors of liquid crystal display devices and EL display devices.

【0002】[0002]

【従来の技術】多結晶シリコン薄膜は、各種の半導体装
置や液晶表示装置を始めとした幅広い分野において利用
されている。特に、液晶表示装置の高性能化、軽量小型
化、低コスト化を実現する技術として、石英やガラス基
板の上に形成した多結晶シリコン薄膜トランジスタ(T
hin Film Transistor:TFT)が
注目されている。多結晶シリコンTFTを用いた場合、
画素スイッチング素子以外に、高速動作が可能であるた
め駆動回路にも用いて駆動回路一体形成ができるという
利点がある。特に、ガラス基板の上に高品質の多結晶シ
リコン膜を形成すれば、コストを低減することができ
る。
2. Description of the Related Art Polycrystalline silicon thin films are used in a wide range of fields including various semiconductor devices and liquid crystal display devices. In particular, as a technique for realizing high performance, light weight and small size, and low cost of a liquid crystal display device, a polycrystalline silicon thin film transistor (T) formed on a quartz or glass substrate is used.
A thin film transistor (TFT) is drawing attention. When using a polycrystalline silicon TFT,
In addition to the pixel switching element, high-speed operation is possible, so that there is an advantage that it can be used in a drive circuit to form a drive circuit integrally. In particular, cost can be reduced by forming a high-quality polycrystalline silicon film on a glass substrate.

【0003】しかし、多結晶シリコン薄膜は、その結晶
化の過程で異常成長が生じやすく、異常成長した大きな
結晶粒や、突起などが形成される場合が多い。このよう
な異常成長結晶や突起は、その上に形成する絶縁膜のス
テップカバレージを悪化させ、層間ショートや層間電流
リークなどの一因となり、製造歩留まりや製品の信頼性
を劣化させる大きな問題となっている。
However, in a polycrystalline silicon thin film, abnormal growth is likely to occur in the process of crystallization, and large crystal grains or projections that are abnormally grown are often formed. Such abnormally grown crystals and protrusions worsen the step coverage of the insulating film formed on them and contribute to interlayer short-circuiting and interlayer current leakage, which is a major problem that deteriorates the manufacturing yield and product reliability. ing.

【0004】このような異常成長した突起や結晶粒を平
坦化するために、この異常結晶粒と表面の一部を同時に
酸化し、さらに選択的にその酸化層を薬液によって除去
する方法が提案されている。この方法を開示した文献と
しては、特開平2−163935号公報を挙げることが
できる。すなわち、同文献によれば、異常成長した結晶
粒の形状は通常は針状であり、多結晶半導体層の膜厚の
数倍の高さを有するものの、その幅は膜厚の数分の一程
度である。このため、多結晶半導体層の表面層を酸化す
るのみで、この異常結晶粒をすべて酸化することがで
き、この酸化された多結晶粒と多結晶半導体層の表面層
とを薬液によって選択除去することにより、多結晶半導
体層の表面を平坦化することができるとされている。
In order to flatten such abnormally grown protrusions and crystal grains, a method has been proposed in which the abnormal crystal grains and a part of the surface are simultaneously oxidized and the oxide layer is selectively removed by a chemical solution. ing. As a document disclosing this method, JP-A-2-163935 can be cited. That is, according to the document, the shape of abnormally grown crystal grains is usually needle-like and has a height which is several times the film thickness of the polycrystalline semiconductor layer, but its width is a fraction of the film thickness. It is a degree. Therefore, it is possible to oxidize all the abnormal crystal grains only by oxidizing the surface layer of the polycrystalline semiconductor layer, and the oxidized polycrystalline grains and the surface layer of the polycrystalline semiconductor layer are selectively removed by a chemical solution. As a result, it is said that the surface of the polycrystalline semiconductor layer can be flattened.

【0005】一方、特開2001−23962号公報で
は、多結晶シリコン薄膜にバイアス電圧を印加した上
で、炭素(C)とフッ素(F)と水素(H)とを含有す
るガスのプラズマに曝すことにより、選択的に多結晶シ
リコンの表面に形成される突起を除去する方法が提案さ
れている。本方法によれば、図9(a)に示すように、
ガラス基板、好ましくはガラス基板上に窒化シリコンや
酸化シリコン膜を形成した絶縁性基板101の上に形成
された多結晶シリコン表面102は結晶粒界の部分に突
起部Pが生じる。この多結晶シリコン表面102を図9
(b)のようにCF4とH2の混合ガスのプラズマに曝
すことにより、これら活性化されたガス原子とシリコン
との化学反応によるシリコンのエッチングと、フロロカ
ーボンの堆積とが同時に進行し、平坦部は、比較的容易
にフロロカーボンに覆われてエッチングが抑制されるの
に対して、突起Pはフロロカーボンに覆われにくいの
で、エッチングが優先的に進行し、多結晶シリコン表面
102が図9(c)のように平坦化されると報告されて
いる。
On the other hand, in Japanese Unexamined Patent Publication No. 2001-23962, a bias voltage is applied to a polycrystalline silicon thin film and then exposed to plasma of a gas containing carbon (C), fluorine (F) and hydrogen (H). Therefore, a method of selectively removing the protrusions formed on the surface of the polycrystalline silicon has been proposed. According to this method, as shown in FIG.
On a polycrystalline silicon surface 102 formed on a glass substrate, preferably an insulating substrate 101 having a silicon nitride or silicon oxide film formed on the glass substrate, a protrusion P is formed at a grain boundary. This polycrystalline silicon surface 102 is shown in FIG.
By exposing to the plasma of a mixed gas of CF4 and H2 as shown in (b), etching of silicon by a chemical reaction between these activated gas atoms and silicon and fluorocarbon deposition simultaneously proceed, and the flat portion is While the protrusion P is less likely to be covered with the fluorocarbon while being relatively easily covered with the fluorocarbon to suppress the etching, the etching progresses preferentially, and the polycrystalline silicon surface 102 is covered by the surface of FIG. Is reported to be flattened.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前述し
たようなこれまでの技術にはいつかの問題が残されてい
る。すなわち、多結晶シリコン薄膜のうちで、特に液晶
表示装置に用いるような場合には、通常は、絶縁性ガラ
ス基板上に堆積されたアモルファス(非晶質)シリコン
薄膜をエキシマレーザアニール等によって多結晶化する
ことにより形成する。このようにして得られる多結晶体
では、粒界、特に粒界三重点が最後に凝固する部分であ
り、密度の差に起因する体積膨張によって突起が生じ
る。突起の太さは粒径よりも小さいが、高さは少なくと
も膜厚の2倍程度である場合が多い。ここで、多結晶さ
せる前のアモルファスシリコンの膜厚は通常は、50n
m程度である場合が多い。
However, some problems still remain in the above-mentioned conventional techniques. That is, among the polycrystalline silicon thin films, particularly when used in a liquid crystal display device, usually, an amorphous silicon thin film deposited on an insulating glass substrate is polycrystallized by excimer laser annealing or the like. It is formed by converting. In the thus obtained polycrystalline body, the grain boundary, particularly the grain boundary triple point, is the final solidification portion, and the protrusion is generated by the volume expansion due to the difference in density. The thickness of the protrusion is smaller than the particle size, but the height is often at least about twice the film thickness. Here, the film thickness of amorphous silicon before polycrystal is usually 50 n.
It is often about m.

【0007】このような場合に、多結晶薄膜の表面だけ
を選択的に酸化することは非常に困難である。例えば、
特開平2−163935号公報に記載された実施の形態
のように950度Cにおいてウェット酸化すると、表面
に限らず多結晶シリコン層の全てが酸化してしまう。そ
して、この後に弗酸でエッチングすれば、シリコン層の
全てが消失してしまう。
In such a case, it is very difficult to selectively oxidize only the surface of the polycrystalline thin film. For example,
When wet oxidation is performed at 950 ° C. as in the embodiment described in JP-A-2-163935, not only the surface but also the entire polycrystalline silicon layer is oxidized. Then, if this is etched with hydrofluoric acid, the entire silicon layer is lost.

【0008】一方、特開2001−23962号公報の
ように炭素(C)とフッ素(F)と水素(H)とを含有
するガスのプラズマに曝してエッチングを行う方法で
は、その実施例に記載のように、突起部の高さを減らす
ために、平坦部でもエッチングによる膜減りが生じ、元
の膜厚の半分近くまで減じている。エキシマレーザアニ
ールなどで結晶化する際に、通常は結晶がシリコン膜の
下(底面部)から上(表面部)へ成長し、成長に従って
結晶性も良くなるため、多結晶シリコン膜の中では表面
部分が最も移動度が高い。本方法では、結晶性が良く移
動度の高い表面部分も深くエッチングして多結晶シリコ
ン膜表面を平坦化するので、エッチングされずに残った
部分は移動度が低い上、その表面はプラズマダメージに
よって結晶が破壊されるので、本方法による平坦化を行
った多結晶シリコン膜を用いたトランジスタは十分な性
能を発揮できないことになる。
On the other hand, a method of performing etching by exposing to plasma of a gas containing carbon (C), fluorine (F) and hydrogen (H) as in Japanese Patent Laid-Open No. 2001-23962 is described in the embodiment. As described above, in order to reduce the height of the protrusion, the film thickness is reduced by etching even in the flat portion, and the film thickness is reduced to nearly half of the original film thickness. When crystallized by excimer laser annealing, crystals usually grow from the bottom (bottom surface) to the top (surface) of the silicon film, and the crystallinity improves as the crystal grows. The part has the highest mobility. In this method, the polycrystalline silicon film surface is flattened by deeply etching the surface portion with good crystallinity and high mobility, so the portion left unetched has low mobility and the surface is damaged by plasma damage. Since the crystal is destroyed, the transistor using the polycrystalline silicon film planarized by this method cannot exhibit sufficient performance.

【0009】本発明は、かかる問題を解決するためにな
されたもので、その目的は、多結晶シリコンの突起部を
極めて選択的に除去し、かつ表面にプラズマダメージを
与えずに多結晶シリコン膜表面を平坦化する方法を提供
することにある。
The present invention has been made in order to solve such a problem, and its object is to remove the protrusions of polycrystalline silicon very selectively and to prevent the surface from being plasma-damaged. It is to provide a method for planarizing a surface.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明の多結晶シリコン薄膜の平坦化方法は、多結
晶シリコン薄膜にガスクラスタビームを照射する工程を
備えたことを特徴とする。
In order to achieve the above object, the method of flattening a polycrystalline silicon thin film according to the present invention is characterized by including a step of irradiating the polycrystalline silicon thin film with a gas cluster beam.

【0011】ここで、前記ガスクラスタビームはアルゴ
ン、ヘリウム、窒素ガスをクラスタ化したガスクラスタ
ビームであることを特徴とする。
Here, the gas cluster beam is a gas cluster beam in which argon, helium, and nitrogen gases are clustered.

【0012】前記ガスクラスタビームが酸素ガスをクラ
スタ化したガスクラスタビームであり、酸素ガスクラス
タビームによる平坦化工程と、前記多結晶シリコン膜表
面をフッ酸によるウェットエッチングする工程を備えた
ことを特徴とする。
The gas cluster beam is a gas cluster beam in which oxygen gas is clustered, and comprises a flattening step using an oxygen gas cluster beam and a step of wet etching the surface of the polycrystalline silicon film with hydrofluoric acid. And

【0013】また、前記多結晶シリコン薄膜は、非晶質
シリコン膜に例えばレーザのようなエネルギービームを
照射して非晶質シリコン膜を溶融し、再結晶化する工程
により形成されたことを特徴とする。
The polycrystalline silicon thin film is formed by a step of irradiating an energy beam such as a laser on the amorphous silicon film to melt the amorphous silicon film and recrystallize it. And

【0014】さらに、前記多結晶シリコン薄膜は、非晶
質シリコン膜にYAGレーザの第2高調波パルスレー
ザ、いわゆるYAG2ωレーザを用いて非晶質シリコン
膜を溶融し、再結晶化する工程により形成されたことを
特徴とする。
Further, the polycrystalline silicon thin film is formed by a process of melting and recrystallizing the amorphous silicon film by using a second harmonic pulse laser of YAG laser, so-called YAG2ω laser, on the amorphous silicon film. It is characterized by being done.

【発明の実施の形態】実施の形態1.以下に、本発明の
実施の形態1について図を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. Embodiment 1 of the present invention will be described below with reference to the drawings.

【0015】図1は本発明の実施の形態1を示す概略工
程図である。すなわち、同図は、半導体薄膜の製造方法
を表す。
FIG. 1 is a schematic process diagram showing the first embodiment of the present invention. That is, this figure shows a method for manufacturing a semiconductor thin film.

【0016】まず、図1(a)に示したように、ガラス
基板、好ましくはガラス基板上に窒化シリコンや酸化シ
リコン膜を形成した絶縁性基板101の上に多結晶シリ
コン薄膜102が形成される。このシリコン薄膜102
は、絶縁性基板101上にアモルファス(非晶質)また
は多結晶状などの非単結晶シリコン薄膜を堆積し、エキ
シマレーザアニールによって溶融結晶化させることによ
り形成することができる。このようにして形成した多結
晶化したシリコン薄膜102は、通常、粒界三重点に大
きな突起Pが形成された表面モフォロジを呈する。
First, as shown in FIG. 1A, a polycrystalline silicon thin film 102 is formed on a glass substrate, preferably an insulating substrate 101 having a silicon nitride or silicon oxide film formed on the glass substrate. . This silicon thin film 102
Can be formed by depositing a non-single-crystal silicon thin film such as amorphous or polycrystalline on the insulating substrate 101 and melting and crystallizing it by excimer laser annealing. The polycrystallized silicon thin film 102 thus formed usually exhibits a surface morphology in which large protrusions P are formed at the grain boundary triple points.

【0017】次に、図1(b)に示したように、この多
結晶シリコン薄膜102の表面にガスクラスタビームを
照射し、エッチングする。同図においては、アルゴンガ
スのクラスタビームを照射した状態を例示した。この他
にも、例えば、ヘリウムやネオンなどの希ガス、窒素、
酸素ガスなどのクラスタビームを照射しても良い。
Next, as shown in FIG. 1B, the surface of the polycrystalline silicon thin film 102 is irradiated with a gas cluster beam and etched. In the figure, a state where a cluster beam of argon gas is irradiated is illustrated. In addition to this, for example, noble gases such as helium and neon, nitrogen,
A cluster beam such as oxygen gas may be irradiated.

【0018】従来、これらのガスクラスタビームは金や
ダイヤモンドフィルムなどの加工に用いられており、シ
リコンの加工には当業者の間では用いられていない。こ
れは、シリコンに対するエッチング速度が非常に低いか
らである。通常シリコンの加工に通常用いられているガ
スクラスタビームは、エッチング速度を高めるために、
六フッ化硫黄を用いており、フッ素とシリコンの化学反
応でエッチング作用を促進して、化学エッチングにより
エッチング速度を高めている。
Conventionally, these gas cluster beams have been used for processing gold or diamond film, and have not been used by those skilled in the art for processing silicon. This is because the etching rate for silicon is very low. The gas cluster beam that is usually used for processing silicon is used to increase the etching rate.
It uses sulfur hexafluoride, which promotes the etching action by the chemical reaction of fluorine and silicon, and increases the etching rate by chemical etching.

【0019】これに対して、本発明者は、従来はシリコ
ンのエッチングには用いられなかったこれらのガスもク
ラスタビームを照射することにより、多結晶シリコン薄
膜102の突起が優先的にエッチングされ、図1(c)
に示すように多結晶シリコン薄膜102の表面が平坦化
されるという特異な現象を見出した。
On the other hand, the inventors of the present invention preferentially etch the projections of the polycrystalline silicon thin film 102 by irradiating these gases, which have not been conventionally used for etching silicon, with the cluster beam, Figure 1 (c)
As shown in FIG. 5, a unique phenomenon was found that the surface of the polycrystalline silicon thin film 102 was flattened.

【0020】図2は、ガスクラスタビームの生成過程を
示す概念図である。ここでは、一例としてアルゴンガス
の場合を示す。アルゴンガス11はノズル12を介して
真空中へ断熱膨張し、アルゴン原子が数千個集まったガ
スクラスタ13を形成する。このガスクラスタ13はイ
オナイザ14により電荷を与えられ、電極15の電界に
より加速された後、プロセスチャンバ16に打ち込まれ
て、多結晶シリコン102の表面に照射され、多結晶シ
リコン102の表面が平坦化される。その後、図示しな
いゲート絶縁膜、ゲート電極、層間絶縁膜やソース・ド
レイン電極を形成し、多結晶シリコン半導体が形成され
る。
FIG. 2 is a conceptual diagram showing a process of producing a gas cluster beam. Here, the case of argon gas is shown as an example. The argon gas 11 adiabatically expands into a vacuum through the nozzle 12 to form a gas cluster 13 in which thousands of argon atoms are collected. The gas clusters 13 are charged by the ionizer 14, accelerated by the electric field of the electrode 15, and then driven into the process chamber 16 to irradiate the surface of the polycrystalline silicon 102 to flatten the surface of the polycrystalline silicon 102. To be done. After that, a gate insulating film, a gate electrode, an interlayer insulating film and source / drain electrodes (not shown) are formed to form a polycrystalline silicon semiconductor.

【0021】図3は、多結晶シリコン表面が加工される
現象を説明する概念図である。プロセスチャンバに打ち
込まれたアルゴンガスクラスタが多結晶シリコン表面に
衝突すると、その衝撃によりガスクラスタとシリコンと
の相互作用により、シリコンがエッチングされる。この
相互作用は物理的にシリコン表面を物理的に破壊するの
みであって、化学的な相互作用を生じない。このため、
多結晶シリコンの平坦な部分はほとんど破壊されること
なく、突起部Pのように応力が集中する部分のみが破壊
される。
FIG. 3 is a conceptual diagram for explaining the phenomenon that the surface of polycrystalline silicon is processed. When the argon gas clusters bombarded in the process chamber collide with the polycrystalline silicon surface, the impact etches the silicon due to the interaction between the gas clusters and the silicon. This interaction only physically destroys the silicon surface and does not cause chemical interaction. For this reason,
The flat portion of the polycrystalline silicon is hardly broken, and only the portion where the stress is concentrated, such as the protrusion P, is broken.

【0022】一方、六フッ化硫黄などのシリコンを化学
的にエッチングするようなガスクラスタを用いた場合に
は、上述した物理的な相互作用だけではなく、シリコン
とフッ素間の化学的な相互作用によりシリコンをエッチ
ングするため、シリコンのエッチング速度は極めて高い
が、シリコンの突起部Pのみならず、平坦部もエッチン
グして、いわゆる膜減りを発生させ、結晶性の良い、す
なわち移動度の高いシリコン表面部をもエッチングより
消失せしめる。
On the other hand, when a gas cluster such as sulfur hexafluoride that chemically etches silicon is used, not only the above-mentioned physical interaction but also the chemical interaction between silicon and fluorine. Since the silicon is etched by the method described above, the etching rate of silicon is extremely high. The surface part is also removed by etching.

【0023】図4は、アルゴンガスクラスタビーム、お
よび六フッ化硫黄ガスクラスタビームを用いた平坦化工
程により平坦化した多結晶シリコン膜を用いたトランジ
スタの電気特性の比較を示す。使用した多結晶シリコン
膜は、 平均膜厚:約50nm、 突起部の高さ:約100nm であり、照射したガスクラスタビームの条件は 加速電圧:20kV ビーム電流:2μA/cm2 クラスタ原子:約2000個 であった。六フッ化硫黄ガスクラスタを用いた場合に
は、エッチング速度は極めて高く、短い時間でシリコン
がエッチングされるため、多結晶シリコン膜上に形成し
た絶縁膜の耐電圧は短時間の平坦化処理で向上する。一
方、多結晶シリコン膜の平坦部も同時にエッチングされ
るため、結晶性の良い表面部分も消失して、多結晶シリ
コン膜の電子移動度は非常に低下する。したがって、ト
ランジスタとしての性能は非常に低かった。アルゴンガ
スクラスタを用いて平坦化した場合は、耐電圧を向上さ
れるための平坦化に要する時間が比較的長い。これゆえ
シリコンの加工には用いられなかったが、この平坦化プ
ロセスでは、耐電圧が十分に向上するまで平坦化しても
トランジスタの電子移動度は少々低下するのみで、比較
的高い電子移動度と耐電圧のトランジスタとして不可欠
な性能の両立が実現できることが見出された。
FIG. 4 shows a comparison of electrical characteristics of a transistor using a polycrystalline silicon film planarized by a planarization process using an argon gas cluster beam and a sulfur hexafluoride gas cluster beam. The polycrystalline silicon film used has an average film thickness of about 50 nm and a protrusion height of about 100 nm, and the conditions of the irradiated gas cluster beam are acceleration voltage: 20 kV, beam current: 2 μA / cm 2 cluster atom: about 2000. It was an individual. When sulfur hexafluoride gas clusters are used, the etching rate is extremely high and silicon is etched in a short time, so the withstand voltage of the insulating film formed on the polycrystalline silicon film can be reduced by a flattening process in a short time. improves. On the other hand, since the flat portion of the polycrystalline silicon film is also etched at the same time, the surface portion having good crystallinity disappears, and the electron mobility of the polycrystalline silicon film is extremely lowered. Therefore, the performance as a transistor was very low. When flattening using an argon gas cluster, the time required for flattening to improve the withstand voltage is relatively long. Therefore, it was not used for the processing of silicon, but in this planarization process, the electron mobility of the transistor is only slightly lowered even if it is planarized until the withstand voltage is sufficiently improved, and the electron mobility is relatively high. It has been found that it is possible to achieve both of the performances that are essential for a withstand voltage transistor.

【0024】また、アルゴンガスの代わりにヘリウムガ
ス、ネオンガス、窒素ガスでも同様の手法でガスクラス
タビームを生成し、多結晶シリコン膜に照射したとこ
ろ、加速電圧、ビーム電流の最適化により、アルゴンガ
スクラスタビームによる平坦化処理と同じ、移動度を低
下させず絶縁膜の耐電圧が向上することを確認した。
Further, when a gas cluster beam was generated by a similar method using helium gas, neon gas, or nitrogen gas instead of argon gas, and the polycrystalline silicon film was irradiated, the argon gas was optimized by accelerating voltage and beam current. It was confirmed that the withstand voltage of the insulating film was improved without lowering the mobility, which is the same as the planarization treatment by the cluster beam.

【0025】実施の形態2.図5は、本発明の実施の形
態2を示す概略工程図である。すなわち、同図は実施の
形態2に係わる半導体薄膜の製造方法を示す。
Embodiment 2. FIG. 5 is a schematic process diagram showing the second embodiment of the present invention. That is, this figure shows a method of manufacturing a semiconductor thin film according to the second embodiment.

【0026】ガスクラスタビームとして酸素ガスを用い
た場合の多結晶シリコン膜の平坦化工程を示す。この場
合、図5(a)のように突起部をもつ多結晶シリコン膜
102に対して、図5(b)に示すように酸素ガスクラ
スタビームを照射した。このとき、酸素ガスクラスタと
シリコンの物理的な相互作用により、図5(c)のよう
に多結晶シリコン膜が平坦化されたが、同時に多結晶シ
リコン膜102の極く表層に酸素と反応して生じた酸化
珪素膜151が形成された。この酸化珪素膜151は図
5(d)のように、フッ酸によるウェットエッチングに
より簡単除去することができ、酸化珪素膜を除去して露
出した多結晶シリコン膜102の表面はFTIR(Fo
urier Transfer Infrared)計
測によって、ガスクラスタの衝突による物理的なダメー
ジが全く存在しないことを見出した。
A step of flattening the polycrystalline silicon film when oxygen gas is used as the gas cluster beam will be described. In this case, the polycrystalline silicon film 102 having the protrusions as shown in FIG. 5A was irradiated with the oxygen gas cluster beam as shown in FIG. 5B. At this time, due to the physical interaction between the oxygen gas cluster and silicon, the polycrystalline silicon film was flattened as shown in FIG. 5C, but at the same time, the very surface layer of the polycrystalline silicon film 102 reacted with oxygen. As a result, a silicon oxide film 151 was formed. The silicon oxide film 151 can be easily removed by wet etching with hydrofluoric acid as shown in FIG. 5D, and the surface of the polycrystalline silicon film 102 exposed by removing the silicon oxide film is FTIR (Fo
By urier Transfer Infrared) measurement, it was found that there was no physical damage due to collision of gas clusters.

【0027】実施の形態3.図6は、本発明の実施の形
態3を示す概略工程図である。
Embodiment 3. 6A to 6C are schematic process diagrams showing a third embodiment of the present invention.

【0028】図6において、ガラス基板、好ましくはガ
ラス基板上に窒化シリコンや酸化シリコン膜を形成した
絶縁性基板101の上に多結晶シリコン薄膜112が形
成されるが、このシリコン薄膜112は、絶縁性基板1
01上にアモルファス(非晶質)または多結晶状などの
非単結晶シリコン薄膜111を堆積したもので、図6
(a)に示すようにこの非単結晶シリコン薄膜111に
はYAG2ωパルスレーザビームを照射して溶融結晶化
させた。その後、YAG2ωパルスレーザアニールで形
成した多結晶シリコン膜112を、図6(b)乃至図
(d)に示すようにアルゴンガスクラスタビームにより
平坦化処理を行い、平坦性の高い多結晶シリコン薄膜1
12とした。
In FIG. 6, a polycrystalline silicon thin film 112 is formed on a glass substrate, preferably an insulating substrate 101 having a silicon nitride or silicon oxide film formed on the glass substrate. Substrate 1
In FIG. 6, a non-single-crystal silicon thin film 111 such as amorphous or polycrystal is deposited on 01.
As shown in (a), this non-single crystal silicon thin film 111 was irradiated with a YAG2ω pulse laser beam to be melted and crystallized. Thereafter, the polycrystalline silicon film 112 formed by the YAG 2ω pulse laser annealing is subjected to a flattening treatment by an argon gas cluster beam as shown in FIGS. 6B to 6D, and the polycrystalline silicon thin film 1 having high flatness is obtained.
It was set to 12.

【0029】図7は、YAG2ωパルスレーザアニール
で形成した多結晶シリコン膜112をアルゴンガスクラ
スタビームにより平坦化した後に形成したトランジスタ
の電気特性を、エキシマレーザアニールで形成した多結
晶シリコン膜102をアルゴンガスクラスタビームによ
り平坦化した後に形成したトランジスタと比較して示
す。エキシマレーザアニールで形成した多結晶シリコン
膜102を用いた場合には、トランジスタの電子移動度
は少々低下したが、YAG2ωパルスレーザアニールで
形成した多結晶シリコン膜112を用いた場合には、電
子移動度の低下は全く見られず、耐電圧はエキシマレー
ザアニールで形成した多結晶シリコン膜102を用いた
場合と比べて同等の性能を示すことを見出した。
FIG. 7 shows the electrical characteristics of a transistor formed by flattening the polycrystalline silicon film 112 formed by YAG2ω pulse laser annealing with an argon gas cluster beam, and comparing the polycrystalline silicon film 102 formed by excimer laser annealing with argon. It is shown in comparison with a transistor formed after being flattened by a gas cluster beam. When the polycrystalline silicon film 102 formed by the excimer laser annealing is used, the electron mobility of the transistor is slightly lowered, but when the polycrystalline silicon film 112 formed by the YAG2ω pulse laser annealing is used, the electron transfer is reduced. It was found that no decrease in the degree was observed, and the withstand voltage exhibited the same performance as in the case of using the polycrystalline silicon film 102 formed by the excimer laser annealing.

【0030】ここで、エキシマレーザアニールとYAG
2ωレーザアニールにおける多結晶シリコン膜の形成メ
カニズムを比較する。図8は、非晶質シリコンの各レー
ザ波長に対する吸収率を示したものである。エキシマレ
ーザに対する非晶質シリコンの吸収係数は非常に高く、
非晶質シリコン膜に照射されたエキシマレーザ光は表層
20nm程度でほぼ吸収され、まず非晶質シリコン表層
部分の温度が上昇する。このため非晶質シリコンの表層
から順次溶融しつつ、熱伝導を介してより深い層を溶融
していく。したがって、シリコン膜中には表面が高く、
底面が低いという熱勾配が生じる。再結晶化時には、温
度の低い部分から固化していくため、結晶は底面から表
面方向に成長していく。一方、YAG2ωレーザの場合
には、YAG2ωレーザ光に対する非晶質シリコンの吸
収係数が小さく、約50nmの厚さ程度の非晶質シリコ
ン全体で吸収され、その温度は深さ方向に均一となる。
このため、シリコン表面から底面に至る全体がほぼ同時
に溶融し、再結晶化も底面から表面方向に生じず、むし
ろレーザビーム端部のレーザ照射エネルギーが低く、相
対的に温度が低い部分から、表面に平行な方向、いわゆ
るラテラル方向に結晶成長が生じると考えられる。すな
わち、結晶の性質が深さ方向に変化しない多結晶シリコ
ン膜が形成される。
Here, excimer laser annealing and YAG
The formation mechanism of a polycrystalline silicon film in 2ω laser annealing is compared. FIG. 8 shows the absorptance of amorphous silicon for each laser wavelength. The absorption coefficient of amorphous silicon for excimer laser is very high,
The excimer laser light with which the amorphous silicon film is irradiated is almost absorbed by the surface layer of about 20 nm, and the temperature of the amorphous silicon surface layer portion first rises. Therefore, the deeper layer is melted through the heat conduction while melting from the surface layer of the amorphous silicon sequentially. Therefore, the surface is high in the silicon film,
A thermal gradient of low bottom occurs. At the time of recrystallization, solidification starts from the low temperature portion, so the crystal grows from the bottom surface toward the surface. On the other hand, in the case of the YAG2ω laser, the absorption coefficient of the amorphous silicon for the YAG2ω laser light is small, the amorphous silicon is absorbed by the entire amorphous silicon having a thickness of about 50 nm, and the temperature becomes uniform in the depth direction.
Therefore, the entire surface from the silicon surface to the bottom surface melts almost at the same time, and recrystallization does not occur in the surface direction from the bottom surface. Rather, the laser irradiation energy at the end of the laser beam is low, and the temperature is relatively low. It is considered that crystal growth occurs in the direction parallel to the so-called lateral direction. That is, a polycrystalline silicon film in which the crystal properties do not change in the depth direction is formed.

【0031】このように、YAG2ωレーザアニールに
より結晶化する工程で形成された多結晶シリコン膜11
2においては、アルゴンガスクラスタビームを用いた平
坦化工程によって、多結晶シリコン膜112の突起を除
去する際に、平坦部の多結晶シリコン膜112を少々除
去しても、トランジスタの電子移動度が劣化しないこと
がはじめて明らかと成った。
As described above, the polycrystalline silicon film 11 formed in the step of crystallizing by the YAG2ω laser annealing.
In No. 2, when the projections of the polycrystalline silicon film 112 are removed by the flattening process using an argon gas cluster beam, even if the polycrystalline silicon film 112 in the flat portion is slightly removed, the electron mobility of the transistor is reduced. It became clear for the first time that it did not deteriorate.

【0032】また、YAG2ωレーザアニールを用いて
形成した多結晶シリコン膜112に対して、ヘリウム、
ネオン、窒素ガスクラスタビームによる平坦化工程を施
しても、アルゴンガスクラスタビームによる平坦化工程
と同様な結果が得られることはいうまでもない。
For the polycrystalline silicon film 112 formed by YAG2ω laser annealing, helium,
It goes without saying that even if the flattening step using the neon gas and nitrogen gas cluster beams is performed, the same result as the flattening step using the argon gas cluster beam can be obtained.

【0033】さらに、YAG2ωレーザアニールを用い
て形成した多結晶シリコン膜112に対して、酸素ガス
クラスタビームによる平坦化と、多結晶シリコン膜11
2の表面に形成された酸化膜の除去を含む工程を施すこ
とにより、ガスクラスタビームによる物理的ダメージを
全く受けない多結晶シリコン膜が得られる。
Further, the polycrystalline silicon film 112 formed by YAG2ω laser annealing is flattened by an oxygen gas cluster beam, and the polycrystalline silicon film 11 is formed.
By performing the process including the removal of the oxide film formed on the second surface, a polycrystalline silicon film that is not physically damaged by the gas cluster beam can be obtained.

【0034】なお、本実施の形態3ではエネルギービー
ムとして、波長532nmのYAG2ωレーザアニール
を用いたが、非晶質シリコン膜のほぼ全体で吸収され、
かつ吸収率も比較的高い、波長400nmから600n
mのエネルギービームであれば同様の効果を奏する。
In the third embodiment, YAG2ω laser annealing with a wavelength of 532 nm is used as the energy beam, but it is absorbed by almost the entire amorphous silicon film.
And the absorption rate is relatively high, wavelength 400nm to 600n
If the energy beam is m, the same effect can be obtained.

【0035】[0035]

【発明の効果】以上、本発明によれば、多結晶シリコン
薄膜にガスクラスタビームを照射して、多結晶シリコン
膜表面の突起部を選択的除去し、表面を平坦化すること
ができるので、耐電圧が高く、かつ移動度の低下が少な
い高性能トランジスタを実現することができる。
As described above, according to the present invention, the polycrystalline silicon thin film can be irradiated with a gas cluster beam to selectively remove the protrusions on the surface of the polycrystalline silicon film, thereby flattening the surface. It is possible to realize a high-performance transistor having a high withstand voltage and a small decrease in mobility.

【0036】また、多結晶シリコン薄膜を酸素ガスクラ
スタビームにより、その突起部を選択的に除去したの
ち、多結晶シリコン膜表面の酸化膜を除去したので、移
動度がさらに高い高性能トランジスタを実現することが
できる。
Further, since the projections of the polycrystalline silicon thin film are selectively removed by the oxygen gas cluster beam and then the oxide film on the surface of the polycrystalline silicon film is removed, a high-performance transistor having higher mobility is realized. can do.

【0037】さらに、多結晶シリコン薄膜を非晶質シリ
コン膜にYAGレーザの第2高調波パルスレーザを照射
することにより膜厚方向に均一な結晶を形成し、かつそ
の多結晶シリコン膜にガスクラスタビームを照射して、
多結晶シリコン膜表面の突起部を選択的に除去して表面
を平坦化したので、平坦化しても結晶性がよいため移動
度が高く、また耐電圧が高い高性能トランジスタを実現
することができる。
Further, a polycrystalline silicon thin film is irradiated on the amorphous silicon film with a second harmonic pulse laser of a YAG laser to form a uniform crystal in the film thickness direction, and a gas cluster is formed on the polycrystalline silicon film. Irradiate the beam,
Since the projections on the surface of the polycrystalline silicon film are selectively removed to flatten the surface, a high-performance transistor with high mobility and high withstand voltage can be realized because the crystallinity is good even when flattened. .

【0038】また、本発明によれば、多結晶シリコン薄
膜の突起を容易かつ確実に除去して平坦化することがで
き、高性能の液晶表示装置、EL表示装置などの各種応
用製品を絶縁破壊による点欠陥などを抑制して、安定し
て製造することができる点で産業上のメリットは多大で
ある。
Further, according to the present invention, the projections of the polycrystalline silicon thin film can be easily and surely removed and flattened, and various applied products such as high-performance liquid crystal display devices and EL display devices are subjected to dielectric breakdown. This is a great industrial advantage in that stable manufacturing is possible by suppressing point defects and the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態1に係わる多結晶シリコ
ン半導体の製造方法を示す概略工程図である。
FIG. 1 is a schematic process diagram showing a method for manufacturing a polycrystalline silicon semiconductor according to a first embodiment of the present invention.

【図2】 本発明の実施の形態1に係わる多結晶シリコ
ン半導体の製造方法に用いるガスクラスタビームの生成
過程を示す概念図である。
FIG. 2 is a conceptual diagram showing a process of generating a gas cluster beam used in the method for manufacturing a polycrystalline silicon semiconductor according to the first embodiment of the present invention.

【図3】 本発明の実施の形態1に係わる多結晶シリコ
ン半導体の製造方法における多結晶シリコン表面の加工
現象を説明する概念図である。
FIG. 3 is a conceptual diagram illustrating a processing phenomenon of a polycrystalline silicon surface in the method for manufacturing a polycrystalline silicon semiconductor according to the first embodiment of the present invention.

【図4】 本発明の実施の形態1に係わる多結晶シリコ
ン半導体の製造方法により形成したトランジスタの電気
特性図である。
FIG. 4 is an electrical characteristic diagram of a transistor formed by the method for manufacturing a polycrystalline silicon semiconductor according to the first embodiment of the present invention.

【図5】 本発明の実施の形態2に係わる多結晶シリコ
ン半導体の製造方法を示す概略工程図である。
FIG. 5 is a schematic process diagram showing a method for manufacturing a polycrystalline silicon semiconductor according to a second embodiment of the present invention.

【図6】 本発明の実施の形態3に係わる多結晶シリコ
ン半導体の製造方法を示す概略工程図である。
FIG. 6 is a schematic process diagram showing a method for manufacturing a polycrystalline silicon semiconductor according to a third embodiment of the present invention.

【図7】 本発明の実施の形態3に係わる多結晶シリコ
ン半導体の製造方法により形成したトランジスタの電気
特性図である。
FIG. 7 is an electrical characteristic diagram of a transistor formed by the method for manufacturing a polycrystalline silicon semiconductor according to the third embodiment of the present invention.

【図8】 本発明の多結晶シリコン半導体の製造方法に
係わる非晶質シリコンの各レーザ波長に対する吸収率を
示す特性図である。
FIG. 8 is a characteristic diagram showing absorptance for each laser wavelength of amorphous silicon according to the method for producing a polycrystalline silicon semiconductor of the present invention.

【図9】 従来の多結晶シリコン半導体の製造方法を示
す概略工程図である。
FIG. 9 is a schematic process diagram showing a conventional method for manufacturing a polycrystalline silicon semiconductor.

【符号の説明】[Explanation of symbols]

13 アルゴンガスクラスタ、 102 多結晶シリコ
ン膜、 111 非晶質シリコン薄膜、 112 YA
G2ωレーザにより結晶化した多結晶シリコン膜、 1
51 酸化膜。
13 Argon gas cluster, 102 polycrystalline silicon film, 111 amorphous silicon thin film, 112 YA
Polycrystalline silicon film crystallized by G2ω laser, 1
51 Oxide film.

フロントページの続き (72)発明者 小川 哲也 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F052 AA02 BB02 BB03 BB07 CA08 DA01 DA02 EA15 EA16 JA01 5F110 AA18 DD02 DD13 DD14 GG02 GG13 GG25 PP03 PP04 PP38 QQ19 Continued front page    (72) Inventor Tetsuya Ogawa             2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo             Inside Ryo Electric Co., Ltd. F-term (reference) 5F052 AA02 BB02 BB03 BB07 CA08                       DA01 DA02 EA15 EA16 JA01                 5F110 AA18 DD02 DD13 DD14 GG02                       GG13 GG25 PP03 PP04 PP38                       QQ19

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 多結晶シリコン薄膜にアルゴン、ヘリウ
ム、ネオン、窒素の単体ガス、およびそれらを混合した
ガスクラスタビームを照射する工程を備えたことを特徴
とする多結晶シリコン半導体薄膜の製造方法。
1. A method for producing a polycrystalline silicon semiconductor thin film, which comprises a step of irradiating a polycrystalline silicon thin film with a single gas of argon, helium, neon, and nitrogen, and a gas cluster beam which is a mixture thereof.
【請求項2】 多結晶シリコン薄膜に酸素ガスクラスタ
ビームを照射する工程と、前記多結晶シリコン薄膜の表
面に形成した酸化物を除去する工程とを備えたことを特
徴とする多結晶シリコン半導体薄膜の製造方法。
2. A polycrystalline silicon semiconductor thin film, comprising: a step of irradiating the polycrystalline silicon thin film with an oxygen gas cluster beam; and a step of removing an oxide formed on the surface of the polycrystalline silicon thin film. Manufacturing method.
【請求項3】 前記多結晶シリコン薄膜は、非晶質シリ
コン薄膜にエネルギービームを照射して形成されたこと
を特徴とする請求項1または2記載の多結晶シリコン半
導体薄膜の製造方法。
3. The method for producing a polycrystalline silicon semiconductor thin film according to claim 1, wherein the polycrystalline silicon thin film is formed by irradiating an amorphous silicon thin film with an energy beam.
【請求項4】 前記エネルギービームは、YAGレーザ
の第2高調波であることを特徴とする請求項3記載の多
結晶シリコン半導体薄膜の製造方法。
4. The method for manufacturing a polycrystalline silicon semiconductor thin film according to claim 3, wherein the energy beam is a second harmonic of a YAG laser.
JP2002010941A 2002-01-21 2002-01-21 Method of manufacturing polycrystalline silicon semiconductor thin film Pending JP2003218028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002010941A JP2003218028A (en) 2002-01-21 2002-01-21 Method of manufacturing polycrystalline silicon semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002010941A JP2003218028A (en) 2002-01-21 2002-01-21 Method of manufacturing polycrystalline silicon semiconductor thin film

Publications (1)

Publication Number Publication Date
JP2003218028A true JP2003218028A (en) 2003-07-31

Family

ID=27648536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002010941A Pending JP2003218028A (en) 2002-01-21 2002-01-21 Method of manufacturing polycrystalline silicon semiconductor thin film

Country Status (1)

Country Link
JP (1) JP2003218028A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175211A (en) * 2003-12-11 2005-06-30 Sharp Corp Process and equipment for producing semiconductor film
WO2011102279A1 (en) * 2010-02-19 2011-08-25 東京エレクトロン株式会社 Substrate cleaning method and substrate cleaning device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175211A (en) * 2003-12-11 2005-06-30 Sharp Corp Process and equipment for producing semiconductor film
WO2011102279A1 (en) * 2010-02-19 2011-08-25 東京エレクトロン株式会社 Substrate cleaning method and substrate cleaning device
US9209010B2 (en) 2010-02-19 2015-12-08 Tokyo Electron Limited Substrate cleaning method and substrate cleaning device

Similar Documents

Publication Publication Date Title
US6521492B2 (en) Thin-film semiconductor device fabrication method
JPH04133313A (en) Manufacture of semiconductor
JPH08148428A (en) Laser treating method for semiconductor device
US20060043072A1 (en) Method for planarizing polysilicon
JP4209638B2 (en) Method for manufacturing semiconductor device
JP2652267B2 (en) Insulated gate type semiconductor device
JP4919546B2 (en) Method for forming polycrystalline silicon film
JPH09213630A (en) Method for manufacturing semiconductor device
JP2006024735A (en) Method for crystallizing semiconductor film, and method for manufacturing display
JP2003218028A (en) Method of manufacturing polycrystalline silicon semiconductor thin film
JPH11354801A (en) Manufacture of polycrystalline semiconductor
JP4987198B2 (en) Method for manufacturing polycrystalline silicon thin film transistor
JPH04152640A (en) Manufacture of insulated-gate type semiconductor device
JP2001210828A (en) Manufacturing method of thin-film semiconductor device
KR100469503B1 (en) How to crystallize amorphous film
JP4200530B2 (en) Thin film transistor manufacturing method
JP3308512B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JP2001223359A (en) Method of manufacturing thin film semiconductor device
JP2000286211A (en) Method for manufacturing thin-film semiconductor device
JPH06260643A (en) Thin-film transistor
JPH1174198A (en) Semiconductor thin film, manufacture thereof, and thin-film semiconductor device
JP3315190B2 (en) Method for manufacturing thin film transistor
JP2006191125A (en) Manufacturing method for soi wafer
JP4281753B2 (en) Method for manufacturing thin film semiconductor device
JPH11186552A (en) Manufacture of thin-film transistor

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20040709

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A621 Written request for application examination

Effective date: 20041214

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A02 Decision of refusal

Effective date: 20071002

Free format text: JAPANESE INTERMEDIATE CODE: A02