JP2003215060A - Pattern inspection method and inspection apparatus - Google Patents
Pattern inspection method and inspection apparatusInfo
- Publication number
- JP2003215060A JP2003215060A JP2002013359A JP2002013359A JP2003215060A JP 2003215060 A JP2003215060 A JP 2003215060A JP 2002013359 A JP2002013359 A JP 2002013359A JP 2002013359 A JP2002013359 A JP 2002013359A JP 2003215060 A JP2003215060 A JP 2003215060A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pattern
- defect
- recipe
- gray level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、本来同一パターン
であるべきパターン同士を比較して不一致部を欠陥とし
て判定することにより、パターンの欠陥を検出するパタ
ーン検査方法及び検査装置に関し、特に半導体ウエハ、
フォトマスク、液晶表示パネルなどにおける繰返しパタ
ーンの欠陥検出のための検査方法及び検査装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern inspection method and an inspection apparatus for detecting a pattern defect by comparing patterns that should originally be the same pattern and determining a mismatched portion as a defect, and more particularly to a semiconductor wafer. ,
The present invention relates to an inspection method and an inspection apparatus for detecting a defect of a repetitive pattern in a photomask, a liquid crystal display panel or the like.
【０００２】[0002]
【従来の技術】半導体ウエハ、半導体メモリ用フォトマ
スク、液晶表示パネルなどにおいては、所定のパターン
が繰返し形成される。そこで、このパターンの光学像を
捕らえ、隣接するパターン同士を比較することによりパ
ターンの欠陥を検出する半導体ウエハあるいはフォトマ
スクの外観検査装置として広く使用されている。比較の
結果、２つのパターン間に差異がなければ欠陥のないパ
ターンであり、差異があればいずれか一方のパターンに
欠陥が存在すると判定する。以下の説明では、半導体ウ
エハ上に形成されたパターンの欠陥を検査する半導体ウ
エハ用外観検査装置を例として説明する。しかし、本発
明はこれに限定されるものではなく、半導体メモリ用フ
ォトマスクや液晶表示パネルなどの外観検査装置にも適
用可能であり、更に本来同一であるべきパターン同士を
比較して欠陥を検査する構成であれば、どのようなもの
にも適用可能である。2. Description of the Related Art A predetermined pattern is repeatedly formed on a semiconductor wafer, a semiconductor memory photomask, a liquid crystal display panel and the like. Therefore, it is widely used as a visual inspection apparatus for semiconductor wafers or photomasks, which captures an optical image of this pattern and compares adjacent patterns to detect pattern defects. As a result of the comparison, if there is no difference between the two patterns, it is determined that there is no defect, and if there is a difference, it is determined that one of the patterns has a defect. In the following description, a semiconductor wafer appearance inspection apparatus that inspects for defects in a pattern formed on a semiconductor wafer will be described as an example. However, the present invention is not limited to this, and is also applicable to appearance inspection devices such as photomasks for semiconductor memories and liquid crystal display panels, and further inspects defects by comparing patterns that should originally be the same. Any configuration can be applied as long as it has a configuration.
【０００３】半導体装置の製造は非常に多数の工程から
なっており、最終及び途中の工程での欠陥の発生具合を
検査して製造工程にフィードバックすることが歩留まり
向上の上からも重要であり、このような欠陥を検出する
ために外観検査装置が広く使用されている。図１は、半
導体ウエハ用外観検査装置の概略構成を示す図である。
半導体ウエハ用外観検査装置は、図１に示すように、半
導体ウエハ１の表面の画像信号を生成する画像生成部１
０と、画像信号をデジタル変換して同一パターン同士を
比較して欠陥の可能性がある部分（欠陥候補）を検出す
る欠陥検出部２０とで構成される。Manufacturing of a semiconductor device comprises a large number of steps, and it is important to improve the yield by inspecting the occurrence of defects in the final and intermediate steps and feeding them back to the manufacturing step. A visual inspection apparatus is widely used to detect such defects. FIG. 1 is a diagram showing a schematic configuration of a semiconductor wafer appearance inspection apparatus.
As shown in FIG. 1, a semiconductor wafer appearance inspection apparatus includes an image generation unit 1 that generates an image signal of the surface of a semiconductor wafer 1.
0, and the defect detection unit 20 that digitally converts the image signal and compares the same patterns to detect a portion (defect candidate) having a possibility of a defect.
【０００４】画像生成部１０では、Ｘ方向及びＹ方向に
自在に移動可能な高精度のステージ１１上にウエハチャ
ック１２が取り付けられ、半導体ウエハ１はウエハチャ
ック１２上に真空吸着される。ウエハチャック１２は、
ステージ１１に対して回転及び傾きの調整が可能になっ
ている。光源１３から出た照明光はビームスプリッタ１
４で下方に折り曲げられ、チューブレンズ１５と対物レ
ンズ１６を通して半導体ウエハ１の表面を均一に照明す
る。半導体ウエハ１の表面で反射された光は、再度対物
レンズ１６、チューブレンズ１５、ビームスプリッタ１
４を通って撮像装置１７の撮像面に投影される。撮像装
置１７は、投影された半導体ウエハ１９の表面の光学像
を電気的な画像信号に変換する。撮像装置１７として
は、２次元ＣＣＤ素子を使用したＴＶカメラなどを使用
することも可能であるが、高精細の画像信号を得るため
１次元ＣＣＤなどのラインセンサやＴＤＩセンサを使用
し、ステージ１１により半導体ウエハ１を相対移動して
（走査して）画像を捕らえることが多い。従って、半導
体ウエハ１をパターンの繰返し配列方向に移動しながら
ラインセンサで光学像を捕らえると、所定の周期でパタ
ーンの同一部分の画像信号が生成されることになる。In the image generating section 10, a wafer chuck 12 is mounted on a highly accurate stage 11 which can move freely in the X and Y directions, and the semiconductor wafer 1 is vacuum-sucked on the wafer chuck 12. The wafer chuck 12 is
The rotation and the tilt of the stage 11 can be adjusted. The illumination light emitted from the light source 13 is the beam splitter 1
The surface of the semiconductor wafer 1 is uniformly illuminated through the tube lens 15 and the objective lens 16 by being bent downward at 4. The light reflected on the surface of the semiconductor wafer 1 again receives the objective lens 16, the tube lens 15, and the beam splitter 1.
It is projected on the image pickup surface of the image pickup device 17 through the image pickup device 4. The imaging device 17 converts the projected optical image of the surface of the semiconductor wafer 19 into an electrical image signal. Although it is possible to use a TV camera or the like that uses a two-dimensional CCD element as the imaging device 17, a line sensor such as a one-dimensional CCD or a TDI sensor is used to obtain a high-definition image signal, and the stage 11 is used. In many cases, the semiconductor wafer 1 is relatively moved (scanned) to capture an image. Therefore, when the semiconductor wafer 1 is moved in the pattern repetitive arrangement direction and an optical image is captured by the line sensor, an image signal of the same portion of the pattern is generated at a predetermined cycle.
【０００５】欠陥検出部２０では、撮像装置１７から出
力された画像信号がアナログ−デジタル変換器（Ａ／
Ｄ）２１で多値のデジタル画像データ（グレイレベル画
像データ）に変換される。デジタル画像データは、直接
差分検出部２３に入力されると共に、画像遅延メモリ２
２で遅延された後直接入力されるデータに同期して差分
検出部２３に入力される。また、これら２つのデジタル
画像データは、画像アライメント部２４にも入力され
る。画像アライメント部２４では２つのデジタル画像デ
ータのオフセット量が算出され、算出されたオフセット
量は差分検出部２３に送られる。差分検出部２３は、こ
のオフセット量に基づいて２つのデジタル画像データの
位置合わせを行った後、２つのデジタル画像データの対
応するピクセルのグレイレベル差を算出して差画像を得
る。欠陥判定部２５は、差画像においてグレイレベル差
をあらかじめ設定された閾値と比較し、欠陥判定閾値
（以下、単に閾値という場合がある。）より大きな部分
は２つのデジタル画像データの差が大きいので欠陥候補
と判定して欠陥情報記憶部２６に送る。欠陥情報記憶部
２６は欠陥候補の位置情報を記憶する。記憶された欠陥
候補の位置情報に基づいて解析が行われる。外観検査装
置の構成については広く知られているので、ここではこ
れ以上の説明を省略する。In the defect detection section 20, the image signal output from the image pickup device 17 is converted into an analog-digital converter (A /
In step D) 21, it is converted into multi-valued digital image data (gray level image data). The digital image data is directly input to the difference detection unit 23 and also the image delay memory 2
After being delayed by 2, the data is input to the difference detection unit 23 in synchronization with the data that is directly input. Further, these two digital image data are also input to the image alignment unit 24. The image alignment unit 24 calculates the offset amount of the two digital image data, and the calculated offset amount is sent to the difference detection unit 23. The difference detection unit 23 aligns the two digital image data based on the offset amount, and then calculates the gray level difference between the corresponding pixels of the two digital image data to obtain a difference image. The defect determination unit 25 compares the gray level difference in the difference image with a preset threshold value, and a portion larger than the defect determination threshold value (hereinafter sometimes simply referred to as a threshold value) has a large difference between the two digital image data. It is determined as a defect candidate and sent to the defect information storage unit 26. The defect information storage unit 26 stores position information of defect candidates. Analysis is performed based on the stored position information of the defect candidates. Since the configuration of the appearance inspection device is widely known, further description is omitted here.
【０００６】なお、差分検出部２３は、半導体ウエハ１
の種類などに応じて適切な欠陥検出が行えるように各種
の画像処理を行う。この画像処理としては、例えば、パ
ターンエッジ部での画像の変化具合を変えるエッジファ
クタ処理や、各画素のグレイレベルを周囲の画素で平均
化するインフィルタ処理がある。パターンエッジ部では
画像のグレイレベルが急激に変化するため、アライメン
ト誤差やパターンの幅の誤差があると、実際には欠陥で
ない場合でも算出したグレイレベル差が大きくなり、多
数の擬似欠陥が検出されることになる。このような擬似
欠陥は実用的には欠陥でなく、多数の擬似欠陥が検出さ
れると後処理や統計処理の上で問題を生じるので、検出
する擬似欠陥はできるだけ少ないことが望ましい。エッ
ジファクタ処理は、このような擬似欠陥の検出を低減す
るために行われ、パターンエッジ部でのグレイレベルの
変化を緩やかにする作用がある。なお、エッジファクタ
処理には、パターンエッジ部でのグレイレベルの変化を
急にする逆処理もある。また、インフィルタ処理は、例
えば、３×３のフィルタを使用して各画素のグレイレベ
ルを周囲の８個の画素のグレイレベルと平均化する処理
であるが、フィルタの大きさは各種あり、例えば、５×
５や３×５のフィルタを使用することも可能である。い
ずれにしろ、差分検出部２３は、各種の処理を行った画
像から差画像を算出する。The difference detector 23 is used for the semiconductor wafer 1
Various types of image processing are performed so that appropriate defect detection can be performed according to the type and the like. Examples of this image processing include edge factor processing that changes the degree of change in the image at the pattern edge portion, and in-filter processing that averages the gray level of each pixel with surrounding pixels. Since the gray level of the image changes abruptly at the pattern edge, if there is an alignment error or an error in the pattern width, the calculated gray level difference becomes large even if it is not a defect, and many pseudo defects are detected. Will be. Such a pseudo defect is not a defect in practical use, and if a large number of pseudo defects are detected, problems occur in post-processing and statistical processing. Therefore, it is desirable to detect as few pseudo defects as possible. The edge factor processing is performed in order to reduce the detection of such pseudo defects, and has an effect of moderately changing the gray level at the pattern edge portion. Note that the edge factor processing also includes reverse processing in which the change in gray level at the pattern edge portion is made abrupt. The in-filter process is a process of averaging the gray level of each pixel with the gray levels of eight surrounding pixels by using, for example, a 3 × 3 filter, but there are various filter sizes. For example, 5x
It is also possible to use a 5 or 3 × 5 filter. In any case, the difference detection unit 23 calculates a difference image from the images subjected to various kinds of processing.
【０００７】図２は、複数の半導体チップ（ダイ）２が
規則的に配列されるように形成された半導体ウエハ１の
図である。外観検査装置で非常に微細なパターンを検査
する場合、撮像装置１７による検出幅は１つのダイの幅
より狭いので、図示のようにある幅で各ダイの同じ部分
を順に走査して検査した後、他の部分を走査して検査す
る。FIG. 2 is a diagram of a semiconductor wafer 1 formed so that a plurality of semiconductor chips (dies) 2 are regularly arranged. When a very fine pattern is inspected by the appearance inspection device, the detection width by the image pickup device 17 is narrower than the width of one die. Therefore, after inspecting the same portion of each die in order with a certain width, the inspection is performed. , Scan and inspect other parts.
【０００８】各ダイのパターンは同一のマスクパターン
を露光したもので同じである。従って、図３の（Ａ）に
示すように、ダイの配列ピッチで同じパターンが繰り返
されるので、隣接したダイの同じ部分を比較する。この
ような比較をダイ−ダイ比較と呼ぶ。欠陥のない場合に
はパターンが一致するが、欠陥がある場合には比較結果
に差異が生じる。しかし、差異が生じた場合、１回の比
較では比較した２つのダイのどちらに欠陥が存在するか
判定できない。そこで、図３の（Ａ）に示すように、各
ダイについて両側のダイと２回の比較を行い、２回の比
較で差異が生じなかった部分は欠陥がなく、２回の比較
とも差異が生じた部分は欠陥であると判定する。このよ
うな２回比較による判定方法をダブルディテクションと
呼んでいる。なお、１回だけの比較による判定をシング
ルディテクションと呼んでいる。The pattern of each die is the same when the same mask pattern is exposed. Therefore, as shown in FIG. 3A, since the same pattern is repeated at the array pitch of the dies, the same portions of the adjacent dies are compared. Such comparison is called die-to-die comparison. If there is no defect, the patterns match, but if there is a defect, the comparison results differ. However, if there is a difference, it is not possible to determine which of the two dies to be compared has a defect in one comparison. Therefore, as shown in FIG. 3A, each die is compared twice with the dies on both sides, and there is no defect in a portion where no difference occurs in the two comparisons. The generated portion is determined to be a defect. The determination method based on such double comparison is called double detection. In addition, the determination based on only one comparison is called single detection.
【０００９】上記のように、半導体ウエハ１を走査して
画像を生成しており、走査幅に相当する画像データが走
査時間に従って順次生成される。従って、ダブルディテ
クションを行う場合には、図３の（Ａ）に示すように、
ダイＡの画像を１繰返し周期遅延させてダイＢの画像と
順次比較し、同様にダイＢの画像を１繰返し周期遅延さ
せてダイＣの画像と順次比較し、ダイＢのダブルディテ
クション処理が終了する。これをダイＣ，Ｄ，…という
具合に繰り返してすべてのダイについてダブルディテク
ション処理を行う。この場合、図１の画像遅延メモリ２
２はダイの繰返し周期に相当する分の遅延を行う。２回
比較の済んだダイの画像データは順次消去することが可
能であり、画像遅延メモリ２２の消去した部分に次のダ
イの画像データを記憶するようにすれば、画像遅延メモ
リ２２は１ダイ分の画像データを記憶できる容量があれ
ばよい。As described above, the semiconductor wafer 1 is scanned to generate an image, and image data corresponding to the scanning width is sequentially generated according to the scanning time. Therefore, when performing double detection, as shown in FIG.
The image of die A is delayed by 1 repetition period and sequentially compared with the image of die B. Similarly, the image of die B is delayed by 1 repetition period and sequentially compared with the image of die C, and the double detection processing of die B is performed. finish. This is repeated in the order of dies C, D, ... And the double detection process is performed for all the dies. In this case, the image delay memory 2 of FIG.
2 performs a delay corresponding to the repetition cycle of the die. The image data of the dies that have been compared twice can be erased one after another. If the image data of the next die is stored in the erased portion of the image delay memory 22, the image delay memory 22 can store one die. It is sufficient if there is a capacity capable of storing minute image data.
【００１０】半導体メモリのメモリセルの配列部分で
は、セルと呼ばれる単位パターンが所定の周期で繰返し
配列される。そのような部分ではセル間で比較を行うこ
とも可能であり、セル−セル比較と呼ばれる。図３の
（Ｂ）はセル−セル比較を示す図であり、セルＰ−Ｓを
ダイ−ダイ比較の場合と同様に順次隣接するセル間でダ
ブルディテクション処理を行う。In a memory cell array portion of a semiconductor memory, unit patterns called cells are repeatedly arrayed at a predetermined cycle. It is also possible to make cell-to-cell comparisons in such parts, which is called cell-cell comparison. FIG. 3B is a diagram showing cell-cell comparison, in which the cell PS is sequentially subjected to double detection processing between adjacent cells as in the case of die-die comparison.
【００１１】外観検査では、比較する２つの画像がまっ
たく同一でアライメント誤差がゼロであれば、２つの画
像のグレイレベル差はゼロであるが、実際には各種の要
因により２つの画像の間に差が生じる上、アライメント
誤差もゼロではないので、グレイレベル差がゼロにはな
らない。例えば、メタル層パターンを形成した後、その
上に透明な誘電体膜を形成した状態で外観検査を行う場
合、誘電体膜を通してメタル層パターンとそれ以外の部
分の画像を捕らえることになるが、誘電体膜の表面とメ
タル層パターンの表面及びそれ以外の部分の表面との間
で光の干渉が生じる。干渉の状態は、外観検査の光源の
波長、誘電体膜の表面とメタル層表面と距離、及び誘電
体膜の表面とそれ以外の部分の表面との距離などにより
異なる。そのため、比較する２つのチップで誘電体膜の
厚さやメタル層の厚さが異なると、観察光の干渉状態が
異なるために、メタル層とそれ以外の部分のグレイレベ
ルがチップ毎にそれぞれ異なることになる。しかも、メ
タル層とそれ以外の部分のグレイレベルが同じように変
化するとは限らず、逆方向に変化する場合もあり、グレ
イレベル差が生じる。実際に生じるグレイレベル差は一
定せず、誘電体材料の厚さや屈折率などで変化する。グ
レイレベル差を生じる欠陥以外の要因はこの他にも各種
あり、それらが総合してグレイレベル差を生じる。一般
に、本当の欠陥以外でグレイレベル差を生じる要因を外
観検査における雑音（以下、単に雑音と称する。）と呼
んでおり、グレイレベル差が大きくなる部分を雑音が多
い部分、グレイレベル差が小さい部分を雑音が小さい部
分という。In the visual inspection, if the two images to be compared are exactly the same and the alignment error is zero, the gray level difference between the two images is zero, but in reality, due to various factors, there is a difference between the two images. In addition to the difference, the alignment error is not zero, so the gray level difference is not zero. For example, when a visual inspection is performed with a transparent dielectric film formed on the metal layer pattern after forming the metal layer pattern, the image of the metal layer pattern and other parts can be captured through the dielectric film. Light interference occurs between the surface of the dielectric film, the surface of the metal layer pattern and the surface of other portions. The state of interference differs depending on the wavelength of the light source for appearance inspection, the distance between the surface of the dielectric film and the metal layer, the distance between the surface of the dielectric film and the surface of other portions, and the like. Therefore, when the thickness of the dielectric film or the thickness of the metal layer is different between the two chips to be compared, the interference level of the observation light is different, and the gray levels of the metal layer and other portions are different from chip to chip. become. Moreover, the gray levels of the metal layer and other portions do not necessarily change in the same manner, but may change in the opposite direction, resulting in a gray level difference. The gray level difference that actually occurs is not constant and changes depending on the thickness and refractive index of the dielectric material. There are various other factors besides the defect that cause the gray level difference, and they collectively cause the gray level difference. Generally, a factor that causes a gray level difference other than a true defect is called noise in appearance inspection (hereinafter, simply referred to as noise), and a part having a large gray level difference has a large amount of noise and a gray level difference has a small difference. The part is called the part where the noise is small.
【００１２】グレイレベル差がある閾値以上の部分を欠
陥と判定するが、上記のように雑音でもグレイレベル差
を生じるので、閾値をあまり小さくすると多数の擬似欠
陥を含む欠陥候補が検出されることになる。実際にはす
べての欠陥候補を解析することが不可能であり、これで
は検査の意味がなくなるという問題を生じる。逆に、閾
値をあまり大きくすると、擬似欠陥は検出されなくなる
が、同時に本当に欠陥であるものも検出されなくなると
いう問題を生じる。そこで、現状の半導体製造工程で
は、検出される擬似欠陥の個数は十分に小さく、本当の
欠陥は大部分が検出できるように、画像データに各種の
画像処理を行った上で適切な閾値を設定して検査を行っ
ている。なお、２つの画像データのどのような差まで欠
陥候補として検出するかは、閾値や画像処理の内容に応
じて設定されることになり、これを検出感度と称してい
るので、ここでもこの語を使用する。例えば、閾値を大
きくしたり、変化を緩やかにする度合いの大きなエッジ
ファクタを使用したり、大きなインフィルタを使用すれ
ば、検査感度は低下する。Although a portion having a gray level difference equal to or larger than a threshold value is determined as a defect, the gray level difference is caused by noise as described above. Therefore, if the threshold value is too small, a defect candidate including a large number of pseudo defects can be detected. become. Actually, it is impossible to analyze all the defect candidates, which causes a problem that the meaning of the inspection becomes meaningless. On the other hand, if the threshold value is made too large, the pseudo defect will not be detected, but at the same time, the problem of not actually detecting the defect will occur. Therefore, in the current semiconductor manufacturing process, the number of detected pseudo defects is sufficiently small, and so that most of the true defects can be detected, various kinds of image processing are performed on the image data and an appropriate threshold value is set. I am doing an inspection. The difference between the two image data to be detected as a defect candidate is set according to the threshold value and the content of the image processing, and this is called the detection sensitivity. To use. For example, if the threshold value is increased, an edge factor having a large degree of gradual change is used, or a large in-filter is used, the inspection sensitivity is lowered.
【００１３】特開平４−１０７９４６号公報は、半導体
ウエハなどの自動外観検査装置において、欠陥と判定す
るグレイレベル差の閾値を被検査物上の複数点の差分量
データの統計量に基づいて決定することにより、最適な
欠陥検出閾値の設定を自動且つ短時間に行う構成を開示
している。Japanese Unexamined Patent Publication No. 4-107946 discloses an automatic appearance inspection apparatus for semiconductor wafers or the like, in which a threshold of a gray level difference for determining a defect is determined based on a statistical amount of difference amount data of a plurality of points on an object to be inspected. By doing so, a configuration for automatically setting the optimum defect detection threshold value in a short time is disclosed.
【００１４】[0014]
【発明が解決しようとする課題】しかし、上記のように
検査感度を設定しても、検出される擬似欠陥の個数は多
く、逆に検出されない本来の欠陥が相当の個数あるとい
う問題があった。However, even if the inspection sensitivity is set as described above, the number of detected pseudo defects is large, and conversely there is a considerable number of original defects that are not detected. .
【００１５】半導体デバイスのパターンは部分的に異な
り、それに応じて半導体デバイス画像のグレイレベルの
異なるので、雑音のレベルは部分的に異なると予想され
る。また、同じ程度の差であってもパターンによって影
響が異なると考えられる。それにも拘わらず、従来の欠
陥検査装置では、上記の特開平４−１０７９４６号公報
に開示された装置を含めて、半導体ウエハ上に形成され
た半導体デバイスを検査する場合、欠陥判定部２５がグ
レイレベル差を比較する検査感度を全検査領域で一定と
していた。そのため、全検査領域で最適な検査感度に設
定されているとはいえなかった。Since the semiconductor device pattern is partially different and the gray level of the semiconductor device image is correspondingly different, the noise level is expected to be partially different. Further, it is considered that the influences differ depending on the patterns even if the difference is the same. Nevertheless, in the conventional defect inspection apparatus, when the semiconductor device formed on the semiconductor wafer is inspected including the apparatus disclosed in the above-mentioned Japanese Patent Laid-Open No. 4-107946, the defect determination section 25 is grayed out. The inspection sensitivity for comparing the level differences was constant in all inspection areas. Therefore, it cannot be said that the optimum inspection sensitivity is set in all the inspection areas.
【００１６】本発明は、このような問題点を解決して、
欠陥を適切に検出し、非欠陥は検出しないパターン検査
方法及び検査装置の実現を目的とする。The present invention solves such a problem and
An object of the present invention is to realize a pattern inspection method and an inspection apparatus that appropriately detect defects and not detect non-defects.
【００１７】[0017]
【課題を解決するための手段】上記目的を実現するた
め、本発明のパターン検査方法及び検査装置は、被検査
物上のパターンを複数の領域に分け、各領域毎に欠陥検
出の検査感度を設定して検査を行うことを特徴とする。In order to achieve the above object, a pattern inspection method and an inspection apparatus of the present invention divide a pattern on an object to be inspected into a plurality of areas, and improve inspection sensitivity of defect detection for each area. It is characterized by setting and inspecting.
【００１８】すなわち、本発明のパターン検査方法は、
被検査物上の異なる箇所の同一パターン部分のグレイレ
ベルの差を算出して差の大きな部分を欠陥として検出す
るパターン検査方法であって、前記被検査物上のパター
ンを、複数の検査領域に分割し、各検査領域毎に欠陥検
出の検査感度を対応付けたレシピを記憶し、各検査領域
における欠陥検出を前記レシピに記憶した前記検査感度
で行うことを特徴とする。また、本発明のパターン検査
装置は、被検査物上のパターンを捕らえる画像生成部
と、前記パターン検出部の捕らえた前記被検査物上の異
なる箇所の同一パターン部分のグレイレベルの差を算出
して差の大きな部分を欠陥として検出する欠陥検出部と
を備えるパターン検査装置であって、前記被検査物上の
パターンを、複数の検査領域に分割し、各検査領域毎に
欠陥検出の検査感度を対応付けたレシピを記憶する位置
情報レシピ記憶部を備え、前記欠陥検出部は、各検査領
域における欠陥検出を、前記レシピに記憶した前記検査
感度で行うことを特徴とする。That is, the pattern inspection method of the present invention is
What is claimed is: 1. A pattern inspection method for calculating a difference in gray level between identical pattern portions at different locations on an object to be inspected and detecting a portion having a large difference as a defect, wherein the pattern on the object to be inspected is divided into a plurality of inspection areas. It is characterized in that the recipe is divided and the inspection sensitivity of the defect detection is associated with each inspection area, and the defect detection in each inspection area is performed with the inspection sensitivity stored in the recipe. Further, the pattern inspection apparatus of the present invention calculates the difference in gray level between the image generation unit that captures a pattern on the inspection object and the same pattern portion at different locations on the inspection object captured by the pattern detection unit. And a defect detection unit for detecting a portion having a large difference as a defect, wherein a pattern on the inspection object is divided into a plurality of inspection regions, and inspection sensitivity for defect detection is provided for each inspection region. It is characterized by including a position information recipe storage unit that stores a recipe in which the above is associated, and the defect detection unit performs defect detection in each inspection region with the inspection sensitivity stored in the recipe.
【００１９】本発明によれば、被検査物上の全域を複数
の領域に分けて適切な検出感度で検査が行えるので、欠
陥を適切に検出できるようになる。例えば、擬似欠陥の
発生しやすい部分には小さな検出感度を設定して擬似欠
陥を検出しないようにし、擬似欠陥の発生しにくい部分
には大きな検出感度を設定して確実に欠陥を検出するよ
うにする。擬似欠陥の発生しやすい部分は、例えば、雑
音の大きい部分である。本発明によれば、雑音の大きい
領域においては小さな検出感度で、雑音の小さい部分で
は大きな検出感度で検査することが可能になり、一部の
雑音の大きな領域に合わせて検出感度を低下させること
なく、チップ全体での検出感度を高めることができるよ
うになる。According to the present invention, since the entire area of the object to be inspected can be divided into a plurality of areas and the inspection can be performed with an appropriate detection sensitivity, the defect can be appropriately detected. For example, a small detection sensitivity is set to a portion where pseudo defects are likely to occur so that pseudo defects are not detected, and a large detection sensitivity is set to a portion where pseudo defects are unlikely to occur so that a defect is surely detected. To do. The portion where pseudo defects are likely to occur is, for example, a portion where noise is large. According to the present invention, it is possible to perform inspection with a small detection sensitivity in a noisy area and with a large detection sensitivity in a noisy area, and to lower the detection sensitivity according to a part of a noisy area. Instead, the detection sensitivity of the entire chip can be improved.
【００２０】また、半導体デバイスのパターンは部分的
に疎密の程度が異なり、疎密の程度が異なると雑音レベ
ルも異なる上同じような欠陥であっても影響が異なる。
例えば、同一の異物（パーティクル）がパターンの疎な
領域に発生した場合と、パターンが密な領域に発生した
場合では、パターンが密な領域の方が影響が大きく、欠
陥になる可能性が高い。しかも、検出感度が一定の場合
には、パターンが密な領域において上記のような異物の
検出率も低くなってしまう。これは、パターンが密な領
域では顕微鏡からの入射光がより多く散乱されることで
背景のグレイレベルがより小さくなり、結果として異物
により生じるグレイレベルの差が小さくなるためであ
る。このように従来の方法では、パターンが密な領域で
は小さな異物でも歩留まりに悪影響を及ぼす可能性が高
いため、より高い検出率が求められているにもかかわら
ず、逆にパターンの疎な領域の方が検出率が高くなって
いたという問題があったが、本発明によればこのような
問題は生じない。Further, the pattern of the semiconductor device is partially different in the degree of sparseness and denseness, and if the degree of sparseness and denseness is different, the noise level is different and even the same defect has a different influence.
For example, when the same foreign matter (particle) is generated in a sparse area of a pattern and when it is generated in a dense area of the pattern, the dense area of the pattern has a larger effect and is more likely to be a defect. . Moreover, when the detection sensitivity is constant, the detection rate of the above-mentioned foreign matter also becomes low in a dense pattern area. This is because in a region where the pattern is dense, the incident light from the microscope is scattered more and the background gray level becomes smaller, and as a result, the difference in gray level caused by the foreign matter becomes smaller. As described above, in the conventional method, even in the area where the pattern is dense, even a small foreign matter is likely to adversely affect the yield. Therefore, although a higher detection rate is required, on the contrary, in the area where the pattern is sparse, There was a problem that the detection rate was higher, but according to the present invention, such a problem does not occur.
【００２１】また、近年普及しだしたＣＭＰ(Chemical
Mechanical Polishing)と呼ばれる平坦化手法では、ウ
エハ面内で研磨レートを均一に保つことが難しく、研磨
後の透明膜の膜厚が変動する。光学式顕微鏡では膜での
光の干渉により膜厚の違いがグレイレベルの違いとなっ
て表れるため、チップ間でグレイレベルが大きく異なっ
てしまう色ムラという問題が生じる。そこで、このよう
なチップ間のグレイレベルの違いを補償するような比較
アルゴリズムが必要となっている。色ムラを補償するた
めの比較アルゴリズムとして一般的なのは各画素のグレ
イレベル、比較対象画素のグレイレベル差、周辺画素と
のコントラストなどの情報を用いて各画素をセグメント
化する手法である。しかし、欠陥のグレイレベルは基本
的に予測不可能であるため、一定のセグメントに欠陥を
導くことができるアルゴリズムは存在し得ない。同様
に、色ムラが発生している領域では一般的にパターンの
エッジ付近でのグレイレベルの変化は予測しにくく、色
ムラが発生している画素のみを欠陥画素と完全に分離す
ることはできない。In addition, CMP (Chemical
With a planarization method called mechanical polishing, it is difficult to keep the polishing rate uniform within the wafer surface, and the film thickness of the transparent film after polishing varies. In an optical microscope, the difference in film thickness appears as a difference in gray level due to the interference of light in the film, which causes a problem of color unevenness in which the gray level greatly differs between chips. Therefore, a comparison algorithm that compensates for such a difference in gray level between chips is required. A common comparison algorithm for compensating for color unevenness is a method of segmenting each pixel using information such as the gray level of each pixel, the gray level difference of the comparison target pixel, and the contrast with surrounding pixels. However, since the gray level of defects is basically unpredictable, there can be no algorithm that can guide defects to certain segments. Similarly, it is generally difficult to predict the change in gray level near the edge of the pattern in the area where the color unevenness occurs, and it is not possible to completely separate the pixel having the color unevenness from the defective pixel. .
【００２２】本発明者は、色ムラが原因で発生する擬似
欠陥が半導体デバイスの特定場所に多く出現することを
経験的に見出した。特に、ＣＭＰ後の工程では、チップ
の外周付近に色ムラが発生している場合が多く見られ
る。この原因は、スクライブライン(Scribe Line)の設
計にある。光学式露光装置で用いるフォトマスクには通
常複数のチップ、例えば２×２のチップのマスクが配列
され、一度の露光で４チップ分のパターンが一括してフ
ォトレジストに転写され、その後エッチング工程により
配線パターンが形成される。チップ間にはスクライブラ
インと呼ばれるチップとして使用しない部分が設けら
れ、このスクライブラインはチップ完成後のダイシング
工程でチップを１つ１つ切り離すための溝を形成する切
り代として使用される。この切り代部分は最後に溝が形
成されるからといって途中でまったく利用されない訳で
はなく、重ね合わせ露光のためのアライメントマーク
や、ＴＥＧ(Test Element Group)と呼ばれる特性評価用
パターンなどが入っている。上記の２×２のフォトマス
クの例では、各チップの周辺に配置されたアライメント
マークやＴＥＧは、利用効率を最大限に高めるため通常
全く異なるパターンを有している。つまり、パターン転
写後の各チップの横に存在しているスクライブラインの
パターンは隣接チップ間で全く異なるパターン密度を有
することになる。この状態でＣＭＰを行うと、チップ内
のパターンの分布はチップ間では全く同じであるが、ス
クライブライン上のパターン密度が異なることで研磨レ
ートが局所的に変化してしまい、結果としてチップ周辺
部の色ムラとなる。このような特性を有するチップにお
いて、隣接チップ間比較を行うと、チップの一部の領域
において発生している色ムラを欠陥として判定しなよう
にするために検出感度を低くする必要があり、チップ全
体の検出感度が引き下げられ、本来欠陥として検出され
るべきものを漏らしてしまうことになっていた。本発明
によれば、複数の領域に分け、各領域毎に最適な検査感
度を設定するので、擬似欠陥の検出個数を小さくした上
で本当の欠陥を検出することができる。The present inventor has empirically found that many pseudo-defects caused by color unevenness appear at specific places of a semiconductor device. In particular, in the process after CMP, color unevenness often occurs near the outer periphery of the chip. The cause of this is the design of the scribe line. A mask of a plurality of chips, for example, a 2 × 2 chip is usually arranged on a photomask used in an optical exposure apparatus, and a pattern of four chips is collectively transferred to a photoresist by one exposure, and then an etching process is performed. A wiring pattern is formed. A portion called a scribe line that is not used as a chip is provided between the chips, and the scribe line is used as a cutting margin for forming a groove for separating the chips one by one in a dicing process after the chips are completed. This cut margin does not mean that it will not be used at all because the groove is formed at the end, and it contains an alignment mark for overlay exposure and a characteristic evaluation pattern called TEG (Test Element Group). ing. In the above example of the 2 × 2 photomask, the alignment marks and TEGs arranged around each chip usually have completely different patterns in order to maximize the utilization efficiency. That is, the pattern of the scribe lines existing next to each chip after the pattern transfer has a completely different pattern density between the adjacent chips. If CMP is performed in this state, the distribution of patterns in the chips is exactly the same among the chips, but the polishing rate locally changes due to the different pattern densities on the scribe lines, and as a result, the peripheral area of the chips is reduced. It causes uneven color. In a chip having such characteristics, when performing a comparison between adjacent chips, it is necessary to lower the detection sensitivity in order to prevent color unevenness occurring in a partial area of the chip from being determined as a defect, The detection sensitivity of the entire chip was lowered, and what was originally detected as a defect was leaked. According to the present invention, since the optimum inspection sensitivity is set for each area by dividing it into a plurality of areas, it is possible to detect a true defect while reducing the number of detected pseudo defects.
【００２３】検査感度は、所定値以上のグレイレベルの
差を欠陥として検出する閾値、パターンエッジ部での画
像の変化具合を変えるように検査画像を処理する時のエ
ッジファクタ、及び各画素のグレイレベルを周囲の画素
で平均化するように検査画像を処理する時のインフィル
タの少なくとも１つを変えることにより変化する。The inspection sensitivity is a threshold value for detecting a difference in gray level of a predetermined value or more as a defect, an edge factor when an inspection image is processed so as to change the degree of image change at a pattern edge portion, and a gray level of each pixel. It is changed by changing at least one of the in-filters when processing the inspection image so that the level is averaged by surrounding pixels.
【００２４】検査領域及び検査感度の設定は、比較する
チップ間に存在するグレイレベルの差の統計量に基づい
て決定される。The setting of the inspection area and the inspection sensitivity is determined based on the statistics of the gray level difference existing between the chips to be compared.
【００２５】検査領域及び検査感度を含むレシピは、被
検査物の設計データに基づいて又は被検査物の検査前に
行う予備検査で取得された検査データに基づいて決定さ
れる。The recipe including the inspection area and the inspection sensitivity is determined based on the design data of the object to be inspected or based on the inspection data acquired in the preliminary inspection performed before the inspection of the object to be inspected.
【００２６】レシピは、前記被検査物と同一又は類似の
パターンを有する被検査物の以前の検査で取得された検
査データを統計処理して、隣接チップ間に存在する雑音
の統計量を算出し、それに基づいて決定される。The recipe statistically processes the inspection data acquired in the previous inspection of the inspection object having the same or similar pattern as the inspection object, and calculates the statistical amount of noise existing between adjacent chips. , Determined based on it.
【００２７】レシピは、被検査物の検査結果に従って順
次更新するようにしてもよい。例えば、上記のように、
設計データ、予備検査の検査データ又はそれまでの検査
データの統計量に基づいてレシピの初期値を決定して検
査を開始し、それ以後の検査で得たグレイレベル及びグ
レイレベル差などを統計処理して随時レシピを更新す
る。The recipe may be sequentially updated according to the inspection result of the inspection object. For example, as above
The initial value of the recipe is determined based on the design data, the inspection data of the preliminary inspection or the statistical amount of the inspection data up to that point, the inspection is started, and the gray level and the gray level difference obtained in the subsequent inspection are statistically processed. And update the recipe at any time.
【００２８】なお、レシピの決定や更新はユーザが行っ
てもよいが、設計データ、予備検査の検査データ、それ
までの検査データの統計量又は開始後の検査データに基
づいて自動的に行うことも可能である。Although the user may decide or update the recipe, it should be automatically performed based on the design data, the inspection data of the preliminary inspection, the statistical amount of the inspection data up to that point, or the inspection data after the start. Is also possible.
【００２９】[0029]
【発明の実施の形態】図４は、本発明の実施例の半導体
ウエハ用外観検査装置の構成を示す図である。図１と比
較して明らかなように、従来の外観検査装置とは、欠陥
検出部２０に位置情報レシピデータベース２７とレシピ
作成・更新部２８が、設けられている点が異なり，他の
部分は従来例と同じである。従って、従来と同じ部分に
ついての説明は省略し、異なる点のみを説明する。FIG. 4 is a diagram showing the configuration of a semiconductor wafer appearance inspection apparatus according to an embodiment of the present invention. As is apparent from comparison with FIG. 1, the defect detection unit 20 differs from the conventional visual inspection apparatus in that a position information recipe database 27 and a recipe creation / update unit 28 are provided, and other parts are different. This is the same as the conventional example. Therefore, description of the same parts as the conventional one will be omitted, and only different points will be described.
【００３０】位置情報レシピデータベース２７は、あら
かじめ他の検査レシピを作成する時に一緒に設定された
領域情報とその領域において使用すべき欠陥判定閾値と
を記憶している。図５は、位置情報レシピデータベース
２７に記憶された領域情報とその領域の欠陥判定閾値の
記憶形態を示す図である。チップの全検査領域は、参照
番号３０で示すように分割され、欠陥判定閾値が第１の
レベルである領域を第１レベルレイヤー３１として記憶
し、欠陥判定閾値が第２のレベルである領域を第２レベ
ルレイヤー３２として記憶し、欠陥判定閾値が第３のレ
ベルである領域を第３レベルレイヤー３３として記憶し
ている。なお、位置情報レシピデータベース２７の記憶
形態はこのような例に限定されず、領域と欠陥判定閾値
が対応して記憶できればどのような形態でもよい。The position information recipe database 27 stores area information set together with other inspection recipes in advance and a defect determination threshold to be used in the area. FIG. 5 is a diagram showing a storage form of the area information stored in the position information recipe database 27 and the defect determination threshold value of the area. The entire inspection area of the chip is divided as indicated by reference numeral 30, and the area having the defect determination threshold value at the first level is stored as the first level layer 31, and the area having the defect determination threshold value at the second level is stored. It is stored as the second level layer 32, and the area having the defect determination threshold value at the third level is stored as the third level layer 33. The storage form of the position information recipe database 27 is not limited to such an example, and may be any form as long as the region and the defect determination threshold can be stored in correspondence with each other.
【００３１】この情報は、検査が開始されると現在検査
を行っている場所に対応する情報が欠陥判定部２５に送
られる。欠陥判定部２５は、差分検出部２３から送られ
る差画像のグレイレベル差データについて領域毎に対応
する閾値により欠陥検出処理を行う。検出された欠陥情
報は、欠陥情報記憶部２６に送られ記憶される。前述の
ように、ダブルディテクション処理を行うため、続けて
同様の処理を行い、別のチップとの比較処理でも欠陥と
判定された部分が最終的に欠陥候補と判定される。最終
的な欠陥候補は、図示していない表示装置に表示され、
更に解析装置にその情報が送られる。レシピ作成・更新
部２８は、位置情報レシピデータベース２７の領域情報
と欠陥判定閾値を自動的に作成すると共に、検査により
得られた検査データに基づいてそれらを自動的に更新す
る。なお、レシピ作成・更新部２８を設けずに、オペレ
ータが領域情報と欠陥判定閾値の作成と更新を行うこと
も可能である。As the information, when the inspection is started, the information corresponding to the place where the inspection is currently carried out is sent to the defect judging section 25. The defect determination unit 25 performs a defect detection process on the gray level difference data of the difference image sent from the difference detection unit 23 using a threshold value corresponding to each area. The detected defect information is sent to and stored in the defect information storage unit 26. As described above, since the double detection process is performed, the same process is continuously performed, and the portion determined to be defective in the comparison process with another chip is finally determined to be a defect candidate. The final defect candidate is displayed on a display device (not shown),
Further, the information is sent to the analysis device. The recipe creating / updating unit 28 automatically creates the area information and the defect determination threshold of the position information recipe database 27, and automatically updates them based on the inspection data obtained by the inspection. The operator can also create and update the area information and the defect determination threshold without providing the recipe creating / updating unit 28.
【００３２】次に、位置情報レシピデータベース２７の
領域情報と欠陥判定閾値の作成と更新について説明す
る。図６は、一般的なメモリデバイスのレイアウトを示
している。図示のように、セル部４０が格子状に配列さ
れ、それらの間に周辺回路部４１が配置される。一般的
にメモリデバイスの場合、セル４０部分におけるグレイ
レベルは微小パターンによる入射光の散乱のため小さ
く、周辺回路部のグレイレベルは大きい。従って、元グ
レイレベルの低下に伴って、セル４０部分におけるグレ
イレベル差も小さくなる傾向にある。セル部４０と周辺
回路部４１の２つの領域について、発生するグレイレベ
ル差と頻度の関係をヒストグラムにすると図７のように
なる。図７の（Ａ）はセル部のヒストグラムと、（Ｂ）
は周辺回路部のヒストグラムをあらわす。また、図８
は、セル部と周辺回路部におけるグレイレベル差の発生
頻度の関係を一般化したグラフを示す。すなわち、周辺
回路部は雑音が多くてグレイレベル差が大きくなるのに
対して、セル部は雑音が少なくてグレイレベル差が比較
的小さくなる傾向にあるといえる。Next, the creation and updating of the area information and the defect determination threshold of the position information recipe database 27 will be described. FIG. 6 shows a layout of a general memory device. As shown in the figure, the cell parts 40 are arranged in a grid pattern, and the peripheral circuit part 41 is arranged between them. Generally, in the case of a memory device, the gray level in the cell 40 portion is small due to the scattering of incident light due to a minute pattern, and the gray level in the peripheral circuit portion is large. Therefore, as the original gray level decreases, the gray level difference in the cell 40 portion also tends to decrease. FIG. 7 is a histogram showing the relationship between the gray level difference and the frequency occurring in the two regions of the cell unit 40 and the peripheral circuit unit 41. 7A is a histogram of the cell part, and FIG.
Represents the histogram of the peripheral circuit section. Also, FIG.
Shows a generalized graph of the relationship between the frequency of occurrence of the gray level difference between the cell part and the peripheral circuit part. That is, it can be said that the peripheral circuit section has much noise and the gray level difference becomes large, whereas the cell section has little noise and the gray level difference tends to be relatively small.
【００３３】このように、チップ内ではもともと雑音レ
ベルは領域毎に異なり、このようなデバイスに対して一
定の検出感度を与えたのではセル部４０における検出感
度が低すぎるということになる。しかも、欠陥の影響の
大きいのはセル部である。そこで、セル部４０と周辺回
路部４１の領域に分け、それぞれ異なる検出感度を設定
する。これにより、領域に適した検出感度で検出するこ
とが可能になり、検出されるべき欠陥が欠陥候補から漏
れることも、擬似欠陥を多数欠陥候補として検出するこ
ともなくなる。セル部４０と周辺回路部４１の領域は設
計データから分かるので、レシピ作成・更新部２８は設
計データからセル部４０と周辺回路部４１に対応して領
域を設定し、それまでの経験に基づいて線幅やパターン
密度などから雑音レベルを推定して閾値、及びエッジフ
ィルタやインフィルタなどの画像処理を、すなわち検出
感度を決定する。これは、チップ間の雑音の分布が推定
可能な場合の例である。As described above, the noise level in the chip is originally different for each region, and if a certain detection sensitivity is given to such a device, the detection sensitivity in the cell section 40 is too low. Moreover, it is the cell portion that is greatly affected by the defect. Therefore, the detection sensitivity is set differently for each of the areas of the cell section 40 and the peripheral circuit section 41. As a result, it becomes possible to detect with a detection sensitivity suitable for the region, and the defect to be detected does not leak from the defect candidate and the pseudo defect is not detected as a large number of defect candidates. Since the areas of the cell section 40 and the peripheral circuit section 41 are known from the design data, the recipe creating / updating section 28 sets the areas corresponding to the cell section 40 and the peripheral circuit section 41 from the design data, and based on the experience so far. The noise level is estimated from the line width and the pattern density, and the threshold value and the image processing such as the edge filter and the in-filter, that is, the detection sensitivity is determined. This is an example when the distribution of noise between chips can be estimated.
【００３４】次に、ランダムパターンを有するロジック
デバイスのように、チップ内の雑音分布が推定できない
場合について説明する。この場合には、例えば、２個の
チップを予備的に検査してグレイレベル差を算出する。
算出したグレイレベル差に応じていくつかのグループに
分類し、グループ毎に分布を求める。その分布が図９の
ように変化した場合には、領域ａ−ｉに分け、領域ａ，
ｉには検出感度Ａを、領域ｃ，ｅ，ｇには検出感度Ｂ
を、領域ｂ，ｄ，ｆ，ｈには検出感度Ｃを設定する。な
お、実際にはグループごとの分布でも図８のように明瞭
には変化しないので、そのような場合には隣接する画素
で異なるグループを除くようなフィルタリングを行って
領域を決定した上で、各領域についてグレイレベル差に
基づいて検査感度を設定するようにする。この場合の処
理は、画素毎に行ってもよいが、所定の割合で選択した
画素について行うことも可能である。Next, the case where the noise distribution in the chip cannot be estimated as in the case of a logic device having a random pattern will be described. In this case, for example, two chips are preliminarily inspected to calculate the gray level difference.
According to the calculated gray level difference, it is classified into several groups and the distribution is obtained for each group. When the distribution changes as shown in FIG. 9, it is divided into the areas a-i and the areas a,
i has a detection sensitivity A, and regions c, e, and g have a detection sensitivity B.
The detection sensitivity C is set in the areas b, d, f, and h. It should be noted that, in reality, the distribution for each group does not change clearly as shown in FIG. 8, and in such a case, after determining a region by performing filtering so as to exclude different groups in adjacent pixels, The inspection sensitivity is set based on the gray level difference for the area. The processing in this case may be performed for each pixel, but may be performed for pixels selected at a predetermined ratio.
【００３５】更に、検査した２個のチップに欠陥が含ま
れている場合には欠陥のためにグレイレベル差が大きく
なり、そのようなグレイレベル差に従って検査感度を設
定すると不適切な検出感度を設定することになる。そこ
で、図１０に示すように、例えば、６個程度のチップを
選択して予備検査を行い、５個のグレイレベル差画像Ｄ
１−Ｄ５を作成する。そして、５個のグレイレベル差画
像Ｄ１−Ｄ５について統計処理を行って領域・検査感度
レシピを作成する。統計処理のもっとも簡単な方法は、
５個のグレイレベル差画像Ｄ１−Ｄ５を積算して平均を
求める方法である。しかし、偶然にも欠陥が存在する場
合には欠陥に関係する部分は除くことが望ましい。この
欠陥の判定と除去をユーザが行うのであれば、５個のグ
レイレベル差画像Ｄ１−Ｄ５でグレイレベルの差から欠
陥と思われる画素についてユーザが１つずつ目視で画像
を確認して除去することが考えられる。欠陥部分を自動
的に判定して除去する場合には、レシピ作成・更新部２
８が５個のグレイレベル差画像Ｄ１−Ｄ５の相関関係か
ら自動的に欠陥部分を特定して領域・検査感度レシピの
作成に使用するデータから削除する。６個のチップのう
ち、両端のチップに欠陥が存在する場合を除き、欠陥が
存在している場合には２個のグレイレベル差画像が欠陥
の影響を受ける。そこで、５個のグレイレベル差画像を
比較して連続した２個の差画像のグレイレベル差が他の
３個の差画像のグレイレベル差と大きく異なる場合には
その部分を欠陥と判定する。例えば、５個の画像のグレ
イレベル差の出現頻度は、図１１のようになる。図１１
の（Ａ）はグレイレベル差の絶対値を処理した例であ
り、図１１の（Ｂ）はグレイレベル差を符号まで含めて
処理した例である。図示のように、グレイレベル差がゼ
ロの付近に多く分布するが、欠陥があるとグレイレベル
差が大きい部分にも多く分布することになる。そこで、
適当なグレイレベル差の範囲を設定して範囲外のデータ
は統計処理の対象から除去する。Furthermore, when the two chips that have been inspected include a defect, the gray level difference becomes large due to the defect, and if the inspection sensitivity is set according to such a gray level difference, an inappropriate detection sensitivity will result. Will be set. Therefore, as shown in FIG. 10, for example, about 6 chips are selected and a preliminary inspection is performed, and 5 gray level difference images D are selected.
Create 1-D5. Then, statistical processing is performed on the five gray level difference images D1 to D5 to create a region / inspection sensitivity recipe. The simplest method of statistical processing is
This is a method of integrating five gray level difference images D1 to D5 and obtaining an average. However, if a defect happens to exist, it is desirable to exclude the part related to the defect. If the user determines and removes this defect, the user visually confirms and removes one pixel from each of the five gray level difference images D1 to D5 that are considered defective due to the difference in gray level. It is possible. When the defective portion is automatically judged and removed, the recipe creating / updating unit 2
8 automatically identifies the defective portion from the correlation of the five gray level difference images D1-D5 and deletes it from the data used to create the area / inspection sensitivity recipe. Of the six chips, two gray level difference images are affected by the defect when the defect exists, except when the chips at both ends have the defect. Therefore, if five gray level difference images are compared and the gray level difference between two consecutive difference images is significantly different from the gray level differences of the other three difference images, that portion is determined as a defect. For example, the appearance frequency of the gray level difference of the five images is as shown in FIG. Figure 11
11A is an example of processing the absolute value of the gray level difference, and FIG. 11B is an example of processing the gray level difference including the sign. As shown in the figure, the gray level difference is mostly distributed in the vicinity of zero, but if there is a defect, the gray level difference is also widely distributed in a large part. Therefore,
By setting an appropriate gray level difference range, data outside the range is removed from the statistical processing target.
【００３６】また、同じ種類の半導体ウエハについて検
査を行ったことがあれば、領域・検査感度レシピの初期
値を、それまで蓄積した検査データを使用して決定する
ことも可能である。If the semiconductor wafers of the same type have been inspected, it is possible to determine the initial values of the area / inspection sensitivity recipe using the inspection data accumulated up to that point.
【００３７】位置情報レシピデータベース２７に記憶す
る領域・検査感度レシピの領域は、画素単位で規定でき
るようにすることも考えられるが、そのためには画素に
対応したビットマップを備える必要があり、メモリ容量
が膨大になると共に、フィルタリング処理などの点から
好ましくない。そこで、領域は、例えば図１２に示すよ
うに、１０×１０画素（合計１００が素）を１単位とし
て規定できるようにする。各単位は、例えば、８ビット
を有し、１６段階の閾値と、４種類のエッジフィルタと
インフィルタを規定できるようにする。The area / inspection sensitivity recipe area stored in the position information recipe database 27 may be defined on a pixel-by-pixel basis. For that purpose, it is necessary to provide a bit map corresponding to the pixel, It is not preferable in terms of filtering processing and the like as the capacity becomes huge. Therefore, for example, as shown in FIG. 12, the region can be defined by defining 10 × 10 pixels (100 is a prime) as one unit. Each unit has, for example, 8 bits, so that a 16-step threshold value and four types of edge filters and in filters can be defined.
【００３８】以上のようにして作成した領域・検査感度
レシピを位置情報レシピデータベース２７に設定して検
査を開始する。一旦設定したレシピは変更せず、検査で
は常に同じレシピを使用することも可能であるが、ロッ
トの最初又はウエハは変わる毎に予備的な検査を行って
修正してもよい。The region / inspection sensitivity recipe created as described above is set in the position information recipe database 27 and the inspection is started. Although it is possible to always use the same recipe for inspection without changing the recipe once set, a preliminary inspection may be performed and corrected every time a lot or a wafer is changed.
【００３９】また、順次得られる検査データを蓄積し、
それらを統計処理して領域・検査感度レシピを随時変更
することも可能である。図１３は、レシピ作成・更新部
２８が領域・検査感度レシピの作成と更新を自動的に行
う場合の処理を示すフローチャートである。ステップ１
０１では、上記の方法で領域・検査感度の初期レシピを
決定する。ステップ１０２では、位置情報レシピデータ
ベース２７が初期レシピを記憶し、ステップ１０３でそ
のレシピに従って検査を行う。ステップ１０４では、得
られた検査データを統計解析処理し、ステップ１０５で
はその処理結果からレシピの変更が必要か判定する。変
更が不要であればステップ１０３に戻り、変更が必要で
あればステップ１０６でレシピを変更した後ステップ１
０３に戻る。ステプ１０４以降は常時行う必要はなく、
適当な周期で行うなど随時行えばよい。Further, the inspection data obtained in sequence is accumulated,
It is also possible to statistically process them and change the area / inspection sensitivity recipe at any time. FIG. 13 is a flowchart showing a process when the recipe creating / updating unit 28 automatically creates and updates the area / inspection sensitivity recipe. Step 1
In 01, the initial recipe of the area / inspection sensitivity is determined by the above method. In step 102, the position information recipe database 27 stores the initial recipe, and in step 103, the inspection is performed according to the recipe. In step 104, the obtained inspection data is subjected to statistical analysis processing, and in step 105, it is determined from the processing result whether the recipe needs to be changed. If the change is unnecessary, the process returns to step 103, and if the change is necessary, the recipe is changed in step 106 and then step 1
Return to 03. It is not necessary to always perform after step 104,
It may be performed at any time, such as at an appropriate cycle.
【００４０】以上、本発明をダイ−ダイ比較を例として
説明したが、統計的な処理により領域・検査感度レシピ
を決定する場合にはセル−セル比較でも有効である。Although the present invention has been described above using die-to-die comparison as an example, cell-to-cell comparison is also effective when the area / inspection sensitivity recipe is determined by statistical processing.
【００４１】[0041]
【発明の効果】以上説明したように、本発明によれば、
チップ内を領域毎にその雑音量に応じて領域分割し、そ
の領域毎に適切な検査感度を設定することができるた
め、雑音量の低い領域では非常に高感度の検査が可能に
なり、一方雑音量の高い領域では擬似欠陥の発生を抑え
て検査することが可能になる。As described above, according to the present invention,
The chip can be divided into regions according to the amount of noise, and the appropriate inspection sensitivity can be set for each region, making it possible to perform extremely high-sensitivity inspection in regions with low noise. In a region with a high noise amount, it is possible to suppress the occurrence of pseudo defects and perform inspection.
【図１】従来の半導体ウエハ用外観検査装置の概略構成
を示す図である。FIG. 1 is a diagram showing a schematic configuration of a conventional semiconductor wafer appearance inspection apparatus.
【図２】半導体ウエハ上のチップの配列と外観検査時の
走査経路を示す図である。FIG. 2 is a diagram showing an arrangement of chips on a semiconductor wafer and a scanning path at the time of appearance inspection.
【図３】半導体ウエハ用外観検査装置におけるダイ−ダ
イ比較とセル−セル比較を説明する図である。FIG. 3 is a diagram illustrating die-to-die comparison and cell-to-cell comparison in a semiconductor wafer appearance inspection apparatus.
【図４】本発明の実施例の半導体ウエハ用外観検査装置
の概略構成を示す図である。FIG. 4 is a diagram showing a schematic configuration of a semiconductor wafer appearance inspection apparatus according to an embodiment of the present invention.
【図５】実施例における位置情報レシピデータベースの
構成例を示す図である。FIG. 5 is a diagram showing a configuration example of a position information recipe database in the embodiment.
【図６】メモリデバイスの回路配置例を示す図である。FIG. 6 is a diagram showing a circuit arrangement example of a memory device.
【図７】メモリデバイスのセル部と周辺回路部における
グレイレベル差の発生頻度のヒストグラムを示す図であ
る。FIG. 7 is a diagram showing a histogram of the occurrence frequency of a gray level difference between the cell part and the peripheral circuit part of the memory device.
【図８】メモリデバイスのセル部と周辺回路部における
グレイレベル差の一般的な分布を示す図である。FIG. 8 is a diagram showing a general distribution of a gray level difference between a cell part and a peripheral circuit part of a memory device.
【図９】チップにおけるグレイレベル差の変化例を示す
図である。FIG. 9 is a diagram showing an example of changes in gray level difference in a chip.
【図１０】予備的に複数個のチップを検査して領域と判
定閾値を決定する処理を説明する図である。FIG. 10 is a diagram illustrating a process of preliminarily inspecting a plurality of chips to determine a region and a determination threshold value.
【図１１】欠陥の存在により差画像のグレイレベル差分
布への影響を説明する図である。FIG. 11 is a diagram illustrating the influence of the presence of a defect on the gray level difference distribution of the difference image.
【図１２】領域・判定閾値レシピの領域を規定するビッ
トマップの例を示す図である。FIG. 12 is a diagram showing an example of a bitmap defining a region of a region / judgment threshold recipe.
【図１３】領域・判定閾値レシピを更新する場合の処理
を示すフローチャートである。FIG. 13 is a flowchart showing a process for updating a region / judgment threshold recipe.
１…被検査物（半導体ウエハ） １０…画像形成部 ２０…欠陥検出部 ２１…Ａ／Ｄ変換器 ２３…差分検出部 ２５…欠陥判定部 ２７…位置情報レシピデータベース ２８…レシピ作成・更新部 1 ... Inspected object (semiconductor wafer) 10 ... Image forming unit 20 ... Defect detection unit 21 ... A / D converter 23 ... Difference detection unit 25 ... Defect determination unit 27 ... Location information recipe database 28 ... Recipe making / updating section
フロントページの続き Ｆターム(参考） 2F065 AA54 AA61 BB02 CC18 CC19 FF04 JJ02 JJ03 JJ25 JJ26 QQ31 RR04 UU05 2G051 AA51 AB07 AC21 CA04 EA08 EA11 EA14 EB01 EB02 EC02 EC03 EC05 4M106 AA01 BA04 CA38 DB04 DB19 DJ11 DJ18 5B057 AA03 CA12 CA16 DA03 DB02 DC16 DC22 DC33 DC36 Continued front page F term (reference) 2F065 AA54 AA61 BB02 CC18 CC19 FF04 JJ02 JJ03 JJ25 JJ26 QQ31 RR04 UU05 2G051 AA51 AB07 AC21 CA04 EA08 EA11 EA14 EB01 EB02 EC02 EC03 EC05 4M106 AA01 BA04 CA38 DB04 DB19 DJ11 DJ18 5B057 AA03 CA12 CA16 DA03 DB02 DC16 DC22 DC33 DC36
Claims (10)
部分のグレイレベルの差を算出して差の大きな部分を欠
陥として検出するパターン検査方法であって、 前記被検査物上のパターンを、複数の検査領域に分割
し、各検査領域毎に欠陥検出の検査感度を対応付けたレ
シピを記憶し、各検査領域における欠陥検出を前記レシ
ピに記憶した前記検査感度で行うことを特徴とするパタ
ーン検査方法。1. A pattern inspection method for calculating a difference in gray level between identical pattern portions at different locations on an object to be inspected and detecting a portion having a large difference as a defect, wherein the pattern on the object to be inspected is: A pattern characterized by being divided into a plurality of inspection areas, storing a recipe in which inspection sensitivity of defect detection is associated with each inspection area, and performing defect detection in each inspection area with the inspection sensitivity stored in the recipe. Inspection method.
って、 前記検査感度は、所定値以上のグレイレベルの差を欠陥
として検出する閾値、パターンエッジ部での画像の変化
具合を変えるように検査画像を処理する時のエッジファ
クタ、及び各画素のグレイレベルを周囲の画素で平均化
するように検査画像を処理する時のインフィルタの少な
くとも１つを変えることにより変化するパターン検査方
法。2. The pattern inspection method according to claim 1, wherein the inspection sensitivity changes a threshold value for detecting a difference in gray level of a predetermined value or more as a defect, and a change degree of an image at a pattern edge portion. 2. A pattern inspection method that changes by changing at least one of an edge factor when an inspection image is processed, and at least one in-filter when an inspection image is processed so that the gray level of each pixel is averaged by surrounding pixels.
って、 前記検査領域は、比較するチップ間に存在するグレイレ
ベルの差の統計量に基づいて決定されるパターン検査方
法。3. The pattern inspection method according to claim 1, wherein the inspection area is determined based on a statistical amount of a gray level difference existing between chips to be compared.
って、 前記検査感度は、各検査領域毎に、比較するチップ間に
存在するグレイレベルの差の統計量に基づいて決定され
るパターン検査方法。4. The pattern inspection method according to claim 1, wherein the inspection sensitivity is determined for each inspection region based on a statistic of a gray level difference existing between chips to be compared. Inspection method.
って、 前記レシピは、前記被検査物の設計データに基づいて決
定されるパターン検査方法。5. The pattern inspection method according to claim 1, wherein the recipe is determined based on design data of the inspection object.
って、 前記レシピは、前記被検査物の検査前に行う予備検査で
取得された検査データに基づいて決定されるパターン検
査方法。6. The pattern inspection method according to claim 1, wherein the recipe is determined based on inspection data acquired by preliminary inspection performed before inspection of the inspection object.
って、 前記レシピは、前記被検査物と同一又は類似のパターン
を有する被検査物の以前の検査で取得された検査データ
を統計処理して、隣接チップ間に存在する雑音の統計量
を算出し、それに基づいて決定されるパターン検査方
法。7. The pattern inspection method according to claim 1, wherein the recipe statistically processes inspection data acquired in a previous inspection of the inspection object having the same or similar pattern as the inspection object. Then, a pattern inspection method that calculates the statistical amount of noise existing between adjacent chips and decides based on the statistical amount.
成部と、 前記画像生成部の捕らえた前記被検査物上の異なる箇所
の同一パターン部分のグレイレベルの差を算出して差の
大きな部分を欠陥として検出する欠陥検出部とを備える
パターン検査装置であって、 前記被検査物上のパターンを、複数の検査領域に分割
し、各検査領域毎に欠陥検出の検査感度を対応付けたレ
シピを記憶する位置情報レシピ記憶部を備え、 前記欠陥検出部は、各検査領域における欠陥検出を、前
記レシピに記憶した前記検査感度で行うことを特徴とす
るパターン検査装置。8. An image generation unit for capturing a pattern on an inspection object, and a portion having a large difference by calculating a difference in gray level between the same pattern portions at different portions on the inspection object captured by the image generation unit. A pattern inspection apparatus comprising a defect detection unit for detecting as a defect, wherein the pattern on the inspected object is divided into a plurality of inspection areas, and the inspection sensitivity of the defect detection is associated with each inspection area. A pattern inspection apparatus, comprising: a position information recipe storage unit for storing the defect detection unit, wherein the defect detection unit performs defect detection in each inspection region with the inspection sensitivity stored in the recipe.
って、 前記被検査物の検査前に行う予備検査で取得された検査
データに基づいて前記レシピを自動的に決定するレシピ
作成部を備えるパターン検査装置。9. The pattern inspection apparatus according to claim 8, further comprising a recipe creating unit that automatically determines the recipe based on inspection data acquired in a preliminary inspection performed before the inspection of the inspection object. A pattern inspection device equipped.
あって、 前記被検査物の設計データに基づいて前記レシピを自動
的に決定するレシピ作成部を備えるパターン検査装置。10. The pattern inspection apparatus according to claim 8, further comprising a recipe creating unit that automatically determines the recipe based on design data of the inspection object.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013359A JP2003215060A (en) | 2002-01-22 | 2002-01-22 | Pattern inspection method and inspection apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013359A JP2003215060A (en) | 2002-01-22 | 2002-01-22 | Pattern inspection method and inspection apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003215060A true JP2003215060A (en) | 2003-07-30 |
Family
ID=27650335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002013359A Pending JP2003215060A (en) | 2002-01-22 | 2002-01-22 | Pattern inspection method and inspection apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003215060A (en) |
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007071678A (en) * | 2005-09-07 | 2007-03-22 | Hitachi High-Technologies Corp | Inspection system |
| JP2007078572A (en) * | 2005-09-15 | 2007-03-29 | Tokyo Seimitsu Co Ltd | Flaw inspection device of image, and flaw inspection method of image |
| JP2007147376A (en) * | 2005-11-25 | 2007-06-14 | Nikon Corp | Inspection device |
| JP2009014346A (en) * | 2007-06-29 | 2009-01-22 | Hitachi High-Technologies Corp | Wafer surface inspection method and wafer surface inspection device |
| JP2009516832A (en) * | 2005-11-18 | 2009-04-23 | ケーエルエー−テンカー テクノロジィース コーポレイション | Method and system for using design data in combination with inspection data |
| JP2009122046A (en) * | 2007-11-16 | 2009-06-04 | Hitachi High-Technologies Corp | Defect inspection method and defect inspection apparatus |
| JP2010261996A (en) * | 2009-04-30 | 2010-11-18 | Nikon Corp | Microscope |
| JP2011059035A (en) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | Pattern inspection device and method for manufacturing structure having pattern |
| JP2011174757A (en) * | 2010-02-23 | 2011-09-08 | Tokyo Electron Ltd | Defect inspection method, program, computer storage medium, and defect inspection device |
| US8139843B2 (en) | 2005-11-18 | 2012-03-20 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| JP2012083351A (en) * | 2011-10-17 | 2012-04-26 | Hitachi High-Technologies Corp | Defect inspection device and method of the same |
| US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US8204296B2 (en) | 2007-07-20 | 2012-06-19 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
| US8213704B2 (en) | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
| JP2012178159A (en) * | 2012-03-16 | 2012-09-13 | Hitachi High-Technologies Corp | Flaw inspection method and flaw inspection device |
| WO2012134002A1 (en) * | 2011-03-30 | 2012-10-04 | 주식회사 앤비젼 | Pattern testing method and pattern testing device for substrate having pattern layer formed thereon |
| WO2012134001A1 (en) * | 2011-03-30 | 2012-10-04 | 주식회사 앤비젼 | Pattern testing method and pattern testing device for substrate having pattern layer formed thereon |
| JP2012202866A (en) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | Pattern inspection apparatus and pattern inspection method |
| CN103489808A (en) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | Electron beam defect detection method capable of carrying out classification according to ion implantation areas |
| US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
| JP2014517312A (en) * | 2011-06-08 | 2014-07-17 | ケーエルエー−テンカー コーポレイション | Using 3D representations for applications related to defects |
| US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| US8923600B2 (en) | 2005-11-18 | 2014-12-30 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| JP2015084443A (en) * | 2009-03-13 | 2015-04-30 | ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ | Method and system for generating inspection process for wafer |
| US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| US9092846B2 (en) | 2013-02-01 | 2015-07-28 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific and multi-channel information |
| US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
| US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
| US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
| US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
| JP2016194482A (en) * | 2015-04-01 | 2016-11-17 | 株式会社ニューフレアテクノロジー | Inspection method and inspection device |
| US9659670B2 (en) | 2008-07-28 | 2017-05-23 | Kla-Tencor Corp. | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
| US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
| TWI679416B (en) * | 2015-05-28 | 2019-12-11 | 美商克萊譚克公司 | System and method for production line monitoring |
| WO2021111612A1 (en) * | 2019-12-06 | 2021-06-10 | コニカミノルタ株式会社 | Method for manufacturing piezoelectric thin film element and method for manufacturing electronic element |
| CN112945149A (en) * | 2021-01-26 | 2021-06-11 | 宁波诺视智能科技有限公司 | Detection device and detection method for riveting area of chain rivet |
| KR20220142625A (en) * | 2021-04-15 | 2022-10-24 | (주)넥스틴 | Micro care area segmention method for inspecting defect of semiconductor device |
| WO2024066279A1 (en) * | 2022-09-28 | 2024-04-04 | 东方晶源微电子科技（北京）有限公司 | Wafer defect detection method, device and apparatus, and computer-readable storage medium |
-
2002
- 2002-01-22 JP JP2002013359A patent/JP2003215060A/en active Pending
Cited By (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007071678A (en) * | 2005-09-07 | 2007-03-22 | Hitachi High-Technologies Corp | Inspection system |
| JP4703327B2 (en) * | 2005-09-15 | 2011-06-15 | 株式会社東京精密 | Image defect inspection apparatus and image defect inspection method |
| JP2007078572A (en) * | 2005-09-15 | 2007-03-29 | Tokyo Seimitsu Co Ltd | Flaw inspection device of image, and flaw inspection method of image |
| JP2014167476A (en) * | 2005-11-18 | 2014-09-11 | Kla-Encor Corp | Method for using design data in combination with inspection data |
| JP2009516832A (en) * | 2005-11-18 | 2009-04-23 | ケーエルエー−テンカー テクノロジィース コーポレイション | Method and system for using design data in combination with inspection data |
| US8923600B2 (en) | 2005-11-18 | 2014-12-30 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US8139843B2 (en) | 2005-11-18 | 2012-03-20 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| JP2007147376A (en) * | 2005-11-25 | 2007-06-14 | Nikon Corp | Inspection device |
| US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US8213704B2 (en) | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
| JP2009014346A (en) * | 2007-06-29 | 2009-01-22 | Hitachi High-Technologies Corp | Wafer surface inspection method and wafer surface inspection device |
| JP2014240838A (en) * | 2007-07-20 | 2014-12-25 | ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ | Method for inspecting wafer |
| US8204296B2 (en) | 2007-07-20 | 2012-06-19 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
| JP2009122046A (en) * | 2007-11-16 | 2009-06-04 | Hitachi High-Technologies Corp | Defect inspection method and defect inspection apparatus |
| US9659670B2 (en) | 2008-07-28 | 2017-05-23 | Kla-Tencor Corp. | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
| US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
| JP2015084443A (en) * | 2009-03-13 | 2015-04-30 | ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ | Method and system for generating inspection process for wafer |
| JP2010261996A (en) * | 2009-04-30 | 2010-11-18 | Nikon Corp | Microscope |
| JP2011059035A (en) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | Pattern inspection device and method for manufacturing structure having pattern |
| JP2011174757A (en) * | 2010-02-23 | 2011-09-08 | Tokyo Electron Ltd | Defect inspection method, program, computer storage medium, and defect inspection device |
| US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
| US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
| JP2012202866A (en) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | Pattern inspection apparatus and pattern inspection method |
| KR101263095B1 (en) | 2011-03-30 | 2013-05-09 | 주식회사 앤비젼 | Method and apparatus for inspecting patterned substrate |
| WO2012134002A1 (en) * | 2011-03-30 | 2012-10-04 | 주식회사 앤비젼 | Pattern testing method and pattern testing device for substrate having pattern layer formed thereon |
| WO2012134001A1 (en) * | 2011-03-30 | 2012-10-04 | 주식회사 앤비젼 | Pattern testing method and pattern testing device for substrate having pattern layer formed thereon |
| JP2017032589A (en) * | 2011-06-08 | 2017-02-09 | ケーエルエー−テンカー コーポレイション | Using three-dimensional representations for defect-related applications |
| JP2014517312A (en) * | 2011-06-08 | 2014-07-17 | ケーエルエー−テンカー コーポレイション | Using 3D representations for applications related to defects |
| TWI669766B (en) * | 2011-06-08 | 2019-08-21 | 美商克萊譚克公司 | Using three-dimensional representations for defect-related applications |
| US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| JP2012083351A (en) * | 2011-10-17 | 2012-04-26 | Hitachi High-Technologies Corp | Defect inspection device and method of the same |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| JP2012178159A (en) * | 2012-03-16 | 2012-09-13 | Hitachi High-Technologies Corp | Flaw inspection method and flaw inspection device |
| US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
| US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
| US9092846B2 (en) | 2013-02-01 | 2015-07-28 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific and multi-channel information |
| US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
| US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
| CN103489808A (en) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | Electron beam defect detection method capable of carrying out classification according to ion implantation areas |
| JP2016194482A (en) * | 2015-04-01 | 2016-11-17 | 株式会社ニューフレアテクノロジー | Inspection method and inspection device |
| TWI679416B (en) * | 2015-05-28 | 2019-12-11 | 美商克萊譚克公司 | System and method for production line monitoring |
| WO2021111612A1 (en) * | 2019-12-06 | 2021-06-10 | コニカミノルタ株式会社 | Method for manufacturing piezoelectric thin film element and method for manufacturing electronic element |
| JP7464061B2 (en) | 2019-12-06 | 2024-04-09 | コニカミノルタ株式会社 | Manufacturing method of piezoelectric thin film element and manufacturing method of electronic element |
| CN112945149A (en) * | 2021-01-26 | 2021-06-11 | 宁波诺视智能科技有限公司 | Detection device and detection method for riveting area of chain rivet |
| CN112945149B (en) * | 2021-01-26 | 2023-07-25 | 宁波诺视智能科技有限公司 | Detection device and detection method for riveting area of chain rivet |
| KR20220142625A (en) * | 2021-04-15 | 2022-10-24 | (주)넥스틴 | Micro care area segmention method for inspecting defect of semiconductor device |
| KR102637335B1 (en) * | 2021-04-15 | 2024-02-20 | (주)넥스틴 | Micro care area segmention method for inspecting defect of semiconductor device |
| WO2024066279A1 (en) * | 2022-09-28 | 2024-04-04 | 东方晶源微电子科技（北京）有限公司 | Wafer defect detection method, device and apparatus, and computer-readable storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003215060A (en) | Pattern inspection method and inspection apparatus | |
| US8775101B2 (en) | Detecting defects on a wafer | |
| US7440092B2 (en) | Method and apparatus for detecting defects | |
| JP5225297B2 (en) | Method for recognizing array region in die formed on wafer, and setting method for such method | |
| JP2004271470A (en) | Pattern inspection method and apparatus thereof | |
| US6928185B2 (en) | Defect inspection method and defect inspection apparatus | |
| JP2007149837A (en) | Device, system, and method for inspecting image defect | |
| WO2010093733A2 (en) | Detecting defects on a wafer | |
| JP2006220644A (en) | Method and apparatus for inspecting pattern | |
| JP2010175270A (en) | Device and method for inspecting flaw | |
| JP2008199033A (en) | Foreign matter inspecting method and foreign matter inspecting apparatus | |
| JP2009141124A (en) | Electron beam measuring device | |
| US20060290930A1 (en) | Method and apparatus for inspecting pattern defects | |
| US6097428A (en) | Method and apparatus for inspecting a semiconductor wafer using a dynamic threshold | |
| US11676260B2 (en) | Variation-based segmentation for wafer defect detection | |
| JP2010151824A (en) | Method and apparatus for inspecting pattern | |
| JP2009097928A (en) | Defect inspecting device and defect inspection method | |
| JP2006138708A (en) | Image flaw inspection method, image flaw inspecting device and visual inspection device | |
| US7023541B2 (en) | Device inspecting for defect on semiconductor wafer surface | |
| JP2009097959A (en) | Defect detecting device and defect detection method | |
| KR101604013B1 (en) | Pattern inspection device and pattern inspection method | |
| JP2001281178A (en) | Defect detecting method, manufacturing method of semiconductor device, and defect detector | |
| JP2007047122A (en) | Image defect inspection device, defect classification device, and image defect inspection method | |
| JP2009282016A (en) | Method and apparatus for inspecting semiconductor wafer | |
| US11610296B2 (en) | Projection and distance segmentation algorithm for wafer defect detection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |