JP2003116069A - 画像信号処理装置 - Google Patents

画像信号処理装置

Info

Publication number
JP2003116069A
JP2003116069A JP2002107897A JP2002107897A JP2003116069A JP 2003116069 A JP2003116069 A JP 2003116069A JP 2002107897 A JP2002107897 A JP 2002107897A JP 2002107897 A JP2002107897 A JP 2002107897A JP 2003116069 A JP2003116069 A JP 2003116069A
Authority
JP
Japan
Prior art keywords
signal processing
voltage
circuit
output
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002107897A
Other languages
English (en)
Inventor
Toru Watanabe
透 渡辺
Koji Tanimoto
孝司 谷本
Tatsuya Takahashi
達也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002107897A priority Critical patent/JP2003116069A/ja
Priority to CNB021411891A priority patent/CN1219398C/zh
Priority to TW091116856A priority patent/TW571586B/zh
Priority to US10/208,614 priority patent/US7365792B2/en
Priority to KR10-2002-0045593A priority patent/KR100496847B1/ko
Publication of JP2003116069A publication Critical patent/JP2003116069A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/48—Details of cameras or camera bodies; Accessories therefor adapted for combination with other photographic or optical apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 【課題】 消費電力の低減に好適な信号処理装置を提供
する。 【解決手段】 信号処理回路９の前段に第１のレギュレ
ート回路２２を配置し、出力回路１４の前段に第２のレ
ギュレート回路２３を配置する。第１のレギュレート回
路２２は、電源電圧ＶDDを取り込んで第１の電圧ＶAを
発生し、信号処理回路９に供給する。第２のレギュレー
ト回路２３は、電源電圧ＶDDを取り込んで第２の電圧Ｖ
Bを発生し、出力回路１４に供給する。出力回路１４
は、第２の電圧ＶBを受けて動作し、画像信号Ｙ’(n)を
外部機器に出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、固体撮像素子を
用いた撮像装置に係り、特に、固体撮像素子から出力さ
れる画像信号に対して所定の信号処理を施し、所定のフ
ォーマットに従う画像信号を外部機器に出力する画像信
号処理装置に関する。
【０００２】
【従来の技術】固体撮像素子（ＣＣＤイメージセンサ）
を用いたデジタルスチルカメラ等の撮像装置において
は、動作電源にバッテリが用いられる。このようなバッ
テリは、出力電圧の幅が限られているため、ＣＣＤイメ
ージセンサの駆動用にレギュレート回路や昇圧回路が設
けられる。図６は、水平ドライバ８、信号処理回路９、
タイミング制御回路１３及び出力回路を内蔵する信号処
理装置７を示すものであり、この信号処理装置７を採用
する撮像装置の構成を示すブロック図である。ここに示
す撮像装置は、レギュレート回路２が入力側に設けら
れ、バッテリから供給される電源電圧をレギュレート回
路２で所定の電圧に変換し、レギュレート回路２から供
給される単一の動作電圧で動作するように構成されてい
る。
【０００３】ＣＣＤイメージセンサ３は、例えば、フレ
ーム転送型であり、撮像部、蓄積部、水平転送部及び出
力部より構成される。撮像部は、入射される光に応答し
て発生する情報電荷を複数の受光画素に蓄積する。蓄積
部は、撮像部から取り込んだ１画面分の情報電荷を一時
的に保持する。水平転送部は、蓄積部から出力された情
報電荷を逐次取り込み、水平方向に転送して順次１画素
単位で出力する。出力部は、水平転送部から出力された
情報電荷を、１画素単位で電荷量に対応する電圧値に変
換し、画像信号Ｙ(t)として出力する。
【０００４】駆動装置４は、昇圧回路４及び垂直ドライ
バ６よりなり、昇圧回路４及び垂直ドライバ６の各回路
が同一の半導体基板上に形成されて構成される。
【０００５】昇圧回路５は、レギュレート回路２から供
給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧
に昇圧して、ＣＣＤイメージセンサ３に供給すると共
に、垂直ドライバ６に供給する。この昇圧回路５は、正
電圧発生用チャージポンプと負電圧発生用チャージポン
プとを含み、正電圧発生用チャージポンプで調整電圧Ｖ
Kを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧
し、負電圧発生用チャージポンプで調整電圧ＶKを負電
圧側の所定電圧ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】垂直ドライバ６は、負電圧発生用チャージ
ポンプで生成された負電圧側の所定電圧ＶOLを受けて動
作し、フレーム転送クロックφｆ及び垂直転送クロック
φｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄
積部に供給する。ここで、フレーム転送クロックφｆ及
び垂直転送クロックφｖは、タイミング制御回路１３か
ら供給されるフレームシフトタイミング信号ＦＴ、垂直
同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで
生成される。これにより、撮像部に蓄積される情報電荷
がフレームシフトタイミング信号ＦＴに従うタイミング
で蓄積部にフレーム転送され、蓄積部に保持される情報
電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタ
イミングで水平転送部にライン転送される。
【０００７】水平ドライバ８は、レギュレート回路２か
ら供給される調整電圧ＶKを受けて動作し、水平転送ク
ロックφｈを生成してＣＣＤイメージセンサ３の水平転
送部に供給する。ここで、水平転送クロックφｈは、タ
イミング制御回路１３から供給される垂直同期信号及び
水平同期信号に従うタイミングで生成される。これによ
り、水平転送部に取り込まれた情報電荷が、水平同期信
号ＨＴに従うタイミングで順次１画素単位で水平転送さ
れて、画像信号Ｙ(t)として出力される。
【０００８】信号処理回路９は、アナログ処理部１０、
Ａ／Ｄ変換器１１及びデジタル処理部１２から構成さ
れ、レギュレート回路２から供給される調整電圧ＶKを
受けて動作する。アナログ処理部１０は、ＣＣＤイメー
ジセンサ３から出力される画像信号Ｙ(t)を取り込ん
で、サンプルホールド、ゲイン調整等の各種のアナログ
信号処理を施す。Ａ／Ｄ変換器１１は、アナログ信号処
理の施された画像信号Ｙ(t)を取り込み、１画素毎にデ
ジタル信号に変換し、画像データＹ(n)を生成する。デ
ジタル処理部１２は、画像データＹ(n)に対して所定の
マトリクス処理を施し、輝度データと色データとを生成
した後、輝度データに対して輪郭補正やガンマ補正等の
処理を施して、画像データＹ'(n)を出力する。
【０００９】タイミング制御回路１３は、レギュレート
回路２から供給される調整電圧ＶKで動作し、一定周期
の基準クロックＣＫを分周して、ＣＣＤイメージセンサ
３の垂直走査及び水平走査のタイミングを決定する。そ
して、決定したタイミングに従って、垂直同期信号ＶＴ
及び水平同期信号ＨＴを生成すると共に、垂直同期信号
ＶＴに一致する周期でフレームシフト信号ＦＴを生成す
る。
【００１０】出力回路１４は、調整電圧ＶKを受けて動
作し、信号処理回路９から出力される画像データＹ’
(n)を取り込んで、ＣＰＵ（Central Processing Unit）
１６、メモリ１７、ディスプレイドライバ１８の外部機
器にシステムバス１５を介して出力する。ＣＰＵ１６
は、外部から命令される指示に応答して、撮像装置、メ
モリ１７、ディスプレイドライバ１８の動作を制御する
制御装置である。メモリ１７は、例えば、フラッシュメ
モリ、メモリカード等の脱着可能なリムーバブルメモ
リ、ハードディスク等の固定メモリであり、撮像装置か
ら出力される画像データＹ'(n)を記憶する。ディスプレ
イドライバ１８は、撮像装置から出力される画像データ
Ｙ'(n)を受けて表示パネル１９を駆動し、再生画像を表
示する。
【００１１】そして、上述の構成を有する撮像装置は、
次のように動作する。先ず、バッテリからの電源電圧Ｖ
DD（例えば、３.２Ｖ）が供給されると、レギュレート
回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧
ＶK（例えば、２.９Ｖ）に調整されて出力される。次い
で、この調整電圧ＶKは、駆動装置４及び信号処理装置
７内の各回路に供給される。
【００１２】駆動装置４側に供給された調整電圧Ｖ
Kは、正電圧発生用チャージポンプで正電圧側の所定電
圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出
電圧としてＣＣＤイメージセンサ３に供給される。ま
た、駆動回路５に取り込まれた調整電圧ＶKは、負電圧
発生用チャージポンプで負電圧側の所定の電圧（例え
ば、−５Ｖ）に昇圧されて垂直ドライバ６に供給され
る。そして、垂直ドライバ６を動作させ、ＣＣＤイメー
ジセンサ３のフレーム転送及びライン転送に必要なクロ
ックパルスφｆ、φｖが生成され、撮像部及び蓄積部に
供給される。
【００１３】一方、信号処理装置７側に供給された調整
電圧ＶKは、水平ドライバ８、信号処理回路９、タイミ
ング制御回路１３及び出力回路１４の各回路に取り込ま
れ、各回路を動作させる。タイミング制御回路１３で、
各種のタイミング信号が生成されて各回路に供給され、
水平ドライバ８でＣＣＤイメージセンサ３の水平転送に
必要なクロックパルスφｈが生成される。また、信号処
理回路９でＣＣＤイメージセンサ３から出力される画像
信号Ｙ(t)に対して所定のアナログ信号処理及びデジタ
ル信号処理が施され、画像信号Ｙ'(n)が出力回路１４か
らシステムバス１５を介して出力される。
【００１４】
【発明が解決しようとする課題】上述した撮像装置に搭
載される信号処理装置においては、バッテリからの電源
電圧をレギュレート回路で所定の調整電圧に調整した後
に、信号処理装置を構成するすべての回路に共通に供給
するように構成している。このため、信号処理装置内の
回路に供給される電源電圧は単一であり、レギュレート
回路では、通常、信号処理回路よりも動作電圧の高い出
力回路の動作電圧に合わせて調整電圧の電圧値が設定さ
れている。このため、信号処理回路は、レギュレート回
路で設定される調整電圧よりも低い電源電圧で動作する
にも拘わらず、それよりも高い電源電圧が供給されてお
り、不要な電力を消費している。これにより、撮像装置
全体としての消費電力を増大させているという問題があ
った。
【００１５】そこで、本願発明は、上述の問題に鑑み、
信号処理回路及び出力回路のそれぞれに独立して電源電
圧を供給し、消費電力を低減することのできる画像信号
処理装置の提供を目的とする。
【００１６】
【課題を解決するための手段】本願発明は、上述の課題
に鑑み、なされたもので、その特徴とするところは、固
体撮像素子から出力される画像信号に対して所定の信号
処理を施し、所定のフォーマットに従う画像信号を外部
機器に出力する画像信号処理装置において、電源電圧を
取り込んで前記固体撮像素子の出力レベルに応じた第１
の電圧を発生する第１のレギュレート回路と、前記電源
電圧を取り込んで前記外部機器の入力レベルに応じた第
２の電圧を発生する第２のレギュレート回路と、前記第
１の電圧を受けて動作し、前記固体撮像素子から出力さ
れる画像信号に対して所定の信号処理を施す信号処理回
路と、前記第２の電圧を受けて動作し、前記信号処理回
路で信号処理の施された画像信号を出力する出力回路
と、を備えたことにある。
【００１７】これによれば、信号処理回路に対して第１
のレギュレート回路から第１の電圧を供給し、出力回路
に対して第２のレギュレート回路から第２の電圧を供給
する。これにより、信号処理回路及び出力回路のそれぞ
れに対し、適した電圧を独立して供給することができ
る。
【００１８】また、固体撮像素子から出力される画像信
号に対して所定の信号処理を施し、所定のフォーマット
に従う画像信号を外部機器に出力する画像信号処理装置
において、前記固体撮像素子の出力レベルに応じた電源
電圧を取り込んで前記外部機器の入力レベルに応じた調
整電圧を発生するレギュレート回路と、前記電源電圧を
受けて動作し、前記固体撮像素子から出力される画像信
号に対して所定のアナログ信号処理を施すアナログ処理
回路と、前記調整電圧を受けて動作し、前記アナログ信
号処理の施された後にデジタル信号に変換された画像信
号に対して所定のデジタル信号処理を施すデジタル処理
回路と、前記調整電圧を受けて動作し、前記デジタル信
号処理の施された画像信号を出力する出力回路と、を備
えたことを特徴とする。
【００１９】これによれば、回路規模の縮小を可能とし
ながら、各回路に適した電圧を供給することができる。
【００２０】
【発明の実施の形態】図１は、本願発明の信号処理装置
を採用する撮像装置の構成を示すブロック図である。
尚、この図において、図４と同一の構成については同じ
符号が付してある。本願発明の特徴とするところは、信
号処理装置２１内の信号処理回路９及び出力回路１４に
対して、それぞれレギュレート回路を設け、各回路に独
立して電源電圧を供給することにある。
【００２１】信号処理装置２１は、水平ドライバ８、信
号処理回路９、タイミング制御回路１３及び出力回路１
４から構成され、ＣＣＤイメージセンサ３から出力され
る画像信号Ｙ(t)に対して所定の信号処理を施し、信号
処理の施された画像信号をメモリ１７やディスプレイド
ライバ１８等の外部機器に出力する。更に、信号処理装
置２１は、第１及び第２のレギュレート回路２２、２３
を有し、水平ドライバ８及び信号処理回路９の前段に第
１のレギュレート回路２２が接続され、出力回路１４の
前段に第２のレギュレート回路２３が接続される。
【００２２】水平ドライバ８は、タイミング制御回路１
３から供給される水平同期信号ＨＴに従うタイミング
で、水平転送クロックφｈを生成し、ＣＣＤイメージセ
ンサ３の水平転送部に供給する。
【００２３】信号処理回路９は、アナログ処理部１０、
Ａ／Ｄ変換器１１、デジタル処理部１２から構成され
る。この信号処理回路９は、ＣＣＤイメージセンサ３の
出力レベルに応じた第１の電圧で動作し、ＣＣＤイメー
ジセンサ３から出力される画像信号に対して、所定の信
号処理を施す。アナログ処理部１０は、ＣＣＤイメージ
センサ３から出力される画像信号Ｙ(t)に対して、ＣＤ
Ｓ(Correlated Double Sampling：相関二重サンプリン
グ)、ＡＧＣ（Automatic Gain Control：自動利得制
御）等のアナログ信号処理を施す。ＣＤＳでは、リセッ
トレベルと信号レベルとを繰り返す画像信号Ｙ(t)に対
し、リセットレベルをクランプした後に信号レベルを取
り出すようにして、信号レベルの連続する画像信号を生
成する。ＡＧＣでは、ＣＤＳで取り出された画像信号を
１画面或いは、１垂直走査期間単位で積分して、その積
分データを所定の範囲内に収めるようにゲインのフィー
ドバック制御を行う。Ａ／Ｄ変換器１１は、アナログ処
理部１０から出力される画像信号をＣＣＤイメージセン
サ３の出力タイミングに同期して規格化し、デジタル信
号の画像データＹ(n)を出力する。
【００２４】デジタル処理部１２は、画像データＹ(n)
に対して、色分離、マトリクス演算等の処理を施し、輝
度信号及び色差信号を含む画像データＹ'(n)を生成す
る。例えば、色分離処理においては、ＣＣＤイメージセ
ンサ３の撮像部に装着されるカラーフィルタの色配列に
従って画像データＹ(n)を振り分け、複数の色成分信号
を生成する。また、マトリクス演算処理においては、振
り分けた各色成分を合成して輝度信号を生成すると共
に、各色成分から輝度成分を差し引いて色差信号を生成
する。
【００２５】タイミング制御回路１３は、一定周期の基
準クロックＣＫをカウントする複数のカウンタから構成
され、ＣＣＤイメージセンサ３の垂直走査及び水平走査
のタイミングを決定する。タイミング制御回路１３は、
クロック供給端子（図示せず）を介して供給される基準
クロックＣＫを分周して、フレームタイミング信号Ｆ
Ｔ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、
垂直ドライバ６及び水平ドライバ８に供給する。また、
タイミング制御回路１３は、アナログ処理部１０、Ａ／
Ｄ変換器１１及びデジタル処理部１２に対してタイミン
グ信号を供給し、各回路の動作をＣＣＤイメージセンサ
３の動作タイミングに同期させる。
【００２６】出力回路１４は、メモリ１７やディスプレ
イドライバ１８等の外部機器の入力レベルに対応する第
２の電圧で動作し、信号処理回路９から出力される画像
データＹ’(n)を、システムバス１２を介して外部機器
に出力する。
【００２７】第１及び第２のレギュレート回路２２、２
３は、電源供給端子を介してバッテリ（図示せず）から
供給される電源電圧ＶDDを取り込んで所定の調整電圧を
生成する。これら第１及び第２のレギュレート回路２
２、２３は、次段の回路に合わせて出力電圧が設定され
ている。具体的には、第１のレギュレート回路２２は、
その出力電圧が次続の水平ドライバ８及び信号処理回路
９の最適動作電圧（例えば、２.０〜２.５Ｖ）と同等と
なるように設定されており、第１の電圧ＶAを出力す
る。第２のレギュレート回路２３においても、その出力
電圧が出力回路１４の最適動作電圧（例えば、２.９
Ｖ）、即ち、外部機器の入力レベルに対応するように設
定されており、第１の電圧ＶAより電圧値の高い第２の
電圧ＶBを出力する。
【００２８】また、第１及び第２のレギュレート回路２
２、２３は、出力回路１４と繋がるシステムバス１５の
使用状態に応じて動作するように構成されている。具体
的には、システムバス１５を介してデータやコントロー
ル信号の伝達が行われず、システムバス１５が使用され
ないとき、第１及び第２の電圧ＶA、ＶBの出力を停止す
る。即ち、第１及び第２のレギュレート回路２２、２３
は、システムバス１５の状態を示す制御信号ＲＥを受け
て動作するように構成され、制御信号ＲＥがシステムバ
ス１５の未使用状態を示すとき、第１及び第２の電圧Ｖ
A、ＶBの出力を停止する。この構成によれば、ＣＣＤイ
メージセンサ３及び外部機器が停止しており、システム
バス１５が使用されないときに、信号処理回路９及び出
力回路１４に対して、電源電圧が供給されるのが防止さ
れる。これは、信号処理装置が外部に接続されるバッテ
リを電源として動作している場合に有効である。バッテ
リを電源として用いる場合、ＣＣＤイメージセンサ３及
び外部機器を含むシステム全体が停止しているにも拘わ
らず、信号処理装置に電源電圧が供給され得る。従っ
て、信号処理回路９及び出力回路１４が動作を停止して
いても、回路内部で電流リークが発生することがあり、
実質的には電力が消費されている。そこで、ＣＣＤイメ
ージセンサ３及び外部機器が停止中に、第１及び第２の
電圧のＶA、ＶBの出力を停止することで、信号処理回路
９及び出力回路１４内で発生する電流リークを確実に防
止し、電力消費を抑制することができる。
【００２９】そして、上述の構成を有する信号処理装置
２１は、次のように動作する。先ず、バッテリからの電
源電圧ＶDD（例えば、３.２Ｖ）が供給されると、電源
電圧ＶDDが第１及び第２のレギュレート回路２２、２３
に取り込まれる。第１のレギュレート回路２２に供給さ
れた電源電圧ＶDDは、水平ドライバ８及びアナログ回路
９の最適動作電圧と同等の第１の電圧ＶAに変換され
る。そして、第１の電圧ＶAは、水平ドライバ８及び信
号処理回路９に供給され、水平ドライバ８及び信号処理
回路９が動作する。
【００３０】第２のレギュレート回路２３に供給された
電源電圧ＶDDは、外部機器の入力レベルに応じた第２の
電圧ＶBに変換される。そして、第２の電圧ＶBは、出力
回路１４に供給され、出力回路１４が動作する。
【００３１】このように、信号処理装置２１内に複数の
レギュレート回路を設け、信号処理回路９及び出力回路
１４の各回路に対してそれぞれレギュレート回路を配置
することで、独立して電源電圧を供給することができ
る。これにより、信号処理回路９及び出力回路１４の各
回路に対して互いに異なる電源電圧を供給することがで
き、消費電力の低減を図ることができる。更に、レギュ
レート回路の出力電圧の設定を、信号処理回路９及び出
力回路１４の各回路の最適な動作電圧に対応付けること
により、それぞれに最適な電源電圧を供給することがで
きる。これにより、各回路の動作特性の向上を図ること
ができる。
【００３２】図２は、第１及び第２のレギュレート回路
２２、２３の一例を示す回路構成図である。第１及び第
２のレギュレート回路２２、２３の各回路は、基本的に
同一の構成であり、接続切換部３１、Ｐチャンネル型ト
ランジスタ３２、抵抗器列３３、コンパレータ３４及び
基準電圧発生部３５で構成される。接続切換部３１は、
電源供給端子とＰチャンネル型トランジスタ３２との間
に接続される。Ｐチャンネル型トランジスタ３２は、接
続切換部３１とレギュレート回路の出力端子との間に接
続され、ゲートがコンパレータ３４の出力端子に接続さ
れる。抵抗器列３３は、Ｐチャンネル型トランジスタ３
２のドレインと接地側との間に抵抗器３３ａ及び抵抗器
３３ｂが直列に接続されて構成され、抵抗器３３ａと抵
抗器３３ｂとの中間点がコンパレータ３４の非反転入力
端子に接続される。基準電圧発生部３５は、コンパレー
タ３４の反転入力端子に接続される。
【００３３】第１及び第２のレギュレート回路２２、２
３は、次のように動作する。ここで、抵抗器３３ａ及び
抵抗器３３ｂの抵抗値をそれぞれＲ1、Ｒ2とする。先
ず、電源供給端子を介して電源電圧ＶDDが供給される
と、Ｐチャンネル型トランジスタ３２がオンし、電源電
圧ＶDDが抵抗器列３３に供給される。次いで、抵抗器列
３３によって電源電圧ＶDDが分圧されて、抵抗器列３３
の中間点の電位ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・Ｖ
DDとなり、コンパレータ３４の非反転入力端子に供給さ
れる。
【００３４】次いで、コンパレータ３４が分圧電圧ＶX
と反転入力端子に供給される基準電圧ＶRとの電位差に
応じて動作し、分圧電圧ＶXと基準電圧ＶRが等しくなる
ようにＰチャンネル型トランジスタ３２のオン抵抗を制
御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの
方が高い場合にＰチャンネル型トランジスタ３２をオン
する方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方
が低い場合にＰチャンネル型トランジスタ３２をオフす
る方向に動作する。そして、抵抗器列３３を構成する各
抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電
圧発生部３５から出力される基準電圧ＶRとによって、
一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRがレギュ
レート回路の出力端子側に生成され、調整電圧として次
段の回路に供給される。
【００３５】このようにレギュレート回路から出力され
る調整電圧は、抵抗器列３３の分圧比及び基準電圧ＶR
によって決定される。従って、第１及び第２のレギュレ
ート回路２２、２３の各回路において、次段の回路の最
適動作電圧に応じて、抵抗器列３３の分圧比及び基準電
圧ＶRが設定され、各回路に適した調整電圧が生成され
る。
【００３６】第１及び第２のレギュレート回路２２、２
３の各回路は、上述の構成に加え、接続切換部３１、コ
ンパレータ３４及び基準電圧発生部３５が、システムバ
ス１５の使用状態に応じて動作するように構成されてい
る。具体的には、接続切換部３１、コンパレータ３４及
び基準電圧発生部３５は、制御信号ＲＥを受けて動作
し、制御信号ＲＥがシステムバス１５の使用中に対応す
るレベルを示すとき、接続切換部３１が電源供給端子と
Ｐチャンネル型トランジスタ３２とを接続し、基準電圧
発生部３５が基準電圧ＶRを出力し、コンパレータ３４
が分圧電圧ＶXと基準電圧ＶRとを等しくするように動作
する。一方、制御信号ＲＥがシステムバス１５の未使用
に対応するレベルを示すとき、接続切換部３１が電源供
給端子とＰチャンネル型トランジスタ３２との接続を遮
断し、コンパレータ３４及び基準電圧発生部３５がその
動作を停止する。
【００３７】このようにシステムバス１５の使用状態に
応じて、レギュレート回路を構成する各部の動作を停止
することで、信号処理回路９及び出力回路１４での電流
リークを防止するだけでなく、レギュレート回路自体で
の電力消費を防止することができる。これにより、消費
電力を更に低減させることができる。
【００３８】尚、本願発明においては、第１及び第２の
レギュレート回路２２、２３を信号処理装置２１に内蔵
し、同一の半導体基板上に形成して１チップ構成として
いる。これにより、第１及び第２のレギュレート回路２
２、２３を、信号処理装置２１を構成する他の回路と共
に一括的に製造することができ、コストの低減や製造歩
留まりの向上を図ることができる。
【００３９】図３は、本願発明の第２の実施形態を示す
図であり、本願発明の信号処理装置を採用する撮像装置
の構成を示すブロック図である。この図において、図１
と同一の構成については、同じ符号が付してあり、その
説明を割愛する。
【００４０】信号処理装置２１’は、水平ドライバ８、
信号処理回路９、タイミング制御回路１３、出力回路１
４及び第１乃至第３のレギュレート回路２２、２３、４
１で構成される。この信号処理装置２１’は、アナログ
処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュ
レート回路２２を設け、出力回路１４の前段に第２のレ
ギュレート回路２３を設け、更に、デジタル処理部１２
及びタイミング制御回路１３の前段に第３のレギュレー
ト回路４１を設ける。
【００４１】第１のレギュレート回路２２は、アナログ
処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例
えば、２.５Ｖ）と同等の電圧を出力するように設定さ
れており、バッテリ（図示せず）からの電源電圧ＶD D
を取り込んで、第１の電圧ＶAを生成する。第２のレギ
ュレート回路２３は、出力回路１４の最適動作電圧（例
えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応
する電圧を出力するように設定されており、バッテリか
らの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電
圧値の高い第２の電圧ＶBを生成する。第３のレギュレ
ート回路４１は、デジタル処理部１２及びタイミング制
御回路１３の最適な動作電圧（例えば、２.０Ｖ）と同
等の電圧を出力するように設定されており、バッテリか
らの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電
圧値の低い第３の電圧ＶCを生成する。
【００４２】このように、アナログ処理部１０及びデジ
タル処理部１２の各部に対してレギュレート回路を配置
することで、アナログ処理部１０及びデジタル処理部１
２の各部に適した電源電圧を供給することができる。こ
れにより、各部の信号処理動作における特性の向上を図
ることができる。更に、第３のレギュレート回路４１
で、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生
成し、独立してデジタル処理部１２に供給することで、
消費電力の低減を図ることができる。
【００４３】また、第１乃至第３のレギュレート回路２
２、２３、４１の各レギュレート回路は、図２に示すも
のと同一の構成であり、次段の回路の最適な動作電圧に
応じて抵抗器列の分圧比及び基準電圧発生部の基準電圧
が設定されていると共に、制御信号ＲＥを受けて動作す
るように構成される。即ち、制御信号ＲＥがシステムバ
ス１５の使用の停止に対応するレベルを示すとき、第１
乃至第３の電圧ＶA〜ＶCの出力を停止すると共に、レギ
ュレート回路内部の基準電圧発生部及びコンパレータの
動作を停止する。これにより、システムバス１５が未使
用のときのアナログ処理部１０、デジタル処理部１２及
び出力回路１４における電流リークによる電力消費を防
止する共に、レギュレート回路自身における電力消費を
抑制する。
【００４４】図４は、本願発明の第３の実施形態を示す
図であり、本願発明の信号処理装置を採用する撮像装置
の構成を示すブロック図である。尚、この図において、
図１乃至図３と同一の構成については、同じ符号が付し
てあり、その説明を割愛する。
【００４５】この第３の実施形態において、図１乃至図
３に示す第１の実施形態や第２の実施形態と相違する点
は、外部レギュレート回路２を設け、この外部レギュレ
ート回路２からの出力電圧を信号処理装置５１内の水平
ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１
に供給する点にある。
【００４６】外部レギュレート回路２は、図６に示すも
のと同一の構成を有し、その出力電圧（調整電圧ＶK）
を信号処理装置５１に供給する。ただし、この第３の実
施形態では、調整電圧ＶKが水平ドライバ８、アナログ
処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例
えば、２．５Ｖ）に合わせて設定されている。第３の実
施形態においては、この外部レギュレート回路２からの
出力電圧が、信号処理装置５１に対する電源電圧となっ
ている。
【００４７】信号処理装置５１は、先の信号処理装置２
１、２１’と同様に、水平ドライバ８、信号処理回路
９、タイミング制御回路１３及び出力回路１４を有し、
デジタル処理部１２の前段に第１のレギュレート回路２
２、出力回路１４の前段に第２のレギュレート回路２３
を設けて構成される。
【００４８】第１のレギュレート回路２２は、デジタル
処理部１２及びタイミング制御回路１３の最適な動作電
圧（例えば、２．０Ｖ）と同等の電圧を出力するように
設定されており、外部レギュレート回路２からの電源電
圧を取り込んで、第１の電圧ＶA’を生成する。第２の
レギュレート回路２３は、図１及び図３と同様であり、
外部機器の入力レベルに応じた第２の電圧（ＶB）を生
成する。また、これら２つの内部レギュレート回路は、
図１及び図３のレギュレート回路と同様に、制御信号Ｒ
Ｅに受けて動作する。これにより、システムバス１５が
未使用のときの電力消費を防止することができる。
【００４９】この第３の実施形態においても、第１の実
施形態や第２の実施形態と同様に、信号処理装置５１内
の各回路に適した電圧を供給することができる。これに
より、信号処理装置５１の動作特性を向上させることが
できると共に、消費電力の低減を図ることができる。
【００５０】図５は、本願発明の第４の実施形態を示す
図であり、本願発明の信号処理装置を採用する撮像装置
の構成を示すブロック図である。尚、この図において、
図１乃至図４と同一の構成については、同じ符号が付し
てあり、その説明を割愛する。
【００５１】この第４の実施形態において、先の第３の
実施形態と相違する点は、信号処理装置６１内のデジタ
ル信号処理部１２、タイミング制御回路１３及び出力回
路１４で第１のレギュレート回路２２を共有化する点に
ある。この第４の実施形態は、ＣＰＵ１６、メモリ１７
等の外部機器の都合によって、外部機器の入力レベルが
デジタル処理部１２、タイミング制御回路１３と略同じ
電圧（例えば、２．０Ｖ、或いは、２．０Ｖ付近）とな
る場合に適用できる。
【００５２】第１のレギュレート回路２２は、外部レギ
ュレート回路２からの出力電圧を取り込んで、デジタル
処理部１２、タイミング制御回路１３及び出力回路１４
に適した動作電圧（例えば、２．０Ｖ）に合わせて設定
された第１の電圧ＶA’を生成する。また、この第１の
レギュレート回路２２は、図１乃至図４に示す内部レギ
ュレート回路と同様に、制御信号ＲＥに受けて動作す
る。これにより、システムバス１５が未使用のときの電
力消費を防止することができる。
【００５３】この第４の実施形態によれば、回路規模の
縮小を可能としながら、先の第１乃至第３の実施形態と
同様の効果を得ることができる。
【００５４】以上、図１乃至図５を参照しつつ、本願発
明の実施形態を説明した。以上の実施形態においては、
水平ドライバ８に対して、アナログ処理部１０及びＡ／
Ｄ変換器１１と同等の電圧を供給する構成としている
が、これに限られるものではない。例えば、ＣＣＤイメ
ージセンサ３の仕様によって、水平ドライバ８の最適な
動作電圧がアナログ処理部１０及びＡ／Ｄ変換器１１の
動作電圧よりもデジタル処理部１２及びタイミング制御
回路１３の動作電圧に近くなったような場合には、デジ
タル処理部１２及びタイミング制御回路１３と同等の電
圧を供給する構成としても良い。
【００５５】
【発明の効果】本願発明によれば、信号処理回路及び出
力回路のそれぞれにレギュレート回路を設けることで、
信号処理回路及び出力回路の各回路に対して、独立して
電源電圧を供給することができる。これにより、不要な
電力消費を防止することができ、消費電力の低減を図る
ことができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態を示す図であり、本
願発明の信号処理装置を採用する撮像装置の構成を示す
ブロック図である。
【図２】図１のレギュレート回路の一例を示す回路構成
図である。
【図３】本願発明の第２の実施形態を示す図であり、本
願発明の信号処理装置を採用する撮像装置の構成を示す
ブロック図である。
【図４】本願発明の第３の実施形態を示す図であり、本
願発明の信号処理装置を採用する撮像装置の構成を示す
ブロック図である。
【図５】本願発明の第４の実施形態を示す図であり、本
願発明の信号処理装置を採用する撮像装置の構成を示す
ブロック図である。
【図６】従来の撮像装置の構成を示すブロック図であ
る。
【符号の説明】
２：レギュレート回路 ３：ＣＣＤイメージセンサ ４：駆動装置 ５：昇圧回路 ６：垂直ドライバ ７、２１、２１’、５１、６１：信号処理装置 ８：水平ドライバ ９：信号処理回路 １０：アナログ処理部 １１：Ａ／Ｄ変換器 １２：デジタル処理部 １３：タイミング制御回路 １４：出力回路 １５：システムバス １６：メモリ １７：ディスプレイドライバ ２２：第１のレギュレート回路 ２３：第２のレギュレート回路 ４１：第３のレギュレート回路 ３１：接続切換部 ３２：Ｐチャンネル型トランジスタ ３３：抵抗器列 ３４：コンパレータ ３５：基準電圧発生部
フロントページの続き (72)発明者 高橋 達也 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H100 CC07 DD15 FF01 5C022 AB40 AB67 AC03 AC42 5C024 CY42 GY01 HX02 HX46 5C051 AA01 BA02 DB01 DB07 DC03 DC07 DE01 EA09

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 固体撮像素子から出力される画像信号に
    対して所定の信号処理を施し、所定のフォーマットに従
    う画像信号を外部機器に出力する画像信号処理装置にお
    いて、 電源電圧を取り込んで前記固体撮像素子の出力レベルに
    応じた第１の電圧を発生する第１のレギュレート回路
    と、 前記電源電圧を取り込んで前記外部機器の入力レベルに
    応じた第２の電圧を発生する第２のレギュレート回路
    と、 前記第１の電圧を受けて動作し、前記固体撮像素子から
    出力される画像信号に対して所定の信号処理を施す信号
    処理回路と、 前記第２の電圧を受けて動作し、前記信号処理回路で信
    号処理の施された画像信号を出力する出力回路と、を備
    えたことを特徴とする画像信号処理装置。
  2. 【請求項２】 請求項１に記載の画像信号処理装置にお
    いて、 前記第１及び第２のレギュレート回路は、前記出力回路
    が接続されるバスの使用状態に応じて動作し、前記バス
    の使用が停止されている間の少なくとも一部の期間に、
    前記第１及び第２の電圧の出力を停止することを特徴と
    する画像信号処理装置。
  3. 【請求項３】 請求項１又は請求項２に記載の画像信号
    処理装置において、 前記電源電圧を取り込んで第３の電圧を発生する第３の
    レギュレート回路を更に備え、 前記信号処理回路は、前記固体撮像素子から出力される
    画像信号に対して所定のアナログ信号処理を施すアナロ
    グ処理部と、前記アナログ信号処理が施された後にデジ
    タル信号に変換された画像信号に対して所定のデジタル
    信号処理を施すデジタル処理部と、を含み、 前記デジタル処理部は、前記第３の電圧を受けて動作す
    ることを特徴とする画像信号処理装置。
  4. 【請求項４】 請求項３に記載の画像信号処理装置にお
    いて、 前記第３のレギュレート回路は、前記第１の電圧より電
    圧値の低い前記第３の電圧を出力することを特徴とする
    画像信号処理装置。
  5. 【請求項５】 請求項３又は請求項４に記載の画像信号
    処理装置において、 前記第３のレギュレート回路は、前記出力回路が接続さ
    れるバスの使用状態に応じて動作し、前記バスの使用が
    停止されている間の少なくとも一部の期間に、前記第３
    の電圧の出力を停止することを特徴とする画像信号処理
    装置。
  6. 【請求項６】 請求項１又は請求項２に記載の画像信号
    処理装置において、 前記信号処理回路は、前記固体撮像素子から出力される
    画像信号に対して所定のアナログ信号処理を施すアナロ
    グ処理部と、前記アナログ信号処理が施された後にデジ
    タル信号に変換された画像信号に対して所定のデジタル
    信号処理を施すデジタル処理部と、を含み、 前記アナログ処理部は、前記電源電圧を受けて動作し、 前記デジタル処理部は、前記第１の電圧を受けて動作す
    ることを特徴とする画像信号処理装置。
  7. 【請求項７】 固体撮像素子から出力される画像信号に
    対して所定の信号処理を施し、所定のフォーマットに従
    う画像信号を外部機器に出力する画像信号処理装置にお
    いて、 前記固体撮像素子の出力レベルに応じた電源電圧を取り
    込んで前記外部機器の入力レベルに応じた調整電圧を発
    生するレギュレート回路と、 前記電源電圧を受けて動作し、前記固体撮像素子から出
    力される画像信号に対して所定のアナログ信号処理を施
    すアナログ処理回路と、 前記調整電圧を受けて動作し、前記アナログ信号処理の
    施された後にデジタル信号に変換された画像信号に対し
    て所定のデジタル信号処理を施すデジタル処理回路と、 前記調整電圧を受けて動作し、前記デジタル信号処理の
    施された画像信号を出力する出力回路と、を備えたこと
    を特徴とする画像信号処理装置。
JP2002107897A 2001-08-01 2002-04-10 画像信号処理装置 Pending JP2003116069A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002107897A JP2003116069A (ja) 2001-08-01 2002-04-10 画像信号処理装置
CNB021411891A CN1219398C (zh) 2001-08-01 2002-07-08 图像信号处理装置
TW091116856A TW571586B (en) 2001-08-01 2002-07-29 Image signal processor
US10/208,614 US7365792B2 (en) 2001-08-01 2002-07-30 Image signal processor for processing image signals of a predetermined format
KR10-2002-0045593A KR100496847B1 (ko) 2001-08-01 2002-08-01 화상 신호 처리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001233805 2001-08-01
JP2001-233805 2001-08-01
JP2002107897A JP2003116069A (ja) 2001-08-01 2002-04-10 画像信号処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008268784A Division JP2009017604A (ja) 2001-08-01 2008-10-17 画像信号処理装置

Publications (1)

Publication Number Publication Date
JP2003116069A true JP2003116069A (ja) 2003-04-18

Family

ID=26619771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002107897A Pending JP2003116069A (ja) 2001-08-01 2002-04-10 画像信号処理装置

Country Status (5)

Country Link
US (1) US7365792B2 (ja)
JP (1) JP2003116069A (ja)
KR (1) KR100496847B1 (ja)
CN (1) CN1219398C (ja)
TW (1) TW571586B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450365B1 (ko) * 2001-08-01 2004-09-30 산요덴키가부시키가이샤 화상 신호 처리 장치
KR100455870B1 (ko) * 2001-07-27 2004-11-06 산요덴키가부시키가이샤 촬상 장치
JP2013093527A (ja) * 2011-10-27 2013-05-16 Sony Corp 固体撮像素子およびカメラシステム
JP2019008308A (ja) * 2012-02-09 2019-01-17 フリュー株式会社 写真作成ゲーム機

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248192B2 (ja) * 2001-08-01 2009-04-02 三洋電機株式会社 画像信号処理装置
GB0403628D0 (en) * 2004-02-18 2004-03-24 Arrow Group Ltd Compression-coated tablets and the manufacture thereof
JP4173148B2 (ja) 2005-03-31 2008-10-29 シャープ株式会社 信号処理装置及び画像出力装置
KR101252161B1 (ko) 2006-07-25 2013-04-05 엘지전자 주식회사 카메라가 구비된 이동통신 단말기와 그 동작방법
EP1944961B1 (en) * 2007-01-12 2009-04-15 STMicroelectronics (Research & Development) Limited Image sensor power supply
JP4277917B2 (ja) * 2007-04-13 2009-06-10 ソニー株式会社 ワイヤレス受信装置及び電子機器
CN104539946A (zh) * 2015-02-05 2015-04-22 昆山软龙格自动化技术有限公司 一种四路独立供电的图像检测装置
CN104580919B (zh) * 2015-02-05 2018-07-31 昆山软龙格自动化技术有限公司 一种图像检测装置
CN107534745B (zh) * 2015-04-28 2020-12-18 卡普索影像公司 具有集成功率节约控制的图像传感器
US10200610B2 (en) * 2016-09-19 2019-02-05 Gopro, Inc. Camera battery control method for low ambient temperatures

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729916A (en) 1980-07-30 1982-02-18 Yokogawa Hokushin Electric Corp Elastic surface wave device
JPS5785110A (en) 1980-11-18 1982-05-27 Oki Electric Ind Co Ltd Dc stabilized power supply circuit
JPS63246081A (ja) 1988-03-11 1988-10-13 Konica Corp スチルビデオカメラ
JPH0282774A (ja) 1988-09-19 1990-03-23 Olympus Optical Co Ltd 電子カメラシステム
JPH02248170A (ja) 1989-03-22 1990-10-03 Toshiba Corp 電子カメラ
JP2962514B2 (ja) 1989-12-23 1999-10-12 オリンパス光学工業株式会社 電子的撮像装置
US5396635A (en) 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
DE69127055T2 (de) * 1990-11-07 1997-11-20 Canon Kk Aufzeichnungsgerät
US5493409A (en) 1990-11-29 1996-02-20 Minolta Camera Kabushiki Kaisha Still video camera having a printer capable of printing a photographed image in a plurality of printing modes
JP3093597B2 (ja) * 1994-12-28 2000-10-03 キヤノン株式会社 パーソナルコンピュータの周辺装置
US5963255A (en) * 1996-04-16 1999-10-05 Apple Computer, Inc. System and method for managing utilization of a battery
JP2937236B2 (ja) 1996-11-18 1999-08-23 日本電気株式会社 スイッチングレギュレータ
JP3728036B2 (ja) 1996-12-10 2005-12-21 キヤノン株式会社 デジタルカメラ
JPH10337001A (ja) 1997-05-28 1998-12-18 Canon Inc スイッチングレギュレータおよび撮像装置
US6237106B1 (en) * 1997-11-06 2001-05-22 Canon Kabushiki Kaisha Communication apparatus and method, and program in computer readable medium
JPH11203382A (ja) * 1997-11-17 1999-07-30 Olympus Optical Co Ltd コード読取装置
JP3512332B2 (ja) 1998-04-07 2004-03-29 富士通株式会社 内部電圧発生回路
JP4307602B2 (ja) * 1998-11-24 2009-08-05 オリンパス株式会社 撮像装置及び撮像装置の動作モード設定方法
US7129985B1 (en) 1998-11-24 2006-10-31 Canon Kabushiki Kaisha Image sensing apparatus arranged on a single substrate
JP2000224495A (ja) 1998-11-24 2000-08-11 Canon Inc 撮像装置及びそれを用いた撮像システム
FR2789190B1 (fr) 1999-01-28 2001-06-01 St Microelectronics Sa Alimentation regulee a fort taux de rejection du bruit d'une tension d'alimentation
US6222745B1 (en) * 1999-10-19 2001-04-24 Texas Instruments Incorporated Digitally synthesized multiple phase pulse width modulation
US6377073B1 (en) * 1999-11-30 2002-04-23 Texas Instruments Incorporated Structure and method for reduction of power consumption in integrated circuit logic
JP2003116070A (ja) * 2001-08-01 2003-04-18 Sanyo Electric Co Ltd 画像信号処理装置
US7061534B2 (en) 2001-08-31 2006-06-13 Pentax Corporation Three-dimensional image capturing device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455870B1 (ko) * 2001-07-27 2004-11-06 산요덴키가부시키가이샤 촬상 장치
KR100450365B1 (ko) * 2001-08-01 2004-09-30 산요덴키가부시키가이샤 화상 신호 처리 장치
JP2013093527A (ja) * 2011-10-27 2013-05-16 Sony Corp 固体撮像素子およびカメラシステム
JP2019008308A (ja) * 2012-02-09 2019-01-17 フリュー株式会社 写真作成ゲーム機

Also Published As

Publication number Publication date
US20030026616A1 (en) 2003-02-06
CN1219398C (zh) 2005-09-14
US7365792B2 (en) 2008-04-29
KR20030013308A (ko) 2003-02-14
KR100496847B1 (ko) 2005-06-23
TW571586B (en) 2004-01-11
CN1400809A (zh) 2003-03-05

Similar Documents

Publication Publication Date Title
US8004601B2 (en) Imaging apparatus using multiple regulators to decrease overall power consumption
US7310115B2 (en) Imaging device with boosting circuit
US8045049B2 (en) Signal processor configured to process a first signal to generate a second signal
JP2003116069A (ja) 画像信号処理装置
JP4222772B2 (ja) 画像信号処理装置
KR100450365B1 (ko) 화상 신호 처리 장치
US7317483B2 (en) Charge transfer device having output amplifier with reduced power consumption
US7843502B2 (en) Programmable boost signal generation method and apparatus
US7420604B2 (en) Image-processing device with image-pickup validity indication and processing method thereof
JP2009017604A (ja) 画像信号処理装置
JP2009038831A (ja) 画像信号処理装置
JP2003298957A (ja) 昇圧回路及びこれを用いた撮像装置
JP2009022053A (ja) 撮像装置
JP2004179892A (ja) 撮像装置
JP2007020224A (ja) 撮像装置
JPH07107388A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050407

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015