JP2003099000A - Driving method of current driving type display panel, driving circuit and display device - Google Patents
Driving method of current driving type display panel, driving circuit and display deviceInfo
- Publication number
- JP2003099000A JP2003099000A JP2001291594A JP2001291594A JP2003099000A JP 2003099000 A JP2003099000 A JP 2003099000A JP 2001291594 A JP2001291594 A JP 2001291594A JP 2001291594 A JP2001291594 A JP 2001291594A JP 2003099000 A JP2003099000 A JP 2003099000A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- stage
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディスプレイに用
いられる発光素子の駆動装置に関し、特に有機及び無機
ＥＬ（エレクトロルミネンス）、又はＬＥＤ（発光ダイ
オード）等のような発光輝度が素子を流れる電流により
制御される電流制御型発光素子の駆動回路の構成ならび
に駆動方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for driving a light emitting element used in a display, and more particularly, a current flowing through the element such as organic and inorganic EL (electroluminescence), LED (light emitting diode), etc. The present invention relates to a configuration and a driving method of a drive circuit of a current control type light emitting element controlled by.
【０００２】[0002]
【従来の技術】有機及び無機ＥＬ、又はＬＥＤ等のよう
な発光素子をアレイ状に組み合わせ、ドットマトリクス
により文字表示を行うディスプレイは、テレビ、携帯端
末等に広く利用されている。特に、自発光素子を用いた
これらのディスプレイは、液晶を用いたディスプレイと
異なり、照明のためのバックライトを必要としない、視
野角が広い、応答速度が速い等の特徴を有し、注目を集
めている。中でも、低温ポリシリコン等による薄膜トラ
ンジスタとこれらの発光素子とを組み合わせたアクティ
ブマトリクス型と呼ばれるディスプレイは、単純マトリ
クス駆動のディスプレイと比較して、低消費電力、高輝
度、高コントラスト、高精細等の優位性を持っており近
年注目されている。2. Description of the Related Art A display in which light emitting elements such as organic and inorganic EL or LEDs are combined in an array to display characters by a dot matrix is widely used in televisions, mobile terminals and the like. In particular, these displays using self-luminous elements are different from displays using liquid crystals in that they do not require a backlight for illumination, have a wide viewing angle, have a fast response speed, etc. I am collecting. Among them, a display called an active matrix type, which is a combination of a thin film transistor made of low-temperature polysilicon or the like and these light emitting elements, has advantages such as low power consumption, high brightness, high contrast, and high definition as compared with a simple matrix drive type display. It has sex and has been attracting attention in recent years.
【０００３】一般的にコンピュータの端末、パソコンの
モニタ、テレビ等の動画表示を行うためには、各画素の
輝度が変化する階調表示が出来ることが必要不可欠であ
る。従来から用いられている階調表示方法としては、大
きくアナログ階調制御方式とディジタル階調制御方式に
分けられる。Generally, in order to display a moving image on a computer terminal, a personal computer monitor, a television, etc., it is indispensable to be capable of gradation display in which the brightness of each pixel changes. Conventionally used gradation display methods are roughly classified into an analog gradation control method and a digital gradation control method.
【０００４】アナログ階調制御方式による電流駆動型表
示パネルの一例を図１３に示す。図１３において、１０
０はフレームメモリー，１０１はラッチ，１０２はＤ／
Ａコンバーター，１０３はゲートドライバー，１０４は
信号電圧書きこみ制御用スイッチ，１０５は保持容量，
１０６は電圧電流変換用Ｐチャンネル薄膜トランジス
タ，１０７は発光素子を表す。FIG. 13 shows an example of a current drive type display panel based on the analog gradation control method. In FIG. 13, 10
0 is a frame memory, 101 is a latch, 102 is D /
A converter, 103 is a gate driver, 104 is a signal voltage writing control switch, 105 is a storage capacitor,
Reference numeral 106 denotes a P-channel thin film transistor for voltage / current conversion, and 107 denotes a light emitting element.
【０００５】フレームメモリーからのＮビットのディジ
タル階調データＤ0〜ＤN-1は、一旦ラッチに保持された
のちＤ／Ａコンバーターによりアナログ電圧値に変換さ
れ、データ信号線に伝達される。選択期間では、ゲート
ドライバーによりスイッチがＯＮし、データ信号線のア
ナログ電圧値はＰチャンネル薄膜トランジスタのゲート
に印加され、Ｐチャンネル薄膜トランジスタのゲート−
ソース間には、アナログ電圧値−電源電圧（ＶＤＤ）の
電圧がかかる。その結果、データ信号線のアナログ電圧
値はＰチャンネル薄膜トランジスタにより電圧電流変換
され、発光素子にはアナログ電圧値に応じた一定の電流
値が流れて発光する。また非選択期間では、スイッチが
ＯＦＦするが、保持容量によりデータ信号線のアナログ
電圧値は保持されているので、薄膜トランジスタのゲー
ト−ソース間には電圧が印加され続け、非選択期間にお
いても発光素子には一定の電流値が流れ続けて発光は持
続される。The N-bit digital gradation data D 0 to D N-1 from the frame memory is once held in a latch, converted into an analog voltage value by a D / A converter, and transmitted to a data signal line. In the selection period, the switch is turned on by the gate driver, the analog voltage value of the data signal line is applied to the gate of the P-channel thin film transistor, and the gate of the P-channel thin film transistor is
A voltage of analog voltage value−power supply voltage (VDD) is applied between the sources. As a result, the analog voltage value of the data signal line is voltage-current converted by the P-channel thin film transistor, and a constant current value according to the analog voltage value flows through the light emitting element to emit light. Although the switch is turned off in the non-selection period, since the analog voltage value of the data signal line is held by the storage capacitor, the voltage is continuously applied between the gate and the source of the thin film transistor, and the light emitting element is also in the non-selection period. A constant current value continues to flow through the device, and light emission is continued.
【０００６】図１４に、画素部のＰチャンネル薄膜トラ
ンジスタと発光素子として有機ＥＬを用いた場合の動特
性のシミュレーション結果を示す。電源電圧（ＶＤＤ）
は５Ｖ，対向電圧（−ＶＥＥ）は−７．５Ｖを仮定し
て、パラメータとしては、Ｐチャンネル薄膜トランジス
タのゲート−ソース間電圧Vgsをとっている。Ｐチャン
ネル薄膜トランジスタと有機ＥＬの動作曲線の交点が動
作点であり、有機ＥＬに流れる電流値Ieを表している。FIG. 14 shows a simulation result of dynamic characteristics when a P-channel thin film transistor in a pixel portion and an organic EL is used as a light emitting element. Power supply voltage (VDD)
Is 5 V and the counter voltage (-VEE) is -7.5 V, and the gate-source voltage Vgs of the P-channel thin film transistor is taken as a parameter. The intersection of the operating curves of the P-channel thin film transistor and the organic EL is the operating point and represents the current value Ie flowing in the organic EL.
【０００７】これらをプロットしていくと、図１５に示
すように、データ信号線のアナログ信号電圧と有機ＥＬ
に流れる電流値との関係が得られる。一般に、有機ＥＬ
等の発光素子では、流れる電流値と輝度は比例するの
で、図１５は信号電圧−輝度特性と考えてもよい。図１
５より、アナログ信号電圧と輝度特性は比例しているの
ではなく、もとからガンマ特性がかかったような特性を
示しているので、ディジタルの階調データをそのままア
ナログ信号に変換するだけで、ガンマ特性のかかった階
調表示が実現できることがわかる。When these are plotted, as shown in FIG. 15, the analog signal voltage of the data signal line and the organic EL
The relationship with the value of the current flowing in Generally, organic EL
In a light emitting element such as, the flowing current value is proportional to the luminance, and therefore FIG. 15 may be considered as a signal voltage-luminance characteristic. Figure 1
From FIG. 5, the analog signal voltage and the luminance characteristic are not in proportion to each other, but show the characteristic that the gamma characteristic is applied from the beginning, so that it is possible to convert the digital gradation data as it is into the analog signal. It can be seen that gradation display with gamma characteristics can be realized.
【０００８】ただし、図１５以外のガンマ特性を実現す
る場合には、ディジタルの階調データをそのままアナロ
グ信号に変換するのではなく、別途Ｄ／Ａコンバータに
工夫をこらす必要がある。However, in order to realize the gamma characteristics other than those shown in FIG. 15, it is necessary to devise a separate D / A converter instead of converting the digital gradation data as it is into an analog signal.
【０００９】一方、ディジタル階調制御方式による電流
駆動型表示パネルの一例を図１６に示す。On the other hand, FIG. 16 shows an example of a current drive type display panel based on the digital gradation control method.
【００１０】図１６において、１３０はフレームメモリ
ー，１３１はラッチ，１３２はＶONＶOFF電圧出力回路,
１３３はゲートドライバー，１３４は信号電圧書きこみ
制御用スイッチ，１３５は保持容量，１３６は電圧電流
変換用Ｐチャンネル薄膜トランジスタ，１３７は発光素
子,１３８は発光制御用スイッチ,１３９は時分割駆動制
御回路を表す。ディジタル階調制御方式としては、面積
階調方式や時分割駆動方式等があるが、ここでは時分割
駆動方式をターゲットにしている。時分割駆動方式と
は、図１７に示すように、フレームを重み付けされたい
くつかのサブフレームに分割し、ディジタルの階調デー
タにあわせて対応するサブフレームをＯＮまたはＯＦＦ
させることにより階調表示を行う方式である。In FIG. 16, 130 is a frame memory, 131 is a latch, 132 is a V ON V OFF voltage output circuit,
133 is a gate driver, 134 is a signal voltage write control switch, 135 is a storage capacitor, 136 is a voltage-current conversion P-channel thin film transistor, 137 is a light emitting element, 138 is a light emission control switch, and 139 is a time division drive control circuit. Represent As the digital gradation control method, there are an area gradation method, a time-division driving method, and the like, but the time-division driving method is targeted here. As shown in FIG. 17, the time-division driving method divides a frame into several weighted sub-frames, and turns on or off the corresponding sub-frames according to digital gradation data.
This is a method of performing gradation display.
【００１１】時分割駆動方式によるディジタル階調制御
方式を詳細に説明する。時分割駆動制御回路により、フ
レームメモリからのＮビットのディジタル階調データＤ
0〜ＤN-1は一旦ラッチされたのち、ＶONＶOFF電圧出力
回路に入力される。ＶONＶOF F電圧出力回路は、時分割
駆動制御回路によりディジタル階調データのＤ0からＤ
N-1のビットから、サブフレームに応じて選択される。
すなわち、サブフレーム１ではＤ0，サブフレーム２で
はＤ1，・・・，サブフレームＮではＤN-1が選択され
る。そして、ディジタル階調データの選択ビットが１の
ときはＯＮ出力電圧ＶONを，０のときはＯＦＦ出力電圧
ＶOFFをデータ信号線に出力する。ＯＮ出力電圧ＶONと
ＯＦＦ出力電圧ＶOFFは、図１８に示す特性から決めら
れている。Digital gradation control by time division driving method
The method will be described in detail. Time division drive control circuit
N-bit digital gradation data D from frame memory
0~ DN-1Is latched once, then VONVOFFVoltage output
Input to the circuit. VONVOF FVoltage output circuit is time division
D of digital gradation data by the drive control circuit0To D
N-1Bits are selected according to the subframe.
That is, D in subframe 10, In subframe 2
Is D1, ..., D in subframe NN-1Is selected
It And the selection bit of the digital gradation data is 1
ON output voltage VONIs 0, the OFF output voltage
VOFFIs output to the data signal line. ON output voltage VONWhen
OFF output voltage VOFFIs determined from the characteristics shown in FIG.
Has been.
【００１２】データ信号線に出力された信号電圧は、図
１７に示すように、ゲートドライバーにより順次、信号
電圧書きこみ制御用スイッチがＯＮされて保持容量に書
き込まれていく。ただし、この期間では発光制御用スイ
ッチはＯＦＦになっているので、有機ＥＬには電流が流
れず発光はしない。ゲートドライバーにより、走査線が
順次選択され画面全体の保持容量にＯＮまたはＯＦＦの
信号電圧が書き込まれると、時分割駆動制御回路によ
り、発光制御用スイッチが一斉にＯＮされて発光する。As shown in FIG. 17, the signal voltage output to the data signal line is sequentially written by the gate driver to the signal voltage writing control switch to be turned on and stored in the storage capacitor. However, since the light emission control switch is OFF during this period, no current flows in the organic EL and no light is emitted. When the scanning lines are sequentially selected by the gate driver and an ON or OFF signal voltage is written in the storage capacitor of the entire screen, the time-division drive control circuit simultaneously turns on the light emission control switches to emit light.
【００１３】重み付けされたサブフレームの期間発光す
ると、時分割駆動制御回路により発光制御用スイッチは
ＯＦＦされ、再びゲートドライバーにより走査が始ま
る。以上図１７に示すように、書き込み期間と発光期間
を繰り返すことにより、階調データに応じた階調表示が
行われる。When light is emitted during the weighted sub-frame, the time division drive control circuit turns off the light emission control switch, and the gate driver starts scanning again. As shown in FIG. 17, by repeating the writing period and the light emitting period, gradation display according to the gradation data is performed.
【００１４】このように、時分割駆動によるディジタル
階調制御方式では、基本的にＯＮまたはＯＦＦの２値駆
動であり、入力電圧としては図１５に示すＶONとＶOFF
だけであるので、アナログ階調制御方式と比べてＤ／Ａ
コンバータがない分、制御が簡単で回路規模が小さいと
いうメリットがある。As described above, the digital gradation control method by time division drive is basically binary drive of ON or OFF, and the input voltage is V ON and V OFF shown in FIG.
D / A compared to analog gradation control method
Since there is no converter, there are advantages that the control is easy and the circuit scale is small.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、時分割
駆動によるディジタル階調制御方式では、ＯＮ出力電圧
ＶONが一定であるので、階調データと輝度特性がリニア
になってしまい、ガンマ補正ができないという課題があ
る。また、ポリシリコンを材料とした薄膜トランジスタ
においては、結晶シリコンによるトランジスタに比較し
て、一般的にしきい値のばらつきが大きく、その値は±
１．０Ｖ程度と推察される。しきい値が±１．０Ｖばら
ついたとすれば、図１９に示すように、薄膜トランジス
タを流れる電流は大きく変化し、電流値のばらつきは、
そのまま輝度特性のばらつきとなって現れる。このた
め、例えば輝度むら等の画質劣化が生じることになる。However, in the digital gradation control method by time division driving, since the ON output voltage V ON is constant, the gradation data and the luminance characteristic are linear, and gamma correction cannot be performed. There is a problem. In addition, a thin film transistor made of polysilicon generally has a larger threshold variation than a transistor made of crystalline silicon.
It is estimated to be about 1.0V. If the threshold value varies by ± 1.0 V, the current flowing through the thin film transistor changes greatly as shown in FIG.
As it is, it appears as variations in the luminance characteristics. Therefore, image quality deterioration such as uneven brightness occurs.
【００１６】本発明はかかる点に鑑みてなされたもので
あり、薄膜トランジスタのしきい値ばらつきを補正し、
かつ所望のガンマ特性を有する階調特性を実現する時分
割駆動によるディジタル階調制御方式を提供することを
目的とする。The present invention has been made in view of the above points, and corrects the threshold variation of thin film transistors,
Another object of the present invention is to provide a digital gradation control method by time division driving that realizes gradation characteristics having a desired gamma characteristic.
【００１７】[0017]
【課題を解決するための手段】この目的を達成するため
に、本発明の電流駆動型表示パネルの駆動方法、駆動回
路及び表示装置は、フレームを複数のサブフレームに分
割した時分割駆動によるディジタル階調制御において、
サブフレームの構成として、フレームを大きく分割した
複数の第１段サブフレームと、前記各第１段サブフレー
ムを更に分割した複数の第２段サブフレームで構成され
た表示装置であって、データ信号線の入力信号電圧保持
回路としきい値検出回路を具備した薄膜トランジスタの
電圧電流変換により電流駆動される構成であって、オン
時の電流値のばらつきを前記しきい値検出回路により抑
制し、かつ、前記各第１段サブフレームごとに、ＯＮ時
に前記発光素子に流す電流値を変化させることにより、
所望のガンマ特性を実現したことを特徴としている。In order to achieve this object, a method of driving a current-driven display panel, a driving circuit, and a display device of the present invention are digital by time division driving in which a frame is divided into a plurality of subframes. In gradation control,
A display device comprising a plurality of first-stage subframes obtained by largely dividing a frame and a plurality of second-stage subframes obtained by further dividing each of the first-stage subframes, as a subframe configuration, A configuration in which a thin film transistor including a line input signal voltage holding circuit and a threshold value detection circuit is current-driven by voltage-current conversion, and the threshold value detection circuit suppresses variations in current value at the time of ON, and By changing the value of the current flowing through the light emitting element when the light is turned on for each of the first-stage subframes,
The feature is that a desired gamma characteristic is realized.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１９】（発明の実施の形態１）本発明の第１の実
施の形態は、絶縁基板上にマトリクス状に配置された複
数のデータ信号線と複数の走査信号線の交点上の画素
が、電流に応じて輝度が変化する発光素子で構成された
表示装置において、階調表示方法として、フレームを複
数のサブフレームに分割して、階調データに応じてＯＮ
もしくはＯＦＦとする時分割駆動によるディジタル階調
制御方式であって、サブフレームの構成としては、フレ
ームを大きく分割した複数の第１段サブフレームと、前
記各第１段サブフレームを更に分割した複数の第２段サ
ブフレームで構成された表示装置であって、前記各第１
段サブフレームごとに、ＯＮ時に前記発光素子に流す電
流値を変化させることにより、所望のガンマ特性を実現
したことを特徴としている。(First Embodiment of the Invention) In the first embodiment of the present invention, a pixel on the intersection of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate is In a display device including a light emitting element whose brightness changes according to current, a frame is divided into a plurality of subframes and turned on according to grayscale data as a grayscale display method.
Alternatively, it is a digital gradation control method by time division driving which is turned off, and the sub-frames are composed of a plurality of first-stage sub-frames into which the frame is largely divided and a plurality of sub-frames obtained by further dividing each of the first-stage sub-frames. A display device including a second-stage sub-frame of
It is characterized in that a desired gamma characteristic is realized by changing the value of the current flowing through the light emitting element when it is turned on for each sub-frame.
【００２０】更に, 前記第２段サブフレームの構成とし
て、サブフレーム期間長が、１期間長,２期間長,４期間
長,８期間長、・・・というように、重み付けされてい
ることを特徴としている。Further, as the configuration of the second stage sub-frame, the sub-frame period length is weighted as 1 period length, 2 period length, 4 period length, 8 period length, ... It has a feature.
【００２１】図１に、本発明の時分割駆動によるディジ
タル階調制御方式において、所望のガンマ特性を実現す
るためのサブフレームの構成を示す。図１では、フレー
ムを４つの第１段サブフレーム１〜４に分割し、更に第
１段サブフレームを期間長が１,２,４,８の第２段サブ
フレーム１〜４で構成した場合を示している。この構成
により、１５＋１５＋１５＋１５＝６０階調の階調表示
を実現することができる。FIG. 1 shows the structure of a sub-frame for realizing a desired gamma characteristic in the digital gradation control system by time division driving according to the present invention. In FIG. 1, the frame is divided into four first-stage subframes 1 to 4, and the first-stage subframe is composed of second-stage subframes 1 to 4 with period lengths of 1, 2, 4, and 8. Is shown. With this configuration, gradation display of 15 + 15 + 15 + 15 = 60 gradations can be realized.
【００２２】第１段サブフレーム１の期間では、信号電
圧はＶ１であるので、発光素子にはそれに応じた電流値
Ｉ１が流れる。第１段サブフレーム２の期間では、信号
電圧はＶ２であるので、発光素子にはそれに応じた電流
値Ｉ２が流れる。第１段サブフレーム３の期間では、信
号電圧はＶ３であるので、発光素子にはそれに応じた電
流値Ｉ３が流れる。第１段サブフレーム４の期間では、
信号電圧はＶ４であるので、発光素子にはそれに応じた
電流値Ｉ４が流れる。従って,本発明のサブフレーム構
成による時分割駆動によるディジタル階調制御方式での
階調特性は、図２に示すように、階調データが０〜１４
では傾きがＩ１,１５〜２９では傾きがＩ２,３０〜４４
では傾きがＩ３，４５〜５９では傾きがＩ４の輝度特性
となる。Since the signal voltage is V1 during the period of the first subframe 1, the corresponding current value I1 flows through the light emitting element. During the period of the first subframe 2, the signal voltage is V2, so that a current value I2 corresponding to the signal voltage flows in the light emitting element. During the period of the first subframe 3, the signal voltage is V3, so that the current value I3 corresponding to the signal voltage flows in the light emitting element. In the period of the first stage subframe 4,
Since the signal voltage is V4, a current value I4 corresponding to it flows through the light emitting element. Therefore, as shown in FIG. 2, the gradation characteristics in the digital gradation control method by the time division driving according to the sub-frame structure of the present invention are as shown in FIG.
Then the slope is I1,15-29, and the slope is I2,30-44
When the inclination is I3 and 45 to 59, the luminance characteristic is I4.
【００２３】すなわち、時分割駆動のディジタル階調制
御方式において、信号電圧Ｖ１〜Ｖ４をセットして傾き
Ｉ１〜Ｉ４を制御することにより、所望のガンマ特性を
持った階調特性を実現できる。That is, in the time-division driving digital gradation control method, by setting the signal voltages V1 to V4 and controlling the slopes I1 to I4, it is possible to realize gradation characteristics having a desired gamma characteristic.
【００２４】なお、上記では本発明の第１の実施の形態
の一例として、第１段サブフレームを等間隔に設定した
場合を示したが、図３に示すように、非等間隔でもかま
わない。この場合の階調特性は図４に示すようになる。In the above, as an example of the first embodiment of the present invention, the case where the first stage sub-frames are set at equal intervals has been described, but as shown in FIG. 3, they may be non-equidistant. . The gradation characteristics in this case are as shown in FIG.
【００２５】（発明の実施の形態２）本発明の第２の実
施の形態は、絶縁基板上にマトリクス状に配置された複
数のデータ信号線と複数の走査信号線の交点上の画素
が、電流に応じて輝度が変化する発光素子で構成された
表示装置において、階調表示方法として、フレームを複
数のサブフレームに分割して、階調データに応じてＯＮ
もしくはＯＦＦとする時分割駆動によるディジタル階調
制御方式であって、サブフレームの構成としては、フレ
ームを大きく分割した複数の第１段サブフレームと、前
記各第１段サブフレームを更に分割した複数の第２段サ
ブフレームで構成された表示装置であって、前記各第１
段サブフレームごとに、ＯＮ時に前記発光素子に流す電
流値を変化させることにより、所望のガンマ特性を実現
したことを特徴としている。(Embodiment 2 of the Invention) In the second embodiment of the present invention, pixels on the intersections of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate are In a display device including a light emitting element whose brightness changes according to current, a frame is divided into a plurality of subframes and turned on according to grayscale data as a grayscale display method.
Alternatively, it is a digital gradation control method by time division driving which is turned off, and the sub-frames are composed of a plurality of first-stage sub-frames into which the frame is largely divided and a plurality of sub-frames obtained by further dividing each of the first-stage sub-frames. A display device including a second-stage sub-frame of
It is characterized in that a desired gamma characteristic is realized by changing the value of the current flowing through the light emitting element when it is turned on for each sub-frame.
【００２６】更に, 前記第２段サブフレームの構成とし
て、サブフレーム期間長が、１期間長,２期間長,４期間
長,８期間長、・・・というように重み付けされてお
り、重み付けされたサブフレームの他に、１期間長のサ
ブフレームを追加したことを特徴としている。Further, as the configuration of the second stage subframe, the subframe period length is weighted as 1 period length, 2 period length, 4 period length, 8 period length, ... In addition to the subframes, a subframe having a length of one period is added.
【００２７】図５に、本発明のサブフレームの構成を示
す。図１のサブフレーム構成では、１５＋１５＋１５＋
１５＝６０階調しか階調表示できなかったのに対し、本
発明のサブフレーム構成では、図５に示すように１期間
長のサブフレームが余分に追加されているため、１６＋
１６＋１６＋１６＝６４階調表示が可能となる。FIG. 5 shows the structure of the subframe of the present invention. In the subframe configuration of FIG. 1, 15 + 15 + 15 +
Only 15 = 60 gray scales can be displayed, whereas in the sub-frame configuration of the present invention, an extra sub-frame of one period is added as shown in FIG.
16 + 16 + 16 = 64 gradation display is possible.
【００２８】（発明の実施の形態３）本発明の第３の実
施の形態は、絶縁基板上にマトリクス状に配置された複
数のデータ信号線と複数の走査信号線の交点上の画素
が、電流に応じて輝度が変化する発光素子で構成された
表示装置において、階調表示方法として、フレームを複
数のサブフレームに分割して、階調データに応じてＯＮ
もしくはＯＦＦとする時分割駆動によるディジタル階調
制御方式であって、サブフレームの構成としては、フレ
ームを大きく分割した複数の第１段サブフレームと、前
記各第１段サブフレームを更に分割した複数の第２段サ
ブフレームで構成された表示装置であって、前記各第１
段サブフレームごとに、ＯＮ時に前記発光素子に流す電
流値を変化させることにより、所望のガンマ特性を実現
したことを特徴とする電流駆動型表示パネルの駆動方法
を実現するための回路構成として、フレームメモリー,
ラッチ,時分割駆動制御回路,ＶONＶOFF電圧出力回路で
構成されたことを特徴としている。(Embodiment 3 of the Invention) In a third embodiment of the present invention, pixels on the intersections of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate are In a display device including a light emitting element whose brightness changes according to current, a frame is divided into a plurality of subframes and turned on according to grayscale data as a grayscale display method.
Alternatively, it is a digital gradation control method by time division driving which is turned off, and the sub-frames are composed of a plurality of first-stage sub-frames into which the frame is largely divided and a plurality of sub-frames obtained by further dividing each of the first-stage sub-frames. A display device including a second-stage sub-frame of
As a circuit configuration for realizing a driving method of a current-driven display panel, which is characterized in that a desired gamma characteristic is realized by changing a current value flowing in the light-emitting element when turned on for each sub-frame. Frame Memory,
It is characterized by comprising a latch, a time-division drive control circuit, and a V ON V OFF voltage output circuit.
【００２９】図６に、本発明の階調表示方法として所望
のガンマ特性の階調特性を有する時分割駆動によるディ
ジタル階調制御方式の回路図を示す。図６において、１
０はフレームメモリー，１１はラッチ，１２はＶONＶ
OFF出力回路,１３はゲートドライバー，１４は信号電圧
書きこみ制御用スイッチ，１５は保持容量，１６は電圧
電流変換用Ｐチャンネル薄膜トランジスタ，１７は発光
素子,１８は発光制御用スイッチ,１９は時分割駆動制御
回路を示す。FIG. 6 shows a circuit diagram of a digital gradation control system by time division driving having a gradation characteristic of a desired gamma characteristic as the gradation display method of the present invention. In FIG. 6, 1
0 is a frame memory, 11 is a latch, 12 is V ON V
OFF output circuit, 13 is a gate driver, 14 is a signal voltage write control switch, 15 is a storage capacitor, 16 is a P-channel thin film transistor for voltage / current conversion, 17 is a light emitting element, 18 is a light emission control switch, and 19 is time division. A drive control circuit is shown.
【００３０】（発明の実施の形態４）本発明の第４の実
施の形態は、請求項４記載の駆動回路の駆動方法とし
て、フレームメモリーからラッチされた階調データに基
づいて、ＶONＶOFF電圧出力回路において、前記第１段
サブフレームの何番目に属するか、また前記第２段サブ
フレームの何番目に属するかにより、所望のガンマ特性
を実現するＯＮ電圧ＶONまたはＯＦＦ電圧ＶOFFを出力
することを特徴としている。(Fourth Embodiment of the Invention) A fourth embodiment of the present invention is a method for driving a drive circuit according to a fourth aspect, wherein V ON V is set based on grayscale data latched from a frame memory. In the OFF voltage output circuit, an ON voltage V ON or an OFF voltage V OFF that realizes a desired gamma characteristic is obtained depending on which of the first-stage sub-frame and which of the second-stage sub-frame it belongs to. Is output.
【００３１】本発明の動作を詳細に説明すると、以下の
通りである。時分割駆動制御回路により、フレームメモ
リからのＮビットのディジタル階調データＤ0〜Ｄ
N-1は、一旦ラッチに保持されたのち、ＶONＶOFF電圧出
力回路に入力される。ＶONＶOFF電圧出力回路では、デ
ィジタル階調データＤ0〜ＤN-1を参照して、第１段サブ
フレームの何番目に所属するか判断する。例えば、図１
のサブフレーム構成の場合、階調データが１〜１５は第
１段サブフレーム１、１６〜３０は第１段サブフレーム
２、３１〜４５は第１段サブフレーム３、４６〜６０は
第１段サブフレーム４である。階調データの所属するひ
とつ前の第１段サブフレームまでは、全ＯＮであり、階
調データの所属する第１段サブフレームでは部分ＯＮで
あり、階調データの所属するひとつあと以降の第１段サ
ブフレームは全ＯＦＦとなる。例えば、階調データが３
６の場合、第１段サブフレーム３に所属するので、第１
段サブフレーム１は全ＯＮ,第１段サブフレーム２も全
ＯＮ,第１段サブフレーム３は部分ＯＮとなる。すなわ
ち、第１段サブフレーム１と第１段サブフレーム２で
は、第２段サブフレーム１〜４はすべてＯＮであり、第
１段サブフレーム３では、第２段サブフレーム１〜３は
ＯＮ，第２段サブフレーム４はＯＦＦ、第１段サブフレ
ーム４では、第２段サブフレーム１〜４はすべてＯＦＦ
となる。このような情報をデータ信号線に信号電圧とし
て出力すればよい。The operation of the present invention will be described in detail below. By the time division drive control circuit, N-bit digital gradation data D 0 to D from the frame memory
N-1 is once held in the latch and then input to the V ON V OFF voltage output circuit. The V ON V OFF voltage output circuit refers to the digital grayscale data D 0 to D N-1 to determine to which of the first-stage sub-frames it belongs. For example, in FIG.
In the case of the sub-frame structure, the gradation data 1 to 15 is the first stage sub frame 1, 16 to 30 is the first stage sub frame 2, 31 to 45 is the first stage sub frame 3, and 46 to 60 is the first stage. It is a stage subframe 4. Up to the previous 1st subframe to which the gradation data belongs, all are ON, and in the 1st subframe to which the gradation data belongs, it is partially ON. All 1-stage subframes are turned off. For example, the gradation data is 3
In the case of 6, since it belongs to the first stage subframe 3, the first stage
The stage sub-frame 1 is all ON, the first stage sub-frame 2 is all ON, and the first stage sub-frame 3 is partially ON. That is, in the first-stage subframe 1 and the first-stage subframe 2, the second-stage subframes 1 to 4 are all ON, and in the first-stage subframe 3, the second-stage subframes 1 to 3 are ON. Second stage subframe 4 is OFF, and in first stage subframe 4, all second stage subframes 1 to 4 are OFF
Becomes Such information may be output to the data signal line as a signal voltage.
【００３２】データ信号線に出力された信号電圧は、ゲ
ートドライバーにより順次信号電圧書きこみ制御用スイ
ッチがＯＮされて保持容量に書き込まれていく。ただ
し、この期間では発光制御用スイッチはＯＦＦになって
いるので、有機ＥＬには電流が流れず発光はしない。ゲ
ートドライバーにより、走査線が順次選択され画面全体
の保持容量にＯＮまたはＯＦＦの信号電圧が書き込まれ
ると、時分割駆動制御回路により、発光制御用スイッチ
が一斉にＯＮされて発光する。重み付けされたサブフレ
ームの時間発光すると、時分割駆動制御回路により発光
制御用スイッチはＯＦＦされ、再びゲートドライバーに
より走査が始まる。以上に示すように、書きこみ期間Ａ
Ｐと発光期間ＬＰを繰り返し、かつ階調データに応じて
ＶON電圧を任意に変更することにより、所望のガンマ特
性を有する階調制御を実現することが可能となる。The signal voltage output to the data signal line is sequentially written into the storage capacitor by turning on the signal voltage writing control switch by the gate driver. However, since the light emission control switch is OFF during this period, no current flows in the organic EL and no light is emitted. When the scanning lines are sequentially selected by the gate driver and an ON or OFF signal voltage is written in the storage capacitor of the entire screen, the time-division drive control circuit simultaneously turns on the light emission control switches to emit light. When the weighted sub-frame emits light for a period of time, the time-division drive control circuit turns off the emission control switch, and the gate driver starts scanning again. As shown above, the writing period A
By repeating P and the light emission period LP and arbitrarily changing the V ON voltage according to the gradation data, it becomes possible to realize gradation control having a desired gamma characteristic.
【００３３】（発明の実施の形態５）本発明の第５の実
施の形態は、前記所望のガンマ特性を実現するためのＶ
ONＶ OFF電圧出力回路として、入力されたディジタル信
号の階調データをデコードするデコード回路と、その出
力により前記データ信号線の電圧値を変化させるアナロ
グマルチプレクサを具備したことを特徴としている。(Embodiment 5) The fifth embodiment of the present invention
The embodiment is based on V for realizing the desired gamma characteristic.
ONV OFFAs a voltage output circuit, the input digital signal
Circuit that decodes the gradation data of the
Analog to change the voltage value of the data signal line by force
It is characterized by having a multiplexer.
【００３４】特に、図５のようなサブフレーム構成の場
合で６４階調表示を行う際のデコーダ回路の一例を図７
に示す。In particular, FIG. 7 shows an example of a decoder circuit for performing 64-gradation display in the case of the sub-frame structure as shown in FIG.
Shown in.
【００３５】（発明の実施の形態６）本発明の第６の実
施の形態は、絶縁基板上にマトリクス状に配置された複
数のデータ信号線と複数の走査信号線の交点上の画素
が、電流に応じて輝度が変化する発光素子で構成された
表示装置において、前記発光素子がデータ信号線の入力
信号電圧保持回路としきい値検出回路を具備した薄膜ト
ランジスタの電圧電流変換により電流駆動される構成で
あって、階調表示方法として、フレームを複数のサブフ
レームに分割して、階調データに応じてＯＮもしくはＯ
ＦＦとする時分割駆動によるディジタル階調制御方式で
あって、サブフレームの構成としては、フレームを大き
く分割した複数の第１段サブフレームと、前記各第１段
サブフレームを更に分割した複数の第２段サブフレーム
で構成された表示装置であって、ＯＮ時の電流値のばら
つきを前記しきい値検出回路により抑制し、かつ前記各
第１段サブフレームごとに、ＯＮ時に前記発光素子に流
す電流値を変化させることにより、所望のガンマ特性を
実現したことを特徴としている。(Embodiment 6 of the Invention) In a sixth embodiment of the present invention, pixels on intersections of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate are In a display device including a light emitting element whose brightness changes according to current, the light emitting element is current driven by voltage-current conversion of a thin film transistor including an input signal voltage holding circuit for a data signal line and a threshold detection circuit. As a gradation display method, a frame is divided into a plurality of sub-frames, and ON or O is set according to the gradation data.
This is a digital gradation control method by time-division driving using FF, and the sub-frames are composed of a plurality of first-stage sub-frames into which the frame is largely divided, and a plurality of sub-frames obtained by further dividing each of the first-stage sub-frames. A display device including a second-stage sub-frame, wherein variation in current value when turned on is suppressed by the threshold detection circuit, and the light-emitting element is turned on when turned on for each first-stage sub-frame. It is characterized in that a desired gamma characteristic is realized by changing the value of the flowing current.
【００３６】図８に、本発明の各画素部に前記電圧電流
変換用薄膜トランジスタのしきい値補償回路を挿入し
て、かつ階調表示方法として、所望のガンマ特性の階調
特性を有する時分割駆動によるディジタル階調制御方式
の回路図を示す。図８において、１０はフレームメモリ
ー，１１はラッチ，１２はＶONＶOFF出力回路,１３はゲ
ートドライバー，１６は電圧電流変換用Ｐチャンネル薄
膜トランジスタ，１７は発光素子,１８は発光制御用ス
イッチ,１９は時分割駆動制御回路,２０はしきい値補償
回路を示す。FIG. 8 is a time division diagram in which a threshold compensation circuit for the voltage-current converting thin film transistor is inserted in each pixel portion of the present invention and a gradation display method has a desired gamma characteristic gradation characteristic. The circuit diagram of the digital gradation control system by driving is shown. In FIG. 8, 10 is a frame memory, 11 is a latch, 12 is a V ON V OFF output circuit, 13 is a gate driver, 16 is a P-channel thin film transistor for voltage / current conversion, 17 is a light emitting element, 18 is a light emission control switch, 19 Is a time division drive control circuit, and 20 is a threshold compensation circuit.
【００３７】本発明のしきい値補償回路を挿入した回路
構成では、電圧電流変換用Ｐチャンネル薄膜トランジス
タのしきい値がばらついても、階調データに応じたＶON
電圧による電流値がしきい値によってばらつかないよう
に改良が加えられている。In the circuit structure in which the threshold compensation circuit of the present invention is inserted, even if the threshold value of the voltage-current converting P-channel thin film transistor varies, V ON corresponding to the grayscale data is obtained.
Improvements have been added so that the current value due to voltage does not vary depending on the threshold value.
【００３８】（発明の実施の形態７）本発明の第７の実
施の形態は、前記電圧電流変換用駆動トランジスタがＰ
チャンネル薄膜トランジスタの場合、前記しきい値検出
回路の構成として、前記駆動トランジスタのゲートに接
続されたしきい値検出用容量とデータ信号線を第１のス
イッチを介して接続し、前記しきい値検出用容量と前記
駆動トランジスタのソースを第２のスイッチを介して接
続し、前記駆動トランジスタのゲートとドレインを第３
のスイッチを介して接続し、前記駆動トランジスタのド
レインと前記発光素子を第４のスイッチを介して接続
し、前記駆動トランジスタのソースを電源ライン（ＶＤ
Ｄ）に接続したことを特徴としている。(Seventh Embodiment of the Invention) In the seventh embodiment of the present invention, the drive transistor for voltage / current conversion is P
In the case of a channel thin film transistor, as the configuration of the threshold value detection circuit, a threshold value detection capacitor connected to the gate of the drive transistor and a data signal line are connected via a first switch to detect the threshold value. Capacitor and the source of the drive transistor are connected via a second switch, and the gate and drain of the drive transistor are connected to the third switch.
, The drain of the drive transistor and the light emitting element are connected via a fourth switch, and the source of the drive transistor is connected to a power line (VD
It is characterized in that it is connected to D).
【００３９】図９に、本発明のしきい値検出回路を具備
した画素構成を示す。図９において、２１はしきい値検
出用容量,２２は第１のスイッチ,２３は第２のスイッ
チ,２４は第３のスイッチ,２５は第４のスイッチを示
す。FIG. 9 shows a pixel configuration provided with the threshold detection circuit of the present invention. In FIG. 9, 21 is a threshold detecting capacitor, 22 is a first switch, 23 is a second switch, 24 is a third switch, and 25 is a fourth switch.
【００４０】（発明の実施の形態８）本発明の第８の実
施の形態は、前記電圧電流変換用駆動トランジスタがＰ
チャンネル薄膜トランジスタの場合、前記第１から第４
のスイッチとして、Ｐチャンネル型スイッチを用いたこ
とを特徴としている。これにより、画素内をＰチャンネ
ル型の単一プロセスで構成することができる。(Embodiment 8) In the eighth embodiment of the present invention, the voltage-current converting drive transistor is P
In the case of a channel thin film transistor, the first to fourth
The switch is characterized by using a P-channel type switch. As a result, the inside of the pixel can be configured by a single P-channel type process.
【００４１】（発明の実施の形態９）本発明の第９の実
施の形態は、前記入力信号電圧保持回路として、前記第
１及び第２のスイッチと前記しきい値検出用容量の接続
部とグランド間に、入力信号電圧保持用容量を接続した
ことを特徴としている。(Ninth Embodiment of the Invention) In a ninth embodiment of the present invention, as the input signal voltage holding circuit, a connection portion between the first and second switches and the threshold detection capacitor is provided. A feature is that an input signal voltage holding capacitor is connected between the grounds.
【００４２】図９に、本発明の入力信号電圧保持回路を
具備した画素構成を示す。図９において、２６は信号電
圧保持容量を示す。FIG. 9 shows a pixel configuration provided with the input signal voltage holding circuit of the present invention. In FIG. 9, reference numeral 26 indicates a signal voltage holding capacitor.
【００４３】（発明の実施の形態１０）本発明の第１０
の実施の形態は、前記しきい値検出用容量と前記入力信
号電圧保持用容量の値としては、およそ数ｐF程度以下
としたことを特徴としている。(Embodiment 10) The tenth aspect of the present invention
The embodiment is characterized in that the values of the threshold detecting capacitor and the input signal voltage holding capacitor are about several pF or less.
【００４４】なお、本発明の実施の形態７〜１０に関し
ては、前記電圧電流変換用駆動トランジスタがＮチャン
ネル薄膜トランジスタの場合でも同様であることはいう
までもない。参考までに、前記電圧電流変換用駆動トラ
ンジスタがＮチャンネル薄膜トランジスタの場合の画素
構成を図１０に示しておく。Needless to say, the same applies to the seventh to tenth embodiments of the present invention even when the voltage-current converting drive transistor is an N-channel thin film transistor. For reference, FIG. 10 shows a pixel configuration when the voltage-current conversion drive transistor is an N-channel thin film transistor.
【００４５】（発明の実施の形態１１）本発明の第１１
の実施の形態は、前記駆動トランジスタのしきい値の検
出動作並びに電圧電流変換動作として、前記画素の選択
期間において、第１ステップとして、前記第１から第４
のスイッチをすべてＯＮにして一旦前記駆動トランジス
タをＯＮ状態にし、第２ステップとして、前記第２，第
３のスイッチはＯＮのまま前記第１，第４のスイッチを
ＯＦＦにすることにより、前記駆動トランジスタのしき
い値を前記しきい値検出用容量に検出し、第３ステップ
として、前記第２，第３のスイッチをＯＦＦにして前記
第１，第４のスイッチをＯＮにすることにより、前記デ
ータ信号線の入力信号電圧を前記入力信号電圧保持用容
量に保持すると同時に、前記駆動トランジスタのゲート
に前記入力信号電圧にしきい値を加えた信号電圧を印加
して前記発光素子を電流駆動して発光させ、第４ステッ
プとして、前記画素が非選択期間に入ったとき、前記第
２，第３のスイッチはＯＦＦ，前記第４のスイッチはＯ
Ｎのまま、前記第１のスイッチをＯＦＦにしても前記入
力信号電圧保持用容量に保持された入力信号電圧と前記
しきい値検出用容量により保持されたしきい値電圧が前
記駆動トランジスタのゲートに印加されて、前記発光素
子が発光し続けることを特徴としている。(Embodiment 11) The eleventh aspect of the present invention
In the embodiment of the present invention, as a threshold voltage detection operation and a voltage / current conversion operation of the drive transistor, the first to fourth steps are performed as a first step in a selection period of the pixel.
All the switches are turned ON to turn the drive transistor ON, and as a second step, the first and fourth switches are turned OFF while the second and third switches are ON to drive the drive transistor. The threshold value of the transistor is detected by the threshold value detecting capacitor, and in a third step, the second and third switches are turned off and the first and fourth switches are turned on. The input signal voltage of the data signal line is held in the input signal voltage holding capacitor, and at the same time, a signal voltage obtained by adding a threshold value to the input signal voltage is applied to the gate of the drive transistor to current-drive the light emitting element. When the pixel enters a non-selection period as a fourth step, the second and third switches are turned off and the fourth switch is turned on as a fourth step.
Even if the first switch is turned off with the N being kept N, the input signal voltage held in the input signal voltage holding capacitor and the threshold voltage held by the threshold detecting capacitor become the gate of the drive transistor. Is applied to the light emitting element, and the light emitting element continues to emit light.
【００４６】図１１に、上記スイッチ動作を実現するた
めの制御信号ＳＡＣＮ１〜ＳＣＡＮ３の駆動波形を示
す。ただし、図９に示すように、ＳＣＡＮ１は第２のス
イッチと第３のスイッチの制御信号,ＳＣＡＮ２は第１
のスイッチの制御信号、ＳＣＡＮ３は第４のスイッチの
制御信号であり、第１〜第４のスイッチはＰチャンネル
型スイッチを仮定しているので、制御信号が−ＶＥＥの
ときＯＮとなり、ＶＤＤのときＯＦＦとなる。FIG. 11 shows drive waveforms of the control signals SACN1 to SCAN3 for realizing the above switch operation. However, as shown in FIG. 9, SCAN1 is the control signal for the second switch and the third switch, and SCAN2 is the first control signal.
The control signal of the switch, SCAN3 is the control signal of the fourth switch, and the first to fourth switches are assumed to be P-channel switches, so they are ON when the control signal is -VEE, and are VDD. Turns off.
【００４７】このスイッチ動作によるしきい値補償のシ
ミュレーション結果を図１２に示す。ステップ１（区間
１）では、前記第１から第４のスイッチをすべてＯＮに
して一旦前記駆動トランジスタをＯＮ状態にしているの
で、しきい値のばらつきによる電流値のずれが発生して
いる。FIG. 12 shows the simulation result of threshold compensation by this switch operation. In step 1 (section 1), since the first to fourth switches are all turned on to once turn on the drive transistor, a current value shift occurs due to variation in threshold value.
【００４８】ステップ２（区間２）では、前記第２，第
３のスイッチはＯＮのまま前記第１，第４のスイッチを
ＯＦＦにすることにより、前記駆動トランジスタの電流
値が０になるので、前記駆動トランジスタのしきい値が
前記しきい値検出用容量に検出される。In step 2 (section 2), the current value of the drive transistor becomes 0 by turning off the first and fourth switches while keeping the second and third switches on. The threshold value of the drive transistor is detected by the threshold value detecting capacitor.
【００４９】ステップ３（区間３）では、前記第２，第
３のスイッチをＯＦＦにして前記第１，第４のスイッチ
をＯＮにすることにより、前記データ信号線の入力信号
電圧を前記入力信号電圧保持用容量に保持すると同時
に、前記駆動トランジスタのゲートに前記入力信号電圧
にしきい値を加えた信号電圧を印加して前記発光素子を
電流駆動して発光される。前記駆動トランジスタは飽和
領域で動作しているので、ゲート電圧からしきい値を引
いた電圧値の２乗に比例した電流が流れるが、ゲート電
圧には前記しきい値検出用容量によりしきい値がすでに
印加されているので、結果的にしきい値はキャンセルさ
れる。従って、前記駆動トランジスタのしきい値がばら
ついてもシミュレーション結果に示すように、常に一定
の電流値が発光素子に流れることになる。In step 3 (section 3), by turning off the second and third switches and turning on the first and fourth switches, the input signal voltage of the data signal line is changed to the input signal. The voltage is held in the voltage holding capacitor, and at the same time, a signal voltage obtained by adding a threshold value to the input signal voltage is applied to the gate of the drive transistor to current-drive the light emitting element to emit light. Since the drive transistor operates in the saturation region, a current proportional to the square of the voltage value obtained by subtracting the threshold value from the gate voltage flows, but the threshold voltage is applied to the gate voltage by the threshold detection capacitor. Is already applied, resulting in cancellation of the threshold. Therefore, even if the threshold value of the drive transistor varies, a constant current value always flows in the light emitting element as shown in the simulation result.
【００５０】ステップ４（区間４）では、前記画素が非
選択期間に入ったとき、前記第２，第３のスイッチはＯ
ＦＦ，前記第４のスイッチはＯＮのまま、前記第１のス
イッチをＯＦＦにしても、前記入力信号電圧保持用容量
に保持された入力信号電圧と前記しきい値検出用容量に
より保持されたしきい値電圧が前記駆動トランジスタの
ゲートに印加されているので、前記発光素子には電流が
流れ続けて発光し続ける。In step 4 (section 4), when the pixel enters the non-selection period, the second and third switches are turned off.
FF, even if the first switch is turned OFF while the fourth switch is kept ON, the input signal voltage held in the input signal voltage holding capacitor and the threshold detection capacitor are held. Since the threshold voltage is applied to the gate of the driving transistor, current continues to flow in the light emitting element to continue to emit light.
【００５１】以上のように、より正確に前記駆動トラン
ジスタのしきい値を検出するためには、前記第１ステッ
プの期間として数μsec以上に設定し、前記第２ステッ
プの期間として数μsec以上に設定することが必要であ
る。As described above, in order to detect the threshold value of the driving transistor more accurately, the period of the first step is set to several μsec or more, and the period of the second step is set to several μsec or more. It is necessary to set.
【００５２】（発明の実施の形態１２）本発明の第１２
の実施の形態は、請求項１１または請求項１５記載の画
素構成を具備し、かつ前記発光素子として有機ＥＬを用
いたことを特徴としている。(Embodiment 12) The twelfth aspect of the present invention
This embodiment is characterized in that it has the pixel configuration according to claim 11 or 15, and uses an organic EL as the light emitting element.
【００５３】[0053]
【発明の効果】以上のように、本発明のフレームを大き
く分割した複数の第１段サブフレームと、前記各第１段
サブフレームを更に分割した複数の第２段サブフレーム
の構成において、前記各第１段サブフレームごとに、Ｏ
Ｎ時に前記発光素子に流す電流値を変化させることによ
り、所望のガンマ特性を実現でき、その実用的効果は大
きい。また、本発明のしきい値検出回路を各画素に設け
ることにより、薄膜トランジスタのしきい値のばらつき
による輝度むらの発生を抑制することができ、その実用
的効果は大きい。As described above, in the configuration of the plurality of first stage subframes into which the frame of the present invention is largely divided and the plurality of second stage subframes into which each of the first stage subframes is further divided, O for each first stage subframe
A desired gamma characteristic can be realized by changing the value of the current flowing through the light emitting element at the time of N, and its practical effect is great. Further, by providing the threshold value detection circuit of the present invention in each pixel, it is possible to suppress the occurrence of luminance unevenness due to the variation in the threshold value of the thin film transistor, and its practical effect is great.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の第１の実施形態におけるサブフレーム
構成を示す図FIG. 1 is a diagram showing a subframe configuration according to a first embodiment of the present invention.
【図２】本発明の第１の実施形態におけるガンマ補正を
かけた輝度特性の一例を示す図FIG. 2 is a diagram showing an example of gamma-corrected luminance characteristics according to the first embodiment of the present invention.
【図３】本発明の第１の実施形態におけるサブフレーム
構成の別例を示す図FIG. 3 is a diagram showing another example of a subframe configuration according to the first embodiment of the present invention.
【図４】本発明の第１の実施形態におけるガンマ補正を
かけた輝度特性の別例を示す図FIG. 4 is a diagram showing another example of the luminance characteristic to which the gamma correction is applied in the first embodiment of the present invention.
【図５】本発明の第２の実施形態におけるサブフレーム
構成を示す図FIG. 5 is a diagram showing a subframe configuration according to the second embodiment of the present invention.
【図６】本発明の第３の実施形態における駆動回路を示
す図FIG. 6 is a diagram showing a drive circuit according to a third embodiment of the present invention.
【図７】本発明の第５の実施形態における６４階調表示
のデコーダ回路を示す図FIG. 7 is a diagram showing a decoder circuit for 64-gradation display according to a fifth embodiment of the present invention.
【図８】本発明の第６の実施形態におけるしきい値検出
回路を具備した駆動回路を示す図FIG. 8 is a diagram showing a drive circuit including a threshold detection circuit according to a sixth embodiment of the present invention.
【図９】本発明の第７の実施形態におけるしきい値検出
回路を示す図FIG. 9 is a diagram showing a threshold detection circuit according to a seventh embodiment of the present invention.
【図１０】しきい値検出回路（Ｎチャンネル型駆動トラ
ンジスタの場合）を示す図FIG. 10 is a diagram showing a threshold detection circuit (in the case of an N-channel drive transistor).
【図１１】本発明の第１１の実施形態におけるスイッチ
用制御信号の駆動波形を示す図FIG. 11 is a diagram showing a drive waveform of a switch control signal according to an eleventh embodiment of the present invention.
【図１２】本発明の第１１の実施形態におけるしきい値
補償動作のシミュレーション結果を示す図FIG. 12 is a diagram showing simulation results of threshold compensation operation in the eleventh embodiment of the present invention.
【図１３】アナログ階調表示方式の駆動回路を示す図FIG. 13 is a diagram showing a drive circuit of an analog gradation display system.
【図１４】Ｐチャンネル薄膜トランジスタと有機ＥＬの
動特性のシミュレーション結果を示す図FIG. 14 is a diagram showing simulation results of dynamic characteristics of a P-channel thin film transistor and an organic EL.
【図１５】データ信号線のアナログ信号電圧と有機ＥＬ
に流れる電流値の関係を示す図FIG. 15: Analog signal voltage of data signal line and organic EL
Diagram showing the relationship between the current values flowing in the
【図１６】ディジタル階調表示方式の駆動回路を示す図FIG. 16 is a diagram showing a drive circuit of a digital gradation display system.
【図１７】時分割駆動方式の説明図FIG. 17 is an explanatory diagram of a time division drive system
【図１８】ＯＮ電圧とＯＦＦ電圧の特性を示す図FIG. 18 is a diagram showing characteristics of ON voltage and OFF voltage.
【図１９】しきい値がばらついたときのＯＮ電流とＯＦ
Ｆ電流を示す図FIG. 19 is an ON current and OF when the threshold varies.
Diagram showing F current
１０ フレームメモリー １１ ラッチ １２ ＶONＶOFF出力回路 １３ ゲートドライバー １４ 信号電圧書きこみ制御用スイッチ １５ 保持容量 １６ 電圧電流変換用Ｐチャンネル薄膜トランジスタ １７ 発光素子 １８ 発光制御用スイッチ １９ 時分割駆動制御回路 ２０ しきい値補償回路 ２１ しきい値検出用容量 ２２ 第１のスイッチ ２３ 第２のスイッチ ２４ 第３のスイッチ ２５ 第４のスイッチ ２６ 信号電圧保持容量 １００ フレームメモリー １０１ ラッチ １０２ Ｄ／Ａコンバーター １０３ ゲートドライバー １０４ 信号電圧書きこみ制御用スイッチ １０５ 保持容量 １０６ 電圧電流変換用Ｐチャンネル薄膜トランジスタ １０７ 発光素子 １３０ フレームメモリー １３１ ラッチ １３２ ＶONＶOFF電圧出力回路 １３３ ゲートドライバー １３４ 信号電圧書きこみ制御用スイッチ １３５ 保持容量 １３６ 電圧電流変換用Ｐチャンネル薄膜トランジスタ １３７ 発光素子 １３８ 発光制御用スイッチ １３９ 時分割駆動制御回路10 Frame Memory 11 Latch 12 V ON V OFF Output Circuit 13 Gate Driver 14 Signal Voltage Writing Control Switch 15 Holding Capacitance 16 Voltage-Current Conversion P-Channel Thin Film Transistor 17 Light Emitting Element 18 Light Emission Control Switch 19 Time Division Drive Control Circuit 20 Threshold value compensation circuit 21 Threshold detection capacitance 22 First switch 23 Second switch 24 Third switch 25 Fourth switch 26 Signal voltage holding capacitance 100 Frame memory 101 Latch 102 D / A converter 103 Gate driver 104 Signal voltage writing control switch 105 Storage capacitor 106 Voltage-current conversion P-channel thin film transistor 107 Light emitting element 130 Frame memory 131 Latch 132 V ON V OFF voltage output circuit 133 Gate driver 134 Signal voltage writing Dust control switch 135 Storage capacitor 136 Voltage-current conversion P-channel thin film transistor 137 Light emitting element 138 Light emission control switch 139 Time division drive control circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｑ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ ─────────────────────────────────────────────────── ─── Continued Front Page (51) Int.Cl. 7 Identification Code FI Theme Coat (Reference) G09G 3/20 G09G 3/20 641Q H05B 33/14 H05B 33/14 A
Claims (19)
線とでマトリクスを構成し、その交点近傍に配された画
素が電流により駆動される発光素子で構成された表示装
置を用い、 階調表示方法として、フレームを複数のサブフレームに
分割して、階調データに応じてＯＮもしくはＯＦＦとす
る時分割駆動によるディジタル階調制御方法であって、
サブフレームの構成が、フレーム全体を分割した複数の
第１段サブフレームと、前記各第１段サブフレームを更
に分割した複数の第２段サブフレームで構成され、 前記各第１段サブフレームごとに、ＯＮ時に前記発光素
子に流す電流値を変化させることにより、所望のガンマ
特性を実現したことを特徴とする電流駆動型表示パネル
の駆動方法。1. A display device in which a matrix is composed of a plurality of data signal lines and a plurality of scanning signal lines, and a pixel arranged in the vicinity of the intersection is composed of a light emitting element driven by current, A gradation display method is a digital gradation control method by time division driving in which a frame is divided into a plurality of subframes and is turned on or off according to gradation data.
The configuration of the subframe includes a plurality of first-stage subframes obtained by dividing the entire frame and a plurality of second-stage subframes obtained by further dividing each of the first-stage subframes, and each of the first-stage subframes In addition, a desired gamma characteristic is realized by changing the value of the current flowing through the light emitting element when turned on, and a method for driving a current drive type display panel.
フレーム期間長を異ならせて重み付けされていることを
特徴とする請求項１記載の電流駆動型表示パネルの駆動
方法。2. The method of driving a current-driven display panel according to claim 1, wherein the second-stage sub-frames are weighted with different sub-frame period lengths.
間長が、少なくとも１期間長,２期間長,４期間長,８期
間長を用いて重み付けされている請求項２記載の電流駆
動型表示パネルの駆動方法。3. The current-driven display panel according to claim 2, wherein as a weighting method, the subframe period length is weighted using at least one period length, two period lengths, four period lengths, and eight period lengths. Driving method.
期間長のサブフレームを追加したことを特徴とする請求
項３記載の電流駆動型表示パネルの駆動方法。4. In addition to weighted subframes, 1
4. The method for driving a current-driven display panel according to claim 3, wherein a subframe having a period length is added.
つきを検出し、かつ前記各第１段サブフレームごとに、
ＯＮ時に前記発光素子に流す電流値を前記検出したばら
つきに応じて変化させることにより、所望のガンマ特性
を出力する請求項１に記載の電流駆動型表示パネルの駆
動方法。5. A variation in the value of the current flowing through the light emitting element when it is turned on is detected, and for each of the first-stage subframes,
The method for driving a current-driven display panel according to claim 1, wherein a desired gamma characteristic is output by changing a value of a current passed through the light-emitting element when turned on according to the detected variation.
とでマトリクスを構成し、その交点近傍の画素が、電流
により駆動される発光素子で構成された表示装置を駆動
する駆動回路であって、 フレーム全体を複数のサブフレームに分割して、階調デ
ータに応じてＯＮもしくはＯＦＦとする時分割駆動によ
るディジタル階調制御方法を用い、サブフレームの構成
としては、フレーム全体を分割した複数の第１段サブフ
レームと、前記各第１段サブフレームを更に分割した複
数の第２段サブフレームで構成され、 前記各第１段サブフレームごとに、ＯＮ時に前記発光素
子に流す電流値を変化させることにより、所望のガンマ
特性を出力する回路と、フレームメモリー,ラッチ,時分
割駆動制御回路,ＶONＶOFF電圧出力回路を備えた電流駆
動型表示パネルの駆動回路。6. A drive circuit for forming a matrix of a plurality of data signal lines and a plurality of scanning signal lines, and a pixel in the vicinity of the intersection is a drive circuit for driving a display device formed of light emitting elements driven by current. Then, the whole frame is divided into a plurality of sub-frames, and a digital gradation control method by time division driving that turns ON or OFF according to the gradation data is used. Of the first-stage subframes and a plurality of second-stage subframes obtained by further dividing each of the first-stage subframes. by varying, desired a circuit for outputting a gamma characteristic, a frame memory, latches, time division drive control circuit, a current-driven display path having a V ON V OFF voltage output circuit Le of the drive circuit.
データに基づいて、Ｖ ONＶOFF電圧出力回路が、前記第
１段サブフレームの何番目に属するか、前記第２段サブ
フレームの何番目に属するかを決定することにより、所
望のガンマ特性を出力する請求項６記載の電流駆動型表
示パネルの駆動回路。7. Gradation latched from frame memory
Based on the data, V ONVOFFThe voltage output circuit is
The number of the first-stage subframe to which the second-stage subframe belongs
By determining which number of frames it belongs to,
The current drive type table according to claim 6, which outputs a desired gamma characteristic.
Show panel drive circuit.
れたディジタル信号の階調データをデコードするデコー
ド回路と、その出力により前記データ信号線の電圧値を
変化させるアナログマルチプレクサを具備したことを特
徴とした請求項７記載の電流駆動型表示パネルの駆動回
路。8. A V ON V OFF voltage output circuit comprising a decoding circuit for decoding gradation data of an input digital signal, and an analog multiplexer for changing the voltage value of the data signal line by its output. The drive circuit for a current-driven display panel according to claim 7, which is characterized.
とでマトリクスを形成し、その交点近傍の画素が、電流
により駆動される発光素子で構成された表示装置におい
て、前記発光素子がデータ信号線の入力信号電圧保持回
路としきい値検出回路を具備した薄膜トランジスタの電
圧電流変換により電流駆動される構成であって、 階調表示方法として、フレームを複数のサブフレームに
分割して、階調データに応じてＯＮもしくはＯＦＦとす
る時分割駆動によるディジタル階調制御方法であって、
サブフレームの構成としては、フレーム全体分割した複
数の第１段サブフレームと、前記各第１段サブフレーム
を更に分割した複数の第２段サブフレームで構成された
表示装置であって、 ＯＮ時の電流値のばらつきを前記しきい値検出回路によ
り抑制し、かつ前記各第１段サブフレームごとに、ＯＮ
時に前記発光素子に流す電流値を変化させることによ
り、所望のガンマ特性を出力する電流駆動型表示パネル
の駆動方法を用い、 前記電圧電流変換用駆動トランジスタがＰチャンネル薄
膜トランジスタの場合、前記しきい値検出回路の構成と
して、前記電圧電流変換用駆動トランジスタのゲートに
接続されたしきい値検出用容量とデータ信号線を第１の
スイッチを介して接続し、前記しきい値検出用容量と前
記電圧電流変換用駆動トランジスタのソースを第２のス
イッチを介して接続し、前記電圧電流変換用駆動トラン
ジスタのゲートとドレインを第３のスイッチを介して接
続し、前記電圧電流変換用駆動トランジスタのドレイン
と前記発光素子を第４のスイッチを介して接続し、前記
電圧電流変換用駆動トランジスタのソースを電源ライン
（ＶＤＤ）に接続したことを特徴とする電流駆動型表示
パネルの駆動回路。9. A display device in which a matrix is formed by a plurality of data signal lines and a plurality of scanning signal lines, and pixels near the intersections thereof are constituted by light emitting elements driven by current, wherein the light emitting elements are data. This is a configuration in which current driving is performed by voltage-current conversion of a thin film transistor that includes an input signal voltage holding circuit for a signal line and a threshold detection circuit. As a grayscale display method, a frame is divided into a plurality of subframes and grayscales are displayed. A digital gradation control method by time-division driving, which is turned on or off according to data,
A sub-frame is a display device including a plurality of first stage sub-frames obtained by dividing the entire frame and a plurality of second stage sub-frames obtained by further dividing each of the first stage sub-frames. Variation in the current value of the first sub-frame is suppressed by the threshold detection circuit, and the first ON sub-frame is turned on.
A driving method for a current-driven display panel that outputs a desired gamma characteristic by changing a current value flowing through the light-emitting element at times is used. When the voltage-current conversion driving transistor is a P-channel thin film transistor, the threshold value is set. As the configuration of the detection circuit, a threshold detection capacitor connected to the gate of the voltage-current conversion drive transistor and a data signal line are connected via a first switch, and the threshold detection capacitor and the voltage are connected. The source of the current conversion drive transistor is connected via a second switch, the gate and drain of the voltage current conversion drive transistor are connected via a third switch, and the drain of the voltage current conversion drive transistor is connected. The light emitting element is connected through a fourth switch, and the source of the voltage-current conversion drive transistor is a power supply line. A drive circuit for a current drive type display panel, which is connected to (VDD).
ャンネル型スイッチを用いたことを特徴とする請求項９
記載の電流駆動型表示パネルの駆動回路。10. A P-channel type switch is used as each of the first to fourth switches.
A drive circuit for the current-driven display panel described.
１及び第２のスイッチと前記しきい値検出用容量の接続
部とグランド間に、入力信号電圧保持用容量を接続した
ことを特徴とする請求項１０に記載の電流駆動型表示パ
ネルの駆動回路。11. An input signal voltage holding circuit is characterized in that an input signal voltage holding capacitor is connected between a connection portion of the first and second switches and the threshold value detecting capacitor and the ground. The drive circuit of the current drive type display panel according to claim 10.
圧保持用容量の値としては、およそ数ｐF程度以下とし
たことを特徴とする請求項１１記載の電流駆動型表示パ
ネルの駆動回路。12. The drive circuit for a current drive type display panel according to claim 11, wherein the threshold detection capacitance and the input signal voltage holding capacitance have a value of about several pF or less.
線とでマトリクスを構成し、その交点近傍に形成された
画素が、電流により駆動される発光素子で構成された表
示装置において、前記発光素子がデータ信号線の入力信
号電圧保持回路としきい値検出回路を具備した薄膜トラ
ンジスタの電圧電流変換により電流駆動される構成であ
って、 階調表示方法として、フレームを複数のサブフレームに
分割して、階調データに応じてＯＮもしくはＯＦＦとす
る時分割駆動によるディジタル階調制御方法であって、
サブフレームの構成としては、フレーム全体を分割した
複数の第１段サブフレームと、前記各第１段サブフレー
ムを更に分割した複数の第２段サブフレームで構成され
た表示装置であって、 ＯＮ時の電流値のばらつきを前記しきい値検出回路によ
り抑制し、かつ前記各第１段サブフレームごとに、ＯＮ
時に前記発光素子に流す電流値を変化させることによ
り、所望のガンマ特性を出力し、 前記電圧電流変換用駆動トランジスタがＮチャンネル薄
膜トランジスタの場合、前記しきい値検出回路の構成と
して、前記電圧電流変換用駆動トランジスタのゲートに
接続されたしきい値検出用容量とデータ信号線を第１の
スイッチを介して接続し、前記しきい値検出用容量と前
記電圧電流変換用駆動トランジスタのソースを第２のス
イッチを介して接続し、前記電圧電流変換用駆動トラン
ジスタのゲートとドレインを第３のスイッチを介して接
続し、前記電圧電流変換用駆動トランジスタのドレイン
と前記発光素子を第４のスイッチを介して接続し、前記
電圧電流変換用駆動トランジスタのソースをグランド
（ＶＳＳ）に接続したことを特徴とする電流駆動型表示
パネルの駆動回路。13. A display device in which a matrix is constituted by a plurality of data signal lines and a plurality of scanning signal lines, and pixels formed in the vicinity of intersections thereof are constituted by light emitting elements driven by current, The element is configured to be current-driven by voltage-current conversion of a thin film transistor having an input signal voltage holding circuit of a data signal line and a threshold detection circuit. As a grayscale display method, a frame is divided into a plurality of subframes. Is a digital gradation control method by time division driving which is turned on or off according to gradation data,
A sub-frame is a display device including a plurality of first stage sub-frames obtained by dividing the entire frame and a plurality of second stage sub-frames obtained by further dividing each of the first stage sub-frames. The variation of the current value at the time is suppressed by the threshold value detection circuit, and it is turned on for each of the first-stage subframes.
A desired gamma characteristic is output by changing the value of the current flowing through the light emitting element at times, and when the voltage-current conversion drive transistor is an N-channel thin film transistor, the voltage-current conversion is performed as the configuration of the threshold detection circuit. For connecting the threshold value detecting capacitor and the data signal line connected to the gate of the driving transistor for driving the transistor, and connecting the threshold value detecting capacitor and the source of the voltage-current converting driving transistor to the second Connected via a switch, the gate and drain of the voltage-current conversion drive transistor are connected via a third switch, and the drain of the voltage-current conversion drive transistor and the light-emitting element are connected via a fourth switch. And the source of the voltage-current conversion drive transistor is connected to ground (VSS). Drive-type display panel drive circuit.
ャンネル型スイッチを用いたことを特徴とする請求項１
３に記載の電流駆動型表示パネルの駆動回路。14. The N-channel type switch is used as the first to fourth switches.
4. The drive circuit for the current-driven display panel according to item 3.
１及び第２のスイッチと前記しきい値検出用容量の接続
部とグランド間に、入力信号電圧保持用容量を接続した
ことを特徴とする請求項１４記載の電流駆動型表示パネ
ルの駆動回路。15. An input signal voltage holding circuit is characterized in that an input signal voltage holding capacitor is connected between a connection portion of the first and second switches and the threshold value detecting capacitor and the ground. The drive circuit of the current drive type display panel according to claim 14.
圧保持用容量の値としては、およそ数ｐF程度以下とし
たことを特徴とする請求項１５電流駆動型表示パネルの
駆動回路。16. A drive circuit for a current drive type display panel according to claim 15, wherein the threshold detection capacitance and the input signal voltage holding capacitance have a value of about several pF or less.
きい値の検出動作並びに電圧電流変換動作として、前記
画素の選択期間において、第１ステップとして、前記第
１から第４のスイッチをすべてＯＮにして一旦前記電圧
電流変換用駆動トランジスタをＯＮ状態にし、第２ステ
ップとして、前記第２，第３のスイッチはＯＮのまま前
記第１，第４のスイッチをＯＦＦにすることにより、前
記電圧電流変換用駆動トランジスタのしきい値を前記し
きい値検出用容量に検出し、第３ステップとして、前記
第２，第３のスイッチをＯＦＦにして前記第１，第４の
スイッチをＯＮにすることにより、前記データ信号線の
入力信号電圧を前記入力信号電圧保持用容量に保持する
と同時に、前記電圧電流変換用駆動トランジスタのゲー
トに前記入力信号電圧にしきい値を加えた信号電圧を印
加して前記発光素子を電流駆動して発光させ、第４ステ
ップとして、前記画素が非選択期間に入ったとき、前記
第２，第３のスイッチはＯＦＦ，前記第４のスイッチは
ＯＮのまま、前記第１のスイッチをＯＦＦにしても前記
入力信号電圧保持用容量に保持された入力信号電圧と前
記しきい値検出用容量により保持されたしきい値電圧が
前記電圧電流変換用駆動トランジスタのゲートに印加さ
れて、前記発光素子が発光し続けることを特徴とする請
求項９〜１６のいずれかに記載の電流駆動型表示パネル
の駆動回路。17. A threshold voltage detecting operation and a voltage / current converting operation of a voltage / current converting drive transistor, in a selection period of the pixel, as a first step, all the first to fourth switches are turned on. Once the voltage-current conversion drive transistor is turned on, and in the second step, the first and fourth switches are turned off while the second and third switches are on, so that the voltage-current conversion drive transistor is turned on. By detecting the threshold value of the driving transistor in the threshold value detecting capacitor, and as a third step, turning off the second and third switches and turning on the first and fourth switches, The input signal voltage of the data signal line is held in the input signal voltage holding capacitor, and at the same time, the input signal voltage is applied to the gate of the voltage-current converting drive transistor. As a fourth step, when the pixel enters a non-selection period, the second and third switches are turned off by applying a signal voltage obtained by adding a threshold voltage to the voltage to drive the light emitting element to emit light. , The threshold value held by the input signal voltage held in the input signal voltage holding capacitor and the threshold value detecting capacitor even when the first switch is turned off while the fourth switch is kept on The drive circuit of the current drive type display panel according to claim 9, wherein a voltage is applied to the gate of the voltage-current conversion drive transistor, and the light emitting element continues to emit light.
c以上に設定し、前記第２ステップの期間として数μsec
以上に設定したことを特徴とする請求項１７記載の電流
駆動型表示パネルの駆動回路。18. The period of the first step is several μs.
Set to c or more, and a few μsec as the period of the second step
18. The drive circuit for a current-driven display panel according to claim 17, which is set as described above.
動回路を備え、発光素子として有機ＥＬを用いたことを
特徴とする表示装置。19. A display device comprising the drive circuit according to claim 9, wherein an organic EL is used as a light emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291594A JP2003099000A (en) | 2001-09-25 | 2001-09-25 | Driving method of current driving type display panel, driving circuit and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291594A JP2003099000A (en) | 2001-09-25 | 2001-09-25 | Driving method of current driving type display panel, driving circuit and display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003099000A true JP2003099000A (en) | 2003-04-04 |
| JP2003099000A5 JP2003099000A5 (en) | 2008-10-16 |
Family
ID=19113709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001291594A Withdrawn JP2003099000A (en) | 2001-09-25 | 2001-09-25 | Driving method of current driving type display panel, driving circuit and display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003099000A (en) |
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003195809A (en) * | 2001-12-28 | 2003-07-09 | Matsushita Electric Ind Co Ltd | El display device and its driving method, and information display device |
| JP2003202834A (en) * | 2001-10-24 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and driving method therefor |
| JP2004280059A (en) * | 2003-02-24 | 2004-10-07 | Chi Mei Electronics Corp | Display device |
| JP2004341314A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| JP2005099621A (en) * | 2003-09-26 | 2005-04-14 | Sharp Corp | Light emitting display device |
| JP2005164891A (en) * | 2003-12-02 | 2005-06-23 | Sony Corp | Pixel circuit and its driving method, active matrix system, and display arrangement |
| JP2005326754A (en) * | 2004-05-17 | 2005-11-24 | Seiko Epson Corp | Electrooptical apparatus, its driving method, and electronic equipment |
| JP2005326828A (en) * | 2004-04-12 | 2005-11-24 | Sanyo Electric Co Ltd | Organic electroluminescence pixel circuit |
| JP2005326793A (en) * | 2004-05-17 | 2005-11-24 | Eastman Kodak Co | Display device |
| JP2005345992A (en) * | 2004-06-07 | 2005-12-15 | Chi Mei Electronics Corp | Display device |
| JP2005352511A (en) * | 2001-10-26 | 2005-12-22 | Semiconductor Energy Lab Co Ltd | Semiconductor circuit and electronic appliance |
| JP2006072376A (en) * | 2001-10-26 | 2006-03-16 | Semiconductor Energy Lab Co Ltd | Pixel circuit, light emitting device, and electronic apparatus |
| JP2006099114A (en) * | 2001-10-26 | 2006-04-13 | Semiconductor Energy Lab Co Ltd | Pixel circuit, light-emitting device and electronic equipment |
| JP2006276250A (en) * | 2005-03-28 | 2006-10-12 | Sanyo Electric Co Ltd | Organic electroluminescence pixel circuit |
| JP2007086762A (en) * | 2005-08-24 | 2007-04-05 | Semiconductor Energy Lab Co Ltd | Display device and driving method thereof |
| JP2007122072A (en) * | 2001-10-24 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2007522492A (en) * | 2004-01-07 | 2007-08-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix electroluminescent display device |
| JP2007225738A (en) * | 2006-02-21 | 2007-09-06 | Eastman Kodak Co | Image display device |
| JP2007323037A (en) * | 2006-06-05 | 2007-12-13 | Samsung Sdi Co Ltd | Organic electroluminescence display and driving method thereof |
| JP2007323036A (en) * | 2006-06-05 | 2007-12-13 | Samsung Sdi Co Ltd | Organic electroluminescence display and driving method thereof |
| JP2008051960A (en) * | 2006-08-23 | 2008-03-06 | Sony Corp | Pixel circuit |
| JP2008089684A (en) * | 2006-09-29 | 2008-04-17 | Seiko Epson Corp | Electronic circuit and drive method therefor, electrooptical device, and electronic equipment |
| US7365713B2 (en) | 2001-10-24 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| CN100416628C (en) * | 2003-11-06 | 2008-09-03 | 精工爱普生株式会社 | Current generating circuit, electro-optical device, and electronic apparatus |
| US7456810B2 (en) | 2001-10-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| WO2010035672A1 (en) * | 2008-09-26 | 2010-04-01 | 株式会社 東芝 | Display device and method for driving the same |
| US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7928929B2 (en) | 2005-08-24 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2013190829A (en) * | 2005-06-08 | 2013-09-26 | Ingnis Innovation Inc | Method and system for driving light emitting device display |
| US8994617B2 (en) | 2010-03-17 | 2015-03-31 | Ignis Innovation Inc. | Lifetime uniformity parameter extraction methods |
| US9082344B2 (en) | 2003-11-25 | 2015-07-14 | Samsung Display Co., Ltd. | Pixel circuit in flat panel display device and method for driving the same |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9697771B2 (en) | 2013-03-08 | 2017-07-04 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9741292B2 (en) | 2004-12-07 | 2017-08-22 | Ignis Innovation Inc. | Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage |
| USRE46561E1 (en) | 2008-07-29 | 2017-09-26 | Ignis Innovation Inc. | Method and system for driving light emitting display |
| US9824632B2 (en) | 2008-12-09 | 2017-11-21 | Ignis Innovation Inc. | Systems and method for fast compensation programming of pixels in a display |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US9978310B2 (en) | 2012-12-11 | 2018-05-22 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9997106B2 (en) | 2012-12-11 | 2018-06-12 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10102808B2 (en) | 2015-10-14 | 2018-10-16 | Ignis Innovation Inc. | Systems and methods of multiple color driving |
| US10134325B2 (en) | 2014-12-08 | 2018-11-20 | Ignis Innovation Inc. | Integrated display system |
| US10152915B2 (en) | 2015-04-01 | 2018-12-11 | Ignis Innovation Inc. | Systems and methods of display brightness adjustment |
| US10229647B2 (en) | 2006-01-09 | 2019-03-12 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US10242619B2 (en) | 2013-03-08 | 2019-03-26 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US10290284B2 (en) | 2011-05-28 | 2019-05-14 | Ignis Innovation Inc. | Systems and methods for operating pixels in a display to mitigate image flicker |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10410579B2 (en) | 2015-07-24 | 2019-09-10 | Ignis Innovation Inc. | Systems and methods of hybrid calibration of bias current |
| US10424245B2 (en) | 2012-05-11 | 2019-09-24 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US10555398B2 (en) | 2008-04-18 | 2020-02-04 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CN112216238A (en) * | 2019-07-12 | 2021-01-12 | 群创光电股份有限公司 | Signal processing method of display device |
-
2001
- 2001-09-25 JP JP2001291594A patent/JP2003099000A/en not_active Withdrawn
Cited By (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7365713B2 (en) | 2001-10-24 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2003202834A (en) * | 2001-10-24 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and driving method therefor |
| US10679550B2 (en) | 2001-10-24 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9892679B2 (en) | 2001-10-24 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9449549B2 (en) | 2001-10-24 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2015163966A (en) * | 2001-10-24 | 2015-09-10 | 株式会社半導体エネルギー研究所 | Semiconductor device, display device, display module, and electronic apparatus |
| US9082734B2 (en) | 2001-10-24 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US8994029B2 (en) | 2001-10-24 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2014112231A (en) * | 2001-10-24 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, display module, and electronic apparatus |
| US8659027B2 (en) | 2001-10-24 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP2014029529A (en) * | 2001-10-24 | 2014-02-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, display module, and electronic apparatus |
| US8378356B2 (en) | 2001-10-24 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel |
| JP2012103709A (en) * | 2001-10-24 | 2012-05-31 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, display module, and electronic appliance |
| US8035109B2 (en) | 2001-10-24 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device including EL element |
| JP2010244067A (en) * | 2001-10-24 | 2010-10-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display and electronic apparatus |
| JP2007122072A (en) * | 2001-10-24 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Display device |
| US8941314B2 (en) | 2001-10-26 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| JP2005352511A (en) * | 2001-10-26 | 2005-12-22 | Semiconductor Energy Lab Co Ltd | Semiconductor circuit and electronic appliance |
| JP2006099114A (en) * | 2001-10-26 | 2006-04-13 | Semiconductor Energy Lab Co Ltd | Pixel circuit, light-emitting device and electronic equipment |
| US10043862B2 (en) | 2001-10-26 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US8305306B2 (en) | 2001-10-26 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US9601560B2 (en) | 2001-10-26 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method |
| US9171870B2 (en) | 2001-10-26 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| JP2006072376A (en) * | 2001-10-26 | 2006-03-16 | Semiconductor Energy Lab Co Ltd | Pixel circuit, light emitting device, and electronic apparatus |
| US7456810B2 (en) | 2001-10-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| US8063859B2 (en) | 2001-10-26 | 2011-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| JP2010117725A (en) * | 2001-10-26 | 2010-05-27 | Semiconductor Energy Lab Co Ltd | Pixel circuit |
| JP2003195809A (en) * | 2001-12-28 | 2003-07-09 | Matsushita Electric Ind Co Ltd | El display device and its driving method, and information display device |
| JP2004280059A (en) * | 2003-02-24 | 2004-10-07 | Chi Mei Electronics Corp | Display device |
| JP4734529B2 (en) * | 2003-02-24 | 2011-07-27 | 奇美電子股▲ふん▼有限公司 | Display device |
| US8643591B2 (en) | 2003-05-16 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP4583724B2 (en) * | 2003-05-16 | 2010-11-17 | 株式会社半導体エネルギー研究所 | Display device |
| JP2004341314A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2005099621A (en) * | 2003-09-26 | 2005-04-14 | Sharp Corp | Light emitting display device |
| CN100416628C (en) * | 2003-11-06 | 2008-09-03 | 精工爱普生株式会社 | Current generating circuit, electro-optical device, and electronic apparatus |
| US9082344B2 (en) | 2003-11-25 | 2015-07-14 | Samsung Display Co., Ltd. | Pixel circuit in flat panel display device and method for driving the same |
| JP2005164891A (en) * | 2003-12-02 | 2005-06-23 | Sony Corp | Pixel circuit and its driving method, active matrix system, and display arrangement |
| JP2007522492A (en) * | 2004-01-07 | 2007-08-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix electroluminescent display device |
| JP2005326828A (en) * | 2004-04-12 | 2005-11-24 | Sanyo Electric Co Ltd | Organic electroluminescence pixel circuit |
| JP2005326793A (en) * | 2004-05-17 | 2005-11-24 | Eastman Kodak Co | Display device |
| JP2005326754A (en) * | 2004-05-17 | 2005-11-24 | Seiko Epson Corp | Electrooptical apparatus, its driving method, and electronic equipment |
| JP2005345992A (en) * | 2004-06-07 | 2005-12-15 | Chi Mei Electronics Corp | Display device |
| US9741292B2 (en) | 2004-12-07 | 2017-08-22 | Ignis Innovation Inc. | Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage |
| JP2006276250A (en) * | 2005-03-28 | 2006-10-12 | Sanyo Electric Co Ltd | Organic electroluminescence pixel circuit |
| US10388221B2 (en) | 2005-06-08 | 2019-08-20 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| US9805653B2 (en) | 2005-06-08 | 2017-10-31 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| US9330598B2 (en) | 2005-06-08 | 2016-05-03 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| JP2013190829A (en) * | 2005-06-08 | 2013-09-26 | Ingnis Innovation Inc | Method and system for driving light emitting device display |
| JP2007086762A (en) * | 2005-08-24 | 2007-04-05 | Semiconductor Energy Lab Co Ltd | Display device and driving method thereof |
| US7928929B2 (en) | 2005-08-24 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US10229647B2 (en) | 2006-01-09 | 2019-03-12 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US10262587B2 (en) | 2006-01-09 | 2019-04-16 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| JP2007225738A (en) * | 2006-02-21 | 2007-09-06 | Eastman Kodak Co | Image display device |
| US7847768B2 (en) | 2006-06-05 | 2010-12-07 | Samsung Mobile Display Co., Ltd. | Organic electroluminescence display and driving method thereof |
| JP2007323037A (en) * | 2006-06-05 | 2007-12-13 | Samsung Sdi Co Ltd | Organic electroluminescence display and driving method thereof |
| US7796100B2 (en) | 2006-06-05 | 2010-09-14 | Samsung Mobile Display Co., Ltd. | Organic electroluminescence display and driving method thereof |
| JP2007323036A (en) * | 2006-06-05 | 2007-12-13 | Samsung Sdi Co Ltd | Organic electroluminescence display and driving method thereof |
| JP2008051960A (en) * | 2006-08-23 | 2008-03-06 | Sony Corp | Pixel circuit |
| JP2008089684A (en) * | 2006-09-29 | 2008-04-17 | Seiko Epson Corp | Electronic circuit and drive method therefor, electrooptical device, and electronic equipment |
| US10555398B2 (en) | 2008-04-18 | 2020-02-04 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| USRE46561E1 (en) | 2008-07-29 | 2017-09-26 | Ignis Innovation Inc. | Method and system for driving light emitting display |
| USRE49389E1 (en) | 2008-07-29 | 2023-01-24 | Ignis Innovation Inc. | Method and system for driving light emitting display |
| WO2010035672A1 (en) * | 2008-09-26 | 2010-04-01 | 株式会社 東芝 | Display device and method for driving the same |
| US8933920B2 (en) | 2008-09-26 | 2015-01-13 | Kabushiki Kaisha Toshiba | Display device and method of driving the same |
| US9824632B2 (en) | 2008-12-09 | 2017-11-21 | Ignis Innovation Inc. | Systems and method for fast compensation programming of pixels in a display |
| US11030949B2 (en) | 2008-12-09 | 2021-06-08 | Ignis Innovation Inc. | Systems and method for fast compensation programming of pixels in a display |
| US8994617B2 (en) | 2010-03-17 | 2015-03-31 | Ignis Innovation Inc. | Lifetime uniformity parameter extraction methods |
| US10515585B2 (en) | 2011-05-17 | 2019-12-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US10290284B2 (en) | 2011-05-28 | 2019-05-14 | Ignis Innovation Inc. | Systems and methods for operating pixels in a display to mitigate image flicker |
| US10424245B2 (en) | 2012-05-11 | 2019-09-24 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US9997106B2 (en) | 2012-12-11 | 2018-06-12 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US11030955B2 (en) | 2012-12-11 | 2021-06-08 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9978310B2 (en) | 2012-12-11 | 2018-05-22 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US10593263B2 (en) | 2013-03-08 | 2020-03-17 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9659527B2 (en) | 2013-03-08 | 2017-05-23 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10013915B2 (en) | 2013-03-08 | 2018-07-03 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9697771B2 (en) | 2013-03-08 | 2017-07-04 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9922596B2 (en) | 2013-03-08 | 2018-03-20 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10242619B2 (en) | 2013-03-08 | 2019-03-26 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US10134325B2 (en) | 2014-12-08 | 2018-11-20 | Ignis Innovation Inc. | Integrated display system |
| US10726761B2 (en) | 2014-12-08 | 2020-07-28 | Ignis Innovation Inc. | Integrated display system |
| US10152915B2 (en) | 2015-04-01 | 2018-12-11 | Ignis Innovation Inc. | Systems and methods of display brightness adjustment |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10410579B2 (en) | 2015-07-24 | 2019-09-10 | Ignis Innovation Inc. | Systems and methods of hybrid calibration of bias current |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10446086B2 (en) | 2015-10-14 | 2019-10-15 | Ignis Innovation Inc. | Systems and methods of multiple color driving |
| US10102808B2 (en) | 2015-10-14 | 2018-10-16 | Ignis Innovation Inc. | Systems and methods of multiple color driving |
| CN112216238A (en) * | 2019-07-12 | 2021-01-12 | 群创光电股份有限公司 | Signal processing method of display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003099000A (en) | Driving method of current driving type display panel, driving circuit and display device | |
| US7443367B2 (en) | Display device and method for driving the same | |
| KR101404582B1 (en) | Driving method of display device | |
| KR100905270B1 (en) | Signal line drive circuit and light emitting device | |
| KR100842511B1 (en) | Image display | |
| US8164548B2 (en) | Signal line driver circuit and light emitting device and driving method therefor | |
| KR100924740B1 (en) | Signal line drive circuit and light emitting device | |
| KR100914186B1 (en) | Signal line drive circuit, light emitting device, and its drive method | |
| KR101148176B1 (en) | Driving method of display device | |
| TWI415046B (en) | Driving method of display device for displaying gray scales | |
| KR100668543B1 (en) | Light emitting device and display device | |
| JP4235045B2 (en) | Driving method of display device | |
| US20070120868A1 (en) | Method and apparatus for displaying an image | |
| KR102366197B1 (en) | Display device and method of driving thereof | |
| US20120120046A1 (en) | Display device and method for driving the same | |
| US20210020107A1 (en) | Display apparatus and method of driving display panel using the same | |
| JPWO2004066248A1 (en) | Current source circuit, signal line driving circuit, driving method thereof, and light emitting device | |
| JP4788819B2 (en) | Electro-optical device and electronic apparatus | |
| JP2006243062A (en) | Display device, driving method thereof, electronic information device, display control program, and readable recording medium | |
| JP4999352B2 (en) | Display device and electronic device | |
| JP2007264463A (en) | Display device | |
| JP4788095B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
| KR20170080252A (en) | Organic light emitting display device | |
| JP2006189552A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080829 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080912 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100419 |