JP2003060724A - Multivalued modulating and demodulating device, multivalued modulation and demodulation communication system, modulation and demodulation program thereof and modulating and demodulating method - Google Patents

Multivalued modulating and demodulating device, multivalued modulation and demodulation communication system, modulation and demodulation program thereof and modulating and demodulating method

Info

Publication number
JP2003060724A
JP2003060724A JP2001246891A JP2001246891A JP2003060724A JP 2003060724 A JP2003060724 A JP 2003060724A JP 2001246891 A JP2001246891 A JP 2001246891A JP 2001246891 A JP2001246891 A JP 2001246891A JP 2003060724 A JP2003060724 A JP 2003060724A
Authority
JP
Japan
Prior art keywords
signal
data
value
modulation
multilevel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001246891A
Other languages
Japanese (ja)
Other versions
JP3512025B2 (en
Inventor
Seiichi Noda
誠一 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001246891A priority Critical patent/JP3512025B2/en
Publication of JP2003060724A publication Critical patent/JP2003060724A/en
Application granted granted Critical
Publication of JP3512025B2 publication Critical patent/JP3512025B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a QAM(quadrature amplitude modulation) system capable of taking a multivalued number of about 2<(p+0.5)> (p is an optional integer). SOLUTION: An input data signal of (2p+1) lines is converted into signals of two (p+1) lines having a prescribed relation to be assigned to two phase planes. A QAM system that can take a multivalued number of about 2<(p+0.5)> is realized by performing time division multiplexing of the two phase planes and performing multivalued modulation of the two phase planes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多値変復調技術に
関し、特に、送信データを複数の変調シンボルに割り当
てる多値変調および多値復調装置と多値変復調通信シス
テム,および多値変復調プログラムならびに多値変調方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilevel modulation / demodulation technique, and more particularly to a multilevel modulation / multilevel demodulation device, a multilevel modulation / demodulation communication system, a multilevel modulation / demodulation program, and a multilevel modulation / demodulation program and a multilevel modulation / demodulation program. Value modulation method.

【0002】[0002]

【従来の技術】多値変調技術は従来より、特にデジタル
マイクロ波通信等で用いられ、従来は4QAM,16Q
AM,32QAM,64QAM,128QAM,256
QAM等の,2QAM方式(nは自然数)が多く用い
られている。従来は一般に回路の簡便さからこれら変調
方式が採用されているが,近年は周波数の有効利用,送
信電力の有効利用に対する要求が強くなりつつある。す
なわち,デジタルマイクロ波通信回線として確保する周
波数帯域を極力狭く抑えつつ,必要とされるデータ伝送
容量を無駄なく確保することが求められている。これ
は,例えば16QAM方式では要求されるデータ伝送容
量を実現することはできないために,32QAM方式を
採用することとしたものの,32QAM方式ではデータ
伝送容量の余裕が大きく,周波数帯域を無駄に占有す
る,といった状況を改善したいという要求である。
2. Description of the Related Art Multilevel modulation technology has been used in the past, especially in digital microwave communication, etc.
AM, 32QAM, 64QAM, 128QAM, 256
A 2 n QAM method (n is a natural number) such as QAM is often used. Conventionally, these modulation methods have been generally adopted because of the simplicity of the circuit, but in recent years, there has been a strong demand for effective use of frequency and effective use of transmission power. That is, it is required to secure the required data transmission capacity without waste while keeping the frequency band secured as a digital microwave communication line as narrow as possible. This is because, for example, since the required data transmission capacity cannot be realized by the 16QAM method, the 32QAM method is adopted, but the 32QAM method has a large margin of the data transmission capacity and wastefully occupies the frequency band. It is a request to improve the situation such as.

【0003】このような要請に応えるものとして、例え
ば、特開平04−196945号公報の「多値変復調通
信方法及びそのシステム」に開示される技術がある。こ
れによれば,一つの入力データを2または2以上の数の
変調シンボルに割当てる,一般的な構成が提案されてい
る。
To meet such a demand, for example, there is a technique disclosed in "Multilevel modulation / demodulation communication method and system thereof" in JP-A-04-196945. According to this, a general configuration has been proposed in which one input data is assigned to two or more modulation symbols.

【0004】[0004]

【発明が解決しようとする課題】しかしながら,この先
例では一般的な構成を示したのみで,入力信号列を複数
の変調シンボルに割り当てる場合の具体的な構成法は開
示されていなかった。従って,例えば多値数を2
(p+0.5)程度(pは任意の正の整数)にとりたい
ような場合,どのようにして実現することができるかに
ついては示されておらず,多値数を自由に設定する方式
を実現するには困難があった。
However, this prior example only shows a general configuration, and does not disclose a specific configuration method for assigning an input signal sequence to a plurality of modulation symbols. Therefore, for example, a multi-valued number is 2
When it is desired to take about (p + 0.5) (p is an arbitrary positive integer), it is not shown how it can be realized, and a method for freely setting a multivalued number is realized. Had difficulty.

【0005】本発明の第1の目的は、上記従来技術の欠
点を解決し、より柔軟に変調周波数を設定することので
きる多値変復調装置と多値変復調通信システムおよびそ
の変復調プログラムならびに変復調方法を提供すること
である。
A first object of the present invention is to provide a multilevel modulation / demodulation device, a multilevel modulation / demodulation communication system, a modulation / demodulation program therefor, and a modulation / demodulation method which can solve the above-mentioned drawbacks of the prior art and more flexibly set a modulation frequency. Is to provide.

【0006】本発明の第2の目的は、上記従来技術の欠
点を解決し、周波数の有効利用と共に2QAM方式に
比べて少ない所要の信号対雑音比で2(n−0.5)
AMが実現できる多値変復調装置と多値変復調通信シス
テムおよびその変復調プログラムならびに変復調方法を
提供することである。
A second object of the present invention is to solve the above-mentioned drawbacks of the prior art, to effectively use the frequency and to reduce the required signal-to-noise ratio to 2 (n-0.5) Q as compared with the 2 n QAM system.
To provide a multilevel modulation / demodulation device and a multilevel modulation / demodulation communication system capable of implementing AM, a modulation / demodulation program therefor, and a modulation / demodulation method.

【0007】[0007]

【課題を解決するための手段】本発明の多値変調装置
は,2p+1列の入力データ信号を2つのp+1列の信
号に変換してそれぞれを位相平面上に割当て,この2つ
の位相平面を一組として時分割多重し,多値変調して送
出する。このとき,一組を成す2つの位相平面上の座標
の割当てに所定の関係を持たせることで,ひとつの変調
シンボルに対してp+0.5ビットが割り当てられる構
成を実現する。
A multilevel modulator according to the present invention converts an input data signal of 2p + 1 columns into two signals of p + 1 columns and assigns each to a phase plane, and the two phase planes are combined. They are time-division-multiplexed as a set, multi-value modulated, and transmitted. At this time, by assigning a predetermined relationship to the allocation of the coordinates on the two phase planes forming a set, a configuration in which p + 0.5 bits are allocated to one modulation symbol is realized.

【0008】[0008]

【発明の実施の形態】以下,本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0009】本発明では,pを任意の正の整数として,
2p+1列の入力信号を2つの変調シンボルに割り当て
る多値変調方式において,第1の変調シンボルにおいて
は(3/2)×2個の信号点を用い,第2の変調シン
ボルにおいては,第1の変調シンボルの内の2個の信
号点に対して(3/2)×2個の信号点を用い,第1
の変調シンボルの残りの2(p−1)個の信号点に対し
て2個の信号点を用いることを特徴としている。本発
明の変調方式は,pを任意の整数としたとき,次の式が
成り立つことに基づいている。
In the present invention, p is an arbitrary positive integer,
In a multilevel modulation scheme in which an input signal of 2p + 1 columns is assigned to two modulation symbols, (3/2) × 2 p signal points are used in the first modulation symbol and the first modulation symbol is used in the second modulation symbol. Of (3/2) × 2 p signal points for 2 p signal points of the modulation symbols of
It is characterized in that 2 p signal points are used for the remaining 2 (p−1) signal points of the modulation symbol of 1 . The modulation method of the present invention is based on the following expression when p is an arbitrary integer.

【0010】 2(2p+1)=(3/2)×2×2+2×2(p−1) … 式 (1) この式(1)の右辺第1項は,(3/2)×2QAM
を2回,2QAMを2(p−1)回実行すること
で,総数が2(2p+1)回に等しくなることを意味す
る。すなわち,ひとつの変調シンボルに対して,p+
0.5ビットが割り当てられる動作を実行する。このこ
とから本発明によれば,QAM方式において,多値数を
(n+0.5)とすることが可能となる。
2 (2p + 1) = (3/2) × 2 p × 2 p +2 p × 2 (p−1) Equation (1) The first term on the right side of this Equation (1) is (3/2) × 2 p QAM
By 2 p times and 2 p QAM 2 (p−1) times, the total number becomes equal to 2 (2p + 1) times. That is, for one modulation symbol, p +
Perform the operation to which 0.5 bits are allocated. From this, according to the present invention, it is possible to set the multilevel number to 2 (n + 0.5) in the QAM system.

【0011】図1は,本発明の第1の実施の形態による
多値変調装置100の構成を示すブロック図である。図
1を参照すると,本実施の形態の多値変調装置100
は,入力端子1と,第1のデータ変換回路2と,第2の
データ変換回路3と,並列直列変換回路4と,多値変調
器5と,出力端子6とを備えている。
FIG. 1 is a block diagram showing the configuration of a multilevel modulation apparatus 100 according to the first embodiment of the present invention. Referring to FIG. 1, a multilevel modulation device 100 according to the present embodiment.
Includes an input terminal 1, a first data conversion circuit 2, a second data conversion circuit 3, a parallel / serial conversion circuit 4, a multilevel modulator 5, and an output terminal 6.

【0012】第1のデータ変換回路2,および第2のデ
ータ変換回路3は,入力端子1に入力された入力データ
信号10を変換する。第1のデータ変換回路2は入力信
号10の値に応じて(3/2)×2種の値を示すp+
1列の信号21を出力する。第2のデータ変換回路3
は,入力端子1に入力された入力データ信号10の値に
応じてp+1列の信号31を出力する。ここで,第1の
データ変換回路が予め定めた2種の値(これらを集合
Aと称する)を出力する場合には,これに対応して予め
定めた(3/2)×2種の値を出力し,第1のデータ
変換回路が集合A以外の2(p−1)種の値(これらを
集合Bと称する)を出力する場合には,予め定めた2
種の値を出力する。
The first data conversion circuit 2 and the second data conversion circuit 3 convert the input data signal 10 input to the input terminal 1. The first data conversion circuit 2 has p + indicating a value of (3/2) × 2 p types according to the value of the input signal 10.
The signal 21 of one column is output. Second data conversion circuit 3
Outputs the signal 31 in the p + 1 column according to the value of the input data signal 10 input to the input terminal 1. Here, when the first data conversion circuit outputs the predetermined 2 p types of values (these are referred to as a set A), the predetermined (3/2) × 2 p types are correspondingly output. Is output, and the first data conversion circuit outputs 2 (p-1) kinds of values other than the set A (these are referred to as a set B), a predetermined 2 p
Output the seed value.

【0013】並列直列変換回路4は,上記の信号21,
31を入力して時分割多重化し,p+1列の多重化信号
41を出力する。多値変調器5は,多重化信号41を多
値変調し,出力端子6へ出力する。
The parallel-serial conversion circuit 4 includes the above-mentioned signals 21,
31 is input, time division multiplexing is performed, and a multiplexed signal 41 of the p + 1 column is output. The multi-level modulator 5 multi-level modulates the multiplexed signal 41 and outputs it to the output terminal 6.

【0014】図2は,本発明の第1の実施の形態による
多値復調装置200の構成を示すブロック図である。図
2を参照すると,本実施の形態の多値復調装置200
は,入力端子11と,多値復調器12と,直列並列変換
回路13と,データ逆変換回路14と,出力端子15と
を備えている。
FIG. 2 is a block diagram showing the configuration of a multilevel demodulator 200 according to the first embodiment of the present invention. Referring to FIG. 2, a multilevel demodulator 200 according to the present embodiment.
Includes an input terminal 11, a multilevel demodulator 12, a serial-parallel conversion circuit 13, a data inverse conversion circuit 14, and an output terminal 15.

【0015】多値復調器12は,入力端子11に入力さ
れた通信信号111を復調し,p+1列の受信復調デー
タ列信号121を出力する。直列並列変換回路13は,
受信復調データ列信号121を時分割多重分離して,そ
れぞれp+1列の第1の復調データ列信号131と,第
2の復調データ列信号132とを出力する。データ逆変
換回路14は,第1の復調データ列信号131と,第2
の復調データ列信号132とを入力し,2p+1列の復
調データ信号141を出力する。ここでデータ逆変換回
路14は,第1の復調データ列信号131として(3/
2)×2種の値を示す信号を受け,第2の復調データ
列信号132として,第1の復調データ列信号131が
予め定めた2種の値(集合A)である場合にはこれに
対応して予め定めた(3/2)×2種の値を示す信号
を受け,第1の復調データ列信号131が前記集合A以
外の2(p−1)種の値(集合B)である場合にはこれ
に対応して予め定めた2種の値を示す信号を受けて,
第1の復調データ列信号131の示す値と第2のデータ
列信号132の示す値とに基づいて予め定めた復調デー
タ値を生成し,これを2p+1列の復調データ信号とし
て出力する。
The multi-level demodulator 12 demodulates the communication signal 111 input to the input terminal 11 and outputs a reception demodulated data sequence signal 121 of p + 1 sequence. The serial-parallel conversion circuit 13 has
The received demodulated data sequence signal 121 is time-division demultiplexed and demultiplexed, and the first demodulated data sequence signal 131 and the second demodulated data sequence signal 132 of p + 1 columns are output. The data inverse conversion circuit 14 includes a first demodulated data string signal 131 and a second demodulated data string signal 131.
And the demodulated data string signal 132 of 1 are input and the demodulated data signal 141 of 2p + 1 columns is output. Here, the data inverse conversion circuit 14 outputs (3 /
2) When a signal indicating 2 × 2 p types of values is received and the first demodulation data sequence signal 131 is a predetermined 2 p types of values (set A) as the second demodulation data sequence signal 132, Corresponding to this, a signal indicating a predetermined (3/2) × 2 p type value is received, and the first demodulated data sequence signal 131 receives 2 (p−1) type values (set ) other than the set A. In the case of B), in response to this, a signal indicating a predetermined 2 p type value is received,
A predetermined demodulation data value is generated based on the value indicated by the first demodulated data string signal 131 and the value indicated by the second data string signal 132, and this is output as the demodulated data signal of 2p + 1 columns.

【0016】次に,本実施の形態の多値変調装置100
および多値復調装置200の動作について,図面を参照
して説明する。
Next, the multilevel modulation device 100 of the present embodiment
The operation of the multilevel demodulator 200 will be described with reference to the drawings.

【0017】図3は,本実施の形態の多値変調装置10
0の各部の内部における,信号の変換を示すタイミング
チャートである。図3の(1)は図1の入力データ信号
10を示す。図3の横軸は時間軸であり,入力データ信
号10は一定の時間毎に変化することを示している。図
3の(2A)および(2B)は,それぞれ図1の第1の
データ変換回路2の出力する信号21と第2のデータ変
換回路3の出力する信号31を示している。図3の
(3)は,図1の並列直列変換回路4の出力する多重化
信号41を示す。図3(3)では,同図(2A)と(2
B)の信号を時分割多重し,(2A)の信号を(3)の
A期間に,(2B)の信号を(3)のB期間に,それぞ
れ出力している様子を示している。
FIG. 3 is a block diagram of the multilevel modulation device 10 of this embodiment.
6 is a timing chart showing signal conversion inside each unit of 0. (1) of FIG. 3 shows the input data signal 10 of FIG. The horizontal axis of FIG. 3 is a time axis, and shows that the input data signal 10 changes at regular time intervals. 3 (2A) and (2B) show the signal 21 output from the first data conversion circuit 2 and the signal 31 output from the second data conversion circuit 3 in FIG. 1, respectively. (3) of FIG. 3 shows the multiplexed signal 41 output from the parallel-serial conversion circuit 4 of FIG. In FIG. 3 (3), (2A) and (2
The signal of (B) is time-division-multiplexed, and the signal of (2A) is output in the A period of (3) and the signal of (2B) is output in the B period of (3).

【0018】図4は,2p+1列の入力信号(2値信
号)10の値と,出力端子6に出力される信号の値の対
応を,一例としてp=4の場合について示す。図4を参
照すると,p=4より入力信号を9列(9ビット構成)
としている。
FIG. 4 shows the correspondence between the value of the input signal (binary signal) 10 in the 2p + 1 column and the value of the signal output to the output terminal 6 for p = 4 as an example. Referring to FIG. 4, 9 columns of input signals (9-bit configuration) from p = 4
I am trying.

【0019】2つの変調シンボルのうち,第1の変調シ
ンボルは,1から24までの値をとる。そして,第1の
変調シンボルの値が1から16までの値をとる場合は,
第2の変調シンボルは1から24までの値をとり,第1
の変調シンボルが17から24までの値をとる場合は第
2の変調シンボルは1から16までの値をとることとし
ている。
Of the two modulation symbols, the first modulation symbol takes values from 1 to 24. Then, when the value of the first modulation symbol takes a value from 1 to 16,
The second modulation symbol has a value from 1 to 24,
When the modulation symbol of 1 has a value of 17 to 24, the second modulation symbol has a value of 1 to 16.

【0020】このとき,2つの変調シンボルによって表
現できる信号の種類は,16×24+8×16=512
となる。ここで,第1項の16×24の16は,第1の
変調シンボルが1から16までの値をとることを示して
おり,24は,第1のシンボルの値の,1から16のそ
れぞれに対して,第2の変調シンボルが1から24まで
の値をとることを示している。また,第2項の8×16
の8は,第1の変調シンボルが17から24までの値を
とることを示しており,16は,第1の変調シンボルの
17から24までのそれぞれに対して,第2の変調シン
ボルが1から16の値をとることを示している。このよ
うに,入力信号と第1,第2の変調シンボルの対応は一
義的に定めることができるので,第1,第2のデータ変
換回路はROM(Read Only Memory)
デバイスなどに所定のデータテーブルを格納するなどの
構成を採用することにより,容易に実現することができ
る。なお,本発明は任意の正の整数pに対して有効であ
り,図4をもって,本発明がp=4の場合に限定される
ものでないことはいうまでもない。
At this time, the types of signals that can be represented by two modulation symbols are 16 × 24 + 8 × 16 = 512.
Becomes Here, 16 in the first term, 16 × 24, indicates that the first modulation symbol takes a value from 1 to 16, and 24 is a value from the first symbol, from 1 to 16 respectively. , The second modulation symbol has a value from 1 to 24. Also, the second term 8 × 16
8 indicates that the first modulation symbol takes values from 17 to 24, and 16 indicates that the second modulation symbol is 1 for each of 17 to 24 of the first modulation symbol. It shows that it takes the value from 16 to 16. In this way, the correspondence between the input signal and the first and second modulation symbols can be uniquely determined, so the first and second data conversion circuits are ROM (Read Only Memory).
This can be easily realized by adopting a configuration such as storing a predetermined data table in a device or the like. It is needless to say that the present invention is valid for any positive integer p, and the present invention is not limited to the case of p = 4 with reference to FIG.

【0021】図5は,多値変調器5の出力する変調信号
の第1,第2の変調シンボルを,位相平面上のいわゆる
コンスタレーションとして表現した信号図である。図5
では,A1,B1およびA384,B384は,入力信
号の値が1から384までの間をとる場合の,第1シン
ボル,第2シンボルのとり得る座標を示している。すな
わち,A1は入力信号の値が1の場合の第1シンボルの
とり得る座標,B1は入力信号の値が1の場合の第2シ
ンボルのとり得る座標を示し,A384は入力信号の値
が384の場合の第1シンボルのとり得る座標,B38
4は入力信号の値が384の場合の第2シンボルのとり
得る座標を示し,この値域では第1,第2のシンボルは
ともに24個の座標をとり得ることを示している(ただ
し,第1シンボルは24個のうち,特定の16個の座標
に限定する)。そして,入力信号の値が385から51
2までの値域では,第1シンボルは24個の座標のう
ち,入力値が384以下の場合にはとらないこととして
いた8個の座標を取ることとし,第2シンボルは16個
の座標しかとらないことを示す。
FIG. 5 is a signal diagram in which the first and second modulation symbols of the modulation signal output from the multilevel modulator 5 are expressed as a so-called constellation on the phase plane. Figure 5
Then, A1, B1 and A384, B384 indicate possible coordinates of the first symbol and the second symbol when the value of the input signal is between 1 and 384. That is, A1 indicates possible coordinates of the first symbol when the input signal value is 1, B1 indicates possible coordinates of the second symbol when the input signal value is 1, and A384 indicates an input signal value of 384. Coordinate of the first symbol in the case of, B38
4 shows possible coordinates of the second symbol when the value of the input signal is 384, and shows that both of the first and second symbols can take 24 coordinates in this value range (where the first The symbols are limited to 16 specific coordinates out of 24). The value of the input signal is 385 to 51.
In the range up to 2, the first symbol takes 8 coordinates out of the 24 coordinates that are not taken when the input value is 384 or less, and the second symbol takes only 16 coordinates. Indicates that there is no.

【0022】[本発明の他の実施の形態]本発明は,任
意の正の整数pにおいて実施可能な,一般的な形で構成
法を示していることから,例えば6QAM,12QA
M,24QAM,48QAM,96QAMなど,多くの
方式に適用することができる。
[Other Embodiments of the Present Invention] Since the present invention shows a construction method in a general form that can be implemented with an arbitrary positive integer p, for example, 6QAM, 12QA
It can be applied to many systems such as M, 24QAM, 48QAM and 96QAM.

【0023】図6は,そうした他のQAM方式を構成す
る場合の具体例を示す。図6では,第1および第2の変
調シンボルの多値数,およびそれらの繰り返し数を示し
ている。例えば,150[Mbps]の伝送レートで通
信したいが,周波数帯域が35[Msymbol/se
c]程度しかない場合には,32QAMでは30.0
[Msymbol/sec]となるために帯域の余りが
大きくなるが,16QAMでは37.5[Msymbo
l/sec]しかとれないために,帯域が不足する。こ
のような場合に図6に示す24QAMを適用すれば,3
3.3[Msymbol/sec]の変調速度が確保で
きるので,帯域の利用効率よく伝送することが可能とな
る。
FIG. 6 shows a concrete example in the case of configuring such another QAM system. FIG. 6 shows the multi-valued numbers of the first and second modulation symbols and the number of repetitions thereof. For example, if you want to communicate at a transmission rate of 150 [Mbps] but the frequency band is 35 [Msymbol / se
If there is only about c], it is 30.0 in 32QAM.
[Msymbol / sec] results in a large margin of bandwidth, but in 16QAM, 37.5 [Msymbo]
1 / sec], the bandwidth is insufficient. In such a case, if the 24QAM shown in FIG.
Since the modulation rate of 3.3 [Msymbol / sec] can be secured, it becomes possible to transmit the band efficiently.

【0024】また,さらに別の実施の形態として,本発
明の多値変復調装置に制御手段を持たせ,多値変調,お
よび多値復調におけるデータ変換テーブルをRAM(R
andom Access Memory)デバイスな
どにより構成し,RAMに格納するデータ変換テーブル
を制御手段により変更可能に構成することができる。こ
うして変調装置と復調装置のデータ変換テーブルを相互
に対応させて変更することで,送受信するデータの値
と,通信信号の符号(コンスタレーション上の座標)の
関係を任意に変更することができ,送受信データの秘匿
性を高めることができる。
As yet another embodiment, the multilevel modulation / demodulation apparatus of the present invention is provided with a control means, and a data conversion table for multilevel modulation and multilevel demodulation is stored in a RAM (R).
The data conversion table can be configured to be changeable by the control means, which is configured by an and access memory device, etc., and is stored in the RAM. By thus changing the data conversion tables of the modulator and the demodulator so as to correspond to each other, the relationship between the value of data to be transmitted and received and the code (coordinates on the constellation) of the communication signal can be arbitrarily changed. The confidentiality of transmitted / received data can be improved.

【0025】図7の多値変調装置300は,図1の多値
変調装置100に多値変調制御手段7を追加したもので
ある。その他の部分は図1と共通であるため,図1と共
通の符合を付してある。図7の多値変調制御手段7は,
第1のデータ変換回路2と,第2のデータ変換回路3と
を制御し,データ変換テーブルを変更する。
The multilevel modulation apparatus 300 shown in FIG. 7 is obtained by adding multilevel modulation control means 7 to the multilevel modulation apparatus 100 shown in FIG. Since the other parts are common to those in FIG. 1, the same reference numerals as those in FIG. The multilevel modulation control means 7 in FIG.
The first data conversion circuit 2 and the second data conversion circuit 3 are controlled to change the data conversion table.

【0026】図8の多値復調装置400は,図2の多値
復調装置200に多値復調制御手段16を追加したもの
である。その他の部分は図2と共通であるため,図2と
共通の符合を付してある。図8の多値復調制御手段16
は,データ逆変換回路14を制御し,データ逆変換テー
ブルを変更する。
The multilevel demodulator 400 of FIG. 8 is obtained by adding the multilevel demodulation control means 16 to the multilevel demodulator 200 of FIG. The other parts are common to those in FIG. 2, and are therefore given common reference numerals. Multilevel demodulation control means 16 of FIG.
Controls the data reverse conversion circuit 14 and changes the data reverse conversion table.

【0027】また,図7の第1のデータ変換回路2およ
び第2のデータ変換回路3を多値変調制御手段7の入出
力デバイスにて構成し,第1および第2のデータ変換回
路のデータ変換機能を,多値変調制御手段7の有するコ
ンピュータにて行うように構成してもよい。この場合に
は,多値変調制御手段7の制御プログラムにてデータ変
換処理を行うよう構成する。
Further, the first data conversion circuit 2 and the second data conversion circuit 3 in FIG. 7 are constituted by the input / output devices of the multilevel modulation control means 7, and the data of the first and second data conversion circuits are formed. The conversion function may be configured to be performed by a computer included in the multilevel modulation control means 7. In this case, the data conversion processing is performed by the control program of the multilevel modulation control means 7.

【0028】図9は,このように構成した場合に,多値
変調制御手段7のコンピュータで実行すべきプログラム
のフローチャートである。多値変調制御手段7は,S1
にて入力データ信号を入力する。続いてS2で,入力デ
ータ信号の値に対応する第1の変換データを生成し,S
3で第2の変換データを生成する。これらの変換データ
は,例えば図4に示した変換テーブルを参照することに
より容易に生成することができる。S4では,第1,第
2の変換データを順次並列直列変換回路4に出力させ
る。図9はひとつの入力データを変換する処理を示して
いる。図3のタイミングチャートに示したように入力デ
ータ信号が順次供給されるにしたがってこのフローチャ
ートに示す処理を繰り返し実行させることによって,順
次変調信号を送出するよう制御できることはいうまでも
ない。
FIG. 9 is a flow chart of a program to be executed by the computer of the multilevel modulation control means 7 in the case of such a configuration. The multi-level modulation control means 7 is S1
Input the input data signal with. Subsequently, in S2, first conversion data corresponding to the value of the input data signal is generated, and S
In step 3, the second converted data is generated. These conversion data can be easily generated by referring to the conversion table shown in FIG. 4, for example. In S4, the first and second conversion data are sequentially output to the parallel / serial conversion circuit 4. FIG. 9 shows a process of converting one input data. Needless to say, it is possible to control the sequential modulation signals to be transmitted by repeatedly executing the processing shown in this flowchart as the input data signals are sequentially supplied as shown in the timing chart of FIG.

【0029】同様にして,図8のデータ逆変換回路14
を多値復調制御手段16の入出力デバイスにて構成し,
データ逆変換回路のデータ逆変換機能を,多値復調制御
手段16の有するコンピュータにて行うように構成して
もよい。この場合には,多値復調制御手段16の制御プ
ログラムにてデータ逆変換処理を行うよう構成する。
Similarly, the data inverse conversion circuit 14 of FIG.
Is composed of an input / output device of the multilevel demodulation control means 16,
The data inverse conversion function of the data inverse conversion circuit may be configured to be performed by the computer included in the multi-level demodulation control means 16. In this case, the control program of the multi-level demodulation control means 16 is configured to perform the data inverse conversion process.

【0030】図10は,このように構成した場合に,多
値復調制御手段16のコンピュータで実行すべきプログ
ラムのフローチャートである。多値復調制御手段16
は,S11にて第1の復調データを入力し,S12にて
第2の復調データを入力する。続いてS13にて第1お
よび第2の復調データに対応する復調データ値を生成す
る。この逆変換データは,例えば図4に示した変換テー
ブルの逆変換テーブルを作成し,これを参照することに
より容易に生成することができる。S14では,復調デ
ータ値を2p+1列の復調データ信号として出力させ
る。図10は一組の復調データを入力し変換する処理を
示している。復調データが順次供給されるにしたがって
このフローチャートに示す処理を繰り返し実行させるこ
とによって,順次復調データ信号を出力するよう制御で
きることはいうまでもない。
FIG. 10 is a flow chart of a program to be executed by the computer of the multilevel demodulation control means 16 in the case of such a configuration. Multilevel demodulation control means 16
Inputs the first demodulated data in S11 and the second demodulated data in S12. Subsequently, in S13, demodulated data values corresponding to the first and second demodulated data are generated. The inverse conversion data can be easily generated by, for example, creating an inverse conversion table of the conversion table shown in FIG. 4 and referring to it. In S14, the demodulated data value is output as the demodulated data signal of the 2p + 1 column. FIG. 10 shows a process of inputting and converting a set of demodulation data. It goes without saying that it is possible to control to sequentially output the demodulated data signal by repeatedly executing the processing shown in this flowchart as the demodulated data is sequentially supplied.

【0031】[0031]

【発明の効果】以上説明したように,本発明では2p+
1列の入力データを,2つの変調シンボルに割り当てた
後,その2つの変調シンボルを時間軸上で多重化するこ
とで,1系統の変調シンボル列によってp+0.5列の
2値データ列を伝送しているので,QAM方式の多値数
を約2(p+0.5)とすることを可能としている。こ
れにより,2QAMでは周波数帯域に余裕があり過ぎ
だが2(n−1)QAMでは要求される周波数帯域を超
えてしまう場合に,それらの中間の変調方式を提供する
事ができる。その結果,周波数をより有効に利用できる
だけでなく,2QAMに比べて少ない所要の信号対雑
音比で2(n−0.5)QAMが実現でき,電力の有効
利用にもなるという効果が得られる。
As described above, according to the present invention, 2p +
After allocating 1 column of input data to 2 modulation symbols and then multiplexing the 2 modulation symbols on the time axis, a binary data sequence of p + 0.5 columns is transmitted by 1 system of modulation symbol sequence. Therefore, it is possible to set the multilevel number of the QAM method to about 2 (p + 0.5) . As a result, in the case where 2 n QAM has too much room in the frequency band but 2 (n-1) QAM exceeds the required frequency band, it is possible to provide an intermediate modulation method. As a result, not only the frequency can be used more effectively, but also 2 (n-0.5) QAM can be realized with a required signal-to-noise ratio smaller than that of 2 n QAM, and the effective use of power can be achieved. can get.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態による多値変調装置
の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a multilevel modulation apparatus according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態による多値復調装置
の構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a multilevel demodulator according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態による多値変調装置
の各部の信号の変換を示すタイミングチャートである。
FIG. 3 is a timing chart showing signal conversion of each unit of the multilevel modulation apparatus according to the first embodiment of the present invention.

【図4】本発明の第1の実施の形態による多値変調装置
の第1および第2のデータ変換回路のデータ変換テーブ
ルの構成例を示す説明図である。
FIG. 4 is an explanatory diagram showing a configuration example of a data conversion table of first and second data conversion circuits of the multilevel modulation apparatus according to the first embodiment of the present invention.

【図5】本発明の第1の実施の形態による多値変調信号
においてコンスタレーション上とり得る座標を示した説
明図である。
FIG. 5 is an explanatory diagram showing coordinates that can be taken on a constellation in the multilevel modulation signal according to the first embodiment of the present invention.

【図6】本発明の他の実施の形態を構成する場合のQA
M変調方式を構成するパラメータの具体例を示す図であ
る。
FIG. 6 is a QA when configuring another embodiment of the present invention.
It is a figure which shows the specific example of the parameter which comprises a M modulation system.

【図7】本発明のその他の実施の形態による多値変調装
置の構成を示すブロック図である。
FIG. 7 is a block diagram showing a configuration of a multilevel modulation apparatus according to another embodiment of the present invention.

【図8】本発明のその他の実施の形態による多値復調装
置の構成を示すブロック図である。
FIG. 8 is a block diagram showing a configuration of a multilevel demodulator according to another embodiment of the present invention.

【図9】本発明のその他の実施の形態による多値変調装
置の多値変調制御手段の有するコンピュータに実行させ
るべきプログラムの一例のフローチャートである。
FIG. 9 is a flowchart of an example of a program to be executed by a computer included in a multilevel modulation control unit of a multilevel modulation apparatus according to another embodiment of the present invention.

【図10】本発明のその他の実施の形態による多値復調
装置の多値復調制御手段の有するコンピュータに実行さ
せるべきプログラムの一例のフローチャートである。
FIG. 10 is a flowchart of an example of a program to be executed by a computer included in the multilevel demodulation control means of the multilevel demodulator according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100 多値変調装置 1 入力端子 2 第1のデータ変換回路 3 第2のデータ変換回路 4 並列直列変換回路 5 多値変調器 6 出力端子 7 多値変調制御手段 11 入力端子 12 多値復調器 13 直列並列変換回路 14 データ逆変換回路 16 多値復調制御手段 100 Multi-level modulator 1 input terminal 2 First data conversion circuit 3 Second data conversion circuit 4 parallel-serial conversion circuit 5 Multi-level modulator 6 output terminals 7 Multilevel modulation control means 11 input terminals 12 Multilevel demodulator 13 Series-parallel conversion circuit 14 Data inverse conversion circuit 16 Multilevel demodulation control means

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 2p+1列(pは任意の正の整数)の入
力データ信号を多値変調し通信信号を出力する多値変調
装置において、 前記入力データ信号を入力し変換する第1および第2の
データ変換回路と,前記第1および第2のデータ変換回
路の出力信号を時分割多重する並列直列変換回路と,前
記並列直列変換回路の出力信号を多値変調し通信信号を
出力する多値変調器とを有し,前記第1のデータ変換回
路は前記入力データ信号の値に応じて(3/2)×2
種の値を示す信号を出力し,前記第2のデータ変換回路
は前記入力データ信号に基づき,前記第1のデータ変換
回路が予め定めた2種の値(以下,この2種の値を
「集合A」と記す)を示す信号を出力する場合には,予
め定めた(3/2)×2種の値を示す信号を出力し,
前記第1のデータ変換回路が前記集合A以外の2
(p−1)種の値(以下,この2(p−1)種の値を
「集合B」と記す)を示す信号を出力する場合には,予
め定めた2種の値を示す信号を出力するよう構成した
ことを特徴とする,多値変調装置。
1. Input of 2p + 1 columns (p is an arbitrary positive integer)
Multi-level modulation for multi-level modulation of force data signal and output of communication signal
In the device, First and second input and conversion of the input data signal
A data conversion circuit and the first and second data conversion circuits
Parallel-serial conversion circuit that time-division-multiplexes the output signal of the path, and
The output signal of the parallel-to-serial conversion circuit is multi-valued modulated and the communication signal is converted.
And a multi-value modulator for outputting, the first data conversion circuit
The path is (3/2) × 2 depending on the value of the input data signal. p
A second data conversion circuit for outputting a signal indicating a seed value
Is the first data conversion based on the input data signal
The circuit has predetermined 2pSeed value (hereinafter, this 2pSeed value
If a signal indicating “Set A” is output,
Specified (3/2) x 2pOutputs a signal indicating the seed value,
If the first data conversion circuit is not included in the set A,
(P-1)Seed value (hereinafter, this 2(P-1)Seed value
If a signal indicating “Set B” is output,
Specified 2pConfigured to output a signal indicating the seed value
A multilevel modulation device characterized in that
【請求項2】 通信信号を復調し,2p+1列(pは任
意の正の整数)の復調データ信号を出力する多値復調装
置において、 前記通信信号を復調し,受信復調データ列信号を出力す
る多値復調器と,前記復調データ列信号を時分割多重分
離して第1の復調データ列信号と第2の復調データ列信
号とを出力する直列並列変換回路と,前記第1の復調デ
ータ列信号と前記第2のデータ列信号とを入力し2p+
1列の前記復調データ信号を出力するデータ逆変換回路
とを有し,前記データ逆変換回路は,前記第1の復調デ
ータ列信号として(3/2)×2 種の値を示す信号を
受け,前記第2の復調データ列信号として,前記第1の
復調データ列信号が予め定めた2種の値(以下,この
種の値を「集合A」と記す)である場合には予め定
めた(3/2)×2種の値を示す信号を受け,前記第
1の復調データ列信号が前記集合A以外の2(p−1)
種の値(以下,この2(p−1)種の値を「集合B」と
記す)である場合には予め定めた2種の値を示す信号
を受けて,前記第1の復調データ列信号の示す値と前記
第2のデータ列信号の示す値とに基づき予め定めた2p
+1列の復調データ信号を出力するよう構成したことを
特徴とする,多値復調装置。
2. A communication signal is demodulated and 2p + 1 columns (p is an arbitrary number)
A multi-valued demodulation device that outputs a demodulated data signal of any positive integer
In the Demodulates the communication signal and outputs a received demodulated data string signal
And a multi-valued demodulator for
Separate the first demodulated data sequence signal and the second demodulated data sequence signal.
And a serial-to-parallel conversion circuit that outputs
Data sequence signal and the second data sequence signal are input, and 2p +
Data inversion circuit for outputting the demodulated data signal in one column
And the data inverse conversion circuit includes:
(3/2) x 2 as data string signal pA signal indicating the seed value
And receives the first demodulated data string signal as the first demodulated data string signal.
The demodulated data string signal has a predetermined value of 2pSeed value (hereinafter, this
TwopIf the seed value is "Set A"), the
Metta (3/2) x 2pUpon receiving a signal indicating the seed value,
The demodulated data string signal of 1 is 2 other than that of the set A.(P-1)
Seed value (hereinafter, this 2(P-1)Seed value as "set B"
2) is set in advance ifpA signal that indicates the seed value
In response to the value indicated by the first demodulated data string signal and the
2p predetermined based on the value indicated by the second data string signal
It is configured to output the demodulated data signal of +1 column.
A multi-valued demodulator featuring.
【請求項3】 請求項1に記載の多値変調装置と,請求
項2に記載の多値復調装置とを含んで構成したことを特
徴とする,多値変復調通信システム。
3. A multilevel modulation / demodulation communication system, comprising the multilevel modulation apparatus according to claim 1 and the multilevel demodulation apparatus according to claim 2.
【請求項4】 請求項1に記載の多値変調装置におい
て,さらに前記第1および第2のデータ変換回路を制御
する多値変調制御手段を有し,前記多値変調制御手段
は,前記第1および第2のデータ変換回路の前記入力デ
ータ信号と出力値との対応を,変更可能としたことを特
徴とする多値変調装置。
4. The multi-level modulation apparatus according to claim 1, further comprising multi-level modulation control means for controlling the first and second data conversion circuits, wherein the multi-level modulation control means comprises: A multilevel modulation device characterized in that the correspondence between the input data signal and the output value of the first and second data conversion circuits can be changed.
【請求項5】 請求項2に記載の多値復調装置におい
て,さらに前記データ逆変換回路を制御する多値復調制
御手段を有し,前記多値復調制御手段は,前記データ逆
変換回路の入力する前記第1の復調データ列信号および
前記第2の復調データ列信号と出力値との対応を,変更
可能としたことを特徴とする多値変調装置。
5. The multilevel demodulator according to claim 2, further comprising multilevel demodulation control means for controlling the data inverse conversion circuit, wherein the multilevel demodulation control means is an input of the data inverse conversion circuit. A multilevel modulation device, wherein correspondence between the first demodulated data sequence signal and the second demodulated data sequence signal and the output value can be changed.
【請求項6】 請求項4に記載の多値変調装置と,請求
項5に記載の多値復調装置とを含んで構成したことを特
徴とする,多値変復調通信システム。
6. A multilevel modulation / demodulation communication system comprising the multilevel modulation apparatus according to claim 4 and the multilevel demodulation apparatus according to claim 5.
【請求項7】 コンピュータを制御することにより、2
p+1列(pは任意の正の整数)の入力データ信号を多
値変調する多値変調プログラムにおいて、前記入力デー
タ信号を第1および第2の変換データに変換する処理を
実行させ,前記第1の変換データとして前記入力データ
信号の値に応じて(3/2)×2 種の値をとらせ,前
記第2の変換データとして前記入力データ信号の値に応
じて,前記第1の変換データが予め定めた2種の値
(以下,この2種の値を「集合A」と記す)をとる場
合には予め定めた(3/2)×2種の値をとらせ,前
記第1の変換データが前記集合A以外の予め定めた2
(p−1)種の値(以下,この2(p−1 種の値を
「集合B」と記す)をとる場合には予め定めた2種の
値をとらせ,前記第1の変換データと前記第2の変換デ
ータとを,順次多値変調器へ出力させることを特徴とす
る多値変調プログラム。
7. By controlling a computer, 2
Many input data signals in the p + 1 column (p is an arbitrary positive integer)
In a multi-value modulation program that performs value modulation, the input data
Data signal into the first and second conversion data.
And execute the input data as the first conversion data.
(3/2) x 2 depending on the value of the signal pSeed value, before
As the second conversion data, it corresponds to the value of the input data signal.
Then, the first conversion data has a predetermined value of 2pSeed value
(Hereafter, this 2pWhen taking the value of the seed as "Set A")
In the case of (3/2) × 2pSeed value, before
Note that the first conversion data is a predetermined 2 other than the set A.
(P-1)Seed value (hereinafter, this 2(P-1 )Seed value
If set to “Set B”, the predetermined 2pSeed
A value is taken and the first conversion data and the second conversion data are
Data is sequentially output to the multilevel modulator.
Multilevel modulation program.
【請求項8】 コンピュータを制御することにより通信
信号を多値復調し,2p+1列(pは任意の正の整数)
の復調データ信号を出力する多値復調プログラムにおい
て、 前記通信信号を第1および第2の復調データ列信号とし
て入力し,2p+1列の前記復調データ信号に変換する
処理を実行させ,前記第1の復調データ列信号として
(3/2)×2種の値を示す信号を受け,前記第2の
復調データ列信号として,前記第1の復調データ列信号
が予め定めた2種の値(以下,この2種の値を「集
合A」と記す)である場合には予め定めた(3/2)×
種の値を示す信号を受け,前記第1の復調データ列
信号が前記集合A以外の2(p−1)種の値(以下,こ
の2(p−1)種の値を「集合B」と記す)である場合
には予め定めた2種の値を示す信号を受けて,前記第
1の復調データ列信号の示す値と前記第2のデータ列信
号の示す値とに基づき予め定めた復調データ値をとり,
前記復調データ値を2p+1列の復調データ信号として
出力させることを特徴とする多値復調プログラム。
8. A communication signal is multi-valued demodulated by controlling a computer, and 2p + 1 columns (p is an arbitrary positive integer)
In the multilevel demodulation program for outputting the demodulated data signal of, the process of inputting the communication signal as the first and second demodulated data sequence signals and converting it into the demodulated data signal of the 2p + 1 sequence is performed. As the demodulated data sequence signal, a signal indicating a value of (3/2) × 2 p types is received, and as the second demodulated data sequence signal, the first demodulated data sequence signal has a predetermined value of 2 p types ( Hereinafter, when the value of this 2 p type is referred to as “set A”), a predetermined value (3/2) ×
When the first demodulated data string signal receives a signal indicating 2 p kinds of values, the 2 (p-1) kinds of values other than the set A (hereinafter, the 2 (p-1) kinds of values are referred to as “a set”. B)), a signal having a predetermined value of 2 p types is received, and based on the value shown by the first demodulated data string signal and the value shown by the second data string signal. Take a predetermined demodulation data value,
A multilevel demodulation program, wherein the demodulated data value is output as a demodulated data signal of 2p + 1 columns.
【請求項9】 2p+1列(pは任意の正の整数)の入
力信号を2つの変調シンボルに割り当てる多値変復調方
法において、 第1の変調シンボルは(3/2)×2個の信号点を用
い、 第2の変調シンボルは,前記第1の変調シンボルが予め
定めた2個の信号点(以下,この2個の点を「集合
A」と記す)をとる場合には予め前記入力信号に対応し
て定めた(3/2)×2個の信号点をとり,前記第1
の変調シンボルが前記集合A以外の2(p−1)個の点
(以下,この2(p−1)個の点を「集合B」と記す)
をとる場合には予め前記入力信号に対応して定めた2
個の点をとることを特徴とする多値変調方法。
9. In a multilevel modulation / demodulation method in which an input signal of 2p + 1 columns (p is an arbitrary positive integer) is assigned to two modulation symbols, the first modulation symbol is (3/2) × 2 p signal points. When the first modulation symbol takes 2 p signal points that are predetermined (hereinafter, the 2 p points are referred to as “set A”), the second modulation symbol is Taking (3/2) × 2 p signal points defined corresponding to the input signal, the first
Modulation symbols of 2 (p-1) points other than the set A (hereinafter, the 2 (p-1) points are referred to as "set B")
2 p determined in advance corresponding to the input signal
A multilevel modulation method characterized by taking individual points.
JP2001246891A 2001-08-16 2001-08-16 Multi-level modulation / demodulation device, multi-level modulation / demodulation communication system, modulation / demodulation program therefor, and modulation / demodulation method Expired - Fee Related JP3512025B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246891A JP3512025B2 (en) 2001-08-16 2001-08-16 Multi-level modulation / demodulation device, multi-level modulation / demodulation communication system, modulation / demodulation program therefor, and modulation / demodulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246891A JP3512025B2 (en) 2001-08-16 2001-08-16 Multi-level modulation / demodulation device, multi-level modulation / demodulation communication system, modulation / demodulation program therefor, and modulation / demodulation method

Publications (2)

Publication Number Publication Date
JP2003060724A true JP2003060724A (en) 2003-02-28
JP3512025B2 JP3512025B2 (en) 2004-03-29

Family

ID=19076335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246891A Expired - Fee Related JP3512025B2 (en) 2001-08-16 2001-08-16 Multi-level modulation / demodulation device, multi-level modulation / demodulation communication system, modulation / demodulation program therefor, and modulation / demodulation method

Country Status (1)

Country Link
JP (1) JP3512025B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717532B2 (en) 2001-11-06 2004-04-06 Nec Corporation Communication system and method
US7031403B2 (en) 2001-08-16 2006-04-18 Nec Corporation Phase shift keying modulation including a data converter for converting an input data signal having 3 bits long into two ternary converted data signals
JP2006295338A (en) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd Data transmission apparatus, data reception apparatus, and data communications apparatus
US7167110B2 (en) 2002-01-08 2007-01-23 Nec Corporation Multi-level communication system and method with error correction
US7330451B2 (en) 2002-01-11 2008-02-12 Nec Corporation Code division multiple access communication system and method
US7630453B2 (en) 2004-03-12 2009-12-08 Nec Corporation Multi-level modulation method and system
JP2012027211A (en) * 2010-07-22 2012-02-09 Fujitsu Ltd Optical waveguide device, optical receiver and optical receiving method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031403B2 (en) 2001-08-16 2006-04-18 Nec Corporation Phase shift keying modulation including a data converter for converting an input data signal having 3 bits long into two ternary converted data signals
US6717532B2 (en) 2001-11-06 2004-04-06 Nec Corporation Communication system and method
US7167110B2 (en) 2002-01-08 2007-01-23 Nec Corporation Multi-level communication system and method with error correction
US7330451B2 (en) 2002-01-11 2008-02-12 Nec Corporation Code division multiple access communication system and method
US7630453B2 (en) 2004-03-12 2009-12-08 Nec Corporation Multi-level modulation method and system
JP2006295338A (en) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd Data transmission apparatus, data reception apparatus, and data communications apparatus
JP2012027211A (en) * 2010-07-22 2012-02-09 Fujitsu Ltd Optical waveguide device, optical receiver and optical receiving method

Also Published As

Publication number Publication date
JP3512025B2 (en) 2004-03-29

Similar Documents

Publication Publication Date Title
US5646935A (en) Hierarchical quadrature frequency multiplex signal format and apparatus for transmission and reception thereof
JP2001358692A (en) Orthogonal frequency-division multiplex modulating and demodulating circuit
JPH08331095A (en) Communication system
JPH05219021A (en) Orthogonal frequency division multiplexed digital signal transmission system and transmitting device and receiving device used for the same
US7349460B2 (en) MC/MC-DS dual-mode adaptive multi-carrier code division multiple access (CDMA) apparatus and method thereof
WO1995006978A1 (en) An improved rom filter
JP3582650B2 (en) Phase modulation apparatus, phase modulation method thereof, and phase modulation program
JP3512025B2 (en) Multi-level modulation / demodulation device, multi-level modulation / demodulation communication system, modulation / demodulation program therefor, and modulation / demodulation method
JP3613219B2 (en) Modulation apparatus, communication system, modulation program
EP1735982B1 (en) Generating higher order modulation using qpsk modulations
JP3843891B2 (en) Multilevel modulation apparatus, multilevel demodulation apparatus, multilevel modulation / demodulation communication system, modulation / demodulation program, and modulation / demodulation method
NZ201808A (en) Digital transmitter:vector component addressing of memory
US7230994B2 (en) Multi-level modulation apparatus, multi-level demodulation apparatus, multi-level modulation/demodulation communication system, program and modulation/demodulation method
JP3786129B2 (en) Orthogonal frequency division multiplexing modulation / demodulation circuit
JP3864826B2 (en) Multilevel modulation apparatus, multilevel demodulation apparatus, multilevel modulation / demodulation communication system, program, and modulation / demodulation method
JPH0453469B2 (en)
JPH04196945A (en) Multilevel modulating/demodulating communication method and system
JP3864828B2 (en) Multilevel modulation apparatus, multilevel demodulation apparatus, multilevel modulation / demodulation communication system, program, and modulation / demodulation method
JP3525576B2 (en) Data transmission device and data transmission method
CN108881098A (en) The method and apparatus of scalable modulation in communication system
JP3852390B2 (en) Modulation method, modulation device, demodulation method, demodulation device, and modulation / demodulation system
JP3864827B2 (en) Multilevel modulation apparatus, multilevel demodulation apparatus, multilevel modulation / demodulation communication system, program, and modulation / demodulation method
JP4336797B2 (en) Mobile communication system, base station apparatus, and modulation method used therefor
US20040190439A1 (en) Method and circuit arrangement for the secure transmission in digital transmission systems
JP2713443B2 (en) Useless bit elimination method in multi-level modulation

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031229

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees