JP2003015826A - ディスクアレイ制御装置における共有メモリコピー機能 - Google Patents
ディスクアレイ制御装置における共有メモリコピー機能Info
- Publication number
- JP2003015826A JP2003015826A JP2001202918A JP2001202918A JP2003015826A JP 2003015826 A JP2003015826 A JP 2003015826A JP 2001202918 A JP2001202918 A JP 2001202918A JP 2001202918 A JP2001202918 A JP 2001202918A JP 2003015826 A JP2003015826 A JP 2003015826A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- disk array
- array control
- unit
- copy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Abstract
(57)【要約】 （修正有）
【課題】複数台のディスクアレイ制御装置を１つのディ
スクアレイ制御装置として運用できるようにし、複数の
ディスクアレイ制御装置間での共有メモリ部のコピー処
理による性能低下を抑え，台数に比例した性能を出せる
ディスクアレイシステムを提供する。 【解決手段】データのリード／ライトを行うディスクア
レイ制御ユニット１−２を，複数ユニット有するディス
クアレイ制御装置１であって，複数のディスクアレイ制
御ユニット内の共有メモリ部１３間を接続する手段と，
複数のディスクアレイ制御ユニット内のキャッシュメモ
リ部１４間を接続する手段を有し、ディスクアレイ制御
ユニット内にコピー情報レジスタ１５を有し、また、複
数のディスクアレイ制御ユニット内の共有メモリ部間を
接続する共有メモリスイッチ部にコピー情報レジスタを
有することを特徴とするディスクアレイ制御装置により
達成される。
スクアレイ制御装置として運用できるようにし、複数の
ディスクアレイ制御装置間での共有メモリ部のコピー処
理による性能低下を抑え，台数に比例した性能を出せる
ディスクアレイシステムを提供する。 【解決手段】データのリード／ライトを行うディスクア
レイ制御ユニット１−２を，複数ユニット有するディス
クアレイ制御装置１であって，複数のディスクアレイ制
御ユニット内の共有メモリ部１３間を接続する手段と，
複数のディスクアレイ制御ユニット内のキャッシュメモ
リ部１４間を接続する手段を有し、ディスクアレイ制御
ユニット内にコピー情報レジスタ１５を有し、また、複
数のディスクアレイ制御ユニット内の共有メモリ部間を
接続する共有メモリスイッチ部にコピー情報レジスタを
有することを特徴とするディスクアレイ制御装置により
達成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスクアレイ制
御装置に関し、特に、データを複数の磁気ディスク装置
に格納するディスクアレイ装置の制御装置技術に関す
る。また、複数のサーバおよびパソコンを接続した装置
に関しても、本発明は利用可能である。
御装置に関し、特に、データを複数の磁気ディスク装置
に格納するディスクアレイ装置の制御装置技術に関す
る。また、複数のサーバおよびパソコンを接続した装置
に関しても、本発明は利用可能である。
【０００２】
【従来の技術】今般のコンピュータシステムにおいて、
処理性能の向上に対する期待は大きく、特にディスクサ
ブシステムのＩ／Ｏ性能向上に対する要求は高い。磁気
ディスクを記憶媒体とするディスクサブシステム（以下
「サブシステム」という。）のＩ／Ｏ性能は半導体記憶
装置を記憶媒体とするコンピュータの主記憶のＩ／Ｏ性
能に比べて、３〜４桁程度小さく、従来からこの差を縮
めること、すなわちサブシステムのＩ／Ｏ性能を向上さ
せる努力がなされている。
処理性能の向上に対する期待は大きく、特にディスクサ
ブシステムのＩ／Ｏ性能向上に対する要求は高い。磁気
ディスクを記憶媒体とするディスクサブシステム（以下
「サブシステム」という。）のＩ／Ｏ性能は半導体記憶
装置を記憶媒体とするコンピュータの主記憶のＩ／Ｏ性
能に比べて、３〜４桁程度小さく、従来からこの差を縮
めること、すなわちサブシステムのＩ／Ｏ性能を向上さ
せる努力がなされている。
【０００３】また、銀行、証券、電話会社等に代表され
る大企業では、従来各所に分散していたコンピュータお
よびストレージを、データセンターの中に集中化してコ
ンピュータシステムおよびストレージシステム構成する
ことにより、コンピュータシステムおよびストレージシ
ステムの運用、保守、管理に要する費用を削減する傾向
にあり、特に大型／ハイエンドのストレージシステムに
は、数百台以上のホストコンピュータへ接続するための
チャネルインターフェースのサポート（コネクティビテ
ィ）、数百テラバイト以上の記憶容量のサポートが要求
されている。
る大企業では、従来各所に分散していたコンピュータお
よびストレージを、データセンターの中に集中化してコ
ンピュータシステムおよびストレージシステム構成する
ことにより、コンピュータシステムおよびストレージシ
ステムの運用、保守、管理に要する費用を削減する傾向
にあり、特に大型／ハイエンドのストレージシステムに
は、数百台以上のホストコンピュータへ接続するための
チャネルインターフェースのサポート（コネクティビテ
ィ）、数百テラバイト以上の記憶容量のサポートが要求
されている。
【０００４】一方、近年のオープン市場の拡大、今後予
想されるストレージ・エリア・ネットワーク（ＳＡＮ）
の普及により、大型／ハイエンドのストレージシステム
と同様の高機能・高信頼性を備えた小規模構成（小型筐
体）のストレージシステムへの要求が高まっている。
想されるストレージ・エリア・ネットワーク（ＳＡＮ）
の普及により、大型／ハイエンドのストレージシステム
と同様の高機能・高信頼性を備えた小規模構成（小型筐
体）のストレージシステムへの要求が高まっている。
【０００５】サブシステムのＩ／Ｏ性能を向上させるた
めの１つの方法として、複数の磁気ディスク装置でサブ
システムを構成し、データを複数の磁気ディスク装置に
格納する、いわゆるディスクアレイと呼ばれるシステム
が知られている。ディスクアレイの場合、上位コンピュ
ータからのＩ／Ｏを記録する複数の磁気ディスク装置
と、上位コンピュータのＩ／Ｏを受付け複数の磁気ディ
スク装置へ転送するディスクアレイ制御装置から構成さ
れるのが一般的である。この中で、大規模接続・大容量
への要求に対しては、従来の大型／ハイエンドのディス
クアレイ制御装置を複数接続して超大規模なディスクア
レイ制御装置を構成する方法が考えられる。ディスクア
レイ制御装置にはディスクアレイ制御装置に関する制御
情報（例えば、ディスクアレイ制御装置内のキャッシュ
メモリの管理情報等）を格納する共有メモリを保持する
ことが知られている。
めの１つの方法として、複数の磁気ディスク装置でサブ
システムを構成し、データを複数の磁気ディスク装置に
格納する、いわゆるディスクアレイと呼ばれるシステム
が知られている。ディスクアレイの場合、上位コンピュ
ータからのＩ／Ｏを記録する複数の磁気ディスク装置
と、上位コンピュータのＩ／Ｏを受付け複数の磁気ディ
スク装置へ転送するディスクアレイ制御装置から構成さ
れるのが一般的である。この中で、大規模接続・大容量
への要求に対しては、従来の大型／ハイエンドのディス
クアレイ制御装置を複数接続して超大規模なディスクア
レイ制御装置を構成する方法が考えられる。ディスクア
レイ制御装置にはディスクアレイ制御装置に関する制御
情報（例えば、ディスクアレイ制御装置内のキャッシュ
メモリの管理情報等）を格納する共有メモリを保持する
ことが知られている。
【０００６】複数のディスクアレイ制御装置を接続する
ことにより、共有メモリが複数のディスクアレイ制御装
置に分散することになる。共有メモリが複数のディスク
アレイ制御装置に分散することにより共有メモリ領域の
コピーに伴う転送処理性能が、従来の一つのディスクア
レイ制御装置によりシステムが構築されていた場合に比
べ、ディスクアレイシステムの性能に与える影響が大き
くなる。
ことにより、共有メモリが複数のディスクアレイ制御装
置に分散することになる。共有メモリが複数のディスク
アレイ制御装置に分散することにより共有メモリ領域の
コピーに伴う転送処理性能が、従来の一つのディスクア
レイ制御装置によりシステムが構築されていた場合に比
べ、ディスクアレイシステムの性能に与える影響が大き
くなる。
【０００７】例えば，従来技術では，図２に示すように
ホストコンピュータ５０とディスクアレイ制御装置２と
の間のデータ転送を実行する複数のチャネルＩＦ部１１
と、磁気ディスク装置５とディスクアレイ制御装置２間
のデータ転送を実行する複数のディスクＩＦ部１２と、
磁気ディスク装置５のデータを一時的に格納するキャッ
シュメモリ部１４と，ディスクアレイ制御装置２に関す
る制御情報（例えば、チャネルＩＦ部１１およびディス
クＩＦ部１２とキャッシュメモリ部１４との間のデータ
転送制御に関する情報，磁気ディスク装置５に格納する
データの管理情報）を格納する共有メモリ部１３とを備
え、１つのディスクアレイ制御装置２内において，共有
メモリ部１３およびキャッシュメモリ部１４は全てのチ
ャネルＩＦ部１１およびディスクＩＦ部１２からアクセ
ス可能な構成となっている。
ホストコンピュータ５０とディスクアレイ制御装置２と
の間のデータ転送を実行する複数のチャネルＩＦ部１１
と、磁気ディスク装置５とディスクアレイ制御装置２間
のデータ転送を実行する複数のディスクＩＦ部１２と、
磁気ディスク装置５のデータを一時的に格納するキャッ
シュメモリ部１４と，ディスクアレイ制御装置２に関す
る制御情報（例えば、チャネルＩＦ部１１およびディス
クＩＦ部１２とキャッシュメモリ部１４との間のデータ
転送制御に関する情報，磁気ディスク装置５に格納する
データの管理情報）を格納する共有メモリ部１３とを備
え、１つのディスクアレイ制御装置２内において，共有
メモリ部１３およびキャッシュメモリ部１４は全てのチ
ャネルＩＦ部１１およびディスクＩＦ部１２からアクセ
ス可能な構成となっている。
【０００８】このディスクアレイ制御装置２では、チャ
ネルＩＦ部１１およびディスクＩＦ部１２と共有メモリ
部１３との間、およびチャネルＩＦ部１１およびディス
クＩＦ部１２とキャッシュメモリ部１４との間は，相互
結合網２３，および相互結合網２４でそれぞれ接続され
る。
ネルＩＦ部１１およびディスクＩＦ部１２と共有メモリ
部１３との間、およびチャネルＩＦ部１１およびディス
クＩＦ部１２とキャッシュメモリ部１４との間は，相互
結合網２３，および相互結合網２４でそれぞれ接続され
る。
【０００９】チャネルＩＦ部１１は、ホストコンピュー
タ５０と接続するためのインターフェースおよびホスト
コンピュータ５０に対する入出力を制御するマイクロプ
ロセッサ（図示せず）を有している。また、ディスクＩ
Ｆ部１２は、磁気ディスク装置５と接続するためのイン
ターフェースおよび磁気ディスク装置５に対する入出力
を制御するマイクロプロセッサ（図示せず）を有してい
る。また、ディスクＩＦ部１２は、RAID機能の実行も行
う。
タ５０と接続するためのインターフェースおよびホスト
コンピュータ５０に対する入出力を制御するマイクロプ
ロセッサ（図示せず）を有している。また、ディスクＩ
Ｆ部１２は、磁気ディスク装置５と接続するためのイン
ターフェースおよび磁気ディスク装置５に対する入出力
を制御するマイクロプロセッサ（図示せず）を有してい
る。また、ディスクＩＦ部１２は、RAID機能の実行も行
う。
【００１０】この従来のディスクアレイ制御装置２で
は，ディスクアレイ制御装置内に共有メモリ部１３が存
在する為、共有メモリ間で共有する情報を持つ必要が無
く、共有メモリ間でコピーが必要になった場合について
も共有メモリ部が同一装置内にある為、転送に伴う相互
接続網の競合等の他アクセスに対する影響が小さい。
は，ディスクアレイ制御装置内に共有メモリ部１３が存
在する為、共有メモリ間で共有する情報を持つ必要が無
く、共有メモリ間でコピーが必要になった場合について
も共有メモリ部が同一装置内にある為、転送に伴う相互
接続網の競合等の他アクセスに対する影響が小さい。
【００１１】また，コピー機能について、米国特許５，
６８０，６４０に開示されている従来技術では，旧記憶
装置から新記憶装置へとデータを移行する際にオンライ
ンで実行する方法が示されている。ここでは、新記憶装
置内に、旧記憶装置内ボリュームの各アドレス（トラッ
ク）毎にテーブルを有し、旧記憶装置から新記憶装置へ
データ移行が完了したかどうかをトラック毎に記憶す
る。移行中にホストからのＩ／Ｏ要求があった場合に
は、そのテーブルを参照して動作を決定する。例えばリ
ード要求があった場合、テーブルを参照して、そのリー
ド要求のあったレコード（ブロック）が新記憶装置に移
行されているかどうかをチェックし、旧記憶装置からの
データが移行されていない時には旧記憶装置からデータ
を読み込む。
６８０，６４０に開示されている従来技術では，旧記憶
装置から新記憶装置へとデータを移行する際にオンライ
ンで実行する方法が示されている。ここでは、新記憶装
置内に、旧記憶装置内ボリュームの各アドレス（トラッ
ク）毎にテーブルを有し、旧記憶装置から新記憶装置へ
データ移行が完了したかどうかをトラック毎に記憶す
る。移行中にホストからのＩ／Ｏ要求があった場合に
は、そのテーブルを参照して動作を決定する。例えばリ
ード要求があった場合、テーブルを参照して、そのリー
ド要求のあったレコード（ブロック）が新記憶装置に移
行されているかどうかをチェックし、旧記憶装置からの
データが移行されていない時には旧記憶装置からデータ
を読み込む。
【００１２】新記憶装置内にデータがあれば新記憶装置
内からデータを読み出す。また、書込み要求があった場
合には、新記憶装置にデータ書込みを行い、テーブルの
更新を行う。本方式は、記憶装置を置き換える場合のコ
ピー機能について示されているが、本方式を複数のディ
スクアレイ制御装置により構成されるシステムに応用す
ることは可能である。
内からデータを読み出す。また、書込み要求があった場
合には、新記憶装置にデータ書込みを行い、テーブルの
更新を行う。本方式は、記憶装置を置き換える場合のコ
ピー機能について示されているが、本方式を複数のディ
スクアレイ制御装置により構成されるシステムに応用す
ることは可能である。
【００１３】
【発明が解決しようとする課題】米国特許５，６８０，
６４０に開示されている従来技術では，コピー元の記憶
装置内全てのラックについてテーブルを保持しなければ
ならない。通常テーブルには半導体メモリが使用されコ
ピー元とコピー先各々にテーブルを持つことにより、コ
ストが高くなる。
６４０に開示されている従来技術では，コピー元の記憶
装置内全てのラックについてテーブルを保持しなければ
ならない。通常テーブルには半導体メモリが使用されコ
ピー元とコピー先各々にテーブルを持つことにより、コ
ストが高くなる。
【００１４】また、この方法では、データ移行中のホス
トからの書込みでコピー先にのみデータを書き込む為、
移行中にどちらかの記憶装置に障害が発生した場合、ど
ちらの記憶装置もデータに矛盾のある状態となってしま
う。また、この方式は、記憶装置の置き換え時のデータ
コピーについての技術であり、動作中の複数のディスク
アレイ制御装置間のデータコピーについて記述したもの
ではない。
トからの書込みでコピー先にのみデータを書き込む為、
移行中にどちらかの記憶装置に障害が発生した場合、ど
ちらの記憶装置もデータに矛盾のある状態となってしま
う。また、この方式は、記憶装置の置き換え時のデータ
コピーについての技術であり、動作中の複数のディスク
アレイ制御装置間のデータコピーについて記述したもの
ではない。
【００１５】
【課題を解決するための手段】上記課題およびディスク
アレイ制御装置間の共有メモリ間コピー機能を実現する
ため、本発明におけるディスクアレイ制御装置は、下記
の構成を取る。目的は、ホストコンピュータとのインタ
ーフェースを有するチャネルインターフェース部と、磁
気ディスク装置とのインターフェースを有するディスク
インターフェース部と、磁気ディスク装置に対しリード
／ライトされるデータを一時的に格納するキャッシュメ
モリ部と、チャネルインターフェース部およびディスク
インターフェース部とキャッシュメモリ部との間のデー
タ転送に関する制御情報および磁気ディスク装置の管理
情報を格納する共有メモリ部と，チャネルインターフェ
ース部およびディスクインターフェース部とキャッシュ
メモリ部を接続する手段と，チャネルインターフェース
部およびディスクインターフェース部と共有メモリ部を
接続する手段と，各部を駆動する電源供給手段を有し、
ホストコンピュータからのデータのリード／ライト要求
に対し，チャネルインターフェース部は、ホストコンピ
ュータとのインターフェースとキャッシュメモリ部との
間のデータ転送を実行し、ディスクインターフェース部
は、磁気ディスク装置とキャッシュメモリ部との間のデ
ータ転送を実行することにより，データのリード／ライ
トを行うディスクアレイ制御ユニットを，複数ユニット
有するディスクアレイ制御装置であって，複数のディス
クアレイ制御ユニット内の共有メモリ部間を接続する手
段と，複数のディスクアレイ制御ユニット内のキャッシ
ュメモリ部間を接続する手段を有し，共有メモリ部間を
接続する手段とキャッシュメモリ部間を接続する手段
は，おのおの独立に動作し，相互に影響を与えない手段
を有し，ディスクアレイ制御ユニット内のチャネルイン
ターフェース部およびディスクインターフェース部か
ら，他のディスクアレイ制御ユニット内の前記共有メモ
リ部のデータ，またはキャッシュメモリ部のデータをリ
ード／ライト可能であり、ディスクアレイ制御ユニット
内の共有メモリ部と他のディスクアレイ制御ユニット内
の共有メモリ部間で格納データのコピー処理が可能であ
ることを特徴とするディスクアレイ制御装置により達成
される。
アレイ制御装置間の共有メモリ間コピー機能を実現する
ため、本発明におけるディスクアレイ制御装置は、下記
の構成を取る。目的は、ホストコンピュータとのインタ
ーフェースを有するチャネルインターフェース部と、磁
気ディスク装置とのインターフェースを有するディスク
インターフェース部と、磁気ディスク装置に対しリード
／ライトされるデータを一時的に格納するキャッシュメ
モリ部と、チャネルインターフェース部およびディスク
インターフェース部とキャッシュメモリ部との間のデー
タ転送に関する制御情報および磁気ディスク装置の管理
情報を格納する共有メモリ部と，チャネルインターフェ
ース部およびディスクインターフェース部とキャッシュ
メモリ部を接続する手段と，チャネルインターフェース
部およびディスクインターフェース部と共有メモリ部を
接続する手段と，各部を駆動する電源供給手段を有し、
ホストコンピュータからのデータのリード／ライト要求
に対し，チャネルインターフェース部は、ホストコンピ
ュータとのインターフェースとキャッシュメモリ部との
間のデータ転送を実行し、ディスクインターフェース部
は、磁気ディスク装置とキャッシュメモリ部との間のデ
ータ転送を実行することにより，データのリード／ライ
トを行うディスクアレイ制御ユニットを，複数ユニット
有するディスクアレイ制御装置であって，複数のディス
クアレイ制御ユニット内の共有メモリ部間を接続する手
段と，複数のディスクアレイ制御ユニット内のキャッシ
ュメモリ部間を接続する手段を有し，共有メモリ部間を
接続する手段とキャッシュメモリ部間を接続する手段
は，おのおの独立に動作し，相互に影響を与えない手段
を有し，ディスクアレイ制御ユニット内のチャネルイン
ターフェース部およびディスクインターフェース部か
ら，他のディスクアレイ制御ユニット内の前記共有メモ
リ部のデータ，またはキャッシュメモリ部のデータをリ
ード／ライト可能であり、ディスクアレイ制御ユニット
内の共有メモリ部と他のディスクアレイ制御ユニット内
の共有メモリ部間で格納データのコピー処理が可能であ
ることを特徴とするディスクアレイ制御装置により達成
される。
【００１６】好ましくは，複数のディスクアレイ制御ユ
ニット内の複数のチャネルインターフェース部および複
数のディスクインターフェース部と複数のキャッシュメ
モリ部との間は，複数のディスクアレイ制御ユニット間
に跨るスイッチを用いた相互結合網によって接続し、複
数のチャネルインターフェース部および複数のディスク
インターフェース部と複数の共有メモリ部との間は，複
数のディスクアレイ制御ユニット間に跨るスイッチを用
いた相互結合網によって接続する。
ニット内の複数のチャネルインターフェース部および複
数のディスクインターフェース部と複数のキャッシュメ
モリ部との間は，複数のディスクアレイ制御ユニット間
に跨るスイッチを用いた相互結合網によって接続し、複
数のチャネルインターフェース部および複数のディスク
インターフェース部と複数の共有メモリ部との間は，複
数のディスクアレイ制御ユニット間に跨るスイッチを用
いた相互結合網によって接続する。
【００１７】共有メモリの内容を、他ディスクアレイ制
御ユニット内の他共有メモリにコピーする際に、複数の
ディスクアレイ制御ユニット間に跨るスイッチを用いた
相互結合網を介してデータが移行される。
御ユニット内の他共有メモリにコピーする際に、複数の
ディスクアレイ制御ユニット間に跨るスイッチを用いた
相互結合網を介してデータが移行される。
【００１８】コピーに先立ち、コピー開始アドレスとコ
ピー終了アドレスおよびコピー開始情報をコピー先共有
メモリ部および共有メモリ間に跨るスイッチ部の情報レ
ジスタに登録を行う。このコピー開始情報の登録によ
り、コピー元のマイクロプログラムは、コピーが終了し
たものとし、次の処理に移行可能となる。ハードは、コ
ピー開始情報の登録完了により、以降のコピー先共有メ
モリへの読み出しアクセス発生時、コピー情報レジスタ
とアクセスアドレスの比較により該アドレスがコピー完
了未領域か否かの情報を得、コピー完了未領域へのアク
セスの場合は、コピー元共有メモリへのアクセスに切り
替えコピー元共有メモリから該当データを読み出しリク
エスト発行元にデータを送出する。また、リクエストが
コピー完了済み領域へのアクセスであった場合コピー先
共有メモリからデータを読み出し、リクエスト発行元に
データを送出する。リクエスト発行元のマイクロプログ
ラムは、該当エリアがコピー中であることを意識する必
要は無い。
ピー終了アドレスおよびコピー開始情報をコピー先共有
メモリ部および共有メモリ間に跨るスイッチ部の情報レ
ジスタに登録を行う。このコピー開始情報の登録によ
り、コピー元のマイクロプログラムは、コピーが終了し
たものとし、次の処理に移行可能となる。ハードは、コ
ピー開始情報の登録完了により、以降のコピー先共有メ
モリへの読み出しアクセス発生時、コピー情報レジスタ
とアクセスアドレスの比較により該アドレスがコピー完
了未領域か否かの情報を得、コピー完了未領域へのアク
セスの場合は、コピー元共有メモリへのアクセスに切り
替えコピー元共有メモリから該当データを読み出しリク
エスト発行元にデータを送出する。また、リクエストが
コピー完了済み領域へのアクセスであった場合コピー先
共有メモリからデータを読み出し、リクエスト発行元に
データを送出する。リクエスト発行元のマイクロプログ
ラムは、該当エリアがコピー中であることを意識する必
要は無い。
【００１９】その他、本願が開示する課題、およびその
解決方法は、発明の実施形態の欄および図面により明ら
かにする。
解決方法は、発明の実施形態の欄および図面により明ら
かにする。
【００２０】
【発明の実施形態】以下、本発明の実施例を図面を用い
て説明する。 ［実施例１］図１および図３に、本発明の一実施例を示
す。
て説明する。 ［実施例１］図１および図３に、本発明の一実施例を示
す。
【００２１】図１に示すように，ディスクアレイ制御装
置１は複数のディスクアレイ制御ユニット１−２から構
成される。ディスクアレイ制御ユニット１−２は、ホス
トコンピュータ５０とのインターフェース部（チャネル
ＩＦ部）１１と、磁気ディスク装置５とのインターフェ
ース部（ディスクＩＦ部）１２と、共有メモリ部１３
と、キャッシュメモリ部１４を有し，チャネルＩＦ部１
１およびディスクＩＦ部１２と共有メモリ部１３の間
は、ディスクアレイ制御ユニット１―２内において直接
に接続されている。また、複数のディスクアレイ制御ユ
ニット１−２の間では、共有メモリ部１３は相互結合網
２２を介して接続され、キャッシュメモリ部１４は相互
結合網２１を介して接続されている。
置１は複数のディスクアレイ制御ユニット１−２から構
成される。ディスクアレイ制御ユニット１−２は、ホス
トコンピュータ５０とのインターフェース部（チャネル
ＩＦ部）１１と、磁気ディスク装置５とのインターフェ
ース部（ディスクＩＦ部）１２と、共有メモリ部１３
と、キャッシュメモリ部１４を有し，チャネルＩＦ部１
１およびディスクＩＦ部１２と共有メモリ部１３の間
は、ディスクアレイ制御ユニット１―２内において直接
に接続されている。また、複数のディスクアレイ制御ユ
ニット１−２の間では、共有メモリ部１３は相互結合網
２２を介して接続され、キャッシュメモリ部１４は相互
結合網２１を介して接続されている。
【００２２】すなわち、相互結合網２１、あるいは相互
結合網２２を介して、全てのチャネルＩＦ部１１および
ディスクＩＦ部１２から、全ての共有メモリ部１３、あ
るいは全てのキャッシュメモリ部１４へアクセス可能な
構成となっている。共有メモリ部１３内には、コピー開
始情報および転送情報を格納するコピー情報レジスタ１
５と共有メモリ１６を持つ。
結合網２２を介して、全てのチャネルＩＦ部１１および
ディスクＩＦ部１２から、全ての共有メモリ部１３、あ
るいは全てのキャッシュメモリ部１４へアクセス可能な
構成となっている。共有メモリ部１３内には、コピー開
始情報および転送情報を格納するコピー情報レジスタ１
５と共有メモリ１６を持つ。
【００２３】図１にて，ディスクアレイ制御ユニット１
−２間の共有メモリ領域のコピー処理について考える
と、チャネルＩＦ部１１内のマイクロプログラムにより
共有メモリ領域のコピー処理の起動をかける為に、チャ
ネルＩＦ部１１よりコピー元の共有メモリ領域１７が存
在する共有メモリ部１３内のコピー情報レジスタ１５に
コピー元共有メモリアドレスおよびコピー先共有メモリ
アドレスとコピー開始を示すバリッドビットをセットす
る。同様に、コピー先の共有メモリ領域１８が存在する
他ディスクアレイ制御ユニット１−２内の共有メモリ部
１３内のコピー情報レジスタ１５にもコピー情報をセッ
トする。
−２間の共有メモリ領域のコピー処理について考える
と、チャネルＩＦ部１１内のマイクロプログラムにより
共有メモリ領域のコピー処理の起動をかける為に、チャ
ネルＩＦ部１１よりコピー元の共有メモリ領域１７が存
在する共有メモリ部１３内のコピー情報レジスタ１５に
コピー元共有メモリアドレスおよびコピー先共有メモリ
アドレスとコピー開始を示すバリッドビットをセットす
る。同様に、コピー先の共有メモリ領域１８が存在する
他ディスクアレイ制御ユニット１−２内の共有メモリ部
１３内のコピー情報レジスタ１５にもコピー情報をセッ
トする。
【００２４】コピー情報レジスタ１５へのコピー情報登
録完了をコピー先共有メモリ部１３からコピー要求元の
チャネルＩＦ部のマイクロプログラムに知らせることに
より、マイクロプログラムはコピー処理完了とし他処理
に移行可能となる。コピー元共有メモリ領域１７が存在
する共有メモリ部１３は、コピー情報レジスタのコピー
実行ビットがバリッドとなったことにより、共有メモリ
１６内のコピー元領域１７の値を読み出し、相互結合網
２４を介し、他ディスクアレイ制御ユニット１−２内の
共有メモリ部１３に転送する。転送データ到着により、
コピー先共有メモリ領域１８を保持する他ディスクアレ
イ制御ユニット１−２内共有メモリ部１３は、転送デー
タをコピー先領域１８に書き込む。
録完了をコピー先共有メモリ部１３からコピー要求元の
チャネルＩＦ部のマイクロプログラムに知らせることに
より、マイクロプログラムはコピー処理完了とし他処理
に移行可能となる。コピー元共有メモリ領域１７が存在
する共有メモリ部１３は、コピー情報レジスタのコピー
実行ビットがバリッドとなったことにより、共有メモリ
１６内のコピー元領域１７の値を読み出し、相互結合網
２４を介し、他ディスクアレイ制御ユニット１−２内の
共有メモリ部１３に転送する。転送データ到着により、
コピー先共有メモリ領域１８を保持する他ディスクアレ
イ制御ユニット１−２内共有メモリ部１３は、転送デー
タをコピー先領域１８に書き込む。
【００２５】同様な処理をコピー領域全てについて行
い、全ての領域のコピー終了により、各々の共有メモリ
部１３内のコピー情報レジスタ１５内のコピー実行ビッ
トのバリッドをＯＦＦにする。コピー実行中を示すコピ
ー情報レジスタ１５内のコピー実行ビットがバリッドの
場合、コピー先共有メモリ部１３内のコピー先領域１８
へのコピー処理に伴うアクセス以外のアクセスがあった
場合、コピー先共有メモリ部１３内の共有メモリ１６に
アクセスするリクエストは全て、コピー情報レジスタ１
５内のコピー終了未領域アドレスとアドレス比較するこ
とにより、アクセス領域がコピー終了未領域であった場
合は、該当アクセスが読み出し要求の場合、ハードによ
りコピー元共有メモリ部１３にリクエストを転送し、コ
ピー元領域１７からデータを読み出し、アクセス要求元
にデータ転送を行う。
い、全ての領域のコピー終了により、各々の共有メモリ
部１３内のコピー情報レジスタ１５内のコピー実行ビッ
トのバリッドをＯＦＦにする。コピー実行中を示すコピ
ー情報レジスタ１５内のコピー実行ビットがバリッドの
場合、コピー先共有メモリ部１３内のコピー先領域１８
へのコピー処理に伴うアクセス以外のアクセスがあった
場合、コピー先共有メモリ部１３内の共有メモリ１６に
アクセスするリクエストは全て、コピー情報レジスタ１
５内のコピー終了未領域アドレスとアドレス比較するこ
とにより、アクセス領域がコピー終了未領域であった場
合は、該当アクセスが読み出し要求の場合、ハードによ
りコピー元共有メモリ部１３にリクエストを転送し、コ
ピー元領域１７からデータを読み出し、アクセス要求元
にデータ転送を行う。
【００２６】該当アクセスが、書込みアクセスの場合
は、コピー先領域１８の該当アドレス部とコピー元領域
１７の該当アドレス部に書込みを行う。アクセス領域が
コピー終了領域およびコピー対象領域以外の場合は、コ
ピー先共有メモリ１６の該当領域に対し、読み出しおよ
び書込み動作を行う。
は、コピー先領域１８の該当アドレス部とコピー元領域
１７の該当アドレス部に書込みを行う。アクセス領域が
コピー終了領域およびコピー対象領域以外の場合は、コ
ピー先共有メモリ１６の該当領域に対し、読み出しおよ
び書込み動作を行う。
【００２７】図３によりディスクアレイ制御ユニット１
−２間の共有メモリ領域のコピー処理におけるコピー先
の共有メモリ部１３内の処理について考えると、マイク
ロプログラムにより共有メモリ領域のコピー処理の起動
をかける為に、ディスクアレイ制御ユニット１−２間を
跨る相互結合網２２を介し、共有メモリアクセスパス２
００により、コピー先の共有メモリ領域１８が存在する
共有メモリ部１３内のコピー情報レジスタ１５内のコピ
ー元開始アドレス１０２、コピー先開始アドレス１０３
およびコピー先終了アドレス１０４にコピー情報をセッ
トする。更に、コピー先の共有メモリ領域１８が存在す
る共有メモリ部１３内のコピー情報レジスタ１５内のコ
ピー実行ビット１０１にコピー開始を示すバリッドビッ
トをセットする。
−２間の共有メモリ領域のコピー処理におけるコピー先
の共有メモリ部１３内の処理について考えると、マイク
ロプログラムにより共有メモリ領域のコピー処理の起動
をかける為に、ディスクアレイ制御ユニット１−２間を
跨る相互結合網２２を介し、共有メモリアクセスパス２
００により、コピー先の共有メモリ領域１８が存在する
共有メモリ部１３内のコピー情報レジスタ１５内のコピ
ー元開始アドレス１０２、コピー先開始アドレス１０３
およびコピー先終了アドレス１０４にコピー情報をセッ
トする。更に、コピー先の共有メモリ領域１８が存在す
る共有メモリ部１３内のコピー情報レジスタ１５内のコ
ピー実行ビット１０１にコピー開始を示すバリッドビッ
トをセットする。
【００２８】コピー実行ビット１０１がセットされてい
ることにより、コピー情報レジスタ１５内のアドレス生
成論理１０７、コピー領域判定論理１０８およびコピー
終了判定論理１０９が機能することになる。コピー情報
レジスタ１５へのコピー情報登録完了を共有メモリ部１
３からコピー要求元のチャネルＩＦ部のマイクロプログ
ラムに知らせることにより、マイクロプログラムはコピ
ー処理完了とし他処理に移行可能となる。
ることにより、コピー情報レジスタ１５内のアドレス生
成論理１０７、コピー領域判定論理１０８およびコピー
終了判定論理１０９が機能することになる。コピー情報
レジスタ１５へのコピー情報登録完了を共有メモリ部１
３からコピー要求元のチャネルＩＦ部のマイクロプログ
ラムに知らせることにより、マイクロプログラムはコピ
ー処理完了とし他処理に移行可能となる。
【００２９】もちろん、コピー先共有メモリ１６へのコ
ピー領域全ての書込み終了を待って、他処理に移行する
方式としても良い。コピー先共有メモリ部１３は、コピ
ー実行ビット１０１がセットされていることにより、コ
ピー処理に伴うコピーリクエストに対し、共有メモリ内
のコピー先領域１８に対し、コピー情報を書き込む。コ
ピー処理に伴うコピーリクエスト受付により、コピー情
報レジスタ１５内のカウンタ１０５を更新し、コピー先
開始アドレス１０３と加算することにより、コピー実行
アドレス１０６に現在のコピー実行アドレスをセットす
る。
ピー領域全ての書込み終了を待って、他処理に移行する
方式としても良い。コピー先共有メモリ部１３は、コピ
ー実行ビット１０１がセットされていることにより、コ
ピー処理に伴うコピーリクエストに対し、共有メモリ内
のコピー先領域１８に対し、コピー情報を書き込む。コ
ピー処理に伴うコピーリクエスト受付により、コピー情
報レジスタ１５内のカウンタ１０５を更新し、コピー先
開始アドレス１０３と加算することにより、コピー実行
アドレス１０６に現在のコピー実行アドレスをセットす
る。
【００３０】コピーリクエストを受け付けるたびに、カ
ウンタ１０５をカウントアップし、コピー実行アドレス
１０６を更新する。コピー先終了アドレス１０４とコピ
ー実行アドレス１０６の値をコピー終了判定論理１０９
により比較することにより、コピー終了を判定する。コ
ピー終了判定により、コピー実行ビット１０１をリセッ
トし、コピー処理終了となる。コピー元共有メモリ部に
も同様なコピー終了判定論理を持つことにより、コピー
元共有メモリ部にコピー終了を知らせる必要は無くな
る。
ウンタ１０５をカウントアップし、コピー実行アドレス
１０６を更新する。コピー先終了アドレス１０４とコピ
ー実行アドレス１０６の値をコピー終了判定論理１０９
により比較することにより、コピー終了を判定する。コ
ピー終了判定により、コピー実行ビット１０１をリセッ
トし、コピー処理終了となる。コピー元共有メモリ部に
も同様なコピー終了判定論理を持つことにより、コピー
元共有メモリ部にコピー終了を知らせる必要は無くな
る。
【００３１】もちろん、コピー終了をコピー元共有メモ
リ部およびマイクロプログラムに知らせる方式としても
良い。次に、コピー処理中の、コピー処理以外の共有メ
モリ１６へのリクエストに対する処理について考える
と、コピー処理中のコピー処理以外の共有メモリ１６へ
のリクエストに対しては、共有メモリ部１３内でコピー
処理以外の共有メモリ１６へのリクエストを優先とした
方が性能的に有利である。コピー処理以外の共有メモリ
１６へのリクエスト受付により、共有メモリ部１３は、
コピー情報レジスタ１５内のコピー実行ビット１０１が
セットされている場合、コピー実行中と判断し、コピー
領域判定論理１０８により、コピー実行アドレス１０６
とコピー先終了アドレス１０４の値とリクエストアドレ
スの値を比較することにより、リクエストアドレスがコ
ピー終了未領域へのアクセスか否かを判定する。コピー
領域判定論理１０８により、リクエストアドレスがコピ
ー終了未領域へのアクセスと判定した場合、アドレス生
成論理１０７によりコピー元開始アドレス１０２の値と
コピー先開始アドレス１０３の差分およびリクエストア
ドレスとの加算により、コピー元共有メモリへのアクセ
スアドレスを求め、コピー元共有メモリ部に他共有メモ
リアクセスパス２０２により、相互結合網２２を介し、
リクエストを転送する。
リ部およびマイクロプログラムに知らせる方式としても
良い。次に、コピー処理中の、コピー処理以外の共有メ
モリ１６へのリクエストに対する処理について考える
と、コピー処理中のコピー処理以外の共有メモリ１６へ
のリクエストに対しては、共有メモリ部１３内でコピー
処理以外の共有メモリ１６へのリクエストを優先とした
方が性能的に有利である。コピー処理以外の共有メモリ
１６へのリクエスト受付により、共有メモリ部１３は、
コピー情報レジスタ１５内のコピー実行ビット１０１が
セットされている場合、コピー実行中と判断し、コピー
領域判定論理１０８により、コピー実行アドレス１０６
とコピー先終了アドレス１０４の値とリクエストアドレ
スの値を比較することにより、リクエストアドレスがコ
ピー終了未領域へのアクセスか否かを判定する。コピー
領域判定論理１０８により、リクエストアドレスがコピ
ー終了未領域へのアクセスと判定した場合、アドレス生
成論理１０７によりコピー元開始アドレス１０２の値と
コピー先開始アドレス１０３の差分およびリクエストア
ドレスとの加算により、コピー元共有メモリへのアクセ
スアドレスを求め、コピー元共有メモリ部に他共有メモ
リアクセスパス２０２により、相互結合網２２を介し、
リクエストを転送する。
【００３２】書込みリクエストの場合、コピー終了未領
域への書込みでも、自共有メモリ１６の該当アドレスに
も書き込む方式を取った方が、障害および性能面で有利
である。コピー終了未領域への書込みの場合、更新済で
ある情報を共有メモリ部１３内に持つことにより（図示
せず）、以降の該当領域のリクエストに対しても自共有
メモリ１６内へのリクエストとして受け付けることが可
能となり、コピー元領域を含む他ディスクアレイ制御ユ
ニット内のコピー元共有メモリ部にリクエストを転送す
る必要が無くなる。
域への書込みでも、自共有メモリ１６の該当アドレスに
も書き込む方式を取った方が、障害および性能面で有利
である。コピー終了未領域への書込みの場合、更新済で
ある情報を共有メモリ部１３内に持つことにより（図示
せず）、以降の該当領域のリクエストに対しても自共有
メモリ１６内へのリクエストとして受け付けることが可
能となり、コピー元領域を含む他ディスクアレイ制御ユ
ニット内のコピー元共有メモリ部にリクエストを転送す
る必要が無くなる。
【００３３】コピーまた、コピー領域判定論理１０８に
より、リクエストアドレスがコピー終了領域およびコピ
ー対象領域以外へのアクセスと判定した場合、アドレス
生成論理１０７によりリクエストアドレスを選択し、自
共有メモリアクセスパス２０１を介し、自共有メモリ１
６内にアクセスする。 ［実施例２］図４に、本発明の他の実施例を示す。図４
に示すように、複数のディスクアレイ制御ユニット１−
２からなるディスクアレイ制御装置１の構成は、複数の
ディスクアレイ制御ユニット１−２を跨ぐ、チャネルＩ
Ｆ部１１およびディスクＩＦ部１２とキャッシュメモリ
部１４間の接続構成および共有メモリ部１３間の接続構
成を除いて、実施例１の図１に示す構成と同様である。
図４に示すように、ディスクアレイ制御ユニット１−２
内のキャッシュメモリ部１４と他ディスクアレイ制御ユ
ニット１−２内のキャッシュメモリ部１４は、筐体間キ
ャッシュスイッチ１４０を介して、筐体間キャッシュメ
モリパス１４１により相互に接続されている。
より、リクエストアドレスがコピー終了領域およびコピ
ー対象領域以外へのアクセスと判定した場合、アドレス
生成論理１０７によりリクエストアドレスを選択し、自
共有メモリアクセスパス２０１を介し、自共有メモリ１
６内にアクセスする。 ［実施例２］図４に、本発明の他の実施例を示す。図４
に示すように、複数のディスクアレイ制御ユニット１−
２からなるディスクアレイ制御装置１の構成は、複数の
ディスクアレイ制御ユニット１−２を跨ぐ、チャネルＩ
Ｆ部１１およびディスクＩＦ部１２とキャッシュメモリ
部１４間の接続構成および共有メモリ部１３間の接続構
成を除いて、実施例１の図１に示す構成と同様である。
図４に示すように、ディスクアレイ制御ユニット１−２
内のキャッシュメモリ部１４と他ディスクアレイ制御ユ
ニット１−２内のキャッシュメモリ部１４は、筐体間キ
ャッシュスイッチ１４０を介して、筐体間キャッシュメ
モリパス１４１により相互に接続されている。
【００３４】障害を考え筐体間キャッシュスイッチ１４
０は、冗長性を持たせ二重化構造となっている。また、
同様に筐体間キャッシュメモリパス１４１についても二
重化構成となっている。筐体間キャッシュメモリパス１
４１および筐体間キャッシュスイッチ１４０を介すこと
により、複数のディスクアレイ制御ユニット１−２間で
他ディスクアレイ制御ユニット１−２内のキャッシュメ
モリ部１４にアクセスすることが可能となる。
０は、冗長性を持たせ二重化構造となっている。また、
同様に筐体間キャッシュメモリパス１４１についても二
重化構成となっている。筐体間キャッシュメモリパス１
４１および筐体間キャッシュスイッチ１４０を介すこと
により、複数のディスクアレイ制御ユニット１−２間で
他ディスクアレイ制御ユニット１−２内のキャッシュメ
モリ部１４にアクセスすることが可能となる。
【００３５】一般にキャッシュおよびディスクへアクセ
スするパスのデータ転送は、数キロバイトの転送が発生
する為大規模であるのに対し、共有メモリをアクセスす
るパスのデータ転送は、データが制御情報の為、数バイ
ト程度で数サイクルの規模である。相互結合網が一つの
場合、共有メモリをアクセスするパスとキャッシュおよ
びディスクへアクセスするパスが同じ相互結合網を使用
することになり、小規模アクセスである共有メモリアク
セスの性能低下が生じることになる。このため、図４に
示すように、ディスクアレイ制御ユニット１−２内の共
有メモリ部１３と他ディスクアレイ制御ユニット１−２
内共有メモリ部１３は、筐体間キャッシュメモリスイッ
チ１４０とは別の筐体間共有メモリスイッチ１３０を介
して、筐体間共有メモリパス１３１により相互に接続さ
れている。
スするパスのデータ転送は、数キロバイトの転送が発生
する為大規模であるのに対し、共有メモリをアクセスす
るパスのデータ転送は、データが制御情報の為、数バイ
ト程度で数サイクルの規模である。相互結合網が一つの
場合、共有メモリをアクセスするパスとキャッシュおよ
びディスクへアクセスするパスが同じ相互結合網を使用
することになり、小規模アクセスである共有メモリアク
セスの性能低下が生じることになる。このため、図４に
示すように、ディスクアレイ制御ユニット１−２内の共
有メモリ部１３と他ディスクアレイ制御ユニット１−２
内共有メモリ部１３は、筐体間キャッシュメモリスイッ
チ１４０とは別の筐体間共有メモリスイッチ１３０を介
して、筐体間共有メモリパス１３１により相互に接続さ
れている。
【００３６】障害を考え筐体間共有メモリスイッチ１３
０は、冗長性を持たせ二重化構造となっている。また、
同様に筐体間共有メモリパス１３１についても二重化構
成となっている。筐体間キャッシュメモリスイッチ１４
０および筐体間キャッシュメモリパス１４１と筐体間共
有メモリスイッチ１３０および筐体間共有メモリパス１
３１は、各々独立に動作可能である。共有メモリ部１３
内のコピー情報レジスタ１５内の構造は、図３にて示し
てあるコピー情報レジスタ１５の構造と同一である。
０は、冗長性を持たせ二重化構造となっている。また、
同様に筐体間共有メモリパス１３１についても二重化構
成となっている。筐体間キャッシュメモリスイッチ１４
０および筐体間キャッシュメモリパス１４１と筐体間共
有メモリスイッチ１３０および筐体間共有メモリパス１
３１は、各々独立に動作可能である。共有メモリ部１３
内のコピー情報レジスタ１５内の構造は、図３にて示し
てあるコピー情報レジスタ１５の構造と同一である。
【００３７】また、図４に示すように、筐体間共有メモ
リスイッチ１３０内にも同様にコピー情報レジスタ１５
を持つ構造となっている。 図４によりディスクアレイ
制御ユニット１−２間の共有メモリ領域のコピー処理に
おける筐体間共有メモリスイッチ１３０内の処理につい
て考えると、マイクロプログラムにより共有メモリ領域
のコピー処理の起動をかける為に、ディスクアレイ制御
ユニット１−２間を跨る筐体間共有メモリパス１３１お
よび筐体間共有メモリスイッチ１３０を介し、コピー先
の共有メモリ領域１８が存在する共有メモリ部１３内の
コピー情報レジスタ１５内のコピー元開始アドレス、コ
ピー先開始アドレスおよびコピー先終了アドレスにコピ
ー情報をセットする。
リスイッチ１３０内にも同様にコピー情報レジスタ１５
を持つ構造となっている。 図４によりディスクアレイ
制御ユニット１−２間の共有メモリ領域のコピー処理に
おける筐体間共有メモリスイッチ１３０内の処理につい
て考えると、マイクロプログラムにより共有メモリ領域
のコピー処理の起動をかける為に、ディスクアレイ制御
ユニット１−２間を跨る筐体間共有メモリパス１３１お
よび筐体間共有メモリスイッチ１３０を介し、コピー先
の共有メモリ領域１８が存在する共有メモリ部１３内の
コピー情報レジスタ１５内のコピー元開始アドレス、コ
ピー先開始アドレスおよびコピー先終了アドレスにコピ
ー情報をセットする。
【００３８】更に、コピー先の共有メモリ領域１８が存
在する共有メモリ部１３内のコピー情報レジスタ１５内
のコピー実行ビットにコピー開始を示すバリッドビット
をセットする。同様に、筐体間共有メモリスイッチ１３
０内のコピー情報レジスタ１５内のコピー元開始アドレ
ス１０２、コピー先開始アドレス１０３およびコピー先
終了アドレス１０４にコピー情報をセットする。更に、
筐体間共有メモリスイッチ１３０内のコピー情報レジス
タ１５内のコピー実行ビット１０１にコピー開始を示す
バリッドビットをセットする。コピー実行ビット１０１
がセットされていることにより、コピー情報レジスタ１
５内のアドレス生成論理１０７、コピー領域判定論理１
０８およびコピー終了判定論理１０９が機能することに
なる。
在する共有メモリ部１３内のコピー情報レジスタ１５内
のコピー実行ビットにコピー開始を示すバリッドビット
をセットする。同様に、筐体間共有メモリスイッチ１３
０内のコピー情報レジスタ１５内のコピー元開始アドレ
ス１０２、コピー先開始アドレス１０３およびコピー先
終了アドレス１０４にコピー情報をセットする。更に、
筐体間共有メモリスイッチ１３０内のコピー情報レジス
タ１５内のコピー実行ビット１０１にコピー開始を示す
バリッドビットをセットする。コピー実行ビット１０１
がセットされていることにより、コピー情報レジスタ１
５内のアドレス生成論理１０７、コピー領域判定論理１
０８およびコピー終了判定論理１０９が機能することに
なる。
【００３９】コピー先の共有メモリ領域１８が存在する
共有メモリ部１３内および筐体間共有メモリスイッチ１
３０内のコピー情報レジスタ１５へのコピー情報登録完
了をコピー先の共有メモリ領域１８が存在する共有メモ
リ部１３内および筐体間共有メモリスイッチ１３０から
コピー要求元のチャネルＩＦ部のマイクロプログラムに
知らせることにより、マイクロプログラムはコピー処理
完了とし他処理に移行可能となる。
共有メモリ部１３内および筐体間共有メモリスイッチ１
３０内のコピー情報レジスタ１５へのコピー情報登録完
了をコピー先の共有メモリ領域１８が存在する共有メモ
リ部１３内および筐体間共有メモリスイッチ１３０から
コピー要求元のチャネルＩＦ部のマイクロプログラムに
知らせることにより、マイクロプログラムはコピー処理
完了とし他処理に移行可能となる。
【００４０】もちろん、コピー先共有メモリ１６へのコ
ピー領域全ての書込み終了を待って、他処理に移行する
方式としても良い。コピー先共有メモリ部１３は、コピ
ー実行ビットがセットされていることにより、コピー処
理に伴うコピーリクエストに対し、共有メモリ内のコピ
ー先領域１８に対し、コピー情報を書き込む。筐体間共
有メモリスイッチ１３０は、コピー処理に伴うコピーリ
クエスト受付により、コピー情報レジスタ１５内のカウ
ンタ１０５を更新し、コピー先開始アドレス１０３と加
算することにより、コピー実行アドレス１０６に現在の
コピー実行アドレスをセットする。
ピー領域全ての書込み終了を待って、他処理に移行する
方式としても良い。コピー先共有メモリ部１３は、コピ
ー実行ビットがセットされていることにより、コピー処
理に伴うコピーリクエストに対し、共有メモリ内のコピ
ー先領域１８に対し、コピー情報を書き込む。筐体間共
有メモリスイッチ１３０は、コピー処理に伴うコピーリ
クエスト受付により、コピー情報レジスタ１５内のカウ
ンタ１０５を更新し、コピー先開始アドレス１０３と加
算することにより、コピー実行アドレス１０６に現在の
コピー実行アドレスをセットする。
【００４１】コピーリクエストを受け付けるたびに、カ
ウンタ１０５をカウントアップし、コピー実行アドレス
１０６を更新する。コピー先終了アドレス１０４とコピ
ー実行アドレス１０６の値をコピー終了判定論理１０９
により比較することにより、コピー終了を判定する。コ
ピー終了判定により、コピー実行ビット１０１をリセッ
トし、コピー処理終了となる。コピー元共有メモリ部に
も同様なコピー終了判定論理を持つことにより、コピー
元共有メモリ部にコピー終了を知らせる必要は無くな
る。もちろん、コピー終了を筐体間共有メモリスイッチ
１３０およびコピー先共有メモリ部１３より、コピー元
共有メモリ部およびマイクロプログラムに知らせる方式
としても良い。次に、コピー処理中の、コピー処理以外
の共有メモリ１６へのリクエストに対する処理について
考えると、コピー処理中のコピー処理以外の共有メモリ
１６へのリクエストに対しては、筐体間共有メモリスイ
ッチ１３０内でコピー処理以外の共有メモリ１６へのリ
クエストを優先とした方が性能的に有利である。
ウンタ１０５をカウントアップし、コピー実行アドレス
１０６を更新する。コピー先終了アドレス１０４とコピ
ー実行アドレス１０６の値をコピー終了判定論理１０９
により比較することにより、コピー終了を判定する。コ
ピー終了判定により、コピー実行ビット１０１をリセッ
トし、コピー処理終了となる。コピー元共有メモリ部に
も同様なコピー終了判定論理を持つことにより、コピー
元共有メモリ部にコピー終了を知らせる必要は無くな
る。もちろん、コピー終了を筐体間共有メモリスイッチ
１３０およびコピー先共有メモリ部１３より、コピー元
共有メモリ部およびマイクロプログラムに知らせる方式
としても良い。次に、コピー処理中の、コピー処理以外
の共有メモリ１６へのリクエストに対する処理について
考えると、コピー処理中のコピー処理以外の共有メモリ
１６へのリクエストに対しては、筐体間共有メモリスイ
ッチ１３０内でコピー処理以外の共有メモリ１６へのリ
クエストを優先とした方が性能的に有利である。
【００４２】コピー処理以外の共有メモリ１６へのリク
エスト受付により、筐体間共有メモリスイッチ１３０
は、コピー情報レジスタ１５内のコピー実行ビット１０
１がセットされている場合、コピー実行中と判断し、コ
ピー領域判定論理１０８により、コピー実行アドレス１
０６とコピー先終了アドレス１０４の値とリクエストア
ドレスの値を比較することにより、リクエストアドレス
がコピー終了未領域へのアクセスか否かを判定する。コ
ピー領域判定論理１０８により、リクエストアドレスが
コピー終了未領域へのアクセスと判定した場合、アドレ
ス生成論理１０７によりコピー元開始アドレス１０２の
値とコピー先開始アドレス１０３の差分およびリクエス
トアドレスとの加算により、コピー元共有メモリへのア
クセスアドレスを求め、コピー元共有メモリ部１３に筐
体間共有メモリパス１３１により、リクエストを転送す
る。
エスト受付により、筐体間共有メモリスイッチ１３０
は、コピー情報レジスタ１５内のコピー実行ビット１０
１がセットされている場合、コピー実行中と判断し、コ
ピー領域判定論理１０８により、コピー実行アドレス１
０６とコピー先終了アドレス１０４の値とリクエストア
ドレスの値を比較することにより、リクエストアドレス
がコピー終了未領域へのアクセスか否かを判定する。コ
ピー領域判定論理１０８により、リクエストアドレスが
コピー終了未領域へのアクセスと判定した場合、アドレ
ス生成論理１０７によりコピー元開始アドレス１０２の
値とコピー先開始アドレス１０３の差分およびリクエス
トアドレスとの加算により、コピー元共有メモリへのア
クセスアドレスを求め、コピー元共有メモリ部１３に筐
体間共有メモリパス１３１により、リクエストを転送す
る。
【００４３】また、コピー領域判定論理１０８により、
リクエストアドレスがコピー終了領域およびコピー対象
領域以外へのアクセスと判定した場合、アドレス生成論
理１０７によりリクエストアドレスを選択し、筐体間共
有メモリパス１３１を介し、該当共有メモリ領域を含む
ディスクアレイ制御ユニット１−２内の共有メモリ部１
３にアクセスする。筐体間共有メモリスイッチ１３０に
コピー情報レジスタ１５が無い場合には、コピー先領域
１８へのコピー処理以外のリクエストが発生した場合
に、アクセス元のディスクアレイ制御ユニット１−２か
ら筐体間共有メモリパス１３１および筐体間共有メモリ
スイッチ１３０を介し、コピー先領域１８を含む他ディ
スクアレイ制御ユニット１−２内の共有メモリ部１３に
アクセスした後、コピー未領域と判定され、再び筐体間
共有メモリパス１３１および筐体間共有メモリスイッチ
１３０を介して、コピー元領域１７を含む他ディスクア
レイ制御ユニット１−２内の共有メモリ部１３にアクセ
スする必要があるのに対し、筐体間共有メモリスイッチ
１３０にコピー情報レジスタ１５を持つことにより、コ
ピー先領域１８を含む他ディスクアレイ制御ユニット１
−２内の共有メモリ部１３にアクセスせずにアクセス領
域がコピー未領域か否かの判定を得ることができ、処理
の高速化および筐体間共有メモリパス１３１の専有時間
を削減でき性能面で有利である。
リクエストアドレスがコピー終了領域およびコピー対象
領域以外へのアクセスと判定した場合、アドレス生成論
理１０７によりリクエストアドレスを選択し、筐体間共
有メモリパス１３１を介し、該当共有メモリ領域を含む
ディスクアレイ制御ユニット１−２内の共有メモリ部１
３にアクセスする。筐体間共有メモリスイッチ１３０に
コピー情報レジスタ１５が無い場合には、コピー先領域
１８へのコピー処理以外のリクエストが発生した場合
に、アクセス元のディスクアレイ制御ユニット１−２か
ら筐体間共有メモリパス１３１および筐体間共有メモリ
スイッチ１３０を介し、コピー先領域１８を含む他ディ
スクアレイ制御ユニット１−２内の共有メモリ部１３に
アクセスした後、コピー未領域と判定され、再び筐体間
共有メモリパス１３１および筐体間共有メモリスイッチ
１３０を介して、コピー元領域１７を含む他ディスクア
レイ制御ユニット１−２内の共有メモリ部１３にアクセ
スする必要があるのに対し、筐体間共有メモリスイッチ
１３０にコピー情報レジスタ１５を持つことにより、コ
ピー先領域１８を含む他ディスクアレイ制御ユニット１
−２内の共有メモリ部１３にアクセスせずにアクセス領
域がコピー未領域か否かの判定を得ることができ、処理
の高速化および筐体間共有メモリパス１３１の専有時間
を削減でき性能面で有利である。
【００４４】本実施例によれば、共有メモリ部間でコピ
ー処理を行う場合、コピー実行元のマイクロプログラム
は、コピー情報をコピー情報レジスタ１５に登録するこ
とにより、コピー処理終了となり、次処理に移行するこ
とが可能となる。コピー情報レジスタ１５へのコピー情
報登録以降は、コピー中であることを意識せずに全ての
共有メモリへのアクセスが可能となる。コピー対象領域
へのアクセスについても、アドレスの変更およびリクエ
ストの振り分けをマイクロプログラムは意識する必要が
無い。
ー処理を行う場合、コピー実行元のマイクロプログラム
は、コピー情報をコピー情報レジスタ１５に登録するこ
とにより、コピー処理終了となり、次処理に移行するこ
とが可能となる。コピー情報レジスタ１５へのコピー情
報登録以降は、コピー中であることを意識せずに全ての
共有メモリへのアクセスが可能となる。コピー対象領域
へのアクセスについても、アドレスの変更およびリクエ
ストの振り分けをマイクロプログラムは意識する必要が
無い。
【００４５】また、コピー処理動作より通常処理を優先
とする論理を組み込むことにより、コピー処理に伴う、
他処理への性能面の影響を少なくし、また、キャッシュ
アクセスの筐体間接続網と共有メモリの筐体間接続網を
別々に持つことにより、共有メモリ部のコピー処理によ
り、キャッシュアクセスに影響を及ぼすことがなくな
る。また、共有メモリ部間の相互結合網を介しての転送
手段において相互結合網の使用頻度をモニタする機能を
持たせ、相互結合網の使用頻度が低い時に共有メモリ部
格納データの転送を行うことによりサブシステム性能の
低下を抑制可能である。 ［実施例３］図５に、本発明の他の実施例を示す。図５
に示すように、共有メモリ部１３内の共有メモリ１６内
の構成を除いて、実施例１の図１に示す構成と同様であ
る。図５に示すように、各々のディスクアレイ制御ユニ
ット１−２内の共有メモリ部１３内の共有メモリ１６内
にリザーブ領域１９を持つことにより、ディスクアレイ
制御ユニット１−２間の共有メモリ１６の再構成および
再配置が可能となる。チャネルＩＦ部１１およびディス
クＩＦ部１２とキャッシュメモリ１４との間のデータ転
送に関する制御情報および磁気ディスク装置５の管理情
報を格納する共有メモリ部１３は、各々自ディスクアレ
イ制御ユニット１−２内の情報を保持するほうが性能的
に有利である。共有メモリ部１３が複数のディスクアレ
イ制御ユニット１−２に分散されて実装された場合、自
ディスクアレイ制御ユニット１−２内の情報を常に自デ
ィスクアレイ制御ユニット１−２内の共有メモリ部１３
に保持することは難しいと考えられる。
とする論理を組み込むことにより、コピー処理に伴う、
他処理への性能面の影響を少なくし、また、キャッシュ
アクセスの筐体間接続網と共有メモリの筐体間接続網を
別々に持つことにより、共有メモリ部のコピー処理によ
り、キャッシュアクセスに影響を及ぼすことがなくな
る。また、共有メモリ部間の相互結合網を介しての転送
手段において相互結合網の使用頻度をモニタする機能を
持たせ、相互結合網の使用頻度が低い時に共有メモリ部
格納データの転送を行うことによりサブシステム性能の
低下を抑制可能である。 ［実施例３］図５に、本発明の他の実施例を示す。図５
に示すように、共有メモリ部１３内の共有メモリ１６内
の構成を除いて、実施例１の図１に示す構成と同様であ
る。図５に示すように、各々のディスクアレイ制御ユニ
ット１−２内の共有メモリ部１３内の共有メモリ１６内
にリザーブ領域１９を持つことにより、ディスクアレイ
制御ユニット１−２間の共有メモリ１６の再構成および
再配置が可能となる。チャネルＩＦ部１１およびディス
クＩＦ部１２とキャッシュメモリ１４との間のデータ転
送に関する制御情報および磁気ディスク装置５の管理情
報を格納する共有メモリ部１３は、各々自ディスクアレ
イ制御ユニット１−２内の情報を保持するほうが性能的
に有利である。共有メモリ部１３が複数のディスクアレ
イ制御ユニット１−２に分散されて実装された場合、自
ディスクアレイ制御ユニット１−２内の情報を常に自デ
ィスクアレイ制御ユニット１−２内の共有メモリ部１３
に保持することは難しいと考えられる。
【００４６】図５により、動作中の共有メモリ再配置に
ついて考えると、モニタリング機構等（図示せず）によ
り、自ディスクアレイ制御ユニット１−２内の情報が他
ディスクアレイ制御ユニット１−２内の共有メモリ部１
３に格納されていることを検出した場合、マイクロプロ
グラムは自ディスクアレイ制御ユニット１−２内の情報
が格納されている他ディスクアレイ制御ユニット１−２
内の共有メモリ部１３内のコピー情報レジスタ１５にコ
ピー元共有メモリアドレスおよびリザーブ領域アドレス
とコピー開始を示すバリッドビットをセットする。
ついて考えると、モニタリング機構等（図示せず）によ
り、自ディスクアレイ制御ユニット１−２内の情報が他
ディスクアレイ制御ユニット１−２内の共有メモリ部１
３に格納されていることを検出した場合、マイクロプロ
グラムは自ディスクアレイ制御ユニット１−２内の情報
が格納されている他ディスクアレイ制御ユニット１−２
内の共有メモリ部１３内のコピー情報レジスタ１５にコ
ピー元共有メモリアドレスおよびリザーブ領域アドレス
とコピー開始を示すバリッドビットをセットする。
【００４７】同様に、自ディスクアレイ制御ユニット１
−２内の共有メモリ部１３内のコピー情報レジスタ１５
にコピー元共有メモリアドレスおよびリザーブ領域アド
レスとコピー開始を示すバリッドビットをセットする。
コピー情報レジスタ１５へのコピー情報登録完了をコピ
ー元共有メモリ部１３から再配置要求元のチャネルＩＦ
部のマイクロプログラムに知らせることにより、マイク
ロプログラムは再配置処理完了とし他処理に移行可能と
なる。コピー元領域１７が存在する共有メモリ部１３
は、コピー情報レジスタのコピー実行ビットがバリッド
となったことにより、共有メモリ１６内のコピー元領域
１７の値を読み出し、相互結合網２４を介し、他ディス
クアレイ制御ユニット１−２内の再配置要求元の共有メ
モリ部１３に転送する。転送データ到着により、再配置
要求元共有メモリ部１３は、転送データをリザーブ領域
１９に書き込む。同様な処理をコピー領域全てについて
行い、全ての領域のコピー終了により、各々の共有メモ
リ部１３内のコピー情報レジスタ１５内のコピー実行ビ
ットのバリッドをＯＦＦにする。
−２内の共有メモリ部１３内のコピー情報レジスタ１５
にコピー元共有メモリアドレスおよびリザーブ領域アド
レスとコピー開始を示すバリッドビットをセットする。
コピー情報レジスタ１５へのコピー情報登録完了をコピ
ー元共有メモリ部１３から再配置要求元のチャネルＩＦ
部のマイクロプログラムに知らせることにより、マイク
ロプログラムは再配置処理完了とし他処理に移行可能と
なる。コピー元領域１７が存在する共有メモリ部１３
は、コピー情報レジスタのコピー実行ビットがバリッド
となったことにより、共有メモリ１６内のコピー元領域
１７の値を読み出し、相互結合網２４を介し、他ディス
クアレイ制御ユニット１−２内の再配置要求元の共有メ
モリ部１３に転送する。転送データ到着により、再配置
要求元共有メモリ部１３は、転送データをリザーブ領域
１９に書き込む。同様な処理をコピー領域全てについて
行い、全ての領域のコピー終了により、各々の共有メモ
リ部１３内のコピー情報レジスタ１５内のコピー実行ビ
ットのバリッドをＯＦＦにする。
【００４８】コピー実行中を示すコピー情報レジスタ１
５内のコピー実行ビットがバリッドの場合、コピー元共
有メモリ部１３内のコピー元領域１７へのコピー処理に
伴うアクセス以外のアクセスがあった場合、コピー元共
有メモリ部１３内の共有メモリ１６にアクセスするリク
エストは全て、コピー情報レジスタ１５内のコピー終了
未領域アドレスとアドレス比較することにより、アクセ
ス領域がコピー終了未領域およびコピー対象領域以外の
場合は、コピー元共有メモリ部１３内のコピー元共有メ
モリ１６の該当領域に対し、読み出しおよび書込み動作
を行う。アクセス領域がコピー終了領域の場合は、該当
アクセスが読み出し要求の場合、コピー元共有メモリ部
１３内のコピー元共有メモリ１６の該当領域からデータ
を読み出し、アクセス要求元にデータ転送を行い、該当
アクセスが、書込みアクセスの場合は、コピー元領域１
７の該当アドレス部と再配置要求元の共有メモリ部１３
内のリザーブ領域１９の該当アドレス部に書込みを行
う。
５内のコピー実行ビットがバリッドの場合、コピー元共
有メモリ部１３内のコピー元領域１７へのコピー処理に
伴うアクセス以外のアクセスがあった場合、コピー元共
有メモリ部１３内の共有メモリ１６にアクセスするリク
エストは全て、コピー情報レジスタ１５内のコピー終了
未領域アドレスとアドレス比較することにより、アクセ
ス領域がコピー終了未領域およびコピー対象領域以外の
場合は、コピー元共有メモリ部１３内のコピー元共有メ
モリ１６の該当領域に対し、読み出しおよび書込み動作
を行う。アクセス領域がコピー終了領域の場合は、該当
アクセスが読み出し要求の場合、コピー元共有メモリ部
１３内のコピー元共有メモリ１６の該当領域からデータ
を読み出し、アクセス要求元にデータ転送を行い、該当
アクセスが、書込みアクセスの場合は、コピー元領域１
７の該当アドレス部と再配置要求元の共有メモリ部１３
内のリザーブ領域１９の該当アドレス部に書込みを行
う。
【００４９】本実施例によれば、共有メモリ部間で再配
置を行う場合、再配置要求元のマイクロプログラムは、
コピー情報をコピー情報レジスタ１５に登録することに
より、再配置処理終了となり、次処理に移行することが
可能となる。コピー情報レジスタ１５へのコピー情報登
録以降は、コピー中であることを意識せずに全ての共有
メモリへのアクセスが可能となる。コピー対象領域への
アクセスについても、アドレスの変更およびリクエスト
の振り分けをマイクロプログラムは意識する必要が無
い。また、コピー処理動作より通常処理を優先とする論
理を組み込むことにより、コピー処理に伴う、他処理へ
の性能面の影響を少なくし、また、キャッシュアクセス
の筐体間接続網と共有メモリの筐体間接続網を別々に持
つことにより、共有メモリ部のコピー処理により、キャ
ッシュアクセスに影響を及ぼすことがなくなる。また、
共有メモリ部間で、メモリ部格納データの転送中にアプ
リケーションプログラムは転送処理中であることを意識
せずにリード／ライト処理可能である。
置を行う場合、再配置要求元のマイクロプログラムは、
コピー情報をコピー情報レジスタ１５に登録することに
より、再配置処理終了となり、次処理に移行することが
可能となる。コピー情報レジスタ１５へのコピー情報登
録以降は、コピー中であることを意識せずに全ての共有
メモリへのアクセスが可能となる。コピー対象領域への
アクセスについても、アドレスの変更およびリクエスト
の振り分けをマイクロプログラムは意識する必要が無
い。また、コピー処理動作より通常処理を優先とする論
理を組み込むことにより、コピー処理に伴う、他処理へ
の性能面の影響を少なくし、また、キャッシュアクセス
の筐体間接続網と共有メモリの筐体間接続網を別々に持
つことにより、共有メモリ部のコピー処理により、キャ
ッシュアクセスに影響を及ぼすことがなくなる。また、
共有メモリ部間で、メモリ部格納データの転送中にアプ
リケーションプログラムは転送処理中であることを意識
せずにリード／ライト処理可能である。
【００５０】
【発明の効果】本発明によれば、複数台のディスクアレ
イ制御装置を１つのディスクアレイ制御装置として運用
しようとする場合，複数のディスクアレイ制御装置に共
有メモリが分散されて搭載された場合の、共有メモリ間
でのコピー処理による性能低下を抑え，台数に比例した
性能を出せるディスクアレイシステムを提供すること，
また，ディスクアレイ制御装置が有する機能を，性能低
下を抑えて複数台のディスクアレイ制御装置で実現する
ことが可能となる。
イ制御装置を１つのディスクアレイ制御装置として運用
しようとする場合，複数のディスクアレイ制御装置に共
有メモリが分散されて搭載された場合の、共有メモリ間
でのコピー処理による性能低下を抑え，台数に比例した
性能を出せるディスクアレイシステムを提供すること，
また，ディスクアレイ制御装置が有する機能を，性能低
下を抑えて複数台のディスクアレイ制御装置で実現する
ことが可能となる。
【図１】本発明によるディスクアレイ制御装置の構成を
示す図。
示す図。
【図２】図１に示すディスクアレイ制御ユニット内の詳
細構成を示す図。。
細構成を示す図。。
【図３】従来のディスクアレイ制御装置の他の構成を示
す図。
す図。
【図４】本発明によるディスクアレイ制御装置の他の構
成を示す図。
成を示す図。
【図５】本発明によるディスクアレイ制御装置の他の構
成を示す図。
成を示す図。
１，２：ディスクアレイ制御装置，１−２…ディスクア
レイ制御ユニット、５…磁気ディスク装置，１１…チャ
ネルＩＦ部、１２…ディスクＩＦ部、１３…共有メモリ
部、１４…キャッシュメモリ部、１５…コピー情報レジ
スタ、２１，２２，２３，２４…相互結合網、５０…ホ
ストコンピュータ
レイ制御ユニット、５…磁気ディスク装置，１１…チャ
ネルＩＦ部、１２…ディスクＩＦ部、１３…共有メモリ
部、１４…キャッシュメモリ部、１５…コピー情報レジ
スタ、２１，２２，２３，２４…相互結合網、５０…ホ
ストコンピュータ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 12/08 ５５５ Ｇ０６Ｆ 12/08 ５５５
12/16 ３２０ 12/16 ３２０Ｌ
13/10 ３４０ 13/10 ３４０Ａ
Ｆターム(参考） 5B005 JJ11 MM11
5B014 EA04 EB04 GD13
5B018 GA04 HA04 KA03 MA04 MA14
5B065 BA01 CA07 CA11 CA30 CC03
CC08 CE12 CE21 CS00 EA13
EA35 ZA02 ZA15
Claims (8)
- 【請求項１】ホストコンピュータとのインターフェース
を有するチャネルインターフェース部と、磁気ディスク
装置とのインターフェースを有するディスクインターフ
ェース部と、前記磁気ディスク装置に対しリード／ライ
トされるデータを一時的に格納するキャッシュメモリ部
と、前記チャネルインターフェース部および前記ディス
クインターフェース部と前記キャッシュメモリ部との間
のデータ転送に関する制御情報および前記磁気ディスク
装置の管理情報を格納する共有メモリ部と，前記チャネ
ルインターフェース部および前記ディスクインターフェ
ース部と前記キャッシュメモリ部を接続する手段と，前
記チャネルインターフェース部および前記ディスクイン
ターフェース部と前記共有メモリ部を接続する手段と，
前記各部を駆動する電源供給手段を有し、前記ホストコ
ンピュータからのデータのリード／ライト要求に対し，
前記チャネルインターフェース部は、 前記ホストコンピュータとのインターフェースと前記キ
ャッシュメモリ部との間のデータ転送を実行し、前記デ
ィスクインターフェース部は、前記磁気ディスク装置と
前記キャッシュメモリ部との間のデータ転送を実行する
ことにより，データのリード／ライトを行うディスクア
レイ制御ユニットを，複数ユニット有するディスクアレ
イ制御装置であって，前記複数のディスクアレイ制御ユ
ニット内の前記共有メモリ部間を接続する手段と，前記
複数のディスクアレイ制御ユニット内の前記キャッシュ
メモリ部間を接続する手段を有し，前記ディスクアレイ
制御ユニット内の前記共有メモリ部と他の前記ディスク
アレイ制御ユニット内の前記共有メモリ部間で前記共有
メモリ部格納データのコピー処理が可能であることを特
徴とするディスクアレイ制御装置。 - 【請求項２】ホストコンピュータとのインターフェース
を有するチャネルインターフェース部と、磁気ディスク
装置とのインターフェースを有するディスクインターフ
ェース部と、前記磁気ディスク装置に対しリード／ライ
トされるデータを一時的に格納するキャッシュメモリ部
と、前記チャネルインターフェース部および前記ディス
クインターフェース部と前記キャッシュメモリ部との間
のデータ転送に関する制御情報および前記磁気ディスク
装置の管理情報を格納する共有メモリ部と，前記チャネ
ルインターフェース部および前記ディスクインターフェ
ース部と前記キャッシュメモリ部を接続する手段と，前
記チャネルインターフェース部および前記ディスクイン
ターフェース部と前記共有メモリ部を接続する手段と，
前記各部を駆動する電源供給手段を有し、前記ホストコ
ンピュータからのデータのリード／ライト要求に対し，
前記チャネルインターフェース部は、前記ホストコンピ
ュータとのインターフェースと前記キャッシュメモリ部
との間のデータ転送を実行し、 前記ディスクインターフェース部は、前記磁気ディスク
装置と前記キャッシュメモリ部との間のデータ転送を実
行することにより，データのリード／ライトを行うディ
スクアレイ制御ユニットを，複数ユニット有するディス
クアレイ制御装置であって，前記複数のディスクアレイ
制御ユニット内の前記共有メモリ部間を接続する手段
と，前記複数のディスクアレイ制御ユニット内の前記キ
ャッシュメモリ部間を接続する手段を有し，該接続手段
を介して，前記ディスクアレイ制御ユニット内の前記共
有メモリ部と他の前記ディスクアレイ制御ユニット内の
前記共有メモリ部間で前記共有メモリ部格納データのコ
ピー処理が可能であり、コピー処理中においても、ディ
スクアレイ制御ユニット内の前記チャネルインターフェ
ース部および前記ディスクインターフェース部から、前
記コピー処理の領域に対する前記共有メモリ部格納デー
タのリード／ライト処理可能であることを特徴とするデ
ィスクアレイ制御装置。 - 【請求項３】前記複数のディスクアレイ制御ユニット内
の前記複数のチャネルインターフェース部および前記複
数のディスクインターフェース部と前記複数のキャッシ
ュメモリ部との間は，前記複数のディスクアレイ制御ユ
ニット間に跨るスイッチを用いた相互結合網によって接
続され、前記複数のチャネルインターフェース部および
前記複数のディスクインターフェース部と前記複数の共
有メモリ部との間は，前記複数のディスクアレイ制御ユ
ニット間に跨るスイッチを用いた相互結合網によって接
続され、前記ディスクアレイ制御ユニット内の前記共有
メモリ部と他の前記ディスクアレイ制御ユニット内の前
記共有メモリ部間で前記共有メモリ部格納データのコピ
ー処理が可能であることを特徴とするディスクアレイ制
御装置。 - 【請求項４】前記ディスクアレイ制御ユニット内の前記
共有メモリ部の格納データを他前記ディスクアレイ制御
ユニット内の前記共有メモリ部に前記相互結合網を介し
て転送する手段を持ち、前記転送手段により格納データ
のどの領域まで転送が終了しているかを記録する手段を
持つことを特徴とする請求項１または２に記載のディス
クアレイ制御装置。 - 【請求項５】前記ディスクアレイ制御ユニット内の前記
共有メモリ部の格納データを他前記ディスクアレイ制御
ユニット内の前記共有メモリ部に前記相互結合網を介し
て転送する手段を持ち、前記転送手段は前記相互結合網
の使用頻度をモニタする機能を持ち、前記相互結合網の
使用頻度が低い時に前記転送を行う機能を持つことを特
徴とする請求項１または２に記載のディスクアレイ制御
装置。 - 【請求項６】前記ディスクアレイ制御ユニット内の前記
共有メモリ部の格納データを他前記ディスクアレイ制御
ユニット内の前記共有メモリ部に前記相互結合網を介し
て転送する手段を持ち、前記転送中に転送先の前記共有
メモリ部に読み出し要求があった場合、転送終了領域で
あるか否かを判断し、転送終了領域であれば前記転送先
共有メモリ部から格納データを読み出し、転送終了未の
領域であれば前記転送元共有メモリ部から格納データを
読み出し、 前記転送中に転送先の前記共有メモリ部に書込み要求が
あった場合、前記転送先共有メモリ部および前記転送元
共有メモリ部の対応領域に格納データを書き込む機能を
持つことにより、前記転送中の他処理に影響を及ぼす事
無く、非同期に転送を行う事が出来る機能を持つ事を特
徴とする請求項１または２に記載のディスクアレイ制御
装置。 - 【請求項７】前記ディスクアレイ制御ユニット内の前記
共有メモリ部の格納データを他前記ディスクアレイ制御
ユニット内の前記共有メモリ部に前記相互結合網を介し
て転送する手段を持ち、前記転送中にアプリケーション
プログラムは転送処理中であることを意識せずにリード
／ライト処理可能である事を特徴とする請求項１または
２に記載のディスクアレイ制御装置。 - 【請求項８】前記ディスクアレイ制御ユニット内の前記
共有メモリ部内に通常動作に使用しないリザーブ領域を
有し、前記ディスクアレイ制御ユニット内の前記共有メ
モリ部内の格納データを他前記ディスクアレイ制御ユニ
ット内の前記共有メモリ部内のリザーブ領域に前記相互
結合網を介して転送する手段を持つことを特徴とする請
求項１または２に記載のディスクアレイ制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202918A JP2003015826A (ja) | 2001-07-04 | 2001-07-04 | ディスクアレイ制御装置における共有メモリコピー機能 |
| EP01119956A EP1274015A3 (en) | 2001-07-04 | 2001-08-17 | Disk array control apparatus and control data transfer method using the same |
| US09/932,405 US6925511B2 (en) | 2001-07-04 | 2001-08-17 | Disk array control apparatus and control data transfer method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202918A JP2003015826A (ja) | 2001-07-04 | 2001-07-04 | ディスクアレイ制御装置における共有メモリコピー機能 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015826A true JP2003015826A (ja) | 2003-01-17 |
| JP2003015826A5 JP2003015826A5 (ja) | 2008-08-07 |
Family
ID=19039633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202918A Withdrawn JP2003015826A (ja) | 2001-07-04 | 2001-07-04 | ディスクアレイ制御装置における共有メモリコピー機能 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6925511B2 (ja) |
| EP (1) | EP1274015A3 (ja) |
| JP (1) | JP2003015826A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7536518B2 (en) | 2003-06-09 | 2009-05-19 | Nec Corporation | Scalable disc array unit, and management method and management program for a scalable disc array unit |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4014923B2 (ja) * | 2002-04-30 | 2007-11-28 | 株式会社日立製作所 | 共有メモリ制御方法および制御システム |
| JP2004220216A (ja) * | 2003-01-14 | 2004-08-05 | Hitachi Ltd | Ｓａｎ／ｎａｓ統合型ストレージ装置 |
| CN1296845C (zh) * | 2003-01-24 | 2007-01-24 | 华为技术有限公司 | 一种磁盘存储系统 |
| JP4413518B2 (ja) * | 2003-04-16 | 2010-02-10 | 株式会社日立製作所 | 記憶デバイス制御装置、及び記憶デバイス制御装置の制御方法 |
| US20050071546A1 (en) * | 2003-09-25 | 2005-03-31 | Delaney William P. | Systems and methods for improving flexibility in scaling of a storage system |
| JP4412981B2 (ja) | 2003-11-26 | 2010-02-10 | 株式会社日立製作所 | ストレージシステム及同システムにおけるデータキャッシング方法 |
| JP2005165441A (ja) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | ストレージ制御装置、及びストレージ制御装置の制御方法 |
| JP4528551B2 (ja) | 2004-04-14 | 2010-08-18 | 株式会社日立製作所 | ストレージシステム |
| US7469267B2 (en) * | 2004-06-28 | 2008-12-23 | Qlogic, Corporation | Method and system for host device event synchronization |
| JP4831599B2 (ja) * | 2005-06-28 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 処理装置 |
| JP2007148982A (ja) * | 2005-11-30 | 2007-06-14 | Hitachi Ltd | ストレージシステム及びその管理方法 |
| US20070220219A1 (en) | 2006-03-16 | 2007-09-20 | International Business Machines Corporation | System and method for optimizing data in value-based storage system |
| US8699497B2 (en) * | 2010-10-26 | 2014-04-15 | Cisco Technology, Inc. | Domain-independent persistent fibre channel identifiers |
| US9367258B2 (en) | 2013-03-11 | 2016-06-14 | New Concepts Development Corp. | Systems and methods for managing storage space in hybrid data storage systems |
| CN105408874B (zh) * | 2013-07-31 | 2018-09-18 | 慧与发展有限责任合伙企业 | 用于移动数据块的方法、存储器系统及存储介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297258A (en) * | 1991-11-21 | 1994-03-22 | Ast Research, Inc. | Data logging for hard disk data storage systems |
| JP3083663B2 (ja) * | 1992-12-08 | 2000-09-04 | 株式会社日立製作所 | ディスクアレイ装置 |
| JP3160149B2 (ja) * | 1994-05-13 | 2001-04-23 | 株式会社日立製作所 | ディスク制御装置の無停止プログラム変更方法およびディスク制御装置 |
| US5636359A (en) * | 1994-06-20 | 1997-06-03 | International Business Machines Corporation | Performance enhancement system and method for a hierarchical data cache using a RAID parity scheme |
| JP3011035B2 (ja) * | 1994-12-08 | 2000-02-21 | 株式会社日立製作所 | 計算機システム |
| US5548712A (en) * | 1995-01-19 | 1996-08-20 | Hewlett-Packard Company | Data storage system and method for managing asynchronous attachment and detachment of storage disks |
| US5680640A (en) * | 1995-09-01 | 1997-10-21 | Emc Corporation | System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state |
| US5937174A (en) * | 1996-06-28 | 1999-08-10 | Lsi Logic Corporation | Scalable hierarchial memory structure for high data bandwidth raid applications |
| JP4292713B2 (ja) * | 1998-05-18 | 2009-07-08 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US6601138B2 (en) * | 1998-06-05 | 2003-07-29 | International Business Machines Corporation | Apparatus system and method for N-way RAID controller having improved performance and fault tolerance |
| JP4412685B2 (ja) | 1998-09-28 | 2010-02-10 | 株式会社日立製作所 | 記憶制御装置及びこれを用いたデータ格納システムの取り扱い方法 |
| JP2001256003A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法 |
-
2001
- 2001-07-04 JP JP2001202918A patent/JP2003015826A/ja not_active Withdrawn
- 2001-08-17 EP EP01119956A patent/EP1274015A3/en not_active Withdrawn
- 2001-08-17 US US09/932,405 patent/US6925511B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7536518B2 (en) | 2003-06-09 | 2009-05-19 | Nec Corporation | Scalable disc array unit, and management method and management program for a scalable disc array unit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6925511B2 (en) | 2005-08-02 |
| US20050050268A1 (en) | 2005-03-03 |
| EP1274015A3 (en) | 2006-04-26 |
| EP1274015A2 (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1955940B (zh) | Raid系统、raid控制器及其重建或拷回处理方法 | |
| US9081691B1 (en) | Techniques for caching data using a volatile memory cache and solid state drive | |
| JP3694273B2 (ja) | 多重パスｉ／ｏ要求機構を有するデータ処理システム | |
| US6912669B2 (en) | Method and apparatus for maintaining cache coherency in a storage system | |
| US7320051B2 (en) | Storage device control apparatus and control method for the storage device control apparatus | |
| US7793061B1 (en) | Techniques for using flash-based memory as a write cache and a vault | |
| US6330642B1 (en) | Three interconnected raid disk controller data processing system architecture | |
| JP3781212B2 (ja) | サブシステム | |
| JP2003140837A (ja) | ディスクアレイ制御装置 | |
| US6961818B1 (en) | Method, system and computer program product for managing data in a mirrored cache using an access balancing technique | |
| US6604171B1 (en) | Managing a cache memory | |
| JP2003015826A (ja) | ディスクアレイ制御装置における共有メモリコピー機能 | |
| US20080098183A1 (en) | Disk array system and method for migrating from one storage system to another | |
| JP2003162377A (ja) | ディスクアレイシステム及びコントローラ間での論理ユニットの引き継ぎ方法 | |
| JP2001256003A (ja) | ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法 | |
| JP2002123479A (ja) | ディスク制御装置およびそのキャッシュ制御方法 | |
| JP4911198B2 (ja) | ストレージ制御装置、ストレージシステムおよびストレージ制御方法 | |
| JP2002366398A (ja) | クラスタ構成記憶システム | |
| CN115269463A (zh) | 存储系统的结构变更方法和存储系统 | |
| US7117249B1 (en) | Computer system and data sharing method between computers | |
| EP0303856B1 (en) | Method and apparatus for maintaining duplex-paired devices by means of a dual copy function | |
| JP4059711B2 (ja) | 多重書き込み型記憶装置 | |
| JP3236166B2 (ja) | キャッシュ制御方法および情報処理装置 | |
| JP2007018539A (ja) | ディスクアレイ制御装置およびディスクアレイ制御ユニット | |
| JP2002182864A (ja) | ディスクアレイ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080624 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080707 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090210 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090527 |