JP2002508124A - 多層スイッチング・ネットワーク要素中でパケット・フィールドを置換するための機構 - Google Patents

Abstract

(57)【要約】 ネットワーク要素の高性能を維持する、ハードウェアを使用してパケット・ヘッダを更新するためのシステムおよび方法である。一実施形態では、このシステムは、受信した入力パケットをバッファリングし、ヘッダ情報をサーチ・エンジンに転送する入力ポート・プロセス（ＩＰＰ）（３１０）を含む。サーチ・エンジンは、スイッチング要素上に維持されたデータベースをサーチし、パケットのタイプを決定する。サーチ・エンジンは、パケットが経路指定される場合には更新される宛先アドレス（ＤＡ）とともに、あるいはパケットが特定のＶＬＡＮに転送されるものと識別されている場合にはＶＬＡＮタグとともに、パケット・タイプの情報をＩＰＰに送信する。出力ポート・プロセス（ＯＰＰ）（３３０）は、修正された入力パケットの追加の修正を選択的に実行し、出力インタフェース（すなわちＭＡＣ）に対して制御信号を発行する。ＭＡＣ（３３５）は、出所アドレス・フィールドをＭＡＣ（３３５）のアドレスで置換し、パケットも末端に添付されるＣＲＣを生成する。

Description

【発明の詳細な説明】 多層スイッチング・ネットワーク要素中でパ ケット・フィールドを置換するための機構発明の分野 本発明のシステムおよび方法は、パケット・スイッチング・ネットワーク中で のパケット・フィールドの置換の分野に関し、さらに詳細には、本発明は、ネッ トワークに結合されたスイッチ内での、パケットのパケット・ヘッダ・フィール ドのパケット・フィールド置換のハードウェア実現に関する。技術背景 ローカル・エリア・ネットワーク（ＬＡＮ）のアーキテクチャは、かなり洗練 されてきている。当初は、ＬＡＮはいくつかのコンピュータを接続する単線とし て考えられていた。現在では、ＬＡＮは、機能性およびフレキシビリティを向上 させるために複雑な構成で実現されている。このようなネットワークでは、パケ ットは発信元デバイスから宛先デバイスに伝送され、より拡張性の高いネットワ ークでは、このパケットは１つまたは複数のスイッチおよび／あるいはルータを 通って進行する。パケット構造ならびにネットワークの機能とソフィステケーシ ョン（sophistication）の層を規整した標準が設定されている。例えば、ＴＣＰ ／ＩＰプロトコル・スタックは、４つの複数の層、例えば物理層（層１）、デー タ・リンク層（層２）、ネットワーク層（層３）、トランスポート層（層４）を 定めている。ネットワーク・デバイスは、これらの層の１つまたは複数でサポー トされ、したがってヘッダの特定のフィールドを参照することができる。 今日では、通常のＬＡＮでは、層２（データ・リンク層）および層３（ネット ワーク層）のネットワーク・デバイスの組み合わせを利用している。高まり続け るネットワークからの性能面の要求に応えるために、ソフトウェアならびに／ま たは層２および層３の個々のデバイス中で従来実行されていた機能性は、ハード ウェアで性能決定機能を実現する１つの多層デバイスまたは多層スイッチに移植 されている。 １つの性能決定機能は経路指定である。経路指定を実施するソフトウェアは性 能に影響を及ぼす可能性がある。したがって、経路指定はより高速のハードウェ アで実施することが望ましい。しかし、経路指定では、着信パケットの特定のヘ ッダ・フィールドを、デバイスから出力する前に修正する必要がある。ソフトウ ェアで実行することがおそらくは望ましいのであるが、ハードウェアの実施態様 では、性能を損なうことなく、余分なハードウェアを最小限に抑えることが重要 である。 最近、仮想ローカル・エリア・ネットワーク（ＶＬＡＮ）の概念が層２に導入 された。層２のヘッダは、ＶＬＡＮの能力を与えるビットを追加するように修正 されている。ＶＬＡＮでは、ネットワーク・トポロジの物理的な区分化または配 列とは無関係に、ネットワーク・ノードを論理的に区分化することができる。パ ケットの状態に基づいて、ＶＬＡＮビット、例えばＶＬＡＮタグを修正する必要 があることもある。ソフトウェア・ベースの技術を使用することもできるが、効 率的なハードウェア手法を提供することが望ましい。発明の概要 ネットワーク要素の性能に最低限の影響しか及ぼさないハードウェアを使用し てパケット・ヘッダを更新するシステムおよび方法である。一実施態様では、こ のシステムは、受信した入力パケットをバッファリングし、ヘッダ情報をサーチ ・エンジンに転送する入力ポート・プロセス（ＩＰＰ）を含む。サーチ・エンジ ンは、スイッチング要素上に維持されたデータベースをサーチし、パケットのタ イプを決定する。一実施態様では、このタイプは、そのパケットをハードウェア で経路指定することができるかどうかを示すことができる。別の実施態様では、 このタイプは、そのパケットがＶＬＡＮをサポートするかどうかを示すことがで きる。サーチ・エンジンは、パケット・タイプの情報を、そのパケットが経路指 定される場合には更新すべき宛先アドレス（ＤＡ）とともに、あるいはそのパケ ットが特定のＶＬＡＮに中継されるものとして識別されている場合にはＶＬＡＮ タグとともに、ＩＰＰに送信する。ＩＰＰは、パケット・メモリにパケットを伝 送する間に、対応するフィールド、例えばＤＡフィールドやＶＬＡＮタグ・フィ ールドを選択的に置換し、修正されたパケットがパケット・メモリに記憶される 。ＩＰＰによってパケット・メモリに送られる制御フィールド情報を含む制御フ ィールドが、パケット・メモリと関連づけられる。一実施態様では、制御フィー ルド情報は、出所アドレスが置換を必要としていることを示すフラグからなる。 別の実施態様では、制御フィールド情報は、パケットがタグ付きで届いたか、パ ケットがタグ付きで届いたがこのタグが修正されるか、またはパケットにタグ付 けしないかを示すフラグからなる。 出力ポート・プロセス（ＯＰＰ）は、修正された入力パケットおよび制御フィ ールド情報を読み取り、修正された入力パケットに対して追加の修正を選択的に 実行し、制御信号を出力インタフェース（すなわちＭＡＣ）に発行する。一実施 態様では、ＯＰＰはＣＲＣに対応するパケットの最後の４バイトを除去し、ＭＡ Ｃに制御信号をアサートしてＣＲＣを添付し、出所アドレスを置換する。別の実 施態様では、３つの制御フィールドの状態に応じて、ＯＰＰは、パケット中のＶ ＬＡＮタグ・フィールドを除去し、ＣＲＣに対応するパケットの最後の４バイト を除去し、ＭＡＣに制御信号を発行してＣＲＣを添付する。ＭＡＣは、ＯＰＰか ら受信した制御信号に基づいて、出所アドレス・フィールドをそれ自体のＭＡＣ アドレスで置換し、パケットの末端に添付されるＣＲＣを生成する。図面の簡単な説明 本発明の目的、特徴、および利点は、以下の図面で当業者には明らかになるで あろう。 第１図は、本発明の教示に従って動作する高速スイッチを示す簡略なブロック 図である。 第２図は、本発明の教示に従って動作する高速スイッチング要素を示す簡略な ブロック図である。 第３図は、本発明のシステムの一実施形態を示す簡略なブロック図である。 第４ａ図はパケットの形式を示す図であり、第４ｂ図はＶＬＡＮにサポートさ れたパケットの形式を示す図である。 第５図は、本発明の方法の一実施形態を示す簡略な流れ図である。 第６図は、本発明の教示によるパケット・フィールドを修正する方法の一実施 形態を示す簡略な流れ図である。 第７ａ図および第７ｂ図は、本発明の教示によるパケット・フィールドを修正 する方法の別の実施形態を示す簡略な流れ図である。詳細な説明 以下の記述では、説明を目的として、本発明が完全に理解できるように多数の 特定の詳細について述べる。しかし、これらの特定の詳細が、本発明を実施する ために必須であるわけではないことは、当業者には明らかであろう。他の場合に は、本発明を不必要に分かりにくくしないために、周知の電気的構造および回路 はブロック図の形態で示してある。 本発明の教示に従って動作するネットワーク要素の一実施形態の概要を、第１ 図に示す。このネットワーク要素は、いくつかのノードおよび端局を多種多様な 方法で相互接続するために使用される。特に、多層分散ネットワーク要素（ＭＬ ＤＮＥ）の適用分野では、イーサネットとも呼ばれるＩＥＥＥ８０２．３標準な ど、均質なデータ・リンク層にわたる予め定められている経路指定プロトコルに 従って、パケットを経路指定することになる。その他の経路指定プロトコルを使 用することもできる。 ＭＬＤＮＥの分散アーキテクチャは、いくつかの既知のまたは将来的な経路指 定アルゴリズムに従ってメッセージ・トラフィックを経路指定するように構成す ることができる。好ましい実施形態では、ＭＬＤＮＥは、イーサネットＬＡＮ標 準および媒体アクセス制御（ＭＡＣ）データ・リンク層を介して、インターネッ トのプロトコル群、具体的に言うと伝送制御プロトコル（ＴＣＰ）およびインタ ーネット・プロトコル（ＩＰ）を使用して、メッセージ・トラフィックを処理す るように構成される。ＴＣＰはここでは層４プロトコルとも呼び、ＩＰは層３プ ロトコルと呼ぶことがある。 ＭＬＤＮＥの一実施形態では、ネットワーク要素は、分散型で、すなわちある 機能の様々な部分がＭＬＤＮＥ中の様々なサブシステムによって実行され、それ らの機能の最終的な結果が外部のノードおよび端局に対して透過なままとなるよ うなかたちで、パケット経路指定機能を実施するように構成されている。以下の 記述および第１図のダイアグラムから分かるように、ＭＬＤＮＥは、設計者が、 追加のサブシステムを付加することにより、予測によって外部接続の数を増加さ せることができるようにし、それによりＭＬＤＮＥを独立型のルータとして規整 する際により大きなフレキシビリティを見込む、スケーラブルなアーキテクチャ を有する。 第１図にブロックの形態で示すように、ＭＬＤＮＥ１０１は、いくつかの内部 リンク１４１を使用して完全に網目状となって相互接続され、より大きなスイッ チを形成する、いくつかのサブシステム１１０を含む。少なくとも１つの内部リ ンクは、任意の２つのサブシステムを結合する。各サブシステム１１０は、中継 メモリ１１３および関連メモリ１１４に結合されたスイッチング要素１１１を含 む。中継メモリ（またはデータベース）１１３は、受信したパケットのヘッダと の突合せに使用されるアドレス・テーブルを記憶する。関連メモリ（またはデー タベース）は、ＭＬＤＮＥを介してパケットを中継するための中継属性を識別す るために使用される、中継メモリ中の各エントリに関連するデータを記憶する。 入出力能力を有するいくつかの外部ポート（図示せず）は、外部接続１１７とイ ンタフェースをとる。一実施形態では、各サブシステムは、複数のギガビット・ イーサネット・ポート、高速イーサネット・ポート、およびイーサネット・ポー トをサポートする。各サブシステム中のやはり入出力能力を有する内部ポート（ 図示せず）は、内部リンク１４１に結合する。内部リンクを使用すると、ＭＬＤ ＮＥは複数のスイッチング要素を互いに接続して、マルチギガビット・スイッチ を形成することができる。 ＭＬＤＮＥ１０１は、ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔ ｅｒｃｏｎｎｅｃｔ（ＰＣＩ）などの通信バス１５１を介して個別のサブシステ ム１１０に結合された中央処理システム（ＣＰＳ）１６０をさらに含む。ＣＰＳ １６０は、中央メモリ１６３に結合された中央処理装置（ＣＰＵ）１６１を含む 。中央メモリ１６３は、様々なサブシステムの個別の中継メモリ１１３に入って いるエントリのコピーを含む。ＣＰＳは、各サブシステム１１０を直接制御し、 これらと通信インタフェースをとり、ある程度集中化した通信および制御をスイ ッチング要素間にもたらす。 第２図は、第１図のスイッチング要素の例示的なアーキテクチャを示す簡略な ブロック図である。図示のスイッチング要素２００は、中央処理装置（ＣＰＵ） インタフェース２１５、スイッチ構造ブロック２１０、ネットワーク・インタフ ェース２０５、カスケード・インタフェース２２５、および共用メモリ・マネー ジャ２２０を含む。 イーサネット・パケットは、３つのインタフェース２０５、２１５、または２ ２５のいずれか１つを通って、ネットワーク・スイッチング要素２００に入る、 またはそこから出ることができる。簡単に言うと、ネットワーク・インタフェー ス２０５は、対応するイーサネット・プロトコルに従って動作し、１つまたは複 数の外部ポート（図示せず）を介してネットワーク（図示せず）からイーサネッ ト・パケットを受信し、ネットワーク上にイーサネット・パケットを送る。任意 選択のカスケード・インタフェース２２５は、スイッチング要素を相互接続して より大きなスイッチを生成するための１つまたは複数の内部リンク（図示せず） を含むことができる。例えば、各スイッチング要素を完全な網目状トポロジとな るようにその他のスイッチング要素と互いに接続し、上述の多層スイッチを形成 することもできる。別法として、スイッチは、カスケード・インタフェース２２ ５を備えた、または備えない、単一のスイッチング要素２００を含むこともでき る。 ＣＰＵ（図示せず）は、ＣＰＵインタフェース２１５を介してネットワーク・ スイッチング要素２００にコマンドまたはパケットを伝送することができる。こ うして、ＣＰＵ上で実行される１つまたは複数のソフトウェア・プロセスで、外 部の中継／フィルタリング・データベース２４０中のエントリの、新しいエント リを追加する、望ましくないエントリを無効にするなどの管理を行うことができ る。しかし、代替実施形態では、ＣＰＵは、中継／フィルタリング・データベー スに直接アクセスすることができる。いずれにしても、パケットを中継するため に、ＣＰＵインタフェース２１５のＣＰＵポートは、スイッチング要素２００へ の総称入力ポートに類似しており、単にもう１つの外部ネットワーク・インタフ ェース・ポートであるように扱うことができる。ただし、ＣＰＵポートへのアク セスはＰＣＩバスなどのバスを介して行われるので、ＣＰＵポートはどのような 媒体アクセス制御（ＭＡＣ）の機能も必要としない。 ネットワーク・インタフェース２０５に戻って、次に入力パケット処理および 出力パケット処理という２つの主なタスクについて簡単に述べる。入力パケット 処理は、ネットワーク・インタフェース２０５の１つまたは複数の入力ポートで 実行することができる。入力パケット処理は、（１）着信するイーサネット・パ ケットを受信し、検査すること、（２）適切なときにパケット・ヘッダを修正す ること、（３）着信パケットを記憶するために共用メモリ・マネージャ２２０か らのバッファ・ポインタを要求すること、（４）スイッチ構造ブロック２１０か らの中継決定を要求すること、（５）外部共用メモリ２３０中に一時記憶するた めに着信パケット・データを共用メモリ・マネージャ２２０に転送すること、お よび（６）中継決定を受信した後で、１つまたは複数のバッファ・ポインタを、 中継決定によって示された１つまたは複数の出力ポートに中継することを含む。 出力パケット処理は、ネットワーク・インタフェース２０５の１つまたは複数の 出力ポートで実行することができる。出力処理は、共用メモリ・マネージャ２２ ０からのパケット・データを要求すること、パケットをネットワーク上に伝送す ること、およびパケットを伝送した後で、１つまたは複数のバッファの割振り解 除を要求することを含む。 ネットワーク・インタフェース２０５、ＣＰＵインタフェース２１５、および カスケード・インタフェース２２５は、共用メモリ・マネージャ２２０およびス イッチ構造ブロック２１０に結合される。パケットの中継やパケットのバッファ リングなど重要な機能は、第２図に示すように集中化されることが好ましい。共 用メモリ・マネージャ２２０は、外部共用メモリに対する効率的な集中インタフ ェースとなり、着信パケットをバッファリングする。スイッチ構造ブロック２１ ０は、ＣＰＵの支援で中継／フィルタリング・データベースをサーチおよび維持 するための、サーチ・エンジンおよび学習論理を含む。 集中化されたスイッチ構造ブロック２１０は、インタフェース２０５、２１５ 、および２２５の代わりに中継／フィルタリング・データベースへのアクセスを 行うサーチ・エンジンを含む。パケット・ヘッダの突合せ、層２ベースの学習、 層２および層３のパケットの中継、フィルタリング、およびエージングは、スイ ッチ構造ブロック２１０によって実行することができる例示的な機能である。各 入力ポートは、スイッチ構造ブロック２１０と結合され、受信したパケットにつ いての中継決定を受信する。中継決定は、対応するパケットを伝送すべき１つま たは複数の出発ポート（例えば外部ネットワーク・ポートまたは内部カスケード ・ポート）を示す。追加の情報を中継決定に含めて、ＭＡＣ ＤＡを置換するた めの新しいＭＡＣ宛先アドレス（ＤＡ）などのハードウェア経路指定をサポート することもできる。さらに、優先順位指示を中継決定に含めて、スイッチング要 素２００を通るパケット・トラフィックの優先順位づけを容易にすることもでき る。 この実施形態では、イーサネット・パケットは共用メモリ・マネージャ２２０ によって集中してバッファリングされ、管理される。共用メモリ・マネージャ２ ２０は、あらゆる入力ポートおよび出力ポートとインタフェースをとり、動的な メモリの割振りおよび割振り解除をそれぞれそれらの代わりに実施する。入力パ ケット処理中には、１つまたは複数のバッファが外部共用メモリ中で割り振られ 、着信パケットは、例えばネットワーク・インタフェース２０５から受信したコ マンドに応答して共用メモリ・マネージャ２２０を介して記憶される。その後、 出力パケット処理中に、共用メモリ・マネージャ２２０は、このパケットを外部 共用メモリから取り出し、使用されなくなったバッファを割振り解除する。全て の出力ポートがその中に記憶したデータの伝送を完了するまでバッファが解放さ れないことを保証するために、共用メモリ・マネージャ２２０は、バッファの所 有権を追跡することが好ましい。 第３図は、本発明の教示にしたがって高速フィールド置換を実施する構造を示 す簡略なブロック図である。入力媒体アクセス制御（ＭＡＣ）３０５、入力ポー ト・プロセス（ＩＰＰ）３１０、サーチ・エンジン３１５、データベース３２０ 、パケット・メモリ３２５、出力ポート・プロセス（ＯＰＰ）３３０、および出 力ＭＡＣ３３５といった要素を使用する。前出のスイッチング要素の概要（第２ 図）から容易に分かるように、これらの要素の多くは多目的であり、追加の機能 を備えている。したがって、この構造は時間効率が良いだけでなく費用効率も高 く、フィールド置換をサポートするためにこの構造に追加する追加論理は最低限 となる。 さらに、本発明は、必要なときにしかヘッダ情報を修正または更新しないこと により、エラー耐性を保持する。例えば、従来技術のシステムでは、ハードウェ アで実施されたものであれ、ソフトウェアで実施されたものであれ、受信ＭＡＣ は、パケットのヘッダが修正されているかどうかに関わらず、常にパケットから ＣＲＣを除去するように構成される。したがって、このような従来技術のデバイ ス中の伝送ＭＡＣは、常にＣＲＣを生成するように構成される。以下で説明する ように、ＣＲＣはヘッダが修正されたときにのみ除去され、ヘッダが修正されて いない場合には、最初のＣＲＣがそのまま残り、エラー耐性が保持される。 この考察を簡単にするために、ここで記述するフィールド置換プロセスに直接 関係のない様々な要素の追加機能の詳細については、詳細には述べない。さらに 、本明細書に記載の構造は、同様の構造を有するその他のスイッチング要素に適 用することができるものとする。最後に、ＶＬＡＮパケットのフィールド置換お よびハードウェア経路指定について述べるが、同様にヘッダ・フィールド置換を 必要とするその他のタイプのパケットも本発明の教示を利することができるもの とする。 第３図を参照すると、入力ＭＡＣ３０５は、入力パケットを受信し、この入力 パケットをＩＰＰ３１０に向けて送る。ＩＰＰは、先入れ先出し（ＦＩＦＯ）バ ッファ３１２を含み、入力パケットをバッファリングする。多重化回路および連 想選択論理（associative select logic）を含むことが好ましい論理３１４も含 まれ、制御情報を中継し、ＩＰＰ３１０からパケット・メモリ３２５にヘッダが 伝送される際にヘッダの所定のフィールドを置換する。ＩＰＰ３１０は、ヘッダ のコピーをサーチ・エンジン３１５に送り、サーチ・エンジンは、データベース ３２０をサーチして、パケットのタイプ、例えばＶＬＡＮサポート型であるか、 またはパケットを経路指定することができるかどうかといった、パケットに関連 する情報があるかどうかを決定する。様々な構成のサーチ・エンジンおよびデー タベースを使用することができる。一実施形態では、サーチ・エンジン３１５は 、データベース３２０と協働して、入力パケットをハードウェアで経路指定する ことができるかどうかを決定する。入力パケットのための経路が既に存在してい るかどうかということも含めて、これを決定するために、様々なサーチ基準を使 用することができる。別の実施形態では、サーチ・エンジンは、ＶＬＡＮサポー トに関する情報を戻す。 サーチ・エンジン３１５は、ＩＰＰ３１０に情報を戻す。この情報がヘッダが 更新されないことを示す場合には、ヘッダは変更されずに、パケット・メモリ３ ２５、ＯＰＰ３３０、およびＭＡＣ３３５を介して出力される。そうでない場合 には、ＩＰＰ３１０はＦＩＦＯからヘッダを出力し、ヘッダの所定のフィールド について選択的にフライ・フィールド置換（fly field replacement）を実行す る。サーチ・エンジンは、パケット中の生存時間（time to live：ＴＴＬ）フィ ールドのロケーションを識別するオフセットを提供する。さらに、ユニキャスト 経路指定の場合には、ＩＰＰ３１０は、宛先アドレス（ＤＡ）フィールドを、サ ーチ・エンジン３１５から供給されたＤＡで置換する。例えば、これを単純にマ ルチプレクサ論理を使用して行い、サーチ・エンジン３１５から発行されたＤＡ 置換制御信号に基づいて、ＤＡフィールド中で発見された最初の値またはサーチ ・エンジン３１５から受信したＤＡ値のいずれかを選択することができる。ＶＬ ＡＮサポートの場合には、ＩＰＰ３１０は、ＶＬＡＮタグ・フィールド中の値を 置換する、またはこれに値を挿入する。 ＩＰＰ３１０中でカウンタを使用して、出力されたバイト数をカウントし、そ れによりパケットのどのフィールドが現在出力されているかを決定し、置換が適 時に実行されるようにすることが好ましい。さらに、ＩＰＰ３１０は、ヘッダの ＴＴＬフィールド中の生存時間（ＴＴＬ）値、およびチェックサム・フィールド 中のチェックサム値を調節することが好ましい。ＴＴＬフィールドのロケーショ ンは、サーチ・エンジンによって与えられたオフセットによって識別される。チ ェックサム・フィールドは、ＴＴＬフィールドの直後にある。パケット・メモリ ３２５に出力されるＴＴＬ値は、入力パケット・ヘッダ中で発見されたＴＴＬ値 を１だけ減分した値である。同様に、出力されるチェックサム値は、（ＴＴＬ値 の減分により）入力パケット・ヘッダのチェックサム値を定数分だけ減分した値 である。 選択的にヘッダ・フィールド置換を実行するだけでなく、ＩＰＰ３１０は、パ ケット・メモリ３２５中の制御フィールド３２７に記憶された制御フィールド情 報を出力する。例えば、ハードウェア経路指定の場合には、制御フィールド情報 は、出所アドレスを置換するように示す指示（ｒｅｐｌａｃｅ＿ｓａ）からなる 。ＶＬＡＮサポートの場合には、制御フィールド情報は、ｏｒｉｇ＿ｔａｇ、ｍ ｏｄ＿ｔａｇ、およびｄｏｎｔ＿ｔａｇといったインジケータからなる。インジ ケータｏｒｉｇ＿ｔａｇは、最初に到着したパケットがタグ付きであることを示 す。インジケータｍｏｄ＿ｔａｇは、最初に到着したパケットがタグ付きである が、これが修正されることを示す。インジケータｄｏｎｔ＿ｔａｇは、パケット がタグ付けされないことを示す。 パケット・メモリ３２５は、ＩＰＰ３１０からの修正された入力パケット、お よび連想フィールド制御情報を受信する。パケット・メモリはバッファの働きを し、スイッチに出入りする間に失われるパケットを最小限に抑える。 ＯＰＰ３３０は、パケット・メモリ３２５からパケットおよび関連する制御フ ィールド情報を取り出し、関連する制御フィールド情報に応じて、入力パケット をＭＡＣ３３５に出力する際にこれを選択的にさらに修正し、制御情報を出力Ｍ ＡＣ３３５に与える。例えば、ハードウェア経路指定の場合には、ＯＰＰ３３０ は、ＣＲＣを含むパケットの最後の４バイトを除去し、制御信号をＭＡＣ３３５ に送信してそのアドレスをＳＡフィールド中に挿入し、ＣＲＣを生成する。一実 施形態では、ＯＰＰ３３０は、後にＭＡＣ３３５に送信されるＭＡＣ制御ワード 中のＮＯ＿ＣＲＣビットをクリアし、ＭＡＣ３３５にＣＲＣを添付するよう告げ ることによって、出力ＭＡＣ３３５に命令を与える。ＣＲＣの生成および挿入は 、ＭＡＣその他のデバイスで見られる典型的な機能であり、ここには詳細には記 述しない。さらに、一実施形態では、ＯＰＰ３３０はさらに制御信号をＭＡＣ３ ３５に発行し、ＳＡ値をそのアドレスで置換するようＭＡＣ３３５に通知する。 同様に、ＶＬＡＮサポートの場合には、ＯＰＰ３３０は、ＶＬＡＮタグ・フィー ルド中の値を選択的に除去し、ＣＲＣをパケットから選択的に除去し、ＭＡＣ制 御ワード中のＮｏ＿ＣＲＣビットをクリアし、ＭＡＣ３３５にＣＲＣを添付する よう通知する。 出力ＭＡＣ３３５は、受信した制御信号の状態に応じて、選択的にＣＲＣを生 成し、出所アドレス・フィールドにそれ自体のアドレスを挿入して、ヘッダ・フ ィールド置換プロセスを完了する。次いで、修正されたパケットがスイッチング 要素に出力される。 第４ａ図および第４ｂ図は、上述のシステムを使用して修正した２つの例示的 なパケットの形式を示す簡略図である。第４ａ図は、データ４０２、層４ヘッダ （ＴＣＰヘッダ）４０４、層３ヘッダ（ＩＰヘッダ）４０６、層２ヘッダ（デー タ経路指定またはＭＡＣヘッダ）４０８、およびＣＲＣ４１０からなるパケット を示している。層２ヘッダは、ＤＡフィールド４１２、ＳＡフィールド４１４、 およびパケット型／長さフィールド４１６を含む。層３ヘッダは、生存時間フィ ールド４１８およびチェックサム・フィールド４２０を含む。第４ｂ図は、ＶＬ ＡＮでサポートされるパケットを示している。この形式では、層２ヘッダ４０８ は修正され、ＶＬＡＮタグとなる追加の４バイト４２２を含む。 次に、第５図に関連して、実行されるプロセスについて大まかに述べる。前述 のように、このプロセスは、ハードウェア経路指定およびＶＬＡＮサポートで必 要とされるフィールド置換も含めたフィールド置換に適用することができる。ス テップ５１０で、ＩＰＰは、入力パケットを受信し、ＩＰＰのＦＩＦＯでこのパ ケットをバッファリングする。ヘッダのコピーはサーチ・エンジンに送られる。 ステップ５１５で、サーチ・エンジンはデータベースをサーチし、パケットのタ イプを決定する。タイプ情報および特定のフィールド置換値はＩＰＰに戻される 。ステップ５１７で、サーチ・エンジンから供給された情報がヘッダが修正され ないことを示す場合には、パケットは変更されずにスイッチング要素から出力さ れる。こうして、ヘッダが変更されるときにしかＣＲＣが再生されないので、終 端間のエラー耐性が維持される。ヘッダ・フィールドの置換が必要な場合には、 ステップ５２０で、ＩＰＰは、データがＦＩＦＯからパケット・メモリに伝送さ れる際に最初のフィールドの置換を選択的に実行する。置換されるフィールドは 、サーチ・エンジンから提供された値、および既知の技術に従って計算された値 （例えばＴＴＬ、チェックサム）で置換される。さらに、ＩＰＰは、修正された 入力パケットを記憶するパケット・メモリ中の特定のロケーションと関連する制 御フィールドに記憶すべき、特定の制御フィールド情報を送る。 ステップ５２５で、ＯＰＰは、パケット・メモリおよび関連する制御フィール ド情報にアクセスし、パケットをさらに選択的に修正し、パケットおよび制御情 報をＭＡＣに送る。ステップ５３０で、ＭＡＣは、パケットがスイッチング要素 から出力される際に、このパケットの特定のフィールドを選択的に修正する。 第６図は、ハードウェアで経路指定される入力パケットについてヘッダ・フィ ールドの置換を実行するプロセスの一実施形態を示している。ステップ６０５で 、入力パケットはＩＰＰで受信され、パケット・ヘッダはＩＰＰのＦＩＦＯで記 憶される。ステップ６１０でヘッダがＦＩＦＯに記憶されるので、ステップ６１ ５で、ヘッダのコピーがサーチ・エンジンに送られ、サーチ・エンジンがデータ ベースをサーチし、そのパケットが経路指定されるかどうかを決定する。次いで 、ＩＰＰは、ステップ６２０でサーチ・エンジンがパケットに関する情報を戻す のを待つ。ステップ６２５で、入力パケットがユニキャスト経路であるとサーチ ・エンジンが決定した場合には、サーチ・エンジンは、制御信号ｒｅｐｌａｃｅ ＿ＤＡ（宛先アドレス）および制御信号ｒｅｐｌａｃｅ＿ＳＡ（出所アドレス） をＩＰＰに送信し、置換ＤＡを提供し、さらに生存時間（ＴＴＬ）フィールドの オフセットを提供する。ＩＰＰは、制御信号ｒｅｐｌａｃｅ＿ＤＡに応答して、 ＤＡフィールドの値をサーチ・エンジンから受信した値で置換し、更新したＴＴ Ｌ値およびチェックサム値を計算し、対応するフィールド中の計算した値を、そ のフィールドがパケット・メモリに出力される際に置換する。ＩＰＰは、さらに ｒｅｐｌａｃｅ＿ＳＡ信号に応答して、対応する制御フィールド情報をパケット ・メモリに入力し、出所アドレスを出力ＭＡＣの出所アドレスで置換すべきであ ることを示す。ステップ６４５でそれがマルチキャスト経路であることをサーチ ・エンジンが示す場合には、サーチ・エンジンは、ステップ６５０で、ＴＴＬオ フセットを提供し、ｒｅｐｌａｃｅ＿ＳＡ信号をＩＰＰに送信し、ＩＰＰは、ス テップ６４０で、ＴＴＬ値およびチェックサム値を更新し、パケット・メモリと 関連する制御フィールドに記憶される制御フィールド情報を生成する。 ステップ６５５で、出力された修正済みのパケットおよび関連する制御フィー ルド情報は、パケット・メモリに記憶される。ステップ６６０で、ＯＰＰは、パ ケット・メモリからデータおよび制御フィールド情報を受信し、ＯＰＰは、ステ ップ６６５で、ｒｅｐｌａｃｅ＿ＳＡ制御フィールドを検出した場合には、制御 信号ｒｅｐｌａｃｅ＿ＳＡを出力ＭＡＣに対してアサートする。ステップ６７０ で、ＯＰＰは、ＣＲＣに対応するパケットの最後の４バイトを除去し、ＭＡＣ制 御ワード中のＮＯ＿ＣＲＣビットをクリアする。ステップ６８０で、ＭＡＣは、 制御信号ｒｅｐｌａｃｅ＿ＳＡを検出し、出力パケットの伝送中にパケットのバ イト７〜１２をそれ自体のＭＡＣアドレスで置換する。さらに、制御ワードの状 態に応じて、ＭＡＣは、パケットのためのＣＲＣを生成する。ステップ６６５で ｒｅｐｌａｃｅ＿ＳＡ制御フィールド情報が置換を示さない場合には、ステップ ６７５で、ＭＡＣは修正していないパケットを伝送する。 第７ａ図および第７ｂ図は、ＶＬＡＮサポートの場合のプロセスを示している 。ステップ７０５、７１０、７１５で、ＩＰＰは入力パケットを受信し、このパ ケットをバッファリングし、ヘッダをサーチ・エンジンに送る。サーチ・エンジ ンは、ステップ７２０で、タグ付けに関する情報、すなわちパケットがタグ付け されているかどうか、タグ付けの性質、およびスイッチング要素から出力される 前にどのようにしてパケットにタグ付けするかを決定し、待機中のＩＰＰにこれ を戻す。パケットがタグ付けされずに到着する、パケットが有効なタグを付けら れて到着する、パケットが無効なタグを付けられて到着するといったシナリオも 含めた、いくつかのシナリオが考えられる。無効なタグは、特定の状況では、エ ンド・ノードのＶＬＡＮグループ化ではなく、パケットの優先権情報のみを搬送 するために使用される。 ステップ７２５でパケットがタグ付きであり、ステップ７３０でパケットが無 効なタグを付けられている場合には、ステップ７３５で、制御信号がサーチ・エ ンジンからＩＰＰに送信され、インジケータｉｎｓｅｒｔ＿ｔａｇがクリアされ （新しいタグが挿入されないことを示す）、インジケータｒｅｐｌａｃｅ＿ｔａ ｇがセットされる（タグが置換されることを示す）。ステップ７３０でパケット が有効なタグを付けられており、ステップ７４０でＶＬＡＮの経路指定がサポー トされる場合には、ステップ７４５で、インジケータｉｎｓｅｒｔ＿ｔａｇがク リアされ、インジケータｒｅｐｌａｃｅ＿ｔａｇがセットされ、サーチ・エンジ ンによって決定されたＶＬＡＮの経路指定を表す新しいＶＬＡＮタグがＩＰＰに 与えられる。ステップ７４０で、ＶＬＡＮ経路指定がサポートされない場合には 、ステツプ７５０で、ｉｎｓｅｒｔ＿ｔａｇがクリアされ、ｒｅｐｌａｃｅ＿ｔ ａｇもクリアされる（タグが挿入も置換もされないことを示す）ことを示す信号 がＩＰＰに送信される。 ステップ７２５に戻って、パケットがタグ付けされずに到着した場合には、ス テップ７５５で、インジケータｉｎｓｅｒｔ＿ｔａｇがセットされ、インジケー タｒｅｐｌａｃｅ＿ｔａｇがクリアされることを示す信号がＩＰＰに発行される 。このプロセスの流れをたどると、パケットがタグ付けされていないシナリオお よびパケットが無効なタグを付けられているシナリオでは、ステップ７６０で、 サーチ・エンジンから提供されるタグがデータベース中で決められているタグで あるかどうかを決定する。データベース中で決められているものである場合には 、このタグはステップ７６５でＩＰＰに提供される。このタグがデータベース中 で決められているものでない場合には、ステップ７７０でデフォルト・タグが提 供される。デフォルト・タグはプログラマブルな値であり、代表的な値は現在の 標準で指定された値に従う。 ＩＰＰは、サーチ・エンジンから選択的に提供されるｉｎｓｅｒｔ＿ｔａｇ、 ｒｅｐｌａｃｅ＿ｔａｇ、およびＶＬＡＮｔａｇの値の状態に応答して、パケッ ト・ヘッダを選択的に修正し、制御フィールド情報を生成する。修正されたパケ ットおよび関連する制御フィールド情報は、その後パケット・メモリおよび関連 する制御フィールドにそれぞれ記憶される。ステップ７７２で、インジケータｉ ｎｓｅｒｔ＿ｔａｇがセットされていた場合には、ステップ７７４で、「ｏｒｉ ｇ＿ｔａｇおよびｍｏｄ＿ｔａｇをともにクリアする」という制御フィールド情 報が生成される。ｏｒｉｇ＿ｔａｇは、パケットがタグ付きで到着したことを示 す。ｍｏｄ＿ｔａｇは、パケットがタグ付きで到着したが、このタグが修正され ていることを示す。さらに、ステップ７７４で、好ましくはパケット・メモリに 記憶するためにパケットを出力する際に、サーチ・エンジンから提供されたタグ がＩＰＰによってヘッダ中の適切な位置に挿入される。 ステップ７７２に戻って、インジケータｉｎｓｅｒｔ＿ｔａｇがセットされず 、ステップ７７６でインジケータｒｅｐｌａｃｅ＿ｔａｇがセットされる場合に は、ステップ７７８で、ＩＰＰがヘッダ中のタグをサーチ・エンジンから提供さ れたタグで置換し、ステップ７８０で、「ｏｒｉｇ＿ｔａｇをセットし、ｍｏｄ ＿ｔａｇをクリアする」という制御フィールド情報を生成する。ステップ７７６ で、インジケータｒｅｐｌａｃｅ＿ｔａｇがセットされない場合には、ＩＰＰは 、次のステップ７８０で、「ｏｒｉｇ＿ｔａｇをセットし、ｍｏｄ＿ｔａｇをク リアする」という制御フィールド情報を生成する。 この実施形態では、ネットワーク・スイッチのＣＰＵはスイッチング要素を介 してパケットを伝達することができる。パケットがこのポートを介して到着した 場合には、そのパケットには、その状態に関わらずタグ付けすることができない 。したがって、インジケータｄｏｎｔ＿ｔａｇが制御フィールド情報としてパケ ットに与えられる。ステップ７８２に戻って、パケットがホスト伝送プロセス（ ｈｏｓｔ ｔｒａｎｓｍｉｔ ｐｒｏｃｅｓｓ）（ＨＴＰ）を介して到着した場 合には、ｄｏｎｔ＿ｔａｇはＣＰＵから与えられたパケット制御情報と等しくな るようにセットされ、そうでない場合にはステップ７８６でｄｏｎｔ＿ｔａｇは クリアされる。 ステップ７９０で、パケットはパケット・メモリに記憶され、制御フィールド 情報は関連する制御フィールドに記憶される。ステップ７９２で、ＯＰＰはパケ ットおよび制御フィールド情報を取り出し、ステップ７９４で制御フィールド情 報を復号する。ＯＰＰは、パケット・メモリから取り出した３つのインジケータ 、ｏｒｉｇ＿ｔａｇ、ｍｏｄ＿ｔａｇ、およびｄｏｎｔ＿ｔａｇ、ならびに第４ のインジケータｔａｇ＿ｅｎａｂｌｅを復号する。ｔａｇ＿ｅｎａｂｌｅは、出 力されるパケットを受信することになるデバイスがＶＬＡＮ経路指定をサポート しないことを示す内部変数である。この変数は、ネットワーク管理機構によって 、その基礎をなすネットワーク・トポロジに基づいて決定される。例えば、受信 側ノードがＶＬＡＮ経路指定をサポートしない場合には、ｔａｇ＿ｅｎａｂｌｅ ビットはクリアされる。復号プロセスの結果は、ＯＰＰがタグを除去するかどう か、およびＭＡＣがＣＲＣを生成するかどうかを示す。ＯＰＰは次の表に従って 復号を行う。 したがって、ステップ７９６で、タグが除去されることになる場合には、ＯＰ Ｐはステップ７９８で、好ましくはタグがＭＡＣに転送される際にこのタグを取 り除く。ステップ８００で、ＣＲＣが生成されない場合には、ＯＰＰは、ステッ プ８０２で、ＣＲＣが生成されないことを示す信号を送信し（例えばｎｏ＿ＣＲ Ｃをセットする）、ＭＡＣはパケットを受信したままで伝送する。ＣＲＣが生成 されない場合には、ステップ８０６で、最後の４バイトがＯＰＰによってパケッ トから取り除かれ、ステップ８０８でＣＲＣを生成するための信号がＭＡＣに送 信され（ｎｏ＿ＣＲＣをクリアする）、ステップ８１０で、ＭＡＣはパケットを 伝送し、ＣＲＣを生成してパケットの末端に添付する。 フィールド置換のプロセスについて述べた。その他の変形形態も企図される。 例えば、このスイッチが複数のスイッチング要素からなり、スイッチング要素間 でパケットを転送することができる。スイッチング要素間でパケットが転送され るときには、特定のフィールドが選択的に修正される。 好ましい実施形態に関連して本発明について述べた。前述の説明に照らしてみ れば、多数の代替形態、修正形態、変形形態、および使用法は当業者には明らか であろう。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユング，ルイーズ アメリカ合衆国・94070・カリフォルニア 州・サン カルロス・ロジャーズ アベニ ュウ・110 (72)発明者 ヘンデル，エアリエル アメリカ合衆国・95014・カリフォルニア 州・クパーチノ・ニューキャッスル ドラ イブ・7537

Claims (1)

1. 【特許請求の範囲】 １．パケット・スイッチにおけるヘッダ・フィールドを選択的に置換する装置で あって、 ヘッダ、データ、およびサイクル冗長符号（ＣＲＣ）を含む入力パケットを受 信するために結合された、入力パケットを一時記憶するように構成されたバッフ ァを含む入力ポート・プロセス（ＩＰＰ）と、 パケットと経路に関する情報を記憶するように構成されたデータベースと、 ヘッダを受信するために結合され、データベースをサーチして入力パケットの タイプに関する情報を決定するように構成された、ＩＰＰとデータベースの間に 結合されたサーチ・エンジンと を含み、前記ＩＰＰがさらに、入力パケットをバッファから出力し、サーチ・ エンジンから提供された情報に応答してヘッダ中の少なくとも１つのフィールド を選択的に置換し、修正された入力パケットをスイッチから出力する前にさらに 修正することを示す制御フィールド情報を選択的に出力するように構成された装 置であり、 選択的に修正された入力パケットおよび制御フィールド情報を受信するように 構成され、少なくとも１つの制御信号を選択的に生成して、修正された入力パケ ットをスイッチから出力する前にさらに修正すべきであることを通知し、この選 択的に修正された入力パケットを出力するように構成された出力ポート・プロセ ス（ＯＰＰ）と、 少なくとも１つの制御信号および選択的に修正された入力パケットを受信する ために結合され、選択的に修正された入力パケットに対応するパケットをスイッ チから出力するように構成され、少なくとも１つの制御信号に応答して、少なく とも１つのヘッダ・フィールドおよびＣＲＣを、出力パケットを媒体上に伝送す る前に選択的に修正するようにさらに構成された出力インタフェースと を含む装置。 ２．前記タイプが、入力パケットが経路指定されるかどうかを示す指示を含み、 入力パケットが経路指定される場合には、前記サーチ・エンジンが、入力パケッ トが経路指定されること、およびその経路の宛先アドレス（ＤＡ）をＩＰＰに通 知するように構成される請求項１に記載の装置。 ３．サーチ・エンジンが入力パケットが経路指定されることをＩＰＰに通知した 場合に、前記ＩＰＰが、ヘッダのＤＡフィールドをサーチ・エンジンから提供さ れたＤＡで置換するように構成される請求項２に記載の装置。 ４．前記制御フィールド情報が、修正された入力パケットを出力する前にヘッダ の出所アドレス・フィールドが置換されることを示すための、ＩＰＰによってセ ットされたフィールドを含み、前記フィールドが、入力パケットが経路指定され るときにセットされる請求項２に記載の装置。 ５．少なくとも１つの制御信号が、ＣＲＣの生成および出所アドレスの置換を選 択的に示すための制御信号を含む請求項２に記載の装置。 ６．出力インタフェースが、出所アドレスの置換を示す少なくとも１つの制御信 号の受信に応答してヘッダの出所アドレス・フィールドに出力インタフェースの アドレスを挿入し、ＣＲＣの再生を示す少なくとも１つの制御信号に応答してＣ ＲＣを生成するように構成される請求項５に記載の装置。 ７．ヘッダが生存時間（ＴＴＬ）フィールドを含み、前記ＩＰＰが、出力する前 にＴＴＬフィールド中の値を１だけ減分するようにさらに構成される請求項１に 記載の装置。 ８．ヘッダがチェックサム・フィールドを含み、前記ＩＰＰが、出力する前にチ ェックサム・フィールド中の値を更新するようにさらに構成される請求項１に記 載の装置。 ９．パケットがユニキャスト・パケットであるときに宛先アドレスが置換される 請求項２に記載の装置。 １０．出力インタフェースがＣＲＣを生成する場合に、ＯＰＰが、修正された入 力パケットを出力インタフェースに伝送する間にＣＲＣを除去するようにさらに 構成される請求項５に記載の装置。 １１．出力インタフェースがＭＡＣである請求項１に記載の装置。 １２．少なくとも１つの制御信号が信号ｒｅｐｌａｃｅ＿ｓａを含む請求項１１ に記載の装置。 １３．少なくとも１つの制御信号が、ＯＰＰからＭＡＣに伝送される制御ワード 中のＮＯ＿ＣＲＣビットの状態を含む請求項１１に記載の装置。 １４．スイッチが仮想ローカル・エリア・ネットワーク（ＶＬＡＮ）をサポート し、前記タイプが、入力パケットがタグ付けされていないか、有効なタグでタグ 付けされているか、または無効なタグでタグ付けされているかを示す指示を含む 装置であって、 入力パケットがタグ付けされておらず、入力パケットが決められているＶＬＡ Ｎに属するとサーチ・エンジンが決定した場合に、前記サーチ・エンジンが、決 められているＶＬＡＮのＶＬＡＮタグ、およびそのＶＬＡＮタグがヘッダのＶＬ ＡＮタグ・フィールドに挿入されることを示す少なくとも１つのインジケータを ＩＰＰに通知するように構成され、 入力パケットが無効なタグでタグ付けされており、入力パケットが決められて いるＶＬＡＮに属するとサーチ・エンジンが決定した場合に、前記サーチ・エン ジンが、決められているＶＬＡＮのＶＬＡＮタグ、およびそのＶＬＡＮタグが置 換されることを示す少なくとも１つのインジケータをＩＰＰに通知するように構 成され、 入力パケットが有効なタグでタグ付けされており、入力パケットを異なるＶＬ ＡＮに経路指定すべきであるとサーチ・エンジンが決定した場合に、前記サーチ ・エンジンが、その異なるＶＬＡＮのＶＬＡＮタグ、およびそのＶＬＡＮタグが 置換されることを示す少なくとも１つのインジケータをＩＰＰに通知するように 構成され、 その他の場合には、サーチ・エンジンが、ＶＬＡＮタグの挿入も置換も示さな い少なくとも１つのインジケータをＩＰＰに通知するように構成される請求項１ に記載の装置。 １５．ＩＰＰが、 ＶＬＡＮタグが挿入される場合に、サーチ・エンジンから提供されたＶＬＡＮ タグを挿入し、第１の状態の制御フィールド情報を生成し、 ＶＬＡＮタグが置換される場合に、入力パケットのヘッダ中のＶＬＡＮタグを サーチ・エンジンから提供されたＶＬＡＮタグで置換し、第２の状態の制御フィ ールド情報を生成し、 その他の場合に、第３の状態の制御フィールド情報を生成する ように構成される請求項14に記載の装置。 １６．前記ＯＰＰが、制御フィールド情報の状態に基づいて、修正された入力パ ケット中のＶＬＡＮタグ・フィールドを選択的に取り除くようにさらに構成され る請求項１５に記載の装置。 １７．前記ＯＰＰが、制御フィールド情報の状態に基づいて、ＣＲＣを再生する ために制御信号を選択的に生成するように構成される請求項１５に記載の装置。 １８．出力インタフェースが、ＣＲＣの再生を示す少なくとも１つの制御信号に 応答してＣＲＣを生成するように構成される請求項１７に記載の装置。 １９．ＩＰＰから受信した選択的に修正された入力パケットを記憶するように構 成されたパケット・メモリをさらに含み、前記パケット・メモリが制御フィール ド情報を記憶するようにさらに構成され、前記ＯＰＰが、パケット・メモリに結 合され、選択的に修正された入力パケットおよび制御フィールド情報をパケット ・メモリから受信するように構成される請求項１に記載の装置。 ２０．ネットワーク・スイッチ・デバイス中でヘッダ・フィールドの置換を選択 的に実行する方法であって、 入力ポート・プロセス（ＩＰＰ）が入力パケットをバッファリングするステッ プと、 サーチ・エンジンがデータベースをサーチして入力パケットのタイプを決定し 、この入力パケットのタイプをＩＰＰに通知するステップと、 前記ＩＰＰがサーチ・エンジンから提供された情報に応答してヘッダ中の少な くとも１つのフィールドを選択的に置換し、修正された入力パケットをスイッチ から出力する前にさらに修正することを示す制御フィールド情報を選択的に出力 するステップと、 出力ポート・プロセス（ＯＰＰ）が、修正された入力パケットおよび対応する 制御フィールド情報を読み取り、前記ＯＰＰが、修正された入力パケットがスイ ッチから出力される前にさらに修正されることを通知し、この選択的に修正され た入力パケットを出力するために、少なくとも１つの制御信号を出力インタフェ ースに対して選択的に生成するステップと、 前記出力インタフェースが、ＯＰＰから受信した少なくとも１つの制御信号に 応答して選択的にさらに修正された、修正された入力パケットを出力するステッ プと を含む方法。 ２１．修正された入力パケットおよび制御フィールド情報をパケット・メモリに 記憶するステップをさらに含み、前記ＯＰＰがさらに、修正された入力パケット および制御フィールド情報をパケット・メモリから読み取る請求項２０に記載の 方法。 ２２．前記タイプが入力パケットが経路指定されるかどうかを示す指示を含み、 入力パケットが経路指定される場合に、前記サーチ・エンジンが、その入力パケ ットが経路指定されること、およびその経路の宛先アドレス（ＤＡ）をＩＰＰに 通知する請求項２０に記載の方法。 ２３．ＩＰＰが選択的に置換するステップが、ヘッダのＤＡフィールドを、入力 パケットが経路指定される場合にサーチ・エンジンから提供されるＤＡで置換す るステップを含む請求項２２に記載の方法。 ２４．前記制御フィールド情報が、修正された入力パケットを出力する前にヘッ ダの出所アドレス・フィールドが置換されることを示すための、ＩＰＰによって セットされたフィールド（ｒｅｐｌａｃｅ＿ＳＡ）を含み、前記ｒｅｐｌａｃｅ ＿ＳＡが、入力パケットが経路指定されるときにセットされる請求項22に記載の 方法。 ２５．少なくとも１つの制御信号を生成するステップが、ＣＲＣの生成および出 所アドレスの置換を選択的に示すための制御信号を生成するステップを含む請求 項２２に記載の方法。 ２６．出力するステップが、 出所アドレスの置換を示す少なくとも１つの制御信号の受信に応答して、ヘッ ダの出所アドレス・フィールドに出力インタフェースのアドレスを挿入するステ ップと、 ＣＲＣの再生を示す少なくとも１つの制御信号に応答してＣＲＣを生成するス テップと を含む請求項２５に記載の方法。 ２７．スイッチが仮想ローカル・エリア・ネットワーク（ＶＬＡＮ）をサポート し、前記タイプが、入力パケットがタグ付けされていないか、有効なタグでタグ 付けされているか、または無効なタグでタグ付けされているかを示す指示を含む 方法であって、 入力パケットがタグ付けされておらず、入力パケットが決められているＶＬＡ Ｎに属するとサーチ・エンジンが決定した場合に、前記サーチ・エンジンが、決 められているＶＬＡＮのＶＬＡＮタグをＩＰＰに通知し、さらにそのＶＬＡＮタ グがヘッダのＶＬＡＮタグ・フィールドに挿入されることを示す少なくとも１つ のインジケータを発行し、 入力パケットが無効なタグでタグ付けされており、入力パケットが決められて いるＶＬＡＮに属するとサーチ・エンジンが決定した場合に、前記サーチ・エン ジンが、決められているＶＬＡＮのＶＬＡＮタグをＩＰＰに通知し、さらにその ＶＬＡＮタグが置換されることを示す少なくとも１つのインジケータを発行し、 入力パケットが有効なタグでタグ付けされており、入力パケットを異なるＶＬ ＡＮに経路指定すべきであるとサーチ・エンジンが決定した場合に、前記サーチ ・エンジンが、その異なるＶＬＡＮのＶＬＡＮタグをＩＰＰに通知し、そのＶＬ ＡＮタグが置換されることを示す少なくとも１つのインジケータ発行し、 その他の場合には、サーチ・エンジンが、ＶＬＡＮタグの挿入も置換も示さな い少なくとも１つのインジケータをＩＰＰに通知する請求項２０に記載の方法。 ２８．ＶＬＡＮタグが挿入される場合に、前記ＩＰＰが選択的に置換する前記ス テップが、サーチ・エンジンから提供されたＶＬＡＮタグを挿入するステップを 含み、制御フィールド情報を選択的に出力する前記ステップが、第１の状態の制 御フィールド情報を生成するステップを含み、 ＶＬＡＮタグが置換される場合に、前記ＩＰＰが選択的に置換する前記ステッ プが、入力パケットのヘッダ中のＶＬＡＮタグをサーチ・エンジンから提供され たＶＬＡＮタグで置換するステップを含み、制御フィールド情報を選択的に出力 する前記ステップが、第２の状態の制御フィールド情報を生成するステップを含 み、 その他の場合には、制御フィールド情報を選択的に出力する前記ステップが、 第３の状態の制御フィールド情報を生成するステップを含む請求項２７に記載の 方法。 ２９．修正された入力パケット中のＶＬＡＮタグ・フィールドを、制御フィール ド情報の状態に基づいて前記ＯＰＰが選択的に取り除くステップをさらに含む請 求項２８に記載の方法。 ３０．少なくとも１つの制御信号を選択的に生成するステップが、制御フィール ド情報の状態に基づいて制御信号がＣＲＣを再生することを含む請求項２８に記 載の方法。 ３１．出力インタフェースが、ＣＲＣの再生を示す少なくとも１つの制御信号に 応答してＣＲＣを生成することによって、修正された入力パケットをさらに選択 的に修正する請求項３０に記載の方法。 ３２．パケット・スイッチにおいて、選択的にヘッダのフィールドを置換する装 置であって、 ヘッダ、データ、およびサイクル冗長符号（ＣＲＣ）を含む入力パケットのヘ ッダ情報を受信するために結合されたスイッチング要素を含み、前記スイッチン グ要素が入力パケットのタイプに関する情報を決定するように構成され、 スイッチング要素によって決定された情報が、ヘッダが変更されないことを示 す場合には、入力パケットは修正されずにスイッチから出力され、それにより終 端間のエラー頑強性が保持され、 スイッチング要素によって決定された情報が、ヘッダの少なくとも一部分が変 更されることを示す場合には、入力パケットのヘッダが更新され、ＣＲＣが除去 されて、スイッチから出力される更新されたパケットに基づいて再生される装置 。 ３３．前記スイッチング要素が、 パケットに関する情報を記憶するように構成されたデータベースと、 入力パケットのヘッダ情報を受信するために結合された、データベースに結合 されたサーチ・エンジンであって、データベースをサーチして入力パケットのタ イプに関する情報を決定するように構成され、ヘッダの少なくとも一部分が変更 されるかどうかを決定するサーチ・エンジンと を含む請求項３２に記載の装置。 ３４．スイッチング要素が、スイッチから出力されるパケットをその後に受信す るノードに関する情報を受信する論理をさらに含み、前記論理が、ヘッダの少な くとも一部分が変更されるかどうかを決定する請求項３２に記載の装置。