JP2002353237A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2002353237A
JP2002353237A JP2001154748A JP2001154748A JP2002353237A JP 2002353237 A JP2002353237 A JP 2002353237A JP 2001154748 A JP2001154748 A JP 2001154748A JP 2001154748 A JP2001154748 A JP 2001154748A JP 2002353237 A JP2002353237 A JP 2002353237A
Authority
JP
Japan
Prior art keywords
forming
conductive layer
semiconductor film
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001154748A
Other languages
Japanese (ja)
Other versions
JP5072147B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Takuya Matsuo
拓哉 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001154748A priority Critical patent/JP5072147B2/en
Publication of JP2002353237A publication Critical patent/JP2002353237A/en
Application granted granted Critical
Publication of JP5072147B2 publication Critical patent/JP5072147B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve operation characteristics and reliability of a semiconductor device, to reduce the number of processes and a manufacturing cost, and to increase a yield, in the semiconductor device as typified by an active matrix type liquid crystal display device using thin film transistors(TFT). SOLUTION: In order to recover crystallinity of a semiconductor film after a doping process, activate impurity elements, and reduce contact resistances after the formation of a wiring, a laser beam is irradiated from the backside of the substrate after the formation of a wiring. Since two processes of a heat treatment after a doping process and a heat treatment after the formation of a wiring can be substituted by a process for irradiating the substrate by a laser beam from the backside of the substrate, it is possible to reduce the number of processes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタ
(以下、TFTと言う)で構成された回路を有する半導
体装置の作製方法に関する。例えば、液晶表示装置に代
表される電気光学装置、及び電気光学装置を部品として
搭載した電気機器の構成に関する。なお、本明細書中に
おいて半導体装置とは、半導体特性を利用することで機
能し得る装置全般を指し、上記電気光学装置及び電気機
器もその範疇にあるとする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a circuit composed of thin film transistors (hereinafter, referred to as TFTs). For example, the present invention relates to an electro-optical device represented by a liquid crystal display device and a configuration of an electric device including the electro-optical device as a component. Note that in this specification, a semiconductor device generally means a device that can function by utilizing semiconductor characteristics, and the above-described electro-optical device and electric device are also included in the category.

【0002】[0002]

【従来の技術】近年、絶縁性基板上に半導体薄膜を形成
した半導体装置、例えば薄膜トランジスタ(TFT)等
の半導体素子を用いた半導体装置を作製する技術が急速
に発達している。その理由は、液晶表示装置(代表的に
は、アクティブマトリクス型液晶表示装置)の需要が高
まってきたことによる。
2. Description of the Related Art In recent years, a technique for manufacturing a semiconductor device in which a semiconductor thin film is formed on an insulating substrate, for example, a semiconductor device using a semiconductor element such as a thin film transistor (TFT) has been rapidly developed. The reason is that the demand for liquid crystal display devices (typically, active matrix liquid crystal display devices) has increased.

【0003】また、半導体装置の製造工程において公知
の方法(熱アニール法、レーザアニール法、ラピッドサ
ーマルアニール法(RTA法)等)により行われる熱処
理は必須の工程となっている。特にドーピング処理後
や、配線形成後には欠かすことが出来ない。
In the manufacturing process of a semiconductor device, a heat treatment performed by a known method (thermal annealing, laser annealing, rapid thermal annealing (RTA), etc.) is an essential step. In particular, it is indispensable after a doping process or after a wiring is formed.

【0004】なぜなら、ドーピング処理において、半導
体膜へ打ち込まれるイオンのエネルギーは、半導体膜を
形成する元素の結合エネルギーと比較して非常に大き
い。そのため、前記半導体膜へ打ち込まれるイオンは前
記半導体膜を形成する元素を格子点から弾き飛ばして結
晶に欠陥を生じさせる。したがって、ドーピング処理後
は前記欠陥の回復を行ない、また同時に打ち込んだ不純
物元素を活性化させるために熱処理を行なう。また、不
純物元素を活性化させることは、不純物元素が添加され
た領域を低抵抗領域にして低濃度ドレイン(LDD:Li
ghtly Doped Drain)領域、ソース領域およびドレイン
領域として機能させるために重要なプロセスである。
[0004] In the doping process, the energy of ions implanted into the semiconductor film is much higher than the binding energy of elements forming the semiconductor film. For this reason, ions implanted into the semiconductor film repel elements forming the semiconductor film from lattice points, causing defects in the crystal. Therefore, after the doping process, the defect is recovered, and at the same time, a heat treatment is performed to activate the implanted impurity element. Activating the impurity element can be achieved by changing the region to which the impurity element is added to a low-resistance region and using a low-concentration drain (LDD: Li
ghtly Doped Drain) is an important process to function as a region, source region and drain region.

【0005】また、配線の形成後に行なわれる熱処理
は、半導体膜と配線との接触部におけるショットキバリ
アを低減してオーミックコンタクトを形成し、コンタク
ト抵抗を低減するために特に重要な工程となっている。
前記半導体膜と前記配線とがオーミックコンタクトとな
ることで、デバイス動作時に配線と半導体膜との接触部
での電圧降下や電力損失が無視できるため、高性能の半
導体装置を作製することが出来る。また、この工程にお
ける熱処理はほとんどの場合、熱アニール法により行わ
れる。
The heat treatment performed after the formation of the wiring is a particularly important step for reducing the Schottky barrier at the contact portion between the semiconductor film and the wiring to form an ohmic contact and to reduce the contact resistance. .
When the semiconductor film and the wiring form an ohmic contact, a voltage drop and a power loss at a contact portion between the wiring and the semiconductor film during device operation can be ignored, so that a high-performance semiconductor device can be manufactured. In addition, the heat treatment in this step is almost always performed by a thermal annealing method.

【0006】[0006]

【本発明が解決しようとする課題】しかしながら、半導
体装置の高性能化が進むにつれ、ゲート電極がメタル化
するなど、比較的耐熱温度の低い層の形成が増えてきて
いる。特に、前述のドーピング処理後および配線形成後
の熱処理はゲート電極や配線形成後に行われるため、低
温でしかも短時間で処理することが望まれる。
However, as the performance of the semiconductor device has been improved, the formation of a layer having a relatively low heat-resistant temperature, such as the metalization of the gate electrode, has been increasing. In particular, since the heat treatment after the above-described doping process and after the formation of the wiring is performed after the formation of the gate electrode and the wiring, it is desired to perform the processing at a low temperature in a short time.

【0007】また、工程数を少しでも減少させること
は、製造コストの低下および製造歩留まりを向上させる
ためには非常に重要になっている。
Further, it is very important to reduce the number of steps as much as possible in order to reduce the manufacturing cost and improve the manufacturing yield.

【0008】本発明はこのような問題点を解決するため
の技術であり、TFTを用いて作製するアクティブマト
リクス型の液晶表示装置に代表される半導体装置におい
て、該半導体装置の動作特性および信頼性を向上させる
と共に、工程数を削減して製造コストの低減および歩留
まりの向上を実現することを目的としている。
The present invention is a technique for solving such a problem. In a semiconductor device typified by an active matrix type liquid crystal display device manufactured using a TFT, the operation characteristics and reliability of the semiconductor device are considered. It is an object of the present invention to reduce the number of steps and reduce the manufacturing cost and improve the yield.

【0009】[0009]

【課題を解決するための手段】本発明は、ドーピング処
理後の半導体膜の結晶性の回復、不純物元素の活性化お
よび配線形成後のコンタクト抵抗の低減を行なうため
に、配線形成後に基板の裏面側(本明細書中では、半導
体膜が形成されている面と反対側の面と定義する。)か
らレーザ光を照射することを特徴とする。ここで、基板
の裏面側からレーザ光を照射するのは、基板の表面側
(本明細書中では、半導体膜が形成されている面と定義
する。)からでは配線がレーザ光を遮り、配線と半導体
膜との接触部が加熱されないからである。また、層間絶
縁膜の材料によっては、耐熱性の低いものもあり、レー
ザ光が前記層間絶縁膜に直接照射されることを防ぐため
である。
SUMMARY OF THE INVENTION The present invention provides a method for recovering crystallinity of a semiconductor film after doping, activating an impurity element, and reducing contact resistance after forming a wiring. The semiconductor device is characterized in that laser light is emitted from a side (in this specification, a surface opposite to a surface on which a semiconductor film is formed). Here, the reason for irradiating the laser light from the back surface side of the substrate is that the wiring blocks the laser light from the front surface side of the substrate (defined as a surface on which the semiconductor film is formed in this specification), This is because the contact portion between the semiconductor film and the semiconductor film is not heated. Further, depending on the material of the interlayer insulating film, some of the materials have low heat resistance, which is for preventing laser light from being directly irradiated to the interlayer insulating film.

【0010】本発明において、配線と半導体膜との接触
部が加熱されることが必須となる。そのため、前記半導
体膜を加熱することが可能で、かつ、半導体膜を透過し
て配線と半導体膜との接触部にレーザ光が達する波長の
レーザ光を用いる。これにより、従来行われていたドー
ピング処理後の熱処理と、配線形成後の熱処理という2
つの工程を、配線形成後に基板の裏面側からレーザ光を
照射するという1つの工程で行なうことが可能となり、
従来より工程数を削減することができる。
In the present invention, it is essential that a contact portion between the wiring and the semiconductor film is heated. Therefore, laser light having a wavelength capable of heating the semiconductor film and reaching the contact portion between the wiring and the semiconductor film through the semiconductor film is used. As a result, the conventional heat treatment after the doping treatment and the heat treatment after the wiring formation are performed.
Two steps can be performed in one step of irradiating laser light from the back side of the substrate after forming the wiring,
The number of steps can be reduced as compared with the related art.

【0011】もちろん、レーザ光が前記接触部に達しな
くても、該レーザ光が半導体膜を加熱した熱により、該
半導体膜の結晶性の回復および不純物元素の活性化を行
なうことは可能であるし、同時に、該半導体膜と配線と
の接触部も加熱されるので、コンタクト抵抗を低減する
ことも可能である。
Of course, even if the laser light does not reach the contact portion, it is possible to recover the crystallinity of the semiconductor film and activate the impurity element by the heat of the laser light heating the semiconductor film. At the same time, the contact portion between the semiconductor film and the wiring is also heated, so that the contact resistance can be reduced.

【0012】さらに、レーザ光を照射する際、基板を5
00度程度まで加熱しても良い。こうすることで、レー
ザ光の照射をより少ないエネルギー密度で行なうことが
可能となる。これにより、照射面におけるレーザ光の面
積を拡大し、工程のスループットを向上させることが可
能となる。
Further, when irradiating a laser beam, the substrate is
It may be heated to about 00 degrees. This makes it possible to perform laser light irradiation with a lower energy density. Thereby, the area of the laser beam on the irradiation surface can be increased, and the throughput of the process can be improved.

【0013】本発明の作製方法は、基板の表面上に形成
されている半導体膜上に第1の絶縁膜を形成し、前記半
導体膜上に第1の絶縁膜を介して第1の導電層を形成
し、前記半導体膜に選択的に不純物元素を導入して、前
記第1の導電層と重なるチャネル形成領域と、不純物領
域からなるソース領域およびドレイン領域とを形成し、
前記半導体膜および前記第1の絶縁膜および前記第1の
導電層を覆って第2の絶縁膜を形成し、前記第1の絶縁
膜および前記第2の絶縁膜、または前記第2の絶縁膜に
部分的にエッチングを行なって、前記ソース領域および
前記ドレイン領域の一部を露呈させ、前記ソース領域ま
たは前記ドレイン領域の一部と接触する第2の導電層を
形成し、前記基板の裏面側から前記半導体膜にレーザ光
を照射することを特徴とする。
According to a manufacturing method of the present invention, a first insulating film is formed on a semiconductor film formed on a surface of a substrate, and a first conductive layer is formed on the semiconductor film via the first insulating film. And selectively introducing an impurity element into the semiconductor film to form a channel formation region overlapping with the first conductive layer, and a source region and a drain region including an impurity region.
Forming a second insulating film covering the semiconductor film, the first insulating film, and the first conductive layer, the first insulating film and the second insulating film, or the second insulating film; Partially exposing a portion of the source region and the drain region to form a second conductive layer in contact with the source region or a portion of the drain region; And irradiating the semiconductor film with laser light.

【0014】また、本発明の他の作製方法は、基板の表
面上に半導体膜を形成し、熱処理により前記半導体膜を
結晶化させ、結晶化した前記半導体膜上に第1の絶縁膜
を形成し、前記半導体膜上に第1の絶縁膜を介して第1
の導電層を形成し、前記半導体膜に選択的に不純物元素
を導入して、前記第1の導電層と重なるチャネル形成領
域と、不純物領域からなるソース領域およびドレイン領
域とを形成し、前記半導体膜および前記第1の絶縁膜お
よび前記第1の導電層を覆って第2の絶縁膜を形成し、
前記第1の絶縁膜および前記第2の絶縁膜、または前記
第2の絶縁膜に部分的にエッチングを行なって、前記ソ
ース領域および前記ドレイン領域の一部を露呈させ、前
記ソース領域または前記ドレイン領域の一部と接触する
第2の導電層を形成し、前記基板の裏面側から前記半導
体膜にレーザ光を照射することを特徴とする。
Another method of the present invention is to form a semiconductor film on a surface of a substrate, crystallize the semiconductor film by heat treatment, and form a first insulating film on the crystallized semiconductor film. And a first insulating film is formed on the semiconductor film via a first insulating film.
Forming a channel forming region overlapping with the first conductive layer, and forming a source region and a drain region formed of an impurity region by selectively introducing an impurity element into the semiconductor film; Forming a second insulating film covering the film, the first insulating film, and the first conductive layer;
The first insulating film and the second insulating film or the second insulating film is partially etched to expose a part of the source region and the drain region, and the source region or the drain A second conductive layer which is in contact with part of the region is formed, and the semiconductor film is irradiated with laser light from the back surface side of the substrate.

【0015】また、本発明の他の作製方法は、基板の表
面上に半導体膜を形成し、前記半導体膜に金属元素を導
入し、熱処理により前記半導体膜を結晶化させ、結晶化
した前記半導体膜上に第1の絶縁膜を形成し、前記半導
体膜上に第1の絶縁膜を介して第1の導電層を形成し、
前記半導体膜に選択的に不純物元素を導入して、前記第
1の導電層と重なるチャネル形成領域と、不純物領域か
らなるソース領域およびドレイン領域とを形成し、前記
半導体膜および前記第1の絶縁膜および前記第1の導電
層を覆って第2の絶縁膜を形成し、前記第1の絶縁膜お
よび前記第2の絶縁膜、または前記第2の絶縁膜に部分
的にエッチングを行なって、前記ソース領域および前記
ドレイン領域の一部を露呈させ、前記ソース領域または
前記ドレイン領域の一部と接触する第2の導電層を形成
し、前記基板の裏面側から前記半導体膜にレーザ光を照
射することを特徴とする。
Further, in another manufacturing method of the present invention, a semiconductor film is formed on a surface of a substrate, a metal element is introduced into the semiconductor film, and the semiconductor film is crystallized by a heat treatment. Forming a first insulating film on the film, forming a first conductive layer on the semiconductor film via the first insulating film,
An impurity element is selectively introduced into the semiconductor film to form a channel formation region overlapping with the first conductive layer, and a source region and a drain region including the impurity region. Forming a second insulating film covering the film and the first conductive layer, and partially etching the first insulating film and the second insulating film or the second insulating film; Exposing a part of the source region and the drain region, forming a second conductive layer in contact with the source region or a part of the drain region, and irradiating the semiconductor film with laser light from the back surface side of the substrate It is characterized by doing.

【0016】上記各作製工程において、前記不純物元素
は、n型を付与する不純物元素、またはp型を付与する
不純物元素である。また、n型を付与する不純物元素お
よびp型を付与する不純物元素としてもよい。
In each of the above manufacturing steps, the impurity element is an impurity element imparting n-type or an impurity element imparting p-type. Further, an impurity element imparting n-type and an impurity element imparting p-type may be used.

【0017】また、上記各作製工程において、前記レー
ザ光の一部は、前記基板および前記半導体膜を透過する
ことが望ましい。図2および図3に波長に対する透過率
を示す。図2(A)は1737ガラス基板(厚さ0.7
mm)の波長に対する透過率であり、図2(B)は合成
石英ガラス基板(厚さ1.1mm)の波長に対する透過
率であり、図3(A)は1737ガラス基板上に形成さ
れた非晶質珪素膜(膜厚55nm)の表面側からレーザ
光を照射したときの波長に対する透過率であり、図3
(B)は1737ガラス基板上に形成された結晶質珪素
膜(膜厚55nm)の表面側からレーザ光を照射したと
きの波長に対する透過率である。図2および図3より、
前記レーザ光の波長は350nm(好ましくは400n
m)以上であることが望ましい。
In each of the above manufacturing steps, it is preferable that a part of the laser light is transmitted through the substrate and the semiconductor film. 2 and 3 show transmittance with respect to wavelength. FIG. 2A shows a 1737 glass substrate (thickness 0.7).
FIG. 2B shows the transmittance with respect to the wavelength of the synthetic quartz glass substrate (thickness: 1.1 mm), and FIG. 3A shows the transmittance with respect to the wavelength formed on the 1737 glass substrate. FIG. 3 shows the transmittance with respect to the wavelength when laser light was irradiated from the surface side of the crystalline silicon film (thickness: 55 nm).
(B) shows the transmittance with respect to the wavelength when laser light is irradiated from the surface side of the crystalline silicon film (thickness: 55 nm) formed on the 1737 glass substrate. From FIGS. 2 and 3,
The wavelength of the laser light is 350 nm (preferably 400 n
m) or more.

【0018】さらに、レーザ光を照射する際、基板を5
00度程度まで加熱しても良い。こうすることで、レー
ザ光の照射をより少ないエネルギー密度で行なうことが
可能となる。これにより、照射面におけるレーザ光の面
積を拡大し、工程のスループットを向上させることが可
能となる。
Further, when irradiating a laser beam, the substrate
It may be heated to about 00 degrees. This makes it possible to perform laser light irradiation with a lower energy density. Thereby, the area of the laser beam on the irradiation surface can be increased, and the throughput of the process can be improved.

【0019】本発明で用いるレーザ光として、例えば、
YAGレーザ、YVO4レーザ、YLFレーザ、YAl
3レーザ、ガラスレーザ等を公知の方法により第2高
調波に変調して用いることが出来る。また、ルビーレー
ザ、Ti:サファイアレーザ等も用いることができる。
特に、パルスエネルギーで優位なYAGレーザが好まし
い。
As the laser beam used in the present invention, for example,
YAG laser, YVO 4 laser, YLF laser, YAl
An O 3 laser, a glass laser, or the like can be used after being modulated to a second harmonic by a known method. Also, a ruby laser, a Ti: sapphire laser, or the like can be used.
In particular, a YAG laser which is superior in pulse energy is preferable.

【0020】また、YAGレーザで良く用いられるQス
イッチ法(Q変調スイッチ方式)を用いても良い。これ
はレーザ共振器のQ値を十分低くしておいた状態から、
急激にQ値を高めてやることにより非常にエネルギー値
が高く急峻なパルスレーザーを出力する方法である。こ
れは公知の技術である。
Further, a Q switching method (Q modulation switching method) often used in a YAG laser may be used. This is from the state where the Q value of the laser resonator is sufficiently low,
This is a method of outputting a steep pulse laser having a very high energy value by rapidly increasing the Q value. This is a known technique.

【0021】また、レーザ光は光学系により線状に成形
して照射することが望ましい。線状ビームを用いると、
前後左右の走査が必要なスポット状のレーザ光を用いた
場合とは異なり、線状ビームの長軸方向に直角な方向だ
けの走査(あるいはレーザ光の照射位置を照射面に対し
相対的な移動)で照射面全体にレーザ照射を行なうこと
が出来るため、量産性が高いためである。なお、レーザ
光を線状に成形するとは、被処理体にレーザ光が照射さ
れた際の照射面における形状が線状になるようにレーザ
光を成形しておくことを意味する。即ち、レーザ光の断
面形状を線状に成形することを意味する。また、ここで
いう「線状」は、厳密な意味で「線」を意味しているの
ではなく、アスペクト比の大きい長方形(もしくは長楕
円形)を意味する。例えば、アスペクト比が10以上
(好ましくは100〜10000)のもの指す。
It is desirable that the laser beam is formed into a linear shape by an optical system and irradiated. With a linear beam,
Unlike the case of using spot-shaped laser light that requires front-back, left-right scanning, scanning in a direction perpendicular to the long axis direction of the linear beam (or moving the laser beam irradiation position relative to the irradiation surface) ), Laser irradiation can be performed on the entire irradiation surface, and mass productivity is high. Note that shaping the laser light into a linear shape means that the laser light is shaped so that the shape of the irradiation surface when the object is irradiated with the laser light becomes linear. That is, it means that the cross-sectional shape of the laser beam is formed into a linear shape. The term “linear” as used herein does not mean “line” in a strict sense, but means a rectangle (or a long ellipse) having a large aspect ratio. For example, it refers to one having an aspect ratio of 10 or more (preferably 100 to 10,000).

【0022】また、上記各作製工程において、前記半導
体膜の材料に限定はないが、好ましくは珪素または珪素
ゲルマニウム(SiGe)合金などの化合物半導体膜を
適用しても良い。
In each of the above manufacturing steps, the material of the semiconductor film is not limited, but a compound semiconductor film such as silicon or a silicon germanium (SiGe) alloy may be preferably used.

【0023】また、上記作製工程において、前記金属元
素は、Fe、Co、Ni、Ru、Rh、Pd、Os、I
r、Pt、Cu、Ag、Au、Sn、Sbから選ばれた
一種または複数の元素である。
In the above-mentioned manufacturing process, the metal element is Fe, Co, Ni, Ru, Rh, Pd, Os, I
One or more elements selected from r, Pt, Cu, Ag, Au, Sn, and Sb.

【0024】以上のような本発明を適用することによ
り、工程数を削減し、また、半導体装置の性能を大幅に
向上させうる。例えば、TFTを例に挙げると、不純物
元素の活性化が十分に行なわれることで、不純物元素が
添加された領域を低抵抗領域にしてLDD領域、ソース
領域およびドレイン領域として機能させることを可能と
する。コンタクト抵抗を低減することで、TFTの動作
速度を向上させる。特に移動度の向上を可能とする。
By applying the present invention as described above, the number of steps can be reduced and the performance of a semiconductor device can be greatly improved. For example, taking a TFT as an example, by sufficiently activating an impurity element, a region to which the impurity element is added can be made a low-resistance region to function as an LDD region, a source region, and a drain region. I do. The operation speed of the TFT is improved by reducing the contact resistance. In particular, the mobility can be improved.

【0025】[0025]

【発明の実施の形態】本発明の実施形態について図1を
用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG.

【0026】まず、基板11上に下地絶縁膜12を形成
する。基板11としては、レーザ光に対し透光性を有す
るガラス基板や合成石英ガラス基板を用いる。また、下
地絶縁膜12としては、酸化珪素膜、窒化珪素膜または
酸化窒化珪素膜などの絶縁膜を形成する。ここでは下地
絶縁膜12として単層構造を用いた例を示したが、前記
絶縁膜の2層以上積層させた構造を用いても良い。な
お、下地絶縁膜を形成しなくてもよい。
First, a base insulating film 12 is formed on a substrate 11. As the substrate 11, a glass substrate or a synthetic quartz glass substrate having a property of transmitting laser light is used. In addition, as the base insulating film 12, an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed. Although an example in which a single-layer structure is used as the base insulating film 12 is shown here, a structure in which two or more insulating films are stacked may be used. Note that the base insulating film need not be formed.

【0027】次いで、下地絶縁膜12上に半導体膜を形
成する。半導体膜は非晶質構造を有する半導体膜を公知
の手段(スパッタ法、LPCVD法、プラズマCVD法
等)により、25〜100nm(好ましくは30〜60
nm)の厚さで形成する。半導体膜の材料に限定はない
が、好ましくは珪素または珪素ゲルマニウム(SiG
e)合金などで形成すると良い。そして、公知の結晶化
処理(レーザ結晶化法、熱結晶化法、またはニッケルな
どの触媒を用いた熱結晶化法等)を行なって結晶質半導
体膜を形成したのち、パターニングを行なって、半導体
層13、14を形成する。ここで、半導体層13はnチ
ャネル型TFTを、半導体層14はpチャネル型TFT
を作製するものとする。
Next, a semiconductor film is formed on the base insulating film 12. The semiconductor film has an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, etc.) in a range of 25 to 100 nm (preferably 30 to 60 nm).
(nm). The material of the semiconductor film is not limited, but is preferably silicon or silicon germanium (SiG
e) It is good to form with an alloy etc. Then, after performing a known crystallization process (eg, a laser crystallization method, a thermal crystallization method, or a thermal crystallization method using a catalyst such as nickel) to form a crystalline semiconductor film, patterning is performed. The layers 13 and 14 are formed. Here, the semiconductor layer 13 is an n-channel TFT, and the semiconductor layer 14 is a p-channel TFT
Shall be manufactured.

【0028】半導体層13、14を覆うゲート絶縁膜1
5を形成する。ゲート絶縁膜15はプラズマCVD法、
スパッタ法等を用い、厚さを40〜150nmとして珪
素を含む絶縁膜で形成する。
Gate insulating film 1 covering semiconductor layers 13 and 14
5 is formed. The gate insulating film 15 is formed by a plasma CVD method,
The insulating film containing silicon is formed to a thickness of 40 to 150 nm by a sputtering method or the like.

【0029】次いで、図1(A)に示すように、ゲート
絶縁膜15上に膜厚100〜500nmの導電膜16を
形成する。導電膜としては、Ta、W、Ti、Mo、C
u、Cr、Nd、Alから選ばれた元素、または前記元
素を主成分とする合金材料若しくは化合物材料で形成し
てもよいし、リン等の不純物元素をドーピングした結晶
質珪素膜に代表される半導体膜を用いてもよい。また、
AgPdCu合金を用いてもよい。また、可視光に対し
て透明な酸化物導電膜(代表的にはITO膜)を用いて
もよい。
Next, as shown in FIG. 1A, a conductive film 16 having a thickness of 100 to 500 nm is formed on the gate insulating film 15. Ta, W, Ti, Mo, C
It may be formed of an element selected from u, Cr, Nd, and Al, or an alloy material or a compound material containing the above element as a main component, and is represented by a crystalline silicon film doped with an impurity element such as phosphorus. A semiconductor film may be used. Also,
AgPdCu alloy may be used. Further, an oxide conductive film (typically, an ITO film) transparent to visible light may be used.

【0030】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク(図示せず)を形成し、電極及び配
線を形成するためのエッチング処理を行なって、導電層
17、18を形成する。
Next, a resist mask (not shown) is formed by photolithography, and an etching process for forming electrodes and wirings is performed to form conductive layers 17 and 18.

【0031】次いで、導電層17、18をマスクとして
用い、ゲート絶縁膜15を選択的に除去して絶縁層1
9、20を形成する。(図1(B))もちろん、ゲート
絶縁膜15を選択的に除去しなくてもよい。
Next, using the conductive layers 17 and 18 as a mask, the gate insulating film 15 is selectively removed to remove the insulating layer 1.
9 and 20 are formed. (FIG. 1B) Of course, the gate insulating film 15 need not be selectively removed.

【0032】そして、第1および第2のドーピング処理
を行ない、半導体層に不純物元素を添加する。(図1
(B))ドーピング処理はイオンドープ法、若しくはイ
オン注入法で行なえば良い。イオンドープ法の条件はド
ーズ量を1×1013〜5×10 15/cm2とし、加速電
圧を5〜100keVとして行う。この場合、導電層1
7、18が不純物元素に対するマスクとなり、自己整合
的に不純物領域21、22が形成される。まず、n型を
付与する不純物元素を添加して、続いて、p型を付与す
る不純物元素を添加して不純物領域26、27を形成す
る。ただし、図1(B)および図1(C)に示すよう
に、n型を付与する不純物元素を添加するときには、p
チャネル型TFTを形成する半導体層はレジストからな
るマスク23で覆い、p型を付与する不純物元素を添加
するときには、nチャネル型TFTを形成する半導体層
はレジストからなるマスク25で覆う。
Then, the first and second doping processes
Is performed to add an impurity element to the semiconductor layer. (Figure 1
(B) The doping treatment is an ion doping method or an ion doping method.
What is necessary is just to carry out by an ON injection method. The conditions of the ion doping method are
Dose of 1 × 1013~ 5 × 10 15/ CmTwoAnd the accelerating power
The pressure is set at 5 to 100 keV. In this case, the conductive layer 1
7 and 18 are masks for impurity elements, and are self-aligned
As a result, impurity regions 21 and 22 are formed. First, the n-type
The impurity element to be added is added, and then the p-type is added.
To form impurity regions 26 and 27.
You. However, as shown in FIGS. 1B and 1C,
When an impurity element imparting n-type is added to
The semiconductor layer forming the channel type TFT is made of resist.
Covering with a mask 23 and adding an impurity element imparting p-type
Semiconductor layer for forming an n-channel TFT
Is covered with a mask 25 made of resist.

【0033】次いで、層間絶縁膜28を形成する。この
層間絶縁膜28としては、無機絶縁膜材料または有機絶
縁物材料により形成する。また、表面が平坦化する膜を
用いて形成してもよい。もちろん、層間絶縁膜28は単
層ではなく積層構造としてよい。
Next, an interlayer insulating film 28 is formed. This interlayer insulating film 28 is formed of an inorganic insulating material or an organic insulating material. Alternatively, the insulating film may be formed using a film whose surface is flattened. Of course, the interlayer insulating film 28 may have a laminated structure instead of a single layer.

【0034】そして、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行な
い、半導体層を水素化する工程を行なうことが望まし
い。この工程は熱的に励起された水素により半導体層に
ある1016〜1018/cm3のダングリングボンドを終端す
る工程である。水素化の他の手段として、プラズマ水素
化(プラズマにより励起された水素を用いる)を行って
も良い。いずれにしても、半導体層104〜108中の
欠陥密度を1016/cm3以下とすることが望ましく、その
ために半導体層が含む全原子数の0.01〜0.1%程
度の水素を付与すれば良い。もちろん、層間絶縁膜を形
成する前に行なってもよい。
It is preferable to perform a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to hydrogenate the semiconductor layer. This step is to terminate dangling bonds of 10 16 to 10 18 / cm 3 in the semiconductor layer by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In any case, it is desirable that the defect density in the semiconductor layers 104 to 108 be 10 16 / cm 3 or less. For this purpose, about 0.01 to 0.1% of hydrogen of the total number of atoms contained in the semiconductor layers is applied. Just do it. Of course, it may be performed before forming the interlayer insulating film.

【0035】そして、各不純物領域とそれぞれ電気的に
接続する配線29を形成する。配線としては、Ta、
W、Ti、Mo、Cu、Cr、Nd、Alから選ばれた
元素、または前記元素を主成分とする合金材料若しくは
化合物材料で形成してもよいし、リン等の不純物元素を
ドーピングした結晶質珪素膜に代表される半導体膜を用
いてもよい。また、AgPdCu合金を用いてもよい。
また、可視光に対して透明な酸化物導電膜(代表的には
ITO膜)を用いてもよい。ここでは配線29として単
層構造を用いた例を示したが、2層以上積層させた構造
を用いても良い。
Then, a wiring 29 electrically connected to each impurity region is formed. As the wiring, Ta,
It may be formed of an element selected from W, Ti, Mo, Cu, Cr, Nd, and Al, or an alloy material or a compound material containing the above element as a main component, or may be crystalline doped with an impurity element such as phosphorus. A semiconductor film typified by a silicon film may be used. Further, an AgPdCu alloy may be used.
Further, an oxide conductive film (typically, an ITO film) transparent to visible light may be used. Here, an example in which a single-layer structure is used as the wiring 29 is described, but a structure in which two or more layers are stacked may be used.

【0036】図1(F)は基板の裏面側からレーザ光を
照射して、半導体層の結晶性の回復、不純物元素の活性
化およびコンタクト抵抗の低減を行なう工程を説明する
図である。基板の裏面側からレーザ光を照射するには、
例えば、基板を載せるステージを透光性を有するガラス
や合成石英を材料とするものにすればよい。また、レー
ザ光の波長は、基板および半導体膜を適度に透過する波
長であることが望ましく、図2および図3から350n
m(好ましくは400nm)以上であることが望まし
い。例えば、YAGレーザ、YVO4レーザ、YLFレ
ーザ、YAlO3レーザ、ガラスレーザ等の第2高調波
や、ルビーレーザ、Ti:サファイアレーザ等を用いる
ことが出来る。特に、パルスエネルギーで優位なYAG
レーザが好ましい。また、レーザ光の照射は真空中、大
気中、窒素雰囲気中などで行なうことが出来る。さら
に、レーザ光を照射する際、基板を500度程度まで加
熱しても良い。こうすることで、レーザ光の照射をより
少ないエネルギー密度で行なうことが可能となる。これ
により、照射面におけるレーザ光の面積を拡大し、工程
のスループットを向上させることが可能となる。
FIG. 1F is a view for explaining a step of irradiating a laser beam from the back side of the substrate to recover the crystallinity of the semiconductor layer, activate the impurity element, and reduce the contact resistance. To irradiate laser light from the back side of the substrate,
For example, the stage on which the substrate is mounted may be made of a light-transmitting glass or synthetic quartz. Also, the wavelength of the laser beam is desirably a wavelength that appropriately transmits the substrate and the semiconductor film.
m (preferably 400 nm) or more. For example, YAG laser, YVO 4 laser, YLF laser, YAlO 3 laser, or the second harmonic of the glass laser, ruby laser, Ti: can be used sapphire laser or the like. Especially, YAG which is superior in pulse energy
Lasers are preferred. Irradiation with laser light can be performed in a vacuum, in the air, in a nitrogen atmosphere, or the like. Further, the substrate may be heated to about 500 degrees when the laser light is applied. This makes it possible to perform laser light irradiation with a lower energy density. Thereby, the area of the laser beam on the irradiation surface can be increased, and the throughput of the process can be improved.

【0037】前述のいずれかのレーザ発振器を用い、ま
た、いずれかの雰囲気中で、レーザ光を照射するが、用
いる基板や、下地絶縁膜および半導体膜の種類や膜厚、
電極や配線の材料等によって最適な照射条件は異なるの
で、実施者が適宜決定すればよい。
A laser beam is irradiated using any one of the above-described laser oscillators and in any one of the above-mentioned atmospheres.
The optimum irradiation conditions vary depending on the materials of the electrodes and wirings, etc., so that the practitioner may appropriately determine them.

【0038】本発明のレーザ光の照射方法により、半導
体膜の結晶性の回復、不純物元素の活性化およびコンタ
クト抵抗の低減が十分に行なわれる。そして、このよう
にして作製されたTFTの電気的特性は向上し、該TF
Tを用いて作製された半導体装置の特性をも向上させる
ことが出来る。
According to the laser light irradiation method of the present invention, the recovery of the crystallinity of the semiconductor film, the activation of the impurity element, and the reduction of the contact resistance are sufficiently performed. The electrical characteristics of the TFT thus manufactured are improved,
The characteristics of a semiconductor device manufactured using T can also be improved.

【0039】以上の構成でなる本発明について、以下に
示す実施例にてさらに詳細な説明を行なうこととする。
The present invention having the above configuration will be described in more detail with reference to the following embodiments.

【0040】[0040]

【実施例】[実施例1]本発明の実施例について図1を
用いて説明する。
[Embodiment 1] An embodiment of the present invention will be described with reference to FIG.

【0041】まず、基板11上に下地絶縁膜12を形成
する。基板11としては、レーザ光に対し透光性を有す
るガラス基板や合成石英ガラス基板を用いる。また、下
地絶縁膜12としては、酸化珪素膜、窒化珪素膜または
酸化窒化珪素膜などの絶縁膜を形成する。ここでは下地
絶縁膜12として単層構造を用いた例を示したが、前記
絶縁膜の2層以上積層させた構造を用いても良い。な
お、下地絶縁膜を形成しなくてもよい。本実施例では、
合成石英ガラス基板上にCVD法により膜厚150nm
の酸化珪素膜を形成する。
First, a base insulating film 12 is formed on a substrate 11. As the substrate 11, a glass substrate or a synthetic quartz glass substrate having a property of transmitting laser light is used. In addition, as the base insulating film 12, an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed. Although an example in which a single-layer structure is used as the base insulating film 12 is shown here, a structure in which two or more insulating films are stacked may be used. Note that the base insulating film need not be formed. In this embodiment,
150 nm film thickness on synthetic quartz glass substrate by CVD method
Is formed.

【0042】次いで、下地絶縁膜12上に半導体膜を形
成する。半導体膜は非晶質構造を有する半導体膜を公知
の手段(スパッタ法、LPCVD法、プラズマCVD法
等)により、25〜100nm(好ましくは30〜60
nm)の厚さで形成する。半導体膜の材料に限定はない
が、好ましくは珪素または珪素ゲルマニウム(SiG
e)合金などで形成すると良い。そして、公知の結晶化
処理(レーザ結晶化法、熱結晶化法、またはニッケルな
どの触媒を用いた熱結晶化法等)を行なって結晶質半導
体膜を形成したのち、パターニングを行なって、半導体
層13、14を形成する。ここで、半導体層13はnチ
ャネル型TFTを、半導体層14はpチャネル型TFT
を作製するものとする。本実施例では、CVD法により
膜厚55nmの非晶質珪素膜を形成した後、XeClエ
キシマレーザを用いて前記非晶質珪素膜を結晶化させ、
パターニングにより半導体層13、14を形成する。
Next, a semiconductor film is formed on the base insulating film 12. The semiconductor film has an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, etc.) in a range of 25 to 100 nm (preferably 30 to 60 nm).
(nm). The material of the semiconductor film is not limited, but is preferably silicon or silicon germanium (SiG
e) It is good to form with an alloy etc. Then, after performing a known crystallization process (eg, a laser crystallization method, a thermal crystallization method, or a thermal crystallization method using a catalyst such as nickel) to form a crystalline semiconductor film, patterning is performed. The layers 13 and 14 are formed. Here, the semiconductor layer 13 is an n-channel TFT, and the semiconductor layer 14 is a p-channel TFT
Shall be manufactured. In this embodiment, after an amorphous silicon film having a thickness of 55 nm is formed by a CVD method, the amorphous silicon film is crystallized using a XeCl excimer laser.
Semiconductor layers 13 and 14 are formed by patterning.

【0043】半導体層13、14を覆うゲート絶縁膜1
5を形成する。ゲート絶縁膜15はプラズマCVD法、
スパッタ法等を用い、厚さを40〜150nmとして珪
素を含む絶縁膜で形成する。本実施例では、CVD法に
より膜厚100nmの酸化珪素膜を形成する。
Gate insulating film 1 covering semiconductor layers 13 and 14
5 is formed. The gate insulating film 15 is formed by a plasma CVD method,
The insulating film containing silicon is formed to a thickness of 40 to 150 nm by a sputtering method or the like. In this embodiment, a silicon oxide film having a thickness of 100 nm is formed by a CVD method.

【0044】次いで、図1(A)に示すように、ゲート
絶縁膜15上に膜厚100〜500nmの導電膜16を
形成する。導電膜としては、Ta、W、Ti、Mo、C
u、Cr、Nd、Alから選ばれた元素、または前記元
素を主成分とする合金材料若しくは化合物材料で形成し
てもよいし、リン等の不純物元素をドーピングした結晶
質珪素膜に代表される半導体膜を用いてもよい。また、
AgPdCu合金を用いてもよい。また、可視光に対し
て透明な酸化物導電膜(代表的にはITO膜)を用いて
もよい。本実施例では、スパッタ法により、膜厚400
nmのTaを形成する。
Next, as shown in FIG. 1A, a conductive film 16 having a thickness of 100 to 500 nm is formed on the gate insulating film 15. Ta, W, Ti, Mo, C
It may be formed of an element selected from u, Cr, Nd, and Al, or an alloy material or a compound material containing the above element as a main component, and is represented by a crystalline silicon film doped with an impurity element such as phosphorus. A semiconductor film may be used. Also,
AgPdCu alloy may be used. Further, an oxide conductive film (typically, an ITO film) transparent to visible light may be used. In this embodiment, a film thickness of 400
nm of Ta is formed.

【0045】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク(図示せず)を形成し、電極及び配
線を形成するためのエッチング処理を行なって、導電層
17、18を形成する。
Next, a mask (not shown) made of a resist is formed by photolithography, and an etching process for forming electrodes and wirings is performed to form conductive layers 17 and 18.

【0046】次いで、導電層17、18をマスクとして
用い、ゲート絶縁膜15を選択的に除去して絶縁層1
9、20を形成する。(図1(B))もちろん、ゲート
絶縁膜15を選択的に除去しなくてもよい。
Next, using the conductive layers 17 and 18 as a mask, the gate insulating film 15 is selectively removed to remove the insulating layer 1.
9 and 20 are formed. (FIG. 1B) Of course, the gate insulating film 15 need not be selectively removed.

【0047】そして、第1および第2のドーピング処理
を行ない、半導体層に不純物元素を添加する。(図1
(B))ドーピング処理はイオンドープ法、若しくはイ
オン注入法で行なえば良い。イオンドープ法の条件はド
ーズ量を1×1013〜5×10 15/cm2とし、加速電
圧を5〜100keVとして行なう。この場合、導電層
17、18が不純物元素に対するマスクとなり、自己整
合的に不純物領域21、22が形成される。まず、n型
を付与する不純物元素を添加して、続いて、p型を付与
する不純物元素を添加して不純物領域26、27を形成
する。ただし、図1(B)および図1(C)に示すよう
に、n型を付与する不純物元素を添加するときには、p
チャネル型TFTを形成する半導体層はレジストからな
るマスク23で覆い、p型を付与する不純物元素を添加
するときには、nチャネル型TFTを形成する半導体層
はレジストからなるマスク25で覆う。本実施例では、
n型を付与する不純物元素としてリンを用い、イオン注
入法にて、加速電圧を10keVとし、平均濃度2×1
20/cm3となるように導入する。また、p型を付与
する不純物元素として、ボロンを用い、加速電圧を10
keVとし、平均濃度2×1020/cm3となるように
導入する。
Then, the first and second doping processes
Is performed to add an impurity element to the semiconductor layer. (Figure 1
(B) The doping treatment is an ion doping method or an ion doping method.
What is necessary is just to carry out by an ON injection method. The conditions of the ion doping method are
Dose of 1 × 1013~ 5 × 10 15/ CmTwoAnd the accelerating power
The pressure is set at 5 to 100 keV. In this case, the conductive layer
17 and 18 serve as masks for impurity elements,
As a result, impurity regions 21 and 22 are formed. First, n-type
Is added, followed by p-type
To form impurity regions 26 and 27
I do. However, as shown in FIGS. 1B and 1C,
When an impurity element imparting n-type is added to
The semiconductor layer forming the channel type TFT is made of resist.
Covering with a mask 23 and adding an impurity element imparting p-type
Semiconductor layer for forming an n-channel TFT
Is covered with a mask 25 made of resist. In this embodiment,
Phosphorus is used as an impurity element to impart n-type
The accelerating voltage is 10 keV and the average concentration is 2 × 1
020/ CmThreeIntroduce so that. Also gives p-type
Boron is used as the impurity element to be
keV, average density 2 × 1020/ CmThreeSo that
Introduce.

【0048】次いで、層間絶縁膜28を形成する。この
層間絶縁膜28としては、無機絶縁膜材料または有機絶
縁物材料により形成する。また、表面が平坦化する膜を
用いて形成してもよい。もちろん、層間絶縁膜28は単
層ではなく積層構造としてよい。本実施例では、膜厚
1.6μmの酸化珪素膜を形成する。
Next, an interlayer insulating film 28 is formed. This interlayer insulating film 28 is formed of an inorganic insulating material or an organic insulating material. Alternatively, the insulating film may be formed using a film whose surface is flattened. Of course, the interlayer insulating film 28 may have a laminated structure instead of a single layer. In this embodiment, a silicon oxide film having a thickness of 1.6 μm is formed.

【0049】そして、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行な
い、半導体層を水素化する工程を行なうことが望まし
い。この工程は熱的に励起された水素により半導体層に
ある1016〜1018/cm3のダングリングボンドを終端す
る工程である。水素化の他の手段として、プラズマ水素
化(プラズマにより励起された水素を用いる)を行って
も良い。いずれにしても、半導体層104〜108中の
欠陥密度を1016/cm3以下とすることが望ましく、その
ために半導体層が含む全原子数の0.01〜0.1%程
度の水素を付与すれば良い。もちろん、層間絶縁膜を形
成する前に行なってもよい。
It is desirable to perform a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to hydrogenate the semiconductor layer. This step is to terminate dangling bonds of 10 16 to 10 18 / cm 3 in the semiconductor layer by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In any case, it is desirable that the defect density in the semiconductor layers 104 to 108 be 10 16 / cm 3 or less. For this purpose, about 0.01 to 0.1% of hydrogen of the total number of atoms contained in the semiconductor layers is applied. Just do it. Of course, it may be performed before forming the interlayer insulating film.

【0050】そして、各不純物領域とそれぞれ電気的に
接続する配線29を形成する。配線としては、Ta、
W、Ti、Mo、Cu、Cr、Nd、Alから選ばれた
元素、または前記元素を主成分とする合金材料若しくは
化合物材料で形成してもよいし、リン等の不純物元素を
ドーピングした結晶質珪素膜に代表される半導体膜を用
いてもよい。また、AgPdCu合金を用いてもよい。
また、可視光に対して透明な酸化物導電膜(代表的には
ITO膜)を用いてもよい。ここでは配線29として単
層構造を用いた例を示したが、2層以上積層させた構造
を用いても良い。本実施例では、膜厚50nmのTi膜
と、膜厚500nmの合金膜(AlとTiとの合金膜)
との積層膜をパターニングして形成する。
Then, a wiring 29 electrically connected to each impurity region is formed. As the wiring, Ta,
It may be formed of an element selected from W, Ti, Mo, Cu, Cr, Nd, and Al, or an alloy material or a compound material containing the above element as a main component, or may be crystalline doped with an impurity element such as phosphorus. A semiconductor film typified by a silicon film may be used. Further, an AgPdCu alloy may be used.
Further, an oxide conductive film (typically, an ITO film) transparent to visible light may be used. Here, an example in which a single-layer structure is used as the wiring 29 is described, but a structure in which two or more layers are stacked may be used. In this embodiment, a Ti film having a thickness of 50 nm and an alloy film having a thickness of 500 nm (an alloy film of Al and Ti)
Is formed by patterning the laminated film.

【0051】図1(F)は基板の裏面側からレーザ光を
照射して、半導体層の結晶性の回復、不純物元素の活性
化およびコンタクト抵抗の低減を行なう工程を説明する
図である。基板の裏面側からレーザ光を照射するには、
例えば、基板を載せるステージを透光性を有するガラス
や合成石英を材料とするものにすればよい。また、レー
ザ光の波長は、基板および半導体膜を適度に透過する波
長であることが望ましく、図2および図3から350n
m(好ましくは400nm)以上であることが望まし
い。例えば、YAGレーザ、YVO4レーザ、YLFレ
ーザ、YAlO3レーザ、ガラスレーザ等の第2高調波
や、ルビーレーザ、Ti:サファイアレーザ等を用いる
ことが出来る。特に、パルスエネルギーで優位なYAG
レーザが好ましい。また、レーザ光の照射は真空中、大
気中、窒素雰囲気中などで行なうことが出来る。さら
に、レーザ光を照射する際、基板を500度程度まで加
熱しても良い。こうすることで、レーザ光の照射をより
少ないエネルギー密度で行なうことが可能となる。これ
により、照射面におけるレーザ光の面積を拡大し、工程
のスループットを向上させることが可能となる。本実施
例では、YAGレーザを用い、非線形光学素子により第
2高調波(波長532nm)に変調して大気中にて照射
する。
FIG. 1F is a view for explaining a step of irradiating a laser beam from the back side of the substrate to recover the crystallinity of the semiconductor layer, activate the impurity element, and reduce the contact resistance. To irradiate laser light from the back side of the substrate,
For example, the stage on which the substrate is mounted may be made of a light-transmitting glass or synthetic quartz. Also, the wavelength of the laser beam is desirably a wavelength that appropriately transmits the substrate and the semiconductor film.
m (preferably 400 nm) or more. For example, YAG laser, YVO 4 laser, YLF laser, YAlO 3 laser, or the second harmonic of the glass laser, ruby laser, Ti: can be used sapphire laser or the like. Especially, YAG which is superior in pulse energy
Lasers are preferred. Irradiation with laser light can be performed in a vacuum, in the air, in a nitrogen atmosphere, or the like. Further, the substrate may be heated to about 500 degrees when the laser light is applied. This makes it possible to perform laser light irradiation with a lower energy density. Thereby, the area of the laser beam on the irradiation surface can be increased, and the throughput of the process can be improved. In this embodiment, a YAG laser is used, and the second harmonic (wavelength 532 nm) is modulated by a nonlinear optical element and irradiated in the atmosphere.

【0052】本発明により、半導体膜の結晶性の回復、
不純物元素の活性化およびコンタクト抵抗の低減が十分
に行なわれる。そして、このようにして作製されたTF
Tの電気的特性は向上し、該TFTを用いて作製された
半導体装置の特性をも向上させることが出来る。
According to the present invention, the recovery of the crystallinity of the semiconductor film,
Activation of the impurity element and reduction of the contact resistance are sufficiently performed. And the TF thus produced
The electrical characteristics of T are improved, and the characteristics of a semiconductor device manufactured using the TFT can also be improved.

【0053】[実施例2]本実施例では、実施例1とは
異なる構造のTFTを作製する方法について説明する。
ただし、ここではnチャネル型TFTを作製する方法に
ついてのみ説明する。
[Embodiment 2] In this embodiment, a method for manufacturing a TFT having a structure different from that of Embodiment 1 will be described.
However, only a method for manufacturing an n-channel TFT will be described here.

【0054】実施例1にしたがって、図4(A)の状態
を形成する。また、本実施例では導電層をWで形成す
る。
According to the first embodiment, the state shown in FIG. In this embodiment, the conductive layer is formed of W.

【0055】続いてエッチングを行なって端部にテーパ
ーを有するゲート電極31を形成する。フォトリソグラ
フィ法を用いてレジストからなるマスク(図示せず)を
形成し、電極及び配線を形成するためのエッチング処理
を行なう。本実施例ではエッチング処理として、ICP
(Inductively Coupled Plasma:誘導結合型プラズマ)
エッチング法を用い、エッチング用ガスにCF4とCl2
とO2とを用い、それぞれのガス流量比を25/25/
10(sccm)とし、1Paの圧力でコイル型の電極
に500WのRF(13.56MHz)電力を投入してプラズマ
を生成してエッチングを行なった。ここでは、松下電器
産業(株)製のICPを用いたドライエッチング装置
(Model E645−□ICP)を用いた。基板側(試
料ステージ)にも150WのRF(13.56MHz)電力を投
入し、実質的に負の自己バイアス電圧を印加する。この
エッチング処理によりW膜をエッチングして導電層の端
部をテーパー形状とする。なお、ゲート絶縁膜上に残渣
を残すことなくエッチングするためには、10〜20%
程度の割合でエッチング時間を増加させると良い。上記
エッチング処理では、レジストからなるマスクの形状を
適したものとすることにより、基板側に印加するバイア
ス電圧の効果により導電層の端部がテーパー形状とな
る。このテーパー部の角度は15〜45°となる。32
はゲート絶縁膜であり、導電層31で覆われない領域は
20〜50nm程度エッチングされ薄くなった領域が形
成される。
Subsequently, etching is performed to form a gate electrode 31 having a tapered end. A mask (not shown) made of a resist is formed by using a photolithography method, and an etching process for forming an electrode and a wiring is performed. In this embodiment, ICP is used as the etching process.
(Inductively Coupled Plasma)
Using an etching method, CF 4 and Cl 2 are used as etching gases.
And O 2 , and the respective gas flow ratios are 25/25 /
10 (sccm), 500 W RF (13.56 MHz) power was applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching. Here, a dry etching apparatus (Model E645- □ ICP) using ICP manufactured by Matsushita Electric Industrial Co., Ltd. was used. A 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. This etching process etches the W film to make the end of the conductive layer tapered. Note that in order to perform etching without leaving a residue on the gate insulating film, 10 to 20%
It is preferable to increase the etching time at a ratio of about. In the above etching treatment, the end of the conductive layer becomes tapered due to the effect of the bias voltage applied to the substrate side by making the shape of the resist mask appropriate. The angle of the tapered portion is 15 to 45 °. 32
Denotes a gate insulating film, and a region which is not covered with the conductive layer 31 is etched to a thickness of about 20 to 50 nm to form a thinned region.

【0056】そして、ドーピング処理を行なって、不純
物元素の導入を行なう。ドーピング処理は、イオンドー
プ法やイオン注入法などにより、n型を付与する不純物
元素またはp型を付与する不純物元素を導入する。n型
を付与する不純物元素およびp型を付与する不純物元素
を導入してもよい。加えて、水素を添加してもよい。ド
ーピング処理により、不純物元素が高濃度に導入された
領域33、ゲート電極の端部のテーパーにより低濃度に
導入された領域34および不純物元素が導入されない領
域(チャネル形成領域)35が形成される。本実施例で
は、n型を付与する不純物元素としてリンを用いる。リ
ンの注入条件は、水素で希釈された5%のPH3を用
い、加速電圧10keV、ドーズ量1.5×1015/cm2
とする。注入に要する時間は約8分であり、結晶質半導
体膜には平均濃度で2×1020/cm3のリンを注入するこ
とができる。
Then, a doping process is performed to introduce an impurity element. In the doping treatment, an impurity element imparting n-type or an impurity element imparting p-type is introduced by an ion doping method, an ion implantation method, or the like. An impurity element imparting n-type and an impurity element imparting p-type may be introduced. In addition, hydrogen may be added. By the doping process, a region 33 where the impurity element is introduced at a high concentration, a region 34 where the impurity element is introduced at a low concentration due to the taper of the end of the gate electrode, and a region (channel forming region) 35 where the impurity element is not introduced are formed. In this embodiment, phosphorus is used as an impurity element imparting n-type. The phosphorus implantation conditions were 5% PH 3 diluted with hydrogen, an acceleration voltage of 10 keV, and a dose of 1.5 × 10 15 / cm 2.
And The time required for the implantation is about 8 minutes, and phosphorus having an average concentration of 2 × 10 20 / cm 3 can be implanted into the crystalline semiconductor film.

【0057】続いて、実施例1にしたがって、層間絶縁
膜36および配線37を形成した後、基板の裏面側から
レーザ光を照射して、半導体膜の結晶性の回復、不純物
元素の活性化およびコンタクト抵抗の低減を十分に行な
う。このようにして作製されたTFTの電気的特性は向
上し、該TFTを用いて作製された半導体装置の特性を
も向上させることが出来る。
Subsequently, after forming the interlayer insulating film 36 and the wiring 37 according to the first embodiment, laser light is irradiated from the back side of the substrate to recover the crystallinity of the semiconductor film, activate the impurity element, and Reduce the contact resistance sufficiently. The electrical characteristics of the TFT manufactured as described above are improved, and the characteristics of a semiconductor device manufactured using the TFT can also be improved.

【0058】[実施例3]本実施例では、実施例1また
は実施例2とは異なる構造を有するTFTの作製工程に
ついて説明する。
[Embodiment 3] In this embodiment, a manufacturing process of a TFT having a structure different from that of Embodiment 1 or Embodiment 2 will be described.

【0059】まず、基板40として透光性を有するガラ
ス基板や合成石英ガラス基板を用いる。また、下地絶縁
膜として、酸化珪素膜、窒化珪素膜または酸化窒化珪素
膜などの絶縁膜を単層または積層構造に形成してもよ
い。なお、下地絶縁膜を形成しなくてもよい。本実施例
では、基板40として合成石英ガラス基板を用いる。
First, a light-transmitting glass substrate or a synthetic quartz glass substrate is used as the substrate 40. Further, as the base insulating film, an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film may be formed in a single layer or a stacked structure. Note that the base insulating film need not be formed. In this embodiment, a synthetic quartz glass substrate is used as the substrate 40.

【0060】導電膜を形成し、エッチングを行なって所
望の形状の導電膜を形成する。導電膜の材料に特に限定
はないが、Ta、W、Ti、Mo、Al、Cu、Cr、
Ndから選ばれた元素、または前記元素を主成分とする
合金材料若しくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした結晶質珪素膜に代
表される半導体膜を用いてもよい。また、AgPdCu
合金を用いてもよい。もちろん、導電膜は単層ではな
く、積層としてもよい。本実施例では、膜厚400nm
のW膜からなる導電膜306を形成する。W膜は、Wの
ターゲットを用いたスパッタ法で形成する。その他に6
フッ化タングステン(WF6)を用いる熱CVD法で形
成することもできる。そして、パターニングを行なっ
て、導電層41を形成する。
A conductive film is formed, and etching is performed to form a conductive film having a desired shape. Although there is no particular limitation on the material of the conductive film, Ta, W, Ti, Mo, Al, Cu, Cr,
It may be formed of an element selected from Nd, or an alloy material or a compound material containing the element as a main component. Also,
A semiconductor film typified by a crystalline silicon film doped with an impurity element such as phosphorus may be used. AgPdCu
An alloy may be used. Needless to say, the conductive film is not limited to a single layer but may be a stacked layer. In this embodiment, the film thickness is 400 nm.
Of the W film is formed. The W film is formed by a sputtering method using a W target. Other 6
It can also be formed by a thermal CVD method using tungsten fluoride (WF 6 ). Then, the conductive layer 41 is formed by patterning.

【0061】そして、絶縁膜42は公知の手段(スパッ
タ法、LPCVD法、プラズマCVD法等)により、酸
化珪素膜や窒化酸化珪素膜(SiOxNy)などの珪素
を含む絶縁膜を用いれば良い。もちろん絶縁膜は単層で
なく、積層としてもよい。本実施例では、プラズマCV
D法により膜厚150nmの酸化珪素膜を形成する。
As the insulating film 42, an insulating film containing silicon such as a silicon oxide film or a silicon nitride oxide film (SiOxNy) may be used by a known means (sputtering method, LPCVD method, plasma CVD method, or the like). Of course, the insulating film is not limited to a single layer but may be a stacked layer. In this embodiment, the plasma CV
A 150 nm-thick silicon oxide film is formed by Method D.

【0062】続いて、非晶質構造を有する半導体膜43
を公知の手段(スパッタ法、LPCVD法、プラズマC
VD法等)により、25〜80nm(好ましくは30〜
60nm)の厚さで形成する。半導体膜の材料に限定は
ないが、好ましくは珪素または珪素ゲルマニウム(Si
Ge)合金などで形成するとよい。本実施例では、プラ
ズマCVD法により、膜厚50nmの非晶質珪素膜を形
成する。そして公知の結晶化法(レーザ結晶化法、RT
Aやファーネスアニール炉を用いた熱結晶化法、結晶化
を助長する金属元素を用いた熱結晶化法等)を行なって
前記半導体膜を結晶化させる。本実施例では、酢酸ニッ
ケル水溶液(重量換算濃度5ppm、体積5ml)を前
記非晶質珪素膜表面にスピンコート法(溶液塗布法)に
て塗布し、550℃の窒素雰囲気中に4時間曝す。結晶
化を助長するための金属元素はニッケルのほかにも、F
e、Co、Ru、Rh、Pd、Os、Ir、Pt、C
u、Ag、Au、Sn、Sbがあり、これらから選ばれ
た一種または複数の金属元素を用いることができる。ま
た、金属元素の添加方法は、スピンコート法以外にも、
プラズマ処理法や蒸着法、イオン注入法、スパッタ法に
より金属元素を添加する方法もある。なお、結晶化のた
めの加熱時間や温度は半導体膜や添加する金属元素によ
るので、実施者が適宜決定すれば良い。
Subsequently, the semiconductor film 43 having an amorphous structure
Using known means (sputtering, LPCVD, plasma C
VD method, etc.) to 25 to 80 nm (preferably 30 to 80 nm)
60 nm). The material of the semiconductor film is not limited, but is preferably silicon or silicon germanium (Si
Ge) may be formed of an alloy or the like. In this embodiment, an amorphous silicon film having a thickness of 50 nm is formed by a plasma CVD method. Then, a known crystallization method (laser crystallization method, RT
A or a thermal crystallization method using a furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or the like) is performed to crystallize the semiconductor film. In this embodiment, an aqueous nickel acetate solution (concentration in terms of weight: 5 ppm, volume: 5 ml) is applied to the surface of the amorphous silicon film by a spin coating method (solution coating method), and is exposed to a nitrogen atmosphere at 550 ° C. for 4 hours. The metal element for promoting crystallization is not only nickel but also F
e, Co, Ru, Rh, Pd, Os, Ir, Pt, C
There are u, Ag, Au, Sn, and Sb, and one or more metal elements selected from these can be used. In addition, the addition method of the metal element other than the spin coating method,
There is also a method of adding a metal element by a plasma treatment method, an evaporation method, an ion implantation method, or a sputtering method. Note that the heating time and temperature for crystallization depend on the semiconductor film and the added metal element, and may be determined as appropriate by an operator.

【0063】続いて、マスク44を形成して、ドーピン
グ処理を行ない、半導体膜に選択的に不純物元素を導入
する。ドーピング処理は、イオンドープ法やイオン注入
法などにより、希ガス元素から選ばれた一種または複数
種の元素と、n型を付与する不純物元素またはp型を付
与する不純物元素を導入する。加えて、水素を添加して
もよい。本実施例では、n型を付与する不純物元素とし
てリンを用いた。リンの注入条件は、水素で希釈された
5%のPH3を用い、加速電圧80keV、ドーズ量
1.5×1015/cm2とする。
Subsequently, a mask 44 is formed, a doping process is performed, and an impurity element is selectively introduced into the semiconductor film. In the doping treatment, one or more elements selected from rare gas elements and an impurity element imparting n-type or an impurity element imparting p-type are introduced by an ion doping method or an ion implantation method. In addition, hydrogen may be added. In this embodiment, phosphorus is used as an impurity element for imparting n-type. The phosphorus is implanted under the conditions of 5% PH 3 diluted with hydrogen, an acceleration voltage of 80 keV, and a dose of 1.5 × 10 15 / cm 2 .

【0064】本実施例のように、半導体膜を結晶化させ
るために金属元素を用いた場合は、熱処理を行なって、
前記金属元素のゲッタリングを行なうことが望ましい。
前記熱処理により、チャネル形成領域から不純物元素が
添加された領域へ金属元素が移動し、チャネル形成領域
を高抵抗領域とすることができる。
When a metal element is used to crystallize a semiconductor film as in this embodiment, heat treatment is performed.
It is desirable to perform gettering of the metal element.
By the heat treatment, the metal element moves from the channel formation region to the region to which the impurity element is added, so that the channel formation region can be a high-resistance region.

【0065】そして、マスクを除去し、また、活性領域
となる半導体層を形成した後、実施例1にしたがって、
層間絶縁膜48および配線49を形成する。続いて、基
板の裏面側からレーザ光を照射して、半導体膜の結晶性
の回復、不純物元素の活性化およびコンタクト抵抗の低
減を行なう。裏面側からレーザ光が照射されることで、
ゲート電極41が加熱され、その熱によってさらに半導
体層を加熱するため、効率がよい。このようにして作製
されたTFTの電気的特性は向上し、該TFTを用いて
作製された半導体装置の特性をも向上させることが出来
る。
Then, after removing the mask and forming a semiconductor layer to be an active region, according to the first embodiment,
An interlayer insulating film 48 and a wiring 49 are formed. Subsequently, laser light is irradiated from the back surface side of the substrate to recover the crystallinity of the semiconductor film, activate the impurity element, and reduce the contact resistance. By irradiating laser light from the back side,
Since the gate electrode 41 is heated and the semiconductor layer is further heated by the heat, the efficiency is high. The electrical characteristics of the TFT manufactured as described above are improved, and the characteristics of a semiconductor device manufactured using the TFT can also be improved.

【0066】また、本実施例において、不純物領域とし
てソース領域およびドレイン領域として機能する不純物
領域47のみ形成しているが、本発明はボトムゲート構
造においてもLDD構造やGOLD(Gate-drain Overl
apped LDD)構造を有する場合にも適用できる。
In this embodiment, only the impurity region 47 functioning as a source region and a drain region is formed as an impurity region. However, the present invention can be applied to an LDD structure or a GOLD (gate-drain overflow) even in a bottom gate structure.
(LDD) structure.

【0067】[実施例4]本実施例ではアクティブマト
リクス基板の作製方法について図6〜9を用いて説明す
る。本明細書ではCMOS回路、及び駆動回路と、画素
TFT、保持容量とを有する画素部を同一基板上に形成
された基板を、便宜上アクティブマトリクス基板と呼
ぶ。
Embodiment 4 In this embodiment, a method for manufacturing an active matrix substrate will be described with reference to FIGS. In this specification, a substrate in which a CMOS circuit, a driver circuit, a pixel portion having a pixel TFT, and a storage capacitor are formed on the same substrate is referred to as an active matrix substrate for convenience.

【0068】まず、本実施例ではコーニング社の#70
59ガラスや#1737ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板400を用いる。なお、基板
400としては、石英基板を用いても良い。また、本実
施例の処理温度に耐えうる耐熱性が有するプラスチック
基板を用いてもよい。
First, in this embodiment, Corning # 70
A substrate 400 made of glass such as barium borosilicate glass typified by 59 glass or # 1737 glass, or aluminoborosilicate glass is used. Note that a quartz substrate may be used as the substrate 400. Further, a plastic substrate having heat resistance enough to withstand the processing temperature of this embodiment may be used.

【0069】次いで、基板400上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜401を形成する。本実施例では下地膜401として
2層構造を用いるが、前記絶縁膜の単層膜または2層以
上積層させた構造を用いても良い。下地膜401の一層
目としては、プラズマCVD法を用い、SiH4、N
3、及びN2Oを反応ガスとして成膜される酸化窒化珪
素膜401aを10〜200nm(好ましくは50〜10
0nm)形成する。本実施例では、膜厚50nmの酸化窒
化珪素膜401a(組成比Si=32%、O=27%、
N=24%、H=17%)を形成した。次いで、下地膜
401のニ層目としては、プラズマCVD法を用い、S
iH4、及びN2Oを反応ガスとして成膜される酸化窒化
珪素膜401bを50〜200nm(好ましくは100
〜150nm)の厚さに積層形成する。本実施例では、膜
厚100nmの酸化窒化珪素膜401b(組成比Si=
32%、O=59%、N=7%、H=2%)を形成す
る。
Next, a base film 401 made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the substrate 400. Although a two-layer structure is used as the base film 401 in this embodiment, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. As the first layer of the base film 401, a plasma CVD method is used, and SiH 4 , N
The silicon oxynitride film 401a formed using H 3 and N 2 O as a reaction gas is formed to a thickness of 10 to 200 nm (preferably 50 to 10 nm).
0 nm). In this embodiment, a 50-nm-thick silicon oxynitride film 401a (composition ratio: Si = 32%, O = 27%,
N = 24%, H = 17%). Next, as a second layer of the base film 401, S
A silicon oxynitride film 401b formed using iH 4 and N 2 O as a reaction gas is formed to a thickness of 50 to 200 nm (preferably 100 to 200 nm).
(About 150 nm). In this embodiment, a 100-nm-thick silicon oxynitride film 401b (composition ratio Si =
32%, O = 59%, N = 7%, H = 2%).

【0070】次いで、下地膜上に半導体層402〜40
6を形成する。半導体層402〜406は公知の手段
(スパッタ法、LPCVD法、またはプラズマCVD法
等)により25〜100nm(好ましくは30〜60n
m)の厚さで半導体膜を成膜し、公知の結晶化法(レー
ザ結晶化法、RTAやファーネスアニール炉を用いた熱
結晶化法、結晶化を助長する金属元素を用いた熱結晶化
法等)により結晶化させる。そして、得られた結晶質半
導体膜を所望の形状にパターニングして半導体層402
〜406を形成する。前記半導体膜としては、非晶質半
導体膜や微結晶半導体膜、結晶質半導体膜などがあり、
非晶質珪素ゲルマニウム膜などの非晶質構造を有する化
合物半導体膜を適用しても良い。本実施例では、プラズ
マCVD法を用い、55nmの非晶質珪素膜を成膜す
る。そして、レーザ結晶化法により結晶質珪素膜を形成
し、フォトリソグラフィ法を用いたパターニング処理に
よって半導体層402〜406を形成する。
Next, semiconductor layers 402 to 40 are formed on the underlying film.
6 is formed. The semiconductor layers 402 to 406 are formed to have a thickness of 25 to 100 nm (preferably 30 to 60 nm) by a known means (sputtering, LPCVD, plasma CVD, or the like).
m), and a known crystallization method (laser crystallization method, thermal crystallization method using RTA or furnace annealing furnace, thermal crystallization using a metal element that promotes crystallization) Method). Then, the obtained crystalline semiconductor film is patterned into a desired shape to form a semiconductor layer 402.
To 406 are formed. Examples of the semiconductor film include an amorphous semiconductor film, a microcrystalline semiconductor film, and a crystalline semiconductor film.
A compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. In this embodiment, an amorphous silicon film having a thickness of 55 nm is formed by a plasma CVD method. Then, a crystalline silicon film is formed by a laser crystallization method, and semiconductor layers 402 to 406 are formed by a patterning process using a photolithography method.

【0071】また、レーザ結晶化法で結晶質半導体膜を
作製する場合には、パルス発振型または連続発光型のエ
キシマレーザやYAGレーザ、YVO4レーザ、YLF
レーザ、YAlO3レーザ、ガラスレーザ、ルビーレー
ザ、Ti:サファイアレーザ等を用いることができる。
これらのレーザを用いる場合には、レーザ発振器から放
射されたレーザビームを光学系で線状に集光し半導体膜
に照射する方法を用いると良い。結晶化の条件は実施者
が適宣選択するものであるが、エキシマレーザを用いる
場合はパルス発振周波数300Hzとし、レーザーエネ
ルギー密度を100〜700mJ/cm2(代表的には200
〜300mJ/cm2)とする。また、YAGレーザを用いる
場合にはその第2高調波を用いパルス発振周波数1〜3
00Hzとし、レーザーエネルギー密度を300〜10
00mJ/cm2(代表的には350〜500mJ/cm2)とすると
良い。そして幅100〜1000μm、例えば400μ
mで線状に集光したレーザ光を基板全面に渡って照射
し、この時の線状ビームの重ね合わせ率(オーバーラッ
プ率)を50〜98%として行なってもよい。
When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO 4 laser, YLF
A laser, a YAlO 3 laser, a glass laser, a ruby laser, a Ti: sapphire laser, or the like can be used.
In the case of using these lasers, a method in which a laser beam emitted from a laser oscillator is linearly condensed by an optical system and irradiated to a semiconductor film is preferably used. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 Hz, and the laser energy density is set to 100 to 700 mJ / cm 2 (typically 200 to 700 mJ / cm 2 ).
300300 mJ / cm 2 ). When a YAG laser is used, its second harmonic is used and pulse oscillation frequencies 1 to 3 are used.
00 Hz, and a laser energy density of 300 to 10
MJ / cm 2 may (typically 350~500mJ / cm 2) to. And a width of 100 to 1000 μm, for example 400 μ
The laser beam condensed linearly at m may be irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear beam at this time may be set to 50 to 98%.

【0072】また、半導体層402〜406を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行なってもよ
い。
After the formation of the semiconductor layers 402 to 406, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0073】次いで、半導体層402〜406を覆うゲ
ート絶縁膜407を形成する。ゲート絶縁膜407はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
Next, a gate insulating film 407 covering the semiconductor layers 402 to 406 is formed. The gate insulating film 407 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0074】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300〜
400℃とし、高周波(13.56MHz)電力密度0.
5〜0.8W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後400
〜500℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) is formed by a plasma CVD method.
And O 2 , a reaction pressure of 40 Pa and a substrate temperature of 300 to
400 ° C., high frequency (13.56 MHz) power density 0.
It can be formed by discharging at 5 to 0.8 W / cm 2 .
The silicon oxide film thus manufactured is thereafter
Good characteristics as a gate insulating film can be obtained by thermal annealing at up to 500 ° C.

【0075】次いで、ゲート絶縁膜407上に膜厚20
〜100nmの第1の導電膜408と、膜厚100〜4
00nmの第2の導電膜409とを積層形成する。本実
施例では、膜厚30nmのTaN膜からなる第1の導電
膜408と、膜厚370nmのW膜からなる第2の導電
膜409を積層形成した。TaN膜はスパッタ法で形成
し、Taのターゲットを用い、窒素を含む雰囲気内でス
パッタした。また、W膜は、Wのターゲットを用いたス
パッタ法で形成した。その他に6フッ化タングステン
(WF6)を用いる熱CVD法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、W膜の抵抗率は20μΩc
m以下にすることが望ましい。W膜は結晶粒を大きくす
ることで低抵抗率化を図ることができるが、W膜中に酸
素などの不純物元素が多い場合には結晶化が阻害され高
抵抗化する。従って、本実施例では、高純度のW(純度
99.9999%)のターゲットを用いたスパッタ法
で、さらに成膜時に気相中からの不純物の混入がないよ
うに十分配慮してW膜を形成することにより、抵抗率9
〜20μΩcmを実現することができた。
Next, a film thickness of 20 is formed on the gate insulating film 407.
A first conductive film 408 having a thickness of 100 to 100 nm;
A second conductive film 409 having a thickness of 00 nm is stacked. In this embodiment, a first conductive film 408 made of a TaN film with a thickness of 30 nm and a second conductive film 409 made of a W film with a thickness of 370 nm are stacked. The TaN film was formed by a sputtering method, and was sputtered using a Ta target in an atmosphere containing nitrogen. The W film was formed by a sputtering method using a W target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to lower the resistance in order to use it as a gate electrode, and the resistivity of the W film is 20 μΩc.
m or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when the W film contains many impurity elements such as oxygen, the crystallization is inhibited and the resistance is increased. Therefore, in this embodiment, the W film is formed by a sputtering method using a high-purity W (purity of 99.9999%) target, and further taking care not to mix impurities from the gas phase during film formation. By forming, the resistivity 9
2020 μΩcm was realized.

【0076】なお、本実施例では、第1の導電膜408
をTaN、第2の導電膜409をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜を用いてもよい。また、AgP
dCu合金を用いてもよい。また、第1の導電膜をタン
タル(Ta)膜で形成し、第2の導電膜をW膜とする組
み合わせ、第1の導電膜を窒化チタン(TiN)膜で形
成し、第2の導電膜をW膜とする組み合わせ、第1の導
電膜を窒化タンタル(TaN)膜で形成し、第2の導電
膜をAl膜とする組み合わせ、第1の導電膜を窒化タン
タル(TaN)膜で形成し、第2の導電膜をCu膜とす
る組み合わせとしてもよい。
In this embodiment, the first conductive film 408
Is TaN and the second conductive film 409 is W, but there is no particular limitation, and any of Ta, W, Ti, Mo, Al, Cu,
It may be formed of an element selected from Cr and Nd, or an alloy material or a compound material containing the element as a main component.
Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. AgP
A dCu alloy may be used. A first conductive film formed of a tantalum (Ta) film, a second conductive film formed of a W film, a first conductive film formed of a titanium nitride (TiN) film, and a second conductive film formed of a titanium nitride (TiN) film; Are combined with a W film, the first conductive film is formed of a tantalum nitride (TaN) film, and the second conductive film is formed of an Al film, and the first conductive film is formed of a tantalum nitride (TaN) film. Alternatively, a combination of the second conductive film and the Cu film may be used.

【0077】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク410〜415を形成し、電極及び
配線を形成するための第1のエッチング処理を行なう。
第1のエッチング処理では第1及び第2のエッチング条
件で行なう。(図6(B))本実施例では第1のエッチ
ング条件として、ICPエッチング法を用い、エッチン
グ用ガスにCF4とCl2とO2とを用い、それぞれのガ
ス流量比を25/25/10(sccm)とし、1Pa
の圧力でコイル型の電極に500WのRF(13.56MHz)
電力を投入してプラズマを生成してエッチングを行っ
た。ここでは、松下電器産業(株)製のICPを用いた
ドライエッチング装置(Model E645−□ICP)
を用いた。基板側(試料ステージ)にも150WのRF
(13.56MHz)電力を投入し、実質的に負の自己バイアス
電圧を印加する。この第1のエッチング条件によりW膜
をエッチングして第1の導電層の端部をテーパー形状と
する。
Next, resist masks 410 to 415 are formed by photolithography, and a first etching process for forming electrodes and wirings is performed.
The first etching process is performed under the first and second etching conditions. (FIG. 6B) In this embodiment, the first etching condition is an ICP etching method, CF 4 , Cl 2, and O 2 are used as etching gases, and the respective gas flow ratios are 25/25 /. 10 (sccm) and 1 Pa
500W RF (13.56MHz) to coil type electrode at pressure of
Power was applied to generate plasma to perform etching. Here, a dry etching apparatus using ICP manufactured by Matsushita Electric Industrial Co., Ltd. (Model E645-ICP)
Was used. 150W RF on substrate side (sample stage)
(13.56 MHz) Power is applied and a substantially negative self-bias voltage is applied. The W film is etched under the first etching conditions to make the end of the first conductive layer tapered.

【0078】この後、レジストからなるマスク410〜
415を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30/30(sccm)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成して約30秒程度のエッチングを行
った。基板側(試料ステージ)にも20WのRF(13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加する。CF4とCl2を混合した第2のエッチング条
件ではW膜及びTaN膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、10〜20%程度の割合でエッチン
グ時間を増加させると良い。
Thereafter, a mask 410 made of resist is formed.
The second etching condition was changed without removing 415, CF 4 and Cl 2 were used as etching gases, the respective gas flow ratios were 30/30 (sccm), and the pressure was 1 Pa to form a coil-type electrode. RF (13.56 MHz) power of 500 W was applied to generate plasma, and etching was performed for about 30 seconds. The substrate side (sample stage) also has a 20 W RF (13.56
MHz) power is applied and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time is preferably increased by about 10 to 20%.

【0079】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層417〜422(第1の導
電層417a〜422aと第2の導電層417b〜42
2b)を形成する。416はゲート絶縁膜であり、第1
の形状の導電層417〜422で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成され
る。
In the first etching process, the shape of the mask made of resist is made appropriate so that
The ends of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is 15 to 45 °. In this manner, the first shape conductive layers 417 to 422 (the first conductive layers 417a to 422a and the second conductive layers 417b to 417b) formed of the first conductive layer and the second conductive layer by the first etching process.
2b) is formed. 416 is a gate insulating film,
The region not covered by the conductive layers 417 to 422 having the
A region that is etched and thinned by about 50 nm is formed.

【0080】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行なう。(図6(C))こ
こでは、エッチングガスにCF4とCl2とO2とを用
い、W膜を選択的にエッチングする。この時、第2のエ
ッチング処理により第2の導電層428b〜433bを
形成する。一方、第1の導電層417a〜422aは、
ほとんどエッチングされず、第2の形状の導電層428
〜433を形成する。
Next, a second etching process is performed without removing the resist mask. (FIG. 6C) Here, the W film is selectively etched using CF 4 , Cl 2, and O 2 as an etching gas. At this time, second conductive layers 428b to 433b are formed by a second etching process. On the other hand, the first conductive layers 417a to 422a
The second shape conductive layer 428 is hardly etched.
To 433 are formed.

【0081】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を低濃度に添加する。ドーピング処理
はイオンドープ法、若しくはイオン注入法で行なえば良
い。イオンドープ法の条件はドーズ量を1×1013〜5
×1014/cm2とし、加速電圧を40〜80keVとして
行なう。本実施例ではドーズ量を1.5×1013/cm2
とし、加速電圧を60keVとして行なう。n型を付与
する不純物元素として15族に属する元素、典型的には
リン(P)または砒素(As)を用いるが、ここではリ
ン(P)を用いる。この場合、導電層428〜433が
n型を付与する不純物元素に対するマスクとなり、自己
整合的に不純物領域423〜427が形成される。不純
物領域423〜427には1×1018〜1×1020/cm3
の濃度範囲でn型を付与する不純物元素を添加する。
Then, a first doping process is performed without removing the resist mask to add a low concentration of an impurity element imparting n-type to the semiconductor layer. The doping treatment may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13 to 5
× 10 14 / cm 2 and an acceleration voltage of 40 to 80 keV. In this embodiment, the dose is set to 1.5 × 10 13 / cm 2
And the acceleration voltage is set to 60 keV. An element belonging to Group 15 of the periodic table, typically phosphorus (P) or arsenic (As) is used as the n-type impurity element. Here, phosphorus (P) is used. In this case, conductive layers 428 to 433 serve as a mask for the impurity element imparting n-type, and impurity regions 423 to 427 are formed in a self-aligned manner. 1 × 10 18 to 1 × 10 20 / cm 3
Is added within the concentration range of n.

【0082】レジストからなるマスクを除去した後、新
たにレジストからなるマスク434a〜434cを形成
して第1のドーピング処理よりも高い加速電圧で第2の
ドーピング処理を行なう。イオンドープ法の条件はドー
ズ量を1×1013〜1×10 15/cm2とし、加速電圧を6
0〜120keVとして行なう。ドーピング処理は第2
の導電層428b〜432bを不純物元素に対するマス
クとして用い、第1の導電層のテーパー部の下方の半導
体層に不純物元素が添加されるようにドーピングする。
続いて、第2のドーピング処理より加速電圧を下げて第
3のドーピング処理を行なって図7(A)の状態を得
る。イオンドープ法の条件はドーズ量を1×1015〜1
×1017/cm2とし、加速電圧を50〜100keVとし
て行なう。第2のドーピング処理および第3のドーピン
グ処理により、第1の導電層と重なる低濃度不純物領域
436、442、448には1×1018〜5×1019/c
m3の濃度範囲でn型を付与する不純物元素を添加され、
高濃度不純物領域435、438、441、444、4
47には1×1019〜2×1020/cm3の濃度範囲でn型
を付与する不純物元素を添加される。
After removing the resist mask, a new
In addition, resist masks 434a to 434c are formed.
The second doping at a higher accelerating voltage than the first doping process.
A doping process is performed. The condition of the ion doping method is
1 × 1013~ 1 × 10 15/cmTwoAnd the accelerating voltage is 6
The operation is performed at 0 to 120 keV. Doping process is second
Of the conductive layers 428b to 432b
And a semiconductive layer below the tapered portion of the first conductive layer.
Doping is performed so that an impurity element is added to the body layer.
Subsequently, the accelerating voltage is lowered from the second doping process to
3A to obtain the state shown in FIG.
You. The condition of the ion doping method is that the dose amount is 1 × 1015~ 1
× 1017/cmTwoAnd the acceleration voltage is 50 to 100 keV.
Do it. Second doping process and third doping
Low concentration impurity region overlapping the first conductive layer
1 × 10 for 436, 442 and 44818~ 5 × 1019/ c
mThreeImpurity element imparting n-type in the concentration range of
High concentration impurity regions 435, 438, 441, 444, 4
1 × 10 for 4719~ 2 × 1020/cmThreeN-type in the concentration range of
Is added.

【0083】もちろん、適当な加速電圧を選ぶことで、
第2のドーピング処理および第3のドーピング処理で形
成される低濃度不純物領域および高濃度不純物領域を、
1回のドーピング処理で行なうことも可能である。
Of course, by selecting an appropriate acceleration voltage,
The low-concentration impurity region and the high-concentration impurity region formed by the second doping process and the third doping process are
It is also possible to carry out by a single doping process.

【0084】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク450a〜450
cを形成して第4のドーピング処理を行なう。この第4
のドーピング処理により、pチャネル型TFTの活性層
となる半導体層に前記一導電型とは逆の導電型を付与す
る不純物元素が添加された不純物領域451、453〜
456、458、460、461を形成する。第2の導
電層428a〜432aを不純物元素に対するマスクと
して用い、p型を付与する不純物元素を添加して自己整
合的に不純物領域を形成する。本実施例では、不純物領
域451、453〜455、457、459、460は
ジボラン(B26)を用いたイオンドープ法で形成す
る。(図7(B))この第4のドーピング処理の際に
は、nチャネル型TFTを形成する半導体層はレジスト
からなるマスク450a〜450cで一部覆われてい
る。第1乃至3のドーピング処理によって、不純物領域
438、439にはそれぞれ異なる濃度でリンが添加さ
れているが、そのいずれの領域においてもp型を付与す
る不純物元素の濃度を1×1019〜2×1020atoms/cm
3となるようにドーピング処理することにより、pチャ
ネル型TFTのソース領域およびドレイン領域として機
能するために何ら問題は生じない。
Next, after removing the mask made of resist, masks 450a to 450a made of resist are newly added.
After forming c, a fourth doping process is performed. This fourth
The impurity regions 451 and 453 to the semiconductor layer serving as the active layer of the p-channel TFT are added with an impurity element imparting a conductivity type opposite to the one conductivity type by the doping process.
456, 458, 460 and 461 are formed. Using the second conductive layers 428a to 432a as a mask for the impurity element, an impurity element imparting p-type is added to form an impurity region in a self-aligned manner. In this embodiment, the impurity regions 451,453~455,457,459,460 are formed by ion doping using diborane (B 2 H 6). (FIG. 7B) In the fourth doping process, the semiconductor layer forming the n-channel TFT is partially covered with resist masks 450a to 450c. Phosphorus is added at different concentrations to the impurity regions 438 and 439 by the first to third doping treatments, and the concentration of the impurity element imparting p-type is set to 1 × 10 19 to 2 in any of the regions. × 10 20 atoms / cm
By performing the doping treatment so as to be 3 , there is no problem because it functions as the source region and the drain region of the p-channel TFT.

【0085】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。
Through the above steps, impurity regions are formed in the respective semiconductor layers.

【0086】次いで、レジストからなるマスク450a
〜450cを除去して第1の層間絶縁膜461を形成す
る。この第1の層間絶縁膜461としては、プラズマC
VD法またはスパッタ法を用い、厚さを100〜200
nmとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマCVD法により膜厚150nmの酸化窒化
珪素膜を形成した。勿論、第1の層間絶縁膜461は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
Next, a mask 450a made of resist is used.
To 450c are removed to form a first interlayer insulating film 461. As the first interlayer insulating film 461, plasma C
Using a VD method or a sputtering method, a thickness of 100 to 200
The insulating film containing silicon is formed as nm. In this embodiment, a silicon oxynitride film with a thickness of 150 nm is formed by a plasma CVD method. Needless to say, the first interlayer insulating film 461 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0087】そして、熱処理(300〜550℃で1〜
12時間の熱処理)を行なうと水素化を行なうことがで
きる。この工程は第1の層間絶縁膜461に含まれる水
素により半導体層のダングリングボンドを終端する工程
である。第1の層間絶縁膜の存在に関係なく半導体層を
水素化することができる。水素化の他の手段として、プ
ラズマ水素化(プラズマにより励起された水素を用い
る)や、3〜100%の水素を含む雰囲気中で300〜
450℃で1〜12時間の熱処理を行っても良い。
Then, heat treatment (at 300 to 550 ° C., 1 to 1)
By performing a heat treatment for 12 hours), hydrogenation can be performed. In this step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the first interlayer insulating film 461. The semiconductor layer can be hydrogenated regardless of the presence of the first interlayer insulating film. As other means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) or 300 to 300% in an atmosphere containing 3 to 100% hydrogen is used.
Heat treatment may be performed at 450 ° C. for 1 to 12 hours.

【0088】次いで、第1の層間絶縁膜461上に無機
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜462を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用いる。ま
た、第2の層間絶縁膜462として表面が平坦化する膜
を用いてもよい。
Next, a second interlayer insulating film 462 made of an inorganic insulating material or an organic insulating material is formed on the first interlayer insulating film 461. In this embodiment, the film thickness is 1.6 μm
Was formed, but the viscosity was 10 to 1000
cp, preferably 40 to 200 cp. Alternatively, a film whose surface is planarized may be used as the second interlayer insulating film 462.

【0089】そして、駆動回路506において、各不純
物領域とそれぞれ電気的に接続する配線464〜468
を形成する。なお、これらの配線は、膜厚50nmのT
i膜と、膜厚500nmの合金膜(AlとTiとの合金
膜)との積層膜をパターニングして形成する。(図8
(A))
Then, in drive circuit 506, wirings 464 to 468 electrically connected to the respective impurity regions, respectively.
To form Note that these wirings are made of a 50 nm thick T
A laminated film of an i film and a 500 nm-thick alloy film (an alloy film of Al and Ti) is formed by patterning. (FIG. 8
(A))

【0090】また、画素部507においては、画素電極
470、ゲート配線469、接続電極468を形成す
る。この接続電極468によりソース配線(443aと
443bの積層)は、画素TFTと電気的な接続が形成
される。また、ゲート配線469は、画素TFTのゲー
ト電極と電気的な接続が形成される。また、画素電極4
70は、画素TFTのドレイン領域442と電気的な接
続が形成され、さらに保持容量を形成する一方の電極と
して機能する半導体層458と電気的な接続が形成され
る。また、画素電極470としては、AlまたはAgを
主成分とする膜、またはそれらの積層膜等の反射性の優
れた材料を用いることが望ましい。
In the pixel portion 507, a pixel electrode 470, a gate wiring 469, and a connection electrode 468 are formed. With the connection electrode 468, the source wiring (the lamination of 443a and 443b) is electrically connected to the pixel TFT. Further, the gate wiring 469 is electrically connected to the gate electrode of the pixel TFT. In addition, the pixel electrode 4
In 70, an electrical connection is formed with the drain region 442 of the pixel TFT, and an electrical connection is formed with the semiconductor layer 458 functioning as one electrode forming a storage capacitor. In addition, as the pixel electrode 470, a material having excellent reflectivity, such as a film containing Al or Ag as a main component or a stacked film thereof, is preferably used.

【0091】続いて、本発明が開示する基板の裏面側か
らレーザ光の照射を行なって、半導体膜の結晶性の回
復、不純物元素の活性化およびコンタクト抵抗の低減を
十分に行なう。さらに、レーザ光を照射する際、基板を
500度程度まで加熱しても良い。こうすることで、レ
ーザ光の照射をより少ないエネルギー密度で行なうこと
が可能となる。これにより、照射面におけるレーザ光の
面積を拡大し、工程のスループットを向上させることが
可能となる。
Subsequently, laser light irradiation is performed from the back side of the substrate disclosed in the present invention to sufficiently recover the crystallinity of the semiconductor film, activate the impurity element, and reduce the contact resistance. Further, when irradiating the laser beam, the substrate may be heated to about 500 degrees. This makes it possible to perform laser light irradiation with a lower energy density. Thereby, the area of the laser beam on the irradiation surface can be increased, and the throughput of the process can be improved.

【0092】以上の様にして、nチャネル型TFT50
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
てアクティブマトリクス基板が完成する。
As described above, the n-channel TFT 50
1 and a CMOS circuit comprising a p-channel TFT 502;
And driving circuit 506 having n-channel TFT 503
And a pixel portion 507 having a pixel TFT 504 and a storage capacitor 505 can be formed over the same substrate. Thus, an active matrix substrate is completed.

【0093】駆動回路506のnチャネル型TFT50
1はチャネル形成領域437、ゲート電極の一部を構成
する第1の導電層428aと重なる低濃度不純物領域4
36(GOLD領域)、ソース領域またはドレイン領域
として機能する高濃度不純物領域452と、n型を付与
する不純物元素およびp型を付与する不純物元素が導入
された不純物領域451を有している。このnチャネル
型TFT501と電極466で接続してCMOS回路を
形成するpチャネル型TFT502にはチャネル形成領
域440、ソース領域またはドレイン領域として機能す
る高濃度不純物領域454と、n型を付与する不純物元
素およびp型を付与する不純物元素が導入された不純物
領域453を有している。また、nチャネル型TFT5
03にはチャネル形成領域443、ゲート電極の一部を
構成する第1の導電層430aと重なる低濃度不純物領
域442(GOLD領域)、ソース領域またはドレイン
領域として機能する高濃度不純物領域456と、n型を
付与する不純物元素およびp型を付与する不純物元素が
導入された不純物領域455を有している。
The n-channel TFT 50 of the driving circuit 506
Reference numeral 1 denotes a low-concentration impurity region 4 which overlaps with a channel formation region 437 and a first conductive layer 428a which forms part of a gate electrode.
36 (GOLD region), a high-concentration impurity region 452 functioning as a source region or a drain region, and an impurity region 451 into which an impurity element imparting n-type and an impurity element imparting p-type are introduced. A p-channel TFT 502 connected to the n-channel TFT 501 with an electrode 466 to form a CMOS circuit includes a channel formation region 440, a high-concentration impurity region 454 functioning as a source region or a drain region, and an impurity element imparting n-type conductivity. And an impurity region 453 into which an impurity element imparting p-type is introduced. Also, an n-channel TFT 5
03 includes a channel formation region 443, a low-concentration impurity region 442 (GOLD region) overlapping with the first conductive layer 430a forming part of the gate electrode, a high-concentration impurity region 456 functioning as a source region or a drain region, and n There is an impurity region 455 into which an impurity element imparting a pattern and an impurity element imparting a p-type are introduced.

【0094】画素部の画素TFT504にはチャネル形
成領域446、ゲート電極の外側に形成される低濃度不
純物領域445(LDD領域)、ソース領域またはドレ
イン領域として機能する高濃度不純物領域458と、n
型を付与する不純物元素およびp型を付与する不純物元
素が導入された不純物領域457を有している。また、
保持容量505の一方の電極として機能する半導体層に
は、n型を付与する不純物元素およびp型を付与する不
純物元素が添加されている。保持容量505は、絶縁膜
416を誘電体として、電極(432aと432bの積
層)と、半導体層とで形成している。
The pixel TFT 504 in the pixel portion includes a channel forming region 446, a low concentration impurity region 445 (LDD region) formed outside the gate electrode, a high concentration impurity region 458 functioning as a source region or a drain region, and n
There is an impurity region 457 into which an impurity element imparting a pattern and an impurity element imparting a p-type are introduced. Also,
An impurity element imparting n-type and an impurity element imparting p-type are added to a semiconductor layer functioning as one electrode of the storage capacitor 505. The storage capacitor 505 is formed using an electrode (a laminate of 432a and 432b) and a semiconductor layer using the insulating film 416 as a dielectric.

【0095】本実施例の画素構造は、ブラックマトリク
スを用いることなく、画素電極間の隙間が遮光されるよ
うに、画素電極の端部をソース配線と重なるように配置
形成する。
In the pixel structure of this embodiment, the ends of the pixel electrodes are arranged so as to overlap with the source lines so that the gap between the pixel electrodes is shielded from light without using a black matrix.

【0096】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図9に示す。なお、図6
〜図9に対応する部分には同じ符号を用いている。図8
(B)中の鎖線A−A’は図9中の鎖線A―A’で切断
した断面図に対応している。また、図8(B)中の鎖線
B−B’は図9中の鎖線B―B’で切断した断面図に対
応している。
FIG. 9 is a top view of the pixel portion of the active matrix substrate manufactured in this embodiment. FIG.
9 are denoted by the same reference numerals. FIG.
A chain line AA ′ in (B) corresponds to a cross-sectional view cut along a chain line AA ′ in FIG. A dashed line BB ′ in FIG. 8B corresponds to a cross-sectional view taken along a dashed line BB ′ in FIG.

【0097】なお、本実施例は実施例1乃至3のいずれ
か一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 3.

【0098】[実施例5]本実施例では、実施例4で作
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図10
を用いる。
[Embodiment 5] In this embodiment, a process for fabricating a reflection type liquid crystal display device from the active matrix substrate fabricated in Embodiment 4 will be described below. Figure 10 for explanation
Is used.

【0099】まず、実施例4に従い、図8(B)の状態
のアクティブマトリクス基板を得た後、図8(B)のア
クティブマトリクス基板上、少なくとも画素電極470
上に配向膜567を形成しラビング処理を行なう。な
お、本実施例では配向膜567を形成する前に、アクリ
ル樹脂膜等の有機樹脂膜をパターニングすることによっ
て基板間隔を保持するための柱状のスペーサ572を所
望の位置に形成した。また、柱状のスペーサに代えて、
球状のスペーサを基板全面に散布してもよい。
First, after obtaining the active matrix substrate in the state of FIG. 8B according to the fourth embodiment, at least the pixel electrode 470 is formed on the active matrix substrate of FIG.
An alignment film 567 is formed thereon, and rubbing is performed. Note that in this embodiment, before forming the alignment film 567, a columnar spacer 572 for maintaining a substrate interval was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Also, instead of columnar spacers,
Spherical spacers may be spread over the entire surface of the substrate.

【0100】次いで、対向基板569を用意する。次い
で、対向基板569上に着色層570、571、平坦化
膜573を形成する。赤色の着色層570と青色の着色
層572とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
Next, a counter substrate 569 is prepared. Next, the coloring layers 570 and 571 and the planarizing film 573 are formed over the counter substrate 569. The red coloring layer 570 and the blue coloring layer 572 are overlapped to form a light shielding portion. Alternatively, the light-blocking portion may be formed by partially overlapping the red coloring layer and the green coloring layer.

【0101】本実施例では、実施例4に示す基板を用い
ている。従って、実施例4の画素部の上面図を示す図9
では、少なくともゲート配線469と画素電極470の
間隙と、ゲート配線469と接続電極468の間隙と、
接続電極468と画素電極470の間隙を遮光する必要
がある。本実施例では、それらの遮光すべき位置に着色
層の積層からなる遮光部が重なるように各着色層を配置
して、対向基板を貼り合わせた。
In this embodiment, the substrate shown in Embodiment 4 is used. Therefore, FIG. 9 shows a top view of the pixel portion of the fourth embodiment.
Then, at least a gap between the gate wiring 469 and the pixel electrode 470, a gap between the gate wiring 469 and the connection electrode 468,
It is necessary to shield the gap between the connection electrode 468 and the pixel electrode 470 from light. In this embodiment, the colored layers are arranged such that the light-shielding portion formed of the colored layers is overlapped at the positions where the light is to be shielded, and the opposing substrates are bonded to each other.

【0102】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
As described above, the number of steps can be reduced by shielding the gap between each pixel with the light-shielding portion composed of the stacked colored layers without forming a light-shielding layer such as a black mask.

【0103】次いで、平坦化膜573上に透明導電膜か
らなる対向電極576を少なくとも画素部に形成し、対
向基板の全面に配向膜574を形成し、ラビング処理を
施した。
Next, a counter electrode 576 made of a transparent conductive film was formed on at least the pixel portion on the flattening film 573, an alignment film 574 was formed on the entire surface of the counter substrate, and rubbing treatment was performed.

【0104】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材568
で貼り合わせる。シール材568にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料575を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料575には公知
の液晶材料を用いれば良い。このようにして図10に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the counter substrate are sealed with a sealing material 568.
Paste in. A filler is mixed in the sealant 568, and the two substrates are bonded to each other at a uniform interval by the filler and the columnar spacer. afterwards,
A liquid crystal material 575 is injected between the two substrates, and completely sealed with a sealant (not shown). A known liquid crystal material may be used for the liquid crystal material 575. Thus, the reflection type liquid crystal display device shown in FIG. 10 is completed. Then, if necessary, the active matrix substrate or the opposing substrate is cut into a desired shape. Further, a polarizing plate (not shown) was attached only to the counter substrate. Then, using a known technique, F
PC was pasted.

【0105】また、本実施例は実施例1乃至4のいずれ
か一と自由に組み合わせることが可能であり、以上のよ
うにして作製される液晶表示パネルは各種電子機器の表
示部として用いることができる。
This embodiment can be freely combined with any one of Embodiments 1 to 4, and the liquid crystal display panel manufactured as described above can be used as a display portion of various electronic devices. it can.

【0106】[実施例6]本実施例では、実施例4で作
製したアクティブマトリクス基板から、実施例5とは異
なるアクティブマトリクス型液晶表示装置を作製する工
程を以下に説明する。説明には図11を用いる。
[Embodiment 6] In this embodiment, a process of manufacturing an active matrix liquid crystal display device different from that of Embodiment 5 from the active matrix substrate manufactured in Embodiment 4 will be described below. FIG. 11 is used for the description.

【0107】まず、実施例4に従い、図8(B)の状態
のアクティブマトリクス基板を得た後、図8(B)のア
クティブマトリクス基板上に配向膜1067を形成しラ
ビング処理を行う。なお、本実施例では配向膜1067
を形成する前に、アクリル樹脂膜等の有機樹脂膜をパタ
ーニングすることによって基板間隔を保持するための柱
状のスペーサを所望の位置に形成した。また、柱状のス
ペーサに代えて、球状のスペーサを基板全面に散布して
もよい。
First, according to the fourth embodiment, after an active matrix substrate in the state shown in FIG. 8B is obtained, an alignment film 1067 is formed on the active matrix substrate shown in FIG. In this embodiment, the alignment film 1067 is used.
Before the formation of the substrate, a columnar spacer for maintaining a substrate interval was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Instead of the columnar spacers, spherical spacers may be spread over the entire surface of the substrate.

【0108】次いで、対向基板1068を用意する。こ
の対向基板には、着色層1074、遮光層1075が各
画素に対応して配置されたカラーフィルタが設けられて
いる。また、駆動回路の部分にも遮光層1077を設け
た。このカラーフィルタと遮光層1077とを覆う平坦
化膜1076を設けた。次いで、平坦化膜1076上に
透明導電膜からなる対向電極1069を画素部に形成
し、対向基板の全面に配向膜1070を形成し、ラビン
グ処理を施した。
Next, a counter substrate 1068 is prepared. The opposite substrate is provided with a color filter in which a coloring layer 1074 and a light-shielding layer 1075 are arranged corresponding to each pixel. Further, a light-blocking layer 1077 was provided also in a portion of the driver circuit. A flattening film 1076 covering the color filter and the light-shielding layer 1077 was provided. Next, a counter electrode 1069 made of a transparent conductive film was formed in the pixel portion over the planarization film 1076, an alignment film 1070 was formed over the entire surface of the counter substrate, and rubbing treatment was performed.

【0109】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材107
1で貼り合わせる。シール材1071にはフィラーが混
入されていて、このフィラーと柱状スペーサによって均
一な間隔を持って2枚の基板が貼り合わせられる。その
後、両基板の間に液晶材料1073を注入し、封止剤
(図示せず)によって完全に封止する。液晶材料107
3には公知の液晶材料を用いれば良い。このようにして
図11に示すアクティブマトリクス型液晶表示装置が完
成する。そして、必要があれば、アクティブマトリクス
基板または対向基板を所望の形状に分断する。さらに、
公知の技術を用いて偏光板等を適宜設けた。そして、公
知の技術を用いてFPCを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the opposing substrate are sealed with the sealing material 107.
Attach with 1 A filler is mixed in the sealant 1071, and the two substrates are bonded to each other at a uniform interval by the filler and the columnar spacer. After that, a liquid crystal material 1073 is injected between the two substrates, and completely sealed with a sealing agent (not shown). Liquid crystal material 107
For 3, a known liquid crystal material may be used. Thus, the active matrix type liquid crystal display device shown in FIG. 11 is completed. Then, if necessary, the active matrix substrate or the opposing substrate is cut into a desired shape. further,
A polarizing plate and the like were appropriately provided using a known technique. Then, an FPC was attached using a known technique.

【0110】また、本実施例は実施例1乃至4のいずれ
か一と自由に組み合わせることが可能であり、以上のよ
うにして作製される液晶表示パネルは各種電子機器の表
示部として用いることができる。
This embodiment can be freely combined with any one of Embodiments 1 to 4. The liquid crystal display panel manufactured as described above can be used as a display portion of various electronic devices. it can.

【0111】[実施例7]本発明を適用して形成された
CMOS回路や画素部は様々な電気光学装置(アクティ
ブマトリクス型液晶表示装置等)に用いることが出来
る。即ち、それら電気光学装置を表示部に組み込んだ電
子機器全てに本発明を実施出来る。
[Embodiment 7] A CMOS circuit and a pixel portion formed by applying the present invention can be used for various electro-optical devices (such as an active matrix type liquid crystal display device). That is, the present invention can be applied to all electronic devices in which the electro-optical device is incorporated in the display unit.

【0112】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ(ゴーグル型ディスプレイ)、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末(モバイルコンピュータ、携帯電話または電
子書籍等)などが挙げられる。それらの一例を図12、
図13及び図14に示す。
Examples of such electronic devices include a video camera, a digital camera, a projector, a head mounted display (goggle type display), a car navigation, a car stereo, a personal computer, a portable information terminal (a mobile computer, a mobile phone, an electronic book, etc.). ). An example of them is shown in FIG.
This is shown in FIGS.

【0113】図12(A)はパーソナルコンピュータで
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。本発明を適用して
表示部3003を作製することができる。
FIG. 12A shows a personal computer, which includes a main body 3001, an image input section 3002, and a display section 30.
03, a keyboard 3004 and the like. The display portion 3003 can be manufactured by applying the present invention.

【0114】図12(B)はビデオカメラであり、本体
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。本発明を適用して表示部3102を作製す
ることができる。
FIG. 12B shows a video camera, which includes a main body 3101, a display section 3102, an audio input section 3103, operation switches 3104, a battery 3105, and an image receiving section 310.
6 and so on. The display portion 3102 can be manufactured by applying the present invention.

【0115】図12(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。本発明を適用して表示部320
5を作製することができる。
FIG. 12C shows a mobile computer (mobile computer), which includes a main body 3201, a camera section 3202, an image receiving section 3203, operation switches 3204, a display section 3205, and the like. Display unit 320 by applying the present invention
5 can be produced.

【0116】図12(D)はゴーグル型ディスプレイで
あり、本体3301、表示部3302、アーム部330
3等を含む。本発明を適用して表示部3302を作製す
ることができる。
FIG. 12D shows a goggle type display having a main body 3301, a display section 3302, and an arm section 330.
3 and so on. The display portion 3302 can be manufactured by applying the present invention.

【0117】図12(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことができる。本発明を適用して表示部34
02を作製することができる。
FIG. 12E shows a player using a recording medium on which a program is recorded (hereinafter, referred to as a recording medium), and includes a main body 3401, a display portion 3402, and a speaker portion 340.
3, a recording medium 3404, an operation switch 3405, and the like. This player uses a DVD (D
digital Versatile Disc), CD
And the like, it is possible to perform music appreciation, movie appreciation, games, and the Internet. Display unit 34 by applying the present invention
02 can be produced.

【0118】図12(F)はデジタルカメラであり、本
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。本発
明を適用して表示部3502を作製することができる。
FIG. 12F shows a digital camera, which includes a main body 3501, a display section 3502, an eyepiece section 3503, operation switches 3504, an image receiving section (not shown), and the like. The display portion 3502 can be manufactured by applying the present invention.

【0119】図13(A)はフロント型プロジェクター
であり、投射装置3601、スクリーン3602等を含
む。本発明は投射装置3601の一部を構成する液晶表
示装置3808やその他の駆動回路に適用することがで
きる。
FIG. 13A shows a front type projector, which includes a projection device 3601, a screen 3602, and the like. The present invention can be applied to the liquid crystal display device 3808 forming a part of the projection device 3601 and other driving circuits.

【0120】図13(B)はリア型プロジェクターであ
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704等を含む。本発明は投射装置2
702の一部を構成する液晶表示装置3808やその他
の駆動回路に適用することができる。
FIG. 13B shows a rear type projector, which includes a main body 3701, a projection device 3702, and a mirror 370.
3, including a screen 3704 and the like. The present invention relates to a projection device 2
The present invention can be applied to a liquid crystal display device 3808 which constitutes a part of the LCD 702 and other driving circuits.

【0121】なお、図13(C)は、図13(A)及び
図13(B)中における投射装置3601、3702の
構造の一例を示した図である。投射装置3601、37
02は、光源光学系3801、ミラー3802、380
4〜3806、ダイクロイックミラー3803、プリズ
ム3807、液晶表示装置3808、位相差板380
9、投射光学系3810で構成される。投射光学系28
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図13(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
FIG. 13C is a diagram showing an example of the structure of the projection devices 3601 and 3702 in FIGS. 13A and 13B. Projection devices 3601, 37
02 denotes a light source optical system 3801, mirrors 3802, 380
4 to 3806, dichroic mirror 3803, prism 3807, liquid crystal display device 3808, retardation plate 380
9. It is composed of a projection optical system 3810. Projection optical system 28
Reference numeral 10 denotes an optical system including a projection lens. In the present embodiment, an example of a three-plate type is shown, but there is no particular limitation, and for example, a single-plate type may be used. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in an optical path indicated by an arrow in FIG. Good.

【0122】また、図13(D)は、図13(C)中に
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー2811、光源3812、レンズアレイ3813、3
814、偏光変換素子2815、集光レンズ3816で
構成される。なお、図13(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
FIG. 13D is a diagram showing an example of the structure of the light source optical system 3801 in FIG. 13C. In this embodiment, the light source optical system 3801 includes a reflector 2811, a light source 3812, a lens array 3813,
814, a polarization conversion element 2815, and a condenser lens 3816. Note that the light source optical system shown in FIG. 13D is an example and is not particularly limited. For example, a practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in the light source optical system.

【0123】ただし、図13に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置での適用例は図示していな
い。
However, in the projector shown in FIG. 13, a case in which a transmissive electro-optical device is used is shown, and an application example in a reflective electro-optical device is not shown.

【0124】図14(A)は携帯電話であり、本体39
01、音声出力部3902、音声入力部3903、表示
部3904、操作スイッチ3905、アンテナ3906
等を含む。本発明を表示部3904に適用することがで
きる。
FIG. 14A shows a portable telephone, and a main body 39.
01, audio output unit 3902, audio input unit 3903, display unit 3904, operation switch 3905, antenna 3906
And so on. The present invention can be applied to the display portion 3904.

【0125】図14(B)は携帯書籍(電子書籍)であ
り、本体4001、表示部4002、4003、記憶媒
体4004、操作スイッチ4005、アンテナ4006
等を含む。本発明は表示部4002、4003に適用す
ることができる。
FIG. 14B shows a portable book (electronic book), which includes a main body 4001, display portions 4002 and 4003, a storage medium 4004, operation switches 4005, and an antenna 4006.
And so on. The present invention can be applied to the display portions 4002 and 4003.

【0126】図14(C)は表示装置であり、本体41
01、支持台4102、表示部4103等を含む。本発
明は表示部4103に適用することができる。本発明の
表示装置は特に大画面化した場合において有利であり、
対角10インチ以上(特に30インチ以上)の表示装置
には有利である。
FIG. 14C shows a display device,
01, a support 4102, a display unit 4103, and the like. The present invention can be applied to the display portion 4103. The display device of the present invention is particularly advantageous when the screen is enlarged,
This is advantageous for a display device having a diagonal of 10 inches or more (particularly 30 inches or more).

【0127】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜6のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in various fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 6.

【発明の効果】本発明の構成を採用することにより、以
下に示すような基本的有意性を得ることができる。 (a)ドーピング処理後の半導体膜の結晶性の回復、不
純物元素の活性化および配線形成後のコンタクト抵抗の
低減を十分に行なうことができる。 (b)従来行われていたドーピング処理後の熱処理と、
配線形成後の熱処理の2つの工程を、配線形成後に基板
の裏面側からレーザ光を照射するという1つの工程で行
なうことで、従来より工程数を削減することを可能とす
る。これにより、製造コストの低下および製造歩留まり
の向上を可能とする。 (c)以上の利点を満たした上で、電気的特性の優れた
TFTを作製できる方法である。
By adopting the configuration of the present invention, the following basic significance can be obtained. (A) It is possible to sufficiently recover the crystallinity of the semiconductor film after the doping process, activate the impurity element, and reduce the contact resistance after the wiring is formed. (B) a conventional heat treatment after the doping process;
By performing the two steps of the heat treatment after the formation of the wiring in one step of irradiating laser light from the back surface side of the substrate after the formation of the wiring, the number of steps can be reduced as compared with the conventional case. As a result, the manufacturing cost can be reduced and the manufacturing yield can be improved. (C) A method that can manufacture a TFT having excellent electrical characteristics while satisfying the above advantages.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のTFTの作製方法の一例を説明する
図。
FIG. 1 illustrates an example of a method for manufacturing a TFT of the present invention.

【図2】 (A)1737ガラス基板の波長に対する透
過率を示す図。 (B)合成石英ガラス基板の波長に対する透過率を示す
図。
FIG. 2A is a graph showing the transmittance of a 1737 glass substrate with respect to wavelength. (B) is a diagram showing the transmittance of a synthetic quartz glass substrate with respect to wavelength.

【図3】 (A)非晶質珪素膜の波長に対する透過率を
示す図。 (B)結晶質珪素膜の波長に対する透過率を示す図。
FIG. 3A is a graph showing the transmittance of an amorphous silicon film with respect to wavelength. FIG. 3B is a graph showing the transmittance of the crystalline silicon film with respect to the wavelength.

【図4】 本発明のTFTの作製方法の一例を説明する
図。
FIG. 4 illustrates an example of a method for manufacturing a TFT of the present invention.

【図5】 本発明のTFTの作製方法の一例を説明する
図。
FIG. 5 illustrates an example of a method for manufacturing a TFT of the present invention.

【図6】 画素TFT、駆動回路のTFTの作製工程を
示す断面図。
FIG. 6 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図7】 画素TFT、駆動回路のTFTの作製工程を
示す断面図。
FIG. 7 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図8】 画素TFT、駆動回路のTFTの作製工程を
示す断面図。
FIG. 8 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図9】 画素部の画素を示す上面図。FIG. 9 is a top view illustrating pixels in a pixel portion.

【図10】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。
FIG. 10 is a cross-sectional view illustrating a manufacturing process of an active matrix liquid crystal display device.

【図11】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。
FIG. 11 is a cross-sectional view illustrating a manufacturing process of an active matrix liquid crystal display device.

【図12】 半導体装置の例を示す図。FIG. 12 illustrates an example of a semiconductor device.

【図13】 半導体装置の例を示す図。FIG. 13 illustrates an example of a semiconductor device.

【図14】 半導体装置の例を示す図。FIG. 14 illustrates an example of a semiconductor device.

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/28 301 H01L 27/08 331E 5F052 21/768 29/78 627F 5F110 27/08 331 627G 29/786 627E 616L 21/90 A Fターム(参考) 2H092 HA04 JA24 JB56 KB04 KB25 MA04 MA05 MA08 MA17 MA26 MA27 MA30 NA21 NA27 NA28 NA29 PA10 PA11 RA10 4M104 AA09 BB08 BB17 BB30 BB32 CC05 DD37 DD42 DD45 DD65 FF08 FF13 GG20 5C094 AA13 AA25 AA43 AA44 BA03 BA43 CA19 CA23 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED03 ED15 FA01 FA02 FB02 FB12 FB14 FB15 GB10 HA08 HA10 5F033 GG04 HH04 HH07 HH12 HH14 HH17 HH18 HH19 HH20 HH21 HH38 JJ01 JJ04 JJ07 JJ12 JJ14 JJ17 JJ18 JJ19 JJ20 JJ21 JJ38 KK04 LL04 MM05 PP09 PP15 QQ08 QQ37 VV15 5F048 AA09 AC04 BA14 BA16 BB09 BF07 BF11 BF16 BG07 5F052 AA02 AA11 DA02 DB02 DB03 DB07 FA06 JA01 5F110 AA16 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE07 EE09 EE14 EE23 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL06 HL07 HL08 HL11 HM15 NN03 NN22 NN23 NN27 NN72 PP02 PP03 PP34 QQ10 QQ11 QQ19 QQ24 QQ25 QQ28 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 21/28 301 H01L 27/08 331E 5F052 21/768 29/78 627F 5F110 27/08 331 627G 29/786 627E 616L 21 / 90 A F term (reference) 2H092 HA04 JA24 JB56 KB04 KB25 MA04 MA05 MA08 MA17 MA26 MA27 MA30 NA21 NA27 NA28 NA29 PA10 PA11 RA10 4M104 AA09 BB08 BB17 BB30 BB32 CC05 DD37 DD42 DD45 DD65 FF08 FF13 GG20 A43A43A43 CA23 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED03 ED15 FA01 FA02 FB02 FB12 FB14 FB15 GB10 HA08 HA10 5F033 GG04 HH04 HH07 HH12 HH14 HH17 HH18 HH19 HH20 HH21 HH38 JJ01 JJ14 JJ01 JJ14 JJ07 JJ04 JJ14 JJ07 JJ14 JJ07 VV15 5F048 AA09 AC04 BA14 BA16 BB09 BF07 BF11 BF16 BG07 5F052 AA02 AA11 DA02 DB02 DB03 DB07 FA06 JA01 5F110 AA16 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE04 EE09 2 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL06 HL07 HL08 HL11 HM15 NN03 NN22 NN23 NN27 Q11 Q28 Q03

Claims (34)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面上に形成されている半導体膜
上に第1の絶縁膜を形成する工程と、前記半導体膜上に
第1の絶縁膜を介して第1の導電層を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、前記第
1の導電層と重なるチャネル形成領域と、不純物領域か
らなるソース領域およびドレイン領域とを形成する工程
と、前記半導体膜および第1の絶縁膜および前記第1の
導電層を覆って第2の絶縁膜を形成する工程と、前記第
1の絶縁膜および前記第2の絶縁膜、または前記第2の
絶縁膜に部分的にエッチングを行なって、前記ソース領
域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触す
る第2の導電層を形成する工程と、前記基板の裏面側か
ら前記半導体膜にレーザ光を照射する工程と、を有する
ことを特徴とする半導体装置の作製方法。
A step of forming a first insulating film on a semiconductor film formed on a surface of the substrate; and forming a first conductive layer on the semiconductor film via the first insulating film. Process and
Selectively introducing an impurity element into the semiconductor film to form a channel formation region overlapping with the first conductive layer, and a source region and a drain region including the impurity region; Forming a second insulating film over the insulating film and the first conductive layer, and partially etching the first insulating film and the second insulating film or the second insulating film; Performing a step of exposing a part of the source region and the drain region;
Forming a second conductive layer in contact with a part of the source region or the drain region; and irradiating the semiconductor film with laser light from a back surface side of the substrate. Method for manufacturing the device.
【請求項2】 基板の表面上に半導体膜を形成する工程
と、熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜上に第1の絶縁膜を形成する工
程と、前記半導体膜上に第1の絶縁膜を介して第1の導
電層を形成する工程と、前記半導体膜に選択的に不純物
元素を導入して、前記第1の導電層と重なるチャネル形
成領域と、不純物領域からなるソース領域およびドレイ
ン領域とを形成する工程と、前記半導体膜および第1の
絶縁膜および前記第1の導電層を覆って第2の絶縁膜を
形成する工程と、前記第1の絶縁膜および前記第2の絶
縁膜、または前記第2の絶縁膜に部分的にエッチングを
行なって、前記ソース領域および前記ドレイン領域の一
部を露呈させる工程と、前記ソース領域または前記ドレ
イン領域の一部と接触する第2の導電層を形成する工程
と、前記基板の裏面側から前記半導体膜にレーザ光を照
射する工程と、を有することを特徴とする半導体装置の
作製方法。
2. a step of forming a semiconductor film on a surface of a substrate; and a step of crystallizing the semiconductor film by heat treatment.
Forming a first insulating film on the crystallized semiconductor film, forming a first conductive layer on the semiconductor film via the first insulating film, selectively forming the first conductive film on the semiconductor film; A step of introducing an impurity element to form a channel formation region overlapping with the first conductive layer, and a source region and a drain region formed of the impurity region; and forming the semiconductor film, the first insulating film, and the first Forming a second insulating film covering a conductive layer; and partially etching the first insulating film and the second insulating film or the second insulating film to form the source region and the second insulating film. Exposing a part of the drain region, forming a second conductive layer in contact with the source region or a part of the drain region, and irradiating the semiconductor film with laser light from the back surface side of the substrate And the process of The method for manufacturing a semiconductor device which is characterized in that.
【請求項3】 基板の表面上に半導体膜を形成する工程
と、前記半導体膜に金属元素を導入する工程と、熱処理
により前記金属元素が導入された前記半導体膜を結晶化
させる工程と、結晶化した前記半導体膜上に第1の絶縁
膜を形成する工程と、前記半導体膜上に第1の絶縁膜を
介して第1の導電層を形成する工程と、前記半導体膜に
選択的に不純物元素を導入して、前記第1の導電層と重
なるチャネル形成領域と、不純物領域からなるソース領
域およびドレイン領域とを形成する工程と、前記半導体
膜および第1の絶縁膜および前記第1の導電層を覆って
第2の絶縁膜を形成する工程と、前記第1の絶縁膜およ
び前記第2の絶縁膜、または前記第2の絶縁膜に部分的
にエッチングを行なって、前記ソース領域および前記ド
レイン領域の一部を露呈させる工程と、前記ソース領域
または前記ドレイン領域の一部と接触する第2の導電層
を形成する工程と、前記基板の裏面側から前記半導体膜
にレーザ光を照射する工程と、を有することを特徴とす
る半導体装置の作製方法。
A step of forming a semiconductor film on a surface of the substrate; a step of introducing a metal element into the semiconductor film; a step of crystallizing the semiconductor film into which the metal element has been introduced by heat treatment; Forming a first insulating film on the converted semiconductor film; forming a first conductive layer on the semiconductor film via the first insulating film; and selectively forming impurities on the semiconductor film. A step of introducing an element to form a channel formation region overlapping with the first conductive layer, and a source region and a drain region formed of impurity regions; and forming the semiconductor film, the first insulating film, and the first conductive film. Forming a second insulating film covering the layer, and partially etching the first insulating film and the second insulating film or the second insulating film to form the source region and the second insulating film. Part of the drain region Exposing, forming a second conductive layer in contact with a part of the source region or the drain region, and irradiating the semiconductor film with laser light from the back surface side of the substrate. A method for manufacturing a semiconductor device, comprising:
【請求項4】 基板の表面上に形成されている半導体膜
上に第1の絶縁膜を形成する工程と、前記半導体膜上に
第1の絶縁膜を介して第1の導電層を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、第1の
導電層と重なるチャネル形成領域と、不純物領域からな
るソース領域およびドレイン領域とを形成する工程と、
前記半導体膜および第1の絶縁膜および前記第1の導電
層を覆って第2の絶縁膜を形成する工程と、熱処理によ
り前記半導体膜の水素化を行なう工程と、前記第1の絶
縁膜および前記第2の絶縁膜、または前記第2の絶縁膜
に部分的にエッチングを行なって、前記ソース領域およ
び前記ドレイン領域の一部を露呈させる工程と、前記ソ
ース領域または前記ドレイン領域の一部と接触する第2
の導電層を形成する工程と、前記基板の裏面側から前記
半導体膜にレーザ光を照射する工程と、を有することを
特徴とする半導体装置の作製方法。
4. A step of forming a first insulating film on a semiconductor film formed on a surface of a substrate, and forming a first conductive layer on the semiconductor film via the first insulating film. Process and
A step of selectively introducing an impurity element into the semiconductor film to form a channel formation region overlapping with the first conductive layer, and a source region and a drain region including the impurity region;
Forming a second insulating film covering the semiconductor film, the first insulating film, and the first conductive layer; hydrogenating the semiconductor film by heat treatment; A step of partially etching the second insulating film or the second insulating film to expose a part of the source region and the drain region; Second contact
Forming a conductive layer, and irradiating the semiconductor film with laser light from the back side of the substrate.
【請求項5】 基板の表面上に半導体膜を形成する工程
と、第1の熱処理により前記半導体膜を結晶化させる工
程と、結晶化した前記半導体膜上に第1の絶縁膜を形成
する工程と、前記半導体膜上に第1の絶縁膜を介して第
1の導電層を形成する工程と、前記半導体膜に選択的に
不純物元素を導入して、第1の導電層と重なるチャネル
形成領域と、不純物領域からなるソース領域およびドレ
イン領域とを形成する工程と、前記半導体膜および第1
の絶縁膜および前記第1の導電層を覆って第2の絶縁膜
を形成する工程と、第2の熱処理により前記半導体膜の
水素化を行なう工程と、前記第1の絶縁膜および前記第
2の絶縁膜、または前記第2の絶縁膜に部分的にエッチ
ングを行なって、前記ソース領域および前記ドレイン領
域の一部を露呈させる工程と、前記ソース領域または前
記ドレイン領域の一部と接触する第2の導電層を形成す
る工程と、前記基板の裏面側から前記半導体膜にレーザ
光を照射する工程と、を有することを特徴とする半導体
装置の作製方法。
5. A step of forming a semiconductor film on a surface of a substrate, a step of crystallizing the semiconductor film by a first heat treatment, and a step of forming a first insulating film on the crystallized semiconductor film Forming a first conductive layer on the semiconductor film via a first insulating film; and selectively introducing an impurity element into the semiconductor film to form a channel formation region overlapping with the first conductive layer. Forming a source region and a drain region made of an impurity region;
Forming a second insulating film covering the first insulating film and the first conductive layer; hydrogenating the semiconductor film by a second heat treatment; A step of partially etching the insulating film or the second insulating film to expose a part of the source region and the drain region, and a step of contacting the source region or the part of the drain region. 2. A method for manufacturing a semiconductor device, comprising: forming a second conductive layer; and irradiating the semiconductor film with laser light from a back surface side of the substrate.
【請求項6】 基板の表面上に半導体膜を形成する工程
と、前記半導体膜に金属元素を導入する工程と、第1の
熱処理により前記金属元素が導入された前記半導体膜を
結晶化させる工程と、結晶化した前記半導体膜上に第1
の絶縁膜を形成する工程と、前記半導体膜上に第1の絶
縁膜を介して第1の導電層を形成する工程と、前記半導
体膜に選択的に不純物元素を導入して、第1の導電層と
重なるチャネル形成領域と、不純物領域からなるソース
領域およびドレイン領域とを形成する工程と、前記半導
体膜および第1の絶縁膜および前記第1の導電層を覆っ
て第2の絶縁膜を形成する工程と、第2の熱処理により
前記半導体膜の水素化を行なう工程と、前記第1の絶縁
膜および前記第2の絶縁膜、または前記第2の絶縁膜に
部分的にエッチングを行なって、前記ソース領域および
前記ドレイン領域の一部を露呈させる工程と、前記ソー
ス領域または前記ドレイン領域の一部と接触する第2の
導電層を形成する工程と、前記基板の裏面側から前記半
導体膜にレーザ光を照射する工程と、を有することを特
徴とする半導体装置の作製方法。
6. A step of forming a semiconductor film on a surface of a substrate, a step of introducing a metal element into the semiconductor film, and a step of crystallizing the semiconductor film into which the metal element has been introduced by a first heat treatment. And a first on the crystallized semiconductor film.
Forming a first conductive layer over the semiconductor film with a first insulating film interposed therebetween, and selectively introducing an impurity element into the semiconductor film to form a first conductive film. Forming a channel formation region overlapping with the conductive layer, a source region and a drain region including an impurity region, and forming a second insulating film covering the semiconductor film, the first insulating film, and the first conductive layer. Forming, hydrogenating the semiconductor film by a second heat treatment, and partially etching the first insulating film and the second insulating film or the second insulating film. Exposing a part of the source region and the drain region; forming a second conductive layer in contact with the source region or a part of the drain region; and forming the semiconductor film from a back side of the substrate. Laser light The method for manufacturing a semiconductor device characterized by having a step of irradiating.
【請求項7】 基板の表面上に形成されている半導体膜
上に第1の絶縁膜を形成する工程と、前記半導体膜上に
第1の絶縁膜を介して第1の導電層を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、第1の
導電層と重なるチャネル形成領域と、前記第1の導電層
の一部と重なる第1の不純物領域と、第2の不純物領域
からなるソース領域およびドレイン領域とを形成する工
程と、前記半導体膜および第1の絶縁膜および前記第1
の導電層を覆って第2の絶縁膜を形成する工程と、前記
第1の絶縁膜および前記第2の絶縁膜、または前記第2
の絶縁膜に部分的にエッチングを行なって、前記ソース
領域および前記ドレイン領域の一部を露呈させる工程
と、前記ソース領域または前記ドレイン領域の一部と接
触する第2の導電層を形成する工程と、前記基板の裏面
側から前記半導体膜にレーザ光を照射する工程と、を有
することを特徴とする半導体装置の作製方法。
7. A step of forming a first insulating film on a semiconductor film formed on a surface of a substrate, and forming a first conductive layer on the semiconductor film via the first insulating film. Process and
An impurity element is selectively introduced into the semiconductor film, and a channel formation region overlapping with the first conductive layer, a first impurity region overlapping part of the first conductive layer, and a second impurity region are formed. Forming a source region and a drain region of the semiconductor film, the first insulating film, and the first insulating film.
Forming a second insulating film covering the conductive layer of the first insulating film and the second insulating film,
Partially exposing the insulating film to expose a part of the source region and the drain region, and forming a second conductive layer in contact with the source region or the part of the drain region. And a step of irradiating the semiconductor film with laser light from the back side of the substrate.
【請求項8】 基板の表面上に半導体膜を形成する工程
と、熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜上に第1の絶縁膜を形成する工
程と、前記半導体膜上に第1の絶縁膜を介して第1の導
電層を形成する工程と、前記半導体膜に選択的に不純物
元素を導入して、第1の導電層と重なるチャネル形成領
域と、前記第1の導電層の一部と重なる第1の不純物領
域と、第2の不純物領域からなるソース領域およびドレ
イン領域とを形成する工程と、前記半導体膜および第1
の絶縁膜および前記第1の導電層を覆って第2の絶縁膜
を形成する工程と、前記第1の絶縁膜および前記第2の
絶縁膜、または前記第2の絶縁膜に部分的に選択的にエ
ッチングを行なって、前記ソース領域および前記ドレイ
ン領域の一部を露呈させる工程と、前記ソース領域また
は前記ドレイン領域の一部と接触する第2の導電層を形
成する工程と、前記基板の裏面側から前記半導体膜にレ
ーザ光を照射する工程と、を有することを特徴とする半
導体装置の作製方法。
8. A step of forming a semiconductor film on a surface of a substrate, a step of crystallizing the semiconductor film by heat treatment,
Forming a first insulating film on the crystallized semiconductor film, forming a first conductive layer on the semiconductor film via the first insulating film, selectively forming the first conductive film on the semiconductor film; A channel formation region overlapping with the first conductive layer by introducing an impurity element, a first impurity region overlapping part of the first conductive layer, and a source region and a drain region including a second impurity region. Forming the semiconductor film and the first
Forming a second insulating film covering the first insulating film and the first conductive layer, and partially selecting the first insulating film and the second insulating film or the second insulating film. Etching to partially expose the source region and the drain region, forming a second conductive layer in contact with the source region or a portion of the drain region, Irradiating the semiconductor film with laser light from the back surface side.
【請求項9】 基板の表面上に半導体膜を形成する工程
と、前記半導体膜に金属元素を導入する工程と、熱処理
により前記金属元素が導入された前記半導体膜を結晶化
させる工程と、結晶化した前記半導体膜上に第1の絶縁
膜を形成する工程と、前記半導体膜上に前記第1の絶縁
膜を介して第1の導電層を形成する工程と、前記半導体
膜に選択的に不純物元素を導入して、第1の導電層と重
なるチャネル形成領域と、前記第1の導電層の一部と重
なる第1の不純物領域と、第2の不純物領域からなるソ
ース領域およびドレイン領域とを形成する工程と、前記
半導体膜および第1の絶縁膜および前記第1の導電層を
覆って第2の絶縁膜を形成する工程と、前記第1の絶縁
膜および前記第2の絶縁膜、または前記第2の絶縁膜に
部分的にエッチングを行なって、前記ソース領域および
前記ドレイン領域の一部を露呈させる工程と、前記ソー
ス領域または前記ドレイン領域の一部と接触する第2の
導電層を形成する工程と、前記基板の裏面側から前記半
導体膜にレーザ光を照射する工程と、を有することを特
徴とする半導体装置の作製方法。
9. A step of forming a semiconductor film on a surface of a substrate, a step of introducing a metal element into the semiconductor film, a step of crystallizing the semiconductor film into which the metal element has been introduced by heat treatment, Forming a first insulating film on the converted semiconductor film, forming a first conductive layer on the semiconductor film via the first insulating film, selectively forming the first conductive film on the semiconductor film. A channel formation region overlapping with the first conductive layer by introducing an impurity element, a first impurity region overlapping part of the first conductive layer, and a source region and a drain region including a second impurity region. Forming a second insulating film covering the semiconductor film, the first insulating film, and the first conductive layer; and forming the first insulating film and the second insulating film; Alternatively, the second insulating film is partially etched. Performing a step of exposing a part of the source region and the drain region; a step of forming a second conductive layer in contact with the part of the source region or the drain region; and Irradiating the semiconductor film with laser light.
【請求項10】 基板の表面上に形成されている半導体
膜上に第1の絶縁膜を形成する工程と、前記半導体膜上
に前記第1の絶縁膜を介して第1の導電層を形成する工
程と、前記半導体膜に選択的に不純物元素を導入して、
第1の導電層と重なるチャネル形成領域と、前記第1の
導電層の一部と重なる第1の不純物領域と、第2の不純
物領域からなるソース領域およびドレイン領域とを形成
する工程と、前記半導体膜および第1の絶縁膜および前
記第1の導電層を覆って第2の絶縁膜を形成する工程
と、熱処理により前記半導体膜の水素化を行なう工程
と、前記第1の絶縁膜および前記第2の絶縁膜、または
前記第2の絶縁膜に部分的にエッチングを行なって、前
記ソース領域および前記ドレイン領域の一部を露呈させ
る工程と、前記ソース領域または前記ドレイン領域の一
部と接触する第2の導電層を形成する工程と、前記基板
の裏面側から前記半導体膜にレーザ光を照射する工程
と、を有することを特徴とする半導体装置の作製方法。
10. A step of forming a first insulating film on a semiconductor film formed on a surface of a substrate, and forming a first conductive layer on the semiconductor film via the first insulating film. And selectively introducing an impurity element into the semiconductor film,
Forming a channel formation region overlapping the first conductive layer, a first impurity region overlapping a part of the first conductive layer, and a source region and a drain region including a second impurity region; Forming a second insulating film covering the semiconductor film, the first insulating film, and the first conductive layer, hydrogenating the semiconductor film by a heat treatment; A step of partially etching the second insulating film or the second insulating film to expose a part of the source region and the drain region; Forming a second conductive layer, and irradiating the semiconductor film with laser light from the back side of the substrate.
【請求項11】 基板の表面上に半導体膜を形成する工
程と、第1の熱処理により前記半導体膜を結晶化させる
工程と、結晶化した前記半導体膜上に第1の絶縁膜を形
成する工程と、前記半導体膜上に前記第1の絶縁膜を介
して第1の導電層を形成する工程と、前記半導体膜に選
択的に不純物元素を導入して、第1の導電層と重なるチ
ャネル形成領域と、前記第1の導電層の一部と重なる第
1の不純物領域と、第2の不純物領域からなるソース領
域およびドレイン領域とを形成する工程と、前記半導体
膜および第1の絶縁膜および前記第1の導電層を覆って
第2の絶縁膜を形成する工程と、第2の熱処理により前
記半導体膜の水素化を行なう工程と、前記第1の絶縁膜
および前記第2の絶縁膜、または前記第2の絶縁膜に部
分的にエッチングを行なって、前記ソース領域および前
記ドレイン領域の一部を露呈させる工程と、前記ソース
領域または前記ドレイン領域の一部と接触する第2の導
電層を形成する工程と、前記基板の裏面側から前記半導
体膜にレーザ光を照射する工程と、を有することを特徴
とする半導体装置の作製方法。
11. A step of forming a semiconductor film on a surface of a substrate, a step of crystallizing the semiconductor film by a first heat treatment, and a step of forming a first insulating film on the crystallized semiconductor film. Forming a first conductive layer on the semiconductor film with the first insulating film interposed therebetween; and forming a channel overlapping with the first conductive layer by selectively introducing an impurity element into the semiconductor film. Forming a region, a first impurity region overlapping a part of the first conductive layer, and a source region and a drain region including a second impurity region; and forming the semiconductor film, the first insulating film, Forming a second insulating film covering the first conductive layer, hydrogenating the semiconductor film by a second heat treatment, the first insulating film and the second insulating film, Alternatively, the second insulating film is partially etched. Performing a step of exposing a part of the source region and the drain region; a step of forming a second conductive layer in contact with the part of the source region or the drain region; and Irradiating the semiconductor film with laser light.
【請求項12】 基板の表面上に半導体膜を形成する工
程と、前記半導体膜に金属元素を導入する工程と、第1
の熱処理により前記金属元素が導入された前記半導体膜
を結晶化させる工程と、結晶化した前記半導体膜上に第
1の絶縁膜を形成する工程と、前記半導体膜上に前記第
1の絶縁膜を介して第1の導電層を形成する工程と、前
記半導体膜に選択的に不純物元素を導入して、第1の導
電層と重なるチャネル形成領域と、前記第1の導電層の
一部と重なる第1の不純物領域と、第2の不純物領域か
らなるソース領域およびドレイン領域とを形成する工程
と、前記半導体膜および第1の絶縁膜および前記第1の
導電層を覆って第2の絶縁膜を形成する工程と、第2の
熱処理により前記半導体膜の水素化を行なう工程と、前
記第1の絶縁膜および前記第2の絶縁膜、または前記第
2の絶縁膜に部分的にエッチングを行なって、前記ソー
ス領域および前記ドレイン領域の一部を露呈させる工程
と、前記ソース領域または前記ドレイン領域の一部と接
触する第2の導電層を形成する工程と、前記基板の裏面
側から前記半導体膜にレーザ光を照射する工程と、を有
することを特徴とする半導体装置の作製方法。
12. A step of forming a semiconductor film on a surface of a substrate, a step of introducing a metal element into the semiconductor film,
Crystallizing the semiconductor film into which the metal element has been introduced by the heat treatment, forming a first insulating film on the crystallized semiconductor film, and forming the first insulating film on the semiconductor film. Forming a first conductive layer through a semiconductor layer, selectively introducing an impurity element into the semiconductor film, forming a channel formation region overlapping with the first conductive layer, and forming a portion of the first conductive layer. Forming an overlapping first impurity region and a source region and a drain region including a second impurity region; and forming a second insulating layer covering the semiconductor film, the first insulating film, and the first conductive layer. Forming a film, hydrogenating the semiconductor film by a second heat treatment, partially etching the first insulating film and the second insulating film, or partially etching the second insulating film. Line, said source region and said Exposing a part of the rain region, forming a second conductive layer in contact with a part of the source region or the drain region, and irradiating the semiconductor film with laser light from the back surface side of the substrate And a method for manufacturing a semiconductor device.
【請求項13】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に選択的に不純
物元素を導入して、前記第1の導電層と重なるチャネル
形成領域と、不純物領域からなるソース領域およびドレ
イン領域とを形成する工程と、前記不純物元素が選択的
に導入された前記半導体膜上に第2の絶縁膜を形成する
工程と、前記第2の絶縁膜に部分的にエッチングを行な
って、前記ソース領域および前記ドレイン領域の一部を
露呈させる工程と、前記ソース領域または前記ドレイン
領域の一部と接触する第2の導電層を形成する工程と、
前記基板の裏面側から前記半導体膜にレーザ光を照射す
る工程と、を有することを特徴とする半導体装置の作製
方法。
13. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film through an insulating film, selectively introducing an impurity element into the semiconductor film, and forming a channel formation region overlapping with the first conductive layer; a source region and a drain region including an impurity region; Forming a second insulating film on the semiconductor film into which the impurity element has been selectively introduced, and partially etching the second insulating film to form the source region. And exposing a part of the drain region, and forming a second conductive layer in contact with the source region or a part of the drain region,
Irradiating the semiconductor film with laser light from the back side of the substrate.
【請求項14】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、熱処理により前記半導体膜を
結晶化させる工程と、結晶化した前記半導体膜に選択的
に不純物元素を導入して、前記第1の導電層と重なるチ
ャネル形成領域と、不純物領域からなるソース領域およ
びドレイン領域とを形成する工程と、前記不純物元素が
選択的に導入された前記半導体膜上に第2の絶縁膜を形
成する工程と、前記第2の絶縁膜に部分的にエッチング
を行なって、前記ソース領域および前記ドレイン領域の
一部を露呈させる工程と、前記ソース領域または前記ド
レイン領域の一部と接触する第2の導電層を形成する工
程と、前記基板の裏面側から前記半導体膜にレーザ光を
照射する工程と、を有することを特徴とする半導体装置
の作製方法。
14. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film through an insulating film, crystallizing the semiconductor film by heat treatment, selectively introducing an impurity element into the crystallized semiconductor film, and overlapping with the first conductive layer. Forming a channel formation region, a source region and a drain region including an impurity region, forming a second insulating film on the semiconductor film into which the impurity element has been selectively introduced, Partially exposing the insulating film to expose a part of the source region and the drain region, and forming a second conductive layer in contact with the source region or the part of the drain region. And the back of the substrate Irradiating the semiconductor film with laser light from the surface side.
【請求項15】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に金属元素を導
入する工程と、熱処理により前記半導体膜を結晶化させ
る工程と、結晶化した前記半導体膜に選択的に不純物元
素を導入して、前記第1の導電層と重なるチャネル形成
領域と、不純物領域からなるソース領域およびドレイン
領域とを形成する工程と、前記不純物元素が選択的に導
入された前記半導体膜上に第2の絶縁膜を形成する工程
と、前記第2の絶縁膜に部分的にエッチングを行なっ
て、前記ソース領域および前記ドレイン領域の一部を露
呈させる工程と、前記ソース領域または前記ドレイン領
域の一部と接触する第2の導電層を形成する工程と、前
記基板の裏面側から前記半導体膜にレーザ光を照射する
工程と、を有することを特徴とする半導体装置の作製方
法。
15. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film through an insulating film, introducing a metal element into the semiconductor film, crystallizing the semiconductor film by heat treatment, and selectively adding an impurity element to the crystallized semiconductor film. And forming a channel formation region overlapping with the first conductive layer and a source region and a drain region including an impurity region, and forming a second region on the semiconductor film into which the impurity element is selectively introduced. Forming a part of the source region or the drain region by partially etching the second insulating film to expose a part of the source region and the drain region; Contact with the first 2. A method for manufacturing a semiconductor device, comprising: forming a second conductive layer; and irradiating the semiconductor film with laser light from a back surface side of the substrate.
【請求項16】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に選択的に不純
物元素を導入して、前記第1の導電層と重なるチャネル
形成領域と、不純物領域からなるソース領域およびドレ
イン領域とを形成する工程と、前記不純物元素が選択的
に導入された前記半導体膜上に第2の絶縁膜を形成する
工程と、熱処理により前記半導体膜の水素化を行なう工
程と、前記第2の絶縁膜に部分的にエッチングを行なっ
て、前記ソース領域および前記ドレイン領域の一部を露
呈させる工程と、前記ソース領域または前記ドレイン領
域の一部と接触する第2の導電層を形成する工程と、前
記基板の裏面側から前記半導体膜にレーザ光を照射する
工程と、を有することを特徴とする半導体装置の作製方
法。
16. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film through an insulating film, selectively introducing an impurity element into the semiconductor film, and forming a channel formation region overlapping with the first conductive layer; a source region and a drain region including an impurity region; Forming a second insulating film on the semiconductor film into which the impurity element has been selectively introduced, hydrogenating the semiconductor film by a heat treatment, Partially etching the film to expose a part of the source region and the drain region, and forming a second conductive layer in contact with the source region or a part of the drain region; From the back side of the substrate Irradiating the semiconductor film with laser light.
【請求項17】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、第1の熱処理により前記半導
体膜を結晶化させる工程と、結晶化した前記半導体膜に
選択的に不純物元素を導入して、前記第1の導電層と重
なるチャネル形成領域と、不純物領域からなるソース領
域およびドレイン領域とを形成する工程と、前記不純物
元素が選択的に導入された前記半導体膜上に第2の絶縁
膜を形成する工程と、第2の熱処理により前記半導体膜
の水素化を行なう工程と、前記第2の絶縁膜に部分的に
エッチングを行なって、前記ソース領域および前記ドレ
イン領域の一部を露呈させる工程と、前記ソース領域ま
たは前記ドレイン領域の一部と接触する第2の導電層を
形成する工程と、前記基板の裏面側から前記半導体膜に
レーザ光を照射する工程と、を有することを特徴とする
半導体装置の作製方法。
17. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film via an insulating film; crystallizing the semiconductor film by a first heat treatment; selectively introducing an impurity element into the crystallized semiconductor film to form the first conductive film; Forming a channel formation region overlapping the layer, a source region and a drain region including an impurity region, and forming a second insulating film over the semiconductor film into which the impurity element is selectively introduced; Hydrogenating the semiconductor film by a second heat treatment, partially etching the second insulating film to expose a part of the source region and the drain region, Or the drain area A method for manufacturing a semiconductor device, comprising: a step of forming a second conductive layer in contact with part of a region; and a step of irradiating the semiconductor film with laser light from a back surface side of the substrate.
【請求項18】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に金属元素を導
入する工程と、第1の熱処理により前記半導体膜を結晶
化させる工程と、結晶化した前記半導体膜に選択的に不
純物元素を導入して、前記第1の導電層と重なるチャネ
ル形成領域と、不純物領域からなるソース領域およびド
レイン領域とを形成する工程と、前記不純物元素が選択
的に導入された前記半導体膜上に第2の絶縁膜を形成す
る工程と、第2の熱処理により前記半導体膜の水素化を
行なう工程と、前記第2の絶縁膜に部分的にエッチング
を行なって、前記ソース領域および前記ドレイン領域の
一部を露呈させる工程と、前記ソース領域または前記ド
レイン領域の一部と接触する第2の導電層を形成する工
程と、前記基板の裏面側から前記半導体膜にレーザ光を
照射する工程と、を有することを特徴とする半導体装置
の作製方法。
18. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming a first insulating layer on the first conductive layer. A step of forming a semiconductor film via an insulating film, a step of introducing a metal element into the semiconductor film, a step of crystallizing the semiconductor film by a first heat treatment, and a step of selectively crystallizing the semiconductor film. A step of introducing an impurity element to form a channel formation region overlapping the first conductive layer, and a source region and a drain region formed of the impurity region; and forming a channel region on the semiconductor film into which the impurity element is selectively introduced. Forming a second insulating film on the substrate, hydrogenating the semiconductor film by a second heat treatment, and partially etching the second insulating film to form the source region and the drain region. To expose part of Forming a second conductive layer in contact with a part of the source region or the drain region, and irradiating the semiconductor film with laser light from the back surface side of the substrate. Of manufacturing a semiconductor device.
【請求項19】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に選択的に不純
物元素を導入して、前記第1の導電層と重なるチャネル
形成領域と、前記第1の導電層の一部と重なる第1の不
純物領域と、第2の不純物領域からなるソース領域およ
びドレイン領域とを形成する工程と、前記不純物元素が
選択的に導入された前記半導体膜上に第2の絶縁膜を形
成する工程と、前記第2の絶縁膜に部分的にエッチング
を行なって、前記ソース領域および前記ドレイン領域の
一部を露呈させる工程と、前記ソース領域または前記ド
レイン領域の一部と接触する第2の導電層を形成する工
程と、前記基板の裏面側から前記半導体膜にレーザ光を
照射する工程と、を有することを特徴とする半導体装置
の作製方法。
19. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film with an insulating film interposed therebetween, selectively introducing an impurity element into the semiconductor film, forming a channel formation region overlapping the first conductive layer, and forming a part of the first conductive layer. Forming an overlapping first impurity region, a source region and a drain region including a second impurity region, and forming a second insulating film on the semiconductor film into which the impurity element is selectively introduced. A step of partially etching the second insulating film to expose part of the source region and the drain region; and a second step of contacting the source region or the part of the drain region. Forming a conductive layer; Irradiating the semiconductor film with laser light from the surface side.
【請求項20】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、熱処理により前記半導体膜を
結晶化させる工程と、結晶化した前記半導体膜に選択的
に不純物元素を導入して、前記第1の導電層と重なるチ
ャネル形成領域と、前記第1の導電層の一部と重なる第
1の不純物領域と、第2の不純物領域からなるソース領
域およびドレイン領域とを形成する工程と、前記不純物
元素が選択的に導入された前記半導体膜上に第2の絶縁
膜を形成する工程と、前記第2の絶縁膜に部分的にエッ
チングを行なって、前記ソース領域および前記ドレイン
領域の一部を露呈させる工程と、前記ソース領域または
前記ドレイン領域の一部と接触する第2の導電層を形成
する工程と、前記基板の裏面側から前記半導体膜にレー
ザ光を照射する工程と、を有することを特徴とする半導
体装置の作製方法。
20. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film through an insulating film, crystallizing the semiconductor film by heat treatment, selectively introducing an impurity element into the crystallized semiconductor film, and overlapping with the first conductive layer. Forming a channel formation region, a first impurity region overlapping a part of the first conductive layer, and a source region and a drain region including a second impurity region; and selectively introducing the impurity element Forming a second insulating film on the formed semiconductor film; partially etching the second insulating film to expose a part of the source region and the drain region; Of the source region or the drain region A method for manufacturing a semiconductor device, comprising: a step of forming a second conductive layer in contact with a part; and a step of irradiating a laser beam to the semiconductor film from a back surface side of the substrate.
【請求項21】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に金属元素を導
入する工程と、熱処理により前記半導体膜を結晶化させ
る工程と、結晶化した前記半導体膜に選択的に不純物元
素を導入して、前記第1の導電層と重なるチャネル形成
領域と、前記第1の導電層の一部と重なる第1の不純物
領域と、第2の不純物領域からなるソース領域およびド
レイン領域とを形成する工程と、前記不純物元素が選択
的に導入された前記半導体膜上に第2の絶縁膜を形成す
る工程と、前記第2の絶縁膜に部分的にエッチングを行
なって、前記ソース領域および前記ドレイン領域の一部
を露呈させる工程と、前記ソース領域または前記ドレイ
ン領域の一部と接触する第2の導電層を形成する工程
と、前記基板の裏面側から前記半導体膜にレーザ光を照
射する工程と、を有することを特徴とする半導体装置の
作製方法。
21. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film through an insulating film, introducing a metal element into the semiconductor film, crystallizing the semiconductor film by heat treatment, and selectively adding an impurity element to the crystallized semiconductor film. And forming a channel formation region overlapping the first conductive layer, a first impurity region overlapping a part of the first conductive layer, and a source region and a drain region including a second impurity region. Performing a step of forming a second insulating film on the semiconductor film into which the impurity element has been selectively introduced, and partially etching the second insulating film to form the source region and the second insulating film. Exposing a part of the drain region; Forming a second conductive layer in contact with a part of the source region or the drain region; and irradiating the semiconductor film with laser light from the back surface side of the substrate. A method for manufacturing a semiconductor device.
【請求項22】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に選択的に不純
物元素を導入して、前記第1の導電層と重なるチャネル
形成領域と、前記第1の導電層の一部と重なる第1の不
純物領域と、第2の不純物領域からなるソース領域およ
びドレイン領域とを形成する工程と、前記不純物元素が
選択的に導入された前記半導体膜上に第2の絶縁膜を形
成する工程と、熱処理により前記半導体膜の水素化を行
なう工程と、前記第2の絶縁膜に部分的にエッチングを
行なって、前記ソース領域および前記ドレイン領域の一
部を露呈させる工程と、前記ソース領域または前記ドレ
イン領域の一部と接触する第2の導電層を形成する工程
と、前記基板の裏面側から前記半導体膜にレーザ光を照
射する工程と、を有することを特徴とする半導体装置の
作製方法。
22. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film with an insulating film interposed therebetween, selectively introducing an impurity element into the semiconductor film, forming a channel formation region overlapping the first conductive layer, and forming a part of the first conductive layer. Forming an overlapping first impurity region, a source region and a drain region including a second impurity region, and forming a second insulating film on the semiconductor film into which the impurity element has been selectively introduced. A step of hydrogenating the semiconductor film by a heat treatment, a step of partially etching the second insulating film to expose a part of the source region and the drain region, Or contact with a part of the drain region. A method for manufacturing a semiconductor device, comprising: a step of forming a second conductive layer to be touched; and a step of irradiating the semiconductor film with laser light from a back surface side of the substrate.
【請求項23】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、第1の熱処理により前記半導
体膜を結晶化させる工程と、結晶化した前記半導体膜に
選択的に不純物元素を導入して、前記第1の導電層と重
なるチャネル形成領域と、前記第1の導電層の一部と重
なる第1の不純物領域と、第2の不純物領域からなるソ
ース領域およびドレイン領域とを形成する工程と、前記
不純物元素が選択的に導入された前記半導体膜上に第2
の絶縁膜を形成する工程と、第2の熱処理により前記半
導体膜の水素化を行なう工程と、前記第2の絶縁膜に部
分的にエッチングを行なって、前記ソース領域および前
記ドレイン領域の一部を露呈させる工程と、前記ソース
領域または前記ドレイン領域の一部と接触する第2の導
電層を形成する工程と、前記基板の裏面側から前記半導
体膜にレーザ光を照射する工程と、を有することを特徴
とする半導体装置の作製方法。
23. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming the first conductive layer on the first conductive layer. Forming a semiconductor film via an insulating film; crystallizing the semiconductor film by a first heat treatment; selectively introducing an impurity element into the crystallized semiconductor film to form the first conductive film; Forming a channel formation region overlapping the layer, a first impurity region overlapping a part of the first conductive layer, and a source region and a drain region including a second impurity region; Second on the semiconductor film introduced
Forming a second insulating film, hydrogenating the semiconductor film by a second heat treatment, and partially etching the second insulating film to form a part of the source region and the drain region. Exposing, forming a second conductive layer in contact with a part of the source region or the drain region, and irradiating the semiconductor film with laser light from the back surface side of the substrate. A method for manufacturing a semiconductor device, comprising:
【請求項24】 基板上に第1の導電層を形成する工程
と、前記第1の導電層上に第1の絶縁膜を形成する工程
と、前記第1の導電層上に前記第1の絶縁膜を介して半
導体膜を形成する工程と、前記半導体膜に金属元素を導
入する工程と、第1の熱処理により前記半導体膜を結晶
化させる工程と、結晶化した前記半導体膜に選択的に不
純物元素を導入して、第1の導電層と重なるチャネル形
成領域と、前記第1の導電層の一部と重なる第1の不純
物領域と、第2の不純物領域からなるソース領域および
ドレイン領域とを形成する工程と、前記不純物元素が選
択的に導入された前記半導体膜上に第2の絶縁膜を形成
する工程と、第2の熱処理により前記半導体膜の水素化
を行なう工程と、前記第2の絶縁膜に部分的にエッチン
グを行なって、前記ソース領域および前記ドレイン領域
の一部を露呈させる工程と、前記ソース領域または前記
ドレイン領域の一部と接触する第2の導電層を形成する
工程と、前記基板の裏面側から前記半導体膜にレーザ光
を照射する工程と、を有することを特徴とする半導体装
置の作製方法。
24. A step of forming a first conductive layer on a substrate, a step of forming a first insulating film on the first conductive layer, and a step of forming a first insulating layer on the first conductive layer. A step of forming a semiconductor film via an insulating film, a step of introducing a metal element into the semiconductor film, a step of crystallizing the semiconductor film by a first heat treatment, and a step of selectively crystallizing the semiconductor film. A channel formation region overlapping with the first conductive layer by introducing an impurity element, a first impurity region overlapping part of the first conductive layer, and a source region and a drain region including a second impurity region. Forming a second insulating film on the semiconductor film into which the impurity element has been selectively introduced; hydrogenating the semiconductor film by a second heat treatment; 2 by partially etching the insulating film, Exposing a part of the source region and the drain region, forming a second conductive layer in contact with the source region or a part of the drain region, and forming a laser on the semiconductor film from the back side of the substrate. Irradiating light; and a method for manufacturing a semiconductor device.
【請求項25】 請求項1乃至24のいずれか一項にお
いて、前記レーザ光は、YAGレーザ、YVO4レー
ザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、
ルビーレーザ、Ti:サファイアレーザから選ばれた一
種から発振されたレーザ光であることを特徴とする半導
体装置の作製方法。
25. The laser according to claim 1, wherein the laser beam is a YAG laser, a YVO 4 laser, a YLF laser, a YAlO 3 laser, a glass laser,
A method for manufacturing a semiconductor device, which is laser light oscillated from one kind selected from ruby laser and Ti: sapphire laser.
【請求項26】 請求項1乃至25のいずれか一項にお
いて、前記レーザ光の照射面またはその近傍における形
状は線状であることを特徴とする半導体装置の作製方
法。
26. The method for manufacturing a semiconductor device according to claim 1, wherein a shape of the laser light irradiation surface or a vicinity thereof is linear.
【請求項27】 請求項1乃至26のいずれか一項にお
いて、前記レーザ光の波長は、350nm以上であるこ
とを特徴とする半導体装置の作製方法。
27. The method for manufacturing a semiconductor device according to claim 1, wherein a wavelength of the laser light is 350 nm or more.
【請求項28】 請求項1乃至26のいずれか一項にお
いて、前記レーザ光の波長は、400nm以上であるこ
とを特徴とする半導体装置の作製方法。
28. The method for manufacturing a semiconductor device according to claim 1, wherein a wavelength of the laser light is 400 nm or more.
【請求項29】 請求項1乃至24のいずれか一項にお
いて、前記半導体膜は、珪素を主成分とする膜であるこ
とを特徴とする半導体装置の作製方法。
29. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor film is a film containing silicon as a main component.
【請求項30】 請求項1乃至24および請求項29の
いずれか一項において、前記半導体膜の膜厚は、25〜
100nmであることを特徴とする半導体装置の作製方
法。
30. The semiconductor device according to claim 1, wherein the semiconductor film has a thickness of 25 to 25.
A method for manufacturing a semiconductor device, which is 100 nm.
【請求項31】 請求項1乃至24のいずれか一項にお
いて、前記ソース領域および前記ドレイン領域の不純物
元素は、n型を付与する不純物元素、またはp型を付与
する不純物元素、またはn型を付与する不純物元素およ
びp型を付与する不純物元素であることを特徴とする半
導体装置の作製方法。
31. The impurity element according to claim 1, wherein the impurity element in the source region and the drain region is an impurity element imparting n-type, an impurity element imparting p-type, or n-type. A method for manufacturing a semiconductor device, which is an impurity element to be imparted and an impurity element to impart p-type.
【請求項32】 請求項1乃至24および請求項31の
いずれか一項において、前記ソース領域および前記ドレ
イン領域の不純物元素の濃度はそれぞれ2×10 20/c
3以下であることを特徴とする半導体装置の作製方
法。
32. The method according to claim 1, wherein
In any one of the above, the source region and the drain
The impurity element concentration in the impurity region is 2 × 10 20/ C
mThreeManufacturing method of a semiconductor device characterized by the following:
Law.
【請求項33】 請求項1乃至24のいずれか一項にお
いて、前記基板の裏面側からレーザ光を照射する工程に
おいて、基板の温度を0〜500度とすることを特徴と
する半導体装置の作製方法。
33. The manufacturing method of a semiconductor device according to claim 1, wherein in the step of irradiating a laser beam from the back surface side of the substrate, the temperature of the substrate is 0 to 500 degrees. Method.
【請求項34】 請求項3または請求項6または請求項
9または請求項12または請求項15または請求項18
または請求項21または請求項24において、前記金属
元素は、Fe、Co、Ni、Ru、Rh、Pd、Os、
Ir、Pt、Cu、Ag、Au、Sn、Sbから選ばれ
た一種または複数種の元素であることを特徴とする半導
体装置の作製方法。
34. Claim 3 or Claim 6 or Claim 9 or Claim 12 or Claim 15 or Claim 18
Alternatively, in claim 21 or claim 24, the metal element is Fe, Co, Ni, Ru, Rh, Pd, Os,
A method for manufacturing a semiconductor device, comprising one or more elements selected from Ir, Pt, Cu, Ag, Au, Sn, and Sb.
JP2001154748A 2001-05-24 2001-05-24 Method for manufacturing semiconductor device Expired - Fee Related JP5072147B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001154748A JP5072147B2 (en) 2001-05-24 2001-05-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001154748A JP5072147B2 (en) 2001-05-24 2001-05-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2002353237A true JP2002353237A (en) 2002-12-06
JP5072147B2 JP5072147B2 (en) 2012-11-14

Family

ID=18999043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001154748A Expired - Fee Related JP5072147B2 (en) 2001-05-24 2001-05-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5072147B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235336A (en) * 2007-03-16 2008-10-02 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033818A (en) * 1999-07-21 2001-02-09 Sharp Corp Liquid crystal display device
JP2001094113A (en) * 1998-11-17 2001-04-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094113A (en) * 1998-11-17 2001-04-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2001033818A (en) * 1999-07-21 2001-02-09 Sharp Corp Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235336A (en) * 2007-03-16 2008-10-02 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP5072147B2 (en) 2012-11-14

Similar Documents

Publication Publication Date Title
US6777713B2 (en) Irregular semiconductor film, having ridges of convex portion
US6713323B2 (en) Semiconductor device and method of manufacturing the same
US20070037309A1 (en) Semiconductor device and method for manufacturing the same
US7821008B2 (en) Semiconductor device and manufacturing method thereof
US6727124B2 (en) Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element
JP4683761B2 (en) Method for manufacturing semiconductor device
JP2003229578A (en) Semiconductor device, display device and manufacturing method therefor
JP4115153B2 (en) Manufacturing method of semiconductor device
JP4801262B2 (en) Method for manufacturing semiconductor device
JP5046439B2 (en) Method for manufacturing semiconductor device
JP4080168B2 (en) Method for manufacturing semiconductor device
JP4573953B2 (en) Method for manufacturing semiconductor device
JP5072147B2 (en) Method for manufacturing semiconductor device
JP4780860B2 (en) Method for manufacturing semiconductor device
JP4780830B2 (en) Electro-optical device and manufacturing method thereof
JP4766758B2 (en) Method for manufacturing semiconductor device
JP4993802B2 (en) Semiconductor device
JP5078201B2 (en) Method for manufacturing semiconductor device
JP4712197B2 (en) Method for manufacturing semiconductor device
JP4293412B2 (en) Method for producing crystalline silicon film
JP5955920B2 (en) Semiconductor device
JP2002151525A (en) Method of manufacturing semiconductor device
JP2002222960A (en) Electro-optic device and its manufacturing method
JP5256336B2 (en) Liquid crystal display
JP2012163983A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees