JP2002341548A - Method of processing wafer - Google Patents

Method of processing wafer

Info

Publication number
JP2002341548A
JP2002341548A JP2001148115A JP2001148115A JP2002341548A JP 2002341548 A JP2002341548 A JP 2002341548A JP 2001148115 A JP2001148115 A JP 2001148115A JP 2001148115 A JP2001148115 A JP 2001148115A JP 2002341548 A JP2002341548 A JP 2002341548A
Authority
JP
Japan
Prior art keywords
wafer
silicon oxide
film
oxide film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001148115A
Other languages
Japanese (ja)
Inventor
Norikatsu Fujisawa
憲克 藤澤
Junichi Honda
順一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001148115A priority Critical patent/JP2002341548A/en
Publication of JP2002341548A publication Critical patent/JP2002341548A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve a yield by ensuring the protection of the wafer surface to be protected in a method of processing the wafer. SOLUTION: In subjecting the one surface of the wafer 3 to prescribed processing, a peelable protective sheet 4 is deposited on one surface to be protected of the wafer 3 and the other surface of the wafer 3 is subjected to the prescribed processing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば電子デバイ
スの製造等に適用されるウェーハの処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer processing method applied to, for example, manufacturing of electronic devices.

【0002】[0002]

【従来の技術】近年、センサやアクチュエータ等の電子
部品、又はそれらを組み合わせて構成される電子機器シ
ステムを半導体プロセス技術や超精密加工技術等によっ
てマイクロ化するマイクロマシニング技術研究開発が盛
んであり、センサ等の小型化、高機能化の進展が期待で
きる。これらセンサ等の作製方法には、露光によりパタ
ーン転写する、いわゆる光リソグラフィ技術が用いられ
る。光リソグラフィは、予めウェーハ表面にスピンコー
トにより形成されたフォトレジスト膜にマスクパターン
を形成する技術である。例えば、ウェーハ面上の被膜を
パターニングする場合、エッチングしたい部分のフォト
レジスト膜のみ除去され、エッチングしたくない部分に
フォトレジスト膜を残したレジストマスクがウェーハ上
に形成される。この状態のウェーハを例えばウェットエ
ッチングすることで、被膜を所望の形状にパターニング
することが可能になる。
2. Description of the Related Art In recent years, research and development of micromachining technology for microfabricating electronic components such as sensors and actuators or electronic device systems configured by combining them with semiconductor process technology or ultra-precision processing technology have been actively conducted. It is expected that sensors and the like will be made smaller and more sophisticated. A so-called optical lithography technique for transferring a pattern by exposure is used as a method for manufacturing these sensors and the like. Optical lithography is a technique for forming a mask pattern on a photoresist film previously formed on a wafer surface by spin coating. For example, when patterning a film on a wafer surface, only a portion of the photoresist film that is desired to be etched is removed, and a resist mask that leaves the photoresist film in a portion that is not desired to be etched is formed on the wafer. By subjecting the wafer in this state to, for example, wet etching, the film can be patterned into a desired shape.

【0003】図7〜図9は、半導体ウェーハ、例えばシ
リコンウェーハを光リソグラフィ技術を用いて加工する
際の、ウェーハ表面に形成されている絶縁膜、例えばシ
リコン酸化膜を所定のパターンにパターニングする工程
を示す。先ず、図7Aに示すように、両面全面にシリコ
ン酸化膜(SiO2 )20が被着形成されたシリコン半
導体ウェーハ19が用意される。次に、図7Bに示すよ
うに、このウェーハ19をスピンコート装置22のステ
ージ23上に真空吸着で支持した状態でウェーハ19の
一方の面のシリコン酸化膜20上にフォトレジスト、本
例ではポジ型フォトレジストを滴下し、回転軸24を介
して高速回転してフォトレジスト膜25を成膜する。次
に、図7Cに示すように、ウェーハ19をフォトレジス
ト膜25が成膜されない側のシリコン酸化膜20を下に
してホットプレート26上に載せ、フォトレジスト膜2
5の乾燥処理を行う。
FIGS. 7 to 9 show a process of patterning an insulating film, for example, a silicon oxide film, formed on the surface of a semiconductor wafer, for example, a silicon wafer into a predetermined pattern when the wafer is processed by photolithography. Is shown. First, as shown in FIG. 7A, a silicon semiconductor wafer 19 having a silicon oxide film (SiO 2 ) 20 deposited and formed on both surfaces is prepared. Next, as shown in FIG. 7B, in a state where the wafer 19 is supported on the stage 23 of the spin coater 22 by vacuum suction, a photoresist, in this example, a positive resist is formed on the silicon oxide film 20 on one surface of the wafer 19. A mold photoresist is dropped and rotated at a high speed via a rotating shaft 24 to form a photoresist film 25. Next, as shown in FIG. 7C, the wafer 19 is placed on a hot plate 26 with the silicon oxide film 20 on the side where the photoresist film 25 is not formed facing down, and the photoresist film 2
5 is performed.

【0004】次に、図8Dに示すように、このウェーハ
19を露光装置のステージ31上に例えば真空吸着で支
持し、フォトマスク27を介して露光光Lを照射し、一
方の面側のフォトレジスト膜25を所定のパターンに選
択露光する。この露光処理で露光された部分(除去され
るべき部分)のフォトレジストの結合が緩む。そして、
図8Eに示すように、このウェーハ19を現像液18中
に浸漬して現像処理する。これにより、不要部分のフォ
トレジスト膜25が分解除去される。次いで、図9Fに
示すように、ウェーハ19をシリコン酸化膜20のエッ
チング液29中に浸漬してウェットエッチング処理し、
露出している部分のシリコン酸化膜20を選択的にエッ
チング除去する。このようにして、図9Gに示すよう
に、シリコン酸化膜20がウェットエッチングで所定形
状にパターニングされたウェーハ19が得られる。この
後は、ウェーハ19に対してパターニングされたシリコ
ン酸化膜20をマスクに所要の加工、例えばエッチング
処理等が施される。
[0004] Next, as shown in FIG. 8D, the wafer 19 is supported on a stage 31 of an exposure apparatus by, for example, vacuum suction, and is irradiated with exposure light L via a photomask 27 to form a photomask on one side. The resist film 25 is selectively exposed to a predetermined pattern. The bonding of the photoresist in the exposed portion (the portion to be removed) in the exposure process is loosened. And
As shown in FIG. 8E, the wafer 19 is immersed in a developing solution 18 for developing. As a result, unnecessary portions of the photoresist film 25 are decomposed and removed. Next, as shown in FIG. 9F, the wafer 19 is immersed in an etching solution 29 of the silicon oxide film 20 and wet-etched,
The exposed silicon oxide film 20 is selectively removed by etching. In this manner, as shown in FIG. 9G, a wafer 19 in which the silicon oxide film 20 is patterned into a predetermined shape by wet etching is obtained. Thereafter, the wafer 19 is subjected to required processing, for example, etching, using the patterned silicon oxide film 20 as a mask.

【0005】[0005]

【発明が解決しようとする課題】ところで、上述した工
程中、例えば図7Bのスピンコート工程ではフォトレジ
スト膜25のスピンコート時にステージ23に接触する
ウェーハ面、即ちそのシリコン酸化膜20に傷が生じる
可能性が非常に高い。図7Cの乾燥工程のホットプレー
ト26上でも同様にこれに接触するシリコン酸化膜20
に傷が生じ易い。また、図8Dの露光工程においても、
ステージ31にウェーハ19が擦り合う機会が多々ある
ため、ウェーハ裏面に傷が生じる場合がある。この様に
ウェーハ面に対する防傷対策を施さない場合、ウェーハ
表面のシリコン酸化膜20には微細な傷が多数生じてい
る。この状態でウェットエッチングすると、パターニン
グで形成したシリコン露出部以外にも、表面傷によりシ
リコン酸化膜が欠落した部分(いわゆるピンホール)が
多数存在しているために、そのシリコン酸化膜の欠陥箇
所からシリコンウェーハにエッチング液が浸入し、保護
すべき部分のシリコンがエッチングされてしまい、歩留
りに低下を招いていた。このような傷対策の一つとし
て、例えばパターニングされない側のシリコン酸化膜2
0上にもフォトレジスト膜を形成して、シリコン酸化膜
を保護することが考えられているが、この場合ステージ
に接触するフォトレジスト膜に傷が発生し、この傷を通
してシリコン酸化膜のパターニング時にフォトレジスト
膜の傷に対応する部分のシリコン酸化膜20がエッチン
グされ、歩留りの低下を招く。
By the way, in the above-mentioned process, for example, in the spin coating process of FIG. 7B, the wafer surface which comes into contact with the stage 23 during the spin coating of the photoresist film 25, that is, the silicon oxide film 20 is damaged. Very likely. Similarly, the silicon oxide film 20 in contact with the hot plate 26 in the drying step of FIG.
Scratches easily. In the exposure step of FIG. 8D,
Since there are many occasions where the wafer 19 rubs against the stage 31, the back surface of the wafer may be damaged. In the case where no countermeasures are taken against the wafer surface as described above, a large number of fine scratches are generated on the silicon oxide film 20 on the wafer surface. When wet etching is performed in this state, there are many portions (so-called pinholes) where the silicon oxide film is missing due to surface scratches other than the silicon exposed portion formed by patterning. The etchant penetrates into the silicon wafer, and the silicon in the part to be protected is etched, resulting in a decrease in yield. As one of measures against such a flaw, for example, the silicon oxide film 2 on the non-patterned side is used.
It is considered to protect the silicon oxide film by forming a photoresist film on the surface of the photoresist. However, in this case, the photoresist film in contact with the stage is scratched. The portion of the silicon oxide film 20 corresponding to the scratches on the photoresist film is etched, thereby lowering the yield.

【0006】本発明は、上述の点に鑑み、保護すべきウ
ェーハ表面の保護を確実にし、歩留りの向上を図ったウ
ェーハの処理方法を提供するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a method of processing a wafer which ensures the protection of the surface of the wafer to be protected and improves the yield.

【0007】[0007]

【課題を解決するための手段】本発明に係るウェーハの
処理方法は、ウェーハの片面に所定の処理を行う際、ウ
ェーハの保護すべき一方の面上に剥離可能な保護シート
を被着してウェーハの他方の面に上記所定の処理を施
す。
According to a method of processing a wafer according to the present invention, when a predetermined process is performed on one surface of a wafer, a peelable protection sheet is attached to one surface of the wafer to be protected. The predetermined processing is performed on the other surface of the wafer.

【0008】本発明のウェーハの処理方法では、ウェー
ハの保護すべき一方の面上に剥離可能な保護シートを被
着して他方の面に所定の処理を行うので、処理時に、例
えば処理装置のウェーハ載置台に接触される側のウェー
ハ面(上記一方の面)が保護シートで保護され、このウ
ェーハ面に生じる傷等の欠陥を大幅に低減することがで
きる。従って、その後の所要処理の歩留りが向上する。
In the method of processing a wafer according to the present invention, a releasable protection sheet is applied to one surface of the wafer to be protected and a predetermined process is performed on the other surface. The wafer surface (the one surface) on the side contacting the wafer mounting table is protected by the protective sheet, and defects such as scratches on the wafer surface can be significantly reduced. Therefore, the yield of the subsequent required processing is improved.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して本発明によ
るウェーハの処理方法の実施の形態を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for processing a wafer according to the present invention will be described with reference to the drawings.

【0010】図1〜図5は、本発明の処理方法を、表面
被膜を含めた半導体ウェーハのパターニングに適用した
一実施の形態を示す。本実施の形態においては、先ず、
図1Aに示すように、表裏両面に絶縁膜2〔2A,2
B〕を有する半導体ウェーハ1を用意する。本例では半
導体ウェーハ1として、厚さ0.3mm、直径4インチ
で表面の結晶面が(100)面のシリコン単結晶ウェー
ハを使用し、その表裏両面に絶縁膜2〔2A,2B〕と
して熱酸化による厚さ30nmのシリコン酸化膜(Si
2 膜)を形成する。3は半導体ウェーハ1の両面にシ
リコン酸化膜2A、2Bが形成されて成る試料ウェーハ
を示す。なお、シリコン単結晶ウェーハ1は、熱酸化に
よるシリコン酸化膜2を形成する前に、予めウェーハ1
の表面粗度Raが例えば2〜10nmの範囲になるよう
に鏡面処理される。また、試料ウェーハ3には、予めア
セトンを用いた超音波洗浄、ジェット水流を用いた純水
洗浄等の処理を施し、次のレジストを塗布するレジスト
コート面にゴミや染みがないことを確認する。
FIGS. 1 to 5 show an embodiment in which the processing method of the present invention is applied to patterning of a semiconductor wafer including a surface film. In the present embodiment, first,
As shown in FIG. 1A, an insulating film 2 [2A, 2
B] is prepared. In this example, a silicon single crystal wafer having a thickness of 0.3 mm, a diameter of 4 inches, and a (100) crystal plane on the surface is used as the semiconductor wafer 1, and an insulating film 2 [2A, 2B] is formed on both front and back surfaces thereof. A 30 nm thick silicon oxide film (Si
O 2 film). Reference numeral 3 denotes a sample wafer in which silicon oxide films 2A and 2B are formed on both surfaces of the semiconductor wafer 1. It is to be noted that the silicon single crystal wafer 1 is formed before the silicon oxide film 2 is formed by thermal oxidation.
Is subjected to a mirror surface treatment so that the surface roughness Ra falls within a range of, for example, 2 to 10 nm. In addition, the sample wafer 3 is subjected to processing such as ultrasonic cleaning using acetone and pure water cleaning using a jet water flow in advance, and it is confirmed that there is no dust or stain on the resist coat surface to be coated with the next resist. .

【0011】次に、図1Bに示すように、試料ウェーハ
3の面、即ちレジスト塗布装置であるスピンコータのス
テージに接触するウェーハ面、いわゆるステージ接触面
となる一方のシリコン酸化膜2Aの面上に保護シート
(シート状体、テープ状体、フィルム状体等を含む総
称)4を粘着剤6を介して貼り付ける。保護シート4
は、シートをロール状に巻いた所謂シートロール40か
ら繰り出して試料ウェーハ3の面に貼り付けるようにな
される。本例の保護シート4は、母材シート5とその一
面に設けた粘着剤層6とから形成される。保護シート4
は、室温(20〜25℃程度)では剥離せず、その後の
レジストの乾燥温度(例えば100℃程度)、あるいは
剥離処理温度(例えば100℃程度)で熱変形すること
なく剥離される性質を有する。このため、粘着剤層6の
耐熱温度は、室温以上で100℃未満であることが必要
であり、例えば40℃〜95℃とすることができ、且つ
保護シート4のシート母材5の耐熱温度は100℃を大
幅に越える方が安全である。保護シート4としては、例
えばフッ素樹脂粘着フィルム(東京ガラス社製:商品名
VFー81、耐熱温度93℃)を用いることができる。
Next, as shown in FIG. 1B, the surface of the sample wafer 3, that is, the surface of the silicon oxide film 2 A, which is a so-called stage contact surface, that is, a wafer surface that contacts a stage of a spin coater as a resist coating device. A protective sheet (a generic name including a sheet-like body, a tape-like body, a film-like body, etc.) 4 is attached via an adhesive 6. Protective sheet 4
Is drawn out from a so-called sheet roll 40 in which the sheet is wound in a roll shape, and is attached to the surface of the sample wafer 3. The protection sheet 4 of this example is formed from a base material sheet 5 and an adhesive layer 6 provided on one surface thereof. Protective sheet 4
Has a property that it does not peel at room temperature (about 20 to 25 ° C.) and peels without thermal deformation at a subsequent drying temperature of the resist (for example, about 100 ° C.) or a peeling treatment temperature (for example, about 100 ° C.) . For this reason, the heat-resistant temperature of the pressure-sensitive adhesive layer 6 needs to be equal to or higher than room temperature and lower than 100 ° C., for example, 40 ° C. to 95 ° C., and the heat-resistant temperature of the sheet base material 5 of the protective sheet 4. It is safe to greatly exceed 100 ° C. As the protective sheet 4, for example, a fluororesin adhesive film (manufactured by Tokyo Glass Co., Ltd .: trade name VF-81, heat-resistant temperature 93 ° C.) can be used.

【0012】レジスト塗布の前にレジストの付着力を向
上させるために、レジスト付着力強化膜を成膜して置く
のが好ましい。例えば、シリコン酸化膜2Bの面上にO
AP膜(ヘキサメチルジシラザン、東京応化工業社製)
を成膜する。OAP膜の膜厚は50nm〜数100nm
程度とし、成膜後にOAP膜はベーク処理される。な
お、このOAP膜は、ウェーハとしてシリコン、ガラス
等の金属以外の材料のウェーハに適用することができ
る。
In order to improve the adhesive strength of the resist before the application of the resist, it is preferable to form a resist adhesive strength enhancing film. For example, O 2 is formed on the surface of the silicon oxide film 2B.
AP film (hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.)
Is formed. OAP film thickness is 50 nm to several hundred nm
After the film formation, the OAP film is baked. Note that this OAP film can be applied to a wafer made of a material other than metal such as silicon and glass as a wafer.

【0013】次に、図1Cに示すように、一方の表面に
保護シート4を貼り付けた試料ウェーハ3を、レジスト
塗布装置であるレジストスピンコータ7の回転軸9によ
って高速回転するステージ(いわゆるウェーハ3の載置
台)8上に保護シート4がステージ8に接触するように
載置し、例えば真空吸着して固定する。そしてウェーハ
3の他方の面のシリコン酸化膜2B上にフォトレジスト
を滴下し、ステージ8を高速回転させてフォトレジスト
膜10を成膜する。本例ではフォトレジスト膜10とし
て、ポジ型フォトレジストを用いる。但し、フォトレジ
ストに関しては、次工程のシリコン酸化膜2をエッチン
グするためのエッチング液(例えばHF溶液)に対して
耐性のあるフォトレジストであれば、ポジ型、ネガ型を
問わず、またフォトレジスト膜10の膜厚を問わない。
試料ウェーハ3をステージ8上に載置、固定したとき、
保護シート4により裏面のシリコン酸化膜2Aが保護さ
れているので、シリコン酸化膜2Aに傷は生じない。
Next, as shown in FIG. 1C, a stage (so-called wafer 3) in which a sample wafer 3 having a protective sheet 4 adhered to one surface is rotated at high speed by a rotating shaft 9 of a resist spin coater 7 as a resist coating apparatus. The protective sheet 4 is placed on the mounting table 8 so as to be in contact with the stage 8, and is fixed, for example, by vacuum suction. Then, a photoresist is dropped on the silicon oxide film 2B on the other surface of the wafer 3, and the stage 8 is rotated at a high speed to form a photoresist film 10. In this example, a positive photoresist is used as the photoresist film 10. However, regarding the photoresist, any photoresist that is resistant to an etching solution (for example, HF solution) for etching the silicon oxide film 2 in the next step, whether it is a positive type or a negative type, can be used. The thickness of the film 10 does not matter.
When the sample wafer 3 is placed and fixed on the stage 8,
Since the silicon oxide film 2A on the back surface is protected by the protection sheet 4, the silicon oxide film 2A is not damaged.

【0014】次に、図2Dに示すように、フォトレジス
ト成膜後の試料ウェーハ3を、乾燥手段である例えばホ
ットプレート11上にその保護シート4の側をホットプ
レート面に接触するように載置、固定した後、100℃
のベーク処理を行ってフォトレジスト膜10を乾燥させ
る。このベーク処理では、フォトレジスト膜10内の溶
剤を揮発させて乾燥させると共に、保護シート4の粘着
剤6が、耐熱温度を越えるために粘着力を失い、貼り付
けられていた保護シート4が試料ウェーハ3から剥離さ
れる。ホットプレート11による乾燥処理時において
も、試料ウェーハ3の裏面のシリコン酸化膜2Aは、保
護シート4により保護されて傷付くことがない。
Next, as shown in FIG. 2D, the sample wafer 3 on which the photoresist has been formed is placed on, for example, a hot plate 11 as a drying means so that the protective sheet 4 is in contact with the hot plate surface. After placing and fixing, 100 ° C
Is performed, and the photoresist film 10 is dried. In this baking treatment, the solvent in the photoresist film 10 is volatilized and dried, and the pressure-sensitive adhesive 6 of the protective sheet 4 loses adhesive strength because it exceeds a heat-resistant temperature. It is peeled from the wafer 3. Even during the drying process using the hot plate 11, the silicon oxide film 2A on the back surface of the sample wafer 3 is protected by the protection sheet 4 and is not damaged.

【0015】次に、フォトレジスト膜10が完全に硬化
したのを確認した後、図2Eに示すように、試料ウェー
ハ3の反対面のフォトレジスト膜10の表面に、上述と
同様にして保護シート4を貼り付ける。
Next, after confirming that the photoresist film 10 is completely cured, as shown in FIG. 2E, a protective sheet is formed on the surface of the photoresist film 10 opposite to the sample wafer 3 in the same manner as described above. Paste 4

【0016】次に、図2Fに示すように、保護シート4
側をステージ8に接触させるようにしてレジストスピン
コータ7に試料ウェーハ3を載置、固定した後、シリコ
ン酸化膜2A上にフォトレジスト膜10′(フォトレジ
スト膜10と同じ膜)を成膜する。このときも、ステー
ジ8側のフォトレジスト膜10は、保護シート4によっ
て保護されているので、傷が付くことがない。
Next, as shown in FIG.
After the sample wafer 3 is placed and fixed on the resist spin coater 7 with the side contacting the stage 8, a photoresist film 10 '(the same film as the photoresist film 10) is formed on the silicon oxide film 2A. Also at this time, since the photoresist film 10 on the stage 8 side is protected by the protective sheet 4, there is no damage.

【0017】次に、図3Gに示すように、再び試料ウェ
ーハ3をホットプレート11上にフォトレジスト膜1
0′を上向きにして載置、固定してフォトレジスト膜1
0′の乾燥処理を行う。このときも、裏面のフォトレジ
スト膜10は保護シート4により保護され、傷付くこと
がない。そして、図3Hに示すように、上述と同様に乾
燥終了と共に、保護シート4は剥離される。
Next, as shown in FIG. 3G, the sample wafer 3 is again placed on the hot plate 11 by the photoresist film 1.
The photoresist film 1 is placed and fixed with 0 'facing upward.
A drying process of 0 'is performed. Also at this time, the photoresist film 10 on the back surface is protected by the protective sheet 4 and is not damaged. Then, as shown in FIG. 3H, the protection sheet 4 is peeled off at the same time when the drying is completed as described above.

【0018】次に、図3Iに示すように、露光工程の前
に露光処理しない側のフォトレジスト膜(即ち、露光装
置のステージに載置される側のフォトレジスト膜)1
0′の面上に保護シート4を貼り付ける。次に、図4J
に示すように、試料ウェーハ3を露光装置のステージ1
3上に載置、固定し、フォトマスク12を介して露光光
Lをフォトレジスト膜10に照射し、フォトレジスト膜
10を選択露光する。この露光工程においても、ステー
ジ13に接触される側のフォトレジスト膜10′は保護
シート4により保護され、傷付くことがない。
Next, as shown in FIG. 3I, the photoresist film on the side not subjected to the exposure processing before the exposure step (that is, the photoresist film on the side mounted on the stage of the exposure apparatus) 1
The protective sheet 4 is stuck on the surface of 0 '. Next, FIG. 4J
As shown in the figure, the sample wafer 3 is placed on the stage 1
3 is mounted and fixed, and the photoresist film 10 is irradiated with exposure light L via a photomask 12 to selectively expose the photoresist film 10. Also in this exposure step, the photoresist film 10 'on the side contacting the stage 13 is protected by the protective sheet 4 and is not damaged.

【0019】次に、図4Kに示すように、選択露光後に
行う例えば100℃のポストベーク処理で、保護シート
4を剥離することが可能である。この後、図4Lに示す
ように、試料ウェーハ3を現像液14に浸漬し、フォト
レジスト膜10の露光された部分を除去し、所定パター
ン形状のレジストマスク(即ち耐エッチングマスク)1
5を形成する。ポジ型フォトレジストの場合は裏面側の
フォトレジスト膜10′を露光する必要がないが、ネガ
型フォトレジストの場合は裏面側のフォトレジスト膜1
0′を全面露光する必要がある。なお、保護シート4を
剥離しない状態で、試料ウェーハ3を現像液14に浸漬
し、現像処理し、現像後に保護シート4を剥離除去する
ことも可能である。また、保護シート4は、熱処理で剥
離する以外に、溶剤(例えばアセトン)で剥離すること
も可能である。
Next, as shown in FIG. 4K, the protective sheet 4 can be peeled off by, for example, a post-baking process at 100 ° C. performed after the selective exposure. Thereafter, as shown in FIG. 4L, the sample wafer 3 is immersed in a developing solution 14, the exposed portions of the photoresist film 10 are removed, and a resist mask (that is, an etching resistant mask) 1 having a predetermined pattern shape is formed.
5 is formed. In the case of a positive photoresist, it is not necessary to expose the photoresist film 10 'on the back side, but in the case of a negative photoresist, the photoresist film 1' on the back side is not required.
0 'needs to be entirely exposed. In addition, it is also possible to immerse the sample wafer 3 in the developing solution 14 in a state where the protective sheet 4 is not peeled off, perform a developing process, and peel off and remove the protective sheet 4 after the development. Further, the protective sheet 4 can be peeled off with a solvent (for example, acetone) in addition to the peeling off by heat treatment.

【0020】次に、図5Mに示すように、この試料ウェ
ーハ3をエッチング液、例えば10%のHF(フッ化水
素酸)溶液16に浸漬し、レジストマスク15に覆われ
ずに露出した部分のシリコン酸化膜2Bをエッチング除
去する。露出した部分のシリコン酸化膜2Bが完全に除
去されたことを確認した後、ポジ型のレジストマスク1
5を例えばアセトン中で除去して、図5Nに示すよう
に、片面のシリコン酸化膜10がパターニングされた試
料ウェーハ3を得る。この後の工程は、例えばシリコン
酸化膜2Bを耐エッチングマスクとして使用し、例えば
TMAH(4メチル水酸化アンモニウム水溶液)による
エッチング液を用いて、シリコンウェーハ1を選択的に
エッチング除去する。或いは、シリコン酸化膜2Bを不
純物導入用マスクとして使用し、シリコンウェーハ1に
選択的にイオン注入法、又は拡散法で所望の不純物を導
入することもできる。なお、シリコン酸化膜2Bの選択
エッチングまで保護シート4を被着した状態にして置
き、レジストマスク15及び裏面のフォトレジスト膜1
0′をアセトンで除去するときに、同時に保護シート4
を剥離することも可能である。
Next, as shown in FIG. 5M, the sample wafer 3 is immersed in an etching solution, for example, a 10% HF (hydrofluoric acid) solution 16, to expose a portion exposed without being covered with the resist mask 15. The silicon oxide film 2B is removed by etching. After confirming that the exposed portion of the silicon oxide film 2B was completely removed, a positive resist mask 1 was formed.
5 is removed in, for example, acetone to obtain a sample wafer 3 on which a silicon oxide film 10 on one side is patterned as shown in FIG. 5N. In the subsequent steps, the silicon wafer 1 is selectively etched away using, for example, an etching solution of TMAH (aqueous solution of 4-methylammonium hydroxide) using the silicon oxide film 2B as an etching resistant mask. Alternatively, a desired impurity can be selectively introduced into the silicon wafer 1 by the ion implantation method or the diffusion method using the silicon oxide film 2B as an impurity introduction mask. Note that the protective sheet 4 is attached to the silicon oxide film 2B until the selective etching of the silicon oxide film 2B.
When removing 0 'with acetone, the protective sheet 4
Can also be peeled off.

【0021】シリコンウェーハ1として、結晶面が(1
00)面のウェーハを用いたが、その他の面方位のウェ
ーハを用いても構わない。例えば(110)面のウェー
ハを用いることもできる。シリコン単結晶は、ダイヤモ
ンド構造を有し、化学的に強い異方性を示し、エッチン
グ形状として特殊な3次元形状を呈するため、ウェット
エッチングのエッチング対象物として好ましい。被加工
材自身の異方性を利用した化学的異方性エッチングは、
加工に要する設備が安価なので、ドライエッチングより
も遙に多くの実用的なデバイスの生産に使用可能であ
る。3次元形状のエッチングを行うためには、用いるエ
ッチャント材料が重要となる。本例ではシリコン単結晶
ウェーハのエッチャントとして、TMAH(4メチル水
酸化アンモニウム水溶液)を用いた。シリコンウェーハ
1の表面に熱酸化処理で形成したシリコン酸化膜2〔2
A,2B〕は、エッチャントであるTMAHに対して極
めて高い耐性を示し、シリコンに対する耐エッチングマ
スクとして使用可能である。シリコンウェーハ1のエッ
チング後の表面性を考慮した場合、シリコンウェーハ1
の表面は平滑であることが好ましく、上述したように予
めシリコンウェーハ1の表裏両面に鏡面処理を施すこと
が好ましい。
As the silicon wafer 1, the crystal plane is (1).
Although the wafer having the (00) plane is used, a wafer having another plane orientation may be used. For example, a (110) plane wafer can be used. A silicon single crystal has a diamond structure, exhibits strong anisotropy chemically, and exhibits a special three-dimensional shape as an etching shape. Therefore, it is preferable as a target to be etched by wet etching. Chemical anisotropic etching using the anisotropy of the workpiece itself,
Since the equipment required for processing is inexpensive, it can be used to produce much more practical devices than dry etching. In order to perform three-dimensional etching, an etchant material to be used is important. In this example, TMAH (4-methylammonium hydroxide aqueous solution) was used as an etchant for a silicon single crystal wafer. Silicon oxide film 2 [2 formed on the surface of silicon wafer 1 by thermal oxidation
A, 2B] has extremely high resistance to TMAH as an etchant, and can be used as an etching resistant mask for silicon. Considering the surface properties of the silicon wafer 1 after etching, the silicon wafer 1
Is preferably smooth, and it is preferable that the front and back surfaces of the silicon wafer 1 are mirror-finished in advance as described above.

【0022】本発明では、上述したウェーハ処理方法を
利用して各種の電子デバイスを作製することができる。
In the present invention, various electronic devices can be manufactured using the above-described wafer processing method.

【0023】図6は、上述のウェーハ処理方法を利用し
て作製した圧力センサを示す。この圧力センサ21は、
ガラス基板25の一方の面に形成した凹部25内に圧電
素子27を形成し、ガラス基板25上に圧電素子27に
対応する部分が薄いダイヤフラム部24として形成され
たシリコン基板22を接着して構成される。圧電素子2
7は、両面に形成した電極26A,26Bの夫々がガラ
ス基板25の上面に沿って延長され、ガラス基板25を
貫通する導電端子30A,30Bに接続される。ダイヤ
フラム部24は、両面に絶縁膜、例えばシリコン酸化膜
23A,23Bを有するシリコン基板の一部を選択エッ
チングして凹部28を形成し、その薄くなった底部によ
って形成される。ここでは、シリコン基板22と圧電素
子27の電極26A,26Bとを分断するシリコン酸化
膜23Aに傷が発生すると、シリコン基板22と電極2
6A,26Bとの間の絶縁性が損なわれる虞があり、圧
力と電圧の関係が崩れることになりかねない。このた
め、シリコン基板22に凹部28を形成してダイヤフラ
ム部24を形成する際に、シリコン酸化膜23Aに傷を
発生させないために、上述した実施の形態のウェーハ処
理方法を適用することできる。この圧電センサ21で
は、矢印で示す圧力Fが凹部28を通して受けるとシリ
コンのダイヤフラム部24が湾曲し、その変位を圧電素
子27で検出するようになされる。
FIG. 6 shows a pressure sensor manufactured using the above-described wafer processing method. This pressure sensor 21
A piezoelectric element 27 is formed in a concave portion 25 formed on one surface of a glass substrate 25, and a silicon substrate 22 in which a portion corresponding to the piezoelectric element 27 is formed as a thin diaphragm portion 24 on the glass substrate 25 is bonded. Is done. Piezoelectric element 2
Reference numeral 7 denotes electrodes 26A and 26B formed on both surfaces, respectively, extending along the upper surface of the glass substrate 25 and connected to conductive terminals 30A and 30B penetrating the glass substrate 25. The diaphragm portion 24 is formed by selectively etching a part of a silicon substrate having an insulating film, for example, silicon oxide films 23A and 23B on both surfaces, to form a concave portion 28, and to make the concave portion 28 thinner. Here, if the silicon oxide film 23A that separates the silicon substrate 22 from the electrodes 26A and 26B of the piezoelectric element 27 is damaged, the silicon substrate 22 and the electrode 2
6A and 26B may be damaged, and the relationship between the pressure and the voltage may be lost. Therefore, when the concave portion 28 is formed in the silicon substrate 22 to form the diaphragm portion 24, the wafer processing method of the above-described embodiment can be applied to prevent the silicon oxide film 23A from being damaged. In the piezoelectric sensor 21, when a pressure F indicated by an arrow is received through the concave portion 28, the silicon diaphragm portion 24 bends, and the displacement thereof is detected by the piezoelectric element 27.

【0024】上述した本実施の形態によれば、各工程に
おける処理装置、即ちレジスト塗布装置であるレジスト
スピンコータ、ホットプレートによる乾燥装置、露光装
置のステージ等の接触によって試料ウェーハ3の表面に
生じる傷が、保護シート4によって回避され、試料ウェ
ーハ表面のシリコン酸化膜2Aへの傷などの欠陥を大幅
に低減することができる。シリコン酸化膜2Aに欠陥が
生じないので、シリコン酸化膜2Aを耐エッチングマス
クにしてTMAH(エッチング液)によるウェットエッ
チングでシリコンウェーハを選択エッチングした際、シ
リコン酸化膜2Aを浸透して他部のシリコン部分をエッ
チングすることがない。従って、デバイス製造の歩留り
が向上する。粘着性保護シート4の母材シートの耐熱温
度を100℃以上とし、その粘着剤6の耐熱上限温度を
100℃未満、例えば40〜95℃とすることにより、
熱により容易に保護シート4を試料ウェーハ3から剥離
することができる。即ち、熱に弱い保護シート4を用い
るので、例えばフォトレジスト膜10、10′を乾燥す
るためのベーク処理工程で同時に保護シート4を剥離す
ることができ、別途、保護シート4の取り外し工程を必
要としない。
According to the above-described embodiment, the scratches generated on the surface of the sample wafer 3 by the contact of the processing apparatus in each step, that is, the resist spin coater which is a resist coating apparatus, the drying apparatus using a hot plate, the stage of an exposure apparatus, and the like. However, defects such as damage to the silicon oxide film 2A on the surface of the sample wafer can be significantly reduced. Since no defect is generated in the silicon oxide film 2A, when the silicon wafer is selectively etched by wet etching with TMAH (etching solution) using the silicon oxide film 2A as an etching resistant mask, the silicon oxide film 2A penetrates the silicon oxide film 2A and the silicon in the other part is No part is etched. Therefore, the yield of device manufacturing is improved. By setting the heat-resistant temperature of the base material sheet of the adhesive protection sheet 4 to 100 ° C. or higher, and setting the heat-resistant upper limit temperature of the adhesive 6 to less than 100 ° C., for example, 40 to 95 ° C.,
The protection sheet 4 can be easily separated from the sample wafer 3 by heat. That is, since the protection sheet 4 that is weak to heat is used, the protection sheet 4 can be simultaneously peeled off in, for example, a baking treatment step for drying the photoresist films 10 and 10 ′. And not.

【0025】表1は、従来のウェーハ処理方法と本発明
のウェーハ処理方法で処理したときの、4インチのシリ
コンウェーハ1枚当たりの傷発生箇所数を示す。ここで
は、レジストのスピンコート工程から露光工程で生じた
傷であり、任意の5枚の平均傷発生数を示している。表
1により、本発明のウェーハ処理方法では、従来のウェ
ーハ処理方法に比べて、大幅に傷発生数は低減してい
る。
Table 1 shows the number of scratches generated per silicon wafer of 4 inches when processed by the conventional wafer processing method and the wafer processing method of the present invention. Here, the scratches are generated from the resist spin coating process to the exposure process, and the average number of scratches generated on any five sheets is shown. According to Table 1, the number of scratches generated is significantly reduced in the wafer processing method of the present invention as compared with the conventional wafer processing method.

【0026】[0026]

【表1】 [Table 1]

【0027】上例では、フォトレジスト膜10、シリコ
ン酸化膜2のパターニング工程の全工程で保護シート4
を被着したまま行うようにしたが、その他、一部の工程
で保護シート4を被着させることも可能である。上例で
は、本発明を半導体ウェーハに対する処理に適用した
が、その他のウェーハ処理、例えばガラスウェーハ、セ
ラミックウェーハ、その他のウェーハに対する処理に適
用することも可能である。
In the above example, the protection sheet 4 is used in all the steps of patterning the photoresist film 10 and the silicon oxide film 2.
Is performed while the protective sheet 4 is adhered. Alternatively, the protective sheet 4 may be adhered in some steps. In the above example, the present invention is applied to processing on a semiconductor wafer. However, the present invention can be applied to other wafer processing, for example, processing on a glass wafer, a ceramic wafer, and other wafers.

【0028】[0028]

【発明の効果】本発明によれば、各工程における処理装
置のステージ等の接触によってウェーハ面に生じる傷
が、保護シートによって回避され、ウェーハ面、例えば
ウェーハ表面被膜への傷などの欠陥を大幅に低減するこ
とができる。従って、その後のウェーハに対する処理、
例えば選択エッチングの際に、他部をエッチングするこ
とがない。従って、例えば電子デバイス等の各種デバイ
スの製造歩留りを向上することができる。
According to the present invention, scratches on the wafer surface due to contact with the stage of the processing apparatus in each process are avoided by the protective sheet, and defects such as scratches on the wafer surface, for example, the wafer surface coating, are greatly reduced. Can be reduced. Therefore, subsequent processing on the wafer,
For example, at the time of selective etching, other parts are not etched. Therefore, the production yield of various devices such as electronic devices can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】A〜C 本発明のウェーハ処理方法の一実施の
形態を示す工程図(その1)である。
1A to 1C are process diagrams (part 1) showing one embodiment of a wafer processing method according to the present invention;

【図2】D〜F 本発明のウェーハ処理方法の一実施の
形態を示す工程図(その2)である。
FIG. 2 is a process diagram (part 2) showing an embodiment of the wafer processing method of the present invention.

【図3】G〜I 本発明のウェーハ処理方法の一実施の
形態を示す工程図(その3)である。
FIG. 3 is a process diagram (part 3) showing one embodiment of the wafer processing method of the present invention.

【図4】J〜L 本発明のウェーハ処理方法の一実施の
形態を示す工程図(その4)である。
FIG. 4 is a process chart (No. 4) showing one embodiment of the wafer processing method of the present invention.

【図5】M〜N 本発明のウェーハ処理方法の一実施の
形態を示す工程図(その5)である。
5A to 5N are process diagrams (part 5) showing one embodiment of the wafer processing method of the present invention.

【図6】A 本発明のウェーハ処理方法を用いて作製で
きる圧力センサの概略斜視図である。B その断面図で
ある。
FIG. 6A is a schematic perspective view of a pressure sensor that can be manufactured by using the wafer processing method of the present invention. B is a sectional view thereof.

【図7】A〜C 従来のウェーハ処理方法を示す工程図
(その1)である。
7A to 7C are process diagrams (part 1) showing a conventional wafer processing method.

【図8】D〜E 従来のウェーハ処理方法を示す工程図
(その2)である。
FIG. 8 is a process diagram (part 2) showing a conventional wafer processing method.

【図9】F〜G 従来のウェーハ処理方法を示す工程図
(その3)である。
9A to 9G are process diagrams (part 3) showing a conventional wafer processing method.

【符号の説明】[Explanation of symbols]

1・・・半導体ウェーハ、2〔2A,2B〕・・・シリ
コン酸化膜、3・・・試料ウェーハ、4・・・保護シー
ト、5・・・母材シート、6・・・粘着剤、7・・・レ
ジストスピンコータ、8・・・ステージ、10、10′
・・・フォトレジスト膜、11・・・ホットプレート、
13・・・露光装置のステージ、14・・・現像液、1
5・・・レジストマスク、16・・・エッチング液、2
1・・・圧力センサ、22・・・シリコン基板、24・
・・ダイヤフラム部、25・・・ガラス基板、27・・
・圧電素子、30〔30A,30B〕・・・導電端子、
40・・・シートロール。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor wafer, 2 [2A, 2B] ... Silicon oxide film, 3 ... Sample wafer, 4 ... Protection sheet, 5 ... Base material sheet, 6 ... Adhesive, 7 ... Resist spin coater, 8 ... Stage, 10, 10 '
... photoresist film, 11 ... hot plate,
13: exposure apparatus stage, 14: developer, 1
5 ... resist mask, 16 ... etching solution, 2
1 pressure sensor, 22 silicon substrate, 24
..Diaphragm part, 25 ... Glass substrate, 27 ...
・ Piezoelectric element, 30 [30A, 30B] ... conductive terminal,
40 ... Sheet roll.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H025 AA00 AB17 EA04 FA01 5F043 AA02 AA40 BB01 CC20 GG10 5F046 AA28  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H025 AA00 AB17 EA04 FA01 5F043 AA02 AA40 BB01 CC20 GG10 5F046 AA28

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ウェーハの片面に所定の処理を行う際、 前記ウェーハの保護すべき一方の面上に剥離可能な保護
シートを被着して該ウェーハの他方の面に所定の処理を
施すことを特徴とするウェーハの処理方法。
When performing a predetermined process on one surface of a wafer, a peelable protection sheet is applied on one surface of the wafer to be protected, and a predetermined process is performed on the other surface of the wafer. A method for processing a wafer, comprising:
【請求項2】 前記所定の処理が、パターニング工程の
フォトレジスト塗布、選択露光又は現像処理であること
を特徴とする請求項1記載のウェーハの処理方法。
2. The wafer processing method according to claim 1, wherein the predetermined processing is a photoresist coating, a selective exposure, or a development processing in a patterning step.
【請求項3】 前記所定の処理を、前記ウェーハの一方
の面が前記保護シートを介して処理装置のウェーハ載置
台に接触した状態で行うことを特徴とする請求項1記載
のウェーハの処理方法。
3. The wafer processing method according to claim 1, wherein the predetermined processing is performed in a state where one surface of the wafer is in contact with a wafer mounting table of a processing apparatus via the protection sheet. .
JP2001148115A 2001-05-17 2001-05-17 Method of processing wafer Pending JP2002341548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001148115A JP2002341548A (en) 2001-05-17 2001-05-17 Method of processing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001148115A JP2002341548A (en) 2001-05-17 2001-05-17 Method of processing wafer

Publications (1)

Publication Number Publication Date
JP2002341548A true JP2002341548A (en) 2002-11-27

Family

ID=18993497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001148115A Pending JP2002341548A (en) 2001-05-17 2001-05-17 Method of processing wafer

Country Status (1)

Country Link
JP (1) JP2002341548A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186354A (en) * 2004-12-15 2006-07-13 Lg Electronics Inc Zener diode, its manufacturing method and packaging method
KR100861368B1 (en) * 2007-05-21 2008-10-01 주식회사 하이닉스반도체 Immersion lithography method to suppress water residue on back side of wafer
JP2009004777A (en) * 2007-06-19 2009-01-08 Asml Netherlands Bv Lithography device with portion whereto coated film is attached

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186354A (en) * 2004-12-15 2006-07-13 Lg Electronics Inc Zener diode, its manufacturing method and packaging method
KR100861368B1 (en) * 2007-05-21 2008-10-01 주식회사 하이닉스반도체 Immersion lithography method to suppress water residue on back side of wafer
JP2009004777A (en) * 2007-06-19 2009-01-08 Asml Netherlands Bv Lithography device with portion whereto coated film is attached
JP2011146738A (en) * 2007-06-19 2011-07-28 Asml Netherlands Bv Lithography device with portion whereto coated film is attached

Similar Documents

Publication Publication Date Title
CN106788318B (en) Method for manufacturing film bulk acoustic resonator on flexible substrate
JP4995186B2 (en) Polymer pressure sensor with piezoresistive region by injection
US7256105B2 (en) Semiconductor substrate and thin processing method for semiconductor substrate
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
JP2003037055A (en) Mask for manufacturing semiconductor device and method of manufacturing the same, and method of manufacturing semiconductor device
KR20030013271A (en) Method of forming noble metal thin film pattern
US20070092982A1 (en) Method of fabricating flexible micro-capacitive ultrasonic transducer by the use of imprinting and transfer printing techniques
JPS62149132A (en) Manufacture of mask for x-ray photolithography and structureobtained as the result of the manufacture
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
JP2002341548A (en) Method of processing wafer
JPH06204776A (en) Manufacture of piezoelectric thin film vibrator
JP4532787B2 (en) Condenser microphone and pressure sensor
RU2597657C1 (en) Method of making sensitive elements of gas concentration sensors
JP2003166998A (en) Semiconductor acceleration sensor
JP2010256452A (en) Method of manufacturing micro mechanical structure
JP2005046996A (en) Micromachined electromechanical element
CN113800465A (en) Process manufacturing method of capacitive micro-machined ultrasonic transducer
JP4333107B2 (en) Transfer mask and exposure method
JP4465090B2 (en) Manufacturing method of mask member
JP3271390B2 (en) Transmission mask for charged beam exposure and method of manufacturing the same
JP2008244323A (en) Stencil mask
JP4543572B2 (en) Silicon wafer processing method
JPS6292321A (en) Mask employing polyimide supporting patterned x-ray non-transmitting layer
WO2022134162A1 (en) Preparation method for transferable flexible interconnection structure, and structure
JP4182630B2 (en) Diaphragm structure, microtransducer, and manufacturing method thereof