JP2002290371A - Orthogonal frequency division multiplex transmission signal receiver - Google Patents

Orthogonal frequency division multiplex transmission signal receiver

Info

Publication number
JP2002290371A
JP2002290371A JP2001092537A JP2001092537A JP2002290371A JP 2002290371 A JP2002290371 A JP 2002290371A JP 2001092537 A JP2001092537 A JP 2001092537A JP 2001092537 A JP2001092537 A JP 2001092537A JP 2002290371 A JP2002290371 A JP 2002290371A
Authority
JP
Japan
Prior art keywords
circuit
signal
correlation
detection circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001092537A
Other languages
Japanese (ja)
Other versions
JP4050476B2 (en
Inventor
Takashi Seki
隆史 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001092537A priority Critical patent/JP4050476B2/en
Publication of JP2002290371A publication Critical patent/JP2002290371A/en
Application granted granted Critical
Publication of JP4050476B2 publication Critical patent/JP4050476B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an OFDM receiver, in which the performance of frequency synchronization and phase fluctuation elimination of a received signal can be enhanced even when a disturbing wave exists. SOLUTION: The OFDM receiver includes a demodulation circuit 14 that converts an OFDM signal comprising an effective period and a guard period into a demodulation signal on a frequency axis, a delay circuit 19 that delays the demodulation signal for the effective period, a correlation detection circuit 18 that obtains the correlation between a demodulation signal before delay and a demodulation signal after delay to output a correlation signal, a deviation detection circuit 21 that detects a deviation of the correlation signal from a reference value for other periods than the guard period, a correction circuit 22 that corrects the correlation signal for the guard period by using the deviation, an error detection circuit 23 that uses the corrected correlation signal to detect a frequency error of the demodulation signal, and a control circuit 24 that smoothes the signal denoting the frequency error and feeding back the result to the demodulation circuit 14 to control the detection in the demodulation circuit 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、直交周波数分割
多重(OFDM:Orthogonal Frequency Division Mult
iplex)伝送信号の受信装置における周波数同期と位相
雑音除去に関するものである。
The present invention relates to an orthogonal frequency division multiplex (OFDM).
iplex) The present invention relates to frequency synchronization and phase noise removal in a transmission signal receiving apparatus.

【0002】[0002]

【従来の技術】近年、OFDM伝送信号を用いたデジタ
ル伝送方式は、特に地上デジタル放送の分野で実用化が
進められている。OFDM伝送方式は、伝送データを複
数キャリアに分散して伝送する方式であり、単一キャリ
ア伝送に比べて1シンボル期間が長くなるために、マル
チパス妨害に強い方式として知られている。また、OF
DM伝送方式においては、一般に、ガード期間と呼ばれ
る冗長期間が、実際にデータが伝送される有効期間の前
に設けられており、マルチパス遅延波の影響をさらに低
減することが可能になっている。
2. Description of the Related Art In recent years, digital transmission systems using OFDM transmission signals have been put to practical use, particularly in the field of terrestrial digital broadcasting. The OFDM transmission method is a method of transmitting transmission data by distributing it to a plurality of carriers, and is known as a method resistant to multipath interference because one symbol period is longer than that of single carrier transmission. Also, OF
In the DM transmission method, generally, a redundant period called a guard period is provided before an effective period in which data is actually transmitted, so that the influence of a multipath delay wave can be further reduced. .

【0003】OFDM受信装置における周波数誤差の検
出方法として、前記ガード期間を利用する方法が知られ
ている。以下に、このガード期間を利用した周波数誤差
の検出方法について説明する。
As a method of detecting a frequency error in an OFDM receiver, a method using the guard period is known. Hereinafter, a method of detecting a frequency error using the guard period will be described.

【0004】図6は、従来のOFDM受信装置の構成を
示すブロック図である。このOFDM受信装置は、日本
国特許第3074103号に記載されている。
FIG. 6 is a block diagram showing a configuration of a conventional OFDM receiver. This OFDM receiver is described in Japanese Patent No. 3074103.

【0005】図6において、アンテナ101に受信され
たOFDM信号は、チューナ102に入力され、このチ
ューナ102により所定チャンネルのOFDM信号が選
択されてIF(中間周波数)帯に変換される。チューナ
102の出力は、アナログ/デジタル変換器(以下、A
/D変換器)103に供給され、このA/D変換器10
3によりデジタル信号に変換される。
In FIG. 6, an OFDM signal received by an antenna 101 is input to a tuner 102, which selects an OFDM signal of a predetermined channel and converts it into an IF (intermediate frequency) band. The output of the tuner 102 is an analog / digital converter (hereinafter, A
/ D converter) 103, and the A / D converter 10
3 to be converted into a digital signal.

【0006】前記A/D変換器103の出力は、IQ復
調回路104に供給される。ここでは、IQ復調回路1
04として直交検波回路が用いられており、この直交検
波回路により、A/D変換器103の出力は準同期直交
検波されて複素ベースバンド信号に変換される。
The output of the A / D converter 103 is supplied to an IQ demodulation circuit 104. Here, the IQ demodulation circuit 1
A quadrature detection circuit is used as 04, and the output of the A / D converter 103 is quasi-synchronous quadrature detection and converted into a complex baseband signal by the quadrature detection circuit.

【0007】IQ復調回路104から出力される複素ベ
ースバンド信号は、FFT(Fast Fourier Transfer:
高速フーリエ変換)回路105に供給される。FFT回
路105は、FFT(高速フーリエ変換)演算により前
記複素ベースバンド信号を時間軸上のデータから周波数
軸上のデータに変換する。前記FFT回路105の出力
は、復調回路106に供給される。復調回路106は、
各キャリアのデータを復調する。復調回路106の出力
は、誤り訂正回路107に供給され、この誤り訂正回路
107により誤り訂正の復号処理、すなわち伝送中に生
じた誤りが訂正されて受信データが復号される。
[0007] The complex baseband signal output from the IQ demodulation circuit 104 is converted to an FFT (Fast Fourier Transfer:
(Fast Fourier Transform) circuit 105. The FFT circuit 105 converts the complex baseband signal from data on the time axis to data on the frequency axis by an FFT (Fast Fourier Transform) operation. The output of the FFT circuit 105 is supplied to a demodulation circuit 106. The demodulation circuit 106
The data of each carrier is demodulated. The output of the demodulation circuit 106 is supplied to an error correction circuit 107, which decodes the error correction, that is, corrects an error occurring during transmission and decodes the received data.

【0008】また、前記IQ復調回路104から出力さ
れる信号は、分岐して相関検出回路108と有効期間遅
延回路109にそれぞれ供給される。有効期間遅延回路
109により遅延された信号は相関検出回路108に供
給される。
The signal output from the IQ demodulation circuit 104 is branched and supplied to a correlation detection circuit 108 and a valid period delay circuit 109, respectively. The signal delayed by the valid period delay circuit 109 is supplied to the correlation detection circuit 108.

【0009】前記相関検出回路108は、ガード期間に
おけるこれら2つの信号の相関を検出する。相関検出回
路108における相関検出の動作について、図7(a)
〜図7(d)を用いて詳細に説明する。
The correlation detection circuit 108 detects the correlation between these two signals during the guard period. FIG. 7A shows the correlation detection operation in the correlation detection circuit 108.
This will be described in detail with reference to FIG.

【0010】前記IQ復調回路104から出力される複
素ベースバンド信号を図7(a)に、有効期間遅延回路
109から出力される有効期間遅延信号を図7(b)に
示す。なお、前記IQ復調回路104から出力される複
素ベースバンド信号を、以下IQ復調信号と記す。図7
(a)に示すIQ復調信号の1シンボル期間は、ガード
期間とデータを伝送する有効期間とで構成されている。
ガード期間には、有効期間の後ろの部分の信号がコピー
されている。したがって、IQ復調信号と有効期間遅延
信号との複素共役の相関を求めると、図7(c)に示す
ように、両者が一致した部分に大きな相関が現れる。な
お、図には相関信号のI成分のみを示している。
FIG. 7A shows a complex baseband signal output from the IQ demodulation circuit 104, and FIG. 7B shows a valid period delay signal output from the valid period delay circuit 109. Note that the complex baseband signal output from the IQ demodulation circuit 104 is hereinafter referred to as an IQ demodulated signal. FIG.
One symbol period of the IQ demodulated signal shown in (a) is composed of a guard period and an effective period for transmitting data.
In the guard period, the signal in the part after the valid period is copied. Therefore, when the correlation of the complex conjugate between the IQ demodulated signal and the effective period delay signal is obtained, a large correlation appears in a portion where the two coincide, as shown in FIG. 7C. In the figure, only the I component of the correlation signal is shown.

【0011】さらに、図7(c)に示す相関信号をガー
ド期間幅で移動平均すると、図7(d)に示すように、
有効期間の先頭でピークとなる相関信号が得られる。受
信したOFDM信号に周波数誤差がない場合、ガード期
間における相関信号のピークはI成分のみに現れ、Q成
分はほぼ0になる。この図7(d)に示す信号が、相関
検出回路108の出力である。
Further, when the correlation signal shown in FIG. 7 (c) is moving averaged with a guard period width, as shown in FIG. 7 (d),
A correlation signal having a peak at the beginning of the valid period is obtained. When there is no frequency error in the received OFDM signal, the peak of the correlation signal in the guard period appears only in the I component, and the Q component is almost zero. The signal shown in FIG. 7D is the output of the correlation detection circuit 108.

【0012】前記相関検出回路108の出力はタイミン
グ検出回路110に供給され、タイミング検出回路11
0により有効期間の先頭を示すタイミングが検出され
る。タイミング検出回路110の出力は、FFT回路1
05に供給される。FFT回路105は、タイミング検
出回路110から出力される検出信号を用いて有効期間
を見出し、この有効期間におけるIQ復調信号に対して
FFTを行う。
The output of the correlation detection circuit 108 is supplied to a timing detection circuit 110,
The timing indicating the beginning of the valid period is detected by 0. The output of the timing detection circuit 110 is the FFT circuit 1
05. The FFT circuit 105 finds a valid period using the detection signal output from the timing detecting circuit 110, and performs FFT on the IQ demodulated signal in the valid period.

【0013】また、相関検出回路108の出力は、ta
−1回路111に供給される。tan−1回路111
は、タイミング検出回路110から出力される検出信号
を用いてガード期間を見出し、このガード期間における
相関信号のI成分とQ成分から位相角tan−1(Q/
I)を求める。受信したOFDM信号に周波数誤差がな
い場合、IQ復調信号の有効期間の後半部における信号
と有効期間遅延信号のガード期間における信号とは一致
するため、図7(a)〜図7(d)に示したように、相
関信号の位相角は0になる。すなわち、tan−1回路
111の出力は、0となる。
The output of the correlation detection circuit 108 is ta
It is supplied to the n- 1 circuit 111. tan -1 circuit 111
Finds a guard period using a detection signal output from the timing detection circuit 110, and calculates a phase angle tan −1 (Q /
Find I). When there is no frequency error in the received OFDM signal, the signal in the latter half of the valid period of the IQ demodulated signal matches the signal in the guard period of the valid period delayed signal, and therefore, FIG. 7A to FIG. As shown, the phase angle of the correlation signal becomes zero. That is, the output of the tan -1 circuit 111 is 0.

【0014】一方、受信したOFDM信号に周波数誤差
がある場合、前記IQ復調信号の有効期間の後半部にお
ける信号と有効期間遅延信号のガード期間における信号
との間には、周波数誤差に応じた位相のずれが生じてい
るため、相関信号の位相角の大きさは、周波数誤差に比
例した値になる。したがって、tan−1回路111の
出力は、周波数誤差に比例した誤差信号となる。
On the other hand, when there is a frequency error in the received OFDM signal, a phase corresponding to the frequency error exists between the signal in the latter half of the valid period of the IQ demodulated signal and the signal in the guard period of the valid period delay signal. , The magnitude of the phase angle of the correlation signal becomes a value proportional to the frequency error. Therefore, the output of the tan -1 circuit 111 becomes an error signal proportional to the frequency error.

【0015】前記tan−1回路111から出力される
誤差信号は、周波数制御回路112に供給される。周波
数制御回路112は、供給された誤差信号にゲイン係数
をかけて積分し、IQ復調回路104の検波周波数を制
御する制御信号を生成する。周波数制御回路112から
出力される制御信号は、IQ復調回路104に供給され
る。IQ復調回路104は、前記制御信号に応じて、周
波数同期がとれるように検波周波数を制御する。これに
より、受信したOFDM信号における周波数同期が達成
される。
The error signal output from the tan -1 circuit 111 is supplied to a frequency control circuit 112. The frequency control circuit 112 multiplies the supplied error signal by a gain coefficient and integrates the signal to generate a control signal for controlling the detection frequency of the IQ demodulation circuit 104. The control signal output from the frequency control circuit 112 is supplied to the IQ demodulation circuit 104. The IQ demodulation circuit 104 controls a detection frequency according to the control signal so that frequency synchronization can be achieved. Thereby, frequency synchronization in the received OFDM signal is achieved.

【0016】以上、ガード期間における相関信号を利用
して周波数同期を行う従来の技術について説明したが、
ガード期間における相関信号を利用して、受信したOF
DM信号(受信信号)の位相変動を除去する技術も知ら
れている。
The prior art for performing frequency synchronization using the correlation signal in the guard period has been described above.
Using the correlation signal in the guard period, the received OF
A technique for removing a phase variation of a DM signal (received signal) is also known.

【0017】図8は、従来の他のOFDM受信装置の構
成を示すブロック図である。このOFDM受信装置は、
日本国特許第2907804号に記載されている。図8
において、図6に示した構成と同様の部分は説明を省略
し、異なる部分のみを説明する。
FIG. 8 is a block diagram showing the configuration of another conventional OFDM receiver. This OFDM receiver is
It is described in Japanese Patent No. 2907804. FIG.
In FIG. 6, the description of the same parts as those shown in FIG. 6 will be omitted, and only different parts will be described.

【0018】図6において、tan−1回路111の出
力は、前述したように、IQ復調信号の有効期間の後半
部における信号と有効期間遅延信号のガード期間におけ
る信号との間の、位相のずれ量(位相変動量)を示して
いる。位相変動推定回路112は、tan−1回路11
1から供給される位相変動量を用いて、1シンボル期間
内の各サンプル点における位相変動量を推定する。位相
変動推定回路112の出力は、位相補正回路114に供
給される。位相補正回路114は、有効期間遅延回路1
13から出力される信号に対して位相変動量を補正し、
FFT回路105に出力する。
In FIG. 6, the output of the tan -1 circuit 111 is, as described above, the phase shift between the signal in the latter half of the valid period of the IQ demodulated signal and the signal in the guard period of the valid period delay signal. (Amount of phase fluctuation). The phase fluctuation estimating circuit 112 includes a tan -1 circuit 11
The amount of phase fluctuation at each sample point within one symbol period is estimated using the amount of phase fluctuation supplied from 1. The output of the phase fluctuation estimation circuit 112 is supplied to a phase correction circuit 114. The phase correction circuit 114 is a valid period delay circuit 1
13 to correct the amount of phase variation for the signal output from
Output to the FFT circuit 105.

【0019】以上により、チューナ発振器の位相雑音や
移動受信時のフェージングなどによって生じる受信信号
の位相変動を除去することができ、位相雑音による伝送
特性の劣化を抑えることが可能である。
As described above, it is possible to remove the phase noise of the tuner oscillator and the phase fluctuation of the received signal caused by the fading at the time of the mobile reception, and it is possible to suppress the deterioration of the transmission characteristic due to the phase noise.

【0020】[0020]

【発明が解決しようとする課題】以上、ガード期間にお
ける相関信号を利用した従来の技術について説明した
が、前述した従来の技術では以下のような問題がある。
The conventional technique using the correlation signal in the guard period has been described above. However, the conventional technique has the following problems.

【0021】CW(Continuous Wave)妨害などの相関の
強い妨害が存在する場合、相関検出回路108の出力
は、妨害波が存在しない場合の相関信号と、妨害波によ
る相関信号とが合成されたものとなる。このため、受信
したOFDM信号の周波数誤差及び位相変動量が0の場
合であっても、相関信号のI成分とQ成分との位相角が
0にならず、正しい周波数誤差及び位相変動量を検出で
きなくなる。
When there is strong interference such as CW (Continuous Wave) interference, the output of the correlation detection circuit 108 is a signal obtained by synthesizing a correlation signal in the absence of an interference wave and a correlation signal due to the interference wave. Becomes Therefore, even when the frequency error and the phase variation of the received OFDM signal are 0, the phase angle between the I component and the Q component of the correlation signal does not become 0, and the correct frequency error and the phase variation are detected. become unable.

【0022】そこでこの発明は、前記課題に鑑みてなさ
れたものであり、妨害波が存在する場合でも、受信信号
の周波数同期及び位相変動除去の性能を向上させること
ができるOFDM受信装置を提供することを目的とす
る。
Accordingly, the present invention has been made in view of the above problems, and provides an OFDM receiver capable of improving the performance of frequency synchronization and phase fluctuation removal of a received signal even when an interfering wave exists. The purpose is to:

【0023】[0023]

【課題を解決するための手段】前記目的を達成するため
に、この発明に係る第1の直交周波数分割多重伝送信号
受信装置は、データ信号が伝送される有効期間と、冗長
期間であって前記有効期間の後半部分のデータ信号が複
写されたガード期間とから構成される直交周波数分割多
重伝送信号を受信し、この直交周波数分割多重伝送信号
を、設定された検波周波数に従って検波して復調信号を
出力する復調回路と、前記復調回路から出力される復調
信号を前記有効期間だけ遅延する遅延回路と、前記遅延
回路により遅延される前の復調信号と、前記遅延回路に
より遅延された後の復調信号との相関を求めて相関信号
を出力する相関検出回路と、前記相関検出回路から出力
された前記相関信号に対し、前記ガード期間以外の期間
における前記相関信号の基準値からのずれ量を検出する
ずれ検出回路と、前記ずれ検出回路により検出された前
記ずれ量を用いて、前記ガード期間における前記相関信
号を補正する補正回路と、前記補正回路により補正され
た前記相関信号を用いて、前記復調回路から出力される
復調信号の周波数誤差を検出する誤差検出回路と、前記
誤差検出回路から出力される、前記周波数誤差を示す信
号を平滑化して前記復調回路にフィードバックすること
により、前記復調回路における検波周波数の設定を制御
する制御回路とを具備する。
In order to achieve the above object, a first orthogonal frequency division multiplex transmission signal receiving apparatus according to the present invention comprises a valid period during which a data signal is transmitted, and a redundant period. A quadrature frequency division multiplex transmission signal comprising a guard period in which a data signal of the latter half of the valid period is copied is received, and the quadrature frequency division multiplex transmission signal is detected according to a set detection frequency to demodulate a demodulated signal. A demodulation circuit for outputting, a delay circuit for delaying the demodulation signal output from the demodulation circuit by the valid period, a demodulation signal before being delayed by the delay circuit, and a demodulation signal after being delayed by the delay circuit A correlation detection circuit that obtains a correlation with the correlation signal and outputs a correlation signal; and the correlation signal output from the correlation detection circuit with respect to the correlation signal in a period other than the guard period. A deviation detection circuit that detects an amount of deviation from a reference value of the signal, a correction circuit that corrects the correlation signal in the guard period using the deviation amount detected by the deviation detection circuit, and a correction circuit that corrects the correlation signal. An error detection circuit that detects a frequency error of the demodulated signal output from the demodulation circuit using the correlation signal thus obtained, and demodulates the signal that is output from the error detection circuit and that indicates the frequency error. A control circuit for controlling the setting of the detection frequency in the demodulation circuit by feeding back to the circuit.

【0024】前記目的を達成するために、この発明に係
る第2の直交周波数分割多重伝送信号受信装置は、デー
タ信号が伝送される有効期間と、冗長期間であって前記
有効期間の後半部分のデータ信号が複写されたガード期
間とから構成される直交周波数分割多重伝送信号を受信
し、この直交周波数分割多重伝送信号を、設定された検
波周波数に従って検波して復調信号を出力する復調回路
と、前記復調回路から出力される復調信号を前記有効期
間だけ遅延する遅延回路と、前記遅延回路により遅延さ
れる前の復調信号と、前記遅延回路により遅延された後
の復調信号との相関を求めて相関信号を出力する相関検
出回路と、前記相関検出回路から出力された前記相関信
号に対し、前記ガード期間以外の期間における前記相関
信号の基準値からのずれ量を検出するずれ検出回路と、
前記ずれ検出回路により検出された前記ずれ量を用い
て、前記ガード期間における前記相関信号を補正する補
正回路と、前記補正回路により補正された前記相関信号
を用いて、前記復調回路から出力される復調信号の有効
期間ごとの位相変動量を検出する位相変動検出回路と、
前記位相変動検出回路から出力される位相変動量を用い
て、前記復調信号の1シンボル内の位相変動量を推定す
る位相変動推定回路と、前記位相変動推定回路により推
定された前記位相変動量を用いて、前記遅延回路から出
力される復調信号の位相変動を補正する位相補正回路と
を具備する。
In order to achieve the above object, a second orthogonal frequency division multiplexing transmission signal receiving apparatus according to the present invention comprises a valid period during which a data signal is transmitted and a redundant period, which is a second half of the valid period. A demodulation circuit that receives an orthogonal frequency division multiplex transmission signal composed of a guard period in which a data signal is copied and detects the orthogonal frequency division multiplex transmission signal according to a set detection frequency and outputs a demodulated signal; A delay circuit that delays the demodulated signal output from the demodulation circuit by the valid period, a demodulated signal before being delayed by the delay circuit, and a correlation between the demodulated signal after being delayed by the delay circuit. A correlation detection circuit that outputs a correlation signal, and, for the correlation signal output from the correlation detection circuit, a reference value of the correlation signal in a period other than the guard period. A displacement detecting circuit for detecting a shift amount,
A correction circuit that corrects the correlation signal in the guard period using the deviation amount detected by the deviation detection circuit, and an output from the demodulation circuit using the correlation signal corrected by the correction circuit A phase variation detection circuit for detecting a phase variation amount for each valid period of the demodulated signal;
A phase fluctuation estimating circuit for estimating a phase fluctuation amount within one symbol of the demodulated signal using a phase fluctuation amount output from the phase fluctuation detecting circuit, and a phase fluctuation amount estimated by the phase fluctuation estimating circuit; A phase correction circuit for correcting a phase variation of the demodulated signal output from the delay circuit.

【0025】[0025]

【発明の実施の形態】以下、図面を参照して、この発明
の第1及び第3の実施の形態に、OFDM伝送方式に設
けられたガード期間における相関信号を利用して周波数
同期を行う例を説明し、また第2及び第4の実施の形態
に、ガード期間における相関信号を利用して位相雑音の
除去を行う例を説明する。説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the drawings, an example in which frequency synchronization is performed using a correlation signal in a guard period provided in an OFDM transmission system according to the first and third embodiments of the present invention. In the second and fourth embodiments, an example in which phase noise is removed using a correlation signal in a guard period will be described. In explaining, over all the figures,
Common parts are denoted by common reference symbols.

【0026】[第1の実施の形態]まず、OFDM伝送
方式では、OFDM信号が複数のシンボル期間を有し、
さらに1シンボル期間が有効期間(データ期間)とこの
有効期間の前に設けられた、冗長期間であるガード期間
とに分けられている。この第1の実施の形態では、ガー
ド期間における相関信号を利用して周波数同期を行う手
法を以下に述べる。
[First Embodiment] First, in the OFDM transmission system, an OFDM signal has a plurality of symbol periods,
Further, one symbol period is divided into a valid period (data period) and a guard period, which is a redundant period provided before the valid period. In the first embodiment, a method of performing frequency synchronization using a correlation signal in a guard period will be described below.

【0027】図1は、この発明の第1の実施の形態のO
FDM受信装置の構成を示すブロック図である。図2
(a)〜図2(e)は、前記第1の実施の形態のOFD
M受信装置における妨害波検出及び補正の動作を示す図
である。
FIG. 1 is a block diagram showing a first embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration of an FDM receiver. FIG.
2A to 2E show OFDs of the first embodiment.
It is a figure which shows the operation | movement of the interference wave detection and correction | amendment in M receiver.

【0028】図1において、アンテナ11に受信された
OFDM信号はチューナ12に入力され、このチューナ
12により所定チャンネルのOFDM信号が選択されて
IF(中間周波数)帯に変換される。チューナ12の出
力は、アナログ/デジタル変換器(以下、A/D変換
器)13に供給され、このA/D変換器13によりデジ
タル信号に変換される。
In FIG. 1, an OFDM signal received by an antenna 11 is input to a tuner 12, where the OFDM signal of a predetermined channel is selected and converted into an IF (intermediate frequency) band. The output of the tuner 12 is supplied to an analog / digital converter (hereinafter, A / D converter) 13 and is converted into a digital signal by the A / D converter 13.

【0029】前記A/D変換器13の出力は、IQ復調
回路14に供給される。ここでは、、IQ復調回路14
として直交検波回路が用いられており、この直交検波回
路により、A/D変換器13の出力は準同期直交検波さ
れて複素ベースバンド信号に変換される。すなわち、I
Q復調回路14は、設定された検波周波数に従ってA/
D変換器13の出力を検波する。
The output of the A / D converter 13 is supplied to an IQ demodulation circuit 14. Here, the IQ demodulation circuit 14
The output of the A / D converter 13 is subjected to quasi-synchronous quadrature detection and converted to a complex baseband signal by the quadrature detection circuit. That is, I
The Q demodulation circuit 14 controls the A / A according to the set detection frequency.
The output of the D converter 13 is detected.

【0030】前記IQ復調回路14から出力される複素
ベースバンド信号(以下、IQ復調信号と記す)は、F
FT(Fast Fourier Transfer:高速フーリエ変換)回
路15に供給される。FFT回路15は、FFT(高速
フーリエ変換)演算により前記IQ復調信号を時間軸上
のデータから周波数軸上のデータに変換する。
A complex baseband signal (hereinafter, referred to as an IQ demodulated signal) output from the IQ demodulation circuit 14 is
The signal is supplied to an FT (Fast Fourier Transfer) circuit 15. The FFT circuit 15 converts the IQ demodulated signal from data on the time axis to data on the frequency axis by FFT (Fast Fourier Transform) operation.

【0031】前記FFT回路15の出力は、復調回路1
6に供給される。復調回路16は、各キャリアのデータ
を復調する。復調回路16の出力は、誤り訂正回路17
に供給され、この誤り訂正回路17により誤り訂正の復
号処理、すなわち伝送中に生じた誤りが訂正されて受信
データが復号される。
The output of the FFT circuit 15 is
6. The demodulation circuit 16 demodulates data of each carrier. The output of the demodulation circuit 16 is
The error correction circuit 17 decodes the received data by decoding the error correction, that is, by correcting the error that occurred during transmission.

【0032】また、前記IQ復調回路14から出力され
たIQ復調信号は、分岐して相関検出回路18と有効期
間遅延回路19にそれぞれ供給される。有効期間遅延回
路19により遅延された信号は相関検出回路18に供給
される。
The IQ demodulated signal output from the IQ demodulation circuit 14 is branched and supplied to a correlation detection circuit 18 and a valid period delay circuit 19, respectively. The signal delayed by the valid period delay circuit 19 is supplied to the correlation detection circuit 18.

【0033】前記相関検出回路18は、IQ復調信号と
有効期間遅延信号との相関を検出し、有効期間の先頭で
ピークとなる相関信号を求める。相関検出回路18にお
ける相関検出の動作について、図2(a)〜図2(d)
を用いて詳細に説明する。
The correlation detection circuit 18 detects the correlation between the IQ demodulated signal and the valid period delay signal, and obtains a correlation signal that has a peak at the beginning of the valid period. FIGS. 2A to 2D show the operation of correlation detection in the correlation detection circuit 18.
This will be described in detail with reference to FIG.

【0034】前記IQ復調回路14から出力されるIQ
復調信号を図2(a)に、有効期間遅延回路19から出
力される有効期間遅延信号を図2(b)に示す。図2
(a)に示すように、IQ復調信号の1シンボル期間
は、ガード期間とデータを伝送する有効期間とで構成さ
れている。ガード期間には、有効期間の後ろの部分の信
号がコピーされている。このため、図2(a)に示すI
Q復調信号と、図2(b)に示す有効期間遅延信号との
複素共役の相関を求めると、図2(c)に示すように、
両者が一致した部分に大きな相関が現れる。この相関検
出では、IQ復調信号と有効期間遅延信号とで複素乗算
が行われ、図2(c)に示すような相関信号が求められ
る。なお、図2(c)には、相関信号のI成分のみを示
したが、Q成分に対しても同様の処理を行う。
The IQ output from the IQ demodulation circuit 14
FIG. 2A shows the demodulated signal, and FIG. 2B shows the valid period delay signal output from the valid period delay circuit 19. FIG.
As shown in (a), one symbol period of the IQ demodulated signal is composed of a guard period and an effective period for transmitting data. In the guard period, the signal in the part after the valid period is copied. For this reason, I shown in FIG.
When the complex conjugate correlation between the Q demodulated signal and the effective period delay signal shown in FIG. 2B is obtained, as shown in FIG.
A large correlation appears in the part where both coincide. In this correlation detection, complex multiplication is performed on the IQ demodulated signal and the valid period delay signal to obtain a correlation signal as shown in FIG. Although FIG. 2C shows only the I component of the correlation signal, the same processing is performed on the Q component.

【0035】さらに、図2(c)に示す相関信号をガー
ド期間幅で移動平均すると、図2(d)に示すように、
有効期間の先頭でピークとなる相関信号が得られる。受
信したOFDM信号に周波数誤差がない場合、ガード期
間における相関ピークはI成分のみに現れ、Q成分はほ
ぼ0になる。この図2(d)に示す信号が、相関検出回
路18の出力である。
Further, when the correlation signal shown in FIG. 2 (c) is moving averaged with a guard period width, as shown in FIG. 2 (d),
A correlation signal having a peak at the beginning of the valid period is obtained. If there is no frequency error in the received OFDM signal, the correlation peak in the guard period appears only in the I component, and the Q component becomes almost zero. The signal shown in FIG. 2D is the output of the correlation detection circuit 18.

【0036】前記相関検出回路18の出力(図2(d)
に示す信号)は、タイミング検出回路20に供給され
る。タイミング検出回路20は、図2(d)に示す信号
より有効期間の先頭を示すタイミングを検出し、その検
出信号をFFT回路15に出力する。FFT回路15
は、タイミング検出回路20から出力される検出信号を
用いて有効期間を見出し、この有効期間におけるIQ復
調信号に対してFFTを行う。
The output of the correlation detecting circuit 18 (FIG. 2D)
Are supplied to the timing detection circuit 20. The timing detection circuit 20 detects the timing indicating the beginning of the effective period from the signal shown in FIG. 2D and outputs the detection signal to the FFT circuit 15. FFT circuit 15
Finds a valid period using a detection signal output from the timing detection circuit 20, and performs FFT on the IQ demodulated signal in the valid period.

【0037】また、前記相関検出回路18の出力は、分
岐してオフセット検出回路21に供給される。このオフ
セット検出回路21の動作について、図2(c)〜図2
(f)を用いて詳細に説明する。CW妨害などの妨害波
が存在する場合、IQ復調信号と有効期間遅延信号との
相関信号は、妨害波が存在しない場合の相関成分に妨害
波の相関成分が付加されて、例えば図2(c)に示すよ
うに、信号全体が“0”からの一定量だけずれた信号と
なる。すなわち、妨害波が存在しない場合の有効期間に
おける相関信号は“0”となるが、妨害波が存在する場
合、妨害波の大きさに応じた信号が相関信号の全体に付
加され、図2(c)及び図2(d)に示すように、
“0”から一定量だけずれた信号となる。このときのず
れを、オフセットと呼ぶことにする。オフセット量は、
妨害波によって生じるずれ量を示し、妨害波が存在しな
い場合と存在する場合の相関信号の差分をいう。
The output of the correlation detecting circuit 18 is branched and supplied to an offset detecting circuit 21. The operation of the offset detection circuit 21 will be described with reference to FIGS.
This will be described in detail with reference to FIG. When an interfering wave such as CW interference exists, the correlation signal between the IQ demodulated signal and the valid period delay signal is obtained by adding the interfering wave correlation component to the correlation component when no interfering wave exists, for example, as shown in FIG. ), The entire signal is a signal shifted by a certain amount from “0”. In other words, the correlation signal in the effective period when no interfering wave exists is "0", but when the interfering wave exists, a signal corresponding to the magnitude of the interfering wave is added to the entire correlation signal, and FIG. c) and FIG. 2 (d),
The signal is shifted from the “0” by a certain amount. The shift at this time is called an offset. The offset amount is
Indicates a shift amount caused by an interference wave, and refers to a difference between correlation signals when no interference wave exists and when there is an interference wave.

【0038】前記オフセット検出回路21は、タイミン
グ検出回路20から供給される、図2(e)に示すよう
なタイミング信号に従って、相関信号のI成分及びQ成
分のそれぞれに対して、ガード期間以外(有効期間内)
の所定期間Tにおける相関信号の平均値を求める。妨害
が存在しない場合、前記所定期間Tにおける相関信号の
平均値はほぼ0になることから、前記相関信号の平均値
は、妨害波によって生じる相関信号のI成分及びQ成分
(オフセット量)のそれぞれを示す。
According to the timing signal shown in FIG. 2E supplied from the timing detection circuit 20, the offset detection circuit 21 applies the I component and the Q component of the correlation signal to each other except for the guard period. Validity period)
The average value of the correlation signal in the predetermined period T is calculated. When there is no interference, the average value of the correlation signal during the predetermined period T is almost 0. Therefore, the average value of the correlation signal is equal to the I component and the Q component (offset amount) of the correlation signal generated by the interference wave Is shown.

【0039】前記オフセット検出回路21の出力(図2
(f)に示す信号)は、補正回路22に供給される。こ
の補正回路22は、図2(f)に示す信号を用いてガー
ド期間における相関信号のI成分及びQ成分のそれぞれ
に対して、前記オフセット量を補正する。このオフセッ
ト量の補正では、ガード期間における相関信号のI成分
から、図2(f)に示す信号のガード期間における振幅
を、図2(g)に示す信号のタイミングで減算すること
により、I成分から、妨害波によって生じるずれ量を取
り除く。Q成分に対しても同様の処理を行う。
The output of the offset detection circuit 21 (FIG. 2)
(F) is supplied to the correction circuit 22. The correction circuit 22 corrects the offset amount for each of the I component and the Q component of the correlation signal in the guard period using the signal shown in FIG. In the correction of the offset amount, the amplitude of the signal shown in FIG. 2F in the guard period is subtracted from the I component of the correlation signal in the guard period at the timing of the signal shown in FIG. , The displacement caused by the interference wave is removed. Similar processing is performed on the Q component.

【0040】以上の動作をシンボル単位で繰り返すこと
により、妨害波の影響を除去する。なお、妨害波の時間
変動が遅い場合には、複数のシンボルにわたってガード
期間以外の所定期間における相関信号をとり、それらの
平均値を求めるようにしてもよい。
By repeating the above operation for each symbol, the influence of the interference wave is removed. If the time variation of the interference wave is slow, a correlation signal in a predetermined period other than the guard period may be obtained over a plurality of symbols, and the average value thereof may be obtained.

【0041】次に、前記補正回路22の出力は、tan
−1回路23に供給される。tan −1回路23は、タ
イミング検出回路20から出力される信号に従って、ガ
ード期間における相関信号のI成分とQ成分から位相角
tan−1(Q/I)を求める。受信したOFDM信号
に周波数誤差がない場合、IQ復調信号の有効期間の後
半部における信号と有効期間遅延信号のガード期間にお
ける信号とは一致するため、相関信号の位相角は0にな
る。すなわち、tan−1回路23の出力は、0とな
る。
Next, the output of the correction circuit 22 is tan
-1The signal is supplied to the circuit 23. tan -1The circuit 23
In accordance with the signal output from the
Phase angle from the I and Q components of the correlation signal during the
tan-1(Q / I) is obtained. Received OFDM signal
If there is no frequency error, after the validity period of the IQ demodulated signal
In the guard period of the signal in the half and the valid period delay signal
The phase angle of the correlation signal becomes 0
You. That is, tan-1The output of the circuit 23 becomes zero.
You.

【0042】一方、受信したOFDM信号に周波数誤差
がある場合、前記IQ復調信号の有効期間の後半部にお
ける信号と有効期間遅延信号のガード期間における信号
との間には、周波数誤差に応じた位相のずれが生じてい
るため、相関信号の位相角の大きさは、周波数誤差に比
例した値になる。したがって、tan−1回路23の出
力は、周波数誤差に比例した誤差信号となる。
On the other hand, when there is a frequency error in the received OFDM signal, a phase corresponding to the frequency error is provided between the signal in the latter half of the valid period of the IQ demodulated signal and the signal in the guard period of the valid period delay signal. , The magnitude of the phase angle of the correlation signal becomes a value proportional to the frequency error. Therefore, the output of the tan -1 circuit 23 becomes an error signal proportional to the frequency error.

【0043】前記tan−1回路23から出力される誤
差信号は、周波数制御回路24に供給される。周波数制
御回路24は、供給された誤差信号にゲイン係数をかけ
て積分し、IQ復調回路14の検波周波数を制御する制
御信号を生成する。周波数制御回路24から出力される
制御信号は、IQ復調回路14に供給される。IQ復調
回路14は、前記制御信号に応じて、周波数同期がとれ
るように検波周波数を制御する。これにより、受信した
OFDM信号における周波数同期が達成される。
The error signal output from the tan -1 circuit 23 is supplied to a frequency control circuit 24. The frequency control circuit 24 multiplies the supplied error signal by a gain coefficient and integrates the signal to generate a control signal for controlling the detection frequency of the IQ demodulation circuit 14. The control signal output from the frequency control circuit 24 is supplied to the IQ demodulation circuit 14. The IQ demodulation circuit 14 controls a detection frequency according to the control signal so as to achieve frequency synchronization. Thereby, frequency synchronization in the received OFDM signal is achieved.

【0044】以上の構成により、第1の実施の形態のO
FDM受信装置は、妨害波により相関信号にずれ(オフ
セット)が生じた場合でも、受信したOFDM信号に対
して周波数誤差を正確に検出することができ、妨害波が
存在するときの周波数同期性能を向上させることができ
る。
With the above configuration, the O of the first embodiment is
The FDM receiver can accurately detect a frequency error with respect to a received OFDM signal even when a shift (offset) occurs in a correlation signal due to an interference wave, and can improve frequency synchronization performance when an interference wave exists. Can be improved.

【0045】[第2の実施の形態]この発明の第2の実
施の形態では、ガード期間における相関信号を利用して
位相雑音の除去を行う手法を説明する。
[Second Embodiment] In a second embodiment of the present invention, a method for removing phase noise using a correlation signal in a guard period will be described.

【0046】図3は、第2の実施の形態のOFDM受信
装置の構成を示すブロック図である。この第2の実施の
形態のOFDM受信装置は、図1に示した第1の実施の
形態の構成において、IQ復調回路14とFFT回路1
5との間に有効期間遅延回路31と位相補正回路32を
配置し、さらに周波数制御回路24に換えて位相変動推
定回路33を配置し、この位相変動推定回路33の出力
を位相補正回路32に供給するものである。前記第1の
実施の形態における構成と同様の部分には同じ符号を付
してその説明は省略し、以下に、異なる構成部分のみを
説明する。
FIG. 3 is a block diagram showing a configuration of the OFDM receiver according to the second embodiment. The OFDM receiver according to the second embodiment has a configuration similar to that of the first embodiment shown in FIG.
5, an effective period delay circuit 31 and a phase correction circuit 32 are arranged, and a phase fluctuation estimation circuit 33 is disposed in place of the frequency control circuit 24. The output of the phase fluctuation estimation circuit 33 is output to the phase correction circuit 32. Supply. The same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Only different components will be described below.

【0047】図3において、IQ復調回路14の出力は
有効期間遅延回路31に供給され、さらに有効期間遅延
回路31の出力は位相補正回路32に供給される。
In FIG. 3, the output of the IQ demodulation circuit 14 is supplied to a valid period delay circuit 31, and the output of the valid period delay circuit 31 is supplied to a phase correction circuit 32.

【0048】また、前記第1の実施の形態と同様に、補
正回路22はガード期間における相関信号に対してオフ
セット量を除去し、tan−1回路23はオフセット量
が除去された相関信号のI成分とQ成分を用いて位相角
を求める。このtan−1回路23の出力は、IQ復調
信号の有効期間の後半部における信号と、有効期間遅延
信号のガード期間における信号との間の位相変動量を示
している。
As in the first embodiment, the correction circuit 22 removes the offset amount from the correlation signal in the guard period, and the tan -1 circuit 23 outputs the I signal of the correlation signal from which the offset amount has been removed. The phase angle is obtained using the component and the Q component. The output of the tan -1 circuit 23 indicates the amount of phase change between the signal in the latter half of the valid period of the IQ demodulated signal and the signal in the guard period of the valid period delayed signal.

【0049】前記位相変動推定回路33は、tan−1
回路23から出力される位相変動量を用いて、1シンボ
ル期間内の各サンプル点における位相変動量を推定す
る。位相変動推定回路33から出力される位相変動量の
推定結果を示す信号は、位相補正回路32に供給され
る。位相補正回路32は、前記推定結果を示す信号に応
じて、有効期間遅延回路31から出力されるIQ復調信
号の位相変動を補正する。これにより、受信したOFD
M信号の位相変動が除去される。
The phase fluctuation estimating circuit 33 calculates tan -1
Using the amount of phase fluctuation output from the circuit 23, the amount of phase fluctuation at each sample point within one symbol period is estimated. The signal indicating the estimation result of the amount of phase fluctuation output from the phase fluctuation estimating circuit 33 is supplied to the phase correcting circuit 32. The phase correction circuit 32 corrects the phase fluctuation of the IQ demodulated signal output from the valid period delay circuit 31 according to the signal indicating the estimation result. As a result, the received OFD
The phase fluctuation of the M signal is removed.

【0050】以上の構成により、第2の実施の形態のO
FDM受信装置は、妨害波が存在する場合でも、チュー
ナ発振器の位相雑音や移動受信時のフェージングなどに
よって生じるOFDM受信信号の位相変動を正確に検出
することができ、妨害波が存在するときの位相雑音除去
性能を向上させることができる。
With the above configuration, the O of the second embodiment is
The FDM receiver can accurately detect the phase fluctuation of the OFDM reception signal caused by the phase noise of the tuner oscillator or the fading at the time of the mobile reception even when the interference wave exists, and can detect the phase when the interference wave exists. Noise removal performance can be improved.

【0051】[第3の実施の形態]この発明の第3の実
施の形態では、ガード期間における相関信号を利用して
周波数同期を行う手法を説明する。
[Third Embodiment] In a third embodiment of the present invention, a method of performing frequency synchronization using a correlation signal in a guard period will be described.

【0052】図4は、第3の実施の形態のOFDM受信
装置の構成を示すブロック図である。この第3の実施の
形態のOFDM受信装置は、図1に示した第1の実施の
形態の構成に加えて、オフセット検出回路21と周波数
制御回路24との間に判定回路41を設けたものであ
る。
FIG. 4 is a block diagram showing the configuration of the OFDM receiver according to the third embodiment. The OFDM receiver according to the third embodiment has a configuration in which a determination circuit 41 is provided between the offset detection circuit 21 and the frequency control circuit 24 in addition to the configuration of the first embodiment shown in FIG. It is.

【0053】図4において、オフセット検出回路21の
出力は補正回路22に供給されるとともに、判定回路4
1に供給される。判定回路41は、オフセット検出回路
21から出力される相関信号のI成分とQ成分のオフセ
ット量の絶対値を求め、絶対値の大きい方を所定値と比
較して妨害波の大きさを判定する。例えば、判定回路4
1は、オフセット量が所定値以下のときに“0”を出力
し、オフセット量が所定値より大きいときに“1”を出
力する。
In FIG. 4, the output of the offset detection circuit 21 is supplied to a correction circuit 22 and a judgment circuit 4
1 is supplied. The determination circuit 41 determines the absolute values of the offset amounts of the I component and the Q component of the correlation signal output from the offset detection circuit 21 and compares the larger absolute value with a predetermined value to determine the magnitude of the interference wave. . For example, the judgment circuit 4
1 outputs “0” when the offset amount is equal to or smaller than a predetermined value, and outputs “1” when the offset amount is larger than the predetermined value.

【0054】前記判定回路41の出力は、周波数制御回
路24に供給される。周波数制御回路24は、tan
−1回路23から出力される誤差信号にゲイン係数をか
けて積分するが、判定回路41の出力が“1”の場合に
は、判定回路41の出力が“0”の場合に比べて、前記
ゲイン係数を小さくする。
The output of the judgment circuit 41 is supplied to the frequency control circuit 24. The frequency control circuit 24
-1 The error signal output from the circuit 23 is multiplied by a gain coefficient and integrated. When the output of the determination circuit 41 is "1", the error signal is higher than when the output of the determination circuit 41 is "0". Decrease the gain coefficient.

【0055】妨害波のレベルが大きいほど、オフセット
検出回路21の検出誤差により、周波数誤差信号のばら
つきが大きくなる場合が考えられる。このような場合で
も、前記構成を用いて妨害波のレベルを判定し、妨害波
のレベルが大きいときに周波数制御回路24内の積分器
のゲインを小さくすることにより、妨害波のレベルが大
きい場合でも周波数同期を安定に行うことが可能であ
り、周波数同期性能を向上させることができる。
It is conceivable that the higher the level of the interference wave, the greater the variation of the frequency error signal due to the detection error of the offset detection circuit 21. Even in such a case, the level of the interfering wave is determined by using the above-described configuration, and when the level of the interfering wave is high, the gain of the integrator in the frequency control circuit 24 is reduced. However, frequency synchronization can be performed stably, and frequency synchronization performance can be improved.

【0056】[第4の実施の形態]この発明の第4の実
施の形態では、ガード期間における相関信号を利用して
位相雑音除去を行う手法を説明する。
[Fourth Embodiment] In a fourth embodiment of the present invention, a method for removing phase noise using a correlation signal in a guard period will be described.

【0057】図5は、第4の実施の形態のOFDM受信
装置の構成を示すブロック図である。この第4の実施の
形態のOFDM受信装置は、図3に示した第2の実施の
形態の構成に加えて、オフセット検出回路21と位相変
動推定回路33との間に判定回路51を設けたものであ
る。
FIG. 5 is a block diagram showing a configuration of the OFDM receiver according to the fourth embodiment. In the OFDM receiver according to the fourth embodiment, in addition to the configuration of the second embodiment shown in FIG. 3, a determination circuit 51 is provided between the offset detection circuit 21 and the phase fluctuation estimation circuit 33. Things.

【0058】図5において、オフセット検出回路21の
出力は補正回路22に供給されるとともに、判定回路5
1に供給される。判定回路51は、オフセット検出回路
21から出力される相関信号のI成分とQ成分のオフセ
ット量の絶対値を求め、絶対値の大きい方を所定値と比
較して妨害波の大きさを判定する。例えば、判定回路5
1は、オフセット量が所定値以下のときに“0”を出力
し、オフセット量が所定値より大きいときに“1”を出
力する。
In FIG. 5, the output of the offset detection circuit 21 is supplied to the correction circuit 22 and the output of the offset detection circuit 21 is determined.
1 is supplied. The determination circuit 51 determines the absolute value of the offset amount of the I component and the Q component of the correlation signal output from the offset detection circuit 21 and compares the larger absolute value with a predetermined value to determine the magnitude of the interference wave. . For example, the judgment circuit 5
1 outputs “0” when the offset amount is equal to or smaller than a predetermined value, and outputs “1” when the offset amount is larger than the predetermined value.

【0059】前記判定回路51の出力は、位相変動推定
回路33に供給される。位相変動推定回路33は、ta
−1回路23から出力される位相変動量を用いて、1
シンボル期間内の各サンプル点における位相変動量を推
定するが、判定回路51の出力が“1”の場合には、シ
ンボル内の位相変動量の推定を停止する。この位相変動
推定回路33による位相変動量の推定停止により、位相
補正回路32による位相の補正も停止される。
The output of the judgment circuit 51 is supplied to a phase fluctuation estimating circuit 33. The phase fluctuation estimating circuit 33 calculates ta
Using the phase variation output from the n- 1 circuit 23, 1
The phase variation at each sample point in the symbol period is estimated. When the output of the determination circuit 51 is “1”, the estimation of the phase variation in the symbol is stopped. When the phase fluctuation estimation circuit 33 stops estimating the amount of phase fluctuation, the phase correction by the phase correction circuit 32 is also stopped.

【0060】妨害波のレベルが大きいほど、オフセット
検出回路21の検出誤差により、位相変動検出時の推定
誤差が大きくなる場合が考えられる。このような場合で
も、前記構成を用いて妨害波のレベルを判定し、妨害波
が大きいときに位相変動量の推定と位相の補正を停止さ
せることにより、すなわち位相雑音の除去動作を停止さ
せることにより、位相雑音除去回路(位相変動推定回路
33、位相補正回路32)の誤動作による伝送特性の劣
化を抑えることが可能となる。
It is conceivable that the larger the level of the interference wave, the larger the estimation error at the time of detecting the phase fluctuation due to the detection error of the offset detection circuit 21. Even in such a case, the level of the interfering wave is determined using the above configuration, and when the interfering wave is large, the estimation of the amount of phase fluctuation and the correction of the phase are stopped, that is, the operation of removing the phase noise is stopped. Accordingly, it is possible to suppress the deterioration of the transmission characteristics due to the malfunction of the phase noise removing circuit (the phase fluctuation estimating circuit 33 and the phase correcting circuit 32).

【0061】前記第1〜第4の実施の形態においては、
ガード期間における相関信号を用いてOFDM信号のシ
ンボルタイミングを検出する例を示したが、この発明は
この構成に限定されるものではない。例えば、伝送信号
に基準信号が含まれる場合は、これを用いてタイミング
検出を行うことも可能である。
In the first to fourth embodiments,
Although an example has been described in which the symbol timing of the OFDM signal is detected using the correlation signal in the guard period, the present invention is not limited to this configuration. For example, when a transmission signal includes a reference signal, timing detection can be performed using the reference signal.

【0062】また、前記実施の形態においては、ガード
期間における相関信号を用いて周波数同期を行う場合
と、位相雑音除去を行う場合を示したが、両者を組み合
わせることも可能である。
In the above embodiment, the case where frequency synchronization is performed using the correlation signal in the guard period and the case where phase noise removal is performed have been described. However, both may be combined.

【0063】さらに、前述した各実施の形態には種々の
段階の発明が含まれており、各実施の形態において開示
した複数の構成要件の適宜な組み合わせにより、種々の
段階の発明を抽出することも可能である。
Furthermore, each of the embodiments described above includes various stages of the invention, and various stages of the invention can be extracted by appropriately combining a plurality of constituent elements disclosed in each embodiment. Is also possible.

【0064】[0064]

【発明の効果】以上述べたようにこの発明によれば、妨
害波が存在する場合でも、受信信号の周波数同期及び位
相変動除去の性能を向上させることができるOFDM受
信装置が実現できる。
As described above, according to the present invention, it is possible to realize an OFDM receiver that can improve the performance of frequency synchronization and phase fluctuation removal of a received signal even when an interference wave exists.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態のOFDM受信装
置の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an OFDM receiver according to a first embodiment of the present invention.

【図2】前記第1の実施の形態のOFDM受信装置にお
ける動作を示す図である。
FIG. 2 is a diagram illustrating an operation in the OFDM receiver according to the first embodiment.

【図3】この発明の第2の実施の形態のOFDM受信装
置の構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of an OFDM receiver according to a second embodiment of the present invention.

【図4】この発明の第3の実施の形態のOFDM受信装
置の構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of an OFDM receiver according to a third embodiment of the present invention.

【図5】この発明の第4の実施の形態のOFDM受信装
置の構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of an OFDM receiver according to a fourth embodiment of the present invention.

【図6】従来のOFDM受信装置の構成を示すブロック
図である。
FIG. 6 is a block diagram showing a configuration of a conventional OFDM receiver.

【図7】従来の前記OFDM受信装置における動作を示
す図である。
FIG. 7 is a diagram showing an operation in the conventional OFDM receiver.

【図8】従来の他のOFDM受信装置の構成を示すブロ
ック図である。
FIG. 8 is a block diagram showing a configuration of another conventional OFDM receiver.

【符号の説明】[Explanation of symbols]

11…アンテナ 12…チューナ 13…アナログ/デジタル変換器(A/D変換器) 14…IQ復調回路 15…FFT(Fast Fourier Transfer:高速フーリエ
変換)回路 16…復調回路 17…誤り訂正回路 18…相関検出回路 19…有効期間遅延回路 20…タイミング検出回路 21…オフセット検出回路 22…補正回路 23…tan−1回路 24…周波数制御回路 31…有効期間遅延回路 32…位相補正回路 33…位相変動推定回路 41…判定回路 51…判定回路
Reference Signs List 11 antenna 12 tuner 13 analog / digital converter (A / D converter) 14 IQ demodulation circuit 15 FFT (Fast Fourier Transfer) circuit 16 demodulation circuit 17 error correction circuit 18 correlation Detection circuit 19: valid period delay circuit 20: timing detection circuit 21: offset detection circuit 22: correction circuit 23: tan- 1 circuit 24: frequency control circuit 31: valid period delay circuit 32: phase correction circuit 33: phase fluctuation estimation circuit 41: judgment circuit 51: judgment circuit

フロントページの続き Fターム(参考) 5K022 DD01 DD13 DD33 DD44 5K052 AA01 AA11 BB02 BB15 CC06 DD03 EE38 FF32 GG42 Continued on the front page F term (reference) 5K022 DD01 DD13 DD33 DD44 5K052 AA01 AA11 BB02 BB15 CC06 DD03 EE38 FF32 GG42

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 データ信号が伝送される有効期間と、冗
長期間であって前記有効期間の後半部分のデータ信号が
複写されたガード期間とから構成される直交周波数分割
多重伝送信号を受信し、この直交周波数分割多重伝送信
号を、設定された検波周波数に従って検波し復調信号を
出力する復調回路と、 前記復調回路から出力される復調信号を前記有効期間だ
け遅延する遅延回路と、 前記遅延回路により遅延される前の復調信号と、前記遅
延回路により遅延された後の復調信号との相関を求めて
相関信号を出力する相関検出回路と、 前記相関検出回路から出力された前記相関信号に対し、
前記ガード期間以外の期間における前記相関信号の基準
値からのずれ量を検出するずれ検出回路と、 前記ずれ検出回路により検出された前記ずれ量を用い
て、前記ガード期間における前記相関信号を補正する補
正回路と、 前記補正回路により補正された前記相関信号を用いて、
前記復調回路から出力される復調信号の周波数誤差を検
出する誤差検出回路と、 前記誤差検出回路から出力される、前記周波数誤差を示
す信号を平滑化して前記復調回路にフィードバックする
ことにより、前記復調回路における検波周波数の設定を
制御する制御回路と、 を具備することを特徴とする直交周波数分割多重伝送信
号受信装置。
1. An orthogonal frequency division multiplex transmission signal comprising a valid period in which a data signal is transmitted, and a guard period in which a data signal in a second half of the valid period is copied. A demodulation circuit that detects the orthogonal frequency division multiplexing transmission signal according to a set detection frequency and outputs a demodulated signal; a delay circuit that delays the demodulated signal output from the demodulation circuit by the effective period; and the delay circuit A correlation detection circuit that obtains a correlation between the demodulated signal before being delayed and the demodulated signal delayed by the delay circuit and outputs a correlation signal, for the correlation signal output from the correlation detection circuit,
A shift detection circuit that detects a shift amount of the correlation signal from a reference value in a period other than the guard period, and corrects the correlation signal in the guard period using the shift amount detected by the shift detection circuit. A correction circuit, using the correlation signal corrected by the correction circuit,
An error detection circuit that detects a frequency error of a demodulated signal output from the demodulation circuit; and a demodulation circuit that smoothes a signal indicating the frequency error output from the error detection circuit and feeds back the signal to the demodulation circuit. An orthogonal frequency division multiplex transmission signal receiving apparatus, comprising: a control circuit that controls setting of a detection frequency in a circuit.
【請求項2】 前記ずれ検出回路により検出された前記
ずれ量を用いて、前記直交周波数分割多重伝送信号に含
まれる妨害波の大きさを判定し、この判定結果を前記制
御回路に出力する判定回路をさらに具備し、 前記制御回路は、前記判定回路から出力された前記判定
結果に応じて、前記復調回路に対する利得を切り換える
ことを特徴とする請求項1に記載の直交周波数分割多重
伝送信号受信装置。
2. A method of determining the magnitude of an interference wave included in the orthogonal frequency division multiplex transmission signal using the amount of deviation detected by the deviation detection circuit, and outputting a result of the determination to the control circuit. The orthogonal frequency division multiplex transmission signal reception according to claim 1, further comprising a circuit, wherein the control circuit switches a gain for the demodulation circuit according to the determination result output from the determination circuit. apparatus.
【請求項3】 前記制御回路は、前記判定回路により妨
害波が大きいと判定されたときに、妨害波が小さいと判
定されたときと比べて前記利得を小さくすることを特徴
とする請求項2に記載の直交周波数分割多重伝送信号受
信装置。
3. The control circuit according to claim 2, wherein the gain is reduced when the determination circuit determines that the interference wave is large as compared to when the determination is that the interference wave is small. 5. The orthogonal frequency division multiplex transmission signal receiving device according to item 1.
【請求項4】 前記相関検出回路は、前記遅延される前
の復調信号と、前記遅延された後の復調信号とで乗算を
行い、前記相関信号を求めることを特徴とする請求項1
乃至3のいずれか1つに記載の直交周波数分割多重伝送
信号受信装置。
4. The correlation detection circuit according to claim 1, wherein the correlation detection circuit obtains the correlation signal by multiplying the demodulated signal before the delay and the demodulated signal after the delay.
4. The orthogonal frequency division multiplexing transmission signal receiving apparatus according to any one of claims 3 to 3.
【請求項5】 前記相関信号はI成分とQ成分とからな
り、前記誤差検出回路は前記I成分とQ成分とを用いて
位相角を求めることにより、前記周波数誤差を検出する
ことを特徴とする請求項1乃至4のいずれか1つに記載
の直交周波数分割多重伝送信号受信装置。
5. The correlation signal comprises an I component and a Q component, and the error detection circuit detects the frequency error by obtaining a phase angle using the I component and the Q component. The orthogonal frequency division multiplex transmission signal receiving apparatus according to any one of claims 1 to 4.
【請求項6】 データ信号が伝送される有効期間と、冗
長期間であって前記有効期間の後半部分のデータ信号が
複写されたガード期間とから構成される直交周波数分割
多重伝送信号を受信し、この直交周波数分割多重伝送信
号を、設定された検波周波数に従って検波し復調信号を
出力する復調回路と、 前記復調回路から出力される復調信号を前記有効期間だ
け遅延する遅延回路と、 前記遅延回路により遅延される前の復調信号と、前記遅
延回路により遅延された後の復調信号との相関を求めて
相関信号を出力する相関検出回路と、 前記相関検出回路から出力された前記相関信号に対し、
前記ガード期間以外の期間における前記相関信号の基準
値からのずれ量を検出するずれ検出回路と、 前記ずれ検出回路により検出された前記ずれ量を用い
て、前記ガード期間における前記相関信号を補正する補
正回路と、 前記補正回路により補正された前記相関信号を用いて、
前記復調回路から出力される復調信号の有効期間ごとの
位相変動量を検出する位相変動検出回路と、 前記位相変動検出回路から出力される位相変動量を用い
て、前記復調信号の1シンボル内の位相変動量を推定す
る位相変動推定回路と、 前記位相変動推定回路により推定された前記位相変動量
を用いて、前記遅延回路から出力される復調信号の位相
変動を補正する位相補正回路と、 を具備することを特徴とする直交周波数分割多重伝送信
号受信装置。
6. An orthogonal frequency division multiplex transmission signal comprising a valid period in which a data signal is transmitted, and a guard period in which a data signal in a second half of the valid period is copied in a redundant period. A demodulation circuit that detects the orthogonal frequency division multiplexing transmission signal according to a set detection frequency and outputs a demodulated signal; a delay circuit that delays the demodulated signal output from the demodulation circuit by the effective period; and the delay circuit A correlation detection circuit that obtains a correlation between the demodulated signal before being delayed and the demodulated signal delayed by the delay circuit and outputs a correlation signal, for the correlation signal output from the correlation detection circuit,
A shift detection circuit that detects a shift amount of the correlation signal from a reference value in a period other than the guard period, and corrects the correlation signal in the guard period using the shift amount detected by the shift detection circuit. A correction circuit, using the correlation signal corrected by the correction circuit,
A phase variation detection circuit for detecting a phase variation amount for each effective period of the demodulated signal output from the demodulation circuit; and using the phase variation amount output from the phase variation detection circuit, within one symbol of the demodulated signal. A phase fluctuation estimating circuit for estimating a phase fluctuation amount, and a phase correction circuit for correcting a phase fluctuation of a demodulated signal output from the delay circuit using the phase fluctuation amount estimated by the phase fluctuation estimating circuit. An orthogonal frequency division multiplex transmission signal receiving apparatus, comprising:
【請求項7】 前記ずれ検出回路により検出された前記
ずれ量を用いて、前記直交周波数分割多重伝送信号に含
まれる妨害波の大きさを判定し、この判定結果を前記位
相変動推定回路に出力する判定回路をさらに具備し、 前記位相変動推定回路は、前記判定回路から出力された
前記判定結果に応じて、前記位相変動量の推定を実行す
るかあるいは停止するかを切り換えることを特徴とする
請求項6に記載の直交周波数分割多重伝送信号受信装
置。
7. A magnitude of an interfering wave included in the orthogonal frequency division multiplex transmission signal is determined using the deviation amount detected by the deviation detection circuit, and a result of the determination is output to the phase fluctuation estimation circuit. The phase variation estimating circuit switches between performing and stopping the estimation of the phase variation amount according to the determination result output from the determining circuit. The orthogonal frequency division multiplex transmission signal receiving apparatus according to claim 6.
【請求項8】 前記位相変動推定回路は、前記判定回路
により妨害波が大きいと判定されたときに前記位相変動
量の推定を停止し、妨害波が小さいと判定されたときに
前記位相変動量の推定を実行することを特徴とする請求
項6または7に記載の直交周波数分割多重伝送信号受信
装置。
8. The phase fluctuation estimating circuit stops estimating the phase fluctuation amount when the determination circuit determines that the interference wave is large, and the phase fluctuation estimation circuit when determining that the interference wave is small. The orthogonal frequency division multiplex transmission signal receiving apparatus according to claim 6 or 7, wherein the estimation is performed.
【請求項9】 前記相関検出回路は、前記遅延される前
の復調信号と、前記遅延された後の復調信号とで乗算を
行い、前記相関信号を求めることを特徴とする請求項6
乃至8のいずれか1つに記載の直交周波数分割多重伝送
信号受信装置。
9. The correlation detection circuit according to claim 6, wherein the correlation detection circuit multiplies the demodulated signal before being delayed and the demodulated signal after being delayed to obtain the correlation signal.
9. The orthogonal frequency division multiplexing transmission signal receiving apparatus according to any one of claims 8 to 8.
【請求項10】 前記相関信号はI成分とQ成分とから
なり、前記位相変動検出回路は前記I成分とQ成分とを
用いて位相角を求めることにより、前記位相変動量を検
出することを特徴とする請求項6乃至9のいずれか1つ
に記載の直交周波数分割多重伝送信号受信装置。
10. The correlation signal is composed of an I component and a Q component, and the phase variation detection circuit detects the phase variation amount by obtaining a phase angle using the I component and the Q component. The orthogonal frequency division multiplexing transmission signal receiving device according to claim 6, wherein:
JP2001092537A 2001-03-28 2001-03-28 Orthogonal frequency division multiplex transmission signal receiver Expired - Fee Related JP4050476B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001092537A JP4050476B2 (en) 2001-03-28 2001-03-28 Orthogonal frequency division multiplex transmission signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001092537A JP4050476B2 (en) 2001-03-28 2001-03-28 Orthogonal frequency division multiplex transmission signal receiver

Publications (2)

Publication Number Publication Date
JP2002290371A true JP2002290371A (en) 2002-10-04
JP4050476B2 JP4050476B2 (en) 2008-02-20

Family

ID=18946982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001092537A Expired - Fee Related JP4050476B2 (en) 2001-03-28 2001-03-28 Orthogonal frequency division multiplex transmission signal receiver

Country Status (1)

Country Link
JP (1) JP4050476B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004062151A1 (en) * 2002-12-27 2004-07-22 Sony Corporation Ofdm demodulation device
WO2004062150A1 (en) * 2002-12-27 2004-07-22 Sony Corporation Ofdm demodulation device
WO2004062149A1 (en) * 2002-12-27 2004-07-22 Sony Corporation Ofdm demodulation apparatus
WO2008126356A1 (en) 2007-03-29 2008-10-23 Panasonic Corporation Ofdm receiving device and ofdm receiving method
CN100463371C (en) * 2003-03-15 2009-02-18 三星电子株式会社 Rough frequency synchronizing method and device in orthogonal FDM system
US8208880B2 (en) 2009-07-27 2012-06-26 Fujitsu Limited Frequency control device, frequency control method, base station apparatus, and mobile station apparatus
US8334791B2 (en) 2009-09-17 2012-12-18 Fujitsu Limited Communication system, communication control method, and roadside unit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004062151A1 (en) * 2002-12-27 2004-07-22 Sony Corporation Ofdm demodulation device
WO2004062150A1 (en) * 2002-12-27 2004-07-22 Sony Corporation Ofdm demodulation device
WO2004062149A1 (en) * 2002-12-27 2004-07-22 Sony Corporation Ofdm demodulation apparatus
CN100463371C (en) * 2003-03-15 2009-02-18 三星电子株式会社 Rough frequency synchronizing method and device in orthogonal FDM system
WO2008126356A1 (en) 2007-03-29 2008-10-23 Panasonic Corporation Ofdm receiving device and ofdm receiving method
US8897278B2 (en) 2007-03-29 2014-11-25 Panasonic Corporation OFDM receiving device and OFDM receiving method
US8208880B2 (en) 2009-07-27 2012-06-26 Fujitsu Limited Frequency control device, frequency control method, base station apparatus, and mobile station apparatus
US8334791B2 (en) 2009-09-17 2012-12-18 Fujitsu Limited Communication system, communication control method, and roadside unit

Also Published As

Publication number Publication date
JP4050476B2 (en) 2008-02-20

Similar Documents

Publication Publication Date Title
EP1349337B1 (en) Multicarrier reception with interference detection
KR100457987B1 (en) Transmission system and receiver with improved symbol processing
US7894325B2 (en) Receiver architecture for pilot based OFDM systems
JP3556047B2 (en) Digital broadcast receiver
US6330293B1 (en) Method for receiving multicarrier digital signals
US5991289A (en) Synchronization method and apparatus for guard interval-based OFDM signals
US7590193B2 (en) Frequency recovery apparatus and mobile broadcast receiver using the frequency recovery apparatus
US8897278B2 (en) OFDM receiving device and OFDM receiving method
JP2006352746A (en) Receiver for orthogonal frequency division multiplexing transmission
EP1195961A2 (en) Frequency offset correction in multicarrier receivers
JP3846546B2 (en) Frequency offset estimator
JPH11346206A (en) Digital broadcast receiver
JP2008271539A (en) Apparatus and method of frame synchronization in broadband wireless communication system
JP2009519664A (en) Method and system for estimating symbol time error in a broadband transmission system
JPH11220451A (en) Ofdm receiver
US7792202B2 (en) Apparatus and method for estimating timing offset of OFDM symbol, and method of recovering symbol timing of OFDM symbol
KR20010042707A (en) Coarse frequency synchronization in multicarrier systems
EP0895388B1 (en) Symbol synchronisation and mode detection for multicarrier signals
JP4916846B2 (en) OFDM demodulation apparatus and OFDM demodulation method
JP2006174218A (en) Ofdm reception apparatus and ofdm reception method
JP4050476B2 (en) Orthogonal frequency division multiplex transmission signal receiver
KR20000068674A (en) Quadrature frequency division multiplexing demodulator
JP3335933B2 (en) OFDM demodulator
JP5055239B2 (en) OFDM demodulator
JP2004214960A (en) Ofdm demodulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071129

R151 Written notification of patent or utility model registration

Ref document number: 4050476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees