JP2002280186A - Light emitting device and method for producing it - Google Patents

Light emitting device and method for producing it

Info

Publication number
JP2002280186A
JP2002280186A JP2001079586A JP2001079586A JP2002280186A JP 2002280186 A JP2002280186 A JP 2002280186A JP 2001079586 A JP2001079586 A JP 2001079586A JP 2001079586 A JP2001079586 A JP 2001079586A JP 2002280186 A JP2002280186 A JP 2002280186A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
layer
emitting device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001079586A
Other languages
Japanese (ja)
Other versions
JP2002280186A5 (en
Inventor
Masayuki Sakakura
真之 坂倉
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001079586A priority Critical patent/JP2002280186A/en
Priority to US10/098,617 priority patent/US7301279B2/en
Publication of JP2002280186A publication Critical patent/JP2002280186A/en
Priority to US11/935,831 priority patent/US7902740B2/en
Publication of JP2002280186A5 publication Critical patent/JP2002280186A5/ja
Priority to US13/034,157 priority patent/US8651911B2/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting device capable of solving the problem of a conventional device wherein a first electrode is not evenly formed and a point emitting no light (called a dark spot since it is observed as a black point) is produced, and eventually a failure of horizontal short-circuiting of the first electrode and a second electrode occurs, if an insulated surface forming the first electrode is not flat and there is an uneven part or a foreign article having a thickness equivalent to or thicker than the film thickness of the first electrode. SOLUTION: The structure of this light emitting device has the first electrode formed on the insulated surface, a first insulating layer covering the end of the first electrode and having a taper rim, a second insulating layer of one or more kinds selected from silicon oxide, silicon nitride, oxidized and oxynitride silicon, an organic compound layer formed on the second insulating layer, and a second electrode formed on the organic compound layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電界を加えること
で蛍光又は燐光から成る発光が得られる有機化合物を含
む膜(以下、「有機化合物層」と記す)を有する発光素
子を用いた発光装置及びその作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device using a light emitting element having a film containing an organic compound capable of emitting fluorescence or phosphorescence by applying an electric field (hereinafter referred to as "organic compound layer"). And a method for manufacturing the same.

【0002】尚、本発明において発光素子とは一対の電
極間に有機化合物層を設けた素子を指し、発光装置と
は、発光素子として発光素子を用いた画像表示デバイス
もしくは発光デバイスを指す。また、発光素子にコネク
ター、例えば異方導電性フィルム(FPC: Flexible Pr
inted Circuit)もしくはTAB(Tape Automated Bondi
ng)テープもしくはTCP(Tape Carrier Package)が取
り付けられたモジュール、TABテープやTCPの先に
プリント配線板が設けられたモジュール、または発光素
子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て発光装置に含む
ものとする。
[0002] In the present invention, a light-emitting element refers to an element having an organic compound layer provided between a pair of electrodes, and a light-emitting device refers to an image display device or a light-emitting device using a light-emitting element as a light-emitting element. Further, a connector such as an anisotropic conductive film (FPC: Flexible Pr.
inted Circuit) or TAB (Tape Automated Bondi)
ng) A module with a tape or TCP (Tape Carrier Package) attached, a module with a printed wiring board provided at the end of a TAB tape or TCP, or an IC (integrated circuit) using a COG (Chip On Glass) method for the light emitting element. All the modules directly mounted are also included in the light emitting device.

【0003】[0003]

【従来の技術】薄型軽量、高速応答性、直流低電圧駆動
などの特徴を有する有機化合物を発光体として用いた発
光素子は、次世代のフラットパネルディスプレイへの応
用が期待されている。特に、発光素子をマトリクス状の
配置した表示装置は、従来の液晶表示装置と比較して、
視野角が広く視認性が優れる点に優位性があると考えら
れている。
2. Description of the Related Art Light-emitting elements using organic compounds having characteristics such as thinness and lightness, high-speed response, and low-voltage direct current drive as light-emitting elements are expected to be applied to next-generation flat panel displays. In particular, a display device in which light-emitting elements are arranged in a matrix is compared with a conventional liquid crystal display device.
It is considered to be superior in that the viewing angle is wide and the visibility is excellent.

【0004】発光素子の発光機構は、電極間に有機化合
物層を挟んで電圧を印加することにより、第2の電極か
ら注入された電子および第1の電極から注入された正孔
が有機化合物層中の発光中心で再結合して分子励起子を
形成し、その分子励起子が基底状態に戻る際にエネルギ
ーを放出して発光すると言われている。励起状態には一
重項励起と三重項励起が知られ、発光はどちらの励起状
態を経ても可能であると考えられている。
The light emitting mechanism of the light emitting element is such that electrons injected from the second electrode and holes injected from the first electrode are applied to the organic compound layer by applying a voltage across the organic compound layer between the electrodes. It is said that a molecular exciton forms a molecular exciton by recombination at the center of the luminescence, and emits energy when the molecular exciton returns to the ground state. Singlet excitation and triplet excitation are known as excited states, and light emission is considered to be possible through either excited state.

【0005】このような発光素子をマトリクス状の配置
して形成された発光装置の駆動方法は、パッシブマトリ
クス駆動(単純マトリクス型)とアクティブマトリクス
駆動との両者が可能である。しかし、画素密度が増えた
場合には、画素(又は1ドット)毎にスイッチが設けら
れているアクティブマトリクス駆動の方が低電圧駆動で
きるので有利であると考えられている。
[0005] As a driving method of a light emitting device formed by arranging such light emitting elements in a matrix, both passive matrix driving (simple matrix type) and active matrix driving are possible. However, when the pixel density increases, it is considered that active matrix driving in which a switch is provided for each pixel (or one dot) is advantageous because it can be driven at a low voltage.

【0006】発光素子を有するアクティブマトリクス型
の発光装置は、図2に示すような素子構造を有してお
り、基板201上に薄膜トランジスタ(以下、TFTと
記す)202が形成され、TFT202上には、層間絶
縁膜203が形成される。層間絶縁膜203上には、配
線204によりTFT202と電気的に接続された第1
の電極(陽極)205が形成される。第1の電極205
を形成する材料としては、仕事関数の大きい透明性導電
材料が適しており、代表的にはITO(indium tin oxi
des)が用いられている。
An active matrix light emitting device having a light emitting element has an element structure as shown in FIG. 2, in which a thin film transistor (hereinafter referred to as TFT) 202 is formed on a substrate 201, and Then, an interlayer insulating film 203 is formed. On the interlayer insulating film 203, a first electrically connected TFT 202 via a wiring 204 is formed.
Electrode (anode) 205 is formed. First electrode 205
A transparent conductive material having a large work function is suitable as a material for forming the layer, and typically, ITO (indium tin oxy) is used.
des) is used.

【0007】第1の電極205上には、有機化合物層2
06が形成される。なお、本明細書では、便宜上第1の
電極と第2の電極の間に設けられた全ての層を有機化合
物層と呼ぶ。有機化合物層206には具体的に、発光
層、正孔注入層、電子注入層、正孔輸送層、電子輸送層
等が含まれる。基本的に発光素子は、第1の電極/発光
層/第2の電極が順に積層された構造を有しており、こ
の構造に加えて、第1の電極/正孔注入層/発光層/第
2の電極や、第1の電極/正孔注入層/発光層/電子輸
送層/第2の電極等の順に積層した構造を有しているこ
ともある。
On the first electrode 205, the organic compound layer 2
06 is formed. Note that in this specification, all layers provided between the first electrode and the second electrode are referred to as organic compound layers for convenience. The organic compound layer 206 specifically includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the light emitting element has a structure in which a first electrode / a light emitting layer / a second electrode are sequentially stacked. In addition to this structure, a first electrode / a hole injection layer / a light emitting layer / It may have a structure in which a second electrode or a first electrode / a hole injection layer / a light emitting layer / an electron transport layer / a second electrode are stacked in this order.

【0008】有機化合物層206を形成した後で、第2
の電極207を形成することにより、発光素子209が
形成される。第2の電極としては仕事関数の小さい金属
(代表的には周期表の1族もしくは2族に属する金属)
を用いることが多い。
After forming the organic compound layer 206, the second
The light emitting element 209 is formed by forming the electrode 207 of FIG. As the second electrode, a metal having a small work function (typically, a metal belonging to Group 1 or 2 of the periodic table)
Is often used.

【0009】また、第1の電極の端部を覆うように形成
され、この部分で第2の電極と第1の電極とがショート
することを防ぐために有機樹脂材料からなる第1の絶縁
層208が形成されている。なお、図2では、一画素に
形成される発光素子しか示していないが、実際には、こ
れらが画素部に複数形成されることによりアクティブマ
トリクス型の発光装置が形成される。
A first insulating layer 208 made of an organic resin material is formed so as to cover an end of the first electrode, and to prevent a short circuit between the second electrode and the first electrode at this portion. Are formed. Note that FIG. 2 shows only light-emitting elements formed in one pixel; however, in practice, a plurality of these elements are formed in a pixel portion to form an active matrix light-emitting device.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、有機化
合物層は50〜150nm程度の厚さで形成されるので、
第1の電極(陽極)の表面が平坦でなく微細な凹凸が形
成されていると、有機化合物層が均一の厚さで形成され
ないことが問題となる。
However, since the organic compound layer is formed with a thickness of about 50 to 150 nm,
If the surface of the first electrode (anode) is not flat and has fine irregularities, there is a problem that the organic compound layer is not formed with a uniform thickness.

【0011】また、第1の電極を形成する絶縁表面が平
坦でなく、第1の電極の膜厚程度又はそれ以上の凹凸や
異物があると、第1に電極は均一に形成されず、その凹
凸に影響されて有機化合物層も均一に形成されないこと
が問題となる。
If the insulating surface on which the first electrode is formed is not flat and there are irregularities or foreign matters having a thickness of about the thickness of the first electrode or more, the electrode is not formed uniformly first. There is a problem that the organic compound layer is not uniformly formed due to the unevenness.

【0012】その結果、有機化合物層上に第2の電極
(陰極)を形成すると、一つの画素内で、発光しない点
(黒点として観測されるのでダークスポットという)が
発生したり、ひいては第1の電極と第2の電極とが上下
で短絡してしまうという不良が発生してしまう。
As a result, when the second electrode (cathode) is formed on the organic compound layer, a point that does not emit light (referred to as a dark spot because it is observed as a black point) occurs in one pixel, and consequently the first electrode. This causes a defect that the electrode and the second electrode are short-circuited vertically.

【0013】また、有機化合物層は酸素や水分により劣
化しやすいという性質を有しているが、層間絶縁膜とし
て用いられる材料はポリイミド、ポリアミド、アクリル
と言った有機樹脂材料が多く、これらの材料を用いて形
成された層間絶縁膜から発生した酸素等の気体により発
光素子が劣化してしまうという問題がある。
The organic compound layer has the property of being easily degraded by oxygen or moisture, but the material used as the interlayer insulating film is often an organic resin material such as polyimide, polyamide, or acrylic. There is a problem that a light emitting element is deteriorated by a gas such as oxygen generated from an interlayer insulating film formed by using the method.

【0014】発光素子の第2の電極材料には、TFTを
形成する半導体にとって可動性イオンとなり悪質な不純
物であるLiやMgといったアルカリ金属又はアルカリ
土類金属材料が用いられている。従って、アクティブマ
トリクス型の発光装置では、この第2の電極材料がTF
T側に拡散しないようにする必要がある。
As the second electrode material of the light emitting element, an alkali metal or alkaline earth metal material such as Li or Mg, which is a mobile ion for the semiconductor forming the TFT and is a bad impurity, is used. Therefore, in the active matrix type light emitting device, the second electrode material is TF
It is necessary not to diffuse to the T side.

【0015】本発明は上記問題点を鑑みてなされたもの
であり、有機化合物を用いた発光素子から成る発光装置
の信頼性を向上させることを目的とする。
The present invention has been made in view of the above problems, and has as its object to improve the reliability of a light emitting device including a light emitting element using an organic compound.

【0016】[0016]

【課題を解決する手段】上記問題点を解決するために、
本発明の発光装置の構成は、絶縁表面上に形成された第
1の電極と、第1の電極の端部を覆いテーパー状の縁を
有する第1の絶縁層と、第1の電極及び前記第1の絶縁
層上に形成され、酸化シリコン、窒化シリコン、酸窒化
シリコンから選ばれた一種又は複数種から成る第2の絶
縁層と、第2の絶縁層上に形成された有機化合物層と、
有機化合物層上に形成された第2の電極とを有してい
る。
In order to solve the above problems,
The structure of the light emitting device of the present invention includes a first electrode formed on an insulating surface, a first insulating layer having a tapered edge covering an end of the first electrode, a first electrode, and the first electrode. A second insulating layer formed on the first insulating layer and formed of one or more kinds selected from silicon oxide, silicon nitride, and silicon oxynitride; and an organic compound layer formed on the second insulating layer. ,
A second electrode formed on the organic compound layer.

【0017】また、上記構成の他に、ソース領域及びド
レイン領域を有する薄膜トランジスタと、ソース領域及
びドレイン領域上の層間絶縁膜と、層間絶縁膜に開口部
が形成され、ドレイン領域に接続するドレイン電極と、
層間絶縁膜上に形成され、ドレイン電極と接続する第1
の電極と第1の電極上において開口部を形成し、かつ、
該第1の電極の端部を覆いテーパー状の縁を有する第1
の絶縁層と、第1の電極及び前記第1の絶縁層上に形成
され、酸化シリコン、窒化シリコン、酸窒化シリコンか
ら選ばれた一種又は複数種から成る第2の絶縁層と、第
2の絶縁層上に形成された有機化合物層と、有機化合物
層上に形成された第2の電極とを有している。第2の絶
縁層は炭素を主成分とする材料で形成しても良い。代表
的にはダイアモンドライクカーボンを適用することがで
きる。
In addition to the above structure, a thin film transistor having a source region and a drain region, an interlayer insulating film on the source region and the drain region, an opening formed in the interlayer insulating film, and a drain electrode connected to the drain region When,
A first layer formed on the interlayer insulating film and connected to the drain electrode;
Forming an opening on the first electrode and the first electrode; and
A first electrode covering an end of the first electrode and having a tapered edge;
A second insulating layer formed on the first electrode and the first insulating layer, the second insulating layer being formed of one or more kinds selected from silicon oxide, silicon nitride, and silicon oxynitride; An organic compound layer formed on the insulating layer and a second electrode formed on the organic compound layer are provided. The second insulating layer may be formed using a material containing carbon as a main component. Typically, diamond-like carbon can be applied.

【0018】第2の絶縁層は1〜10nm、好ましくは2
〜3nmの厚さで形成することにより、第1の電極及び有
機樹脂層との間でトンネル電流を流すことが可能とな
る。そして、第2の絶縁層を設けることにより、第1の
電極(陽極)の表面の微細な凹凸を平坦化し、有機化合
物層を均一に形成することができる。また、第1の層間
絶縁膜又は第2の層間絶縁膜に数十〜数百nmの凹凸や異
物があっても、第2の絶縁層を形成することにより、ダ
ークスポットや、第1の電極と第2の電極とが短絡して
発光素子が非点灯となる不良を防止することができる。
The second insulating layer has a thickness of 1 to 10 nm, preferably 2 to 10 nm.
With a thickness of about 3 nm, a tunnel current can flow between the first electrode and the organic resin layer. By providing the second insulating layer, fine irregularities on the surface of the first electrode (anode) can be planarized, and the organic compound layer can be formed uniformly. Even when the first interlayer insulating film or the second interlayer insulating film has unevenness or foreign matter of several tens to several hundreds of nm, a dark spot or a first electrode can be formed by forming the second insulating layer. And the second electrode can be prevented from being short-circuited and the light-emitting element from being turned off.

【0019】絶縁表面又は層間絶縁膜はポリイミド又は
アクリル、或いは窒化シリコン又は酸窒化シリコンで形
成する。
The insulating surface or the interlayer insulating film is formed of polyimide, acrylic, silicon nitride, or silicon oxynitride.

【0020】上記問題点を解決するために、本発明の発
光装置の作製方法は、絶縁表面上に第1の電極を形成
し、第1の電極の端部を覆いテーパー状の縁を有する第
1の絶縁層を形成し、第1の電極及び前記第1の絶縁層
上に、酸化シリコン、窒化シリコン、酸窒化シリコンか
ら選ばれた一種又は複数種から成る第2の絶縁層を形成
し、第2の絶縁層上に有機化合物層を形成し、有機化合
物層上に第2の電極を形成する方法である。
In order to solve the above problems, a method for manufacturing a light emitting device according to the present invention comprises forming a first electrode on an insulating surface, covering an end of the first electrode, and having a tapered edge. Forming one insulating layer, forming a second insulating layer of one or more kinds selected from silicon oxide, silicon nitride, and silicon oxynitride on the first electrode and the first insulating layer; In this method, an organic compound layer is formed over a second insulating layer, and a second electrode is formed over the organic compound layer.

【0021】また、他の方法は、ソース領域及びドレイ
ン領域を有する薄膜トランジスタの前記ソース領域及び
ドレイン領域上に層間絶縁膜を形成し、層間絶縁膜に前
記ドレイン領域に達する開口部を形成した後、ドレイン
電極を形成し、層間絶縁膜上に前記ドレイン電極と接続
する第1の電極を形成し、ドレイン電極と接続する第1
の電極を覆う絶縁層を形成した後、第1の電極上におい
て開口部を形成して第1の絶縁層を設け、第1の電極及
び前記第1の絶縁層上に、酸化シリコン、窒化シリコ
ン、酸窒化シリコンから選ばれた一種又は複数種から成
る第2の絶縁層を形成し、有機化合物層上に第2の電極
を形成する方法である。
In another method, an interlayer insulating film is formed on the source and drain regions of a thin film transistor having a source region and a drain region, and an opening reaching the drain region is formed in the interlayer insulating film. Forming a drain electrode, forming a first electrode connected to the drain electrode on the interlayer insulating film, and forming a first electrode connected to the drain electrode;
Forming an insulating layer covering the first electrode, forming an opening on the first electrode to provide a first insulating layer, and forming silicon oxide and silicon nitride on the first electrode and the first insulating layer. And a method of forming a second insulating layer made of one or more kinds selected from silicon oxynitride, and forming a second electrode on the organic compound layer.

【0022】第2の絶縁層は炭素を主成分とする材料で
形成しても良い。代表的にはダイアモンドライクカーボ
ン(以下、DLCと記す)を適用することができる。第
2の絶縁層は1〜10nm、好ましくは2〜3nmの厚さで
形成する。第1の電極及び第1の絶縁層にかけてこのよ
うな薄い膜厚で均一性良く被膜を形成するためには、プ
ラズマCVD法又はスパッタ法で形成することが望まし
い。
The second insulating layer may be formed of a material containing carbon as a main component. Typically, diamond-like carbon (hereinafter referred to as DLC) can be used. The second insulating layer is formed with a thickness of 1 to 10 nm, preferably 2 to 3 nm. In order to form a film with such a small thickness and uniformity over the first electrode and the first insulating layer, it is preferable to form the film by a plasma CVD method or a sputtering method.

【0023】尚、本発明における発光素子は、一重項励
起状態又は三重項励起状態のいずれか一方、またはその
両者による発光を含むものとする。
The light-emitting element of the present invention includes light emission in one of a singlet excited state and a triplet excited state, or both.

【0024】[0024]

【発明の実施の形態】本発明の実施の形態として、発光
装置の画素部の作製方法及びその構造について図1を用
いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As an embodiment of the present invention, a method for manufacturing a pixel portion of a light emitting device and its structure will be described with reference to FIGS.

【0025】図1(A)において、基板100上にTF
T101を形成する。ここで示したTFTは、発光素子
に流れる電流を制御するためのTFTであり、本明細書
中においては電流制御用TFT101と称する。このT
FT101の半導体膜には、一導電型の不純物が添加さ
れたソース領域102とドレイン領域103が形成され
ている。
In FIG. 1A, TF is placed on a substrate 100.
T101 is formed. The TFT shown here is a TFT for controlling a current flowing to the light emitting element, and is referred to as a current control TFT 101 in this specification. This T
In the semiconductor film of the FT 101, a source region 102 and a drain region 103 to which an impurity of one conductivity type is added are formed.

【0026】電流制御用TFT101上に、層間絶縁膜
104を形成する。層間絶縁膜104はポリイミド、ア
クリル、ポリイミドアミドなどの有機樹脂材料で形成す
る。これらに材料は、スピナーで塗布した後、加熱して
焼成又は重合させて形成することで、表面を平坦化する
ことができる。また、有機樹脂材料は、一般に誘電率が
低いため、寄生容量を低減できる。
An interlayer insulating film 104 is formed on the current controlling TFT 101. The interlayer insulating film 104 is formed using an organic resin material such as polyimide, acrylic, or polyimide amide. These materials can be planarized by applying them with a spinner and then heating and baking or polymerizing them. Further, the organic resin material generally has a low dielectric constant, so that the parasitic capacitance can be reduced.

【0027】次いで、層間絶縁膜104からの脱ガスが
発光素子に悪影響を及ぼさないように第1の層間絶縁膜
104上に第2の層間絶縁膜105を形成する。第2の
層間絶縁膜105は、無機絶縁膜、代表的には、酸化シ
リコン膜、酸化窒化シリコン膜、窒化シリコン膜、また
はこれらを組み合わせた積層膜で形成すればよく、プラ
ズマCVD法で反応圧力20〜200Pa、基板温度30
0〜400℃とし、高周波(13.56MHz)で電力密
度0.1〜1.0W/cm2で放電させて形成する。もしく
は、層間絶縁膜表面にプラズマ処理をして、水素、窒
素、ハロゲン化炭素、弗化水素または希ガスから選ばれ
た一種または複数種の気体元素を含む硬化膜を形成して
もよい。
Next, a second interlayer insulating film 105 is formed on the first interlayer insulating film 104 so that degassing from the interlayer insulating film 104 does not adversely affect the light emitting element. The second interlayer insulating film 105 may be formed using an inorganic insulating film, typically, a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film obtained by combining them. 20-200Pa, substrate temperature 30
It is formed by discharging at a high frequency (13.56 MHz) at a power density of 0.1 to 1.0 W / cm 2 at a temperature of 0 to 400 ° C. Alternatively, a plasma treatment may be performed on the surface of the interlayer insulating film to form a cured film containing one or more kinds of gas elements selected from hydrogen, nitrogen, carbon halide, hydrogen fluoride, and a rare gas.

【0028】その後、所望のパターンのレジストマスク
を形成し、電流制御用TFT101のドレイン領域に達
するコンタクトホールを形成して、配線106を形成す
る。配線材料としては、導電性の金属膜としてAlやT
iの他、これらの合金材料を用い、スパッタ法や真空蒸
着法で成膜した後、所望の形状にパターニングすればよ
い。
Thereafter, a resist mask having a desired pattern is formed, a contact hole reaching the drain region of the current controlling TFT 101 is formed, and a wiring 106 is formed. As a wiring material, a conductive metal film such as Al or T
In addition to i, a film may be formed by a sputtering method or a vacuum evaporation method using these alloy materials, and then patterned into a desired shape.

【0029】次いで、発光素子の第1の電極107を、
酸化インジウム・スズ(ITO)または酸化インジウム
に2〜20%の酸化亜鉛(ZnO)を混合した透明導電
膜を用いて形成する。
Next, the first electrode 107 of the light emitting element is
The transparent conductive film is formed using indium tin oxide (ITO) or a mixture of indium oxide and zinc oxide (ZnO) at 2 to 20%.

【0030】後で示すように、第2の絶縁層を酸化シリ
コン、窒化シリコン、酸窒化シリコンから選ばれた一種
又は複数種で形成する場合にはITOを用いる。また、
第2の絶縁層をDLCで形成する場合には、ZnO又は
ZnOとITOとの化合物を用いることにより密着性良
く第2の絶縁層を形成することができる。
As will be described later, ITO is used when the second insulating layer is formed of one or more selected from silicon oxide, silicon nitride, and silicon oxynitride. Also,
In the case where the second insulating layer is formed by DLC, the second insulating layer can be formed with good adhesion by using ZnO or a compound of ZnO and ITO.

【0031】続いて、図1(B)に示すように、透明導
電膜をエッチングして第1の電極107を形成する。そ
の後、全面にポリイミド、アクリル、ポリイミドアミド
から成る有機樹脂膜を形成する。これらは、加熱して硬
化する熱硬化性材料のもの或いは紫外線を照射して硬化
させる感光性材料のものを採用することができる。熱硬
化性材料を用いた場合は、その後、レジストのマスクを
形成し、ドライエッチングにより第1電極上に開口部を
有する第1の絶縁層109を形成する。感光性材料を用
いた場合は、フォトマスクを用いて露光と現像処理を行
うことにより第1電極上に開口部を有する第1の絶縁層
109を形成する。いずれにしても第1の絶縁層109
は、第1の電極107の端部を覆いテーパー状の縁を有
するように形成する。縁をテーパー状に形成すること
で、その後形成する第2の絶縁層や有機化合物層などの
被覆性っを良くすることができる。
Subsequently, as shown in FIG. 1B, the first conductive film 107 is formed by etching the transparent conductive film. Thereafter, an organic resin film made of polyimide, acrylic, or polyimide amide is formed on the entire surface. These can be made of a thermosetting material that is cured by heating or a photosensitive material that is cured by irradiating ultraviolet rays. When a thermosetting material is used, a resist mask is formed thereafter, and the first insulating layer 109 having an opening over the first electrode is formed by dry etching. In the case of using a photosensitive material, the first insulating layer 109 having an opening is formed over the first electrode by performing exposure and development using a photomask. In any case, the first insulating layer 109
Is formed so as to cover the end of the first electrode 107 and have a tapered edge. By forming the edge in a tapered shape, coverage with a second insulating layer, an organic compound layer, or the like to be formed later can be improved.

【0032】次いで、第1の電極108の表面を洗浄液
とともにPVA(ポリビニルアルコール)系の多孔質体
を用いて拭い、第1の電極108表面の平坦化およびゴ
ミ等の除去を行う。なお、本明細書において、第1の電
極表面をPVA(ポリビニルアルコール)系の多孔質体
などを用いて拭い、平坦化およびゴミの除去を行う処理
のことを拭浄と称することとする。
Next, the surface of the first electrode 108 is wiped with a cleaning liquid using a PVA (polyvinyl alcohol) -based porous material to flatten the surface of the first electrode 108 and remove dust and the like. Note that in this specification, a process of wiping the surface of the first electrode with a PVA (polyvinyl alcohol) -based porous body and performing flattening and removing dust is referred to as wiping.

【0033】その後、200〜300℃、好ましくは2
50℃で加熱して、第1の絶縁層109に含まれる水分
を放出させる。これにより、発光素子が完成した後にお
ける第1の絶縁層の体積変化や脱水を防止でき、発光装
置の初期劣化及び長期的な安定性を確保することができ
る。
Thereafter, at 200 to 300 ° C., preferably 2
By heating at 50 ° C., moisture contained in the first insulating layer 109 is released. Accordingly, a change in volume and dehydration of the first insulating layer after the light-emitting element is completed can be prevented, and initial deterioration and long-term stability of the light-emitting device can be secured.

【0034】第1の電極の表面を拭浄処理した後、第2
の絶縁層112を形成する。第2の絶縁層は、酸化シリ
コン、窒化シリコン、酸窒化シリコンから選ばれた一種
又は複数種、又は炭素を主成分とする絶縁性材料で形成
する。好適には、プラズマCVD法でSiH4、N2Oの
混合ガスを用いて作製される酸窒化シリコン膜を用い
る。この酸窒化シリコン膜に含まれる酸素(O)と窒素
(N)の比は、(O/(N+O))=0.8〜1.2と
なるようにする。このような組成比とすることにより、
短波長領域の光透過性を高め、かつ、アルカリ金属及び
アルカリ土類金属のブロッキング性を高める。
After wiping the surface of the first electrode, the second electrode
Is formed. The second insulating layer is formed using one or more kinds selected from silicon oxide, silicon nitride, and silicon oxynitride, or an insulating material mainly containing carbon. Preferably, a silicon oxynitride film formed using a mixed gas of SiH 4 and N 2 O by a plasma CVD method is used. The ratio of oxygen (O) and nitrogen (N) contained in the silicon oxynitride film is set so that (O / (N + O)) = 0.8 to 1.2. With such a composition ratio,
It enhances light transmittance in a short wavelength region and enhances blocking properties of alkali metals and alkaline earth metals.

【0035】その他、第2の絶縁層として同様な効果
は、炭素を主成分とする絶縁膜で得ることが出来る。そ
の代表例としては、DLCが上げられる。
Other effects similar to those of the second insulating layer can be obtained by an insulating film containing carbon as a main component. A typical example is DLC.

【0036】この第2の絶縁層112は、第1の絶縁膜
108と、後に形成する有機化合物層113との間に介
在させて形成するため、トンネル電流が流れる程度の厚
さとする必要がある。そのために、厚さを1〜10nm、
好ましくは2〜3nmとして形成する。
Since the second insulating layer 112 is formed so as to be interposed between the first insulating film 108 and an organic compound layer 113 to be formed later, the second insulating layer 112 needs to be thick enough to allow a tunnel current to flow. . Therefore, the thickness is 1-10 nm,
Preferably, it is formed as 2-3 nm.

【0037】有機化合物層113は、発光層の他に正孔
注入層として、正孔輸送層、正孔阻止層、電子輸送層、
電子注入層およびバッファー層といった複数の層を組み
合わせて積層し形成される。この有機化合物層113は
10〜150nm程度の厚さで形成される。
The organic compound layer 113 includes a hole transporting layer, a hole blocking layer, an electron transporting layer,
It is formed by laminating a plurality of layers such as an electron injection layer and a buffer layer in combination. This organic compound layer 113 is formed with a thickness of about 10 to 150 nm.

【0038】第2の電極114は、有機化合物層113
成膜後に蒸着法により形成する。第2の電極114とな
る材料としては、MgAg合金やAlLi合金の他に、
周期表の1族もしくは2族に属する元素とアルミニウム
とを共蒸着法により形成した膜を用いることもできる。
なお、第2の電極114の膜厚は80〜200nm程度が
好ましい。
The second electrode 114 has an organic compound layer 113
After the film formation, it is formed by an evaporation method. As a material to be the second electrode 114, in addition to the MgAg alloy and the AlLi alloy,
A film in which an element belonging to Group 1 or 2 of the periodic table and aluminum are formed by a co-evaporation method can also be used.
Note that the thickness of the second electrode 114 is preferably about 80 to 200 nm.

【0039】以上のように、第1の電極上に1〜10n
m、好ましくは2〜3nm程度の厚さでトンネル電流を流
し得る第2の絶縁層を設けることにより、第1の電極
(陽極)の表面の微細な凹凸を平坦化し、有機化合物層
を均一に形成することができる。また、第1の層間絶縁
膜104又は第2の層間絶縁膜105に数十〜数百nmの
凹凸や異物があっても、第2の絶縁層を形成することに
より、ダークスポットや、第1の電極と第2の電極とが
短絡して発光素子が非点灯となる不良を防止することが
できる。
As described above, 1 to 10 n is formed on the first electrode.
By providing a second insulating layer having a thickness of about m, preferably about 2 to 3 nm through which a tunnel current can flow, fine irregularities on the surface of the first electrode (anode) are flattened and the organic compound layer is uniformly formed. Can be formed. Even when the first interlayer insulating film 104 or the second interlayer insulating film 105 has irregularities or foreign matter of several tens to several hundreds of nm, a dark spot or a first spot is formed by forming the second insulating layer. And the second electrode can be prevented from being short-circuited and the light emitting element from turning off.

【0040】第2の絶縁層112を設けることにより、
ポリイミド、ポリアミド、アクリルと言った有機樹脂材
料で形成される第1の絶縁層109からの脱ガスを防止
し、有機化合物層113が劣化するのを防止することが
できる。また、第2の電極114を構成する元素である
LiやMgが電流制御用TFT101側に拡散するのを
防止することができる。
By providing the second insulating layer 112,
Degassing from the first insulating layer 109 formed of an organic resin material such as polyimide, polyamide, or acrylic can be prevented, and the organic compound layer 113 can be prevented from being deteriorated. In addition, it is possible to prevent Li and Mg, which are elements constituting the second electrode 114, from diffusing to the current control TFT 101 side.

【0041】[0041]

【実施例】[実施例1]本実施例は、本発明を用いて作製
される発光素子について説明する。尚、ここでは、同一
基板上に本発明の発光素子を有する画素部と、画素部の
周辺に設ける駆動回路のTFT(nチャネル型TFT及
びpチャネル型TFT)を同時に作製する方法の一例に
ついて図3〜図6を用いて説明する。
[Embodiment 1] In this embodiment, a light emitting element manufactured by using the present invention will be described. Here, an example of a method for simultaneously manufacturing a pixel portion having the light-emitting element of the present invention over the same substrate and a TFT (n-channel TFT and p-channel TFT) of a driver circuit provided around the pixel portion is described. This will be described with reference to FIGS.

【0042】まず、図3(A)に示すように、コーニン
グ社の#7059ガラスや#1737ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスからなる基板900を用い
る。尚、基板900としては、透光性を有する基板であ
れば限定されず、石英基板を用いても良い。また、本実
施形態の処理温度に耐えうる耐熱性を有するプラスチッ
ク基板を用いてもよい。
First, as shown in FIG. 3A, a substrate 900 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass, or aluminoborosilicate glass is used. Note that the substrate 900 is not limited as long as it has a light-transmitting property, and a quartz substrate may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of the present embodiment may be used.

【0043】次いで、基板900上に酸化珪素膜、窒化
珪素膜または酸窒化シリコン膜などの絶縁膜から成る下
地絶縁膜901を形成する。本実施形態では下地絶縁膜
901として2層構造を用いるが、前記絶縁膜の単層膜
または2層以上積層させた構造を用いても良い。下地絶
縁膜901の一層目としては、プラズマCVD法を用
い、SiH4、NH3、及びN2Oを反応ガスとして成膜
される酸窒化シリコン膜901aを10〜200nm(好
ましくは50〜100nm)形成する。本実施例では、膜
厚50nmの酸窒化シリコン膜901a(組成比Si=3
2%、O=27%、N=24%、H=17%)を形成し
た。次いで、下地絶縁膜901のニ層目としては、プラ
ズマCVD法を用い、SiH4、及びN2Oを反応ガスと
して成膜される酸窒化シリコン膜901bを50〜20
0nm(好ましくは100〜150nm)の厚さに積層形成
する。本実施形態では、膜厚100nmの酸窒化シリコン
膜901b(組成比Si=32%、O=59%、N=7
%、H=2%)を形成する。
Next, a base insulating film 901 made of an insulating film such as a silicon oxide film, a silicon nitride film or a silicon oxynitride film is formed on the substrate 900. Although a two-layer structure is used as the base insulating film 901 in this embodiment, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. As the first layer of the base insulating film 901, a silicon oxynitride film 901a formed using SiH 4 , NH 3 , and N 2 O as a reaction gas by a plasma CVD method is 10 to 200 nm (preferably 50 to 100 nm). Form. In this embodiment, a 50 nm-thick silicon oxynitride film 901a (composition ratio Si = 3
2%, O = 27%, N = 24%, H = 17%). Next, as the second layer of the base insulating film 901, a silicon oxynitride film 901 b formed using SiH 4 and N 2 O as a reaction gas by plasma CVD is used to form a 50 to 20 layer.
The layer is formed to a thickness of 0 nm (preferably 100 to 150 nm). In this embodiment, a 100 nm-thick silicon oxynitride film 901b (composition ratio: Si = 32%, O = 59%, N = 7)
%, H = 2%).

【0044】次いで、下地絶縁膜901上に半導体層9
02〜905を形成する。半導体層902〜905は、
非晶質構造を有する半導体膜を公知の手段(スパッタ
法、LPCVD法、またはプラズマCVD法等)により
成膜した後、公知の結晶化処理(レーザー結晶化法、熱
結晶化法、またはニッケルなどの触媒を用いた熱結晶化
法等)を行って得られた結晶質半導体膜を所望の形状に
パターニングして形成する。この半導体層902〜90
5の厚さは25〜80nm(好ましくは30〜60nm)の
厚さで形成する。結晶質半導体膜の材料に限定はない
が、好ましくは珪素(シリコン)またはシリコンゲルマ
ニウム(SiXGe1-X(X=0.0001〜0.0
2))合金などで形成すると良い。本実施形態では、プ
ラズマCVD法を用い、55nmの非晶質珪素膜を成膜し
た後、ニッケルを含む溶液を非晶質珪素膜上に保持させ
た。この非晶質珪素膜に脱水素化(500℃、1時間)
を行った後、熱結晶化(550℃、4時間)を行い、さ
らに結晶化を改善するためのレーザーアニ―ル処理を行
って結晶質珪素膜を形成する。そして、この結晶質珪素
膜をフォトリソグラフィー法を用いたパターニング処理
によって、半導体層902〜905を形成する。
Next, the semiconductor layer 9 is formed on the base insulating film 901.
02 to 905 are formed. The semiconductor layers 902 to 905 are
After forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), a known crystallization treatment (laser crystallization method, thermal crystallization method, nickel, or the like) The crystalline semiconductor film obtained by performing the thermal crystallization method using a catalyst described above is patterned into a desired shape and formed. These semiconductor layers 902 to 90
5 is formed to have a thickness of 25 to 80 nm (preferably 30 to 60 nm). Without limitation on the material of the crystalline semiconductor film, preferably silicon (silicon) or silicon germanium (Si X Ge 1-X ( X = 0.0001~0.0
2)) It is good to form with an alloy etc. In this embodiment, after a 55 nm amorphous silicon film is formed by a plasma CVD method, a solution containing nickel is held on the amorphous silicon film. Dehydrogenation of this amorphous silicon film (500 ° C, 1 hour)
Is performed, thermal crystallization (550 ° C., 4 hours) is performed, and a laser annealing process for improving crystallization is performed to form a crystalline silicon film. Then, semiconductor layers 902 to 905 are formed by patterning the crystalline silicon film using a photolithography method.

【0045】また、半導体層902〜905を形成した
後、TFTのしきい値を制御するために、半導体層90
2〜905に微量な不純物元素(ボロンまたはリン)を
ドーピングしてもよい。
After forming the semiconductor layers 902 to 905, the semiconductor layers 90 to 905 are controlled in order to control the threshold value of the TFT.
2 to 905 may be doped with a trace amount of an impurity element (boron or phosphorus).

【0046】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやYAGレーザー、YVO4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
300Hzとし、レーザーエネルギー密度を100〜4
00mJ/cm2(代表的には200〜300mJ/cm2)とする。
また、YAGレーザーを用いる場合にはその第2高調波
を用いパルス発振周波数30〜300kHzとし、レーザ
ーエネルギー密度を300〜600mJ/cm2(代表的には
350〜500mJ/cm2)とすると良い。そして幅100
〜1000μm、例えば400μmで線状に集光したレー
ザー光を基板全面に渡って照射し、この時の線状レーザ
ー光の重ね合わせ率(オーバーラップ率)を50〜90
%として行えばよい。
When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser can be used. In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 Hz, and the laser energy density is set to 100 to 4.
(Typically 200~300mJ / cm 2) 00mJ / cm 2 to.
When a YAG laser is used, the second harmonic is used to set the pulse oscillation frequency to 30 to 300 kHz and the laser energy density to 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ). And width 100
The entire surface of the substrate is irradiated with a laser beam condensed linearly at a wavelength of 10001000 μm, for example, 400 μm, and the superposition rate (overlap rate) of the linear laser light at this time is 50-90.
% May be used.

【0047】次いで、半導体層902〜905を覆うゲ
ート絶縁膜906を形成する。ゲート絶縁膜906はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施形
態では、プラズマCVD法により110nmの厚さで酸窒
化シリコン膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸
窒化シリコン膜に限定されるものでなく、他の珪素を含
む絶縁膜を単層または積層構造として用いても良い。
Next, a gate insulating film 906 covering the semiconductor layers 902 to 905 is formed. The gate insulating film 906 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%). Of course, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0048】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Ortho Silicat
e)とO2とを混合し、反応圧力40Pa、基板温度30
0〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することができ
る。このようにして作製される酸化珪素膜は、その後4
00〜500℃の熱アニールによりゲート絶縁膜として
良好な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Ortho Silicon Cathode) is formed by a plasma CVD method.
e) and O 2 were mixed, the reaction pressure was 40 Pa, and the substrate temperature was 30.
It can be formed by discharging at a high-frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 at 0 to 400 ° C. The silicon oxide film thus produced is
Good characteristics as a gate insulating film can be obtained by thermal annealing at 00 to 500 ° C.

【0049】そして、ゲート絶縁膜906上にゲート電
極を形成するための耐熱性導電層907を200〜40
0nm(好ましくは250〜350nm)の厚さで形成す
る。耐熱性導電層907は単層で形成しても良いし、必
要に応じて二層あるいは三層といった複数の層から成る
積層構造としても良い。耐熱性導電層にはTa、Ti、
Wから選ばれた元素、または前記元素を成分とする合金
か、前記元素を組み合わせた合金膜が含まれる。これら
の耐熱性導電層はスパッタ法やCVD法で形成されるも
のであり、低抵抗化を図るために含有する不純物濃度を
低減させることが好ましく、特に酸素濃度に関しては3
0ppm以下とすると良い。本実施形態ではW膜を300n
mの厚さで形成する。W膜はWをターゲットとしてスパ
ッタ法で形成する。
Then, a heat-resistant conductive layer 907 for forming a gate electrode on the gate insulating film 906 is
It is formed with a thickness of 0 nm (preferably 250 to 350 nm). The heat-resistant conductive layer 907 may be formed as a single layer, or may have a stacked structure including a plurality of layers such as two layers or three layers as needed. Ta, Ti,
An element selected from W, an alloy containing the above element, or an alloy film combining the above elements is included. These heat-resistant conductive layers are formed by a sputtering method or a CVD method, and it is preferable to reduce the impurity concentration to reduce the resistance.
It is good to be 0 ppm or less. In this embodiment, the W film is 300 n
It is formed with a thickness of m. The W film is formed by sputtering using W as a target.

【0050】一方、耐熱性導電層907にTa膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ta膜はスパッタガスにArを用いる。また、ス
パッタ時のガス中に適量のXeやKrを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。また、図示しないが、耐熱性導電層907
の下に2〜20nm程度の厚さでリン(P)をドープした
シリコン膜を形成しておくことは有効である。これによ
り、その上に形成される導電膜の密着性向上と酸化防止
を図ると同時に、耐熱性導電層907、908中に微量
に存在しているアルカリ金属元素が第1の形状のゲート
絶縁膜906に拡散するのを防ぐことができる。いずれ
にしても、耐熱性導電層907は抵抗率を10〜50μ
Ωcmの範囲ですることが好ましい。
On the other hand, when a Ta film is used for the heat-resistant conductive layer 907, it can be similarly formed by a sputtering method. The Ta film uses Ar as a sputtering gas. Also, if an appropriate amount of Xe or Kr is added to the gas during sputtering,
The internal stress of the film to be formed can be relaxed to prevent the film from peeling. Although not shown, the heat-resistant conductive layer 907
It is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the layer. Thereby, the adhesion of the conductive film formed thereon is improved and oxidation is prevented, and at the same time, the alkali metal element present in a trace amount in the heat-resistant conductive layers 907 and 908 has the first shape. 906 can be prevented. In any case, the heat-resistant conductive layer 907 has a resistivity of 10 to 50 μm.
It is preferable to set it in the range of Ωcm.

【0051】本実施形態においては、第1層目の導電層
(第1導電膜907)にTaN膜、第2層目の導電層
(第2導電膜908)にW膜を形成した(図3
(A))。
In this embodiment, a TaN film is formed on the first conductive layer (first conductive film 907), and a W film is formed on the second conductive layer (second conductive film 908) (FIG. 3).
(A)).

【0052】次に、フォトリソグラフィーの技術を使用
してレジストによるマスク909を形成する。そして、
第1のエッチング処理を行う。第1のエッチング処理
は、第1のエッチング条件および第2のエッチング条件
で行われる。
Next, a resist mask 909 is formed by using a photolithography technique. And
A first etching process is performed. The first etching process is performed under the first etching condition and the second etching condition.

【0053】本実施形態ではICPエッチング装置を用
い、エッチング用ガスにCl2とCF42を用い、それ
ぞれのガス流量比を25/25/10とし、1Paの圧力
で3.2W/cm2のRF(13.56MHz)電力を投入して
プラズマを形成して行う。基板側(試料ステージ)にも
224mW/cm2のRF(13.56MHz)電力を投入し、こ
れにより実質的に負の自己バイアス電圧が印加される。
第1のエッチング条件によりW膜をエッチングする。続
いて、レジストからなるマスクを除去せずに第2のエッ
チング条件に変えてエッチング用ガスにCF4およびC
2を用いて、それぞれのガス流量比を30/30(SCC
M)とし、1Paの圧力でRF(13.56MHz)電力を投入
してプラズマを形成して行う。基板側(試料ステージ)
にも20WのRF(13.56MHz)電力を投入し、実質
的に負の自己バイアス電圧を印加する。
[0053] using an ICP etching device in the present embodiment, using Cl 2 and CF 4 O 2 as etching gas, the gas flow rate is set to 25/25/10, 3.2 W / cm 2 at a pressure of 1Pa Of RF (13.56 MHz) power to form plasma. RF (13.56 MHz) power of 224 mW / cm 2 is also applied to the substrate side (sample stage), whereby a substantially negative self-bias voltage is applied.
The W film is etched under the first etching condition. Subsequently, without removing the resist mask, the etching conditions were changed to the second etching condition, and CF 4 and C
Using l 2 , each gas flow ratio is set to 30/30 (SCC
M), and RF (13.56 MHz) power is applied at a pressure of 1 Pa to form plasma. Substrate side (sample stage)
Also, a 20 W RF (13.56 MHz) power is applied, and a substantially negative self-bias voltage is applied.

【0054】第1のエッチング処理により第1のテーパ
ー形状を有する導電層910〜913が形成される。導
電層910〜913のテーパー部の角度は15〜30°
となるように形成される。残渣を残すことなくエッチン
グするためには、10〜20%程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。W膜に対する酸化窒化シリコン膜(ゲート絶縁膜9
06)の選択比は2〜4(代表的には3)であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は20〜50nm程度エッチングされる(図3
(B))。
The conductive layers 910 to 913 having the first tapered shape are formed by the first etching process. The angle of the tapered portion of the conductive layers 910 to 913 is 15 to 30 °
It is formed so that In order to perform etching without leaving a residue, over-etching is performed to increase the etching time at a rate of about 10 to 20%. Silicon oxynitride film (gate insulating film 9) for W film
06) is 2-4 (typically 3),
By the over-etching process, the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm (FIG. 3).
(B)).

【0055】そして、第1のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、レ
ジストからなるマスク909を除去せずにn型を付与す
る不純物元素添加の工程を行う。半導体層902〜90
5の一部に第1のテーパー形状を有する導電膜910〜
913をマスクとして自己整合的に不純物を添加し、第
1のn型不純物領域914〜917を形成する。n型を
付与する不純物元素として15族に属する元素、典型的
にはリン(P)または砒素(As)を用いるが、ここで
はリン(P)を用い、イオンドープ法により第1のn型
不純物領域914〜917には1×1020〜1×1021
/cm3の濃度範囲でn型を付与する不純物元素が添加され
る(図3(B))。
Then, a first doping process is performed to add an impurity element of one conductivity type to the semiconductor layer. Here, a step of adding an impurity element for imparting n-type without removing the resist mask 909 is performed. Semiconductor layers 902 to 90
5, a conductive film 910 having a first tapered shape.
Impurities are added in a self-aligning manner using 913 as a mask to form first n-type impurity regions 914 to 917. An element belonging to group 15 of the group 15, typically phosphorus (P) or arsenic (As) is used as the impurity element imparting n-type conductivity. Here, phosphorus (P) is used, and the first n-type impurity is doped by ion doping. In the regions 914 to 917, 1 × 10 20 to 1 × 10 21
An impurity element imparting n-type is added in a concentration range of / cm 3 (FIG. 3B).

【0056】次にレジストからなるマスクを除去せずに
第2のエッチング処理を行う。第2のエッチング処理
は、第3のエッチング条件および第4のエッチング条件
で行う。第2のエッチング処理も第1のエッチング処理
と同様にICPエッチング装置により行い、エッチング
ガスにCF4およびCl2を用い、それぞれのガス流量比
を30/30(SCCM)とし、1Paの圧力でRF(13.
56MHz)電力を投入してプラズマを形成して行う。基
板側(試料ステージ)にも20WのRF(13.56MH
z)電力を投入し、実質的に負の自己バイアス電圧を印
加する。この第3のエッチング条件により、W膜および
TaN膜とも同程度にエッチングされた導電膜918〜
921が形成される(図3(C))。
Next, a second etching process is performed without removing the resist mask. The second etching is performed under the third etching condition and the fourth etching condition. The second etching process is also performed by an ICP etching apparatus in the same manner as the first etching process, using CF 4 and Cl 2 as etching gases, adjusting the respective gas flow rates to 30/30 (SCCM), and applying RF at a pressure of 1 Pa. (13.
(56 MHz) power is supplied to form plasma. 20W RF (13.56 MH) on the substrate side (sample stage)
z) Turn on the power and apply a substantially negative self-bias voltage. Under the third etching condition, the W film and the TaN film are etched to the same extent as the conductive films 918 to 918.
921 is formed (FIG. 3C).

【0057】この後、レジストからなるマスクをそのま
まに第4のエッチング条件に変えて、エッチング用ガス
にCF4とCl2およびO2の混合ガスを用い、1Paの圧
力でRF電力(13.56MHz)電力を投入してプラズマ
を形成して行う。基板側(試料ステージ)にも20Wの
RF(13.56MHz)電力を投入し、実質的に負の自己
バイアス電圧を印加する。この第4のエッチング条件で
W膜をエッチングして、第2の形状の導電膜922〜9
25を形成する(図3(D))。
Thereafter, the mask made of resist is used as it is, and the etching condition is changed to the fourth etching condition, a mixed gas of CF 4 , Cl 2 and O 2 is used as an etching gas, and RF power (13.56 MHz) is applied at a pressure of 1 Pa. ) Power is applied to form plasma. A 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under the fourth etching conditions to form the second shape conductive films 922-9.
25 are formed (FIG. 3D).

【0058】次いで、第2のドーピング工程(第2の形
状の第1の導電膜922a〜925aを介して半導体層
にn型不純物元素の添加)を行い、第1のn型不純物領
域914〜917と接するチャネル形成領域側に第2の
n型不純物領域926〜929とを形成する。第2のn
型不純物領域における不純物濃度は、1×1016〜1×
1019/cm3となるようにする。この第2のドーピング工
程においては、1層目の第2の形状の導電膜922a〜
925aのテーパー部を介しても半導体層にn型不純物
元素が添加されるような条件になっており、本明細書に
おいて、1層目の第2の形状の導電膜922a〜925
aと重なる第2のn型不純物領域をLov(ovはoverlapp
edの意味で付す)領域、1層目の第2の形状の導電膜9
22a〜925aとは重ならない第2のn型不純物領域
をLoff(offはoffsetの意味で付す)ということとする
(図4(A))。
Next, a second doping step (addition of an n-type impurity element to the semiconductor layer through the first conductive films 922a to 925a of the second shape) is performed to form the first n-type impurity regions 914 to 917. And second n-type impurity regions 926 to 929 are formed on the side of the channel formation region in contact with. The second n
The impurity concentration in the type impurity region is 1 × 10 16 to 1 ×
It should be 10 19 / cm 3 . In the second doping step, the second-layer conductive films 922a to 922a of the first layer are formed.
The condition is such that the n-type impurity element is added to the semiconductor layer even through the tapered portion 925a, and in this specification, the first-layer second-shape conductive films 922a to 925 are used.
The second n-type impurity region overlapping with a is Lov (ov is overlapp
region, attached in the meaning of ed) Region, first layer conductive film 9 of second shape
A second n-type impurity region that does not overlap with any of 22a to 925a is referred to as Loff (off means offset) (FIG. 4A).

【0059】図4(B)に示すように、後のpチャネル
型TFTの活性層となる半導体層902、905に一導
電型とは逆の導電型の不純物領域932(932a、9
32b)及び933(9323a、933b)を形成す
る。この場合も第1の形状の導電層910、913をマ
スクとしてp型を付与する不純物元素を添加し、自己整
合的に不純物領域を形成する。このとき、後のnチャネ
ル型TFTの活性層となる半導体層903、904は、
レジストからなるマスク930、931を形成し全面を
被覆しておく。ここで形成されるp型不純物領域93
2、933はジボラン(B26)を用いたイオンドープ
法で形成し、p型不純物領域932、933のp型を付
与する不純物元素の濃度は、2×1020〜2×1021/c
m3となるようにする。
As shown in FIG. 4B, impurity regions 932 (932a, 932a, 932) of a conductivity type opposite to one conductivity type are formed in semiconductor layers 902, 905, which will be active layers of the p-channel TFT later.
32b) and 933 (9323a, 933b). Also in this case, an impurity element imparting p-type is added using the first shape conductive layers 910 and 913 as a mask to form an impurity region in a self-aligned manner. At this time, the semiconductor layers 903 and 904 which will be active layers of the subsequent n-channel TFT are
Masks 930 and 931 made of resist are formed and the entire surface is covered. P-type impurity region 93 formed here
2, 933 are formed by ion doping using diborane (B 2 H 6 ), and the concentration of the impurity element imparting p-type in the p-type impurity regions 932, 933 is 2 × 10 20 to 2 × 10 21 /. c
made to be m 3.

【0060】p型不純物領域932、933には詳細に
はn型を付与する不純物元素が含有されているが、これ
らの不純物領域932、933のp型を付与する不純物
元素の濃度は、n型を付与する不純物元素の濃度の1.
5から3倍となるように添加されることによりp型不純
物領域でpチャネル型TFTのソース領域およびドレイ
ン領域として機能するために何ら問題は生じない。
The p-type impurity regions 932 and 933 specifically contain an impurity element imparting n-type, and the concentration of the impurity element imparting p-type in these impurity regions 932 and 933 is n-type. Of the concentration of the impurity element that imparts
Since the p-type impurity region functions as the source region and the drain region of the p-channel TFT by being added so as to be 5 to 3 times, there is no problem.

【0061】その後、図4(C)に示すように、第2の
形状を有する導電層922〜925およびゲート絶縁膜
906上に第1の層間絶縁膜934を形成する。第1の
層間絶縁膜934は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても第1の層間絶縁膜
934は無機絶縁材料から形成する。第1の層間絶縁膜
934の膜厚は100〜200nmとする。第1の層間絶
縁膜934として酸化シリコン膜を用いる場合には、プ
ラズマCVD法でTEOSとO2とを混合し、反応圧力
40Pa、基板温度300〜400℃とし、高周波(1
3.56MHz)電力密度0.5〜0.8W/cm2で放電させ
て形成することができる。また、第1の層間絶縁膜92
8として酸化窒化シリコン膜を用いる場合には、プラズ
マCVD法でSiH4、N2O、NH3から作製される酸
化窒化シリコン膜、またはSiH4、N2Oから作製され
る酸化窒化シリコン膜で形成すれば良い。この場合の作
製条件は反応圧力20〜200Pa、基板温度300〜
400℃とし、高周波(60MHz)電力密度0.1〜
1.0W/cm2で形成することができる。また、第1の層
間絶縁膜934としてSiH4、N2O、H2から作製さ
れる酸化窒化水素化シリコン膜を適用しても良い。窒化
シリコン膜も同様にプラズマCVD法でSiH4、NH3
から作製することが可能である。
Thereafter, as shown in FIG. 4C, a first interlayer insulating film 934 is formed on the conductive layers 922 to 925 having the second shape and the gate insulating film 906. The first interlayer insulating film 934 may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film obtained by combining these. In any case, the first interlayer insulating film 934 is formed from an inorganic insulating material. The thickness of the first interlayer insulating film 934 is 100 to 200 nm. In the case where a silicon oxide film is used as the first interlayer insulating film 934, TEOS and O 2 are mixed by a plasma CVD method, the reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (1
(3.56 MHz) can be formed by discharging at a power density of 0.5 to 0.8 W / cm 2 . Also, the first interlayer insulating film 92
When a silicon oxynitride film is used as 8, a silicon oxynitride film formed from SiH 4 , N 2 O, and NH 3 by a plasma CVD method, or a silicon oxynitride film formed from SiH 4 and N 2 O is used. It may be formed. The production conditions in this case are a reaction pressure of 20 to 200 Pa and a substrate temperature of 300 to 200 Pa.
400 ℃, high frequency (60MHz) power density 0.1 ~
It can be formed at 1.0 W / cm 2 . Alternatively, as the first interlayer insulating film 934, a hydrogenated silicon oxynitride film formed using SiH 4 , N 2 O, and H 2 may be used. Similarly, the silicon nitride film is made of SiH 4 , NH 3 by a plasma CVD method.
It is possible to produce from.

【0062】そして、それぞれの濃度で添加されたn型
またはp型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法(RTA法)を適用すること
ができる。熱アニール法では酸素濃度が1ppm以下、好
ましくは0.1ppm以下の窒素雰囲気中で400〜70
0℃、代表的には500〜600℃で行うものであり、
本実施形態では550℃で4時間の熱処理を行った。ま
た、基板900に耐熱温度が低いプラスチック基板を用
いる場合にはレーザーアニール法を適用することが好ま
しい。
Then, a step of activating the impurity elements imparting n-type or p-type added at the respective concentrations is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 400 to 70 ppm in a nitrogen atmosphere of 1 ppm or less, preferably 0.1 ppm or less.
0 ° C., typically at 500-600 ° C.,
In this embodiment, the heat treatment is performed at 550 ° C. for 4 hours. When a plastic substrate having a low heat-resistant temperature is used as the substrate 900, a laser annealing method is preferably applied.

【0063】この加熱処理工程において、半導体層を結
晶化させる工程で用いた触媒元素(ニッケル)が、ゲッ
タリング作用を有する周期表の15族に属する元素(本
実施形態ではリン)が高濃度に添加された第1のn型不
純物領域に移動(ゲッタリング)させ、チャネル形成領
域における触媒元素の濃度を低減することができる。
In this heat treatment step, the catalyst element (nickel) used in the step of crystallizing the semiconductor layer contains a high concentration of an element belonging to Group 15 of the periodic table having a gettering action (phosphorus in this embodiment). By moving (gettering) to the added first n-type impurity region, the concentration of the catalyst element in the channel formation region can be reduced.

【0064】活性化の工程に続いて、雰囲気ガスを変化
させ、3〜100%の水素を含む雰囲気中で、300〜
450℃で1〜12時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある1016〜1018/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。いずれにしても、半導体層9
02〜905中の欠陥密度を1016/cm3以下とすること
が望ましく、そのために水素を0.01〜0.1atomic
%程度付与すれば良い。
Subsequent to the activation step, the atmosphere gas is changed and the atmosphere gas is changed to 300 to 100% in an atmosphere containing 3 to 100% hydrogen.
A heat treatment is performed at 450 ° C. for 1 to 12 hours to hydrogenate the semiconductor layer. This step is to terminate dangling bonds of 10 16 to 10 18 / cm 3 in the semiconductor layer by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In any case, the semiconductor layer 9
It is preferable that the defect density in the range of 02 to 905 be 10 16 / cm 3 or less.
% May be provided.

【0065】そして、有機絶縁物材料からなる第2の層
間絶縁膜935を1.0〜2.0μmの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、BCB(ベンゾシクロ
ブテン)等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで300℃で焼成して形成する。
また、アクリルを用いる場合には、2液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで80℃で60秒の
予備加熱を行い、さらにクリーンオーブンで250℃で
60分焼成して形成することができる。
Then, a second interlayer insulating film 935 made of an organic insulating material is formed with an average thickness of 1.0 to 2.0 μm. As organic resin materials, polyimide, acrylic,
Polyamide, polyimide amide, BCB (benzocyclobutene) and the like can be used. For example, in the case of using a polyimide of a type that is thermally polymerized after being applied to a substrate, it is formed by firing at 300 ° C. in a clean oven.
In the case of using acrylic, a two-component type is used, and after mixing the main material and the curing agent, the whole surface is applied using a spinner and then pre-heated at 80 ° C. for 60 seconds on a hot plate. Then, it can be formed by firing in a clean oven at 250 ° C. for 60 minutes.

【0066】このように、第2の層間絶縁膜935を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施形態のよ
うに、第1の層間絶縁膜934として形成した酸化シリ
コン膜、酸化窒化シリコン膜、窒化シリコン膜などと組
み合わせて用いると良い。
As described above, by forming the second interlayer insulating film 935 from an organic insulating material, the surface can be satisfactorily planarized. In addition, since organic resin materials generally have a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and is not suitable as a protective film, it may be used in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the first interlayer insulating film 934 as in this embodiment. .

【0067】ところで、有機絶縁材料を用いて形成され
る第2の層間絶縁膜935は、水分やガスを発生してし
まう可能性がある。発光素子は水分やガス(酸素)で劣
化しやすいことが知られている。実際に層間絶縁膜に有
機樹脂絶縁膜を用いて形成された発光装置が使用する際
に発生する熱で、有機樹脂絶縁膜から水分やガスが発生
し、発光素子の劣化が起こりやすくなってしまうことが
考えられる。そこで、有機絶縁材料で形成された第2の
層間絶縁膜935上に絶縁膜936を形成する。
Meanwhile, the second interlayer insulating film 935 formed using an organic insulating material may generate moisture and gas. It is known that a light emitting element is easily deteriorated by moisture or gas (oxygen). The heat generated when a light emitting device formed using an organic resin insulating film as an interlayer insulating film is actually used generates moisture and gas from the organic resin insulating film, and the light emitting element is likely to deteriorate. It is possible. Therefore, an insulating film 936 is formed over the second interlayer insulating film 935 formed using an organic insulating material.

【0068】なお、絶縁膜936は、酸化シリコン膜、
酸化窒化シリコン膜、窒化シリコン膜などを用いて形成
される。なおここで形成される絶縁膜936はスパッタ
法またはプラズマCVD法を用いて形成すればよい。ま
た、絶縁膜936は、コンタクトホールを形成した後か
ら形成してもよい。
Note that the insulating film 936 is a silicon oxide film,
It is formed using a silicon oxynitride film, a silicon nitride film, or the like. Note that the insulating film 936 formed here may be formed by a sputtering method or a plasma CVD method. Alternatively, the insulating film 936 may be formed after forming the contact hole.

【0069】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにCF4
2の混合ガスを用い絶縁膜936をまずエッチング
し、次にCF4、O2、Heの混合ガスを用い有機樹脂材
料から成る第2の層間絶縁膜935をエッチングし、そ
の後、再びエッチングガスをCF4、O2として第1の層
間絶縁膜934をエッチングする。さらに、半導体層と
の選択比を高めるために、エッチングガスをCHF3
切り替えてゲート絶縁膜906をエッチングすることに
よりコンタクトホールを形成することができる。
Thereafter, a resist mask having a predetermined pattern is formed, and a contact hole formed in each semiconductor layer and reaching an impurity region serving as a source region or a drain region is formed. The contact hole is formed by a dry etching method. In this case, CF 4 ,
First, the insulating film 936 is etched using a mixed gas of O 2 , then the second interlayer insulating film 935 made of an organic resin material is etched using a mixed gas of CF 4 , O 2 , and He. Is changed to CF 4 and O 2 , and the first interlayer insulating film 934 is etched. Further, in order to increase the selectivity with respect to the semiconductor layer, a contact hole can be formed by switching the etching gas to CHF 3 and etching the gate insulating film 906.

【0070】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、配線937〜943を形成する。
図示していないが、本実施形態ではこの配線を、そし
て、膜厚50nmのTi膜と、膜厚500nmの合金膜(A
lとTiとの合金膜)との積層膜で形成した。
Then, a conductive metal film is formed by a sputtering method or a vacuum evaporation method, patterned by a mask, and then etched to form wirings 937 to 943.
Although not shown, in the present embodiment, this wiring is formed of a 50 nm-thick Ti film and a 500 nm-thick alloy film (A
1 and an alloy film of Ti).

【0071】次いで、その上に透明性導電膜を80〜1
20nmの厚さで形成し、エッチングすることによって第
1の電極944を形成する(図5(A))。なお、本実
施形態では、透明電極として酸化インジウム・スズ(I
TO)膜や酸化インジウムに2〜20%の酸化亜鉛(Z
nO)を混合した透明導電膜を用いる。
Next, a transparent conductive film is further formed on the transparent conductive film.
The first electrode 944 is formed with a thickness of 20 nm and etched (FIG. 5A). In this embodiment, indium tin oxide (I) is used as a transparent electrode.
TO) film or indium oxide with 2-20% zinc oxide (Z
A transparent conductive film mixed with nO) is used.

【0072】また、第1の電極944は、ドレイン配線
943と接して重ねて形成することによって電流制御用
TFTのドレイン領域と電気的な接続が形成される(図
5(A))。ここで、第1の電極944に対して180
〜350℃で加熱処理を行ってもよい。
The first electrode 944 is formed so as to be in contact with and overlap with the drain wiring 943, so that an electrical connection is formed with the drain region of the current controlling TFT (FIG. 5A). Here, 180 with respect to the first electrode 944
The heat treatment may be performed at -350 ° C.

【0073】次に、図5(B)に示すように、第1の電
極944上に有機樹脂材料から成る絶縁膜945を形成
する。ここで、発光素子を形成するために処理室(クリ
ーンルーム)を移動することがある。TFT基板が空気
中のゴミに汚染されたり、破壊したりしないように有機
樹脂材料から成る絶縁膜945上に、帯電防止作用を有
する極薄い膜(以下、帯電防止膜という)946を形成
する。帯電防止膜946は水洗で除去可能な材料から形
成する(図5(C))。
Next, as shown in FIG. 5B, an insulating film 945 made of an organic resin material is formed over the first electrode 944. Here, a processing room (clean room) may be moved to form a light-emitting element. An extremely thin film having an antistatic effect (hereinafter, referred to as an antistatic film) 946 is formed over the insulating film 945 made of an organic resin material so that the TFT substrate is not contaminated with dust in the air or broken. The antistatic film 946 is formed from a material that can be removed by washing with water (FIG. 5C).

【0074】TFT基板を発光素子を形成する処理室
(クリーンルーム)に運びこんだら、帯電防止膜946
を水洗により除去して、有機樹脂材料から成る絶縁膜9
45をエッチングして、第1の電極944上に対応する
位置に開口部を有する第1の絶縁層947を形成する。
本実施形態ではレジストを用いて第1の絶縁層947を
形成する。本実施形態では、第1の絶縁層947の厚さ
を1μm程度とし、配線と第1の電極とが接する部分を
覆う領域がテーパー状になるように形成する(図6
(A))。
When the TFT substrate is carried into a processing room (clean room) for forming a light emitting element, an antistatic film 946 is formed.
Is removed by washing with water to form an insulating film 9 made of an organic resin material.
45 is etched to form a first insulating layer 947 having an opening at a position corresponding to the first electrode 944.
In this embodiment, the first insulating layer 947 is formed using a resist. In the present embodiment, the thickness of the first insulating layer 947 is set to about 1 μm, and a region covering a portion where the wiring and the first electrode are in contact is formed to have a tapered shape (FIG. 6).
(A)).

【0075】なお、本実施形態においては、第1の絶縁
層947としてレジストでなる膜を用いているが、場合
によっては、ポリイミド、ポリアミド、アクリル、BC
B(ベンゾシクロブテン)、酸化珪素膜等を用いること
もできる。第1の絶縁層947は絶縁性を有する物質で
あれば、有機物と無機物のどちらでも良いが、感光性ア
クリルを用いて第1の絶縁層947を形成する場合は、
感光性アクリル膜をエッチングしてから180〜350
℃で加熱処理を行うのが好ましい。また、非感光性アク
リル膜を用いて形成する場合には、180〜350℃で
加熱処理を行った後、エッチングして第1の絶縁層を形
成するのが好ましい。
In this embodiment, a film made of a resist is used as the first insulating layer 947. However, in some cases, polyimide, polyamide, acryl, BC
B (benzocyclobutene), a silicon oxide film, or the like can also be used. The first insulating layer 947 may be an organic substance or an inorganic substance as long as the substance has an insulating property. However, in the case where the first insulating layer 947 is formed using photosensitive acrylic,
180-350 after etching the photosensitive acrylic film
It is preferable to carry out the heat treatment at a temperature of ° C. In the case of using a non-photosensitive acrylic film, it is preferable to perform heat treatment at 180 to 350 ° C. and then perform etching to form a first insulating layer.

【0076】次に、第1の電極944の表面に拭浄処理
を行う。なお、本実施例においては、ベルクリン(小津
産業製)を用いて第1の電極944表面を拭うことによ
り、第1の電極944表面の平坦化および表面に付着し
たゴミの除去を行う。拭浄の際の洗浄液としては、純水
を用い、ベルクリンを巻き付けている軸の回転数は10
0〜300rpmとし、押し込み値は0.1〜1.0mmと
する(図6(A))。
Next, the surface of the first electrode 944 is subjected to a wiping treatment. Note that in this embodiment, the surface of the first electrode 944 is flattened and dust attached to the surface is removed by wiping the surface of the first electrode 944 using Berglin (manufactured by Ozu Sangyo). Pure water was used as the cleaning liquid for the wiping, and the rotation speed of the shaft around which Berglin was wound was 10
The pressure is set to 0 to 300 rpm, and the pushing value is set to 0.1 to 1.0 mm (FIG. 6A).

【0077】次いで、第1の絶縁層947および第1の
電極944を覆って第2の絶縁層948を形成する。第
2の絶縁層948はプラズマCVD法でSiH4、N2
の混合ガスを用いて作製される酸窒化シリコン膜で2.
5nmの厚さに形成する。
Next, a second insulating layer 948 is formed to cover the first insulating layer 947 and the first electrode 944. The second insulating layer 948 is made of SiH 4 , N 2 O by a plasma CVD method.
1. A silicon oxynitride film formed using a mixed gas of
It is formed to a thickness of 5 nm.

【0078】次に、第2の絶縁層948上に有機化合物
層949、第2の電極950を蒸着法により形成する。
なお、本実施形態では発光素子の第2の電極としてMg
Ag電極を用いるが、公知の他の材料であっても良い。
なお、有機化合物層949は、発光層の他に正孔注入
層、正孔輸送層、電子輸送層、電子注入層及びバッファ
ー層といった複数の層を組み合わせて積層することによ
り形成されている。本実施形態において用いた有機化合
物層の構造について以下に詳細に説明する。
Next, an organic compound layer 949 and a second electrode 950 are formed over the second insulating layer 948 by an evaporation method.
In this embodiment, Mg is used as the second electrode of the light emitting element.
Although an Ag electrode is used, other known materials may be used.
Note that the organic compound layer 949 is formed by combining and stacking a plurality of layers such as a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, and a buffer layer in addition to the light-emitting layer. The structure of the organic compound layer used in the present embodiment will be described in detail below.

【0079】本実施形態では、正孔注入層として、銅フ
タロシアニンを用い、正孔輸送層としては、α−NPD
を用いてそれぞれ蒸着法により形成する。
In this embodiment, copper phthalocyanine is used as the hole injection layer, and α-NPD is used as the hole transport layer.
Are formed by a vapor deposition method.

【0080】次に、発光層が形成されるが、本実施形態
では発光層に異なる材料を用いることで異なる発光を示
す有機化合物層の形成を行う。なお、本実施形態では、
赤、緑、青色の発光を示す有機化合物層を形成する。ま
た、成膜法としては、いずれも蒸着法を用いているの
で、成膜時にメタルマスクを用いることにより画素毎に
異なる材料を用いて発光層を形成することは可能であ
る。
Next, a light emitting layer is formed. In this embodiment, an organic compound layer which emits different light is formed by using different materials for the light emitting layer. In the present embodiment,
An organic compound layer that emits red, green, and blue light is formed. In addition, since a vapor deposition method is used as a film formation method, a light emitting layer can be formed using a different material for each pixel by using a metal mask at the time of film formation.

【0081】赤色に発色する発光層は、Alq3にDC
Mをドーピングしたものを用いて形成する。その他にも
N,N'-シ゛サリチリテ゛ン-1,6-ヘキサンシ゛アミナト)シ゛ンク(II)(Zn
(salhn))にEu錯体である(1,10-フェナントロリン)トリス
(1,3-シ゛フェニル-フ゜ロハ゜ン-1,3-シ゛オナト)ユーロヒ゜ウム(III)(Eu
(DBM)3(Phen)をドーピングしたもの等を用
いることができるが、その他公知の材料を用いることも
できる。
[0081] The light-emitting layer that develops color to red, DC to Alq 3
It is formed using a material doped with M. Other
N, N'-salicyltitane-1,6-hexaneseaminato) sink (II) (Zn
(Salhn)) is the Eu complex (1,10-phenanthroline) tris
(1,3-diphenyl-fluoro-1,3-diionato) europium (III) (Eu
A material doped with (DBM) 3 (Phen) or the like can be used, but other known materials can also be used.

【0082】また、緑色に発色する発光層は、CBPと
Ir(ppy)3を共蒸着法により形成させることがで
きる。なお、この時には、BCPを用いて正孔阻止層を
積層しておくことが好ましい。また、この他にもアルミ
キノリラト錯体(Alq3)、ベンゾキノリノラトベリ
リウム錯体(BeBq)を用いることができる。さらに
は、キノリラトアルミニウム錯体(Alq3)にクマリ
ン6やキナクリドンといった材料をドーパントとして用
いたものも可能であるが、その他公知の材料を用いるこ
ともできる。
The light emitting layer that emits green light can be formed by co-evaporation of CBP and Ir (ppy) 3 . At this time, it is preferable that the hole blocking layer is laminated using BCP. In addition, aluminum quinolinolato complex (Alq 3 ) and benzoquinolinolato beryllium complex (BeBq) can be used. Further, quinolinato aluminum complex (Alq 3 ) using a material such as coumarin 6 or quinacridone as a dopant is also possible, but other known materials can also be used.

【0083】さらに、青色に発色する発光層は、ジスチ
リル誘導体であるDPVBiや、アゾメチン化合物を配
位子に持つ亜鉛錯体であるN,N'-シ゛サリチリテ゛ン-1,6-ヘキサンシ゛ア
ミナト)シ゛ンク(II)(Zn(salhn))及び4,4'-ヒ゛ス
(2,2-シ゛フェニル-ヒ゛ニル)-ヒ゛フェニル(DPVBi)にペリレンを
ドーピングしたものを用いることもできるが、その他の
公知の材料を用いても良い。
Further, the light-emitting layer that emits blue light is composed of DPVBi, a distyryl derivative, and N, N'-diisalylicitidine-1,6-hexanesiaminato) ink (II), which is a zinc complex having an azomethine compound as a ligand. ) (Zn (salhn)) and 4,4'-bis
(2,2-Diphenyl-phenyl) -diphenyl (DPVBi) doped with perylene may be used, but other known materials may be used.

【0084】次に電子輸送層を形成する。なお、電子輸
送層としては、1,3,4−オキサジアゾール誘導体や
1,2,4−トリアゾール誘導体(TAZ)といった材料
を用いることができるが、本実施形態では、1,2,4−
トリアゾール誘導体(TAZ)を用いて蒸着法により3
0〜60nmの膜厚で形成する。
Next, an electron transport layer is formed. Note that a material such as a 1,3,4-oxadiazole derivative or a 1,2,4-triazole derivative (TAZ) can be used for the electron transporting layer.
3 by evaporation using triazole derivative (TAZ)
It is formed with a film thickness of 0 to 60 nm.

【0085】以上により、積層構造からなる有機化合物
層が形成される。なお、本実施形態における有機化合物
層950の膜厚は10〜400nm(典型的には60〜1
50nm)、第2の電極951の厚さは80〜200nm
(典型的には100〜150nm)とすれば良い。
As described above, an organic compound layer having a laminated structure is formed. The thickness of the organic compound layer 950 in this embodiment is 10 to 400 nm (typically 60 to 1 nm).
50 nm), and the thickness of the second electrode 951 is 80 to 200 nm.
(Typically 100 to 150 nm).

【0086】有機化合物層を形成した後で、蒸着法によ
り発光素子の第2の電極951が形成される。本実施形
態では発光素子の第2の電極となる導電膜としてMgA
gを用いているが、Al−Li合金膜(アルミニウムと
リチウムとの合金膜)や、周期表の1族もしくは2族に
属する元素とアルミニウムとを共蒸着法により形成され
た膜を用いることも可能である。
After the formation of the organic compound layer, the second electrode 951 of the light emitting element is formed by an evaporation method. In this embodiment, the conductive film serving as the second electrode of the light emitting element is made of MgA.
Although g is used, an Al-Li alloy film (an alloy film of aluminum and lithium) or a film formed by co-evaporation of aluminum with an element belonging to Group 1 or 2 of the periodic table may be used. It is possible.

【0087】こうして図6(B)に示すような構造の発
光装置が完成する。なお、第1の電極947、有機化合
物層950、第2の電極951と積層された部分954
を発光素子と称する。
Thus, a light emitting device having a structure as shown in FIG. 6B is completed. Note that a portion 954 stacked with the first electrode 947, the organic compound layer 950, and the second electrode 951 is used.
Is called a light emitting element.

【0088】pチャネル型TFT1000及びnチャネ
ル型TFT1001は駆動回路のTFTであり、CMO
Sを形成している。スイッチング用TFT1002及び
電流制御用TFT1003は画素部のTFTであり、駆
動回路のTFTと画素部のTFTとは同一基板上に形成
することができる。
A p-channel TFT 1000 and an n-channel TFT 1001 are TFTs of a driving circuit,
S is formed. The switching TFT 1002 and the current control TFT 1003 are TFTs in a pixel portion, and the TFT in the driver circuit and the TFT in the pixel portion can be formed over the same substrate.

【0089】なお、発光素子を用いた発光装置の場合、
駆動回路の電源の電圧が5〜6V程度、最大でも10V
程度で十分なので、TFTにおいてホットエレクトロン
による劣化があまり問題にならない。こうして、基板1
00側に光を放射する発光装置を完成させることができ
る。
In the case of a light emitting device using a light emitting element,
The voltage of the power supply of the drive circuit is about 5-6V, and the maximum is 10V
Since the degree is sufficient, deterioration due to hot electrons in the TFT does not cause much problem. Thus, the substrate 1
A light emitting device that emits light toward the 00 side can be completed.

【0090】[実施例2]実施例1において、第1の電極
をMgAg、Al−Li合金膜や、周期表の1族もしく
は2族に属する元素とアルミニウムとを共蒸着法により
形成された膜で形成し、第2の電極として透明導電膜材
料を用いることにより基板100とは反対側に光を放射
する発光装置を完成させることができる。
[Example 2] In Example 1, the first electrode was made of a MgAg or Al-Li alloy film, or a film formed by co-evaporation of aluminum with an element belonging to Group 1 or 2 of the periodic table and aluminum. By using a transparent conductive film material as the second electrode, a light-emitting device that emits light to the side opposite to the substrate 100 can be completed.

【0091】[実施例3]実施例1に従い、第2の層間絶
縁膜935まで形成する。次いで、実施形態1における
絶縁膜936を形成するかわりに、第2の層間絶縁膜に
プラズマ処理を行って第2の層間絶縁膜935表面を改
質させる方法について図7で説明する。
[Embodiment 3] In accordance with Embodiment 1, up to the second interlayer insulating film 935 is formed. Next, a method for modifying the surface of the second interlayer insulating film 935 by performing plasma treatment on the second interlayer insulating film instead of forming the insulating film 936 in Embodiment 1 will be described with reference to FIG.

【0092】第2の層間絶縁膜935を水素、窒素、炭
化水素、ハロゲン化炭素、弗化水素または希ガス(A
r、He、Ne等)から選ばれた一種または複数種の気
体中でプラズマ処理することにより第2の層間絶縁膜9
35の表面に新たな被膜を形成したり、表面に存在する
官能基の種類を変更させたりして、第2の層間絶縁膜9
35の表面改質を行うことができる。第2の層間絶縁膜
935表面には、図7に示すように緻密化された膜93
5Bが形成される。本明細書において、この膜を硬化膜
935Bと称する。これにより、有機樹脂膜からガスや
水分が放出されるのを防ぐことができる。
The second interlayer insulating film 935 is formed of hydrogen, nitrogen, hydrocarbon, carbon halide, hydrogen fluoride, or a rare gas (A
r, He, Ne, etc.) to form the second interlayer insulating film 9 by performing a plasma treatment in one or more kinds of gases.
The second interlayer insulating film 9 is formed by forming a new coating on the surface of the second 35 or changing the type of functional group present on the surface.
35 surface modifications can be performed. On the surface of the second interlayer insulating film 935, as shown in FIG.
5B is formed. In this specification, this film is referred to as a cured film 935B. This can prevent gas and moisture from being released from the organic resin film.

【0093】さらに、本実施形態のように表面改質を行
った後、第1の電極(ITO)を形成するため、熱膨張
率の異なる材料が直接接した状態で加熱処理されること
がなくなる。したがって、ITOのクラック(亀裂)等
の発生を防ぐことができ、発光素子の劣化を防止するこ
ともできる。なお、第2の層間絶縁膜935のプラズマ
処理化は、コンタクトホールを形成する前、後どちらで
もよい。
Furthermore, since the first electrode (ITO) is formed after the surface modification is performed as in the present embodiment, heat treatment is not performed in a state where materials having different coefficients of thermal expansion are in direct contact with each other. . Therefore, it is possible to prevent the occurrence of cracks (cracks) and the like in the ITO, and it is also possible to prevent deterioration of the light emitting element. Note that the plasma treatment of the second interlayer insulating film 935 may be performed before or after forming the contact hole.

【0094】なお、硬化膜935Bは、有機絶縁材料か
らなる第2の層間絶縁膜935の表面を水素、窒素、炭
化水素、ハロゲン化炭素、弗化水素または希ガス(A
r、He、Ne等)から選ばれた一種または複数種の気
体中でプラズマ処理することにより形成される。従っ
て、硬化膜935B中には、水素、窒素、炭化水素、ハ
ロゲン化炭素、弗化水素または希ガス(Ar、He、N
e等)の気体元素が含まれていると考えられる。
The cured film 935B is formed by depositing hydrogen, nitrogen, hydrocarbon, carbon halide, hydrogen fluoride or rare gas (A) on the surface of the second interlayer insulating film 935 made of an organic insulating material.
r, He, Ne, etc.). Therefore, the cured film 935B contains hydrogen, nitrogen, hydrocarbon, halogenated carbon, hydrogen fluoride, or a rare gas (Ar, He, N
e) is considered to contain the gas element.

【0095】[実施例4]実施形態1に従い、第2の層間
絶縁膜935まで形成する。次いで、図12に示すよう
に、第2の層間絶縁膜935上に、絶縁膜936とし
て、DLC膜936Bを形成してもよい。
[Embodiment 4] In accordance with Embodiment 1, up to the second interlayer insulating film 935 is formed. Next, as shown in FIG. 12, a DLC film 936B may be formed as an insulating film 936 over the second interlayer insulating film 935.

【0096】DLC膜の特徴としては、1550cm-1
たりに非対称のピークを有し、1300cm-1あたりに肩
をもつラマンスペクトル分布を有する。また、微小硬度
計で測定した時に15〜25GPaの硬度を示すほか、
耐薬品性に優れるという特徴をもつ。さらに、DLC膜
はCVD法もしくはスパッタ法にて成膜可能であり、室
温から100℃以下の温度範囲で成膜できる。成膜方法
はスパッタリング法、ECRプラズマCVD法、高周波
プラズマCVD法またはイオンビーム蒸着法といった方
法を用いれば良く、膜厚5〜50nm程度に形成すればよ
い。
[0096] As a feature of the DLC film has a peak of asymmetric per 1550 cm -1, a Raman spectrum distribution with a shoulder per 1300 cm -1. In addition, it shows a hardness of 15 to 25 GPa when measured with a micro hardness tester,
It has the feature of excellent chemical resistance. Further, the DLC film can be formed by a CVD method or a sputtering method, and can be formed in a temperature range from room temperature to 100 ° C. or less. As a film formation method, a method such as a sputtering method, an ECR plasma CVD method, a high-frequency plasma CVD method, or an ion beam evaporation method may be used, and the film may be formed to a thickness of about 5 to 50 nm.

【0097】[実施例5]実施例1に従い、第2の層間絶
縁膜935まで形成する。次いで、図13に示すよう
に、第2の層間絶縁膜935表面にプラズマ処理を行い
表面改質をして硬化膜935Bを形成した後、硬化膜9
35B上にDLC膜936Bを形成してもよい。なお、
DLC膜936Bは、成膜方法はスパッタリング法、E
CRプラズマCVD法、高周波プラズマCVD法または
イオンビーム蒸着法といった方法を用いて、5〜50nm
程度の膜厚で形成すればよい。
[Embodiment 5] In accordance with Embodiment 1, up to the second interlayer insulating film 935 is formed. Next, as shown in FIG. 13, the surface of the second interlayer insulating film 935 is subjected to plasma treatment to modify the surface to form a cured film 935B, and then the cured film 9 is formed.
A DLC film 936B may be formed on 35B. In addition,
The DLC film 936B is formed by a sputtering method,
5 to 50 nm using a method such as a CR plasma CVD method, a high-frequency plasma CVD method, or an ion beam evaporation method.
It may be formed with a film thickness of about.

【0098】[実施例6]実施例1の工程に従い、第1の
絶縁層947を形成した後、第1の絶縁層947表面を
プラズマ処理することで第1の絶縁層947の表面改質
を行う例について図8を用いて説明する。
[Embodiment 6] After the first insulating layer 947 is formed in accordance with the process of Embodiment 1, the surface of the first insulating layer 947 is modified by performing a plasma treatment on the surface of the first insulating layer 947. An example of the operation will be described with reference to FIG.

【0099】第1の絶縁層947は、有機樹脂絶縁膜を
用いて形成しているが、水分やガスを発生してしまい、
実際に発光装置を使用した際に生じる熱により水分やガ
スの発生しやすくなってしまうという問題がある。
Although the first insulating layer 947 is formed using an organic resin insulating film, it generates moisture and gas,
There is a problem that moisture or gas is easily generated by heat generated when the light emitting device is actually used.

【0100】そこで、加熱処理を行った後、図8に示す
ように第1の絶縁層947の表面改質を行うためにプラ
ズマ処理を行う。水素、窒素、ハロゲン化炭素、弗化水
素または希ガスから選ばれた一種または複数種の気体中
でプラズマ処理を行う。
Therefore, after performing the heat treatment, a plasma treatment is performed to modify the surface of the first insulating layer 947 as shown in FIG. Plasma treatment is performed in one or more kinds of gases selected from hydrogen, nitrogen, halogenated carbon, hydrogen fluoride, and a rare gas.

【0101】これにより、第1の絶縁層947表面が緻
密化し、水素、窒素、ハロゲン化炭素、弗化水素または
希ガスから選ばれた一種または複数種の気体元素を含む
硬化膜が形成され、内部から水分やガス(酸素)が発生
するのを防ぐことができ、発光素子の劣化を防ぐことが
できる。
As a result, the surface of the first insulating layer 947 is densified, and a cured film containing one or more kinds of gas elements selected from hydrogen, nitrogen, halogenated carbon, hydrogen fluoride, or a rare gas is formed. Generation of moisture or gas (oxygen) from the inside can be prevented, and deterioration of the light-emitting element can be prevented.

【0102】尚、本実施形態は、実施例1〜実施例6の
いずれとも組み合わせて用いることができる。
This embodiment can be used in combination with any of the first to sixth embodiments.

【0103】[実施例7]本実施例では、TFTの活性層
となる半導体膜を触媒元素を用いて結晶化させ、その
後、得られた結晶質半導体膜の触媒元素濃度を低減させ
る方法について説明する。
[Embodiment 7] In this embodiment, a method for crystallizing a semiconductor film to be an active layer of a TFT using a catalyst element and thereafter reducing the concentration of the catalyst element in the obtained crystalline semiconductor film will be described. I do.

【0104】図14(a)において、基板1100は、
好ましくはバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラス、或いは石英などを用いることができる。基
板100の表面には、下地絶縁膜1101として無機絶
縁膜を10〜200nmの厚さで形成する。好適な下地絶
縁膜の一例は、プラズマCVD法で作製される酸化窒化
シリコン膜であり、SiH4、NH3、N2Oから作製さ
れる第1酸化窒化シリコン膜を50nmの厚さに形成し、
次いで、SiH4とN2Oから作製される第2酸化窒化シ
リコン膜を100nmの厚さに形成したものを適用する。
下地絶縁膜1101はガラス基板に含まれるアルカリ金
属がこの上層に形成する半導体膜中に拡散しないために
設けるものであり、石英を基板とする場合には省略する
ことも可能である。
In FIG. 14A, a substrate 1100 is
Preferably, barium borosilicate glass, aluminoborosilicate glass, quartz, or the like can be used. On the surface of the substrate 100, an inorganic insulating film with a thickness of 10 to 200 nm is formed as a base insulating film 1101. An example of a suitable base insulating film is a silicon oxynitride film formed by a plasma CVD method, in which a first silicon oxynitride film formed of SiH 4 , NH 3 , and N 2 O is formed to a thickness of 50 nm. ,
Next, a second silicon oxynitride film formed of SiH 4 and N 2 O with a thickness of 100 nm is applied.
The base insulating film 1101 is provided so that alkali metal contained in the glass substrate does not diffuse into a semiconductor film formed thereover. The base insulating film 1101 can be omitted when quartz is used as the substrate.

【0105】次いで、下地絶縁膜1101上に、窒化珪
素膜1102を形成する。この窒化珪素膜102は、後
の半導体膜の結晶化工程において用いる触媒元素(代表
的にはニッケル)が、下地絶縁膜1101に染みつくの
を防ぐため、さらに下地絶縁膜1101の含まれる酸素
が悪影響を及ぼすのを防ぐのを目的に形成される。な
お、窒化珪素膜1102は、プラズマCVD法で、1〜
5nmの膜厚で形成すればよい。
Next, a silicon nitride film 1102 is formed on the base insulating film 1101. The silicon nitride film 102 further contains oxygen contained in the base insulating film 1101 in order to prevent a catalyst element (typically, nickel) used in a later semiconductor film crystallization step from permeating the base insulating film 1101. It is formed for the purpose of preventing adverse effects. Note that the silicon nitride film 1102 is formed by a plasma CVD method.
It may be formed with a thickness of 5 nm.

【0106】次いで、窒化珪素膜1102上に非晶質半
導体膜1103を形成する。非晶質半導体膜1102
は、シリコンを主成分とする半導体材料を用いる。代表
的には、非晶質シリコン膜又は非晶質シリコンゲルマニ
ウム膜などが適用され、プラズマCVD法や減圧CVD
法、或いはスパッタ法で10〜100nmの厚さに形成す
る。良質な結晶を得るためには、非晶質半導体膜110
3に含まれる酸素、窒素などの不純物濃度を5×1018
/cm3以下に低減させておくと良い。これらの不純物は非
晶質半導体の結晶化を妨害する要因となり、また結晶化
後においても捕獲中心や再結合中心の密度を増加させる
要因となる。そのために、高純度の材料ガスを用いるこ
とはもとより、反応室内の鏡面処理(電界研磨処理)や
オイルフリーの真空排気系を備えた超高真空対応のCV
D装置を用いることが望ましい。なお、下地絶縁膜11
01から非晶質半導体膜1103までは、大気解放せず
に連続成膜することができる。
Next, an amorphous semiconductor film 1103 is formed over the silicon nitride film 1102. Amorphous semiconductor film 1102
Uses a semiconductor material containing silicon as a main component. Typically, an amorphous silicon film or an amorphous silicon germanium film is applied, and a plasma CVD method or a low pressure CVD method is used.
It is formed to a thickness of 10 to 100 nm by a method or a sputtering method. In order to obtain high-quality crystals, the amorphous semiconductor film 110
The concentration of impurities such as oxygen and nitrogen contained in 3 is 5 × 10 18
It is better to reduce it to / cm 3 or less. These impurities are factors that hinder the crystallization of the amorphous semiconductor and increase the density of trapping centers and recombination centers even after crystallization. For this purpose, not only is a high-purity material gas used, but also a mirror surface treatment (electric polishing treatment) in the reaction chamber and an ultra-high vacuum compatible CV equipped with an oil-free vacuum exhaust system.
It is desirable to use a D device. Note that the base insulating film 11
From 01 to the amorphous semiconductor film 1103, continuous film formation can be performed without opening to the atmosphere.

【0107】その後、非晶質シリコン膜1103の表面
に、結晶化を促進する触媒作用のある金属元素を添加す
る(図14(b))。半導体膜の結晶化を促進する触媒
作用のある金属元素としては鉄(Fe)、ニッケル(N
i)、コバルト(Co)、ルテニウム(Ru)、ロジウ
ム(Rh)、パラジウム(Pd)、オスミウム(O
s)、イリジウム(Ir)、白金(Pt)、銅(C
u)、金(Au)などであり、これらから選ばれた一種
または複数種を用いることができる。代表的にはニッケ
ルを用い、重量換算で1〜100ppmのニッケルを含む
酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層1
104を形成する。この場合、当該溶液の馴染みをよく
するために、非晶質シリコン膜1103の表面処理とし
て、オゾン含有水溶液で極薄い酸化膜を形成し、その酸
化膜をフッ酸と過酸化水素水の混合液でエッチングして
清浄な表面を形成した後、再度オゾン含有水溶液で処理
して極薄い酸化膜を形成しておく。シリコンなど半導体
膜の表面は本来疎水性なので、このように酸化膜を形成
しておくことにより酢酸ニッケル塩溶液を均一に塗布す
ることができる。
Thereafter, a metal element having a catalytic action for promoting crystallization is added to the surface of the amorphous silicon film 1103 (FIG. 14B). Examples of metal elements having a catalytic action for promoting crystallization of a semiconductor film include iron (Fe) and nickel (N
i), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (O
s), iridium (Ir), platinum (Pt), copper (C
u), gold (Au), or the like, and one or more selected from them can be used. Typically, nickel is used, and a nickel acetate salt solution containing 1 to 100 ppm by weight of nickel is applied with a spinner to form a catalyst-containing layer 1.
104 is formed. In this case, as a surface treatment of the amorphous silicon film 1103, an extremely thin oxide film is formed with an aqueous solution containing ozone, and the oxide film is mixed with hydrofluoric acid and a hydrogen peroxide solution in order to improve the familiarity of the solution. To form a clean surface, and then treat again with an ozone-containing aqueous solution to form an extremely thin oxide film. Since the surface of a semiconductor film such as silicon is hydrophobic in nature, a nickel acetate solution can be uniformly applied by forming an oxide film in this manner.

【0108】勿論、触媒含有層1104はこのような方
法に限定されず、スパッタ法、蒸着法、プラズマ処理な
どにより形成しても良い。
Of course, the catalyst containing layer 1104 is not limited to such a method, and may be formed by a sputtering method, an evaporation method, a plasma treatment, or the like.

【0109】非晶質シリコン膜1103と触媒元素含有
層1104とを接触した状態を保持したまま結晶化のた
めの加熱処理を行う。加熱処理の方法としては、電熱炉
を用いるファーネスアニール法や、ハロゲンランプ、メ
タルハライドランプ、キセノンアークランプ、カーボン
アークランプ、高圧ナトリウムランプ、高圧水銀ランプ
などを用いたRTA法を採用する。または、加熱した不
活性気体を用いるガス加熱方式のRTAを適用すること
もできる。
A heat treatment for crystallization is performed while maintaining the state in which the amorphous silicon film 1103 and the catalyst element-containing layer 1104 are in contact with each other. As a heat treatment method, a furnace annealing method using an electric furnace or an RTA method using a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high-pressure sodium lamp, a high-pressure mercury lamp, or the like is employed. Alternatively, a gas heating RTA using a heated inert gas can be applied.

【0110】RTA法で行う場合には、加熱用のランプ
光源を1〜60秒、好ましくは30〜60秒点灯させ、
それを1〜10回、好ましくは2〜6回繰り返す。ラン
プ光源の発光強度は任意なものとするが、半導体膜が瞬
間的には600〜1000℃、好ましくは650〜75
0℃程度にまで加熱されるようにする。このような高温
になったとしても、半導体膜が瞬間的に加熱されるのみ
であり、基板1100はそれ自身が歪んで変形すること
はない。こうして、非晶質半導体膜を結晶化させ、図1
4(c)に示す結晶質シリコン膜1105を得ることが
できるが、このような処理で結晶化できるのは触媒元素
含有層を設けることによりはじめて達成できるものであ
る。
When the RTA method is used, a heating lamp light source is turned on for 1 to 60 seconds, preferably 30 to 60 seconds.
It is repeated 1 to 10 times, preferably 2 to 6 times. Although the light emission intensity of the lamp light source is arbitrary, the semiconductor film is instantaneously heated to 600 to 1000 ° C., preferably 650 to 75 ° C.
Heat to about 0 ° C. Even at such a high temperature, the semiconductor film is only instantaneously heated, and the substrate 1100 itself is not distorted and deformed. Thus, the amorphous semiconductor film is crystallized, and FIG.
Although a crystalline silicon film 1105 shown in FIG. 4C can be obtained, crystallization by such a process can be achieved only by providing a catalyst element-containing layer.

【0111】その他の方法としてファーネスアニール法
を用いる場合には、加熱処理に先立ち、500℃にて1
時間程度の加熱処理を行い、非晶質シリコン膜1103
が含有する水素を放出させておく。そして、電熱炉を用
いて窒素雰囲気中にて550〜600℃、好ましくは5
80℃で4時間の加熱処理を行い非晶質シリコン膜11
03を結晶化させる。こうして、図14(c)に示す結
晶質シリコン膜1105を形成する。
When the furnace annealing method is used as another method, one hour at 500 ° C. prior to the heat treatment.
A heat treatment for about an hour is performed to form an amorphous silicon film 1103.
The hydrogen contained in is released. Then, using an electric furnace in a nitrogen atmosphere at 550 to 600 ° C., preferably 5 to 600 ° C.
Heat treatment at 80 ° C. for 4 hours to perform amorphous silicon film 11
03 is crystallized. Thus, a crystalline silicon film 1105 shown in FIG. 14C is formed.

【0112】さらに結晶化率(膜の全体積における結晶
成分の割合)を高め、結晶粒内に残される欠陥を補修す
るためには、結晶質シリコン膜1105に対してレーザ
光を照射することも有効である。
In order to further increase the crystallization rate (the ratio of the crystal component in the total volume of the film) and repair defects remaining in the crystal grains, the crystalline silicon film 1105 may be irradiated with laser light. It is valid.

【0113】このようにして得られる結晶質シリコン膜
1105には、触媒元素(ここではニッケル)が平均的
な濃度とすれば、1×1019/cm3を越える濃度で残存し
ている。触媒元素が残留していると、TFTの特性に悪
影響を及ぼす可能性があるため、半導体層の触媒元素濃
度を低減させる必要がある。そこで、結晶化工程に続い
て、半導体層の触媒元素濃度を低減させる方法について
説明する。
In the crystalline silicon film 1105 thus obtained, the catalyst element (nickel in this case) remains at an average concentration exceeding 1 × 10 19 / cm 3 . If the catalyst element remains, the characteristics of the TFT may be adversely affected, so that the concentration of the catalyst element in the semiconductor layer needs to be reduced. Therefore, a method for reducing the concentration of the catalytic element in the semiconductor layer following the crystallization step will be described.

【0114】まず、図14(d)に示すように結晶質シ
リコン膜1105の表面に薄い層1106を形成する。
本明細書において、結晶質シリコン膜1105上に設け
た薄い層1106は、後にゲッタリングサイトを除去す
る際に、結晶質シリコン膜1105がエッチングされな
いように設けた層で、バリア層1106ということにす
る。
First, a thin layer 1106 is formed on the surface of the crystalline silicon film 1105 as shown in FIG.
In this specification, a thin layer 1106 provided over a crystalline silicon film 1105 is a layer provided so that the crystalline silicon film 1105 is not etched when a gettering site is removed later. I do.

【0115】バリア層1106の厚さは1〜10nm程度
とし、簡便にはオゾン水で処理することにより形成され
るケミカルオキサイドをバリア層としても良い。また、
硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶
液で処理しても同様にケミカルオキサイドを形成するこ
とができる。他の方法としては、酸化雰囲気中でのプラ
ズマ処理や、酸素含有雰囲気中での紫外線照射によりオ
ゾンを発生させて酸化処理を行っても良い。また、クリ
ーンオーブンを用い、200〜350℃程度に加熱して
薄い酸化膜を形成しバリア層としても良い。或いは、プ
ラズマCVD法やスパッタ法、蒸着法などで1〜5nm程
度の酸化膜を堆積してバリア層としても良い。いずれに
しても、ゲッタリング工程時に、触媒元素がゲッタリン
グサイト側に移動できて、ゲッタリングサイトの除去工
程時には、エッチング液がしみこまない(結晶性シリコ
ン膜1105をエッチング液から保護する)膜、例え
ば、オゾン水で処理することにより形成されるケミカル
オキサイド膜、酸化シリコン膜(SiOx)、または多
孔質膜を用いればよい。
The thickness of the barrier layer 1106 is about 1 to 10 nm, and a chemical oxide formed by simply treating with ozone water may be used as the barrier layer. Also,
Chemical oxide can be similarly formed by treating with an aqueous solution in which a hydrogen peroxide solution is mixed with sulfuric acid, hydrochloric acid, nitric acid or the like. As another method, the plasma treatment in an oxidizing atmosphere or the oxidation treatment by generating ozone by ultraviolet irradiation in an oxygen-containing atmosphere may be performed. Further, a barrier layer may be formed by heating to about 200 to 350 ° C. using a clean oven to form a thin oxide film. Alternatively, an oxide film of about 1 to 5 nm may be deposited as a barrier layer by a plasma CVD method, a sputtering method, an evaporation method, or the like. In any case, in the gettering step, the catalyst element can move to the gettering site side, and in the gettering site removing step, the etchant does not soak (protects the crystalline silicon film 1105 from the etchant). For example, a chemical oxide film, a silicon oxide film (SiOx), or a porous film formed by treatment with ozone water may be used.

【0116】次いで、バリア層1106上にスパッタ法
でゲッタリングサイト1107として、膜中に希ガス元
素を1×1020/cm3以上の濃度で含む第2の半導体膜
(代表的には、非晶質シリコン膜)を25〜250nmの
厚さで形成する。後に除去されるゲッタリングサイト1
107は結晶質シリコン膜1105とエッチングの選択
比を大きくするため、密度の低い膜を形成することが好
ましい。
Next, a second semiconductor film containing a rare gas element at a concentration of 1 × 10 20 / cm 3 or more (typically, a non-conductive layer) as a gettering site 1107 on the barrier layer 1106 by sputtering. (Amorphous silicon film) having a thickness of 25 to 250 nm. Gettering site 1 to be removed later
In order to increase the etching selectivity with respect to the crystalline silicon film 1105, it is preferable to form a film 107 having a low density.

【0117】なお、希ガス元素は半導体膜中でそれ自体
は不活性であるため、結晶質シリコン膜1105に悪影
響を及ぼすことはない。また、希ガス元素としてはヘリ
ウム(He)、ネオン(Ne)、アルゴン(Ar)、ク
リプトン(Kr)、キセノン(Xe)から選ばれた一種
または複数種を用いる。本発明はゲッタリングサイトを
形成するためにこれら希ガス元素をイオンソースとして
用いること、またこれら元素が含まれた半導体膜を形成
し、この膜をゲッタリングサイトとすることに特徴を有
する。
Note that the rare gas element itself is inactive in the semiconductor film, and therefore does not adversely affect the crystalline silicon film 1105. As the rare gas element, one or a plurality of helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe) are used. The present invention is characterized in that these rare gas elements are used as an ion source to form a gettering site, and that a semiconductor film containing these elements is formed and this film is used as a gettering site.

【0118】ゲッタリングを確実に成し遂げるにはその
後加熱処理をすることが必要となる。加熱処理はファー
ネスアニール法やRTA法で行う。ファーネスアニール
法で行う場合には、窒素雰囲気中にて450〜600℃
で0.5〜12時間の加熱処理を行う。また、RTA法
を用いる場合には、加熱用のランプ光源を1〜60秒、
好ましくは30〜60秒点灯させ、それを1〜10回、
好ましくは2〜6回繰り返す。ランプ光源の発光強度は
任意なものとするが、半導体膜が瞬間的には600〜1
000℃、好ましくは700〜750℃程度にまで加熱
されるようにする。
In order to surely achieve gettering, it is necessary to perform a heat treatment thereafter. The heat treatment is performed by a furnace annealing method or an RTA method. When the furnace annealing method is used, 450 to 600 ° C. in a nitrogen atmosphere
For 0.5 to 12 hours. When the RTA method is used, a heating lamp light source is used for 1 to 60 seconds.
It is preferably turned on for 30 to 60 seconds, and it is turned on 1 to 10 times,
Preferably, it is repeated 2 to 6 times. The emission intensity of the lamp light source is arbitrary, but the semiconductor film is
The temperature is set to about 000 ° C, preferably about 700 to 750 ° C.

【0119】ゲッタリングは、被ゲッタリング領域(捕
獲サイト)にある触媒元素が熱エネルギーにより放出さ
れ、拡散によりゲッタリングサイトに移動する。従っ
て、ゲッタリングは処理温度に依存し、より高温である
ほど短時間でゲッタリングが進むことになる。本発明に
おいて、触媒元素がゲッタリングの際に移動する距離
は、半導体膜の厚さ程度の距離であり、比較的短時間で
ゲッタリングを完遂することができる(図14
(e))。
In the gettering, the catalytic element in the region to be gettered (capture site) is released by thermal energy and moves to the gettering site by diffusion. Therefore, gettering depends on the processing temperature, and the higher the temperature, the faster the gettering proceeds. In the present invention, the distance that the catalytic element moves during gettering is about the thickness of the semiconductor film, and the gettering can be completed in a relatively short time (FIG. 14).
(E)).

【0120】なお、この加熱処理によっても1×1019
/cm3〜1×1021/cm3、好ましくは1×1020/cm3〜1
×1021/cm3、より好ましくは5×1020/cm3の濃度で
希ガス元素を含む半導体膜1107は結晶化することは
ない。これは、希ガス元素が上記処理温度の範囲におい
ても再放出されず膜中に残存して、半導体膜の結晶化を
阻害するためであると考えられる。
Note that 1 × 10 19
/ cm 3 -1 × 10 21 / cm 3 , preferably 1 × 10 20 / cm 3 -1
The semiconductor film 1107 containing a rare gas element at a concentration of × 10 21 / cm 3 , more preferably 5 × 10 20 / cm 3 does not crystallize. This is considered to be because the rare gas element is not re-emitted even in the above-mentioned processing temperature range and remains in the film to inhibit crystallization of the semiconductor film.

【0121】ゲッタリング工程終了後、ゲッタリングサ
イト1107を選択的にエッチングして除去する。エッ
チングの方法としては、ClF3によるプラズマを用い
ないドライエッチング、或いはヒドラジンや、テトラエ
チルアンモニウムハイドロオキサイド(化学式 (C
34NOH)を含む水溶液などアルカリ溶液によるウ
エットエッチングで行うことができる。この時バリア層
1106はエッチングストッパーとして機能する。ま
た、バリア層1106はその後フッ酸により除去すれば
良い。
After the end of the gettering step, the gettering sites 1107 are selectively removed by etching. As an etching method, dry etching without plasma using ClF 3 , hydrazine, tetraethylammonium hydroxide (chemical formula (C
It can be performed by wet etching using an alkaline solution such as an aqueous solution containing H 3 ) 4 NOH). At this time, the barrier layer 1106 functions as an etching stopper. The barrier layer 1106 may be removed with hydrofluoric acid thereafter.

【0122】こうして図14(f)に示すように触媒元
素の濃度が1×1017/cm3以下にまで低減された結晶質
シリコン膜1108を得ることができる。こうして形成
された結晶質シリコン膜1108は、触媒元素の作用に
より細い棒状又は細い扁平棒状結晶として形成され、そ
の各々の結晶は巨視的に見ればある特定の方向性をもっ
て成長している。
Thus, as shown in FIG. 14F, a crystalline silicon film 1108 in which the concentration of the catalytic element has been reduced to 1 × 10 17 / cm 3 or less can be obtained. The crystalline silicon film 1108 thus formed is formed as a thin rod-shaped crystal or a thin flat rod-shaped crystal by the action of a catalyst element, and each crystal grows in a specific direction when viewed macroscopically.

【0123】本実施例は、実施例1〜実施例6と組み合
わせて用いることができる。
This embodiment can be used in combination with Embodiments 1 to 6.

【0124】[実施例8]本実施例では、実施例1〜実施
例6を組み合わせて図6(B)に示した状態まで作製し
た発光装置に封止材や外部入力配線を組み付けて完成さ
せる方法について図9を用いて詳細に説明する。
[Embodiment 8] In this embodiment, a light emitting device manufactured by combining Embodiments 1 to 6 to the state shown in FIG. 6B is completed by assembling a sealing material and an external input wiring. The method will be described in detail with reference to FIG.

【0125】図9(A)は、素子基板を封止した発光パ
ネルの上面図、図9(B)は図9(A)をA−A’で切
断した断面図である。点線で示された801はソース側
駆動回路、802は画素部、803はゲート側駆動回路
である。また、804は封止基板、805はシール剤で
あり、シール剤805で囲まれた内側は、空間807に
なっている。
FIG. 9A is a top view of a light-emitting panel in which an element substrate is sealed, and FIG. 9B is a cross-sectional view of FIG. 9A taken along the line AA ′. Reference numeral 801 indicated by a dotted line denotes a source side driver circuit, 802 denotes a pixel portion, and 803 denotes a gate side driver circuit. Reference numeral 804 denotes a sealing substrate, 805 denotes a sealant, and an inside surrounded by the sealant 805 is a space 807.

【0126】なお、ソース側駆動回路801及びゲート
側駆動回路803に入力される信号を伝送するための配
線(図示せず)により、外部入力端子となるFPC(フ
レキシブルプリントサーキット)809からビデオ信号
やクロック信号を受け取る。なお、ここでは発光パネル
にFPCが接続された状態を示しているが、FPCを介
してIC(集積回路)が直接実装されたモジュールを本
明細書中では、発光装置とよぶ。
A wiring (not shown) for transmitting signals input to the source-side drive circuit 801 and the gate-side drive circuit 803 allows a video signal or the like from an FPC (flexible printed circuit) 809 serving as an external input terminal. Receive a clock signal. Note that although a state where the FPC is connected to the light-emitting panel is shown here, a module in which an IC (integrated circuit) is directly mounted via the FPC is referred to as a light-emitting device in this specification.

【0127】次に、断面構造について図9(B)を用い
て説明する。基板810の上方には画素部802、ゲー
ト側駆動回路803が形成されており、画素部802は
電流制御用TFT811とそのドレインに電気的に接続
された第1の電極812を含む複数の画素により形成さ
れる。また、ゲート側駆動回路803はnチャネル型T
FT813とpチャネル型TFT814とを組み合わせ
たCMOS回路を用いて形成される。
Next, the cross-sectional structure will be described with reference to FIG. A pixel portion 802 and a gate side driver circuit 803 are formed above the substrate 810. The pixel portion 802 includes a plurality of pixels including a current control TFT 811 and a first electrode 812 which is electrically connected to a drain thereof. It is formed. The gate side drive circuit 803 is an n-channel type T
It is formed using a CMOS circuit in which an FT 813 and a p-channel TFT 814 are combined.

【0128】また、第1の電極812の両端に第1の絶
縁層815が形成された後、第1の電極812上に絶縁
膜821、有機化合物層816および第2の電極817
が形成され、発光素子818が形成される。
After the first insulating layer 815 is formed at both ends of the first electrode 812, the insulating film 821, the organic compound layer 816, and the second electrode 817 are formed on the first electrode 812.
Is formed, and the light emitting element 818 is formed.

【0129】なお、第2の電極817は全画素に共通の
配線として機能し、接続配線808を経由してFPC8
09に電気的に接続されている。
It is to be noted that the second electrode 817 functions as a wiring common to all pixels, and the FPC 8 via the connection wiring 808.
09 is electrically connected.

【0130】なお、シール剤805によりガラスからな
る封止基板804が貼り合わされている。なお、シール
剤805としては紫外線硬化樹脂や熱硬化性樹脂を用い
るのが好ましい。また、必要に応じて封止基板804と
発光素子818との間隔を確保するために樹脂膜からな
るスペーサを設けても良い。シール剤805の内側の空
間807には窒素や希ガス等の不活性ガスが充填されて
いる。また、シール剤805はできるだけ水分や酸素を
透過しない材料であることが望ましい。
[0130] Note that a sealing substrate 804 made of glass is adhered by a sealant 805. Note that an ultraviolet curable resin or a thermosetting resin is preferably used as the sealant 805. Further, if necessary, a spacer made of a resin film may be provided in order to secure an interval between the sealing substrate 804 and the light emitting element 818. The space 807 inside the sealant 805 is filled with an inert gas such as nitrogen or a rare gas. Further, it is desirable that the sealant 805 is a material that does not transmit moisture and oxygen as much as possible.

【0131】以上のような構造で発光素子を空間807
に封入することにより、発光素子を外部から完全に遮断
することができ、外部から侵入する水分や酸素による発
光素子の劣化を防ぐことができる。従って、信頼性の高
い発光装置を得ることができる。
With the structure described above, the light emitting element is
The light emitting element can be completely shut off from the outside by enclosing the light emitting element, and deterioration of the light emitting element due to moisture or oxygen entering from the outside can be prevented. Therefore, a highly reliable light-emitting device can be obtained.

【0132】なお、本実施例における構成は、実施形態
1〜実施形態6の構成を組み合わせて実施することが可
能である。
The structure of this embodiment can be implemented by combining the structures of the first to sixth embodiments.

【0133】[実施例9]ここで、本発明を用いて形成さ
れる発光装置の画素部のさらに詳細な上面構造を図10
(A)に、回路図を図10(B)に示す。図10におい
て、基板上に設けられたスイッチング用TFT704は
図6のスイッチング用(nチャネル型)TFT1002
を用いて形成される。従って、構造の説明はスイッチン
グ用(nチャネル型)TFT1002の説明を参照すれ
ば良い。また、703で示される配線は、スイッチング
用TFT704のゲート電極704a、704bを電気的
に接続するゲート配線である。
[Embodiment 9] Here, a more detailed top structure of a pixel portion of a light emitting device formed by using the present invention is shown in FIG.
FIG. 10A shows a circuit diagram. 10, the switching TFT 704 provided on the substrate is the switching (n-channel) TFT 1002 of FIG.
It is formed by using. Therefore, for the description of the structure, the description of the switching (n-channel) TFT 1002 may be referred to. A wiring denoted by reference numeral 703 is a gate wiring for electrically connecting the gate electrodes 704a and 704b of the switching TFT 704.

【0134】なお、本実施形態ではチャネル形成領域が
二つ形成されるダブルゲート構造としているが、チャネ
ル形成領域が一つ形成されるシングルゲート構造もしく
は三つ形成されるトリプルゲート構造であっても良い。
Although the present embodiment has a double gate structure in which two channel formation regions are formed, a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed. good.

【0135】また、スイッチング用TFT704のソー
スはソース配線715に接続され、ドレインはドレイン
配線705に接続される。また、ドレイン配線705は
電流制御用TFT706のゲート電極707に電気的に
接続される。なお、電流制御用TFT706は図6の電
流制御用(pチャネル型)TFT1003を用いて形成
される。従って、構造の説明は電流制御用(pチャネル
型)TFT1003の説明を参照すれば良い。なお、本
実施形態ではシングルゲート構造としているが、ダブル
ゲート構造もしくはトリプルゲート構造であっても良
い。
The source of the switching TFT 704 is connected to the source wiring 715, and the drain is connected to the drain wiring 705. Further, the drain wiring 705 is electrically connected to the gate electrode 707 of the current controlling TFT 706. Note that the current control TFT 706 is formed using the current control (p-channel type) TFT 1003 in FIG. Therefore, for the description of the structure, the description of the current control (p-channel type) TFT 1003 may be referred to. In this embodiment, a single gate structure is used, but a double gate structure or a triple gate structure may be used.

【0136】また、電流制御用TFT706のソースは
電流供給線716に電気的に接続され、ドレインはドレ
イン配線717に電気的に接続される。また、ドレイン
配線717は点線で示される第1の電極(陽極)718
に電気的に接続される。
The current control TFT 706 has a source electrically connected to the current supply line 716 and a drain electrically connected to the drain wiring 717. Further, a drain wiring 717 is a first electrode (anode) 718 indicated by a dotted line.
Is electrically connected to

【0137】このとき、719で示される領域には保持
容量(コンデンサ)が形成される。コンデンサ719
は、電流供給線716と電気的に接続された半導体膜7
20、ゲート絶縁膜と同一層の絶縁膜(図示せず)及び
ゲート電極707との間で形成される。また、ゲート電
極707、第1層間絶縁膜と同一の層(図示せず)及び
電流供給線716で形成される容量も保持容量として用
いることが可能である。
At this time, a storage capacitor (capacitor) is formed in a region indicated by 719. Capacitor 719
Represents the semiconductor film 7 electrically connected to the current supply line 716
20, formed between an insulating film (not shown) in the same layer as the gate insulating film and the gate electrode 707; Further, a capacitor formed by the gate electrode 707, the same layer (not shown) as the first interlayer insulating film, and the current supply line 716 can be used as a storage capacitor.

【0138】なお、本実施形態の構成は、実施形態1〜
実施形態6の構成を組み合わせて実施することが可能で
ある。
The structure of this embodiment is the same as that of Embodiments 1 to
It is possible to implement by combining the configurations of the sixth embodiment.

【0139】[実施例10]発光素子を用いた発光装置は
自発光型であるため、液晶表示装置に比べ、明るい場所
での視認性に優れ、視野角が広い。従って、様々な電気
器具の表示部に用いることができる。
[Embodiment 10] Since a light emitting device using a light emitting element is of a self-luminous type, it has better visibility in a bright place and a wider viewing angle than a liquid crystal display device. Therefore, it can be used for display portions of various electric appliances.

【0140】本発明により作製した発光装置を用いた電
気器具として、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ(ヘッドマウントディスプレイ)、ナ
ビゲーションシステム、音響再生装置(カーオーディ
オ、オーディオコンポ等)、ノート型パーソナルコンピ
ュータ、ゲーム機器、携帯情報端末(モバイルコンピュ
ータ、携帯電話、携帯型ゲーム機または電子書籍等)、
記録媒体を備えた画像再生装置(具体的にはデジタルビ
デオディスク(DVD)等の記録媒体を再生し、その画
像を表示しうる表示装置を備えた装置)などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報
端末は、視野角の広さが重要視されるため、発光素子を
有する発光装置を用いることが好ましい。それら電気器
具の具体例を図11に示す。
Electric appliances using the light emitting device manufactured according to the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproducing device (car audio, audio component, etc.), a notebook type personal computer. Computers, game consoles, personal digital assistants (mobile computers, mobile phones, portable game consoles, electronic books, etc.),
An image reproducing device provided with a recording medium (specifically, a device provided with a display device capable of reproducing a recording medium such as a digital video disk (DVD) and displaying the image) is provided. In particular, in a portable information terminal in which a screen is often viewed from an oblique direction, since a wide viewing angle is regarded as important, it is preferable to use a light emitting device having a light emitting element. FIG. 11 shows specific examples of these electric appliances.

【0141】図11(A)は表示装置であり、筐体20
01、支持台2002、表示部2003、スピーカー部
2004、ビデオ入力端子2005等を含む。本発明に
より作製した発光装置は、表示部2003に用いること
ができる。発光素子を有する発光装置は自発光型である
ためバックライトが必要なく、液晶表示装置よりも薄い
表示部とすることができる。なお、表示装置は、パソコ
ン用、TV放送受信用、広告表示用などの全ての情報表
示用表示装置が含まれる。TV放送受信用に用いる場合
には画面サイズを30インチとしても本発明の発光装置
を適用することができる。
FIG. 11A shows a display device,
01, a support base 2002, a display unit 2003, a speaker unit 2004, a video input terminal 2005, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2003. Since a light-emitting device having a light-emitting element is a self-luminous type, it does not require a backlight and can have a thinner display portion than a liquid crystal display device. The display device includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like. When used for TV broadcast reception, the light emitting device of the present invention can be applied even when the screen size is 30 inches.

【0142】図11(B)はデジタルスチルカメラであ
り、本体2101、表示部2102、受像部2103、
操作キー2104、外部接続ポート2105、シャッタ
ー2106等を含む。本発明により作製した発光装置は
表示部2102に用いることができる。
FIG. 11B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103,
An operation key 2104, an external connection port 2105, a shutter 2106, and the like are included. The light-emitting device manufactured according to the present invention can be used for the display portion 2102.

【0143】図11(C)はノート型パーソナルコンピ
ュータであり、本体2201、筐体2202、表示部2
203、キーボード2204、外部接続ポート220
5、ポインティングマウス2206等を含む。本発明に
より作製した発光装置は表示部2203に用いることが
できる。
FIG. 11C shows a notebook personal computer, which includes a main body 2201, a housing 2202, and a display section 2.
203, keyboard 2204, external connection port 220
5, including a pointing mouse 2206 and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2203.

【0144】図11(D)はモバイルコンピュータであ
り、本体2301、表示部2302、スイッチ230
3、操作キー2304、赤外線ポート2305等を含
む。本発明により作製した発光装置は表示部2302に
用いることができる。
FIG. 11D shows a mobile computer, which includes a main body 2301, a display portion 2302, and a switch 230.
3, an operation key 2304, an infrared port 2305, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2302.

【0145】図11(E)は記録媒体を備えた携帯型の
画像再生装置(具体的にはDVD再生装置)であり、本
体2401、筐体2402、表示部A2403、表示部
B2404、記録媒体(DVD等)読み込み部240
5、操作キー2406、スピーカー部2407等を含
む。表示部A2403は主として画像情報を表示し、表
示部B2404は主として文字情報を表示するが、本発
明により作製した発光装置はこれら表示部A、B240
3、2404に用いることができる。なお、記録媒体を
備えた画像再生装置には家庭用ゲーム機器なども含まれ
る。
FIG. 11E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, and includes a main body 2401, a housing 2402, a display portion A 2403, a display portion B 2404, and a recording medium ( DVD, etc.) reading unit 240
5, operation keys 2406, a speaker unit 2407, and the like. The display portion A2403 mainly displays image information and the display portion B2404 mainly displays character information. The light-emitting device manufactured according to the present invention employs these display portions A and B240.
3, 2404. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0146】図11(F)はゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)であり、本体250
1、表示部2502、アーム部2503を含む。本発明
により作製した発光装置は表示部2502に用いること
ができる。
FIG. 11F shows a goggle-type display (head-mounted display).
1, including a display unit 2502 and an arm unit 2503. The light-emitting device manufactured according to the present invention can be used for the display portion 2502.

【0147】図11(G)はビデオカメラであり、本体
2601、表示部2602、筐体2603、外部接続ポ
ート2604、リモコン受信部2605、受像部260
6、バッテリー2607、音声入力部2608、操作キ
ー2609等を含む。本発明により作製した発光装置は
表示部2602に用いることができる。
FIG. 11G shows a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control receiving portion 2605, and an image receiving portion 260.
6, a battery 2607, a voice input unit 2608, operation keys 2609, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2602.

【0148】ここで図11(H)は携帯電話であり、本
体2701、筐体2702、表示部2703、音声入力
部2704、音声出力部2705、操作キー2706、
外部接続ポート2707、アンテナ2708等を含む。
本発明により作製した発光装置は、表示部2703に用
いることができる。なお、表示部2703は黒色の背景
に白色の文字を表示することで携帯電話の消費電力を抑
えることができる。
FIG. 11H shows a mobile phone, which includes a main body 2701, a housing 2702, a display portion 2703, a voice input portion 2704, a voice output portion 2705, operation keys 2706,
An external connection port 2707, an antenna 2708, and the like are included.
The light-emitting device manufactured according to the present invention can be used for the display portion 2703. Note that the display portion 2703 displays white characters on a black background, so that power consumption of the mobile phone can be suppressed.

【0149】なお、将来的に有機材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the organic material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front-type or rear-type projector.

【0150】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
In addition, the above-mentioned electric appliances are available on the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is extremely high, the light-emitting device is preferable for displaying moving images.

【0151】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが好ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが好ましい。
In the light emitting device, since the light emitting portion consumes power, it is preferable to display information so that the light emitting portion is reduced as much as possible. Therefore, when a light emitting device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or a sound reproducing device, the light emitting portion is driven to form character information with a non-light emitting portion as a background. Is preferred.

【0152】以上の様に、本発明を用いて作製された発
光装置の適用範囲は極めて広く、あらゆる分野の電気器
具に用いることが可能である。また、本実施形態の電気
器具は実施例1〜実施例9に示した発光装置をその表示
部に用いることができる。
As described above, the applicable range of the light emitting device manufactured by using the present invention is extremely wide, and it can be used for electric appliances in various fields. Further, in the electric appliance of the present embodiment, the light emitting devices shown in Examples 1 to 9 can be used for the display unit.

【0153】[0153]

【発明の効果】以上説明したように、第1の電極(陽
極)及び第1の絶縁層上に1〜10nm、好ましくは2〜
3nm程度の厚さでトンネル電流を流し得る第2の絶縁層
を設けることにより、第1の電極(陽極)の表面の微細
な凹凸を平坦化し、有機化合物層を均一に形成すること
ができる。また、第1の層間絶縁膜104又は第2の層
間絶縁膜105に数十〜数百nmの凹凸や異物があって
も、第2の絶縁層を形成することにより、ダークスポッ
トや、第1の電極と第2の電極とが短絡して発光素子が
非点灯となる不良を防止することができる。
As described above, the first electrode (anode) and the first insulating layer have a thickness of 1 to 10 nm, preferably 2 to 10 nm.
By providing the second insulating layer having a thickness of about 3 nm through which a tunnel current can flow, fine irregularities on the surface of the first electrode (anode) can be flattened, and the organic compound layer can be formed uniformly. Even when the first interlayer insulating film 104 or the second interlayer insulating film 105 has irregularities or foreign matter of several tens to several hundreds of nm, a dark spot or a first spot is formed by forming the second insulating layer. And the second electrode can be prevented from being short-circuited and the light emitting element from turning off.

【0154】また、第2の絶縁層112を設けることに
より、ポリイミド、ポリアミド、アクリルと言った有機
樹脂材料で形成される第1の絶縁層109からの脱ガス
を防止し、有機化合物層113が劣化するのを防止する
ことができる。また、第2の電極114を構成する元素
であるLiやMgが電流制御用TFT101側に拡散す
るのを防止することができる。
Further, by providing the second insulating layer 112, degassing from the first insulating layer 109 formed of an organic resin material such as polyimide, polyamide, or acrylic is prevented, and the organic compound layer 113 is formed. Deterioration can be prevented. In addition, it is possible to prevent Li and Mg, which are elements constituting the second electrode 114, from diffusing to the current control TFT 101 side.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 発光装置の作製方法の実施形態を示す図。FIG. 1 illustrates an embodiment of a method for manufacturing a light-emitting device.

【図2】 従来の発光装置の例を示す図。FIG. 2 illustrates an example of a conventional light emitting device.

【図3】 発光装置の作製工程を示す図。FIG. 3 illustrates a manufacturing process of a light-emitting device.

【図4】 発光装置の作製工程を示す図。FIG. 4 illustrates a manufacturing process of a light-emitting device.

【図5】 発光装置の作製工程を示す図。FIG. 5 illustrates a manufacturing process of a light-emitting device.

【図6】 発光装置の作製工程を示す図。FIG. 6 illustrates a manufacturing process of a light-emitting device.

【図7】 発光装置の作製工程の実施形態を示す図。FIG. 7 illustrates an embodiment of a manufacturing process of a light-emitting device.

【図8】 発光装置の作製工程の実施形態を示す図。FIG. 8 illustrates an embodiment of a manufacturing process of a light-emitting device.

【図9】 発光装置の封止構造を示す図。FIG. 9 illustrates a sealing structure of a light-emitting device.

【図10】 発光装置の画素部の構造を示す図。FIG. 10 illustrates a structure of a pixel portion of a light-emitting device.

【図11】 電気器具の一例を示す図。FIG. 11 illustrates an example of an electric appliance.

【図12】 発光装置の作製工程の実施形態を示す図。FIG. 12 illustrates an embodiment of a manufacturing process of a light-emitting device.

【図13】 発光装置の作製工程の実施形態を示す図。FIG. 13 illustrates an embodiment of a manufacturing process of a light-emitting device.

【図14】 発光装置の作製工程の実施形態を示す図。FIG. 14 illustrates an embodiment of a manufacturing process of a light-emitting device.

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面上に形成された第1の電極と、前
記第1の電極の端部を覆いテーパー状の縁を有する第1
の絶縁層と、前記第1の電極及び前記第1の絶縁層上に
形成され、酸化シリコン、窒化シリコン、酸窒化シリコ
ンから選ばれた一種又は複数種から成る第2の絶縁層
と、前記第2の絶縁層上に形成された有機化合物層と、
前記有機化合物層上に形成された第2の電極と、を有す
ることを特徴とする発光装置。
1. A first electrode formed on an insulating surface, and a first electrode having a tapered edge covering an end of the first electrode.
An insulating layer, a second insulating layer formed on the first electrode and the first insulating layer, and formed of one or more kinds selected from silicon oxide, silicon nitride, and silicon oxynitride; An organic compound layer formed on the second insulating layer;
A second electrode formed on the organic compound layer.
【請求項2】絶縁表面上に形成された第1の電極と、前
記第1の電極の端部を覆いテーパー状の縁を有する第1
の絶縁層と、前記第1の電極及び前記第1の絶縁層上に
形成され、炭素を主成分とする第2の絶縁層と、前記第
2の絶縁層上に形成された有機化合物層と、前記有機化
合物層上に形成された第2の電極と、を有することを特
徴とする発光装置。
2. A first electrode formed on an insulating surface, and a first electrode having a tapered edge covering an end of the first electrode.
An insulating layer formed on the first electrode and the first insulating layer, a second insulating layer mainly containing carbon, and an organic compound layer formed on the second insulating layer. And a second electrode formed on the organic compound layer.
【請求項3】請求項1又は請求項2において、前記絶縁
表面はポリイミド又はアクリルで形成されていることを
特徴とする発光装置。
3. A light emitting device according to claim 1, wherein said insulating surface is formed of polyimide or acrylic.
【請求項4】請求項1又は請求項2において、前記絶縁
表面は窒化シリコン又は酸窒化シリコンで形成されてい
ることを特徴とする発光装置。
4. The light emitting device according to claim 1, wherein the insulating surface is formed of silicon nitride or silicon oxynitride.
【請求項5】ソース領域及びドレイン領域を有する薄膜
トランジスタと、前記ソース領域及びドレイン領域上の
層間絶縁膜と、前記層間絶縁膜に開口部が形成され、前
記ドレイン領域に接続するドレイン電極と、前記層間絶
縁膜上に形成され、前記ドレイン電極と接続する第1の
電極と前記第1の電極上において開口部を形成し、か
つ、該第1の電極の端部を覆いテーパー状の縁を有する
第1の絶縁層と、前記第1の電極及び前記第1の絶縁層
上に形成され、酸化シリコン、窒化シリコン、酸窒化シ
リコンから選ばれた一種又は複数種から成る第2の絶縁
層と、前記第2の絶縁層上に形成された有機化合物層
と、前記有機化合物層上に形成された第2の電極と、を
有することを特徴とする発光装置。
5. A thin film transistor having a source region and a drain region, an interlayer insulating film over the source region and the drain region, a drain electrode having an opening formed in the interlayer insulating film and connected to the drain region, A first electrode formed on the interlayer insulating film and connected to the drain electrode; an opening formed on the first electrode; and a tapered edge covering an end of the first electrode. A first insulating layer, a second insulating layer formed on the first electrode and the first insulating layer, and formed of one or more kinds selected from silicon oxide, silicon nitride, and silicon oxynitride; A light-emitting device comprising: an organic compound layer formed on the second insulating layer; and a second electrode formed on the organic compound layer.
【請求項6】ソース領域及びドレイン領域を有する薄膜
トランジスタと、前記ソース領域及びドレイン領域上の
層間絶縁膜と、前記層間絶縁膜に開口部が形成され、前
記ドレイン領域に接続するドレイン電極と、前記層間絶
縁膜上に形成され、前記ドレイン電極と接続する第1の
電極と前記第1の電極上において開口部を形成し、か
つ、該第1の電極の端部を覆いテーパー状の縁を有する
第1の絶縁層と、前記第1の電極及び前記第1の絶縁層
上に形成され、炭素を主成分とする第2の絶縁層と、前
記第2の絶縁層上に形成された有機化合物層と、前記有
機化合物層上に形成された第2の電極と、を有すること
を特徴とする発光装置。
6. A thin film transistor having a source region and a drain region, an interlayer insulating film on the source region and the drain region, an opening formed in the interlayer insulating film, and a drain electrode connected to the drain region. A first electrode formed on the interlayer insulating film and connected to the drain electrode; an opening formed on the first electrode; and a tapered edge covering an end of the first electrode. A first insulating layer, a second insulating layer formed on the first electrode and the first insulating layer and mainly containing carbon, and an organic compound formed on the second insulating layer A light-emitting device comprising: a layer; and a second electrode formed on the organic compound layer.
【請求項7】請求項5又は請求項6において、前記層間
絶縁膜はポリイミド又はアクリルで形成されていること
を特徴とする発光装置。
7. The light emitting device according to claim 5, wherein said interlayer insulating film is formed of polyimide or acrylic.
【請求項8】請求項5又は請求項6において、前記層間
絶縁膜はポリイミド又はアクリルから成る第1の層と、
窒化シリコン又は酸窒化シリコンから成る第2の層とで
形成さていることを特徴とする発光装置。
8. The interlayer insulating film according to claim 5, wherein the interlayer insulating film includes a first layer made of polyimide or acrylic;
A light-emitting device comprising a second layer made of silicon nitride or silicon oxynitride.
【請求項9】請求項1乃至請求項8のいずれか一におい
て、前記第1の絶縁層は、ポリイミド又はアクリルで形
成されていることを特徴とする発光装置。
9. The light emitting device according to claim 1, wherein the first insulating layer is formed of polyimide or acrylic.
【請求項10】請求項1乃至請求項8のいずれか一にお
いて、前記第2の絶縁層は、1〜10nmの厚さであるこ
とを特徴とする発光装置。
10. The light emitting device according to claim 1, wherein the second insulating layer has a thickness of 1 to 10 nm.
【請求項11】請求項1乃至請求項8のいずれか一にお
いて、前記第2の絶縁層は、2〜3nmの厚さであること
を特徴とする発光装置。
11. The light emitting device according to claim 1, wherein the second insulating layer has a thickness of 2 to 3 nm.
【請求項12】請求項1乃至請求項8のいずれか一にお
いて、前記発光装置は、表示装置、デジタルスチルカメ
ラ、ノート型パーソナルコンピュータ、モバイルコンピ
ュータ、記録媒体を備えた携帯型の画像再生装置、ゴー
グル型ディスプレイ、ビデオカメラ、携帯電話から選ば
れた一種であることを特徴とする発光装置。
12. The light-emitting device according to claim 1, wherein the light-emitting device is a display device, a digital still camera, a notebook personal computer, a mobile computer, a portable image reproducing device including a recording medium, A light emitting device characterized by being a kind selected from a goggle type display, a video camera, and a mobile phone.
【請求項13】絶縁表面上に第1の電極を形成し、前記
第1の電極の端部を覆いテーパー状の縁を有する第1の
絶縁層を形成し、前記第1の電極及び前記第1の絶縁層
上に、酸化シリコン、窒化シリコン、酸窒化シリコンか
ら選ばれた一種又は複数種から成る第2の絶縁層を形成
し、前記第2の絶縁層上に有機化合物層を形成し、前記
有機化合物層上に第2の電極を形成することを特徴とす
る発光装置の作製方法。
13. A first electrode is formed on an insulating surface, a first insulating layer covering an end of the first electrode and having a tapered edge is formed, and the first electrode and the first electrode are formed. Forming a second insulating layer of one or more selected from silicon oxide, silicon nitride, and silicon oxynitride on the first insulating layer; forming an organic compound layer on the second insulating layer; A method for manufacturing a light-emitting device, wherein a second electrode is formed over the organic compound layer.
【請求項14】絶縁表面上に第1の電極を形成し、前記
第1の電極の端部を覆いテーパー状の縁を有する第1の
絶縁層を形成し、前記第1の電極及び前記第1の絶縁層
上に、炭素を主成分とする第2の絶縁層を形成し、前記
第2の絶縁層上に有機化合物層を形成し、前記有機化合
物層上に第2の電極を形成することを特徴とする発光装
置の作製方法。
14. A first electrode is formed on an insulating surface, a first insulating layer covering an end of the first electrode and having a tapered edge is formed, and the first electrode and the first electrode are formed. Forming a second insulating layer mainly containing carbon on the first insulating layer, forming an organic compound layer on the second insulating layer, and forming a second electrode on the organic compound layer; A method for manufacturing a light-emitting device, comprising:
【請求項15】ソース領域及びドレイン領域を有する薄
膜トランジスタの前記ソース領域及びドレイン領域上に
層間絶縁膜を形成し、前記層間絶縁膜に前記ドレイン領
域に達する開口部を形成した後、ドレイン電極を形成
し、前記層間絶縁膜上に前記ドレイン電極と接続する第
1の電極を形成し、前記ドレイン電極と接続する第1の
電極を覆う絶縁層を形成した後、前記第1の電極上にお
いて開口部を形成して、第1の絶縁層を設け、前記第1
の電極及び前記第1の絶縁層上に、酸化シリコン、窒化
シリコン、酸窒化シリコンから選ばれた一種又は複数種
から成る第2の絶縁層を形成し、前記有機化合物層上に
第2の電極を形成することを特徴とする発光装置の作製
方法。
15. A thin film transistor having a source region and a drain region, wherein an interlayer insulating film is formed on the source region and the drain region, an opening reaching the drain region is formed in the interlayer insulating film, and then a drain electrode is formed. Forming a first electrode connected to the drain electrode on the interlayer insulating film, forming an insulating layer covering the first electrode connected to the drain electrode, and then forming an opening on the first electrode; Forming a first insulating layer, the first insulating layer
A second insulating layer made of one or more of silicon oxide, silicon nitride, and silicon oxynitride is formed on the first electrode and the first insulating layer, and a second electrode is formed on the organic compound layer. Forming a light emitting device.
【請求項16】ソース領域及びドレイン領域を有する薄
膜トランジスタの前記ソース領域及びドレイン領域上に
層間絶縁膜を形成し、前記層間絶縁膜に前記ドレイン領
域に達する開口部を形成した後、ドレイン電極を形成
し、前記層間絶縁膜上に前記ドレイン電極と接続する第
1の電極を形成し、前記ドレイン電極と接続する第1の
電極を覆う絶縁層を形成した後、前記第1の電極上にお
いて開口部を形成して、第1の絶縁層を設け、前記第1
の電極及び前記第1の絶縁層上に、炭素を主成分とする
第2の絶縁層を形成し、前記有機化合物層上に第2の電
極を形成することを特徴とする発光装置の作製方法。
16. A thin film transistor having a source region and a drain region, an interlayer insulating film is formed on the source region and the drain region, an opening reaching the drain region is formed in the interlayer insulating film, and then a drain electrode is formed. Forming a first electrode connected to the drain electrode on the interlayer insulating film, forming an insulating layer covering the first electrode connected to the drain electrode, and then forming an opening on the first electrode; Forming a first insulating layer, the first insulating layer
Forming a second insulating layer containing carbon as a main component on the first electrode and the first insulating layer, and forming a second electrode on the organic compound layer. .
【請求項17】請求項15又は請求項16において、前
記層間絶縁膜はポリイミド又はアクリルで形成すことを
特徴とする発光装置の作製方法。
17. The method for manufacturing a light emitting device according to claim 15, wherein the interlayer insulating film is formed of polyimide or acrylic.
【請求項18】請求項15又は請求項16において、前
記層間絶縁膜はポリイミド又はアクリルから成る第1の
層と、窒化シリコン又は酸窒化シリコンから成る第2の
層とで形成することを特徴とする発光装置の作製方法。
18. The semiconductor device according to claim 15, wherein the interlayer insulating film is formed of a first layer made of polyimide or acrylic and a second layer made of silicon nitride or silicon oxynitride. For manufacturing a light emitting device.
【請求項19】請求項13乃至請求項16にいずれか一
において、前記第1の絶縁層は、ポリイミド又はアクリ
ルで形成さすることを特徴とする発光装置の作製方法。
19. The method for manufacturing a light emitting device according to claim 13, wherein the first insulating layer is formed of polyimide or acrylic.
【請求項20】請求項13乃至請求項16にいずれか一
において、前記第2の絶縁層は、1〜10nmの厚さで形
成することを特徴とする発光装置の作製方法。
20. The method for manufacturing a light-emitting device according to claim 13, wherein the second insulating layer is formed with a thickness of 1 to 10 nm.
【請求項21】請求項13乃至請求項16にいずれか一
において、前記第2の絶縁層は、2〜3nmの厚さで形成
することを特徴とする発光装置の作製方法。
21. The method for manufacturing a light-emitting device according to claim 13, wherein the second insulating layer is formed with a thickness of 2 to 3 nm.
【請求項22】請求項13乃至請求項16にいずれか一
において、前記第2の絶縁層は、プラズマCVD法又は
スパッタ法で形成することを特徴とする発光装置の作製
方法。
22. The method for manufacturing a light-emitting device according to claim 13, wherein the second insulating layer is formed by a plasma CVD method or a sputtering method.
JP2001079586A 2001-03-19 2001-03-19 Light emitting device and method for producing it Withdrawn JP2002280186A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001079586A JP2002280186A (en) 2001-03-19 2001-03-19 Light emitting device and method for producing it
US10/098,617 US7301279B2 (en) 2001-03-19 2002-03-18 Light-emitting apparatus and method of manufacturing the same
US11/935,831 US7902740B2 (en) 2001-03-19 2007-11-06 Light emitting apparatus
US13/034,157 US8651911B2 (en) 2001-03-19 2011-02-24 Light emitting apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001079586A JP2002280186A (en) 2001-03-19 2001-03-19 Light emitting device and method for producing it

Publications (2)

Publication Number Publication Date
JP2002280186A true JP2002280186A (en) 2002-09-27
JP2002280186A5 JP2002280186A5 (en) 2008-04-03

Family

ID=18936008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001079586A Withdrawn JP2002280186A (en) 2001-03-19 2001-03-19 Light emitting device and method for producing it

Country Status (1)

Country Link
JP (1) JP2002280186A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127627A (en) * 2002-09-30 2004-04-22 Semiconductor Energy Lab Co Ltd Display device
JP2004192935A (en) * 2002-12-11 2004-07-08 Hitachi Displays Ltd Organic el (electro-luminescence) display
JP2006502544A (en) * 2002-10-09 2006-01-19 サン−ゴバン グラス フランス Electroluminescent type device capable of electrical control and its connection means
JP2006196252A (en) * 2005-01-12 2006-07-27 Seiko Epson Corp Organic el device, image forming device, and electronic equipment
JP2008524853A (en) * 2004-12-17 2008-07-10 ハネウェル・インターナショナル・インコーポレーテッド Organic light-emitting diodes (OLEDs) with improved stability, brightness and efficiency
WO2011043210A1 (en) * 2009-10-05 2011-04-14 昭和電工株式会社 Electroluminescent element, method for manufacturing electroluminescent element, display device and illumination device
JP2020109751A (en) * 2018-12-31 2020-07-16 エルジー ディスプレイ カンパニー リミテッド Organic light emitting display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257826A (en) * 1991-02-13 1992-09-14 Sharp Corp Manufacture of active matrix substrate
JPH1131587A (en) * 1997-07-09 1999-02-02 Futaba Corp Organic electroluminescent element and manufacture thereof
JPH1174083A (en) * 1997-09-01 1999-03-16 Seiko Epson Corp Electroluminescent element and manufacture thereof
JPH11251069A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Display device and its manufacture
JPH11337973A (en) * 1998-05-28 1999-12-10 Sharp Corp Production of active matrix substrate
JP2001005426A (en) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd El display device and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257826A (en) * 1991-02-13 1992-09-14 Sharp Corp Manufacture of active matrix substrate
JPH1131587A (en) * 1997-07-09 1999-02-02 Futaba Corp Organic electroluminescent element and manufacture thereof
JPH1174083A (en) * 1997-09-01 1999-03-16 Seiko Epson Corp Electroluminescent element and manufacture thereof
JPH11251069A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Display device and its manufacture
JPH11337973A (en) * 1998-05-28 1999-12-10 Sharp Corp Production of active matrix substrate
JP2001005426A (en) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd El display device and electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127627A (en) * 2002-09-30 2004-04-22 Semiconductor Energy Lab Co Ltd Display device
JP2006502544A (en) * 2002-10-09 2006-01-19 サン−ゴバン グラス フランス Electroluminescent type device capable of electrical control and its connection means
JP2004192935A (en) * 2002-12-11 2004-07-08 Hitachi Displays Ltd Organic el (electro-luminescence) display
JP2008524853A (en) * 2004-12-17 2008-07-10 ハネウェル・インターナショナル・インコーポレーテッド Organic light-emitting diodes (OLEDs) with improved stability, brightness and efficiency
JP2006196252A (en) * 2005-01-12 2006-07-27 Seiko Epson Corp Organic el device, image forming device, and electronic equipment
WO2011043210A1 (en) * 2009-10-05 2011-04-14 昭和電工株式会社 Electroluminescent element, method for manufacturing electroluminescent element, display device and illumination device
JP2020109751A (en) * 2018-12-31 2020-07-16 エルジー ディスプレイ カンパニー リミテッド Organic light emitting display device
US11594695B2 (en) 2018-12-31 2023-02-28 Lg Display Co., Ltd. Organic light emitting display device

Similar Documents

Publication Publication Date Title
US9954196B2 (en) Light emitting device and method of manufacturing the same
US7301279B2 (en) Light-emitting apparatus and method of manufacturing the same
US7423293B2 (en) Light emitting device
US9627459B2 (en) Display device having sealing material
JP5836447B2 (en) Semiconductor device, display module, and electronic device
JP2021131560A (en) Display device
JP4223218B2 (en) Light emitting device
JP2002318546A (en) Light emitting device and method of making the same
JP4592989B2 (en) Method for manufacturing light emitting device
JP2002280186A (en) Light emitting device and method for producing it
JP2005135929A (en) Formation method of light emitting device
JP2002319495A (en) Manufacturing method of light-emitting device
JP2005196225A (en) Light emitting device and method of manufacturing light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101207