JP2002252163A - Method and device for manufacturing image display device - Google Patents

Method and device for manufacturing image display device

Info

Publication number
JP2002252163A
JP2002252163A JP2001051874A JP2001051874A JP2002252163A JP 2002252163 A JP2002252163 A JP 2002252163A JP 2001051874 A JP2001051874 A JP 2001051874A JP 2001051874 A JP2001051874 A JP 2001051874A JP 2002252163 A JP2002252163 A JP 2002252163A
Authority
JP
Japan
Prior art keywords
substrate
processed
chamber
bake
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001051874A
Other languages
Japanese (ja)
Inventor
Yuki Matsuura
浦 由 紀 松
Yoshitaka Kamata
田 好 貴 鎌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001051874A priority Critical patent/JP2002252163A/en
Publication of JP2002252163A publication Critical patent/JP2002252163A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve yield as much as possible. SOLUTION: This method/device is provided with a process for applying a photoresist on a substrate to be treated whereupon a film to be treated is formed thereon, a process for pre-baking the photoresist in a pre-baking room and a process for allowing the substrate to be treated to stay for a prescribed period or longer in the pre-baking room.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画像表示装置の製
造方法および製造装置に関する。
The present invention relates to a method and an apparatus for manufacturing an image display device.

【0002】[0002]

【従来の技術】従来、多結晶シリコン膜を用いたTFT
(Thin Film Transistor)を有する液晶パネルの製造で
は、アナログスイッチやシフトレジスタなどの駆動回路
の一部(例えばトランジスタ等)を同一の基板状に同時
に作り込むことが行われている。これまでは、素子幅
(特にTFTゲート幅)が5μm程度の加工ができれば
十分であった。しかし、従来外付け回路であったD/A
コンバータなども同一基板状に、多結晶シリコンを用い
たTFTで作る場合、TFTの特性を向上させることが
必要であり、1.5μm〜3μmの微細加工が要求され
る。配線が微細化されると、配線幅のばらつきがTFT
特性に及ぼす影響が大きくなるため、配線幅のばらつき
を抑えなければ回路動作不良等の不良を発生させること
になる。
2. Description of the Related Art Conventionally, TFTs using a polycrystalline silicon film
In manufacturing a liquid crystal panel having a (Thin Film Transistor), a part of a driver circuit (eg, a transistor) such as an analog switch or a shift register is simultaneously formed on the same substrate. Until now, it has been sufficient if a device width (particularly TFT gate width) of about 5 μm can be processed. However, D / A, which was an external circuit
When a converter or the like is made of a TFT using polycrystalline silicon on the same substrate, it is necessary to improve the characteristics of the TFT, and a fine processing of 1.5 μm to 3 μm is required. When wiring is miniaturized, variations in wiring width will cause TFT
Since the influence on the characteristics becomes large, unless the variation in the wiring width is suppressed, a failure such as a circuit operation failure will occur.

【0003】液晶パネルの量産では、低コスト化が最大
の問題である。低コスト化には、歩留り向上、スループ
ット向上が重要である。そのため、液晶パネルを製造す
るためのフォトリソグラフィ工程では、スループットを
向上するためにレジスト材料の感度が高いものを使用す
ることが多い。通常、露光にはステッパーが使用されて
おり、基板サイズが大きくなるにつれて、スループット
をかせぐため、1ショットあたりの露光面積を大きく取
る必要がある。その際、単位面積当たりの露光エネルギ
ーは低くなってしまうため、低露光量でもパターン形成
できるようにレジストの感度を高めてスループットをか
せいでいる。しかしながら、高感度化すると未露光部分
も現像液に溶解しやすくなる。このように高感度レジス
トの場合、フォトリソグラフィ工程におけるプリエクス
ポージャベーク(以下、プリベークとも言う)および現
像、露光、ポストエクスポージャベーク(以下ポストベ
ークとも言う)などの各工程の処理条件のバラツキに非
常に敏感であり、パターン幅がばらついてしまう。8イ
ンチサイズのシリコンウエハーを用いる半導体装置の製
造においては、露光エネルギーを低くする必要がないた
め、低感度のフォトレジストを用いており、プリベーク
などの処理条件のバラツキに鈍感であるので、このよう
な問題は起きにくい。ちなみに、半導体装置の製造にお
いては、単位面積当たりの露光エネルギーは100mJ
/cmで露光できるフォトレジストを使用している。
In mass production of liquid crystal panels, cost reduction is the biggest problem. For cost reduction, it is important to improve yield and throughput. Therefore, in a photolithography process for manufacturing a liquid crystal panel, a resist material having high sensitivity is often used in order to improve throughput. Usually, a stepper is used for exposure, and as the substrate size increases, it is necessary to increase the exposure area per shot in order to increase throughput. At this time, since the exposure energy per unit area is reduced, the sensitivity of the resist is increased so that a pattern can be formed even at a low exposure dose, thereby increasing the throughput. However, when the sensitivity is increased, the unexposed portion is also easily dissolved in the developer. As described above, in the case of a high-sensitivity resist, variations in the processing conditions of each step such as pre-exposure bake (hereinafter, also referred to as pre-bake) and development, exposure, and post-exposure bake (hereinafter, also referred to as post-bake) in the photolithography process. It is very sensitive and the pattern width varies. In the manufacture of a semiconductor device using an 8-inch silicon wafer, it is not necessary to reduce the exposure energy, so a low-sensitivity photoresist is used, and it is insensitive to variations in processing conditions such as prebaking. Problems are less likely to occur. Incidentally, in the manufacture of a semiconductor device, the exposure energy per unit area is 100 mJ.
/ Cm 2 is used.

【0004】従来、画像表示装置(例えば、液晶表示装
置やEL(Electro Luminesense)装置)の製造における
高スループットを実現させるために、インライン方式の
製造装置を用いて高感度レジストで配線をパターニング
していた。インライン方式の製造装置の一般的な構成を
図7に示す。この製造装置は、レジスト塗布室20と、
プリベーク室30と、冷却室40と、露光室50と、現
像室60と、ポストベーク室70と、冷却室80と、搬
送アーム100とを備えている。
Conventionally, in order to realize a high throughput in the production of an image display device (for example, a liquid crystal display device or an EL (Electro Luminesense) device), wiring is patterned with a high-sensitivity resist using an in-line type production device. Was. FIG. 7 shows a general configuration of an in-line type manufacturing apparatus. This manufacturing apparatus includes a resist coating chamber 20 and
It includes a pre-bake chamber 30, a cooling chamber 40, an exposure chamber 50, a developing chamber 60, a post-bake chamber 70, a cooling chamber 80, and a transfer arm 100.

【0005】この製造装置を用いた液晶表示装置の製造
方法を、図8を参照して説明する。この製造装置は、洗
浄−レジスト塗布−プリベーク−冷却−露光−現像−ポ
ストベーク−冷却工程の順に基板を枚葉式に処理できる
構成になっている。まず、図8(a)に示すように、ガ
ラス基板11上に、窒化膜または酸化膜からなるアンダ
ーコート膜12を形成する。その後,このアンダーコー
ト膜12上にチャネル層となる多結晶半導体膜13を形
成し、フォトリソグラフィ技術を用いて多結晶半導体膜
12をパターニングする。そして、この多結晶半導体膜
13上にゲート絶縁膜14を形成し、このゲート絶縁膜
14上にゲート電極膜15を形成する。なお、これらの
各種の膜の形成は、図示しない室で行われる。
[0005] A method of manufacturing a liquid crystal display device using this manufacturing apparatus will be described with reference to FIG. This manufacturing apparatus has a configuration in which a substrate can be processed in a single-wafer process in the order of cleaning, resist coating, pre-baking, cooling, exposure, development, post-baking, and cooling steps. First, as shown in FIG. 8A, an undercoat film 12 made of a nitride film or an oxide film is formed on a glass substrate 11. Thereafter, a polycrystalline semiconductor film 13 serving as a channel layer is formed on the undercoat film 12, and the polycrystalline semiconductor film 12 is patterned using a photolithography technique. Then, a gate insulating film 14 is formed on the polycrystalline semiconductor film 13, and a gate electrode film 15 is formed on the gate insulating film 14. The formation of these various films is performed in a chamber (not shown).

【0006】次に、このようにして各種の膜が形成され
た被処理基板10を搬送アーム100によってレジスト
塗布室20に搬送する。そして、被処理基板10をスピ
ン塗布装置の載置台21に載せ、上記被処理基板10の
ゲート電極膜15上にフォトレジスト16を、スピン方
式を用いて塗布する(図8(b)参照)。その後、上記
被処理基板10を搬送アーム100を用いてレジスト塗
布室20からプリベーク室30に搬送し、プリベーク室
に設けられたプリベーク装置31のプッシャーピン34
上に上記被処理基板10を載置する(図8(c)参
照)。続いて、プッシャーピン34を下げて被処理基板
10をヒータ32に近接させ、ベークを開始する(図8
(d)参照)。なお、ヒータ32は110℃に保たれる
ように制御されている。
Next, the substrate 10 on which various films are formed as described above is transferred to the resist coating chamber 20 by the transfer arm 100. Then, the substrate to be processed 10 is placed on the mounting table 21 of the spin coating apparatus, and a photoresist 16 is coated on the gate electrode film 15 of the substrate to be processed 10 by using a spin method (see FIG. 8B). Thereafter, the substrate 10 is transferred from the resist coating chamber 20 to the pre-bake chamber 30 by using the transfer arm 100, and the pusher pins 34 of the pre-bake device 31 provided in the pre-bake chamber.
The substrate to be processed 10 is placed thereon (see FIG. 8C). Subsequently, the pusher pin 34 is lowered to bring the target substrate 10 close to the heater 32 to start baking (FIG. 8).
(D)). The heater 32 is controlled so as to be kept at 110 ° C.

【0007】次に、プリベーク室30内で所定のベーク
時間が経ると、被処理基板10は搬送アーム100で取
り出し可能となるようにプッシャーピン34で持ち上げ
られる(図8(e)参照)。その後、被処理基板10
は、搬送アーム100によってプリベーク室30から冷
却室40に搬送され、冷却室40内に設けられた冷却装
置41の冷却板42に近接して配置されて冷却工程が行
われる(図8(f)参照)。なお、冷却板42は23℃
に保たれるように制御されている。
Next, after a predetermined baking time has elapsed in the pre-bake chamber 30, the substrate 10 to be processed is lifted by the pusher pins 34 so that it can be taken out by the transfer arm 100 (see FIG. 8 (e)). Then, the substrate 10 to be processed
Is transferred from the pre-bake chamber 30 to the cooling chamber 40 by the transfer arm 100, and is arranged close to the cooling plate 42 of the cooling device 41 provided in the cooling chamber 40 to perform a cooling step (FIG. 8F). reference). In addition, the cooling plate 42 is 23 ° C.
It is controlled to be kept at.

【0008】次に、冷却工程が完了すると、上記被処理
基板10は、搬送アーム100によって冷却室40から
露光室50に搬送され、フォトマスク52をマスクとし
て被処理基板10上のフォトレジスト16が露光される
(図8(g)参照)。そして、露光工程が完了すると、
上記被処理基板10は、搬送アーム100によって露光
室50から現像室60に搬送され、フォトレジスト16
の現像工程が行われる。この現像工程が完了すると、上
記被処理基板10は、搬送アーム100によって現像室
60からポストベーク室70に搬送され、ポストベーク
が行われる。このポストベーク工程が完了すると、上記
被処理基板10は、搬送アーム100によって、ポスト
ベーク室70から冷却室80に搬送され、冷却される。
その後、搬送アーム100によって、図示しない室に搬
送され、現像されたフォトレジスト16をマスクとして
ゲート電極膜15がパターニングされ、ゲート電極が形
成される。このようにして液晶表示装置が製造される。
Next, when the cooling step is completed, the substrate 10 to be processed is transferred from the cooling chamber 40 to the exposure chamber 50 by the transfer arm 100, and the photoresist 16 on the substrate 10 is removed using the photomask 52 as a mask. It is exposed (see FIG. 8 (g)). And when the exposure process is completed,
The substrate to be processed 10 is transferred from the exposure chamber 50 to the developing chamber 60 by the transfer arm 100, and the photoresist 16
Is carried out. When the developing step is completed, the substrate 10 is transferred from the developing chamber 60 to the post-bake chamber 70 by the transfer arm 100, and post-baked. When the post-baking process is completed, the substrate 10 is transferred from the post-baking chamber 70 to the cooling chamber 80 by the transfer arm 100 and cooled.
Thereafter, the gate electrode film 15 is transferred to a chamber (not shown) by the transfer arm 100 and is patterned using the developed photoresist 16 as a mask to form a gate electrode. Thus, a liquid crystal display device is manufactured.

【0009】[0009]

【発明が解決しようとする課題】上述の製造装置におい
ては、各工程毎に搬送アームが設けられた構成ではな
く、1製造装置に1乃至2個の搬送アーム100が設け
られた構成となっている。このため、連続処理を行なう
と、被処理基板10の搬送系と各処理工程のタイミング
により被処理基板10はベーク処理された後も図8
(e)の状態でプリベーク室30内に滞留することが生
じる。特に、コーターカップ洗浄やマスク交換などの動
作が入ると搬送系のタイミングがずれるので、基板はプ
リベーク室30内で滞留してから冷却室40へ搬送され
たり(図8(c)→図8(d)→図8(e)→図8
(f))、ベーク後に滞留せずにすぐに冷却室40に搬
送されたりする(図8(d)→図8(f))ことが生じ
る。
In the above-described manufacturing apparatus, one or two transfer arms 100 are provided in one manufacturing apparatus instead of a structure in which a transfer arm is provided for each process. I have. For this reason, when the continuous processing is performed, the processing target substrate 10 is subjected to the baking process according to the transfer system of the processing target substrate 10 and the timing of each processing step.
In the state of (e), stagnation occurs in the pre-bake chamber 30. In particular, when an operation such as coater cup cleaning or mask replacement is performed, the timing of the transfer system is shifted, so that the substrate stays in the pre-bake chamber 30 and is then transferred to the cooling chamber 40 (FIG. 8C → FIG. 8 (C)). d) → FIG. 8 (e) → FIG.
(F)), it is immediately conveyed to the cooling chamber 40 without staying after baking (FIG. 8D → FIG. 8F).

【0010】上記のように、従来の製造装置では被処理
基板10のプリベーク室での滞留時間は基板毎にばらつ
き、その滞留時間はおよそ0秒から200秒まで変動す
る。
As described above, in the conventional manufacturing apparatus, the residence time of the substrate to be processed 10 in the pre-bake chamber varies from substrate to substrate, and the residence time varies from approximately 0 seconds to 200 seconds.

【0011】この滞留時間のばらつきにより、現像後の
レジスト幅にばらつきが生じる。特に高感度レジストを
用いた場合、そのばらつきは大きくなる。測定すると、
130枚の基板毎のばらつき3σは0.6μmであっ
た。TFTを用いた液晶表示装置のTFTゲート配線加
工に従来に製造方法を適用した場合、ゲート長がばらつ
き、このため、TFT特性がばらつくことになる。特
に、オフ電流はゲート長が短くなるにつれて高くなるの
で、より短いほうへゲート長が大きくふれてしまうとリ
ークしやすくなる。このように、TFTのオン電流やオ
フ電流のマージンが狭くなり、回路動作不良が発生し歩
留りが低下するという問題が生じる。
Due to the variation in the residence time, the resist width after development varies. In particular, when a high-sensitivity resist is used, the variation becomes large. When you measure,
The variation 3σ for each of the 130 substrates was 0.6 μm. When a conventional manufacturing method is applied to processing of a TFT gate wiring of a liquid crystal display device using a TFT, the gate length varies, and as a result, TFT characteristics vary. In particular, since the off-state current increases as the gate length becomes shorter, a leak is liable to occur if the gate length greatly touches the shorter side. As described above, there is a problem that the margin of the ON current and the OFF current of the TFT is narrowed, the circuit operation is defective, and the yield is reduced.

【0012】本発明は、上記事情を考慮してなされたも
のであって、歩留まりを可及的に向上させることのでき
る画像表示装置の製造方法および製造装置を提供するこ
とを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a method and apparatus for manufacturing an image display device capable of improving the yield as much as possible.

【0013】[0013]

【課題を解決するための手段】本発明による画像表示装
置の製造方法は、被処理膜が形成された被処理基板上に
フォトレジストを塗布する工程と、前記フォトレジスト
をプリベーク室でプリベークする工程と、プリベーク
後、前記被処理基板を前記プリベーク室で所定時間以上
滞留させる工程と、を備えたことを特徴とする。
A method of manufacturing an image display device according to the present invention comprises the steps of applying a photoresist on a substrate to be processed on which a film to be processed is formed, and prebaking the photoresist in a prebaking chamber. And a step of retaining the substrate to be processed in the pre-bake chamber for a predetermined time or more after the pre-bake.

【0014】なお、前記被処理基板を前記プリベーク室
で滞留させる時間は一定であることが好ましい。
It is preferable that the time during which the substrate to be processed stays in the pre-bake chamber is constant.

【0015】なお、前記フォトレジストは前記所定時間
以上前記プリベーク室に滞留させたときに滞留時間がば
らついても現像後のレジスト幅のばらつきがほぼ一定の
範囲となる特性を有していることが好ましい。
The photoresist has such a characteristic that the variation in the resist width after development is substantially constant even if the retention time varies when the photoresist is retained in the pre-bake chamber for the predetermined time or more. preferable.

【0016】本発明による画像表示装置の製造装置は、
基板上に被処理膜が形成され、前記被処理膜上にフォト
レジスト層が形成された被処理基板をプリベークするプ
リベーク室を備え、前記被処理基板のプリベーク後、前
記被処理基板を前記プリベーク室の所定時間以上滞留さ
せるように構成されていることを特徴とする。
An apparatus for manufacturing an image display device according to the present invention comprises:
A pre-bake chamber is provided for pre-baking a substrate to be processed in which a film to be processed is formed on a substrate, and a photoresist layer is formed on the film to be processed. For more than a predetermined time.

【0017】なお、プリベーク後、前記被処理基板を前
記プリベーク室に滞留させる時間はほぼ一定であるよう
に構成されていることが好ましい。
It is preferable that the substrate to be processed is kept in the pre-bake chamber after the pre-bake so as to have a substantially constant time.

【0018】[0018]

【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】まず、本発明の実施形態を説明する前に、
本発明者等によって、初めて得られた実験結果について
説明する。
First, before describing an embodiment of the present invention,
The experimental results obtained for the first time by the present inventors will be described.

【0020】被処理基板のプリベーク室でのプリベーク
処理後の滞留時間と現像後のレジスト幅との関係につい
て説明する。被処理基板のプリベーク室でのプリベーク
処理後の滞留時間を変化させて露光及び現像したときの
レジスト幅の測定結果を図1に示す。なお、実験は、従
来技術で説明した製造装置を用いて行い、プリベーク室
のヒーター温度は110℃、ヒーターから被処理基板ま
でのピンアップ距離は50mmであった。また、フォト
レジストには、高感度レジスト、例えばTFR−970
(東京応化工業製)を用いた。そしてレジスト幅は現像
後における目標値が3.30μmである。プリベーク処
理後の滞留時間が長くなるにつれてレジストの現像速度
が遅くなるので、レジスト幅が大きくなることが図1か
ら分かる。しかし、滞留時間が所定値(例えば120
秒)を超えると滞留時間がばらついても現像後のレジス
ト幅はほぼ一定となることが図1から分かる。また、滞
留時間が120秒未満の場合には、滞留時間がばらつく
と現像後のレジスト幅は大きくばらつくことが図1から
分かる。
The relationship between the residence time of the substrate to be processed in the pre-baking chamber after the pre-baking process and the resist width after the development will be described. FIG. 1 shows the measurement results of the resist width when the exposure and development were performed while changing the residence time of the substrate to be processed in the prebaking chamber after the prebaking process. The experiment was performed using the manufacturing apparatus described in the related art, and the heater temperature of the prebaking chamber was 110 ° C., and the pin-up distance from the heater to the substrate to be processed was 50 mm. The photoresist may be a high-sensitivity resist such as TFR-970.
(Manufactured by Tokyo Ohka Kogyo). The target value of the resist width after development is 3.30 μm. It can be seen from FIG. 1 that as the residence time after the pre-bake treatment becomes longer, the developing speed of the resist becomes slower, so that the resist width becomes larger. However, the residence time is a predetermined value (for example, 120
1), it can be seen from FIG. 1 that the resist width after development becomes substantially constant even if the residence time varies. FIG. 1 shows that when the residence time is less than 120 seconds, the resist width after development varies greatly when the residence time varies.

【0021】したがって、従来技術で説明したインライ
ン方式の製造装置を用いて画像表示装置を製造する場合
には、プリベーク室での被処理基板のプリベーク処理後
の滞留時間が所定値(例えば120秒)以上となるよう
に製造することが好ましいことが分かる。なお、この場
合、現像後のレジスト幅は目標値よりも大きくなるた
め、この大きくなる分を見込んで現像時間を調整するこ
とが必要となる。
Therefore, when an image display device is manufactured using the in-line manufacturing apparatus described in the prior art, the residence time of the substrate to be processed in the pre-baking chamber after the pre-baking process is a predetermined value (for example, 120 seconds). It can be seen that it is preferable to manufacture so as to be as described above. In this case, since the resist width after development is larger than the target value, it is necessary to adjust the development time in anticipation of the increase.

【0022】次に、プリベーク室での被処理基板のプリ
ベーク処理後の滞留時間とレジスト幅の被処理基板面内
におけるばらつき(3σ)との関係を、図2を参照して
説明する。図2は、プリベーク室での被処理基板のプリ
ベーク処理後の滞留時間を変化させて露光及び現像した
ときのレジスト幅の被処理基板面内におけるばらつきの
測定結果を示すグラフである。なお、この実験は、従来
技術で説明した製造装置を用いて行い、プリベーク室の
ヒーター温度は110℃、ヒーターから被処理基板まで
のピンアップ距離は50mmであった。また、フォトレ
ジストには、高感度レジスト、例えばTFR−970
(東京応化工業製)を用いた。
Next, the relationship between the residence time of the substrate to be processed in the pre-baking chamber after the pre-baking process and the variation (3σ) of the resist width in the surface of the substrate to be processed will be described with reference to FIG. FIG. 2 is a graph showing a measurement result of a variation in a resist width in the surface of the substrate when the substrate is exposed and developed by changing the residence time of the substrate in the prebaking chamber after the prebaking process. This experiment was performed using the manufacturing apparatus described in the related art, and the heater temperature in the pre-bake chamber was 110 ° C., and the pin-up distance from the heater to the substrate to be processed was 50 mm. The photoresist may be a high-sensitivity resist such as TFR-970.
(Manufactured by Tokyo Ohka Kogyo).

【0023】この図2から分かるように、プリベーク処
理後の滞留時間が増すにつれて被処理基板面内のレジス
ト幅のばらつきは増大する傾向にある。これは、被処理
基板はプリベーク処理後の滞留時にはピンアップされて
いてヒーターからは50mm程度離れた位置に保持され
ているが、画像表示装置用の基板、例えば液晶表示装置
用の基板は半導体装置とは異なり基板サイズが400m
m×500mm以上と大きいので、図3に示すように基
板中央部と基板周辺部では冷却速度が異なっているため
と考えられる。なお図3は、プリベーク室内に被処理基
板を載置してプリベーク工程を行ったときの、被処理基
板の端部と中央部での基板表面温度の測定結果であっ
て、グラフg1は被処理基板端部での基板表面温度変化
を示し、グラフg2は被処理基板中央部での基板表面温
度変化を示す。また、図3の横軸は、プリベーク室に設
けられたプリベーク装置のプッシャーピンに被処理基板
を載置したときからの経過時間を示している。被処理基
板が上記プッシャーピンに載置されるとすぐに、被処理
基板の端部と中央部とでは基板表面温度差が生じる。そ
して、プッシャーピンに載置されてから約50秒が経過
すると、上記プッシャーピンが下げられて被処理基板が
プリベーク装置のヒーターに近接して配置される。この
ため、被処理基板の表面温度も急上昇する。そして約1
10℃でプリベークが行われる。被処理基板をプッシャ
ーピンに載置してから約120秒ほど経過すると上記プ
ッシャーピンが上昇させられて、被処理基板の冷却が開
始される。この冷却開始時の冷却速度は被処理基板中央
部で0.4℃/秒であるのに対して、被処理基板端部で
は1.1〜2.0℃/秒と冷却速度が速かった。これ
は、ヒーターは基板よりも僅かに大きい程度のサイズで
あるので、被処理基板端部は中央部に比べて冷却され易
いためであると考えられる。これにより、被処理基板端
部のレジスト幅は中央部に比べて小さくなる。
As can be seen from FIG. 2, as the residence time after the pre-bake process increases, the variation in the resist width in the surface of the substrate tends to increase. This is because the substrate to be processed is pinned up when staying after the pre-baking process and is held at a position about 50 mm away from the heater. However, a substrate for an image display device, for example, a substrate for a liquid crystal display device is a semiconductor device. Unlike 400m board size
It is thought that the cooling rate is different between the central part of the substrate and the peripheral part of the substrate as shown in FIG. FIG. 3 shows the measurement results of the substrate surface temperature at the edge and the center of the substrate when the substrate is placed in the prebaking chamber and the prebaking process is performed. The graph shows the change in substrate surface temperature at the edge of the substrate, and the graph g2 shows the change in substrate surface temperature at the center of the substrate to be processed. The horizontal axis in FIG. 3 indicates the elapsed time from when the substrate to be processed is placed on the pusher pins of the pre-bake device provided in the pre-bake chamber. As soon as the substrate to be processed is placed on the pusher pin, a difference in substrate surface temperature occurs between the end and the center of the substrate to be processed. Then, when about 50 seconds have elapsed after being placed on the pusher pin, the pusher pin is lowered, and the substrate to be processed is arranged close to the heater of the pre-bake device. For this reason, the surface temperature of the substrate to be processed also rises rapidly. And about 1
Prebaking is performed at 10 ° C. About 120 seconds after the substrate to be processed is placed on the pusher pin, the pusher pin is raised to start cooling the substrate to be processed. The cooling rate at the start of the cooling was 0.4 ° C./sec at the center of the substrate to be processed, whereas the cooling rate was 1.1 to 2.0 ° C./sec at the edge of the substrate. This is considered to be because the heater has a size slightly larger than the substrate, so that the edge of the substrate to be processed is cooled more easily than the center. Thereby, the resist width at the edge of the substrate to be processed is smaller than that at the center.

【0024】次に、プリベーク後の基板冷却速度がレジ
スト幅に及ぼす影響について図4を参照して説明する。
図4は、被処理基板の冷却速度とレジスト幅との関係を
示すグラフである。この図4から分かるように、冷却速
度が速いと、レジスト幅は小さくなる。したがって、レ
ジスト幅のばらつきを小さくするには、基板毎および基
板面内の冷却速度を一定になるように制御する必要があ
る。特に、基板サイズが大きい場合には、前述のように
基板がプリベーク装置内に滞留するとヒーターからの熱
の影響によって基板面内の冷却速度がばらつくことにな
る。
Next, the effect of the substrate cooling rate after prebaking on the resist width will be described with reference to FIG.
FIG. 4 is a graph showing the relationship between the cooling rate of the substrate to be processed and the resist width. As can be seen from FIG. 4, when the cooling rate is high, the resist width becomes small. Therefore, in order to reduce the variation in the resist width, it is necessary to control the cooling rate for each substrate and in the plane of the substrate to be constant. In particular, when the substrate size is large, if the substrate stays in the pre-bake apparatus as described above, the cooling rate in the substrate surface varies due to the influence of heat from the heater.

【0025】次に、本発明による画像表示装置の製造方
法の一実施形態を図5及び図7を参照して説明する。図
5は本実施形態の製造方法によって製造される液晶表示
装置の製造工程を示す工程断面図である。この実施形態
の製造方法は、従来技術で説明した図7に示す製造装置
を用いて行われる。
Next, an embodiment of a method for manufacturing an image display device according to the present invention will be described with reference to FIGS. FIG. 5 is a process cross-sectional view showing a manufacturing process of the liquid crystal display device manufactured by the manufacturing method of the present embodiment. The manufacturing method of this embodiment is performed using the manufacturing apparatus shown in FIG.

【0026】まず、図1(a)に示すように、サイズ4
00mm×500mmのガラス基板11上にアンダーコ
ート膜12および多結晶シリコン膜13を順次形成した
後に、多結晶シリコン膜13上にゲート絶縁膜14を成
膜し、このゲート絶縁膜14上にゲート電極となる金属
膜15を形成する。金属膜として、例えばMoやMoW
等をスパッタにて成膜する。
First, as shown in FIG.
After an undercoat film 12 and a polycrystalline silicon film 13 are sequentially formed on a glass substrate 11 of 00 mm × 500 mm, a gate insulating film 14 is formed on the polycrystalline silicon film 13, and a gate electrode is formed on the gate insulating film 14. Is formed. As a metal film, for example, Mo or MoW
Are formed by sputtering.

【0027】次に、スパッタ時などに付着したパーティ
クルを除去するために金属膜15を洗浄し、その後、金
属膜15が形成された被処理基板10を、搬送アーム1
00によってレジスト塗布室20に搬送する。そして図
1(b)に示すように、被処理基板10をスピン塗布装
置の載置台21に載せ、例えばTFR−970などのポ
ジタイプのフォトレジスト16をスピン方式により被処
理基板の金属膜15上に塗布する。フォトレジストとし
ては、20mJ/cmの光照射で露光できる高感度レ
ジストを用いた。通常、スループットを考慮すると、フ
ォトレジストの感度は40mJ/cm以下のものを使
用する。
Next, the metal film 15 is washed to remove particles attached during sputtering or the like, and then the substrate 10 on which the metal film 15 is formed is transferred to the transfer arm 1.
In step 00, the wafer is transferred to the resist coating chamber 20. Then, as shown in FIG. 1B, the substrate 10 to be processed is placed on a mounting table 21 of a spin coating apparatus, and a positive type photoresist 16 such as TFR-970 is formed on the metal film 15 of the substrate to be processed by a spin method. Apply. As the photoresist, a high-sensitivity resist that can be exposed to light of 20 mJ / cm 2 was used. Usually, in consideration of throughput, a photoresist having a sensitivity of 40 mJ / cm 2 or less is used.

【0028】次に、フォトレジストが塗布された被処理
基板10を搬送アーム100を用いてレジスト塗布室2
0からプリベーク室30に搬送し、図1(c)に示すよ
うに、被処理基板10をプリベーク装置31のプッシャ
ーピン34上に載置する。なお、このとき、プッシャー
ピン34はヒータ32から50mm離れた位置にあり、
プリベーク装置31のヒータ32の温度は110℃に保
持されるように制御されている。
Next, the substrate 10 to which the photoresist has been applied is transferred to the resist coating chamber 2 using the transfer arm 100.
From 0, the substrate 10 is transferred to the pre-bake chamber 30, and the substrate to be processed 10 is placed on the pusher pins 34 of the pre-bake device 31 as shown in FIG. At this time, the pusher pin 34 is located 50 mm away from the heater 32,
The temperature of the heater 32 of the pre-bake device 31 is controlled to be kept at 110 ° C.

【0029】次に、図5(d)に示すように、プッシャ
ーピン34を下げて被処理基板10をヒータ32に近接
させプリベーク処理を行う。ヒータの温度分布もレジス
ト幅のばらつきに影響するので温度制御が重要であり、
ヒータの温度を110±1℃に制御した。ヒータ温度±
1℃に対して被処理基板10の表面温度は±2℃でばら
ついた。上述の実験結果から分かるように、温度に対す
るレジスト幅の変化量は0.04μm/℃であるので、
レジスト幅は±0.08μmのばらつきに抑えられるこ
とできる。なお、上記プリベーク処理は、ピンを下げて
ヒータ32上4mmのところで一度止めて50秒間ベー
クする。この目的は、急激に加熱させることによるガラ
ス基板の反りを防止するためである。続いて、ヒータ3
2上に基板を真空密着させて70秒間ベークを行う。な
お、被処理基板10をヒータ32に完全に接触させない
で0.2mm離れた位置で真空チャックする方法でもよ
い。そのほうが基板の静電気による不良の発生を抑制で
きる。
Next, as shown in FIG. 5D, the pusher pin 34 is lowered to bring the substrate 10 close to the heater 32 to perform a pre-bake process. Temperature control is important because the temperature distribution of the heater also affects the variation of the resist width.
The temperature of the heater was controlled at 110 ± 1 ° C. Heater temperature ±
The surface temperature of the substrate to be processed 10 fluctuated at ± 2 ° C. with respect to 1 ° C. As can be seen from the above experimental results, the amount of change in resist width with respect to temperature is 0.04 μm / ° C.
The resist width can be suppressed to ± 0.08 μm. In the pre-baking process, the pins are lowered, stopped once at a position 4 mm above the heater 32, and baked for 50 seconds. The purpose is to prevent the glass substrate from warping due to rapid heating. Then, heater 3
A bake is performed for 70 seconds while the substrate is brought into close contact with the vacuum. Note that a method may be used in which the substrate to be processed 10 is vacuum-chucked at a distance of 0.2 mm without completely contacting the heater 32. This can suppress the occurrence of defects due to static electricity on the substrate.

【0030】そして、プリベーク処理が終了してから所
定時間(例えば120秒)経過するまでプリベーク室3
0に被処理基板10を滞留させる。なお、プリベーク処
理が終了すると、図5(e)に示すように、被処理基板
10はプッシャーピン34によってピンアップされ、ヒ
ータ32から所定の距離(例えば50mm)離れた位置
に保持される。このように、被処理基板10のプリベー
ク室30でのプリベーク処理後の滞留時間を所定時間
(例えば120秒)以上とすることにより、現像後のレ
ジスト幅をほぼ一定にすることができる。なお、被処理
基板面内におけるレジスト幅のばらつきを抑制するため
に、上記滞留時間は一定値であることが望ましい。
Then, the pre-baking chamber 3 is kept until a predetermined time (for example, 120 seconds) elapses after the completion of the pre-baking process.
The target substrate 10 stays at 0. When the pre-bake process is completed, as shown in FIG. 5E, the substrate to be processed 10 is pinned up by pusher pins 34 and is held at a position separated from the heater 32 by a predetermined distance (for example, 50 mm). As described above, by making the residence time of the substrate 10 after the pre-baking process in the pre-baking chamber 30 equal to or longer than the predetermined time (for example, 120 seconds), the resist width after the development can be made substantially constant. Note that the residence time is desirably a constant value in order to suppress variations in the resist width in the surface of the substrate to be processed.

【0031】次に、被処理基板10のプリベーク室30
でのプリベーク処理後の滞留時間が所定時間経過する
と、直ちに搬送アーム100によって被処理基板10は
プリベーク室30から取り出され、冷却室40へ搬送さ
れる。そして、図5(f)に示すように、冷却室40に
設けられた冷却装置41の冷却板42に被処理基板10
が密着させられる。冷却板42の温度は室温23℃±2
℃で、60秒間冷却処理を行う。本実施形態において
は、プリベーク室30から被処理基板を取り出してから
冷却板42に被処理基板10が載置されるまでの時間は
10秒かかるが、ベーク室30内に滞留している時のよ
うにヒータに晒されていないため、搬送の影響はほとん
ど無く、基板は面内で均一に冷却される。ちなみに測定
すると、冷却速度は、基板面内で8±0.2℃/秒であ
った。
Next, the pre-bake chamber 30 of the substrate 10 to be processed is
As soon as the dwell time after the pre-baking process in the step elapses for a predetermined time, the substrate 10 to be processed is taken out of the pre-baking chamber 30 by the transport arm 100 and transported to the cooling chamber 40. Then, as shown in FIG. 5F, the substrate 10 to be processed is placed on a cooling plate 42 of a cooling device 41 provided in the cooling chamber 40.
Are brought into close contact. The temperature of the cooling plate 42 is room temperature 23 ° C. ± 2.
Cooling is performed at 60 ° C. for 60 seconds. In the present embodiment, it takes 10 seconds from the removal of the substrate to be processed from the pre-bake chamber 30 to the placement of the substrate to be processed 10 on the cooling plate 42. As described above, since the substrate is not exposed to the heater, the transfer is hardly affected, and the substrate is uniformly cooled in the plane. By the way, when measured, the cooling rate was 8 ± 0.2 ° C./sec in the plane of the substrate.

【0032】次に、冷却工程が終了すると、搬送アーム
100によって、被処理基板10は冷却室40から露光
室50に搬送される。そして、図5(g)に示すよう
に、フォトマスク52をマスクとして被処理基板10の
レジスト16が露光される。露光処理が終了すると、被
処理基板10は搬送アーム100によって露光室50か
ら現像室60に搬送され、図5(h)に示すように、現
像処理が行われる。この現像処理は、TMAH2.4%
の現像液を例えばパドル方式により基板上に盛って露光
されたレジスト部分を溶解し、その後、純水により現像
液を置換洗浄することにより行われ、被処理基板10の
金属膜15上にはレジストパターン16aが残置される
(図5(h)参照)。
Next, when the cooling step is completed, the substrate to be processed 10 is transferred from the cooling chamber 40 to the exposure chamber 50 by the transfer arm 100. Then, as shown in FIG. 5G, the resist 16 on the substrate 10 to be processed is exposed using the photomask 52 as a mask. When the exposure processing is completed, the substrate 10 to be processed is transferred from the exposure chamber 50 to the developing chamber 60 by the transfer arm 100, and the developing processing is performed as shown in FIG. This development processing is performed with TMAH 2.4%
The developing solution is applied on the substrate by, for example, a paddle method to dissolve the exposed resist portion, and thereafter, the developing solution is replaced and washed with pure water, and the resist is formed on the metal film 15 of the substrate 10 to be processed. The pattern 16a is left (see FIG. 5H).

【0033】次に、現像処理が終了すると、搬送アーム
100によって、被処理基板10は現像室60からポス
トベーク室70に搬送され、ポストベーク処理が行われ
る。このポストベーク処理は、図5(i)に示すよう
に、ポストベーク室70に設けられたポストベーク装置
71のヒータ72が130℃に保持された状態で行われ
る。
Next, when the development processing is completed, the substrate 10 to be processed is transported from the development chamber 60 to the post-baking chamber 70 by the transport arm 100, and the post-baking processing is performed. As shown in FIG. 5 (i), this post-baking process is performed in a state where the heater 72 of the post-baking device 71 provided in the post-baking chamber 70 is kept at 130 ° C.

【0034】次に、ポストベーク処理が終了すると、搬
送アーム100によって、被処理基板10はポストベー
ク室70から冷却室80に搬送され、冷却処理が行われ
る。なお、ポストベークでの冷却もプリベークと同様に
しても良いが、ポストベーク後ではレジスト幅のばらつ
きにはあまり影響しないので、それほど冷却過程を制御
する必要はない。
Next, when the post-bake processing is completed, the substrate to be processed 10 is transferred from the post-bake chamber 70 to the cooling chamber 80 by the transfer arm 100, where the cooling processing is performed. The cooling in the post-baking may be the same as that in the pre-baking, but after the post-baking, it does not significantly affect the variation in the resist width, so that it is not necessary to control the cooling process so much.

【0035】次に、冷却処理が終了すると、搬送アーム
100によって、被処理基板10は図示しないエッチン
グ室に搬送され、図5(k)に示すように、形成された
レジストパターン16aをマスクとして金属膜15をエ
ッチングし、ゲート電極15aを形成する。その後、こ
のゲート電極15aをマスクとして多結晶シリコン膜1
3に不純物を導入することにより、低濃度のソース・ド
レイン領域13aを形成する。そして、更にゲート電極
15aの側面および上面に図示しないレジストパターン
を形成し、このレジストパターンをマスクとして不純物
を導入することにより、高濃度のソース・ドレイン領域
13bを形成する(図5(l)参照)。その後、上記レ
ジストパターンを除去する。そして全面にプラズマCV
Dを用いて層間絶縁膜92を形成した後に、この層間絶
縁膜92に、高濃度のソース・ドレイン領域13bとの
コンタクトをとるためのコンタクトホールを形成する
(図5(l)参照)。その後、上記コンタクトホールを
埋め込むように全面に電極材料の膜を堆積し、この電極
材料の膜をパターニングすることによりソース・ドレイ
ン電極94を形成し、薄膜トランジスタを制作する(図
5(l)参照)。
Next, when the cooling process is completed, the substrate 10 to be processed is transferred to an etching chamber (not shown) by the transfer arm 100, and as shown in FIG. The film 15 is etched to form a gate electrode 15a. Then, using the gate electrode 15a as a mask, the polycrystalline silicon film 1 is formed.
By introducing an impurity into the substrate 3, a low concentration source / drain region 13a is formed. Then, a not-shown resist pattern is formed on the side and top surfaces of the gate electrode 15a, and impurities are introduced using the resist pattern as a mask, thereby forming a high-concentration source / drain region 13b (see FIG. 5 (l)). ). After that, the resist pattern is removed. And plasma CV on the whole surface
After the interlayer insulating film 92 is formed using D, a contact hole for making contact with the high concentration source / drain region 13b is formed in the interlayer insulating film 92 (see FIG. 5 (l)). Thereafter, a film of an electrode material is deposited on the entire surface so as to fill the contact hole, and the source / drain electrodes 94 are formed by patterning the film of the electrode material, thereby producing a thin film transistor (see FIG. 5 (l)). .

【0036】本実施形態の効果を、100枚の被処理基
板に対してレジスト幅を測定し、レジスト幅のばらつき
3σを算出して調べた。基板毎のばらつきは、従来0.
6μmであったのが、本実施形態の製造方法を用いるこ
とにより0.2μmまで低減できた。上記プロセスを用
いて図5(l)に示す薄膜トランジスタを作製し、最終
的に駆動回路を内蔵した薄膜トランジスタを備えた液晶
表示装置を作製すると、配線幅3.0μmのゲート配線
の線幅ばらつき3σは、0.5μm以内となった。これ
に対して、従来の製造方法では、配線幅3.0μmのゲ
ート配線の線幅ばらつき3σは0.9μmであった。こ
れにより、本実施形態の製造方法を用いることによっ
て、線幅ばらつきによって生じるTFT特性に起因する
表示不良が低減された。
The effect of the present embodiment was examined by measuring the resist width for 100 substrates to be processed and calculating the resist width variation 3σ. Conventionally, the variation between the substrates is 0.1.
Although it was 6 μm, it could be reduced to 0.2 μm by using the manufacturing method of the present embodiment. When the thin film transistor shown in FIG. 5 (l) is manufactured using the above process, and finally a liquid crystal display device including a thin film transistor having a built-in drive circuit is manufactured, the line width variation 3σ of the gate line having a line width of 3.0 μm is , Within 0.5 μm. On the other hand, in the conventional manufacturing method, the line width variation 3σ of the gate line having the line width of 3.0 μm was 0.9 μm. Thus, by using the manufacturing method of the present embodiment, display defects due to TFT characteristics caused by line width variations were reduced.

【0037】以上説明したように、本実施形態において
は、被処理基板10のプリベーク室30でのプリベーク
処理後の滞留時間を所定時間以上とすることにより、現
像後のレジスト幅をほぼ一定にすることが可能となり、
歩留まりを可及的に向上させることができる。なお、被
処理基板面内におけるレジスト幅のばらつきを抑制する
ために、上記滞留時間は一定値であることが望ましい。
As described above, in this embodiment, the resist width after development is made substantially constant by setting the residence time of the substrate 10 after the pre-bake processing in the pre-bake chamber 30 to a predetermined time or more. Is possible,
The yield can be improved as much as possible. Note that the residence time is desirably a constant value in order to suppress variations in the resist width in the surface of the substrate to be processed.

【0038】なお、上記実施形態においては、被処理基
板10のプリベーク室30でのプリベーク処理後の滞留
時間を所定時間以上としたが、必ずどの被処理基板10
もプリベーク後にプリベーク室30内に全く滞留させな
いように構成しても良い。このように構成することによ
って、各被処理基板10の冷却速度を一定化することが
可能となり、かつ被処理基板面内の冷却速度に均一にす
ることができる。この結果、高スループットが維持でき
る高感度レジストを用いた場合でも基板毎および基板面
内のレジスト幅のばらつきを低減することができる。
In the above-described embodiment, the residence time of the substrate 10 after the pre-baking process in the pre-baking chamber 30 is equal to or longer than the predetermined time.
The pre-bake may be configured so as not to stay in the pre-bake chamber 30 at all. With such a configuration, it is possible to make the cooling rate of each substrate 10 to be constant, and to make the cooling rate in the surface of the substrate to be uniform. As a result, even when a high-sensitivity resist capable of maintaining a high throughput is used, it is possible to reduce variations in the resist width for each substrate and within the substrate surface.

【0039】次に、プリベーク後のプリベーク室30で
の滞留時間を零または一定値にする具体例について説明
する。
Next, a specific example in which the residence time in the pre-baking chamber 30 after the pre-baking is set to zero or a constant value will be described.

【0040】まず、ソフトウェアで調整する場合を説明
する。第1の具体例としては、ベーク処理終了までに搬
送アーム100がプリベーク室30前で待機するように
して、被処理基板10のピンアップ直後に被処理基板を
取り出せるようにする。これにより、プリベーク後のプ
リベーク室30での滞留時間を零にすることができる。
第2の具体例としては、プリベーク時間よりも冷却時間
が短くなるようにシーケンスを組み、プリベーク処理後
に被処理基板10をプリベーク室30から取り出したら
直ぐに冷却室40に搬送するように構成する。そして、
ベーク処理完了の例えば15秒前になると、搬送アーム
100に信号を発し、搬送アーム100を優先的にプリ
ベーク室30の前に待機させるシーケンスを用いる。な
お、上記15秒は、搬送アーム100が上記信号を受信
したときに行っている動作を終了してからプリベーク室
30の前まで移動する時間である。このようなシーケン
スを組むことを可能にするには、プリベーク処理が十分
に行える範囲で、プリベーク処理時間をできるだけ長く
設定する(例えば200秒)とともに他の工程の処理時
間を50〜70秒程度に設定することが必要である。こ
のようにすることにより、基本的にはプリベーク終了前
に搬送アーム100は待機する状態となるので、プリベ
ーク処理後の滞留時間をほぼ零にすることができる。
First, the case of adjusting by software will be described. As a first specific example, the transfer arm 100 waits in front of the pre-bake chamber 30 before the baking process is completed, so that the substrate to be processed can be taken out immediately after the substrate 10 is pinned up. Thereby, the residence time in the pre-baking chamber 30 after the pre-baking can be made zero.
As a second specific example, a sequence is set such that the cooling time is shorter than the pre-bake time, and the substrate 10 to be processed is transferred to the cooling chamber 40 as soon as the substrate 10 is taken out of the pre-bake chamber 30 after the pre-bake processing. And
When, for example, 15 seconds before the completion of the baking process, a signal is sent to the transfer arm 100 to preferentially cause the transfer arm 100 to wait in front of the pre-bake chamber 30. Note that the above-mentioned 15 seconds is a time required for the transfer arm 100 to move to the position before the pre-bake chamber 30 after the operation being performed when the transfer arm 100 receives the above signal. To make such a sequence possible, the pre-bake processing time is set as long as possible (for example, 200 seconds) and the processing time of other steps is reduced to about 50 to 70 seconds as long as the pre-bake processing can be sufficiently performed. It is necessary to set. By doing so, basically, the transfer arm 100 is in a standby state before the end of the pre-bake, so that the residence time after the pre-bake processing can be made substantially zero.

【0041】次に、製造装置を改造することによってプ
リベーク処理後の滞留時間を零または一定にすることが
可能であることを説明する。
Next, it will be described that the residence time after the pre-bake processing can be made zero or constant by modifying the manufacturing apparatus.

【0042】まず第1の具体例としては、ベーク室30
から冷却室40へは専用の搬送アームを持つ装置構造に
して、すぐに被処理基板を取り出せるようにすることで
ある。このように構成することにより、プリベーク処理
後の滞留時間をほぼ零にすることができる。
First, as a first specific example, the baking chamber 30
The purpose of the present invention is to provide a device structure having a dedicated transfer arm from the first to the cooling chamber 40 so that the substrate to be processed can be taken out immediately. With this configuration, the residence time after the pre-bake processing can be made substantially zero.

【0043】また、第2の具体例としては、図6に示す
ように、プリベーク室30に冷却装置を備えるように構
成することである。図6(a)は、被処理基板をプリベ
ーク動作時のプリベーク装置のヒータ32および上記冷
却装置36a,36bの上面図を示し、図6(b)は、
冷却時のプリベーク装置のヒータ32および上記冷却装
置36a、36bの上面図を示す。この冷却装置36
a、36bは、冷却動作をする場合以外はヒータ32の
左右でかつヒータ32から所定の高さの位置に分割して
配置されている(図6(a)参照)。そして、被処理基
板10のプリベーク処理が終了すると、被処理基板10
はプッシャーピン34によって上昇され、ヒータ32か
ら所定の位置(例えばヒータ32から300mm以上の
高さの位置)に保持される。このとき、プリベーク室内
に設けられた冷却装置36a、36bが中央方向(図6
(a)に示す矢印方向)に向かって移動し、この冷却装
置36a、36bの冷却板がヒータ32と被処理基板と
の間に挿入される。このため冷却装置36a、36bの
各冷却板には、プッシャーピン34との衝突を避けるた
めの切り欠き37が設けられている。冷却装置36a、
36bの冷却板がヒータ32と被処理基板との間に挿入
されと、プッシャーピン34が降下し、被処理基板10
は上記冷却板に載置され、冷却が行われる。なお、冷却
板はヒータ32からの熱の影響で温まらないようにする
ことが必要である。このため、冷却板は容量を大きくし
(厚さ50mm)、23℃の冷媒を循環させて一定温度
(23±5℃)を保つようにする。さらに、冷却板の下
側(ヒータ側)の面には、熱反射膜を被膜することが好
ましい。なお、冷却が終了したら、プッシャーピン34
を上昇させて、被処理基板をピンアップし、搬送アーム
100を用いてプリベーク室30から被処理基板10を
取り出す。この第2の具体例では、製造装置の冷却室4
0が不要となる。
Further, as a second specific example, as shown in FIG. 6, the pre-bake chamber 30 is provided with a cooling device. FIG. 6A is a top view of the heater 32 and the cooling devices 36a and 36b of the pre-bake device when the substrate to be processed is pre-baked, and FIG.
FIG. 3 shows a top view of the heater 32 of the pre-baking device and the cooling devices 36a and 36b during cooling. This cooling device 36
The parts a and 36b are divided on the right and left sides of the heater 32 and at a predetermined height from the heater 32 except when the cooling operation is performed (see FIG. 6A). Then, when the pre-bake processing of the processing target substrate 10 is completed, the processing target substrate 10
Is raised by the pusher pin 34 and is held at a predetermined position from the heater 32 (for example, a position at a height of 300 mm or more from the heater 32). At this time, the cooling devices 36a and 36b provided in the pre-bake chamber are in the center direction (FIG. 6).
Then, the cooling plates of the cooling devices 36a and 36b are inserted between the heater 32 and the substrate to be processed. For this reason, each cooling plate of the cooling devices 36a and 36b is provided with a notch 37 for avoiding collision with the pusher pin 34. Cooling device 36a,
When the cooling plate 36b is inserted between the heater 32 and the substrate to be processed, the pusher pins 34 descend, and the substrate 10
Is placed on the cooling plate and cooled. It is necessary that the cooling plate is not heated by the influence of the heat from the heater 32. For this reason, the cooling plate has a large capacity (thickness: 50 mm) and circulates a refrigerant at 23 ° C. to maintain a constant temperature (23 ± 5 ° C.). Further, it is preferable to coat a heat reflection film on the lower surface (heater side) of the cooling plate. When the cooling is completed, the pusher pin 34
Is raised, the substrate to be processed is pinned up, and the substrate to be processed 10 is taken out of the pre-bake chamber 30 using the transfer arm 100. In the second specific example, the cooling chamber 4 of the manufacturing apparatus
0 becomes unnecessary.

【0044】このように、プリベーク処理後の滞留時間
をほぼ零にすることにより、レジスト幅の基板毎のバラ
ツキを低減できるとともに、基板面内ばらつきも従来
0.5μmであったのに対して、0.3μmまで低減で
きることを確認した。
As described above, by making the residence time after the pre-bake process almost zero, the variation in the resist width among the substrates can be reduced, and the in-plane variation of the substrate has been 0.5 μm in comparison with the conventional case. It was confirmed that it could be reduced to 0.3 μm.

【0045】また、本発明の製造装置を、TFT形成に
用いる全てのパターニングに用いても良いことは言うま
でもない。
It goes without saying that the manufacturing apparatus of the present invention may be used for all patterning used for forming TFTs.

【0046】[0046]

【発明の効果】以上述べたように、本発明によれば、現
像後のレジスト幅のばらつきを可及的に小さくすること
が可能となり、歩留まりを可及的に向上させることがで
きる。
As described above, according to the present invention, the variation in the resist width after development can be reduced as much as possible, and the yield can be improved as much as possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】プリベーク後の被処理基板の滞留時間とレジス
ト幅の関係を示すグラフ。
FIG. 1 is a graph showing a relationship between a residence time of a substrate to be processed after prebaking and a resist width.

【図2】プリベーク後の滞留時間とレジスト幅の基板面
内ばらつきの関係を示すグラフ。
FIG. 2 is a graph showing a relationship between a residence time after prebaking and a variation in a resist width in a substrate surface.

【図3】プリベーク工程における被処理基板表面温度の
時間変化を示すグラフ。
FIG. 3 is a graph showing a time change of a surface temperature of a substrate to be processed in a pre-bake process.

【図4】プリベーク後の冷却速度とレジスト幅との関係
を示すグラフ。
FIG. 4 is a graph showing a relationship between a cooling rate after prebaking and a resist width.

【図5】本発明による画像表示装置の製造方法の一実施
形態の構成を示す工程断面図。
FIG. 5 is a process sectional view showing a configuration of an embodiment of a method for manufacturing an image display device according to the present invention.

【図6】本発明による画像表示装置の製造装置にかかる
プリベーク室の構成を示す上面図。
FIG. 6 is a top view showing the configuration of a pre-bake chamber according to the image display device manufacturing apparatus according to the present invention.

【図7】インライン方式の製造装置の一般的な構成を示
すブロック図。
FIG. 7 is a block diagram showing a general configuration of an in-line type manufacturing apparatus.

【図8】従来の画像表示装置の製造方法の製造工程断面
図。
FIG. 8 is a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing an image display device.

【符号の説明】[Explanation of symbols]

11 ガラス基板 12 アンダーコート(窒化膜、酸化膜) 13 チャネル層(多結晶半導体膜) 13a 低濃度ソース・ドレイン領域 13b 高濃度ソース・ドレイン領域 14 ゲート絶縁膜 15 ゲート電極膜 15a ゲート電極 16 フォトレジスト 16a フォトレジスト 20 レジスト塗布室 21 スピン塗布装置の載置台 30 プリベーク室 31 プリベーク装置 32 ヒータ 34 プッシャーピン 36a,36b 冷却装置 40 冷却室 41 冷却装置 42 冷却板 50 露光室 52 フォトマスク 60 現像室 70 ポストベーク室 80 冷却室 82 ヒータ 92 層間絶縁膜 94 ソース・ドレイン電極 Reference Signs List 11 glass substrate 12 undercoat (nitride film, oxide film) 13 channel layer (polycrystalline semiconductor film) 13a low-concentration source / drain region 13b high-concentration source / drain region 14 gate insulating film 15 gate electrode film 15a gate electrode 16 photoresist Reference Signs List 16a photoresist 20 resist coating chamber 21 mounting table of spin coating apparatus 30 pre-bake chamber 31 pre-bake apparatus 32 heater 34 pusher pin 36a, 36b cooling apparatus 40 cooling chamber 41 cooling apparatus 42 cooling plate 50 exposure chamber 52 photomask 60 developing chamber 70 post Bake chamber 80 Cooling chamber 82 Heater 92 Interlayer insulating film 94 Source / drain electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 338 H01L 21/30 566 5F110 H01L 29/786 29/78 627C 5G435 21/336 Fターム(参考) 2H092 MA10 MA12 MA15 MA23 MA35 NA29 2H096 AA28 AA30 DA01 2H097 HA03 LA12 5C094 AA42 AA43 BA03 BA43 CA19 EA04 EA07 5F046 DA29 JA04 JA22 KA04 KA07 KA10 LA01 LA18 5F110 BB02 CC02 DD02 DD12 EE04 EE44 EE48 GG02 GG13 HM15 NN02 NN35 QQ01 QQ11 5G435 AA17 BB05 BB12 CC09 KK09 KK10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/30 338 H01L 21/30 566 5F110 H01L 29/786 29/78 627C 5G435 21/336 F term (Reference) ) 2H092 MA10 MA12 MA15 MA23 MA35 NA29 2H096 AA28 AA30 DA01 2H097 HA03 LA12 5C094 AA42 AA43 BA03 BA43 CA19 EA04 EA07 5F046 DA29 JA04 JA22 KA04 KA07 KA10 LA01 LA18 5F110 BB02 CC02 DD02 DD12 GG04 NN04 BB12 CC09 KK09 KK10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】被処理膜が形成された被処理基板上にフォ
トレジストを塗布する工程と、前記フォトレジストをプ
リベーク室でプリベークする工程と、プリベーク後、前
記被処理基板を前記プリベーク室で所定時間以上滞留さ
せる工程と、を備えたことを特徴とする画像表示装置の
製造方法。
A step of applying a photoresist on a substrate to be processed on which a film to be processed is formed; a step of pre-baking the photoresist in a pre-bake chamber; A method of manufacturing the image display device, the method comprising:
【請求項2】前記被処理基板を前記プリベーク室で滞留
させる時間は一定であることを特徴とする請求項1記載
の画像表示装置の製造方法。
2. The method according to claim 1, wherein the time during which the substrate to be processed stays in the pre-bake chamber is constant.
【請求項3】前記フォトレジストは前記所定時間以上前
記プリベーク室に滞留させたときに滞留時間がばらつい
ても現像後のレジスト幅のばらつきがほぼ一定の範囲と
なる特性を有していることを特徴とする請求項1または
2記載の画像表示装置の製造方法。
3. The method according to claim 1, wherein the photoresist has a characteristic that the variation in the resist width after development is substantially constant even if the residence time varies when the photoresist is retained in the pre-bake chamber for the predetermined time or more. The method for manufacturing an image display device according to claim 1 or 2, wherein:
【請求項4】基板上に被処理膜が形成され、前記被処理
膜上にフォトレジスト層が形成された被処理基板をプリ
ベークするプリベーク室を備え、前記被処理基板のプリ
ベーク後、前記被処理基板を前記プリベーク室の所定時
間以上滞留させるように構成されていることを特徴とす
る画像表示装置の製造装置。
4. A pre-bake chamber for pre-baking a substrate on which a film to be processed is formed on a substrate and having a photoresist layer formed on the film to be processed, wherein the pre-baking of the substrate to be processed is performed after the pre-baking of the substrate to be processed. An apparatus for manufacturing an image display device, wherein a substrate is retained in the pre-bake chamber for a predetermined time or more.
【請求項5】プリベーク後、前記被処理基板を前記プリ
ベーク室に滞留させる時間はほぼ一定であるように構成
されたことを特徴とする請求項4記載の画像表示装置の
製造装置。
5. The apparatus for manufacturing an image display device according to claim 4, wherein after the pre-baking, the time for which the substrate to be processed stays in the pre-baking chamber is substantially constant.
JP2001051874A 2001-02-27 2001-02-27 Method and device for manufacturing image display device Pending JP2002252163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001051874A JP2002252163A (en) 2001-02-27 2001-02-27 Method and device for manufacturing image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001051874A JP2002252163A (en) 2001-02-27 2001-02-27 Method and device for manufacturing image display device

Publications (1)

Publication Number Publication Date
JP2002252163A true JP2002252163A (en) 2002-09-06

Family

ID=18912594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001051874A Pending JP2002252163A (en) 2001-02-27 2001-02-27 Method and device for manufacturing image display device

Country Status (1)

Country Link
JP (1) JP2002252163A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158660B2 (en) 2012-03-16 2015-10-13 International Business Machines Corporation Controlling operation of a run-time instrumentation facility
US9250903B2 (en) 2012-03-16 2016-02-02 International Business Machinecs Corporation Determining the status of run-time-instrumentation controls
US9280447B2 (en) 2012-03-16 2016-03-08 International Business Machines Corporation Modifying run-time-instrumentation controls from a lesser-privileged state
US9280346B2 (en) 2012-03-16 2016-03-08 International Business Machines Corporation Run-time instrumentation reporting
US9367316B2 (en) 2012-03-16 2016-06-14 International Business Machines Corporation Run-time instrumentation indirect sampling by instruction operation code
US9367313B2 (en) 2012-03-16 2016-06-14 International Business Machines Corporation Run-time instrumentation directed sampling
US9372693B2 (en) 2012-03-16 2016-06-21 International Business Machines Corporation Run-time instrumentation sampling in transactional-execution mode
US9395989B2 (en) 2012-03-16 2016-07-19 International Business Machines Corporation Run-time-instrumentation controls emit instruction
US9400736B2 (en) 2012-03-16 2016-07-26 International Business Machines Corporation Transformation of a program-event-recording event into a run-time instrumentation event
US9405541B2 (en) 2012-03-16 2016-08-02 International Business Machines Corporation Run-time instrumentation indirect sampling by address
US9454462B2 (en) 2012-03-16 2016-09-27 International Business Machines Corporation Run-time instrumentation monitoring for processor characteristic changes
US9483269B2 (en) 2012-03-16 2016-11-01 International Business Machines Corporation Hardware based run-time instrumentation facility for managed run-times

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158660B2 (en) 2012-03-16 2015-10-13 International Business Machines Corporation Controlling operation of a run-time instrumentation facility
US9250903B2 (en) 2012-03-16 2016-02-02 International Business Machinecs Corporation Determining the status of run-time-instrumentation controls
US9250902B2 (en) 2012-03-16 2016-02-02 International Business Machines Corporation Determining the status of run-time-instrumentation controls
US9280448B2 (en) 2012-03-16 2016-03-08 International Business Machines Corporation Controlling operation of a run-time instrumentation facility from a lesser-privileged state
US9280447B2 (en) 2012-03-16 2016-03-08 International Business Machines Corporation Modifying run-time-instrumentation controls from a lesser-privileged state
US9280346B2 (en) 2012-03-16 2016-03-08 International Business Machines Corporation Run-time instrumentation reporting
US9367316B2 (en) 2012-03-16 2016-06-14 International Business Machines Corporation Run-time instrumentation indirect sampling by instruction operation code
US9367313B2 (en) 2012-03-16 2016-06-14 International Business Machines Corporation Run-time instrumentation directed sampling
US9372693B2 (en) 2012-03-16 2016-06-21 International Business Machines Corporation Run-time instrumentation sampling in transactional-execution mode
US9395989B2 (en) 2012-03-16 2016-07-19 International Business Machines Corporation Run-time-instrumentation controls emit instruction
US9400736B2 (en) 2012-03-16 2016-07-26 International Business Machines Corporation Transformation of a program-event-recording event into a run-time instrumentation event
US9405541B2 (en) 2012-03-16 2016-08-02 International Business Machines Corporation Run-time instrumentation indirect sampling by address
US9405543B2 (en) 2012-03-16 2016-08-02 International Business Machines Corporation Run-time instrumentation indirect sampling by address
US9411591B2 (en) 2012-03-16 2016-08-09 International Business Machines Corporation Run-time instrumentation sampling in transactional-execution mode
US9430238B2 (en) 2012-03-16 2016-08-30 International Business Machines Corporation Run-time-instrumentation controls emit instruction
US9442824B2 (en) 2012-03-16 2016-09-13 International Business Machines Corporation Transformation of a program-event-recording event into a run-time instrumentation event
US9442728B2 (en) 2012-03-16 2016-09-13 International Business Machines Corporation Run-time instrumentation indirect sampling by instruction operation code
US9454462B2 (en) 2012-03-16 2016-09-27 International Business Machines Corporation Run-time instrumentation monitoring for processor characteristic changes
US9459873B2 (en) 2012-03-16 2016-10-04 International Business Machines Corporation Run-time instrumentation monitoring of processor characteristics
US9465716B2 (en) 2012-03-16 2016-10-11 International Business Machines Corporation Run-time instrumentation directed sampling
US9471315B2 (en) 2012-03-16 2016-10-18 International Business Machines Corporation Run-time instrumentation reporting
US9483269B2 (en) 2012-03-16 2016-11-01 International Business Machines Corporation Hardware based run-time instrumentation facility for managed run-times
US9483268B2 (en) 2012-03-16 2016-11-01 International Business Machines Corporation Hardware based run-time instrumentation facility for managed run-times
US9489285B2 (en) 2012-03-16 2016-11-08 International Business Machines Corporation Modifying run-time-instrumentation controls from a lesser-privileged state

Similar Documents

Publication Publication Date Title
JP2002252163A (en) Method and device for manufacturing image display device
JP4437477B2 (en) Substrate processing apparatus and substrate processing method
JP2000150333A (en) Substrate heat treatment apparatus
KR100475737B1 (en) Bake apparatus for manufacturing semiconductor
US20090208879A1 (en) Substrate processing method, program, computer-readable recording medium, and substrate processing system
JP2938121B2 (en) Method for manufacturing thin film semiconductor device
JP2003051439A (en) Annealing method and apparatus
US8587763B2 (en) Substrate processing method, substrate processing system, and computer-readable recording medium recording program thereon
US7763415B2 (en) Method of fabricating semiconductor device
JP2008034685A (en) Method and apparatus of heat treatment
JPH03102324A (en) Production of thin-film transistor
US8135487B2 (en) Temperature setting method and apparatus for a thermal processing plate
JP2002334823A (en) Baking method, baking device and manufacturing method for liquid crystal display element
JP4124448B2 (en) Substrate processing method and substrate processing apparatus
JP2003068598A (en) Baking method and baking system
KR100825382B1 (en) Track apparatus for plate display
JP2000269190A (en) Manufacture of semiconductor device
JPH07161619A (en) Method and apparatus for baking semiconductor wafer
JP3993426B2 (en) Heat treatment apparatus and method, photomask manufacturing method, and semiconductor device manufacturing method
JP2002141272A (en) Developing method and developing equipment of photosensitive film
JP4121770B2 (en) Baking device for photomask manufacturing
KR100648995B1 (en) Apparatus of baking for semiconductor device fabrication
JP2002025894A (en) Pattern formation method
JPH11288868A (en) Resist developing apparatus and method therefor
KR101031716B1 (en) Fabricating method of gate line and liquid crystal display device using thereof