JP2002229507A - Matrix type display device and driving method therefor, and portable information terminal - Google Patents

Matrix type display device and driving method therefor, and portable information terminal

Info

Publication number
JP2002229507A
JP2002229507A JP2001025215A JP2001025215A JP2002229507A JP 2002229507 A JP2002229507 A JP 2002229507A JP 2001025215 A JP2001025215 A JP 2001025215A JP 2001025215 A JP2001025215 A JP 2001025215A JP 2002229507 A JP2002229507 A JP 2002229507A
Authority
JP
Japan
Prior art keywords
gray scale
rows
circuit
gradation
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001025215A
Other languages
Japanese (ja)
Inventor
Hitoshi Tsuge
仁志 柘植
Hiroshi Takahara
博司 高原
Atsuhiro Yamano
敦浩 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001025215A priority Critical patent/JP2002229507A/en
Publication of JP2002229507A publication Critical patent/JP2002229507A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a screen from being burnt when a same picture is always displayed, in a display device performing gradation display by frame rate control(FRC). SOLUTION: To prevent burning, the display device is made to alternately display a video signal and a non-display signal at regular intervals. In this case, to prevent a period for replacing display from varying due to a difference between full screen display and partial display, a rate for varying a ratio of a non-display area to video display area is altered according to the number of display lines.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はマトリクス状の画素
構造を有する液晶表示装置などに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display having a matrix pixel structure.

【0002】[0002]

【従来の技術】液晶表示パネルは、薄型で低消費電力と
いう利点から、携帯用機器等に多く採用され、ワードプ
ロセッサやパーソナルコンピュータ、テレビ(TV)な
どの機器や、ビデオカメラのビューファインダ、モニタ
ーなどにも用いられている。近年ではバックライトを用
いず、外光を光源として用いる反射型液晶表示パネルも
採用されつつある。
2. Description of the Related Art Liquid crystal display panels are widely used in portable devices and the like because of their thinness and low power consumption. Devices such as word processors, personal computers, televisions (TVs), viewfinders for video cameras, and monitors are also used. It is also used for In recent years, a reflective liquid crystal display panel using external light as a light source without using a backlight has been adopted.

【0003】[0003]

【発明が解決しようとする課題】携帯電話などの超低消
費電力を要望される場合は、要望される電力に対して消
費電力が大きいという問題点がある。そのため、ユーザ
ーがキー操作や通話を行わないときには、最低限度の表
示を画面の一部分に表示させる部分表示モードというも
のがある。しかしこの表示方法の場合電力を低減するた
め映像信号を入力しない場合もあり、表示画像の変化が
少ないため、電源を切っても同じ画面が残像として残っ
たり、表示部分のみ材料が劣化したりするという問題点
がある。これは液晶ディスプレイだけでなく、ブラウン
管ディスプレイや、有機発光素子など表示材料によらず
発生する。
When ultra-low power consumption is required for a portable telephone or the like, there is a problem that the power consumption is large relative to the required power. Therefore, there is a partial display mode in which a minimum display is displayed on a part of the screen when the user does not perform a key operation or a call. However, in the case of this display method, there is a case where a video signal is not input in order to reduce power, and a change in a displayed image is small. There is a problem. This occurs regardless of a display material such as a CRT display or an organic light emitting element as well as a liquid crystal display.

【0004】[0004]

【課題を解決するための手段】これらの欠点を解決する
ために本発明の表示装置は、フレームレートコントロー
ル(FRC)により階調表示を行うマトリクス型表示装
置において、本来の映像信号と非表示の信号をFRCの
処理を使って交互にセグメント信号線に印加し、外部と
の信号のやり取りがなくても表示状態をある一定の間隔
で変更できる構成としたものである。
In order to solve these drawbacks, a display device according to the present invention is applied to a matrix type display device which performs gradation display by frame rate control (FRC). Signals are alternately applied to the segment signal lines using FRC processing so that the display state can be changed at certain intervals without exchanging signals with the outside.

【0005】[0005]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0006】なお、各図面等で説明した内容は特に断り
がなくとも、他の実施例等と組み合わせることができ
る。たとえば、図1と図3に示した焼き付け防止方法の
組合せや、図1の実施例でしめした表示装置を図4の表
示部に導入するといった構成ができる。つまり、本発明
書の表示パネル等について各図面および明細書で説明し
た事項は、個別に説明することなく相互に組み合わせた
実施形態の表示装置等を構成できる。
The contents described in each drawing and the like can be combined with other embodiments and the like without any particular notice. For example, a combination of the burning prevention methods shown in FIGS. 1 and 3 and a configuration in which the display device shown in the embodiment of FIG. 1 is introduced into the display unit of FIG. That is, the items described in the drawings and the specification of the display panel and the like of the present invention can be combined with each other without individually describing the display device and the like of the embodiment.

【0007】このように特に明細書中に例示されていな
くとも、明細書、図面中で記載あるいは説明した事項、
内容、仕様は、互いに組み合わせて請求項に記載するこ
とができる。すべての組み合わせについて明細書などで
記述することは不可能であるからである。
As described above, even if not specifically exemplified in the specification, the matters described or explained in the specification and drawings,
The contents and specifications can be described in the claims in combination with each other. This is because it is impossible to describe all combinations in a specification or the like.

【0008】(発明の実施の形態1)図1に本発明の第
1の形態における機能ブロック図を示す。20は階調レ
ジスタ回路であり、階調レジスタの出力は各階調のフレ
ームレートコントロールの結果であり、階調選択回路2
9に入力されている。この例では、0から7の8階調表
示の例を示しており、階調0と階調7を除く階調1から
6までのデータが入力されている。階調0および階調7
は全時間オフもしくは全時間オンであるため階調選択回
路29で対応可能である。階調レジスタは水平同期信号
26および垂直同期信号27に対応してシフト量保持用
RAM22に記憶されている量だけシフト演算処理され
る。一般に多階調信号である入力映像信号28はFRC
により1ビットのオンオフデータに変換される。この変
換部が階調選択回路29であり、入力映像信号28の階
調により、対応する階調レジスタ出力を選択しFRCデ
ータを出力する。階調選択回路29の出力18は、セグ
メント信号線へ供給されるか、あるいはマルチラインセ
レクト(MLS)駆動の場合は入力信号行列として直交
関数行列との行列演算に用いられる。
(First Embodiment of the Invention) FIG. 1 shows a functional block diagram according to a first embodiment of the present invention. Reference numeral 20 denotes a gray scale register circuit. The output of the gray scale register is a result of frame rate control of each gray scale.
9 has been entered. This example shows an example of eight gradation display from 0 to 7, and data of gradations 1 to 6 excluding gradation 0 and gradation 7 is input. Gradation 0 and gradation 7
Is turned off all the time or turned on all the time, and can be handled by the gradation selection circuit 29. The gradation register performs shift operation processing by an amount stored in the shift amount holding RAM 22 in accordance with the horizontal synchronization signal 26 and the vertical synchronization signal 27. The input video signal 28, which is generally a multi-tone signal, is
Is converted to 1-bit on / off data. This conversion unit is a gradation selection circuit 29, which selects a corresponding gradation register output according to the gradation of the input video signal 28 and outputs FRC data. The output 18 of the gradation selection circuit 29 is supplied to a segment signal line or used as an input signal matrix in a matrix operation with an orthogonal function matrix in the case of multi-line select (MLS) driving.

【0009】図2に表示部の焼き付け防止の方法を示
す。図2(a)は全画面表示時、図2(b)は部分表示
時の場合を示し、時間経過とともに右に示すパターンへ
と変化する。これによると、表示パターンを上から順に
消していき(左端から二枚)全体が非表示になった(左
から三枚目)ところで、上から再び表示させ(左から
4、5枚目)、表示領域すべてを表示させる(右端)。
これを実現するために、図1に示すフレームカウント回
路24および行数カウント回路25を用いる。4フレー
ムごとに4ラインずつ変化させた場合に、図2(a)の
例で説明すると、フレームカウント値が0から3の場合
は行数カウント値が0の場合のみ、コントローラ23は
階調選択回路29を制御し、入力映像信号28によら
ず、非表示信号を出力する。フレームカウント値が4か
ら7の場合、行数カウント値が0、1の場合に非表示信
号を、それ以外の場合は入力映像信号28の階調に応じ
た階調レジスタの出力を選択する。以下同様な操作を繰
り返す。この一連の動作に必要なフレーム数は、160
ラインのパネルでは320フレームであり、40ライン
のみ表示の部分表示時には80フレームである。フレー
ム周波数が100Hzとすると、表示されている時間は
図2(a)が1.6秒、図2(b)が0.4秒となる。
この速さであると、表示時間が短く表示内容を確認する
ことはできない。そのため32フレームごとに4ライン
ずつ変化させるように変更した。その結果表示時間は
(A)が12.8秒となり表示情報も確認でき、焼き付
きも防止できた。表示領域の表示時間Tはフレーム周波
数Fと表示行数N、Aフレームごとに4ラインずつ表示
領域を変更するとすると、T=1/F×(N/4×A)
で表される。フレーム周波数Fが一定値に指定されてい
るとすると、表示時間を12から15秒程度にしようと
すると、表示行数Nに応じて、表示領域を変更するフレ
ーム数Aを変化させる必要がある。図6にフレーム周波
数が100Hzの時Aフレームごとに表示領域の行数を
変更する場合の、表示行数Nと表示時間Tの関係を示し
た。表示行数によらず表示領域の表示時間を一定にする
には表示行数に応じて表示領域を変更するに必要なフレ
ーム数Aを変化させ、N×A=4×T×F=一定となれ
ばよい。このためコントローラ23に表示行数Nの情報
を表示領域信号19として入力し、表示領域信号19に
よって、階調選択回路29が非表示信号を出力する行
数、フレーム数を変更する。これにより、異なる表示領
域を持つパネル、全画面部分表示切替に対応した焼き付
け防止回路が実現できる。
FIG. 2 shows a method for preventing burn-in of the display section. FIG. 2A shows the case of full-screen display, and FIG. 2B shows the case of partial display, and changes to the pattern shown on the right over time. According to this, the display patterns are erased in order from the top (two from the left end), and when the whole is not displayed (third from the left), it is displayed again from the top (fourth and fifth from the left), Display the entire display area (right end).
In order to realize this, the frame count circuit 24 and the row number count circuit 25 shown in FIG. 1 are used. If the line count is changed every four frames by four lines, as shown in the example of FIG. 2A, when the frame count value is 0 to 3, the controller 23 selects the gradation only when the row count value is 0. The circuit 29 is controlled to output a non-display signal regardless of the input video signal 28. When the frame count value is 4 to 7, the non-display signal is selected when the row count value is 0 or 1, and otherwise, the output of the gradation register according to the gradation of the input video signal 28 is selected. Hereinafter, the same operation is repeated. The number of frames required for this series of operations is 160
The number of frames is 320 frames for a line panel, and 80 frames when a partial display of only 40 lines is displayed. If the frame frequency is 100 Hz, the displayed time is 1.6 seconds in FIG. 2A and 0.4 seconds in FIG. 2B.
At this speed, the display time is short and the display contents cannot be confirmed. Therefore, it was changed so that it changed by 4 lines every 32 frames. As a result, the display time (A) was 12.8 seconds, the display information could be confirmed, and burn-in could be prevented. The display time T of the display area is T = 1 / F × (N / 4 × A), assuming that the display area is changed by 4 lines per frame frequency F, the number of display rows N, and A frames.
It is represented by Assuming that the frame frequency F is specified as a constant value, if the display time is to be reduced to about 12 to 15 seconds, the number of frames A for changing the display area needs to be changed according to the number of display rows N. FIG. 6 shows the relationship between the number N of display rows and the display time T when the number of rows in the display area is changed for each A frame when the frame frequency is 100 Hz. In order to make the display time of the display area constant regardless of the number of display rows, the number of frames A required to change the display area is changed according to the number of display rows, and N × A = 4 × T × F = constant I just need to be. Therefore, information on the number of display rows N is input to the controller 23 as the display area signal 19, and the number of rows and the number of frames to which the gradation selection circuit 29 outputs the non-display signal are changed according to the display area signal 19. As a result, it is possible to realize a panel having different display areas and a burn-in prevention circuit corresponding to display switching of the entire screen.

【0010】(発明の実施の形態2)発明の実施の形態
1において、焼付け対策を行った場合に表示領域が表示
される時間Tは、フレーム周波数F、表示領域の行数
N、非表示の領域を増減するに必要なフレーム数Aに依
存することを示した。実施の形態1ではフレーム周波数
が一定であったが、FRCによる階調表示時に、フリッ
カ対策のため表示階調数、静止画動画によりフレーム周
波数を変更する場合がある。この場合、非表示の領域の
増減の割合が、表示階調数、静止画動画により変化する
ため、対策が必要となる。そこで図3に示すようにコン
トローラ23にフレーム周波数の情報を入力し、フレー
ム周波数により、階調選択回路29の非表示信号出力を
制御する。NとAが一定とすると、T×F=N×A/4
=一定に制御すると表示領域が表示される時間Tはフレ
ーム周波数によらず一定にできる。なお、図3および本
説明においては、N、Aは一定として実施を行ったが、
実施例1と2の組み合わせにより、任意のN、A、Fに
対し表示領域が表示される時間Tを一定にすることがで
きる。
(Embodiment 2) In Embodiment 1 of the present invention, the time T during which a display area is displayed when a countermeasure against burning is performed is determined by the frame frequency F, the number of rows N in the display area, and the non-display time. It is shown that it depends on the number A of frames required to increase or decrease the area. Although the frame frequency is constant in the first embodiment, the frame frequency may be changed depending on the number of display gradations and a still image / moving image in order to prevent flicker during gradation display by FRC. In this case, the rate of increase / decrease of the non-display area changes depending on the number of display gradations and the still image / moving image, so that a countermeasure is required. Therefore, as shown in FIG. 3, information on the frame frequency is input to the controller 23, and the non-display signal output of the gradation selection circuit 29 is controlled by the frame frequency. Assuming that N and A are constant, T × F = N × A / 4
When the control is made constant, the time T during which the display area is displayed can be made constant regardless of the frame frequency. In addition, in FIG. 3 and this description, N and A were carried out while being fixed,
By the combination of the first and second embodiments, the time T during which the display area is displayed for any of N, A, and F can be constant.

【0011】(発明の実施の形態3)本発明における焼
付け防止方法において、図2の13に示すような非表示
部は図1、3におけるコントローラ23が階調選択回路
29を制御し、例えば8階調の場合、階調0もしくは8
を選択し非表示信号を出力する。この間入力映像信号2
8は動作に影響しない。映像信号28は表示データを格
納しているRAMの出力であるから、この期間において
RAMの動作を停止させても構わない。RAMを停止さ
せることで低電力化が可能である。
(Embodiment 3) In the burn-in prevention method according to the present invention, the non-display portion as shown in FIG. 2 is controlled by the controller 23 in FIGS. For gradation, gradation 0 or 8
And outputs the non-display signal. During this time, the input video signal 2
8 has no effect on the operation. Since the video signal 28 is the output of the RAM storing the display data, the operation of the RAM may be stopped during this period. By stopping the RAM, power consumption can be reduced.

【0012】表示装置をn行同時選択法で駆動する場
合、階調選択回路29の出力である18は入力信号行列
の要素となり、直交関数行列との行列演算により、セグ
メント信号線の印加電圧を決定する。直交関数行列はコ
モン信号線の選択時に1もしくは−1の値を持ち、非選
択時には0の値を持つ。従って直交関数行列の1行にn
個の1もしくは−1が存在するため、ある水平走査期間
に対応する入力信号行列と直交関数行列の積を出力する
には入力信号行列の行データは少なくともn個必要であ
り、そのn個はコモン信号線が選択する行に対応する必
要がある。そのため入力映像信号28は1水平走査期間
内にn行分同時入力される必要があり、そのため28は
各セグメントあたりn本設けるか、1本で高速転送す
る。非表示領域を1本ずつ増やす方法では、同時選択さ
れるn行のうち1本でも表示領域にかかると他のn−1
本が非表示でもRAMを動かさなければならないが、n
本ずつ増加させればn本の組がすべて表示か、非表示か
に分けられ、水平走査期間ごとにRAMの動作を制御
し、RAMを有効的に動作させることが可能であり、R
AMからの必要な情報を最も少ない消費電力で取り出す
ことができる。
When the display device is driven by the n-row simultaneous selection method, the output 18 of the gradation selection circuit 29 becomes an element of the input signal matrix, and the voltage applied to the segment signal line is calculated by the matrix operation with the orthogonal function matrix. decide. The orthogonal function matrix has a value of 1 or -1 when the common signal line is selected, and has a value of 0 when it is not selected. Therefore, one row of the orthogonal function matrix has n
Since there are 1 or −1, at least n row data of the input signal matrix are required to output the product of the input signal matrix and the orthogonal function matrix corresponding to a certain horizontal scanning period, and n of the row data are It is necessary to correspond to the row selected by the common signal line. Therefore, it is necessary to simultaneously input n rows of the input video signals 28 within one horizontal scanning period. Therefore, n lines 28 are provided for each segment or one line is used for high-speed transfer. In the method of increasing the non-display area one by one, if at least one of the n rows selected at the same time occupies the display area, the other n−1
RAM must be moved even if the book is not displayed, but n
If the number is increased by n, the n sets are all divided into display or non-display, and the operation of the RAM can be controlled for each horizontal scanning period to enable the RAM to operate effectively.
Necessary information from the AM can be extracted with the least power consumption.

【0013】(発明の実施の形態4)実施例3において
はRAMの読み出しの簡便さ、消費電力低減のためn行
ずつ表示領域を変化させたが、同時選択数nが大きくな
るにつれ非表示部の領域の増加量が急峻になり、図2に
示す非表示部のスクロール動作が不自然となる。そこで
1行ごとに非表示部の増減を行うことにする。n行ごと
の増減ではコントローラ23から階調選択回路29への
制御方法は入力映像信号によって階調レジスタの出力を
選択するか、強制的に非表示信号を出力するかの2通り
であったが、1行ごとの場合、同一水平走査期間内で前
述の異なる2通りの処理方法を同時に行う必要がある。
その方法として、非表示部に相当する映像信号に黒を挿
入する、もしくは非表示部の行データが送られてくるタ
イミングでは強制的に非表示信号を示す階調を選択する
ようにする方法がある。この方法では実施例3と比べ消
費電力が上昇するが、8行以上同時選択の場合は1行ず
つ非表示領域を増減させると非表示部のスクロールがな
めらかとなり、その効果は大きい。
(Embodiment 4) In the third embodiment, the display area is changed by n rows in order to simplify the reading of the RAM and reduce the power consumption. 2 becomes steep, and the scroll operation of the non-display portion shown in FIG. 2 becomes unnatural. Therefore, the non-display portion is increased or decreased for each row. The control method from the controller 23 to the gradation selection circuit 29 in the increase / decrease for every n rows is either of selecting the output of the gradation register by the input video signal or forcibly outputting the non-display signal. In the case of each row, it is necessary to simultaneously perform the two different processing methods described above within the same horizontal scanning period.
As a method, a method of inserting black into a video signal corresponding to a non-display portion, or forcibly selecting a gradation indicating a non-display signal at a timing when row data of the non-display portion is sent. is there. In this method, the power consumption is increased as compared with the third embodiment. However, in the case of simultaneous selection of eight or more rows, if the non-display area is increased or decreased one line at a time, the scroll of the non-display part becomes smooth, and the effect is large.

【0014】(発明の実施の形態5)図2に示したよう
な焼き付け防止方法を、ユーザーが外部スイッチなどに
より入れるか入れないかを選択できる回路を付与したも
のが本発明の第5の実施の形態である。図7のコントロ
ーラ23に手動切り替えスイッチ71を接続し、切り替
えスイッチ71の出力により、焼き付け防止を入れるか
どうか選択できるようにする。これを実現する方法とし
て、図4のように携帯情報端末に組みこみ、ボタン44
の操作により、焼付け防止の表示をオンもしくはオフに
設定できるようにすればよい。携帯情報端末に限らずテ
レビ、PDAなどにも同様に適用可能である。
(Fifth Embodiment of the Invention) A fifth embodiment of the present invention is provided with a circuit which allows the user to select whether or not to apply the burn-in prevention method as shown in FIG. 2 by using an external switch or the like. It is a form of. A manual changeover switch 71 is connected to the controller 23 of FIG. 7, and the output of the changeover switch 71 allows the user to select whether or not to prevent burn-in. As a method of realizing this, as shown in FIG.
The operation of [1] can be set so that the display of burn-in prevention can be set on or off. The present invention can be similarly applied to a television, a PDA, and the like as well as the portable information terminal.

【0015】(発明の実施の形態6)非表示部では画面
に白もしくは黒の表示がなされる。これはコントローラ
23が階調選択回路29を制御する際に、非表示信号と
してM階調表示の場合の階調0を選択するか、階調(M
−1)を選択するかにより決まる。コントローラ23が
非表示部白黒選択信号51を参照し、信号51の結果か
ら、どの階調を非表示部のとき挿入するかを階調選択回
路29に伝達する。なお一般に非表示時の表示は階調0
もしくは階調(M−1)の白もしくは黒表示が考えられ
るが、これに限らず、中間調や表示色によって階調を変
化させて表示してもよい。この方法を応用すれば単一階
調の表示を行う(壁紙を表示させる)場合にも適用可能
である。図8に示すように、コントローラ23に壁紙階
調指定信号81を入れ、信号81によりコントローラ2
3は階調選択回路29を制御し、所望の階調値を持った
壁紙を表示できるようにする。このようにして壁紙を表
示した場合、壁紙のみの表示であれば、RAMからの出
力は不要となり、RAMを読み出す信号、クロックを停
止させることができ、低消費電力化が実現できる。な
お、壁紙階調指定信号81は表示原色ごとに異なる階調
を指定してもよい。例えば光の三原色である赤、緑、青
の信号線ごとに異なる階調にしてもよく、無機エレクト
ロルミネッセンス素子においては赤、緑、黄の信号線ご
とに異なる階調に指定すればよい。画素ごとに異なる階
調を指定することも可能ではあるが、コントローラ23
から階調選択回路29への配線に必要な面積が増大する
ため、好ましくない。せいぜい表示原色ごとが妥当なと
ころである。
(Embodiment 6) In the non-display section, white or black is displayed on the screen. This is because when the controller 23 controls the gradation selection circuit 29, the gradation 0 in the case of M gradation display is selected as the non-display signal or the gradation (M
-1) is determined. The controller 23 refers to the non-display-portion black-and-white selection signal 51 and, based on the result of the signal 51, transmits to the gradation selection circuit 29 which gradation is to be inserted in the non-display portion. In general, the display at the time of non-display is gradation 0
Alternatively, white or black display of gradation (M-1) is conceivable, but the present invention is not limited to this, and display may be performed with gradation changed according to halftone or display color. If this method is applied, it can be applied to the case of displaying a single gradation (displaying wallpaper). As shown in FIG. 8, a wallpaper gradation designation signal 81 is input to the controller 23, and the controller 2
Reference numeral 3 controls the gradation selection circuit 29 so that a wallpaper having a desired gradation value can be displayed. When the wallpaper is displayed in this manner, if only the wallpaper is displayed, the output from the RAM is not required, and the signal and clock for reading the RAM can be stopped, and low power consumption can be realized. The wallpaper gradation specifying signal 81 may specify a different gradation for each display primary color. For example, different gray levels may be set for each of the three primary colors of light, red, green, and blue. In an inorganic electroluminescent element, different gray levels may be specified for each of the red, green, and yellow signal lines. Although it is possible to specify a different gradation for each pixel, the controller 23
This is not preferable because the area required for wiring to the gradation selection circuit 29 increases. At best, each display primary color is appropriate.

【0016】(発明の実施の形態7)表示装置として液
晶ディスプレイを用いた場合、用いる液晶材料により電
圧無印加時に白色を表示するか黒色を表示するか異な
る。そこで図8に示すNWNB信号58により、階調0
の信号は電圧無印加時白のパネルで白、黒のパネルでは
黒になるようにする。階調レジスタ回路20の出力から
電圧選択回路57の入力信号は1をオン、0をオフとし
て表現している。従って、黒を表す階調0を出力すると
常に0が出力される。電圧無印加時黒の表示装置ではこ
れをそのまま出力すればよいが、無印加時白の表示装置
においては白が表示される。そこで、NWNB信号58
により電圧無印加時白の表示装置が接続されたと判別さ
れた場合ビット反転を行い、階調0の出力を1として、
黒を表示できるようにする。このビット反転操作は反転
処理回路54にて、直交関数53の値を反転して実現す
る。反転処理後、階調選択回路29の出力とMLS演算
部55、加算回路56を通ることで行列演算を行い電圧
選択を行う。
(Embodiment 7) When a liquid crystal display is used as a display device, whether to display white or black when no voltage is applied differs depending on the liquid crystal material used. Therefore, the NWNB signal 58 shown in FIG.
Are set to white on a white panel when no voltage is applied and black on a black panel. From the output of the gradation register circuit 20, the input signal of the voltage selection circuit 57 is expressed as 1 on and 0 off. Therefore, when the gradation 0 representing black is output, 0 is always output. This can be output as it is in a black display device when no voltage is applied, but white is displayed in a white display device when no voltage is applied. Therefore, the NWNB signal 58
When it is determined that the white display device is connected when no voltage is applied, the bit inversion is performed, and the output of gradation 0 is set to 1,
Enable to display black. This bit inversion operation is realized by inverting the value of the orthogonal function 53 by the inversion processing circuit 54. After the inversion processing, a matrix operation is performed by passing the output of the gradation selection circuit 29 and the MLS operation unit 55 and the addition circuit 56 to perform voltage selection.

【0017】このようにして、ネガポジ反転できるの
は、次のように説明される。行列演算は例えば4行同時
選択法の例で図5に示す記号を用いると次のように表さ
れる。
The reason why the negative / positive reversal can be performed in this way is explained as follows. The matrix operation is represented as follows by using the symbols shown in FIG.

【0018】B[3]×H[3]+B[2]×H[2]+B[1]
×H[1]+B[0]×H[0] BとHの各ビットは1もしくは0であるため掛け算は排
他的論理和と置き換えることができる。ネガポジ反転は
映像信号Bのビット反転を取れば実現できる。さらにB
の反転後の信号とHとの排他的論理和の値はHの反転さ
せた後の信号とBとの排他的論理和に一致する。従っ
て、Bを反転させる代わりに直交関数Hを反転処理回路
54にて反転させ、ネガポジ反転を実現した。これによ
り、表示部はもとより、焼き付け防止のために設けた非
表示部も同時に反転可能となり、パネルの電圧−輝度特
性によらず非表示部(図2の13)の表示色を同一にす
ることが可能となる。更に非表示部は実施例6との組み
合わせにより、非表示部のみネガポジ反転することが可
能である。
B [3] × H [3] + B [2] × H [2] + B [1]
× H [1] + B [0] × H [0] Since each bit of B and H is 1 or 0, the multiplication can be replaced with exclusive OR. The negative / positive inversion can be realized by taking the bit inversion of the video signal B. Further B
The value of the exclusive OR of the signal after inversion of H and H is equal to the exclusive OR of the signal after inversion of H and B. Therefore, instead of inverting B, the inversion processing circuit 54 inverts the orthogonal function H to realize negative / positive inversion. As a result, not only the display portion but also the non-display portion provided for preventing burning can be inverted at the same time, and the display color of the non-display portion (13 in FIG. 2) can be made the same regardless of the voltage-luminance characteristics of the panel. Becomes possible. Further, by combining the non-display part with the sixth embodiment, it is possible to perform the negative / positive reversal only in the non-display part.

【0019】なお以上の説明において、表示階調数を8
階調としたが、これに限るものでなく、階調レジスタを
(階調数−2)個用意し、階調選択回路29に接続する
ことで多階調表示(1から64階調程度)することが可
能である。
In the above description, the number of display gradations is eight.
Although the gradation is used, the present invention is not limited to this, and a multi-gradation display (about 1 to 64 gradations) can be provided by preparing (gradation number−2) gradation registers and connecting to the gradation selection circuit 29. It is possible to

【0020】図4は実施の形態1から18のうちの少な
くとも1つの形態を用いた表示装置であり、筐体43内
部に復調装置を設け、アンテナ41、ボタン44を取り
付け、筐体43でもって携帯情報端末にしたものであ
る。
FIG. 4 shows a display device using at least one of the first to eighteenth embodiments. A demodulation device is provided inside a casing 43, an antenna 41 and a button 44 are attached, and It is a portable information terminal.

【0021】[0021]

【発明の効果】以上のように本発明は、n行同時選択法
において焼き付け防止のため映像信号と非表示信号を交
互に表示させた場合において、非表示信号と映像信号が
表示される領域の変化の割合を、表示領域の大きさによ
り変化させ、交互に表示させる周期を常に一定にするこ
とが可能となる。また外部からの操作により、非表示領
域のみ、または表示装置の表示部全面の白黒反転が可能
である。
As described above, according to the present invention, when a video signal and a non-display signal are alternately displayed in order to prevent burn-in in the simultaneous selection of n rows, an area where the non-display signal and the video signal are displayed is displayed. The rate of change can be changed according to the size of the display area, and the cycle of alternate display can always be constant. Further, it is possible to invert black and white of only the non-display area or the entire display unit of the display device by an external operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の形態における表示装置の階調表
示部、非表示信号挿入部を示した図
FIG. 1 is a diagram showing a gradation display unit and a non-display signal insertion unit of a display device according to a first embodiment of the present invention.

【図2】本発明の実施の形態における焼付け防止を入れ
たときの表示パターンの例を示した図
FIG. 2 is a diagram showing an example of a display pattern when burn-in prevention is set according to the embodiment of the present invention.

【図3】本発明の第2の形態における表示装置の階調表
示部、非表示信号挿入部を示した図
FIG. 3 is a diagram showing a gradation display unit and a non-display signal insertion unit of a display device according to a second embodiment of the present invention.

【図4】本発明の表示装置を携帯情報端末に組み込んだ
例を示した図
FIG. 4 is a diagram showing an example in which the display device of the present invention is incorporated in a portable information terminal.

【図5】本発明の第6の形態における表示装置の階調制
御部およびMLS演算、セグメント電圧選択信号生成部
を示した図
FIG. 5 is a diagram illustrating a gradation control unit, an MLS operation, and a segment voltage selection signal generation unit of a display device according to a sixth embodiment of the present invention.

【図6】本発明の第1の実施の形態において映像が表示
される期間を示した図
FIG. 6 is a diagram showing a period during which an image is displayed in the first embodiment of the present invention.

【図7】本発明の第5の実施の形態における表示装置の
階調表示部、非表示信号挿入部を示した図
FIG. 7 is a diagram illustrating a gradation display unit and a non-display signal insertion unit of a display device according to a fifth embodiment of the present invention.

【図8】本発明の第6の形態における表示装置の階調制
御部およびMLS演算、セグメント電圧選択信号生成部
を示した図
FIG. 8 is a diagram illustrating a gradation control unit, an MLS operation, and a segment voltage selection signal generation unit of a display device according to a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

19 表示領域信号 20 階調レジスタ回路 21 階調制御部 22 シフト量保持用RAM 23 コントローラ 24 フレームカウント回路 25 行数カウント回路 26 水平同期信号入力 27 垂直同期信号入力 28 入力映像信号 29 階調選択回路 Reference Signs List 19 display area signal 20 gradation register circuit 21 gradation control unit 22 shift amount holding RAM 23 controller 24 frame count circuit 25 row count circuit 26 horizontal synchronization signal input 27 vertical synchronization signal input 28 input video signal 29 gradation selection circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G02F 1/133 545 G02F 1/133 545 575 575 G09G 3/36 G09G 3/36 5/00 550 5/00 550B (72)発明者 山野 敦浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H093 NA47 NA55 NC11 NC22 NC27 ND06 ND12 ND39 ND60 5C006 AA14 AC24 AF42 AF44 AF59 BB11 BC03 BC11 BF08 BF22 BF24 FA34 FA47 5C080 AA10 BB05 DD18 DD26 EE26 EE29 FF12 JJ01 JJ02 JJ06 5C082 AA00 BA02 BA12 BB42 CA52 CB01 DA51 MM03 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G02F 1/133 545 G02F 1/133 545 575 575 G09G 3/36 G09G 3/36 5/00 550 5/00 550B (72) Inventor Atsuhiro Yamano 1006 Kazuma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. F term (reference) 2H093 NA47 NA55 NC11 NC22 NC27 ND06 ND12 ND39 ND60 5C006 AA14 AC24 AF42 AF44 AF59 BB11 BC03 BC11 BF08 BF22 FA47 5C080 AA10 BB05 DD18 DD26 EE26 EE29 FF12 JJ01 JJ02 JJ06 5C082 AA00 BA02 BA12 BB42 CA52 CB01 DA51 MM03

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数およびn行ごとの組数を検出するフレームカウント
回路、行数カウント回路と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記階調選択回路は表示領域、フレーム数、n行ごとの
組数により、 同時刻の前記階調レジスタの出力を用いてn行の階調処
理を行うか、階調選択回路の出力を非表示信号とする
か、処理方法を変更することを特徴とするマトリクス型
表示装置。
In a matrix type display device for simultaneously selecting a plurality of rows (n rows) of common signal lines, a gray scale register circuit and a gray scale register of the gray scale register circuit are shifted by a horizontal synchronization signal or a vertical synchronization signal. A gradation control unit for processing, a RAM for holding a shift amount, a frame count circuit for detecting the number of frames being scanned and the number of sets for each n rows by a horizontal synchronization signal and a vertical synchronization signal, a row number counting circuit, and a segment. A gray scale selection circuit provided for each signal line, wherein the gray scale selection circuit uses the output of the gray scale register at the same time according to the display area, the number of frames, and the number of sets for every n rows, and selects n rows. A matrix-type display device, which performs gradation processing, changes the output of a gradation selection circuit to a non-display signal, or changes the processing method.
【請求項2】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数およびn行ごとの組の数を検出するフレームカウン
ト回路、行数カウント回路と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記階調選択回路はフレーム周波数、フレーム数、n行
の組数により、 同時刻の前記階調レジスタの出力を用いてn行の階調処
理を行うか、階調選択回路の出力を非表示信号とする
か、処理方法を変更することを特徴とするマトリクス型
表示装置。
2. A matrix display device for simultaneously selecting a plurality of rows (n rows) of common signal lines, wherein a gray scale register circuit and a gray scale register of the gray scale register circuit are shifted by a horizontal synchronization signal or a vertical synchronization signal. A gradation control unit for processing, a RAM for holding a shift amount, a frame count circuit for detecting the number of frames being scanned and the number of sets for every n rows by a horizontal synchronization signal and a vertical synchronization signal, a row number counting circuit, A gray scale selection circuit provided for each segment signal line, wherein the gray scale selection circuit uses the output of the gray scale register at the same time according to the frame frequency, the number of frames, and the number of sets of n rows, for n rows. A matrix-type display device, which performs gradation processing, changes the output of a gradation selection circuit to a non-display signal, or changes the processing method.
【請求項3】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数およびn行ごとの組の数を検出するフレームカウン
ト回路、行数カウント回路と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記フレームカウント回路および前記行数カウント回路
により、複数フレームごとにn行ずつ表示領域を増減さ
せ、 表示領域では同時刻の前記階調レジスタの出力を用いて
n行の階調処理を行い、非表示領域では非表示信号を出
力することを特徴とするマトリクス型表示装置。
3. A gray scale display device for simultaneously selecting a plurality of rows (n rows) of common signal lines, wherein a gray scale register circuit and a gray scale register of the gray scale register circuit are shifted by a horizontal synchronization signal or a vertical synchronization signal. A gradation control unit for processing, a RAM for holding a shift amount, a frame count circuit for detecting the number of frames being scanned and the number of sets for every n rows by a horizontal synchronization signal and a vertical synchronization signal, a row number counting circuit, A gradation selection circuit provided for each segment signal line, wherein the frame count circuit and the row count circuit increase or decrease the display area by n rows for each of a plurality of frames; A matrix-type table for performing gradation processing of n rows using an output of a register and outputting a non-display signal in a non-display area. Apparatus.
【請求項4】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数およびn行ごとの組の数を検出するフレームカウン
ト回路、行数カウント回路と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記フレームカウント回路および前記行数カウント回路
により、複数フレームごとに1行ずつ表示領域を増減さ
せ、 同時選択されるn行がすべて表示領域の場合には同時刻
の前記階調レジスタの出力を用いてn行の階調処理を行
い、n行すべてが非表示領域では非表示信号を出力し、
表示領域および非表示領域の両方が存在する場合、表示
領域の行のみ同時刻の前記階調レジスタの出力を用いて
n行の階調処理を行い、非表示領域は非表示信号を出力
することを特徴とするマトリクス型表示装置。
4. A matrix type display device for simultaneously selecting a plurality of rows (n rows) of common signal lines, wherein a gray scale register circuit and a gray scale register of the gray scale register circuit are shifted by a horizontal synchronization signal or a vertical synchronization signal. A gradation control unit for processing, a RAM for holding a shift amount, a frame count circuit for detecting the number of frames being scanned and the number of sets for every n rows by a horizontal synchronization signal and a vertical synchronization signal, a row number counting circuit, A gradation selection circuit provided for each segment signal line; a display area is increased or decreased by one line for each of a plurality of frames by the frame count circuit and the row number count circuit; In the case of an area, gradation processing of n rows is performed using the output of the gradation register at the same time, and all n rows are not displayed in the non-display area. And outputs the issue,
When both the display area and the non-display area exist, only the row of the display area performs the gradation processing of n rows using the output of the gradation register at the same time, and the non-display area outputs a non-display signal. A matrix type display device characterized by the above-mentioned.
【請求項5】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数およびn行ごとの組数を検出するフレームカウント
回路、行数カウント回路と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記階調選択回路は表示領域、フレーム数、n行ごとの
組数により、 同時刻の前記階調レジスタの出力を用いてn行の階調処
理を行うか、階調選択回路の出力を非表示信号とする
か、処理方法を変更し、 非表示信号を出すかどうかを外部切り替えスイッチで選
択できるようにしたことを特徴とするマトリクス型表示
装置。
5. A matrix display device for simultaneously selecting a plurality of rows (n rows) of common signal lines, wherein a gray scale register circuit and a gray scale register of the gray scale register circuit are shifted by a horizontal synchronization signal or a vertical synchronization signal. A gradation control unit for processing, a RAM for holding a shift amount, a frame count circuit for detecting the number of frames being scanned and the number of sets for each n rows by a horizontal synchronization signal and a vertical synchronization signal, a row number counting circuit, and a segment. A gray scale selection circuit provided for each signal line, wherein the gray scale selection circuit uses the output of the gray scale register at the same time according to the display area, the number of frames, and the number of sets for every n rows, and selects n rows. You can select whether to perform gradation processing or use the output of the gradation selection circuit as a non-display signal, or change the processing method, and select whether to output a non-display signal with an external switch. Matrix display device is characterized in that the.
【請求項6】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数およびn行ごとの組の数を検出するフレームカウン
ト回路、行数カウント回路と、 非表示部に白もしくは黒表示させるかの切り替え手段
と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記階調選択回路はフレーム数、n行の組数により、 同時刻の前記階調レジスタの出力を用いてn行の階調処
理を行うか、階調選択回路の出力を非表示信号とする
か、処理方法を変更し、前記切り替え手段で前記階調選
択回路の処理を変更し、非表示部の白黒を反転させるよ
うにしたことを特徴とするマトリクス型表示装置。
6. A gray scale display device for simultaneously selecting a plurality of rows (n rows) of common signal lines, wherein a gray scale register circuit and a gray scale register of the gray scale register circuit are shifted by a horizontal synchronization signal or a vertical synchronization signal. A gradation control unit for processing, a RAM for holding a shift amount, a frame count circuit for detecting the number of frames being scanned and the number of sets for every n rows by a horizontal synchronization signal and a vertical synchronization signal, a row number counting circuit, Switching means for displaying white or black on the non-display portion; and a gradation selection circuit provided for each segment signal line, wherein the gradation selection circuit has the same number of frames and n rows at the same time. The processing method is changed by performing the gray scale processing of n rows using the output of the gray scale register, or setting the output of the gray scale selection circuit as a non-display signal, and changing the processing method by the switching unit. Change processing of the gradation selection circuit, a matrix type display device, wherein a black and white hiding portion is to be inverted.
【請求項7】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、少なくとも同
一表示原色では同一階調の表示を行う場合、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数およびn行ごとの組の数を検出するフレームカウン
ト回路、行数カウント回路と、 同一階調表示を行う階調データ入力と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記階調選択回路はフレーム数、n行の組数により、 同時刻の前記階調レジスタの出力を用いてn行の階調処
理を行い、入力映像信号の階調に応じて前記階調レジス
タの出力の選択を行い、同一表示原色内で同一階調表示
を行う領域では、前記階調データ入力を参照したコント
ローラにより入力映像信号にかかわらず特定の階調が選
択できることを特徴とするマトリクス型表示装置。
7. In a matrix type display device in which a plurality of rows (n rows) of common signal lines are selected at the same time, when displaying at least the same display primary color at the same gray scale, a gray scale register circuit and the gray scale register circuit A gray scale control unit that shifts the gray scale register with a horizontal synchronizing signal or a vertical synchronizing signal, a RAM that holds a shift amount, the number of frames being scanned by the horizontal synchronizing signal and the vertical synchronizing signal, and a set of n rows. A frame count circuit for detecting the number, a row number count circuit, a gray scale data input for performing the same gray scale display, and a gray scale selection circuit provided for each segment signal line. , N-row processing is performed using the output of the gray-scale register at the same time according to the number of sets of n rows, and the gray-scale register of the gray-scale register is processed according to the gray scale of the input video signal. In a region in which the same gradation is displayed in the same display primary color by selecting a force, a specific gradation can be selected regardless of an input video signal by a controller which refers to the gradation data input. apparatus.
【請求項8】 同時に複数行(n行)のコモン信号線を
選択するマトリクス型表示装置において、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、水平同期信号および垂直
同期信号により走査中のフレーム数およびn行ごとの組
の数を検出するフレームカウント回路、行数カウント回
路と、 非表示部に白もしくは黒表示させるかの切り替え手段
と、 セグメント信号線ごとに設けられた階調選択回路と、 直交関数を保持するROMと、 前記直交関数の正負を反転させる反転処理回路と、 前記直交関数と映像データを演算しセグメント信号線に
印加する電圧を決定するMLS回路および加算回路と、 演算結果によりセグメント信号線に必要な電圧切り替え
る電圧選択回路を具備し、 前記階調選択回路はフレーム数、n行の組数により、 同時刻の前記階調レジスタの出力を用いてn行の階調処
理を行うか、階調選択回路の出力を非表示信号とする
か、処理方法を変更し、 前記反転処理回路により全画面の表示をネガポジ反転さ
せることを特徴とするマトリクス型表示装置。
8. A matrix display device for simultaneously selecting a plurality of rows (n rows) of common signal lines, wherein a gray scale register circuit and a gray scale register of the gray scale register circuit are shifted by a horizontal synchronization signal or a vertical synchronization signal. A gradation control unit for processing; a RAM for holding a shift amount; a frame count circuit for detecting the number of frames being scanned and the number of sets for every n rows by a horizontal synchronization signal and a vertical synchronization signal; Switching means for displaying white or black on the non-display portion; a gradation selection circuit provided for each segment signal line; a ROM holding an orthogonal function; an inversion processing circuit for inverting the sign of the orthogonal function; An MLS circuit and an addition circuit for calculating the orthogonal function and the video data to determine a voltage to be applied to the segment signal line; A voltage selection circuit for switching a voltage required for the connection signal line. The gradation selection circuit performs gradation processing of n rows by using the output of the gradation register at the same time according to the number of frames and the number of sets of n rows. A matrix type display device, wherein the processing method is changed, whether to perform the output or the output of the gradation selection circuit as a non-display signal, and inverting the display of the entire screen by the inversion processing circuit.
【請求項9】 請求項1から8記載の表示装置と復調回
路と、 キー入力回路とを具備する携帯情報端末。
9. A portable information terminal comprising the display device according to claim 1, a demodulation circuit, and a key input circuit.
【請求項10】 フレームレートコントロール(FR
C)法によって階調表示を行うマトリクス型表示装置に
おいて、 階調レジスタ回路と、 前記階調レジスタ回路の階調レジスタを水平同期信号も
しくは垂直同期信号によってシフト処理する階調制御部
と、 シフト量を保持するRAMと、 水平同期信号および垂直同期信号により走査中のフレー
ム数および行数を検出するフレームカウント回路、行数
カウント回路と、 セグメント信号線ごとに設けられた階調選択回路を具備
し、 前記階調選択回路は表示領域、前期走査中のフレーム
数、行数により、 入力映像信号に対応した階調レジスタの出力を選択して
出力するか、階調選択回路の出力を非表示信号とする
か、処理方法を変更することを特徴とするマトリクス型
表示装置。
10. A frame rate control (FR)
In a matrix type display device for performing gray scale display by the method C), a gray scale register circuit, a gray scale control unit for shifting a gray scale register of the gray scale register circuit by a horizontal synchronizing signal or a vertical synchronizing signal, , A frame count circuit for detecting the number of frames and rows being scanned by the horizontal synchronization signal and the vertical synchronization signal, a row number counting circuit, and a gradation selection circuit provided for each segment signal line. The gradation selection circuit selects and outputs the output of the gradation register corresponding to the input video signal or outputs the non-display signal according to the display area, the number of frames and the number of rows during the previous scanning. Or a processing method is changed.
JP2001025215A 2001-02-01 2001-02-01 Matrix type display device and driving method therefor, and portable information terminal Pending JP2002229507A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001025215A JP2002229507A (en) 2001-02-01 2001-02-01 Matrix type display device and driving method therefor, and portable information terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025215A JP2002229507A (en) 2001-02-01 2001-02-01 Matrix type display device and driving method therefor, and portable information terminal

Publications (1)

Publication Number Publication Date
JP2002229507A true JP2002229507A (en) 2002-08-16

Family

ID=18890248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001025215A Pending JP2002229507A (en) 2001-02-01 2001-02-01 Matrix type display device and driving method therefor, and portable information terminal

Country Status (1)

Country Link
JP (1) JP2002229507A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048230A1 (en) * 2003-11-17 2005-05-26 Samsung Electronics Co., Ltd. Display apparatus and method of eliminating afterimage thereof
JP2006023481A (en) * 2004-07-07 2006-01-26 Citizen Watch Co Ltd Liquid crystal display device with memory property
JP2008216953A (en) * 2007-03-02 2008-09-18 Samsung Electronics Co Ltd Display device and control method of same
KR101282222B1 (en) 2005-12-26 2013-07-09 엘지디스플레이 주식회사 Liquid crystal display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048230A1 (en) * 2003-11-17 2005-05-26 Samsung Electronics Co., Ltd. Display apparatus and method of eliminating afterimage thereof
KR100756584B1 (en) 2003-11-17 2007-09-10 삼성전자주식회사 Display apparatus and method for eliminating an incidental image thereof
JP2006023481A (en) * 2004-07-07 2006-01-26 Citizen Watch Co Ltd Liquid crystal display device with memory property
JP4566637B2 (en) * 2004-07-07 2010-10-20 シチズンホールディングス株式会社 Memory-type LCD
KR101282222B1 (en) 2005-12-26 2013-07-09 엘지디스플레이 주식회사 Liquid crystal display device
JP2008216953A (en) * 2007-03-02 2008-09-18 Samsung Electronics Co Ltd Display device and control method of same
US8610704B2 (en) 2007-03-02 2013-12-17 Samsung Display Co., Ltd. Display device and control method of the same

Similar Documents

Publication Publication Date Title
US7710377B2 (en) LCD panel including gate drivers
KR0171938B1 (en) Liquid crystal display device
US7724269B2 (en) Device for driving a display apparatus
KR100232983B1 (en) Display panel and apparatus capable of resolution conversion
JP3527193B2 (en) Liquid crystal display device and computer
CN100377203C (en) Liquid crystal display device and driver circuit therefor
US7362299B2 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
JP2003066918A (en) Display device
JP2000214827A (en) Color liquid crystal display device in field sequential drive system
US20030112257A1 (en) Display driving circuits, electrooptic apparatuses, electronic apparatuses, and display driving methods
JPH0736406A (en) Dot matrix display device and method for driving it
JP3504512B2 (en) Liquid crystal display
JP2002229507A (en) Matrix type display device and driving method therefor, and portable information terminal
JP2002268601A (en) Portable terminal device
JP3619973B2 (en) Color panel display device and image information processing method
KR100303449B1 (en) Liquid crystal display apparatus for reducing a flickering and driving method of performing thereof
KR970050065A (en) LCD and its driving method
KR100977217B1 (en) Apparatus and method driving liquid crystal display device
KR100255987B1 (en) Driving circuit capable of making a liquid crystal display panel display an expanded picture without special signal processor
JP2002229524A (en) Driving circuit of simple matrix type liquid crystal display panel and liquid crystal display device
JPH06161391A (en) Liquid crystal driving circuit
JP2004326006A (en) Dstn control method and device therefor
JPH06348224A (en) Video display device and liquid crystal driving device of video display device
JP2002189457A (en) Method for driving liquid crystal display device
JP2002196729A (en) Matrix type display device and adjusting method therefor