JP2002221735A - Active matrix board, liquid crystal display and method for manufacturing them - Google Patents

Active matrix board, liquid crystal display and method for manufacturing them

Info

Publication number
JP2002221735A
JP2002221735A JP2001018406A JP2001018406A JP2002221735A JP 2002221735 A JP2002221735 A JP 2002221735A JP 2001018406 A JP2001018406 A JP 2001018406A JP 2001018406 A JP2001018406 A JP 2001018406A JP 2002221735 A JP2002221735 A JP 2002221735A
Authority
JP
Japan
Prior art keywords
signal supply
electrode
supply line
active matrix
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001018406A
Other languages
Japanese (ja)
Inventor
Hiroaki Yonekura
広顕 米倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001018406A priority Critical patent/JP2002221735A/en
Publication of JP2002221735A publication Critical patent/JP2002221735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a liquid crystal display which uses aligmnent marks and does not cause misalignment. SOLUTION: An active matrix board has: a plurality of pixel electrodes disposed as a matrix; a plurality of switching elements; scanning signal supplying lines connected to gate electrodes; and image signal supplying lines connected to source electrodes. A plurality of the switching elements are provided corresponding to a plurality of the pixel electrodes. Each switching element is connected to the gate electrode for controlling an application of a voltage to corresponding pixel electrode, the source electrode that a voltage representing the image signal is applied and the pixel electrode, and has a drain electrode for applying a voltage to the pixel electrode. In the active matrix board, the first alignment mark is provided in a position nearer to the pixel electrode than an end of the scanning signal supplying line, and the second alignment mark is provided in a position nearer to the pixel electrode than an end of the image signal supplying line so as to align positions of the gate and drain electrodes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に関
し、特にアクティブマトリックス型液晶表示装置に関す
る。
The present invention relates to a liquid crystal display, and more particularly to an active matrix type liquid crystal display.

【0002】[0002]

【従来の技術】液晶を応用した表示装置は、低電力駆動
および軽量という従来の表示装置には見られない特徴を
有する。特に、各画素にスイッチング素子として薄膜ト
ランジスタ(Thin Film Transistor、以下「TFT」と
いう)を配置したアクティブマトリクス型液晶表示装置
は、クロストークの少ない鮮明な画像表示が得られるこ
とから、ノートパソコンやカーナビゲーションのディス
プレイなどに使用されている。さらに近年では大型ディ
スプレイモニターとして急速に利用されはじめている。
2. Description of the Related Art A display device to which liquid crystal is applied has characteristics that are not seen in conventional display devices, such as low power driving and light weight. In particular, an active matrix type liquid crystal display device in which a thin film transistor (hereinafter, referred to as a “TFT”) is disposed as a switching element in each pixel can provide a clear image display with less crosstalk, so that a notebook computer or a car navigation system can be obtained. It is used for displays and the like. In recent years, it has been rapidly used as a large display monitor.

【0003】図1は、アクティブマトリクス基板100
の上面図である。また図2は、図1のA−A’線に沿う
アクティブマトリクス基板100の断面図である。図2
に示されるアクティブマトリクス基板100の製造工程
は、主として(イ)基板1上に走査信号供給線2(TF
Tのゲート電極)をエッチングで形成する工程、(ロ)
TFTのゲート絶縁膜3を堆積する工程、(ハ)TFT
のチャンネル部4をエッチングで形成する工程、(ニ)
映像信号供給線5(TFTのソース電極)およびドレイ
ン電極9をエッチングで形成する工程、(ホ)保護膜と
してのパッシベーション絶縁膜6を堆積する工程、
(ヘ)絶縁膜6を除去し、開口部7を形成する工程、
(ト)TFTのドレイン電極9と電気的に接続するよう
に、画素電極10をエッチングで形成する工程を含む。
FIG. 1 shows an active matrix substrate 100.
FIG. FIG. 2 is a cross-sectional view of the active matrix substrate 100 along the line AA ′ in FIG. FIG.
The manufacturing process of the active matrix substrate 100 shown in (1) mainly includes (A) a scanning signal supply line 2 (TF
Forming a T gate electrode by etching, (b)
A step of depositing a gate insulating film 3 of the TFT;
Forming the channel portion 4 by etching, (d)
A step of forming the video signal supply line 5 (source electrode of the TFT) and the drain electrode 9 by etching; (e) a step of depositing a passivation insulating film 6 as a protective film;
(F) removing the insulating film 6 and forming the opening 7;
(G) a step of forming the pixel electrode 10 by etching so as to be electrically connected to the drain electrode 9 of the TFT.

【0004】各層のパターニングにはフォトリソグラフ
ィ工程を繰り返し行う。このとき、走査信号供給線2と
ドレイン電極9とのアラインメント(位置合わせ)は、
アラインメントマークと、次工程の設計パターンの加工
用マスクとを用いてパターンの重ね合わせを行うのが一
般的である。近年モニターディスプレイの大型化が進む
中、特にこの走査信号供給線2とドレイン電極9の重ね
合わせ精度を向上させることが、輝度ムラ、フリッカ等
の不良を低減し画像の均一性を向上させることにつなが
る。
A photolithography process is repeatedly performed for patterning each layer. At this time, the alignment (positioning) between the scanning signal supply line 2 and the drain electrode 9 is
In general, patterns are superimposed using an alignment mark and a mask for processing a design pattern in the next step. In recent years, as monitor displays have been increasing in size, improving the overlay accuracy of the scanning signal supply line 2 and the drain electrode 9 has been particularly effective in reducing defects such as luminance unevenness and flicker and improving image uniformity. Connect.

【0005】図6は、アラインメントマーク12および
13を示す。アラインメントマーク12および13は、
走査信号供給線2の実装端子14および映像信号供給線
5の実装端子15より外側(画素アレイからより遠い位
置)に設けられている。アラインメントマーク12は、
走査信号供給線2(ゲート電極)と同じ層に、アライン
メントマーク13は映像信号供給線5(ソース電極)お
よびドレイン電極9と同じ層に設けられる。
FIG. 6 shows alignment marks 12 and 13. The alignment marks 12 and 13 are
It is provided outside the mounting terminal 14 of the scanning signal supply line 2 and the mounting terminal 15 of the video signal supply line 5 (at a position farther from the pixel array). The alignment mark 12
The alignment mark 13 is provided on the same layer as the scanning signal supply line 2 (gate electrode) and the same layer as the video signal supply line 5 (source electrode) and the drain electrode 9.

【0006】[0006]

【発明が解決しようとする課題】アラインメントマーク
12および13を利用して走査信号供給線2とドレイン
電極9のアラインメントを行っても、ずれが生じること
がある。これは、アラインメントマーク12および13
を実際の画素領域から離れた位置に設けたことにより、
フォトリソグラフィ工程で露光装置(図示せず)の持つ
露光歪み(ディストーション)の影響が大きくなるから
である。その結果、画素の寄生容量を決める走査信号供
給線2とドレイン電極9の重なり面積を不均一にしてし
まい、フリッカや輝度ムラ等の画像不良を引き起こして
いた。
Even if the scanning signal supply line 2 and the drain electrode 9 are aligned using the alignment marks 12 and 13, a deviation may occur. This is because alignment marks 12 and 13
Is located away from the actual pixel area,
This is because the influence of exposure distortion (distortion) of an exposure apparatus (not shown) increases in the photolithography process. As a result, the overlapping area between the scanning signal supply line 2 and the drain electrode 9 that determines the parasitic capacitance of the pixel is made non-uniform, causing image defects such as flicker and luminance unevenness.

【0007】本発明の目的は、アラインメントマークを
利用して、アラインメントずれを引き起こすことのない
液晶表示装置を製造することである。
An object of the present invention is to manufacture a liquid crystal display device that does not cause misalignment by using alignment marks.

【0008】[0008]

【課題を解決する手段】本発明のアクティブマトリクス
基板は、マトリクス状に配置された複数の画素電極と、
各画素電極に対応して設けられた複数のスイッチング素
子であって、前記複数のスイッチング素子の各々が、対
応する画素電極への電圧の印加を制御するゲート電極、
映像信号を表す電圧を印加されるソース電極、および、
画素電極と接続され、前記電圧を前記画素電極に印加す
るドレイン電極を有するスイッチング素子と、各ゲート
電極に接続される走査信号供給線と、各ソース電極に接
続される映像信号供給線と、を有するアクティブマトリ
クス基板において、前記ゲート電極と前記ドレイン電極
の位置合わせのために、走査信号供給線の端部よりも画
素電極に近い位置に第1のアラインメントマークが設け
られ、映像信号供給線の端部よりも画素電極に近い位置
に、第2のアラインメントマークが設けられているアク
ティブマトリクス基板であり、これにより上記目的が達
成される。
An active matrix substrate according to the present invention comprises a plurality of pixel electrodes arranged in a matrix,
A plurality of switching elements provided corresponding to each pixel electrode, wherein each of the plurality of switching elements controls a voltage applied to a corresponding pixel electrode;
A source electrode to which a voltage representing a video signal is applied, and
A switching element connected to a pixel electrode and having a drain electrode for applying the voltage to the pixel electrode; a scanning signal supply line connected to each gate electrode; and a video signal supply line connected to each source electrode. A first alignment mark is provided at a position closer to a pixel electrode than an end of a scanning signal supply line for alignment of the gate electrode and the drain electrode. An active matrix substrate in which a second alignment mark is provided at a position closer to a pixel electrode than a portion, thereby achieving the above object.

【0009】前記第1のアラインメントマークは互いに
平行に配置されている2つの長方形パターンであり、前
記第2のアラインメントマークは、単一の長方形パター
ンであって、第1のアラインメントマークの前記2つの
長方形パターンと平行に、かつ前記2つの長方形パター
ンの間に配置されていてもよい。
The first alignment mark is two rectangular patterns arranged in parallel with each other, and the second alignment mark is a single rectangular pattern, and the two alignment marks are two rectangular patterns of the first alignment mark. It may be arranged in parallel with the rectangular pattern and between the two rectangular patterns.

【0010】本発明による液晶表示装置は、上記アクテ
ィブマトリクス基板と、アクティブマトリクス基板に対
向する対向電極と、アクティブマトリクス基板および対
向電極に注入された液晶層と、各走査信号供給線の端部
に接続され、走査信号供給線へ電圧を印加する第1の駆
動回路と、各映像信号供給線の端部に接続され、映像信
号供給線へ電圧を印加する第2の駆動回路とを備えた、
液晶表示装置であり、これにより上記目的が達成され
る。
A liquid crystal display device according to the present invention is characterized in that the active matrix substrate, a counter electrode facing the active matrix substrate, a liquid crystal layer injected into the active matrix substrate and the counter electrode, and an end of each scanning signal supply line. A first drive circuit connected to apply a voltage to the scan signal supply line, and a second drive circuit connected to an end of each video signal supply line and applying a voltage to the video signal supply line.
A liquid crystal display device, which achieves the above object.

【0011】本発明によるアクティブマトリクス基板の
製造方法は、基板を提供するステップと、提供された基
板上に複数のゲート電極、ゲート電極に接続された複数
の走査信号供給線、および、第1のアラインメントマー
クを設けるステップと、前記ゲート電極上に、絶縁膜、
および、半導体膜を形成するステップと、前記半導体膜
に接続するように、ソース電極、ドレイン電極、ソース
電極に接続される映像信号供給線、および、第2のアラ
インメントマークを設けるステップと、前記ドレイン電
極に接続するように、画素電極を設けるステップとから
なるアクティブマトリクス基板の製造方法であって、前
記第1のアラインメントマークおよび前記第2のアライ
ンメントマークは、前記ゲート電極と前記ドレイン電極
の位置合わせのためのマークであり、前記走査信号供給
線の端部、および、前記映像信号供給線の端部よりも画
素電極に近い位置に設けられる、アクティブマトリクス
基板の製造方法であり、これにより上記目的を達成でき
る。
In the method for manufacturing an active matrix substrate according to the present invention, a step of providing a substrate, a plurality of gate electrodes, a plurality of scanning signal supply lines connected to the gate electrodes, and a first electrode are provided on the provided substrate. Providing an alignment mark, an insulating film on the gate electrode,
Forming a semiconductor film; providing a source electrode, a drain electrode, a video signal supply line connected to the source electrode, and a second alignment mark so as to be connected to the semiconductor film; Providing a pixel electrode so as to be connected to an electrode, wherein the first alignment mark and the second alignment mark are aligned with the gate electrode and the drain electrode. A method for manufacturing an active matrix substrate provided at a position closer to a pixel electrode than an end of the scanning signal supply line and an end of the video signal supply line. Can be achieved.

【0012】第1のアラインメントマークを設ける前記
ステップは、2つの長方形パターンを互いに平行に配置
するステップであり、前記第2のアラインメントマーク
を設ける前記ステップは、第1のアラインメントマーク
の前記2つの長方形パターンと平行に、かつ前記2つの
長方形パターンの間に位置するように配置するステップ
であってもよい。
The step of providing a first alignment mark is a step of arranging two rectangular patterns in parallel with each other, and the step of providing the second alignment mark is a step of providing the two rectangular patterns in the first alignment mark. The step may be a step of arranging in parallel with the pattern and positioned between the two rectangular patterns.

【0013】本発明による液晶表示装置の製造方法は、
上記製造方法によりアクティブマトリクス基板を製造す
るステップと、アクティブマトリクス基板に対向する対
向電極を形成するステップと、アクティブマトリクス基
板および前記対向電極の間に液晶を注入するステップ
と、走査信号供給線へ電圧を印加する第1の駆動回路
を、各走査信号供給線の端部に接続するステップと、映
像信号供給線へ電圧を印加する第2の駆動回路を、各映
像信号供給線の端部に接続するステップとを備えた、液
晶表示装置の製造方法であり、これにより上記目的が達
成できる。
The method for manufacturing a liquid crystal display device according to the present invention comprises:
Manufacturing an active matrix substrate by the above manufacturing method, forming a counter electrode facing the active matrix substrate, injecting liquid crystal between the active matrix substrate and the counter electrode, and applying a voltage to the scanning signal supply line. Connecting a first drive circuit for applying a voltage to an end of each scanning signal supply line, and connecting a second drive circuit for applying a voltage to the video signal supply line to an end of each video signal supply line And a method of manufacturing a liquid crystal display device, which achieves the above object.

【0014】以下、作用を説明する。The operation will be described below.

【0015】本発明では、アラインメントマークを走査
信号供給線および映像信号供給線よりも画素電極に近い
位置に配置して走査信号供給線とドレイン電極のアライ
ンメントを行い、アクティブマトリクス基板を製造す
る。したがって、アラインメント後に、露光装置を用い
てリソグラフィを行う際に、露光装置のディストーショ
ンの影響を受けることはない。アラインメントずれが生
じないので、走査信号供給線2とドレイン電極の寄生容
量は均一に形成される。このようなアクティブマトリク
ス基板100を用いて製造した液晶表示装置によれば、
フリッカ及び輝度ムラ等の不良を低減し画像の均一性を
向上できる。
In the present invention, the alignment mark is arranged at a position closer to the pixel electrode than the scanning signal supply line and the video signal supply line, and the scanning signal supply line and the drain electrode are aligned to manufacture an active matrix substrate. Therefore, when lithography is performed using the exposure apparatus after the alignment, the lithography is not affected by the distortion of the exposure apparatus. Since no misalignment occurs, the parasitic capacitance between the scanning signal supply line 2 and the drain electrode is formed uniformly. According to the liquid crystal display device manufactured using such an active matrix substrate 100,
It is possible to reduce defects such as flicker and luminance unevenness and improve the uniformity of an image.

【0016】[0016]

【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態を説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0017】図1は、液晶表示装置のアクティブマトリ
クス基板100の上面図である。アクティブマトリクス
基板100は、スイッチング素子として薄膜トランジス
タ(Thin Film Transistor、以下「TFT」という)を
用いた基板であり、液晶表示装置の画像表示動作を担う
主要な要素である。液晶表示装置の表示パネルを得るた
めには、少なくとも他に透明の対向電極を有する対向基
板(図示せず)と、その間に狭持される液晶層(図示せ
ず)とが必要となる。
FIG. 1 is a top view of an active matrix substrate 100 of a liquid crystal display device. The active matrix substrate 100 is a substrate using a thin film transistor (hereinafter, referred to as a “TFT”) as a switching element, and is a main element responsible for an image display operation of a liquid crystal display device. In order to obtain a display panel of a liquid crystal display device, at least another counter substrate (not shown) having a transparent counter electrode and a liquid crystal layer (not shown) sandwiched therebetween are required.

【0018】以下では、アクティブマトリクス基板10
0の構成を説明する。アクティブマトリクス基板の構造
および製造工程については、図2を参照して後述する。
まず、アクティブマトリクス基板100は、スイッチン
グ素子と、それに対応する画素電極10および共通電極
8とを複数備えている。これらはマトリックス状に配置
されている。
In the following, the active matrix substrate 10
0 will be described. The structure and manufacturing process of the active matrix substrate will be described later with reference to FIG.
First, the active matrix substrate 100 includes a plurality of switching elements and a plurality of corresponding pixel electrodes 10 and common electrodes 8. These are arranged in a matrix.

【0019】スイッチング素子として、走査信号供給線
2に接続されたゲート電極、映像信号供給線5に接続さ
れたソース電極、ドレイン電極9、および映像信号供給
線5とドレイン電極9との間のチャンネル部4が含まれ
る。図1では、走査信号供給線2とゲート電極、およ
び、映像信号供給線5とソース電極は一体的に形成され
ている。したがって走査信号供給線2は、TFTのゲー
ト電極として機能し、映像信号供給線5は、TFTのソ
ース電極として機能する。映像信号供給線5に印加され
た電圧は、チャンネル部4を介してドレイン電極9にも
印加される。ドレイン電極9は、開口部7を介してスイ
ッチング素子に対応して設けられる透明の画素電極10
と電気的に接続する。また画素電極10の下部には、絶
縁膜を介して共通電極8が設けられている。共通電極8
は、画素電極10との対向部分において、画素電極10
との間で蓄積容量(保持容量)を形成する。共通電極8
は、複数本設けられているが、接続部11を介して相互
に電気的に接続されている。なお図3および図4を参照
して後述するように、走査信号供給線2の端部は、実装
端子を介して走査信号供給線駆動回路と接続されてお
り、画素をオンさせる際に駆動回路から走査信号(電
圧)が印加される。また映像信号供給線5の端部は、実
装端子を介して映像信号供給線駆動回路と接続されてお
り、画素をオンさせる際に駆動回路から映像信号(電
圧)が印加される。
As switching elements, a gate electrode connected to the scanning signal supply line 2, a source electrode connected to the video signal supply line 5, a drain electrode 9, and a channel between the video signal supply line 5 and the drain electrode 9 Section 4 is included. In FIG. 1, the scanning signal supply line 2 and the gate electrode, and the video signal supply line 5 and the source electrode are formed integrally. Therefore, the scanning signal supply line 2 functions as a gate electrode of the TFT, and the video signal supply line 5 functions as a source electrode of the TFT. The voltage applied to the video signal supply line 5 is also applied to the drain electrode 9 via the channel section 4. The drain electrode 9 is a transparent pixel electrode 10 provided corresponding to the switching element through the opening 7.
Electrically connected to A common electrode 8 is provided below the pixel electrode 10 with an insulating film interposed therebetween. Common electrode 8
Is a pixel electrode 10 at a portion facing the pixel electrode 10.
A storage capacity (holding capacity) is formed between the two. Common electrode 8
Are provided, but are electrically connected to each other via the connection portion 11. As will be described later with reference to FIGS. 3 and 4, the end of the scanning signal supply line 2 is connected to a scanning signal supply line driving circuit via a mounting terminal. A scanning signal (voltage) is applied. The end of the video signal supply line 5 is connected to a video signal supply line drive circuit via a mounting terminal, and a video signal (voltage) is applied from the drive circuit when the pixel is turned on.

【0020】続いて、アクティブマトリクス基板100
の動作原理を説明する。例として、図1に示す複数の画
素のうち、参照符号が付された画素電極10で形成され
る画素をオンさせる動作を説明する。まず、参照符号が
付された走査信号供給線2に走査信号(電圧)が印加さ
れると、TFTのアモルファスシリコン半導体膜4にT
FTのチャンネルが形成される。1本の走査信号供給線
2は複数のTFTのゲート電極を兼ねており、そのうち
の所望のTFTは、映像信号供給線5により特定され
る。すなわち、同じく参照符号が付されたソース電極5
に映像信号(電圧)が印加される。
Subsequently, the active matrix substrate 100
The operation principle of will be described. As an example, an operation of turning on a pixel formed by a pixel electrode 10 given a reference numeral among a plurality of pixels shown in FIG. 1 will be described. First, when a scanning signal (voltage) is applied to the scanning signal supply line 2 to which the reference numeral is attached, the amorphous silicon semiconductor film 4 of the TFT has a T
An FT channel is formed. One scanning signal supply line 2 also serves as a gate electrode of a plurality of TFTs, and a desired TFT among them is specified by the video signal supply line 5. That is, the source electrode 5 also denoted by the same reference
Is applied with a video signal (voltage).

【0021】映像信号供給線5からの映像信号(電圧)
は、チャンネル部4、ドレイン電極9および開口部7を
介して画素電極10に印加される。画素電極10の電圧
と対向電極(図示せず)に供給される電圧との電位差に
よって電界が生じ、画素電極10と対向電極(図示せ
ず)との間に狭持された液晶層が励起される。そして、
液晶層に含まれる液晶分子の配向を任意に変化させる。
これにより、画素電極10と対向電極の間に注入された
液晶の配向を任意に可変し、光透過率を調整することが
できる。カラー表示を行う場合には、各画素にカラーフ
ィルタを設け、例えば、3画素で1つの点を表示すれば
よい。また、画素電極(容量)に書き込まれた表示信号
は、次のフレームの走査時まで画素電極10と共通電極
8との間に形成される蓄積容量により蓄積され、その電
位が保持される。このようにして複数の画素各々につい
て、その点灯する明るさ等が制御され、アクティブマト
リクス基板100上で所望の画像を作り出すことができ
る。以上、アクティブマトリクス基板100の動作原理
を説明した。
A video signal (voltage) from the video signal supply line 5
Is applied to the pixel electrode 10 through the channel portion 4, the drain electrode 9, and the opening 7. An electric field is generated by the potential difference between the voltage of the pixel electrode 10 and the voltage supplied to the counter electrode (not shown), and the liquid crystal layer sandwiched between the pixel electrode 10 and the counter electrode (not shown) is excited. You. And
The orientation of liquid crystal molecules contained in the liquid crystal layer is arbitrarily changed.
Thereby, the orientation of the liquid crystal injected between the pixel electrode 10 and the counter electrode can be arbitrarily changed, and the light transmittance can be adjusted. In the case of performing color display, a color filter may be provided for each pixel, and for example, one point may be displayed with three pixels. The display signal written to the pixel electrode (capacitance) is accumulated by the storage capacitor formed between the pixel electrode 10 and the common electrode 8 until the next frame scan, and the potential is maintained. In this manner, for each of the plurality of pixels, the lighting brightness and the like are controlled, and a desired image can be created on the active matrix substrate 100. The operation principle of the active matrix substrate 100 has been described above.

【0022】図2は、図1のA−A’線に沿うアクティ
ブマトリクス基板100の断面図である。図2を利用し
て、次はアクティブマトリクス基板100の製造工程を
説明する。なお、製造されたアクティブマトリクス基板
100を用いてさらに液晶表示装置(液晶表示パネル)
を製造するためには、当業者に公知の方法で対向電極を
有する対向基板を作製し、アクティブマトリクス基板2
00と対向基板との間に液晶を注入すればよい。
FIG. 2 is a sectional view of the active matrix substrate 100 taken along the line AA ′ of FIG. Next, a manufacturing process of the active matrix substrate 100 will be described with reference to FIG. A liquid crystal display (liquid crystal display panel) is further formed using the manufactured active matrix substrate 100.
In order to manufacture the active matrix substrate 2, a counter substrate having a counter electrode is prepared by a method known to those skilled in the art.
Liquid crystal may be injected between the counter substrate and the counter substrate.

【0023】図2に示すアクティブマトリクス基板20
0の製造工程は、主として以下の(イ)〜(ト)の工程
からなる。
The active matrix substrate 20 shown in FIG.
The manufacturing process 0 mainly includes the following steps (a) to (g).

【0024】(イ)絶縁性透明基板であるガラス基板1
上に、走査信号供給線2および共通電極8(図1)をエ
ッチングで形成する。具体的にはスパッタリング成膜法
にて薄膜堆積を行い、フォトリソグラフィ工程、エッチ
ング工程にて走査信号供給線2および対向電極8のパタ
ーニングを行う。このようにして得られた走査信号供給
線2は、TFTのゲート電極として機能する。一方、共
通電極8(図1)は蓄積容量下部電極となる電極であ
り、後に形成される画素電極10と絶縁膜を介して蓄積
容量を形成する。なお、共通電極8と同時に設けられる
接続部11は、共通電極8を両側から給電するために設
けられる。
(A) Glass substrate 1 which is an insulating transparent substrate
The scanning signal supply line 2 and the common electrode 8 (FIG. 1) are formed thereon by etching. Specifically, thin film deposition is performed by a sputtering film forming method, and patterning of the scanning signal supply line 2 and the counter electrode 8 is performed in a photolithography process and an etching process. The scanning signal supply line 2 thus obtained functions as a gate electrode of the TFT. On the other hand, the common electrode 8 (FIG. 1) is an electrode serving as a storage capacitor lower electrode, and forms a storage capacitor via a pixel electrode 10 to be formed later and an insulating film. The connecting portion 11 provided at the same time as the common electrode 8 is provided to supply power to the common electrode 8 from both sides.

【0025】(ロ)絶縁膜を堆積し、TFTのゲート絶
縁膜3を形成する。
(B) An insulating film is deposited to form a gate insulating film 3 of the TFT.

【0026】(ハ)ゲート絶縁膜3の上にアモルファス
シリコン半導体膜を堆積する。このアモルファスシリコ
ン半導体膜は、TFTのチャンネル部4となる。
(C) An amorphous silicon semiconductor film is deposited on the gate insulating film 3. This amorphous silicon semiconductor film becomes the channel portion 4 of the TFT.

【0027】(ニ)さらにTFTのソース電極としての
映像信号供給線5、および、ドレイン電極9をエッチン
グで形成する。
(D) Further, a video signal supply line 5 as a source electrode of the TFT and a drain electrode 9 are formed by etching.

【0028】(ホ)TFTを被覆する保護膜として、パ
ッシベーション絶縁膜6を堆積する。絶縁膜6は、例え
ばSiNx、SiO2、アクリル樹脂、ポリイミド、ポ
リアミド、ポリカーボネートまたはこれらの積層膜であ
る。
(E) A passivation insulating film 6 is deposited as a protective film covering the TFT. The insulating film 6 is, for example, SiNx, SiO2, acrylic resin, polyimide, polyamide, polycarbonate, or a laminated film thereof.

【0029】(ヘ)絶縁膜6を除去し、開口部7を形成
する。開口部7によりドレイン電極9と画素電極10と
を電気的に接続できる。なお、開口部7はコンタクトホ
ールとも称されている。
(F) The insulating film 6 is removed, and an opening 7 is formed. The opening 7 allows the drain electrode 9 and the pixel electrode 10 to be electrically connected. The opening 7 is also called a contact hole.

【0030】(ト)TFTのドレイン電極9と電気的に
接続するように、画素電極10をエッチングで形成す
る。これにより、画素電極10と共通電極8(図1)と
の間にはパッシベーション絶縁膜6が存在することとな
る。パッシベーション絶縁膜6は、蓄積容量の保持の際
に誘電体として機能する。
(G) The pixel electrode 10 is formed by etching so as to be electrically connected to the drain electrode 9 of the TFT. Thereby, the passivation insulating film 6 exists between the pixel electrode 10 and the common electrode 8 (FIG. 1). The passivation insulating film 6 functions as a dielectric when holding the storage capacitor.

【0031】図2に示すような所望の位置および形状に
膜を堆積し、電極等をエッチングする際には、その都度
フォトリソグラフィを行う必要がある。上述した工程で
は、工程(イ)のみに具体的に示したが、他の工程、例
えば、(ハ)、(ニ)等でも必要である。フォトリソグ
ラフィとは、フォトレジストを塗布し、所定の位置で所
定の形状を呈するフォトマスクを介して紫外線を照射す
ることにより所望のレジストパターンを得る技術であ
る。レジストパターンの上から膜を堆積し、または、エ
ッチングを行い、その後レジストパターンを除去するこ
とで、所望の位置および形状に膜を堆積し、電極等をエ
ッチングできる。
Each time a film is deposited at a desired position and shape as shown in FIG. 2 and an electrode or the like is etched, it is necessary to perform photolithography each time. In the above-described steps, only the step (a) is specifically shown, but other steps, for example, (c) and (d) are also required. Photolithography is a technique in which a desired resist pattern is obtained by applying a photoresist and irradiating ultraviolet rays through a photomask having a predetermined shape at a predetermined position. By depositing or etching a film on the resist pattern and then removing the resist pattern, the film can be deposited at a desired position and shape, and the electrodes and the like can be etched.

【0032】次に、上述の工程(ニ)に関連して、本発
明の主要な特徴を説明する。上述の(ニ)の工程で問題
となるのは、ドレイン電極9を形成する際の、ドレイン
電極9と、(イ)の工程で既に基板1上に得られている
走査信号供給線2とのアラインメント(位置合わせ)で
ある。このアラインメントは、各膜のレイヤに設けたア
ラインメントマークと、次工程の設計パターンの加工用
マスクとを重ね合わせるのが一般的である。
Next, main features of the present invention will be described with reference to the above step (d). The problem in the above step (d) is that the drain electrode 9 when forming the drain electrode 9 and the scanning signal supply line 2 already obtained on the substrate 1 in the step (a) are problematic. Alignment. In this alignment, an alignment mark provided in each layer of a film is generally superimposed on a mask for processing a design pattern in the next step.

【0033】本発明では、画像エリア外に設けたアライ
ンメントマークを用いてアラインメントを行うが、従来
と大きく異なるのは、アラインメントマークを設ける位
置である。図3は、本発明によるアラインメントマーク
12、13の配置位置を示す上面図である。アラインメ
ントマーク12、13は、走査信号供給線2及び映像信
号供給線5の各実装端子14、15よりも内側、すなわ
ち画素電極10(図1)と比較するとより近い位置に配
置されている。より具体的には、アラインメントマーク
12、13は、複数の走査信号供給線2の各々に対応す
る複数の実装端子14の並びと、複数の映像信号供給線
5の各々に対応する複数の実装端子15の並びを2辺と
する長方形内で、かつ、画素領域の外部に設けられてい
る。「画素領域」とは、後の工程で形成される画素電極
10(図1)およびTFTが基板上で行列状に配置され
た、表示に寄与する領域をいう。
In the present invention, the alignment is performed using the alignment marks provided outside the image area. However, what is greatly different from the related art is the position where the alignment marks are provided. FIG. 3 is a top view showing an arrangement position of the alignment marks 12 and 13 according to the present invention. The alignment marks 12 and 13 are arranged inside the mounting terminals 14 and 15 of the scanning signal supply line 2 and the video signal supply line 5, that is, at positions closer to the pixel electrodes 10 (FIG. 1). More specifically, the alignment marks 12 and 13 are formed by an arrangement of a plurality of mounting terminals 14 corresponding to each of the plurality of scanning signal supply lines 2 and a plurality of mounting terminals 14 corresponding to each of the plurality of video signal supply lines 5. It is provided inside a rectangle having 15 sides as two sides and outside the pixel region. The “pixel region” refers to a region that contributes to display, in which pixel electrodes 10 (FIG. 1) and TFTs formed in a later process are arranged in a matrix on a substrate.

【0034】アラインメントマーク12は、複数の走査
信号供給線2と同層において同じ大きさで互いに平行に
配置されている2つの長方形パターンである。一方、ア
ラインメントマーク13は、複数の映像信号供給線5と
同層において長方形パターン12と平行でかつその中心
(その間)に配置された長方形パターンである。アライ
ンメントマーク12、13により形成される3つ1組の
アラインメントマークは、アラインメント精度を高める
ため、互いに直角方向になるよう2組配備されている。
また、さらにアラインメント精度を高めるために、画素
領域外の別の領域(例えば、左下)にもアラインメント
マークを設けることができる。
The alignment marks 12 are two rectangular patterns of the same size and arranged in parallel with each other in the same layer as the plurality of scanning signal supply lines 2. On the other hand, the alignment mark 13 is a rectangular pattern arranged in the same layer as the plurality of video signal supply lines 5 in parallel with the rectangular pattern 12 and at the center (between them). The three sets of alignment marks formed by the alignment marks 12 and 13 are provided in two sets at right angles to each other in order to enhance alignment accuracy.
Further, in order to further enhance the alignment accuracy, an alignment mark can be provided in another area (for example, the lower left) outside the pixel area.

【0035】別のいい方をすれば、複数の走査信号供給
線2の実装端子と複数の映像信号供給線5の実装端子を
2辺とする長方形内であって、画素エリア外の部分に、
複数の走査信号供給線と同層からなる同じ大きさで互い
に平行に配置された2つの長方形パターン(第1のアラ
インメントマーク)を設ける。また、別に複数の映像信
号供給線5と同層からなる長方形パターン(第2のアラ
インメントマーク)も設ける。第1のアラインメントマ
ークと第2のアラインメントマークとは、互いに平行
で、かつ、第1のアラインメントマークの間に第2のア
ラインメントマークが配置されるように配置される。こ
のような3つの長方形を1組として、精度向上のため、
互いに直角方向になるよう2組以上配備する。これらの
パターンを用いてゲート電極レイヤとソース及びドレイ
ン電極レイヤを露光装置を用いたフォトリソグラフィ工
程でアラインメントする。なお、アラインメントマーク
は、長方形パターンに限られず、他の形状であってもよ
い。
In other words, a portion outside the pixel area within a rectangle having the mounting terminals of the plurality of scanning signal supply lines 2 and the mounting terminals of the plurality of video signal supply lines 5 as two sides,
Two rectangular patterns (first alignment marks) of the same size and of the same layer and arranged in parallel with each other are provided. In addition, a rectangular pattern (second alignment mark) formed of the same layer as the plurality of video signal supply lines 5 is provided separately. The first alignment mark and the second alignment mark are arranged in parallel with each other, and such that the second alignment mark is arranged between the first alignment marks. As a set of these three rectangles, to improve accuracy,
Two or more sets are arranged so as to be perpendicular to each other. Using these patterns, the gate electrode layer and the source and drain electrode layers are aligned in a photolithography process using an exposure apparatus. The alignment mark is not limited to a rectangular pattern, and may have another shape.

【0036】このように、画素に近い位置、具体的には
走査信号供給線2の端部に位置する実装端子14、およ
び、映像信号供給線5の端部に位置する実装端子15よ
りも画素に近い位置にアラインメントマークを設けてフ
ォトリソグラフィのアラインメントを行うので、露光装
置(図示せず)の持つ露光歪み(ディストーション)の
影響を大幅に減少できる。これにより精度の高いアライ
ンメントが可能になり、よって、画素電極の寄生容量の
均一化、フリッカ及び輝度ムラ等の不良のない高い画像
品質を実現できる。一例として、15インチSXGAの
大画面高精細モニターにおいて、アラインメントずれレ
ンジ1.0μm以内を達成した。この結果、さらなる素
子の微細化にも対応できる。
As described above, the mounting terminal 14 located at a position closer to the pixel, specifically, the end of the scanning signal supply line 2 and the mounting terminal 15 located at the end of the video signal supply line 5 Since alignment of photolithography is performed by providing an alignment mark near the position, the influence of exposure distortion (distortion) of an exposure apparatus (not shown) can be greatly reduced. As a result, highly accurate alignment can be achieved, and therefore, a high image quality free from defects such as uniformity of the parasitic capacitance of the pixel electrode, flicker and uneven brightness can be realized. As an example, in a 15-inch SXGA large-screen high-definition monitor, an alignment deviation range of 1.0 μm or less has been achieved. As a result, it is possible to cope with further miniaturization of the element.

【0037】次に、液晶表示装置の具体的な構成を説明
する。図4は、液晶表示装置400の上面図である。液
晶表示装置400は、液晶表示パネル40と、走査信号
供給線駆動回路42と、映像信号供給線駆動回路44と
を含む。液晶表示パネル40は、上述の工程(イ)〜
(ト)により得られたアクティブマトリクス基板100
(図1〜3)と、透明の対向電極を有し、基板100に
対向するように張り合わされた対向基板(図示せず)
と、その間に狭持される液晶層(図示せず)とにより構
成される。ここで、画素電極10、液晶層および対応す
る対向電極は表示の際の1ドット(点)を表す画素とし
て機能する。なお液晶表示パネル40がカラー表示可能
な場合には、3つの画素を1組として、そのそれぞれに
3原色(赤、緑、青)のフィルタを設ける。そしてそれ
ら3つの画素により1つの点(ドット)を表す。よっ
て、この場合には3つの画素が1つの画素として機能す
る。
Next, a specific configuration of the liquid crystal display device will be described. FIG. 4 is a top view of the liquid crystal display device 400. The liquid crystal display device 400 includes a liquid crystal display panel 40, a scanning signal supply line drive circuit 42, and a video signal supply line drive circuit 44. The liquid crystal display panel 40 performs the steps (a) to (d) above.
(G) Active matrix substrate 100 obtained
(FIGS. 1-3) and a counter substrate (not shown) having a transparent counter electrode and bonded to face the substrate 100
And a liquid crystal layer (not shown) sandwiched therebetween. Here, the pixel electrode 10, the liquid crystal layer, and the corresponding counter electrode function as pixels representing one dot (dot) at the time of display. When the liquid crystal display panel 40 can perform color display, a filter of three primary colors (red, green, and blue) is provided for each set of three pixels. One point (dot) is represented by these three pixels. Therefore, in this case, three pixels function as one pixel.

【0038】走査信号供給線駆動回路42は、行方向に
延びる走査信号供給線2の各々をオンまたはオフする回
路である。映像信号供給線駆動回路44は、列方向に延
びる映像信号供給線5の各々をオンまたはオフする回路
である。走査信号供給線駆動回路42および映像信号供
給線駆動回路44の駆動信号は、実装端子14、15
(図3)に出力され、点灯が必要な画素、消灯が必要な
画素のみを選択的にオン、オフできる。
The scanning signal supply line driving circuit 42 is a circuit for turning on or off each of the scanning signal supply lines 2 extending in the row direction. The video signal supply line drive circuit 44 is a circuit that turns on or off each of the video signal supply lines 5 extending in the column direction. The drive signals of the scanning signal supply line drive circuit 42 and the video signal supply line drive circuit 44 are supplied to the mounting terminals 14 and 15.
(FIG. 3), only the pixels that need to be turned on and the pixels that need to be turned off can be selectively turned on and off.

【0039】図5は、液晶表示装置400を応用した液
晶ディスプレイ500を示す。液晶ディスプレイ500
は、例えば、コンピュータと接続され、コンピュータか
らの映像信号を表示できる。液晶ディスプレイ500
は、液晶表示装置400と、演算処理ユニット(図示せ
ず)と、フレーム50とから構成されている。演算処理
ユニット(図示せず)は、例えばコンピュータからのデ
ジタルまたはアナログの映像信号を受け取って、映像を
表示するためにどの画素をどの程度の強度で点灯させる
かを演算する。そしてその演算結果に基づいて走査信号
供給線駆動回路42と、映像信号供給線駆動回路44と
を動作させる。フレーム50には、電源スイッチ、明る
さ調節ボタン等が備えられている。なお、液晶表示装置
400を応用する対象は液晶ディスプレイ500に限ら
れず、画像を表示するための画像表示機器であれば対象
となる。例えば、より小型の携帯電話の表示部である。
FIG. 5 shows a liquid crystal display 500 to which the liquid crystal display device 400 is applied. Liquid crystal display 500
Is connected to a computer, for example, and can display a video signal from the computer. Liquid crystal display 500
Is composed of a liquid crystal display device 400, an arithmetic processing unit (not shown), and a frame 50. The arithmetic processing unit (not shown) receives, for example, a digital or analog video signal from a computer, and calculates which pixel is to be lit at what intensity to display a video. Then, the scanning signal supply line drive circuit 42 and the video signal supply line drive circuit 44 are operated based on the calculation result. The frame 50 includes a power switch, a brightness adjustment button, and the like. The object to which the liquid crystal display device 400 is applied is not limited to the liquid crystal display 500, but may be any image display device for displaying an image. For example, a display unit of a smaller mobile phone.

【0040】[0040]

【発明の効果】以上のように本発明によれば、アライン
メントマークを走査信号供給線2及び映像信号供給線5
の各実装端子14、15よりも内側、すなわち画素によ
り近い位置に配置し、フォトリソグラフィによりドレイ
ン電極と、走査信号供給線2とのアラインメントを行
う。これにより、ドレイン電極と走査信号供給線2との
間のアラインメントずれが大幅に減少するので、寄生容
量が均一に形成され、フリッカ及び輝度ムラ等の不良の
ない画像品質を得ることができる。実際、15インチS
XGAの大画面高精細モニターにおいて、アラインメン
トずれレンジ1.0μm以内を達成した。この結果、さ
らなる素子の微細化にも対応できる。
As described above, according to the present invention, the alignment marks are formed by the scanning signal supply line 2 and the video signal supply line 5.
Are arranged inside the mounting terminals 14 and 15, that is, closer to the pixels, and the drain electrode and the scanning signal supply line 2 are aligned by photolithography. As a result, the misalignment between the drain electrode and the scanning signal supply line 2 is greatly reduced, so that the parasitic capacitance is formed uniformly, and image quality free from defects such as flicker and uneven brightness can be obtained. Actually, 15 inches S
An XGA large-screen high-definition monitor has achieved an alignment shift range of 1.0 μm or less. As a result, it is possible to cope with further miniaturization of the element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 液晶表示装置のアクティブマトリクス基板の
上面図である。
FIG. 1 is a top view of an active matrix substrate of a liquid crystal display device.

【図2】 図1のA−A’線に沿うアクティブマトリク
ス基板の断面図である。
FIG. 2 is a cross-sectional view of the active matrix substrate taken along line AA ′ of FIG.

【図3】 本発明によるアラインメントマークの配置位
置を示す上面図である。
FIG. 3 is a top view showing an arrangement position of an alignment mark according to the present invention.

【図4】 液晶表示装置の上面図である。FIG. 4 is a top view of the liquid crystal display device.

【図5】 液晶表示装置を応用した液晶ディスプレイを
示す図である。
FIG. 5 is a diagram showing a liquid crystal display to which a liquid crystal display device is applied.

【図6】 アラインメントマークを示す図である。FIG. 6 is a diagram showing an alignment mark.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 走査信号供給線 3 ゲート絶縁膜 4 チャンネル部 5 映像信号供給線 6 パッシベーション絶縁膜 7 コンタクトホール 8 共通電極 9 ドレイン電極 10 画素電極 11 接続部 12 アラインメントマーク(ゲートレイヤ) 13 アラインメントマーク(ソースレイヤ及びドレイ
ンレイヤ) 14 走査信号供給線実装端子 15 映像信号供給線実装端子
DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Scan signal supply line 3 Gate insulating film 4 Channel part 5 Video signal supply line 6 Passivation insulating film 7 Contact hole 8 Common electrode 9 Drain electrode 10 Pixel electrode 11 Connection part 12 Alignment mark (gate layer) 13 Alignment mark ( (Source layer and drain layer) 14 Scan signal supply line mounting terminal 15 Video signal supply line mounting terminal

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 627C Fターム(参考) 2H088 FA16 FA19 HA02 HA08 MA03 MA04 2H090 JC02 LA01 LA04 2H092 GA31 GA33 GA38 JA24 JA27 JA38 JA42 MA13 NA01 NA23 NA24 NA29 PA06 5C094 AA02 AA05 BA03 BA43 CA19 DA14 DA15 EA04 EA07 EA10 EB02 GB01 5F110 AA04 AA28 BB01 CC07 DD02 EE44 GG02 GG15 HL07 NN03 NN05 NN23 NN24 NN27 NN72 NN73 QQ01 Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat II (Reference) H01L 21/336 H01L 29/78 627C F-term (Reference) 2H088 FA16 FA19 HA02 HA08 MA03 MA04 2H090 JC02 LA01 LA04 2H092 GA31 GA33 GA38 JA24 JA27 JA38 JA42 MA13 NA01 NA23 NA24 NA29 PA06 5C094 AA02 AA05 BA03 BA43 CA19 DA14 DA15 EA04 EA07 EA10 EB02 GB01 5F110 AA04 AA28 BB01 CC07 DD02 EE44 GG02 GG15 HL07 NN03 NN05 NN23 NN27 NN27 QNN15

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配置された複数の画素電
極と、 各画素電極に対応して設けられた複数のスイッチング素
子であって、前記複数のスイッチング素子の各々が、対
応する画素電極への電圧の印加を制御するゲート電極、
映像信号を表す電圧を印加されるソース電極、および、
画素電極と接続され、前記電圧を前記画素電極に印加す
るドレイン電極を有するスイッチング素子と、 各ゲート電極に接続される走査信号供給線と、 各ソース電極に接続される映像信号供給線と、 を有するアクティブマトリクス基板において、 前記ゲート電極と前記ドレイン電極の位置合わせのため
に、走査信号供給線の端部よりも画素電極に近い位置に
第1のアラインメントマークが設けられ、映像信号供給
線の端部よりも画素電極に近い位置に、第2のアライン
メントマークが設けられているアクティブマトリクス基
板。
A plurality of pixel electrodes arranged in a matrix and a plurality of switching elements provided corresponding to each pixel electrode, wherein each of the plurality of switching elements is connected to a corresponding pixel electrode. A gate electrode for controlling the application of voltage,
A source electrode to which a voltage representing a video signal is applied, and
A switching element connected to a pixel electrode and having a drain electrode for applying the voltage to the pixel electrode; a scanning signal supply line connected to each gate electrode; and a video signal supply line connected to each source electrode. An active matrix substrate, wherein a first alignment mark is provided at a position closer to a pixel electrode than an end of a scanning signal supply line for alignment of the gate electrode and the drain electrode; An active matrix substrate provided with a second alignment mark at a position closer to a pixel electrode than a portion.
【請求項2】 前記第1のアラインメントマークは互い
に平行に配置されている2つの長方形パターンであり、
前記第2のアラインメントマークは、単一の長方形パタ
ーンであって、第1のアラインメントマークの前記2つ
の長方形パターンと平行に、かつ前記2つの長方形パタ
ーンの間に配置されている、請求項1に記載のアクティ
ブマトリクス基板。
2. The method according to claim 1, wherein the first alignment marks are two rectangular patterns arranged in parallel with each other.
2. The method of claim 1, wherein the second alignment mark is a single rectangular pattern, and is disposed parallel to and between the two rectangular patterns of the first alignment mark. 3. An active matrix substrate as described in the above.
【請求項3】 請求項1に記載のアクティブマトリクス
基板と、 アクティブマトリクス基板に対向する対向電極と、 アクティブマトリクス基板および対向電極に注入された
液晶層と、 各走査信号供給線の端部に接続され、走査信号供給線へ
電圧を印加する第1の駆動回路と、 各映像信号供給線の端部に接続され、映像信号供給線へ
電圧を印加する第2の駆動回路とを備えた、液晶表示装
置。
3. The active matrix substrate according to claim 1, a counter electrode facing the active matrix substrate, a liquid crystal layer injected into the active matrix substrate and the counter electrode, and connected to an end of each scanning signal supply line. And a first drive circuit for applying a voltage to the scanning signal supply line, and a second drive circuit connected to an end of each video signal supply line and applying a voltage to the video signal supply line. Display device.
【請求項4】 基板を提供するステップと、 提供された基板上に複数のゲート電極、ゲート電極に接
続された複数の走査信号供給線、および、第1のアライ
ンメントマークを設けるステップと、 前記ゲート電極上に、絶縁膜、および、半導体膜を形成
するステップと、 前記半導体膜に接続するように、ソース電極、ドレイン
電極、ソース電極に接続される映像信号供給線、およ
び、第2のアラインメントマークを設けるステップと、 前記ドレイン電極に接続するように、画素電極を設ける
ステップとからなるアクティブマトリクス基板の製造方
法であって、 前記第1のアラインメントマークおよび前記第2のアラ
インメントマークは、前記ゲート電極と前記ドレイン電
極の位置合わせのためのマークであり、前記走査信号供
給線の端部、および、前記映像信号供給線の端部よりも
画素電極に近い位置に設けられる、アクティブマトリク
ス基板の製造方法。
Providing a substrate; providing a plurality of gate electrodes, a plurality of scan signal supply lines connected to the gate electrodes, and a first alignment mark on the provided substrate; Forming an insulating film and a semiconductor film on the electrode; a source electrode, a drain electrode, a video signal supply line connected to the source electrode, and a second alignment mark so as to be connected to the semiconductor film. And a step of providing a pixel electrode so as to be connected to the drain electrode, wherein the first alignment mark and the second alignment mark are formed by using the gate electrode And a mark for alignment of the drain electrode, the end of the scanning signal supply line, Beauty, is provided at a position close to the pixel electrode from the end of the video signal supply lines, a method of manufacturing the active matrix substrate.
【請求項5】 第1のアラインメントマークを設ける前
記ステップは、2つの長方形パターンを互いに平行に配
置するステップであり、 前記第2のアラインメントマークを設ける前記ステップ
は、第1のアラインメントマークの前記2つの長方形パ
ターンと平行に、かつ前記2つの長方形パターンの間に
位置するように配置するステップである、請求項4に記
載のアクティブマトリクス基板。
5. The step of providing a first alignment mark is a step of arranging two rectangular patterns in parallel with each other, and the step of providing the second alignment mark is the step of providing the second alignment mark. The active matrix substrate according to claim 4, wherein the active matrix substrate is a step of arranging the two rectangular patterns in parallel with each other and between the two rectangular patterns.
【請求項6】 請求項4に記載の製造方法によりアクテ
ィブマトリクス基板を製造するステップと、 アクティブマトリクス基板に対向する対向電極を形成す
るステップと、 アクティブマトリクス基板および前記対向電極の間に液
晶を注入するステップと、 走査信号供給線へ電圧を印加する第1の駆動回路を、各
走査信号供給線の端部に接続するステップと、 映像信号供給線へ電圧を印加する第2の駆動回路を、各
映像信号供給線の端部に接続するステップとを備えた、
液晶表示装置の製造方法。
6. A step of manufacturing an active matrix substrate by the manufacturing method according to claim 4, a step of forming a counter electrode facing the active matrix substrate, and injecting liquid crystal between the active matrix substrate and the counter electrode. And a step of connecting a first drive circuit for applying a voltage to the scan signal supply line to an end of each scan signal supply line, and a second drive circuit for applying a voltage to the video signal supply line. Connecting to the end of each video signal supply line.
A method for manufacturing a liquid crystal display device.
JP2001018406A 2001-01-26 2001-01-26 Active matrix board, liquid crystal display and method for manufacturing them Pending JP2002221735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001018406A JP2002221735A (en) 2001-01-26 2001-01-26 Active matrix board, liquid crystal display and method for manufacturing them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001018406A JP2002221735A (en) 2001-01-26 2001-01-26 Active matrix board, liquid crystal display and method for manufacturing them

Publications (1)

Publication Number Publication Date
JP2002221735A true JP2002221735A (en) 2002-08-09

Family

ID=18884436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001018406A Pending JP2002221735A (en) 2001-01-26 2001-01-26 Active matrix board, liquid crystal display and method for manufacturing them

Country Status (1)

Country Link
JP (1) JP2002221735A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765267B2 (en) * 2002-02-06 2004-07-20 Au Optronics Corporation Pixel structure
WO2007034740A1 (en) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha Display panel substrate and display panel having the substrate
CN100352019C (en) * 2003-06-09 2007-11-28 精工爱普生株式会社 Semiconductor module, electronic device and electronic equipment, and method for manufacturing semiconductor module
JP2019061130A (en) * 2017-09-27 2019-04-18 株式会社ジャパンディスプレイ Display and method for manufacturing display
CN109937484A (en) * 2017-08-31 2019-06-25 京东方科技集团股份有限公司 Thin film transistor (TFT), array substrate, display device and the method for manufacturing thin film transistor (TFT)
CN110233146A (en) * 2018-11-01 2019-09-13 友达光电股份有限公司 Device substrate and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765267B2 (en) * 2002-02-06 2004-07-20 Au Optronics Corporation Pixel structure
CN100352019C (en) * 2003-06-09 2007-11-28 精工爱普生株式会社 Semiconductor module, electronic device and electronic equipment, and method for manufacturing semiconductor module
WO2007034740A1 (en) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha Display panel substrate and display panel having the substrate
US8022559B2 (en) 2005-09-22 2011-09-20 Sharp Kabushiki Kaisha Substrate for a display panel, and a display panel having the same
CN109937484A (en) * 2017-08-31 2019-06-25 京东方科技集团股份有限公司 Thin film transistor (TFT), array substrate, display device and the method for manufacturing thin film transistor (TFT)
US11177356B2 (en) 2017-08-31 2021-11-16 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
CN109937484B (en) * 2017-08-31 2022-06-10 京东方科技集团股份有限公司 Thin film transistor, array substrate, display device and method for manufacturing thin film transistor
JP2019061130A (en) * 2017-09-27 2019-04-18 株式会社ジャパンディスプレイ Display and method for manufacturing display
CN110233146A (en) * 2018-11-01 2019-09-13 友达光电股份有限公司 Device substrate and its manufacturing method

Similar Documents

Publication Publication Date Title
US8411216B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and active matrix substrate manufacturing method
JP5258277B2 (en) Liquid crystal display
US7697107B2 (en) Liquid crystal display device and method for manufacturing the same
JP4401551B2 (en) Method for manufacturing liquid crystal display device, method for manufacturing display device, and liquid crystal display device
JP5392975B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008203889A (en) Active matrix substrate, display device, liquid crystal display device and television device
US20110149172A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and active matrix substrate manufacturing method
US9507231B2 (en) Display device
KR20060001425A (en) Liquid crystal display device and the fabrication method thereof
US10325944B2 (en) Display device and manufacturing method thereof
US8654268B2 (en) Active matrix substrate with thin insulating layer not overlapping capacitance electrode, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US7123327B2 (en) Substrate for reflective-transmissive electro-optical device having opening in base layer varying in size along a first direction
US8223102B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2002221735A (en) Active matrix board, liquid crystal display and method for manufacturing them
US20180246382A1 (en) Display panel and method of producing display panel
KR101494205B1 (en) Display substrate, method for manufacturing the display substrate and display apparatus having the display substrate
KR20080092566A (en) Display substrate, method of manufacturing thereof and display apparatus having the same
JP4069597B2 (en) Electro-optical device and electronic apparatus
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JPH02245740A (en) Liquid crystal display device
JP4000819B2 (en) Vapor deposition method, liquid crystal device manufacturing method
JP2004109597A (en) Electro-optical apparatus and electronic equipment
JPH052184A (en) Liquid crystal display panel
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
JPH11271808A (en) Array substrate for display, plane display equipped therewith, and manufacture of the same array substrate

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061221