JP2002151269A - Light-emitting device - Google Patents

Light-emitting device

Info

Publication number
JP2002151269A
JP2002151269A JP2001256687A JP2001256687A JP2002151269A JP 2002151269 A JP2002151269 A JP 2002151269A JP 2001256687 A JP2001256687 A JP 2001256687A JP 2001256687 A JP2001256687 A JP 2001256687A JP 2002151269 A JP2002151269 A JP 2002151269A
Authority
JP
Japan
Prior art keywords
light
layer
emitting device
light emitting
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001256687A
Other languages
Japanese (ja)
Other versions
JP2002151269A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Takeshi Nishi
毅 西
Mayumi Mizukami
真由美 水上
Toshio Ikeda
寿雄 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001256687A priority Critical patent/JP2002151269A/en
Publication of JP2002151269A publication Critical patent/JP2002151269A/en
Publication of JP2002151269A5 publication Critical patent/JP2002151269A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To align light-emitting intensity of EL elements of different emission colors and enhance emission intensity of the EL elements in a pixel part of a light-emitting device. SOLUTION: Emission intensity of EL elements formed in plural can be aligned by combining EL elements having EL layers including triplet compounds and EL elements having EL layers including singlet compounds at a pixel part. Further, EL elements of higher emission intensity can be formed by making hole transport layers in lamination structure.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電極間に発光性材
料を挟んだ素子(以下、発光素子という)を有する装置
(以下、発光装置という)に関する。特に発光性材料と
してEL(Electro Luminescence)が得られる有機化合
物を用いた発光素子(以下、EL素子という)を有する
発光装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus (hereinafter, referred to as a light emitting device) having an element (hereinafter, referred to as a light emitting element) having a light emitting material interposed between electrodes. In particular, the present invention relates to a light-emitting device having a light-emitting element using an organic compound capable of obtaining EL (Electro Luminescence) as a light-emitting material (hereinafter, referred to as an EL element).

【0002】[0002]

【従来の技術】近年、陽極と陰極との間にELが得られ
る有機化合物からなる薄膜(EL層)を挟んだ構造を有
するEL素子の研究が進み、EL素子の発光特性を利用
した発光装置の開発が進められている。
2. Description of the Related Art In recent years, research on EL elements having a structure in which a thin film (EL layer) made of an organic compound capable of obtaining EL is sandwiched between an anode and a cathode has been advanced, and a light emitting device utilizing the light emitting characteristics of the EL elements has been developed. Is being developed.

【0003】なお、EL層は通常、積層構造となってお
り、代表的には、コダック・イーストマン・カンパニー
のTangらが提案した「正孔輸送層/発光層/電子輸送
層」という積層構造が挙げられる。この構造は非常に発
光効率が高く、現在、研究開発が進められているELデ
ィスプレイは殆どこの構造を採用している。
The EL layer usually has a laminated structure. Typically, the EL layer has a laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company. Is mentioned. This structure has a very high luminous efficiency, and almost all EL displays currently under research and development adopt this structure.

【0004】また他にも、陽極上に正孔注入層/正孔輸
送層/発光層/電子輸送層、または正孔注入層/正孔輸
送層/発光層/電子輸送層/電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。
In addition, a hole injection layer / hole transport layer / light-emitting layer / electron transport layer, or a hole injection layer / hole transport layer / light-emitting layer / electron transport layer / electron injection layer is provided on the anode. A structure in which layers are sequentially stacked may be used. The light emitting layer may be doped with a fluorescent dye or the like.

【0005】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してEL層と呼ぶ。よって上述した
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層等は、全てEL層に含まれる。
In this specification, all layers provided between a cathode and an anode are collectively called an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light-emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer.

【0006】そして、上記構造でなるEL層に一対の電
極から所定の電圧をかけると、発光層においてキャリヤ
の再結合が起こり、発光が得られる。なお本明細書中で
は、陽極、EL層及び陰極で形成される発光素子をEL
素子と呼ぶ。
[0006] When a predetermined voltage is applied to the EL layer having the above structure from a pair of electrodes, recombination of carriers occurs in the light emitting layer, and light emission is obtained. In this specification, a light-emitting element formed of an anode, an EL layer, and a cathode is referred to as an EL element.
It is called an element.

【0007】EL素子においては、駆動電圧が高くなる
とEL層の劣化が促進されることから、通常の発光材料
である、一重項励起子(シングレット)により発光する
有機化合物(以下、シングレット化合物という)の他
に、低い駆動電圧で高い発光輝度が得られる三重項励起
子(トリプレット)により発光する有機化合物(以下、
トリプレット化合物という)が知られている。
In an EL device, when the driving voltage is increased, the deterioration of the EL layer is promoted. Therefore, an organic compound which emits light by a singlet exciton (singlet), which is a usual light emitting material (hereinafter, referred to as a singlet compound). In addition, an organic compound that emits light by a triplet exciton (triplet) that provides high emission luminance at a low drive voltage (hereinafter, referred to as an organic compound)
Known as triplet compounds).

【0008】なお、本明細書中において、シングレット
化合物とは一重項励起のみを経由して発光する化合物を
指し、トリプレット化合物とは三重項励起を経由して発
光する化合物を指す。
[0008] In this specification, a singlet compound refers to a compound that emits light only through singlet excitation, and a triplet compound refers to a compound that emits light via triplet excitation.

【0009】[0009]

【発明が解決しようとする課題】EL素子における発光
輝度は、EL層に印加される電圧によって制御されてい
るが、EL層中の発光層を形成する発光材料によって、
電圧に対する発光輝度は異なる。つまり、発光輝度の低
い発光材料を用いた場合には、より高い輝度を得るため
に高電圧をかける必要が生じる。しかし、高電圧をかけ
ると発光材料が劣化するという問題がある。さらに、同
一基板上に形成されるEL素子が電圧ごとに異なる発光
輝度を示す場合には、輝度をそろえるために異なる電圧
をかけることになり、結果的にEL素子の寿命に差が出
るなどの問題が生じる。
The light emission luminance of an EL element is controlled by a voltage applied to the EL layer.
Light emission luminance with respect to voltage is different. That is, when a light-emitting material with low light emission luminance is used, it is necessary to apply a high voltage to obtain higher luminance. However, when a high voltage is applied, there is a problem that the light emitting material is deteriorated. Further, in the case where EL elements formed on the same substrate show different light emission luminance for each voltage, different voltages are applied to make the luminance uniform, which results in a difference in the life of the EL element. Problems arise.

【0010】[0010]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたものであり、低い電圧で所望の発
光輝度が得られる寿命の長いEL素子を形成する。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and forms an EL device having a long life and a desired emission luminance at a low voltage.

【0011】本発明は、同一基板上の画素部に複数形成
されるEL素子のうちで、発光輝度の低い発光材料(シ
ングレット化合物)を含むEL層を有するEL素子だけ
でなく、低い電圧で高い発光輝度が得られるトリプレッ
ト化合物を含むEL層を有するEL素子をうまく組み合
わせて用いることで、EL素子の低消費電力化だけでな
く、複数のEL素子の発光輝度を制御し、そろえること
を可能にする。
According to the present invention, among the plurality of EL elements formed in the pixel portion on the same substrate, not only an EL element having an EL layer containing a light-emitting material (singlet compound) having low light emission luminance but also a high voltage at a low voltage. By successfully combining and using an EL element having an EL layer containing a triplet compound capable of obtaining emission luminance, it is possible not only to reduce the power consumption of the EL element but also to control and align the emission luminance of a plurality of EL elements. I do.

【0012】図1(A)に本発明で利用することのでき
る画素部の回路構成を示す。101は、ゲート配線であ
り、102a〜102cは、ソース配線、103a〜1
03cは、電流供給線である。そして、これらの配線に
囲まれた領域に3つの画素a(104a)、画素b(1
04b)及び画素c(104c)がそれぞれ形成されて
いる。
FIG. 1A shows a circuit configuration of a pixel portion which can be used in the present invention. 101 is a gate line, 102a to 102c are source lines, 103a to 1
03c is a current supply line. Then, three pixels a (104a) and three pixels b (1
04b) and the pixel c (104c) are formed.

【0013】また、105はスイッチングトランジスタ
であり、3つの画素にそれぞれ形成されている。なお、
ここではソース領域とドレイン領域との間に二つのチャ
ネル形成領域を有した構造を例示しているが、二つ以上
もしくは一つであっても構わない。
Reference numeral 105 denotes a switching transistor, which is formed in each of three pixels. In addition,
Although a structure having two channel formation regions between the source region and the drain region is illustrated here, two or more or one channel formation region may be provided.

【0014】また、106は電流制御トランジスタであ
り、各画素においてゲートはスイッチングトランジスタ
に、ソースは電流供給線に、ドレインはEL素子に接続
される。なお、107はコンデンサであり、電流制御ト
ランジスタ106のゲートに印加される電圧を保持す
る。但し、コンデンサ107は省略することも可能であ
る。
Reference numeral 106 denotes a current control transistor. In each pixel, the gate is connected to the switching transistor, the source is connected to the current supply line, and the drain is connected to the EL element. Reference numeral 107 denotes a capacitor which holds a voltage applied to the gate of the current control transistor 106. However, the capacitor 107 can be omitted.

【0015】また、画素a(104a)、画素b(10
4b)及び画素c(104c)は、EL素子a(108
a)、EL素子b(108b)及びEL素子c(108
c)をそれぞれ有している。
The pixel a (104a) and the pixel b (10
4b) and the pixel c (104c) are connected to the EL element a (108).
a), EL element b (108b) and EL element c (108
c).

【0016】なお、これらのEL素子は、図1(B)に
示すような素子構造を有している。EL素子111は、
陰極112、陽極113及びEL層114から形成さ
れ、陰極112又は、陽極113に電圧がかけられるこ
とにより、EL層114が発光する。
These EL elements have an element structure as shown in FIG. EL element 111
The EL layer 114 is formed by the cathode 112, the anode 113, and the EL layer 114. When a voltage is applied to the cathode 112 or the anode 113, the EL layer 114 emits light.

【0017】EL層114は複数の層からなり、発光材
料からなる発光層115、陰極112と発光層115に
挟まれて、陰極からの電子の注入性を良くするための電
子注入層116、さらに注入された電子を発光層115
に輸送する役割を持つ電子輸送層117が形成される。
The EL layer 114 is composed of a plurality of layers. The EL layer 114 is made of a luminescent material, and is sandwiched between the cathode 112 and the luminescent layer 115 to improve the injection property of electrons from the cathode. The injected electrons are emitted from the light emitting layer 115.
An electron transport layer 117 having a role of transporting the electrons is formed.

【0018】また、陽極113と発光層115に挟まれ
て、陽極からの正孔(ホール)の注入性を良くするため
の正孔注入層118、さらに注入された正孔を発光層1
15に輸送する役割を持つ正孔輸送層119が形成され
る。
A hole injection layer 118 sandwiched between the anode 113 and the light emitting layer 115 to improve the injection property of holes (holes) from the anode.
The hole transport layer 119 having a role of transporting the H.15 to the H.15 is formed.

【0019】なお、通常、陰極112から注入された電
子と陽極113から注入された正孔が発光層115で再
結合することにより発光が得られるが、本発明は、より
発光輝度を高めるために正孔輸送層を設ける構造であ
る。つまり、陰極112、陽極113、発光層115及
び正孔輸送層以外の層は必要に応じて設ければよい。
In general, light is obtained by recombination of electrons injected from the cathode 112 and holes injected from the anode 113 in the light-emitting layer 115. In this structure, a hole transport layer is provided. That is, layers other than the cathode 112, the anode 113, the light emitting layer 115, and the hole transport layer may be provided as needed.

【0020】本発明においては、図1(B)に示すEL
層114のうち、発光層115にトリプレット化合物を
用いたEL素子または、シングレット化合物を用いたE
L素子を形成する。そして、図1(A)に示す画素a〜
画素c(104a〜104c)にこれらのEL素子を組
み合わせて形成することにより、複数のEL素子の発光
輝度をそろえたり、特定のEL素子のみの劣化を防いだ
りすることができる。
In the present invention, the EL shown in FIG.
Of the layers 114, an EL element using a triplet compound for the light-emitting layer 115 or an E element using a singlet compound
An L element is formed. Then, pixels a to a shown in FIG.
By forming these EL elements in combination with the pixel c (104a to 104c), the emission luminance of a plurality of EL elements can be uniformed, and deterioration of only specific EL elements can be prevented.

【0021】例えば、3色の画素表示を行う場合に、画
素a(104a)を表示する色の発光材料の発光輝度が
他の2色を表示する画素b(104b)や画素c(10
4c)に比べて低かった場合には、EL素子a(108
a)の発光層にトリプレット化合物を用い、その他のE
L素子の発光層には、シングレット化合物を用いる。
For example, when a three-color pixel display is performed, the luminous luminance of the luminescent material of the color displaying the pixel a (104a) is changed to the pixel b (104b) or the pixel c (10) displaying the other two colors.
4c), the EL element a (108
a) using a triplet compound for the light-emitting layer,
A singlet compound is used for the light emitting layer of the L element.

【0022】又、2種類の画素a(104a)及び画素
b(104b)を表示する色の発光輝度が、1種類の画
素c(104c)を表示する色の発光輝度に比べて低か
った場合には、2種類のEL素子a(108a)及びE
L素子b(108b)の発光層にトリプレット化合物を
用い、EL素子c(108c)の発光層にはシングレッ
ト化合物を用いる。
In the case where the light emission luminance of the color for displaying two types of pixels a (104a) and b (104b) is lower than the light emission luminance of the color for displaying one type of pixel c (104c). Are two types of EL elements a (108a) and E
A triplet compound is used for the light emitting layer of the L element b (108b), and a singlet compound is used for the light emitting layer of the EL element c (108c).

【0023】さらに、3種類の画素a(104a)、画
素b(104b)及び画素c(104c)のいずれとも
発光輝度が低く、より低電圧で高い発光輝度を得たい場
合には、3種類のEL素子a(108a)、EL素子b
(108b)及びEL素子c(108c)の全ての発光
層にトリプレット化合物を用いればよい。
In addition, all of the three types of pixels a (104a), b (104b), and c (104c) have low luminous luminance, and if it is desired to obtain high luminous luminance at a lower voltage, three types of pixels are used. EL element a (108a), EL element b
A triplet compound may be used for all the light emitting layers of (108b) and the EL element c (108c).

【0024】なお、トリプレット化合物としては、以下
の論文に記載の有機化合物が代表的な材料として挙げら
れる。 (1)T.Tsutsui, C.Adachi, S.Saito, Photochemical
Processes in Organized Molecular Systems, ed.K.Hon
da, (Elsevier Sci.Pub., Tokyo,1991) p.437. (2)M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov,
S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395
(1998) p.151. (3)M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Tho
mpson, S.R.Forrest,Appl.Phys.Lett.,75 (1999) p.4. (4)T.Tsutsui, M.J.Yang, M.Yahiro, K.Nakamura,
T.Watanabe, T.tsuji,Y.Fukuda, T.Wakimoto, S.Mayagu
chi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.
As the triplet compound, organic compounds described in the following articles can be mentioned as typical materials. (1) T.Tsutsui, C.Adachi, S.Saito, Photochemical
Processes in Organized Molecular Systems, ed.K. Hon
da, (Elsevier Sci. Pub., Tokyo, 1991) p. 437. (2) MABaldo, DFO'Brien, Y. You, A. Shoustikov,
S. Sibley, METhompson, SRForrest, Nature 395
(1998) p.151. (3) MABaldo, S.Lamansky, PEBurrrows, METho
mpson, SRForrest, Appl. Phys. Lett., 75 (1999) p. 4. (4) T. Tsutsui, MJYang, M. Yahiro, K. Nakamura,
T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayagu
chi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.

【0025】また、上記論文に記載された発光性材料だ
けでなく、次の分子式で表される発光性材料(具体的に
は金属錯体もしくは有機化合物)を用いることが可能で
あると考えられる。
It is considered that not only the luminescent material described in the above paper but also a luminescent material represented by the following molecular formula (specifically, a metal complex or an organic compound) can be used.

【0026】[0026]

【化1】 Embedded image

【0027】[0027]

【化2】 Embedded image

【0028】上記化学式において、Mは周期表の8〜1
0族に属する元素であり、nは2または3である。上記
論文では、白金、イリジウムが用いられている。さらに
ニッケル、コバルトもしくはパラジウムは、白金やイリ
ジウムとその物理的特性が類似しているために好まし
い。特に、ニッケルは錯体を形成しやすいことから中心
金属として好ましい。
In the above chemical formula, M is 8 to 1 in the periodic table.
It is an element belonging to Group 0, and n is 2 or 3. In the above paper, platinum and iridium are used. Further, nickel, cobalt or palladium is preferable because of its similar physical properties to platinum and iridium. In particular, nickel is preferable as the central metal because it easily forms a complex.

【0029】その他にもユーロピウムや、テルビウム、
セリウムといった希土類元素のイオンが、配位子と構成
する希土類錯体もトリプレット化合物として用いること
が可能である。
Besides, europium, terbium,
A rare-earth complex in which a rare-earth element ion such as cerium forms a ligand can also be used as a triplet compound.

【0030】上記トリプレット化合物は、シングレット
化合物よりも発光効率が高いことから、同じ発光輝度を
得るにも動作電圧(EL素子を発光させるに要する電
圧)を低くすることが可能である。
Since the triplet compound has a higher luminous efficiency than the singlet compound, the operating voltage (the voltage required to cause the EL element to emit light) can be reduced to obtain the same emission luminance.

【0031】さらに、本発明では、図2に示すように陽
極と発光層125との間に複数の正孔輸送層を設けるこ
とで、陽極から注入されたキャリヤ(電子及び正孔)の
移動性を高めることを可能とした。なお、本明細書中で
は、正孔輸送層を積層にする場合についてのみ示してい
るが、電子輸送層についても正孔輸送層と同様に、陰極
と電子輸送層の間にさらにエネルギー準位(LUMO準
位)の差を小さくするような化合物を用いることで本発
明を実施することができる。
Further, in the present invention, as shown in FIG. 2, by providing a plurality of hole transport layers between the anode and the light emitting layer 125, the mobility of carriers (electrons and holes) injected from the anode can be improved. Can be increased. Note that, in this specification, only the case where the hole transport layer is stacked is shown, but the electron transport layer is also provided with an energy level between the cathode and the electron transport layer (similar to the hole transport layer). The present invention can be practiced by using a compound that reduces the difference in the LUMO level).

【0032】図2(A)には、図1(B)と同様のEL
素子の構造を示す。陰極123と陽極124との間に発
光層125を有し、さらに、陰極123と発光層125
の間に電子注入層126および電子輸送層127を有
し、陽極124と発光層125との間に正孔注入層12
8及び正孔輸送層1(129)を有している。
FIG. 2A shows the same EL as in FIG. 1B.
1 shows the structure of an element. A light emitting layer 125 is provided between the cathode 123 and the anode 124.
An electron injection layer 126 and an electron transport layer 127 are provided between the anode and the light emitting layer 125.
8 and the hole transport layer 1 (129).

【0033】これに対して、図2(B)は、正孔輸送層
1(129)と正孔注入層128との間に正孔輸送層2
(130)をもう1層挟んだ積層構造になっている。
On the other hand, FIG. 2B shows that the hole transport layer 2 is located between the hole transport layer 1 (129) and the hole injection layer 128.
The layered structure has another layer of (130).

【0034】また、これらの積層構造は、図2(C)の
バンド構造で示すことができる。なおここでは、図2
(A)及び図2(B)で用いたのと同様の符号を用い
る。つまり、正孔輸送層1(129)と正孔注入層12
8との間に、正孔輸送層2(130)を形成した積層構
造とすることで、正孔注入層と正孔輸送層との間のHO
MO準位の差を小さくすることができる。これにより正
孔注入層と正孔輸送層との間での正孔の移動が容易にな
り、結果として、低電圧でのEL素子の高輝度化が達成
される。
These laminated structures can be shown by the band structure in FIG. Here, FIG.
The same reference numerals as those used in FIG. 2A and FIG. 2B are used. That is, the hole transport layer 1 (129) and the hole injection layer 12
8 and the hole transport layer 2 (130) is formed between the hole injection layer and the hole transport layer.
The difference between MO levels can be reduced. This facilitates the movement of holes between the hole injection layer and the hole transport layer, and as a result, achieves high luminance of the EL element at a low voltage.

【0035】なお、ここでは、例として正孔輸送層1
(129)及び正孔輸送層2(130)からなる積層構
造で形成されている様子を示すが、これらの積層構造
は、先に述べたように正孔注入層と正孔輸送層との間の
HOMO準位の差を小さくすることができるのであれ
ば、正孔輸送層は2層以上の異なる材料から形成されて
いても良いが、2層〜5層の積層構造であることが好ま
しい。
Here, as an example, the hole transport layer 1
(129) and the hole transport layer 2 (130) are shown as being formed in a laminated structure. These laminated structures are formed between the hole injection layer and the hole transport layer as described above. The hole transport layer may be formed of two or more different materials as long as the difference in the HOMO levels can be reduced, but it is preferable that the hole transport layer has a laminated structure of two to five layers.

【0036】[0036]

【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例を用いて詳細な説明を行うこととする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described in detail with reference to the following examples.

【0037】[0037]

【実施例】〔実施例1〕本実施例では、画素部とその周
辺に設けられる駆動回路を同一の絶縁体上に製造する方
法について説明する。但し、説明を簡単にするために、
駆動回路に関してはnチャネル型トランジスタとpチャ
ネル型トランジスタを組み合わせたCMOS回路を図示
することとする。
[Embodiment 1] In this embodiment, a method of manufacturing a pixel portion and a driving circuit provided around the pixel portion on the same insulator will be described. However, for simplicity,
Regarding the driver circuit, a CMOS circuit combining an n-channel transistor and a p-channel transistor is illustrated.

【0038】まず、図3(A)に示すように、絶縁体と
してガラス基板201を用意する。本実施例ではガラス
基板201の両面(表面および裏面)に図示しない保護
膜(炭素膜、具体的にはダイヤモンドライクカーボン
膜)を設けている。また、可視光を透過する材料であれ
ばガラス以外の材料(例えばプラスチック)を用いても
良い。
First, as shown in FIG. 3A, a glass substrate 201 is prepared as an insulator. In this embodiment, a protective film (carbon film, specifically, a diamond-like carbon film) (not shown) is provided on both surfaces (front and back surfaces) of the glass substrate 201. Further, a material other than glass (eg, plastic) may be used as long as it transmits visible light.

【0039】次にガラス基板201上に下地膜202を
300nmの厚さに形成する。本実施例では下地膜20
2として窒化酸化珪素膜を積層して用いる。この時、ガ
ラス基板201に接する層の窒素濃度を10〜25wt
%としておき、他の層よりも高めに窒素を含有させると
良い。
Next, a base film 202 is formed on the glass substrate 201 to a thickness of 300 nm. In this embodiment, the base film 20 is used.
2 is used by stacking silicon nitride oxide films. At this time, the nitrogen concentration of the layer in contact with the glass substrate 201 is 10 to 25 wt.
%, And it is better to contain nitrogen more than other layers.

【0040】次に下地膜202の上に50nmの厚さの
非晶質珪素膜(図示せず)をスパッタ法で形成する。な
お、非晶質珪素膜に限定する必要はなく、非晶質構造を
含む半導体膜(微結晶半導体膜を含む)であれば良い。
非晶質半導体膜としては非晶質珪素膜もしくは非晶質シ
リコンゲルマニウム膜(ゲルマニウムを1×1018〜1
×1021atoms/cm3の濃度で含むシリコン膜)を用いる
ことができる。また、膜厚は20〜100nmの厚さで
あれば良い。
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 202 by a sputtering method. Note that the present invention is not limited to an amorphous silicon film, and may be any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film).
As the amorphous semiconductor film, an amorphous silicon film or an amorphous silicon germanium film (germanium is 1 × 10 18 to 1
(A silicon film containing a concentration of × 10 21 atoms / cm 3 ). The thickness may be 20 to 100 nm.

【0041】そして、公知のレーザー結晶化法を用いて
非晶質珪素膜の結晶化を行い、結晶質珪素膜203を形
成する。なお、本実施例では固体レーザー(具体的には
Nd:YAGレーザーの第2高調波)を用いるが、エキ
シマレーザーを用いても良い。また、結晶化方法はファ
ーネスアニール法を用いても良い。
Then, the amorphous silicon film is crystallized by using a known laser crystallization method, and a crystalline silicon film 203 is formed. In this embodiment, a solid-state laser (specifically, the second harmonic of a Nd: YAG laser) is used, but an excimer laser may be used. Further, a furnace annealing method may be used as a crystallization method.

【0042】次に、図3(B)に示すように、結晶質珪
素膜203を1回目のフォトリソグラフィ工程によりエ
ッチングして島状の結晶質珪素膜204〜207を形成
する。これらは後にトランジスタの活性層となる結晶質
珪素膜である。
Next, as shown in FIG. 3B, the crystalline silicon film 203 is etched by a first photolithography step to form island-like crystalline silicon films 204 to 207. These are crystalline silicon films which will later become the active layers of the transistors.

【0043】なお、本実施例ではトランジスタの活性層
として結晶質珪素膜を用いているが、非晶質珪素膜を活
性層として用いることも可能である。
Although a crystalline silicon film is used as an active layer of a transistor in this embodiment, an amorphous silicon film can be used as an active layer.

【0044】ここで本実施例では、島状の結晶質珪素膜
204〜207上に酸化珪素膜からなる保護膜(図示せ
ず)を130nmの厚さにスパッタ法で形成し、半導体
をp型半導体とする不純物元素(以下、p型不純物元素
という)を島状の結晶質珪素膜204〜207に添加す
る。p型不純物元素としては周期表の13族に属する元
素(典型的にはボロンもしくはガリウム)を用いること
ができる。なお、この保護膜は不純物を添加する際に結
晶質珪素膜が直接プラズマに曝されないようにするため
と、微妙な濃度制御を可能にするために設ける。
Here, in this embodiment, a protective film (not shown) made of a silicon oxide film is formed on the island-like crystalline silicon films 204 to 207 to a thickness of 130 nm by sputtering, and the semiconductor is made of p-type. An impurity element to be a semiconductor (hereinafter, referred to as a p-type impurity element) is added to the island-shaped crystalline silicon films 204 to 207. As the p-type impurity element, an element belonging to Group 13 of the periodic table (typically, boron or gallium) can be used. Note that this protective film is provided to prevent the crystalline silicon film from being directly exposed to plasma when adding an impurity and to enable fine concentration control.

【0045】また、このとき添加されるp型不純物元素
の濃度は、1×1015〜5×1017atoms/cm3(代表的
には1×1016〜1×1017atoms/cm3)とすれば良
い。この濃度で添加されたp型不純物元素はnチャネル
型トランジスタのしきい値電圧の調節に用いられる。
The concentration of the p-type impurity element added at this time is 1 × 10 15 to 5 × 10 17 atoms / cm 3 (typically, 1 × 10 16 to 1 × 10 17 atoms / cm 3 ). It is good. The p-type impurity element added at this concentration is used for adjusting the threshold voltage of the n-channel transistor.

【0046】次に、島状の結晶質珪素膜204〜207
の表面を洗浄する。まず、オゾンを含む純水を用いて表
面を洗浄する。その際、表面に薄い酸化膜が形成される
ため、さらに1%に希釈したフッ酸水溶液を用いて薄い
酸化膜を除去する。この処理により島状の結晶質珪素膜
204〜207の表面に付着した汚染物を除去できる。
このときオゾンの濃度は6mg/L以上とすることが好
ましい。これら一連の処理は大気開放することなく行わ
れる。
Next, island-shaped crystalline silicon films 204 to 207 are formed.
Wash the surface. First, the surface is cleaned using pure water containing ozone. At this time, since a thin oxide film is formed on the surface, the thin oxide film is further removed using a hydrofluoric acid aqueous solution diluted to 1%. By this treatment, contaminants attached to the surfaces of the island-shaped crystalline silicon films 204 to 207 can be removed.
At this time, the concentration of ozone is preferably 6 mg / L or more. These series of processes are performed without opening to the atmosphere.

【0047】そして、島状の結晶質珪素膜204〜20
7を覆ってゲート絶縁膜208を形成する。ゲート絶縁
膜208としては、10〜150nm、好ましくは50
〜100nmの厚さの珪素を含む絶縁膜を用いれば良
い。これは単層構造でも積層構造でも良い。本実施例で
は80nm厚の窒化酸化珪素膜を用いる。
The island-shaped crystalline silicon films 204 to 20
7, a gate insulating film 208 is formed. As the gate insulating film 208, 10 to 150 nm, preferably 50 to 150 nm
An insulating film containing silicon having a thickness of about 100 nm may be used. This may have a single-layer structure or a laminated structure. In this embodiment, a silicon nitride oxide film having a thickness of 80 nm is used.

【0048】本実施例では、島状の結晶質珪素膜204
〜207の表面洗浄からゲート絶縁膜208の形成まで
を大気開放することなく行い、半導体膜とゲート絶縁膜
の界面における汚染物および界面準位の低減を図ってい
る。この場合、洗浄室とスパッタ室とを少なくとも有し
たマルチチャンバー方式(もしくはインライン方式)の
装置を用いれば良い。
In this embodiment, the island-shaped crystalline silicon film 204 is used.
Steps 207 to 207 are performed without opening to the atmosphere to form a gate insulating film 208 to reduce contaminants and interface states at the interface between the semiconductor film and the gate insulating film. In this case, a multi-chamber (or in-line) apparatus having at least a cleaning chamber and a sputtering chamber may be used.

【0049】次に、第1の導電膜209として30nm
厚の窒化タンタル膜を形成し、さらに第2の導電膜21
0として370nmのタングステン膜を形成する。他に
も第1の導電膜としてタングステン膜、第2の導電膜と
してアルミニウム合金膜を用いる組み合わせ、または第
1の導電膜としてチタン膜、第2の導電膜としてタング
ステン膜を用いる組み合わせを用いても良い。
Next, the first conductive film 209 is formed to a thickness of 30 nm.
A thick tantalum nitride film is formed, and a second conductive film 21 is formed.
A tungsten film of 370 nm is formed as 0. Alternatively, a combination using a tungsten film as the first conductive film and an aluminum alloy film as the second conductive film, or a combination using a titanium film as the first conductive film and a tungsten film as the second conductive film may be used. good.

【0050】これらの金属膜はスパッタ法で形成すれば
良い。また、スパッタガスとしてXe、Ne等の不活性
ガスを添加すると応力による膜はがれを防止することが
できる。また、タングステンターゲットの純度を99.
9999%とすることで、抵抗率が20mΩcm以下の
低抵抗なタングステン膜を形成することができる。
These metal films may be formed by a sputtering method. When an inert gas such as Xe or Ne is added as a sputtering gas, the film can be prevented from peeling due to stress. Further, the purity of the tungsten target is set to 99.
By setting the content to 9999%, a low-resistance tungsten film having a resistivity of 20 mΩcm or less can be formed.

【0051】また、前述の半導体204〜207の表面
洗浄から第2の導電膜210の形成までを大気開放する
ことなく行うことも可能である。この場合、洗浄室、絶
縁膜を形成するスパッタ室および導電膜を形成するスパ
ッタ室を少なくとも有したマルチチャンバー方式(もし
くはインライン方式)の装置を用いれば良い。
Further, the steps from the surface cleaning of the semiconductors 204 to 207 to the formation of the second conductive film 210 can be performed without opening to the atmosphere. In this case, a multi-chamber (or in-line) apparatus having at least a cleaning chamber, a sputtering chamber for forming an insulating film, and a sputtering chamber for forming a conductive film may be used.

【0052】次に、レジスト211a〜211eを形成
し、第2の導電膜210をエッチングする。このエッチ
ング条件は、ICP(Inductively Coupled Plasma:誘
導結合型プラズマ)を用いたドライエッチングにより行
うことが好ましい。エッチングガスとしては四フッ化炭
素(CF4)ガスと塩素(Cl2)ガスと酸素(O2)と
の混合ガスを用いる。
Next, resists 211a to 211e are formed, and the second conductive film 210 is etched. This etching condition is preferably performed by dry etching using ICP (Inductively Coupled Plasma). As an etching gas, a mixed gas of carbon tetrafluoride (CF 4 ) gas, chlorine (Cl 2 ) gas, and oxygen (O 2 ) is used.

【0053】典型的なエッチング条件としては、ガス圧
力を1Paとし、この状態でコイル型の電極に500W
のRF電力(13.56MHz)を印加してプラズマを
生成する。また、基板を乗せたステージには自己バイア
ス電圧として150WのRF電力(13.56MHz)
を印加して、負の自己バイアスが基板に加わるようにす
る。また、このとき各ガスの流量は、四フッ化炭素ガス
を2.5×10-53/min、塩素ガスを2.5×10
-53/min、酸素ガスを1.0×10-53/minと
すると良い(図3(C))。
As typical etching conditions, the gas pressure is set to 1 Pa, and in this state, 500 W is applied to the coil type electrode.
Is applied to generate RF power (13.56 MHz). In addition, the stage on which the substrate is mounted has a self-bias voltage of 150 W RF power (13.56 MHz).
To apply a negative self-bias to the substrate. At this time, the flow rate of each gas was set to 2.5 × 10 −5 m 3 / min for carbon tetrafluoride gas and 2.5 × 10 −5 m 3 / min for chlorine gas.
-5 m 3 / min and oxygen gas at 1.0 × 10 −5 m 3 / min (FIG. 3C).

【0054】これにより第2の導電膜(タングステン
膜)210が選択的にエッチングされ、第2の導電膜か
らなる電極212〜216が形成される。第2の導電膜
210が選択的にエッチングされる理由は、エッチング
ガスに酸素が加わることで第1の導電膜(窒化タンタル
膜)のエッチングの進行が極端に遅くなるためである。
As a result, the second conductive film (tungsten film) 210 is selectively etched, and electrodes 212 to 216 made of the second conductive film are formed. The reason that the second conductive film 210 is selectively etched is that the progress of the etching of the first conductive film (tantalum nitride film) is extremely slowed by adding oxygen to the etching gas.

【0055】なお、ここで第1の導電膜209を残して
おくには理由がある。このとき第1の導電膜をも一緒に
エッチングすることは可能であるが、第1の導電膜をエ
ッチングしてしまうと、同工程でゲート絶縁膜208も
エッチングされて膜減りしてしまう。このときゲート絶
縁膜208の膜厚が100nm以上ならば問題とならな
いが、それ以下の厚さではその後の工程中にゲート絶縁
膜208の一部が除去され、その下の半導体膜が露呈
し、トランジスタのソース領域もしくはドレイン領域と
なる半導体膜まで除去されてしまうことが起こりうるか
らである。
Here, there is a reason why the first conductive film 209 is left. At this time, it is possible to etch the first conductive film at the same time, but if the first conductive film is etched, the gate insulating film 208 is also etched in the same step to reduce the film thickness. At this time, if the thickness of the gate insulating film 208 is 100 nm or more, there is no problem. However, if the thickness is less than that, a part of the gate insulating film 208 is removed during a subsequent process, and the semiconductor film thereunder is exposed. This is because a semiconductor film serving as a source region or a drain region of the transistor may be removed.

【0056】しかしながら、本実施例のように第1の導
電膜209を残しておくことで上記問題を解決すること
ができる。
However, the problem described above can be solved by leaving the first conductive film 209 as in this embodiment.

【0057】次に、レジスト211a〜211eおよび電
極212〜216をマスクとして自己整合的にn型不純
物元素(本実施例ではリン)を添加する。このときリン
は第1の導電膜209を貫通して添加される。こうして
形成される不純物領域217〜225にはn型不純物元
素が1×1020〜1×1021atoms/cm3(代表的には2
×1020〜5×1021atoms/cm3)の濃度で含む。
Next, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligned manner using the resists 211a to 211e and the electrodes 212 to 216 as a mask. At this time, phosphorus is added through the first conductive film 209. In the impurity regions 217 to 225 thus formed, an n-type impurity element is contained in an amount of 1 × 10 20 to 1 × 10 21 atoms / cm 3 (typically,
× 10 20 to 5 × 10 21 atoms / cm 3 ).

【0058】次に、レジスト211a〜211eをマスク
として、第1の導電膜209のエッチングを行う。この
エッチングは、ICPを用いたドライエッチング法によ
り行い、エッチングガスとしては四フッ化炭素(C
4)ガスと塩素(Cl2)ガスとの混合ガスを用いる。
典型的なエッチング条件は、ガス圧力を1Paとし、こ
の状態でコイル型の電極に500WのRF電力(13.
56MHz)を印加してプラズマを生成する。また、基
板を乗せたステージには自己バイアス電圧として20W
のRF電力(13.56MHz)を印加して、負の自己
バイアスが基板に加わるようにする。また、このとき各
ガスの流量は、四フッ化炭素ガスを3.0×10-53/
min、塩素ガスを3.0×10-53/minとすると
良い。こうして、第1の導電膜からなる電極226〜2
30が形成される(図3(D))。
Next, the first conductive film 209 is etched using the resists 211a to 211e as a mask. This etching is performed by a dry etching method using ICP, and carbon tetrafluoride (C
A mixed gas of F 4 ) gas and chlorine (Cl 2 ) gas is used.
Typical etching conditions are as follows: gas pressure is 1 Pa, and in this state, 500 W of RF power (13.
56 MHz) to generate plasma. In addition, the stage on which the substrate is mounted has a self-bias voltage of 20 W
RF power (13.56 MHz) to apply a negative self-bias to the substrate. At this time, the flow rate of each gas was set to 3.0 × 10 −5 m 3 / carbon tetrafluoride gas.
min, and chlorine gas is preferably 3.0 × 10 −5 m 3 / min. Thus, the electrodes 226 to 2 made of the first conductive film
30 are formed (FIG. 3D).

【0059】次に、図3(E)に示すように、レジスト
211a〜211gをそのまま用いて第2の導電膜からな
る電極212〜216を選択的にエッチングする。この
エッチングは、ICPを用いたドライエッチング法で行
い、エッチングガスとしては四フッ化炭素(CF4)ガ
スと塩素(Cl2)ガスと酸素(O2)との混合ガスを用
いる。典型的なエッチング条件は、ガス圧力を1Paと
し、この状態でコイル型の電極に500WのRF電力
(13.56MHz)を印加してプラズマを生成する。
また、基板を乗せたステージには自己バイアス電圧とし
て20WのRF電力(13.56MHz)を印加して、
負の自己バイアスが基板に加わるようにする。また、こ
のとき各ガスの流量は、四フッ化炭素ガスを2.5×1
-53/min、塩素ガスを2.5×10-53/mi
n、酸素ガスを1.0×10-53/minとすると良
い。この酸素の存在により窒化タンタル膜のエッチング
レートが抑制される。こうして第2のゲート電極231
〜235が形成される。
Next, as shown in FIG. 3E, the electrodes 212 to 216 made of the second conductive film are selectively etched using the resists 211a to 211g as they are. This etching is performed by a dry etching method using ICP, and a mixed gas of carbon tetrafluoride (CF 4 ) gas, chlorine (Cl 2 ) gas, and oxygen (O 2 ) is used as an etching gas. Under typical etching conditions, a gas pressure is set to 1 Pa, and in this state, RF power (13.56 MHz) of 500 W is applied to the coil-type electrode to generate plasma.
Also, 20 W of RF power (13.56 MHz) was applied as a self-bias voltage to the stage on which the substrate was placed,
A negative self-bias is applied to the substrate. At this time, the flow rate of each gas was set to 2.5 × 1
0 -5 m 3 / min, chlorine gas 2.5 × 10 -5 m 3 / mi
n and oxygen gas are preferably 1.0 × 10 −5 m 3 / min. Due to the presence of this oxygen, the etching rate of the tantalum nitride film is suppressed. Thus, the second gate electrode 231
To 235 are formed.

【0060】次に、n型不純物元素(本実施例ではリ
ン)を添加する。この工程では第2のゲート電極231
〜235がマスクとして機能し、第1の導電膜からなる
電極226〜230の一部を貫通してリンが添加され、
リンを2×1016〜5×1019atoms/cm3(代表的には
5×1017〜5×1018atoms/cm3)の濃度で含むn型
不純物領域236〜245が形成される。
Next, an n-type impurity element (phosphorus in this embodiment) is added. In this step, the second gate electrode 231
To 235 function as a mask, phosphorus is added through part of the electrodes 226 to 230 formed of the first conductive film,
N-type impurity regions 236 to 245 containing phosphorus at a concentration of 2 × 10 16 to 5 × 10 19 atoms / cm 3 (typically, 5 × 10 17 to 5 × 10 18 atoms / cm 3 ) are formed.

【0061】また、ここでの添加条件は、リンが第1の
導電膜およびゲート絶縁膜を貫通して島状の結晶質珪素
膜に到達するよう加速電圧を70〜120kV(本実施
例では90kV)と高めに設定する。
The addition conditions here are such that the accelerating voltage is 70 to 120 kV (90 kV in this embodiment) so that phosphorus reaches the island-shaped crystalline silicon film through the first conductive film and the gate insulating film. ) And higher.

【0062】次に、図4(A)に示すように、第1の導
電膜からなる電極226〜230をエッチングして第1
のゲート電極246〜250を形成する。このエッチン
グは、ICPを用いたドライエッチング法もしくはRI
E(Reactive Ion Etching)モードによるドライエッチ
ング法により行い、エッチングガスとしては四フッ化炭
素(CF4)ガスと塩素(Cl2)ガスとの混合ガスを用
いる。典型的なエッチング条件は、ガス圧力を1Paと
し、この状態でコイル型の電極に500WのRF電力
(13.56MHz)を印加してプラズマを生成する。
また、基板を乗せたステージには自己バイアス電圧とし
て20WのRF電力(13.56MHz)を印加して、
負の自己バイアスが基板に加わるようにする。また、こ
のとき各ガスの流量は、四フッ化炭素ガスを2.5×1
-53/min、塩素ガスを2.5×10-53/mi
n、酸素ガスを1.0×10-53/minとすると良
い。
Next, as shown in FIG. 4A, the electrodes 226 to 230 made of the first conductive film are etched to form a first conductive film.
Gate electrodes 246 to 250 are formed. This etching is performed by dry etching using ICP or RI
The etching is performed by a dry etching method in an E (Reactive Ion Etching) mode, and a mixed gas of carbon tetrafluoride (CF 4 ) gas and chlorine (Cl 2 ) gas is used as an etching gas. Under typical etching conditions, a gas pressure is set to 1 Pa, and in this state, RF power (13.56 MHz) of 500 W is applied to the coil-type electrode to generate plasma.
Also, 20 W of RF power (13.56 MHz) was applied as a self-bias voltage to the stage on which the substrate was placed,
A negative self-bias is applied to the substrate. At this time, the flow rate of each gas was set to 2.5 × 1
0 -5 m 3 / min, chlorine gas 2.5 × 10 -5 m 3 / mi
n and oxygen gas are preferably 1.0 × 10 −5 m 3 / min.

【0063】このとき、第1のゲート電極246〜25
0はn型不純物領域(b)236〜245とゲート絶縁
膜208を介して一部重なるようにエッチングされる。
例えば、n型不純物領域(b)236は、ゲート絶縁膜
208を介して第1のゲート電極246に重ならない領
域236aおよび重なる領域236bに分けられ、n型不
純物領域(b)237は、ゲート絶縁膜208を介して
第1のゲート電極246に重ならない領域237aおよ
び重なる領域237bに分けられる。
At this time, the first gate electrodes 246 to 25
0 is etched so as to partially overlap the n-type impurity regions (b) 236 to 245 via the gate insulating film 208.
For example, the n-type impurity region (b) 236 is divided into a region 236a not overlapping the first gate electrode 246 and an overlapping region 236b via the gate insulating film 208, and the n-type impurity region (b) 237 It is divided into a region 237a which does not overlap with the first gate electrode 246 and a region 237b which overlaps with the first gate electrode 246 through the film 208.

【0064】次に、レジスト251a、251bを形成
し、半導体をp型半導体にする不純物元素(以下、p型
不純物元素という)を添加する。p型不純物元素として
は周期表の13族に属する元素(代表的にはボロン)を
添加すれば良い。ここではボロンが第1のゲート電極2
47、250およびゲート絶縁膜208を貫通して半導
体膜に到達するよう加速電圧を設定する。こうしてp型
不純物領域252〜255が形成される(図4
(B))。
Next, resists 251a and 251b are formed, and an impurity element which makes a semiconductor a p-type semiconductor (hereinafter, referred to as a p-type impurity element) is added. An element belonging to Group 13 of the periodic table (typically, boron) may be added as the p-type impurity element. Here, the first gate electrode 2 is made of boron.
The acceleration voltage is set so as to reach the semiconductor film through the gate insulating film 208 and the gate insulating film 208. Thus, p-type impurity regions 252 to 255 are formed.
(B)).

【0065】次に、図4(C)に示すように、第1の無
機絶縁膜256として30〜100nmの厚さの窒化珪
素膜もしくは窒化酸化珪素膜を形成する。その後、添加
されたn型不純物元素およびp型不純物元素を活性化す
る。活性化手段としては、ファーネスアニール、レーザ
ーアニール、ランプアニールもしくはそれらを併用する
ことができる。
Next, as shown in FIG. 4C, a silicon nitride film or a silicon nitride oxide film having a thickness of 30 to 100 nm is formed as the first inorganic insulating film 256. Thereafter, the added n-type and p-type impurity elements are activated. As an activating means, furnace annealing, laser annealing, lamp annealing or a combination thereof can be used.

【0066】次に、図4(D)に示すように、窒化珪素
膜もしくは窒化酸化珪素膜からなる第2の無機絶縁膜2
57を50〜200nmの厚さに形成する。この第2の
無機絶縁膜257を形成したら、350〜450℃の温
度範囲で加熱処理を行う。なお、第2の無機絶縁膜25
7を形成する前に、水素(H2)ガスもしくはアンモニ
ア(NH3)ガスを用いたプラズマ処理を行うことは有
効である。
Next, as shown in FIG. 4D, a second inorganic insulating film 2 made of a silicon nitride film or a silicon nitride oxide film is formed.
57 are formed to a thickness of 50 to 200 nm. After the formation of the second inorganic insulating film 257, heat treatment is performed in a temperature range of 350 to 450 ° C. The second inorganic insulating film 25
It is effective to perform a plasma treatment using hydrogen (H 2 ) gas or ammonia (NH 3 ) gas before forming 7.

【0067】次に、有機絶縁膜258として可視光を透
過する樹脂膜を1〜2μmの厚さに形成する。樹脂膜と
しては、ポリイミド膜、ポリアミド膜、アクリル樹脂膜
もしくはBCB(ベンゾシクロブテン)膜を用いれば良
い。また、感光性樹脂膜を用いることも可能である。
Next, a resin film transmitting visible light is formed as the organic insulating film 258 to a thickness of 1 to 2 μm. As the resin film, a polyimide film, a polyamide film, an acrylic resin film, or a BCB (benzocyclobutene) film may be used. It is also possible to use a photosensitive resin film.

【0068】なお、本実施例では第1の無機絶縁膜25
6、第2の無機絶縁膜257および有機絶縁膜258の
積層膜を総称して層間絶縁膜と呼ぶ。
In this embodiment, the first inorganic insulating film 25
6, the laminated film of the second inorganic insulating film 257 and the organic insulating film 258 is generically called an interlayer insulating film.

【0069】次に、図5(A)に示すように、有機絶縁
膜258の上に仕事関数が大きく、可視光に対して透明
な酸化物導電膜からなる画素電極(陽極)259を80
〜120nmの厚さに形成する。本実施例では、酸化亜
鉛に酸化ガリウムを添加した酸化物導電膜を形成する。
また、他の酸化物導電膜として、酸化インジウム、酸化
亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物
からなる酸化物導電膜を用いることも可能である。
Next, as shown in FIG. 5A, a pixel electrode (anode) 259 made of an oxide conductive film having a large work function and transparent to visible light is formed on the organic insulating film 258.
It is formed to a thickness of about 120 nm. In this embodiment, an oxide conductive film in which gallium oxide is added to zinc oxide is formed.
Further, as another oxide conductive film, an oxide conductive film made of indium oxide, zinc oxide, tin oxide, or a compound thereof can be used.

【0070】なお、酸化物導電膜を成膜した後、パター
ニングを行って画素電極259を形成するが、パターニ
ング前に酸化物導電膜の表面の平坦化処理を行うことも
できる。平坦化処理は、プラズマ処理でも良いし、CM
P(ケミカルメカニカルポリッシング)処理でも良い。
Note that, after forming the oxide conductive film, patterning is performed to form the pixel electrode 259. Before the patterning, the surface of the oxide conductive film may be flattened. The flattening process may be a plasma process or a CM process.
P (chemical mechanical polishing) processing may be used.

【0071】次に、層間絶縁膜に対してコンタクトホー
ルを形成し、配線260〜266を形成する。また、こ
のとき配線266は画素電極259と接続されるように
形成する。なお、本実施例ではこの配線を、下層側から
150nmのチタン膜、300nmのチタンを含むアル
ミニウム膜、100nmのチタン膜をスパッタ法で連続
形成した三層構造の積層膜とする。
Next, contact holes are formed in the interlayer insulating film, and wirings 260 to 266 are formed. At this time, the wiring 266 is formed so as to be connected to the pixel electrode 259. In this embodiment, the wiring is a three-layer laminated film in which a 150-nm titanium film, a 300-nm aluminum film containing titanium, and a 100-nm titanium film are continuously formed by sputtering from the lower layer side.

【0072】このとき、配線260、262はCMOS
回路のソース配線、261はドレイン配線として機能す
る。また、配線263はスイッチングトランジスタのソ
ース配線、配線264はスイッチングトランジスタのド
レイン配線である。また、265は電流制御トランジス
タのソース配線(電流供給線に相当する)、266は電
流制御トランジスタのドレイン配線であり、画素電極2
59に接続される。
At this time, the wirings 260 and 262 are CMOS
The source wiring 261 of the circuit functions as a drain wiring. The wiring 263 is a source wiring of the switching transistor, and the wiring 264 is a drain wiring of the switching transistor. Reference numeral 265 denotes a source wiring of the current control transistor (corresponding to a current supply line), and 266 denotes a drain wiring of the current control transistor.
59.

【0073】次に、図5(B)に示すようにバンク26
7を形成する。バンク267は100〜400nmの珪
素を含む絶縁膜もしくは有機樹脂膜をパターニングして
形成すれば良い。このバンク267は画素と画素との間
(画素電極と画素電極との間)を埋めるように形成され
る。また、次に形成する発光層等の有機EL膜が画素電
極259の端部に直接触れないようにする目的もある。
Next, as shown in FIG.
7 is formed. The bank 267 may be formed by patterning an insulating film or an organic resin film containing 100 to 400 nm of silicon. The bank 267 is formed so as to fill between pixels (between pixel electrodes). Another object is to prevent an organic EL film such as a light emitting layer to be formed next from directly touching the edge of the pixel electrode 259.

【0074】なお、バンク267は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
バンク267の材料となる絶縁膜中にカーボン粒子や金
属粒子を添加して抵抗率を下げると、成膜時の静電気の
発生を抑制することができる。その場合、バンク267
の材料となる絶縁膜の抵抗率が1×106〜1×101 2
Ωm(好ましくは1×108〜1×1010Ωm)となる
ようにカーボン粒子や金属粒子の添加量を調節すれば良
い。
Since the bank 267 is an insulating film,
Attention must be paid to electrostatic breakdown of the element during film formation.
When carbon particles or metal particles are added to the insulating film serving as the material of the bank 267 to reduce the resistivity, generation of static electricity during film formation can be suppressed. In that case, bank 267
Resistivity 1 × of the material insulating film 10 6 ~1 × 10 1 2
The added amount of carbon particles or metal particles may be adjusted so as to be Ωm (preferably 1 × 10 8 to 1 × 10 10 Ωm).

【0075】また、バンク267にカーボン粒子や金属
粒子を添加すると光吸収性が高まり、透過率が低下す
る。即ち、発光装置の外部からの光が吸収されるのでE
L素子の陰極面に外部の景色が映り込むといった不具合
を避けることができる。
Further, when carbon particles or metal particles are added to the bank 267, the light absorbency increases and the transmittance decreases. That is, since light from the outside of the light emitting device is absorbed, E
It is possible to avoid such a problem that an external scene is reflected on the cathode surface of the L element.

【0076】次に、EL層268を蒸着法により形成す
る。なお、本実施例では、正孔注入層および発光層の積
層体をEL層と呼んでいる。即ち、発光層に対して正孔
注入層、正孔輸送層、正孔阻止層(もしくは、ホールブ
ロッキング層という)、電子輸送層もしくは電子注入層
を組み合わせた積層体であるが、本明細書中では、これ
らのうち少なくとも発光層と正孔輸送層を含む積層体で
あれば、EL層と呼ぶことにする。
Next, an EL layer 268 is formed by an evaporation method. In this embodiment, a stacked body of the hole injection layer and the light emitting layer is called an EL layer. That is, a laminate in which a hole-injecting layer, a hole-transporting layer, a hole-blocking layer (or a hole-blocking layer), an electron-transporting layer, or an electron-injecting layer is combined with a light-emitting layer is described in this specification. Then, among these, a laminate including at least a light emitting layer and a hole transport layer is referred to as an EL layer.

【0077】なお、ここでは、EL層として発光層にト
リプレット化合物を用い、緑色の発光を示す層を形成さ
せる方法について説明する。
Here, a method for forming a layer that emits green light by using a triplet compound for the light emitting layer as the EL layer will be described.

【0078】本実施例では、まず正孔注入層として銅フ
タロシアニン(CuPc)膜を20nmの厚さに成膜す
る。次に、正孔輸送層として、スターバーストアミンと
呼ばれる芳香族アミンのMTDATAを20nm、同じ
く芳香族アミン系の化合物であるα−NPDを10nm
の厚さに成膜する。つまり、本実施例では、正孔輸送層
をMTDATAとα−NPDとの2層で形成される構造
の場合について説明している。
In this embodiment, first, a copper phthalocyanine (CuPc) film is formed to a thickness of 20 nm as a hole injection layer. Next, as a hole transport layer, MTDATA of an aromatic amine called a starburst amine is 20 nm, and α-NPD, which is also an aromatic amine compound, is 10 nm.
To a thickness of That is, the present embodiment describes a case where the hole transport layer is formed of two layers, MTDATA and α-NPD.

【0079】正孔輸送層を形成する材料には、大きく分
けて正孔輸送性低分子化合物と正孔輸送性高分子化合物
があるが、これらを複数用いて積層構造の正孔輸送層を
形成することができる。具体的には、正孔輸送性低分子
化合物としては、TPACやPDA及びTPDといった
化合物を用いることができる。又、正孔輸送性高分子化
合物としては、ポリビニルカルバゾール(PVK)やT
PDを高分子の主鎖や側鎖に組み込んだ種々の高分子化
合物を用いることができる。
The material for forming the hole transport layer is roughly classified into a hole transporting low molecular weight compound and a hole transporting high molecular weight compound. can do. Specifically, compounds such as TPAC, PDA and TPD can be used as the hole transporting low molecular weight compound. As the hole transporting polymer compound, polyvinyl carbazole (PVK) or T
Various polymer compounds in which PD is incorporated in the main chain or side chain of the polymer can be used.

【0080】なお、正孔輸送層は、複数の材料を積層さ
せて形成することができるが、正孔輸送層全体の膜厚
は、20〜100nm程度が好ましく、積層する層の数
が増えると一層あたりの膜厚は薄くする必要がある。そ
のため、積層数は、2〜4層程度が好ましい。
The hole transporting layer can be formed by laminating a plurality of materials. The total thickness of the hole transporting layer is preferably about 20 to 100 nm. It is necessary to reduce the film thickness per layer. Therefore, the number of layers is preferably about 2 to 4 layers.

【0081】さらに発光層としてCBPとIr(pp
y)3を共蒸着法により20nmの厚さに成膜する。発
光層を形成した後で、ホールブロッキング層としてBC
Pを10nm、電子輸送層としてアルミキノリラト錯体
(Alq3)を40nmの厚さに形成する。
Further, CBP and Ir (pp
y) 3 is deposited to a thickness of 20 nm by co-evaporation. After forming the light emitting layer, BC was used as a hole blocking layer.
P is formed to a thickness of 10 nm, and an aluminum quinolylato complex (Alq 3 ) is formed to a thickness of 40 nm as an electron transport layer.

【0082】なお、ここでは、緑色の発光を示すEL層
を形成する場合について説明したが、緑色の発光材料と
しては、先に電子輸送層を形成する材料として挙げたア
ルミキノリラト錯体(Alq3)、ベンゾキノリノラト
ベリリウム錯体(BeBq)を用いることもできる。さ
らには、アルミキノリラト錯体(Alq3)にクマリン
6やキナクリドンといった材料をドーパントとして用い
たものを発光材料として用いることもできる。
Although the case where the EL layer which emits green light is formed has been described above, the green light-emitting material may be aluminum quinolylato complex (Alq 3 ), which has been previously mentioned as a material for forming the electron transport layer. Benzoquinolinolatoberylium complex (BeBq) can also be used. Furthermore, an aluminum quinolylato complex (Alq 3 ) using a material such as coumarin 6 or quinacridone as a dopant can also be used as a light emitting material.

【0083】さらに、赤色の発光を示すEL層を形成す
る場合には、Eu錯体(Eu(DCM)3(Phen)
の他にアルミキノリラト錯体(Alq3)にDCM−1
をドーパントとして用いたもの等を発光材料として用い
ることができる。
Further, when an EL layer that emits red light is formed, the Eu complex (Eu (DCM) 3 (Phen)
In addition to aluminum quinolylato complex (Alq 3 ), DCM-1
Can be used as a light-emitting material.

【0084】また、青色の発光を示すEL層を形成する
場合には、ジスチリル誘導体であるDPVBiの他に、
アゾメチン化合物を配位子に持つ亜鉛錯体及びDPVB
iにペリレンをドーピングしたものを発光材料に用いる
ことができる。
In the case of forming an EL layer that emits blue light, in addition to the distyryl derivative DPVBi,
Zinc complex having azomethine compound as ligand and DPVB
A light-emitting material in which i is doped with perylene can be used.

【0085】本発明を実施する上で、例えば、赤色、青
色及び緑色のEL層を形成させる場合には、以上に示し
たような発光材料を用いることができる。又、発光材料
としては、必要に応じてシングレット化合物とトリプレ
ット化合物とを自由に組み合わせて用いることができ
る。なお、トリプレット化合物には、発明を解決する手
段のところで紹介した材料を用いることもできる。
In the practice of the present invention, for example, when forming red, blue and green EL layers, the above-mentioned light emitting materials can be used. Further, as a light emitting material, a singlet compound and a triplet compound can be freely combined and used as needed. The material introduced in the section of the invention can be used for the triplet compound.

【0086】しかし、赤色、青色及び緑色のEL層を形
成させるのは、実施例の一つであるためこれに限定され
ることはなく、その他の色を複数組み合わせて形成する
ことも可能である。
However, since the formation of the red, blue and green EL layers is one of the embodiments, the present invention is not limited to this. It is also possible to form a combination of a plurality of other colors. .

【0087】EL層268を形成したら、仕事関数の小
さい導電膜からなる陰極269を300nmの厚さに形
成する。仕事関数の小さい導電膜としては、長周期型周
期律表の1族もしくは2族に属する元素や3〜11族に
属する遷移元素を含む導電膜を用いれば良い。本実施例
では、イッテルビウム(Yb)からなる導電膜を用いる
が、その他にリチウムとアルミニウムとの化合物からな
る導電膜を用いることもできる。こうして画素電極(陽
極)259、EL層268および陰極269を含むEL
素子270が形成される。
After forming the EL layer 268, a cathode 269 made of a conductive film having a small work function is formed to a thickness of 300 nm. As the conductive film having a small work function, a conductive film containing an element belonging to Group 1 or 2 of the long-periodic periodic table or a transition element belonging to Group 3 to 11 may be used. In this embodiment, a conductive film made of ytterbium (Yb) is used. Alternatively, a conductive film made of a compound of lithium and aluminum can be used. Thus, the EL including the pixel electrode (anode) 259, the EL layer 268, and the cathode 269
An element 270 is formed.

【0088】なお、陰極269を形成した後、EL素子
270を完全に覆うようにしてパッシベーション膜27
1を設けることは有効である。パッシベーション膜27
1としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素
膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み
合わせた積層で用いる。
After forming the cathode 269, the passivation film 27 is completely covered with the EL element 270.
It is effective to provide 1. Passivation film 27
1 is made of an insulating film including a carbon film, a silicon nitride film, or a silicon nitride oxide film, and the insulating film is used as a single layer or a stacked layer in combination.

【0089】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にD
LC(ダイヤモンドライクカーボン)膜を用いることは
有効である。DLC膜は室温から100℃以下の温度範
囲で成膜可能であるため、耐熱性の低いEL層268の
上方にも容易に成膜することができる。また、DLC膜
は酸素に対するブロッキング効果が高く、EL層268
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間にEL層268が酸化するとい
った問題を防止することができる。
At this time, a film having good coverage is preferably used as a passivation film, and a carbon film, particularly, a D film is preferably used.
It is effective to use an LC (diamond-like carbon) film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C. or less, it can be easily formed above the EL layer 268 having low heat resistance. Further, the DLC film has a high blocking effect against oxygen, and the EL layer 268
Can be suppressed. Therefore, the problem that the EL layer 268 is oxidized during the subsequent sealing step can be prevented.

【0090】さらに、少なくとも画素部を囲むように基
板201(もしくは下地膜202)上に、シール材(図
示せず)を設け、カバー材272を貼り合わせる。シー
ル材としては脱ガスが少なく水や酸素を透過しにくい紫
外線硬化樹脂を用いれば良い。また、空隙273は不活
性ガス(窒素ガスもしくは希ガス)、樹脂(紫外線硬化
樹脂もしくはエポキシ樹脂)または不活性気体で充填す
れば良い。
Further, a seal member (not shown) is provided on the substrate 201 (or the base film 202) so as to surround at least the pixel portion, and a cover member 272 is attached. As a sealant, an ultraviolet curable resin which is less degassed and hardly permeates water or oxygen may be used. The space 273 may be filled with an inert gas (nitrogen gas or rare gas), a resin (ultraviolet curable resin or epoxy resin), or an inert gas.

【0091】また、空隙273に吸湿効果を有する物質
もしくは酸化防止効果を有する物質を設けることは有効
である。また、カバー材272はガラス基板、金属基板
(好ましくはステンレス基板)、セラミックス基板もし
くはプラスチック基板(プラスチックフィルムを含む)
を用いれば良い。なお、プラスチック基板を用いる場
合、表面および裏面に炭素膜(好ましくはダイヤモンド
ライクカーボン膜)を設けて酸素や水の透過を防ぐこと
が好ましい。
It is effective to provide a material having a moisture absorbing effect or a material having an antioxidant effect in the space 273. The cover material 272 is a glass substrate, a metal substrate (preferably a stainless steel substrate), a ceramic substrate or a plastic substrate (including a plastic film).
May be used. When a plastic substrate is used, it is preferable to provide a carbon film (preferably a diamond-like carbon film) on the front and back surfaces to prevent oxygen and water from permeating.

【0092】こうして図5(B)に示すような構造の発
光装置が完成する。なお、バンク267を形成した後、
パッシベーション膜271を形成するまでの工程をマル
チチャンバー方式(またはインライン方式)の成膜装置
を用いて、大気解放せずに連続的に処理することは有効
である。また、さらに発展させてカバー材272を貼り
合わせる工程までを大気解放せずに連続的に処理するこ
とも可能である。
Thus, a light emitting device having a structure as shown in FIG. 5B is completed. After forming the bank 267,
It is effective to continuously process the steps up to the formation of the passivation film 271 without exposing to the atmosphere using a multi-chamber (or in-line) film forming apparatus. Further, by further developing, it is also possible to continuously perform processing up to the step of bonding the cover material 272 without releasing it to the atmosphere.

【0093】こうして、基板201上にnチャネル型ト
ランジスタ601、pチャネル型トランジスタ602、
スイッチングトランジスタ(映像データ信号を画素内に
伝送するスイッチング素子として機能するトランジス
タ)603および電流制御トランジスタ(EL素子に流
れる電流を制御する電流制御素子として機能するトラン
ジスタ)604が形成される。
Thus, the n-channel transistor 601, the p-channel transistor 602,
A switching transistor (transistor functioning as a switching element for transmitting a video data signal into a pixel) 603 and a current control transistor (transistor functioning as a current control element for controlling a current flowing through the EL element) 604 are formed.

【0094】このとき駆動回路は基本回路としてnチャ
ネル型トランジスタ601とpチャネル型トランジスタ
602とを相補的に組み合わせたCMOS回路を含む。
また、画素部はスイッチングトランジスタ603および
電流制御トランジスタ604を含む複数の画素により形
成されている。
At this time, the driving circuit includes a CMOS circuit in which an n-channel transistor 601 and a p-channel transistor 602 are complementarily combined as a basic circuit.
The pixel portion is formed by a plurality of pixels including a switching transistor 603 and a current control transistor 604.

【0095】ここまでの製造工程で必要としたフォトリ
ソグラフィ工程は7回であり、一般的なアクティブマト
リクス型発光装置よりも少ない。即ち、トランジスタの
製造工程が大幅に簡略化されており、歩留まりの向上お
よび製造コストの低減が実現できる。
The photolithography process required in the above manufacturing process is seven times, which is smaller than that of a general active matrix type light emitting device. That is, the manufacturing process of the transistor is greatly simplified, and an improvement in yield and a reduction in manufacturing cost can be realized.

【0096】さらに、図4(A)を用いて説明したよう
に、第1のゲート電極にゲート絶縁膜を介して重なる不
純物領域を設けることによりホットキャリア効果に起因
する劣化に強いnチャネル型トランジスタを形成するこ
とができる。そのため、信頼性の高い発光装置を実現で
きる。
Further, as described with reference to FIG. 4A, by providing an impurity region overlapping the first gate electrode with a gate insulating film interposed therebetween, an n-channel transistor resistant to deterioration due to the hot carrier effect is provided. Can be formed. Therefore, a highly reliable light-emitting device can be realized.

【0097】さらに、EL素子を保護するための封止
(または封入)工程まで行った本実施例の発光装置につ
いて図6(A)、(B)を用いて説明する。なお、必要
に応じて図3〜図5で用いた符号を引用する。
Further, a light emitting device of this embodiment, which has been performed up to a sealing (or enclosing) step for protecting the EL element, will be described with reference to FIGS. 6 (A) and 6 (B). In addition, the code | symbol used in FIGS. 3-5 is quoted as needed.

【0098】図6(A)は、EL素子の封止までを行っ
た状態を示す上面図、図6(B)は図6(A)をA−
A’で切断した断面図である。点線で示された501は
画素部、502はソース側駆動回路、503はゲート側
駆動回路である。また、504はカバー材、505は第
1シール材、506は第2シール材である。
FIG. 6A is a top view showing a state in which the process up to sealing of the EL element has been performed, and FIG.
It is sectional drawing cut | disconnected by A '. Reference numeral 501 shown by a dotted line denotes a pixel portion, 502 denotes a source side driver circuit, and 503 denotes a gate side driver circuit. 504 is a cover material, 505 is a first seal material, and 506 is a second seal material.

【0099】なお、507はソース側駆動回路502及
びゲート側駆動回路503に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)508からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。
Reference numeral 507 denotes wiring for transmitting signals input to the source-side driving circuit 502 and the gate-side driving circuit 503, and a video signal or a clock signal from an FPC (flexible print circuit) 508 serving as an external input terminal. Receive. Although only the FPC is shown here, this FPC has a printed wiring board (P
WB) may be attached.

【0100】次に、断面構造について図6(B)を用い
て説明する。基板201の上方には画素部501、ソー
ス側駆動回路502が形成されており、画素部501は
電流制御用トランジスタ604とそのドレインに電気的
に接続された画素電極259を含む複数の画素により形
成される。また、ソース側駆動回路502はnチャネル
型トランジスタ601とpチャネル型トランジスタ60
2とを組み合わせたCMOS回路(図5(B)参照)を
用いて形成される。なお、基板201に偏光板(代表的
には円偏光板)を貼り付けても良い。
Next, the cross-sectional structure will be described with reference to FIG. A pixel portion 501 and a source side driver circuit 502 are formed above the substrate 201. The pixel portion 501 is formed by a plurality of pixels including a current control transistor 604 and a pixel electrode 259 electrically connected to a drain of the transistor 604. Is done. The source side driver circuit 502 includes an n-channel transistor 601 and a p-channel transistor
2 (see FIG. 5B). Note that a polarizing plate (typically, a circular polarizing plate) may be attached to the substrate 201.

【0101】画素電極259はEL素子の陽極として機
能する。また、画素電極259の両端にはバンク267
が形成され、画素電極259上にはEL層268および
EL素子の陰極269が形成される。陰極269は全画
素に共通の配線としても機能し、接続配線507を経由
してFPC508に電気的に接続されている。さらに、
画素部501及びソース側駆動回路502に含まれる素
子は全てパッシベーション膜271で覆われている。
The pixel electrode 259 functions as an anode of the EL element. Further, banks 267 are provided at both ends of the pixel electrode 259.
Are formed, and an EL layer 268 and a cathode 269 of an EL element are formed on the pixel electrode 259. The cathode 269 also functions as a common wiring for all pixels, and is electrically connected to the FPC 508 via the connection wiring 507. further,
All elements included in the pixel portion 501 and the source-side driver circuit 502 are covered with the passivation film 271.

【0102】また、第1シール材505によりカバー材
504が貼り合わされている。なお、カバー材504と
EL素子との間隔を確保するためにスペーサを設けても
良い。そして、第1シール材505の内側には空隙27
3が形成されている。なお、第1シール材505は水分
や酸素を透過しない材料であることが望ましい。さら
に、空隙273の内部に吸湿効果をもつ物質や酸化防止
効果をもつ物質を設けることは有効である。
Further, the cover member 504 is bonded by the first seal member 505. Note that a spacer may be provided to secure an interval between the cover member 504 and the EL element. The space 27 is provided inside the first sealing material 505.
3 are formed. Note that the first sealant 505 is desirably a material that does not transmit moisture or oxygen. Further, it is effective to provide a substance having a moisture absorbing effect or a substance having an antioxidant effect in the space 273.

【0103】なお、カバー材504の表面および裏面に
は保護膜として炭素膜(具体的にはダイヤモンドライク
カーボン膜)509a、509bを2〜30nmの厚さに
設けると良い。このような炭素膜は、酸素および水の侵
入を防ぐとともにカバー材504の表面を機械的に保護
する役割をもつ。
Note that carbon films (specifically, diamond-like carbon films) 509a and 509b are preferably provided as protective films on the front and back surfaces of the cover member 504 to a thickness of 2 to 30 nm. Such a carbon film has a role of preventing oxygen and water from entering and mechanically protecting the surface of the cover member 504.

【0104】また、カバー材504を接着した後、第1
シール材505の露呈面を覆うように第2シール材50
6を設けている。第2シール材506は第1シール材5
05と同じ材料を用いることができる。
After bonding the cover member 504, the first
The second sealing material 50 is so formed as to cover the exposed surface of the sealing material 505.
6 are provided. The second sealing material 506 is the first sealing material 5
The same material as 05 can be used.

【0105】以上のような構造でEL素子を封入するこ
とにより、EL素子を外部から完全に遮断することがで
き、外部から水分や酸素等のEL層の酸化による劣化を
促す物質が侵入することを防ぐことができる。従って、
信頼性の高い発光装置が得られる。
By enclosing the EL element with the above structure, the EL element can be completely shut off from the outside, and a substance which promotes deterioration of the EL layer due to oxidation, such as moisture or oxygen, enters from the outside. Can be prevented. Therefore,
A highly reliable light-emitting device can be obtained.

【0106】なお、図6(A)、(B)に示したよう
に、同一の基板上に画素部および駆動回路を有しFPC
まで取り付けられた発光装置を、本明細書中では特に駆
動回路内蔵型発光装置と呼ぶ。
As shown in FIGS. 6A and 6B, an FPC having a pixel portion and a driving circuit on the same substrate
The light emitting device mounted up to this point is particularly referred to as a light emitting device with a built-in drive circuit in this specification.

【0107】また、本実施例を実施して作製された発光
装置は、デジタル信号により動作させることもアナログ
信号により動作させることも可能である。
The light emitting device manufactured by carrying out this embodiment can be operated by a digital signal or an analog signal.

【0108】〔実施例2〕本実施例では、本発明を実施
する上で用いることができる複数のEL層を形成し、こ
れらを用いたEL素子の特性を示す。なお、本実施例に
おいて作製したEL層の構成を図7に示す。
[Embodiment 2] In this embodiment, a plurality of EL layers which can be used in carrying out the present invention are formed, and the characteristics of an EL element using these are shown. Note that the structure of the EL layer manufactured in this embodiment is shown in FIG.

【0109】図7(A)は、EL素子aの構成を示す。
まず、酸化インジウムと酸化スズを組み合わせた化合物
からなる陽極上に正孔輸送層としてα−NPDを蒸着法
により、40nmの膜厚で形成する。その上に発光層を
形成する発光材料としてトリプレット化合物であるIr
(ppy)3とCBPを共蒸着法により20nmに成膜
する。さらに発光層上に電子輸送層としてBCPを10
nm、Alq3を40nm、それぞれ蒸着法により形成
した後、陰極としてYbを400nmの膜厚に蒸着する
ことによりEL素子aが形成される。なお、EL素子a
により得られる発光は、トリプレット化合物による三重
項励起エネルギーを利用したものである。
FIG. 7A shows the structure of the EL element a.
First, α-NPD is formed with a thickness of 40 nm as a hole transport layer by an evaporation method on an anode made of a compound of indium oxide and tin oxide. As a light-emitting material for forming a light-emitting layer thereon, a triplet compound Ir
(Ppy) 3 and CBP are deposited to a thickness of 20 nm by a co-evaporation method. Further, BCP was added on the light emitting layer as an electron transporting layer.
After forming each of nm and Alq 3 by a vapor deposition method, EL element a is formed by vapor-depositing Yb to a thickness of 400 nm as a cathode. The EL element a
Is emission utilizing triplet excitation energy by a triplet compound.

【0110】図7(B)は、EL素子bの構成を示す。
まず、酸化インジウムと酸化スズを組み合わせた化合物
からなる陽極上に正孔注入層として、銅フタロシアニン
を20nm、正孔輸送層としてMTDATAを20n
m、α−NPDを10nm、それぞれ蒸着法により形成
する。その上に発光層を形成する発光材料としてシング
レット化合物であるAlq3を蒸着法により50nmに
成膜する。そして、陰極としてYbを400nmの膜厚
に蒸着することによりEL素子bが形成される。なお、
EL素子bにより得られる発光は、シングレット化合物
による一重項励起エネルギーを利用したものである。
FIG. 7B shows the structure of the EL element b.
First, 20 nm of copper phthalocyanine as a hole injection layer and 20 n of MTDATA as a hole transport layer were formed on an anode composed of a compound of indium oxide and tin oxide.
m and α-NPD are each formed to a thickness of 10 nm by a vapor deposition method. A singlet compound, Alq 3 , is formed as a light emitting material for forming a light emitting layer thereon to a thickness of 50 nm by an evaporation method. Then, the EL element b is formed by depositing Yb as a cathode to a thickness of 400 nm. In addition,
Light emission obtained from the EL element b utilizes singlet excitation energy by a singlet compound.

【0111】図7(C)は、EL素子cの構成を示す。
まず、酸化インジウムと酸化スズを組み合わせた化合物
からなる陽極上に正孔輸送層として、α−NPDを50
nm蒸着法により形成する。その上に発光層を形成する
発光材料としてシングレット化合物であるAlq3を蒸
着法により50nmに成膜する。そして、陰極としてY
bを400nmの膜厚に蒸着することによりEL素子c
を形成する。なお、EL素子cにより得られる発光は、
シングレット化合物による一重項励起エネルギーを利用
したものである。また、EL素子cは、発光層と正孔輸
送層のみでEL層が形成されている。
FIG. 7C shows the structure of the EL element c.
First, α-NPD was deposited as a hole transport layer on an anode composed of a compound of indium oxide and tin oxide as a hole transport layer.
It is formed by a nm evaporation method. A singlet compound, Alq 3 , is formed as a light emitting material for forming a light emitting layer thereon to a thickness of 50 nm by an evaporation method. And Y as a cathode
b was deposited to a thickness of 400 nm to obtain an EL element c.
To form Note that the light emission obtained by the EL element c is:
This utilizes singlet excitation energy by a singlet compound. In the EL element c, the EL layer is formed only of the light emitting layer and the hole transport layer.

【0112】図7(D)は、EL素子dの構成を示す。
まず、酸化インジウムと酸化スズを組み合わせた化合物
からなる陽極上に正孔注入層として、ポリチオフェン誘
導体であるPEDOTをスピンコート法により30nm
の膜厚で成膜する。さらに、発光材料としてポリパラフ
ェニレンビニレン(以下PPVで示す)をその上にスピ
ンコート法により80nmの膜厚で形成する。そして、
陰極としてYbを400nmの膜厚に蒸着法を用いて形
成することによりEL素子dを形成する。なお、EL素
子dにより得られる発光は、シングレット化合物による
一重項励起エネルギーを利用したものである。また、E
L素子dは、発光層に高分子材料を用いている点におい
て、これまで示した他のEL素子と異なる。
FIG. 7D shows the structure of the EL element d.
First, PEDOT, which is a polythiophene derivative, was formed on an anode composed of a compound of indium oxide and tin oxide as a hole injection layer by spin coating to a thickness of 30 nm.
Is formed with a film thickness of Further, polyparaphenylene vinylene (hereinafter, referred to as PPV) is formed as a light-emitting material thereon to a thickness of 80 nm by spin coating. And
The EL element d is formed by forming Yb as a cathode to a thickness of 400 nm by an evaporation method. Note that light emission obtained by the EL element d utilizes singlet excitation energy by a singlet compound. Also, E
The L element d is different from the other EL elements shown so far in that a polymer material is used for the light emitting layer.

【0113】次に、図7において説明したEL素子を用
いて電気的な特性評価を行った。この結果を図8に示
す。まず、図8(A)に電流密度に対する輝度特性を示
す。大きく分けると、トリプレット化合物を用いたEL
素子とシングレット化合物を用いたEL素子で、電流密
度に対する特性に違いが見られた。すなわち、トリプレ
ット化合物を用いたEL素子aについては、60mA/cm2
の電流密度に対して6000cd/m2位の輝度が得られた
が、シングレット化合物を用いたEL素子b、EL素子
c及びEL素子dに関しては、約3分の1である200
0cd/m2位の輝度しか得られなかった。
Next, electrical characteristics were evaluated using the EL device described with reference to FIG. The result is shown in FIG. First, FIG. 8A shows luminance characteristics with respect to current density. Broadly, EL using a triplet compound
There was a difference in the characteristics with respect to the current density between the device and the EL device using the singlet compound. That is, for the EL element a using the triplet compound, 60 mA / cm 2
Although the luminance of about 6000 cd / m 2 was obtained with respect to the current density of the EL element b, the EL element b, the EL element c, and the EL element d using the singlet compound were about one-third 200.
Only a luminance of about 0 cd / m 2 was obtained.

【0114】さらに、図8(B)には、電流密度に対す
る外部量子効率を測定した結果を示す。外部量子効率に
関しても輝度特性と同様にトリプレット化合物をEL素
子に用いたEL素子aが圧倒的に良い特性を示した。最
も差の大きいところでは、7倍程度の高量子効率が得ら
れている。
FIG. 8B shows the result of measuring the external quantum efficiency with respect to the current density. As for the external quantum efficiency, the EL element a using the triplet compound for the EL element showed overwhelmingly good characteristics as in the luminance characteristic. At the place where the difference is the largest, a high quantum efficiency of about 7 times is obtained.

【0115】図8の結果で示されたように、EL素子に
トリプレット化合物を用いることでより効率よく発光を
得ることができる。
As shown in the results of FIG. 8, light emission can be obtained more efficiently by using a triplet compound for an EL element.

【0116】そこで、トリプレット化合物を用いた図7
(A)のEL素子aにより得られる発光をさらに改善す
るために、さらに別の層を設けた。
Therefore, FIG. 7 using a triplet compound was used.
In order to further improve the light emission obtained by the EL element a of (A), another layer was provided.

【0117】図9(A)には、図7(A)で示したのと
同じEL素子aを示す。そして、図9(B)には、EL
素子aの陽極上に銅フタロシアニンを蒸着法により20
nmの膜厚で形成させたものである。この時の電気特性
に関して図10に示したが、図10(A)で示されるよ
うに、銅フタロシアニンを陽極上に設けることでEL素
子の輝度自体はそれほど変化しなかったが、輝度が保持
される時間が長くなった。
FIG. 9A shows the same EL element a as shown in FIG. 7A. Then, in FIG. 9B, EL
Copper phthalocyanine was deposited on the anode of device a by vapor deposition.
It was formed with a thickness of nm. Although the electrical characteristics at this time are shown in FIG. 10, as shown in FIG. 10A, the luminance itself of the EL element did not change much by providing copper phthalocyanine on the anode, but the luminance was maintained. Time has become longer.

【0118】また、図10(B)からは、膜が一層増え
ることにより初期に流れる電流の値に差が生じるが、時
間の経過とともにほぼ同じになることから、図10
(A)及び図10(B)により同じ電流量を流した時の
EL素子の耐久性は向上することが明らかになった。通
常、銅フタロシアニンは、陽極からの正孔の注入性を良
くする正孔注入材料として知られているが、ここでは、
EL素子の耐久性を向上させる材料であることが言え
る。なお、この結果は、6.5Vの低電圧下で、連続的
にEL素子を点灯させて、時間の経過に伴うEL素子の
輝度およびEL素子に流れる電流量を測定したものであ
る。また、本実施例で示した銅フタロシアニンの代わり
にポリチオフェン系の材料、例えばPEDOT(poly
(3,4‐ethylene dioxythiophene))を用いることも可能
である。
Further, from FIG. 10B, although the value of the current flowing at the initial stage is different due to the further increase of the film, it becomes almost the same over time.
(A) and FIG. 10 (B) show that the durability of the EL element when the same amount of current is applied is improved. Usually, copper phthalocyanine is known as a hole injecting material for improving the hole injecting property from the anode, but here,
It can be said that the material improves the durability of the EL element. Note that the results were obtained by continuously lighting the EL element under a low voltage of 6.5 V and measuring the luminance of the EL element and the amount of current flowing through the EL element over time. Further, instead of the copper phthalocyanine shown in this embodiment, a polythiophene-based material, for example, PEDOT (poly
(3,4-ethylene dioxythiophene)) can also be used.

【0119】そこで、図9(C)で示すようなEL素子
を作製した。図9(B)の正孔輸送層であるα−NPD
(40nm)の代わりにMTDATAを20nm、α−
NPDを10nm、蒸着法によりそれぞれ形成した。つ
まり、これまでの銅フタロシアニンと正孔輸送層との2
層間にもう1層の正孔輸送層を設けて、2層間のHOM
O準位におけるエネルギー差を小さくしている。なお、
本明細書中では、図9(C)の素子をEL素子a’と呼
ぶことにする。
Thus, an EL device as shown in FIG. 9C was manufactured. Α-NPD as the hole transport layer in FIG. 9 (B)
(40 nm) instead of MTDATA at 20 nm, α-
NPD was formed to a thickness of 10 nm by an evaporation method. That is, the conventional copper phthalocyanine and the hole transport layer
Another hole transport layer is provided between the layers, and the HOM between the two layers is provided.
The energy difference at the O level is reduced. In addition,
In this specification, the element in FIG. 9C is referred to as an EL element a ′.

【0120】図9(C)で示すEL素子の電気特性につ
いて、図11に示す。図11(A)は、図9(A)に示
すEL素子aとEL素子aに銅フタロシアニンからなる
正孔注入層とMTDATAからなる正孔輸送層を形成さ
せたEL素子a’について、その電流密度に対する発光
輝度を測定した結果である。これにより、銅フタロシア
ニン及びMTDATAを積層することによるEL素子の
発光輝度に影響がないことが分かる。
FIG. 11 shows the electric characteristics of the EL element shown in FIG. 9C. FIG. 11A shows the currents of EL element a shown in FIG. 9A and EL element a ′ in which a hole injection layer made of copper phthalocyanine and a hole transport layer made of MTDATA are formed. It is the result of having measured light emission luminance with respect to density. This shows that lamination of copper phthalocyanine and MTDATA does not affect the emission luminance of the EL element.

【0121】また、図11(B)は、EL素子に電圧を
印加したときの発光輝度について測定した結果である
が、銅フタロシアニン及びMTDATAを積層すること
による輝度の向上が見られる。同じ電圧を印加したとき
の輝度が向上したことから、同じ発光輝度をより低電圧
で行えることになる。
FIG. 11B shows the result of measurement of the light emission luminance when a voltage is applied to the EL element. The luminance is improved by stacking copper phthalocyanine and MTDATA. Since the luminance when the same voltage is applied is improved, the same light emission luminance can be performed at a lower voltage.

【0122】さらに、図11(C)には、EL素子に電
圧を印加したときの電流量について測定した結果を示
す。ここでは、印加電圧に対する電流量は、同じ電圧で
見たときにEL素子aよりもEL素子a’において増加
している。
FIG. 11C shows the result of measurement of the amount of current when a voltage is applied to the EL element. Here, the amount of current with respect to the applied voltage is larger in the EL element a 'than in the EL element a when viewed at the same voltage.

【0123】以上の結果は、EL素子aに銅フタロシア
ニン及びMTDATAを積層してEL素子a’を形成す
ることにより、EL素子の低電圧化が実現されたことを
示している。
The above results show that the EL element a 'was formed by laminating copper phthalocyanine and MTDATA on the EL element a, thereby achieving a lower voltage of the EL element.

【0124】さらにEL素子a’における応答速度につ
いて、測定を行った。測定は、任意の電源により、DC
(直流電流)を印加して、これをON、OFFにより切
り替える。なお、ONは、選択期間であり、電圧を印加
する期間のことをいう。また、OFFは、非選択期間で
あり、電圧は0Vである。又、これらの期間は、いずれ
も250μsである。
Further, the response speed of the EL element a ′ was measured. Measurement can be performed with any power supply, DC
(DC current) is applied and switched between ON and OFF. Note that ON is a selection period and refers to a period during which a voltage is applied. OFF is a non-selection period, and the voltage is 0V. Each of these periods is 250 μs.

【0125】なお、具体的には、顕微鏡に光電子増倍管
(Photomultiplier)を設置し、光電子増倍管の出力を
オシロスコープで読みとった値で、評価を行った。ま
た、本測定においては、OFFからONへの切り替えを
立ち上がり、ONからOFFへの切り替えを立ち下がり
と定義する。そして、電源の電圧がOFFからONに切
り替わった瞬間から、それに追従する光学応答が100
%の発光輝度に対して90%まで増加した発光輝度を示
すのに要する時間を立ち上がりの応答時間とした。ま
た、電源の電圧がONからOFFに切り替わった瞬間か
ら、それに追従する光学応答が、それまでの100%の
発光輝度に対して10%まで減少した発光輝度を示すの
に要する時間を立ち下がりの応答時間とした。
Specifically, a photomultiplier (Photomultiplier) was installed on the microscope, and the output of the photomultiplier was evaluated using a value read by an oscilloscope. In this measurement, switching from OFF to ON is defined as rising, and switching from ON to OFF is defined as falling. Then, from the moment when the power supply voltage is switched from OFF to ON, the optical response following the power supply becomes 100%.
The time required to show the emission luminance increased to 90% with respect to the emission luminance of% was defined as the rise response time. Further, from the moment when the voltage of the power supply is switched from ON to OFF, the time required for the optical response to follow it to show the emission luminance reduced to 10% from the emission luminance of 100% up to that point is set to fall. Response time.

【0126】この時の測定の様子を図25に示す。な
お、図25において矢印aで示されるのが電源の出力
(電圧)であり、矢印bで示されるのが出力に対する光
学応答である。また、光電子増倍管は、マイナス出力タ
イプを用いたため、OFF(0V)からON(ここでは
6Vの例を示す)に切り替わったときに、負電位が出力
されている。
FIG. 25 shows the state of the measurement at this time. In FIG. 25, the arrow (a) indicates the output (voltage) of the power supply, and the arrow (b) indicates the optical response to the output. Further, since the photomultiplier tube uses a negative output type, a negative potential is output when the photomultiplier is switched from OFF (0 V) to ON (here, an example of 6 V is shown).

【0127】図25に90%の輝度が得られた点を矢印
cで示したが、この時の立ち上がりの応答時間は28μ
sであった。なお、本実施例において、電源の出力が6
Vであるとき、EL素子により多少のバラツキはあるも
のの、立ち上がり及び立ち下がりの応答時間は、いずれ
も1〜100μs、好ましくは1〜50μsの範囲で実
施することができる。さらにONにおける電圧を6Vか
ら10Vまで1Vずつ変えて測定した結果(立ち上がり
時間及び立ち下がり時間)を表1に示す。
In FIG. 25, the point at which 90% of the luminance was obtained is indicated by an arrow c.
s. In this embodiment, the output of the power supply is 6
When the voltage is V, although there is some variation depending on the EL element, the response time of the rise and fall can be in the range of 1 to 100 μs, preferably 1 to 50 μs. Further, Table 1 shows the results (rise time and fall time) measured by changing the voltage at ON from 6 V to 10 V in steps of 1 V.

【0128】[0128]

【表1】 [Table 1]

【0129】表1からこれらの電圧の範囲における応答
速度は非常に速いため、通常のデジタル駆動においても
問題なく使用できることが示された。
Table 1 shows that the response speed in these voltage ranges is very high, and that it can be used without any problem even in ordinary digital driving.

【0130】〔実施例3〕本実施例のアクティブマトリ
クス型発光装置における画素部の断面構造を図12に示
す。図12において、10は絶縁体、11は図5(B)
の電流制御トランジスタ(TFT)604、12は画素
電極(陽極)、13はバンク、14は公知の正孔注入
層、15は赤色に発光する発光層、16は緑色に発光す
る発光層、17は青色に発光する発光層、18は公知の
電子輸送層、19は陰極である。
[Embodiment 3] FIG. 12 shows a sectional structure of a pixel portion in an active matrix light emitting device of this embodiment. In FIG. 12, 10 is an insulator, and 11 is FIG.
Current control transistors (TFTs) 604 and 12 are pixel electrodes (anodes), 13 is a bank, 14 is a known hole injection layer, 15 is a red light emitting layer, 16 is a green light emitting layer, and 17 is a green light emitting layer. A light emitting layer that emits blue light, 18 is a known electron transport layer, and 19 is a cathode.

【0131】このとき本実施例では、赤色に発光する発
光層15および青色に発光する発光層17としてトリプ
レット化合物を用い、緑色に発光する発光層16として
シングレット化合物を用いる。即ち、シングレット化合
物を用いたEL素子は緑色に発光するEL素子であり、
前記トリプレット化合物を用いたEL素子は赤色に発光
するEL素子および青色に発光するEL素子である。
At this time, in this embodiment, a triplet compound is used as the light emitting layer 15 emitting red light and the light emitting layer 17 emitting blue light, and a singlet compound is used as the light emitting layer 16 emitting green light. That is, an EL element using a singlet compound is an EL element that emits green light,
The EL element using the triplet compound is an EL element that emits red light and an EL element that emits blue light.

【0132】低分子の有機化合物を発光層として用いる
場合、現状では赤色に発光する発光層と青色に発光する
発光層の寿命が緑色に発光する発光層よりも短い。これ
は発光効率が劣るため、緑色と同じ発光輝度を得るため
には動作電圧を高く設定しなければならず、その分劣化
の進行が早まるためである。
When a low molecular weight organic compound is used as the light emitting layer, the life of the light emitting layer that emits red light and the light emitting layer that emits blue light are shorter than those of the light emitting layer that emits green light. This is because, since the luminous efficiency is inferior, the operating voltage must be set high in order to obtain the same luminous luminance as that of green, and the progress of deterioration is accelerated accordingly.

【0133】しかしながら、本実施例では赤色に発光す
る発光層15と青色に発光する発光層17として発光効
率の高いトリプレット化合物を用いているため、緑色に
発光する発光層16と同じ発光輝度を得ながらも動作電
圧を揃えることが可能である。従って、赤色に発光する
発光層15及び青色に発光する発光層17の劣化が極端
に早まることはなく、色ずれ等の問題を起こさずにカラ
ー表示を行うことが可能となる。また、動作電圧を低く
抑えることができることは、トランジスタの耐圧のマー
ジンを低く設定できる点からも好ましいことである。
However, in this embodiment, since the triplet compound having high luminous efficiency is used for the light emitting layer 15 emitting red light and the light emitting layer 17 emitting blue light, the same light emission luminance as the light emitting layer 16 emitting green light is obtained. However, it is possible to make the operating voltages uniform. Accordingly, the deterioration of the light emitting layer 15 that emits red light and the light emitting layer 17 that emits blue light are not extremely accelerated, and color display can be performed without causing a problem such as color shift. The fact that the operating voltage can be kept low is also preferable from the viewpoint that the margin of the withstand voltage of the transistor can be set low.

【0134】なお、本実施例では、赤色に発光する発光
層15及び青色に発光する発光層17としてトリプレッ
ト化合物を用いた例を示しているが、さらに緑色に発光
する発光層16にトリプレット化合物を用いることも可
能である。
In this embodiment, an example is shown in which a triplet compound is used as the light emitting layer 15 that emits red light and the light emitting layer 17 that emits blue light, but the triplet compound is further added to the light emitting layer 16 that emits green light. It is also possible to use.

【0135】次に、本実施例を実施した場合における画
素部の回路構成を図13に示す。なお、ここでは赤色に
発光するEL素子を含む画素(画素(赤))20a、緑
色に発光するEL素子を含む画素(画素(緑))20b
および青色に発光するEL素子を含む画素(画素
(青))20cの三つを図示しているが、いずれも回路
構成は同一である。
Next, FIG. 13 shows a circuit configuration of a pixel portion when the present embodiment is implemented. Here, a pixel (pixel (red)) 20a including an EL element that emits red light, and a pixel (pixel (green)) 20b including an EL element that emits green light
3 and a pixel (pixel (blue)) 20c including an EL element that emits blue light, all of which have the same circuit configuration.

【0136】図13(A)において、21はゲート配
線、22a〜22cはソース配線(データ配線)、23a
〜23cは電流供給線である。電流供給線23はEL素
子の動作電圧を決定する配線であり、赤色発光の画素2
0a、緑色発光の画素20bおよび青色発光の画素20c
のいずれの画素においても同じ電圧が印加される。従っ
て、配線の線幅(太さ)も全て同一設計で良い。
In FIG. 13A, 21 is a gate wiring, 22a to 22c are source wirings (data wirings), 23a
23c are current supply lines. The current supply line 23 is a wiring that determines the operating voltage of the EL element, and
0a, green light emitting pixel 20b and blue light emitting pixel 20c
The same voltage is applied to any of the pixels. Therefore, the line width (thickness) of the wiring may be the same design.

【0137】また、24a〜24cはスイッチングトラン
ジスタであり、ここではnチャネル型トランジスタで形
成されている。なお、ここではソース領域とドレイン領
域との間に二つのチャネル形成領域を有した構造を例示
しているが、二つ以上もしくは一つであっても構わな
い。
Further, reference numerals 24a to 24c are switching transistors, which are formed here by n-channel transistors. Although a structure having two channel formation regions between a source region and a drain region is illustrated here, two or more or one channel formation region may be provided.

【0138】また、25a〜25cは電流制御トランジス
タであり、ゲートはスイッチングトランジスタ24a〜
24cのいずれかに、ソースは電流供給線23a〜23c
のいずれかに、ドレインはEL素子26a〜26cのいず
れかに接続される。なお、27a〜27cはコンデンサで
あり、各々電流供給線25a〜25cのゲートに印加され
る電圧を保持する。但し、コンデンサ27a〜27cは省
略することも可能である。
Reference numerals 25a to 25c denote current control transistors, and gates of the switching transistors 24a to 24c.
24c, the sources are current supply lines 23a to 23c.
And the drain is connected to any of the EL elements 26a to 26c. Here, 27a to 27c are capacitors, which hold voltages applied to the gates of the current supply lines 25a to 25c, respectively. However, the capacitors 27a to 27c can be omitted.

【0139】なお、図13(A)ではnチャネル型トラ
ンジスタからなるスイッチングトランジスタ24a〜2
4cおよびpチャネル型トランジスタからなる電流制御
トランジスタ25a〜25cを設けた例を示しているが、
図13(B)に示すように、画素(赤)30a、画素
(緑)30bおよび画素(青)30cの各々に、pチャネ
ル型トランジスタからなるスイッチングトランジスタ2
8a〜28cおよびnチャネル型トランジスタからなる電
流制御トランジスタ29a〜29cを設けることも可能で
ある。
In FIG. 13A, the switching transistors 24a to 24a made of n-channel transistors are used.
Although an example is shown in which current control transistors 25a to 25c including 4c and p-channel transistors are provided,
As shown in FIG. 13B, each of the pixel (red) 30a, the pixel (green) 30b, and the pixel (blue) 30c has a switching transistor 2 composed of a p-channel transistor.
It is also possible to provide current control transistors 29a to 29c composed of 8a to 28c and n-channel transistors.

【0140】さらに、図13(A)、(B)では一つの
画素内に二つのトランジスタを設けた例を示している
が、トランジスタの個数は二つ以上(代表的には三つ〜
六つ)であっても良い。その場合においても、nチャネ
ル型トランジスタとpチャネル型トランジスタとをどの
ように組み合わせて設けても構わない。
Further, FIGS. 13A and 13B show an example in which two transistors are provided in one pixel, but the number of transistors is two or more (typically three to three).
Six). In that case, the n-channel transistor and the p-channel transistor may be provided in any combination.

【0141】本実施例では、EL素子26aが赤色発光
のEL素子であり、EL素子26cが青色発光のEL素
子であり、いずれも発光層としてトリプレット化合物を
用いている。また、EL素子26bが緑色発光のEL素
子であり、発光層としてシングレット化合物を用いてい
る。
In this embodiment, the EL element 26a is a red-emitting EL element, the EL element 26c is a blue-emitting EL element, and both use a triplet compound as a light-emitting layer. The EL element 26b is a green light emitting EL element, and uses a singlet compound as a light emitting layer.

【0142】こうしてトリプレット化合物とシングレッ
ト化合物を使い分けることでEL素子26a〜26cの動
作電圧をすべて同一(10V以下、好ましくは3〜10
V)とすることが可能となる。従って、発光装置に必要
な電源を例えば3Vもしくは5Vで統一することができ
るため、回路設計が容易となる利点がある。
By selectively using the triplet compound and the singlet compound in this manner, the operating voltages of the EL elements 26a to 26c are all the same (10 V or less, preferably 3 to 10 V).
V). Therefore, since the power supply required for the light emitting device can be unified at, for example, 3 V or 5 V, there is an advantage that circuit design becomes easy.

【0143】なお、本実施例の構成は、実施例1また
は、実施例2のいずれの構成とも組み合わせて実施する
ことが可能である。
The structure of this embodiment can be implemented in combination with any of the structures of Embodiment 1 and Embodiment 2.

【0144】〔実施例4〕本実施例では、画素部および
駆動回路をすべてnチャネル型トランジスタで形成した
場合について説明する。なお、nチャネル型トランジス
タの製造工程は実施例1に従えば良いので説明は省略す
る。
[Embodiment 4] In this embodiment, a case will be described in which the pixel portion and the driving circuit are all formed of n-channel transistors. Note that the manufacturing process of the n-channel transistor may be in accordance with the first embodiment, and the description is omitted.

【0145】本実施例の発光装置の断面構造を図14に
示す。なお、基本的な構造は実施例1に示した図5
(B)の断面構造と同じであるため、ここでは相違点の
みを説明することとする。
FIG. 14 shows a sectional structure of the light emitting device of this embodiment. Note that the basic structure is the same as that shown in FIG.
Since the cross-sectional structure is the same as that of (B), only the differences will be described here.

【0146】本実施例では、図5(B)のpチャネル型
トランジスタ602の代わりにnチャネル型トランジス
タ1201が設けられ、電流制御トランジスタ604の
代わりにnチャネル型トランジスタからなる電流制御ト
ランジスタ1202が設けられている。
In this embodiment, an n-channel transistor 1201 is provided instead of the p-channel transistor 602 in FIG. 5B, and a current control transistor 1202 made of an n-channel transistor is provided instead of the current control transistor 604. Have been.

【0147】また、電流制御トランジスタ1202のド
レインに接続された配線266はEL素子の陰極として
機能し、その上にEL層1203、酸化物導電膜からな
る陽極1204、パッシベーション膜1205が設けら
れている。このとき配線266は周期表の1族もしくは
2族に属する元素を含む金属膜で形成されるか、少なく
ともEL層1203と接する面が、周期表の1族もしく
は2族に属する元素を含む金属膜で形成されることが望
ましい。
A wiring 266 connected to the drain of the current control transistor 1202 functions as a cathode of the EL element, and an EL layer 1203, an anode 1204 made of an oxide conductive film, and a passivation film 1205 are provided thereon. . At this time, the wiring 266 is formed using a metal film containing an element belonging to Group 1 or 2 of the periodic table, or at least a surface in contact with the EL layer 1203 is a metal film containing an element belonging to Group 1 or 2 of the periodic table. It is desirable to be formed with.

【0148】また、本実施例で用いるnチャネル型トラ
ンジスタはすべてエンハンスメント型トランジスタであ
っても良いし、すべてデプレッション型トランジスタで
あっても良い。勿論、両者を作り分けて組み合わせて用
いることも可能である。
The n-channel transistors used in this embodiment may be all enhancement transistors or all depletion transistors. Of course, it is also possible to separately use both of them and use them in combination.

【0149】ここで画素の回路構成を図15に示す。な
お、図13と同一の符号を付した部分については図13
の説明を参照すれば良い。
FIG. 15 shows a circuit configuration of a pixel. 13 are the same as those in FIG.
Please refer to the description.

【0150】図15に示すように、画素(赤)35a、
画素(緑)35b、画素(青)35cの各々に設けられた
スイッチングトランジスタ24a〜24cおよび電流制御
トランジスタ36a〜36cは、すべてnチャネル型トラ
ンジスタで形成されている。
As shown in FIG. 15, the pixels (red) 35a,
The switching transistors 24a to 24c and the current control transistors 36a to 36c provided in each of the pixel (green) 35b and the pixel (blue) 35c are all formed by n-channel transistors.

【0151】本実施例の構成によれば、実施例1の発光
装置の製造工程においてpチャネル型トランジスタを形
成するためのフォトリソグラフィ工程、及び実施例1に
おける画素電極(陽極)を形成するためのフォトリソグ
ラフィ工程を省略することができるため、さらに製造工
程を簡略化することが可能である。
According to the structure of this embodiment, in the manufacturing process of the light emitting device of the first embodiment, a photolithography process for forming a p-channel transistor, and a process for forming a pixel electrode (anode) in the first embodiment. Since the photolithography process can be omitted, the manufacturing process can be further simplified.

【0152】なお、本実施例の構成は実施例1〜実施例
3のいずれの構成とも組み合わせて実施することが可能
である。
The structure of this embodiment can be implemented in combination with any of the structures of the first to third embodiments.

【0153】〔実施例5〕本実施例では、画素部および
駆動回路をすべてpチャネル型トランジスタで形成した
場合について説明する。本実施例の発光装置の断面構造
を図16に示す。なお、実施例1に示した図5(B)と
同一の符号を付してある部分は実施例1の説明を参照す
れば良い。
[Embodiment 5] In this embodiment, a case where the pixel portion and the driving circuit are all formed by p-channel transistors will be described. FIG. 16 shows a cross-sectional structure of the light emitting device of this embodiment. Note that the description of the first embodiment may be referred to for the portions denoted by the same reference numerals as those in FIG. 5B shown in the first embodiment.

【0154】本実施例では、駆動回路がpチャネル型ト
ランジスタ1401およびpチャネル型トランジスタ1
402で形成されるPMOS回路で形成され、画素部が
pチャネル型トランジスタからなるスイッチングトラン
ジスタ1403およびpチャネル型トランジスタからな
る電流制御トランジスタ1404を有している。なお、
pチャネル型トランジスタ1401の活性層は、ソース
領域41、ドレイン領域42、LDD領域43a、43b
およびチャネル形成領域44を含む。活性層の構成は、
pチャネル型トランジスタ1402、スイッチングトラ
ンジスタ1403、電流制御トランジスタ1404も同
様である。
In this embodiment, the driving circuits are p-channel transistor 1401 and p-channel transistor 1
The pixel portion includes a switching transistor 1403 formed of a p-channel transistor and a current control transistor 1404 formed of a p-channel transistor. In addition,
The active layer of the p-channel transistor 1401 includes a source region 41, a drain region 42, and LDD regions 43a and 43b.
And a channel forming region 44. The structure of the active layer is
The same applies to the p-channel transistor 1402, the switching transistor 1403, and the current control transistor 1404.

【0155】ここで本実施例のpチャネル型トランジス
タの製造工程について図17を用いて説明する。まず、
実施例1の製造工程に従って図3(B)の工程まで行
う。
Here, the manufacturing process of the p-channel transistor of this embodiment will be described with reference to FIG. First,
The steps up to the step of FIG.

【0156】次に、レジスト211a〜211eを用いて
第2の導電膜からなる電極212〜216を形成する。
そして、レジスト211a〜211eおよび第2の導電膜
からなる電極212〜216をマスクとして周期表の1
3族に属する元素(本実施例ではボロン)を半導体膜に
添加し、1×1020〜1×1021atoms/cm3の濃度でボ
ロンを含む領域(以下、p型不純物領域(a)という)
301〜309を形成する(図17(A))。
Next, the electrodes 212 to 216 made of the second conductive film are formed using the resists 211a to 211e.
Then, using the resists 211a to 211e and the electrodes 212 to 216 made of the second conductive film as masks,
An element belonging to Group 3 (boron in this embodiment) is added to the semiconductor film, and a region containing boron at a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 (hereinafter referred to as a p-type impurity region (a)) )
Steps 301 to 309 are formed (FIG. 17A).

【0157】次に、レジスト211a〜211eを用いて
第2の導電膜からなる電極212〜216を図3(E)
と同様のエッチング条件でエッチングし、第2のゲート
電極310〜314を形成する(図17(B))。
Next, the electrodes 212 to 216 made of the second conductive film are formed using the resists 211a to 211e as shown in FIG.
The second gate electrodes 310 to 314 are formed by etching under the same etching conditions as described above (FIG. 17B).

【0158】次に、レジスト211a〜211eおよび第
2のゲート電極310〜314をマスクとして第1の導
電膜209を図3(D)と同様のエッチング条件でエッ
チングし、第1のゲート電極315〜319を形成す
る。
Next, using the resists 211a to 211e and the second gate electrodes 310 to 314 as a mask, the first conductive film 209 is etched under the same etching conditions as in FIG. 319 are formed.

【0159】そして、レジスト211a〜211eおよび
第2のゲート電極310〜314をマスクとして周期表
の13族に属する元素(本実施例ではボロン)を半導体
膜に添加し、1×1016〜1×1019atoms/cm3(代表
的には1×1017〜1×101 8atoms/cm3)の濃度でボ
ロンを含む領域(以下、p型不純物領域(b)という)
320〜329を形成する(図17(C))。
Then, using the resists 211a to 211e and the second gate electrodes 310 to 314 as a mask, an element belonging to Group 13 of the periodic table (boron in this embodiment) is added to the semiconductor film, and 1 × 10 16 to 1 × 10 19 atoms / cm 3 region containing boron at a concentration of (typically 1 × 10 17 ~1 × 10 1 8 atoms / cm 3 in) (hereinafter, p-type impurity region (b) hereinafter)
320 to 329 are formed (FIG. 17C).

【0160】この後の工程は実施例1の図4(C)以降
の工程に従えば良い。以上のような工程により図16に
示す構造の発光装置を形成することができる。
Subsequent steps may follow the steps in FIG. 4C of the first embodiment and thereafter. Through the above steps, a light emitting device having a structure shown in FIG. 16 can be formed.

【0161】また、本実施例で用いるpチャネル型トラ
ンジスタはすべてエンハンスメント型トランジスタであ
っても良いし、すべてデプレッション型トランジスタで
あっても良い。勿論、両者を作り分けて組み合わせて用
いることも可能である。
Further, all the p-channel transistors used in this embodiment may be enhancement type transistors, or all may be depletion type transistors. Of course, it is also possible to separately use both of them and use them in combination.

【0162】ここで画素の回路構成を図18に示す。な
お、図13と同一の符号を付した部分については図13
の説明を参照すれば良い。
FIG. 18 shows a circuit configuration of a pixel. 13 are the same as those in FIG.
Please refer to the description.

【0163】図18に示すように、画素(赤)50a、
画素(緑)50b、画素(青)50cの各々に設けられた
スイッチングトランジスタ51a〜51cおよび電流制御
トランジスタ52a〜52cはすべてpチャネル型トラン
ジスタで形成される。
As shown in FIG. 18, pixels (red) 50a,
The switching transistors 51a to 51c and the current control transistors 52a to 52c provided in the pixel (green) 50b and the pixel (blue) 50c are all formed by p-channel transistors.

【0164】本実施例の構成によれば、実施例1の発光
装置の製造工程において1回のフォトリソグラフィ工程
を省略することができるため、実施例1よりも製造工程
を簡略化することが可能である。
According to the structure of this embodiment, one photolithography step can be omitted in the manufacturing process of the light emitting device of the first embodiment, so that the manufacturing process can be simplified as compared with the first embodiment. It is.

【0165】なお、本実施例の構成は実施例1〜実施例
4のいずれの構成とも組み合わせて実施することが可能
である。
The structure of this embodiment can be implemented in combination with any of the structures of the first to fourth embodiments.

【0166】〔実施例6〕本発明のアクティブマトリク
ス型の発光装置は、半導体素子としてMOS(Metal Ox
ide Semiconductor)トランジスタを用いることもでき
る。その場合、半導体基板(典型的にはシリコンウエ
ハ)に公知の方法で形成されたMOSトランジスタを用
いれば良い。
[Embodiment 6] In the active matrix type light emitting device of the present invention, a MOS (Metal Ox
ide Semiconductor) transistors can also be used. In that case, a MOS transistor formed on a semiconductor substrate (typically, a silicon wafer) by a known method may be used.

【0167】なお、本実施例における半導体素子以外の
構成は、実施例1〜5の構成と組み合わせて実施するこ
とが可能である。
The configuration other than the semiconductor element in the present embodiment can be implemented in combination with the configurations of the first to fifth embodiments.

【0168】〔実施例7〕実施例1において、図6に示
した駆動回路内蔵型発光装置は、同一の絶縁体上に画素
部および駆動回路が一体形成された例であるが、駆動回
路を外付けIC(集積回路)で設けることも可能であ
る。このような場合、構造は図19(A)のようにな
る。
[Embodiment 7] In Embodiment 1, the light emitting device with a built-in drive circuit shown in FIG. 6 is an example in which a pixel portion and a drive circuit are integrally formed on the same insulator. It is also possible to provide an external IC (integrated circuit). In such a case, the structure is as shown in FIG.

【0169】図19(A)に示すモジュールは、アクテ
ィブマトリクス基板60(画素部61、配線62a、6
2bを含む)にFPC63が取り付けられ、そのFPC
63を介してプリント配線板64が取り付けられてい
る。ここでプリント配線板64の機能ブロック図を図1
9(B)に示す。
The module shown in FIG. 19A has an active matrix substrate 60 (pixel portion 61, wirings 62a and 62a).
2b), the FPC 63 is attached to the
A printed wiring board 64 is attached via 63. Here, a functional block diagram of the printed wiring board 64 is shown in FIG.
This is shown in FIG. 9 (B).

【0170】図19(B)に示すように、プリント配線
板64の内部には少なくともI/Oポート(入力もしく
は出力部ともいう)65、68、ソース側駆動回路66
およびゲート側駆動回路67として機能するICが設け
られている。
As shown in FIG. 19B, at least I / O ports (also referred to as input or output units) 65 and 68 and a source-side drive circuit 66 are provided inside a printed wiring board 64.
Further, an IC functioning as the gate side drive circuit 67 is provided.

【0171】このように、基板面に画素部が形成された
アクティブマトリクス基板にFPCが取り付けられ、そ
のFPCを介して駆動回路としての機能を有するプリン
ト配線板が取り付けられた構成のモジュールを、本明細
書では特に駆動回路外付け型発光モジュールと呼ぶこと
にする。
As described above, a module having a configuration in which an FPC is mounted on an active matrix substrate having a pixel portion formed on a substrate surface, and a printed wiring board having a function as a driving circuit is mounted via the FPC, In the specification, the light emitting module will be referred to as a drive circuit external light emitting module.

【0172】また、図20(A)に示すモジュールは、
駆動回路内蔵型発光装置70(画素部71、ソース側駆
動回路72、ゲート側駆動回路73、配線72a、73a
を含む)にFPC74が取り付けられ、そのFPC74
を介してプリント配線板75が取り付けられている。こ
こでプリント配線板75の機能ブロック図を図20
(B)に示す。
The module shown in FIG.
Light emitting device with built-in driving circuit 70 (pixel portion 71, source side driving circuit 72, gate side driving circuit 73, wirings 72a, 73a
Is attached to the FPC 74, and the FPC 74
The printed wiring board 75 is attached via the. Here, a functional block diagram of the printed wiring board 75 is shown in FIG.
It is shown in (B).

【0173】図20(B)に示すように、プリント配線
板75の内部には少なくともI/Oポート76、79、
コントロール部77として機能するICが設けられてい
る。なお、ここではメモリ部78が設けられているが、
必ずしも必要ではない。また、コントロール部77は、
駆動回路の制御、映像データの補正などをコントロール
するための機能を有した部位である。
As shown in FIG. 20B, at least I / O ports 76, 79,
An IC functioning as the control unit 77 is provided. Although the memory unit 78 is provided here,
It is not necessary. Also, the control unit 77
This is a part having a function for controlling a drive circuit, correcting image data, and the like.

【0174】このように、基板面に画素部および駆動回
路が形成された駆動回路内蔵型発光装置にコントローラ
ーとしての機能を有するプリント配線板が取り付けられ
た構成のモジュールを、本明細書では特にコントローラ
ー外付け型発光モジュールと呼ぶことにする。
In this specification, a module having a configuration in which a printed circuit board having a function as a controller is attached to a light emitting device with a built-in driving circuit in which a pixel portion and a driving circuit are formed on a substrate surface is described. It will be referred to as an external light emitting module.

【0175】〔実施例8〕本発明を実施して形成された
発光装置(実施例9に示した形態のモジュールも含む)
は様々な電気器具に内蔵され、画素部は映像表示部とし
て用いられる。本発明の電気器具としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッド
マウントディスプレイ)、ナビゲーションシステム、音
響機器、ノート型パーソナルコンピュータ、ゲーム機
器、携帯機器(モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍)、記録媒体を備えた画像再
生装置などが挙げられる。それら電気器具の具体例を図
21、図22に示す。
[Embodiment 8] A light emitting device formed by carrying out the present invention (including a module having the form shown in Embodiment 9)
Is built in various electric appliances, and the pixel portion is used as a video display portion. Examples of the electric appliance of the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, an audio device, a notebook personal computer, a game device, and a portable device (mobile computer, mobile phone, and portable game machine). Or an electronic book), and an image reproducing apparatus provided with a recording medium. Specific examples of these electric appliances are shown in FIGS.

【0176】図21(A)は表示装置であり、筐体20
01、支持台2002、表示部2003を含む。本発明
の発光装置は表示部2003に用いることができる。表
示部2003にEL素子を有した発光装置を用いる場
合、EL素子が自発光型であるためバックライトが必要
なく薄い表示部とすることができる。
FIG. 21A shows a display device,
01, the support base 2002, and the display unit 2003. The light emitting device of the present invention can be used for the display portion 2003. In the case where a light-emitting device having an EL element is used for the display portion 2003, a thin display portion can be provided without a backlight because the EL element is a self-luminous type.

【0177】図21(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6を含む。本発明の発光装置は表示部2102に用いる
ことができる。
FIG. 21B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 inclusive. The light emitting device of the present invention can be used for the display portion 2102.

【0178】図21(C)はデジタルカメラであり、本
体2201、表示部2202、接眼部2203、操作ス
イッチ2204を含む。本発明の発光装置もしくは液晶
表示装置は表示部2202に用いることができる。
FIG. 21C shows a digital camera, which includes a main body 2201, a display portion 2202, an eyepiece portion 2203, and operation switches 2204. The light emitting device or the liquid crystal display device of the present invention can be used for the display portion 2202.

【0179】図21(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(CD、LDまたはDVD等)2302、
操作スイッチ2303、表示部(a)2304、表示部
(b)2305を含む。表示部(a)は主として画像情
報を表示し、表示部(b)は主として文字情報を表示す
るが、本発明の発光装置はこれら表示部(a)、(b)
に用いることができる。なお、記録媒体を備えた画像再
生装置には、CD再生装置、ゲーム機器なども含まれう
る。
FIG. 21D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, a recording medium (CD, LD, DVD, etc.) 2302,
An operation switch 2303, a display unit (a) 2304, and a display unit (b) 2305 are included. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. The light emitting device of the present invention employs these display units (a) and (b).
Can be used. Note that the image reproducing device provided with the recording medium may include a CD reproducing device, a game machine, and the like.

【0180】図21(E)は携帯型(モバイル)コンピ
ュータであり、本体2401、表示部2402、受像部
2403、操作スイッチ2404、メモリスロット24
05を含む。本発明の発光装置は表示部2402に用い
ることができる。この携帯型コンピュータはフラッシュ
メモリや不揮発性メモリを集積化した記録媒体に情報を
記録したり、それを再生したりすることができる。
FIG. 21E shows a portable (mobile) computer having a main body 2401, a display portion 2402, an image receiving portion 2403, operation switches 2404, and a memory slot 24.
05 inclusive. The light emitting device of the present invention can be used for the display portion 2402. This portable computer can record information on a recording medium in which a flash memory or a nonvolatile memory is integrated, and can reproduce the information.

【0181】図21(F)はパーソナルコンピュータで
あり、本体2501、筐体2502、表示部2503、
キーボード2504を含む。本発明の発光装置は表示部
2503に用いることができる。
FIG. 21F shows a personal computer, which includes a main body 2501, a housing 2502, a display portion 2503,
A keyboard 2504 is included. The light-emitting device of the present invention can be used for the display portion 2503.

【0182】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。表示部にEL素子
を有した発光装置を用いた場合、EL素子の応答速度が
非常に高いため遅れのない動画表示が可能となる。
Further, the above-mentioned electric appliances are available on the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. In the case where a light-emitting device having an EL element in a display portion is used, a moving image can be displayed without delay because the response speed of the EL element is extremely high.

【0183】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響機器のような文字情報を主とする表示
部に発光装置を用いる場合には、非発光部分を背景とし
て文字情報を発光部分で形成するように駆動することが
望ましい。
In the light emitting device, since the light emitting portion consumes power, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when the light emitting device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or an audio device, the character information is driven by the light emitting portion with the non-light emitting portion as a background. It is desirable.

【0184】図22(A)は携帯電話であり、本体26
01、音声出力部2602、音声入力部2603、表示
部2604、操作スイッチ2605、アンテナ2606
を含む。本発明の発光装置は表示部2604にて用いる
ことが出来る。なお、表示部2604は黒色の背景に白
色の文字を表示することで携帯電話の消費電力を抑える
ことができる。
FIG. 22A shows a mobile phone, and the main body 26 is provided.
01, audio output unit 2602, audio input unit 2603, display unit 2604, operation switch 2605, antenna 2606
including. The light emitting device of the present invention can be used for the display portion 2604. Note that the display portion 2604 can display power of the mobile phone by displaying white characters on a black background.

【0185】図22(B)も携帯電話であるが、図22
(A)とは異なり、二つ折りのタイプである。本体26
11、音声出力部2612、音声入力部2613、表示
部a2614、表示部b2615、アンテナ2616を
含む。なお、このタイプの携帯電話には、操作スイッチ
が付いていないが、表示部a又は、表示部bのうち、一
方の表示部に図22(C)、(D)、(E)で示すよう
な文字情報を表示をさせてその機能をもたせている。ま
た、もう一方の表示部には、主として画像情報を表示す
ることになる。なお、本発明の発光装置は表示部a26
14又は、表示部b2615にて用いることができる。
FIG. 22B also shows a mobile phone.
Unlike (A), it is a two-fold type. Body 26
11, an audio output unit 2612, an audio input unit 2613, a display unit a2614, a display unit b2615, and an antenna 2616. Note that this type of mobile phone does not have an operation switch, but one of the display units a and b is provided on one of the display units as shown in FIGS. 22C, 22D, and 22E. It displays the character information and provides its function. The other display unit mainly displays image information. Note that the light emitting device of the present invention has a display portion a26.
14 or the display unit b2615.

【0186】図22(B)に示した携帯電話の場合、表
示部に用いた発光装置にCMOS回路でセンサ(CMO
Sセンサ)を内蔵させ、指紋もしくは手相を読みとるこ
とで使用者を認証する認証システム用端末として用いる
こともできる。また、外部の明るさ(照度)を読みと
り、設定されたコントラストで情報表示が可能となるよ
うに発光させることもできる。
In the case of the mobile phone shown in FIG. 22B, the light emitting device used for the display portion is provided with a CMOS circuit using a sensor (CMO).
S sensor), and can be used as an authentication system terminal that authenticates a user by reading a fingerprint or palm. In addition, external brightness (illuminance) can be read and light can be emitted so that information can be displayed with the set contrast.

【0187】さらに、操作スイッチ2605を使用して
いる時に輝度を下げ、操作スイッチの使用が終わったら
輝度を上げることで低消費電力化することができる。ま
た、着信した時に表示部2604の輝度を上げ、通話中
は輝度を下げることによっても低消費電力化することが
できる。また、継続的に使用している場合に、リセット
しない限り時間制御で表示がオフになるような機能を持
たせることで低消費電力化を図ることもできる。なお、
これらはマニュアル制御であっても良い。
Further, the power consumption can be reduced by lowering the luminance when the operation switch 2605 is used and increasing the luminance when the operation switch has been used. Further, power consumption can be reduced by increasing the luminance of the display portion 2604 when an incoming call is received and decreasing the luminance during a call. In addition, when the device is continuously used, the power can be reduced by providing a function of turning off the display by time control unless resetting is performed. In addition,
These may be manually controlled.

【0188】図22(F)は音響再生装置、具体的には
車載用オーディオであり、本体2621、表示部262
2、操作スイッチ2623、2624を含む。本発明の
発光装置は表示部2622にて用いることが出来る。ま
た、本実施例では車載用オーディオを示すが、携帯型や
家庭用の音響再生装置に用いても良い。なお、表示部2
622は黒色の背景に白色の文字を表示することで消費
電力を抑えられる。これは携帯型の音響再生装置におい
て特に有効である。
FIG. 22 (F) shows a sound reproducing device, specifically, an audio for vehicle, which comprises a main body 2621 and a display portion 262.
2, including operation switches 2623 and 2624. The light-emitting device of the present invention can be used for the display portion 2622. In this embodiment, the in-vehicle audio is shown, but the present invention may be applied to a portable or home-use audio reproducing apparatus. The display unit 2
Reference numeral 622 indicates power consumption by displaying white characters on a black background. This is particularly effective in a portable sound reproducing device.

【0189】また、本実施例で示した携帯型電気器具に
おいて、消費電力を低減するための方法として、外部の
明るさを感知するセンサ部を設け、暗い場所で使用する
際には、表示部の輝度を落とすなどの機能を付加すると
いった方法が挙げられる。
Further, in the portable electric appliance shown in this embodiment, as a method for reducing power consumption, a sensor unit for sensing external brightness is provided, and when used in a dark place, a display unit is provided. To add a function such as lowering the brightness of the image.

【0190】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例1〜実施例8に
示したいずれの構成を適用しても良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electric appliances in various fields. Further, any configuration shown in the first to eighth embodiments may be applied to the electric appliance of the present embodiment.

【0191】〔実施例9〕実施例1では、トランジスタ
(以下、TFTと示す)がトップゲート型の構造を有す
る場合について説明したが、本発明はTFT構造に限定
されるものではないので、図23に示すようにボトムゲ
ート型TFT(代表的には逆スタガ型TFT)を用いて
実施しても構わない。また、逆スタガ型TFTは如何な
る手段で形成されたものでも良い。
[Embodiment 9] In the embodiment 1, the case where the transistor (hereinafter, referred to as TFT) has a top gate type structure has been described. However, the present invention is not limited to the TFT structure. 23, a bottom gate type TFT (typically, an inverted stagger type TFT) may be used. Further, the inverted staggered TFT may be formed by any means.

【0192】なお、図23(A)は、ボトムゲート型T
FTを用いた発光装置の作製において、形成されたEL
モジュールの上面図である。ソース側駆動回路300
1、ゲート側駆動回路3002及び画素部3003が形
成されている。また、図23(A)において、x−x’
で発光装置を切ったときの画素部3003の領域a30
04の断面図を図23(B)に示す。
FIG. 23A shows a bottom gate type T
In manufacturing a light-emitting device using FT, the formed EL
It is a top view of a module. Source-side drive circuit 300
1, a gate side driving circuit 3002 and a pixel portion 3003 are formed. In FIG. 23A, xx ′
Area a30 of the pixel portion 3003 when the light emitting device is turned off at
FIG. 23B shows a cross-sectional view of No. 04.

【0193】図23(B)では、画素TFTのうち電流
制御TFTについてのみ説明する。3011は基板であ
り、3012は下地となる絶縁膜(以下、下地膜とい
う)である。基板3011としては透光性基板、代表的
にはガラス基板、石英基板、ガラスセラミックス基板、
又は結晶化ガラス基板を用いることができる。但し、作
製プロセス中の最高処理温度に耐えるものでなくてはな
らない。
In FIG. 23B, only the current control TFT among the pixel TFTs will be described. Reference numeral 3011 denotes a substrate, and 3012 denotes an insulating film serving as a base (hereinafter, referred to as a base film). As the substrate 3011, a light-transmitting substrate, typically, a glass substrate, a quartz substrate, a glass ceramic substrate,
Alternatively, a crystallized glass substrate can be used. However, it must withstand the maximum processing temperature during the manufacturing process.

【0194】また、下地膜3012は特に可動イオンを
含む基板や導電性を有する基板を用いる場合に有効であ
るが、石英基板には設けなくても構わない。下地膜30
12としては、珪素(シリコン)を含む絶縁膜を用いれ
ば良い。なお、本明細書において「珪素を含む絶縁膜」
とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化
酸化珪素膜(SiOxNy:x、yは任意の整数、で示
される)など珪素に対して酸素若しくは窒素を所定の割
合で含ませた絶縁膜を指す。
The base film 3012 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, but need not be provided on a quartz substrate. Base film 30
As 12, an insulating film containing silicon (silicon) may be used. In this specification, “an insulating film containing silicon”
Specifically, oxygen or nitrogen is contained at a predetermined ratio with respect to silicon such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (SiOxNy: x and y are represented by arbitrary integers). Refers to an insulating film.

【0195】3013は電流制御TFTであり、pチャ
ネル型TFTで形成されている。本実施例に示すよう
に、ELの発光方向が基板の上面(TFT及びEL層が
設けられている面)の場合、スイッチングTFTがnチ
ャネル型TFTで形成され、電流制御TFTもnチャネ
ル型TFTで形成される構成であることが好ましい。し
かし本発明はこの構成に限定されない。スイッチングT
FTと電流制御TFTは、nチャネル型TFTでもpチ
ャネル型TFTでも、どちらでも構わない。
Reference numeral 3013 denotes a current control TFT, which is formed by a p-channel TFT. As shown in this embodiment, when the EL emission direction is the upper surface of the substrate (the surface on which the TFT and the EL layer are provided), the switching TFT is formed of an n-channel TFT, and the current control TFT is also an n-channel TFT. It is preferable that it is the structure formed by. However, the present invention is not limited to this configuration. Switching T
The FT and the current control TFT may be either n-channel TFTs or p-channel TFTs.

【0196】電流制御TFT3013は、ソース領域3
014、ドレイン領域3015及びチャネル形成領域3
016を含む活性層と、ゲート絶縁膜3017と、ゲー
ト電極3018と、第1層間絶縁膜3019と、ソース
配線3020並びにドレイン配線3021を有して形成
される。本実施例において電流制御TFT3013はn
チャネル型TFTである。
The current control TFT 3013 is connected to the source region 3
014, drain region 3015 and channel formation region 3
An active layer including 016, a gate insulating film 3017, a gate electrode 3018, a first interlayer insulating film 3019, a source wiring 3020, and a drain wiring 3021 are formed. In this embodiment, the current control TFT 3013 has n
It is a channel type TFT.

【0197】また、スイッチングTFTのドレイン領域
は電流制御TFT3013のゲート電極3018に接続
されている。図示してはいないが、具体的には電流制御
TFT3013のゲート電極3018はスイッチングT
FTのドレイン領域(図示せず)とドレイン配線(図示
せず)を介して電気的に接続されている。なお、ゲート
電極3018はシングルゲート構造となっているが、マ
ルチゲート構造であっても良い。また、電流制御TFT
3013のソース配線3020は電流供給線(図示せ
ず)に接続される。
The drain region of the switching TFT is connected to the gate electrode 3018 of the current control TFT 3013. Although not shown, specifically, the gate electrode 3018 of the current control TFT 3013 is connected to the switching T
It is electrically connected to a drain region (not shown) of the FT via a drain wiring (not shown). Note that the gate electrode 3018 has a single-gate structure, but may have a multi-gate structure. In addition, current control TFT
Source wiring 3020 of 3013 is connected to a current supply line (not shown).

【0198】電流制御TFT3013はEL素子に注入
される電流量を制御するための素子であり、比較的多く
の電流が流れる。そのため、チャネル幅(W)はスイッ
チングTFTのチャネル幅よりも大きく設計することが
好ましい。また、電流制御TFT3013に過剰な電流
が流れないように、チャネル長(L)は長めに設計する
ことが好ましい。望ましくは一画素あたり0.5〜2μ
A(好ましくは1〜1.5μA)となるようにする。
The current control TFT 3013 is an element for controlling the amount of current injected into the EL element, and a relatively large amount of current flows. Therefore, it is preferable that the channel width (W) is designed to be larger than the channel width of the switching TFT. It is preferable that the channel length (L) is designed to be long so that an excessive current does not flow through the current control TFT 3013. Desirably 0.5 to 2μ per pixel
A (preferably 1 to 1.5 μA).

【0199】さらに、電流制御TFT3013の活性層
(特にチャネル形成領域)の膜厚を厚くする(好ましく
は50〜100nm、さらに好ましくは60〜80n
m)ことによって、TFTの劣化を抑えてもよい。
Further, the thickness of the active layer (particularly, the channel formation region) of the current control TFT 3013 is increased (preferably 50 to 100 nm, more preferably 60 to 80 n).
m), deterioration of the TFT may be suppressed.

【0200】そして、電流制御TFT3013の形成
後、第1層間絶縁膜3019及び第2層間絶縁膜(図示
せず)が形成され、電流制御TFT3013と電気的に
接続された画素電極3023が形成される。本実施例で
は、導電膜からなる画素電極3023がEL素子の陰極
として機能する。
After forming the current control TFT 3013, a first interlayer insulating film 3019 and a second interlayer insulating film (not shown) are formed, and a pixel electrode 3023 electrically connected to the current control TFT 3013 is formed. . In this embodiment, the pixel electrode 3023 made of a conductive film functions as a cathode of the EL element.

【0201】具体的には、アルミニウムとリチウムの合
金膜を用いるが、周期表の1族もしくは2族に属する元
素からなる導電膜もしくはそれらの元素を添加した導電
膜を用いればよい。
Specifically, an alloy film of aluminum and lithium is used, but a conductive film made of an element belonging to Group 1 or 2 of the periodic table or a conductive film to which those elements are added may be used.

【0202】そして、画素電極3013が形成された後
に、第3層間絶縁膜3024が形成される。なお、この
第3層間絶縁膜3024は、いわゆるバンクの役割を果
たす。
After the pixel electrode 3013 is formed, a third interlayer insulating film 3024 is formed. Note that the third interlayer insulating film 3024 functions as a so-called bank.

【0203】つぎにEL層3025が形成される。な
お、図23(B)には、同じEL層が形成される画素列
が並ぶ断面図を示している。
Next, an EL layer 3025 is formed. Note that FIG. 23B is a cross-sectional view in which pixel columns in which the same EL layer is formed are arranged.

【0204】本実施例におけるEL層は、電子注入層と
してAlq3、電子輸送層としてBCPを用い、発光層
としてCBPにIr(ppy)3をドープさせたものを
用いた。さらに正孔輸送層としてα−NPDを用いて形
成させた。
The EL layer in this example used Alq3 as the electron injection layer, BCP as the electron transport layer, and CBP doped with Ir (ppy) 3 as the light emitting layer. Further, a hole transport layer was formed using α-NPD.

【0205】次にEL層の上には、透明導電膜からなる
陽極3026が形成される。これにより、EL素子30
27が形成される。なお、本実施例の場合、透明導電膜
として酸化インジウムと酸化スズとの化合物もしくは、
酸化インジウムと酸化亜鉛との化合物からなる導電膜を
用いる。
Next, an anode 3026 made of a transparent conductive film is formed on the EL layer. Thereby, the EL element 30
27 are formed. In the case of this example, a compound of indium oxide and tin oxide or a transparent conductive film,
A conductive film including a compound of indium oxide and zinc oxide is used.

【0206】さらに陽極上に絶縁材料からなるパッシベ
ーション膜を形成することにより、逆スタガ型のTFT
構造を有するELモジュールを形成することができる。
なお、本実施例により作製した発光装置は、図23
(B)の矢印の方向(上面)に光を出射させることがで
きる。
Further, by forming a passivation film made of an insulating material on the anode, an inversely staggered TFT is formed.
An EL module having a structure can be formed.
Note that the light emitting device manufactured according to this example is the same as that shown in FIG.
Light can be emitted in the direction (upper surface) of the arrow (B).

【0207】逆スタガ型TFTは工程数がトップゲート
型TFTよりも少なくし易い構造であるため、本発明の
課題である製造コストの低減には非常に有利である。
The inverted staggered TFT has a structure in which the number of steps is easily reduced as compared with that of the top gate type TFT. Therefore, it is very advantageous to reduce the manufacturing cost, which is an object of the present invention.

【0208】なお、本実施例の構成は、実施例1〜実施
例8のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
The structure of this embodiment can be implemented by freely combining with any of the structures of Embodiments 1 to 8.

【0209】〔実施例10〕次に本実施例では、画素部
にSRAMを導入する場合について説明する。図24に
画素3104の拡大図を示す。図24において、310
5はスイッチングTFTである。スイッチングTFT3
105のゲート電極は、ゲート信号を入力するゲート信
号線(G1〜Gn)のうちの1つであるゲート信号線3
106に接続されている。スイッチングTFT3105
のソース領域とドレイン領域は、一方が信号を入力する
ソース信号線(S1〜Sn)のうちの1つであるソース
信号線3107に、もう一方がSRAM3108の入力
側に接続されている。SRAM3108の出力側は電流
制御TFT3109のゲート電極に接続されている。
[Embodiment 10] In this embodiment, a case where an SRAM is introduced in a pixel portion will be described. FIG. 24 is an enlarged view of the pixel 3104. In FIG. 24, 310
5 is a switching TFT. Switching TFT3
The gate electrode 105 is a gate signal line 3 which is one of the gate signal lines (G1 to Gn) for inputting a gate signal.
106. Switching TFT3105
One of the source region and the drain region is connected to a source signal line 3107 which is one of the source signal lines (S1 to Sn) for inputting signals, and the other is connected to the input side of the SRAM 3108. The output side of the SRAM 3108 is connected to the gate electrode of the current control TFT 3109.

【0210】また、電流制御TFT3109のソース領
域とドレイン領域は、一方が電流供給線(V1〜Vn)
の1つである電流供給線3110に接続され、もう一方
はEL素子3111に接続される。
One of the source region and the drain region of the current control TFT 3109 has one of the current supply lines (V1 to Vn).
, And the other is connected to the EL element 3111.

【0211】EL素子3111は陽極と陰極と、陽極と
陰極との間に設けられたEL層とからなる。陽極が電流
制御TFT3109のソース領域またはドレイン領域と
接続している場合、言い換えると陽極が画素電極の場
合、陰極は対向電極となる。逆に陰極が電流制御TFT
3109のソース領域またはドレイン領域と接続してい
る場合、言い換えると陰極が画素電極の場合、陽極は対
向電極となる。
[0211] The EL element 3111 includes an anode and a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the source region or the drain region of the current control TFT 3109, in other words, when the anode is a pixel electrode, the cathode is a counter electrode. Conversely, the cathode is a current control TFT
When connected to the source or drain region 3109, in other words, when the cathode is a pixel electrode, the anode serves as the counter electrode.

【0212】SRAM3108はpチャネル型TFTと
nチャネル型TFTを2つずつ有しており、pチャネル
型TFTのソース領域は高電圧側のVddhに、nチャ
ネル型TFTのソース領域は低電圧側のVssに、それ
ぞれ接続されている。1つのpチャネル型TFTと1つ
のnチャネル型TFTとが対になっており、1つのSR
AMの中にpチャネル型TFTとnチャネル型TFTと
の対が2組存在することになる。
The SRAM 3108 has two p-channel TFTs and two n-channel TFTs. The source region of the p-channel TFT is Vddh on the high voltage side, and the source region of the n-channel TFT is the low voltage side. Vss. One p-channel TFT and one n-channel TFT are paired, and one SR
Two pairs of a p-channel TFT and an n-channel TFT exist in the AM.

【0213】また、対になったpチャネル型TFTとn
チャネル型TFTは、そのドレイン領域が互いに接続さ
れている。また対になったpチャネル型TFTとnチャ
ネル型TFTは、そのゲート電極が互いに接続されてい
る。そして互いに、一方の対になっているpチャネル型
TFT及びnチャネル型TFTのドレイン領域が、他の
一方の対になっているpチャネル型TFT及びnチャネ
ル型TFTのゲート電極と同じ電位に保たれている。
Further, a pair of p-channel TFT and n
The channel type TFT has drain regions connected to each other. The gate electrodes of the paired p-channel TFT and n-channel TFT are connected to each other. The drain region of one pair of the p-channel TFT and the n-channel TFT is kept at the same potential as the gate electrode of the other pair of the p-channel TFT and the n-channel TFT. I'm dripping.

【0214】そして、一方の対になっているpチャネル
型及びnチャネル型TFTのドレイン領域は入力の信号
(Vin)が入る入力側であり、もう一方の対になって
いるpチャネル型及びnチャネル型TFTのドレイン領
域は出力の信号(Vout)が出力される出力側であ
る。
The drain region of one pair of p-channel and n-channel TFTs is an input side to which an input signal (Vin) enters, and the other pair of p-channel and n-channel TFTs The drain region of the channel type TFT is an output side where an output signal (Vout) is output.

【0215】SRAMはVinを保持し、Vinを反転
させた信号であるVoutを出力するように設計されて
いる。つまり、VinがHiだとVoutはVss相当
のLoの信号となり、VinがLoだとVoutはVd
dh相当のHiの信号となる。
The SRAM is designed to hold Vin and output Vout which is a signal obtained by inverting Vin. That is, if Vin is Hi, Vout becomes a Lo signal equivalent to Vss, and if Vin is Lo, Vout becomes Vd.
It becomes a Hi signal equivalent to dh.

【0216】なお、本実施例で示すように、SRAMが
画素3104に一つ設けられている場合には、画素中の
メモリーデータが保持されているため外部回路の大半を
止めた状態で静止画を表示することが可能である。これ
により、低消費電力化を実現することができる。また、
画素に複数のSRAMを設けることも可能であり、SR
AMを複数設けた場合には、複数のデータを保持するこ
とができるので、時間階調による階調表示を可能にな
る。
As shown in this embodiment, in the case where one SRAM is provided in the pixel 3104, since the memory data in the pixel is held, the still image is stored in a state where most of the external circuits are stopped. Can be displayed. Thereby, low power consumption can be realized. Also,
It is also possible to provide a plurality of SRAMs for a pixel,
When a plurality of AMs are provided, a plurality of data can be held, so that a gray scale display based on a time gray scale can be performed.

【0217】なお、本実施例の構成は、実施例1〜実施
例9のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
The structure of this embodiment can be implemented by freely combining with any structure of the first to ninth embodiments.

【0218】[0218]

【発明の効果】本発明を実施することにより、同一基板
上に形成されたEL素子の発光輝度をそろえることが容
易になり、さらに低電圧で輝度の高い発光が得られる低
消費電力の発光装置を製造することができる。また、こ
れらの発光装置を表示部に用いることで低消費電力化を
実現した電気器具を提供することが可能となる。
By practicing the present invention, it is easy to equalize the light emission luminance of the EL elements formed on the same substrate, and furthermore, a light emitting device with low power consumption that can emit light with high luminance at a low voltage. Can be manufactured. In addition, by using these light-emitting devices for a display portion, an electric appliance with low power consumption can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 発光装置を説明する図。FIG. 1 illustrates a light-emitting device.

【図2】 EL素子の積層構造を説明する図。FIG. 2 illustrates a stacked structure of an EL element.

【図3】 発光装置の製造工程を示す図。FIG. 3 is a diagram showing a manufacturing process of the light emitting device.

【図4】 発光装置の製造工程を示す図。FIG. 4 is a diagram showing a manufacturing process of the light emitting device.

【図5】 発光装置の製造工程を示す図。FIG. 5 is a diagram showing a manufacturing process of the light emitting device.

【図6】 発光装置の上面構造および断面構造を示す
図。
FIG. 6 illustrates a top structure and a cross-sectional structure of a light-emitting device.

【図7】 EL素子の積層構造を示す図。FIG. 7 is a diagram illustrating a stacked structure of an EL element.

【図8】 EL素子の素子特性を示す図。FIG. 8 illustrates element characteristics of an EL element.

【図9】 EL素子の積層構造を示す図。FIG. 9 is a diagram illustrating a stacked structure of an EL element.

【図10】 EL素子の素子特性を示す図。FIG. 10 illustrates element characteristics of an EL element.

【図11】 EL素子の素子特性を示す図。FIG. 11 illustrates element characteristics of an EL element.

【図12】 発光装置の断面構造を示す図。FIG. 12 illustrates a cross-sectional structure of a light-emitting device.

【図13】 発光装置の画素の回路構成を示す図。FIG. 13 illustrates a circuit configuration of a pixel of a light-emitting device.

【図14】 発光装置の断面構造を示す図。FIG. 14 illustrates a cross-sectional structure of a light-emitting device.

【図15】 発光装置の画素の回路構成を示す図。FIG. 15 illustrates a circuit configuration of a pixel of a light-emitting device.

【図16】 発光装置の断面構造を示す図。FIG. 16 illustrates a cross-sectional structure of a light-emitting device.

【図17】 発光装置の製造工程を示す図。FIG. 17 illustrates a manufacturing process of a light-emitting device.

【図18】 発光装置の画素の回路構成を示す図。FIG. 18 illustrates a circuit configuration of a pixel of a light-emitting device.

【図19】 駆動回路外付け型発光装置の構造を示す
図。
FIG. 19 is a diagram illustrating a structure of a light emitting device with an external drive circuit.

【図20】 コントローラー外付け型発光装置の構造を
示す図。
FIG. 20 is a diagram illustrating a structure of a light-emitting device with an external controller.

【図21】 電気器具の具体例を示す図。FIG. 21 illustrates a specific example of an electric appliance.

【図22】 電気器具の具体例を示す図。FIG. 22 illustrates a specific example of an electric appliance.

【図23】 発光装置の上面および断面構造を示す図。FIG 23 illustrates a top view and a cross-sectional structure of a light-emitting device.

【図24】 発光装置の画素の回路構成を示す図。FIG. 24 illustrates a circuit configuration of a pixel of a light-emitting device.

【図25】 EL素子の素子特性を示す図。FIG. 25 illustrates element characteristics of an EL element.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/22 H05B 33/22 D Z (72)発明者 池田 寿雄 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 3K007 AB02 AB04 AB06 AB11 AB17 BA06 BB01 BB05 CB01 DA01 DB03 EB00 GA04 5C094 AA07 AA08 AA22 AA24 BA03 BA12 BA27 CA19 CA24 CA25 DA09 DA13 DB01 DB02 DB04 EA04 EA05 EA07 EA10 FA01 FB01 FB12 FB14 FB15 FB20 GA10 GB10 HA10 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B33 / 22 H05B33 / 22 DZ (72) Inventor Toshio Ikeda 398 Hase, Atsugi-shi, Kanagawa Pref. 3K007 AB02 AB04 AB06 AB11 AB17 BA06 BB01 BB05 CB01 DA01 DB03 EB00 GA04 5C094 AA07 AA08 AA22 AA24 BA03 BA12 BA27 CA19 CA24 CA25 DA09 DA13 DB01 DB02 DB04 EA04 EA05 EA10 FB10 FB10 GB10 HA10

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】基板上の画素部に複数のEL素子を有する
発光装置において、前記複数のEL素子は、トリプレッ
ト化合物を含むEL層を有するEL素子を少なくとも一
つ有し、前記EL層は、複数の正孔輸送層を有すること
を特徴とする発光装置。
1. A light-emitting device having a plurality of EL elements in a pixel portion on a substrate, wherein the plurality of EL elements has at least one EL element having an EL layer containing a triplet compound, and the EL layer has A light-emitting device comprising a plurality of hole transport layers.
【請求項2】基板上の画素部に複数のEL素子を有する
発光装置において、前記複数のEL素子は、トリプレッ
ト化合物を含む第1のEL層を有する第1のEL素子、
及びシングレット化合物を含む第2のEL層を有する第
2のEL素子とをそれぞれ少なくとも一つ有し、前記第
1及び前記第2のEL層は、複数の正孔輸送層を有する
ことを特徴とする発光装置。
2. A light-emitting device having a plurality of EL elements in a pixel portion on a substrate, wherein the plurality of EL elements is a first EL element having a first EL layer containing a triplet compound;
And at least one second EL element having a second EL layer containing a singlet compound, wherein the first and second EL layers have a plurality of hole transport layers. Light emitting device.
【請求項3】基板上の画素部に複数のEL素子を有する
発光装置において、前記複数のEL素子は、トリプレッ
ト化合物を含む第1のEL層を有する第1のEL素子、
及びシングレット化合物を含む第2のEL層を有する第
2のEL素子とを有し、前記第1のEL素子は、陽極と
接して形成された正孔注入層と、前記正孔注入層と接し
て形成された正孔輸送層と、前記正孔輸送層と接して形
成された発光層と、前記発光層と接して形成された正孔
阻止層と、前記正孔阻止層と接して形成された電子輸送
層と、前記電子輸送層と接して形成された陰極を有する
発光装置であって、前記正孔輸送層を複数有することを
特徴とする発光装置。
3. A light emitting device having a plurality of EL elements in a pixel portion on a substrate, wherein the plurality of EL elements are a first EL element having a first EL layer containing a triplet compound;
And a second EL element having a second EL layer containing a singlet compound. The first EL element has a hole injection layer formed in contact with an anode, and a second EL element in contact with the hole injection layer. A hole transport layer formed in contact with the hole transport layer, a light emitting layer formed in contact with the hole transport layer, a hole blocking layer formed in contact with the light emitting layer, and a hole blocking layer formed in contact with the hole blocking layer. A light emitting device having an electron transporting layer and a cathode formed in contact with the electron transporting layer, the light emitting device having a plurality of the hole transporting layers.
【請求項4】請求項3において、前記正孔注入層は銅フ
タロシアニンを含む層からなり、前記正孔輸送層はMT
DATAを含む層及びα−NPDを含む層からなり、前
記発光層はCBP及びIr(ppy)3を含む層からな
り、前記正孔阻止層はBCPを含む層からなり、前記電
子輸送層はAlq3を含む層からなることを特徴とする
発光装置。
4. The hole injection layer according to claim 3, wherein the hole injection layer is formed of a layer containing copper phthalocyanine, and the hole transport layer is formed of MT.
The light emitting layer is composed of a layer containing CBP and Ir (ppy) 3 , the hole blocking layer is composed of a layer containing BCP, and the electron transport layer is composed of Alq. 3. A light-emitting device comprising a layer containing 3 .
【請求項5】請求項2または請求項3において、前記第
1のEL素子は、赤色に発光し、前記第2のEL素子
は、青色または緑色に発光することを特徴とする発光装
置。
5. The light-emitting device according to claim 2, wherein the first EL element emits red light, and the second EL element emits blue or green light.
【請求項6】請求項2または請求項3において、前記第
1のEL素子は、青色に発光し、前記第2のEL素子
は、赤色または緑色に発光することを特徴とする発光装
置。
6. The light-emitting device according to claim 2, wherein the first EL element emits blue light, and the second EL element emits red or green light.
【請求項7】請求項2または請求項3において、前記第
1のEL素子は、緑色に発光し、前記第2のEL素子
は、赤色または青色に発光することを特徴とする発光装
置。
7. The light-emitting device according to claim 2, wherein the first EL element emits green light, and the second EL element emits red or blue light.
【請求項8】請求項2または請求項3において、前記第
1のEL素子は、赤色または青色に発光し、前記第2の
EL素子は、緑色に発光することを特徴とする発光装
置。
8. The light-emitting device according to claim 2, wherein the first EL element emits red or blue light, and the second EL element emits green light.
【請求項9】請求項2または請求項3において、前記第
1のEL素子は、赤色または緑色に発光し、前記第2の
EL素子は、青色に発光することを特徴とする発光装
置。
9. The light-emitting device according to claim 2, wherein the first EL element emits red or green light, and the second EL element emits blue light.
【請求項10】請求項2または請求項3において、前記
第1のEL素子は、青色または緑色に発光し、前記第2
のEL素子は、赤色に発光することを特徴とする発光装
置。
10. The device according to claim 2, wherein the first EL element emits blue or green light and the second EL element emits blue or green light.
Wherein the EL element emits red light.
【請求項11】請求項1乃至請求項3のいずれか一にお
いて、前記正孔輸送層は、2〜4層の積層構造を有する
ことを特徴とする発光装置。
11. The light emitting device according to claim 1, wherein the hole transport layer has a laminated structure of two to four layers.
【請求項12】請求項1乃至請求項11のいずれか一に
おいて、前記正孔輸送層は、MTDATAを含む層とα
−NPDを含む層とを有することを特徴とする発光装
置。
12. The hole transporting layer according to claim 1, wherein the hole transporting layer comprises a layer containing MTDATA and an α
A light emitting device comprising: a layer containing NPD.
【請求項13】請求項12において、前記α−NPDを
含む層は、発光層と前記MTDATAを含む層とに挟ま
れて形成されていることを特徴とする発光装置。
13. The light emitting device according to claim 12, wherein the layer containing α-NPD is formed between the light emitting layer and the layer containing MTDATA.
【請求項14】請求項1乃至請求項13のいずれか一に
記載の発光装置を用いたことを特徴とする電気器具。
14. An electric appliance using the light emitting device according to claim 1. Description:
【請求項15】請求項1乃至請求項14のいずれか一に
おいて、前記発光装置は、表示装置、ビデオカメラ、ヘ
ッドマウントディスプレイ、記録媒体を備えた画像再生
装置、ゴーグル型ディスプレイ、パーソナルコンピュー
タ、携帯電話、音響再生装置、デジタルカメラ、から選
ばれた一種であることを特徴とする発光装置。
15. The light-emitting device according to claim 1, wherein the light-emitting device is a display device, a video camera, a head-mounted display, an image reproducing device provided with a recording medium, a goggle-type display, a personal computer, and a portable device. A light-emitting device, which is a type selected from a telephone, a sound reproducing device, and a digital camera.
JP2001256687A 2000-08-28 2001-08-27 Light-emitting device Withdrawn JP2002151269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001256687A JP2002151269A (en) 2000-08-28 2001-08-27 Light-emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-258260 2000-08-28
JP2000258260 2000-08-28
JP2001256687A JP2002151269A (en) 2000-08-28 2001-08-27 Light-emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010210410A Division JP2010282981A (en) 2000-08-28 2010-09-21 Light emitting device

Publications (2)

Publication Number Publication Date
JP2002151269A true JP2002151269A (en) 2002-05-24
JP2002151269A5 JP2002151269A5 (en) 2006-05-11

Family

ID=26598641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256687A Withdrawn JP2002151269A (en) 2000-08-28 2001-08-27 Light-emitting device

Country Status (1)

Country Link
JP (1) JP2002151269A (en)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075615A1 (en) * 2002-03-05 2003-09-12 Sanyo Electric Co.,Ltd. Organic electroluminescence display and its manufacturing method
JP2004119304A (en) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd Organic electroluminescence display device and method for manufacturing the same
WO2004071134A1 (en) * 2003-02-04 2004-08-19 Sanyo Electric Co., Ltd. Organic electroluminescent device and method for manufacturing same
JP2004264634A (en) * 2003-03-03 2004-09-24 Sanyo Electric Co Ltd Electroluminescence display
JP2006049396A (en) * 2004-07-30 2006-02-16 Sanyo Electric Co Ltd Organic electroluminescent element and organic electroluminescent display
JP2006049394A (en) * 2004-07-30 2006-02-16 Sanyo Electric Co Ltd Organic electroluminescent element and organic electroluminescent display
JP2006066380A (en) * 2004-07-30 2006-03-09 Sanyo Electric Co Ltd Organic electroluminescence element and organic electroluminescence display device
JP2006100765A (en) * 2004-09-01 2006-04-13 Fuji Xerox Co Ltd Organic electroluminescent element
JP2006191040A (en) * 2004-12-31 2006-07-20 Samsung Sdi Co Ltd Organic light emitting device
JP2006210845A (en) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd Organic electroluminescent element and organic electroluminescent display
US7098474B2 (en) 2002-09-27 2006-08-29 Sanyo Electric Co., Ltd. Organic electroluminescent device having a thin film formed by plasma on a surface of a hole injection layer
JP2006344774A (en) * 2005-06-09 2006-12-21 Rohm Co Ltd Organic el device, organic el display using the same, and method of manufacturing organic el device
JP2007042875A (en) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp Organic electroluminescence element
JP2007081014A (en) * 2005-09-13 2007-03-29 Konica Minolta Holdings Inc Organic electroluminescence element, display device, and lighting system
JP2007149605A (en) * 2005-11-30 2007-06-14 Sanyo Electric Co Ltd Organic electroluminescent element, and organic electroluminescent display device
JP2008257271A (en) * 2008-07-04 2008-10-23 Canon Inc Display device
JP2010282980A (en) * 2010-09-17 2010-12-16 Seiko Epson Corp Electro-optical device and electronic equipment
US8040059B2 (en) 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
KR20130125718A (en) * 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR20130125720A (en) * 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
US8632894B2 (en) 2005-06-22 2014-01-21 Seiko Epson Corporation Substrate for electronic device, method for manufacturing the substrate for electronic device, electronic device provided with the substrate for electronic device, and electronic equipment provided with the electronic device
USRE44756E1 (en) 2002-05-31 2014-02-11 Canon Kabushiki Kaisha Display panel with phosphorescent and fluorescent pixels
US10270041B2 (en) 2015-08-28 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device
JP2021009850A (en) * 2012-07-31 2021-01-28 株式会社Joled Display device and electronic apparatus
US10930855B2 (en) 2015-12-17 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, lighting device, lighting system, and guidance system
JP2022066351A (en) * 2018-09-26 2022-04-28 株式会社半導体エネルギー研究所 Light-emitting device, electronic appliance, light-emitting apparatus, and illumination apparatus

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320483A (en) * 1991-04-19 1992-11-11 Mitsubishi Kasei Corp Organic electroluminescent device
JPH06163158A (en) * 1992-11-19 1994-06-10 Pioneer Electron Corp Organic electroluminescence element
JPH06322362A (en) * 1993-03-17 1994-11-22 Sanyo Electric Co Ltd Electroluminescent element
JPH07106066A (en) * 1993-09-30 1995-04-21 Sanyo Electric Co Ltd Organic electroluminescence element
JPH08245955A (en) * 1995-03-08 1996-09-24 Ricoh Co Ltd Organic electroluminescent element
JPH09114398A (en) * 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd Organic el display
JPH1060425A (en) * 1996-08-19 1998-03-03 Matsushita Electric Ind Co Ltd Organic electroluminescent element
JPH11162652A (en) * 1997-12-02 1999-06-18 Idemitsu Kosan Co Ltd Organic el element and its manufacture
WO2000016593A1 (en) * 1998-09-14 2000-03-23 The Trustees Of Princeton University Structure for high efficiency electroluminescent device
JP2000091084A (en) * 1998-09-16 2000-03-31 Trustees Of Princeton Univ Positive hole injection performance improving electrode
JP2000100577A (en) * 1998-09-25 2000-04-07 Sony Corp Optical element and its manufacture
JP2000150168A (en) * 1998-11-13 2000-05-30 Toppan Printing Co Ltd Heat resistance and low resistance hole carrier material and organic thin film electroluminescent element

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320483A (en) * 1991-04-19 1992-11-11 Mitsubishi Kasei Corp Organic electroluminescent device
JPH06163158A (en) * 1992-11-19 1994-06-10 Pioneer Electron Corp Organic electroluminescence element
JPH06322362A (en) * 1993-03-17 1994-11-22 Sanyo Electric Co Ltd Electroluminescent element
JPH07106066A (en) * 1993-09-30 1995-04-21 Sanyo Electric Co Ltd Organic electroluminescence element
JPH08245955A (en) * 1995-03-08 1996-09-24 Ricoh Co Ltd Organic electroluminescent element
JPH09114398A (en) * 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd Organic el display
JPH1060425A (en) * 1996-08-19 1998-03-03 Matsushita Electric Ind Co Ltd Organic electroluminescent element
JPH11162652A (en) * 1997-12-02 1999-06-18 Idemitsu Kosan Co Ltd Organic el element and its manufacture
WO2000016593A1 (en) * 1998-09-14 2000-03-23 The Trustees Of Princeton University Structure for high efficiency electroluminescent device
JP2000091084A (en) * 1998-09-16 2000-03-31 Trustees Of Princeton Univ Positive hole injection performance improving electrode
JP2000100577A (en) * 1998-09-25 2000-04-07 Sony Corp Optical element and its manufacture
JP2000150168A (en) * 1998-11-13 2000-05-30 Toppan Printing Co Ltd Heat resistance and low resistance hole carrier material and organic thin film electroluminescent element

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M.A.BALDO ET AL.: "Very high-efficiency green organic light-emitting devices based on electrophosphorescence", APPL.PHYS.LETT., vol. 75, JPN6009002921, 5 July 1999 (1999-07-05), US, pages 4 - 6, XP012023409, ISSN: 0001233137, DOI: 10.1063/1.124258 *
SATOSHI HOSHINO ET AL.: "Electroluminescence from triplet excited states of benzophenone", APPL.PHYS.LETT., vol. 69, JPN6009002919, 8 July 1996 (1996-07-08), US, pages 224 - 226, XP000599648, ISSN: 0001233136, DOI: 10.1063/1.117379 *

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075615A1 (en) * 2002-03-05 2003-09-12 Sanyo Electric Co.,Ltd. Organic electroluminescence display and its manufacturing method
US7154219B2 (en) 2002-03-05 2006-12-26 Sanyo Electric Co., Ltd. Organic electroluminescence display with adjacent blocks of luminescent layer
USRE44756E1 (en) 2002-05-31 2014-02-11 Canon Kabushiki Kaisha Display panel with phosphorescent and fluorescent pixels
JP2004119304A (en) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd Organic electroluminescence display device and method for manufacturing the same
US7279834B2 (en) 2002-09-27 2007-10-09 Sanyo Electric Co., Ltd. Organic electroluminescent display apparatus and method of fabricating the same
US7098474B2 (en) 2002-09-27 2006-08-29 Sanyo Electric Co., Ltd. Organic electroluminescent device having a thin film formed by plasma on a surface of a hole injection layer
WO2004071134A1 (en) * 2003-02-04 2004-08-19 Sanyo Electric Co., Ltd. Organic electroluminescent device and method for manufacturing same
JP2004265615A (en) * 2003-02-04 2004-09-24 Sanyo Electric Co Ltd Organic electroluminescent device, and manufacturing method of the same
JP2004264634A (en) * 2003-03-03 2004-09-24 Sanyo Electric Co Ltd Electroluminescence display
US8946988B2 (en) 2003-08-29 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8040059B2 (en) 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
US8742661B2 (en) 2003-08-29 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a self-luminous light emitter and a barrier body in direct contact with a sealing material
US9287343B2 (en) 2003-08-29 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4565922B2 (en) * 2004-07-30 2010-10-20 三洋電機株式会社 Organic electroluminescent device and organic electroluminescent display device
JP2006049396A (en) * 2004-07-30 2006-02-16 Sanyo Electric Co Ltd Organic electroluminescent element and organic electroluminescent display
JP2006049394A (en) * 2004-07-30 2006-02-16 Sanyo Electric Co Ltd Organic electroluminescent element and organic electroluminescent display
JP2006066380A (en) * 2004-07-30 2006-03-09 Sanyo Electric Co Ltd Organic electroluminescence element and organic electroluminescence display device
JP4565921B2 (en) * 2004-07-30 2010-10-20 三洋電機株式会社 Organic electroluminescent device and organic electroluminescent display device
JP2006100765A (en) * 2004-09-01 2006-04-13 Fuji Xerox Co Ltd Organic electroluminescent element
JP4722695B2 (en) * 2004-12-31 2011-07-13 三星モバイルディスプレイ株式會社 Organic light emitting device
JP2006191040A (en) * 2004-12-31 2006-07-20 Samsung Sdi Co Ltd Organic light emitting device
US7829205B2 (en) 2004-12-31 2010-11-09 Samsung Mobile Display Co., Ltd. Organic light emitting device
JP2006210845A (en) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd Organic electroluminescent element and organic electroluminescent display
JP2006344774A (en) * 2005-06-09 2006-12-21 Rohm Co Ltd Organic el device, organic el display using the same, and method of manufacturing organic el device
US8632894B2 (en) 2005-06-22 2014-01-21 Seiko Epson Corporation Substrate for electronic device, method for manufacturing the substrate for electronic device, electronic device provided with the substrate for electronic device, and electronic equipment provided with the electronic device
JP2007042875A (en) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp Organic electroluminescence element
JP2007081014A (en) * 2005-09-13 2007-03-29 Konica Minolta Holdings Inc Organic electroluminescence element, display device, and lighting system
JP2007149605A (en) * 2005-11-30 2007-06-14 Sanyo Electric Co Ltd Organic electroluminescent element, and organic electroluminescent display device
JP2008257271A (en) * 2008-07-04 2008-10-23 Canon Inc Display device
JP2010282980A (en) * 2010-09-17 2010-12-16 Seiko Epson Corp Electro-optical device and electronic equipment
JP2013254197A (en) * 2012-05-09 2013-12-19 Semiconductor Energy Lab Co Ltd Display device and electronic device
KR20130125720A (en) * 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR20130125718A (en) * 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
US10416466B2 (en) 2012-05-09 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102060202B1 (en) * 2012-05-09 2019-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR102113884B1 (en) * 2012-05-09 2020-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
JP2021009850A (en) * 2012-07-31 2021-01-28 株式会社Joled Display device and electronic apparatus
US10270041B2 (en) 2015-08-28 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device
US10930855B2 (en) 2015-12-17 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, lighting device, lighting system, and guidance system
JP2022066351A (en) * 2018-09-26 2022-04-28 株式会社半導体エネルギー研究所 Light-emitting device, electronic appliance, light-emitting apparatus, and illumination apparatus
JP7412468B2 (en) 2018-09-26 2024-01-12 株式会社半導体エネルギー研究所 Light emitting devices, electronic equipment, light emitting devices and lighting equipment

Similar Documents

Publication Publication Date Title
JP6546319B2 (en) Mobile phone, personal computer, and display device
JP2002151269A (en) Light-emitting device
US6872604B2 (en) Method of fabricating a light emitting device
JP3742054B2 (en) Display device
JP3983037B2 (en) Light emitting device and manufacturing method thereof
US7154120B2 (en) Light emitting device and fabrication method thereof
US7525165B2 (en) Light emitting device and manufacturing method thereof
KR20030044888A (en) Light emitting divice
JP2004145244A (en) Display device
JP4731715B2 (en) Method for manufacturing light emitting device
JP2004227944A (en) Method for manufacturing display device
JP4675005B2 (en) Light emitting device, electronic equipment
JP2002033191A (en) Method for manufacturing light emitting device
JP2004178981A (en) Light-emitting device
JP4091021B2 (en) Active matrix type display device
JP2004178981A6 (en) Light emitting device
JP4817535B2 (en) Method for manufacturing transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100922