JP2002139683A - デジタルマイクロミラーデバイス及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 高い階調数の表示が可能な空間光変調装置を
提供する。 【解決手段】 マイクロミラーと、マイクロミラーの傾
きを変える第１の電極及び第２の電極と、第１のスイッ
チング素子と、第２のスイッチング素子と、ＳＲＡＭ
と、が備えられているデジタルマイクロミラーデバイス
であって、第１のスイッチング素子は、出力が第１の電
極に接続されており、第２のスイッチング素子は、出力
が第２の電極に接続されており、ＳＲＡＭは、入力が第
１の電極に接続されており、ＳＲＡＭは、出力が第２の
電極に接続されており、ＳＲＡＭは、入力と出力の電圧
が互いに異なっていることを特徴とするデジタルマイク
ロミラーデバイス。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変形ミラーデバ
イス（ＤＭＤ）に関し、より詳細にはＤＭＤの駆動に関
する。

【０００２】

【従来の技術】近年、高輝度かつ高精細な表示用のフラ
ットパネルディスプレイ（ＦＰＤ）の開発が進められて
いる。ＦＰＤは、代表的には液晶ディスプレイ、ＥＬ
（エレクトロルミネッセンス）ディスプレイ、プラズマ
ディスプレイ等が挙げられる。

【０００３】また上述したＦＰＤの他に、マイクロミラ
ーデバイス（Digital MicromirrorDevice：以下ＤＭ
Ｄ）が注目を浴びはじめている。ＤＭＤに関する技術
は、特開平５−１５０１７３、特開平５−１８３８５
１、特開平７−２４０８９１、特開平８−３３４７０
９、特開平８−２２７０４４、特開平８−０５１５８
６、特開平８−２２７０４４等が、出願人テキサス イ
ンスツルメンツ インコーポレイテッドによって出願公
開されている。

【０００４】ＤＭＤは、シリコン基板上に形成されたCM
OS SRAM上に約１６μm×１６μmのマイクロミラーが１
７μmピッチで複数設けられており、それぞれのマイク
ロミラーがスクリーンの画素に対応している。その数
は、SVGAで４８万個、XGAで７８万６０００個、SXGAで
１３０万個にもおよぶ。

【０００５】映像情報を有するデジタル信号（デジタル
ビデオ信号）がＤＭＤのSRAMに入力されると、SRAMから
の電圧による電界の作用により、マイクロミラーの基板
に対する角度がθだけ変えられる。マイクロミラーの基
板に対する角度がθ（０＜θ＜９０°）だけ変わると、
光源からの光は、マイクロミラーにおいて反射する際に
２方向に分離する。２方向に分離された光は、一方は光
吸収板（光アブソーバー）に吸収され、もう一方はスク
リーンに到達して画像を形成する。

【０００６】なお本明細書においてデジタル信号とは、
２値の電圧を有する信号である。この２値の電圧のう
ち、高い方をＨｉ、低いほうをＬｏとする。

【０００７】図２０に、一般的なＤＭＤの画素の構成を
概略図で示す。図２０（Ａ）はＤＭＤの画素の斜視図で
あり、図２０（Ｂ）はその断面図である。基板９０１上
に複数の画素が設けられており、各画素は、第１の電極
（第１アドレス電極）９０２ａ、第２の電極（第２アド
レス電極）９０２ｂ、着地サイト９０３、マイクロミラ
ー９０４、ヒンジ９０５、ヒンジ支持ポスト９０６をそ
れぞれ有している。

【０００８】マイクロミラー９０４は、ヒンジ９０５を
回転軸として基板９０１に対する角度がθだけ変えられ
る。ヒンジ９０５はヒンジ支持ポスト９０６により基板
９０１上に固定されている。

【０００９】マイクロミラー９０４がヒンジ９０５を回
転軸として、基板に対して角度θ以上傾いたとき、マイ
クロミラー９０４の一部は着地サイト９０３に接触す
る。着地サイト９０３はミラー９０４と同じ電位に保た
れているか、もしくは絶縁性を有している。

【００１０】画素に入力されたデジタルビデオ信号の電
位は第１アドレス電極９０２ａに与えられる。またデジ
タルビデオ信号が、グラウンドの電位を基準として反転
させられて、反転デジタルビデオ信号として第２アドレ
ス電極９０２ｂに与えられる。

【００１１】マイクロミラー９０４には一定の電位（基
準電位）が与えられている。そして基準電位とデジタル
ビデオ信号の電位差が、基準電位と反転デジタルビデオ
信号との電位差よりも大きい場合、マイクロミラー９０
４は角度θだけ第１アドレス電極９０２ａ側に傾く。逆
に基準電位とデジタルビデオ信号の電位差が、基準電位
と反転デジタルビデオ信号との電位差よりも小さい場
合、マイクロミラー９０４は角度θだけ第２アドレス電
極側９０２ｂに傾く。

【００１２】上述した構造を有するＤＭＤを用いたプロ
ジェクターであるＤＬＰ（DigitalLight Processing）
は、液晶を用いたプロジェクターと異なり、偏光板によ
る光ロスがないばかりか開口率が９０％以上と高いた
め、光利用効率が高い。また一般的な透過型液晶パネル
と違い、反射型デバイスのため、画素と画素の隙間、つ
まりマイクロミラー間の隙間が約０．８μｍと小さく、
スクリーンに拡大投射しても高精細画像が容易に得られ
る。さらにＤＭＤは冷却効率に優れているため薄膜トラ
ンジスタを用いた液晶パネルのような熱問題が発生せ
ず、ハイパワーの光源を用いることが可能であるなど、
プロジェクターを高輝度化しやすいといった特徴があ
る。

【００１３】次に図２１に、従来のＤＭＤにおける画素
の駆動回路について示す。９１１はデータドライバ、９
１２はスキャンドライバ、９１４は画素部である。画素
部９１４は複数の画素９１３を有している。

【００１４】データドライバ９１１は複数のデータ線９
１８にデジタルビデオ信号を入力しており、スキャンド
ライバ９１２は複数の走査線９１７に走査信号を入力し
ている。図２１で示したＤＭＤの場合、１つのデータ線
９１８と１つの走査線９１７とを有する領域が画素９１
３に相当する。

【００１５】画素９１３はスイッチング用トランジスタ
９１５と、複数のトランジスタを有するＳＲＡＭ９１６
とを有している。スイッチング用トランジスタ９１５の
ゲート電極は走査線９１７に接続されている。またスイ
ッチング用トランジスタ９１５のソース領域とドレイン
領域は、一方はデータ線９１８に、もう一方はＳＲＡＭ
９１６の入力端子Ｖｉｎ及び第１アドレス電極９０２ａ
に接続されている。

【００１６】なお、本明細書においてSRAMとは、トラン
スファゲートを有さない静的ＲＡＭを意味する。そし
て、SRAMにＨｉの入力が与えられたとき、Ｌｏの出力が
得られ、Ｌｏの入力が与えられたとき、Ｈｉの出力が得
られる。逆に、SRAMにＨｉの出力が与えられたとき、Ｌ
ｏの入力が得られ、Ｌｏの出力が与えられたとき、Ｈｉ
の入力が得られる。

【００１７】なお本明細書においてトランジスタとは電
界効果トランジスタを意味し、スイッチング素子として
機能する。

【００１８】ＳＲＡＭ９１６の出力端子Ｖｏｕｔは第２
アドレス電極９０２ｂに接続されている。またＶｄｄｈ
は高電圧側の電源を意味し、ＶＳＳは低電圧側の電源を
意味する。

【００１９】

【発明が解決しようとする課題】図２１に示したＤＭＤ
において、スキャンドライバ９１２から走査線９１７に
入力される走査信号によって、スイッチング用トランジ
スタ９１５が選択される。なお本明細書において、配線
を選択するとは、該配線にゲート電極が接続されたトラ
ンジスタを全てオンの状態にすることを意味する。

【００２０】そしてデータドライバ９１１からデータ線
９１８にデジタルビデオ信号が入力される。入力された
デジタルビデオ信号は、オンの状態のスイッチング用ト
ランジスタ９１５を介してＳＲＡＭ９１６の入力端子Ｖ
ｉｎ及び第１アドレス電極９０２ａに入力される。ＳＲ
ＡＭ９１６の入力端子Ｖｉｎに入力されたデジタルビデ
オ信号は、グラウンドの電位を基準として反転し、反転
デジタルビデオ信号として出力端子Ｖｏｕｔから出力さ
れ、第２アドレス電極９０２ｂに入力される。

【００２１】第１アドレス電極９０２ａと第２アドレス
電極９０２ｂに、デジタルビデオ信号または反転デジタ
ルビデオ信号がそれぞれ入力されると、デジタルビデオ
信号の有する「１」または「０」の情報によって、画素
が有するマイクロミラー９０４の基板に対する角度が選
択される。基板に対する角度が選択されると、光源から
の光がスクリーンに照射されるか、光吸収板に照射され
かが選択される。

【００２２】そして順に画素部９１４の全ての画素９１
３にデジタルビデオ信号が入力され、マイクロミラーの
角度が選択される。なお本明細書において、画素９１３
にデジタルビデオ信号が入力されるとは、画素９１３が
有するスイッチング用トランジスタ９１５のソース領域
またはドレイン領域にデジタルビデオ信号が入力される
ことを意味する。

【００２３】そして再び同じ画素にデジタルビデオ信号
が入力されると、再びマイクロミラーの角度が選択され
る。

【００２４】次に、従来のＤＭＤの時分割階調表示につ
いて図２２を用いて説明する。図２２において、横軸は
タイムスケールを示しており縦軸は走査線の位置を示し
ている。

【００２５】従来のＤＭＤで用いられてきた時分割階調
表示では、１つのフレーム期間に複数のサブフレーム期
間が設けられている。

【００２６】図２２では１フレーム期間中にｎ個のサブ
フレーム期間が設けられている例を示している。そして
ｎ個のサブフレーム期間のそれぞれにおいて、マイクロ
ミラーの角度をデジタルビデオ信号によって選択するこ
とで、光源からの光をスクリーン、または光吸収板に照
射させる。以下、スクリーンに光が照射されることを白
表示、光吸収板に照射されることを黒表示と呼ぶ。

【００２７】１個目からｎ個目のサブフレームは、１ビ
ット目からｎビット目のデジタルビデオ信号によって白
表示か黒表示かがそれぞれ選択される。

【００２８】ｎ個のサブフレーム期間において白表示ま
たは黒表示が選択されることで、１フレーム期間中にお
ける白表示の期間と黒表示の期間の長さを制御すること
ができる。その結果、１フレーム期間で形成される画像
の階調を制御することができる。

【００２９】しかし、図２２で示した従来のＤＭＤの時
分割階調表示では、表示する画像の階調数を高くしてい
くとサブフレーム期間の長さが短くなるため、画素への
デジタルビデオ信号の書き込む速度が対応しきれないと
いう問題が生じる。この問題について、以下に図２３を
用いて詳しく説明する。

【００３０】図２３において、横軸はタイムスケールを
示しており縦軸は走査線の位置を示している。またｔ１
は全ての画素にｉビット目のデジタルビデオ信号が書き
込まれる期間の長さを示しており、ｔ２はサブフレーム
期間ＳＦｉの長さを示している。

【００３１】図２３に示した駆動の場合、ｔ１≦ｔ２と
なっており、ｉ番目のサブフレーム期間ＳＦｉが終了し
次の（ｉ＋１）番目のサブフレーム期間ＳＦ（ｉ＋１）
が開始されるまでに、全ての画素にｉビット目のデジタ
ルビデオ信号が書き込まれている。よってｉビット目の
デジタルビデオ信号の画素へ書き込みと、（ｉ＋１）ビ
ット目のデジタルビデオ信号の画素への書き込みとが、
同じ画素部において並行して行われることがない。

【００３２】しかし階調数が高くなり、ｉ番目のサブフ
レーム期間ＳＦｉが短くなると、ｔ１＞ｔ２となる。こ
の場合、ｉ番目のサブフレーム期間ＳＦｉが終了しても
画素へのｉビット目のデジタルビデオ信号の書き込みが
終了しないということが起きる。つまりｉビット目のデ
ジタルビデオ信号の書き込みと並行して、（ｉ＋１）ビ
ット目のデジタルビデオ信号の画素への書き込みを行わ
なくてはならない。図２１で示した構成のＤＭＤでは、
ｔ１＞ｔ２となる駆動は不可能であった。

【００３３】上述した問題に鑑み、階調数の高い画像の
表示を行うことが可能な、新しい構成のＤＭＤが所望さ
れている。

【００３４】

【課題を解決するための手段】本発明者らは、異なる走
査線にゲート電極を接続した２つのスイッチング素子
（スイッチング用トランジスタと消去用トランジスタ）
を各画素に設け、別個にそのスイッチングを制御する第
１の構成を考案した。

【００３５】スイッチング用トランジスタをオンの状態
にすることでデジタルビデオ信号を画素に入力し、消去
用トランジスタをオンの状態にすることで該画素を黒表
示の状態にする。スイッチング用トランジスタのスイッ
チングと消去用トランジスタのスイッチングは別の走査
用駆動回路を用いて制御する。このため同じ画素部にお
いて、画素へデジタルビデオ信号を順に入力するのと並
行して、画素を順に黒表示の状態にさせることができ
る。

【００３６】図１を用いて本発明のＤＭＤの駆動方法に
ついて説明する。図１において、横軸はタイムスケール
を示しており縦軸は走査線の位置を示している。また、
ｔ１は各ラインの画素がｉビット目のデジタルビデオ信
号により表示を行う表示期間Ｔｒｉの長さを示してお
り、ｔ２は全ての画素にｉビット目のデジタルビデオ信
号が書き込まれる期間の長さを示している。

【００３７】図１の駆動において、スイッチング用トラ
ンジスタをオンの状態にし、ｉビット目のデジタルビデ
オ信号を画素に書き込むことで、表示期間Ｔｒｉが開始
される。

【００３８】次に、表示期間Ｔｒｉが開始されてから時
間ｔ１が経過した時に、消去用トランジスタをオンの状
態にすることで画素が順に黒表示の状態になり、表示期
間Ｔｒｉが終了する。なお、本明細書では、消去用トラ
ンジスタがオンの状態になることで画素が黒表示の状態
にある期間を非表示期間（Ｔｄ）と呼ぶ。特に表示期間
Ｔｒｉの直後に出現する非表示期間をＴｄｉとする。

【００３９】ｔ３は各ラインの画素における非表示期間
Ｔｄｉの長さである。非表示期間の長さｔ３は、ｉビッ
ト目のデジタルビデオ信号を画素に書き込む期間と、
（ｉ＋１）ビット目のデジタルビデオ信号を画素に書き
込む期間とが重ならないような長さであることが重要で
ある。つまりｔ３≧ｔ２−ｔ１とすることが重要であ
る。

【００４０】非表示期間Ｔｄｉが開始されてから時間ｔ
３が経過した時に、再びスイッチング用トランジスタが
オンの状態になり、（ｉ＋１）ビット目のデジタルビデ
オ信号の画素への書き込みが開始される。（ｉ＋１）ビ
ット目のデジタルビデオ信号の画素への書き込みが開始
されると同時に非表示期間Ｔｄｉが終了し、表示期間Ｔ
ｒ（ｉ＋１）が開始される。

【００４１】上述した駆動によって、ｉビット目のデジ
タルビデオ信号と（ｉ＋１）ビット目のデジタルビデオ
信号の画素への書き込みを並行して行わなくても、表示
期間Ｔｒｉを全ての画素へデジタルビデオ信号を書き込
む期間の長さよりも短くすることが可能になる。

【００４２】つまり、本発明の第１の構成のＤＭＤの時
分割階調表示では、従来のＤＭＤの時分割階調表示に比
べて、従来のサブフレーム期間に相当する表示期間の長
さを短くすることが可能になる。そのため、デジタルビ
デオ信号を画素へ書き込む速度が従来と同じであって
も、画像の階調数をより高くすることが可能になる。

【００４３】また本発明者らは、異なる走査線にゲート
電極を接続した２つのスイッチング素子（第１スイッチ
ング用トランジスタと第２スイッチング用トランジス
タ）を各画素に設け、別個にそのスイッチングを制御す
る第２の構成を考案した。第２の構成において、２つの
スイッチング用トランジスタを第１スイッチング用トラ
ンジスタ、第２スイッチング用トランジスタと呼び、こ
の２つを総称してスイッチング用トランジスタと呼ぶ。

【００４４】第１スイッチング用トランジスタと第２ス
イッチング用トランジスタを個別に制御することで、同
じ画素部において、ｉビット目のデジタルビデオ信号を
画素へ順に入力するのと並行して、（ｉ＋１）ビット目
のデジタルビデオ信号を画素へ順に入力することができ
る。

【００４５】図２を用いて本発明の駆動方法について説
明する。図２において、横軸はタイムスケールを示して
おり縦軸は走査線の位置を示している。また、ｔ１は全
ての画素にｉビット目のデジタルビデオ信号が書き込ま
れる期間の長さを示しており、ｔ２は各ラインの画素が
ｉビット目のデジタルビデオ信号により表示を行う表示
期間Ｔｒｉの長さを示している。図２はｔ１＞ｔ２の場
合について示している。

【００４６】図２の駆動において、第１スイッチング用
トランジスタをオンの状態にし、ｉビット目のデジタル
ビデオ信号を画素に書き込むことで、表示期間Ｔｒｉが
開始される。

【００４７】次に、表示期間Ｔｒｉが開始されてから時
間ｔ２が経過した時に、第２スイッチング用トランジス
タをオンの状態にし、（ｉ＋１）ビット目のデジタルビ
デオ信号を画素に書き込む。（ｉ＋１）ビット目のデジ
タルビデオ信号が書き込まれた画素から順に表示期間Ｔ
ｒｉが終了し、表示期間Ｔｒ（ｉ＋１）となる。

【００４８】上述した駆動によって、ｉビット目のデジ
タルビデオ信号と（ｉ＋１）ビット目のデジタルビデオ
信号の画素への書き込みを並行して行うことが可能にな
り、表示期間Ｔｒｉを全ての画素へデジタルビデオ信号
を書き込む期間の長さよりも短くすることが可能にな
る。

【００４９】本発明の第２の構成のＤＭＤの時分割階調
表示では、従来のＤＭＤの時分割階調表示に比べて、従
来のサブフレーム期間に相当する表示期間の長さを短く
することが可能になる。そのため、デジタルビデオ信号
を画素へ書き込む速度が従来と同じであっても、画像の
階調数をより高くすることが可能になる。

【００５０】以下に、本発明の構成について示す。

【００５１】本発明の第１の構成は、データドライバ
と、書き込み用スキャンドライバと、消去用スキャンド
ライバと、画素部と、消去用電源とを有するマイクロミ
ラーデバイスであって、前記画素部は複数の画素を有
し、前記複数の画素は第１アドレス電極と、第２アドレ
ス電極とをそれぞれ有し、前記書き込み用スキャンドラ
イバによって、前記データドライバから出力されたデジ
タルビデオ信号が前記第１アドレス電極に入力され、前
記消去用スキャンドライバによって、前記消去用電源の
電位が前記第２アドレス電極に与えられ、前記第１アド
レス電極と前記第２アドレス電極の電位は、常にグラウ
ンドを基準として反転していることを特徴とするマイク
ロミラーデバイスである。

【００５２】本発明は、データドライバと、書き込み用
スキャンドライバと、消去用スキャンドライバと、画素
部と、消去用電源とを有するマイクロミラーデバイスで
あって、前記画素部は複数の画素を有し、前記複数の画
素は、スイッチング用トランジスタと、ＳＲＡＭと、消
去用トランジスタと、第１アドレス電極と、第２アドレ
ス電極とをそれぞれ有し、前記書き込み用スキャンドラ
イバは前記スイッチング用トランジスタのスイッチング
を制御しており、前記消去用スキャンドライバは前記消
去用トランジスタのスイッチングを制御しており、前記
データドライバは、前記スイッチング用トランジスタを
介して前記ＳＲＡＭが有する入力端子及び前記第１アド
レスにデジタルビデオ信号を入力し、前記ＳＲＡＭの有
する出力端子は前記第２アドレス電極に接続されてお
り、前記消去用電源は前記消去用トランジスタを介して
前記第２アドレス電極及び前記出力端子に接続されてい
ることを特徴とするマイクロミラーデバイスである。

【００５３】本発明の第１の構成は、データドライバ
と、書き込み用スキャンドライバと、消去用スキャンド
ライバと、画素部と、消去用電源と、複数の書き込み用
走査線と、複数の消去用走査線とを有するマイクロミラ
ーデバイスであって、前記画素部は複数の画素を有し、
前記複数の画素は、スイッチング用トランジスタと、Ｓ
ＲＡＭと、消去用トランジスタと、第１アドレス電極
と、第２アドレス電極とをそれぞれ有し、前記書き込み
用スキャンドライバから前記複数の書き込み用走査線に
入力される書き込み用走査信号によって、前記スイッチ
ング用トランジスタのスイッチングが制御されており、
前記消去用スキャンドライバから前記複数の消去用走査
線に入力される書き込み用走査信号によって、前記消去
用トランジスタのスイッチングが制御されており、前記
データドライバは、前記スイッチング用トランジスタを
介して前記ＳＲＡＭが有する入力端子及び前記第１アド
レス電極にデジタルビデオ信号を入力し、前記ＳＲＡＭ
の有する出力端子は前記第２アドレス電極に接続されて
おり、前記消去用電源は前記消去用トランジスタを介し
て前記第２アドレス電極及び前記出力端子に接続されて
いることを特徴とするマイクロミラーデバイスである。

【００５４】本発明の第１の構成は、データドライバ
と、書き込み用スキャンドライバと、消去用スキャンド
ライバと、画素部と、消去用電源とを有するマイクロミ
ラーデバイスであって、前記画素部は複数の画素を有
し、前記複数の画素は第１アドレス電極と、第２アドレ
ス電極とをそれぞれ有しており、前記書き込み用スキャ
ンドライバによって、前記データドライバから出力され
たデジタルビデオ信号が前記第１アドレス電極に入力さ
れ、前記消去用スキャンドライバによって、前記消去用
電源の電位が前記第２アドレス電極に与えられ、前記第
１アドレス電極と前記第２アドレス電極の電位は、常に
グラウンドを基準として反転しており、前記複数の画素
の各ラインの画素において、１フレーム期間中にｎ個の
表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎと、ｊ個の非表
示期間Ｔｄ１、Ｔｄ２、…及びＴｄｊとが出現し、表示
期間Ｔｒｉ（ｉは１、…またはｎのいずれか１つ）は、
ｉビット目のデジタルビデオ信号が前記各ラインの画素
に入力されてから、次のデジタルビデオ信号が前記各ラ
インの画素に入力されるまで、もしくは前記各ラインの
画素がそれぞれ有する前記第２アドレス電極に消去電源
の電位が与えられるまでの期間であり、非表示期間Ｔｄ
ｋ（ｋは１、…またはｎのいずれか１つ）は、前記各ラ
インの画素がそれぞれ有する前記第２アドレス電極に消
去用電源の電位が与えられてから、デジタルビデオ信号
が前記各ラインの画素に入力されるまでの期間であり、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎが全
て出現した後、再び前記ｎ個の表示期間Ｔｒ１、Ｔｒ
２、…及びＴｒｎのいずれか１つが出現し、前記デジタ
ルビデオ信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔ
ｒ２、…及びＴｒｎにおいて白表示または黒表示が選択
され、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ
ｎの長さの比は、２⁰：２¹：…、２^(n-1)で表されるこ
とを特徴とするマイクロミラーデバイスである。

【００５５】本発明の第１の構成は、データドライバ
と、書き込み用スキャンドライバと、消去用スキャンド
ライバと、画素部と、消去用電源とを有するマイクロミ
ラーデバイスであって、前記画素部は複数の画素を有
し、前記複数の画素は、スイッチング用トランジスタ
と、ＳＲＡＭと、消去用トランジスタと、第１アドレス
電極と、第２アドレス電極とをそれぞれ有しており、前
記書き込み用スキャンドライバは前記スイッチング用ト
ランジスタのスイッチングを制御しており、前記消去用
スキャンドライバは前記消去用トランジスタのスイッチ
ングを制御しており、前記データドライバは、前記スイ
ッチング用トランジスタを介して前記ＳＲＡＭが有する
入力端子及び前記第１アドレス電極にデジタルビデオ信
号を入力し、前記ＳＲＡＭの有する出力端子は前記第２
アドレス電極に接続されており、前記消去用電源は前記
消去用トランジスタを介して前記第２アドレス電極及び
前記出力端子に接続されており、前記複数の画素の各ラ
インの画素において、１フレーム期間中にｎ個の表示期
間Ｔｒ１、Ｔｒ２、…及びＴｒｎと、ｊ個の非表示期間
Ｔｄ１、Ｔｄ２、…及びＴｄｊとが出現し、表示期間Ｔ
ｒｉ（ｉは１、…またはｎのいずれか１つ）は、ｉビッ
ト目のデジタルビデオ信号が前記各ラインの画素に入力
されてから、次のデジタルビデオ信号が前記各ラインの
画素に入力されるまで、もしくは前記各ラインの画素が
それぞれ有する前記第２アドレス電極に消去電源の電位
が与えられるまでの期間であり、非表示期間Ｔｄｋ（ｋ
は１、…またはｎのいずれか１つ）は、前記各ラインの
画素がそれぞれ有する前記第２アドレス電極に消去用電
源の電位が与えられてから、デジタルビデオ信号が前記
各ラインの画素に入力されるまでの期間であり、前記ｎ
個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎが全て出現
した後、再び前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及
びＴｒｎのいずれか１つが出現し、前記デジタルビデオ
信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…
及びＴｒｎにおいて白表示または黒表示が選択され、前
記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎの長さ
の比は、２⁰：２¹：…、２^(n-1)で表されることを特徴
とするマイクロミラーデバイスである。

【００５６】本発明の第１の構成は、画素部と、消去用
電源とを有するマイクロミラーデバイスの駆動方法であ
って、前記画素部は複数の画素を有し、前記複数の画素
は、第１アドレス電極と、第２アドレス電極とをそれぞ
れ有しており、前記複数の画素の各ラインの画素におい
て、１フレーム期間中にｎ個の表示期間Ｔｒ１、Ｔｒ
２、…及びＴｒｎと、ｊ個の非表示期間Ｔｄ１、Ｔｄ
２、…及びＴｄｊとが出現し、表示期間Ｔｒｉ（ｉは
１、…またはｎのいずれか１つ）は、ｉビット目のデジ
タルビデオ信号が前記各ラインの画素の第１アドレス電
極に入力されてから、次のデジタルビデオ信号が前記各
ラインの画素に入力されるまで、もしくは前記各ライン
の画素がそれぞれ有する前記第２アドレス電極に消去電
源の電位が与えられるまでの期間であり、非表示期間Ｔ
ｄｋ（ｋは１、…またはｎのいずれか１つ）は、前記各
ラインの画素がそれぞれ有する前記第２アドレス電極に
消去用電源の電位が与えられてから、デジタルビデオ信
号が前記各ラインの画素の第１アドレス電極に入力され
るまでの期間であり、前記ｎ個の表示期間Ｔｒ１、Ｔｒ
２、…及びＴｒｎが全て出現した後、再び前記ｎ個の表
示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎのいずれか１つが
出現し、前記デジタルビデオ信号によって、前記ｎ個の
表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎにおいて白表示
または黒表示が選択され、前記ｎ個の表示期間Ｔｒ１、
Ｔｒ２、…及びＴｒｎの長さの比は、２⁰：２¹：…、２
^(n-1)で表されることを特徴とするマイクロミラーデバ
イスの駆動方法である。

【００５７】本発明の第１の構成は、前記複数の画素が
それぞれマイクロミラーを有していることを特徴として
いても良い。

【００５８】本発明の第１の構成は、前記デジタルビデ
オ信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、
…及びＴｒｎにおいて白表示または黒表示かが選択され
ることを特徴としていても良い。

【００５９】本発明の第１の構成は、前記消去用電源の
電位が前記第２アドレス電極に与えられると、前記マイ
クロミラーが黒表示を行う方向に傾くことを特徴として
いても良い。

【００６０】本発明の第１の構成は、前記ＳＲＡＭが２
つのｐチャネル型トランジスタと２つのｎチャネル型ト
ランジスタとを有していることを特徴としていても良
い。

【００６１】本発明の第１の構成は、前記ＳＲＡＭが２
つのｐチャネル型トランジスタと２つの抵抗とを有して
いることを特徴としていても良い。

【００６２】本発明の第１の構成は、前記ＳＲＡＭが２
つのｎチャネル型トランジスタと２つの抵抗とを有して
いることを特徴としていても良い。

【００６３】本発明の第１の構成には、前記マイクロミ
ラーデバイスを有することを特徴とするプロジェクター
が含まれる。

【００６４】本発明の第２の構成によって、第１データ
ドライバと、第２データドライバと、スキャンドライバ
と、画素部とを有するマイクロミラーデバイスであっ
て、前記画素部は複数の画素を有し、前記複数の画素
は、第１スイッチング用トランジスタと、第２スイッチ
ング用トランジスタと、ＳＲＡＭと、第１アドレス電極
と、第２アドレス電極とをそれぞれ有し、前記スキャン
ドライバは前記第１スイッチング用トランジスタ及び第
２スイッチング用トランジスタのスイッチングを制御し
ており、前記第１データドライバは、前記第１スイッチ
ング用トランジスタを介して前記ＳＲＡＭが有する入力
端子及び前記第１アドレス電極にデジタル信号を入力
し、前記第２データドライバは、前記第２スイッチング
用トランジスタを介して前記ＳＲＡＭが有する出力端子
及び前記第２アドレス電極にデジタル信号を入力し、前
記入力端子に入力されたデジタル信号はグラウンドの電
位を基準として反転して前記出力端子から出力され、前
記出力端子に入力されたデジタル信号はグラウンドの電
位を基準として反転して前記入力端子から出力されてい
ることを特徴とするマイクロミラーデバイスが提供され
る。

【００６５】本発明の第２の構成によって、第１データ
ドライバと、第２データドライバと、スキャンドライバ
と、複数の第１走査線と、複数の第２走査線と、複数の
第１データ線と、複数の第２データ線とを有するマイク
ロミラーデバイスであって、前記画素部は複数の画素を
有し、前記複数の画素は、第１スイッチング用トランジ
スタと、第２スイッチング用トランジスタと、ＳＲＡＭ
と、第１アドレス電極と、第２アドレス電極とをそれぞ
れ有し、前記スキャンドライバから前記複数の第１走査
線及び前記複数の第２走査線に入力される走査信号によ
って、前記第１スイッチング用トランジスタ及び第２ス
イッチング用トランジスタのスイッチングが制御されて
おり、前記第１データドライバから前記複数の第１デー
タ線に入力されたデジタル信号は、前記第１スイッチン
グ用トランジスタを介して前記ＳＲＡＭが有する入力端
子及び前記第１アドレス電極に入力され、前記第２デー
タドライバから前記複数の第２データ線に入力されたデ
ジタル信号は、前記第２スイッチング用トランジスタを
介して前記ＳＲＡＭが有する出力端子及び前記第２アド
レス電極に入力され、前記入力端子に入力されたデジタ
ル信号はグラウンドの電位を基準として反転して前記出
力端子から出力され、前記出力端子に入力されたデジタ
ル信号はグラウンドの電位を基準として反転して前記入
力端子から出力されていることを特徴とするマイクロミ
ラーデバイスが提供される。

【００６６】本発明の第２の構成によって、第１データ
ドライバと、第２データドライバと、スキャンドライバ
と、画素部とを有するマイクロミラーデバイスであっ
て、前記画素部は複数の画素を有し、前記複数の画素
は、第１スイッチング用トランジスタと、第２スイッチ
ング用トランジスタと、ＳＲＡＭと、第１アドレス電極
と、第２アドレス電極とをそれぞれ有し、前記スキャン
ドライバは前記第１スイッチング用トランジスタ及び第
２スイッチング用トランジスタのスイッチングを制御し
ており、前記第１データドライバは、前記第１スイッチ
ング用トランジスタを介して前記ＳＲＡＭが有する入力
端子及び前記第１アドレス電極にデジタル信号を入力
し、前記第２データドライバは、前記第２スイッチング
用トランジスタを介して前記ＳＲＡＭが有する出力端子
及び前記第２アドレス電極にデジタル信号を入力し、前
記入力端子に入力されたデジタル信号はグラウンドの電
位を基準として反転して前記出力端子から出力されてお
り、前記出力端子に入力されたデジタル信号はグラウン
ドの電位を基準として反転して前記入力端子から出力さ
れており、前記複数の画素の各ラインの画素において、
１フレーム期間中に（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔ
ｒ２、…及びＴｒ（ｎ＋ｊ）が順に出現し、前記（ｎ＋
ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋
ｊ）のうち、ｊ個の表示期間は非表示期間であり、前記
（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ
（ｎ＋ｊ）のうち、前記非表示期間以外の表示期間にお
いて、前記デジタル信号によって白表示または黒表示が
選択され、前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ
２、…及びＴｒ（ｎ＋ｊ）が全て出現した後、再び前記
（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ
（ｎ＋ｊ）が順に出現し、前記（ｎ＋ｊ）個の表示期間
Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非
表示期間以外の表示期間を短い順に並べたときの長さの
比は、２⁰：２¹：…、２^(n-1)で表されることを特徴と
するマイクロミラーデバイスが提供される。

【００６７】本発明の第２の構成によって、第１データ
ドライバと、第２データドライバと、スキャンドライバ
と、複数の第１走査線と、複数の第２走査線と、複数の
第１データ線と、複数の第２データ線とを有するマイク
ロミラーデバイスであって、前記画素部は複数の画素を
有し、前記複数の画素は、第１スイッチング用トランジ
スタと、第２スイッチング用トランジスタと、ＳＲＡＭ
と、第１アドレス電極と、第２アドレス電極とをそれぞ
れ有し、前記スキャンドライバから前記複数の第１走査
線及び前記複数の第２走査線に入力される走査信号によ
って、前記第１スイッチング用トランジスタ及び第２ス
イッチング用トランジスタのスイッチングが制御されて
おり、前記第１データドライバから前記複数の第１デー
タ線に入力されたデジタル信号は、前記第１スイッチン
グ用トランジスタを介して前記ＳＲＡＭが有する入力端
子及び前記第１アドレス電極に入力されており、前記第
２データドライバから前記複数の第２データ線に入力さ
れたデジタル信号は、前記第２スイッチング用トランジ
スタを介して前記ＳＲＡＭが有する出力端子及び前記第
２アドレス電極に入力されており、前記入力端子に入力
されたデジタル信号はグラウンドの電位を基準として反
転して前記出力端子から出力され、前記出力端子に入力
されたデジタル信号はグラウンドの電位を基準として反
転して前記入力端子から出力され、前記複数の画素の各
ラインの画素において、１フレーム期間中に（ｎ＋ｊ）
個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が
順に出現し、前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ
２、…及びＴｒ（ｎ＋ｊ）のうち、ｊ個の表示期間は非
表示期間であり、前記（ｎ＋ｊ）個の表示期間Ｔｒ１、
Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間
以外の表示期間において、前記デジタル信号によって白
表示または黒表示が選択され、前記（ｎ＋ｊ）個の表示
期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が全て出現
した後、再び前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ
２、…及びＴｒ（ｎ＋ｊ）が順に出現し、前記（ｎ＋
ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋
ｊ）のうち、前記非表示期間以外の表示期間を短い順に
並べたときの長さの比は、２⁰：２¹：…、２^(n-1)で表
されることを特徴とするマイクロミラーデバイスが提供
される。

【００６８】本発明の第２の構成によって、画素部を有
するマイクロミラーデバイスの駆動方法であって、前記
画素部は複数の画素を有し、前記複数の画素は、第１ア
ドレス電極と、第２アドレス電極とをそれぞれ有し、前
記複数の画素の各ラインの画素において、１フレーム期
間中に（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及び
Ｔｒ（ｎ＋ｊ）が順に出現し、前記（ｎ＋ｊ）個の表示
期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、ｊ
個の表示期間は非表示期間であり、前記（ｎ＋ｊ）個の
表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のう
ち、前記非表示期間以外の表示期間において、前記デジ
タル信号によって白表示または黒表示が選択され、前記
（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ
（ｎ＋ｊ）が全て出現した後、再び前記（ｎ＋ｊ）個の
表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が順に
出現し、前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、
…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間以外の表
示期間を短い順に並べたときの長さの比は、２⁰：２¹：
…、２^(n-1)で表されることを特徴とするマイクロミラ
ーデバイスの駆動方法が提供される。

【００６９】本発明の第２の構成は、前記（ｎ＋ｊ）個
の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が、
（ｎ＋ｊ）個の書き込み期間Ｔａ１、Ｔａ２、…及びＴ
ａ（ｎ＋ｊ）において画素にデジタル信号が入力されて
から、前記（ｎ＋ｊ）個の書き込み期間Ｔａ１、Ｔａ
２、…及びＴａ（ｎ＋ｊ）の次に出現する書き込み期間
において画素にデジタル信号が入力されるまでの期間で
あることを特徴としていても良い。

【００７０】本発明の第２の構成は、前記（ｎ＋ｊ）個
の書き込み期間Ｔａ１、Ｔａ２、…及びＴａ（ｎ＋ｊ）
のうち、任意の書き込み期間Ｔａｉが、前記任意の書き
込み期間Ｔａｉの２つ前に出現した書き込み期間及び前
記任意の書き込み期間Ｔａｉの２つ後に出現した書き込
み期間と重なっていないことを特徴としていても良い。

【００７１】本発明の第２の構成は、前記複数の画素が
それぞれマイクロミラーを有していることを特徴として
いても良い。

【００７２】本発明の第２の構成は、前記ＳＲＡＭが２
つのｐチャネル型トランジスタと２つのｎチャネル型ト
ランジスタとを有していることを特徴としていても良
い。

【００７３】本発明の第２の構成は、前記ＳＲＡＭが２
つのｐチャネル型トランジスタと２つの抵抗とを有して
いることを特徴としていても良い。

【００７４】本発明の第２の構成は、前記ＳＲＡＭが２
つのｎチャネル型トランジスタと２つの抵抗とを有して
いることを特徴としていても良い。

【００７５】本発明の第２の構成には、前記マイクロミ
ラーデバイスを有することを特徴とするプロジェクター
が含まれる。

【００７６】

【発明の実施の形態】図３に本発明の第１の構成のＤＭ
Ｄの回路図を示す。１１１はデータドライバ、１１２ａ
は書き込み用スキャンドライバ、１１２ｂは消去用スキ
ャンドライバ、１１４は画素部である。画素部１１４は
複数の画素１１３を有している。なお書き込み用スキャ
ンドライバ１１２ａと消去用スキャンドライバ１１２ｂ
とを総称してスキャンドライバ１１２と呼ぶ。

【００７７】なお本実施の形態では、第１の構成におい
て、データドライバ１１１と書き込み用スキャンドライ
バ１１２ａと消去用スキャンドライバ１１２ｂとを１つ
づつ有する構成を示しているが、本発明の第１の構成の
ＤＭＤはこれに限定されない。また画素部１１４とデー
タドライバ１１１と書き込み用スキャンドライバ１１２
ａと消去用スキャンドライバ１１２ｂとは、同じ基板上
に形成しても良いし、異なる基板上に設けてＦＰＣ、Ｔ
ＡＢ等を用いて画素部１１４に接続する構成にしても良
い。

【００７８】データドライバ１１１は複数のデータ線１
１８にデジタルビデオ信号を入力している。そして、書
き込み用スキャンドライバ１１２ａは複数の書き込み用
走査線１１７ａに書き込み用走査信号を入力している。
また消去用スキャンドライバ１１２ｂは複数の消去用走
査線１１７ｂに書き込み用走査信号を入力している。

【００７９】図３で示したＤＭＤの場合、１つのデータ
線１１８と、１つの書き込み用走査線１１７ａと、１つ
の消去用走査線１１７ｂとを有する領域が画素１１３に
相当する。

【００８０】画素１１３はスイッチング用トランジスタ
１１５ａと、消去用トランジスタ１１５ｂと、複数のト
ランジスタを有するＳＲＡＭ１１６とを有している。ス
イッチング用トランジスタ１１５ａのゲート電極は書き
込み用走査線１１７ａに接続されている。また消去用ト
ランジスタ１１５ｂのゲート電極は消去用走査線１１７
ｂに接続されている。

【００８１】スイッチング用トランジスタ１１５ａと消
去用トランジスタ１１５ｂはシングルゲートでも良い
し、ダブルゲートやトリプルゲートのようなマルチゲー
ト構造を有していても良い。また、スイッチング用トラ
ンジスタ１１５ａと消去用トランジスタ１１５ｂはｎチ
ャネル型トランジスタであっても良いし、ｐチャネル型
トランジスタであっても良い。

【００８２】またスイッチング用トランジスタ１１５ａ
のソース領域とドレイン領域は、一方はデータ線１１８
に、もう一方はＳＲＡＭ１１６の入力端子Ｖｉｎ及び第
１アドレス電極１０２ａに接続されている。

【００８３】ＳＲＡＭ１１６の出力端子Ｖｏｕｔは第２
アドレス電極１０２ｂと、消去用トランジスタ１１５ｂ
のソース領域またはドレイン領域に接続されている。

【００８４】ＳＲＡＭ１１６は、入力端子における電位
と出力端子における電位とが、グラウンドを基準として
反転するような構成を有していれば良い。よって本発明
で用いるＳＲＡＭ１１６として、上記条件を満たす構成
を有していれば、どのようなＳＲＡＭをも用いることが
可能である。Ｖｄｄｈは高電圧側の電源を意味し、ＶＳ
Ｓは低電圧側の電源を意味する。

【００８５】また消去用トランジスタ１１５ｂのソース
領域またはドレイン領域のうち、ＳＲＡＭ１１６の出力
端子Ｖｏｕｔに接続されていない方は、消去用電源１１
９に接続されている。消去用電源１１９は、消去用電源
１１９の電位がＳＲＡＭ１１６の出力端子Ｖｏｕｔに与
えられたときに、画素が黒表示を行うような電位に保た
れている。実際には、消去用電源１１９は、高電圧側の
電源Ｖｄｄｈと低電圧側の電源ＶＳＳのいずれか一方と
同じ電位に保たれている。

【００８６】また図３において図示はしていないが、各
画素ごとに第１アドレス電極１０２ａと第２アドレス電
極１０２ｂ上にマイクロミラーが設けられている。マイ
クロミラーは第１アドレス電極１０２ａ及び第２アドレ
ス電極１０２ｂに接触しないように設けられている。

【００８７】次に図３に示したＤＭＤの駆動について、
図４を用いて説明する。図４において、横軸はタイムス
ケールを示しており縦軸は走査線の位置を示している。

【００８８】図３に示したＤＭＤにおいて書き込み期間
Ｔａ１が開始される。書き込み期間Ｔａ１が開始される
と、書き込み用スキャンドライバ１１２ａから書き込み
用走査線１１７ａに入力される書き込み用走査信号によ
って、１ライン目の画素のスイッチング用トランジスタ
１１５ａが選択される。なお本明細書において、配線を
選択するとは、該配線にゲート電極が接続されたトラン
ジスタが全てオンの状態にあることを意味する。また１
ライン目の画素とは、１ライン目の書き込み用走査線１
１７ａにゲート電極が接続されたスイッチング用トラン
ジスタ１１５ａを有する画素を意味する。

【００８９】そしてデータドライバ１１１からデータ線
１１８に１ビット目のデジタルビデオ信号が入力され
る。入力された１ビット目のデジタルビデオ信号は、オ
ンの状態のスイッチング用トランジスタ１１５ａを介し
て第１アドレス電極１０２ａ及びＳＲＡＭ１１６の入力
端子Ｖｉｎに入力される。ＳＲＡＭ１１６の入力端子Ｖ
ｉｎに入力された１ビット目のデジタルビデオ信号は、
グラウンドの電位を基準として反転し、１ビット目の反
転デジタルビデオ信号として出力端子Ｖｏｕｔから出力
され、第２アドレス電極１０２ｂに入力される。

【００９０】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号と反転デジタルビ
デオ信号がそれぞれ入力されると、デジタルビデオ信号
の有する「１」または「０」の情報によって、画素が有
するマイクロミラーの基板に対する角度が選択される。
基板に対する角度が選択されると、光源からの光はスク
リーンに照射されるか、光吸収板に照射されるかが選択
される。

【００９１】そして順に全てのラインの画素１１３にデ
ジタルビデオ信号が入力され、マイクロミラーの角度が
選択される。なお本明細書において、画素１１３にデジ
タルビデオ信号が入力されるとは、画素１１３が有する
スイッチング用トランジスタ１１５のソース領域または
ドレイン領域にデジタルビデオ信号が入力されることを
意味する。

【００９２】全ての画素にデジタルビデオ信号が入力さ
れるまでの期間が書き込み期間Ｔａ１である。

【００９３】一方、書き込み期間Ｔａ１が終了する前に
消去期間Ｔｅ１が開始される。消去期間Ｔｅ１が開始さ
れると、消去用スキャンドライバ１１２ｂから消去用走
査線１１７ｂに入力される消去用走査信号によって、１
ライン目の画素の消去用トランジスタ１１５ｂが選択さ
れる。

【００９４】消去用トランジスタ１１５ｂが選択される
と、消去用電源の電位（以下、消去電位）が消去用トラ
ンジスタ１１５ｂを介してＳＲＡＭ１１６の出力端子Ｖ
ｏｕｔと第２アドレス電極１０２ｂに与えられる。

【００９５】ＳＲＡＭ１１６の出力端子Ｖｏｕｔに消去
電位が与えられると、グラウンドの電位を基準にして反
転した電位（反転消去電位）がＳＲＡＭ１１６の入力端
子Ｖｉｎに与えられる。

【００９６】消去電位と反転消去電位がＳＲＡＭ１１６
の出力端子Ｖｏｕｔと入力端子Ｖｉｎにそれぞれ与えら
れると、マイクロミラーが、光源からの光が光吸収板に
照射される方向に傾き、画素は黒表示となる。

【００９７】そして順に全てのラインの画素の消去用ト
ランジスタ１１５ｂが選択され、黒表示となる。全ての
消去用走査線１１７ｂが選択されると消去期間Ｔｅ１が
終了する。

【００９８】一方、消去期間Ｔｅ１が終了する前または
終了した後に、再び書き込み期間Ｔａ２が開始され、２
ビット目のデジタルビデオ信号が画素に書き込まれる。

【００９９】上記動作はｍビット目のデジタルビデオ信
号が画素に入力されるまで繰り返され、表示期間Ｔｒと
非表示期間Ｔｄとが繰り返し出現する。なお、各ビット
のデジタルビデオ信号によって実際に表示を行う表示期
間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ
１〜Ｔｒ（ｍ−１）は、スイッチング用トランジスタ１
１５ａが選択されてから、次に同じ画素の消去用トラン
ジスタ１１５ｂが選択されるまでの期間である。特に１
ライン目の画素の表示期間Ｔｒは、書き込み期間Ｔａが
開始されてから次に出現する消去期間Ｔｅが開始される
までの期間と同じである。

【０１００】そして、黒表示を行う非表示期間Ｔｄも、
各ラインの画素ごとに異なる。非表示期間Ｔｄは、消去
用トランジスタ１１５ｂが選択されてから、次にスイッ
チング用トランジスタ１１５ａが選択されるまでの期間
である。特に１ライン目の画素の非表示期間Ｔｄは、消
去期間Ｔｅが開始されてから次に出現する書き込み期間
Ｔａが開始されるまでの期間と同じである。

【０１０１】次に、書き込み期間Ｔａｍが開始される
と、ｍビット目のデジタルビデオ信号が画素に入力され
る。説明を簡便にするために、図４ではｍ＝ｎ−２の場
合を例にとって示すが、本発明はこれに限定されないの
は言うまでもない。本発明においてｍは、１からｎまで
の値を任意に選択することが可能である。

【０１０２】そして、書き込み期間Ｔａｍが終了した
後、消去期間ではなく、次の書き込み期間Ｔａ（ｍ＋
１）〔ｎ−１〕が開始される。書き込み期間Ｔａ（ｍ＋
１）〔ｎ−１〕が開始されると、（ｍ＋１）〔ｎ−１〕
ビット目のデジタルビデオ信号が画素に入力される。

【０１０３】上述した動作をｎビット目のデジタルビデ
オ信号が画素に入力されるまで繰り返され、表示期間Ｔ
ｒが連続して出現する。なお、各ビットのデジタルビデ
オ信号によって実際に表示を行う表示期間Ｔｒは、各ラ
インの画素ごとに異なる。表示期間Ｔｒｍ〜Ｔｒｎは、
スイッチング用トランジスタ１１５ａが選択されてか
ら、次に再び同じ画素のスイッチング用トランジスタ１
１５ａが選択されるまでの期間である。特に１ライン目
の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始され
てから次に出現する書き込み期間Ｔａが開始されるまで
の期間と同じである。

【０１０４】全ての表示期間Ｔｒ１〜Ｔｒｎが終了する
と、１つの画像を表示することができる。本発明におい
て、１つの画像が表示される期間を１フレーム期間
（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレー
ム期間（Ｆ）は各ラインの画素ごとに異なっている。最
後のラインの画素のフレーム期間は、ほぼ書き込み期間
Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間
の開始より遅れて開始される。

【０１０５】なお表示期間Ｔｒｎが終了すると同時に次
のフレーム期間の最初の書き込み期間Ｔａ１が開始さ
れ、再び上述した動作を繰り返す。

【０１０６】一般に画像を表示するディスプレイは１秒
間に６０以上のフレーム期間を設けることが好ましい。
１秒間に表示される画像の数が６０より少なくなると、
視覚的に画像のちらつきが目立ち始めることがある。

【０１０７】また本発明では、全ての書き込み期間の長
さの和が１フレーム期間の長さよりも短いことが重要で
ある。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ
３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２⁰：２¹：２²：
…：２^(n-2)：２^(n-1)とすることが必要である。この表
示期間の組み合わせで２ⁿ階調のうち所望の階調表示を
行うことができる。

【０１０８】１フレーム期間中にスクリーンに光が照射
された表示期間の長さの総和を求めることによって、当
該フレーム期間におけるその画素の表示する階調がきま
る。例えば、ｎ＝８のとき、全部の表示期間においてス
クリーンに光が照射されたときの、画素が表示する明る
さを１００とすると、Ｔｒ１とＴｒ２においてのみスク
リーンに光が照射されたときに、画素は１の階調が表現
でき、Ｔｒ３とＴｒ５とＴｒ８においてのみスクリーン
に光が照射されたときに、画素は６０の階調が表現でき
る。

【０１０９】ｍビット目のデジタルビデオ信号が画素に
書き込まれる書き込み期間Ｔａｍは、表示期間Ｔｒｍの
長さよりも短いことが肝要である。よってビット数ｍの
値は、１〜ｎのうち、書き込み期間Ｔａｍが表示期間Ｔ
ｒｍの長さよりも短くなるような値であることが必要で
ある。

【０１１０】また表示期間Ｔｒ１〜Ｔｒｎは、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…とい
う順序で表示期間を出現させることも可能である。ただ
し、書き込み期間Ｔａ１〜Ｔａｎが互いに重ならない順
序にすることが重要である。また消去期間Ｔｅ１〜Ｔｅ
ｎも、互いに重ならない順序にすることが重要である。

【０１１１】次に、図５に本発明の第２の構成のＤＭＤ
の回路図を示す。１１１ａは第１データドライバ、１１
１ｂは第２データドライバ、１１２はスキャンドライ
バ、１１４は画素部である。画素部１１４は複数の画素
１１３を有している。なお第１データドライバ１１１ａ
と第２データドライバ１１１ｂとを総称してデータドラ
イバ１１１と呼ぶ。

【０１１２】なお本実施の形態では、第２の構成におい
て、スキャンドライバ１１２を１つ有する構成を示して
いるが、本発明はこれに限定されない。スキャンドライ
バ１１２を２つ以上有する構成であっても良い。また画
素部１１４とデータドライバ１１１とスキャンドライバ
１１２とは、同じ基板上に形成しても良いし、異なる基
板上に設けてＦＰＣ、ＴＡＢ等を用いて画素部１１４に
接続する構成にしても良い。

【０１１３】第１データドライバ１１１ａは複数の第１
データ線１１８ａにデジタルビデオ信号を入力してい
る。第２データドライバ１１１ｂは複数の第２データ線
１１８ｂにデジタルビデオ信号を入力している。そし
て、スキャンドライバ１１２は複数の第１走査線１４７
ａと第２走査線１４７ｂに走査信号を入力している。

【０１１４】図５で示したＤＭＤの場合、１つの第１デ
ータ線１１８ａと、１つの第２データ線１１８ｂと、１
つの第１走査線１４７ａと、１つの第２走査線１４７ｂ
とを有する領域が画素１１３に相当する。

【０１１５】画素１１３は第１スイッチング用トランジ
スタ１１５ａと、第２スイッチング用トランジスタ１１
５ｂと、複数のトランジスタを有するＳＲＡＭ１１６と
を有している。第１スイッチング用トランジスタ１１５
ａのゲート電極は第１走査線１４７ａに接続されてい
る。また第２スイッチング用トランジスタ１１５ｂのゲ
ート電極は第２走査線１４７ｂに接続されている。

【０１１６】第１スイッチング用トランジスタ１１５ａ
と第２スイッチング用トランジスタ１１５ｂはシングル
ゲートでも良いし、ダブルゲートやトリプルゲートのよ
うなマルチゲート構造を有していても良い。また、第１
スイッチング用トランジスタ１１５ａと第２スイッチン
グ用トランジスタ１１５ｂはｎチャネル型トランジスタ
であっても良いし、ｐチャネル型トランジスタであって
も良い。

【０１１７】第１スイッチング用トランジスタ１１５ａ
のソース領域とドレイン領域は、一方は第１データ線１
１８ａに、もう一方はＳＲＡＭ１１６の入力端子Ｖｉｎ
及び第１アドレス電極１０２ａに接続されている。

【０１１８】第２スイッチング用トランジスタ１１５ｂ
のソース領域とドレイン領域は、一方は第２データ線１
１８ｂに、もう一方はＳＲＡＭ１１６の出力端子Ｖｏｕ
ｔ及び第２アドレス電極１０２ｂに接続されている。

【０１１９】ＳＲＡＭ１１６は、入力端子における電位
と出力端子における電位とが、グラウンドを基準として
反転するような構成を有していれば良い。よって本発明
において、上記条件を満たす構成を有していればどのよ
うなＳＲＡＭを用いても良い。Ｖｄｄｈは高電圧側の電
源を意味し、ＶＳＳは低電圧側の電源を意味する。

【０１２０】また図５において図示はしていないが、各
画素ごとに第１アドレス電極１０２ａと第２アドレス電
極１０２ｂ上にマイクロミラーが設けられている。マイ
クロミラーは第１アドレス電極１０２ａ及び第２アドレ
ス電極１０２ｂに接触しないように設けられている。

【０１２１】次に図５に示したＤＭＤの駆動について、
図６を用いて説明する。図６において、横軸はタイムス
ケールを示しており縦軸は走査線の位置を示している。

【０１２２】図５に示したＤＭＤにおいて書き込み期間
Ｔａ１が開始される。書き込み期間Ｔａ１が開始される
と、スキャンドライバ１１２から第１走査線１４７ａに
入力される走査信号によって、１ライン目の画素の第１
スイッチング用トランジスタ１１５ａが選択される。な
お本明細書において、配線を選択するとは、該配線にゲ
ート電極が接続されたトランジスタが全てオンの状態に
あることを意味する。また１ライン目の画素とは、１ラ
イン目の第１走査線１４７ａと第２走査線１４７ｂとに
ゲート電極がそれぞれ接続された第１スイッチング用ト
ランジスタ１１５ａと第２スイッチング用トランジスタ
１１５ｂとを有する画素である。

【０１２３】そして第１データドライバ１１１ａから第
１データ線１１８ａに１ビット目のデジタルビデオ信号
が入力される。入力された１ビット目のデジタルビデオ
信号は、オンの状態の第１スイッチング用トランジスタ
１１５ａを介して第１アドレス電極１０２ａ及びＳＲＡ
Ｍ１１６の入力端子Ｖｉｎに入力される。ＳＲＡＭ１１
６の入力端子Ｖｉｎに入力された１ビット目のデジタル
ビデオ信号は、グラウンドの電位を基準として反転し、
１ビット目の反転デジタルビデオ信号として出力端子Ｖ
ｏｕｔから出力され、第２アドレス電極１０２ｂに入力
される。

【０１２４】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号または反転デジタ
ルビデオ信号がそれぞれ入力されると、デジタルビデオ
信号の有する「１」または「０」の情報によって、画素
が有するマイクロミラーの基板に対する角度が選択され
る。基板に対する角度が選択されると、光源からの光は
スクリーンに照射されるか、光吸収板に照射されるかが
選択される。

【０１２５】そして順に第１走査線１４７ａが選択され
て全てのラインの画素１１３に１ビット目のデジタルビ
デオ信号が入力される。よって全ての画素のマイクロミ
ラーの角度が選択される。なお本明細書において、画素
１１３にデジタルビデオ信号が入力されるとは、画素１
１３が有する第１スイッチング用トランジスタ１１５ａ
または第２スイッチング用トランジスタ１１５ｂのソー
ス領域またはドレイン領域にデジタルビデオ信号が入力
されることを意味する。

【０１２６】全ての画素に１ビット目のデジタルビデオ
信号が入力されるまでの期間が書き込み期間Ｔａ１であ
る。

【０１２７】一方、書き込み期間Ｔａ１が終了する前ま
たは後に書き込み期間Ｔａ２が開始される。書き込み期
間Ｔａ２が開始されると、スキャンドライバ１１２から
第２走査線１４７ｂに入力される走査信号によって、１
ライン目の画素の第２スイッチング用トランジスタ１１
５ｂが選択される。

【０１２８】そして第２データドライバ１１１ｂから第
２データ線１１８ｂに２ビット目のデジタルビデオ信号
が入力される。入力された２ビット目のデジタルビデオ
信号は、オンの状態の第２スイッチング用トランジスタ
１１５ｂを介して第２アドレス電極１０２ｂ及びＳＲＡ
Ｍ１１６の出力端子Ｖｏｕｔに入力される。ＳＲＡＭ１
１６の入力端子Ｖｏｕｔに入力された２ビット目のデジ
タルビデオ信号は、グラウンドの電位を基準として反転
し、２ビット目の反転デジタルビデオ信号として入力端
子Ｖｉｎから出力され、第１アドレス電極１０２ａに入
力される。

【０１２９】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、反転デジタルビデオ信号とデジタルビ
デオ信号がそれぞれ入力されると、デジタルビデオ信号
の有する「１」または「０」の情報によって、画素が有
するマイクロミラーの基板に対する角度が選択される。
基板に対する角度が選択されると、光源からの光はスク
リーンに照射されるか、光吸収板に照射されるかが選択
される。

【０１３０】そして順に第２走査線１４７ｂが選択され
て全てのラインの画素１１３に２ビット目のデジタルビ
デオ信号が入力される。よって全ての画素のマイクロミ
ラーの角度が選択される。

【０１３１】全ての画素に２ビット目のデジタルビデオ
信号が入力されるまでの期間が書き込み期間Ｔａ２であ
る。

【０１３２】上記動作はｎビット目のデジタルビデオ信
号が画素に入力されるまで繰り返される。なお、各ビッ
トのデジタルビデオ信号によって実際に表示を行う表示
期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔ
ｒ１〜Ｔｒｎは、各ラインの画素にデジタルビデオ信号
が入力されてから、次のビットのデジタルビデオ信号が
同じ画素に入力されるまでの期間である。特に１ライン
目の画素の任意の表示期間Ｔｒは、任意の書き込み期間
が開始されてから次に出現する書き込み期間が開始され
るまでの期間と同じである。

【０１３３】全ての表示期間Ｔｒ１〜Ｔｒｎが終了する
と、１つの画像を表示することができる。本発明におい
て、１つの画像が表示される期間を１フレーム期間
（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレー
ム期間（Ｆ）は各ラインの画素ごとに異なっている。最
後のラインの画素のフレーム期間は、ほぼ書き込み期間
Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間
の開始より遅れて開始される。

【０１３４】なお表示期間Ｔｒｎが終了すると同時に次
のフレーム期間の最初の書き込み期間Ｔａ１が開始さ
れ、再び上述した動作を繰り返す。

【０１３５】一般に画像を表示するディスプレイは１秒
間に６０以上のフレーム期間を設けることが好ましい。
１秒間に表示される画像の数が６０より少なくなると、
視覚的に画像のちらつきが目立ち始めることがある。

【０１３６】また本発明では表示期間Ｔｒを短い方から
順に並べた場合、長さの比が２⁰：２¹：２²：…：２
^(n-2)：２^(n-1)となることが重要である。この表示期間
の組み合わせで２ⁿ階調のうち所望の階調表示を行うこ
とができる。

【０１３７】１フレーム期間中にスクリーンに光が照射
された表示期間の長さの総和を求めることによって、当
該フレーム期間におけるその画素の表示する階調がきま
る。例えば、ｎ＝８のとき、全部の表示期間においてス
クリーンに光が照射されたときの、画素が表示する明る
さを１００とすると、長さの比が２⁰と２¹に相当する表
示期間においてのみスクリーンに光が照射されたとき
に、画素は１の階調が表現でき、２²と２⁴と２⁷に相当
する表示期間においてのみスクリーンに光が照射された
ときに、画素は６０の階調が表現できる。

【０１３８】また、任意の書き込み期間が２つ隣の書き
込み期間と互いに重ならないようにすることが重要であ
る。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ
（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにするこ
とが必要である。

【０１３９】また本実施の形態では、連続して出現する
書き込み期間において第１走査線１４７ａと第２走査線
１４７ｂとを順に選択していったが、必ずしも本発明は
この構成に限定されない。隣り合う書き込み期間が重な
っている場合、隣り合う書き込み期間の一方において第
１走査線を選択し、もう一方の書き込み期間において第
２走査線を選択しデジタル信号を書き込む必要がある。
しかし隣り合う書き込み期間が重なっていない場合はこ
の限りではなく、それぞれの書き込み期間において共に
第１走査線を選択しても良いし、共に第２走査線を選択
しても良い。

【０１４０】次に図７を用いて、マイクロミラーの駆動
の仕組みについて具体的に説明する。マイクロミラー１
０４は基準電源１４０に接続されている。基準電源１４
０は常に一定の基準電位に保たれている。図７では説明
をわかりやすくするために、基準電位が５Ｖの時につい
て示したが、本発明において基準電位はこの値に限定さ
れない。基準電位は、デジタルビデオ信号のＨｉの電位
とＬｏの電位の中間の電位でなければ、どのような値も
とることが可能である。

【０１４１】図７（Ａ）では第１アドレス電極１０２ａ
にデジタルビデオ信号が入力され、第２アドレス電極１
０２ｂには反転デジタルビデオ信号が入力される。

【０１４２】なお図７ではＨｉのデジタルビデオ信号が
＋１５Ｖ、Ｌｏのデジタルビデオ信号が−１５Ｖの時に
ついて説明したが、本発明はこの数値に限定されない。

【０１４３】なおデジタルビデオ信号は「０」または
「１」の情報を有しており、「０」と「１」のデジタル
ビデオ信号は、一方がＨｉ、一方がＬｏの電圧を有する
信号である

【０１４４】図７（Ａ）では第１アドレス電極１０２ａ
にＨｉのデジタルビデオ信号が入力され、第２アドレス
電極１０２ｂにＬｏの反転デジタルビデオ信号が入力さ
れている。この場合、マイクロミラー１０４と第１アド
レス電極１０２ａとの間の電圧は１０Ｖとなる。また、
マイクロミラー１０４と第２アドレス電極１０２ｂとの
間の電圧は２０Ｖとなる。よって電界の作用により、マ
イクロミラー１０４は基準面から第２アドレス電極１０
２ｂ側に角度θだけ傾く。なお、第１及び第２アドレス
電極１０２ａ、１０２ｂにデジタルビデオ信号が入力さ
れていない状態におけるマイクロミラー１０４が、基準
面となる。基準面は基板と並行である。

【０１４５】図７（Ｂ）では第１アドレス電極１０２ａ
にＬｏのデジタルビデオ信号が入力され、第２アドレス
電極１０２ｂにＨｉの反転デジタルビデオ信号が入力さ
れている。この場合、マイクロミラー１０４と第１アド
レス電極１０２ａとの間の電圧は２０Ｖとなる。また、
マイクロミラー１０４と第２アドレス電極１０２ｂとの
間の電圧は１０Ｖとなる。よって電界の作用により、マ
イクロミラー１０４は第１アドレス電極１０２ａ側に角
度θだけ傾く。

【０１４６】ＤＭＤは約１５μｓｅｃという高速なスイ
ッチングを行うことが可能であり、時分割階調表示に適
している。

【０１４７】なお図７では第１アドレス電極１０２ａに
デジタルビデオ信号が入力され、第２アドレス電極１０
２ｂには反転デジタルビデオ信号が入力されているが、
逆の場合でも同様に動作を説明することができる。

【０１４８】本発明は上述した駆動によって、任意のデ
ジタルビデオ信号と次のデジタルビデオ信号の画素への
書き込みを並行して行うことが可能になり、表示期間を
全ての画素へデジタルビデオ信号を書き込む期間の長さ
よりも短くすることが可能になる。

【０１４９】つまり、本発明のＤＭＤの時分割階調表示
では、従来のＤＭＤの時分割階調表示に比べて、従来の
サブフレーム期間に相当する表示期間の長さを短くする
ことが可能になる。そのため、デジタルビデオ信号を画
素へ書き込む速度が従来と同じであっても、画像の階調
数をより高くすることが可能になる。

【０１５０】

【実施例】以下に、本発明の実施例について説明する。

【０１５１】（実施例１）本実施例では、本発明の第１
の構成のＤＭＤにおいて、６ビットのデジタルビデオ信
号により２⁶階調の表示を行う場合について図８を用い
て説明する。なお本実施例のＤＭＤは、図３、図７に示
した構造を有する。図８において、横軸はタイムスケー
ルを示しており縦軸は走査線の位置を示している。

【０１５２】まず、書き込み期間Ｔａ１が開始される。
書き込み期間Ｔａ１が開始されると、書き込み用スキャ
ンドライバ１１２ａから書き込み用走査線１１７ａに入
力される書き込み用走査信号によって、１ライン目の画
素のスイッチング用トランジスタ１１５ａが選択され
る。

【０１５３】そしてデータドライバ１１１からデータ線
１１８に１ビット目のデジタルビデオ信号が入力され
る。入力された１ビット目のデジタルビデオ信号は、オ
ンの状態のスイッチング用トランジスタ１１５ａを介し
て第１アドレス電極１０２ａ及びＳＲＡＭ１１６の入力
端子Ｖｉｎに入力される。ＳＲＡＭ１１６の入力端子Ｖ
ｉｎに入力された１ビット目のデジタルビデオ信号は、
グラウンドの電位を基準として反転し、１ビット目の反
転デジタルビデオ信号として出力端子Ｖｏｕｔから出力
され、第２アドレス電極１０２ｂに入力される。

【０１５４】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号と反転デジタルビ
デオ信号がそれぞれ入力されると、デジタルビデオ信号
の有する「１」または「０」の情報によって、画素が有
するマイクロミラー１０４の基板に対する角度が選択さ
れる。基板に対する角度が選択されることによって、光
源からの光はスクリーンに照射されるか、光吸収板に照
射されるかが選択される。

【０１５５】そして順に全てのラインの画素１１３にデ
ジタルビデオ信号が入力され、マイクロミラーの角度が
選択される。全ての画素に１ビット目のデジタルビデオ
信号が入力されるまでの期間が書き込み期間Ｔａ１であ
る。

【０１５６】一方、書き込み期間Ｔａ１が終了する前に
消去期間Ｔｅ１が開始される。消去期間Ｔｅ１が開始さ
れると、消去用スキャンドライバ１１２ｂから消去用走
査線１１７ｂに入力される消去用走査信号によって、１
ライン目の画素の消去用トランジスタ１１５ｂが選択さ
れる。

【０１５７】消去用トランジスタ１１５ｂが選択される
と、消去用電源の電位（以下、消去電位）が消去用トラ
ンジスタ１１５ｂを介してＳＲＡＭ１１６の出力端子Ｖ
ｏｕｔと第２アドレス電極１０２ｂに与えられる。

【０１５８】ＳＲＡＭ１１６の出力端子Ｖｏｕｔに消去
電位が与えられると、グラウンドの電位を基準にして反
転した電位（反転消去電位）が、ＳＲＡＭ１１６の入力
端子Ｖｉｎに与えられる。

【０１５９】消去電位と反転消去電位がＳＲＡＭ１１６
の出力端子Ｖｏｕｔと入力端子Ｖｉｎにそれぞれ与えら
れると、光源からの光が光吸収板に照射される方向にマ
イクロミラーが傾き、画素は黒表示となる。

【０１６０】そして順に全てのラインの画素の消去用ト
ランジスタ１１５ｂが選択され、黒表示となる。全ての
消去用走査線１１７ｂが選択されると消去期間Ｔｅ１が
終了する。

【０１６１】一方、消去期間Ｔｅ１が終了する前または
終了した後に、再び書き込み期間Ｔａ２が開始され、２
ビット目のデジタルビデオ信号が画素に書き込まれ、マ
イクロミラー１０４の角度が選択される。

【０１６２】上記動作は５ビット目のデジタルビデオ信
号が画素に入力されるまで繰り返され、表示期間Ｔｒと
非表示期間Ｔｄとが繰り返し出現する。なお、各ビット
のデジタルビデオ信号によって実際に表示を行う表示期
間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ
１〜Ｔｒ４は、スイッチング用トランジスタ１１５ａが
選択されてから、次に同じ画素の消去用トランジスタ１
１５ｂが選択されるまでの期間である。特に１ライン目
の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始され
てから次に出現する消去期間Ｔｅが開始されるまでの期
間と同じである。

【０１６３】そして、全ての画素が黒表示を行う非表示
期間Ｔｄ１〜Ｔｄ４も、各ラインの画素ごとに異なる。
非表示期間Ｔｄは、消去用トランジスタ１１５ｂが選択
されてから、次にスイッチング用トランジスタ１１５ａ
が選択されるまでの期間である。特に１ライン目の画素
の非表示期間Ｔｄは、消去期間Ｔｅが開始されてから次
に出現する書き込み期間Ｔａが開始されるまでの期間と
同じである。

【０１６４】次に、書き込み期間Ｔａ５が開始される
と、５ビット目のデジタルビデオ信号が画素に入力され
る。そして、書き込み期間Ｔａ５が終了した後、消去期
間ではなく、次の書き込み期間Ｔａ６が開始される。書
き込み期間Ｔａ６が開始されると、６ビット目のデジタ
ルビデオ信号が画素に入力される。

【０１６５】上述したように、表示期間Ｔｒ５とＴｒ６
は連続して出現する。なお、各ビットのデジタルビデオ
信号によって実際に表示を行う表示期間Ｔｒは、各ライ
ンの画素ごとに異なる。表示期間Ｔｒ５、Ｔｒ６は、ス
イッチング用トランジスタ１１５ａが選択されてから、
次に再び同じスイッチング用トランジスタ１１５ａが選
択されるまでの期間である。特に１ライン目の画素の表
示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に
出現する書き込み期間Ｔａが開始されるまでの期間と同
じである。

【０１６６】全ての表示期間Ｔｒ１〜Ｔｒ６が終了する
と、１つの画像を表示することができる。

【０１６７】なお表示期間Ｔｒ６が終了すると同時に１
フレーム期間が終了し、次のフレーム期間の最初の書き
込み期間Ｔａ１が開始され、再び上述した動作を繰り返
す。

【０１６８】本実施例において表示期間の長さはＴｒ
１：Ｔｒ２：Ｔｒ３：…：Ｔｒ６＝２ ⁰：２¹：２²：
…：２⁵とすることが必要である。この表示期間の組み
合わせで２ ⁶階調のうち所望の階調表示を行うことがで
きる。

【０１６９】１フレーム期間中にスクリーンに光が照射
された表示期間の長さの総和を求めることによって、当
該フレーム期間におけるその画素の表示する階調がきま
る。例えば、本実施例の場合、全部の表示期間において
スクリーンに光が照射されたときの、画素が表示する明
るさを１００とすると、Ｔｒ１とＴｒ２においてのみス
クリーンに光が照射されたときに画素は５の階調が表現
でき、Ｔｒ３とＴｒ５においてのみスクリーンに光が照
射されたときに画素は３２の階調が表現できる。

【０１７０】本実施例において、５ビット目のデジタル
ビデオ信号が画素に書き込まれる書き込み期間Ｔａ５
は、表示期間Ｔｒ５の長さよりも短いことが肝要であ
る。

【０１７１】また表示期間Ｔｒ１〜Ｔｒ６は、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…とい
う順序で表示期間を出現させることも可能である。ただ
し、書き込み期間Ｔａ１〜Ｔａ６が互いに重ならない順
序にすることが重要である。また消去期間Ｔｅ１〜Ｔｅ
６も、互いに重ならない順序にすることが重要である。

【０１７２】本発明のＤＭＤの時分割階調表示では、従
来のＤＭＤの時分割階調表示に比べて、従来のサブフレ
ーム期間に相当する表示期間の長さを短くすることが可
能になる。そのため、デジタルビデオ信号を画素へ書き
込む速度が従来と同じであっても、画像の階調数をより
高くすることが可能になる。

【０１７３】（実施例２）本実施例では、６ビットのデ
ジタルビデオ信号に対応した本発明の第１の構成のＤＭ
Ｄの駆動方法において、表示期間Ｔｒ１〜Ｔｒ６の出現
する順序について説明する。

【０１７４】図９に本実施例の駆動方法を示すタイミン
グチャートを示す。画素の詳しい駆動の仕方については
実施例１を参照すれば良いので、ここでは省略する。本
実施例の駆動方法では、１フレーム期間中で１番長い非
表示期間（本実施例ではＴｄ１）を１フレーム期間の最
後に設ける。上記構成によって、非表示期間Ｔｄ１と、
次のフレーム期間の最初の表示期間（本実施例ではＴｒ
４）との間にフレーム期間の区切れがあるように人間の
目に映る。これによって、中間階調の表示を行ったとき
に、隣り合うフレーム期間同士で発光する表示期間が隣
接することによって起きていた表示むらを、人間の目に
認識されずらくすることができる。

【０１７５】なお本実施例では、６ビットのデジタルビ
デオ信号の場合について説明したが、本発明はこれに限
定されない。本実施例はデジタルビデオ信号のビット数
に限定されることなく実施することが可能である。

【０１７６】（実施例３）本実施例では、本発明の第１
の構成のＤＭＤにおいて、４ビットのデジタルビデオ信
号により２⁴階調の表示を行う場合について図１０を用
いて説明する。図１０において、横軸はタイムスケール
を示しており縦軸は走査線の位置を示している。なお本
実施例のＤＭＤは、図３、図７に示した構造を有する。

【０１７７】まず、書き込み期間Ｔａ１が開始される。
書き込み期間Ｔａ１が開始されると、書き込み用スキャ
ンドライバ１１２ａから書き込み用走査線１１７ａに入
力される書き込み用走査信号によって、１ライン目の画
素のスイッチング用トランジスタ１１５ａが選択され
る。なお本明細書において、配線を選択するとは、該配
線にゲート電極が接続されたトランジスタが全てオンの
状態にあることを意味する。また１ライン目の画素と
は、１ライン目の書き込み用走査線にゲート電極が接続
されたスイッチング用トランジスタを有する画素を意味
する。

【０１７８】そしてデータドライバ１１１からデータ線
１１８に１ビット目のデジタルビデオ信号が入力され
る。入力された１ビット目のデジタルビデオ信号は、オ
ンの状態のスイッチング用トランジスタ１１５ａを介し
て第１アドレス電極１０２ａ及びＳＲＡＭ１１６の入力
端子Ｖｉｎに入力される。ＳＲＡＭ１１６の入力端子Ｖ
ｉｎに入力された１ビット目のデジタルビデオ信号は、
グラウンドの電位を基準として反転し、１ビット目の反
転デジタルビデオ信号として出力端子Ｖｏｕｔから出力
され、第２アドレス電極１０２ｂに入力される。

【０１７９】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号と反転デジタルビ
デオ信号がそれぞれ入力されると、デジタルビデオ信号
の有する「１」または「０」の情報によって、画素が有
するマイクロミラー１０４の基板に対する角度が選択さ
れる。基板に対する角度が選択されることによって、光
源からの光はスクリーンに照射されるか、光吸収板に照
射されるかが選択される。

【０１８０】そして順に全てのラインの画素１１３にデ
ジタルビデオ信号が入力され、マイクロミラーの角度が
選択される。全ての画素に１ビット目のデジタルビデオ
信号が入力されるまでの期間が書き込み期間Ｔａ１であ
る。

【０１８１】一方、書き込み期間Ｔａ１が終了する前に
消去期間Ｔｅ１が開始される。消去期間Ｔｅ１が開始さ
れると、消去用スキャンドライバ１１２ｂから消去用走
査線１１７ｂに入力される消去用走査信号によって、１
ライン目の画素の消去用トランジスタ１１５ｂが選択さ
れる。

【０１８２】消去用トランジスタ１１５ｂが選択される
と、消去用電源の電位（以下、消去電位）が消去用トラ
ンジスタ１１５ｂを介してＳＲＡＭ１１６の出力端子Ｖ
ｏｕｔと第２アドレス電極１０２ｂに与えられる。

【０１８３】ＳＲＡＭ１１６の出力端子Ｖｏｕｔに消去
電位が与えられると、グラウンドの電位を基準にして反
転した電位（反転消去電位）が、ＳＲＡＭ１１６の入力
端子Ｖｉｎに与えられる。

【０１８４】消去電位と反転消去電位がＳＲＡＭ１１６
の出力端子Ｖｏｕｔと入力端子Ｖｉｎにそれぞれ与えら
れると、光源からの光が光吸収板に照射されるようにマ
イクロミラーが傾き、画素は黒表示となる。

【０１８５】そして順に全てのラインの画素の消去用ト
ランジスタ１１５ｂが選択され、黒表示となる。全ての
消去用走査線１１７ｂが選択されると消去期間Ｔｅ１が
終了する。

【０１８６】一方、消去期間Ｔｅ１が終了する前または
終了した後に、再び書き込み期間Ｔａ２が開始され、２
ビット目のデジタルビデオ信号が画素に書き込まれ、同
様にマイクロミラー１０４の角度が選択される。

【０１８７】１ビット目と２ビット目のデジタルビデオ
信号によって実際に表示を行う表示期間Ｔｒ１、Ｔｒ２
は、各ラインの画素ごとに異なる。表示期間Ｔｒ１、Ｔ
ｒ２は、スイッチング用トランジスタ１１５ａが選択さ
れてから、次に同じ画素の消去用トランジスタ１１５ｂ
が選択されるまでの期間である。特に１ライン目の画素
の表示期間Ｔｒは、書き込み期間Ｔａが開始されてから
次に出現する消去期間Ｔｅが開始されるまでの期間と同
じである。

【０１８８】そして、全ての画素が黒表示を行う非表示
期間Ｔｄ１、Ｔｄ２も、各ラインの画素ごとに異なる。
非表示期間Ｔｄは、消去用トランジスタ１１５ｂが選択
されてから、次に同じスイッチング用トランジスタ１１
５ａが選択されるまでの期間である。特に１ライン目の
画素の非表示期間Ｔｄは、消去期間Ｔｅが開始されてか
ら次に出現する書き込み期間Ｔａが開始されるまでの期
間と同じである。

【０１８９】次に、書き込み期間Ｔａ３が開始される
と、３ビット目のデジタルビデオ信号が画素に入力され
る。そして、書き込み期間Ｔａ３が終了した後、消去期
間ではなく、次の書き込み期間Ｔａ４が開始される。書
き込み期間Ｔａ４が開始されると、４ビット目のデジタ
ルビデオ信号が画素に入力される。

【０１９０】上述したように、表示期間Ｔｒ３とＴｒ４
は連続して出現する。なお、各ビットのデジタルビデオ
信号によって実際に表示を行う表示期間Ｔｒは、各ライ
ンの画素ごとに異なる。表示期間Ｔｒ３、Ｔｒ４は、ス
イッチング用トランジスタ１１５ａが選択されてから、
次に再び同じスイッチング用トランジスタ１１５ａが選
択されるまでの期間である。特に１ライン目の画素の表
示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に
出現する書き込み期間Ｔａが開始されるまでの期間と同
じである。

【０１９１】全ての表示期間Ｔｒ１〜Ｔｒ４が終了する
と、１つの画像を表示することができる。

【０１９２】なお表示期間Ｔｒ４が終了すると同時に１
フレーム期間が終了し、次のフレーム期間の最初の書き
込み期間Ｔａ１が開始され、再び上述した動作を繰り返
す。

【０１９３】本実施例において表示期間の長さはＴｒ
１：Ｔｒ２：Ｔｒ３：Ｔｒ４＝２⁰：２¹：２²：２³とす
ることが必要である。この表示期間の組み合わせで２⁴
階調のうち所望の階調表示を行うことができる。

【０１９４】１フレーム期間中にスクリーンに光が照射
された表示期間の長さの総和を求めることによって、当
該フレーム期間におけるその画素の表示する階調がきま
る。例えば、本実施例の場合、全部の表示期間において
スクリーンに光が照射されたときの、画素が表示する明
るさを１００とすると、Ｔｒ１とＴｒ２においてのみス
クリーンに光が照射されたときに画素は２０の階調が表
現でき、Ｔｒ３においてのみスクリーンに光が照射され
たときに画素は２７の階調が表現できる。

【０１９５】本実施例において、３ビット目、４ビット
目のデジタルビデオ信号が画素に書き込まれる書き込み
期間Ｔａ３、Ｔａ４は、表示期間Ｔｒ３、Ｔｒ４の長さ
よりもそれぞれ短いことが肝要である。

【０１９６】また表示期間（Ｔｒ１〜Ｔｒ４）は、どの
ような順序で出現させても良い。例えば１フレーム期間
中において、Ｔｒ１の次にＴｒ３、Ｔｒ４、Ｔｒ２とい
う順序で表示期間を出現させることも可能である。ただ
し、消去期間（Ｔｅ１〜Ｔｅ４）が互いに重ならない順
序であることが重要である。また表示期間（Ｔｒ１〜Ｔ
ｒ４）も互いに重ならない順序であることが重要であ
る。

【０１９７】本発明のＤＭＤの時分割階調表示では、従
来のＤＭＤの時分割階調表示に比べて、従来のサブフレ
ーム期間に相当する表示期間の長さを短くすることが可
能になる。そのため、デジタルビデオ信号を画素へ書き
込む速度が従来と同じであっても、画像の階調数をより
高くすることが可能になる。

【０１９８】なお本実施例は、実施例２と組み合わせて
実施することが可能である。

【０１９９】（実施例４）本実施例では、本発明の第２
の構成のＤＭＤにおいて、全ての画素が黒表示を行う非
表示期間を設ける駆動方法について、図１１を用いて説
明する。なお本実施例のＤＭＤは、図５、図７に示した
構造を有する。図１１において、横軸はタイムスケール
を示しており縦軸は走査線の位置を示している。

【０２００】はじめに書き込み期間Ｔａ１において、１
ビット目のデジタルビデオ信号が各画素に入力される。
なお、本実施例におけるデジタルビデオ信号の画素への
入力は、実施の形態の場合と同様に行われるので、ここ
では詳しい駆動の仕方について説明を省略する。

【０２０１】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号または反転デジタ
ルビデオ信号がそれぞれ入力されると、デジタルビデオ
信号の有する「１」または「０」の情報によって、画素
が有するマイクロミラーの基板に対する角度が選択され
る。基板に対する角度が選択されると、光源からの光は
スクリーンに照射されるか、光吸収板に照射されるかが
選択される。

【０２０２】次に書き込み期間Ｔａ１が終了する前に、
書き込み期間Ｔａ２が開始される。本実施例において、
書き込み期間Ｔａ２には全ての画素が黒表示を行うよう
な情報を有するデジタルの信号（非表示信号）が各画素
に入力される。この非表示信号はデジタルビデオ信号と
は異なり画像情報を有していない。

【０２０３】なお本明細書において、画像情報を有する
デジタルビデオ信号、反転デジタルビデオ信号及び画像
情報を有さない非表示信号は、共にデジタル信号に含ま
れる。

【０２０４】非表示信号が各画素に入力されると、全て
の画素が黒表示の状態となる。よって表示期間Ｔｒ２に
おいて画素は表示を行わない。本明細書において、画像
情報を有さない非表示信号によって画素が黒表示の状態
となっている期間を、非表示期間と呼ぶ。本実施例にお
いて表示期間Ｔｒ２は非表示期間である。

【０２０５】次に書き込み期間Ｔａ２が終了する前若し
くは後に書き込み期間Ｔａ３が開始される。本実施例で
は書き込み期間Ｔａ２が終了する前に書き込み期間Ｔａ
３が開始される。書き込み期間Ｔａ３において、２ビッ
ト目のデジタルビデオ信号が各画素に入力される。

【０２０６】２ビット目のデジタルビデオ信号が各画素
に入力されると、非表示期間である表示期間Ｔｒ２が終
了し、表示期間Ｔｒ３が開始される。

【０２０７】上述した動作は、ｎビット目のデジタルビ
デオ信号が画素に入力され、全ての表示期間（非表示期
間も含む）が出現するまで繰り返される。

【０２０８】全ての表示期間が終了すると１フレーム期
間が終了し、１つの画像を表示することができる。出現
した非表示期間の数をｊ個とすると、１フレーム期間中
に表示期間は（ｎ＋ｊ）個出現することになる。

【０２０９】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｒ１となる。そして上述した動作を繰り返す。

【０２１０】表示期間Ｔｒ１、Ｔｒ２、…、Ｔｒ（ｎ＋
ｊ−１）、Ｔｒ（ｎ＋ｊ）は、それぞれ書き込み期間Ｔ
ａ１、Ｔａ２、…、Ｔａ（ｎ＋ｊ−１）、Ｔａ（ｎ＋
ｊ）が開始されてから、その次に出現する書き込み期間
Ｔａ２、Ｔａ３、…、Ｔａ（ｎ＋ｊ）、Ｔａ１が開始さ
れるまでの期間である。

【０２１１】また表示期間Ｔｒ１〜Ｔｒ（ｎ＋ｊ）のう
ち、非表示期間以外の表示期間を短い順に並べた場合
に、表示期間の長さの比は、２⁰：２¹：２²：…：２
^(n-2)：２ ^(n-1)となる。

【０２１２】この非表示期間以外の表示期間の組み合わ
せで、２ⁿ階調のうち所望の階調表示を行うことができ
る。１フレーム期間中における白表示の表示期間の長さ
の総和を求めることによって、当該フレーム期間におけ
るその画素の表示した階調がきまる。なお本実施例で
は、非表示期間以外の全ての表示期間において白表示を
行った場合、画素の輝度が１００となる。

【０２１３】また本実施例において、１フレーム期間中
で１番長い非表示期間である表示期間を１フレーム期間
の最後に設けると、１番長い非表示期間と、その次に出
現する表示期間との間にフレーム期間の区切れがあるよ
うに人間の目に認識させることができる。これによっ
て、中間表示を行ったときに隣り合うフレーム期間同士
で表示期間が隣接することによって起きていた表示むら
を、人間の目に認識させずらくすることができる。

【０２１４】また、任意の書き込み期間が２つ隣の書き
込み期間と互いに重ならないように、非表示期間の長さ
を定めることが重要である。例えば書き込み期間Ｔａｉ
は、書き込み期間Ｔａ（ｉ＋２）、Ｔａ（ｉ−２）と重
ならないようにすることが必要である。

【０２１５】また隣り合う書き込み期間が重なっている
場合、隣り合う書き込み期間の一方において第１走査線
を選択し、もう一方の書き込み期間において第２走査線
を選択しデジタル信号を書き込む必要がある。しかし隣
り合う書き込み期間が重なっていない場合はこれに限ら
ず、それぞれの書き込み期間において共に第１走査線を
選択しても良いし、共に第２走査線を選択しても良い。

【０２１６】本発明は上述した駆動によって、任意のデ
ジタルビデオ信号と次のデジタルビデオ信号の画素への
書き込みを並行して行うことが可能になり、表示期間を
全ての画素へデジタルビデオ信号を書き込む期間の長さ
よりも短くすることが可能になる。

【０２１７】つまり、本発明のＤＭＤの時分割階調表示
では、従来のＤＭＤの時分割階調表示に比べて、従来の
サブフレーム期間に相当する表示期間の長さを短くする
ことが可能になる。そのため、デジタルビデオ信号を画
素へ書き込む速度が従来と同じであっても、画像の階調
数をより高くすることが可能になる。

【０２１８】（実施例５）本実施例では、本発明の第２
の構成のＤＭＤにおいて、６ビットのデジタルビデオ信
号によって表示を行う駆動方法について、図１２を用い
て説明する。なお本実施例のＤＭＤは、図５、図７に示
した構造を有する。図１２において、横軸はタイムスケ
ールを示しており縦軸は走査線の位置を示している。

【０２１９】図５に示したＤＭＤにおいて書き込み期間
Ｔａ１が開始され、１ビット目のデジタルビデオ信号が
各画素に入力される。なお、本実施例におけるデジタル
ビデオ信号の画素への入力は、実施の形態の場合と同様
に行われるので、ここでは詳しい駆動の仕方について説
明を省略する。

【０２２０】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号または反転デジタ
ルビデオ信号がそれぞれ入力されると、デジタルビデオ
信号の有する「１」または「０」の情報によって、画素
が有するマイクロミラーの基板に対する角度が選択され
る。基板に対する角度が選択されると、光源からの光は
スクリーンに照射されるか、光吸収板に照射されるかが
選択される。

【０２２１】一方、書き込み期間Ｔａ１が終了する前ま
たは後に書き込み期間Ｔａ２が開始され、２ビット目の
デジタルビデオ信号が画素に入力される。そして全ての
画素のマイクロミラーの角度が選択され、表示が行われ
るる。

【０２２２】全ての画素に２ビット目のデジタルビデオ
信号が入力されるまでの期間が書き込み期間Ｔａ２であ
る。

【０２２３】上記動作は６ビット目のデジタルビデオ信
号が画素に入力されるまで繰り返される。なお、各ビッ
トのデジタルビデオ信号によって実際に表示を行う表示
期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔ
ｒ１〜Ｔｒ６は、各ラインの画素にデジタルビデオ信号
が入力されてから、次のビットのデジタルビデオ信号が
同じ画素に入力されるまでの期間である。特に１ライン
目の画素の任意の表示期間Ｔｒは、任意の書き込み期間
が開始されてから次に出現する書き込み期間が開始され
るまでの期間と同じである。

【０２２４】全ての表示期間Ｔｒ１〜Ｔｒ６が終了する
と、１つの画像を表示することができる。本発明におい
て、１つの画像が表示される期間を１フレーム期間
（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレー
ム期間（Ｆ）は各ラインの画素ごとに異なっている。最
後のラインの画素のフレーム期間は、ほぼ書き込み期間
Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間
の開始より遅れて開始される。

【０２２５】なお表示期間Ｔｒ６が終了すると同時に次
のフレーム期間の最初の書き込み期間Ｔａ１が開始さ
れ、再び上述した動作を繰り返す。

【０２２６】本発明では表示期間Ｔｒを短い方から順に
並べた場合、長さの比が２⁰：２¹：２²：…：２⁴：２⁵
となることが重要である。この表示期間の組み合わせで
２⁶階調のうち所望の階調表示を行うことができる。

【０２２７】１フレーム期間中にスクリーンに光が照射
された表示期間の長さの総和を求めることによって、当
該フレーム期間におけるその画素の表示する階調がきま
る。例えば、全部の表示期間においてスクリーンに光が
照射されたときの、画素が表示する明るさを１００とす
ると、長さの比が２⁰と２¹に相当する表示期間において
のみスクリーンに光が照射されたときに、画素は１９の
階調が表現でき、２²と２⁴と２⁵に相当する表示期間に
おいてのみスクリーンに光が照射されたときに、画素は
５６の階調が表現できる。

【０２２８】また、任意の書き込み期間が２つ隣の書き
込み期間と互いに重ならないようにすることが重要であ
る。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ
（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにするこ
とが必要である。

【０２２９】また本実施例では、連続して出現する書き
込み期間において第１走査線１４７ａと第２走査線１４
７ｂとを順に選択していったが、必ずしも本発明はこの
構成に限定されない。隣り合う書き込み期間が重なって
いる場合、隣り合う書き込み期間の一方において第１走
査線を選択し、もう一方の書き込み期間において第２走
査線を選択しデジタル信号を書き込む必要がある。しか
し隣り合う書き込み期間が重なっていない場合はこの限
りではなく、それぞれの書き込み期間において共に第１
走査線を選択しても良いし、共に第２走査線を選択して
も良い。

【０２３０】本発明は上述した駆動によって、任意のデ
ジタルビデオ信号と次のデジタルビデオ信号の画素への
書き込みを並行して行うことが可能になり、表示期間を
全ての画素へデジタルビデオ信号を書き込む期間の長さ
よりも短くすることが可能になる。

【０２３１】つまり、本発明のＤＭＤの時分割階調表示
では、従来のＤＭＤの時分割階調表示に比べて、従来の
サブフレーム期間に相当する表示期間の長さを短くする
ことが可能になる。そのため、デジタルビデオ信号を画
素へ書き込む速度が従来と同じであっても、画像の階調
数をより高くすることが可能になる。

【０２３２】（実施例６）本実施例では、本発明の第２
の構成のＤＭＤにおいて、１０個の表示期間を用いて８
ビットのデジタルビデオ信号により２⁸階調の表示を行
う場合について説明する。なお本実施例のＤＭＤは、図
５、図７に示した構造を有する。図１３において、横軸
はタイムスケールを示しており縦軸は走査線の位置を示
している。

【０２３３】図５に示したＤＭＤにおいて書き込み期間
Ｔａ１が開始され、１ビット目のデジタルビデオ信号が
各画素に入力される。なお、本実施例におけるデジタル
ビデオ信号の画素への入力は、実施の形態の場合と同様
に行われるので、ここでは詳しい駆動の仕方について説
明を省略する。

【０２３４】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号または反転デジタ
ルビデオ信号がそれぞれ入力されると、デジタルビデオ
信号の有する「１」または「０」の情報によって、画素
が有するマイクロミラーの基板に対する角度が選択され
る。基板に対する角度が選択されると、光源からの光は
スクリーンに照射されるか、光吸収板に照射されるかが
選択される。

【０２３５】一方、書き込み期間Ｔａ１が終了する前ま
たは後に書き込み期間Ｔａ２が開始され、２ビット目の
デジタルビデオ信号が画素に入力される。そして全ての
画素のマイクロミラーの角度が選択され、表示が行われ
るる。

【０２３６】全ての画素に２ビット目のデジタルビデオ
信号が入力されるまでの期間が書き込み期間Ｔａ２であ
る。

【０２３７】上記動作は８ビット目のデジタルビデオ信
号が画素に入力されるまで繰り返される。なお、各ビッ
トのデジタルビデオ信号によって実際に表示を行う表示
期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔ
ｒ１〜Ｔｒ１０は、各ラインの画素にデジタルビデオ信
号が入力されてから、次のビットのデジタルビデオ信号
が同じ画素に入力されるまでの期間である。特に１ライ
ン目の画素の任意の表示期間Ｔｒは、任意の書き込み期
間が開始されてから次に出現する書き込み期間が開始さ
れるまでの期間と同じである。

【０２３８】全ての表示期間Ｔｒ１〜Ｔｒ１０が終了す
ると、１つの画像を表示することができる。本発明にお
いて、１つの画像が表示される期間を１フレーム期間
（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレー
ム期間（Ｆ）は各ラインの画素ごとに異なっている。最
後のラインの画素のフレーム期間は、ほぼ書き込み期間
Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間
の開始より遅れて開始される。

【０２３９】なお表示期間Ｔｒ１０が終了すると同時に
次のフレーム期間の最初の書き込み期間Ｔａ１が開始さ
れ、再び上述した動作を繰り返す。

【０２４０】なお本実施例において、書き込み期間Ｔａ
６、Ｔａ８、Ｔａ１０において画素には、同じビットの
デジタルビデオ信号が入力される。本実施例では６ビッ
ト目のデジタルビデオ信号が、書き込み期間Ｔａ６、Ｔ
ａ８、Ｔａ１０において画素に入力されている。

【０２４１】また本実施例では、表示期間Ｔｒ１〜Ｔｒ
１０のそれぞれの長さの比を、Ｔｒ９：Ｔｒ７：Ｔｒ
５：Ｔｒ３：Ｔｒ１：Ｔｒ２：Ｔｒ４：（Ｔｒ６＋Ｔｒ
８＋Ｔｒ１０）＝２⁰：２¹：２²：２³：２⁴：２⁵：
２⁶：２⁷とする。なお表示期間の長さの比はこの順序に
限られない。表示期間Ｔｒ１〜Ｔｒｎを短い順に並べた
場合に、それぞれの長さの比が２⁰：２¹：…：２⁴：２⁷
となっていれば良い。

【０２４２】よって本実施例では、Ｔｒ６、Ｔｒ８、Ｔ
ｒ１０の３つの表示期間が１つの表示期間として機能す
ることで、２⁸階調の表示を行う。そして表示期間Ｔｒ
１〜Ｔｒ１０の組み合わせで２⁸階調のうち所望の階調
表示を行うことができる。

【０２４３】１フレーム期間中にスクリーンに光が照射
された表示期間の長さの総和を求めることによって、当
該フレーム期間におけるその画素の表示する階調がきま
る。例えば、全部の表示期間においてスクリーンに光が
照射されたときの、画素が表示する明るさを１００とす
ると、長さの比が２⁰と２¹に相当する表示期間において
のみスクリーンに光が照射されたときに、画素は１９の
階調が表現でき、２²と２⁴と２⁵と２⁷と２⁹に相当する
表示期間においてのみスクリーンに光が照射されたとき
に、画素は５５の階調が表現できる。

【０２４４】また、任意の書き込み期間が２つ隣の書き
込み期間と互いに重ならないようにすることが重要であ
る。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ
（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにするこ
とが必要である。

【０２４５】また本実施例では、連続して出現する書き
込み期間において第１走査線１４７ａと第２走査線１４
７ｂとを順に選択していったが、必ずしも本発明はこの
構成に限定されない。隣り合う書き込み期間が重なって
いる場合、隣り合う書き込み期間の一方において第１走
査線を選択し、もう一方の書き込み期間において第２走
査線を選択しデジタル信号を書き込む必要がある。しか
し隣り合う書き込み期間が重なっていない場合はこの限
りではなく、それぞれの書き込み期間において共に第１
走査線を選択しても良いし、共に第２走査線を選択して
も良い。

【０２４６】本発明は上述した駆動によって、任意のデ
ジタルビデオ信号と次のデジタルビデオ信号の画素への
書き込みを並行して行うことが可能になり、表示期間を
全ての画素へデジタルビデオ信号を書き込む期間の長さ
よりも短くすることが可能になる。

【０２４７】（実施例７）本実施例では、本発明の第２
の構成のＤＭＤにおいて、７個の表示期間を用いて６ビ
ットのデジタルビデオ信号により２⁶階調の表示を行う
場合について説明する。なお本実施例のＤＭＤは、図
５、図７に示した構造を有する。図１４において、横軸
はタイムスケールを示しており縦軸は走査線の位置を示
している。

【０２４８】はじめに書き込み期間Ｔａ１において、１
ビット目のデジタルビデオ信号が各画素に入力される。
なお、本実施例におけるデジタルビデオ信号の画素への
入力は、実施の形態の場合と同様に行われるので、ここ
では詳しい駆動の仕方について説明を省略する。

【０２４９】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂに、デジタルビデオ信号または反転デジタ
ルビデオ信号がそれぞれ入力されると、デジタルビデオ
信号の有する「１」または「０」の情報によって、画素
が有するマイクロミラーの基板に対する角度が選択され
る。基板に対する角度が選択されると、光源からの光は
スクリーンに照射されるか、光吸収板に照射されるかが
選択される。

【０２５０】一方、書き込み期間Ｔａ１が終了する前ま
たは後に書き込み期間Ｔａ２が開始され、２ビット目の
デジタルビデオ信号が画素に入力される。そして全ての
画素のマイクロミラーの角度が選択され、表示が行われ
るる。

【０２５１】全ての画素に２ビット目のデジタルビデオ
信号が入力されるまでの期間が書き込み期間Ｔａ２であ
る。２ビット目のデジタルビデオ信号が画素に入力され
ると該画素において表示が行われる。

【０２５２】上記動作は６ビット目のデジタルビデオ信
号が画素に入力されるまで繰り返される。なお、各ビッ
トのデジタルビデオ信号によって実際に表示を行う表示
期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔ
ｒ１〜Ｔｒ６は、各ラインの画素にデジタルビデオ信号
が入力されてから、次のビットのデジタルビデオ信号が
同じ画素に入力されるまでの期間である。特に１ライン
目の画素の任意の表示期間Ｔｒは、任意の書き込み期間
が開始されてから次に出現する書き込み期間が開始され
るまでの期間と同じである。

【０２５３】次に書き込み期間Ｔａ６が終了する前に、
書き込み期間Ｔａ７が開始される。本実施例において、
書き込み期間Ｔａ７には全ての画素が黒表示を行うよう
な情報を有するデジタルの信号（非表示信号）が各画素
に入力される。この非表示信号はデジタルビデオ信号と
は異なり画像情報を有していない。

【０２５４】非表示信号が各画素に入力されると、全て
の画素が黒表示の状態となる。よって表示期間Ｔｒ７に
おいて画素は表示を行わない。本実施例において表示期
間Ｔｒ７は非表示期間である。

【０２５５】次に書き込み期間Ｔａ７が終了する前若し
くは後に、次のフレーム期間の最初の書き込み期間であ
る書き込み期間Ｔａ１が開始される。次のフレーム期間
のＴａ１が開始されると同時に表示期間Ｔｒ７は終了
し、１フレーム期間が終了する。

【０２５６】全ての表示期間が終了すると１フレーム期
間が終了し、１つの画像を表示することができる。出現
した非表示期間の数は１個なので、１フレーム期間中に
表示期間は７個出現することになる。

【０２５７】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｒ１となる。そして上述した動作を繰り返す。

【０２５８】表示期間Ｔｒ１、Ｔｒ２、…、Ｔｒ６、Ｔ
ｒ７は、それぞれ書き込み期間Ｔａ１、Ｔａ２、…、Ｔ
ａ６、Ｔａ７において画素にデジタル信号が書き込まれ
てから、次に出現する書き込み期間Ｔａ２、Ｔａ３、
…、Ｔａ（ｎ＋ｊ）、Ｔａ１において再び該画素にデジ
タル信号が書き込まれるまでの期間である。

【０２５９】また表示期間Ｔｒ１〜Ｔｒ７のうち、非表
示期間以外の表示期間Ｔｒ１〜Ｔｒ６を短い順に並べた
場合に、表示期間の長さの比は、２⁰：２¹：２²：…：
２⁴：２⁵となる。

【０２６０】この非表示期間以外の表示期間の組み合わ
せで、２⁶階調のうち所望の階調表示を行うことができ
る。１フレーム期間中における白表示の表示期間の長さ
の総和を求めることによって、当該フレーム期間におけ
るその画素の表示した階調がきまる。なお本実施例で
は、非表示期間以外の全ての表示期間において白表示を
行った場合、画素の輝度が１００となる。

【０２６１】例えば、全部の表示期間においてスクリー
ンに光が照射されたときの、画素が表示する明るさを１
００とすると、長さの比が２⁰に相当する表示期間にお
いてのみスクリーンに光が照射されたときに、画素は１
３の階調が表現でき、２²と２⁴と２⁵に相当する表示期
間においてのみスクリーンに光が照射されたときに、画
素は７８の階調が表現できる。

【０２６２】また本実施例において、１フレーム期間中
で１番長い非表示期間である表示期間を１フレーム期間
の最後に設けることで、１番長い非表示期間と、その次
に出現する表示期間との間にフレーム期間の区切れがあ
るように人間の目に認識させることができる。これによ
って、中間表示を行ったときに隣り合うフレーム期間同
士で表示期間が隣接することによって起きていた表示む
らを、人間の目に認識させずらくすることができる。

【０２６３】また、任意の書き込み期間が２つ隣の書き
込み期間と互いに重ならないように、非表示期間の長さ
を定めることが重要である。例えば書き込み期間Ｔａｉ
は、書き込み期間Ｔａ（ｉ＋２）、Ｔａ（ｉ−２）と重
ならないようにすることが必要である。

【０２６４】また隣り合う書き込み期間が重なっている
場合、隣り合う書き込み期間の一方において第１走査線
を選択し、もう一方の書き込み期間において第２走査線
を選択しデジタル信号を書き込む必要がある。しかし隣
り合う書き込み期間が重なっていない場合はこれに限ら
ず、それぞれの書き込み期間において共に第１走査線を
選択しても良いし、共に第２走査線を選択しても良い。

【０２６５】本発明は上述した駆動によって、任意のデ
ジタルビデオ信号と次のデジタルビデオ信号の画素への
書き込みを並行して行うことが可能になり、表示期間を
全ての画素へデジタルビデオ信号を書き込む期間の長さ
よりも短くすることが可能になる。

【０２６６】つまり、本発明のＤＭＤの時分割階調表示
では、従来のＤＭＤの時分割階調表示に比べて、従来の
サブフレーム期間に相当する表示期間の長さを短くする
ことが可能になる。そのため、デジタルビデオ信号を画
素へ書き込む速度が従来と同じであっても、画像の階調
数をより高くすることが可能になる。 （実施例８）本実施例では、本発明のＤＭＤの画素の詳
しい構成について説明する。

【０２６７】図１５に本発明で用いられるＤＭＤのがそ
の一例を示す。１０４はマイクロミラーであり、マイク
ロミラー支持ポスト１２２によりヨーク１２３の支持ポ
スト接続部１２４に接続されている。

【０２６８】ヨーク１２３はヒンジ１０５に保持されて
いる。またヒンジ１０５はポストキャップ１２５に保持
されている。ポストキャップ１２５はヒンジ支持ポスト
１０６によってバイアスバス１２９のヒンジ支持ポスト
接続部１２８に接続されている。バイアスバス１２９は
着地サイト１０３を有している。着地サイト１０３は絶
縁性を有しているか、マイクロミラー１０４と同じ電位
に保たれている。

【０２６９】１０２ａは第１アドレス電極であり、１０
２ｂは第２アドレス電極である。第１アドレス電極１０
２ａは電極支持ポスト１３０によって、第１アドレス電
極パッド１２６ａの電極支持ポスト接続部１３１に接続
されている。また第２アドレス電極１０２ｂも電極支持
ポスト１３０によって、第２アドレス電極パッド１２６
ｂの電極支持ポスト接続部１３１に接続されている。

【０２７０】第１接続部１２７ａから第１アドレス電極
パッド１２６ａに入力されるデジタル信号は、第１アド
レス電極１０２ａに入力される。第２接続部１２７ｂか
ら第２アドレス電極パッド１２６ｂに入力されるデジタ
ル信号は、第２アドレス電極１０２ｂに入力される。

【０２７１】第１アドレス電極１０２ａと第２アドレス
電極１０２ｂにデジタル信号が入力されることによっ
て、マイクロミラー１０４が傾き、白表示または黒表示
が選択される。マイクロミラー１０４が傾くことで、ヨ
ーク片１３２の一部が着地サイト１０３に接触しても良
い。

【０２７２】本実施例は、実施例１〜７と自由に組み合
わせて実施することが可能である。

【０２７３】（実施例９）本実施例では、本発明におい
て用いられるＳＲＡＭの構造について説明する。

【０２７４】図１６にＳＲＡＭの回路図の一例を示す。
ＳＲＡＭはｐチャネル型トランジスタとｎチャネル型ト
ランジスタを２つづつ有しており、ｐチャネル型トラン
ジスタのソース領域は高電圧側の電源Ｖｄｄｈに、ｎチ
ャネル型トランジスタのソース領域は低電圧側の電源Ｖ
ｓｓに、それぞれ接続されている。１つのｐチャネル型
トランジスタと１つのｎチャネル型トランジスタとが対
になっており、１つのＳＲＡＭの中にｐチャネル型トラ
ンジスタとｎチャネル型トランジスタとの対が２組存在
することになる。

【０２７５】対になったｐチャネル型トランジスタとｎ
チャネル型トランジスタは、そのドレイン領域が互いに
接続されている。また対になったｐチャネル型トランジ
スタとｎチャネル型トランジスタは、そのゲート電極が
互いに接続されている。そして互いに一方の対のｐチャ
ネル型及びｎチャネル型トランジスタのドレイン領域
が、もう一方の対のｐチャネル型及びｎチャネル型トラ
ンジスタのゲート電極と同じ電位に保たれている。そし
て一方の対のｐチャネル型及びｎチャネル型トランジス
タのドレイン領域は入力端子（Ｖｉｎ）に接続されてお
り、もう一方の対のｐチャネル型及びｎチャネル型トラ
ンジスタのドレイン領域は出力端子（Ｖｏｕｔ）に接続
されている。

【０２７６】ＳＲＡＭはＶｉｎにおける電位と、Ｖｏｕ
ｔにおける電位とが、グラウンドを基準として反転す
る。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当の
Ｌｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄ
ｈ相当のＨｉの信号となる。

【０２７７】次に、本発明で用いられるＳＲＡＭの、図
１６とは異なる構成について説明する。

【０２７８】図１７（Ａ）に本実施例のＳＲＡＭの等価
回路図を示す。ＳＲＡＭはｐチャネル型トランジスタと
抵抗とを２つづつ有している。１つのｐチャネル型トラ
ンジスタと１つの抵抗とが対になっており、１つのＳＲ
ＡＭの中にｐチャネル型トランジスタと抵抗との対が２
組存在することになる。そして、ｐチャネル型トランジ
スタのソース領域は高電圧側の電源Ｖｄｄｈに、ドレイ
ン領域は抵抗を介して低電圧側の電源Ｖｓｓにそれぞれ
接続されている。

【０２７９】ｐチャネル型トランジスタのドレイン領域
は、互いに他のｐチャネル型トランジスタのゲート電極
と同じ電位に保たれている。そして一方のｐチャネル型
トランジスタのドレイン領域は入力端子（Ｖｉｎ）に接
続されており、もう一方のｐチャネル型トランジスタの
ドレイン領域は出力端子（Ｖｏｕｔ）に接続されてい
る。

【０２８０】ＳＲＡＭはＶｉｎにおける電位と、Ｖｏｕ
ｔにおける電位とが、グラウンドを基準として反転す
る。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当の
Ｌｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄ
ｈ相当のＨｉの信号となる。

【０２８１】本実施例のＳＲＡＭは、抵抗をｐチャネル
型トランジスタと同時に形成することが可能なので、ｎ
チャネル型トランジスタを形成する必要がなく、図１６
で示したＳＲＡＭに比べて行程数を削減することができ
る。

【０２８２】図１７（Ｂ）に本実施例のＳＲＡＭの等価
回路図を示す。ＳＲＡＭはｎチャネル型トランジスタと
抵抗とを２つづつ有している。１つのｎチャネル型トラ
ンジスタと１つの抵抗とが対になっており、１つのＳＲ
ＡＭの中にｎチャネル型トランジスタと抵抗との対が２
組存在することになる。そして、ｎチャネル型トランジ
スタのドレイン領域は高電圧側の電源Ｖｄｄｈに、ソー
ス領域は抵抗を介して低電圧側の電源Ｖｓｓにそれぞれ
接続されている。

【０２８３】ｎチャネル型トランジスタのドレイン領域
は、互いに他のｎチャネル型トランジスタのゲート電極
と同じ電位に保たれている。そして一方のｎチャネル型
トランジスタのドレイン領域は入力端子（Ｖｉｎ）に接
続されており、もう一方のｎチャネル型トランジスタの
ドレイン領域は出力端子（Ｖｏｕｔ）に接続されてい
る。

【０２８４】ＳＲＡＭはＶｉｎにおける電位と、Ｖｏｕ
ｔにおける電位とが、グラウンドを基準として反転す
る。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当の
Ｌｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄ
ｈ相当のＨｉの信号となる。

【０２８５】本実施例のＳＲＡＭは、抵抗をｎチャネル
型トランジスタと同時に形成することが可能なので、ｐ
チャネル型トランジスタを形成する必要がなく、図１６
で示したＳＲＡＭに比べて行程数を削減することができ
る。

【０２８６】なお本発明で用いることが可能なＳＲＡＭ
は、上記構成に限定されない。Ｖｉｎにおける電位と、
Ｖｏｕｔにおける電位とが、グラウンドを基準として反
転するような構成を有していれば、どのようなＳＲＡＭ
でも用いることが可能である。

【０２８７】本実施例は、実施例１〜８と自由に組み合
わせて実施することが可能である。

【０２８８】（実施例１０）本実施例では、本発明のＤ
ＭＤを用いたプロジェクター（ＤＬＰ）について説明す
る。

【０２８９】図１８（Ａ）に示すのは、ＤＭＤを１つだ
け用いた、１チップ方式のプロジェクターの概略図であ
る。光源８０１、コンデンサレンズ８０２、８０３、回
転カラーホイール８０４、ＤＭＤ８０５、投射レンズ８
０６、光吸収板８０７、スクリーン８０８が図１８
（Ａ）に示すように設けられている。

【０２９０】ＤＭＤ８０５は、入力されたデジタルビデ
オ信号が有する情報によって、光源８０１から発せられ
る光を、スクリーン８０８または光吸収板８０７に照射
する。

【０２９１】図１８（Ｂ）は回転カラーホイール８０４
の構成を示す図であり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の３色のカラーフィルターを有している。Ｒ（赤）の画
像と、Ｇ（緑）の画像と、Ｂ（青）の画像とを連続して
スクリーン８０８上に投影し、１つのカラー画像を形成
している。

【０２９２】図１８（Ｃ）は回転カラーホイール８０４
の図１８（Ｂ）とは異なる構成を示す図であり、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（透明）の３色のカラ
ーフィルターを有している。Ｒ（赤）の画像と、Ｇ
（緑）の画像と、Ｂ（青）の画像とを連続してスクリー
ン８０８上に投影し、１つのカラー画像を形成してい
る。図１８（Ｃ）に示す回転カラーホイールは、図１８
（Ｂ）に示す回転カラーホイールと異なりＷ（透明）の
カラーフィルターを有している。この透明のカラーフィ
ルターを設けることで、図１８（Ｂ）に示す回転カラー
ホイールよりも輝度を約３７％上げることが可能にな
る。

【０２９３】１チップ方式のプロジェクターは、ＤＭＤ
の数は１つで済むため、ＤＬＰのコストを抑えることが
できる。

【０２９４】次に、ＤＭＤを２つ用いた、２チップ方式
のプロジェクターの概略図を図１９（Ａ）に示す。光源
８１１、コンデンサレンズ８１２、回転カラーホイール
８１３、赤用ＤＭＤ８１４、青・緑用ＤＭＤ８１５、色
分解／色結合プリズム８１６、投射レンズ８１７、スク
リーン８１８が図１９（Ａ）に示すように設けられてい
る。

【０２９５】なお図１９（Ａ）では光吸収板を図示しな
かったが、赤用ＤＭＤ８１４と青・緑用ＤＭＤ８１５の
それぞれについて、光吸収板を設けている。赤用ＤＭＤ
８１４と青・緑用ＤＭＤ８１５は、入力されたデジタル
ビデオ信号が有する情報によって、光源８１１から発せ
られる光を、スクリーン８１８または光吸収板に照射す
る。

【０２９６】回転カラーホイール８１３は、マゼンダ、
イエローのカラーフィルターを有している。

【０２９７】光源８１１からの光は常に回転カラーホイ
ール８１３を通過している。回転カラーホイール８１３
を通過した光のうち、赤色の光は色分解／色結合プリズ
ム８１６によって分離され、赤用ＤＭＤ８１４に照射さ
れている。赤用ＤＭＤ８１４において反射した光のう
ち、画像の形成に用いられる光は投射レンズ８１７に入
射する。このように赤色の画像については、１フレーム
期間を用いて時分割階調表示を行っている。

【０２９８】また、青色と緑色の光は、それぞれマゼン
ダとイエローのカラーフィルターによって分離され、色
分解／色結合プリズム８１６によって青色、緑色用ＤＭ
Ｄ８１５に送られる。そしてそれぞれの色について、１
フレーム期間の半分の期間を用いて時分割階調表示を行
っている。

【０２９９】次に、ＤＭＤを３つ用いた、３チップ方式
のプロジェクターの概略図を図１９（Ｂ）に示す。光源
８２１、コンデンサレンズ８２２、緑用ＤＭＤ８２３、
赤用ＤＭＤ８２４、青用ＤＭＤ８２５、色分解／色結合
プリズム８２６、投射レンズ８２７、スクリーン８２８
が図１９（Ｂ）に示すように設けられている。

【０３００】なお図１９（Ｂ）では光吸収板を図示しな
かったが、緑用ＤＭＤ８２３、赤用ＤＭＤ８２４、青用
ＤＭＤ８２５のそれぞれについて光吸収板を設けてい
る。緑用ＤＭＤ８２３、赤用ＤＭＤ８２４、青用ＤＭＤ
８２５は、入力されたデジタルビデオ信号が有する情報
によって、光源８２１から発せられる光を、スクリーン
８２８または光吸収板に照射する。

【０３０１】３チップ方式のプロジェクターの場合、光
源８２１からの光をＲＧＢそれぞれ専用のＤＭＤで反射
させ、投射レンズで加法混色してカラー画像を表示す
る。この方式は、高画質で高効率であり、主にハイエン
ドプロジェクターに用いられる。

【０３０２】なお、本発明のＤＭＤは、プロジェクター
だけではなく、プリンター、複写機またはその他の電子
機器に用いることが可能である。

【０３０３】本実施例は、実施例１〜９と自由に組み合
わせて実施することが可能である。

【０３０４】

【発明の効果】本発明のＤＭＤでは、従来のＤＭＤの時
分割階調表示に比べて、従来のサブフレーム期間に相当
する表示期間の長さを短くすることが可能になる。その
ため、デジタルビデオ信号を画素へ書き込む速度が従来
と同じであっても、画像の階調数をより高くすることが
可能になる。

【図面の簡単な説明】

【図１】 本発明の第１の構成のＤＭＤの駆動方法を簡
単に示す図。

【図２】 本発明の第２の構成のＤＭＤの駆動方法を簡
単に示す図。

【図３】 本発明の第１の構成のＤＭＤの画素部と駆動
回路を示す図。

【図４】 本発明の第１の構成のＤＭＤの駆動方法を示
す図。

【図５】 本発明の第２の構成のＤＭＤの画素部と駆動
回路を示す図。

【図６】 本発明の第２の構成のＤＭＤの駆動方法を示
す図。

【図７】 本発明のＤＭＤのマイクロミラーの駆動を示
す図。

【図８】 本発明の第１の構成のＤＭＤの駆動方法を示
す図。

【図９】 本発明の第１の構成のＤＭＤの駆動方法を示
す図。

【図１０】 本発明の第１の構成のＤＭＤの駆動方法を
示す図。

【図１１】 本発明の第２の構成のＤＭＤの駆動方法を
示す図。

【図１２】 本発明の第２の構成のＤＭＤの駆動方法を
示す図。

【図１３】 本発明の第２の構成のＤＭＤの駆動方法を
示す図。

【図１４】 本発明の第２の構成のＤＭＤの駆動方法を
示す図。

【図１５】 本発明のＤＭＤの構成を示す図。

【図１６】 ＳＲＡＭの等価回路図。

【図１７】 ＳＲＡＭの等価回路図。

【図１８】 本発明のＤＭＤを有するＤＬＰ及び回転カ
ラーホイールの図。

【図１９】 本発明のＤＭＤを有するＤＬＰの図。

【図２０】 ＤＭＤの構成を簡単に示した図。

【図２１】 従来のＤＭＤの画素部と駆動回路を示す
図。

【図２２】 従来のＤＭＤの駆動方法を簡単に示す図。

【図２３】 従来のＤＭＤの駆動方法の問題点を説明す
るための図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６３１Ｈ ６３１ ６４１Ｅ ６４１ ６８０Ｃ ６８０ 3/34 Ｄ 3/34 Ｈ０４Ｎ 5/74 Ｂ Ｈ０４Ｎ 5/74 Ｂ４１Ｊ 3/00 Ｄ Ｆターム(参考） 2C362 BA17 BA83 2H041 AA16 AB14 AC06 AZ05 5C058 BA07 EA11 EA14 EA27 5C080 AA18 BB05 DD03 EE29 FF11 GG07 GG08 GG12 JJ03 JJ05 JJ06

Claims (14)

【特許請求の範囲】
1. 【請求項１】マイクロミラーと、前記マイクロミラーの
   傾きを変える第１の電極及び第２の電極と、第１のスイ
   ッチング素子と、第２のスイッチング素子と、ＳＲＡＭ
   と、が備えられているデジタルマイクロミラーデバイス
   であって、 前記第１のスイッチング素子は、出力が前記第１の電極
   に接続されており、 前記第２のスイッチング素子は、出力が前記第２の電極
   に接続されており、 前記ＳＲＡＭは、入力が前記第１の電極に接続されてお
   り、 前記ＳＲＡＭは、出力が前記第２の電極に接続されてお
   り、 前記ＳＲＡＭは、入力と出力の電圧が互いに異なってい
   ることを特徴とするデジタルマイクロミラーデバイス。
2. 【請求項２】マイクロミラーと、前記マイクロミラーの
   傾きを変える第１の電極及び第２の電極と、第１のスイ
   ッチング素子と、第２のスイッチング素子と、ＳＲＡＭ
   と、が備えられているデジタルマイクロミラーデバイス
   であって、 前記第１のスイッチング素子によって前記第１の電極に
   前記第１の電圧が与えられると、前記ＳＲＡＭによって
   前記第２の電極に前記第２の電圧が与えられ、 前記第１のスイッチング素子によって前記第１の電極に
   前記第２の電圧が与えられると、前記ＳＲＡＭによって
   前記第２の電極に前記第１の電圧が与えられ、 前記第２のスイッチング素子によって前記第２の電極に
   前記第２の電圧が与えられると、前記ＳＲＡＭによって
   前記第１の電極に前記第１の電圧が与えられ、 前記第１のスイッチング素子のスイッチングは、第１の
   信号によって制御されており、 前記第２のスイッチング素子のスイッチングは、第２の
   信号によって制御されていることを特徴とするデジタル
   マイクロミラーデバイス。
3. 【請求項３】マイクロミラーと、 前記マイクロミラーの傾きを変える第１の電極及び第２
   の電極と、 前記第１の電極に第１の電圧または第２の電圧を与える
   第１のスイッチング素子と、 前記第２の電極に前記第１の電圧または前記第２の電圧
   を与える第２のスイッチング素子と、 前記第１の電極と前記第２の電極のうち、一方に前記第
   １の電圧が与えられると他方に前記第２の電圧を与え、
   一方に前記第２の電圧が与えられると他方に前記第１の
   電圧を与えるＳＲＡＭと、が備えられていることを特徴
   とするデジタルマイクロミラーデバイス。
4. 【請求項４】マイクロミラーと、 前記マイクロミラーの傾きを変える第１の電極及び第２
   の電極と、 前記第１の電極に第１の電圧または第２の電圧を与える
   第１のスイッチング素子と、 前記第２の電極に前記第１の電圧または前記第２の電圧
   を与える第２のスイッチング素子と、 前記第１の電極と前記第２の電極のうち、一方に前記第
   １の電圧が与えられると他方に前記第２の電圧を与え、
   一方に前記第２の電圧が与えられると他方に前記第１の
   電圧を与えるＳＲＡＭと、が備えられており、 前記第１のスイッチング素子のスイッチングは、第１の
   信号によって制御されており、 前記第２のスイッチング素子のスイッチングは、第２の
   信号によって制御されていることを特徴とするデジタル
   マイクロミラーデバイス。
5. 【請求項５】請求項１乃至請求項４のいずれか１項にお
   いて、前記ＳＲＡＭは２つのｐチャネル型トランジスタ
   と２つのｎチャネル型トランジスタとを有していること
   を特徴とするデジタルマイクロミラーデバイス。
6. 【請求項６】請求項１乃至請求項４のいずれか１項にお
   いて、前記ＳＲＡＭは２つのｐチャネル型トランジスタ
   と２つの抵抗とを有していることを特徴とするデジタル
   マイクロミラーデバイス。
7. 【請求項７】請求項１乃至請求項４のいずれか１項にお
   いて、前記ＳＲＡＭは２つのｎチャネル型トランジスタ
   と２つの抵抗とを有していることを特徴とするデジタル
   マイクロミラーデバイス。
8. 【請求項８】請求項１乃至請求項７のいずれか１項に記
   載の前記デジタルマイクロミラーデバイスを用いること
   を特徴とする電子機器。
9. 【請求項９】請求項８において、プロジェクター、プリ
   ンターまたは複写機であることを特徴とする電子機器。
10. 【請求項１０】マイクロミラーと、前記マイクロミラー
    の傾きを変える第１の電極及び第２の電極と、ＳＲＡＭ
    と、が備えられている画素を複数有するデジタルマイク
    ロミラーデバイスの駆動方法であって、 前記複数の画素のそれぞれにおいて、１フレーム期間中
    にｎ個の表示期間と、ｊ個の非表示期間が出現し、 ｎ個の各表示期間において、ｎ個の各表示期間に対応す
    るビットのデジタル信号の前記第１の電圧が、前記複数
    の画素がそれぞれ有する第１の電極に与えられると、前
    記ＳＲＡＭによって前記第２の電極に前記第２の電圧が
    与えられ、 ｎ個の各表示期間において、ｎ個の各表示期間に対応す
    るビットのデジタル信号の前記第２の電圧が、前記複数
    の画素がそれぞれ有する第１の電極に与えられると、前
    記ＳＲＡＭによって前記第２の電極に前記第１の電圧が
    与えられ、 ｊ個の非表示期間において、前記第２の電圧が、前記複
    数の画素がそれぞれ有する第２の電極に与えられると、
    前記ＳＲＡＭによって前記第１の電極に前記第１の電圧
    が与えられ、 前記ｎ個の表示期間が全て出現した後、再び前記ｎ個の
    表示期間のいずれか１つが出現し、 前記ｎ個の表示期間の長さの比は、２⁰：２¹：…：２
    ^(n-1)で表されることを特徴とするデジタルマイクロミ
    ラーデバイスの駆動方法。
11. 【請求項１１】マイクロミラーと、前記マイクロミラー
    の傾きを変える第１の電極及び第２の電極と、ＳＲＡＭ
    と、第１のスイッチング素子と、第２のスイッチング素
    子と、が備えられている画素を複数有するデジタルマイ
    クロミラーデバイスの駆動方法であって、 前記複数の画素のそれぞれにおいて、１フレーム期間中
    にｎ個の表示期間と、ｊ個の非表示期間が出現し、 ｎ個の各表示期間において、前記第１のスイッチング素
    子がオンになることによって、ｎ個の各表示期間に対応
    するビットのデジタル信号の前記第１の電圧が、前記複
    数の画素がそれぞれ有する第１の電極に与えられると、
    前記ＳＲＡＭによって前記第２の電極に前記第２の電圧
    が与えられ、 ｎ個の各表示期間において、前記第１のスイッチング素
    子がオンになることによって、ｎ個の各表示期間に対応
    するビットのデジタル信号の前記第２の電圧が、前記複
    数の画素がそれぞれ有する第１の電極に与えられると、
    前記ＳＲＡＭによって前記第２の電極に前記第１の電圧
    が与えられ、 ｊ個の非表示期間において、前記第２のスイッチング素
    子がオンになることによって、前記第２の電圧が前記複
    数の画素がそれぞれ有する第２の電極に与えられると、
    前記ＳＲＡＭによって前記第１の電極に前記第１の電圧
    が与えられ、 前記ｎ個の表示期間が全て出現した後、再び前記ｎ個の
    表示期間のいずれか１つが出現し、 前記ｎ個の表示期間の長さの比は、２⁰：２¹：…：２
    ^(n-1)で表されることを特徴とするデジタルマイクロミ
    ラーデバイスの駆動方法。
12. 【請求項１２】マイクロミラーと、 前記マイクロミラーの傾きを変える第１の電極及び第２
    の電極と、 前記第１の電極と前記第２の電極のうち、一方に前記第
    １の電圧が与えられると他方に前記第２の電圧を与え、
    一方に前記第２の電圧が与えられると他方に前記第１の
    電圧を与えるＳＲＡＭと、が備えられている画素を複数
    有するデジタルマイクロミラーデバイスの駆動方法であ
    って、 前記複数の画素のそれぞれにおいて、１フレーム期間中
    にｎ個の第１の表示期間と、ｊ個の第２の表示期間が出
    現し、 ｎ個の各第１の表示期間において、ｎ個の各第１の表示
    期間に対応するビットのデジタル信号の前記第１または
    第２の電圧が、前記複数の画素がそれぞれ有する第１の
    電極に与えられ、 ｊ個の各第２の表示期間において、ｊ個の各第２の表示
    期間に対応するビットのデジタル信号の前記第１または
    第２の電圧が、前記複数の画素がそれぞれ有する第２の
    電極に与えられ、 前記ｎ個の第１の表示期間及び前記ｊ個の第２の表示期
    間が全て出現した後、再び前記ｎ個の第１の表示期間と
    前記ｊ個の第２の表示期間のいずれか１つが出現し、 前記ｎ個の第１の表示期間と前記ｊ個の第２の表示期間
    の長さの比は、２⁰：２¹：…：２^(n-1)で表されること
    を特徴とするデジタルマイクロミラーデバイスの駆動方
    法。
13. 【請求項１３】マイクロミラーと、 前記マイクロミラーの傾きを変える第１の電極及び第２
    の電極と、 第１のスイッチング素子と、 第２のスイッチング素子と、 前記第１の電極と前記第２の電極のうち、一方に前記第
    １の電圧が与えられると他方に前記第２の電圧を与え、
    一方に前記第２の電圧が与えられると他方に前記第１の
    電圧を与えるＳＲＡＭと、が備えられている画素を複数
    有するデジタルマイクロミラーデバイスの駆動方法であ
    って、 前記複数の画素のそれぞれにおいて、１フレーム期間中
    にｎ個の第１の表示期間と、ｊ個の第２の表示期間が出
    現し、 ｎ個の各第１の表示期間において、前記第１のスイッチ
    ング素子がオンになることによって、ｎ個の各第１の表
    示期間に対応するビットのデジタル信号の前記第１また
    は第２の電圧が、前記複数の画素がそれぞれ有する第１
    の電極に与えられ、 ｊ個の各第２の表示期間において、前記第２のスイッチ
    ング素子がオンになることによって、ｊ個の各第２の表
    示期間に対応するビットのデジタル信号の前記第１また
    は第２の電圧が、前記複数の画素がそれぞれ有する第２
    の電極に与えられ、 前記ｎ個の第１の表示期間及び前記ｊ個の第２の表示期
    間が全て出現した後、再び前記ｎ個の第１の表示期間と
    前記ｊ個の第２の表示期間のいずれか１つが出現し、 前記ｎ個の第１の表示期間と前記ｊ個の第２の表示期間
    の長さの比は、２⁰：２¹：…：２^(n-1)で表されること
    を特徴とするデジタルマイクロミラーデバイスの駆動方
    法。
14. 【請求項１４】請求項１０乃至請求項１３のいずれか１
    項において、前記複数の各画素において、前記第２の電
    圧が前記第２の電極に与えられたときに、黒表示になる
    ことを特徴とするデジタルマイクロミラーデバイスの駆
    動方法。