JP2002135287A - Band limit circuit, communication device, communication network system, and band limiting method - Google Patents

Band limit circuit, communication device, communication network system, and band limiting method

Info

Publication number
JP2002135287A
JP2002135287A JP2000325891A JP2000325891A JP2002135287A JP 2002135287 A JP2002135287 A JP 2002135287A JP 2000325891 A JP2000325891 A JP 2000325891A JP 2000325891 A JP2000325891 A JP 2000325891A JP 2002135287 A JP2002135287 A JP 2002135287A
Authority
JP
Japan
Prior art keywords
band
limit
band limiting
transmission
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000325891A
Other languages
Japanese (ja)
Inventor
Hideo Katayama
秀士 片山
Yasuto Yamada
保人 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2000325891A priority Critical patent/JP2002135287A/en
Publication of JP2002135287A publication Critical patent/JP2002135287A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a band limit circuit and band limiting method, capable of limiting a band at a PHY layer level in a communication network system as well as a communication device and communication network system capable of limiting a band for every communication line, by solving the problem of a band being difficult to be limited for each communication line which is provided to a user, because it is not possible to determine whether a plurality of packets have been transmitted on the same communication line. SOLUTION: A cycle counter 3 counts the number of clocks CLKA generated by frequency-dividing a transmission clock CLK. A comparator circuit 7 outputs a clear signal B1, when the count value exceeds the holding value of a cycle register 5. A limit counter 4 counts the number of clock CLKB of AND of an effective frame signal A1 and the clock CLKA. An over limit detecting circuit 8 outputs a limit exceedance detecting signal B3, when the count value B2 exceeds the holding value of a limit register 6. An effective frame signal control circuit 9 controls, when the over limit detecting signal B3 is inputted, so that the effective frame signal A1 is invalidated and outputs an effective frame signal A3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、IEEE802.
3系列の規格などに準拠した通信ネットワークシステム
において、伝送クロックに同期しフレームを構成して伝
送されるデータの伝送量を制限する帯域制限回路、通信
装置、通信ネットワークシステム、及び帯域制限方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to IEEE802.
The present invention relates to a band limiting circuit, a communication device, a communication network system, and a band limiting method for forming a frame in synchronization with a transmission clock to limit a transmission amount of data to be transmitted in a communication network system conforming to a three-series standard or the like.

【0002】[0002]

【従来の技術】近年、企業や大学などの構内にとどまら
ず、マンションなどの集合住宅内あるいは一般家庭内に
おいてもLAN(ローカルエリアネットワーク)が構築
されるようになってきている。これらのLANは、通
常、公衆ネットワークや専用線を介してインターネット
あるいは他のLANに接続されるが、これによりWAN
(ワイドエリアネットワーク)が構築されることにな
る。このWANを構築するためにLAN同士を接続する
回線はバックボーン(基幹)回線と呼ばれるが、一般的
にその伝送速度(伝送帯域)はLAN内の伝送速度に比
べて遅い。例えば、IEEE802.3系列の規格に準
拠したLANでは、10Mビット/秒、100Mット/
秒、1Gビット/秒などの伝送速度で通信することが可
能であるが、しばしばバックボーン回線として使用され
るISDN回線においては、64Kビット/秒あるいは
1.5Mビット/秒である。バックボーン回線として、
高速の専用線を利用することもできるが、利用料が高い
という問題がある。このためバックボーン回線の伝送帯
域に合わせるために、LAN内でバックボーン回線出力
側の伝送帯域を制限することが行われている。なお、以
下の説明においては、伝送帯域のことを単に帯域と称す
る場合がある。
2. Description of the Related Art In recent years, a LAN (local area network) has been constructed not only in a premises such as a company or a university, but also in a condominium or other apartment complex or in a general home. These LANs are usually connected to the Internet or other LANs via public networks or leased lines, thereby providing WAN access.
(Wide area network) will be established. The line connecting the LANs to construct this WAN is called a backbone (backbone) line, but its transmission speed (transmission band) is generally lower than the transmission speed in the LAN. For example, in a LAN conforming to the IEEE 802.3 series standard, 10 Mbit / sec, 100 Mbit / sec.
It is possible to communicate at a transmission speed of 1 Gbit / sec or the like, but it is 64 Kbit / sec or 1.5 Mbit / sec in an ISDN line often used as a backbone line. As a backbone line,
Although high-speed dedicated lines can be used, there is a problem that the usage fee is high. For this reason, in order to match the transmission band of the backbone line, the transmission band on the output side of the backbone line is limited in the LAN. In the following description, the transmission band may be simply referred to as a band.

【0003】図10は、従来の帯域制限方法によって、
バックボーン回線出力側の伝送帯域を制限する通信ネッ
トワークシステム(LAN41)の構成例を示すブロッ
ク図である。LAN41は、通信装置であるスイッチン
グハブ43−1〜n(n;1以上の整数)とルータ42
から構成されおり、ルータ42とスイッチングハブ43
−1〜nはそれぞれ上位の通信回線102で接続され
る。スイッチングハブ43−1〜nは、それぞれ複数の
下位の通信回線101を接続し、各通信回線101を介
してPC33やサーバ34などが接続される。また、ル
ータ42は、LAN41とインターネットやLAN等の
他の通信ネットワークとを接続するためのバックボーン
回線103に接続される。
FIG. 10 shows a conventional band limiting method.
It is a block diagram which shows the example of a structure of the communication network system (LAN41) which restricts the transmission band on the backbone line output side. The LAN 41 includes switching hubs 43-1 to n (n; an integer of 1 or more), which are communication devices, and a router 42.
, A router 42 and a switching hub 43
Each of −1 to n is connected by an upper communication line 102. Each of the switching hubs 43-1 to 43-n connects a plurality of lower communication lines 101, and the PC 33, the server 34, and the like are connected via the respective communication lines 101. The router 42 is connected to a backbone line 103 for connecting the LAN 41 to another communication network such as the Internet or a LAN.

【0004】このLAN41は、IEEE802.3系
列の規格に準拠した通信ネットワークシステムであり、
スイッチングハブ43−1〜nは、宛先MAC(Media
Access Control)アドレスに基づいたパケットの転送を
行う。また、ルータ42は、宛先IP(Internet Proto
col)アドレスに基づいたパケットの転送を行う。これ
によりLAN41においては、PC33やサーバ34な
どから送信されたパケットが、このパケットのヘッダに
付加された宛先アドレス(MACアドレス及びIPアド
レス)に基づいて転送される。この時、ルータ42は外
部のネットワーク行きのパケットをバックボーン回線1
03へ出力するが、従来の帯域制限方法によってバック
ボーン回線へ出力するデータの伝送量を制限する。
[0004] The LAN 41 is a communication network system conforming to the IEEE 802.3 series standard.
The switching hubs 43-1 to 43-n are connected to a destination MAC (Media
Access Control) Forwards packets based on addresses. The router 42 is connected to a destination IP (Internet Protocol).
col) Forward the packet based on the address. As a result, in the LAN 41, a packet transmitted from the PC 33, the server 34, or the like is transferred based on the destination address (MAC address and IP address) added to the header of the packet. At this time, the router 42 sends the packet destined for the external network to the backbone line 1
03, the transmission amount of data to be output to the backbone line is limited by a conventional band limiting method.

【0005】この従来の帯域制限方法としては、例え
ば、ルータ42内のスイッチングハブ43−1〜n側受
信バッファにおいて、宛先IPアドレスに基づいて個別
に受信パケットキュー管理を行い、このキュー管理単位
で受信バッファからパケットを読み出してバックボーン
回線へ出力するようにし、受信バッファから読み出す速
度(帯域)がバックボーン回線の伝送帯域内に収まるよ
うに、キュー管理単位毎の受信バッファ読み出し速度を
定める方法が知られている。また、他の方法としては、
パケットに付加されたTCP(Transmission Control P
rotocol)ヘッダのウィンドウサイズの値を書き換える
ことにより、ノード間の通信速度を制御する方法があ
る。また、上記キュー管理単位でバックボーン回線へ出
力するデータの流量を計測し、バックボーン回線の伝送
帯域を超過しそうな場合に、IEEE802.3系列の
規格で規定されたPAUSEフレームを使用して、送信
側ノードに対しパケットの送信を中断させる方法なども
ある。
[0005] As this conventional band limiting method, for example, in the receiving buffers of the switching hubs 43-1 to n in the router 42, received packet queue management is individually performed based on the destination IP address, and the queue management unit is used. A method is known in which a packet is read from the reception buffer and output to the backbone line, and the reception buffer reading speed for each queue management unit is determined so that the speed (band) read from the reception buffer falls within the transmission band of the backbone line. ing. Also, as another method,
TCP (Transmission Control P) added to the packet
There is a method of controlling the communication speed between nodes by rewriting the window size value of the (rotocol) header. Also, the flow rate of data to be output to the backbone line is measured in units of the queue management, and when the transmission bandwidth of the backbone line is likely to be exceeded, the PAUSE frame specified by the IEEE 802.3 series standard is used to transmit the data. There is also a method of interrupting packet transmission to the node.

【0006】[0006]

【発明が解決しようとする課題】しかし、上述した従来
の帯域制限方法では、図10のルータ42がTCP/I
P層の処理として帯域制限を行うが、TCP/IP層の
処理は一般的にCPU(中央演算装置)で行われてお
り、このCPUがパケット転送処理以外に帯域制限処理
も行うとなると、ルータ42のCPUに必要な処理能力
が増大してしまうという問題がある。
However, in the above-described conventional bandwidth limiting method, the router 42 shown in FIG.
The bandwidth is limited as the processing of the P layer, but the processing of the TCP / IP layer is generally performed by a CPU (Central Processing Unit). When the CPU performs the bandwidth limiting processing in addition to the packet transfer processing, the router There is a problem that the processing capacity required for the CPU of 42 increases.

【0007】ところで、インターネット接続業者(イン
ターネットサービスプロバイダ)においては、利用者に
対してインターネットに接続するための通信回線(イン
ターネット接続回線)を提供するための自社LANに対
して以下に示すような要求がある。 (1)利用者に対してインターネット接続回線の利用可
能伝送帯域に応じた料金設定を行うために、インターネ
ット接続回線毎に細かな帯域制限を行うことができるこ
と。 (2)利用者と契約されたインターネット接続回線の総
要求伝送帯域の増加に応じて、段階的にルータの転送処
理能力やバックボーン回線の伝送帯域を増強することが
できること。 (3)悪意を持った利用者により、過大な伝送負荷が加
えられたことによって発生するバックボーン回線の伝送
帯域の圧迫を回避することができること。
[0007] By the way, an Internet connection provider (Internet service provider) requests the following for its own LAN for providing a communication line (Internet connection line) for connecting to a user to the Internet. There is. (1) In order to set a fee for a user according to the available transmission band of the Internet connection line, it is possible to perform a fine band limitation for each Internet connection line. (2) The transfer processing capability of the router and the transmission band of the backbone line can be gradually increased in accordance with the increase in the total required transmission band of the Internet connection line contracted with the user. (3) The transmission bandwidth of the backbone line caused by an excessive transmission load applied by a malicious user can be avoided.

【0008】これら(1)〜(3)の要求に応えるため
には、LANにおいて利用者に提供するインターネット
接続回線毎に帯域制限可能であることが必要である。し
かしながら、従来のように、ルータがTCP/IP層の
処理として帯域制限を行う場合には、利用者に提供する
通信回線毎に帯域制限を行うことが困難である。この理
由は、異なるIPアドレスが付与された複数のパケット
が一通信回線に多重して伝送される場合には、TCP/
IP層の処理では、それら複数のパケットが同一通信回
線で伝送されたパケットであるのか否かを識別すること
ができないからである。したがって、利用者に提供する
通信回線毎に帯域制限を簡易に行うためには、LANに
おけるPHY(物理)層レベルで帯域制限を行う必要が
ある。
In order to meet the requirements (1) to (3), it is necessary for the LAN to be able to limit the bandwidth for each Internet connection line provided to the user. However, when the router performs band limiting as processing of the TCP / IP layer as in the related art, it is difficult to perform band limiting for each communication line provided to the user. The reason for this is that when a plurality of packets with different IP addresses are multiplexed and transmitted on one communication line, the TCP /
This is because it is not possible to identify whether the plurality of packets are packets transmitted on the same communication line in the processing of the IP layer. Therefore, in order to easily limit the bandwidth for each communication line provided to the user, it is necessary to limit the bandwidth at the PHY (physical) layer level in the LAN.

【0009】本発明は、このような事情を考慮してなさ
れたもので、その目的は、通信ネットワークシステムに
おけるPHY層レベルにおいて帯域制限を行うことがで
きる帯域制限回路、及び帯域制限方法を提供することに
ある。また、本発明は、通信回線毎に帯域制限を行うこ
とができる通信装置および通信ネットワークシステムを
提供することも目的とする。
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a band limiting circuit and a band limiting method capable of performing band limitation at a PHY layer level in a communication network system. It is in. Another object of the present invention is to provide a communication device and a communication network system capable of performing band limitation for each communication line.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明は、伝送クロックに同期し
フレームを構成して伝送されるデータの伝送量を制限す
る帯域制限回路であって、前記伝送クロックに基づいた
値を前記フレームの有効期間内でカウントして、このカ
ウント値が所定の制限値に達するまでデータを伝送する
ことを特徴とする。この発明により、伝送されるデータ
の伝送を制限する際に、伝送されるパケットのヘッダ情
報を参照する必要が無くなり、通信ネットワークシステ
ムにおけるPHY層レベルにおいて帯域制限を行うこと
ができるという効果が得られる。さらに、所定の制限値
を変えることにより、最大で帯域制限ゼロの状態から自
由に帯域を制限することができる。
According to a first aspect of the present invention, there is provided a band limiting circuit for limiting a transmission amount of data transmitted by forming a frame in synchronization with a transmission clock. Wherein a value based on the transmission clock is counted within a valid period of the frame, and data is transmitted until the count value reaches a predetermined limit value. According to the present invention, it is not necessary to refer to header information of a transmitted packet when restricting transmission of transmitted data, and an effect is obtained that a band can be restricted at a PHY layer level in a communication network system. . Further, by changing the predetermined limit value, the band can be freely limited from a state where the band limit is zero at the maximum.

【0011】請求項2に記載の発明は、伝送クロックに
同期しフレームを構成して伝送されるデータの伝送量を
制限する帯域制限回路において、前記伝送クロックに基
づいた基準クロックを使用して所定周期を計測するサイ
クル計測手段と、前記所定周期における前記フレームの
有効期間中の前記基準クロック数の累積カウント値を計
測するリミット計測手段と、前記累積カウント値と所定
制限値とを比較して前記伝送量の制限超過を検出する制
限超過検出手段とを備え、前記制限超過検出手段の検出
結果に基づいて前記データの伝送を制限することを特徴
とする。この発明により、伝送されるデータの伝送を制
限する際に、伝送されるパケットのヘッダ情報を参照す
る必要が無くなり、通信ネットワークシステムにおける
PHY層レベルにおいて帯域制限を行うことができると
いう効果が得られる。さらに、所定の制限値を変えるこ
とにより、最大で帯域制限ゼロの状態から自由に帯域を
制限することができる。
According to a second aspect of the present invention, there is provided a band limiting circuit for limiting a transmission amount of data transmitted by forming a frame in synchronization with a transmission clock using a reference clock based on the transmission clock. Cycle measuring means for measuring a cycle, limit measuring means for measuring the cumulative count value of the reference clock number during the valid period of the frame in the predetermined cycle, and comparing the cumulative count value with a predetermined limit value, And an excess limit detection unit for detecting an excess of the transmission amount, wherein the transmission of the data is limited based on a detection result of the excess limit detection unit. According to the present invention, it is not necessary to refer to header information of a transmitted packet when restricting transmission of transmitted data, and an effect is obtained that a band can be restricted at a PHY layer level in a communication network system. . Further, by changing the predetermined limit value, the band can be freely limited from a state where the band limit is zero at the maximum.

【0012】請求項3に記載の発明は、請求項1または
請求項2に記載の発明において、前記伝送量の制限超過
検出結果に基づいて、前記フレームを無効にするフレー
ム制御手段を具備することを特徴とする。この発明によ
り、簡易にデータの伝送量を制限することが可能とな
り、帯域制限回路の規模を縮小することができるという
効果が得られる。
According to a third aspect of the present invention, in the first or second aspect of the present invention, there is provided a frame control means for invalidating the frame based on a result of the detection of the excess transmission amount limit. It is characterized by. According to the present invention, it is possible to easily limit the amount of data transmission, and it is possible to reduce the size of the band limiting circuit.

【0013】請求項4に記載の発明は、請求項3に記載
の発明において、前記フレーム制御手段は、前記伝送量
の制限超過検出時における前記フレームを当該フレーム
の終了まで継続させることを特徴とする。この発明によ
り、帯域制限によるフレーム廃棄に起因した通信障害の
発生を減少させることができるという効果が得られる。
According to a fourth aspect of the present invention, in the third aspect of the present invention, the frame control means continues the frame until the end of the frame when the transmission amount limit excess is detected. I do. ADVANTAGE OF THE INVENTION According to this invention, the effect that the occurrence of communication failures due to frame discard due to band limitation can be reduced is obtained.

【0014】請求項5に記載の発明は、1回線以上の通
信回線に接続される通信装置において、前記通信回線の
少なくともいずれかの通信回線の側に請求項1乃至請求
項4のいずれかの項に記載の帯域制限回路を具備するこ
とを特徴とする。この発明により、所定の通信回線の帯
域制限を行う通信装置を提供することができるという効
果が得られる。
According to a fifth aspect of the present invention, there is provided a communication apparatus connected to one or more communication lines, wherein at least one of the communication lines has a communication line side. It is characterized by comprising the band limiting circuit described in the paragraph. According to the present invention, it is possible to provide a communication device that limits the bandwidth of a predetermined communication line.

【0015】請求項6に記載の発明は、請求項5に記載
の発明において、前記帯域制限回路は、前記通信回線の
入力側又は出力側のどちらか、もしくは入力側と出力側
の両方に具備することを特徴とする。この発明により、
所定の通信回線の帯域制限をより効率的に行う通信装置
を提供することができるという効果が得られる。
According to a sixth aspect of the present invention, in the fifth aspect of the invention, the band limiting circuit is provided on either the input side or the output side of the communication line, or on both the input side and the output side. It is characterized by doing. With this invention,
The effect of being able to provide a communication device that more efficiently limits the bandwidth of a predetermined communication line can be obtained.

【0016】請求項7に記載の発明は、通信ネットワー
クに接続される通信装置において、PHY層処理部とM
AC層処理部とのインタフェース部分に、所定周期内に
おけるデータの伝送量を制限する帯域制限回路を具備す
ることを特徴とする。この発明により、標準的なPHY
層処理部とMAC層処理部の回路構成を変更せずに、帯
域制限回路を付加するだけで帯域制限を行う通信装置を
実現することができるので、通信装置の回路構成が単純
化でき、コストメリットに優れるという効果が得られ
る。
According to a seventh aspect of the present invention, in a communication device connected to a communication network, the PHY layer processing unit and the M
An interface portion with the AC layer processing section is provided with a band limiting circuit for limiting a data transmission amount within a predetermined period. With this invention, a standard PHY
It is possible to realize a communication device that limits the bandwidth only by adding a band limiting circuit without changing the circuit configurations of the layer processing unit and the MAC layer processing unit. Therefore, the circuit configuration of the communication device can be simplified, and the cost can be reduced. The advantage of being excellent in merit is obtained.

【0017】請求項8に記載の発明は、請求項5または
請求項6に記載の発明において、前記帯域制限回路は、
PHY層処理部とMAC層処理部とのインタフェース部
分に具備されることを特徴とする。この発明により、請
求項1乃至請求項4に記載された効果とともに、標準的
なPHY層処理部とMAC層処理部の回路構成を変更せ
ずに、帯域制限回路を付加するだけで帯域制限を行う通
信装置を実現することができるので、通信装置の回路構
成が単純化でき、コストメリットに優れるという効果が
得られる。
According to an eighth aspect of the present invention, in the fifth or sixth aspect of the present invention, the band limiting circuit comprises:
It is characterized in that it is provided at the interface between the PHY layer processing unit and the MAC layer processing unit. According to the present invention, in addition to the effects described in the first to fourth aspects, the band limitation is performed only by adding the band limitation circuit without changing the circuit configuration of the standard PHY layer processing unit and the MAC layer processing unit. Since the communication device that performs the communication can be realized, the circuit configuration of the communication device can be simplified, and an advantage that cost merit is excellent can be obtained.

【0018】請求項9に記載の発明は、ルータとスイッ
チングハブを具備して上部側と下部側とでそれぞれ1回
線以上の通信回線に接続される通信ネットワークシステ
ムであって、請求項1乃至請求項4のいずれかの項に記
載の帯域制限回路を具備することを特徴とする。この発
明により、通信ネットワークに接続される通信回線へ出
力するデータの伝送量を制限することができ、通信回線
を効率的に使用することができる。請求項10に記載の
発明は、請求項9に記載の発明において、前記帯域制限
回路は、少なくとも下部側の1回線以上の通信回線に具
備されることを特徴とする。この発明により、下部側の
通信回線から入力されるデータの伝送量を制限すること
ができ、結果として上部側の通信回線へ出力するデータ
の伝送量も制限することができるので、通信回線を効率
的に使用することができると共に、下部側の通信回線に
接続される通信装置の設定に関わらず、下部側の入力通
信回線の最大伝送量を自由に設定可能な通信ネットワー
クシステムを構築することができるという効果が得られ
る。
According to a ninth aspect of the present invention, there is provided a communication network system comprising a router and a switching hub and connected to at least one communication line on each of an upper side and a lower side. A band limiting circuit according to any one of the above items 4 is provided. According to the present invention, the transmission amount of data output to a communication line connected to a communication network can be limited, and the communication line can be used efficiently. According to a tenth aspect of the present invention, in the ninth aspect of the present invention, the band limiting circuit is provided in at least one or more lower communication lines. According to the present invention, the transmission amount of data input from the lower communication line can be limited, and as a result, the transmission amount of data output to the upper communication line can also be limited. It is possible to construct a communication network system capable of freely setting the maximum transmission amount of the lower input communication line irrespective of the setting of the communication device connected to the lower communication line. The effect that it can be obtained is obtained.

【0019】請求項11に記載の発明は、伝送クロック
に同期しフレームを構成して伝送されるデータの伝送量
を制限する帯域制限方法であって、前記帯域制限方法
は、所定周期内における前記フレーム有効期間中の前記
伝送クロックに基づいた基準クロック数の累積カウント
値を求める過程と、前記累積カウント値に基づいて、前
記伝送量の制限超過を検出する過程と、この検出結果に
基づいて前記データの伝送を制限する過程とを含むこと
を特徴とする。この発明により、伝送されるデータの伝
送を制限する際に、伝送されるパケットのヘッダ情報を
参照する必要が無くなり、通信ネットワークシステムに
おけるPHY層レベルにおいて帯域制限を行うことがで
きるという効果が得られる。
The invention according to claim 11 is a band limiting method for limiting a transmission amount of data transmitted by forming a frame in synchronization with a transmission clock, wherein the band limiting method comprises the steps of: A step of obtaining an accumulated count value of a reference clock number based on the transmission clock during a frame valid period; a step of detecting an excess of the transmission amount based on the accumulated count value; and Limiting the data transmission. According to the present invention, it is not necessary to refer to header information of a transmitted packet when restricting transmission of transmitted data, and an effect is obtained that a band can be restricted at a PHY layer level in a communication network system. .

【0020】請求項12に記載の発明は、請求項11に
記載の発明において、前記帯域制限方法は、前記伝送量
の制限超過検出後、当該前記所定周期内において、前記
フレームを無効にする過程をさらに含むことを特徴とす
る。この発明により、簡易にデータの伝送量を制限する
ことが可能となるという効果が得られる。
According to a twelfth aspect of the present invention, in the invention according to the eleventh aspect, the band limiting method comprises the step of invalidating the frame within the predetermined period after detecting that the transmission amount has been exceeded. Is further included. According to the present invention, an effect is obtained that the amount of data transmission can be easily limited.

【0021】請求項13に記載の発明は、請求項12に
記載の発明において、前記帯域制限方法は、前記伝送量
の制限超過検出時における前記フレームを当該フレーム
の終了まで継続させる過程をさらに含むことを特徴とす
る。この発明により、帯域制限によるフレーム廃棄に起
因した通信障害の発生を減少させることができるという
効果が得られる。
According to a thirteenth aspect, in the twelfth aspect, the bandwidth limiting method further includes a step of continuing the frame until the end of the frame when the excess of the transmission amount is detected. It is characterized by the following. ADVANTAGE OF THE INVENTION According to this invention, the effect that the occurrence of a communication failure due to frame discard due to band limitation can be reduced can be obtained.

【0022】請求項14に記載の発明は、フレームを構
成して伝送されるデータの伝送量を制限する帯域制限方
法であって、前記帯域制限方法は、所定の周期内の実時
間を計測する過程と、前記周期内のデータの伝送量を求
める過程と、前記実時間の計測結果と前記データの伝送
量に基づいてデータの伝送量の制限超過を検出する過程
と、この検出結果に基づいて前記データの伝送を制限す
る過程とを含むことを特徴とする。この発明により、伝
送されるデータの伝送を制限する際に、伝送されるパケ
ットのヘッダ情報を参照する必要が無くなり、通信ネッ
トワークシステムにおけるPHY層レベルにおいて帯域
制限を行うことができるという効果が得られる。さら
に、前記各過程の処理を行うためのプログラムをコンピ
ュータに実行させるようにすれば、帯域制限処理を行う
構成の自由度が増すという効果も得られる。さらに、帯
域制限の要求仕様の変更などがあってもプログラムを修
正するだけでよく、ハードウェア構成を変更することな
く柔軟に対応可能であるという効果も得られる。
According to a fourteenth aspect of the present invention, there is provided a bandwidth limiting method for limiting a transmission amount of data transmitted by forming a frame, wherein the bandwidth limiting method measures real time within a predetermined cycle. A step of determining a transmission amount of data within the period, a step of detecting an excess of a transmission amount of data based on the measurement result of the real time and the transmission amount of the data, and Limiting the data transmission. According to the present invention, it is not necessary to refer to header information of a transmitted packet when restricting transmission of transmitted data, and an effect is obtained that a band can be restricted at a PHY layer level in a communication network system. . Further, by causing a computer to execute a program for performing the above-described processes, an effect of increasing the degree of freedom of the configuration for performing the band limiting process can be obtained. Furthermore, even if there is a change in the required specification of the band limitation, it is only necessary to modify the program, and it is possible to flexibly respond without changing the hardware configuration.

【0023】請求項15に記載の発明は、請求項14に
記載の発明において、前記帯域制限方法は、前記周期内
の実時間として前記周期の開始時刻と現在時刻との時間
差を求める過程をさらに含むことを特徴とする。この発
明により、時計機能を備えている汎用のコンピュータな
どを通信装置として用いる場合に、実時間計測用の専用
タイマを設けることなく、簡易にソフトウェアで帯域制
限機能を実現することができるという効果が得られる。
According to a fifteenth aspect of the present invention, in the invention of the fourteenth aspect, the band limiting method further includes a step of obtaining a time difference between a start time of the cycle and a current time as a real time in the cycle. It is characterized by including. According to the present invention, when a general-purpose computer or the like having a clock function is used as a communication device, an effect that a band limiting function can be easily realized by software without providing a dedicated timer for real time measurement. can get.

【0024】[0024]

【発明の実施の形態】以下、図面を参照し、本発明の実
施形態について説明する。図1は本発明の一実施形態に
よる帯域制限回路12の構成を示すブロック図である。
図2は、本発明の第1の実施形態による通信装置11の
構成を示すブロック図であって、通信装置11は図1に
示す帯域制限回路12を備え、この帯域制限回路12に
より帯域制限機能を実現するものである。初めに、図2
を参照して、図1の帯域制限回路12を適用した通信装
置11について説明する。この図2において、符号12
−1、2は、図1の符号12と同じ構成の帯域制限回路
であり、帯域制限回路12−1は入力回線100−1か
ら入力したデータに対して伝送量を制限し、帯域制限回
路12−2は出力回線100−2へ出力されるデータに
対して伝送量を制限する。符号13は、IEEE80
2.3系列の規格で規定されたMAC層の処理を行うM
AC層処理部である。符号14は、IEEE802.3
系列の規格で規定されたPHY層の処理を行うPHY層
処理部であり、入力回線100−1から入力したデータ
を受信するレシーバ15と、このレシーバ15の出力に
対して逆スクランブル及び復号化処理を行う逆スクラン
ブラ・復号化部16と、出力回線100−1へ出力する
データに対して符号化及びスクランブル処理を行う符号
化・スクランブラ部17と、この符号化・スクランブラ
部17の出力を出力回線100−1へ送信するドライバ
18とから構成される。これら帯域制限回路12−1、
2、PHY層処理部14、MAC層処理部は、制御信号
A2を介して図示しないCPU(中央演算装置)と接続
されており、このCPUによって制御される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the band limiting circuit 12 according to one embodiment of the present invention.
FIG. 2 is a block diagram showing the configuration of the communication device 11 according to the first embodiment of the present invention. The communication device 11 includes the band limiting circuit 12 shown in FIG. Is realized. First, FIG.
The communication device 11 to which the band limiting circuit 12 of FIG. 1 is applied will be described with reference to FIG. In this FIG.
Reference numerals -1 and 2 denote band limiting circuits having the same configuration as the reference numeral 12 in FIG. 1. The band limiting circuit 12-1 limits the amount of data transmitted from the input line 100-1. -2 limits the amount of data transmitted to the output line 100-2. Symbol 13 is IEEE80
M that performs processing of the MAC layer specified by the 2.3 series standard
The AC layer processing unit. Reference numeral 14 indicates IEEE802.3.
A PHY layer processing unit that performs PHY layer processing specified by the stream standard; a receiver 15 that receives data input from the input line 100-1; and a descrambling and decoding process on the output of the receiver 15 , A coding / scrambler 17 for coding and scrambling the data to be output to the output line 100-1, and an output of the coding / scrambler 17 To the output line 100-1. These band limiting circuits 12-1,
2. The PHY layer processing unit 14 and the MAC layer processing unit are connected to a CPU (Central Processing Unit) (not shown) via a control signal A2, and are controlled by the CPU.

【0025】上記した図2の通信装置11において、P
HY層処理部14とMAC層処理部とを接続するインタ
フェースは、IEEE802.3系列の規格で規定され
ており、MII(Media Independent Interface)ある
いはGMII(Giga Media Independent Interface)と
呼ばれているものである。これらMII及びGMIIに
は、伝送クロック、伝送されるデータ、有効フレーム信
号などの仕様が規定されており、MIIとGMIIとの
相違点は、主に伝送クロックの速度と伝送データのビッ
ト幅である。図2の通信装置11においては、MIIを
使用した場合を示しているが、GMIIについても同様
に使用可能である。図3は、そのMIIにおける伝送ク
ロック、伝送データ、有効フレーム信号のタイミング関
係の一例を示す波形図であり、入力回線100−1から
受信した信号(RX_CLK、A1−1、RX_D0〜
3)に関するタイミング関係を示しているが、出力回線
100−2へ送信する信号(TX_CLK、A1−2、
TX_D0〜3)についても同様である。なお、ここで
いう有効フレーム信号A1−1、A1−2とは、IEE
E802.3系列の規格で規定されているRX_DV信
号、TX_EN信号のことを指す。また、MIIには、
エラー信号RX_ER、TX_ER、衝突検出信号CO
L、キャリア検出信号CRSなども規定されているが、
ここではそれらの説明を省略する。
In the communication device 11 shown in FIG.
The interface connecting the HY layer processing unit 14 and the MAC layer processing unit is defined by the IEEE 802.3 series standard and is called MII (Media Independent Interface) or GMII (Giga Media Independent Interface). is there. These MII and GMII define specifications such as a transmission clock, data to be transmitted, and an effective frame signal. Differences between the MII and the GMII are mainly the speed of the transmission clock and the bit width of the transmission data. . Although the case where the MII is used is shown in the communication device 11 of FIG. 2, the GMII can be used similarly. FIG. 3 is a waveform diagram showing an example of the timing relationship between the transmission clock, the transmission data, and the effective frame signal in the MII, and shows the signals (RX_CLK, A1-1, RX_D0 to RX_CLK) received from the input line 100-1.
3 shows the timing relationship, the signals (TX_CLK, A1-2,
TX_D0-3). Note that the valid frame signals A1-1 and A1-2 referred to here are IEEE
It refers to the RX_DV signal and the TX_EN signal defined in the E802.3 series standard. Also, MII has
Error signals RX_ER, TX_ER, collision detection signal CO
L, carrier detection signal CRS, etc. are also defined,
Here, the description thereof is omitted.

【0026】図3(1)は、伝送クロックRX_CLK
の波形を示す波形図である。図3(2)は、有効フレー
ム信号A1−1の波形を示す波形図である。図3(3)
は、伝送される4ビット幅のデータRX_D0〜3の波
形を示す波形図である。なお、データRX_D0〜3
は、IEEE802.3系列の規格で規定された構造の
フレームを構成して伝送されるが、図3(3)には、そ
のフレーム構造の一部を示している。また、図3(2)
に示す有効フレーム信号A1−1については、その立ち
上がり変化点に関し、タイミングの一例を示している。
これらの図に示すように、有効フレーム信号A1−1及
びデータRX_D0〜3は、伝送クロックRX_CLK
に同期しており、有効フレーム信号A1−1がデータR
X_D0〜3のフレーム有効期間を示す。帯域制限回路
12−1、2を備えていない従来の通信装置において
は、有効フレーム信号A1−1、A1−2がそれぞれM
AC層処理部13、PHY層処理部14へ入力されるの
で、有効フレーム信号A1−2で決まるフレーム有効期
間内のデータTX_D0〜3が出力回線100−2へ出
力される。
FIG. 3A shows the transmission clock RX_CLK.
FIG. 6 is a waveform chart showing the waveform of FIG. FIG. 3B is a waveform diagram showing the waveform of the effective frame signal A1-1. FIG. 3 (3)
FIG. 7 is a waveform diagram showing waveforms of 4-bit width data RX_D0 to RX_D3 to be transmitted. Note that the data RX_D0 to RX_D3
Is formed and transmitted in a frame having a structure defined by the IEEE 802.3 series standard, and FIG. 3 (3) shows a part of the frame structure. In addition, FIG.
With respect to the effective frame signal A1-1 shown in FIG.
As shown in these figures, the effective frame signal A1-1 and the data RX_D0 to RX_D0 are transmitted clock RX_CLK
And the effective frame signal A1-1 is
X_D0 to X_3 indicate frame validity periods. In a conventional communication device that does not include the band limiting circuits 12-1 and 12-1, the effective frame signals A1-1 and A1-2 are M
Since the data is input to the AC layer processing unit 13 and the PHY layer processing unit 14, the data TX_D0 to TX_D3 within the frame valid period determined by the valid frame signal A1-2 is output to the output line 100-2.

【0027】図2に示す通信装置11においては、上記
PHY層処理部14とMAC層処理部13の接続部分に
帯域制限回路12−1、2を備え、上記有効フレーム信
号A1−1、A1−2を制御し、有効フレーム信号A3
−1、A3−2としてMAC層処理部13、PHY層処
理部14へ入力することによって、PHY層レベルで帯
域制限を行うように構成している。なお、通信装置11
においては、入力回線側及び出力回線側の双方に帯域制
限回路12−1、2を備えるように構成しているが、帯
域制限機能の必要性に応じて入力回線側または出力回線
側のいずれか片方だけに備えるようにしてもよい。
The communication device 11 shown in FIG. 2 includes band limiting circuits 12-1 and 12-1 at the connection portion between the PHY layer processing unit 14 and the MAC layer processing unit 13, and provides the valid frame signals A1-1 and A1- 2 to control the effective frame signal A3
-1 and A3-2 are input to the MAC layer processing unit 13 and the PHY layer processing unit 14 so as to limit the band at the PHY layer level. The communication device 11
Is configured to include the band limiting circuits 12-1 and 12-2 on both the input line side and the output line side. Depending on the necessity of the band limiting function, either the input line side or the output line side may be used. You may make it prepare for only one side.

【0028】次に、図1を参照して、PHY層レベルで
の帯域制限を実現する帯域制限回路12の構成について
説明する。図1において、帯域制限回路12に入力され
る伝送クロックCLKは、図2の伝送クロックRX_C
LKまたはTX_CLKに対応し、有効フレーム信号A
1は、有効フレーム信号A1−1またはA1−2に対応
し、有効フレーム信号A3は、有効フレーム信号A3−
1またはA3−2に対応する。また、帯域制限回路12
に入力される制御信号A2は、図2の制御信号A2に対
応する。
Next, the configuration of the band limiting circuit 12 for realizing band limiting at the PHY layer level will be described with reference to FIG. 1, the transmission clock CLK input to the band limiting circuit 12 is the transmission clock RX_C of FIG.
LK or TX_CLK, and the valid frame signal A
1 corresponds to the valid frame signal A1-1 or A1-2, and the valid frame signal A3 corresponds to the valid frame signal A3-
1 or A3-2. The band limiting circuit 12
2 corresponds to the control signal A2 in FIG.

【0029】図1において、符号1は、伝送クロックC
LKを所定回数だけ分周してクロックCLKAを生成す
る分周回路である。符号2は、クロックCLKAと有効
フレーム信号A1との論理積によりクロックCLKBを
生成するAND回路である。符号3は、クロックCLK
Aのクロック数を計数するサイクルカウンタである。符
号4は、クロックCLKBのクロック数を計数してカウ
ント値B2を出力するリミットカウンタである。符号5
は、帯域制限周期に対応したサイクルカウント数を保持
するサイクルレジスタである。ここで帯域制限周期と
は、伝送されるデータの伝送量を制限する時間単位を示
す周期のことをいう。符号6は、帯域制限周期内に伝送
されるデータの伝送許容量に対応した制限値を保持する
リミットレジスタである。符号7は、サイクルカウンタ
3のカウント値とサイクルレジスタ5に保持されたサイ
クルカウント数とを比較し、サイクルカウンタ3のカウ
ント値がサイクルレジスタ5の保持値を超えた場合に、
クリア信号B1を出力する比較回路である。
In FIG. 1, reference numeral 1 denotes a transmission clock C
This is a frequency dividing circuit that divides LK by a predetermined number of times to generate a clock CLKA. Reference numeral 2 denotes an AND circuit that generates a clock CLKB based on a logical product of the clock CLKA and the valid frame signal A1. Reference numeral 3 denotes a clock CLK.
A cycle counter for counting the number of clocks of A. Reference numeral 4 denotes a limit counter that counts the number of clocks CLKB and outputs a count value B2. Code 5
Is a cycle register for holding a cycle count number corresponding to the band limitation period. Here, the band limitation cycle refers to a cycle indicating a time unit for limiting a transmission amount of data to be transmitted. Reference numeral 6 denotes a limit register that holds a limit value corresponding to an allowable transmission amount of data transmitted within the band limitation period. Reference numeral 7 compares the count value of the cycle counter 3 with the cycle count number held in the cycle register 5, and when the count value of the cycle counter 3 exceeds the value held in the cycle register 5,
This is a comparison circuit that outputs a clear signal B1.

【0030】符号8は、カウント値B2がリミットレジ
スタ6に保持された制限値を超えた場合に、伝送される
データの伝送量が制限を超過したとして制限超過検出信
号B3を出力する制限超過検出回路である。符号9は、
この制限超過検出信号B3が入力されると、新たに入力
した有効フレーム信号A1に対してフレーム無効を示す
ように制御し、有効フレーム信号A3として出力する有
効フレーム信号制御回路である。符号10は、入力した
制御信号A2に基づいて帯域制限回路12内の各ブロッ
クに対して、各種設定を行う制御インタフェース部であ
る。この制御インタフェース部10から、分周回路1の
分周回数の設定やサイクルレジスタ5及びリミットレジ
スタ6の保持値の設定、各ブロックのリセットなどが行
われる。
Reference numeral 8 denotes an over-limit detection that outputs an over-limit detection signal B3 when the count value B2 exceeds the limit value held in the limit register 6 and the transmission amount of data to be transmitted exceeds the limit. Circuit. Symbol 9 is
When the excess limit detection signal B3 is input, the valid frame signal control circuit controls the newly input valid frame signal A1 to indicate that the frame is invalid and outputs the invalid frame signal A3. A control interface unit 10 performs various settings for each block in the band limiting circuit 12 based on the input control signal A2. The control interface unit 10 sets the number of divisions of the frequency dividing circuit 1, sets the values held in the cycle register 5 and the limit register 6, and resets each block.

【0031】なお、上記比較回路7から出力されるクリ
ア信号B1はサイクルカウンタ3、リミットカウンタ
4、及び制限超過検出回路8をリセットする。また、こ
のクリア信号B1のパルスの間隔が帯域制限周期を示
す。リミットカウンタ4のカウント値B2が、帯域制限
周期内におけるフレーム有効期間中の「伝送クロック
(CLK)に基づいた基準クロック(CLKA)」数の
累積カウント値すなわち伝送されるデータ量となり、こ
れの制限値により制限超過検出信号B3の出力が決まる
ので、リミットレジスタ6に設定される制限値が帯域制
限周期内に伝送されるデータの伝送許容量に対応する。
The clear signal B1 output from the comparison circuit 7 resets the cycle counter 3, limit counter 4, and excess limit detection circuit 8. The interval between the pulses of the clear signal B1 indicates the band limitation period. The count value B2 of the limit counter 4 is the cumulative count value of the number of “reference clocks (CLKA) based on the transmission clock (CLK)” during the valid period of the frame within the band limitation period, that is, the amount of data to be transmitted. Since the output of the excess limit detection signal B3 is determined by the value, the limit value set in the limit register 6 corresponds to the allowable transmission amount of data transmitted within the band limitation period.

【0032】なお、上記帯域制限回路12において、サ
イクルカウンタ3とサイクルレジスタ5と比較回路7と
がサイクル計測手段に対応する。また、AND回路2と
リミットカウンタ4とがリミット計測手段に対応する。
また、制限超過検出回路8とリミットレジスタ6が制限
超過検出手段に対応し、有効フレーム信号制御回路9が
フレーム制御手段に対応する。
In the band limiting circuit 12, the cycle counter 3, the cycle register 5, and the comparison circuit 7 correspond to cycle measuring means. The AND circuit 2 and the limit counter 4 correspond to a limit measuring unit.
The excess limit detection circuit 8 and the limit register 6 correspond to excess limit detection means, and the valid frame signal control circuit 9 corresponds to frame control means.

【0033】なお、上述した帯域制限回路12において
は、分周回路1を備えて伝送クロックCLKを分周し、
この分周したクロックCLKAを帯域制限における基準
クロックとして使用している。例えば、通信装置11に
おいて、伝送クロックCLKとして帯域制限回路12に
入力した伝送クロックRX_CLKは、4ビットデータ
単位の基準クロックであるが、分周回路1の分周回数を
8回(すなわち分周比を1/8)に設定すれば、クロッ
クCLKAは32ビット(4バイト)データ単位の基準
クロックとなる。この分周回路1を備えずに、伝送クロ
ックCLKそのものを「伝送クロックに基づいた基準ク
ロック」として使用するようにしてもよいが、分周回路
1を備え、帯域制限に必要な精度に応じた分周比のクロ
ックCLKAを生成して基準クロックに使用すること
で、各カウンタ3、4や各レジスタ5、6などのビット
幅を減少可能であり、帯域制限回路12の規模を縮小す
ることができる。
In the above-described band limiting circuit 12, the frequency dividing circuit 1 is provided to divide the frequency of the transmission clock CLK.
The frequency-divided clock CLKA is used as a reference clock for band limitation. For example, in the communication device 11, the transmission clock RX_CLK input to the band limiting circuit 12 as the transmission clock CLK is a reference clock in units of 4-bit data. Is set to 1/8), the clock CLKA becomes a reference clock of 32 bits (4 bytes) data unit. The transmission clock CLK itself may be used as the “reference clock based on the transmission clock” without providing the frequency dividing circuit 1. However, the frequency dividing circuit 1 is provided and the transmission clock CLK is used according to the accuracy required for the band limitation. By generating the clock CLKA having the frequency division ratio and using it as the reference clock, the bit width of each of the counters 3 and 4 and each of the registers 5 and 6 can be reduced, and the scale of the band limiting circuit 12 can be reduced. it can.

【0034】次に、図1、図4を参照して上記帯域制限
回路12の動作を説明する。図4は、帯域制限回路12
の各部の波形を示す波形図である。先ず、分周回路1は
入力された伝送クロックCLKを所定回数だけ分周した
クロックCLKAを出力する。サイクルカウンタ3はこ
のクロックCLKAのクロック数を計数し、比較回路7
はこのサイクルカウンタ3のカウンタ値とサイクルレジ
スタ5の保持値とを比較する。一方、リミットカウンタ
4は、クロックCLKAと入力された有効フレーム信号
A1との論理積によるクロックCLKBのクロック数を
計数してカウント値B2を出力する。
Next, the operation of the band limiting circuit 12 will be described with reference to FIGS. FIG. 4 shows the band limiting circuit 12.
FIG. 4 is a waveform chart showing waveforms of respective parts of FIG. First, the frequency dividing circuit 1 outputs a clock CLKA obtained by dividing the input transmission clock CLK by a predetermined number of times. The cycle counter 3 counts the number of clocks of the clock CLKA.
Compares the count value of the cycle counter 3 with the value held in the cycle register 5. On the other hand, the limit counter 4 counts the number of clocks of the clock CLKB based on a logical product of the clock CLKA and the input valid frame signal A1, and outputs a count value B2.

【0035】次いで、サイクルカウンタ3のカウンタ値
がサイクルレジスタ5の保持値を超え、比較回路7が図
4(1)に示すクリア信号B1のパルスP1を出力した
とする。このパルスP1によってサイクルカウンタ3、
リミットカウンタ4及び制限超過検出回路8はリセット
され、それぞれの動作が再開される。次いで、図4
(2)に示す有効フレーム信号A1のパルスF1が入力
されると、AND回路2はこのパルスF1の入力区間に
相当した図4(3)に示すクロックCLKBをリミット
カウンタに入力し、リミットカウンタ4は入力したクロ
ックCLKBのクロック数を計数する。この時、有効フ
レーム信号制御回路9は、制限超過検出信号B3が入力
されていないので、入力された有効フレーム信号A1の
パルスF1をそのまま有効フレーム信号A3として出力
する。
Next, it is assumed that the count value of the cycle counter 3 exceeds the value held in the cycle register 5, and the comparison circuit 7 outputs the pulse P1 of the clear signal B1 shown in FIG. This pulse P1 causes the cycle counter 3,
The limit counter 4 and the limit excess detection circuit 8 are reset, and the respective operations are restarted. Then, FIG.
When the pulse F1 of the valid frame signal A1 shown in (2) is input, the AND circuit 2 inputs the clock CLKB shown in FIG. 4 (3) corresponding to the input section of the pulse F1 to the limit counter, and Counts the number of clocks of the input clock CLKB. At this time, the valid frame signal control circuit 9 outputs the pulse F1 of the input valid frame signal A1 as it is as the valid frame signal A3 because the excess limit detection signal B3 is not input.

【0036】次いで、同様にして、リミットカウンタ4
が、有効フレーム信号A1のパルスF2の入力区間に相
当したクロックCLKBのクロック数を計数し、クロッ
クCLKBのパルスP2を計数した時に、カウント値B
2がリミットレジスタ6に保持された制限値を超えたと
する。この制限超過を検出した制限超過検出回路8は、
図4(4)に示す制限超過検出信号B3を出力する。こ
の制限超過検出信号B3を入力した有効フレーム信号制
御回路9は、入力中の有効フレーム信号A1のパルスF
2に該当のフレームだけは当該有効期間終了まで有効期
間を継続させるために、パルスF2をそのまま有効フレ
ーム信号A3として出力する。
Next, similarly, the limit counter 4
Counts the number of clocks of the clock CLKB corresponding to the input section of the pulse F2 of the effective frame signal A1, and counts the pulse number P2 of the clock CLKB.
It is assumed that 2 exceeds the limit value held in the limit register 6. The over-limit detection circuit 8 that detects this over-limit,
The over-limit detection signal B3 shown in FIG. The valid frame signal control circuit 9 receiving the excess limit detection signal B3 outputs the pulse F of the valid frame signal A1 being input.
Only the frame corresponding to 2 outputs the pulse F2 as it is as the effective frame signal A3 in order to continue the effective period until the end of the effective period.

【0037】次いで、有効フレーム信号A1のパルスF
3が入力されると、有効フレーム信号制御回路9は、パ
ルスF3を有効フレーム信号A3として出力しないこと
によって、当該フレームを無効にする。これにより、パ
ルスF3に対応したデータが伝送されなくなる。次い
で、サイクルカウンタ3のカウンタ値がサイクルレジス
タ5の保持値を超え、すなわち当該帯域制限周期が終了
し、比較回路7が図4(1)に示すクリア信号B1のパ
ルスP3を出力すると、サイクルカウンタ3、リミット
カウンタ4及び制限超過検出回路8はリセットされ、制
限超過検出回路8は制限超過検出信号B3を未出力にす
る。
Next, the pulse F of the effective frame signal A1
When 3 is input, the valid frame signal control circuit 9 invalidates the frame by not outputting the pulse F3 as the valid frame signal A3. As a result, data corresponding to the pulse F3 is not transmitted. Next, when the count value of the cycle counter 3 exceeds the value held in the cycle register 5, that is, the band limit period ends, and the comparison circuit 7 outputs the pulse P3 of the clear signal B1 shown in FIG. 3. The limit counter 4 and the over-limit detection circuit 8 are reset, and the over-limit detection circuit 8 does not output the over-limit detection signal B3.

【0038】ところで、サイクルレジスタ5に設定され
たサイクルカウント数は、帯域制限周期を示す値となる
が、同時に、帯域制限周期内に伝送されるデータの総伝
送量を示す値となる。例えば、サイクルレジスタ5が1
6ビット幅のレジスタであった場合には、設定可能な最
大サイクルカウント数は0xffff(=216−1=6
5535)となり、上記段落番号0026の例のように
クロックCLKAが4バイトデータ単位の基準クロック
であるとすると、最大帯域制限周期は262144(=
65536×4)バイトのデータ伝送量に相当すること
になる。また、リミットレジスタ6に設定された制限値
は、帯域制限周期内に伝送されるデータの伝送許容量を
示すので、サイクルレジスタ5の設定値を「B」、リミ
ットレジスタ6の設定値を「C」とし、帯域制限設定値
を帯域使用率Yとして定義すれば、帯域使用率Yは「C
/B」として求められる。したがって、CとBを同じ値
で設定すれば、帯域使用率Yは「1」(=100%)と
なり、帯域制限無しの設定となる。また、CをBの半分
の値で設定すれば、帯域使用率Yは「0.5」(=50
%)となり、帯域制限の割合が50%の設定となる。
By the way, the cycle count set in the cycle register 5 is a value indicating the band limitation period, but is also a value indicating the total transmission amount of data transmitted within the band limitation period. For example, if cycle register 5 is 1
If the register has a 6-bit width, the maximum cycle count that can be set is 0xffff (= 2 16 −1 = 6).
5535), and assuming that the clock CLKA is a reference clock in units of 4-byte data as in the example of the above paragraph number 0026, the maximum bandwidth limitation period is 262144 (=
This corresponds to a data transmission amount of 65536 × 4) bytes. Further, the limit value set in the limit register 6 indicates the allowable transmission amount of data transmitted within the band limit period, so that the set value of the cycle register 5 is “B” and the set value of the limit register 6 is “C”. , And the bandwidth limit set value is defined as the bandwidth usage rate Y, the bandwidth usage rate Y becomes “C
/ B ”. Therefore, if C and B are set to the same value, the band usage rate Y becomes “1” (= 100%), and there is no band limitation. If C is set to a value that is half of B, the band usage rate Y becomes “0.5” (= 50).
%), And the band limitation ratio is set to 50%.

【0039】例えば、分周回路1の分周設定値を「7」
に設定すると、分周回数が8回(すなわち分周比を1/
8)に設定されて、クロックCLKAは32ビット(4
バイト)データ単位の基準クロックとなる。この場合
に、サイクルレジスタ5のサイクルカウント数に0x1
fff(=8191)を設定すると、帯域制限周期は3
2768(=8192×4)バイトのデータ伝送量に相
当する。そして、リミットレジスタ6の制限値に0x0
fff(=4095)を設定すると、帯域制限周期内に
伝送されるデータの伝送許容量は16384(=409
6×4)バイトとなり、50%の帯域制限が実行される
ことになる。通常、帯域制限周期が8192〜6553
6バイトのデータ伝送量に相当するように、分周回路1
の分周設定値とサイクルレジスタ5のサイクルカウント
数を決定する。
For example, the frequency division set value of the frequency division circuit 1 is set to “7”.
, The frequency of the frequency division is eight (that is, the frequency division ratio is 1 /
8), the clock CLKA has 32 bits (4
Byte) It becomes a reference clock in data unit. In this case, the cycle count number of the cycle register 5 is set to 0x1.
When fff (= 8191) is set, the band limiting period becomes 3
This corresponds to a data transmission amount of 2768 (= 8192 × 4) bytes. Then, 0x0 is set to the limit value of the limit register 6.
When fff (= 4095) is set, the transmission allowance of data transmitted within the band limitation period is 16384 (= 4099).
6 × 4) bytes, and a band limitation of 50% is performed. Usually, the band limiting period is 8192 to 6553
The frequency dividing circuit 1 corresponds to a data transmission amount of 6 bytes.
And the cycle count number of the cycle register 5 are determined.

【0040】なお、図2の入力回線100−1、出力回
線100−2の伝送速度は毎秒10Mビットまたは毎秒
100Mビットのいずれでもよく、いずれの伝送速度の
場合にも、帯域制限を帯域使用率に基づいて行えば帯域
制限回路12の各設定値(分周回路1の分周設定値、サ
イクルレジスタ5のサイクルカウント数、リミットレジ
スタ6の制限値)は同一でよい。ただし、帯域制限を最
大伝送速度に基づいて行う場合には、毎秒10Mビット
または毎秒100Mビットのいずれかの伝送速度に応じ
た設定値とする必要がある。これは、最大伝送速度が同
じでも、伝送速度が違うので帯域使用率が異なった値に
なることによる。例えば、最大伝送速度を毎秒1Mビッ
トとした場合、伝送速度が毎秒10Mビットでは帯域使
用率が10%であるのに対して、毎秒100Mビットで
は帯域使用率が1%となる。
The transmission speed of the input line 100-1 and the output line 100-2 in FIG. 2 may be either 10 Mbits / sec or 100 Mbits / sec. , The setting values of the band limiting circuit 12 (the frequency division setting value of the frequency dividing circuit 1, the cycle count number of the cycle register 5, and the limit value of the limit register 6) may be the same. However, when the band limitation is performed based on the maximum transmission speed, it is necessary to set a setting value according to the transmission speed of 10 Mbits / sec or 100 Mbits / sec. This is because, even if the maximum transmission rate is the same, the transmission rate is different, so that the band usage rate has a different value. For example, when the maximum transmission rate is 1 Mbit / s, the bandwidth usage rate is 10% when the transmission rate is 10 Mbits / second, whereas the bandwidth usage rate is 1% when the transmission rate is 100 Mbits / second.

【0041】また、帯域制限の設定誤差は、帯域制限周
期に依存し、帯域制限周期を長くとるほどその設定誤差
を小さくできる。設定誤差の発生は、帯域制限発生時の
最終フレームの有効化処理に起因しており、イーサネッ
ト(登録商標)の場合は、最大フレーム長である151
8バイト分が最大誤差となる。例えば、帯域制限周期を
32768バイトに設定した場合その最大誤差は4.6
%となり、帯域制限周期を262144バイトとした場
合には0.6%となり、高精度な帯域制限を実現するこ
とができる。
The setting error of the band limitation depends on the band limitation period. The longer the band limitation period, the smaller the setting error. The generation of the setting error is caused by the process of activating the last frame when the band limitation occurs. In the case of Ethernet (registered trademark), the maximum frame length is 151.
The maximum error is 8 bytes. For example, when the bandwidth limitation period is set to 32768 bytes, the maximum error is 4.6.
%, And 0.6% when the band limitation period is set to 262144 bytes, so that highly accurate band limitation can be realized.

【0042】なお、上述した帯域制限回路12では、帯
域制限周期の開始から制限超過検出時までは、有効フレ
ーム信号A1をそのまま有効フレーム信号A3として出
力し、制限超過後は、新たに入力した全ての有効フレー
ム信号A1を未出力として伝送されるデータの伝送量を
制限している。これにより、帯域制限周期内において分
散してデータの伝送量を制限する場合に比して、フレー
ムを構成して伝送されるデータのバースト性を保つこと
が可能となる。したがって、本実施形態を適用した通信
装置に要求されるバースト長に応じて、サイクルレジス
タ5の設定値を決定すれば、その要求バースト長を満足
しつつ帯域制限を行うことができる。これは、より大き
なパケット長で伝送した方が伝送効率の良いパケット伝
送に用いて有用である。
The above-mentioned band limiting circuit 12 outputs the effective frame signal A1 as it is as the effective frame signal A3 from the start of the band limitation period to the time when the limitation is detected. The transmission amount of the data transmitted without outputting the effective frame signal A1 is limited. This makes it possible to maintain the burstiness of data to be transmitted by forming a frame, as compared to the case where the amount of data transmission is limited by being dispersed within the band limitation period. Therefore, if the set value of the cycle register 5 is determined according to the burst length required for the communication apparatus to which the present embodiment is applied, the bandwidth can be limited while satisfying the required burst length. This is more useful for transmitting packets with higher transmission efficiency when transmitting with a longer packet length.

【0043】上述した帯域制限回路の実施形態において
は、帯域制限周期内におけるフレーム有効期間中の「伝
送クロックに基づいた基準クロック」数の累積カウント
値(カウント値B2)に基づいて、データ伝送量の制限
超過を検出し、この検出結果に基づいて伝送されるデー
タの伝送量を制限する。これにより、伝送されるデータ
の伝送量を制限する際に、伝送されるパケットのヘッダ
情報を参照する必要が無くなり、通信ネットワークシス
テムにおけるPHY層レベルにおいて帯域制限を行うこ
とができる。なお、ここでいうPHY層レベルとは、I
EEE802.3系列の規格で規定されたPHY層に限
らず、各種通信プロトコルにおいてOSI(Open Syste
ms Interconnection)参照モデルのPHY層に対応した
階層のことをいう。
In the above-described embodiment of the band limiting circuit, the data transmission amount is determined based on the accumulated count value (count value B2) of the number of “reference clocks based on the transmission clock” during the frame validity period within the band limiting period. Is detected, and the amount of data transmitted is limited based on the detection result. This eliminates the need to refer to the header information of the transmitted packet when restricting the amount of data to be transmitted, and allows band limitation at the PHY layer level in the communication network system. Here, the PHY layer level is defined as I
In addition to the PHY layer specified by the EEE802.3 series standards, OSI (Open System
ms Interconnection) A layer corresponding to the PHY layer of the reference model.

【0044】さらに、データ伝送量の制限超過検出結果
に基づいて、制限超過検出後、当該帯域制限周期内にお
いて入力された有効フレームを無効にすることによっ
て、伝送されるデータの伝送量を制限する。これによ
り、簡易にデータの伝送量を制限することが可能とな
り、帯域制限回路の規模を縮小することができる。
Further, based on the result of the detection of the data transmission amount exceeding the limit, after the detection of the excess of the limit, the valid frame input within the band limitation period is invalidated, thereby limiting the transmission amount of the data to be transmitted. . This makes it possible to easily limit the amount of data transmission and reduce the scale of the band limiting circuit.

【0045】さらに、データ伝送量の制限超過検出後に
無効にするフレームを新たに入力された有効フレームだ
けにすることによって、帯域制限によるフレーム廃棄に
起因した通信障害の発生を減少させることができる。
Further, by making only the newly input valid frames the frames to be invalidated after the detection of the excess of the data transmission limit, it is possible to reduce the occurrence of communication failures due to frame discard due to band limitation.

【0046】なお、上述した帯域制限回路12において
は、伝送量の制限超過検出後、当該帯域制限周期内にお
いて、フレームを無効にする有効フレーム信号制御回路
9(フレーム制御手段)を具備するようにしたが、代わ
りに、IEEE802.3系列の規格で規定されたPA
USEフレームを使用して、送信側ノードに対しパケッ
トの送信を中断させるように構成してもよい。
It should be noted that the above-mentioned band limiting circuit 12 is provided with an effective frame signal control circuit 9 (frame control means) for invalidating a frame within the band limiting period after detecting that the transmission amount has been exceeded. However, instead, the PA specified in the IEEE 802.3 series standard
The transmission node may be configured to interrupt the transmission of the packet using the USE frame.

【0047】なお、上述した実施形態による帯域制限回
路は、回線速度の上限を制限しないことも特徴とする。
すなわち、本帯域制限回路を付加した場合においても、
帯域制限を解除状態にすればその回線が本来持っている
速度の上限まで使用可能となる。例えば、図1に示す帯
域制限回路12において、サイクルレジスタ5の設定値
よりリミットレジスタ6の設定値を大きくすることによ
り、回線速度の上限まで使用可能となる。その理由は、
帯域制限を超過するケースが存在しなくなるので、結果
的に帯域制限を解除したことになるからであり、その回
線が本来持っている速度の上限まで使用可能となる。あ
るいは、図1に示す制御インタフェース部10から、制
限超過検出信号B3を無効にするように、制限超過検出
回路8を制御することによっても可能となる。
The band limiting circuit according to the above-described embodiment is also characterized in that the upper limit of the line speed is not limited.
That is, even when the present band limiting circuit is added,
If the band limitation is released, the line can be used up to the upper limit of the inherent speed. For example, in the band limiting circuit 12 shown in FIG. 1, by setting the set value of the limit register 6 larger than the set value of the cycle register 5, it is possible to use the line speed up to the upper limit. The reason is,
This is because the case where the bandwidth limit is exceeded does not exist, and as a result, the bandwidth limitation is released, and the line can be used up to the upper limit of the speed originally possessed. Alternatively, it is possible by controlling the excess limit detection circuit 8 from the control interface unit 10 shown in FIG. 1 so that the excess limit detection signal B3 is invalidated.

【0048】次に、上述した帯域制限回路12を適用し
た図2の通信装置11の実施例について説明する。図5
は、通信装置11の実施例である帯域制限機能付スイッ
チングハブ21の構成を示すブロック図である。この帯
域制限機能付スイッチングハブ21は、IEEE80
2.3系列の規格に準拠したものである。図5におい
て、符号22は、帯域制限機能付スイッチングハブ21
の各ブロックを制御するCPUである。符号23は、図
2に示すPHY層処理部14を複数備えた第1PHY部
であり、各PHY層処理部14はそれぞれ通信回線10
1に接続される。符号24は、図2に示す構成と同様
に、第1PHY部のPHY層処理部14に接続された帯
域制限回路12−1、2を複数備えた帯域制限部であ
る。
Next, an embodiment of the communication apparatus 11 shown in FIG. 2 to which the above-mentioned band limiting circuit 12 is applied will be described. FIG.
FIG. 3 is a block diagram showing a configuration of a switching hub 21 with a band limiting function which is an embodiment of the communication device 11. This switching hub 21 with a band limiting function is an IEEE80
It conforms to 2.3 series standards. In FIG. 5, reference numeral 22 denotes a switching hub 21 with a band limiting function.
Is a CPU that controls each block. Reference numeral 23 denotes a first PHY unit including a plurality of PHY layer processing units 14 shown in FIG.
Connected to 1. Reference numeral 24 denotes a band limiting unit including a plurality of band limiting circuits 12-1 and 12-2 connected to the PHY layer processing unit 14 of the first PHY unit, similarly to the configuration shown in FIG.

【0049】符号25は、帯域制限部24の複数の帯域
制限回路12−1、2と第2PHY部26とに接続され
たスイッチング回路であり、入力したパケットのヘッダ
に付加された宛先MACアドレスに基づいて、パケット
の転送を行う。このスイッチング回路25が、図2のM
AC層処理部に対応する。符号26は、PHY層処理部
14を備えた第2PHY部であり、この第2PHY部の
PHY層処理部14は通信回線102に接続される。な
お、通信回線102は通信回線101と同じ伝送帯域を
有するものであっても、通信回線101より大きな伝送
帯域を有するものであってもよい。また、第2PHY部
が複数のPHY層処理部14を備え、複数の通信回線1
02に接続されるようにしてもよい。
Reference numeral 25 denotes a switching circuit connected to the plurality of band limiting circuits 12-1 and 12-2 of the band limiting unit 24 and the second PHY unit 26. The switching circuit 25 has a destination MAC address added to the header of the input packet. The packet is transferred based on the packet. This switching circuit 25 corresponds to M
Corresponds to the AC layer processing unit. Reference numeral 26 denotes a second PHY unit including the PHY layer processing unit 14, and the PHY layer processing unit 14 of the second PHY unit is connected to the communication line 102. The communication line 102 may have the same transmission band as the communication line 101, or may have a transmission band larger than the communication line 101. Further, the second PHY unit includes a plurality of PHY layer processing units 14, and a plurality of communication lines 1
02 may be connected.

【0050】なお、CPU22は、図示しない他の装置
に接続され、この接続された装置から帯域制限機能付ス
イッチングハブ21への各種設定(帯域制限に関する設
定等)を受信する。その接続方法としては、帯域制限機
能付スイッチングハブ21に各種設定を行う装置が、通
信回線101または102を介してCPU22宛のパケ
ットを送信し、スイッチング回路25がそのパケットを
CPU22に転送し、パケット通信により接続する方法
がある。あるいは、CPU22とその装置とをRS−2
32Cインタフェースなどで直接接続する方法もある。
なお、パケット通信にて接続するようにすれば、通信ネ
ットワークを介して遠隔のCPUで帯域制限機能付スイ
ッチングハブ21に各種設定を行うことが可能となる。
The CPU 22 is connected to another device (not shown), and receives various settings (such as settings related to band limitation) for the switching hub 21 with a band limiting function from the connected device. As a connection method, a device that performs various settings on the switching hub 21 with the band limiting function transmits a packet addressed to the CPU 22 via the communication line 101 or 102, and the switching circuit 25 transfers the packet to the CPU 22. There is a method of connecting by communication. Alternatively, the CPU 22 and its device are connected to the RS-2
There is also a method of directly connecting with a 32C interface or the like.
If connection is made by packet communication, various settings can be made to the switching hub 21 with a band limiting function by a remote CPU via a communication network.

【0051】上記帯域制限機能付スイッチングハブ21
においては、各通信回線101から入力したパケット
が、その宛先MACアドレスに基づいて通信回線102
へ出力され、また、通信回線102から入力したパケッ
トが、その宛先MACアドレスに基づいていずれかの通
信回線101へ出力される。ここで、帯域制限部24に
おいて、帯域制限回路12−1は、上述したようにして
通信回線101の入力回線の帯域制限を行う。これによ
り、帯域制限部24は、通信回線101毎に入力回線の
帯域制限を行うことが可能となり、通信回線102へ出
力されるデータの伝送量を任意に制限することができ
る。また、帯域制限部24において帯域制限回路12−
2は、通信回線101の出力回線に対する帯域制限を行
う。例えば、帯域制限機能付スイッチングハブ21が、
通信回線101のフロントエンドが伝送速度毎秒100
Mビット×8ポート、通信回線102のバックボーンが
伝送速度毎秒1000Mビット×1ポートを備えている
場合、このままではバックボーンに流入するデータ量は
毎秒800Mビット分となるが、前述のように各フロン
トエンド側で帯域制限率を50%に設定すれば、バック
ボーンに流入するデータ量を毎秒400Mビット分に制
限することができる。
Switching hub 21 with band limiting function
, A packet input from each communication line 101 is transmitted to a communication line 102 based on its destination MAC address.
The packet output from the communication line 102 is output to one of the communication lines 101 based on the destination MAC address. Here, in the band limiting unit 24, the band limiting circuit 12-1 limits the band of the input line of the communication line 101 as described above. This allows the band limiting unit 24 to limit the band of the input line for each communication line 101, and can arbitrarily limit the transmission amount of data output to the communication line 102. In the band limiting unit 24, the band limiting circuit 12-
2 limits the bandwidth of the output line of the communication line 101. For example, the switching hub 21 with the band limiting function is
The front end of the communication line 101 has a transmission rate of 100 per second
If the backbone of the communication line 102 has an M bit × 8 port and the transmission speed of 1000 Mbit / s × 1 port, the amount of data flowing into the backbone will be 800 Mbit / s as it is. If the band limit rate is set to 50% on the side, the amount of data flowing into the backbone can be limited to 400 Mbits / sec.

【0052】なお、上記帯域制限部24においては、通
信回線101の入出力回線双方の帯域制限を行うように
したが、帯域制限機能付スイッチングハブ21が使用さ
れる通信ネットワークの帯域制限要求に応じて、帯域制
限回路12−1、2のいずれかだけを備えるようにして
もよい。また、上述した帯域制限機能付スイッチングハ
ブ21においては、第1PHY部とスイッチング回路2
5とのインタフェース部分に、帯域制限回路12−1、
2を備えるようにしたが、第2PHY部とスイッチング
回路25とのインタフェース部分に帯域制限回路12−
1、2の両方あるいは片方を備えるようにしてもよい。
これにより、上位の通信回線102へ出力するデータ量
を制限することができるので、上位の通信回線102を
束ねるルータ等の通信装置の負荷を軽減することがで
き、また設定負荷量に見合った規模のルータ等を選択す
ることでネットワーク設備の経費を節減することができ
る。
The bandwidth limiting section 24 limits the bandwidth of both the input and output lines of the communication line 101. However, in response to a bandwidth limiting request of the communication network in which the switching hub 21 with the bandwidth limiting function is used. Thus, only one of the band limiting circuits 12-1 and 12 may be provided. In the switching hub 21 with the band limiting function described above, the first PHY unit and the switching circuit 2
5, a band limiting circuit 12-1,
2, the interface between the second PHY unit and the switching circuit 25 is provided with a band limiting circuit 12-.
It is also possible to provide both or one of the two.
As a result, the amount of data output to the higher-level communication line 102 can be limited, so that the load on a communication device such as a router that bundles the higher-level communication line 102 can be reduced. By selecting the router or the like, the cost of the network equipment can be reduced.

【0053】次に、図6は、本発明の一実施形態による
通信ネットワークシステムの構成を示すブロック図であ
って、LAN31が同実施形態によるIEEE802.
3系列の規格に準拠した通信ネットワークシステムであ
る。この図6において、LAN31は、上述した図5の
帯域制限機能付スイッチングハブ21−1〜n(n;1
以上の整数)とルータ32から構成されおり、ルータ3
2と帯域制限機能付スイッチングハブ21−1〜nはそ
れぞれ通信回線102で接続される。帯域制限機能付ス
イッチングハブ21−1〜nは、それぞれ複数の通信回
線101を接続し、各通信回線101を介してPC33
やサーバ34などが接続される。また、ルータ32は、
LAN31とインターネットやLAN等の他の通信ネッ
トワークとを接続するためのバックボーン回線103に
接続される。上述したようにLAN31は、ルータ32
と帯域制限機能付スイッチングハブ21−1〜nから構
成された通信ネットワークシステムであって、バックボ
ーン側(上部側)と端末側(下部側)とでそれぞれ1回
線以上の通信回線103、101に接続される。このL
AN31においては、帯域制限機能付スイッチングハブ
21−1〜nを端末側に備えて通信回線101と接続し
ている。帯域制限回路は、帯域制限機能付スイッチング
ハブ21−1〜nの端末側通信回線101または上部側
通信回線102のどちら側に具備しても、通信回線10
2の帯域制限が可能であるが、図6に示す例では、少な
くとも端末側の1回線以上の通信回線101の入力側に
図1の帯域制限回路を具備する構成としている。
FIG. 6 is a block diagram showing the configuration of a communication network system according to an embodiment of the present invention.
This is a communication network system that conforms to three series of standards. 6, the LAN 31 is connected to the switching hubs 21-1 to 21-n (n; 1) having the band limiting function of FIG.
Router 32).
2 and the switching hubs 21-1 to 21-n with a band limiting function are connected by a communication line 102, respectively. The switching hubs 21-1 to 21 -n with a band limiting function connect a plurality of communication lines 101, respectively, and connect the PC 33 via each communication line 101.
And the server 34 are connected. Also, the router 32
It is connected to a backbone line 103 for connecting the LAN 31 to another communication network such as the Internet or a LAN. As described above, the LAN 31 is connected to the router 32
And a switching network 21-1 to n with a band limiting function, wherein one or more communication lines 103 and 101 are connected on the backbone side (upper side) and the terminal side (lower side) respectively. Is done. This L
In the AN 31, switching hubs 21-1 to 21 -n with a band limiting function are provided on the terminal side and connected to the communication line 101. The band limiting circuit may be provided on either side of the terminal side communication line 101 or the upper side communication line 102 of the switching hubs 21-1 to 21 -n with the band limiting function.
2 can be limited, but in the example shown in FIG. 6, the band limiting circuit of FIG. 1 is provided at least on the input side of one or more communication lines 101 on the terminal side.

【0054】上記LAN31においては、上述した図5
の帯域制限機能付スイッチングハブ21−1〜nによっ
て、所定の通信回線101の入力側に対する帯域制限が
行われる。これにより、特定の端末の帯域制限を行える
と同時に、帯域制限機能付スイッチングハブ21−1〜
nからの出力側の通信回線102の帯域制限、さらには
ルータ32からの通信回線103への出力の帯域制限を
行うことが可能となり、ルータ32においては、バック
ボーン回線103に対する帯域制限を行う必要が無くな
る。したがって、ルータ32のCPUはパケット転送処
理だけを行えばよく、図10のルータ42のように、パ
ケット転送処理以外に帯域制限処理も行うことにより、
CPUに必要な処理能力が増大してしまうという問題も
解決する。
In the LAN 31, the above-described FIG.
The switching hubs 21-1 to 21-n with the band limiting function perform band limiting on the input side of the predetermined communication line 101. As a result, the bandwidth of a specific terminal can be limited, and at the same time, the switching hubs 21-1 to 21-1 having the bandwidth limiting function can be used.
It is possible to limit the bandwidth of the communication line 102 on the output side from n and the bandwidth of the output from the router 32 to the communication line 103. In the router 32, it is necessary to limit the bandwidth of the backbone line 103. Disappears. Therefore, the CPU of the router 32 only needs to perform the packet transfer process, and performs the band limiting process in addition to the packet transfer process as in the router 42 in FIG.
The problem that the processing capacity required for the CPU is increased is also solved.

【0055】また、帯域制限機能付スイッチングハブ2
1−1〜nにより、各通信回線102へ出力されるデー
タの伝送量を任意に制限することができる。したがっ
て、LAN31において、各通信回線102の帯域制限
を行い、バックボーン回線103に対する伝送負荷を制
限するようにすれば、バックボーン回線103への要求
伝送帯域に見合った転送能力のルータ32を選択するこ
とができるようになる。この結果、LAN31を構成す
る際、特にLAN31の運用初期段階において、バック
ボーン回線103やルータ32などのバックボーン回線
に関する設備投資を必要最小限に抑えることができると
いう効果が得られる。なお、図6のLAN31では、帯
域制限機能付スイッチングハブを全てのスイッチングハ
ブに使用した構成としたが、必要に応じて一部のスイッ
チングハブだけに使用した構成としてもよい。
Further, a switching hub 2 with a band limiting function
By 1-1 to n, the transmission amount of data output to each communication line 102 can be arbitrarily limited. Therefore, if the bandwidth of each communication line 102 is limited in the LAN 31 so as to limit the transmission load on the backbone line 103, it is possible to select the router 32 having a transfer capacity corresponding to the required transmission band to the backbone line 103. become able to. As a result, when configuring the LAN 31, particularly at the initial stage of the operation of the LAN 31, it is possible to obtain the effect that the capital investment for the backbone lines such as the backbone line 103 and the router 32 can be minimized. In the LAN 31 of FIG. 6, the switching hub with the band limiting function is used for all the switching hubs, but may be used for only some of the switching hubs as needed.

【0056】以下に、ルータ32を選択する際の選択過
程の一例を示す。先ず、ルータ32としては、末端(フ
ロントエンド)の通信回線102側の通信能力が毎秒1
00Mビット等の高速なものを選択する。ここで、全利
用者(通信端末)の通信回線101に例えば毎秒100
Mビットの伝送速度を許容すると、毎秒100Mビット
×利用者数分の処理能力がルータ32に必要となる。一
方、利用者自体は最初から毎秒100Mビットの伝送速
度を要求するわけではなく、通信回線101の利用料見
合いで、利用開始当初はより低速な通信回線101の利
用を望む場合が多い。そこで、本実施形態により、各利
用者の通信回線101毎に帯域制限を行うことによって
利用者要求(低速な通信回線101)を実現すれば、ル
ータ32として最初は処理能力の低い安価なものを用意
すればよい。次いで、利用者が高速な通信回線101の
利用を要求するようになり、帯域制限を緩和する必要が
生じてきた場合には、その度合に応じてルータ32の処
理能力を増強する。
An example of the selection process when selecting the router 32 will be described below. First, as the router 32, the communication capability of the communication line 102 at the end (front end) is 1 per second.
Select a high-speed one such as 00M bits. Here, the communication line 101 of all users (communication terminals) is set to, for example, 100 per second.
If the transmission speed of M bits is allowed, the router 32 needs a processing capacity of 100 M bits per second × the number of users. On the other hand, the user does not always request a transmission rate of 100 Mbits / sec from the beginning, and often wants to use a lower-speed communication line 101 at the beginning of use in consideration of the usage fee of the communication line 101. Therefore, according to the present embodiment, if a user request (low-speed communication line 101) is realized by restricting the bandwidth for each user's communication line 101, an inexpensive router 32 having a low processing capability is used as the router 32 at first. You only need to prepare it. Next, when the user requests the use of the high-speed communication line 101 and the need to relax the band limitation arises, the processing capacity of the router 32 is increased according to the degree.

【0057】インターネット接続業者においては、図6
において通信回線101を利用者に提供するインターネ
ット接続回線として上記LAN31のように通信ネット
ワークシステムを構成することによって、利用者に提供
するインターネット接続回線毎に帯域制限を行うことが
できるようになる。したがって、LAN31のように構
成すれば、上記(1)〜(3)の要求に応える通信ネッ
トワークシステムを実現することが可能である。
In the case of an Internet connection company, FIG.
By configuring a communication network system such as the LAN 31 as an Internet connection line that provides the communication line 101 to the user, the bandwidth can be limited for each Internet connection line provided to the user. Therefore, if configured like the LAN 31, it is possible to realize a communication network system that meets the above requirements (1) to (3).

【0058】なお、図2の通信装置11の他の実施例と
しては、LANを構成するために使用されるルータ、リ
ピータハブ、光コンバータなどのネットワーク機器への
応用がある。また、IEEE802.3系列の規格に準
拠したLANに接続するために、パーソナルコンピュー
タなどに具備されるLANカードやトランシーバにも実
施可能である。すなわち、これらのネットワーク機器や
LANカードやトランシーバのPHY層処理部とMAC
層処理部の接続部に帯域制限回路12を前述のように付
加することによって、接続する通信回線の帯域制限を行
うことができる。
As another embodiment of the communication apparatus 11 shown in FIG. 2, there is an application to network equipment such as a router, a repeater hub, and an optical converter used for configuring a LAN. Further, in order to connect to a LAN conforming to the IEEE 802.3 series standard, the present invention can be applied to a LAN card or transceiver provided in a personal computer or the like. That is, the PHY layer processing unit of these network devices, LAN cards and transceivers and the MAC
By adding the band limiting circuit 12 to the connection unit of the layer processing unit as described above, the band of the communication line to be connected can be limited.

【0059】また、通信装置11を実施する場所や帯域
制限回路12を付加する場所は、その応用によりまちま
ちではある。システム全体の帯域制限効果を考慮した場
合に、一般的に一番有効な個所は最終分岐点であり、ま
た、帯域制限としては上流方向に施すのが一般的に有効
である。従って、図10に示すようなネットワークの場
合に、最終端のPCの送信側に装備することが最も効率
的となるが、ユーザによる勝手な帯域制限変更に対する
防衛性等の管理的観点から、PC側よりは図6に示すよ
うにスイッチングハブ側に付加した方が有効である場合
がある。このような場合には、図5に示すようにスイッ
チングハブの各下流側ポートの受信側に帯域制限部を設
けることが、管理的にも最も効率的となる。
The location where the communication device 11 is implemented and the location where the band limiting circuit 12 is added vary depending on the application. In consideration of the band limitation effect of the entire system, the most effective point is generally the last branch point, and it is generally effective to perform band limitation in the upstream direction. Therefore, in the case of the network as shown in FIG. 10, it is most efficient to equip the transmission side of the PC at the end with the PC. It may be more effective to add it to the switching hub as shown in FIG. 6 than to the switching hub. In such a case, it is most efficient in terms of management to provide a band limiting unit on the receiving side of each downstream port of the switching hub as shown in FIG.

【0060】なお、本発明の実施形態は、上述した図1
に示す帯域制限回路12のように、専用のハードウェア
により帯域制限機能を実現するような構成に限定される
ものではなく、帯域制限機能を実現するためのプログラ
ムをCPU上で実行することにより、すなわちソフトウ
ェアにより帯域制限機能を実現させるものであってもよ
い。例えば、物理的な回路によって基準クロックをカウ
ントしてデータの伝送量を制御する代わりに、通信装置
内の制御用CPU等により実時間を計測してソフトウェ
アにより制御することでも実現可能である。
Note that the embodiment of the present invention is the same as that shown in FIG.
However, the present invention is not limited to a configuration in which the band-limiting function is realized by dedicated hardware, as in the band-limiting circuit 12 shown in FIG. 1, but by executing a program for realizing the band-limiting function on the CPU, That is, the band limiting function may be realized by software. For example, instead of controlling the transmission amount of data by counting the reference clock by a physical circuit, the real time can be measured by a control CPU or the like in the communication device and controlled by software.

【0061】図7は、本発明の第2の実施形態による通
信装置50の構成を示すブロック図であって、通信装置
50はソフトウェアにより帯域制限機能を実現するもの
である。この図7において、符号51は、通信装置50
の制御用CPUであって、帯域制限機能を実現するため
のプログラム(帯域制限プログラム)が格納されてお
り、このプログラムを実行して帯域制限処理を行う。符
号52は、入力側ポートに具備されたLANカードであ
って、入力データの受信処理を行う。符号53は、LA
Nカード52により受信された入力データを一時的に保
持するためのバッファ用のメモリであって、LANカー
ド52からデータが書き込まれる。符号54は、メモリ
53からデータを読み出して処理する処理部である。符
号55は、処理部54から出力されたデータを一時的に
保持するためのバッファ用のメモリであって、処理部5
4からデータが書き込まれる。符号56は、出力側ポー
トに具備されたLANカードであって、メモリ55から
データを読み出して出力データとし、この出力データの
送信処理を行う。
FIG. 7 is a block diagram showing the configuration of a communication device 50 according to the second embodiment of the present invention. The communication device 50 implements a band limiting function by software. In FIG. 7, reference numeral 51 denotes a communication device 50.
A program for realizing a band limiting function (a band limiting program) is stored, and the program is executed to perform a band limiting process. Reference numeral 52 denotes a LAN card provided in the input port, and performs a process of receiving input data. Symbol 53 is LA
This is a buffer memory for temporarily holding input data received by the N card 52, and data is written from the LAN card 52. Reference numeral 54 denotes a processing unit that reads data from the memory 53 and processes the data. Reference numeral 55 denotes a buffer memory for temporarily holding data output from the processing unit 54,
4 is written. Reference numeral 56 denotes a LAN card provided in the output port, which reads out data from the memory 55 and sets it as output data, and performs transmission processing of the output data.

【0062】上記制御用CPU51は、LANカード5
2、56に接続されており、LANカード52に対して
入力データの受信動作を制御することによってバッファ
入力の帯域制限を行い、LANカード56に対して出力
データの送信動作を制御することによってバッファ出力
の帯域制限を行う。また、制御用CPU51は、メモリ
53、55にも接続されており、各メモリ53、55の
初期化を行う。また、制御用CPU51は、時計機能を
具備して現在時刻を得るが、この時計機能をソフトウェ
アで実現するようにしてもよく、あるいはハードウェア
のタイマを備えて実現してもよい。
The control CPU 51 is a LAN card 5
2 and 56, which control the input operation of the LAN card 52 to receive the input data, thereby limiting the bandwidth of the buffer input, and controlling the LAN card 56 to control the output operation of the output data. Performs output band limiting. The control CPU 51 is also connected to the memories 53 and 55 and initializes the memories 53 and 55. Further, the control CPU 51 has a clock function to obtain the current time. However, the clock function may be realized by software, or may be realized by a hardware timer.

【0063】図8、図9は、上述した制御用CPU51
が行う帯域制限処理の流れを示す第1、第2のフローチ
ャートであって、図8はバッファ入力の帯域制限処理の
流れを示し、図9はバッファ出力の帯域制限処理の流れ
を示す。なお、図8に示すバッファ入力の帯域制限処理
と図9に示すバッファ出力の帯域制限処理とは同様の処
理であり、図8のステップS1〜S8と図9のステップ
11〜18とは各々対応したものとなっている。そこ
で、以下の説明においては、図7、図8を参照して、制
御用CPU51が行うバッファ入力の帯域制限処理につ
いてのみを説明し、バッファ出力の帯域制限処理につい
てはその説明を省略する。
FIGS. 8 and 9 show the control CPU 51 described above.
8 are first and second flowcharts showing the flow of the band limiting process performed by the first embodiment. FIG. 8 shows the flow of the band limiting process of the buffer input, and FIG. 9 shows the flow of the band limiting process of the buffer output. Note that the buffer input band limiting process shown in FIG. 8 is the same as the buffer output band limiting process shown in FIG. 9, and steps S1 to S8 in FIG. 8 correspond to steps 11 to 18 in FIG. It has become. Therefore, in the following description, with reference to FIG. 7 and FIG. 8, only the buffer input band limiting process performed by the control CPU 51 will be described, and the description of the buffer output band limiting process will be omitted.

【0064】予め制御用CPU51には、帯域制限周期
時間が実時間で設定され、また、帯域制限周期内の帯域
制限値として帯域制限周期時間内の転送可能バイト数が
設定されているとする。なお、以下の説明において、制
御用CPU51は帯域制限プログラムを実行するが、特
に説明がない場合は、この帯域制限プログラムの実行に
基づいて各処理が行われるものとする。先ず、制御用C
PU51は、バッファ入力の帯域制限処理を開始する
と、受信可否フラグを受信可にする。また、帯域制限周
期開始時刻に現在時刻を設定し、バイトカウント値を
「0」に初期化する(図8のステップS1、S2)。次
いで、受信可否フラグをチェックし、受信可の場合には
ステップS4に処理を移行し、一方、受信不可の場合に
はステップS6に処理を移行する(ステップS3)。こ
こでは、受信可であるのでステップS4の処理に移行し
て、制御用CPU51は、LANカード52に対して入
力データの1フレーム分の受信を許可し、この受信フレ
ームの受信バイト数をLANカード52から受け取って
バイトカウント値に加える。このバイトカウント値が帯
域制限周期内のデータの伝送量を示すことになる。
It is assumed that the band limiting cycle time is set in advance in the control CPU 51 in real time, and the number of transferable bytes within the band limiting cycle time is set as the band limiting value within the band limiting cycle. In the following description, the control CPU 51 executes a band limiting program. Unless otherwise specified, it is assumed that each process is performed based on the execution of the band limiting program. First, control C
When starting the buffer input band limiting process, the PU 51 sets the reception enable / disable flag to reception enabled. Further, the current time is set as the band limitation cycle start time, and the byte count value is initialized to “0” (steps S1 and S2 in FIG. 8). Next, the reception possibility flag is checked, and if the reception is possible, the process proceeds to step S4, while if the reception is not possible, the process proceeds to step S6 (step S3). Here, since reception is possible, the process proceeds to step S4, where the control CPU 51 permits the LAN card 52 to receive one frame of input data, and sets the number of received bytes of the received frame to the LAN card 52. 52 and added to the byte count value. This byte count value indicates the amount of data transmission within the band limitation period.

【0065】次いで、制御用CPU51は、バイトカウ
ント値が転送可能バイト数未満であるか否かをチェック
し、転送可能バイト数未満であった場合には処理をステ
ップS6に移行する。一方、転送可能バイト数以上であ
った場合には受信可否フラグを受信不可にして、現帯域
制限周期内のこれ以降の入力データを未受信とし、これ
によりバッファ入力の帯域制限を行い、処理を上記ステ
ップS3へ移行する(ステップS5、S8)。ステップ
S6の処理において、制御用CPU51は、現在時刻と
帯域制限周期開始時刻との時間差tを求める。この時間
差tが帯域制限周期内の実時間を示すことになる。次い
で、制御用CPU51は、この求めた時間差tが帯域制
限周期時間未満であった場合には上記ステップS3に処
理を移行し、一方、帯域制限周期時間未満であった場合
には上記ステップS1に処理を移行して、次帯域制限周
期の処理を開始することになる(ステップS7)。
Next, the control CPU 51 checks whether or not the byte count value is less than the number of transferable bytes. If the value is less than the number of transferable bytes, the process proceeds to step S6. On the other hand, if the number of transferable bytes is equal to or more than the number of bytes that can be transferred, the reception permission flag is set to non-reception, input data after this within the current band restriction period is not received, and the bandwidth of the buffer input is limited by this. The process proceeds to step S3 (steps S5 and S8). In the process of step S6, the control CPU 51 obtains a time difference t between the current time and the band limiting cycle start time. This time difference t indicates the real time within the band limitation period. Next, the control CPU 51 shifts the processing to step S3 when the obtained time difference t is less than the band limitation cycle time, and proceeds to step S1 when it is less than the band limitation cycle time. The processing is shifted to start the processing of the next band limitation period (step S7).

【0066】なお、上述した通信装置50においては、
帯域制限周期内の実時間として、現在時刻と帯域制限周
期開始時刻との時間差tを用いるようにしたが、帯域制
限周期内の実時間をタイマにより計測するようにしても
よい。この場合には、上記ステップS2において、帯域
制限周期開始時刻に現在時刻を設定する代わりにタイマ
を初期化及び起動するようにし、また、ステップS7に
おいて、そのタイマ値が帯域制限周期時間未満であるか
否かを判断する。なお、帯域制限周期内の実時間を計測
するタイマは、ソフトウェアで実現されるものであって
もよく、あるいはハードウェアのタイマにより実現され
るものであってもよい。
In the communication device 50 described above,
Although the time difference t between the current time and the band limitation period start time is used as the real time in the band limitation period, the real time in the band limitation period may be measured by a timer. In this case, in step S2, the timer is initialized and started instead of setting the current time as the band limitation cycle start time, and the timer value is less than the band limitation cycle time in step S7. It is determined whether or not. The timer for measuring the real time within the band limitation period may be realized by software, or may be realized by a hardware timer.

【0067】上述した本発明の第2の実施形態による通
信装置50においては、帯域制限機能をソフトウェアに
より実現するが、これにより、伝送されるデータの伝送
を制限する際に、伝送されるパケットのヘッダ情報を参
照する必要が無くなり、通信ネットワークシステムにお
けるPHY層レベルにおいて帯域制限を行うことができ
るという効果に加えて、図8または図9に示す帯域制限
処理を行う構成の自由度が増すという効果も得られる。
例えば、上述した図7の通信装置50においては、制御
用CPU51にて帯域制限プログラムを実行するように
構成したが、他のCPU(例えば処理部54に具備され
たもの)にて実行するようにしてもよい。さらに、帯域
制限の要求仕様の変更などがあってもにも帯域制限プロ
グラムを修正するだけでよく、ハードウェア構成を変更
することなく柔軟に対応可能であるという効果も得られ
る。
In the communication device 50 according to the above-described second embodiment of the present invention, the band limiting function is realized by software. There is no need to refer to header information, and in addition to the effect that band limitation can be performed at the PHY layer level in the communication network system, the effect that the degree of freedom of the configuration for performing the band limitation processing shown in FIG. 8 or 9 is increased. Is also obtained.
For example, in the communication device 50 of FIG. 7 described above, the band limiting program is configured to be executed by the control CPU 51, but may be executed by another CPU (for example, one provided in the processing unit 54). You may. Further, even if there is a change in the required specification of the band limitation, it is only necessary to modify the band limitation program, and it is possible to flexibly cope without changing the hardware configuration.

【0068】さらに、帯域制限周期内の実時間として、
現在時刻と帯域制限周期開始時刻との時間差tを用いる
ようにすれば、時計機能を備えている汎用のコンピュー
タなどを通信装置として用いる場合に、実時間計測用の
専用タイマを設けることなく、簡易にソフトウェアで帯
域制限機能を実現することができるという効果が得られ
る。
Further, as real time within the band limitation period,
By using the time difference t between the current time and the band limiting cycle start time, when a general-purpose computer or the like having a clock function is used as the communication device, a simple timer for real-time measurement can be provided without using a dedicated timer. In addition, the effect that the band limiting function can be realized by software can be obtained.

【0069】なお、上述した図8または図9に示す帯域
制限処理を専用のハードウェアによって行うように構成
してもよい。
The band limiting process shown in FIG. 8 or FIG. 9 may be configured to be performed by dedicated hardware.

【0070】以上、本発明の実施形態を図面を参照して
詳述してきたが、具体的な構成はこの実施形態に限られ
るものではなく、本発明の要旨を逸脱しない範囲の設計
変更等も含まれる。
Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and a design change or the like may be made without departing from the gist of the present invention. included.

【0071】[0071]

【発明の効果】以上説明したように、本発明によれば、
伝送クロックに同期しフレームを構成して伝送されるデ
ータの伝送量を制限する帯域制限回路において、伝送ク
ロックに基づいた値をフレームの有効期間内でカウント
して、このカウント値が所定の制限値に達するまでデー
タを伝送するようにしたので、伝送されるデータの伝送
を制限する際に、伝送されるパケットのヘッダ情報を参
照する必要が無くなり、通信ネットワークシステムにお
けるPHY層レベルにおいて帯域制限を行うことができ
るという効果が得られる。さらに、所定の制限値を変え
ることにより、最大で帯域制限ゼロの状態から自由に帯
域を制限することができる。
As described above, according to the present invention,
In a band limiting circuit that limits a transmission amount of data transmitted by forming a frame in synchronization with a transmission clock, a value based on the transmission clock is counted within a valid period of the frame, and this count value is set to a predetermined limit value. , The transmission of data to be transmitted does not need to be referred to the header information of the transmitted packet when restricting the transmission of the transmitted data, and the band is restricted at the PHY layer level in the communication network system. The effect that it can be obtained is obtained. Further, by changing the predetermined limit value, the band can be freely limited from a state where the band limit is zero at the maximum.

【0072】また、伝送クロックに同期しフレームを構
成して伝送されるデータの伝送量を制限する帯域制限回
路において、所定周期内におけるフレーム有効期間中の
「伝送クロックに基づいた基準クロック」数の累積カウ
ント値に基づいて、伝送量の制限超過を検出し、この検
出結果に基づいて前記データの伝送を制限するように構
成しても、伝送されるデータの伝送を制限する際に、伝
送されるパケットのヘッダ情報を参照する必要が無くな
り、通信ネットワークシステムにおけるPHY層レベル
において帯域制限を行うことができる。さらに、累積カ
ウント値と所定制限値とを比較して伝送量の制限超過を
検出するようにすれば、所定の制限値を変えることによ
り、最大で帯域制限ゼロの状態から自由に帯域を制限す
ることができるという効果も得られる。
Further, in a band limiting circuit for limiting the amount of data transmitted by forming a frame in synchronization with the transmission clock, the number of “reference clocks based on the transmission clock” during the valid period of the frame within a predetermined period is determined. Based on the accumulated count value, it is detected that the transmission amount has been exceeded, and even if the transmission of the data is restricted based on the detection result, the transmission of the transmitted data is restricted. It is no longer necessary to refer to the header information of the packet, and the band can be limited at the PHY layer level in the communication network system. Furthermore, if the excess of the transmission amount limit is detected by comparing the accumulated count value with the predetermined limit value, the band is freely limited from the maximum band limit of zero by changing the predetermined limit value. The effect that it can be obtained is also obtained.

【0073】さらに、伝送量の制限超過検出結果に基づ
いて、フレームを無効にするようにすれば、簡易にデー
タの伝送量を制限することが可能となり、帯域制限回路
の規模を縮小することができる。
Further, if the frame is invalidated based on the detection result of the transmission amount exceeding the limit, the data transmission amount can be easily limited, and the scale of the band limiting circuit can be reduced. it can.

【0074】さらに、伝送量の制限超過検出時における
フレームを当該フレームの終了まで継続させるようにす
れば、帯域制限によるフレーム廃棄に起因した通信障害
の発生を減少させることができる。
Furthermore, if the frame at the time of detection of the transmission amount exceeding the limit is continued until the end of the frame, the occurrence of communication failure due to frame discard due to band limitation can be reduced.

【0075】また、本発明によれば、標準的なPHY層
処理部とMAC層処理部の回路構成を変更せずに、帯域
制限回路を付加するだけで帯域制限を行う通信装置を実
現することができるので、通信装置の回路構成が単純化
でき、コストメリットに優れるという効果が得られる。
Further, according to the present invention, it is possible to realize a communication device that limits a band only by adding a band limiting circuit without changing a circuit configuration of a standard PHY layer processing unit and a MAC layer processing unit. Therefore, the circuit configuration of the communication device can be simplified, and an advantage that cost merit is excellent can be obtained.

【0076】また、本発明によれば、ルータとスイッチ
ングハブを具備して上部側と下部側とでそれぞれ1回線
以上の通信回線に接続される通信ネットワークシステム
において、少なくとも下部側の1回線以上の通信回線
に、帯域制限回路を具備する。これにより、下部側の通
信回線から入力されるデータの伝送量を制限することが
でき、結果として上部側の通信回線へ出力するデータの
伝送量も制限することができるので、通信回線を効率的
に使用することができると共に、下部側の通信回線に接
続される通信装置の設定に関わらず、下部側の入力通信
回線の最大伝送量を自由に設定可能な通信ネットワーク
システムを構築することができるという効果が得られ
る。
According to the present invention, in a communication network system including a router and a switching hub and connected to one or more communication lines on each of an upper side and a lower side, at least one or more lower side lines are provided. A communication line is provided with a band limiting circuit. As a result, the transmission amount of data input from the lower communication line can be limited, and as a result, the transmission amount of data output to the upper communication line can also be limited. And a communication network system capable of freely setting the maximum transmission amount of the lower input communication line regardless of the setting of the communication device connected to the lower communication line. The effect is obtained.

【0077】また、本発明によれば、フレームを構成し
て伝送されるデータの伝送量を制限する帯域制限方法に
おいて、所定の周期内の実時間を計測する過程と、その
周期内のデータの伝送量を求める過程と、実時間の計測
結果とデータの伝送量に基づいてデータの伝送量の制限
超過を検出する過程と、この検出結果に基づいてデータ
の伝送を制限する過程とを含むように構成したので、伝
送されるデータの伝送を制限する際に、伝送されるパケ
ットのヘッダ情報を参照する必要が無くなり、通信ネッ
トワークシステムにおけるPHY層レベルにおいて帯域
制限を行うことができるという効果が得られる。さら
に、各過程の処理を行うためのプログラムをコンピュー
タに実行させるようにすれば、帯域制限処理を行う構成
の自由度が増すという効果も得られる。さらに、帯域制
限の要求仕様の変更などがあってもプログラムを修正す
るだけでよく、ハードウェア構成を変更することなく柔
軟に対応可能であるという効果も得られる。
Further, according to the present invention, in a band limiting method for limiting a transmission amount of data transmitted by forming a frame, a step of measuring an actual time within a predetermined period, and a step of measuring data within the period. The method may include a step of determining a transmission amount, a step of detecting an excess of the data transmission amount based on a measurement result in real time and the data transmission amount, and a step of restricting the data transmission based on the detection result. Therefore, there is no need to refer to the header information of the transmitted packet when restricting the transmission of the transmitted data, and the effect that the band can be restricted at the PHY layer level in the communication network system can be obtained. Can be Further, by causing a computer to execute a program for performing the processes of the respective processes, the effect of increasing the degree of freedom of the configuration for performing the band limiting process can be obtained. Furthermore, even if there is a change in the required specification of the band limitation, it is only necessary to modify the program, and it is possible to flexibly respond without changing the hardware configuration.

【0078】さらに、所定の周期内の実時間として周期
の開始時刻と現在時刻との時間差を求める過程を含むよ
うにすれば、時計機能を備えている汎用のコンピュータ
などを通信装置として用いる場合に、実時間計測用の専
用タイマを設けることなく、簡易にソフトウェアで帯域
制限機能を実現することができるという効果が得られ
る。
Further, if a step of calculating the time difference between the start time of the cycle and the current time as the real time within the predetermined cycle is included, the general-purpose computer having a clock function can be used as a communication device. In addition, an effect is obtained that the band limiting function can be easily realized by software without providing a dedicated timer for real time measurement.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態による帯域制限回路12
の構成を示すブロック図である。
FIG. 1 shows a band limiting circuit 12 according to an embodiment of the present invention.
FIG. 3 is a block diagram showing the configuration of FIG.

【図2】 本発明の第1の実施形態による通信装置11
の構成を示すブロック図である。
FIG. 2 shows a communication device 11 according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing the configuration of FIG.

【図3】 図2に示す通信装置11のPHY層処理部1
4とMAC層処理部とを接続するインタフェースにおけ
るタイミング関係の一例を示す波形図である。
3 is a PHY layer processing unit 1 of the communication device 11 shown in FIG.
FIG. 4 is a waveform diagram showing an example of a timing relationship in an interface connecting the MAC layer 4 and a MAC layer processing unit.

【図4】 図1に示す帯域制限回路12の各部の波形を
示す波形図である。
FIG. 4 is a waveform chart showing waveforms at various parts of the band limiting circuit 12 shown in FIG.

【図5】 図2に示す通信装置11の実施例である帯域
制限機能付スイッチングハブ21の構成を示すブロック
図である。
FIG. 5 is a block diagram showing a configuration of a switching hub 21 with a band limiting function which is an embodiment of the communication device 11 shown in FIG.

【図6】 本発明の一実施形態による通信ネットワーク
システム(LAN31)の構成を示すブロック図であ
る。
FIG. 6 is a block diagram showing a configuration of a communication network system (LAN 31) according to an embodiment of the present invention.

【図7】 本発明の第2の実施形態による通信装置50
の構成を示すブロック図である。
FIG. 7 shows a communication device 50 according to a second embodiment of the present invention.
FIG. 3 is a block diagram showing the configuration of FIG.

【図8】 図7に示す制御用CPU51が行う帯域制限
処理の流れを示す第1のフローチャートである。
8 is a first flowchart illustrating a flow of a band limiting process performed by a control CPU 51 illustrated in FIG. 7;

【図9】 図7に示す制御用CPU51が行う帯域制限
処理の流れを示す第2のフローチャートである。
9 is a second flowchart showing the flow of the band limiting process performed by the control CPU 51 shown in FIG.

【図10】 従来の通信ネットワークシステム(LAN
41)の構成例を示すブロック図である。
FIG. 10 shows a conventional communication network system (LAN)
FIG. 41 is a block diagram illustrating a configuration example of 41).

【符号の説明】[Explanation of symbols]

1 分周回路 2 AND回路 3 サイクルカウンタ 4 リミットカウンタ 5 サイクルレジスタ 6 リミットレジスタ 7 比較回路 8 制限超過検出回路 9 有効フレーム信号制御回路 10 制御インタフェース部 11、50 通信装置 12 帯域制限回路 13 MAC層処理部 14 PHY層処理部 15 レシーバ 16 逆スクランブラ・復号化部 17 符号化・スクランブラ部 18 ドライバ 31 LAN(通信ネットワークシステム) 1 frequency dividing circuit 2 AND circuit 3 cycle counter 4 limit counter 5 cycle register 6 limit register 7 comparing circuit 8 excess limit detecting circuit 9 valid frame signal control circuit 10 control interface unit 11, 50 communication device 12 band limiting circuit 13 MAC layer processing Unit 14 PHY layer processing unit 15 Receiver 16 Descrambler / decoder 17 Encoder / scrambler 18 Driver 31 LAN (communication network system)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K033 AA05 CA11 CB06 CC01 DA01 DA15 DB02 DB16 5K047 AA12 BB15 CC06 GG11 GG44 HH01 LL11 MM05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K033 AA05 CA11 CB06 CC01 DA01 DA15 DB02 DB16 5K047 AA12 BB15 CC06 GG11 GG44 HH01 LL11 MM05

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 伝送クロックに同期しフレームを構成し
て伝送されるデータの伝送量を制限する帯域制限回路で
あって、 前記伝送クロックに基づいた値を前記フレームの有効期
間内でカウントして、このカウント値が所定の制限値に
達するまでデータを伝送することを特徴とする帯域制限
回路。
1. A band limiting circuit for limiting a transmission amount of data transmitted by forming a frame in synchronization with a transmission clock, wherein a value based on the transmission clock is counted within a valid period of the frame. A band limiting circuit for transmitting data until the count value reaches a predetermined limit value.
【請求項2】 伝送クロックに同期しフレームを構成し
て伝送されるデータの伝送量を制限する帯域制限回路に
おいて、 前記伝送クロックに基づいた基準クロックを使用して所
定周期を計測するサイクル計測手段と、 前記所定周期における前記フレームの有効期間中の前記
基準クロック数の累積カウント値を計測するリミット計
測手段と、 前記累積カウント値と所定制限値とを比較して前記伝送
量の制限超過を検出する制限超過検出手段とを備え、 前記制限超過検出手段の検出結果に基づいて前記データ
の伝送を制限することを特徴とする帯域制限回路。
2. A band limiting circuit for limiting a transmission amount of data transmitted by forming a frame in synchronization with a transmission clock, wherein a cycle measuring means for measuring a predetermined period using a reference clock based on the transmission clock. Limit measuring means for measuring an accumulated count value of the reference clock number during the valid period of the frame in the predetermined period; and comparing the accumulated count value with a predetermined limit value to detect an excess of the transmission amount. A band limiting circuit that limits transmission of the data based on a detection result of the excess limit detecting unit.
【請求項3】 前記伝送量の制限超過検出結果に基づい
て、前記フレームを無効にするフレーム制御手段を具備
することを特徴とする請求項1または請求項2に記載の
帯域制限回路。
3. The band limiting circuit according to claim 1, further comprising a frame control unit that invalidates the frame based on a detection result of the transmission amount exceeding the limit.
【請求項4】 前記フレーム制御手段は、前記伝送量の
制限超過検出時における前記フレームを当該フレームの
終了まで継続させることを特徴とする請求項3に記載の
帯域制限回路。
4. The band limiting circuit according to claim 3, wherein the frame control means continues the frame until the end of the frame upon detection of the transmission amount exceeding the limit.
【請求項5】 1回線以上の通信回線に接続される通信
装置において、 前記通信回線の少なくともいずれかの通信回線の側に請
求項1乃至請求項4のいずれかの項に記載の帯域制限回
路を具備することを特徴とする通信装置。
5. A communication device connected to one or more communication lines, wherein the band limiting circuit according to claim 1 is provided on at least one of the communication lines. A communication device comprising:
【請求項6】 前記帯域制限回路は、前記通信回線の入
力側又は出力側のどちらか、もしくは入力側と出力側の
両方に具備することを特徴とする請求項5に記載の通信
装置。
6. The communication apparatus according to claim 5, wherein the band limiting circuit is provided on either the input side or the output side of the communication line, or on both the input side and the output side.
【請求項7】 通信ネットワークに接続される通信装置
において、 PHY層処理部とMAC層処理部とのインタフェース部
分に、所定周期内におけるデータの伝送量を制限する帯
域制限回路を具備することを特徴とする通信装置。
7. A communication device connected to a communication network, wherein an interface portion between the PHY layer processing unit and the MAC layer processing unit is provided with a band limiting circuit for limiting a data transmission amount within a predetermined period. Communication device.
【請求項8】 前記帯域制限回路は、PHY層処理部と
MAC層処理部とのインタフェース部分に具備されるこ
とを特徴とする請求項5または請求項6に記載の通信装
置。
8. The communication device according to claim 5, wherein the band limiting circuit is provided in an interface between a PHY layer processing unit and a MAC layer processing unit.
【請求項9】 ルータとスイッチングハブを具備して上
部側と下部側とでそれぞれ1回線以上の通信回線に接続
される通信ネットワークシステムであって、請求項1乃
至請求項4のいずれかの項に記載の帯域制限回路を具備
することを特徴とする通信ネットワークシステム。
9. A communication network system comprising a router and a switching hub and connected to at least one communication line on each of an upper side and a lower side, wherein the communication network system includes a router and a switching hub. A communication network system comprising the band-limiting circuit according to item 1.
【請求項10】 前記帯域制限回路は、少なくとも下部
側の1回線以上の通信回線に具備されることを特徴とす
る請求項9に記載の通信ネットワークシステム。
10. The communication network system according to claim 9, wherein said band limiting circuit is provided in at least one or more communication lines on the lower side.
【請求項11】 伝送クロックに同期しフレームを構成
して伝送されるデータの伝送量を制限する帯域制限方法
であって、 前記帯域制限方法は、 所定周期内における前記フレーム有効期間中の前記伝送
クロックに基づいた基準クロック数の累積カウント値を
求める過程と、 前記累積カウント値に基づいて、前記伝送量の制限超過
を検出する過程と、 この検出結果に基づいて前記データの伝送を制限する過
程と、 を含むことを特徴とする帯域制限方法。
11. A bandwidth limiting method for limiting a transmission amount of data transmitted by forming a frame in synchronization with a transmission clock, wherein the bandwidth limitation method comprises the steps of: A step of obtaining an accumulated count value of a reference clock number based on a clock; a step of detecting an excess of the transmission amount limit based on the accumulated count value; and a step of restricting transmission of the data based on the detection result. And a bandwidth limiting method comprising:
【請求項12】 前記帯域制限方法は、 前記伝送量の制限超過検出後、当該前記所定周期内にお
いて、前記フレームを無効にする過程をさらに含むこと
を特徴とする請求項11に記載の帯域制限方法。
12. The band limiting method according to claim 11, wherein the band limiting method further comprises a step of invalidating the frame within the predetermined period after detecting the transmission amount limit excess. Method.
【請求項13】 前記帯域制限方法は、 前記伝送量の制限超過検出時における前記フレームを当
該フレームの終了まで継続させる過程をさらに含むこと
を特徴とする請求項12に記載の帯域制限方法。
13. The band limiting method according to claim 12, further comprising the step of: continuing the frame until the end of the frame when the transmission amount exceeds the limit.
【請求項14】 フレームを構成して伝送されるデータ
の伝送量を制限する帯域制限方法であって、 前記帯域制限方法は、 所定の周期内の実時間を計測する過程と、 前記周期内のデータの伝送量を求める過程と、 前記実時間の計測結果と前記データの伝送量に基づいて
データの伝送量の制限超過を検出する過程と、 この検出結果に基づいて前記データの伝送を制限する過
程と、 を含むことを特徴とする帯域制限方法。
14. A bandwidth limiting method for limiting a transmission amount of data transmitted by forming a frame, the bandwidth limiting method comprising: measuring a real time within a predetermined cycle; Obtaining a data transmission amount; detecting an excess of the data transmission amount limit based on the measurement result of the real time and the data transmission amount; and restricting the data transmission based on the detection result. A bandwidth limiting method, comprising:
【請求項15】 前記帯域制限方法は、 前記周期内の実時間として前記周期の開始時刻と現在時
刻との時間差を求める過程をさらに含むことを特徴とす
る請求項14に記載の帯域制限方法。
15. The bandwidth limiting method according to claim 14, further comprising: determining a time difference between a start time of the cycle and a current time as a real time in the cycle.
JP2000325891A 2000-10-25 2000-10-25 Band limit circuit, communication device, communication network system, and band limiting method Withdrawn JP2002135287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000325891A JP2002135287A (en) 2000-10-25 2000-10-25 Band limit circuit, communication device, communication network system, and band limiting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000325891A JP2002135287A (en) 2000-10-25 2000-10-25 Band limit circuit, communication device, communication network system, and band limiting method

Publications (1)

Publication Number Publication Date
JP2002135287A true JP2002135287A (en) 2002-05-10

Family

ID=18803181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000325891A Withdrawn JP2002135287A (en) 2000-10-25 2000-10-25 Band limit circuit, communication device, communication network system, and band limiting method

Country Status (1)

Country Link
JP (1) JP2002135287A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535876A (en) * 2004-04-28 2007-12-06 トムソン ライセンシング System and method for improving network service quality

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535876A (en) * 2004-04-28 2007-12-06 トムソン ライセンシング System and method for improving network service quality
US8565077B2 (en) 2004-04-28 2013-10-22 Thomson Licensing System and method for enhancing network quality of service

Similar Documents

Publication Publication Date Title
US6810520B2 (en) Programmable multi-standard MAC architecture
US6031821A (en) Apparatus and method for generating a pause frame in a buffered distributor based on lengths of data packets distributed according to a round robin repeater arbitration
US7230957B2 (en) Method and apparatus for multiplexing and demultiplexing variable-length packets
JP5111591B2 (en) Method and apparatus for multiple gigabit ethernet architecture
US5659684A (en) Methods and apparatus for interconnecting personal computers (PCs) and local area networks (LANs) using packet protocols transmitted over a digital data service (DDS)
JP5963783B2 (en) Microcontroller with CAN bus module and automatic speed detection
US20070047443A1 (en) Channelized flow control
WO1996041455A1 (en) Enhancements to 802.3 media access control and associate signaling schemes for full duplex ethernet
JP3819843B2 (en) Ethernet adaptor
CA1278873C (en) Runt packet filter
US6195334B1 (en) Apparatus and method for terminating a data transfer in a network switch in response to a detected collision
US5812554A (en) Efficiency of a network having a minimum data transmission time
JP4074976B2 (en) Media independent interface between physical layer devices based on IEEE 802.3 (Ethernet)
US6865189B2 (en) Minimal latency serial media independent interface to media independent interface converter
JP2002135287A (en) Band limit circuit, communication device, communication network system, and band limiting method
Strobl et al. Using Ethernet over powerline communication in automotive networks
JP3600876B2 (en) Apparatus and method for selectively storing error statistics
WO2020226685A1 (en) Media access for time-sensitive and best efforts data packets, and related systems, methods and devices
US6118809A (en) Repeater delay balancing
US20070268839A1 (en) Method and apparatus for autoconfiguring a high speed serial port
Schlesinger et al. Concept for the coexistence of standard and Real-time Ethernet
US5898842A (en) Network controller adapter that prevents loss of data received or transmitted
US7305008B2 (en) Parallel bus LAN
EP1758306A1 (en) The method and the device for transmitting the control signal of the resilient packet ring media access control
US6996120B2 (en) Methods for improving bus performance and bandwidth utilization of a parallel bus LAN

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108