JP2002122042A - Driver and its driving method for peripheral element by processor module - Google Patents

Driver and its driving method for peripheral element by processor module

Info

Publication number
JP2002122042A
JP2002122042A JP2001224161A JP2001224161A JP2002122042A JP 2002122042 A JP2002122042 A JP 2002122042A JP 2001224161 A JP2001224161 A JP 2001224161A JP 2001224161 A JP2001224161 A JP 2001224161A JP 2002122042 A JP2002122042 A JP 2002122042A
Authority
JP
Japan
Prior art keywords
interfaces
peripheral
coprocessor
selection
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001224161A
Other languages
Japanese (ja)
Other versions
JP4567245B2 (en
Inventor
Andreas Windmueller
ヴィントムエラー アンドレーアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2002122042A publication Critical patent/JP2002122042A/en
Application granted granted Critical
Publication of JP4567245B2 publication Critical patent/JP4567245B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/21Pc I-O input output
    • G05B2219/21007A processor to evaluate signals of detector only, I-O processor

Abstract

PROBLEM TO BE SOLVED: To optimize cost reduction and flexibility of a driver for peripheral elements. SOLUTION: A coprocessor provided with input interfaces and output interfaces is provided for the driver. When a second number of the peripheral elements is larger than a first number of selected interfaces, a preset third number of selected interfaces are connected to the same third number of input interfaces of the coprocessor, and a preset fourth number of peripheral elements are driven via corresponding fourth number of output interfaces of the coprocessor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,予め設定された数
の選択インターフェイスを有するプロセッサモジュール
を具備する,車両内のエンジン制御における,周辺素子
の駆動装置及びその方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device and a method for driving peripheral elements in controlling an engine in a vehicle, comprising a processor module having a predetermined number of selection interfaces.

【0002】[0002]

【従来の技術】専門雑誌「エレクトロニックエンジニア
リング(Electronic Engineerin
g)」1986年6月の第58巻,第714号,第36
ページのホワイトレイ(K.J.Whiteley)の
論文「デバイス選択のためのEPROMデコーダ(EP
ROM Decoder for device se
lection)」は,大略,少なくとも1つの構成部
分を使用あるいは駆動するマイクロプロセッサシステム
が開示されている。上記システムは,かかる構成部分に
働きかけるために,モジュール選択ロジックを必要とし
ているが,通常は,選択機能を示すために,幾つかのT
TL−モジュールは固定的に配線される。
2. Description of the Related Art A specialized magazine "Electronic Engineering"
g) ", Vol. 58, No. 714, No. 36, June 1986.
KJ Whiteley's article, "EPROM Decoder for Device Selection (EP
ROM Decoder for device se
"Lection" generally discloses a microprocessor system that uses or drives at least one component. The above system requires module selection logic to work on such components, but typically requires some T
The TL-module is fixedly wired.

【0003】上記論文において,各周辺モジュールの選
択あるいは駆動は,EPROMにより実現される。EP
ROMの選択出力の数が,駆動される周辺モジュールの
数に比べて過小である場合には,中間に接続されている
デコーダモジュール(例えば4:16−デコーダ)によ
り,各種選択出力信号がアドレスコード化に使用され,
デコーダがモジュール選択のためにコード化を作動させ
ることにより,選択可能性が拡大される。
In the above paper, selection or driving of each peripheral module is realized by an EPROM. EP
If the number of selection outputs of the ROM is too small compared to the number of peripheral modules to be driven, various selection output signals are converted to address codes by a decoder module (eg, 4: 16-decoder) connected in the middle. Used for
The selectivity is expanded by the decoder activating the coding for module selection.

【0004】このように,デコーダを使用することによ
り,直接配線の場合の選択出力の数に応じた最大可能な
数の周辺モジュールよりも多い数の周辺モジュールを,
EPROMを介して選択あるいは駆動することができ
る。
As described above, by using the decoder, a larger number of peripheral modules than the maximum possible number of peripheral modules corresponding to the number of selected outputs in the case of direct wiring can be provided.
It can be selected or driven via an EPROM.

【0005】したがって,選択導線の数の増大は,デコ
ーダモジュールあるいはデコーダ回路により達成するこ
とができる。このとき,デコーダモジュールの入力は,
プロセッサモジュールの選択インターフェイスと接続さ
れており,同様にデコーダの出力は,周辺モジュールと
接続されている。
Therefore, an increase in the number of selection conductors can be achieved by a decoder module or a decoder circuit. At this time, the input of the decoder module is
It is connected to the selection interface of the processor module, and similarly, the output of the decoder is connected to the peripheral module.

【0006】真理表にしたがって,デコーダのためのビ
ットコンビネーションあるいはコード化は,「デコーダ
に接続されている周辺モジュールのいずれもが働きかけ
られていない」状態もカバーしなければならないので
(通常:ロー駆動が選択されている場合には,全ての入
力がハイ),デコーダの1つの出力は,選択導線として
利用することができない。したがって,加入者の最大数
は,好ましくないことに,1だけ減少する。
[0006] According to the truth table, the bit combination or coding for the decoder must also cover the condition that "any of the peripheral modules connected to the decoder are not working" (usually: low drive Is selected, all inputs are high), and one output of the decoder cannot be used as a select conductor. Thus, the maximum number of subscribers is undesirably reduced by one.

【0007】かかるTTL−モジュールによるアドレス
デコード化の構造は,同様に,1993年のクラウス
デンボウスキー(Klaus Dembowsky)の
専門書「PC制御される測定技術(PC−gesteu
erte Messtechnik)」に示されている
(これは,Markt&Technik Buch−u
nd Softwareverlag GmbH&C
o.からISBN番号3−87791−516−7で出
されている)。第58から65ページには,論理モジュ
ールがそのために使用されるデコーダ回路の構造が示さ
れている。
[0007] The structure of address decoding by such a TTL-module is similar to that of Claus 1993 in 1993.
Klaus Dembowsky's technical book "PC-controlled measurement technology (PC-gesteu)
erte Messtechnik) (this is Markt & Technik Buch-u).
nd Softwareverlag GmbH & C
o. ISBN number 3-87779-516-7). Pages 58 to 65 show the structure of the decoder circuit for which the logic module is used.

【0008】[0008]

【発明が解決しようとする課題】しかしながら,上記公
報においては,コストの視点から,固定のアドレス領域
(即ち,固定の数の周辺モジュール)のための各TTL
−モジュールからデコード化を構築しなければならない
ため,周辺素子のアドレスあるいは周辺素子の数の変更
が必要な場合であっても柔軟に対応することができな
い。一方,柔軟に対応しようとする場合には,TTL−
モジュールまたはPAL(Programmable
Aray Logic)−モジュールを比較器モジュー
ルと組み合わせて使用することが挙げられるが,コスト
が増大するという問題がある。
However, in the above publication, from the viewpoint of cost, each TTL for a fixed address area (that is, a fixed number of peripheral modules) is used.
-Since decoding must be constructed from the module, it is not possible to flexibly cope with a case where the address of the peripheral element or the number of peripheral elements needs to be changed. On the other hand, when trying to respond flexibly, TTL-
Module or PAL (Programmable
Array Logic) —The use of the module in combination with the comparator module is cited, but there is a problem that the cost increases.

【0009】また,上記状況を柔軟な対応とコスト低減
との間で最適化するためには,コストのかかる固定配線
の論理モジュールを省略しなければならない。
Further, in order to optimize the above situation between flexible measures and cost reduction, a costly fixed wiring logic module must be omitted.

【0010】したがって,本発明の目的は,例えば周辺
素子のアドレスあるいは周辺素子の数の変更が必要な場
合であっても,コスト増大を招くことなく柔軟に対応す
ることが可能な新規かつ改良された周辺素子の駆動装置
及びその駆動方法を提供することにある。
Therefore, an object of the present invention is to provide a new and improved system which can flexibly cope with a case where the address of a peripheral device or the number of peripheral devices needs to be changed without increasing the cost. And a method of driving the peripheral device.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するた
め,本願発明の第1の観点によれば,予め設定された第
1の数の選択インターフェイスを有するプロセッサモジ
ュールを具備する,車両内のエンジン制御における周辺
素子の駆動装置において,前記駆動装置には,入力イン
ターフェイスと出力インターフェイスとを具備するコプ
ロセッサが設けられており,前記周辺素子の第2の数が
前記選択インターフェイスの前記第1の数よりも大きい
場合に,予め設定された第3の数の選択インターフェイ
スが前記コプロセッサの同一の第3の数の入力インター
フェイスと接続され,予め設定された第4の数の周辺素
子が前記コプロセッサの対応する前記第4の数の前記出
力インターフェイスを介して駆動される,ことを特徴と
する周辺素子の駆動装置が提供される。
According to a first aspect of the present invention, there is provided an engine in a vehicle comprising a processor module having a first predetermined number of selection interfaces. In a control device for a peripheral device in control, the drive device is provided with a coprocessor having an input interface and an output interface, and a second number of the peripheral devices is the first number of the selected interface. If so, a predetermined third number of selection interfaces is connected to the same third number of input interfaces of the coprocessor, and a predetermined fourth number of peripheral elements are connected to the coprocessor. Driving the peripheral elements through the corresponding fourth number of the output interfaces. Location is provided.

【0012】上記記載の発明では,固定配線された,例
えばTTL−モジュールの形式の論理の代わりに,コプ
ロセッサを使用するので,潜在的なコスト削減を実現す
ることができる。
In the above described invention, a potential cost reduction can be realized because a coprocessor is used instead of a fixedly wired logic, for example in the form of a TTL module.

【0013】また,前記選択インターフェイスの第3の
数は,前記選択インターフェイスの第1の数と前記周辺
素子の第2の数との差に応じて予め設定される,如く構
成することができる。
The third number of the selection interfaces may be set in advance according to a difference between the first number of the selection interfaces and the second number of the peripheral elements.

【0014】また,前記コプロセッサの前記出力インタ
ーフェイスの前記第4の数は,前記選択インターフェイ
スの前記第1の数と前記周辺素子の前記第2の数の差に
応じて予め設定される,如く構成することができる。
Further, the fourth number of the output interfaces of the coprocessor is set in advance according to a difference between the first number of the selected interfaces and the second number of the peripheral elements. Can be configured.

【0015】前記コプロセッサは,前記プロセッサモジ
ュール内に統合されており,かつ前記コプロセッサの前
記出力インターフェイスが前記プロセッサモジュールの
前記選択インターフェイスとして使用される,如く構成
すれば,コプロセッサがプロセッサ能力を支援すること
ができるので効果的である。このとき,コプロセッサの
該当する出力インターフェイスは,同様に選択インター
フェイスとして機能するので,より多くの数の周辺素子
に働きかけあるいは選択することができる。
The coprocessor may be integrated within the processor module and the output interface of the coprocessor may be used as the selected interface of the processor module, so that the coprocessor increases processor power. It is effective because it can help. At this time, the corresponding output interface of the coprocessor also functions as a selection interface, so that a larger number of peripheral elements can be operated or selected.

【0016】また,上記課題を解決するため,本願発明
の第2の観点によれば,予め設定された第1の数の選択
インターフェイスを有するプロセッサモジュールを具備
する車両内のエンジン制御における周辺素子の駆動方法
であって,入力インターフェイスと出力インターフェイ
スとを有するコプロセッサは,周辺素子の第2の数が前
記選択インターフェイスの前記第1の数よりも大きい場
合に,予め設定された第4の数の周辺素子を,信号によ
って前記第4の数の出力インターフェイスを介して駆動
し,前記信号は,予め設定された第3の数の前記選択イ
ンターフェイスを介して前記コプロセッサの同一の第3
の数の入力インターフェイスに伝達される,ことを特徴
とする周辺素子の駆動方法が提供される。
According to a second aspect of the present invention, there is provided a processor module having a predetermined first number of selection interfaces. The method of driving, wherein the coprocessor having an input interface and an output interface, wherein the second number of peripheral elements is greater than the first number of the selected interface, the coprocessor having a predetermined fourth number. Peripheral elements are driven by the signal through the fourth number of output interfaces, and the signal is transmitted through the same third number of the coprocessors through the preset third number of the selection interfaces.
The number of input interfaces is transmitted to the number of input interfaces.

【0017】上記記載の発明では,固定配線された,例
えばTTL−モジュールの形式の論理の代わりに,コプ
ロセッサを使用するので,潜在的なコスト削減を実現す
ることができる。
In the above described invention, a potential cost reduction can be realized because a coprocessor is used instead of a fixedly wired logic, for example in the form of a TTL module.

【0018】また,前記コプロセッサは,出力インター
フェイスでの信号に対する入力インターフェイスでの信
号の対応づけに従って,前記周辺素子を駆動する,如く
構成すれば,コプロセッサによってコプロセッサ入力と
出力の簡単な対応付けが実現されるので,コプロセッサ
能力あるいは全プロセッサ能力は少しも損なわれないこ
とである。これは,コプロセッサ入力信号から選択信号
を形成するための手間は,極めて小さいことによるもの
である。
The coprocessor may be configured to drive the peripheral element in accordance with the correspondence of the signal at the input interface to the signal at the output interface. The co-processor capability or the total processor capability is not compromised in any way because the implementation is implemented. This is because the effort for forming the selection signal from the coprocessor input signal is extremely small.

【0019】[0019]

【発明の実施の形態】以下,本発明の好適な実施の形態
について,添付図面を参照しながら詳細に説明する。
尚,以下の説明及び添付図面において,同一の機能及び
構成を有する構成要素については,同一符号を付するこ
とにより,重複説明を省略する。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
In the following description and the accompanying drawings, components having the same functions and configurations are denoted by the same reference numerals, and redundant description will be omitted.

【0020】(第1の実施の形態)まず,図1を参照し
ながら,第1の実施の形態にかかる電子制御装置ついて
説明する。図1は,第1の実施の形態にかかる電子制御
装置の構成を示すブロック図である。
(First Embodiment) First, an electronic control unit according to a first embodiment will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration of the electronic control device according to the first embodiment.

【0021】本実施形態にかかる電子制御装置(例えば
車両内のエンジン制御装置,トランスミッション制御装
置,ブレーキ制御装置など)内では,周辺素子との間で
データや信号を交換するために,シリアルインターフェ
イスを具備するプロセッサモジュールが使用される。
In the electronic control unit according to the present embodiment (for example, an engine control unit, a transmission control unit, and a brake control unit in a vehicle), a serial interface is used to exchange data and signals with peripheral elements. The provided processor module is used.

【0022】このとき,インターフェイスモジュール1
01とコプロセッサモジュール(あるいはコプロセッ
サ)102とを具備するプロセッサモジュール100が
図示されている。また,本来のプロセッサ(あるいはプ
ロセッサモジュールのメインプロセッサ)は,符号10
8で示される。
At this time, the interface module 1
1 and a coprocessor module (or coprocessor) 102 are shown. The original processor (or the main processor of the processor module) is denoted by reference numeral 10.
Indicated at 8.

【0023】また,プロセッサモジュールにより駆動さ
れる5つの周辺素子103,104,105,106,
107が,同様に,図示されている。このとき,周辺素
子103は,例えばウォッチドッグを有する安定化回路
を示す。他の周辺素子104,105,106,107
は,例えば,例えば噴射のための出力段回路,シリアル
のEEPROM,他の監視回路(例えばウォッチドッ
グ)などが該当する。
The five peripheral elements 103, 104, 105, 106,
107 is also shown. At this time, the peripheral element 103 indicates, for example, a stabilizing circuit having a watchdog. Other peripheral elements 104, 105, 106, 107
Corresponds to, for example, an output stage circuit for injection, a serial EEPROM, another monitoring circuit (for example, a watchdog), and the like.

【0024】プロセッサモジュール100のインターフ
ェイスモジュール101は,クロック導線SCK,各方
向でデータ交換するための各データ導線MSO(Mod
ulSignal Out)とMSI(Modul S
ignal In)及び,各周辺モジュールに働きかけ
るためにあるいは選択するために(選択),複数の導線
あるいはインターフェイスを有する。これらの選択イン
ターフェイスあるいはチップ選択導線CS1〜CS4
は,通常,周辺素子が直接接続されている場合に,周辺
素子のうちの最大数(例えば4)に働きかけることがで
きる。
The interface module 101 of the processor module 100 includes a clock line SCK and each data line MSO (Mod) for exchanging data in each direction.
ulSignal Out) and MSI (Modul S
signal In, and a plurality of wires or interfaces to act on or select each peripheral module (selection). These selection interfaces or chip selection conductors CS1 to CS4
Can typically work on the maximum number of peripheral elements (eg, four) when the peripheral elements are directly connected.

【0025】このとき,プロセッサモジュール100あ
るいはインターフェイスモジュール101のクロック導
線SCKのための接続端と,全周辺モジュール103〜
107のクロック導線SCKのための接続端は,互いに
接続されている。
At this time, the connection end for the clock conductor SCK of the processor module 100 or the interface module 101 and all the peripheral modules 103 to 103 are connected.
The connection ends for the clock conductor SCK 107 are connected to each other.

【0026】同様に,MSOとMSIに関するデータ線
についても該当する。図面を見やすくするために,周辺
モジュール103〜107内のデータ線あるいはデータ
線の接続端は,プロセッサモジュール100の視点から
同様にSO(SignalOut)とSI(Signa
l In)で示されている。
The same applies to data lines related to MSO and MSI. In order to make the drawing easy to see, the data lines in the peripheral modules 103 to 107 or the connection ends of the data lines are similarly connected from the viewpoint of the processor module 100 to SO (SignalOut) and SI (Signa).
l In).

【0027】通常の場合(即ち,デコーダモジュールま
たはコプロセッサの使用がない場合)には,選択インタ
ーフェイスCS1からCS4の選択信号は,プロセッサ
モジュールあるいはその内部のインターフェイスモジュ
ール101から各周辺素子103〜107に導かれる。
In a normal case (that is, when no decoder module or coprocessor is used), the selection signals of the selection interfaces CS1 to CS4 are sent from the processor module or the interface module 101 therein to each of the peripheral elements 103 to 107. Be guided.

【0028】このとき,MSOとMSIの導線は,例え
ばバス(例えばSPI(Serial Periphe
ral Interface))として実現することが
できる。また,周辺素子に関するSPI機能性は,例え
ば初期化,ウォッチドッグ通信,出力段診断,入力,識
別子の読込み,データの読み書きなどが該当する。
At this time, the conductors of the MSO and the MSI are connected to, for example, a bus (for example, SPI (Serial Periphere)).
ral Interface)). The SPI functionality related to the peripheral elements corresponds to, for example, initialization, watchdog communication, output stage diagnosis, input, reading of an identifier, reading and writing of data, and the like.

【0029】周辺素子は,例えば選択導線上にロー信号
が印加された場合に,選択あるいは働きかけられる(選
択される)。このとき,障害を防止するために,同時に
ロー信号を印加することができるのは最大で1本の選択
導線あるいは選択インターフェイスのみである。このこ
とにより,障害のない通信を可能にすることができる。
同様に,ハイ信号による選択を有する逆の論理によりお
こなうこともできる。
Peripheral elements are selected or actuated (selected), for example, when a low signal is applied on a select conductor. At this time, in order to prevent a failure, a low signal can be applied to only one selected lead wire or selected interface at the maximum. This allows for trouble-free communication.
Similarly, the reverse logic with selection by a high signal can be used.

【0030】プロセッサモジュール100のインターフ
ェイスモジュールは,メインプロセッサとは関係なく作
動するのが好ましい。このことにより,バス負荷が高い
場合でもメインプロセッサの計算能力は制限されない。
特殊なメモリ領域に,シリアルのインターフェイスを介
して送信すべき指令シーケンスを格納することができ
る。インターフェイスモジュール101は,かかる指令
を自動的に送信し,受信したデータを再び特殊なメモリ
領域に格納し,メインプロセッサはそれにアクセスする
ことができる。メインプロセッサは,所定のメモリ領域
上でのみ書込みアクセスあるいは読出しアクセスを実施
すればよい。
Preferably, the interface module of the processor module 100 operates independently of the main processor. As a result, even when the bus load is high, the calculation capability of the main processor is not limited.
A command sequence to be transmitted via a serial interface can be stored in a special memory area. The interface module 101 automatically sends such a command, stores the received data again in a special memory area, and the main processor can access it. The main processor only needs to perform write access or read access on a predetermined memory area.

【0031】従来技術との比較 選択導線の数の増大は,例えばデコーダモジュールある
いはデコーダ回路により達成することができる。このと
き,デコーダモジュールの入力は,プロセッサモジュー
ルの選択インターフェイスCS1〜CS4と接続され
る。同様にデコーダの出力は,周辺モジュールと接続さ
れている。
Comparison with the Prior Art The increase in the number of selection conductors can be achieved, for example, by a decoder module or a decoder circuit. At this time, the input of the decoder module is connected to the selection interfaces CS1 to CS4 of the processor module. Similarly, the output of the decoder is connected to a peripheral module.

【0032】したがって,従来技術に基づいて2:4−
デコーダを使用する場合には,例えば2つの選択インタ
ーフェイスCS3とCS4がデコーダモジュールの入力
と接続されることになる。また,デコーダ出力は,原理
的に全部で4つの周辺素子を駆動するために使用するこ
とができる。
Therefore, based on the prior art, 2: 4-
When a decoder is used, for example, two selection interfaces CS3 and CS4 are connected to the input of the decoder module. Also, the decoder output can be used to drive a total of four peripheral elements in principle.

【0033】真理表に従ってデコーダのためのビットコ
ンビネーションは,「デコーダに接続されている周辺モ
ジュールのどれも働きかけられていない」状態もカバー
しなければならないので(通常:全ての入力がハイ),
デコーダの1つの出力は選択導線として利用することが
できない。従って加入者の最大数は,1だけ減少され
る。
According to the truth table, the bit combination for the decoder must also cover the condition "None of the peripheral modules connected to the decoder has been activated" (usually: all inputs are high),
One output of the decoder is not available as a select line. Thus, the maximum number of subscribers is reduced by one.

【0034】また,例えばプロセッサモジュール内に設
けられている,メインプロセッサ108とは無関係に作
動するコプロセッサ102は,デコーダとして利用され
る。
The coprocessor 102 provided in the processor module and operating independently of the main processor 108 is used as a decoder.

【0035】図示するように,インターフェイスモジュ
ール101の4本の選択導線CS1〜CS4が設けられ
ている場合に,可能な加入者数(即ち,周辺素子の数)
を1だけ拡大するためには,コプロセッサユニットの2
つの入力CI1とCI2及び3つの出力CO1〜CO3
が必要である。
As shown in the figure, when four selection conductors CS1 to CS4 of the interface module 101 are provided, the number of possible subscribers (that is, the number of peripheral elements) is determined.
In order to increase the value by one, two
One input CI1 and CI2 and three outputs CO1 to CO3
is necessary.

【0036】コプロセッサが原理的にはじめから複数の
入力と出力を搭載している場合には,周辺素子の数ある
いは応答は,コプロセッサ入力CI1〜CInと個々の
選択インターフェイスCS1〜CS4との接続を変更す
ることにより,極めてフレキシブルに適合させることが
できる。
If the coprocessor has a plurality of inputs and outputs in principle from the beginning, the number or response of the peripheral elements depends on the connection between the coprocessor inputs CI1 to CIn and the individual selection interfaces CS1 to CS4. Can be adapted very flexibly.

【0037】コプロセッサ102は,常に入力信号を読
み込んで,各々出力のビットコンビネーションに応じ
て,3つの出力CO1〜CO3の最大で1つの出力を
「ロー」にする。その場合に入力及び出力信号の結合に
ついて以下の真理表が考えられる。
The coprocessor 102 always reads the input signal, and sets at most one of the three outputs CO1 to CO3 to "low" according to the bit combination of each output. In that case, the following truth table can be considered for the combination of the input and output signals.

【0038】[0038]

【表1】 [Table 1]

【0039】従って,本実施形態においては,コプロセ
ッサ102を使用して4つの選択インターフェイスCS
1〜CS4により最大数5の周辺素子に働きかけること
ができる。このとき,コプロセッサの入力及び出力イン
ターフェイス数の増大により,より多くの周辺素子に働
きかけることもできる。
Therefore, in the present embodiment, the four selection interfaces CS using the coprocessor 102 are used.
1 to CS4 can act on a maximum of five peripheral elements. At this time, it is possible to work on more peripheral devices by increasing the number of input and output interfaces of the coprocessor.

【0040】コプロセッサ内で16の出力インターフェ
イスCOに対して4つの入力インターフェイスCIが使
用される場合には,完全にデコーダの代わりをすること
ができる。それにもかかわらず,接続すべき周辺素子の
数に対してより柔軟に対応することができる。
If four input interfaces CI are used for 16 output interfaces CO in the coprocessor, the decoder can be completely replaced. Nevertheless, it is possible to flexibly respond to the number of peripheral elements to be connected.

【0041】加入者数(即ち,特にSPI−バス−加入
者としての周辺素子の数)に関係する,入力と出力の必
要な数が,表2に4つの選択インターフェイス(即ち,
プロセッサモジュールのチップ選択出力)について示さ
れる。
The required number of inputs and outputs, related to the number of subscribers (ie, in particular, the SPI-bus-number of peripherals as subscribers), is shown in Table 2 in four select interfaces (ie,
(Chip select output of the processor module).

【0042】[0042]

【表2】 [Table 2]

【0043】表2に示すように,提供されるプロセッサ
モジュールの出力インターフェイスに対して余剰の周辺
素子に応じて,コプロセッサの必要とされる入力あるい
は入力インターフェイスと出力あるいは出力インターフ
ェイス及びそれに伴って使用されるピン合計が予め設定
可能であることがわかる。
As shown in Table 2, the required input or input interface of the coprocessor and the output or output interface and the associated use of the coprocessor according to the extra peripheral elements to the output interface of the provided processor module. It can be seen that the total number of pins to be set can be set in advance.

【0044】コプロセッサがすでにプロセッサモジュー
ル100内に設けられている場合には,本実施形態にお
いては,付加的なハードウェアコストなしで,シリアル
のインターフェイスについて周辺素子の数を拡大できる
という利点を有する。したっがって,デコーダモジュー
ルのためのハードウェアとその装着あるいは検査などの
付加的なコストが省略される。同様に付加的な導体プレ
ート面のコストもなくなる。
If the coprocessor is already provided in the processor module 100, this embodiment has the advantage that the number of peripheral elements for the serial interface can be increased without additional hardware costs. . Therefore, additional costs such as hardware for the decoder module and its mounting or inspection are omitted. Similarly, the cost of additional conductor plate surfaces is eliminated.

【0045】コプロセッサによるインターフェイスモジ
ュールのシミュレーションまたは他の選択信号としての
メインプロセッサを介しての標準出力ピンの駆動に相当
する,他の純粋なソフトウェア解決に比較して,紹介し
た解決はさらに,非常に僅少なソフトウェアコスト及び
非常に僅少なプロセッサ能力で十分である。
Compared to other pure software solutions, which correspond to the simulation of the interface module by the coprocessor or the driving of the standard output pins via the main processor as other selection signals, the solution presented is also very Very little software cost and very little processor power are sufficient.

【0046】インターフェイスモジュールとコプロセッ
サは,各々,メインプロセッサとは無関係であるので,
これら独立したモジュール間の情報の流れは必要とされ
ないという利点を有する。このことにより,モジュール
の付加的な負担が防止される。
Since the interface module and the coprocessor are each independent of the main processor,
It has the advantage that no information flow between these independent modules is required. This prevents an additional burden on the module.

【0047】コプロセッサによるデコーダのシミュレー
ションのためのコード需要は,極めて少ない。したがっ
て,コプロセッサ自体は,何ら負担を受けず,主として
他のタスクのために,特にメインプロセッサを支援する
ために使用できる。
Code requirements for decoder simulation by coprocessors are extremely low. Thus, the coprocessor itself is not burdened at all and can be used mainly for other tasks, in particular for supporting the main processor.

【0048】例えば本実施形態においては,MSOとM
SIインターフェイスを採用した構成を例に挙げて説明
したが,双方向接続,例えばバスI/O,周辺素子側に
該当するペンダントを有するバス入出力インターフェイ
スを使用することもできる。
For example, in this embodiment, MSO and M
Although the configuration employing the SI interface has been described as an example, a bidirectional connection, for example, a bus I / O, and a bus input / output interface having a pendant corresponding to the peripheral element side can also be used.

【0049】インターフェイスモジュール101内で調
節可能なバス(あるいはMSIとMSO)を介しての選
択(即ち周辺素子の駆動)と,通信のスタート(例えば
SCKにおけるクロック信号のスタート)との間の待機
時間は,コプロセッサによる周辺素子の選択あるいは駆
動が障害なしに実施できるように,適合させることがで
きる。
Wait time between selection via the adjustable bus (or MSI and MSO) in interface module 101 (ie, driving of peripherals) and start of communication (eg, start of clock signal in SCK). Can be adapted so that the selection or driving of peripherals by the coprocessor can be performed without obstacles.

【0050】以上,本発明に係る好適な実施の形態につ
いて説明したが,本発明はかかる構成に限定されない。
当業者であれば,特許請求の範囲に記載された技術思想
の範囲内において,各種の修正例および変更例を想定し
得るものであり,それらの修正例および変更例について
も本発明の技術範囲に包含されるものと了解される。
Although the preferred embodiment according to the present invention has been described above, the present invention is not limited to this configuration.
Those skilled in the art can envisage various modified examples and modified examples within the scope of the technical idea described in the claims, and those modified examples and modified examples are also included in the technical scope of the present invention. It is understood to be included in.

【0051】[0051]

【発明の効果】固定配線された,例えばTTL−モジュ
ールの形式の論理の代わりに,コプロセッサを使用する
ので,潜在的なコスト削減を実現することができる。
The potential cost savings can be realized by using coprocessors instead of hardwired logic, for example in the form of TTL modules.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態にかかる電子制御装置の構成
を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an electronic control device according to a first embodiment.

【符号の説明】 100 プロセッサモジュール 101 インターフェイスモジュール 102 コプロセッサ 103 周辺素子[Description of Signs] 100 Processor module 101 Interface module 102 Coprocessor 103 Peripheral element

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 予め設定された第1の数の選択インター
フェイスを有するプロセッサモジュールを具備する,車
両内のエンジン制御における周辺素子の駆動装置におい
て,前記駆動装置には,入力インターフェイスと出力イ
ンターフェイスとを具備するコプロセッサが設けられて
おり,前記周辺素子の第2の数が前記選択インターフェ
イスの前記第1の数よりも大きい場合に,予め設定され
た第3の数の選択インターフェイスが前記コプロセッサ
の同一の第3の数の入力インターフェイスと接続され,
予め設定された第4の数の周辺素子が前記コプロセッサ
の対応する前記第4の数の前記出力インターフェイスを
介して駆動される,ことを特徴とする周辺素子の駆動装
置。
1. A drive device for a peripheral element in controlling an engine in a vehicle, comprising a processor module having a first number of selection interfaces set in advance, wherein the drive device has an input interface and an output interface. A co-processor is provided, wherein if a second number of said peripheral elements is greater than said first number of said selection interfaces, a third predetermined number of selection interfaces is provided by said co-processor. Connected to the same third number of input interfaces,
A peripheral device driving device, wherein a predetermined fourth number of peripheral devices are driven via a corresponding fourth number of the output interfaces of the coprocessor.
【請求項2】 前記選択インターフェイスの第3の数
は,前記選択インターフェイスの第1の数と前記周辺素
子の第2の数との差に応じて予め設定される,ことを特
徴とする請求項1に記載の周辺素子の駆動装置。
2. The method according to claim 1, wherein the third number of the selection interfaces is preset according to a difference between the first number of the selection interfaces and the second number of the peripheral elements. 2. The driving device for a peripheral element according to claim 1.
【請求項3】 前記コプロセッサの前記出力インターフ
ェイスの前記第4の数は,前記選択インターフェイスの
前記第1の数と前記周辺素子の前記第2の数の差に応じ
て予め設定される,ことを特徴とする請求項1に記載の
周辺素子の駆動装置。
3. The method according to claim 2, wherein said fourth number of said output interfaces of said coprocessor is preset according to a difference between said first number of said selected interfaces and said second number of said peripheral elements. The driving device for a peripheral element according to claim 1, wherein:
【請求項4】 前記コプロセッサは,前記プロセッサモ
ジュール内に統合されており,かつ,前記コプロセッサ
の前記出力インターフェイスが前記プロセッサモジュー
ルの前記選択インターフェイスとして使用される,こと
を特徴とする請求項1に記載の周辺素子の駆動装置。
4. The processor of claim 1, wherein the coprocessor is integrated within the processor module, and the output interface of the coprocessor is used as the selection interface of the processor module. 3. A driving device for a peripheral element according to claim 1.
【請求項5】 予め設定された第1の数の選択インター
フェイスを有するプロセッサモジュールがを具備する車
両内のエンジン制御における周辺素子の駆動方法であっ
て,入力インターフェイスと出力インターフェイスとを
有するコプロセッサは,周辺素子の第2の数が前記選択
インターフェイスの前記第1の数よりも大きい場合に,
予め設定された第4の数の周辺素子を,信号によって前
記第4の数の出力インターフェイスを介して駆動し,前
記信号は,予め設定された第3の数の前記選択インター
フェイスを介して前記コプロセッサの同一の第3の数の
入力インターフェイスに伝達される,ことを特徴とする
周辺素子の駆動方法。
5. A method for driving a peripheral element in controlling an engine in a vehicle, comprising a processor module having a first predetermined number of selection interfaces, the coprocessor having an input interface and an output interface. , If the second number of peripheral elements is greater than the first number of the selected interface,
A fourth predetermined number of peripheral elements are driven by a signal through the fourth number of output interfaces, and the signal is transmitted through a third predetermined number of the selection interfaces. A method of driving a peripheral device, wherein the method is transmitted to a same third number of input interfaces of a processor.
【請求項6】 前記コプロセッサは,出力インターフェ
イスでの信号に対する入力インターフェイスでの信号の
対応づけに従って,前記周辺素子を駆動する,ことを特
徴とする請求項5に記載の周辺素子の駆動方法。
6. The method according to claim 5, wherein the coprocessor drives the peripheral element according to a correspondence between a signal at an output interface and a signal at an input interface.
JP2001224161A 2000-07-26 2001-07-25 Peripheral element driving apparatus by processor module and driving method thereof Expired - Fee Related JP4567245B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10036637A DE10036637B4 (en) 2000-07-26 2000-07-26 Device for controlling peripheral elements with a processor module
DE10036637.6 2000-07-26

Publications (2)

Publication Number Publication Date
JP2002122042A true JP2002122042A (en) 2002-04-26
JP4567245B2 JP4567245B2 (en) 2010-10-20

Family

ID=7650426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224161A Expired - Fee Related JP4567245B2 (en) 2000-07-26 2001-07-25 Peripheral element driving apparatus by processor module and driving method thereof

Country Status (3)

Country Link
JP (1) JP4567245B2 (en)
DE (1) DE10036637B4 (en)
IT (1) ITMI20011584A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10237174B4 (en) 2002-08-14 2012-06-21 Robert Bosch Gmbh Method and device for the serial transmission of data from a processor module to at least one peripheral element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116250A (en) * 1984-07-04 1986-01-24 Nippon Denso Co Ltd Control unit for car engine
JPH0740794A (en) * 1993-07-26 1995-02-10 Hitachi Ltd Automotive control unit
JPH08165951A (en) * 1994-12-13 1996-06-25 Nippondenso Co Ltd Electronic control unit for internal combustion engine
JP2001159368A (en) * 1999-10-11 2001-06-12 Robert Bosch Gmbh Control method and device for internal combustion engine
JP2002508861A (en) * 1997-04-02 2002-03-19 シーメンス アクチエンゲゼルシヤフト Freely programmable control

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670748A (en) * 1985-08-09 1987-06-02 Harris Corporation Programmable chip select decoder
EP0733976A1 (en) * 1995-03-23 1996-09-25 Canon Kabushiki Kaisha Chip select signal generator
US5724604A (en) * 1995-08-02 1998-03-03 Motorola, Inc. Data processing system for accessing an external device and method therefor
DE19611942C2 (en) * 1996-03-26 2003-02-20 Daimler Chrysler Ag Semiconductor circuit for an electronic control unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116250A (en) * 1984-07-04 1986-01-24 Nippon Denso Co Ltd Control unit for car engine
JPH0740794A (en) * 1993-07-26 1995-02-10 Hitachi Ltd Automotive control unit
JPH08165951A (en) * 1994-12-13 1996-06-25 Nippondenso Co Ltd Electronic control unit for internal combustion engine
JP2002508861A (en) * 1997-04-02 2002-03-19 シーメンス アクチエンゲゼルシヤフト Freely programmable control
JP2001159368A (en) * 1999-10-11 2001-06-12 Robert Bosch Gmbh Control method and device for internal combustion engine

Also Published As

Publication number Publication date
DE10036637B4 (en) 2006-07-27
ITMI20011584A0 (en) 2001-07-24
JP4567245B2 (en) 2010-10-20
DE10036637A1 (en) 2002-02-14
ITMI20011584A1 (en) 2003-01-24

Similar Documents

Publication Publication Date Title
US4845611A (en) Device for connecting 8-bit and 16-bit modules to a 16-bit microprocessor system
EP0905631A2 (en) Microprocessor with multiplexed and non-multiplexed address/data busses
US5375218A (en) DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots
US6240481B1 (en) Data bus control for image forming apparatus
JPH0944448A (en) Data processor
US6718257B2 (en) Method and device for controlling operating sequences
JP2002122042A (en) Driver and its driving method for peripheral element by processor module
KR930006905A (en) Bus controller operation system integrated in one chip with main controller
WO1994025908A1 (en) Two computer systems coupled to each other
JP2008204104A (en) Memory card controller and electronic equipment
JP2001075745A (en) Information processor and adaptor for fitting semiconductor memory
KR20010063912A (en) Apparatus for converting master and slave mode
JPH0337073Y2 (en)
JPH04148253A (en) Memory read/write control system
JPS63251844A (en) Computer diagnosing system
JPH04177452A (en) Information processor
JPH0329003A (en) I/o control unit
JP2002324040A (en) Peripheral device having external input/output part priority selection switch
JPH0296853A (en) System for checking holding main storage capacity
KR910002621B1 (en) Interface in collect callexchange
JP2611191B2 (en) I / O controller
JPS6230658B2 (en)
JPS63196968A (en) Input/output controller
Birru et al. Design and Realization of a Multi-EPROM Programmer
JPS58197538A (en) Terminal controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees