JP2002115051A - Bias sputtering device - Google Patents

Bias sputtering device

Info

Publication number
JP2002115051A
JP2002115051A JP2000306881A JP2000306881A JP2002115051A JP 2002115051 A JP2002115051 A JP 2002115051A JP 2000306881 A JP2000306881 A JP 2000306881A JP 2000306881 A JP2000306881 A JP 2000306881A JP 2002115051 A JP2002115051 A JP 2002115051A
Authority
JP
Japan
Prior art keywords
substrate
film
holder
holding surface
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000306881A
Other languages
Japanese (ja)
Other versions
JP4673478B2 (en
Inventor
Masahiko Kobayashi
正彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP2000306881A priority Critical patent/JP4673478B2/en
Publication of JP2002115051A publication Critical patent/JP2002115051A/en
Application granted granted Critical
Publication of JP4673478B2 publication Critical patent/JP4673478B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To normally apply bias voltage to a substrate even when sputtering is repeated many times in the sputtering for depositing a conductive film while applying the bias voltage to the substrate. SOLUTION: Gas such as argon is introduced in a sputter chamber 1 by a gas introducing system 2, voltage is applied from a sputter power source 4 to a target 3 formed of a conductive material to generate sputter discharge while holding the substrate 9 by a substrate holder 5. Sputter particles emitted from the target 3 reach the substrate 9 to deposit the conductive film. The bias voltage is applied to the substrate 9 by a bias power source 52. The substrate holder 5 has a holder shield 53 diagonally behind a substrate holding surface as a member of grounding electric potential, and a recess 54 for preventing film continuation so that a deposit film 501 on the surface of the holder shield 53 is not continuous to a deposit film 504 of the substrate holding surface. The substrate holding surface is smaller than the substrate 9, and the sputter particles on the recess 54 for preventing film continuation are shielded by a peripheral portion of the substrate 9 projected from the substrate holding surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願の発明は、LSI(大規
模集積回路)等の製造の際に使用されるスパッタリング
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sputtering apparatus used for manufacturing an LSI (Large Scale Integrated Circuit) or the like.

【0002】[0002]

【従来の技術】スパッタリング装置は、対象物の表面に
薄膜を作成する装置として産業の各分野で盛んに使用さ
れている。特に、LSIを始めとする各種電子デバイス
の製造では、各種導電膜や絶縁膜の作成にスパッタリン
グ装置は多用されている。
2. Description of the Related Art Sputtering apparatuses are widely used in various industrial fields as apparatuses for forming a thin film on the surface of an object. In particular, in the manufacture of various electronic devices such as LSIs, a sputtering apparatus is often used for forming various conductive films and insulating films.

【0003】図7は、従来のスパッタリング装置の概略
構成を示す正面断面図である。図7に示す装置は、排気
系11を備えたスパッタチャンバー1と、スパッタチャ
ンバー1内に所定のガスを導入するガス導入系2と、被
スパッタ面がスパッタチャンバー1内に露出するように
して設けられたターゲット3と、ターゲット3の被スパ
ッタ面を臨む空間に電界を設定してスパッタ放電を生じ
させるスパッタ電源4と、スパッタ放電によってターゲ
ット3から放出されたスパッタ粒子が到達するスパッタ
チャンバー1内の所定位置に基板9を保持する基板ホル
ダー5とから主に構成されている。ガス導入系2によっ
てアルゴン等のガスを導入してスパッタ電源4によって
スパッタ放電を生じさせると、ターゲット3がスパッタ
される。スパッタによってターゲット3から放出された
材料が基板9の表面に達し、薄膜が作成される。
FIG. 7 is a front sectional view showing a schematic configuration of a conventional sputtering apparatus. The apparatus shown in FIG. 7 is provided with a sputtering chamber 1 provided with an exhaust system 11, a gas introduction system 2 for introducing a predetermined gas into the sputtering chamber 1, and a sputtered surface exposed in the sputtering chamber 1. The target 3, a sputter power source 4 for generating a sputter discharge by setting an electric field in a space facing the surface to be sputtered of the target 3, and a sputter chamber 1 to which sputter particles emitted from the target 3 by the sputter discharge reach. It mainly comprises a substrate holder 5 for holding a substrate 9 at a predetermined position. When a gas such as argon is introduced by the gas introduction system 2 and a sputter discharge is generated by the sputter power supply 4, the target 3 is sputtered. The material released from the target 3 by sputtering reaches the surface of the substrate 9 and a thin film is formed.

【0004】上記スパッタリング装置において、膜質を
改善したり膜応力を緩和したりする目的から、基板9に
バイアス電圧を印加する構成が採用される場合がある。
バイアス電圧の印加は、高周波とプラズマの相互により
生じる自己バイアス電圧による場合が多い。具体的に
は、基板ホルダー5の基板9を載置する部分51を誘電
体製とし(以下、この部分を誘電体ブロックと呼ぶ)、
誘電体ブロック51内にバイアス電極52を設ける。そ
して、バイアス電極52にバイアス電源6として高周波
電源を接続し、バイアス電極52を介して基板9に高周
波電圧を印加する。
In the above-described sputtering apparatus, a configuration in which a bias voltage is applied to the substrate 9 may be adopted for the purpose of improving the film quality or relaxing the film stress.
In many cases, the application of the bias voltage is based on a self-bias voltage generated by the high frequency and the plasma. Specifically, a portion 51 of the substrate holder 5 on which the substrate 9 is placed is made of a dielectric (hereinafter, this portion is referred to as a dielectric block),
A bias electrode is provided in a dielectric block. Then, a high-frequency power supply is connected to the bias electrode 52 as the bias power supply 6, and a high-frequency voltage is applied to the substrate 9 via the bias electrode 52.

【0005】前述したようにスパッタ放電を生じさせる
と、ターゲット3と基板9との間に放電によるプラズマ
が形成される。一方、基板9に高周波電圧が印加される
と、プラズマ中のイオンと電子が周期的に交互に基板9
に引き寄せられるが、電子はイオンに比べて移動度が極
めて高いので、基板9の電位変化は、高周波に負の直流
分の電圧を重畳したような変化となる。この負の直流分
の電圧が、自己バイアス電圧である。自己バイアス電圧
のような負のバイアス電圧を与えながらスパッタリング
を行うと、プラズマ中のイオンが基板9の表面に入射し
て表面を衝撃する。このため、作成される膜の比抵抗等
を改善したり、膜の応力を緩和したりするのが促進され
る作用がある。
When a sputter discharge is generated as described above, a plasma is generated between the target 3 and the substrate 9 by the discharge. On the other hand, when a high-frequency voltage is applied to the substrate 9, ions and electrons in the plasma are alternately and periodically generated.
However, since the mobility of electrons is much higher than that of ions, the potential change of the substrate 9 changes as if a negative DC voltage is superimposed on a high frequency. This negative DC voltage is the self-bias voltage. When sputtering is performed while applying a negative bias voltage such as a self-bias voltage, ions in the plasma enter the surface of the substrate 9 and bombard the surface. Therefore, there is an effect that the specific resistance and the like of the formed film are improved and the stress of the film is relaxed.

【0006】[0006]

【発明が解決しようとする課題】上述したような従来の
スパッタリング装置において、発明者の研究によると、
基板9の処理枚数が数百枚程度に達するまでスパッタリ
ングを繰り返すと、基板9に正常にバイアス電圧が印加
されなくなる問題が生ずることが判明した。バイアス電
圧の印加が正常でないことから、作成される膜の質や応
力が劣化し、製品不良の原因になることが判った。本願
の発明は、かかる課題を解決するためになされたもので
あり、スパッタリングを数多く繰り返した場合でも、バ
イアス電圧が正常に基板9に印加されるという技術的意
義を有する。
In the conventional sputtering apparatus as described above, according to the study of the inventor,
It has been found that if sputtering is repeated until the number of processed substrates 9 reaches about several hundred, a problem occurs in which a bias voltage is not normally applied to the substrate 9. It was found that the improper application of the bias voltage deteriorated the quality and stress of the film to be formed and caused a product failure. The invention of the present application has been made in order to solve such a problem, and has a technical significance that a bias voltage is normally applied to the substrate 9 even when sputtering is repeated many times.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するた
め、本願の請求項1記載の発明は、排気系を有するスパ
ッタチャンバーと、被スパッタ面がスパッタチャンバー
内に露出するようにして設けられた導電材料より成るタ
ーゲットと、ターゲットの被スパッタ面を臨む空間に電
界を設定してスパッタ放電を生じさせるスパッタ電源
と、スパッタ放電によってターゲットから放出されたス
パッタ粒子が到達するスパッタチャンバー内の所定位置
に基板を保持する基板ホルダーと、基板にバイアス電圧
を印加するバイアス電源とを備え、基板にバイアス電圧
を印加しながらターゲットからのスパッタ粒子を基板の
表面に到達させて前記導電材料の薄膜を作成するバイア
ススパッタリング装置において、基板の表面側を前側、
裏面側を後ろ側としたとき、基板ホルダーは、基板保持
面の斜め後方に接地電位に維持された部材を有してお
り、さらに、基板ホルダーは、前記接地電位に維持され
た部材の表面に堆積する膜と、基板保持面に堆積する膜
とが連続しないようにする凹部である膜連続防止用凹部
を有しているという構成を有する。また、上記課題を解
決するため、請求項2記載の発明は、前記請求項1の構
成において、前記基板ホルダーは、金属製のホルダー本
体と、バイアス電極を内蔵した誘電体ブロックとより成
るものであって、前記基板保持面は誘電体ブロックの表
面であり、前記接地電位に維持された部材は、誘電体ブ
ロックの側方での放電を防止するホルダーシールドであ
るという構成を有する。また、上記課題を解決するた
め、請求項3記載の発明は、前記請求項1の構成におい
て、前記基板保持面の大きさは基板よりも小さく、前記
膜連続防止用凹部は、膜連続防止用凹部に到達しようと
するスパッタ粒子が前記基板保持面からはみ出した基板
の周辺部分によって遮蔽される位置に設けられていると
いう構成を有する。また、上記課題を解決するため、請
求項4記載の発明は、前記請求項1の構成において、前
記接地電位に維持された部材の表面に堆積する膜と基板
保持面に堆積する膜とが連続しようとする方向での前記
膜連続防止用凹部の幅は、0.5mm以上であるという
構成を有する。また、上記課題を解決するため、請求項
5記載の発明は、前記請求項1の構成において、前記接
地電位に維持された部材の表面から前記基板保持面まで
の沿面距離が5mm以上であるという構成を有する。ま
た、上記課題を解決するため、請求項6記載の発明は、
前記請求項1の構成において、前記膜連続防止用凹部の
開口の縁と基板との距離は、0.5mm以上であるとい
う構成を有する。
In order to solve the above problems, the invention according to claim 1 of the present application is provided with a sputter chamber having an exhaust system and a sputtered surface exposed in the sputter chamber. A target made of a conductive material, a sputter power supply for setting an electric field in a space facing a surface to be sputtered of the target to generate a sputter discharge, and a predetermined position in a sputter chamber to which sputter particles emitted from the target by the sputter discharge reach. A substrate holder for holding the substrate and a bias power supply for applying a bias voltage to the substrate are provided, and sputtered particles from a target reach the surface of the substrate while applying a bias voltage to the substrate to form a thin film of the conductive material. In the bias sputtering apparatus, the front side of the substrate is the front side,
When the back side is the back side, the substrate holder has a member maintained at the ground potential obliquely behind the substrate holding surface, and further, the substrate holder is provided on the surface of the member maintained at the ground potential. It has a configuration in which a film for preventing film continuity is a concave portion for preventing a film to be deposited and a film to be deposited on the substrate holding surface from being continuous. According to a second aspect of the present invention, in order to solve the above-mentioned problem, in the configuration of the first aspect, the substrate holder comprises a metal holder main body and a dielectric block having a built-in bias electrode. The substrate holding surface is a surface of a dielectric block, and the member maintained at the ground potential is a holder shield for preventing discharge on the side of the dielectric block. In order to solve the above-mentioned problem, the invention according to claim 3 is the configuration according to claim 1, wherein the size of the substrate holding surface is smaller than the substrate, and the concave portion for preventing film continuity is provided. The structure is such that sputtered particles that are to reach the concave portion are provided at positions where they are shielded by the peripheral portion of the substrate protruding from the substrate holding surface. In order to solve the above problem, the invention according to claim 4 is characterized in that, in the structure of claim 1, the film deposited on the surface of the member maintained at the ground potential and the film deposited on the substrate holding surface are continuous. The width of the concave portion for preventing film continuity in the direction to be intended has a configuration of 0.5 mm or more. According to a fifth aspect of the present invention, in order to solve the above problem, the creeping distance from the surface of the member maintained at the ground potential to the substrate holding surface is 5 mm or more. Having a configuration. In order to solve the above-mentioned problem, the invention according to claim 6 is
In the structure of the first aspect, the distance between the edge of the opening of the concave portion for preventing film continuity and the substrate is 0.5 mm or more.

【0008】[0008]

【発明の実施の形態】以下、本願発明の実施の形態(以
下、実施形態)について説明する。図1は、本願発明の
実施形態のスパッタリング装置の正面断面概略図であ
る。図1に示す装置も、図7に示す装置と同様、排気系
11を備えたスパッタチャンバー1と、スパッタチャン
バー1内に所定のガスを導入するガス導入系2と、被ス
パッタ面がスパッタチャンバー1内に露出するようにし
て設けられたターゲット3と、ターゲット3の被スパッ
タ面を臨む空間に電界を設定してスパッタ放電を生じさ
せるスパッタ電源4と、スパッタ放電によってターゲッ
ト3から放出されたスパッタ粒子が到達するスパッタチ
ャンバー1内の所定位置に基板9を保持する基板ホルダ
ー5とから主に構成されている。
Embodiments of the present invention (hereinafter, embodiments) will be described below. FIG. 1 is a schematic front sectional view of a sputtering apparatus according to an embodiment of the present invention. As in the apparatus shown in FIG. 7, the apparatus shown in FIG. 1 also includes a sputter chamber 1 provided with an exhaust system 11, a gas introduction system 2 for introducing a predetermined gas into the sputter chamber 1, and a sputter chamber 1 A target 3 provided so as to be exposed inside, a sputter power supply 4 for setting an electric field in a space facing a surface to be sputtered of the target 3 to generate a sputter discharge, and sputter particles emitted from the target 3 by the sputter discharge And a substrate holder 5 for holding the substrate 9 at a predetermined position in the sputtering chamber 1 where the substrate reaches.

【0009】スパッタチャンバー1は、気密な真空容器
であり、電気的には接地されている。排気系11は、ス
パッタチャンバー1を10−5〜10−7Pa程度まで
排気できるよう構成されている。スパッタチャンバー1
は、不図示のゲートバルブを介して不図示の搬送チャン
バーに気密に接続されている。ガス導入系2は、アルゴ
ン等のスパッタ放電用のガスを内部に所定の流量で導入
するようになっている。ガス導入系2は、スパッタ放電
用のガスを溜めた不図示のガスボンベ、スパッタチャン
バー1とガスボンベとをつなぐ配管に設けたバルブ21
や流量調整器22等から主に構成されている。
[0009] The sputtering chamber 1 is an airtight vacuum vessel, which is electrically grounded. The exhaust system 11 is configured to exhaust the sputtering chamber 1 to about 10 −5 to 10 −7 Pa. Sputter chamber 1
Is hermetically connected to a transfer chamber (not shown) via a gate valve (not shown). The gas introduction system 2 introduces a sputter discharge gas such as argon into the inside at a predetermined flow rate. The gas introduction system 2 includes a gas cylinder (not shown) storing a gas for sputter discharge, and a valve 21 provided on a pipe connecting the sputter chamber 1 and the gas cylinder.
And a flow controller 22.

【0010】ターゲット3は、基板9の表面に作成しよ
うとする薄膜の材料で形成されている。本実施形態で
は、アルミニウムや銅等の導電膜を作成するようになっ
ており、従ってターゲット3はこれらの材料より成る。
ターゲット3は、絶縁体31を介してスパッタチャンバ
ー1上部の開口を気密に塞ぐようスパッタチャンバー1
に取り付けられている。スパッタ電源4は、所定の負の
直流電圧又は高周波電圧をターゲット3に印加するよう
構成されている。
The target 3 is formed of a thin film material to be formed on the surface of the substrate 9. In the present embodiment, a conductive film of aluminum, copper, or the like is formed, so that the target 3 is made of these materials.
The target 3 is provided in the sputter chamber 1 so as to hermetically close the opening above the sputter chamber 1 via the insulator 31.
Attached to. The sputtering power supply 4 is configured to apply a predetermined negative DC voltage or high-frequency voltage to the target 3.

【0011】ターゲット3の被スパッタ面とは反対側の
面を臨む位置には、磁石機構7が設けられている。磁石
機構7は、中心磁石71と、この中心磁石71を取り囲
む周辺磁石72と、中心磁石71及び周辺磁石72とを
繋ぐ板状のヨーク73とから構成されている。磁石機構
7は、上記スパッタ放電をマグネトロン放電にして効率
のよいマグネトロンスパッタリングを行うために備えら
れている。即ち、磁石機構7により、ターゲット3の付
近に磁場が形成され、この磁場の作用により電子がマグ
ネトロン運動を行い、より密度の高いプラズマが形成さ
れる。この結果スパッタ放電の効率が高くなり、基板9
への成膜の効率も高くなる。
A magnet mechanism 7 is provided at a position facing the surface of the target 3 opposite to the surface to be sputtered. The magnet mechanism 7 includes a central magnet 71, a peripheral magnet 72 surrounding the central magnet 71, and a plate-like yoke 73 connecting the central magnet 71 and the peripheral magnet 72. The magnet mechanism 7 is provided to convert the sputter discharge into a magnetron discharge to perform efficient magnetron sputtering. That is, a magnetic field is formed in the vicinity of the target 3 by the magnet mechanism 7, and the electrons perform magnetron motion by the action of the magnetic field, thereby forming a plasma with higher density. As a result, the efficiency of the sputter discharge increases, and the substrate 9
The efficiency of film formation on the substrate also increases.

【0012】基板ホルダー5は、スパッタチャンバー1
に気密に取り付けられている。基板ホルダー5は、台状
で上面に基板9が載置されるようになっている。基板ホ
ルダー5は、金属製のホルダー本体50と、ホルダー本
体50の上側に設けた誘電体ブロック51とから主に構
成されている。誘電体ブロック51内には、従来と同様
にバイアス電極52が設けられている。そして、バイア
ス電極52に高周波電圧を印加して基板9に自己バイア
ス電圧を与えるバイアス電源6が設けられている。
The substrate holder 5 holds the sputter chamber 1
It is mounted airtight. The substrate holder 5 has a trapezoidal shape, and the substrate 9 is placed on the upper surface. The substrate holder 5 mainly includes a metal holder main body 50 and a dielectric block 51 provided above the holder main body 50. In the dielectric block 51, a bias electrode 52 is provided as in the related art. Further, a bias power supply 6 for applying a high-frequency voltage to the bias electrode 52 to apply a self-bias voltage to the substrate 9 is provided.

【0013】ホルダー本体50はステンレス等の金属製
であり、スパッタチャンバー1に短絡されているため、
接地されている。バイアス電極52とバイアス電源6と
を結ぶ線路はホルダー本体50を貫通しているが、不図
示の絶縁体で覆われており、線路とホルダー本体50は
絶縁されている。尚、基板ホルダー5は、基板9を搬送
する不図示の搬送ロボットとの間の基板9の受け渡しの
ため、昇降ピンを備えたり、全体に昇降する構成とされ
たりする場合がある。また、基板ホルダー5には、基板
9を加熱したり冷却したりする構成が設けられることが
ある。さらに、基板9を静電吸着する機構が基板ホルダ
ー5に設けられることがあり、この場合は、バイアス電
極52に静電吸着用の電圧を印加する構成が採用され
る。
The holder main body 50 is made of metal such as stainless steel and is short-circuited to the sputtering chamber 1.
Grounded. The line connecting the bias electrode 52 and the bias power supply 6 passes through the holder body 50, but is covered with an insulator (not shown), and the line and the holder body 50 are insulated. The substrate holder 5 may be provided with elevating pins or may be configured to move up and down as a whole in order to transfer the substrate 9 to and from a transfer robot (not shown) that transports the substrate 9. The substrate holder 5 may be provided with a configuration for heating or cooling the substrate 9. Further, a mechanism for electrostatically adsorbing the substrate 9 may be provided on the substrate holder 5. In this case, a configuration for applying a voltage for electrostatic adsorption to the bias electrode 52 is adopted.

【0014】基板ホルダー5とターゲット3との間の空
間を取り囲むようにして、円筒状の防着シールド81が
設けられている。防着シールド81は、基板9の表面以
外の不必要な場所へのスパッタ粒子の付着を防止するも
のである。ターゲット3から放出されるスパッタ粒子
は、基板9の表面のみならず、スパッタチャンバー1内
の露出面にも薄膜が堆積することが避けられない。この
露出面への薄膜の堆積が重なると、内部応力や自重によ
り薄膜が剥離することがある。剥離した薄膜は、ある程
度の大きさの微粒子となって素スパッタチャンバー1内
を浮遊する。この微粒子が基板9に付着すると、作成さ
れる薄膜に微小な突起が形成される等の形状欠陥を生じ
させる場合がある。また、基板9の表面に予め微細回路
が形成されている場合、微粒子の付着により回路や短絡
等の重大な欠陥が生じる恐れがある。
A cylindrical deposition shield 81 is provided so as to surround the space between the substrate holder 5 and the target 3. The deposition prevention shield 81 prevents sputter particles from adhering to unnecessary places other than the surface of the substrate 9. It is inevitable that the sputtered particles emitted from the target 3 deposit a thin film not only on the surface of the substrate 9 but also on an exposed surface in the sputter chamber 1. If the deposition of the thin film on the exposed surface overlaps, the thin film may be peeled off due to internal stress or own weight. The peeled thin film becomes fine particles of a certain size and floats in the elementary sputtering chamber 1. When the fine particles adhere to the substrate 9, a shape defect such as minute projections may be formed on the thin film to be formed. Further, when a fine circuit is formed on the surface of the substrate 9 in advance, there is a possibility that a serious defect such as a circuit or a short circuit may occur due to the adhesion of the fine particles.

【0015】このような処理の品質を損なう微粒子は、
一般的に「パーティクル」と呼ばれる。パーティクルの
発生を防止するため、防着シールド81が設けられてい
る。防着シールド81にはスパッタ粒子が付着して薄膜
が堆積することが避けられないが、防着シールド81に
は、表面に微細な凹凸を形成する等、薄膜の剥離を防止
する構成となっている。それでも、スパッタリングを数
多く繰り返すと、薄膜の剥離が避けられないため、所定
回数のスパッタリングの後、防着シールド81は新品又
は薄膜が除去されたものと交換される。
The fine particles that impair the quality of such treatment are:
Generally called "particles". In order to prevent generation of particles, a deposition prevention shield 81 is provided. It is inevitable that sputtered particles adhere to the deposition shield 81 and a thin film is deposited. However, the deposition shield 81 is configured to prevent the thin film from peeling, for example, by forming fine irregularities on the surface. I have. Even so, if the sputtering is repeated many times, peeling of the thin film is inevitable. Therefore, after a predetermined number of sputterings, the deposition-inhibiting shield 81 is replaced with a new one or a shield from which the thin film has been removed.

【0016】さて、本実施形態のスパッタリング装置
は、前述した課題を解決するため、基板ホルダー5の周
辺部の構成に工夫を加えている。以下、この点について
図1及び図2を使用して説明する。図2は、図1に示す
装置における基板ホルダー5の周辺部の構成を示す断面
概略図である。
Now, in the sputtering apparatus of the present embodiment, in order to solve the above-mentioned problem, the configuration of the peripheral portion of the substrate holder 5 is modified. Hereinafter, this point will be described with reference to FIGS. FIG. 2 is a schematic cross-sectional view showing a configuration of a peripheral portion of the substrate holder 5 in the apparatus shown in FIG.

【0017】基板ホルダー5の構成において、ホルダー
本体50及び誘電体ブロック51はともに水平方向の断
面形状は円形である。ホルダー本体50及び誘電体ブロ
ック51は同軸であるが、誘電体ブロック51は、ホル
ダー本体50より少し径が小さくなっている。従って、
図1及び図2に示すように、基板ホルダー5は、周辺部
に段差が形成された状態となっている。
In the configuration of the substrate holder 5, both the holder main body 50 and the dielectric block 51 have a circular cross section in the horizontal direction. The holder body 50 and the dielectric block 51 are coaxial, but the diameter of the dielectric block 51 is slightly smaller than that of the holder body 50. Therefore,
As shown in FIGS. 1 and 2, the substrate holder 5 is in a state where a step is formed in a peripheral portion.

【0018】そして、上記基板ホルダー5の段差部分を
覆うようにしてホルダーシールド53が設けられてい
る。ホルダーシールド53は金属製であり、ホルダー本
体50に接触しているため、接地されている。尚、基板
ホルダー5に保持された基板9の表面(成膜される面)
を前側とし、裏面を後ろ側とすると、ホルダーシールド
53は、図2に示すように、基板保持面の斜め後方に位
置する。
A holder shield 53 is provided so as to cover the step portion of the substrate holder 5. Since the holder shield 53 is made of metal and is in contact with the holder body 50, it is grounded. The surface of the substrate 9 held by the substrate holder 5 (the surface on which the film is formed)
Is the front side and the back side is the rear side, the holder shield 53 is positioned diagonally behind the substrate holding surface as shown in FIG.

【0019】ホルダーシールド53は、基板ホルダー5
の周辺部での不要な放電を防止するためのものである。
即ち、基板ホルダー5のうち、ホルダー本体50は接地
されているので、同様に接地電位であるスパッタチャン
バー1との器壁との間には大きな電界は形成されない
が、誘電体ブロック51とスパッタチャンバー1との間
には、バイアス電源6もしくはスパッタ電源4による電
界が形成される。この結果、この部分で放電が生じるこ
とがある。放電が生じると、誘電体ブロック51の表面
がスパッタされてパーティクルが放出されたり、誘電体
ブロック51が損傷を受けたりすることがある。このよ
うなことが無いよう、接地されたホルダーシールド53
によって誘電体ブロック51の周面を覆っている。尚、
ホルダーシールド53は、全体としては基板ホルダー5
と同軸の円環状の部材であり、ホルダー本体50と誘電
体ブロック51とによって形成される段差を覆ってい
る。
The holder shield 53 is provided on the substrate holder 5.
This is for preventing unnecessary discharge in the peripheral portion of.
That is, since the holder main body 50 of the substrate holder 5 is grounded, no large electric field is formed between the sputtering chamber 1 and the container wall, which is also at the ground potential. An electric field generated by the bias power supply 6 or the sputtering power supply 4 is formed between the power supply 1 and the power supply 1. As a result, discharge may occur in this portion. When the discharge occurs, the surface of the dielectric block 51 may be sputtered to release particles, or the dielectric block 51 may be damaged. To prevent such a situation, the grounded holder shield 53
The peripheral surface of the dielectric block 51 is covered by this. still,
The holder shield 53 is a substrate holder 5 as a whole.
And a coaxial annular member, which covers a step formed by the holder body 50 and the dielectric block 51.

【0020】また、図1及び図2に示すように、誘電体
ブロック51の周囲を取り囲むようにして、ホルダー用
防着シールド82が設けられている。ホルダー用防着シ
ールド82も、同様に不要な場所へのスパッタ粒子の付
着を防止するものである。ホルダー用防着シールド82
は、特に、基板ホルダー5の周辺部へのスパッタ粒子の
付着を防止するものである。
As shown in FIGS. 1 and 2, a holder shield 82 is provided so as to surround the dielectric block 51. As shown in FIG. Similarly, the holder deposition shield 82 also prevents spatter particles from adhering to unnecessary places. Protective shield for holder 82
Is to prevent spatter particles from adhering to the peripheral portion of the substrate holder 5 in particular.

【0021】図2から解るように、ホルダー用防着シー
ルド82が無いと、ホルダーシールド53の表面や外側
面、ホルダー本体50の外側面等にスパッタ粒子が多く
付着し、膜が堆積する。これらの堆積膜が剥がれてパー
ティクルになると、基板ホルダー5上の基板9に近いた
め、基板9の表面を汚損し易い。そこで、ホルダー用防
着シールド82によって膜堆積を抑制している。ホルダ
ー用防着シールド82も、同様に堆積膜の剥離を抑制す
る構成が採られており、所定回数のスパッタリングの後
に交換される。
As can be seen from FIG. 2, if the holder shield 82 is not provided, a large amount of sputtered particles adhere to the surface and outer surface of the holder shield 53, the outer surface of the holder body 50, and the like, and a film is deposited. If these deposited films are peeled off and become particles, they are close to the substrate 9 on the substrate holder 5 and thus easily stain the surface of the substrate 9. Therefore, the deposition of the film is suppressed by the deposition shield 82 for the holder. The holder deposition shield 82 is similarly configured to suppress the separation of the deposited film, and is replaced after a predetermined number of sputterings.

【0022】尚、基板ホルダー5の周辺部への膜堆積を
抑制するためには、ホルダー用防着シールド82の内側
の縁と基板9の周縁とは、なるべく接近していることが
好ましい。しかしながら、ホルダー用防着シールド82
の内側の縁と基板9の周縁とが接近すると、スパッタリ
ングによる成膜を行った際、両者に堆積した膜が接触す
る癒着現象が生ずる。癒着現象が生ずると、スパッタリ
ング終了後に基板9を基板ホルダー5から取り去る際、
堆積した膜に剥離や破断が生じてパーティクルが発生し
易い。従って、ホルダー用防着シールド82の内側の縁
と基板9の周縁とは、一回の成膜の際に癒着しない範囲
でなるべく接近していることが好ましい。この距離は、
2〜5mm程度である。
In order to suppress the film deposition on the peripheral portion of the substrate holder 5, it is preferable that the inner edge of the holder shield 82 and the peripheral edge of the substrate 9 be as close as possible. However, the holder shield 82
When the inner edge of the substrate 9 and the peripheral edge of the substrate 9 are close to each other, an adhesion phenomenon occurs in which the films deposited on the both come into contact when the film is formed by sputtering. When the adhesion phenomenon occurs, when the substrate 9 is removed from the substrate holder 5 after the end of sputtering,
Particles are likely to be generated due to peeling or breakage of the deposited film. Therefore, it is preferable that the inner edge of the holder deposition-inhibiting shield 82 and the peripheral edge of the substrate 9 be as close as possible to the extent that they do not adhere during a single film formation. This distance is
It is about 2 to 5 mm.

【0023】さて、本実施形態の装置の大きな特徴点
は、基板9へのバイアス電圧の印加が常に正常に行える
よう、基板ホルダー5の周辺部に凹部54を設けてい
る。この凹部54は、基板ホルダー5の周辺部に存在す
る接地電位の部材(ここではホルダーシールド53)と
基板ホルダー5の基板保持面との間に連続して膜が堆積
するのを防止するための凹部(以下、膜連続防止用凹
部)54である。
A major feature of the apparatus according to the present embodiment is that a concave portion 54 is provided around the substrate holder 5 so that the bias voltage can be normally applied to the substrate 9 normally. The concave portion 54 is provided for preventing a film from being continuously deposited between a member having a ground potential (here, the holder shield 53) existing around the substrate holder 5 and the substrate holding surface of the substrate holder 5. A concave portion (hereinafter, a concave portion for preventing film continuity) 54.

【0024】具体的に説明すると、ホルダーシールド5
3の内側面には、図2に示すように段差が形成されてい
る。このホルダーシールド53の内側面の段差と、誘電
体ブロック51の側面とによって、膜連続防止用凹部5
4が形成されている。膜連続防止用凹部54を設けるこ
とは、以下に説明するような発明者の研究によってい
る。
More specifically, the holder shield 5
A step is formed on the inner side surface of 3 as shown in FIG. Due to the step on the inner surface of the holder shield 53 and the side surface of the dielectric block 51, the concave portion 5 for preventing film continuity is formed.
4 are formed. The provision of the concave portion 54 for preventing film continuity is based on the research of the inventor as described below.

【0025】発明者は、前述したようなスパッタリング
処理を多数回繰り返した後に生じるバイアス電圧の不正
常化についての研究の過程で、スパッタリング処理を多
数回繰り返すと、基板9の裏面に異常放電の跡が見られ
るのを発見した。図3は、このスパッタリング処理を多
数回繰り返した後に生ずる異常放電の跡を示す概略図で
ある。図3に示すように、異常放電跡は、小さな丸いス
ポット状の変色箇所(以下、異常放電スポットと呼ぶ)
91である。異常放電スポット91の発生箇所は一定し
ていないが、図3に示すように、基板9の周縁から近い
部分に発生する場合が多い。
The inventor of the present invention, in the course of research on the bias voltage abnormalities occurring after repeating the above-described sputtering process many times, when the sputtering process is repeated many times, marks of abnormal discharge on the back surface of the substrate 9. Was found to be seen. FIG. 3 is a schematic view showing traces of abnormal discharge generated after repeating this sputtering process many times. As shown in FIG. 3, the abnormal discharge trace is a small round spot-shaped discolored portion (hereinafter referred to as an abnormal discharge spot).
91. The location where the abnormal discharge spot 91 occurs is not fixed, but often occurs near the periphery of the substrate 9 as shown in FIG.

【0026】発明者は、このような異常放電の発生は、
バイアス電圧が印加された基板9が部分的に地絡するこ
とにより発生することにより生ずるのではないか、と考
えた。そこで、基板9の裏面の異常放電スポット91の
部分が接触していた誘電体ブロック51の表面の箇所を
調べてみると、そこには薄膜の堆積が確認された。そし
て、その部分の薄膜と、ホルダーシールド53とは、電
気的に導通していることが確認された。
The inventor has found that such abnormal discharge occurs
It was considered that the problem was caused by the occurrence of partial grounding of the substrate 9 to which the bias voltage was applied. Then, when a portion of the surface of the dielectric block 51 where the abnormal discharge spot 91 on the back surface of the substrate 9 was in contact was examined, deposition of a thin film was confirmed there. Then, it was confirmed that the thin film in that portion and the holder shield 53 were electrically connected.

【0027】このような知見から、異常放電は、誘電体
ブロック51の表面から側面、そしてホルダーシールド
53にまたがって薄膜が堆積し、この薄膜を介して基板
9が地絡することにより生ずるものと考えられる。この
点について、図4を使用してさらに詳しく説明する。図
4は、異常放電の発生メカニズムについて説明する図で
ある。図4では、図2に示す実施形態と異なり、膜連続
防止用凹部54が無い構成が示されている。
From such knowledge, it is considered that the abnormal discharge is caused by the deposition of a thin film from the surface to the side surface of the dielectric block 51 and the holder shield 53, and the grounding of the substrate 9 through the thin film. Conceivable. This will be described in more detail with reference to FIG. FIG. 4 is a diagram illustrating the mechanism of occurrence of abnormal discharge. FIG. 4 shows a configuration in which there is no concave portion 54 for preventing film continuity unlike the embodiment shown in FIG.

【0028】前述したように、スパッタリング処理を繰
り返す過程で、薄膜は基板9の表面のみならず、ホルダ
ー用防着シールド82の表面にも堆積する。また、ホル
ダー用防着シールド82の内縁と基板9の周縁との間の
隙間から進入したスパッタ粒子により、図4(1)に示
すように、ホルダーシールド53の表面にも薄膜501
が堆積する(以下、この薄膜501をシールド堆積膜と
呼ぶ)。
As described above, in the process of repeating the sputtering process, the thin film is deposited not only on the surface of the substrate 9 but also on the surface of the deposition shield 82 for the holder. Further, as shown in FIG. 4A, the thin film 501 is also formed on the surface of the holder shield 53 by sputter particles entering from a gap between the inner edge of the holder deposition shield 82 and the peripheral edge of the substrate 9.
(Hereinafter, this thin film 501 is referred to as a shield deposition film).

【0029】そして、スパッタリング処理を繰り返す
と、シールド堆積膜501がさらに堆積する他、図4
(2)に示すように、誘電体ブロック51の側面にも薄
膜502が堆積する(以下、この薄膜502を側面堆積
膜と呼ぶ)。また、微視的に見ると、図4(2)に示す
ように、基板保持面である誘電体ブロック51の表面に
もターゲット3の材料と同じ材料の粒子503が付着し
ている。誘電体ブロック51の表面はスパッタリング中
は基板9によって覆われているので、誘電体ブロック5
1の表面の粒子(以下、保持面付着粒子)503は、ス
パッタリング中に付着したスパッタ粒子であることは殆
どない。この保持面付着粒子503は、スパッタリング
後に基板9を基板ホルダー5から取り去った後にもスパ
ッタチャンバー1内に浮遊するスパッタ粒子や、スパッ
タチャンバー1内に存在するパーティクル等である。
Then, when the sputtering process is repeated, a shield deposition film 501 is further deposited, and in addition, FIG.
As shown in (2), a thin film 502 is also deposited on the side surface of the dielectric block 51 (hereinafter, this thin film 502 is referred to as a side surface deposited film). Also, when viewed microscopically, as shown in FIG. 4B, particles 503 of the same material as the material of the target 3 are also attached to the surface of the dielectric block 51 which is the substrate holding surface. Since the surface of the dielectric block 51 is covered by the substrate 9 during sputtering, the dielectric block 5
The particles on the surface of No. 1 (hereinafter, particles attached to the holding surface) 503 are hardly sputtered particles adhered during sputtering. The particles 503 attached to the holding surface are sputtered particles floating in the sputter chamber 1 even after the substrate 9 is removed from the substrate holder 5 after sputtering, and particles existing in the sputter chamber 1.

【0030】そして、さらにスパッタリング処理を繰り
返すと、図4(3)に示すように、シールド堆積膜50
1が成長して膜が厚くなる他、側面堆積膜502が上方
に成長していく。同時に、図4(3)に示すように、誘
電体ブロック51の表面には、保持面付着粒子503の
付着が重なり、徐々に薄膜504に成長する(以下、こ
の膜を保持面堆積膜と呼ぶ)。
When the sputtering process is further repeated, as shown in FIG.
1 grows to make the film thicker, and the side surface deposited film 502 grows upward. At the same time, as shown in FIG. 4C, the adhesion of the holding surface adhering particles 503 overlaps on the surface of the dielectric block 51 and gradually grows into a thin film 504 (hereinafter, this film is referred to as a holding surface deposition film). ).

【0031】そして、さらにスパッタリング処理を繰り
返すと、図4(4)に示すように、ついには側面堆積膜
502と保持面堆積膜504とがつながってしまう。こ
れらの膜501,502,504は、基板9の表面に作
成される膜と同様に導電膜であるから、この結果、保持
面堆積膜504がホルダーシールド53に短絡され、保
持面堆積膜504は接地電位になる。この状態で、基板
9が誘電体ブロック51の表面に載置され、バイアス電
圧を印加しながらスパッタリングが開始されると、基板
9に対して全体にバイアス電圧が印加されるものの、基
板9の裏面のうち、ホルダーシールド53に短絡された
保持面堆積膜504と接触した部分から急激にホルダー
シールド53側に電流が流れて放電が生じる。この結
果、基板9全体も接地電位になってしまい、バイアス電
圧が解消されてしまう。
When the sputtering process is further repeated, as shown in FIG. 4D, the side surface deposited film 502 and the holding surface deposited film 504 are finally connected. Since these films 501, 502, and 504 are conductive films like the films formed on the surface of the substrate 9, as a result, the holding surface deposition film 504 is short-circuited to the holder shield 53, and the holding surface deposition film 504 is Becomes ground potential. In this state, when the substrate 9 is placed on the surface of the dielectric block 51 and sputtering is started while applying a bias voltage, the bias voltage is applied to the entire substrate 9 but the back surface of the substrate 9 Of these, a current suddenly flows to the holder shield 53 side from a portion in contact with the holding surface deposition film 504 short-circuited to the holder shield 53, and discharge occurs. As a result, the entire substrate 9 is also at the ground potential, and the bias voltage is eliminated.

【0032】図3に示すような異常放電スポット91
は、このようなメカニズムにより部分的に電界が集中し
て大きな電流が流れた跡であると考えられる。そして、
異常放電は、保持面堆積膜504が誘電体ブロック51
の側面の膜と完全につながった際に生じる場合だけでな
く、両者が部分的に接近し、その接近部分に絶縁破壊す
ることにより生じる沿面放電の場合もあると考えられ
る。いずれにしても、このような異常放電が生じると、
基板9が接地された状態になってしまうので、正常にバ
イアス電圧を与えることができなくなる。この結果、膜
質の改善や膜応力の緩和といった意図した作用が得られ
なくなる。
An abnormal discharge spot 91 as shown in FIG.
Is considered to be a trace of a large current flowing due to partial concentration of the electric field by such a mechanism. And
In the abnormal discharge, the holding surface deposited film 504 is
In addition to the case where the film is completely connected to the film on the side surface of the above, it is considered that there is also a case where the two partially approach each other and a surface discharge occurs due to dielectric breakdown at the close portion. In any case, when such abnormal discharge occurs,
Since the substrate 9 is grounded, the bias voltage cannot be normally applied. As a result, intended effects such as improvement of film quality and relaxation of film stress cannot be obtained.

【0033】本実施形態の構成は、このような知見に基
づき、図2に示すような膜連続防止用凹部54を形成し
ている。図5は、膜連続防止用凹部54の作用について
説明する図であり、本実施形態の構成において、図4
(4)に示す場合と同程度の回数のスパッタリング処理
を繰り返した場合の状態を示すものである。
In the configuration of the present embodiment, based on such findings, a concave portion 54 for preventing film continuity as shown in FIG. 2 is formed. FIG. 5 is a diagram for explaining the function of the concave portion 54 for preventing film continuity. In the configuration of the present embodiment, FIG.
This shows a state where the sputtering process is repeated about the same number of times as the case shown in (4).

【0034】本実施形態の構成において、スパッタリン
グ処理を多数回繰り返すと、図4(4)に示す場合と同
様に、ホルダーシールド53の表面等に厚く膜が堆積す
る。ここで、図4(4)に示すように保持面堆積膜50
4が誘電体ブロック51の表面に堆積していても、膜連
続防止用凹部54があるため、この保持面堆積膜504
とシールド堆積膜501とが連続してしまうことはな
い。従って、異常放電が発生したりしてバイアス電圧が
不正常になることがない。尚、ホルダーシールド53の
内縁面の段差は周状に360度延びており、従って、膜
連続防止用凹部54も周状に360度延びている。
In the structure of this embodiment, when the sputtering process is repeated many times, a thick film is deposited on the surface of the holder shield 53 and the like as in the case shown in FIG. Here, as shown in FIG.
Even if 4 is deposited on the surface of the dielectric block 51, the holding surface deposited film 504
And the shield deposition film 501 do not continue. Therefore, the bias voltage does not become abnormal due to abnormal discharge or the like. Note that the step on the inner edge surface of the holder shield 53 extends 360 degrees circumferentially, and therefore the concave portion 54 for preventing film continuity also extends 360 degrees circumferentially.

【0035】膜連続防止用凹部54の形状において、開
口の幅(図2にwで示す)は、保持面堆積膜504とシ
ールド堆積膜501との分離を確保する上で重要であ
る。幅wは、充分に多い回数のスパッタリングを繰り返
しても保持面堆積膜504とシールド堆積膜との分離が
確保されるようにすることが好ましい。前述した通り、
実施形態のスパッタリング装置は、ホルダー用防着シー
ルド82の交換等のような定期メンテナンスが所定回数
のスパッタリングの後に行われる。従って、「充分に多
い回数」とは、例えばこの定期メンテナンスまでの回数
(以下、メンテナンスインターバルと呼ぶ)であり、こ
れは、例えば2000〜4000回程度の回数である。
この程度の回数のスパッタリングを行っても膜が連続し
ないようにするには、幅wは0.5mm以上であること
が好ましい。
In the shape of the concave portion 54 for preventing film continuity, the width of the opening (indicated by w in FIG. 2) is important for securing the separation between the holding surface deposition film 504 and the shield deposition film 501. It is preferable that the width w is such that the separation between the holding surface deposition film 504 and the shield deposition film is ensured even if the sputtering is repeated a sufficiently large number of times. As mentioned earlier,
In the sputtering apparatus according to the embodiment, periodic maintenance such as replacement of the holder deposition shield 82 is performed after a predetermined number of sputterings. Therefore, the “sufficient number of times” is, for example, the number of times until the regular maintenance (hereinafter, referred to as a maintenance interval), which is, for example, about 2000 to 4000 times.
The width w is preferably 0.5 mm or more so that the film is not continuous even if the sputtering is performed about this number of times.

【0036】また、膜連続防止用凹部54の深さ(図2
にdで示す)が浅くなると、膜連続防止用凹部54が薄
膜で埋められてしまって膜が連続する恐れがある。上記
メンテナンスインターバル程度の回数のスパッタリング
を行っても膜が連続しないようにするためには、深さd
は、2mm以上であることが好ましい。
Further, the depth of the concave portion 54 for preventing film continuity (FIG. 2)
(Shown by d in FIG. 3) becomes shallow, the film continuity preventing recess 54 may be filled with a thin film, and the film may be continuous. In order to prevent the film from being continuous even if the sputtering is performed about the number of times of the maintenance interval, the depth d
Is preferably 2 mm or more.

【0037】次に、上記膜連続防止用凹部54によるバ
イアス電圧正常化の効果を確認した実験の結果について
説明する。図6は、膜連続防止用凹部54によるバイア
ス電圧正常化の効果を確認した実験の結果を示す図であ
る。図6には、図4に示すような膜連続防止用凹部54
の無い構成と、膜連続防止用凹部54のある実施形態の
構成において、スパッタリング処理を多数回繰り返し、
作成された薄膜の内部応力を測定した結果が示されてい
る。
Next, the result of an experiment in which the effect of normalizing the bias voltage by the concave portion 54 for preventing film continuity was confirmed will be described. FIG. 6 is a view showing the results of an experiment in which the effect of normalizing the bias voltage by the concave portion 54 for preventing film continuity was confirmed. FIG. 6 shows a concave portion 54 for preventing film continuity as shown in FIG.
In the configuration without the and the configuration of the embodiment having the concave portion 54 for preventing film continuity, the sputtering process is repeated many times,
The result of measuring the internal stress of the formed thin film is shown.

【0038】図6に結果を示す成膜実験は、以下の条件
により行われた。 圧力:4mTorr(約0.5Pa) スパッタ電源4:600V,7kW バイアス電源6:400kz,200W 自己バイアス電圧:約100V
The film forming experiment shown in FIG. 6 was performed under the following conditions. Pressure: 4 mTorr (about 0.5 Pa) Sputtering power supply 4: 600 V, 7 kW Bias power supply 6: 400 kz, 200 W Self-bias voltage: about 100 V

【0039】図6に示すように、膜連続防止用凹部54
の無い構成では、−180MPa(メガパスカル)程度
の圧縮応力が、200回を越える頃から引っ張り応力に
転じ、350回あたりで600MPa弱の引っ張り応力
に達している。この結果、200回を越える頃から、バ
イアス電圧の印加状況に変化があったことを示してお
り、成膜の再現性が大きく低下していることを示してい
る。
As shown in FIG. 6, the concave portion 54 for preventing film continuity
In the configuration without the above, the compressive stress of about -180 MPa (megapascal) is changed to the tensile stress from about 200 times, and reaches a little less than 600 MPa per 350 times. As a result, it is shown that the application state of the bias voltage has changed since about 200 times, which indicates that the reproducibility of the film formation has been greatly reduced.

【0040】一方、膜連続防止用凹部54のある実施形
態に構成では、4000回程度までスパッタリング処理
を繰り返しても、応力は−180MPaで安定してい
る。これは、バイアス電力が常に安定にして正常に与え
られていることを示すものである。このように、本実施
形態の構成によれば、堆積膜によって基板9が地絡する
ことがないので、バイアス電圧が正常に安定して印加さ
れる。このため、膜応力や膜質が常に安定した再現性の
良い成膜が行える。
On the other hand, in the structure having the concave portion 54 for preventing film continuity, the stress is stable at -180 MPa even when the sputtering process is repeated up to about 4000 times. This indicates that the bias power is always stable and normally applied. As described above, according to the configuration of the present embodiment, the ground voltage does not occur in the substrate 9 due to the deposited film, so that the bias voltage is normally and stably applied. For this reason, film formation with good reproducibility, in which film stress and film quality are always stable, can be performed.

【0041】また、上記膜連続防止用凹部54は、ホル
ダーシールド53から基板保持面までの沿面距離を長く
することにより膜連続化を防止するという作用も有して
いる。即ち、膜連続防止用凹部54が無く、単なる平坦
面であると、ホルダー堆積膜501と保持面堆積504
とが連続するのに要するスパッタ粒子の到達量が少なく
て済む。一方、膜連続防止用凹部54があると、スパッ
タ粒子の到達量が相当程度多くならなければ、ホルダー
堆積膜501と保持面堆積504とが連続しない。前述
したメンテナンスサイクルの回数までスパッタリングを
繰り返しても膜が連続しないようにするには、沿面距離
は、5mm程度以上であることが好ましい。図6に結果
を示す実験では、膜連続防止用凹部54のある実施形態
の構成における沿面距離は10mm程度である。尚、上
記説明から解るように、「沿面距離」とは、ホルダーシ
ールド53のような接地電位にある部材と基板保持面と
の間の距離であって、部材の表面を辿った際の距離であ
る。
The concave portion 54 for preventing film continuity also has the effect of preventing film continuity by increasing the creeping distance from the holder shield 53 to the substrate holding surface. That is, if there is no concave portion 54 for preventing film continuity and it is a mere flat surface, the holder deposition film 501 and the holding surface deposition 504 are formed.
And the amount of the sputtered particles required for the continuation of the process is small. On the other hand, if the concave portion 54 for preventing film continuity is present, the holder deposition film 501 and the holding surface deposition 504 will not be continuous unless the amount of the sputtered particles reaches a considerable extent. The creeping distance is preferably about 5 mm or more so that the film is not continuous even if the sputtering is repeated up to the number of maintenance cycles described above. In the experiment whose results are shown in FIG. 6, the creepage distance in the configuration of the embodiment having the concave portion 54 for preventing film continuity is about 10 mm. As understood from the above description, the “creeping distance” is a distance between a member at the ground potential such as the holder shield 53 and the substrate holding surface, and is a distance when the member traces the surface. is there.

【0042】また、本実施形態の構成では、図2に示す
ように、基板ホルダー5の基板保持面の大きさは、基板
9より少し小さいものとなっている。この構成は、接地
部との膜の連続をさらに抑制する技術的意義を有してい
る。即ち、基板保持面が基板9より小さいため、基板9
が、膜連続防止用凹部54に到達しようとするスパッタ
粒子を遮蔽する状態となっている。このため、膜連続防
止用凹部54への膜堆積が抑制され、膜連続防止の効果
がさらに高くされる。一方、基板保持面が基板9と同じ
か小さい大きさであると、基板9によるスパッタ粒子の
遮蔽効果が少なくなるので、膜が連続し易くなる。
In the structure of the present embodiment, as shown in FIG. 2, the size of the substrate holding surface of the substrate holder 5 is slightly smaller than that of the substrate 9. This configuration has the technical significance of further suppressing the continuity of the film with the grounding portion. That is, since the substrate holding surface is smaller than the substrate 9, the substrate 9
Are in a state of shielding sputtered particles that try to reach the concave portion 54 for preventing film continuity. For this reason, film deposition on the film continuity preventing recess 54 is suppressed, and the effect of preventing film continuity is further enhanced. On the other hand, when the substrate holding surface is the same or smaller than the substrate 9, the effect of shielding the sputtered particles by the substrate 9 is reduced, and the film is easily continuous.

【0043】尚、膜連続防止用凹部54からの基板9の
はみ出し長さ(図2にL1で示す)は、1mm〜3mm
程度であることが好ましい。1mmより小さいと、上記
スパッタ粒子の遮蔽効果が不充分になる。また、3mm
より大きいと、基板保持面に接触しない部分が大きくな
るため、バイアス電圧の印加が不均一になったり不充分
になったりする問題がある。
The length of the protrusion of the substrate 9 from the concave portion 54 for preventing film continuity (indicated by L1 in FIG. 2) is 1 mm to 3 mm.
It is preferred that it is about. If it is smaller than 1 mm, the effect of shielding the sputtered particles becomes insufficient. Also, 3mm
If it is larger, a portion that does not contact the substrate holding surface becomes large, and there is a problem that the application of the bias voltage becomes uneven or insufficient.

【0044】また、膜連続防止用凹部54の開口の縁か
ら基板9までの距離(図2にL2で示す)は、0.5m
m以上とすることが好ましい。L2が0.5mmより小
さくなると、図5に示すように膜連続防止用凹部54の
開口の縁に膜501が堆積した場合、この膜501が基
板9の裏面に接触して基板9が地絡する恐れが出てくる
からである。
The distance from the edge of the opening of the concave portion 54 for preventing film continuity to the substrate 9 (indicated by L2 in FIG. 2) is 0.5 m.
m or more. When L2 is smaller than 0.5 mm, as shown in FIG. 5, when the film 501 is deposited on the edge of the opening of the concave portion 54 for preventing film continuity, the film 501 comes into contact with the back surface of the substrate 9 so that the substrate 9 is grounded. This is because there is a risk of doing it.

【0045】また、基板保持面の周縁は、図2に示すよ
うに、面取りされている。これは、基板9の裏面の傷付
けを防止するとともに、沿面距離を長くする技術的意義
がある。つまり、図2に示すように面取りを行ってテー
パ面とすると、基板9に対して垂直な面である場合に比
べて、基板9の裏面からホルダーシールド53までの沿
面距離が長くなる。このため、前述した膜連続化防止の
効果がさらに高く得られる。
The periphery of the substrate holding surface is chamfered as shown in FIG. This has the technical significance of preventing the back surface of the substrate 9 from being damaged and increasing the creepage distance. That is, as shown in FIG. 2, when the chamfering is performed to form a tapered surface, the creepage distance from the back surface of the substrate 9 to the holder shield 53 is longer than when the surface is perpendicular to the substrate 9. For this reason, the above-mentioned effect of preventing the continuity of the film can be further enhanced.

【0046】尚、膜連続防止用凹部54の構成として
は、ホルダーシールド53の内面に段差を設ける場合の
他、ホルダーシールド53の内面の径を誘電体ブロック
51の側面の径より大きくして両者の間に隙間を設ける
構成をあり得る。しかしながら、上記実施形態の構成で
は、ホルダーシールド53の内面の径と誘電体ブロック
51の側面の径とを精度良く適合させてホルダーシール
ド53を誘電体ブロック51に嵌め込み、これで位置決
めを行う構成を採っている。従って、両者の間に隙間を
設ける場合、ホルダーシールド53をホルダー本体50
に対して精度良く位置決めして固定することが必要にな
る。
The concave portion 54 for preventing the film continuity may be formed by providing a step on the inner surface of the holder shield 53 or by making the inner surface of the holder shield 53 larger than the diameter of the side surface of the dielectric block 51. There may be a configuration in which a gap is provided between them. However, in the configuration of the above embodiment, the diameter of the inner surface of the holder shield 53 and the diameter of the side surface of the dielectric block 51 are precisely matched to fit the holder shield 53 into the dielectric block 51, and the positioning is performed by this. I am taking it. Therefore, when a gap is provided between the two, the holder shield 53 is attached to the holder body 50.
It is necessary to accurately position and fix the position.

【0047】また、膜連続防止用凹部54の構成として
は、円周状に延びる溝をホルダーシールド53の表面に
設けても良い。この場合、円周の中心は、基板9や基板
ホルダー5の軸と同軸とされる。尚、上記実施形態で
は、バイアス電圧は高周波電源により与えられたが、直
流電源により与える構成でも良い。また、本願発明にお
いて、導電材料より成る薄膜は、通常の概念よりも広
く、シリコンやガリウム砒素等の半導体薄膜も含む概念
である。
As the configuration of the concave portion 54 for preventing film continuity, a circumferentially extending groove may be provided on the surface of the holder shield 53. In this case, the center of the circumference is coaxial with the axis of the substrate 9 or the substrate holder 5. In the above-described embodiment, the bias voltage is supplied from the high-frequency power supply, but may be supplied from a DC power supply. In the present invention, the thin film made of a conductive material is broader than a general concept and includes a semiconductor thin film such as silicon or gallium arsenide.

【0048】[0048]

【発明の効果】以上説明した通り、本願の請求項1記載
の発明によれば、膜連続防止用凹部が設けられているの
で、スパッタリングを多数回繰り返してもバイアス電圧
が正常に印加され、膜応力の緩和や膜質の改善といった
目的が充分に達成される。また、請求項2記載の発明に
よれば、接地電位に維持された部材がホルダーシールド
であるので、誘電体ブロックの側方での放電を防止しつ
つ上記効果を得ることができる。また、請求項3記載の
発明によれば、上記効果に加え、膜連続防止用凹部に入
射しようとするスパッタ粒子が基板によって遮蔽される
ので、膜連続防止の効果がさらに高く得られる。また、
請求項4記載の発明によれば、上記効果に加え、膜連続
防止用凹部に入射しようとするスパッタ粒子が基板によ
って遮蔽されるので、膜連続防止の効果がさらに高く得
られる。
As described above, according to the first aspect of the present invention, the concave portion for preventing film continuity is provided, so that the bias voltage can be normally applied even if sputtering is repeated many times, and The objectives such as relaxation of stress and improvement of film quality are sufficiently achieved. According to the second aspect of the present invention, since the member maintained at the ground potential is the holder shield, the above effect can be obtained while preventing discharge on the side of the dielectric block. According to the third aspect of the present invention, in addition to the above-described effects, the sputtered particles entering the concave portion for preventing film continuity are shielded by the substrate, so that the effect of preventing film continuity can be further enhanced. Also,
According to the fourth aspect of the invention, in addition to the above-described effects, the sputtered particles that are to enter the concave portion for preventing film continuity are shielded by the substrate, so that the effect of preventing film continuity can be further enhanced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明の実施形態のスパッタリング装置の正
面断面概略図である。
FIG. 1 is a schematic front sectional view of a sputtering apparatus according to an embodiment of the present invention.

【図2】図1に示す装置における基板ホルダー5の周辺
部の構成を示す断面概略図である。
FIG. 2 is a schematic sectional view showing a configuration of a peripheral portion of a substrate holder 5 in the apparatus shown in FIG.

【図3】スパッタリング処理を多数回繰り返した後に生
ずる異常放電の跡を示す概略図である。
FIG. 3 is a schematic diagram showing traces of abnormal discharge that occur after repeating a sputtering process many times.

【図4】異常放電の発生メカニズムについて説明する図
である。
FIG. 4 is a diagram illustrating a mechanism of occurrence of abnormal discharge.

【図5】膜連続防止用凹部54の作用について説明する
図であり、本実施形態の構成において、図4(4)に示
す場合と同程度の回数のスパッタリング処理を繰り返し
た場合の状態を示すものである。
FIG. 5 is a view for explaining the function of the film continuity preventing recess 54, and shows a state in the case of repeating the sputtering process about the same number of times as that shown in FIG. Things.

【図6】膜連続防止用凹部54によるバイアス電圧正常
化の効果を確認した実験の結果を示す図である。
FIG. 6 is a diagram showing the results of an experiment in which the effect of normalizing the bias voltage by the concave portion for preventing film continuity 54 was confirmed.

【図7】従来のスパッタリング装置の概略構成を示す正
面断面図である。
FIG. 7 is a front sectional view showing a schematic configuration of a conventional sputtering apparatus.

【符号の説明】[Explanation of symbols]

1 スパッタチャンバー 11 排気系 2 ガス導入系 3 ターゲット 4 スパッタ電源 5 基板ホルダー 50 ホルダー本体 51 誘電体ブロック 52 バイアス電極 53 ホルダーシールド 54 膜連続防止用凹部 501 シールド堆積膜 502 側面堆積膜 504 保持面堆積膜 6 バイアス電源 7 磁石機構 81 防着シールド 82 ホルダー用防着シールド 9 基板 DESCRIPTION OF SYMBOLS 1 Sputter chamber 11 Exhaust system 2 Gas introduction system 3 Target 4 Sputtering power supply 5 Substrate holder 50 Holder main body 51 Dielectric block 52 Bias electrode 53 Holder shield 54 Concavity for preventing film continuity 501 Shield deposition film 502 Side deposition film 504 Retention surface deposition film 6 Bias power supply 7 Magnet mechanism 81 Deposition shield 82 Deposition shield for holder 9 Substrate

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 排気系を有するスパッタチャンバーと、
被スパッタ面がスパッタチャンバー内に露出するように
して設けられた導電材料より成るターゲットと、ターゲ
ットの被スパッタ面を臨む空間に電界を設定してスパッ
タ放電を生じさせるスパッタ電源と、スパッタ放電によ
ってターゲットから放出されたスパッタ粒子が到達する
スパッタチャンバー内の所定位置に基板を保持する基板
ホルダーと、基板にバイアス電圧を印加するバイアス電
源とを備え、基板にバイアス電圧を印加しながらターゲ
ットからのスパッタ粒子を基板の表面に到達させて前記
導電材料の薄膜を作成するバイアススパッタリング装置
において、 基板の表面側を前側、裏面側を後ろ側としたとき、基板
ホルダーは、基板保持面の斜め後方に接地電位に維持さ
れた部材を有しており、 さらに、基板ホルダーは、前記接地電位に維持された部
材の表面に堆積する膜と、基板保持面に堆積する膜とが
連続しないようにする凹部である膜連続防止用凹部を有
していることを特徴とするバイアススパッタリング装
置。
1. A sputter chamber having an exhaust system,
A target made of a conductive material provided so that a surface to be sputtered is exposed in a sputtering chamber; a sputter power supply for generating an electric field in a space facing the surface to be sputtered to generate a sputter discharge; A substrate holder for holding a substrate at a predetermined position in a sputtering chamber where sputtered particles emitted from the substrate reach, and a bias power supply for applying a bias voltage to the substrate, and sputtered particles from a target while applying a bias voltage to the substrate. In the bias sputtering apparatus for forming a thin film of the conductive material by reaching the surface of the substrate, when the front side of the substrate is the front side, and the back side is the rear side, the substrate holder is located at the ground potential obliquely behind the substrate holding surface. The substrate holder further comprises a member maintained at the ground. A film deposited on surfaces of the member maintaining the position, the bias sputtering device, characterized in that a film continuous prevention recessing a recess and film deposited on the substrate holding surface is prevented from continuously.
【請求項2】 前記基板ホルダーは、金属製のホルダー
本体と、バイアス電極を内蔵した誘電体ブロックとより
成るものであって、前記基板保持面は誘電体ブロックの
表面であり、前記接地電位に維持された部材は、誘電体
ブロックの側方での放電を防止するホルダーシールドで
あることを特徴とする請求項1記載のバイアススパッタ
リング装置。
2. The substrate holder comprises a metal holder main body and a dielectric block having a built-in bias electrode. The substrate holding surface is a surface of the dielectric block, and the substrate holding surface is connected to the ground potential. 2. The bias sputtering apparatus according to claim 1, wherein the maintained member is a holder shield for preventing discharge on a side of the dielectric block.
【請求項3】 前記基板保持面の大きさは基板よりも小
さく、前記膜連続防止用凹部は、膜連続防止用凹部に到
達しようとするスパッタ粒子が前記基板保持面からはみ
出した基板の周辺部分によって遮蔽される位置に設けら
れていることを特徴とする請求項1記載のバイアススパ
ッタリング装置。
3. The size of the substrate holding surface is smaller than that of the substrate, and the film continuity preventing concave portion is a peripheral portion of the substrate where sputtered particles trying to reach the film continuity preventing concave portion protrude from the substrate holding surface. 2. The bias sputtering apparatus according to claim 1, wherein the bias sputtering apparatus is provided at a position shielded by the bias.
【請求項4】 前記接地電位に維持された部材の表面に
堆積する膜と基板保持面に堆積する膜とが連続しようと
する方向での前記膜連続防止用凹部の幅は、0.5mm
以上であることを特徴とする請求項1記載のバイアスス
パッタリング装置。
4. A width of the film continuity preventing recess in a direction in which a film deposited on the surface of the member maintained at the ground potential and a film deposited on the substrate holding surface are continuous with each other is 0.5 mm.
2. The bias sputtering apparatus according to claim 1, wherein:
【請求項5】 前記接地電位に維持された部材の表面か
ら前記基板保持面までの沿面距離が5mm以上であるこ
とを特徴とする請求項1記載のバイアススパッタリング
装置。
5. The bias sputtering apparatus according to claim 1, wherein a creeping distance from a surface of the member maintained at the ground potential to the substrate holding surface is 5 mm or more.
【請求項6】 前記膜連続防止用凹部の開口の縁と基板
との距離は、0.5mm以上であることを特徴とする請
求項1記載のバイアススパッタリング装置。
6. The bias sputtering apparatus according to claim 1, wherein a distance between an edge of an opening of the concave portion for preventing film continuity and a substrate is 0.5 mm or more.
JP2000306881A 2000-10-05 2000-10-05 Bias sputtering apparatus and bias sputtering method Expired - Lifetime JP4673478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000306881A JP4673478B2 (en) 2000-10-05 2000-10-05 Bias sputtering apparatus and bias sputtering method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000306881A JP4673478B2 (en) 2000-10-05 2000-10-05 Bias sputtering apparatus and bias sputtering method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010019909A Division JP2010106370A (en) 2010-02-01 2010-02-01 Bias sputtering apparatus

Publications (2)

Publication Number Publication Date
JP2002115051A true JP2002115051A (en) 2002-04-19
JP4673478B2 JP4673478B2 (en) 2011-04-20

Family

ID=18787491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000306881A Expired - Lifetime JP4673478B2 (en) 2000-10-05 2000-10-05 Bias sputtering apparatus and bias sputtering method

Country Status (1)

Country Link
JP (1) JP4673478B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032166A1 (en) * 2005-09-16 2007-03-22 Asahi Glass Company, Limited Deposition preventing plate for film forming apparatus, and film forming apparatus
JP2007146290A (en) * 2005-10-31 2007-06-14 Applied Materials Inc Process kit and target for substrate processing chamber
WO2009044597A1 (en) * 2007-10-04 2009-04-09 Canon Anelva Corporation High-frequency sputtering device
WO2010110052A1 (en) * 2009-03-25 2010-09-30 芝浦メカトロニクス株式会社 Sputter deposition device
US8986522B2 (en) 2005-02-25 2015-03-24 Canon Anelva Corporation Angled sputtering physical vapor deposition apparatus with wafer holder and wafer holder for an angled sputtering physical vapor deposition apparatus
US9017535B2 (en) 2007-10-04 2015-04-28 Canon Anelva Corporation High-frequency sputtering device
CN105980595A (en) * 2014-02-19 2016-09-28 堺显示器制品株式会社 Sputtering apparatus
JPWO2020115962A1 (en) * 2018-12-03 2021-09-02 株式会社アルバック Film formation equipment and film formation method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295739A (en) * 1985-10-22 1987-05-02 Mitsubishi Electric Corp Production of magnetic recording medium
JPS63157862A (en) * 1986-12-19 1988-06-30 Hitachi Ltd Sputtering apparatus
JPH0625845A (en) * 1992-03-16 1994-02-01 Hitachi Ltd Sputtering device
WO1998053482A1 (en) * 1997-05-23 1998-11-26 Applied Materials, Inc. Apparatus for coupling power through a workpiece in a semiconductor wafer processing system
JPH10330938A (en) * 1997-05-28 1998-12-15 Anelva Corp Ionization sputtering device and ionization sputtering method
JPH11315376A (en) * 1998-05-01 1999-11-16 Anelva Corp Ionization sputtering device
JP2000256845A (en) * 1999-03-12 2000-09-19 Anelva Corp Formation of thin film and thin film forming device
JP2001107229A (en) * 1999-10-13 2001-04-17 Anelva Corp Substrate processing device, and sputtering device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295739A (en) * 1985-10-22 1987-05-02 Mitsubishi Electric Corp Production of magnetic recording medium
JPS63157862A (en) * 1986-12-19 1988-06-30 Hitachi Ltd Sputtering apparatus
JPH0625845A (en) * 1992-03-16 1994-02-01 Hitachi Ltd Sputtering device
WO1998053482A1 (en) * 1997-05-23 1998-11-26 Applied Materials, Inc. Apparatus for coupling power through a workpiece in a semiconductor wafer processing system
JPH10330938A (en) * 1997-05-28 1998-12-15 Anelva Corp Ionization sputtering device and ionization sputtering method
JPH11315376A (en) * 1998-05-01 1999-11-16 Anelva Corp Ionization sputtering device
JP2000256845A (en) * 1999-03-12 2000-09-19 Anelva Corp Formation of thin film and thin film forming device
JP2001107229A (en) * 1999-10-13 2001-04-17 Anelva Corp Substrate processing device, and sputtering device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8986522B2 (en) 2005-02-25 2015-03-24 Canon Anelva Corporation Angled sputtering physical vapor deposition apparatus with wafer holder and wafer holder for an angled sputtering physical vapor deposition apparatus
WO2007032166A1 (en) * 2005-09-16 2007-03-22 Asahi Glass Company, Limited Deposition preventing plate for film forming apparatus, and film forming apparatus
JP2007146290A (en) * 2005-10-31 2007-06-14 Applied Materials Inc Process kit and target for substrate processing chamber
KR101394085B1 (en) * 2005-10-31 2014-05-13 어플라이드 머티어리얼스, 인코포레이티드 Process kit and target for substrate processing chamber
WO2009044597A1 (en) * 2007-10-04 2009-04-09 Canon Anelva Corporation High-frequency sputtering device
US9017535B2 (en) 2007-10-04 2015-04-28 Canon Anelva Corporation High-frequency sputtering device
WO2010110052A1 (en) * 2009-03-25 2010-09-30 芝浦メカトロニクス株式会社 Sputter deposition device
CN102362005A (en) * 2009-03-25 2012-02-22 芝浦机械电子株式会社 Sputter deposition device
CN102362005B (en) * 2009-03-25 2014-06-18 芝浦机械电子株式会社 Sputter deposition device
CN105980595A (en) * 2014-02-19 2016-09-28 堺显示器制品株式会社 Sputtering apparatus
JPWO2020115962A1 (en) * 2018-12-03 2021-09-02 株式会社アルバック Film formation equipment and film formation method
JP7093850B2 (en) 2018-12-03 2022-06-30 株式会社アルバック Film forming equipment and film forming method

Also Published As

Publication number Publication date
JP4673478B2 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
US6080287A (en) Method and apparatus for ionized physical vapor deposition
JP3846970B2 (en) Ionization sputtering equipment
US6514390B1 (en) Method to eliminate coil sputtering in an ICP source
JPH111770A (en) Sputtering apparatus and sputtering method
JP3737363B2 (en) Physical vapor treatment of surfaces with non-uniformity compensation
JP3429391B2 (en) Plasma processing method and apparatus
KR20010020136A (en) Method and apparatus for ionized sputtering of materials
JP2000331993A (en) Plasma processing device
JPH10212576A (en) Method for suppressing generation of granular substance in sputtering chamber
US6506287B1 (en) Overlap design of one-turn coil
JP2002520492A (en) Feedthrough overlapping coil
JP2011179119A (en) Apparatus and method of physical vapor deposition with heat diffuser
JP4584572B2 (en) Plasma processing apparatus and processing method
KR100489917B1 (en) A standoff for supporting a coil to generate a plasma and a method for supporting the coil
JPH10275694A (en) Plasma processing device and processing method
JP2004095909A (en) Method and device for plasma treatment
JP4673478B2 (en) Bias sputtering apparatus and bias sputtering method
JP2002512310A (en) Small diameter coils enhance the uniformity of metal films formed by inductively coupled plasma deposition
US6096176A (en) Sputtering method and a sputtering apparatus thereof
JP4193255B2 (en) Plasma processing apparatus and plasma processing method
JP2010106370A (en) Bias sputtering apparatus
JP3720901B2 (en) Plasma processing apparatus and antenna manufacturing method
TWI615490B (en) Vacuum arc film forming device and film forming method
JP4902054B2 (en) Sputtering equipment
JPH05275350A (en) Semiconductor manufacturing equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110121

R150 Certificate of patent or registration of utility model

Ref document number: 4673478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250