JP2002084257A - 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末 - Google Patents

直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末

Info

Publication number
JP2002084257A
JP2002084257A JP2001152589A JP2001152589A JP2002084257A JP 2002084257 A JP2002084257 A JP 2002084257A JP 2001152589 A JP2001152589 A JP 2001152589A JP 2001152589 A JP2001152589 A JP 2001152589A JP 2002084257 A JP2002084257 A JP 2002084257A
Authority
JP
Japan
Prior art keywords
code
register
orthogonal code
value
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001152589A
Other languages
English (en)
Inventor
克昭 ▲浜▼本
Katsuaki Hamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001152589A priority Critical patent/JP2002084257A/ja
Priority to US09/895,326 priority patent/US7319712B2/en
Priority to EP01116220A priority patent/EP1170893A3/en
Publication of JP2002084257A publication Critical patent/JP2002084257A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/12—Generation of orthogonal codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 回路規模の縮小を図った直交符号生成装置、
スクランブル符号生成装置、およびそれらを用いた携帯
無線端末を提供する。 【解決手段】 直交符号生成装置は、系列番号と位置番
号とを論理積回路Ａ0，Ａ1，Ａ2，Ａ3，・・・，Ａnお
よび加算回路４０で論理演算することにより、メモリに
予め格納することなく、直交符号系列を発生させること
ができる。一方、スクランブル符号生成装置は、帰還処
理および拡散処理に関与するレジスタ１２，１４の値の
みを演算し、シフトレジスタをシフトさせながらレジス
タ１２，１４にロードする。レジスタ１１〜１４がすべ
て有効な値で満たされた後は、シフトレジスタのシフト
動作により、スクランブル符号を生成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、直交符号生成装
置、スクランブル符号生成装置、およびそれらを用いた
携帯無線端末に関し、より特定的には、デジタル無線通
信において、送信データまたは受信データの拡散処理ま
たは逆拡散処理に用いる直交符号を生成する直交符号生
成装置、送信データのスクランブル処理に用いるスクラ
ンブル符号を生成するスクランブル符号生成装置、およ
びそのような符号生成装置を含む携帯無線端末に関す
る。
【０００２】
【従来の技術】近年、移動体通信システムにおいて使用
されているＣＤＭＡ（Code DivisionMultiple Access）
方式のようなデジタル無線通信方式では、以下に説明す
るような２重拡散方式が採用されている。
【０００３】携帯無線端末から基地局へデータを送信す
る上りリンクに関しては、携帯無線端末において、次の
ような２段階の処理が行なわれる。まず、送信すべきデ
ジタルデータ（シンボルデータ）は、直交符号により拡
散処理され、次に、スクランブル符号によりスクランブ
ル処理される。
【０００４】送信データ（シンボルデータ）を直交符号
により拡散処理するのは、より多くのデータを送信する
ためである。すなわち、端末において複数のチャネルの
シンボルデータを多重化して１つのチャネルで基地局へ
送信しようとする場合、複数のチャネルのシンボルデー
タを対応する複数の直交符号系列（シンボルより短い時
間幅の符号の系列）でそれぞれ拡散処理した後、得られ
た複数チャネルの送信データ（チップデータ）を多重化
すれば、１つのチャネルの最大伝送レートを超える高速
レートで複数チャネルのデータの伝送が可能となる。
【０００５】このようにして得られた送信データ（チッ
プデータ）は、ユーザ（端末）を識別するためにユーザ
に固有のスクランブル符号によってスクランブル処理さ
れて、基地局に送信される。
【０００６】一方、基地局から携帯無線端末へデータを
送信する下りリンクに関しては、基地局において、次の
ような２段階の処理が行なわれる。まず、送信すべきデ
ジタルデータ（シンボルデータ）は、直交符号により拡
散処理され、次に、スクランブル符号によりスクランブ
ル処理される。
【０００７】すなわち、チャネルを識別するため、送信
データ（シンボルデータ）をチャネルごとの直交符号系
列（シンボルより短い時間幅の符号の系列）により拡散
処理する。
【０００８】このようにして得られた送信データ（チッ
プ）は、セル（基地局）を識別するためにセルに固有の
スクランブル符号によってスクランブル処理されて、携
帯無線端末に送信される。
【０００９】以上のように、上りリンクおよび下りリン
クにおいて、それぞれ目的は異なるものの、直交符号お
よびスクランブル符号という２種類の符号を用いて、拡
散処理およびスクランブル処理の２段階の処理を行なっ
ているため、２重拡散方式と称される。
【００１０】このような２重拡散方式が採用されたデジ
タル無線通信の携帯無線端末では、具体的に次のような
構成が必要となる。
【００１１】すなわち、基地局へのデータの送信のため
には、送信データ（シンボルデータ）の拡散処理のため
に直交符号の系列を発生する直交符号生成装置が必要で
あり、送信データ（チップデータ）のスクランブル処理
のためにスクランブル符号の系列を発生するスクランブ
ル符号生成装置が必要である。
【００１２】次に、基地局において上述の拡散処理およ
びスクランブル処理が施されたデータの受信のために
は、受信データ（チップデータ）のデスクランブル処理
のためにスクランブル符号の系列を発生するスクランブ
ル符号生成装置が必要であり、受信データ（チップデー
タ）の逆拡散処理のために直交符号の系列を発生する直
交符号生成装置が必要である。
【００１３】送信データの拡散処理および受信データの
逆拡散処理には同じ種類の直交符号生成装置を用いるこ
とができるが、送信データのスクランブル処理および受
信データのデスクランブル処理には、回路構成上の理由
で異なる種類のスクランブル符号生成装置が用いられ
る。
【００１４】以下に、携帯無線端末において送受信デー
タの拡散処理に用いられる直交符号生成装置について説
明する。
【００１５】まず、直交符号生成装置では、各々が複数
ビットからなる（複数ビット周期の）、複数の直交符号
系列をすべてメモリに予め格納しておき、発生すべき直
交符号系列を指定する系列番号と、指定された直交符号
系列の発生すべき直交符号の位置を指定する位置番号と
に基づいて、このメモリからデータを読み出すべきアド
レスを発生し、発生したアドレスのデータをメモリから
読み出して直交符号として出力するように構成されてい
る。
【００１６】そして、出力された直交符号が送信デジタ
ルデータ（シンボルデータ）と乗算（排他的論理和演
算）されることにより、送信デジタルデータが拡散処理
されることになる。
【００１７】図１４は、従来の直交符号生成装置の一例
を示すブロック図である。図１４に示す直交符号生成装
置は、基本的に、アドレス発生回路１０ａと、メモリ１
０ｂと、パラレル−シリアル変換回路１０ｃとを備えて
いる。
【００１８】図１４を参照して、メモリ１０ｂには、各
々が複数ビット周期（たとえばＣＤＭＡの規格では、最
大２５６ビット周期の範囲内で可変）の、複数の直交符
号系列が予め格納されている。
【００１９】これらの直交符号系列のうち送信デジタル
データと拡散処理されるべき直交符号系列を指定する系
列番号が、図示しない制御回路からアドレス発生回路１
０ａに与えられる。指定された複数ビット周期の直交符
号系列は通常、数ビット単位（たとえば４ビット単位）
のデータに分割されてメモリ１０ｂから読み出されるた
め、各データの先頭ビット位置を特定する位置番号が、
同様に図示しない制御回路からアドレス発生回路１０ａ
に与えられる。
【００２０】アドレス発生回路１０ａは、与えられた系
列番号と位置番号とに基づいて、指定された直交符号系
列のうち特定された数ビットのデータをメモリ１０ｂか
ら読み出すためのアドレスおよびメモリアクセス制御信
号を発生し、メモリ１０ｂに与える。
【００２１】メモリ１０ｂからは、与えられたアドレス
によって特定された直交符号系列のうちの数ビットのデ
ータがまとめて読み出され、パラレル−シリアル変換回
路１０ｃに与えられる。パラレル−シリアル変換回路１
０ｃは、メモリ１０ｂから読み出された数ビットのデー
タを直列のビット列に変換し、直交符号系列として出力
する。出力された直交符号系列は、送信データとの拡散
処理に供される。
【００２２】次に、携帯無線端末において送信データの
スクランブル処理に用いられるスクランブル符号生成装
置について説明する。
【００２３】このスクランブル符号生成装置では、基本
的に、当該端末に固有のある初期値が、所定の生成多項
式に基づいて構成されたシフトレジスタに設定され、受
信側である基地局におけるデスクランブル用のスクラン
ブル符号生成とのタイミングをとるために、初期値をも
とに所定回数シフト動作させた後の符号から順次連続し
て、スクランブル符号系列として出力していくように構
成されている。
【００２４】そして、出力されたスクランブル符号系列
が送信デジタルデータ（チップデータ）と乗算されるこ
とにより、送信デジタルデータがスクランブル処理され
ることになる。
【００２５】図１５は、従来のスクランブル符号生成装
置の一例を示すブロック図である。図１５は特に、次の
生成多項式によるスクランブル符号系列を生成するよう
に構成されたスクランブル符号生成装置を示すものであ
る。
【００２６】ｆ（Ｘ）＝Ｘ4＋Ｘ2＋１ 図１５に示すスクランブル符号生成装置は、基本的に、
縦続接続された４段のレジスタ１１，１２，１３，１４
からなるシフトレジスタを備えおり、それぞれのレジス
タの前段には、対応するセレクタ１５，１６，１７，１
８が設けられている。
【００２７】初期値バッファ１９には、後述する初期値
Ｒｉ3，Ｒｉ2，Ｒｉ1，Ｒｉ0が保持されている。なお、
初期値バッファ１９は、たとえばメモリ、レジスタなど
で構成される。
【００２８】セレクタ１５〜１８の各々は、基本的に、
図示しない制御回路から与えられる制御信号に応じて、
前段のレジスタからの出力Ｒｓまたは初期値バッファ１
９に格納されている対応する初期値Ｒｉのいずれかを選
択して次段のレジスタのＤ入力に与える。
【００２９】より詳細には、セレクタ１５は、排他的論
理和回路２０からの出力または初期値Ｒｉ3のいずれか
を選択して、入力Ｄ3としてレジスタ１１にセットす
る。
【００３０】セレクタ１６は、前段のレジスタ１１の出
力Ｒｓ3または初期値Ｒｉ2のいずれかを選択して、入力
Ｄ2としてレジスタ１２にセットする。レジスタ１２の
出力Ｒｓ2はセレクタ１７の一方入力に与えられるとと
もに、排他的論理和回路２０の一方入力に与えられ帰還
処理される。
【００３１】セレクタ１７は、前段のレジスタ１２の出
力Ｒｓ2または初期値Ｒｉ1のいずれかを選択して、入力
Ｄ1としてレジスタ１３にセットする。
【００３２】セレクタ１８は、前段のレジスタ１３の出
力Ｒｓ1または初期値Ｒｉ0のいずれかを選択して、入力
Ｄ0としてレジスタ１４にセットする。レジスタ１４の
出力Ｒｓ0はスクランブル符号としてシフトレジスタか
ら出力（拡散処理）されるとともに、排他的論理和回路
２０の他方入力に与えられて帰還処理される。
【００３３】次に、図１５に示したスクランブル符号生
成装置によるスクランブル符号生成動作について説明す
る。なお、現実のデジタル無線通信（たとえば近年開発
されているＷ（Wideband）−ＣＤＭＡ方式のデジタル無
線通信）の規格では、２５段のレジスタによってシフト
レジスタが構成されるが、図示の都合上、以後の説明で
は４段のレジスタからなる簡略化されたシフトレジスタ
を用いて説明するものとする。
【００３４】まず、初期値バッファ１９は、当該端末に
固有の初期値Ｒｉ3，Ｒｉ2，Ｒｉ1，Ｒｉ0（すべて０の
場合を除く）が設定され、４段のレジスタ１１〜１４の
それぞれに対応するセレクタ１５〜１８を介してロード
される。その後、ロードされた初期値をもとにシフト動
作させながら、レジスタ１４の出力からスクランブル符
号Ｒｓ0を順次出力する。そして、レジスタ１１〜１４
のそれぞれには、１回のシフト動作ごとに次式で表わさ
れる入力Ｄ3，Ｄ2，Ｄ1，Ｄ0がセットされる。
【００３５】
【数１】
【００３６】この動作を行列を用いて表現すると次式の
ようになる。ただし、以下の演算（行列演算も含む）に
用いられる加算はmodulo２加算とする。
【００３７】
【数２】
【００３８】上述の４つの初期値がレジスタ１１〜１４
のそれぞれにロードされてから、１回シフトされた後の
レジスタ１１〜１４のそれぞれの値は、次式の行列式で
表わされる。
【００３９】
【数３】
【００４０】また、２回シフトされた後のレジスタ１１
〜１４のそれぞれの値は、次式の行列式で表わされる。
【００４１】
【数４】
【００４２】一般に、初期値がレジスタ１１〜１４のそ
れぞれにロードされてから、ｔ回シフトされた後のレジ
スタ１１〜１４のそれぞれの値Ｄ3(t)，Ｄ2(t)，
Ｄ1(t)，Ｄ 0(t)は、次式の行列式で表わされる。
【００４３】
【数５】
【００４４】以上のように、初期値のレジスタ１１〜１
４へのロードからスタートして、シフト動作を繰返すこ
とにより、レジスタ１４にセットされる値が決まり、符
号Ｒｓ0が順次生成されることになる。
【００４５】ただし、現実のデジタル無線通信（たとえ
ばＷ−ＣＤＭＡ）の規格では、初期値からスタートして
シフト動作ごとに連続的に生成される符号をそのままス
クランブル符号として用いるわけではない。前述のよう
に、受信側とのタイミング合せの目的で、たとえばレジ
スタ１１〜１４への初期値のロードからｔ回（たとえば
１００回）シフト後以降のレジスタ値をスクランブル符
号として出力するように規格で決められている。言い換
えると、初期値のロードから１００回シフトするまでス
クランブル符号は生成されないことになる。しかしなが
ら１００回シフトするには長時間を要する（特にシフト
レジスタの段数が多い場合）。
【００４６】ここで、上述のｔ回シフト後のレジスタ値
を求める行列式を用いれば、実際にシフトレジスタをシ
フトさせなくても、計算でｔ回シフト後のレジスタ値を
求めることができる。
【００４７】たとえば、デジタル無線通信の規格で、初
期値のロードから１００回シフト後のレジスタ値からス
クランブル符号系列の生成を開始することが定められて
いれば、次式を計算することにより、１００回シフト後
におけるレジスタ１１〜１４の値Ｄ3(100)，Ｄ2(100)，
Ｄ1(100)，Ｄ0(100)を直ちに求めることができる。
【００４８】
【数６】
【００４９】この式における１００回シフト後の各レジ
スタ値を決定する行列は、次式に示すように各行ごとの
Ｍ行列Ｍ3(100)，Ｍ2(100)，Ｍ1(100)，Ｍ0(100)に分け
ることができる。
【００５０】
【数７】
【００５１】これらの行列を予め求めて保持しておき、
ユーザごとの初期値が与えられれば、両者の演算によ
り、直ちに１００回シフト後におけるレジスタ１１〜１
４のそれぞれの値を算出することができる。そして、以
後シフトレジスタのシフト動作を続行すれば、初期値の
ロードから１００回シフト後以降のスクランブル符号系
列が順次生成されることになる。
【００５２】図１６は、上述のように、初期値のロード
からたとえば１００回シフト後のレジスタ値を直ちに決
定してスクランブル符号系列の生成を開始することがで
きるスクランブル符号生成装置を示すブロック図であ
る。
【００５３】図１６において、レジスタ１１〜１４、セ
レクタ１５〜１８、および排他的論理和回路２０からな
るシフトレジスタの構成は、図１５に示したシフトレジ
スタの構成と同じであり、その説明は繰返さない。
【００５４】図１６の回路構成において、演算回路２１
は、上述の１００回シフト後の各レジスタ値を決定する
ためのＭ行列Ｍ3(100)，Ｍ2(100)，Ｍ1(100)，Ｍ0(100)
が格納されたメモリまたはレジスタを備えており、ある
いは、これらのＭ行列を発生するように組合された論理
ゲートでハードウェア的に構成されている。一方、初期
値バッファ２２には、当該端末に固有の初期値Ｒｉ＝
［Ｒｉ3，Ｒｉ2，Ｒｉ1，Ｒｉ0］が与えられる。なお、
初期値バッファ２２は、たとえばメモリ、レジスタなど
で構成される。
【００５５】演算回路２１は、上述のＭ行列式と、初期
値バッファ２２に与えられた初期値Ｒｉとの乗算を行な
い、１００回シフト後におけるレジスタ１〜４の値Ｒｏ
3，Ｒｏ2，Ｒｏ1，Ｒｏ0を算出する。
【００５６】このようにして求めたレジスタ値を、所定
のタイミングでセレクタ１５〜１８を介して対応するレ
ジスタ１１〜１４にロードし、それ以降はシフトレジス
タをシフト動作させることにより、１００回シフト後以
降のレジスタ１４の出力符号Ｒｓ0をスクランブル符号
系列として順次出力することができる。出力されたスク
ランブル符号系列は、送信データとのスクランブル処理
に供される。
【００５７】
【発明が解決しようとする課題】ところで、図１４に示
したような従来の直交符号生成装置では、指定され得る
すべての直交符号系列がメモリ１０ｂに格納される。メ
モリ１０ｂは、たとえば１６ビット周期の直交符号系列
を１６系列格納する場合には、ビット周期の２乗すなわ
ち１６×１６ビットの記憶容量が必要となる。
【００５８】このように、必要なメモリ容量は通常、直
交符号系列のビット周期の２乗に対応するビット数とな
るため、格納すべき直交符号系列のビット周期が長くな
ると、必要なメモリ容量は飛躍的に増大することにな
り、直交符号生成装置の回路規模の著しい増大を招くこ
とになる。
【００５９】一方、図１６に示した従来のスクランブル
符号生成装置では、演算回路２１の回路規模が大きくな
るという問題がある。図１６においては、前述のように
説明の都合上、４段のレジスタからなるシフトレジスタ
を用いた例を示しているが、現実の規格や仕様では、た
とえば２５段という多段のシフトレジスタが用いられて
おり、このようにシフトレジスタの段数が大きくなるほ
ど演算回路１１の回路規模ははるかに大きくなってしま
う。
【００６０】それゆえに、この発明の目的は、回路規模
の小型化を実現した直交符号生成装置を提供することで
ある。
【００６１】この発明の他の目的は、回路規模の小型化
を実現したスクランブル符号生成装置を提供することで
ある。
【００６２】この発明のさらに他の目的は、回路規模の
小型化を実現した直交符号生成装置を含む携帯無線端末
を提供することである。
【００６３】この発明のさらに他の目的は、回路規模の
小型化を実現したスクランブル符号生成装置を含む携帯
無線端末を提供することである。
【００６４】
【課題を解決するための手段】この発明によるデータの
拡散処理に用いる直交符号を生成する直交符号生成装置
は、系列番号および位置番号を供給する手段と、第１の
論理演算手段と、第２の論理演算手段と、選択手段とを
備える。系列番号および位置番号を供給する手段は、所
定の直交符号発生規則に基づいて定義される複数の直交
符号系列のうち、発生すべき直交符号系列を指定するｎ
（ｎは正の整数）ビットの系列番号と、指定された直交
符号系列の順次発生すべき直交符号の位置を指定するｎ
ビットの位置番号とを供給する。第１の論理演算手段
は、系列番号の最下位ビットと位置番号の最下位ビット
とを順次論理演算することにより要素符号を発生する。
最下位ビット同士の論理演算により発生し得る要素符号
の組合せとその組合せを反転させたものとを、要素符号
の組合せのパターンに基づいて繰返し配列することによ
り複数の直交符号系列全体が定義される。第２の論理演
算手段は、系列番号の最下位ビットを除く（ｎ−１）ビ
ットと位置番号の最下位ビットを除く（ｎ−１）ビット
とを順次論理演算する。選択手段は、第２の論理演算手
段の演算結果に対応して、第１の論理演算手段によって
発生した要素符号または発生した要素符号を反転させた
符号のいずれかを、組合せの配列に基づいて選択して直
交符号として出力する。
【００６５】好ましくは、第１の前記論理演算手段は、
系列番号の最下位ビットと位置番号の最下位ビットとの
論理積を順次演算して要素符号として発生する論理積回
路を含み、発生し得る要素符号の組合せは３個の符号
「０」と１個の符号「１」とを含み、組合せを反転させ
たものは３個の符号「１」と１個の符号「０」とを含
む。
【００６６】好ましくは、第２の論理演算手段は、系列
番号の最下位ビットを除く（ｎ−１）ビットと位置番号
の最下位ビットを除く（ｎ−１）ビットとの間で、対応
する桁の値がともに１である桁の個数が０または偶数で
あるか、あるいは奇数であるかを判定する判定手段を含
み、選択手段は、判定手段による判定結果が０または偶
数の場合に論理積回路によって発生した要素符号を直交
符号として選択し、判定結果が奇数の場合に要素符号を
反転させた符号を直交符号として選択する。
【００６７】好ましくは、判定手段は、系列番号の最下
位ビットを除く（ｎ−１）ビットと位置番号の最下位ビ
ットを除く（ｎ−１）ビットとの間で、対応する桁同士
の論理積を演算する（ｎ−１）個の論理積回路と、（ｎ
−１）個の論理積回路の演算結果を加算して、その結果
が０または偶数であるか、あるいは奇数であるかを示す
制御信号を発生する加算回路とを含む。
【００６８】好ましくは、直交符号生成装置は、供給さ
れるｎビットの位置番号のうち所定のビットの配列を変
更させる位置番号変更手段をさらに備える。
【００６９】好ましくは、要素符号の組合せのパターン
に基づく配列の繰返しは周期インデックスｋ（ｋは正の
整数）で規定され、複数の直交符号系列は２k個で表わ
され、複数の直交符号系列の各々のビット数は２k個で
表わされ、位置番号変更手段は、ｎビットの位置番号の
うち下位のｋビットの配列を、最下位ビットからｋビッ
ト目までを逆転させるように変更する。
【００７０】この発明の他の局面に従うと、デジタル無
線通信の携帯無線端末は、送信および受信のためのデー
タを処理するモデムと、モデムの送信データを無線処理
して送信無線信号として送出し、かつ受信した受信無線
信号を無線処理して受信データとしてモデムに与える無
線処理装置とを備える。モデムは、データの拡散処理に
用いる直交符号を生成する直交符号生成装置を含み、直
交符号生成装置は、系列番号および位置番号を供給する
手段と、第１の論理演算手段と、第２の論理演算手段
と、選択手段とを含む。系列番号および位置番号を供給
する手段は、所定の直交符号発生規則に基づいて定義さ
れる複数の直交符号系列のうち、発生すべき直交符号系
列を指定するｎ（ｎは正の整数）ビットの系列番号と、
指定された直交符号系列の順次発生すべき直交符号の位
置を指定するｎビットの位置番号とを供給する。第１の
論理演算手段は、系列番号の最下位ビットと位置番号の
最下位ビットとを順次論理演算することにより要素符号
を発生する。最下位ビット同士の論理演算により発生し
得る要素符号の組合せとその組合せを反転させたものと
を、要素符号の組合せのパターンに基づいて繰返し配列
することにより複数の直交符号系列全体が定義される。
第２の論理演算手段は、系列番号の最下位ビットを除く
（ｎ−１）ビットと位置番号の最下位ビットを除く（ｎ
−１）ビットとを順次論理演算する。選択手段は、第２
の論理演算手段の演算結果に対応して、第１の論理演算
手段によって発生した要素符号または発生した要素符号
を反転させた符号のいずれかを、組合せの配列に基づい
て選択して前記直交符号として出力する。
【００７１】好ましくは、第１の論理演算手段は、系列
番号の最下位ビットと位置番号の最下位ビットとの論理
積を順次演算して要素符号として発生する論理積回路を
含み、発生し得る要素符号の組合せは３個の符号「０」
と１個の符号「１」とを含み、組合せを反転させたもの
は３個の符号「１」と１個の符号「０」とを含む。
【００７２】好ましくは、第２の論理演算手段は、系列
番号の最下位ビットを除く（ｎ−１）ビットと位置番号
の最下位ビットを除く（ｎ−１）ビットとの間で、対応
する桁の値がともに１である桁の個数が０または偶数で
あるか、あるいは奇数であるかを判定する判定手段を含
み、選択手段は、判定手段による判定結果が０または偶
数の場合に論理積回路によって発生した要素符号を直交
符号として選択し、判定結果が奇数の場合に要素符号を
反転させた符号を直交符号として選択する。
【００７３】好ましくは、判定手段は、系列番号の最下
位ビットを除く（ｎ−１）ビットと位置番号の最下位ビ
ットを除く（ｎ−１）ビットとの間で、対応する桁同士
の論理積を演算する（ｎ−１）個の論理積回路と、（ｎ
−１）個の論理積回路の演算結果を加算して、その結果
が０または偶数であるか、あるいは奇数であるかを示す
制御信号を発生する加算回路とを含む。
【００７４】好ましくは、直交符号生成装置は、供給さ
れるｎビットの位置番号のうち所定のビットの配列を変
更させる位置番号変更手段をさらに備える。
【００７５】好ましくは、要素符号の組合せのパターン
に基づく配列の繰返しは周期インデックスｋ（ｋは正の
整数）で規定され、複数の直交符号系列は２k個で表わ
され、複数の直交符号系列の各々のビット数は２k個で
表わされ、位置番号変更手段は、ｎビットの位置番号の
うち下位のｋビットの配列を、最下位ビットからｋビッ
ト目までを逆転させるように変更する。
【００７６】この発明のさらに他の局面に従うと、送信
データのスクランブル処理に用いるスクランブル符号を
生成するスクランブル符号生成装置は、シフトレジスタ
と、演算手段と、入力手段と、制御手段とを備える。シ
フトレジスタは、所定の生成多項式によるスクランブル
符号の系列を生成するために帰還処理および拡散処理を
実行するように接続された複数段のレジスタからなる。
演算手段は、所定の初期値をもとにシフトレジスタを、
増加する所定回数だけそれぞれシフト動作させたならば
得られる、帰還処理および拡散処理にそれぞれ関与する
レジスタの値を演算する。入力手段は、演算されたレジ
スタの値を、対応するレジスタに入力する。制御手段
は、演算されかつ入力された値に基づいて複数段のレジ
スタのすべてが有効な値を保持するまで、演算手段がレ
ジスタの値の演算を行ないかつ入力手段が演算された値
をレジスタに入力するように演算手段および入力手段を
制御する。シフトレジスタは、複数段のレジスタのすべ
てに保持された有効な値をもとにシフト動作を続行して
スクランブル符号の系列を生成する。
【００７７】好ましくは、スクランブル符号生成装置
は、所定の初期値を保持した記憶手段と、所定の生成多
項式に基づき増加する所定回数だけそれぞれシフト動作
させた後における帰還処理および拡散処理にそれぞれ関
与するレジスタの値を決定するための行列式を供給する
行列式供給手段とをさらに備え、演算手段は、記憶手段
に保持されている所定の初期値と行列式供給手段から供
給される行列式とを乗算することによりレジスタの値を
演算する。
【００７８】好ましくは、スクランブル符号生成装置
は、所定の初期値を保持した記憶手段をさらに備え、演
算手段は、所定の生成多項式に基づき増加する所定回数
だけそれぞれシフト動作させた後における帰還処理およ
び拡散処理にそれぞれ関与するレジスタの値を決定する
ための行列式を所定の演算により求め、記憶手段に保持
されている所定の初期値と乗算することによりレジスタ
の値を演算する。
【００７９】この発明の他の局面に従うと、送信データ
のスクランブル処理に用いるスクランブル符号を生成す
るスクランブル符号生成装置は、記憶手段と、論理手段
と、演算手段とを備える。記憶手段は、所定の初期値を
保持する。論理手段は、所定の生成多項式に基づきスク
ランブル符号の系列を構成する各符号の値を決定するた
めの行列式を所定の演算により求める。演算手段は、記
憶手段に保持されている所定の初期値と、求められた行
列式とを乗算することによりスクランブル符号の系列を
構成する各符号の値を演算する。
【００８０】この発明のさらに他の局面に従うと、デジ
タル無線通信の携帯無線端末は、送信データを変調する
送信系モデムと、送信系モデムの送信データを無線処理
して送信無線信号として送出する無線処理装置とを備え
る。送信系モデムは、送信データのスクランブル処理に
用いるスクランブル符号を生成するスクランブル符号生
成装置を含み、スクランブル符号生成装置は、シフトレ
ジスタと、演算手段と、入力手段と、制御手段とを含
む。シフトレジスタは、所定の生成多項式によるスクラ
ンブル符号の系列を生成するために帰還処理および拡散
処理を実行するように接続された複数段のレジスタから
なる。演算手段は、所定の初期値をもとにシフトレジス
タを、増加する所定回数だけそれぞれシフト動作させた
ならば得られる、帰還処理および拡散処理にそれぞれ関
与するレジスタの値を演算する。入力手段は、演算され
レジスタの値を、対応するレジスタに入力する。制御手
段は、演算されたかつ入力された値に基づいて複数段の
レジスタのすべてが有効な値を保持するまで、演算手段
がレジスタの値の演算を行ないかつ入力手段が演算され
た値をレジスタに入力するように演算手段および入力手
段を制御する。シフトレジスタは、複数段のレジスタの
すべてに保持された有効な値をもとにシフト動作を続行
してスクランブル符号の系列を生成する。
【００８１】好ましくは、スクランブル符号生成装置
は、所定の初期値を保持した記憶手段と、所定の生成多
項式に基づき増加する所定回数だけそれぞれシフト動作
させた後における帰還処理および拡散処理にそれぞれ関
与するレジスタの値を決定するための行列式を供給する
行列式供給手段とをさらに含み、演算手段は、記憶手段
に保持されている所定の初期値と行列式供給手段から供
給される行列式とを乗算することによりレジスタの値を
演算する。
【００８２】好ましくは、スクランブル符号生成装置
は、所定の初期値を保持した記憶手段をさらに含み、演
算手段は、所定の生成多項式に基づき増加する所定回数
だけそれぞれシフト動作させた後における帰還処理およ
び拡散処理にそれぞれ関与するレジスタの値を決定する
ための行列式を所定の演算により求め、記憶手段に保持
されている所定の初期値と乗算することによりレジスタ
の値を演算する。
【００８３】この発明のさらに他の局面に従うと、デジ
タル無線通信の携帯無線端末は、送信データを変調する
送信系モデムと、送信系モデムの送信データを無線処理
して送信無線信号として送出する無線処理装置とを備え
る。送信系モデムは、送信データのスクランブル処理に
用いるスクランブル符号を生成するスクランブル符号生
成装置を含み、スクランブル符号生成装置は、記憶手段
と、論理手段と、演算手段とを含む。記憶手段は、所定
の初期値を保持する。論理手段は、所定の生成多項式に
基づきスクランブル符号の系列を構成する各符号の値を
決定するための行列式を所定の演算により求める。演算
手段は、記憶手段に保持されている所定の初期値と、求
められた行列式とを乗算することによりスクランブル符
号の系列を構成する各符号の値を演算する。
【００８４】したがって、この発明によれば、所定の直
交符号発生規則に基づいて定義される複数の直交符号系
列から、指定された系列番号および位置番号の論理演算
の結果によって必要な直交符号を発生するように構成し
たので、複数の直交符号系列を予め格納するメモリが不
要となり、必要な直交符号系列のビット周期が長くなっ
ても直交符号生成装置の回路規模の増大を抑えることが
できる。
【００８５】さらに、この発明によれば、シフトレジス
タを構成する複数段のレジスタのうち、帰還処理および
拡散処理に関与するレジスタの値のみを演算手段で演算
するように構成したので、シフトレジスタの段数が増加
した場合でもスクランブル符号生成装置の回路規模の増
大を抑えることができる。
【００８６】さらに、この発明によれば、スクランブル
符号系列を構成する各符号の値を決定するための行列式
を求め、所定の初期値と求められた行列式とを乗算して
拡散符号系列を構成する各符号の値を演算するように構
成したので、シフトレジスタを用いることなく、スクラ
ンブル符号の系列を生成することが可能となる。
【００８７】
【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して詳しく説明する。なお、図中同一または相
当部分には同一符号を付してその説明は繰返さない。
【００８８】図１は、この発明による直交符号生成装置
およびスクランブル符号生成装置が適用される、デジタ
ル無線通信の携帯無線端末の全体構成を示す概略ブロッ
ク図である。
【００８９】図１に示す携帯無線端末は、大きくは、ア
ンテナ１と、無線処理部２と、ベースバンド処理部３
と、マイクおよびスピーカからなる音声入出力装置４
と、外部メモリ５と、液晶表示装置（Liquid Crystal D
isplay：以下、ＬＣＤ）およびキーからなる表示／入力
装置６とから構成される。
【００９０】特に、ベースバンド処理部３は、モデム３
ａと、チャネルコーデック３ｂと、デジタル信号プロセ
ッサ（Digital Signal Processor：以下、ＤＳＰ）３ｃ
と、中央処理装置（Central Processing Unit：以下、
ＣＰＵ）３ｄと、内部メモリ３ｅと、外部インタフェー
ス３ｆと、内部バス３ｇとを含んでいる。
【００９１】アンテナ１で受信した、図示しない基地局
からの電波信号は、無線処理部２によってベースバンド
の信号に変換され、ベースバンド処理部３に与えられ
る。
【００９２】ベースバンド処理部３において、受信信号
はモデム３ａによって復調され、さらにチャネルコーデ
ック３ｂによって復号化されてＤＳＰ３ｃに与えられ
る。
【００９３】ＤＳＰ３ｃは、受信信号をデータ処理して
音声入出力装置４のスピーカを駆動し、受信信号を音声
に変換する。
【００９４】一方、音声入出力装置４のマイクで入力さ
れた音声は、ＤＳＰ３ｃでデータ処理され、チャネルコ
ーデック３ｂに与えられる。チャネルコーデック３ｂは
与えられた音声信号を符号化してモデム３ａに与え、モ
デム３ａは与えられた送信信号を変調して無線処理部２
に与える。無線処理部２は、送信信号に無線処理を施し
てアンテナ１を介して図示しない基地局に向かって送出
する。
【００９５】なお、モデム３ａ、チャネルコーデック３
ｂ、およびＤＳＰ３ｃには、内部バス３ｇを介して、Ｃ
ＰＵ３ｄ、内部メモリ３ｅ、外部インタフェース３ｆと
が接続されている。ＣＰＵ３ｄは、内部メモリ３ｅに格
納されているプログラムに従って図１の携帯無線端末全
体の動作を制御する。また外部インタフェース３ｆは、
外部メモリ５および表示／入力装置６とのインタフェー
スとして機能する。
【００９６】次に、この発明による直交符号生成装置
は、携帯無線端末のうち、送信系のモデムにおいて送信
データの拡散処理に用いる直交符号系列を生成するため
に、または受信系のモデムにおいて受信データの逆拡散
処理に用いる直交符号系列を生成するために用いられ
る。一方、この発明によるスクランブル符号生成装置
は、回路構成上の理由で、送信系のモデムにおいて送信
データのスクランブル処理に用いるスクランブル符号系
列を生成するために用いられる。
【００９７】したがって、図１のモデム３ａのうち、こ
の発明による直交符号生成装置およびスクランブル符号
生成装置がともに適用される送信系のモデムの構成につ
いて以下に説明することとし、直交符号生成装置のみが
適用される受信系のモデムの構成についての説明はここ
では省略する。
【００９８】なお、この発明は直交符号生成装置そのも
のの発明であり、受信系のモデムの説明は省略するが、
この発明による直交符号生成装置が携帯無線端末の受信
系にも適用されることは言うまでもない。
【００９９】図２は、図１のベースバンド処理部３のモ
デム３ａのうち、上述のように送信系のモデム部３０を
抽出して示す概略ブロック図である。
【０１００】図１のチャネルコーデック３ｂから出力さ
れた送信データは、無線フレーム組立て部３０ｃにおい
て無線フレームへと組立てられ、拡散変調部３０ｂに与
えられて、前述の２重拡散方式による拡散変調処理が施
される。
【０１０１】より具体的には、拡散変調部３０ｂにおい
て、図示しないこの発明による直交符号生成装置によっ
て生成される直交符号が送信データに乗算されて送信デ
ータの拡散処理が行なわれる。次に、図示しないこの発
明によるスクランブル符号生成装置によって生成される
スクランブル符号が送信データに乗算されて送信データ
のスクランブル処理が行なわれることになる。
【０１０２】拡散変調部３０ｂにより拡散変調された送
信データは、波形整形部３０ａに与えられ、図示しない
デジタルフィルタを用いて伝送占有帯域を制限する波形
整形が施される。波形整形部３０ａで波形整形された送
信データは、図１の無線処理部２に与えられる。
【０１０３】次に、図２の拡散変調部３０ｂで用いられ
る、この発明の直交符号生成装置について詳細に説明す
る。
【０１０４】まず、この発明の直交符号生成装置の具体
的な実施の形態について説明する前に、この発明による
直交符号の発生原理について説明する。
【０１０５】図３は、この発明による直交符号の発生規
則の一例を説明する図である。図３を参照して、発生す
べき直交符号系列のビット周期は、所定の規則性（周期
性）、すなわち後述する要素符号の組合せのパターンに
基づいて、符号の組合せを繰返し配列することにより増
大する。その繰返しの指標を周期インデックスｋで表わ
す。この規則によれば一般的に、周期インデックスがｋ
のとき、２k種類の直交符号系列が定義され、各系列
は、２kのビット周期を有する。
【０１０６】より具体的に、図３において、周期インデ
ックスｋが０のときには、発生する全直交符号を表わす
マトリクスＨ0は、１つの符号０のみからなる。
【０１０７】次に、周期インデックスｋが１のときに
は、発生する全直交符号を表わすマトリクスＨ1は、ｋ
＝０の場合のＨ0を用いて定義され、２つのＨ0からなる
行と、１つのＨ0とそれを反転したものとからなる行と
で構成される。具体的には、Ｈ1は、２系統の直交符号
系列［００］と［０１］とから構成される。
【０１０８】次に、周期インデックスｋが２のときに
は、発生する全直交符号を表わすマトリクスＨ2は、ｋ
＝１の場合のＨ1を用いて定義され、２つのＨ1からなる
行と、１つのＨ1とそれを反転したものとからなる行と
で構成される。具体的には、Ｈ2は、４系統の直交符号
系列［００００］と［０１０１］と［００１１］と［０
１１０］とから構成される。
【０１０９】同様にして、周期インデックスｋが１増加
するごとに、１つ下位の周期インデックスの直交符号マ
トリクスから、新たな直交符号マトリクスが定義され
る。
【０１１０】すなわち、この関係を一般化すると、図３
の最下段に示すように、周期インデックスｋのときに
は、発生する全直交符号を表わすマトリクスＨkは、ｋ
＝ｋ−１の場合のＨk-1を用いて定義され、２つのＨk-1
からなる行と、１つのＨk-1とそれを反転したものとか
らなる行とで構成される。
【０１１１】図４は、具体的に、周期インデックスｋが
４の場合の発生し得るすべての直交符号を示す１６行×
１６列のマトリクスＨ4を示す図である。このマトリク
スの１６行の各々が、発生し得る直交符号系列を表わし
ており、各直交符号系列は、０〜１５の系列番号で識別
される。この０〜１５の系列番号は、４ビットの系列番
号信号Ｂによって表わされる。
【０１１２】また、このマトリクスの１６列は、各直交
符号系列が１６ビットのビット周期を有することを示
し、各直交符号系列のビット位置は、０〜１５の位置番
号で識別される。この０〜１５の位置番号は、４ビット
の位置番号信号Ｃによって表わされる。
【０１１３】図４の直交符号のマトリクスにおいて、４
ビットの系列番号信号Ｂの最下位ビットは、０または１
である。また、４ビットの位置番号信号Ｃの最下位ビッ
トも、０または１である。
【０１１４】図５は、これらの最下位ビット同士を論理
積演算した場合の発生し得る結果を示すマトリクスを表
わしており、この２行×２列のマトリクスを構成する符
号である３個の「０」と１個の「１」とを要素符号と称
する。そしてこのマトリクスは、図３に示す周期インデ
ックスｋが１の場合のマトリクスＨ1に対応している。
【０１１５】図３に戻って、周期インデックスｋが１の
場合と２の場合との対比から明らかなように、ｋ＝１の
２行×２列の要素符号のマトリクスＨ1を繰返しの単位
として、要素符号が「１」の位置に相当する２行目の２
列目においてのみマトリクスＨ1を反転することによ
り、ｋ＝２のマトリクスＨ2が構成される。
【０１１６】以下同様にして、周期インデックスｋが増
えるごとに、ｋが１つ下位の場合のマトリクスＨk-1を
繰返しの単位として、要素符号が「１」の位置に相当す
る２行目の２列目においてのみマトリクスＨk-1を反転
することにより、マトリクスＨkが構成される。
【０１１７】図６は、図４に示した周期インデックスｋ
が４の場合の直交符号の全体のマトリクスを、周期イン
デックスｋが１の場合の要素符号のマトリクスＨ1およ
びそれを反転したものを単位として区切って示したもの
である。縦軸は、４ビットの系列番号信号Ｂのうち最下
位ビット（０または１）を除いた残りの３ビットで特定
され、横軸は、４ビットの位置番号信号Ｃのうち最下位
ビット（０または１）を除いた３ビットで特定される。
【０１１８】この発明は、この図６に示した要素符号の
マトリクスＨ1およびそれを反転したものの特定の配列
から、図４に示す複数系列（１６系列）の直交符号を、
予めメモリに格納しておくことなく、論理演算によって
発生しようとするものである。
【０１１９】図７は、図６のマトリクスにおいて、対応
する３桁の系列番号（最下位ビットを除く）と３桁の位
置番号（最下位ビットを除く）とを対比し、対応する桁
の値がともに１である桁の個数を表わしたものである。
たとえば、３ビットの系列番号「０００」と３ビットの
位置番号「０１０」との間で、対応する桁の値がともに
１である桁の個数は０である。一方、３ビットの系列番
号「００１」と３ビットの位置番号「００１」との間
で、対応する桁の値がともに１である桁の個数は１であ
る。さらに、３ビットの系列番号「０１１」と３ビット
の位置番号「０１１」との間で、対応する桁の値がとも
に１である桁の個数は２である。さらに、３ビットの系
列番号「１１１」と３ビットの位置番号「１１１」との
間で、対応する桁の値がともに１である桁の個数は３で
ある。
【０１２０】この結果を図６の要素符号のマトリクスＨ
1およびそれを反転したものの特定の配列と対比する
と、対応する桁の値がともに１である桁の個数が０およ
び偶数である系列番号および位置番号に対応するマトリ
クスはＨ1であり、対応する桁の値がともに１である桁
の個数が奇数である系列番号および位置番号に対応する
マトリクスはＨ1を反転したものであることが理解され
る。
【０１２１】以上のことから、発生すべき直交符号系列
およびそのビット位置が指定されると、そのときの系列
番号信号Ｂの最下位ビットと位置番号信号の最下位ビッ
トとの論理積演算により、マトリクスＨ1の構成要素で
ある要素符号が生成され、さらに系列番号信号Ｂの最下
位ビットを除く３ビットと位置番号信号Ｃの最下位ビッ
トをのぞく３ビットとの組合せ（対応する桁の値がとも
に１である桁の個数）から、対応する要素符号のマトリ
クスＨ1の反転の有無が判定される。このような論理演
算から、たとえば図４に示すような１６系統の直交符号
系列のうちのいずれをも発生することができる。このよ
うな関係は、周期インデックスｋが４の場合に限らず、
いかなる周期インデックスｋに対しても成立する。
【０１２２】［実施の形態１］図８は、上述の直交符号
の発生原理を実現するための、この発明の実施の形態１
による直交符号生成装置を示すブロック図である。図８
を参照して、図示しない制御回路（たとえば図１のＣＰ
Ｕ３ｄ）から、発生すべき直交符号系列を指定するｎビ
ットの系列番号信号Ｂ0，Ｂ1，Ｂ2，・・・，Ｂnが並列
に供給され、発生すべき直交符号位置を指定するｎビッ
トの位置番号信号Ｃ0，Ｃ1，Ｃ2，・・・，Ｃnが並列に
供給される。
【０１２３】これらの信号ビットのうち、系列番号の最
下位ビットＢ0と位置番号の最下位ビットＣ0とが論理積
回路Ａ0に与えられ、それらの論理積が要素符号として
出力される。この要素符号は、選択回路４１の一方入力
に与えられるとともに、インバータ４２によって反転さ
れて、選択回路４１の他方入力に与えられる。
【０１２４】系列番号信号の残りの（ｎ−１）ビット
と、位置番号信号の残りの（ｎ−１）ビットとは、対応
する桁同士が、論理積回路Ａ1，Ａ2，Ａ3，・・・，Ａn
に与えられ、それぞれの論理積が出力される。
【０１２５】すなわち、これらの論理積回路Ａ1，Ａ2，
Ａ3，・・・，Ａnの出力は、系列番号と位置番号との対
応する桁同士がともに１である場合に１となり、それ以
外の場合には０となる。
【０１２６】これらの論理積回路Ａ1，Ａ2，Ａ3，・・
・，Ａnの出力は、加算回路４０で、modulo２加算され
る。すなわち、これらの論理積回路Ａ1，Ａ2，Ａ3，・
・・，Ａnの出力を加算し、総和を２で除算した余りを
示す信号が制御信号として選択回路４１の制御入力に与
えられる。
【０１２７】したがって、これらの論理積回路Ａ1，
Ａ2，Ａ3，・・・，Ａnの出力の総和が０または偶数で
あれば、制御信号は、論理積回路Ａ0から対応して出力
された要素符号が反転されない要素符号マトリクスに属
することを示し、選択回路４１はこの制御信号を受け
て、論理積回路Ａ0から対応して出力された要素符号を
選択して直交符号として出力する。
【０１２８】一方、これらの論理積回路Ａ1，Ａ2，
Ａ3，・・・，Ａnの出力の総和が奇数であれば、制御信
号は、論理積回路Ａ0から対応して出力された要素符号
が反転された要素符号マトリクスに属することを示し、
選択回路４１はこの制御信号を受けて、論理積回路Ａ0
から対応して出力された要素符号をインバータ４２で反
転したものを選択して直交符号として出力する。
【０１２９】このように、たとえばＣＰＵ３ｄから指定
された系列番号に対し、位置番号として、増加または減
少するカウンタ値を順次与えれば、指定された直交符号
系列を構成する直交符号が選択回路４１から１ビットず
つ順次出力されることになる。
【０１３０】以上のように、この発明の実施の形態１に
よれば、要素符号のマトリクスを周期インデックスを指
標に繰返し配列することによって定義される複数の直交
符号系列から、指定された系列番号および位置番号の論
理積演算の結果によって必要な直交符号を発生するよう
に構成したので、複数の直交符号系列を予め格納するメ
モリが不要となり、回路規模の縮小を図ることが可能と
なる。特に、必要な直交符号系列のビット周期が長くな
った場合であっても、単に論理積回路を追加するだけで
対応可能であり、直交符号生成装置の回路規模の増大を
最小限に抑えることができる。
【０１３１】［実施の形態２］図９は、この発明の実施
の形態２による直交符号生成装置を示すブロック図であ
る。図９に示した直交符号生成装置は、以下の点を除い
て、図８に示した実施の形態１による直交符号生成装置
と同じである。
【０１３２】すなわち、図９に示した直交符号生成装置
では、周期インデックスｋに応じて位置番号を変更する
位置番号変更回路４３が設けられている。この実施の形
態２では、図示しない制御回路（たとえばＣＰＵ３ｄ内
のカウンタ）から与えられる位置番号を位置番号変更回
路４３によって変更することにより、図４に示した実施
の形態１による直交符号とは異なる直交符号を発生する
ことができる。
【０１３３】位置番号の変更方法の一例について説明す
る。周期インデックスがｋのとき、前述のように、発生
可能な直交符号は、２kビットの符号で構成される。し
たがって、たとえば図示しないカウンタから位置番号と
して与えられる所定ビット数のカウンタ値のうち、下位
ｋビットによって位置番号が特定される。
【０１３４】そこで、位置番号変更回路４３において、
所定ビット数の位置番号（カウンタ値）が与えられる
と、周期インデックスｋに応じて、位置番号のうちの下
位のｋビットの配列を、最下位ビットからｋビット目ま
でを逆転させるように変更する。そうすると、位置番号
である入力カウンタ値の増加または減少に応じて、系列
番号で指定された直交符号系列の直交符号が１ビットず
つ選択回路４１から出力されることになる。
【０１３５】図１０は、周期インデックスｋが４の場合
に、図９の直交符号生成装置によって発生する直交符号
を示す図である。
【０１３６】以上のように、この発明の実施の形態２に
よれば、位置番号変更回路を付加するだけで、直交符号
生成装置が発生する直交符号を様々に変化させることが
できる。
【０１３７】次に、図２の拡散変調部３０ｂで用いられ
る、この発明のスクランブル符号生成装置について詳細
に説明する。
【０１３８】［実施の形態３］図１１は、この発明の実
施の形態３によるスクランブル符号生成装置を示すブロ
ック図である。この実施の形態３によるスクランブル符
号生成装置は、以下の点で、図１６に示した従来のスク
ランブル符号生成装置と異なっている。
【０１３９】すなわち、図１６の従来のスクランブル符
号生成装置では、前述のように、初期値のシフトレジス
タへのロードから１００回シフト後における各レジスタ
値を求めるためのＭ行列式Ｍ3(100)，Ｍ2(100)，Ｍ
1(100)，Ｍ0(100)を予め求めておき、演算回路２１にお
いて、初期値Ｒｉと乗算することにより、シフトレジス
タを構成するレジスタ１１〜１４のすべての値を算出
し、対応するレジスタにロードするように構成してい
た。
【０１４０】しかしながら、スクランブル符号系列を生
成するためには、シフトレジスタを構成するすべてのレ
ジスタの値を求めなくても、そのうち、少なくとも帰還
処理および拡散処理に関与するレジスタの値のみを演算
すれば足りる。
【０１４１】すなわち、帰還処理および拡散処理に関す
るレジスタとは、図１１のスクランブル符号生成装置の
シフトレジスタを構成するレジスタ１１〜１４のうち、
符号Ｒｓ0をスクランブル符号として出力するとともに
排他的論理和回路２０に帰還処理するレジスタ１４と、
符号Ｒｓ2を排他的論理和回路２０に帰還処理するレジ
スタ１２とを意味している。
【０１４２】図１１の構成において、ある位相でレジス
タ１２，１４の値が外部から与えられれば、次の位相、
すなわち１回のシフト動作後に、排他的論理和回路２０
によってレジスタ１１の値Ｄ3が決定される。また、レ
ジスタ１２の値Ｒｓ2はレジスタ１３にシフトされる。
さらに、この位相においてもう１度、レジスタ１２，１
４の値が外部から与えられれば、次の位相において、レ
ジスタ１１〜１４のすべてが有効な値を保持することに
なる。その後は、シフトレジスタのシフト動作を続行す
ればスクランブル符号系列がレジスタ１４から順次出力
されることになる。言換えると、本来必要なレジスタの
値は、レジスタ１２，１４の値のみである。
【０１４３】したがって、図１１に示す実施の形態３に
よるスクランブル符号生成装置では、レジスタ１２，１
４に対応する１００回シフト後のＭ行列Ｍ2(100)，Ｍ
0(100)、および１０１回シフト後のＭ行列Ｍ2(101)，Ｍ
0(101)を次式を用いて予め算出し（ｔ＝１００，１０
１）、制御回路２４に含まれるメモリまたはレジスタの
記憶領域Ｍ2／Ｍ0に格納しておく。
【０１４４】なお、Ｍ行列の供給の方法としては、上述
のようにメモリ、レジスタなどの記憶手段に記憶させ、
そこから読出す方法の他に、制御回路２４を、これらの
Ｍ行列を発生するように組合された論理ゲートでハード
ウェア的に構成する方法もある。以下に説明する各実施
形態では説明の便宜上、Ｍ行列はメモリに格納されるこ
ととするが、Ｍ行列の供給方法はこれに限られるもので
はない。
【０１４５】
【数８】
【０１４６】一方、初期値バッファ２２には、当該端末
に固有の初期値Ｒｉ＝［Ｒｉ3，Ｒｉ2，Ｒｉ1，Ｒｉ0］
が与えられる。なお、各実施形態では、初期値バッファ
２２は、たとえばメモリ、レジスタなどで構成される。
【０１４７】図１１の演算回路２３はまず、１００回シ
フト後の符号を出力する位相Ｐ(100 )の１位相前のＰ
(99)のタイミングで、制御回路２４内のメモリに格納さ
れている１００回シフト後のＭ行列Ｍ2(100)，Ｍ0(100)
と、初期値バッファ２２に格納されている初期値Ｒｉと
を乗算して、１００回シフト後の位相Ｐ(100)における
レジスタ１２，１４への入力Ｒｏ2(100)，Ｒｏ0(100)を
算出する。
【０１４８】このように算出された値Ｒｏ2(100)，Ｒｏ
0(100)はそれぞれ、制御回路２４による制御下にセレク
タ１６，１８によって選択され、対応するレジスタ１
２，１４へ入力Ｄ2，Ｄ0として与えられ、１００回シフ
ト後の符号を出力する位相Ｐ(1 00)においてラッチされ
る。それぞれのレジスタ１２，１４の出力Ｒｓ2，Ｒｓ0
のうち、Ｒｓ0はスクランブル符号として出力され、Ｒ
ｓ2，Ｒｓ0は排他的論理和回路２０を介して帰還され、
入力Ｄ3としてレジスタ１１に与えられる。
【０１４９】したがって、１００回シフト後の位相Ｐ
(100)のタイミングで、レジスタ１２，１４は、１００
回シフト後に相当する有効な値を保持し出力しているこ
とになるが、この時点ではレジスタ１１，１３には有効
な値は保持されていないことになる。
【０１５０】したがって、演算装置２３は、１００回シ
フト後の位相Ｐ(100)のタイミングで、制御回路２４内
のメモリに格納されている１０１回シフト後のＭ行列Ｍ
2(10 1)，Ｍ0(101)と、初期値バッファ２２に格納されて
いる初期値Ｒｉとを乗算して、１０１回シフト後の位相
Ｐ(101)におけるレジスタ１２，１４への入力値Ｒｏ2
(101)，Ｒｏ0(101)を算出する。
【０１５１】このように算出された値Ｒｏ2(101)，Ｒｏ
0(101)はそれぞれ、セレクタ１６，１８によって選択さ
れ、対応するレジスタ１２，１４へ入力Ｄ2，Ｄ0として
与えられ，１０１回シフト後の符号を出力する位相Ｐ
(101)においてラッチされる。またこの位相Ｐ(101)にお
いて、位相Ｐ(100)においてレジスタ１２から出力され
ていた値Ｒｓ2はレジスタ１３にラッチされ、かつ排他
的論理和回路２０からの値Ｄ3もレジスタ１１にラッチ
される。
【０１５２】したがって、この時点で、レジスタ１１〜
１４のすべては、１０１回シフト後の位相Ｐ(101)にお
ける有効な値を保持していることになる。
【０１５３】したがって、これ以降、レジスタ１１の出
力Ｒｓ3がレジスタ１２の入力に与えられ、レジスタ１
３の出力Ｒｓ1がレジスタ１４の入力に与えられるよう
に、セレクタ１６，１８の選択動作が、制御回路２４内
のメモリの記憶領域に保持されているセレクタ制御デー
タＤ2，Ｄ0により制御される。
【０１５４】これにより、位相Ｐ(101)よりも後は、演
算回路２３は、レジスタ値を演算する必要はなく、レジ
スタ１１〜１４に保持された有効な値をシフトさせるこ
とにより、レジスタ１４の出力からスクランブル符号系
列が順次生成されることになる。
【０１５５】以上のように、この発明の実施の形態３に
よれば、シフトレジスタを構成するレジスタのうち、帰
還処理および拡散処理に関与するレジスタの値のみを演
算するように構成しているので、演算回路の小型化を図
ることができる。なお、図１１の構成では、図１６に示
した従来例と比較して、制御回路２４が付加されている
ので、一見したところ回路規模が増大しているかのよう
に見える。しかしながら、シフトレジスタの段数が多く
なるほど、図１６の従来例の演算回路２１の演算量およ
び回路規模は莫大なものとなり、これと対比すると、図
１１の実施の形態３では、制御回路２４の付加に比べて
演算回路２３の演算量および回路規模の縮小による効果
が著しく、全体としてスクランブル符号生成装置の回路
規模を著しく縮小することが可能となる。
【０１５６】［実施の形態４］図１２は、この発明の実
施の形態４によるスクランブル符号生成装置を示すブロ
ック図である。この実施の形態４によるスクランブル符
号生成装置は、以下の点で、図１１に示した実施の形態
３によるスクランブル符号生成装置と異なっている。
【０１５７】すなわち、図１１の実施の形態３のスクラ
ンブル符号生成装置では、レジスタ１２に対応するＭ行
列Ｍ2(100)，Ｍ2(101)と、レジスタ１４に対応するＭ行
列Ｍ 0(100)，Ｍ0(101)とを予め算出して制御回路２４内
のメモリに格納しておき、位相Ｐ(99)，Ｐ(100)の各々
ごとにレジスタ値の演算に必要なＭ行列を選択して抽出
していたが、図１２の実施の形態４のスクランブル符号
生成装置では、これと等価な処理を異なる回路構成で実
行している。
【０１５８】すなわち、各レジスタの値は、シフトレジ
スタを介するデータのシフトと帰還処理とによって求め
られる。したがって、各レジスタの値を求めるためのＭ
行列同士も、互いに時間的、空間的な相関性を有するも
のである。このような相関性を用いれば、ある１つのＭ
行列から別のＭ行列を簡単な回路で求めることができ
る。
【０１５９】たとえば、図１１の実施の形態３のように
４つのＭ行列を予めメモリに格納しておかなくても、１
つのＭ行列が与えられれば残りの３つのＭ行列を簡単な
回路構成で算出することができる。以下に説明する実施
の形態４では、１つのＭ行列としてＭ0(100)が与えられ
た場合に、残りの３つのＭ行列Ｍ0(101)，Ｍ2(100)，Ｍ
2(101)を求める回路構成を示している。
【０１６０】まず、各レジスタのｔ回シフト後の値を求
めるためのＭ行列は、上述の数８の行列の演算結果を各
行ごとに分けることによって得られる。したがって、さ
らに１回シフトした合計（ｔ＋１）回シフト後における
Ｍ行列は、次式を演算することによって得られる。
【０１６１】
【数９】
【０１６２】ここで、たとえばｔ回シフト後におけるレ
ジスタ１４に対応するＭ行列をＭ0( t)で表わすと、この
Ｍ行列の行列要素は次式のように表わされる。
【０１６３】
【数１０】
【０１６４】このように表現した場合、ｔ回シフト後に
おけるＭ行列Ｍ0(t)と、（ｔ＋１）回シフト後における
Ｍ行列Ｍ0(t+1)との間の時間的関係は次式で表現され
る。
【０１６５】
【数１１】
【０１６６】したがって、上述の実施の形態に戻れば、
１００回シフト後のレジスタ１４のＭ行列であるＭ
0(100)の各行列要素が与えられれば、１０１回シフト後
のレジスタ１４のＭ行列であるＭ0(101)の各行列要素は
上式より容易に求まる。
【０１６７】また、レジスタ１２の値Ｒｓ2は２回シフ
トされてレジスタ１４の値Ｒｓ0となるので、ｔ回シフ
ト後におけるレジスタ１４のＭ行列であるＭ0(t)と、ｔ
回シフト後におけるレジスタ１２のＭ行列であるＭ2(t)
との空間的関係は、ｔ回シフト後におけるレジスタ１４
のＭ行列であるＭ0(t)と（ｔ＋２）回シフト後における
レジスタ１４のＭ行列であるＭ0(t+2)との時間的関係と
等価である。
【０１６８】したがって、数１１に示したＭ0(t+1)とＭ
O(t)との時間的関係を２回適用すれば、Ｍ0(t)を元にＭ
2(t)を求めることができる。
【０１６９】具体的には、次式のように、まずＭ0(t)か
らＭ0(t+1)を求め、さらにＭ0(t+1)からＭ0(t+2)を求め
れば、結果としてＭ2(t)が求められることになる。
【０１７０】
【数１２】
【０１７１】図１２の演算回路２５は、このようなＭ行
列の変換を実現するための回路構成である。図１２を参
照して、まず、９９回シフト後の位相Ｐ(99)において、
制御回路２６内のメモリに格納されていた１００回シフ
ト後におけるレジスタ１４のＭ行列Ｍ0(100)がセレクタ
２５ａを介してＭ0変換論理回路２５ｂおよび乗算回路
２５ｃの一方入力に与えられる。
【０１７２】Ｍ0変換論理回路２５ｂは、数１１に示し
た変換論理に基づいて、与えられたＭ行列Ｍ0(100)をさ
らに１回シフト後のＭ行列Ｍ0(101)に変換してラッチ回
路２５ｄに保持させるとともに、次段のＭ0変換論理回
路２５ｅに与える。
【０１７３】乗算回路２５ｃは、与えられたＭ行列Ｍ
0(100)と、初期値バッファ２２に格納されている初期値
Ｒｉとの乗算を行ない、レジスタ１４の値であるＲｏ0
を生成し、セレクタ１８を介してレジスタ１４の入力に
与える。
【０１７４】一方、Ｍ0変換論理回路２５ｅは、Ｍ0変換
論理回路２５ｂから出力されるＭ0( 101)を、再度、数１
１に示した変換論理に基づいて、さらに１回シフト後の
Ｍ0( 102)すなわちＭ2(100)に変換して、乗算回路２５ｆ
に与える。乗算回路２５ｆは、与えられたＭ行列Ｍ
2(100)と、初期値バッファ２２に格納されている初期値
Ｒｉとの乗算を行ない、レジスタ１２の値であるＲｏ
2(100)を生成し、セレクタ１６を介してレジスタ１２の
入力に与える。
【０１７５】このように算出された値Ｒｏ2(100)，Ｒｏ
0(100)はそれぞれ、１００回シフト後の位相Ｐ(100)に
おいてレジスタ１２，１４にラッチされる。したがっ
て、位相Ｐ(100)では、レジスタ１２，１４は１００回
シフト後の有効な値を保持して出力していることになる
が、この時点ではレジスタ１１，１３には有効な値は保
持されていない。
【０１７６】この位相Ｐ(100)のタイミングで、ラッチ
回路２５ｄに保持されているＭ0(101 )がセレクタ２５ａ
を介して選択され、Ｍ0変換論理回路２５ｂおよび乗算
回路２５ｃに与えられる。
【０１７７】Ｍ0変換論理回路２５ｂに与えられたＭ
0(101)は、数１１の変換論理に基づく変換を受け、さら
にＭ0変換論理回路２５ｅに与えられて再度、数１１の
変換論理に基づく変換を受ける。すなわち、Ｍ
0(101)は、２回の変換論理処理により空間的にＭ2(101)
に変換され乗算回路２５ｆに与えられる。
【０１７８】乗算回路２５ｃは、与えられたＭ
0(101)と、初期値バッファ２２に格納されている初期値
Ｒｉとの乗算を行ない、レジスタ１４の値であるＲｏ
0(101)を生成し、セレクタ１８を介してレジスタ１４の
入力に与える。
【０１７９】一方、乗算回路２５ｆは、与えられたＭ
2(101)と、初期値バッファ２２に格納されている初期値
Ｒｉとの乗算を行ない、レジスタ１２の値であるＲｏ
2(101)を生成し、セレクタ１６を介してレジスタ１２の
入力に与える。
【０１８０】このように算出された値Ｒｏ2(101)，Ｒｏ
0(101)はそれぞれ、１０１回シフト後の位相Ｐ(101)に
おいてレジスタ１２，１４にラッチされる。また、この
位相において、位相Ｐ(100)においてレジスタ１２から
出力されていた値Ｒｓ2はレジスタ１３にラッチされ、
排他的論理和回路２０からの値Ｄ3もレジスタ１１にラ
ッチされる。
【０１８１】したがって、この時点で、レジスタ１１〜
１４のすべては、１０１回シフト後の位相Ｐ(101)にお
ける有効な値を保持していることになる。
【０１８２】したがって、これ以降、レジスタ１１の出
力Ｒｓ3がレジスタ１２に与えられ、レジスタ１３の出
力Ｒｓ1がレジスタ１４に与えられるように、セレクタ
１６，１８の選択動作が、制御回路２４内のメモリの記
憶領域に保持されているセレクタ制御データにより制御
される。
【０１８３】これにより、位相Ｐ(101)よりも後は、演
算回路２５はレジスタ値を演算する必要はなく、レジス
タ１１〜１４に保持されている有効な値をシフトさせる
ことにより、レジスタ１４の出力からスクランブル符号
系列が順次得られることになる。
【０１８４】以上のように、この発明の実施の形態４に
よれば、図１１に示した実施の形態３と等価な機能を実
現することができるので、シフトレジスタを構成するレ
ジスタのうち帰還処理および拡散処理に関与するレジス
タの値のみを演算することにより、演算回路の小型化を
図ることができる。特に、前述の実施の形態３のように
連続する２つの位相にわたって合計４つのＭ行列を記憶
する代わりに１つのＭ行列のみを記憶し、この１つのＭ
行列に基づいて残りの３つのＭ行列を簡単な回路構成で
算出するようにしているので、必要なメモリ容量を削減
し、スクランブル符号生成装置全体の回路構成をさらに
縮小することができる。
【０１８５】［実施の形態５］図１３は、この発明の実
施の形態５によるスクランブル符号生成装置を示すブロ
ック図である。
【０１８６】前述の実施の形態３および４では、演算回
路２３または２５によって、レジスタ１２，１４の値を
生成して対応するレジスタにロードしていき、レジスタ
１１〜１４のすべてが有効なレジスタ値で満たされた後
は、シフトレジスタ自体のシフト動作により拡散符号系
列を生成していた。
【０１８７】しかしながら、図１２の実施の形態４の演
算回路２５に着目すると、その中の乗算回路２５ｃから
出力される値Ｒｏ0は、セレクタ１８およびレジスタ１
４を介して拡散符号Ｒｓ0として出力される値である。
したがって、乗算回路２５ｃの出力Ｒｏ0を連続して抽
出すれば、シフトレジスタを用いることなく、スクラン
ブル符号系列を直接生成することができる。
【０１８８】図１３の実施の形態５によるスクランブル
符号生成装置は、図１２の実施の形態４における演算回
路２５を簡略化してスクランブル符号生成装置として構
成したものである。
【０１８９】図１３を参照して、Ｍ行列バッファ２７に
格納されていたｔ回シフト後におけるＭ行列Ｍ0(t)がセ
レクタ２８ａによって選択されてラッチ２８ｂに保持さ
れ、その出力がＭ0変換論理回路２８ｃと乗算回路２８
ｄとに与えられる。なお、前述の各実施形態と同様に、
Ｍ行列バッファ２７は、メモリ、レジスタなどの記憶手
段で構成してもよく、またはＭ行列を発生するように組
合された論理ゲートからなるハードウェアの回路構成を
用いてもよい。
【０１９０】乗算回路２８ｄは、与えられたＭ0(t)と、
初期値バッファ２２に保持されている初期値Ｒｉとの乗
算を行ない、値Ｒｏ0(t)を生成する。この値は、スクラ
ンブル符号Ｒｓ0(t)として出力される。
【０１９１】一方、Ｍ0変換論理回路２８ｃは、数１１
に示した変換論理に基づいてＭ0(t)をＭ0(t+1)に変換
し、セレクタ２８ａを介してラッチ２８ｂに保持させ
る。ラッチ２８ｂの出力は、Ｍ0変換論理回路２８ｃと
乗算回路２８ｄとに与えられる。
【０１９２】乗算回路２８ｄは、与えられたＭ
0(t+1)と、初期値バッファ２２に保持されている初期値
Ｒｉとの乗算を行ない、値Ｒｏ0(t+1)を生成する。この
値は、スクランブル符号Ｒｓ0(t+1)として出力される。
【０１９３】このように、Ｍ行列バッファ２７に保持さ
れている１つのＭ行列Ｍ0(t)を元に各位相ごとに数１１
の変換論理を繰返し適用することにより、各位相に応じ
たＭ行列をＭ0変換論理回路２８ｃで順次生成すること
ができ、乗算回路２８ｄで初期値Ｒｉと乗算することに
より、スクランブル符号Ｒｓ0の系列を生成することが
できる。
【０１９４】以上のように、この発明の実施の形態５に
よれば、シフトレジスタを用いることなく演算回路から
直接にスクランブル符号系列を生成するように構成して
いるので、スクランブル符号生成装置のさらなる小型化
が可能となる。
【０１９５】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０１９６】
【発明の効果】以上のように、この発明によれば、所定
の直交符号発生規則に基づいて定義される複数の直交符
号系列から、指定された系列番号および位置番号の論理
演算の結果によって必要な直交符号を発生するように構
成したので、複数の直交符号系列を予め格納するメモリ
が不要となり、回路規模の縮小を図ることが可能とな
る。特に、必要な直交符号系列のビット周期が長くなっ
た場合であっても、直交符号生成装置の回路規模の増大
を抑えることができる。
【０１９７】さらに、この発明によれば、シフトレジス
タを構成する複数段のレジスタのうち、帰還処理および
拡散処理に関与するレジスタの値のみを演算回路で演算
するように構成したので、演算回路の回路規模を縮小す
ることが可能となる。特に、シフトレジスタの段数が増
加した場合であっても、スクランブル符号装置全体の回
路規模の増大を抑えることができる。
【０１９８】さらに、この発明によれば、シフトレジス
タを用いることなく、演算回路によって直接スクランブ
ル符号系列を生成するように構成しているので、スクラ
ンブル符号生成装置の回路規模をさらに縮小することが
可能となる。
【図面の簡単な説明】
【図１】 この発明による直交符号生成装置およびスク
ランブル符号生成装置が適用される携帯無線端末の概略
ブロック図である。
【図２】 図１に示す携帯無線端末中の送信系モデム部
を示す概略ブロック図である。
【図３】 この発明による直交符号の発生規則の一例を
説明する図である。
【図４】 この発明の実施の形態１による直交符号生成
装置で発生可能な直交符号を示す図である。
【図５】 この発明による要素符号の発生原理を説明す
る図である。
【図６】 この発明による直交符号を要素符号のマトリ
クスで表現した図である。
【図７】 図６に示した要素符号のマトリクスの反転状
態を数値で表現した図である。
【図８】 この発明の実施の形態１による直交符号生成
装置を示す概略ブロック図である。
【図９】 この発明の実施の形態２による直交符号生成
装置を示す概略ブロック図である。
【図１０】 この発明の実施の形態２による直交符号生
成装置で発生可能な直交符号を示す図である。
【図１１】 この発明の実施の形態３によるスクランブ
ル符号生成装置を示す概略ブロック図である。
【図１２】 この発明の実施の形態４によるスクランブ
ル符号生成装置を示す概略ブロック図である。
【図１３】 この発明の実施の形態５によるスクランブ
ル符号生成装置を示す概略ブロック図である。
【図１４】 従来の直交符号生成装置を示す概略ブロッ
ク図である。
【図１５】 従来のスクランブル符号生成装置を示す概
略ブロック図である。
【図１６】 従来のスクランブル符号生成装置の他の例
を示す概略ブロック図である。
【符号の説明】
１ アンテナ、２ 無線処理部、３ ベースバンド処理
部、３ａ モデム、３ｂ チャネルコーデック、３ｃ
ＤＳＰ、３ｄ ＣＰＵ、３ｅ 内部メモリ、３ｆ 外部
インタフェース、３ｇ 内部バス、４ 音声入出力装
置、５ 外部メモリ、６ 表示／入力装置、１０ａ ア
ドレス発生回路、１０ｂ メモリ、１０ｃパラレル−シ
リアル変換回路、１１，１２，１３，１４ レジスタ、
１５，１６，１７，１８ セレクタ、１９，２２ 初期
値バッファ、２０ 排他的論理和回路、２１，２３，２
５，２８ 演算回路、２４，２６ 制御回路、２５ａ
セレクタ、２５ｂ，２５ｅ Ｍ0変換論理回路、２５
ｃ，２５ｆ 乗算回路、２５ｄ ラッチ、２７ Ｍ行列
バッファ、２８ａ セレクタ、２８ｂ ラッチ、２８ｃ
Ｍ0変換論理回路、２８ｄ 乗算回路、３０ 送信系
モデム部、３０ａ 波形整形部、３０ｂ 拡散変調部、
３０ｃ 無線フレーム組立部、４０ 加算回路、４１
選択回路、４２ インバータ、４３ 位置番号変更回
路、Ａ0，Ａ1，Ａ 2，Ａ3，・・・，Ａn 論理積回路。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 データの拡散処理に用いる直交符号を生
    成する直交符号生成装置であって、 所定の直交符号発生規則に基づいて定義される複数の直
    交符号系列のうち、発生すべき直交符号系列を指定する
    ｎ（ｎは正の整数）ビットの系列番号と、前記指定され
    た直交符号系列の順次発生すべき直交符号の位置を指定
    するｎビットの位置番号とを供給する手段と、 前記系列番号の最下位ビットと前記位置番号の最下位ビ
    ットとを順次論理演算することにより要素符号を発生す
    る第１の論理演算手段とを備え、 前記最下位ビット同士の論理演算により発生し得る要素
    符号の組合せと前記組合せを反転させたものとを、前記
    要素符号の組合せのパターンに基づいて繰返し配列する
    ことにより前記複数の直交符号系列全体が定義され、 前記系列番号の最下位ビットを除く（ｎ−１）ビットと
    前記位置番号の最下位ビットを除く（ｎ−１）ビットと
    を順次論理演算する第２の論理演算手段と、 前記第２の論理演算手段の演算結果に対応して、前記第
    １の論理演算手段によって発生した前記要素符号または
    発生した前記要素符号を反転させた符号のいずれかを、
    前記組合せの配列に基づいて選択して前記直交符号とし
    て出力する選択手段とをさらに備えた、直交符号生成装
    置。
  2. 【請求項２】 前記第１の論理演算手段は、前記系列番
    号の最下位ビットと前記位置番号の最下位ビットとの論
    理積を順次演算して前記要素符号として発生する論理積
    回路を含み、前記発生し得る前記要素符号の組合せは３
    個の符号「０」と１個の符号「１」とを含み、前記組合
    せを反転させたものは３個の符号「１」と１個の符号
    「０」とを含む、請求項１に記載の直交符号生成装置。
  3. 【請求項３】 前記第２の論理演算手段は、前記系列番
    号の最下位ビットを除く（ｎ−１）ビットと前記位置番
    号の最下位ビットを除く（ｎ−１）ビットとの間で、対
    応する桁の値がともに１である桁の個数が０または偶数
    であるか、あるいは奇数であるかを判定する判定手段を
    含み、 前記選択手段は、前記判定手段による判定結果が０また
    は偶数の場合に前記論理積回路によって発生した要素符
    号を直交符号として選択し、判定結果が奇数の場合に前
    記要素符号を反転させた符号を直交符号として選択す
    る、請求項２に記載の直交符号生成装置。
  4. 【請求項４】 前記判定手段は、 前記系列番号の最下位ビットを除く（ｎ−１）ビットと
    前記位置番号の最下位ビットを除く（ｎ−１）ビットと
    の間で、対応する桁同士の論理積を演算する（ｎ−１）
    個の論理積回路と、 前記（ｎ−１）個の論理積回路の演算結果を加算して、
    その結果が０または偶数であるか、あるいは奇数である
    かを示す制御信号を発生する加算回路とを含む、請求項
    ３に記載の直交符号生成装置。
  5. 【請求項５】 前記供給されるｎビットの位置番号のう
    ち所定のビットの配列を変更させる位置番号変更手段を
    さらに備える、請求項１から４のいずれかに記載の直交
    符号生成装置。
  6. 【請求項６】 前記要素符号の組合せのパターンに基づ
    く配列の繰返しは周期インデックスｋ（ｋは正の整数）
    で規定され、前記複数の直交符号系列は２k個で表わさ
    れ、前記複数の直交符号系列の各々のビット数は２k個
    で表わされ、 前記位置番号変更手段は、前記ｎビットの位置番号のう
    ち下位のｋビットの配列を、最下位ビットからｋビット
    目までを逆転させるように変更する、請求項５に記載の
    直交符号生成装置。
  7. 【請求項７】 デジタル無線通信の携帯無線端末であっ
    て、 送信および受信のためのデータを処理するモデムと、 前記モデムの送信データを無線処理して送信無線信号と
    して送出し、かつ受信した受信無線信号を無線処理して
    受信データとして前記モデムに与える無線処理装置とを
    備え、 前記モデムは、前記データの拡散処理に用いる直交符号
    を生成する直交符号生成装置を含み、 前記直交符号生成装置は、 所定の直交符号発生規則に基づいて定義される複数の直
    交符号系列のうち、発生すべき直交符号系列を指定する
    ｎ（ｎは正の整数）ビットの系列番号と、前記指定され
    た直交符号系列の順次発生すべき直交符号の位置を指定
    するｎビットの位置番号とを供給する手段と、 前記系列番号の最下位ビットと前記位置番号の最下位ビ
    ットとを順次論理演算することにより要素符号を発生す
    る第１の論理演算手段とを含み、 前記最下位ビット同士の論理演算により発生し得る要素
    符号の組合せと前記組合せを反転させたものとを、前記
    要素符号の組合せのパターンに基づいて繰返し配列する
    ことにより前記複数の直交符号系列全体が定義され、 前記系列番号の最下位ビットを除く（ｎ−１）ビットと
    前記位置番号の最下位ビットを除く（ｎ−１）ビットと
    を順次論理演算する第２の論理演算手段と、 前記第２の論理演算手段の演算結果に対応して、前記第
    １の論理演算手段によって発生した前記要素符号または
    発生した前記要素符号を反転させた符号のいずれかを、
    前記組合せの配列に基づいて選択して前記直交符号とし
    て出力する選択手段とをさらに含む、携帯無線端末。
  8. 【請求項８】 前記第１の論理演算手段は、前記系列番
    号の最下位ビットと前記位置番号の最下位ビットとの論
    理積を順次演算して前記要素符号として発生する論理積
    回路を含み、前記発生し得る前記要素符号の組合せは３
    個の符号「０」と１個の符号「１」とを含み、前記組合
    せを反転させたものは３個の符号「１」と１個の符号
    「０」とを含む、請求項７に記載の携帯無線端末。
  9. 【請求項９】 前記第２の論理演算手段は、前記系列番
    号の最下位ビットを除く（ｎ−１）ビットと前記位置番
    号の最下位ビットを除く（ｎ−１）ビットとの間で、対
    応する桁の値がともに１である桁の個数が０または偶数
    であるか、あるいは奇数であるかを判定する判定手段を
    含み、 前記選択手段は、前記判定手段による判定結果が０また
    は偶数の場合に前記論理積回路によって発生した要素符
    号を直交符号として選択し、判定結果が奇数の場合に前
    記要素符号を反転させた符号を直交符号として選択す
    る、請求項８に記載の携帯無線端末。
  10. 【請求項１０】 前記判定手段は、 前記系列番号の最下位ビットを除く（ｎ−１）ビットと
    前記位置番号の最下位ビットを除く（ｎ−１）ビットと
    の間で、対応する桁同士の論理積を演算する（ｎ−１）
    個の論理積回路と、 前記（ｎ−１）個の論理積回路の演算結果を加算して、
    その結果が０または偶数であるか、あるいは奇数である
    かを示す制御信号を発生する加算回路とを含む、請求項
    ９に記載の携帯無線端末。
  11. 【請求項１１】 前記直交符号生成装置は、 前記供給されるｎビットの位置番号のうち所定のビット
    の配列を変更させる位置番号変更手段をさらに備える、
    請求項７から１０のいずれかに記載の携帯無線端末。
  12. 【請求項１２】 前記要素符号の組合せのパターンに基
    づく配列の繰返しは周期インデックスｋ（ｋは正の整
    数）で規定され、前記複数の直交符号系列は２ k個で表
    わされ、前記複数の直交符号系列の各々のビット数は２
    k個で表わされ、 前記位置番号変更手段は、前記ｎビットの位置番号のう
    ち下位のｋビットの配列を、最下位ビットからｋビット
    目までを逆転させるように変更する、請求項１１に記載
    の携帯無線端末。
  13. 【請求項１３】 送信データのスクランブル処理に用い
    るスクランブル符号を生成するスクランブル符号生成装
    置であって、 所定の生成多項式によるスクランブル符号の系列を生成
    するために帰還処理および拡散処理を実行するように接
    続された複数段のレジスタからなるシフトレジスタと、 所定の初期値をもとに前記シフトレジスタを、増加する
    所定回数だけそれぞれシフト動作させたならば得られ
    る、前記帰還処理および前記拡散処理にそれぞれ関与す
    る前記レジスタの値を演算する演算手段と、 前記演算されたレジスタの値を、対応する前記レジスタ
    に入力する入力手段と、 前記演算されかつ入力された値に基づいて前記複数段の
    レジスタのすべてが有効な値を保持するまで、前記演算
    手段が前記レジスタの値の演算を行ないかつ前記入力手
    段が演算された値をレジスタに入力するように前記演算
    手段および前記入力手段を制御する制御手段とを備え、 前記シフトレジスタは、前記複数段のレジスタのすべて
    に保持された有効な値をもとにシフト動作を続行して前
    記スクランブル符号の系列を生成する、スクランブル符
    号生成装置。
  14. 【請求項１４】 前記所定の初期値を保持した記憶手段
    と、 前記所定の生成多項式に基づき前記増加する所定回数だ
    けそれぞれシフト動作させた後における前記帰還処理お
    よび前記拡散処理にそれぞれ関与するレジスタの値を決
    定するための行列式を供給する行列式供給手段とをさら
    に備え、 前記演算手段は、前記記憶手段に保持されている前記所
    定の初期値と前記行列式供給手段から供給される前記行
    列式とを乗算することにより前記レジスタの値を演算す
    る、請求項１３に記載のスクランブル符号生成装置。
  15. 【請求項１５】 前記所定の初期値を保持した記憶手段
    をさらに備え、 前記演算手段は、前記所定の生成多項式に基づき前記増
    加する所定回数だけそれぞれシフト動作させた後におけ
    る前記帰還処理および前記拡散処理にそれぞれ関与する
    レジスタの値を決定するための行列式を所定の演算によ
    り求め、前記記憶手段に保持されている前記所定の初期
    値と乗算することにより前記レジスタの値を演算する、
    請求項１３に記載のスクランブル符号生成装置。
  16. 【請求項１６】 送信データのスクランブル処理に用い
    るスクランブル符号を生成するスクランブル符号生成装
    置であって、 所定の初期値を保持した記憶手段と、 所定の生成多項式に基づき前記スクランブル符号の系列
    を構成する各符号の値を決定するための行列式を所定の
    演算により求める論理手段と、 前記記憶手段に保持されている前記所定の初期値と、前
    記求められた行列式とを乗算することにより前記スクラ
    ンブル符号の系列を構成する各符号の値を演算する演算
    手段とを備えた、スクランブル符号生成装置。
  17. 【請求項１７】 デジタル無線通信の携帯無線端末であ
    って、 送信データを変調する送信系モデムと、 前記送信系モデムの送信データを無線処理して送信無線
    信号として送出する無線処理装置とを備え、 前記送信系モデムは、前記送信データのスクランブル処
    理に用いるスクランブル符号を生成するスクランブル符
    号生成装置を含み、 前記スクランブル符号生成装置は、 所定の生成多項式によるスクランブル符号の系列を生成
    するために帰還処理および拡散処理を実行するように接
    続された複数段のレジスタからなるシフトレジスタと、 所定の初期値をもとに前記シフトレジスタを、増加する
    所定回数だけそれぞれシフト動作させたならば得られ
    る、前記帰還処理および前記拡散処理にそれぞれ関与す
    る前記レジスタの値を演算する演算手段と、 前記演算されたレジスタの値を、対応する前記レジスタ
    に入力する入力手段と、 前記演算されかつ入力された値に基づいて前記複数段の
    レジスタのすべてが有効な値を保持するまで、前記演算
    手段が前記レジスタの値の演算を行ないかつ前記入力手
    段が演算された値をレジスタに入力するように前記演算
    手段および前記入力手段を制御する制御手段とを含み、 前記シフトレジスタは、前記複数段のレジスタのすべて
    に保持された有効な値をもとにシフト動作を続行して前
    記スクランブル符号の系列を生成する、携帯無線端末。
  18. 【請求項１８】 前記スクランブル符号生成装置は、 前記所定の初期値を保持した記憶手段と、 前記所定の生成多項式に基づき前記増加する所定回数だ
    けそれぞれシフト動作させた後における前記帰還処理お
    よび前記拡散処理にそれぞれ関与するレジスタの値を決
    定するための行列式を供給する行列式供給手段とをさら
    に含み、 前記演算手段は、前記記憶手段に保持されている前記所
    定の初期値と前記行列式供給手段から供給される前記行
    列式とを乗算することにより、前記レジスタの値を演算
    する、請求項１７に記載の携帯無線端末。
  19. 【請求項１９】 前記拡スクランブル号符生成装置は、 前記所定の初期値を保持した記憶手段をさらに含み、 前記演算手段は、前記所定の生成多項式に基づき前記増
    加する所定回数だけそれぞれシフト動作させた後におけ
    る前記帰還処理および前記拡散処理にそれぞれ関与する
    レジスタの値を決定するための行列式を所定の演算によ
    り求め、前記記憶手段に保持されている前記所定の初期
    値と乗算することにより前記レジスタの値を演算する、
    請求項１７に記載の携帯無線端末。
  20. 【請求項２０】 デジタル無線通信の携帯無線端末であ
    って、 送信データを変調する送信系モデムと、 前記送信系モデムの送信データを無線処理して送信無線
    信号として送出する無線処理装置とを備え、 前記送信系モデムは、前記送信データのスクランブル処
    理に用いるスクランブル符号を生成するスクランブル符
    号生成装置を含み、 前記スクランブル符号生成装置は、 所定の初期値を保持した記憶手段と、 所定の生成多項式に基づき前記スクランブル符号の系列
    を構成する各符号の値を決定するための行列式を所定の
    演算により求める論理手段と、 前記記憶手段に保持されている前記所定の初期値と、前
    記求められた行列式とを乗算することにより前記スクラ
    ンブル符号の系列を構成する各符号の値を演算する演算
    手段とを含む、携帯無線端末。
JP2001152589A 2000-07-05 2001-05-22 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末 Pending JP2002084257A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001152589A JP2002084257A (ja) 2000-07-05 2001-05-22 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末
US09/895,326 US7319712B2 (en) 2000-07-05 2001-07-02 Orthogonal code generation apparatus, scrambling code generation apparatus and portable radio terminal using such apparatus
EP01116220A EP1170893A3 (en) 2000-07-05 2001-07-04 Orthogonal code generation apparatus, scrambling code generation apparatus and portable radio terminal using such apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000203416 2000-07-05
JP2000-203416 2000-07-05
JP2001152589A JP2002084257A (ja) 2000-07-05 2001-05-22 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末

Publications (1)

Publication Number Publication Date
JP2002084257A true JP2002084257A (ja) 2002-03-22

Family

ID=26595411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001152589A Pending JP2002084257A (ja) 2000-07-05 2001-05-22 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末

Country Status (3)

Country Link
US (1) US7319712B2 (ja)
EP (1) EP1170893A3 (ja)
JP (1) JP2002084257A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502566A (ja) * 2003-08-13 2007-02-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 伝送システムにおいてデジタルデータストリームを暗号化する方法及び装置
JP2010169530A (ja) * 2009-01-22 2010-08-05 Mitsui Eng & Shipbuild Co Ltd 位置情報検出装置および位置情報検出方法
JP2017506048A (ja) * 2014-02-02 2017-02-23 カンドウ ラボズ ソシエテ アノニム 制約ｉｓｉ比を用いる低電力チップ間通信の方法および装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424538B1 (ko) * 2001-05-29 2004-03-27 엘지전자 주식회사 이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법
FR2839831B1 (fr) * 2002-05-15 2004-06-25 France Telecom Generation de codes particulierement pour communications numeriques umts
US7787520B2 (en) * 2004-10-06 2010-08-31 Broadcom Corporation Method and system for channel estimation in a single channel (SC) single-input multiple-output (SIMO) system
KR100877750B1 (ko) * 2006-12-27 2009-01-12 포스데이타 주식회사 직교주파수 분할 다중 접속 시스템의 파일럿 톤 생성 방법및 장치와 이를 이용한 채널추정 방법 및 장치
KR101274115B1 (ko) 2009-10-06 2013-06-13 한국전자통신연구원 스크램블 장치 및 이의 동작 방법
US9294316B2 (en) * 2010-06-24 2016-03-22 Texas Instruments Incorporated Scrambling sequences for wireless networks

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795864A (en) * 1972-12-21 1974-03-05 Western Electric Co Methods and apparatus for generating walsh functions
JPH0818550A (ja) 1994-04-27 1996-01-19 N T T Ido Tsushinmo Kk 符号系列発生器
JP3625867B2 (ja) 1994-09-27 2005-03-02 沖電気工業株式会社 ウオルシュ符号発生回路
JP3385299B2 (ja) 1996-05-20 2003-03-10 三菱電機株式会社 スペクトル拡散通信装置
US6263443B1 (en) * 1997-10-11 2001-07-17 Agere Systems Guardian Corp. Simplified data link protocol processor
JP3257522B2 (ja) * 1998-10-06 2002-02-18 日本電気株式会社 移動通信端末機
JP3965805B2 (ja) 1998-11-16 2007-08-29 株式会社デンソー 符号系列生成器
US6128803A (en) * 1998-12-09 2000-10-10 Contico International, L.L.C. Container assembly
GB9900432D0 (en) * 1999-01-08 1999-02-24 Xilinx Inc Linear feedback shift register in a progammable gate array
US6385259B1 (en) * 1999-09-30 2002-05-07 Lucent Technologies, Inc. Composite code match filters
US6665962B2 (en) * 2001-05-10 2003-12-23 Gary Wayne Shepherd Shoe with level and method for determining grade

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502566A (ja) * 2003-08-13 2007-02-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 伝送システムにおいてデジタルデータストリームを暗号化する方法及び装置
JP2010169530A (ja) * 2009-01-22 2010-08-05 Mitsui Eng & Shipbuild Co Ltd 位置情報検出装置および位置情報検出方法
JP2017506048A (ja) * 2014-02-02 2017-02-23 カンドウ ラボズ ソシエテ アノニム 制約ｉｓｉ比を用いる低電力チップ間通信の方法および装置

Also Published As

Publication number Publication date
EP1170893A2 (en) 2002-01-09
EP1170893A3 (en) 2005-12-14
US7319712B2 (en) 2008-01-15
US20020031167A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP3884115B2 (ja) デジタルマッチドフィルタ
EP1192714B1 (en) Reduced power matched filter using precomputation
EP1195007B1 (en) Matched filter using time-multiplexed precombinations
JP4427184B2 (ja) 周波数ホッピングシーケンスの生成方法及び装置
US7124156B2 (en) Apparatus and method for immediate non-sequential state transition in a PN code generator
JP3553546B2 (ja) 多段階チャネルインターリーバ／デインターリーバに使用するためのアドレス生成装置
JP2002084257A (ja) 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末
KR20080005906A (ko) Ｃｄｍａ 시스템 전송 매트릭스 계수 계산을 행하는 사용자장치
US7039852B2 (en) Convolutional encoding using a modified multiplier
JP2002232391A (ja) 直交符号発生回路
EP2827516B1 (en) Scrambling code generation method, apparatus and scrambling code processing apparatus
US6388583B1 (en) Method and circuit for codes generation
US20020061057A1 (en) Digital filter
US7424050B2 (en) Matched filter circuit and correlation calculation method
JP2001339365A (ja) 変調器
US7839762B2 (en) Method and apparatus for vector based walsh code bit sequence generation
JP2001168762A (ja) 符号発生器および初期同期装置
JP2003143040A (ja) デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末
JP2005526447A (ja) Ｕｍｔｓデジタル通信に適した符号の生成
JP2004511172A (ja) コード検出回路およびコード検出方法
JP2001332997A (ja) 受信機および逆拡散符号生成方法
JPH11251963A (ja) 直接スペクトラム拡散用ディジタルフィルタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040713