JP2002084045A - Nitride semiconductor element - Google Patents

Nitride semiconductor element

Info

Publication number
JP2002084045A
JP2002084045A JP2001206460A JP2001206460A JP2002084045A JP 2002084045 A JP2002084045 A JP 2002084045A JP 2001206460 A JP2001206460 A JP 2001206460A JP 2001206460 A JP2001206460 A JP 2001206460A JP 2002084045 A JP2002084045 A JP 2002084045A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
grown
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001206460A
Other languages
Japanese (ja)
Inventor
Shinichi Nagahama
慎一 長濱
Shuji Nakamura
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2001206460A priority Critical patent/JP2002084045A/en
Publication of JP2002084045A publication Critical patent/JP2002084045A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To prolong the life of a nitride semiconductor element, to increase the efficiency of the element and to increase the output of the element, by modifying the substrate f or growing nitride semiconductor layers on its upper surface. SOLUTION: Nitride semiconductor layers formed into an element structure are laminated on a GaN substrate off-angled stepwise, whereby as an active layer grew on the stepped parts of steps formed on the GaN substrate is easy to turn into a quantum dot or a quantum wire structure, the efficiency of an element is enhanced. When the active layer preferably is used as an SQW or MQW having a well layer consisting of an InGaN layer, the active layer is easy to turn into a quantum dot or a wire due to the unevenness of the composition of the In the InGaN layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はLED(発光ダイオー
ド)、SLD(スーパールミネッセントダイオード)、
LD(レーザダイオード)等の発光素子、太陽電池、光
センサー等の受光素子、あるいはトランジスタ、パワー
デバイス等の電子デバイスに使用される窒化物半導体
(InXAlYGa1−X−YN、0≦X、0≦Y、X+Y≦
1)素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LED (light emitting diode), an SLD (super luminescent diode),
Light-emitting elements such as LDs (laser diodes), light-receiving elements such as solar cells and optical sensors, or nitride semiconductors (In X Al Y Ga 1 -X-YN , 0) used for electronic devices such as transistors and power devices ≤X, 0≤Y, X + Y≤
1) Regarding elements.

【0002】[0002]

【従来の技術】窒化物半導体は高輝度青色LED、純緑
色LEDの材料として、フルカラーLEDディスプレ
イ、交通信号機等で最近実用化されたばかりである。こ
れらの各種デバイスに使用されるLEDは、n型窒化物
半導体層とp型窒化物半導体層との間に、単一量子井戸
構造(SQW:Single−Quantum−Well)のInGaN
よりなる活性層が挟まれたダブルへテロ構造を有してい
る。青色、緑色等の波長はInGaN活性層のIn組成
比を増減することで決定されている。また、本出願人
は、この材料を用いてパルス電流下、室温での410n
mのレーザ発振を世界で初めて発表した{例えば、Jpn.
J.Appl.Phys.35(1996)L74、Jpn.J.Appl.Phys.35(1996)L
217等}。このレーザ素子は、InGaNを用いた多重量
子井戸構造(MQW:Multi−Quantum−Well)の活性層
を有するダブルへテロ構造を有し、パルス幅2μs、パ
ルス周期2msの条件で、閾値電流610mA、閾値電
流密度8.7kA/cm2、410nmの発振を示す。ま
た、本出願人は室温での連続発振にも初めて成功し、発
表した。{例えば、日経エレクトロニクス 1996年12月2
日号 技術速報、Appl.Phys.Lett.69(1996)3034-、Appl.
Phys.Lett.69(1996)4056-等}、このレーザ素子は20℃
において、閾値電流密度3.6kA/cm2、閾値電圧
5.5V、1.5mW出力において、27時間の連続発
振を示す。
2. Description of the Related Art Nitride semiconductors have just recently been put to practical use in full-color LED displays, traffic signals and the like as materials for high-brightness blue LEDs and pure green LEDs. The LED used for these various devices has a single quantum well (SQW) InGaN between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
It has a double hetero structure in which an active layer is sandwiched. Wavelengths such as blue and green are determined by increasing or decreasing the In composition ratio of the InGaN active layer. The present applicant has also used this material under a pulse current under a pulse current of 410 n at room temperature.
m laser oscillation for the first time in the world {for example, Jpn.
J.Appl.Phys.35 (1996) L74, Jpn.J.Appl.Phys.35 (1996) L
217}. This laser device has a double hetero structure having a multi-quantum-well (MQW) active layer using InGaN, and has a threshold current of 610 mA, a pulse width of 2 μs and a pulse period of 2 ms. It shows a threshold current density of 8.7 kA / cm 2 and oscillation of 410 nm. The present applicant has also succeeded for the first time in continuous oscillation at room temperature and has announced. {For example, Nikkei Electronics December 2, 1996
Technical Bulletin, Appl. Phys. Lett. 69 (1996) 3034, Appl.
Phys. Lett. 69 (1996) 4056-etc.]
, A continuous oscillation for 27 hours is shown at a threshold current density of 3.6 kA / cm 2 , a threshold voltage of 5.5 V, and an output of 1.5 mW.

【0003】上記LED素子、レーザ素子共に、窒化物
半導体の成長基板にはサファイアが用いられている。周
知のようにサファイアは窒化物半導体との格子不整が1
3%以上もあるため、この上に成長された窒化物半導体
の結晶は結晶欠陥が非常に多い。また、サファイアの他
に、ZnO、GaAs、Si等の基板を用いた素子も報
告されているが、これらの基板も窒化物半導体に格子整
合せず、サファイアに比べて結晶性の良い窒化物半導体
が成長しにくいため、LEDでさえ実現されていない。
[0003] For both the LED element and the laser element, sapphire is used as a nitride semiconductor growth substrate. As is well known, sapphire has a lattice mismatch with a nitride semiconductor of 1
Since it is 3% or more, the crystal of the nitride semiconductor grown thereon has very many crystal defects. In addition to sapphire, devices using substrates such as ZnO, GaAs, and Si have also been reported. However, these substrates are not lattice-matched to nitride semiconductors, and are nitride semiconductors having better crystallinity than sapphire. Are difficult to grow, so even LEDs have not been realized.

【0004】結晶性の良い窒化物半導体を成長させる技
術として、例えばオフアングルしたサファイア基板上に
窒化物半導体を成長させる技術が示されている。(例え
ば、特開平4−299876、特開平4−32388
0、特開平5−55631、特開平5−190903
等)これらの技術は、連続的にオフアングルさせた基板
を成長面とすることにより、GaNとサファイアとの原
子間距離を接近させた状態として、結晶性の良い窒化物
半導体を得ようとするものであるが、未だ実用化には至
っていない。
As a technique for growing a nitride semiconductor having good crystallinity, for example, a technique for growing a nitride semiconductor on an off-angle sapphire substrate is disclosed. (See, for example, JP-A-4-299876, JP-A-4-32388)
0, JP-A-5-55631, JP-A-5-190903
These techniques attempt to obtain a nitride semiconductor with good crystallinity by using a substrate that is continuously off-angled as a growth surface, thereby reducing the interatomic distance between GaN and sapphire. However, it has not yet been put to practical use.

【0005】[0005]

【発明が解決しようとする課題】窒化物半導体素子の出
力、寿命等を数々の特性を向上させるためには、窒化物
半導体と格子整合するGaN基板を用いると、結晶欠陥
が少なく、結晶性の良い窒化物半導体が成長できること
は予測されている。サファイア、ZnO、スピネル等の
窒化物半導体と異なる材料よりなる基板を用いて、出
力、寿命等の向上が図られている。その中でサファイア
が最も結晶性の良い窒化物半導体が成長できるため、実
用化に至っているが、未だ窒化物半導体を成長させる基
板としては満足できるものではなかった。本発明はこの
ような事情を鑑み成されたものであって、その目的とす
るところは、窒化物半導体を成長させる基板を改良する
ことによって窒化物半導体素子を長寿命、高効率、高出
力とすることにある。
In order to improve various characteristics such as the output and the life of the nitride semiconductor device, a GaN substrate lattice-matched with the nitride semiconductor is used. It is expected that good nitride semiconductors can be grown. The use of a substrate made of a material different from a nitride semiconductor, such as sapphire, ZnO, and spinel, has been attempted to improve the output and the life. Among them, sapphire has grown to practical use because it can grow a nitride semiconductor having the best crystallinity, but it has not been satisfactory as a substrate for growing a nitride semiconductor. The present invention has been made in view of such circumstances, and an object of the present invention is to improve a substrate on which a nitride semiconductor is grown by using a nitride semiconductor device having a long life, high efficiency, and high output. Is to do.

【0006】[0006]

【課題を解決するための手段】我々は基板上に窒化物半
導体を成長させるにあたり、ステップ状にオフアングル
した基板を用いることにより、活性層が量子ドット、量
子ワイヤーに近いような状態となり、素子の寿命、出力
が向上することを新規に見出し本発明を成すに至った。
即ち、本発明の窒化物半導体素子は、ステップ状にオフ
アングルしたGaN基板上に、素子構造となる窒化物半
導体層が積層されてなることを特徴とする。但し、ステ
ップはある程度規則正しく形成されていることが望まし
い。
Means for Solving the Problems In growing a nitride semiconductor on a substrate, by using a substrate that is stepped off-angle, the active layer becomes a state similar to quantum dots and quantum wires, and the device The present inventors newly found that the life and output of the device were improved, and completed the present invention.
That is, the nitride semiconductor device of the present invention is characterized in that a nitride semiconductor layer serving as an element structure is laminated on a GaN substrate that is off-angled in a step shape. However, it is desirable that the steps are formed to some extent regularly.

【0007】好ましくは、窒化物半導体層中には、少な
くともインジウムを含む窒化物半導体層を含む量子井戸
構造の活性層を有することを特徴とする。Inを含む窒
化物半導体は好ましくはInXGa1−XN(0<X≦1)
で構成する。量子井戸構造はSQW、MQWいずれでも
良い。量子構造の場合、井戸層の膜厚は70オングスト
ローム以下、さらに好ましくは50オングストローム以
下の膜厚に調整する。MQWの場合、井戸層よりもバン
ドギャップエネルギーが大きい窒化物半導体よりなる障
壁層の膜厚は特に限定しないが、通常は200オングス
トローム以下の膜厚で形成する。
Preferably, the nitride semiconductor layer has an active layer having a quantum well structure including a nitride semiconductor layer containing at least indium. The nitride semiconductor containing In is preferably In x Ga 1 -xN (0 <x ≦ 1).
It consists of. The quantum well structure may be either SQW or MQW. In the case of a quantum structure, the thickness of the well layer is adjusted to 70 Å or less, more preferably 50 Å or less. In the case of MQW, the thickness of the barrier layer made of a nitride semiconductor having a larger band gap energy than that of the well layer is not particularly limited, but is usually formed to a thickness of 200 Å or less.

【0008】さらに好ましくは、基板のステップの段差
が30オングストローム以下であることを特徴とする。
好ましい段差としては25オングストローム以下、さら
に好ましくは20オングストローム以下にする。下限は
2オングストローム以上が望ましい。2オングストロー
ムよりも小さいと段差がほとんどない従来技術、つまり
一定の角度でオフアングルした基板とほとんど変わらな
くなってしまうため、出力の向上が望めない傾向にあ
る。一方、30オングストロームよりも大きいと、結晶
成長時に基板による段差のために、窒化物半導体層表面
に凹凸が発生して出力が小さくなる傾向にある。
[0008] More preferably, the step of the substrate is 30 angstrom or less.
A preferred step is 25 Å or less, more preferably 20 Å or less. The lower limit is desirably 2 Å or more. If it is smaller than 2 angstroms, there is almost no difference from the conventional technology having almost no step, that is, a substrate that is off-angled at a certain angle, and therefore, there is a tendency that improvement in output cannot be expected. On the other hand, if it is larger than 30 angstroms, irregularities are generated on the surface of the nitride semiconductor layer due to steps due to the substrate during crystal growth, and the output tends to decrease.

【0009】特に基板にサファイアを用いた場合、(0
001)面(以下、C面という。)、を主面とし、オフ
角θはサファイア基板のC面から1度以内であることを
特徴とする。オフ角の好ましい範囲は0.8度以下、さ
らに好ましくは0.6度以下に調整する。下限としては
特に限定しないが、0.01度以上に調整することが望
ましい。1度を超えると窒化物半導体の結晶性が悪くな
って、出力が低下する傾向にある。
In particular, when sapphire is used for the substrate, (0
(001) plane (hereinafter referred to as C plane) as a principal plane, and the off angle θ is within 1 degree from the C plane of the sapphire substrate. The preferable range of the off angle is adjusted to 0.8 degrees or less, more preferably 0.6 degrees or less. The lower limit is not particularly limited, but is preferably adjusted to 0.01 degrees or more. If the temperature exceeds 1 degree, the crystallinity of the nitride semiconductor deteriorates, and the output tends to decrease.

【0010】[0010]

【発明の実施の形態】図1は本発明の窒化物半導体素子
に用いられる基板の断面を拡大して示す模式図である。
本発明の窒化物半導体素子はこのようにステップ状にオ
フアングル(傾斜)した基板上に成長される。基板は窒
化物半導体以外の材料であれば特に限定されるものでは
なく、従来知られている例えばサファイア(C面、A
面、R面を含む。)、スピネル、SiC(6H、4Hを
含む。)、GaAs、Si、ZnO等が用いられる。ま
たGaN基板が工業的にできれば、そのGaN基板を用
いることもできる。
FIG. 1 is an enlarged schematic view showing a cross section of a substrate used for a nitride semiconductor device of the present invention.
The nitride semiconductor device of the present invention is thus grown on a substrate which is stepwise off-angled (inclined). The substrate is not particularly limited as long as it is a material other than a nitride semiconductor. For example, conventionally known sapphire (C-plane, A-plane)
Plane, and R plane. ), Spinel, SiC (including 6H, 4H), GaAs, Si, ZnO and the like are used. If a GaN substrate can be manufactured industrially, the GaN substrate can also be used.

【0011】なぜステップ状にオフアングルした基板を
用いると出力が向上するのかは定かではないが、例えば
以下のようなことが推察される。段差のある基板上に窒
化物半導体を成長させると、その段差は成長中の窒化物
半導体にも受け継がれていく。そして活性層を成長させ
る際に、活性層にステップ段差による凹凸が発生し、そ
の凹凸領域のある活性層が、量子ドット、量子ワイヤー
のような状態となる。量子ドット、量子ワイヤーの活性
層はキャリアを効率よく閉じ込めることができるので、
素子全体の出力が向上する。特にInを含む窒化物半導
体、例えばIn XGa1−XNは、同一層内でIn組成の
不均一が起きやすい傾向にある。そのためInを含む窒
化物半導体よりなる膜厚70オングストローム以下の井
戸層を有する活性層とすると、井戸層内でIn組成Xが
大きいInリッチ領域と、In組成Xが小さいInプア
ー領域とが混在したような状態となる。Inリッチ領域
と、Inプアー領域とは井戸層内で量子ドット、若しく
は量子ワイヤーを形成する。段差のある基板上部に意図
的に成長させたInを含む井戸層は、段差部分でInリ
ッチ領域を形成し、テラス部分でInプアー領域を形成
して量子ドット、量子ワイヤーとなると推察される。つ
まりステップ状の基板上に成長させた窒化物半導体で
は、活性層に意図的に量子ドット、量子ワイヤーが形成
できるために出力が向上する。従って、テラス幅が広す
ぎると量子ドット、量子ワイヤーの効果が現れにくい傾
向にある。テラス幅に関してはステップの段差の高さ
と、オフ角θによっておよそ必然的に決定される(例え
ば、tanθ=段差高さ/テラス幅)。
Why use a substrate that has been turned off in a step
It is not clear whether the output will improve if used, but for example
The following can be inferred. Nitrogen on a substrate with steps
When a nitride semiconductor is grown, the step is
It is inherited by semiconductors. Then grow the active layer
In this case, unevenness due to the step difference occurs in the active layer,
The active layer with the uneven area of the quantum dot, quantum wire
It will be like the following. Activity of quantum dots and quantum wires
Layers can trap carriers efficiently,
The output of the entire device is improved. Especially nitride semiconductor containing In
Body, eg In XGa1−XN is an In composition within the same layer.
Non-uniformity tends to occur. Therefore, nitrogen containing In
Wells of less than 70 Å in thickness
Assuming that the active layer has a door layer, the In composition X in the well layer is
A large In-rich region and an In poor with a small In composition X
Area is mixed. In rich region
And the In poor region are quantum dots in the well layer,
Forms a quantum wire. Intended on top of stepped substrate
The well layer containing In that has been grown selectively has an In
Switch region and In poorer region at the terrace
It is presumed that quantum dots and quantum wires are obtained. One
Nitride semiconductor grown on a stepped substrate
Intentionally forms quantum dots and quantum wires in the active layer
Output is improved because it can be done. Therefore, the terrace width increases
The effect of quantum dots and quantum wires is difficult to appear
In the direction. Regarding the terrace width, the height of the step
And inevitably determined by the off angle θ (eg,
(Tan θ = step height / terrace width).

【0012】図1に示すステップ状にオフアングルした
基板は、ほぼ水平なテラス部分Aと、段差部分Bとを有
している。テラス部分Aの表面凹凸は平均でおよそ0.
5オングストローム、最大でおよそ2オングストローム
程度に調整され、ほぼ規則正しく形成されている。一
方、段差部分の高さはおよそ15オングストローム程度
に調整されている。なおオフ角θは誇張して示している
が、成長面の水平面に対して、0.13゜しか傾斜して
いない。このようなオフ角を有するステップ状部分は、
基板全体に渡って連続して形成されていることが望まし
いが、特に部分的に形成されていても良い。なおオフ角
θとは、図1に示すように、複数の段差の底部を結んだ
直線と、最上層のステップの水平面との角度を指すもの
とする。
The substrate off-angled in a step shape shown in FIG. 1 has a substantially horizontal terrace portion A and a step portion B. The surface unevenness of the terrace portion A is about 0. 0 on average.
It is adjusted to 5 angstroms, at most about 2 angstroms, and is formed almost regularly. On the other hand, the height of the step is adjusted to about 15 angstroms. Although the off angle θ is exaggerated, it is inclined only 0.13 ° with respect to the horizontal plane of the growth surface. The step-like portion having such an off angle is
It is desirable that the substrate is formed continuously over the entire substrate, but it may be formed partially. The off angle θ indicates an angle between a straight line connecting the bottoms of a plurality of steps and the horizontal plane of the uppermost step as shown in FIG.

【0013】このようなステップ状にオフアングルした
基板上に窒化物半導体を成長させる。窒化物半導体の成
長方法としては、例えばMOVPE(有機金属気相成長
法)、MBE(分子線気相成長法)等の膜厚を厳密に制
御できる成長法を用いる。これらの成長法は数オングス
トローム〜数十オングストロームの膜厚の活性層を成長
させて、量子構造を作製する場合に非常に有利である。
[0013] A nitride semiconductor is grown on the substrate which is off-angled in such a stepwise manner. As a growth method of the nitride semiconductor, for example, a growth method such as MOVPE (metal organic chemical vapor deposition) or MBE (molecular beam chemical vapor deposition) that can control the film thickness strictly is used. These growth methods are very advantageous when an active layer having a thickness of several angstroms to several tens angstroms is grown to produce a quantum structure.

【0014】[0014]

【実施例】[実施例1]オフアングル角θ=0.13
゜、ステップ段差およそ15オングストローム、テラス
幅Wおよそ6110オングストロームのステップを有
し、C面を主面とする2インチφのサファイア基板1を
用意する。このサファイア基板上にMOVPE法を用い
て、図2に示す窒化物半導体よりなるレーザ素子を作製
する。
[Embodiment 1] Off-angle angle θ = 0.13
゜, a 2 inch φ sapphire substrate 1 having a step of about 15 angstroms and a terrace width W of about 6110 angstroms and having a C plane as a main surface is prepared. On this sapphire substrate, a laser device made of a nitride semiconductor shown in FIG. 2 is manufactured by using the MOVPE method.

【0015】(n側コンタクト層2)前記サファイア基
板1を反応容器内にセットし、500℃にてオフアング
ル面表面にGaNよりなるバッファ層を200オングス
トロームの膜厚で成長させた後、温度を1050℃にし
てSiを1×1019/cm3ドープしたGaNよりなるn
側コンタクト層2を5μmの膜厚で成長させる。このn
側コンタクト層2はAl混晶比X値が0.5以下のAlX
Ga1−XN(0≦X≦0.5)を1〜10μmの膜厚で
成長させることが望ましい。なお図1においてバッファ
層は特に図示していない。
(N-side contact layer 2) The sapphire substrate 1 is set in a reaction vessel, and a buffer layer made of GaN is grown at 500 ° C. on the surface of the off-angle surface to a thickness of 200 Å. N made of GaN doped with Si at 1 × 10 19 / cm 3 at 1050 ° C.
The side contact layer 2 is grown to a thickness of 5 μm. This n
Side contact layer 2 is Al mixed crystal ratio X value of 0.5 or less of Al X
It is desirable to grow Ga 1 -XN (0 ≦ X ≦ 0.5) with a film thickness of 1 to 10 μm. In FIG. 1, the buffer layer is not particularly shown.

【0016】(クラック防止層3)次に800℃にし
て、Siを5×1018/cm3ドープしたIn0.1Ga0.9
Nよりなるクラック防止層42を500オングストロー
ムの膜厚で成長させる。このクラック防止層3はInを
含むn型の窒化物半導体、好ましくはInGaNで成長
させることにより、Alを含む窒化物半導体層中にクラ
ックが入るのを防止することができる。クラック防止層
は100オングストローム以上、0.5μm以下の膜厚
で成長させることが好ましい。100オングストローム
よりも薄いと前記のようにクラック防止として作用しに
くく、0.5μmよりも厚いと、結晶自体が黒変する傾
向にある。なお、このクラック防止層3は省略すること
もできる。
(Crack prevention layer 3) Next, the temperature was raised to 800 ° C., and In 0.1 Ga 0.9 doped with Si at 5 × 10 18 / cm 3.
A crack prevention layer 42 of N is grown to a thickness of 500 Å. The crack prevention layer 3 is made of an n-type nitride semiconductor containing In, preferably InGaN, so that cracks can be prevented from entering the nitride semiconductor layer containing Al. The crack preventing layer is preferably grown to a thickness of 100 Å or more and 0.5 μm or less. When the thickness is less than 100 Å, it is difficult to function as a crack prevention as described above, and when the thickness is more than 0.5 μm, the crystal itself tends to turn black. Note that the crack preventing layer 3 can be omitted.

【0017】(n側クラッド層4)次に、1050℃に
して、Siを5×1018/cm3ドープしたn型Al0.2
0.8Nよりなる第1の層、20オングストロームと、
アンドープ(undope)のGaNよりなる第2の層、20
オングストロームとを交互に100層積層してなる総膜
厚0.4μmの超格子構造とする。n側クラッド層4は
キャリア閉じ込め層、及び光閉じ込め層として作用し、
Alを含む窒化物半導体、好ましくはAlGaNを含む
超格子層とすることが望ましく、超格子層全体の膜厚を
100オングストローム以上、2μm以下、さらに好ま
しくは500オングストローム以上、1μm以下で成長
させることが望ましい。超格子層にするとクラックのな
い結晶性の良いキャリア閉じ込め層が形成でき、さらに
超格子層を構成する窒化物半導体層において、バンドギ
ャップエネルギーが大きい方の層に不純物を高濃度にド
ープする、又は、バンドギャップエネルギーが小さい方
の層に不純物を高濃度にドープする、変調ドープを行う
と閾値が低下する傾向にある。また、バンドギャップエ
ネルギーが大きい窒化物半導体層とバンドギャップエネ
ルギーが小さい窒化物半導体層との不純物濃度を等しく
することもできる。
(N-side cladding layer 4) Next, at 1050 ° C.
And Si is 5 × 1018/cmThreeDoped n-type Al0.2G
a 0.8A first layer of N, 20 Å;
A second layer of undoped GaN, 20
Angstroms and 100 layers alternately laminated
A superlattice structure having a thickness of 0.4 μm is formed. The n-side cladding layer 4
Acts as a carrier confinement layer and a light confinement layer,
A nitride semiconductor containing Al, preferably containing AlGaN
It is desirable to use a superlattice layer.
100 angstrom or more, 2 μm or less, more preferred
Or more than 500 Å and less than 1μm
It is desirable to make it. Cracks do not occur in the superlattice layer
A carrier confinement layer with good crystallinity can be formed.
In the nitride semiconductor layer that constitutes the superlattice layer, bandgap
Higher impurity concentration in the layer with the higher energy
Or the bandgap energy is smaller
Doping of high concentration of impurities into the layer
And the threshold value tends to decrease. In addition, the band gap
High energy nitride semiconductor layer and band gap energy
Equal impurity concentration with nitride semiconductor layer with small energy
You can also.

【0018】(n側光ガイド層5)続いて、Siを5×
1018/cm3ドープしたn型GaNよりなるn側光ガイ
ド層74を0.1μmの膜厚で成長させる。このn側光
ガイド層5は、活性層の光ガイド層として作用し、Ga
N、InGaNを成長させることが望ましく、通常10
0オングストローム〜5μm、さらに好ましくは200
オングストローム〜1μmの膜厚で成長させることが望
ましい。このn側光ガイド層5は通常はSi、Ge等の
n型不純物をドープしてn型の導電型とするが、特にア
ンドープにすることもできる。超格子とする場合には第
1の層及び第2の層の少なくとも一方にn型不純物をド
ープしてもよいし、またアンドープでも良い。
(N-side light guide layer 5) Subsequently, Si is added to 5 ×
An n-side optical guide layer 74 made of n-type GaN doped with 10 18 / cm 3 is grown to a thickness of 0.1 μm. This n-side light guide layer 5 acts as a light guide layer of the active layer,
It is desirable to grow N, InGaN, usually 10
0 angstrom to 5 μm, more preferably 200
It is desirable to grow with a film thickness of angstrom to 1 μm. The n-side light guide layer 5 is usually doped with an n-type impurity such as Si or Ge to have an n-type conductivity, but may be undoped. When a superlattice is used, at least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped.

【0019】(活性層6)次に、800℃で、アンドー
プのIn0.2Ga0.8Nよりなる井戸層、25オングスト
ロームと、アンドープIn0.01Ga0.99Nよりなる障壁
層、50オングストロームを交互に積層してなる総膜厚
175オングストロームの多重量子井戸構造(MQW)
の活性層6を成長させる。このように活性層の井戸層を
例えば70オングストローム以下の量子構造とすること
により、ステップ基板の段差上において、量子箱、ある
いは量子ワイヤー構造となって構造となって、高出力な
レーザ素子が得られる。
(Active Layer 6) Next, at 800 ° C., a well layer made of undoped In 0.2 Ga 0.8 N, 25 Å, a barrier layer made of undoped In 0.01 Ga 0.99 N and 50 Å are alternately laminated. Multiple quantum well structure (MQW) with total thickness of 175 Å
The active layer 6 is grown. In this way, by forming the well layer of the active layer into a quantum structure of, for example, 70 Å or less, a quantum box or a quantum wire structure is formed on the step of the step substrate, and a high-power laser element is obtained. Can be

【0020】(p側キャップ層7)次に、1050℃で
バンドギャップエネルギーがp側光ガイド層8よりも大
きく、かつ活性層6よりも大きい、Mgを1×1020
cm3ドープしたp型Al0.3Ga0.7Nよりなるp側キャ
ップ層7を300オングストロームの膜厚で成長させ
る。このp側キャップ層7はp型不純物をドープした層
としたが、膜厚が薄いため、n型不純物をドープしてキ
ャリアが補償されたi型、若しくはアンドープとしても
良く、最も好ましくはp型不純物をドープした層とす
る。p側キャップ層7の膜厚は0.1μm以下、さらに
好ましくは500オングストローム以下、最も好ましく
は300オングストローム以下に調整する。0.1μm
より厚い膜厚で成長させると、p型キャップ層76中に
クラックが入りやすくなり、結晶性の良い窒化物半導体
層が成長しにくいからである。Alの組成比が大きいA
lGaN程薄く形成するとLD素子は発振しやすくな
る。例えば、Y値が0.2以上のAlYGa1−YNであれ
ば500オングストローム以下に調整することが望まし
い。p側キャップ層76の膜厚の下限は特に限定しない
が、10オングストローム以上の膜厚で形成することが
望ましい。
(P-side cap layer 7) Next, at 1050 ° C., the band gap energy is larger than that of the p-side light guide layer 8 and larger than that of the active layer 6, and Mg is 1 × 10 20 / g.
A p-side cap layer 7 made of p-type Al 0.3 Ga 0.7 N doped with cm 3 is grown to a thickness of 300 Å. The p-side cap layer 7 is a layer doped with a p-type impurity. However, since the film thickness is small, it may be an i-type in which an n-type impurity is doped to compensate for carriers or an undoped type, and most preferably a p-type impurity. It is a layer doped with impurities. The thickness of the p-side cap layer 7 is adjusted to 0.1 μm or less, more preferably 500 Å or less, and most preferably 300 Å or less. 0.1 μm
This is because if the layer is grown with a larger thickness, cracks are easily formed in the p-type cap layer 76, and a nitride semiconductor layer having good crystallinity is difficult to grow. A with a large Al composition ratio
When the LD element is formed as thin as lGaN, the LD element easily oscillates. For example, if the Y value is Al Y Ga 1 -Y N of 0.2 or more, it is desirable to adjust the value to 500 Å or less. The lower limit of the thickness of the p-side cap layer 76 is not particularly limited, but is preferably formed to a thickness of 10 Å or more.

【0021】(p側光ガイド層8)次に、バンドギャッ
プエネルギーがp側キャップ層7より小さい、Mgを1
×1020/cm3ドープしたp型GaNよりなるp側光ガ
イド層8を0.1μmの膜厚で成長させる。この層は、
活性層の光ガイド層として作用し、n側光ガイド層5と
同じくGaN、InGaNで成長させることが望まし
い。また、この層はp側クラッド層9を成長させる際の
バッファ層としても作用し、100オングストローム〜
5μm、さらに好ましくは200オングストローム〜1
μmの膜厚で成長させることにより、好ましい光ガイド
層として作用する。このp側光ガイド層は通常はMg等
のp型不純物をドープしてp型の導電型とするが、特に
不純物をドープしなくても良い。なお、このp側光ガイ
ド層を超格子層とすることもできる。超格子層とする場
合には第1の層及び第2の層の少なくとも一方にp型不
純物をドープしてもよいし、またアンドープでも良い。
(P-side light guide layer 8) Next, Mg whose band gap energy is smaller than that of the p-side
A p-side optical guide layer 8 made of p-type GaN doped with × 10 20 / cm 3 is grown to a thickness of 0.1 μm. This layer
It is desirable to function as a light guide layer of the active layer and grow with GaN or InGaN, like the n-side light guide layer 5. This layer also acts as a buffer layer when growing the p-side cladding layer 9, and has a thickness of 100 Å or more.
5 μm, more preferably 200 Å to 1
By growing with a thickness of μm, it functions as a preferable light guide layer. This p-side light guide layer is usually doped with a p-type impurity such as Mg to have a p-type conductivity type, but it is not particularly necessary to dope the impurity. Note that the p-side light guide layer may be a superlattice layer. When a superlattice layer is formed, at least one of the first layer and the second layer may be doped with a p-type impurity or may be undoped.

【0022】(p側クラッド層9)次に、Mgを1×1
20/cm3ドープしたp型Al0.2Ga0.8Nよりなる第
1の層、20オングストロームと、Mgを1×1019
cm3ドープしたp型GaNよりなる第2の層、20オン
グストロームとを交互に積層してなる総膜厚0.4μm
の超格子層よりなるp側クラッド層9を成長させる。こ
の層はn側クラッド層4と同じくキャリア閉じ込め層と
して作用し、超格子構造とすることによりp型層側の抵
抗率を低下させるための層として作用する。このp側ク
ラッド層9の膜厚も特に限定しないが、100オングス
トローム以上、2μm以下、さらに好ましくは500オ
ングストローム以上、1μm以下で成長させることが望
ましい。特に超格子構造を有する窒化物半導体層をクラ
ッド層とする場合、p層側に超格子層を設ける方が、閾
値電流を低下させる上で、効果が大きい。またn側クラ
ッド層4のようにp型不純物を変調ドープすると、閾値
が低下しやすい傾向にある。超格子層は、少なくともp
側層にあることが好ましく、p側層に超格子層があると
より閾値が低下し好ましい。
(P-side cladding layer 9) Next, Mg was added to 1 × 1
A first layer of p-type Al 0.2 Ga 0.8 N doped with 0 20 / cm 3 , 20 Å, and 1 × 10 19 / Mg of Mg;
A total thickness of 0.4 μm formed by alternately stacking a second layer of p-type GaN doped with cm 3 and 20 Å
The p-side cladding layer 9 composed of the superlattice layer is grown. This layer functions as a carrier confinement layer similarly to the n-side cladding layer 4, and functions as a layer for decreasing the resistivity on the p-type layer side by forming a superlattice structure. The thickness of the p-side cladding layer 9 is not particularly limited, but it is preferable that the p-side cladding layer 9 is grown at a thickness of 100 Å or more and 2 μm or less, more preferably 500 Å or more and 1 μm or less. In particular, when a nitride semiconductor layer having a superlattice structure is used as a cladding layer, providing a superlattice layer on the p-layer side is more effective in reducing the threshold current. When the p-type impurity is modulated and doped as in the case of the n-side cladding layer 4, the threshold value tends to decrease. The superlattice layer has at least p
It is preferably in the side layer, and it is preferable that the p-side layer has a superlattice layer because the threshold value is further reduced.

【0023】量子構造の井戸層を有する活性層を有する
ダブルへテロ構造の窒化物半導体素子の場合、活性層に
接して、活性層よりもバンドギャップエネルギーが大き
い膜厚0.1μm以下のAlを含む窒化物半導体よりな
るキャップ層を設け、そのキャップ層よりも活性層から
離れた位置に、キャップ層よりもバッドギャップエネル
ギーが小さいp側光ガイド層を設け、そのp側光ガイド
層よりも活性層から離れた位置に、p側光ガイド層より
もバンドギャップが大きいAlを含む窒化物半導体を含
む超格子層よりなるp側クラッド層を設けることは非常
に好ましい。しかもp側キャップ層のバンドギャップエ
ネルギーが大きくしてあるため、n層から注入された電
子がこのキャップ層で阻止されるため、電子が活性層を
オーバーフローしないために、素子のリーク電流が少な
くなる。
In the case of a nitride semiconductor device having a double hetero structure having an active layer having a quantum well layer, Al having a thickness of 0.1 μm or less having a band gap energy larger than that of the active layer is in contact with the active layer. A p-side light guide layer having a smaller gap energy than the cap layer is provided at a position farther from the active layer than the cap layer, and a more active layer than the p-side light guide layer. It is very preferable to provide a p-side cladding layer made of a superlattice layer containing a nitride semiconductor containing Al having a band gap larger than that of the p-side light guide layer at a position away from the layer. In addition, since the band gap energy of the p-side cap layer is increased, electrons injected from the n-layer are blocked by this cap layer, and the electrons do not overflow the active layer, so that the leak current of the element is reduced. .

【0024】(p側コンタクト層10)最後に、Mgを
2×1020/cm3ドープしたp型GaNよりなるp側コ
ンタクト層10を150オングストロームの膜厚で成長
させる。p側コンタクト層は500オングストローム以
下、さらに好ましくは400オングストローム以下、2
0オングストローム以上に膜厚を調整すると、p層抵抗
が小さくなるため閾値における電圧を低下させる上で有
利である。
(P-side contact layer 10) Finally, a p-side contact layer 10 of p-type GaN doped with Mg at 2 × 10 20 / cm 3 is grown to a thickness of 150 Å. The p-side contact layer has a thickness of 500 Å or less, more preferably 400 Å or less.
Adjusting the film thickness to 0 angstrom or more is advantageous in lowering the threshold voltage because the p-layer resistance is reduced.

【0025】反応終了後、反応容器内において、ウェー
ハを窒素雰囲気中、700℃でアニーリングを行い、p
層をさらに低抵抗化する。アニーリング後、ウェーハを
反応容器から取り出し、図2に示すように、RIE装置
により最上層のp側コンタクト層10と、p側クラッド
層9とをエッチングして、4μmのストライプ幅を有す
るリッジ形状とする。
After the reaction is completed, the wafer is annealed in a nitrogen atmosphere at 700 ° C.
Further lowering the resistance of the layer. After the annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 2, the uppermost p-side contact layer 10 and the p-side cladding layer 9 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. I do.

【0026】リッジ形成後、図2に示すように、リッジ
ストライプを中心として、そのリッジストライプの両側
に露出したp側クラッド層9をエッチングして、n電極
13を形成すべきn側コンタクト層2の表面を露出させ
る。
After the formation of the ridge, as shown in FIG. 2, the p-side cladding layer 9 exposed on both sides of the ridge stripe is etched around the ridge stripe to form the n-side contact layer 2 on which the n-electrode 13 is to be formed. Expose the surface.

【0027】次にリッジ表面の全面にNi/Auよりな
るp電極11を形成する。次に、図2に示すようにp電
極11を除くp側クラッド層9、p側コンタクト層10
の表面にSiO2よりなる絶縁膜14を形成し、この絶
縁膜14を介してp電極11と電気的に接続したpパッ
ド電極12を形成する。一方先ほど露出させたn側コン
タクト層2の表面にはWとAlよりなるn電極13を形
成する。
Next, a p-electrode 11 of Ni / Au is formed on the entire surface of the ridge. Next, as shown in FIG. 2, the p-side cladding layer 9 excluding the p-electrode 11 and the p-side contact layer 10
An insulating film 14 made of SiO2 is formed on the surface of the substrate, and a p pad electrode 12 electrically connected to the p electrode 11 via the insulating film 14 is formed. On the other hand, an n-electrode 13 made of W and Al is formed on the surface of the n-side contact layer 2 exposed earlier.

【0028】電極形成後、ウェーハのサファイア基板の
裏面を研磨して50μm程度の厚さにした後、サファイ
アのM面でウェーハを劈開して、その劈開面を共振面と
したバーを作製する。一方、ストライプ状の電極と平行
な位置でバーをスクライブで分離してレーザ素子を作製
する。そのレーザ素子形状が図2である。なおこのレー
ザ素子を室温でレーザ発振させたところ、サファイアC
面ジャストの基板面に成長させたレーザ素子に比較し
て、閾値電流密度、閾値電圧ともおよそ30%近く低下
し、出力もおよそ30%向上して、寿命は2倍以上に向
上した。
After the electrodes are formed, the back surface of the sapphire substrate of the wafer is polished to a thickness of about 50 μm, and then the wafer is cleaved on the M-plane of sapphire to produce a bar having the cleaved surface as a resonance surface. On the other hand, a bar is separated by scribe at a position parallel to the stripe-shaped electrodes to produce a laser element. FIG. 2 shows the laser element shape. When this laser element was oscillated at room temperature, sapphire C
The threshold current density and the threshold voltage were reduced by about 30%, the output was improved by about 30%, and the life was more than doubled, as compared with the laser element grown on the just-fitted substrate surface.

【0029】[実施例2]オフアングル角θ=0.7
゜、ステップ段差およそ10オングストローム、テラス
幅Aおよそ820オングストロームのステップを有し、
C面を主面とする2インチφのサファイア基板を用いる
他は実施例1と同様にしてレーザ素子を作製したとこ
ろ、実施例1のものに比較して、閾値電流密度、閾値電
圧でおよそ10%上昇し、出力、寿命でおよそ10%低
下した。
[Embodiment 2] Off-angle angle θ = 0.7
゜, having a step of about 10 angstroms and a terrace width A of about 820 angstroms,
A laser device was produced in the same manner as in Example 1 except that a 2-inch φ sapphire substrate having a C-plane as a main surface was used. % And decreased by about 10% in power and life.

【0030】[実施例3]実施例1で用いたサファイア
基板上に、実施例1と同様にして、GaNよりなるバッ
ファ層を200オングストローム成長させ、その上にS
iを1×1019/cm3ドープしたGaNよりなるn側コ
ンタクト層4μmと、アンドープIn0.4Ga0.6Nより
なるSQW構造の活性層20オングストローム、Mgを
1×1020/cm3ドープしたp型Al0.1Ga0.9Nより
なるp側クラッド層0.2μm、Mgを1×1020/cm
3ドープしたp型GaNよりなるp側コンタクト層0.
1μmを順に成長させる。
Example 3 A GaN buffer layer was grown on the sapphire substrate used in Example 1 in the same manner as in Example 1 by 200 angstroms.
n-side contact layer 4 μm made of GaN doped with i × 1 19 / cm 3 , active layer 20 Å of SQW structure made of undoped In 0.4 Ga 0.6 N, p-type doped with Mg 1 × 10 20 / cm 3 0.2 μm p-side cladding layer made of Al 0.1 Ga 0.9 N, Mg is 1 × 10 20 / cm
P-side contact layer made of 3- doped p-type GaN
1 μm is grown sequentially.

【0031】成長後、実施例1と同様にしてアニーリン
グを行いp型層をさらに低抵抗化した後、p側コンタク
ト層側からエッチングを行い、n電極を形成すべきn側
コンタクト層の表面を露出させる。そしてp側コンタク
ト層のほぼ全面にp電極、露出したn側コンタクト層の
表面にn電極を形成した後、350μm角のチップにウ
ェーハを分離してLED素子としたところ、従来のサフ
ァイアC面ジャストの基板に成長された従来のLED素
子に比較して、20mAにおいてVf(順方向電圧)が
約20%低下し、出力がおよそ30%向上した。
After the growth, annealing is performed in the same manner as in Example 1 to further reduce the resistance of the p-type layer, and then etching is performed from the p-side contact layer side to remove the surface of the n-side contact layer on which the n-electrode is to be formed. Expose. After forming a p-electrode on almost the entire surface of the p-side contact layer and an n-electrode on the exposed surface of the n-side contact layer, the wafer was separated into chips of 350 μm square to obtain LED elements. As compared with the conventional LED element grown on the substrate of No. 1, the Vf (forward voltage) was reduced by about 20% at 20 mA, and the output was improved by about 30%.

【0032】[実施例4]実施例1において、n側クラ
ッド層4成長時に、Siを5×1018/cm3ドープした
GaNよりなる第2の層を20オングストロームと、ア
ンドープのAl0. 2Ga0.8Nよりなる第1の層を20オ
ングストローム成長させて、このペアを100回成長さ
せ、総膜厚0.4μm(4000オングストローム)の
超格子構造よりなるn側クラッド層4を成長させ、ま
た、p側クラッド層9成長時に、Mgを1×1020/cm
3ドープしたGaNよりなる第2の層を20オングスト
ロームと、アンドープのAl0.2Ga0.8Nよりなる第1
の層を20オングストローム成長させて、このペアを1
00回成長させ、総膜厚0.4μm(4000オングス
トローム)の超格子構造よりなるp側クラッド層9を成
長させる他は実施例1と同様にしてレーザ素子を得たと
ころ、実施例1とほぼ同様に良好な結果が得られた。
[0032] [Example 4] In Example 1, the n-side cladding layer 4 during the growth, and 20 Angstroms a second layer of GaN was 5 × 10 18 / cm 3 doped with Si, an undoped Al 0. 2 The first layer made of Ga 0.8 N is grown by 20 Å, the pair is grown 100 times, and the n-side cladding layer 4 having a superlattice structure with a total film thickness of 0.4 μm (4000 Å) is grown. When growing the p-side cladding layer 9, Mg is added to 1 × 10 20 / cm
The second layer of 3- doped GaN is 20 Å and the first layer of undoped Al 0.2 Ga 0.8 N is
Layer is grown for 20 Å and this pair is
A laser device was obtained in the same manner as in Example 1 except that the p-side cladding layer 9 having a superlattice structure having a total film thickness of 0.4 μm (4000 angstroms) was grown. Similarly good results were obtained.

【0033】[0033]

【発明の効果】本発明では、ステップ状にオフアングル
したGaN基板の上に窒化物半導体を成長させることに
より、窒化物半導体素子の出力を向上させることができ
る。これはオフアングルしたGaN基板の上に成長され
た窒化物半導体の結晶性が向上することと共に、段差部
分、即ち凹凸部にできるであろう活性層の量子ドット、
量子ワイヤーの効果が存在すると推察される。なお本発
明ではGaN基板のみについて説明したが、ステップ状
のオフアングルを有する全ての基板について適用できる
ことは言うまでもない。また本発明はレーザ素子、LE
D素子のような発光素子の他、太陽電池、光センサ等の
受光素子、トランジスタのような窒化物半導体を用いた
あらゆる電子デバイスに適用でき、その産業上の利用価
値は大きい。
According to the present invention, the output of the nitride semiconductor device can be improved by growing the nitride semiconductor on the GaN substrate which is stepped off-angle. This is because the crystallinity of the nitride semiconductor grown on the off-angled GaN substrate is improved, and the quantum dots of the active layer, which can be formed in the steps, that is, the uneven portions,
It is presumed that the quantum wire effect exists. Although only the GaN substrate has been described in the present invention, it goes without saying that the present invention can be applied to all substrates having a step-like off angle. Also, the present invention relates to a laser device, LE
In addition to a light emitting element such as a D element, it can be applied to light receiving elements such as a solar cell and an optical sensor, and any electronic device using a nitride semiconductor such as a transistor, and its industrial utility value is great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の窒化物半導体素子に用いられる基板
の一部を拡大して示す模式断面図。
FIG. 1 is an enlarged schematic cross-sectional view showing a part of a substrate used for a nitride semiconductor device of the present invention.

【図2】 本発明の一実施例に係る窒化物半導体レーザ
素子の構造を示す斜視図。
FIG. 2 is a perspective view showing a structure of a nitride semiconductor laser device according to one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1・・・・基板 2・・・・n側コンタクト層 3・・・・クラック防止層 4・・・・n側クラッド層 5・・・・n側光ガイド層 6・・・・活性層 7・・・・p側キャップ層 8・・・・p側光ガイド層 9・・・・p側クラッド層 10・・・・p側コンタクト層 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... N-side contact layer 3 ... Crack prevention layer 4 ... N-side cladding layer 5 ... N-side light guide layer 6 ... Active layer 7 ... P-side cap layer 8... P-side light guide layer 9... P-side cladding layer 10... P-side contact layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA03 AA04 CA05 CA23 CA34 CA40 CA65 5F045 AA04 AB14 AB17 AD09 AD12 AD14 AF03 AF04 AF06 AF09 AF13 BB16 CA12 DA53 DA54 DA55 DA56 DA63 HA16 5F073 AA73 AA74 AA75 CA07 CB02 DA05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F041 AA03 AA04 CA05 CA23 CA34 CA40 CA65 5F045 AA04 AB14 AB17 AD09 AD12 AD14 AF03 AF04 AF06 AF09 AF13 BB16 CA12 DA53 DA54 DA55 DA56 DA63 HA16 5F073 AA73 AA74 AA75 CA07 CB02 DA05

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 (0001)面を主面とするGaN基板
であって、(0001)面からオフ角θが0.01°以
上1°以下でオフアングルしたGaN基板上に、少なく
ともインジウムを含む窒化物半導体層から成る量子井戸
構造の活性層を有する素子構造を積層することを特徴と
する窒化物半導体素子。
1. A GaN substrate having a (0001) plane as a main surface, wherein at least indium is contained on a GaN substrate having an off angle θ of 0.01 ° or more and 1 ° or less from a (0001) plane. What is claimed is: 1. A nitride semiconductor device, comprising: stacking an element structure having an active layer having a quantum well structure made of a nitride semiconductor layer.
【請求項2】 前記GaN基板はステップ状にオフアン
グルしていることを特徴とする請求項1に記載の窒化物
半導体素子。
2. The nitride semiconductor device according to claim 1, wherein the GaN substrate is off-angled in a step shape.
【請求項3】 前記ステップの段差が2オングストロー
ム以上30オングストローム以下であることを特徴とす
る請求項2に記載の窒化物半導体素子。
3. The nitride semiconductor device according to claim 2, wherein a step of said step is not less than 2 angstroms and not more than 30 angstroms.
【請求項4】 前記活性層の井戸層には量子ドット又は
量子ワイヤーを形成してなることを特徴とする請求項1
に記載の窒化物半導体素子。
4. A quantum dot or quantum wire is formed in the well layer of the active layer.
3. The nitride semiconductor device according to item 1.
JP2001206460A 1997-06-30 2001-07-06 Nitride semiconductor element Pending JP2002084045A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001206460A JP2002084045A (en) 1997-06-30 2001-07-06 Nitride semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-174495 1997-06-30
JP17449597 1997-06-30
JP2001206460A JP2002084045A (en) 1997-06-30 2001-07-06 Nitride semiconductor element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28540697A Division JPH1174562A (en) 1997-06-30 1997-10-17 Nitride semiconductor element

Publications (1)

Publication Number Publication Date
JP2002084045A true JP2002084045A (en) 2002-03-22

Family

ID=26496084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001206460A Pending JP2002084045A (en) 1997-06-30 2001-07-06 Nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2002084045A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207610A (en) * 2002-12-26 2004-07-22 Sumitomo Electric Ind Ltd White light emitting device and its manufacturing method
JP2007208300A (en) * 1997-07-30 2007-08-16 Fujitsu Ltd Semiconductor laser, and method of manufacturing same
JP2007261936A (en) * 1998-06-26 2007-10-11 Sharp Corp Nitride-based compound semiconductor element and its manufacturing method
JP2009062229A (en) * 2007-09-06 2009-03-26 Sumitomo Electric Ind Ltd Group iii nitride crystal and method for growing the same
JP2011187581A (en) * 2010-03-05 2011-09-22 Nec Corp Semiconductor light emitting device, method of manufacturing the same, light source for image display apparatus, and image display apparatus
JP2013258275A (en) * 2012-06-12 2013-12-26 Mitsubishi Chemicals Corp Quantum well structure and nitride semiconductor element including quantum well structure
JP2019061280A (en) * 2013-12-24 2019-04-18 京セラ株式会社 Electronic apparatus and translucent cover substrate for electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208300A (en) * 1997-07-30 2007-08-16 Fujitsu Ltd Semiconductor laser, and method of manufacturing same
JP2007261936A (en) * 1998-06-26 2007-10-11 Sharp Corp Nitride-based compound semiconductor element and its manufacturing method
JP4653768B2 (en) * 1998-06-26 2011-03-16 シャープ株式会社 Nitride-based compound semiconductor device and manufacturing method thereof
JP2004207610A (en) * 2002-12-26 2004-07-22 Sumitomo Electric Ind Ltd White light emitting device and its manufacturing method
JP2009062229A (en) * 2007-09-06 2009-03-26 Sumitomo Electric Ind Ltd Group iii nitride crystal and method for growing the same
JP2011187581A (en) * 2010-03-05 2011-09-22 Nec Corp Semiconductor light emitting device, method of manufacturing the same, light source for image display apparatus, and image display apparatus
JP2013258275A (en) * 2012-06-12 2013-12-26 Mitsubishi Chemicals Corp Quantum well structure and nitride semiconductor element including quantum well structure
JP2019061280A (en) * 2013-12-24 2019-04-18 京セラ株式会社 Electronic apparatus and translucent cover substrate for electronic apparatus

Similar Documents

Publication Publication Date Title
JP3669848B2 (en) Nitride semiconductor laser device
JP3705047B2 (en) Nitride semiconductor light emitting device
US8592841B2 (en) Nitride semiconductor device
JP3744211B2 (en) Nitride semiconductor device
JP4947035B2 (en) Nitride semiconductor device
JP5036617B2 (en) Nitride semiconductor light emitting device
JPH1174562A (en) Nitride semiconductor element
JP3660446B2 (en) Nitride semiconductor device and manufacturing method thereof
JP4291960B2 (en) Nitride semiconductor device
JPH1065213A (en) Nitride semiconductor element
JP3620292B2 (en) Nitride semiconductor device
JP3275810B2 (en) Nitride semiconductor light emitting device
JPH10145002A (en) Nitride semiconductor device and method for growing the nitride semiconductor
JP3651260B2 (en) Nitride semiconductor device
JP4337132B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JPH11191637A (en) Nitride semiconductor device
JP3951973B2 (en) Nitride semiconductor device
JP3448196B2 (en) Nitride semiconductor light emitting device
JP2002084045A (en) Nitride semiconductor element
JP3496480B2 (en) Nitride semiconductor device
KR100511530B1 (en) The nitride semiconductor device
JP2000174395A (en) Nitride semiconductor substrate and nitride semiconductor element using the same
JP3857417B2 (en) Nitride semiconductor device
JP4954407B2 (en) Nitride semiconductor light emitting device
JP3800146B2 (en) Method of manufacturing nitride semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718