JP2002014874A - Semiconductor memory, code distributing method, media reproducing method, and machine readable medium - Google Patents

Semiconductor memory, code distributing method, media reproducing method, and machine readable medium

Info

Publication number
JP2002014874A
JP2002014874A JP2000197363A JP2000197363A JP2002014874A JP 2002014874 A JP2002014874 A JP 2002014874A JP 2000197363 A JP2000197363 A JP 2000197363A JP 2000197363 A JP2000197363 A JP 2000197363A JP 2002014874 A JP2002014874 A JP 2002014874A
Authority
JP
Japan
Prior art keywords
input
semiconductor memory
key number
specific code
code information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000197363A
Other languages
Japanese (ja)
Inventor
Hideatsu Yamanaka
英篤 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000197363A priority Critical patent/JP2002014874A/en
Publication of JP2002014874A publication Critical patent/JP2002014874A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor memory capable of preventing the theft of a chip and the leakage of data stored in the chip. SOLUTION: This semiconductor memory, which has a memory array part for storing data and a power source potential detecting means for outputting an operation permit signal when the power source potential inside the device is raised to an operable level and permits a read/write operation from/to the memory array part at the time of outputting the operation permit signal, is provided with a safety circuit for permitting the read/write operation from/to the memory array part only when specific code information is inputted from the outside part at the time of outputting the operation permit signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、DRAM等の半導
体記憶装置等に関する。
The present invention relates to a semiconductor memory device such as a DRAM.

【0002】[0002]

【従来の技術】図8は、従来の半導体記憶装置の概略の
構成を示すブロック図である。
2. Description of the Related Art FIG. 8 is a block diagram showing a schematic configuration of a conventional semiconductor memory device.

【0003】この半導体記憶装置において、電源の立ち
上げを行い、その内部電位が所定の値に達すれば、電源
電位検知回路107からCHRDY信号が出力され、そ
の後、デバイスは所要の動作開始可能状態となる。
In this semiconductor memory device, the power supply is turned on, and when the internal potential thereof reaches a predetermined value, a CHRDY signal is output from a power supply potential detection circuit 107. Thereafter, the device is brought into a required operation ready state. Become.

【0004】すなわち、メモリセルアレイ101に対し
てデータの書き込み/読み出しを行う場合は、行アドレ
スARと列アドレスACをそれぞれ行デコーダ102と
列デコーダ104とに入力し、読み出しの場合は、読み
出し制御信号OEをアクティブすることにより、メモリ
セルアレイ101内に記憶されている所望のデータが、
セレクタ103及び書き込み/読み出し回路105を経
て、I/Oピンへ出力される。一方、データの書き込み
を行う場合には、書き込み制御信号WEをアクティブに
することにより、I/Oピンから入力された書き込みデ
ータが、書き込み/読み出し回路105及びセレクタ1
03を経てメモリセルアレイ101内の所望のメモリセ
ルに書き込まれる。
That is, when writing / reading data to / from the memory cell array 101, a row address AR and a column address AC are input to a row decoder 102 and a column decoder 104, respectively. By activating OE, desired data stored in the memory cell array 101 becomes
The signal is output to the I / O pin via the selector 103 and the write / read circuit 105. On the other hand, when writing data, by activating the write control signal WE, the write data input from the I / O pin is transferred to the write / read circuit 105 and the selector 1.
Through 03, data is written to a desired memory cell in the memory cell array 101.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体記憶装置では次のような問題点があった。
However, the above conventional semiconductor memory device has the following problems.

【0006】従来より、チップ本体が出荷時に盗難に遭
ったり、破棄したはずの不良品が第3者の手によってパ
ッケージングされてマーケットで売買されたりすること
が予想されており、また、メモリカードなどの半導体記
憶装置がメディア運搬の担い手となったときに個人のデ
ータが記憶された半導体記憶装置が容易に人の手に渡る
ことも十分予想される。
Conventionally, it has been expected that a chip body will be stolen at the time of shipment, or a defective product which should have been discarded will be packaged by a third party and sold in a market. It is fully anticipated that when a semiconductor storage device such as the one described above becomes a carrier of media transport, a semiconductor storage device storing personal data can easily be transferred to human hands.

【0007】このような点から、チップの盗難を防止で
きるようなデバイス構造や対策が求められていた。
[0007] From such a point, there has been a demand for a device structure and a countermeasure capable of preventing theft of the chip.

【0008】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、チップの盗
難、及び当該チップに記憶されたデータの漏洩を防ぐこ
とができる半導体記憶装置を提供することである。また
その他の目的は、チップ盗難のリスクを一層回避するこ
とができるコード配信方法、及び個人所有のメディア情
報の盗難を防ぐことができるメディア再生方法を提供す
ることである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor memory device capable of preventing theft of a chip and leakage of data stored in the chip. It is to provide. Another object of the present invention is to provide a code distribution method that can further avoid the risk of chip theft and a media reproduction method that can prevent theft of personally owned media information.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明に係る半導体記憶装置では、デ
ータ格納用のメモリアレイ部と、装置内部の電源電位が
動作可能レベルに立ち上がった時に動作許可信号を出力
する電源電位検知手段とを有し、前記動作許可信号の出
力時に、前記メモリアレイ部に対するリード/ライト動
作を許可する半導体記憶装置において、前記動作許可信
号の出力時に、外部より特定のコード情報が入力された
ときのみ、前記メモリアレイ部に対するリード/ライト
動作を許可するセーフティ回路を備えたことを特徴とす
る。
In order to achieve the above object, in a semiconductor memory device according to the present invention, a memory array for storing data and a power supply potential in the device rise to an operable level. A power supply potential detecting means for outputting an operation permission signal when the operation permission signal is output, wherein when the operation permission signal is output, a read / write operation to the memory array unit is permitted. A safety circuit is provided which permits a read / write operation to the memory array unit only when specific code information is input from outside.

【0010】請求項2記載の発明に係る半導体記憶装置
では、請求項1記載の半導体記憶装置において、前記セ
ーフティ回路は、当該半導体記憶装置固有に設定された
チップ識別情報と前記特定のコード情報との一致、不一
致を比較する比較回路を有し、前記比較回路の比較結果
が一致した場合のみ、前記メモリアレイ部に対するリー
ド/ライト動作を許可する構成としたことを特徴とす
る。
[0010] In the semiconductor memory device according to the second aspect of the present invention, in the semiconductor memory device according to the first aspect, the safety circuit may include a chip identification information set unique to the semiconductor storage device and the specific code information. A comparison circuit for comparing the coincidence and non-coincidence of the data, and only when the comparison result of the comparison circuit coincides, the read / write operation to the memory array section is permitted.

【0011】請求項3記載の発明に係るコード配信方法
では、販売した半導体記憶装置のパッケージに記された
キーナンバーが外部端末より入力されるのを待つ行程
と、前記キーナンバーの入力時に、少なくともこの入力
されたキーナンバーを検索キーとして、前記半導体記憶
装置を購入したパッケージ購入者に対応した販売リスト
が格納してあるデータベースを検索する行程と、前記キ
ーナンバーに対応した販売リストが検索されたときは、
前記キーナンバーを入力した外部端末に対して特定のコ
ード情報を返信する行程とを実行することを特徴とす
る。
[0013] In the code distribution method according to the third aspect of the present invention, the step of waiting for the key number written on the package of the sold semiconductor storage device to be input from an external terminal includes the steps of: Using the input key number as a search key, a process of searching a database storing a sales list corresponding to the package purchaser who purchased the semiconductor storage device, and a sales list corresponding to the key number were searched. when,
And returning a specific code information to the external terminal to which the key number has been input.

【0012】請求項4記載の発明に係るコード配信方法
では、請求項3記載のコード配信方法において、前記キ
ーナンバーの入力及び前記特定のコード情報の返信は、
オンラインで行われることを特徴とする。
In the code distribution method according to a fourth aspect of the present invention, in the code distribution method according to the third aspect, the input of the key number and the return of the specific code information include:
It is characterized by being performed online.

【0013】請求項5記載の発明に係るコード配信方法
では、請求項3または請求項4記載のコード配信方法に
おいて、前記半導体記憶装置は、請求項1または請求項
2記載の半導体記憶装置であって、前記特定のコード情
報は、この半導体記憶装置に入力される前記特定のコー
ド情報であることを特徴とする。
According to a fifth aspect of the present invention, in the code distribution method according to the third or fourth aspect, the semiconductor storage device is the semiconductor storage device according to the first or second aspect. The specific code information is the specific code information input to the semiconductor memory device.

【0014】請求項6記載の発明に係るメディア再生方
法では、請求項1記載の半導体記憶装置にメディア情報
を格納すると共に、この半導体記憶装置に、請求項5記
載のコード配信方法によって配信された前記特定のコー
ド情報を添付して送付された送付物を受け取り、前記半
導体記憶装置を再生装置にセッティングした後、前記特
定のコード情報を前記再生装置を介して前記半導体記憶
装置に入力して、当該半導体記憶装置固有に設定された
チップ識別情報と前記特定のコード情報との照合処理を
行い、その照合結果が一致した場合のみに前記再生装置
により前記半導体記憶装置中のメディア情報を再生する
ことを特徴とする。
According to a sixth aspect of the present invention, there is provided a media reproducing method, wherein media information is stored in the semiconductor memory device according to the first aspect, and the media information is distributed to the semiconductor memory device by the code distribution method according to the fifth aspect. After receiving the sent matter attached with the specific code information and setting the semiconductor memory device to a reproducing device, inputting the specific code information to the semiconductor memory device via the reproducing device, Performing a collation process between the chip identification information uniquely set to the semiconductor storage device and the specific code information, and reproducing the media information in the semiconductor storage device by the reproduction device only when the collation results match; It is characterized by.

【0015】請求項7記載の発明に係る機械読み出し可
能な媒体では、販売した半導体記憶装置のパッケージに
記されたキーナンバーが外部端末から入力されるのを待
つステップと、前記キーナンバーの入力時に、少なくと
もこの入力されたキーナンバーを検索キーとして、前記
半導体記憶装置を購入したパッケージ購入者に対応した
販売リストが格納してあるデータベースを検索するステ
ップと、前記キーナンバーに対応した販売リストが検索
されたときは、前記キーナンバーを入力した外部端末に
対して、前記半導体記憶装置を動作可能にするための特
定のコード情報を返信するステップとを有する処理プロ
グラムを記録したことを特徴とする。
According to a seventh aspect of the present invention, in the machine readable medium, a step of waiting for a key number written on a package of the sold semiconductor storage device to be input from an external terminal; Searching at least a database storing a sales list corresponding to a package purchaser who has purchased the semiconductor storage device using at least the input key number as a search key; and searching the sales list corresponding to the key number. And a step of returning specific code information for enabling the semiconductor storage device to the external terminal to which the key number has been input.

【0016】請求項8記載の発明に係る機械読み出し可
能な媒体では、請求項7記載の機械読み出し可能な媒体
において、前記外部端末からの前記キーナンバーの入力
及び前記外部端末への前記特定のコード情報の返信は、
オンラインで行われるように構成した処理プログラムを
記録したことを特徴とする。
[0016] In the machine readable medium according to the present invention, the key number is input from the external terminal and the specific code is input to the external terminal. Reply of information,
A processing program configured to be performed online is recorded.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】[第1実施形態]図1は、本発明の第1実
施形態に係る半導体記憶装置の概略構成を示すブロック
図である。
[First Embodiment] FIG. 1 is a block diagram showing a schematic configuration of a semiconductor memory device according to a first embodiment of the present invention.

【0019】この半導体記憶装置10は、例えばDRA
Mのチップで構成され、“1”または“0”のデータを
記憶するメモリセルがマトリックス状に配列されたメモ
リセルアレイ11を有している。メモリセルアレイ11
に対してデータの書き込みを行う場合は、行アドレスA
Rと列アドレスACをそれぞれ行デコーダ12と列デコ
ーダ14とに入力すると共に、書き込み制御信号WEを
アクティブにする。これにより、I/Oピンから入力さ
れた書き込みデータが、書き込み/読み出し回路15及
びセレクタ13を経てメモリセルアレイ11内の所望の
メモリセルに書き込まれる。
The semiconductor memory device 10 has, for example, a DRA
It has a memory cell array 11 composed of M chips and having memory cells storing data of “1” or “0” arranged in a matrix. Memory cell array 11
To write data to the row address A
R and the column address AC are input to the row decoder 12 and the column decoder 14, respectively, and the write control signal WE is activated. Thus, the write data input from the I / O pin is written to a desired memory cell in the memory cell array 11 via the write / read circuit 15 and the selector 13.

【0020】一方、読み出しの場合は、行アドレスAR
と列アドレスACをそれぞれ行デコーダ12と列デコー
ダ14とに入力すると共に、読み出し制御信号OEをア
クティブすることにより、メモリセルアレイ11内に記
憶されている所望のデータが、セレクタ13及び書き込
み/読み出し回路15を経て、I/Oピンへ出力され
る。
On the other hand, in the case of reading, the row address AR
And the column address AC to the row decoder 12 and the column decoder 14, respectively, and by activating the read control signal OE, desired data stored in the memory cell array 11 is changed to the selector 13 and the write / read circuit. After that, it is output to the I / O pin.

【0021】また、電源電位検知回路17は、電源の立
ち上げ後、その内部電位が所定の値に達したとき、つま
り電源電位が正常に立ち上がったのを確認した後に
“H”レベルのCHRDY信号を出力し、このCHRD
Y信号が本発明の特徴を成すセーフティ回路18に入力
される。
After the power supply is turned on, the power supply potential detection circuit 17 detects the "H" level CHRDY signal when its internal potential reaches a predetermined value, that is, after confirming that the power supply potential has risen normally. And output this CHRD
The Y signal is input to a safety circuit 18 which is a feature of the present invention.

【0022】このセーフティ回路18は、当該半導体記
憶装置を起動するときに、当該チップに固有の識別情報
であるチップID16に一致した特定のコードデータC
ODを入力しなければ、チップ本体が動作状態にならな
いようにするための回路であり、そのための制御信号と
してCRY信号を書き込み/読み出し回路15等へ出力
する。
When starting up the semiconductor memory device, the safety circuit 18 supplies specific code data C that matches the chip ID 16 which is identification information unique to the chip.
If the OD is not input, this is a circuit for preventing the chip body from operating, and outputs a CRY signal to the write / read circuit 15 or the like as a control signal therefor.

【0023】そのセーフティ回路18の構成は、図2に
示すように、チップID16とコードデータCODとの
一致、不一致を比較する比較回路18aと、この比較回
路18aの比較結果信号と電源電位検知回路17からの
CHRDY信号とのAND論理をとり、その結果を前記
CRY信号として出力するANDゲート18bとで構成
されている。なお、コードデータCODは、I/Oピン
19を介して外部より入力されるようになっている。
As shown in FIG. 2, the configuration of the safety circuit 18 is a comparison circuit 18a for comparing the chip ID 16 with the code data COD for matching or non-matching, a comparison result signal of the comparison circuit 18a and a power supply potential detecting circuit. And an AND gate 18b which takes an AND logic with the CHRDY signal from 17 and outputs the result as the CRY signal. Note that the code data COD is externally input through the I / O pin 19.

【0024】より具体的に、このセーフティ回路18に
よれば、電源投入後に入力されたコードデータCOD
が、既に出荷時のリダンダンシ工程(R/D工程:re
dundancy)においてチップに刻まれているチッ
プID16と合致するか否かが比較回路18aにて比較
され、一致していれば比較回路18aの出力は“H”レ
ベル、不一致であれば“L”レベルとなる。そして、入
力されたコードデータCODが一致した場合に、“H”
レベルのCDY信号が出力されることになる。このCD
Y信号はチップの通常動作の開始を許可するための信号
であり、コードデータCODが一致しない場合には、チ
ップは自身の通常動作を禁止する。
More specifically, according to the safety circuit 18, the code data COD input after the power supply is turned on.
However, the redundancy process (R / D process: re
The comparator circuit 18a compares whether or not the data matches the chip ID 16 engraved on the chip at the time of “dundancy”. If they match, the output of the comparator circuit 18a is at the “H” level. Becomes When the input code data COD matches, “H” is output.
The level CDY signal is output. This CD
The Y signal is a signal for permitting the start of the normal operation of the chip, and when the code data COD does not match, the chip prohibits its own normal operation.

【0025】ここで、上記チップID16について説明
する。
Here, the chip ID 16 will be described.

【0026】通常、DRAMの場合は、出荷時に、後述
するリダンダンシ工程においてチップごとに異なるヒュ
ーズの組み合わせからなるチップIDを各チップに刻み
込む。これは、本来、戻入品解析などにおいて、チップ
の同一性を確認するために使用されている。具体的に説
明すると、R/D工程におけるヒューズ・ブロー時に、
そのチップのサイト・ネイム、ロット・ナンバー、ウェ
ハ・ナンバー、及びウェハ上のx/y位置をコード化
し、IDヒューズ(つまりチップID)なるものをブロ
ーして出荷する。すなわち、このチップIDは、チップ
ごとに1:1の対応になっており、同じものは存在せ
ず、そのブロー内容は、パッケージ後に、特殊コマンド
により読み出すことが可能である。
Normally, in the case of a DRAM, at the time of shipment, a chip ID composed of a combination of fuses different for each chip is engraved on each chip in a redundancy process described later. This is originally used to confirm the identity of chips in returned goods analysis and the like. More specifically, at the time of fuse blowing in the R / D process,
The site name, lot number, wafer number, and x / y position on the wafer of the chip are coded, and an ID fuse (ie, chip ID) is blown before shipment. That is, the chip ID is in a one-to-one correspondence for each chip, there is no identical one, and the blow content can be read out by a special command after packaging.

【0027】このチップIDは、従来では主に工程管理
と戻入品解析に使用されている。すなわち、工程管理で
は、例えばパッケージテストで不良多発した場合に、そ
のロット依存やウェハ分布などを追うことができる。ま
た、戻入品解析では、その不良チップの素性を簡単にト
レースすることができる。
Conventionally, this chip ID is mainly used for process control and returned goods analysis. That is, in the process management, for example, when a lot of defects occur in the package test, the lot dependency and the wafer distribution can be tracked. Further, in the returned product analysis, the characteristics of the defective chip can be easily traced.

【0028】本発明では、この既存のチップIDをチッ
プ固有のセキュリティに利用するようにした点が最大の
特徴になっている。
The most characteristic feature of the present invention is that the existing chip ID is used for chip-specific security.

【0029】図3は、出荷時の工程を示すフロー図であ
る。
FIG. 3 is a flowchart showing a process at the time of shipping.

【0030】まず、ウェハ製造後に(ステップS1
1)、ウェハのテストを行う(ステップS12)。この
テストの結果、不良セルは予備セルに切り替えられる。
すなわち、ヒューズを切断することにより不良セルを予
備セルに切り替えるが、このウェハテスト工程では、ど
のヒューズを切断するかのヒューズ切断情報を生成す
る。
First, after the wafer is manufactured (Step S1)
1) A wafer test is performed (step S12). As a result of this test, the defective cell is switched to a spare cell.
That is, the defective cell is switched to the spare cell by cutting the fuse. In this wafer test process, fuse cut information indicating which fuse is cut is generated.

【0031】続くリダンダンシ工程では(ステップS1
3)、ウェハテスト工程(ステップS12)で生成した
ヒューズ切断情報に基づき、予備セルに切り替えるため
のヒューズ切断を行うが、これと同時に前述したチップ
ID生成のためのヒューズ切断も行う。
In the subsequent redundancy process (step S1)
3) Based on the fuse cut information generated in the wafer test process (step S12), the fuse cut for switching to the spare cell is performed. At the same time, the fuse cut for generating the chip ID is also performed.

【0032】その後のアセンブリ工程では(ステップS
14)、上記のウェハに対してダイシングを行って個々
のチップに切断し、そして製造テスト工程で(ステップ
S15)、スピードテストを含む全セルの動作をテスト
し、良品のみを出荷する(ステップS16)。
In the subsequent assembly process (step S
14) The wafer is diced and cut into individual chips, and in a manufacturing test process (step S15), the operation of all cells including the speed test is tested, and only non-defective products are shipped (step S16). ).

【0033】図4は、本実施形態の動作時のシーケンス
を示すフローチャートである。
FIG. 4 is a flowchart showing a sequence during operation of the present embodiment.

【0034】電源投入後に(ステップS21)、暗号入
力コマンドを投入し(ステップS22)、外部からI/
Oピン19を通して、チップごとに特定されたコードデ
ータCODを内部クロックに合わせて入力する(ステッ
プS23)。入力されたコードデータCODがチップI
Dと合致していれば(ステップS24)、“鍵”が開
き、チップは動作可能状態となる (ステップS2
5)。合致しなければ、ステップS21へ戻る。すなわ
ち、チップは“鍵”がかかった状態となり、その後、チ
ップに対する書き込み/読み出し動作は行われない。
After power-on (step S21), an encryption input command is input (step S22), and an I / O
The code data COD specified for each chip is input through the O pin 19 in accordance with the internal clock (step S23). The input code data COD is the chip I
If it matches D (step S24), the "key" is opened and the chip becomes operable (step S2).
5). If not, the process returns to step S21. That is, the chip is locked, and thereafter no write / read operation is performed on the chip.

【0035】[第2実施形態]本実施形態は、ユーザに
対して、上記第1実施形態の半導体記憶装置で構成され
るチップの出荷後に出荷ルートとは別ルートで上記コー
ドデータCODを伝えるシステムを説明するものであ
る。これにより、本発明の持つセキュリティ性を一層強
調することができるようになる。
[Second Embodiment] In this embodiment, a system for transmitting the code data COD to a user after shipment of a chip constituted by the semiconductor memory device of the first embodiment through a route different from a shipping route. It is to explain. As a result, the security of the present invention can be further emphasized.

【0036】現在、各プラスチックパッケージには、キ
ーナンバーなるものが記されており、これは基本的にロ
ット単位で存在する。すなわち、このキーナンバーから
対象ロットをトレースすることができる。そこで、図5
に示すような流通ルートを確立する。
At present, each plastic package has a key number, which basically exists in lot units. That is, the target lot can be traced from this key number. Therefore, FIG.
Establish a distribution route as shown in

【0037】図5は、本発明の第2実施形態に係るコー
ド配信方法を示す流通ルート図である。同図に示す例で
は、チップ販売元21からシステム業者22に対するコ
ードデータCODの配信方法を示している。
FIG. 5 is a distribution route diagram showing a code distribution method according to the second embodiment of the present invention. In the example shown in the figure, a method of distributing code data COD from a chip vendor 21 to a system provider 22 is shown.

【0038】まず、チップ販売元21からシステム業者
22へチップが出荷されると(T11)、システム業者
22は、チップ販売元21側のIDデータベース23に
対して、端末を用いてオンラインでキーナンバーの照会
を行う(T12)。
First, when chips are shipped from the chip vendor 21 to the system vendor 22 (T11), the system vendor 22 sends the key number to the ID database 23 of the chip vendor 21 online using a terminal. (T12).

【0039】IDデータベース23は、照会者が適当な
相手かを販売リストより判断する。すなわち、販売した
チップのパッケージに記されたキーナンバーが外部より
オンラインで入力されるのを待ち、前記キーナンバーが
入力された時に、この入力されたキーナンバーを検索キ
ーとして、前記チップを購入したパッケージ購入者に対
応した販売リストが格納してあるIDデータベース23
を検索する。前記キーナンバーに対応した販売リストが
検索されたときは、前記キーナンバーを入力したシステ
ム業者22に対して特定のコードデータCODを返信す
る(T13)。
The ID database 23 determines whether the inquirer is an appropriate partner from the sales list. In other words, the user waits for the key number written on the package of the sold chip to be input online from outside, and when the key number is input, purchases the chip using the input key number as a search key. ID database 23 storing sales lists corresponding to package purchasers
Search for. When the sales list corresponding to the key number is searched, the specific code data COD is returned to the system supplier 22 who has input the key number (T13).

【0040】これにより、システム業者22では、例え
ば、送付されたコードデータCODを基に購入したチッ
プを可動できるようにシステムを構築することになる。
As a result, the system provider 22 constructs a system so that the purchased chip can be moved based on the transmitted code data COD, for example.

【0041】本実施形態では、チップの出荷ルートとは
別ルートで、当該チップを稼働するための鍵となるコー
ドデータCODを伝えるようにしたので、第三者にとっ
てコードデータCODの入手が困難になり、その結果、
チップ盗難のリスクを一層回避することができる。
In this embodiment, the code data COD, which is a key for operating the chip, is transmitted through a route different from the chip shipping route, so that it is difficult for a third party to obtain the code data COD. And as a result,
The risk of chip theft can be further avoided.

【0042】なお、本実施形態のコード配信方法を実行
するための処理プログラムを格納したCD−ROM等の
媒体から、コンピュータで上記処理プログラムを読み出
すことにより、本発明のコード配信方法を実現すること
も可能である。
Note that the code distribution method of the present invention can be realized by reading out the above-mentioned processing program from a medium such as a CD-ROM storing a processing program for executing the code distribution method of this embodiment by a computer. Is also possible.

【0043】[第3実施形態]本実施形態では、上記第
1実施形態で示したチップを個人向けメディア媒体(音
楽、画像など)に利用した場合に、そのメディア情報の
再生を実現するための方法を説明するものである。
[Third Embodiment] In the present embodiment, when the chip shown in the first embodiment is used for a personal media medium (music, image, etc.), the reproduction of the media information is realized. This is an explanation of the method.

【0044】図6は、本発明の第3実施形態に係るメデ
ィア再生方法を実現するための流通ルート図であり、図
5と共通の要素には同一の符号を付して、その説明を省
略する。
FIG. 6 is a distribution route diagram for realizing the media playback method according to the third embodiment of the present invention. Elements common to those in FIG. 5 are denoted by the same reference numerals and description thereof is omitted. I do.

【0045】本実施形態におけるチップ販売元21とメ
ディア販売業者31との間のやりとりは、図5に示した
チップ販売元21とシステム業者22との間のやりとり
と同じであり、本実施形態では、システム業者22をメ
ディア販売業者31に置き換えて、さらにメディア販売
業者31と個人ユーザ32との間でやりとりを行うよう
になっている。
The exchange between the chip vendor 21 and the media vendor 31 in this embodiment is the same as the exchange between the chip vendor 21 and the system vendor 22 shown in FIG. 5, and in this embodiment, The system vendor 22 is replaced with a media vendor 31, and the media vendor 31 and the individual user 32 communicate with each other.

【0046】本実施形態においては、図6に示すよう
に、チップ(本実施形態ではメモリカードで構成されて
いるものとする)の出荷とコードデータCODの配信方
法は、第2実施形態と同様である。その後、メディア販
売業者31では、チップ販売元21から購入したメモリ
カードに音楽や画像などのメディア情報を格納し、さら
に、そのメモリカードを収納する収納ケースの表面に、
チップ販売元21から受け取ったコードデータCODを
記載して、メモリカードを注文した個人ユーザ32に送
付する(TS14,T15)。
In this embodiment, as shown in FIG. 6, the method of shipping chips (which is assumed to be constituted by a memory card in this embodiment) and the method of delivering code data COD are the same as in the second embodiment. It is. Thereafter, the media distributor 31 stores the media information such as music and images on the memory card purchased from the chip distributor 21, and furthermore, on the surface of the storage case for storing the memory card,
The code data COD received from the chip distributor 21 is described and sent to the individual user 32 who ordered the memory card (TS14, T15).

【0047】個人ユーザ32は、収納ケースからメモリ
カード60を取り出し、図7に示すようなメディア再生
機器50のカードスロット52に挿入する。再生機器5
0においては、メモリカード60の投入時に、例えば操
作パネル51の表示画面上でIDの入力を促す表示がな
される。このとき、個人ユーザ32は、この収納ケース
に記載してあるコードデータCODをIDとして、操作
パネル51上から入力する。これによって、上記第1実
施形態で説明したような、コードデータCODとチップ
IDとの照合が行われる。
The individual user 32 takes out the memory card 60 from the storage case and inserts it into the card slot 52 of the media reproducing device 50 as shown in FIG. Playback equipment 5
In the case of 0, when the memory card 60 is inserted, a display prompting input of an ID is displayed on the display screen of the operation panel 51, for example. At this time, the individual user 32 inputs the code data COD described in the storage case as an ID from the operation panel 51. As a result, the collation between the code data COD and the chip ID as described in the first embodiment is performed.

【0048】個人ユーザは、そのIDを初回のみ入力す
ればよく、入力されたIDはメディア再生機器50が記
憶する構成である。メディア再生機器50は、メモリカ
ード60の投入時に今まで記憶しているIDを本発明の
半導体記憶装置に自動的に入力し、チップIDとの照合
が行われる。一致すれば鍵が開き、イヤホン53等よ
り、そのメディアの再生音を得ることができる。すなわ
ち、そのメディアに付随してくるIDを知らない者は、
再生することができない。これにより、個人所有のメデ
ィア情報の盗難を防ぐことができる。
The individual user need only input the ID for the first time, and the input ID is stored in the media playback device 50. When the memory card 60 is inserted, the media reproducing device 50 automatically inputs the ID stored so far into the semiconductor memory device of the present invention, and performs collation with the chip ID. If they match, the key is opened, and the playback sound of the media can be obtained from the earphone 53 or the like. That is, if you do not know the ID attached to the media,
Can't play. This can prevent theft of personally owned media information.

【0049】[0049]

【発明の効果】以上詳細に説明したように、本発明の半
導体記憶装置によれば、半導体記憶装置固有に設定され
たチップ識別情報に一致する特定のコード情報を入力し
なければ装置のリード/ライト動作を開始することがで
きないので、本発明の半導体記憶装置で構成されるチッ
プの盗難や、当該チップに記憶されたデータの第三者へ
の漏洩を防ぐことが可能となる。
As described above in detail, according to the semiconductor memory device of the present invention, the read / write of the device must be performed unless specific code information corresponding to the chip identification information set unique to the semiconductor memory device is input. Since the write operation cannot be started, it is possible to prevent the chip constituted by the semiconductor memory device of the present invention from being stolen and the data stored in the chip from being leaked to a third party.

【0050】本発明のコード配信方法によれば、本発明
の半導体記憶装置で構成されるチップの出荷ルートとは
別ルートで、当該チップを稼働するための鍵となる特定
のコード情報を購入者に伝えるようにしたので、第三者
にとって特定のコード情報の入手が困難になり、チップ
盗難のリスクを一層回避することができる。
According to the code distribution method of the present invention, a specific code information which is a key for operating the chip is purchased by a purchaser on a route different from the shipping route of the chip constituted by the semiconductor memory device of the present invention. , It becomes difficult for a third party to obtain specific code information, and the risk of chip theft can be further avoided.

【0051】本発明のメディア再生方法によれば、メデ
ィア情報が格納された半導体記憶装置に付随してくる特
定のコード情報を知らない者は、メディア情報を再生す
ることができない。これにより、個人所有のメディア情
報の盗難を防ぐことができる。
According to the media reproducing method of the present invention, a person who does not know the specific code information accompanying the semiconductor storage device storing the media information cannot reproduce the media information. This can prevent theft of personally owned media information.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る半導体記憶装置の
概略の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a schematic configuration of a semiconductor memory device according to a first embodiment of the present invention.

【図2】図1中の比較回路の回路図である。FIG. 2 is a circuit diagram of a comparison circuit in FIG. 1;

【図3】出荷時の工程を示すフロー図である。FIG. 3 is a flowchart showing a process at the time of shipping.

【図4】第一実施形態の動作時のシーケンスを示すフロ
ーチャートである。
FIG. 4 is a flowchart showing a sequence at the time of operation of the first embodiment.

【図5】本発明の第2実施形態に係るコード配信方法を
示す流通ルート図である。
FIG. 5 is a distribution route diagram illustrating a code distribution method according to a second embodiment of the present invention.

【図6】本発明の第3実施形態に係るメディア再生方法
を実現するための流通ルート図である。
FIG. 6 is a distribution route diagram for realizing a media reproduction method according to a third embodiment of the present invention.

【図7】図6中の個人ユーザが受け取ったメディア媒体
を再生するメディア再生機器の外観図である。
7 is an external view of a media playback device that plays back a media medium received by an individual user in FIG. 6;

【図8】従来の半導体記憶装置の概略の構成を示すブロ
ック図である。
FIG. 8 is a block diagram showing a schematic configuration of a conventional semiconductor memory device.

【符号の説明】[Explanation of symbols]

11 メモリセルアレイ 12 行デコーダ 13 セレクタ 14 列デコーダ 15 書き込み/読み出し回路 16 チップID 17 電源電位検知回路 18 セーフティ回路 18a 比較回路 COD コードデータ Reference Signs List 11 memory cell array 12 row decoder 13 selector 14 column decoder 15 write / read circuit 16 chip ID 17 power supply potential detection circuit 18 safety circuit 18a comparison circuit COD code data

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 データ格納用のメモリアレイ部と、装置
内部の電源電位が動作可能レベルに立ち上がった時に動
作許可信号を出力する電源電位検知手段とを有し、前記
動作許可信号の出力時に、前記メモリアレイ部に対する
リード/ライト動作を許可する半導体記憶装置におい
て、 前記動作許可信号の出力時に、外部より特定のコード情
報が入力されたときのみ、前記メモリアレイ部に対する
リード/ライト動作を許可するセーフティ回路を備えた
ことを特徴とする半導体記憶装置。
A memory array section for storing data; and a power supply potential detecting means for outputting an operation permission signal when a power supply potential inside the device rises to an operable level. In the semiconductor memory device permitting a read / write operation to the memory array unit, the read / write operation to the memory array unit is permitted only when specific code information is externally input when the operation permission signal is output. A semiconductor memory device comprising a safety circuit.
【請求項2】 前記セーフティ回路は、当該半導体記憶
装置固有に設定されたチップ識別情報と前記特定のコー
ド情報との一致、不一致を比較する比較回路を有し、前
記比較回路の比較結果が一致した場合のみ、前記メモリ
アレイ部に対するリード/ライト動作を許可する構成と
したことを特徴とする請求項1記載の半導体記憶装置。
2. The safety circuit according to claim 1, further comprising: a comparison circuit for comparing whether the chip identification information set unique to the semiconductor memory device and the specific code information match or not, and wherein the comparison results of the comparison circuits match. 2. The semiconductor memory device according to claim 1, wherein a read / write operation to said memory array section is permitted only when said operation is performed.
【請求項3】 販売した半導体記憶装置のパッケージに
記されたキーナンバーが外部端末より入力されるのを待
つ行程と、 前記キーナンバーの入力時に、少なくともこの入力され
たキーナンバーを検索キーとして、前記半導体記憶装置
を購入したパッケージ購入者に対応した販売リストが格
納してあるデータベースを検索する行程と、 前記キーナンバーに対応した販売リストが検索されたと
きは、前記キーナンバーを入力した外部端末に対して特
定のコード情報を返信する行程とを実行することを特徴
とするコード配信方法。
A step of waiting for a key number written on a package of the sold semiconductor storage device to be input from an external terminal; and at the time of inputting the key number, at least the input key number as a search key. A process of searching a database storing a sales list corresponding to a package purchaser who has purchased the semiconductor storage device; and, if a sales list corresponding to the key number has been searched, an external terminal having input the key number. And returning a specific code information to the code distribution method.
【請求項4】 前記キーナンバーの入力及び前記特定の
コード情報の返信は、オンラインで行われることを特徴
とする請求項3記載のコード配信方法。
4. The code distribution method according to claim 3, wherein the input of the key number and the return of the specific code information are performed online.
【請求項5】 前記半導体記憶装置は、請求項1または
請求項2記載の半導体記憶装置であって、前記特定のコ
ード情報は、この半導体記憶装置に入力される前記特定
のコード情報であることを特徴とする請求項3または請
求項4記載のコード配信方法。
5. The semiconductor memory device according to claim 1, wherein the specific code information is the specific code information input to the semiconductor memory device. The code distribution method according to claim 3 or 4, wherein:
【請求項6】 請求項1記載の半導体記憶装置にメディ
ア情報を格納すると共に、この半導体記憶装置に、請求
項5記載のコード配信方法によって配信された前記特定
のコード情報を添付して送付された送付物を受け取り、 前記半導体記憶装置を再生装置にセッティングした後、 前記特定のコード情報を前記再生装置を介して前記半導
体記憶装置に入力して、当該半導体記憶装置固有に設定
されたチップ識別情報と前記特定のコード情報との照合
処理を行い、 その照合結果が一致した場合のみに前記再生装置により
前記半導体記憶装置中のメディア情報を再生することを
特徴とするメディア再生方法。
6. A method for storing media information in a semiconductor memory device according to claim 1 and transmitting the specific code information distributed by the code distribution method according to claim 5 to the semiconductor memory device. After receiving the sent product and setting the semiconductor storage device in a playback device, the specific code information is input to the semiconductor storage device via the playback device, and a chip identification uniquely set for the semiconductor storage device is received. A media reproducing method, comprising: performing collation processing of information with the specific code information; and reproducing the media information in the semiconductor storage device by the reproducing device only when the collation results match.
【請求項7】 販売した半導体記憶装置のパッケージに
記されたキーナンバーが外部端末から入力されるのを待
つステップと、 前記キーナンバーの入力時に、少なくともこの入力され
たキーナンバーを検索キーとして、前記半導体記憶装置
を購入したパッケージ購入者に対応した販売リストが格
納してあるデータベースを検索するステップと、 前記キーナンバーに対応した販売リストが検索されたと
きは、前記キーナンバーを入力した外部端末に対して、
前記半導体記憶装置を動作可能にするための特定のコー
ド情報を返信するステップとを有する処理プログラムを
記録したことを特徴とする機械読み出し可能な媒体。
7. A step of waiting for a key number written on a package of the sold semiconductor storage device to be input from an external terminal; and at the time of inputting the key number, at least the input key number as a search key; Searching a database in which a sales list corresponding to a package purchaser who purchased the semiconductor storage device is stored; and when a sales list corresponding to the key number is searched, an external terminal that has input the key number For
Returning a specific code information for enabling the semiconductor memory device to operate. A machine-readable medium having recorded thereon a processing program.
【請求項8】 前記外部端末からの前記キーナンバーの
入力及び前記外部端末への前記特定のコード情報の返信
は、オンラインで行われるように構成した処理プログラ
ムを記録したことを特徴とする請求項7記載の機械読み
出し可能な媒体。
8. A processing program recorded such that the input of the key number from the external terminal and the return of the specific code information to the external terminal are performed online. 8. The machine readable medium according to claim 7.
JP2000197363A 2000-06-29 2000-06-29 Semiconductor memory, code distributing method, media reproducing method, and machine readable medium Pending JP2002014874A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000197363A JP2002014874A (en) 2000-06-29 2000-06-29 Semiconductor memory, code distributing method, media reproducing method, and machine readable medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000197363A JP2002014874A (en) 2000-06-29 2000-06-29 Semiconductor memory, code distributing method, media reproducing method, and machine readable medium

Publications (1)

Publication Number Publication Date
JP2002014874A true JP2002014874A (en) 2002-01-18

Family

ID=18695696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197363A Pending JP2002014874A (en) 2000-06-29 2000-06-29 Semiconductor memory, code distributing method, media reproducing method, and machine readable medium

Country Status (1)

Country Link
JP (1) JP2002014874A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236064A (en) * 2005-02-25 2006-09-07 Oki Electric Ind Co Ltd Memory control device and memory system
JP2015517287A (en) * 2012-06-21 2015-06-18 ジェムアルト エスアー Method for manufacturing an electronic device with a deactivated sensing mode and method for converting the sensing mode of the electronic device to reactivation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236064A (en) * 2005-02-25 2006-09-07 Oki Electric Ind Co Ltd Memory control device and memory system
JP2015517287A (en) * 2012-06-21 2015-06-18 ジェムアルト エスアー Method for manufacturing an electronic device with a deactivated sensing mode and method for converting the sensing mode of the electronic device to reactivation

Similar Documents

Publication Publication Date Title
USRE42398E1 (en) Memory system
US7284003B2 (en) Product lifecycle data management system and product lifecycle data management method
US7357318B2 (en) RFID tag access authentication system and RFID tag access authentication method
US7089388B1 (en) Terminal for use in a system interfacing with storage media
US5033084A (en) Method and apparatus for protection of software in an electronic system
TWI443669B (en) Disabling faulty flash memory dies
CN114631093B (en) Semiconductor device with secure access key and associated methods and systems
WO2016171819A1 (en) Method and apparatus for in-system management and repair of semi-conductor memory failure
JP2005306490A (en) Id issue management system, article information management system and id issue management method
JPH086860A (en) System and method for write protection of prescribed part ofmemory array
JPH0553926A (en) Memory module and defective bit table setting method for same
TWI469057B (en) Radio-frequency reconfigurations of microelctronic systems in commercial packages
US11521156B2 (en) Trustable product delivery with RFID and smart chip
US20080022149A1 (en) Enabling memory redundancy during testing
US11545210B2 (en) Apparatuses, systems, and methods for fuse array based device identification
JP2000112824A (en) Memory system
JP2002014874A (en) Semiconductor memory, code distributing method, media reproducing method, and machine readable medium
JP2006186247A (en) Semiconductor device
JP2005524915A (en) System and authentication method
US20230096291A1 (en) Apparatuses and methods for bad row mode
JP2008187019A (en) Manufacturing process management system and manufacturing management method of semiconductor device having confidential information packaging system
JPH11328326A (en) Ic card
US20030056106A1 (en) Encryption system for preventing data from being copied illegally and method of the same
JP2001126032A (en) Manufacturing method of ic card and ic card system
JP2007515027A (en) Method, integrated circuit and data storage medium for storing and / or changing memory state information