JP2001345738A - 同期検出装置 - Google Patents
同期検出装置Info
- Publication number
- JP2001345738A JP2001345738A JP2000169377A JP2000169377A JP2001345738A JP 2001345738 A JP2001345738 A JP 2001345738A JP 2000169377 A JP2000169377 A JP 2000169377A JP 2000169377 A JP2000169377 A JP 2000169377A JP 2001345738 A JP2001345738 A JP 2001345738A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- code
- value
- output
- matched filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
- H04B1/70753—Partial phase search
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70756—Jumping within the code, i.e. masking or slewing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 所定の拡散コードで拡散されたＣＤＭＡ方式
の信号を受信して、マッチドフィルタを用いて相関検出
を行う場合に、拡散コードの１周期内で複数回相関を検
出できるようにする。 【解決手段】 受信信号に含まれる既知の所定長の拡散
コードのタイミングを検出する同期検出装置において、
所定長の拡散コードのレプリカコードを、所定の幅の時
間毎に位相を進めながら分割して生成させる相関係数発
生手段１３０と、相関係数発生手段により発生されたレ
プリカコードと受信信号との相関値の検出を所定の幅の
時間毎に行うマッチドフィルタ１０３，１０４とを備え
た。
の信号を受信して、マッチドフィルタを用いて相関検出
を行う場合に、拡散コードの１周期内で複数回相関を検
出できるようにする。 【解決手段】 受信信号に含まれる既知の所定長の拡散
コードのタイミングを検出する同期検出装置において、
所定長の拡散コードのレプリカコードを、所定の幅の時
間毎に位相を進めながら分割して生成させる相関係数発
生手段１３０と、相関係数発生手段により発生されたレ
プリカコードと受信信号との相関値の検出を所定の幅の
時間毎に行うマッチドフィルタ１０３，１０４とを備え
た。
Description
【０００１】
【発明の属する技術分野】本発明は、通信端末装置にお
ける同期検出装置に関し、特にＣＤＭＡ（Code Divisio
n Multiple Accsess：符号分割多元接続）方式によるセ
ルラ無線通信システムに適用して好適な同期検出装置に
関する。
ける同期検出装置に関し、特にＣＤＭＡ（Code Divisio
n Multiple Accsess：符号分割多元接続）方式によるセ
ルラ無線通信システムに適用して好適な同期検出装置に
関する。
【０００２】
【従来の技術】ＣＤＭＡ方式は、拡散符号を用いた多重
化方式であり、次世代移動体通信方式の無線アクセス方
式の１つして、セルラ無線通信システムへの適用が検討
され、また一部のシステムは既に実用化されている。セ
ルラ無線通信システムにおいては、通信サービスを提供
するエリアを所望の大きさのセルに分割して、各セル内
にそれぞれ固定局としての基地局を設置し、移動局であ
る通信端末装置は通信状態が最も良好であると思われる
基地局と無線接続するようになされている。
化方式であり、次世代移動体通信方式の無線アクセス方
式の１つして、セルラ無線通信システムへの適用が検討
され、また一部のシステムは既に実用化されている。セ
ルラ無線通信システムにおいては、通信サービスを提供
するエリアを所望の大きさのセルに分割して、各セル内
にそれぞれ固定局としての基地局を設置し、移動局であ
る通信端末装置は通信状態が最も良好であると思われる
基地局と無線接続するようになされている。
【０００３】図９は、このようなセルラ無線通信システ
ムの構成例を示した図であり、複数の基地局Ｂ１〜Ｂ７
を所定の間隔で配置して、各基地局Ｂ１〜Ｂ７の配置で
セルＣ１〜Ｃ７が構成される。ここで、セルＣ１のエリ
ア内にいる携帯電話機Ｍ１は、基地局Ｂ１と無線通信で
接続される。
ムの構成例を示した図であり、複数の基地局Ｂ１〜Ｂ７
を所定の間隔で配置して、各基地局Ｂ１〜Ｂ７の配置で
セルＣ１〜Ｃ７が構成される。ここで、セルＣ１のエリ
ア内にいる携帯電話機Ｍ１は、基地局Ｂ１と無線通信で
接続される。
【０００４】このようなセルラ無線通信システムにおい
て、移動局が接続する基地局を探すことは、一般にセル
サーチと呼ばれている。ＣＤＭＡ方式のセルラ無線通信
システムでは、各基地局が同一周波数を使用するため、
このセルサーチを行う際には、受信信号に含まれる拡散
コードのタイミングを捕捉する必要がある。
て、移動局が接続する基地局を探すことは、一般にセル
サーチと呼ばれている。ＣＤＭＡ方式のセルラ無線通信
システムでは、各基地局が同一周波数を使用するため、
このセルサーチを行う際には、受信信号に含まれる拡散
コードのタイミングを捕捉する必要がある。
【０００５】ＣＤＭＡ方式で拡散コードを捕捉する処理
としては、例えばマッチドフィルタを用いた同期検出装
置を使用する。図１０は、従来のマッチドフィルタを用
いた同期検出装置の一例を示した構成図である。入力端
子９０１に得られる受信信号を、混合器９０２，９０３
に供給して、搬送波発生器９０４が出力する搬送波を混
合器９０２で受信出力に混合すると共に、搬送波発生器
９０４が出力する搬送波をπ／２移相器９０５でπ／２
位相シフトさせた後、混合器９０５で受信出力に混合し
て、受信信号に含まれる同相成分及び直交成分の検波を
行う。
としては、例えばマッチドフィルタを用いた同期検出装
置を使用する。図１０は、従来のマッチドフィルタを用
いた同期検出装置の一例を示した構成図である。入力端
子９０１に得られる受信信号を、混合器９０２，９０３
に供給して、搬送波発生器９０４が出力する搬送波を混
合器９０２で受信出力に混合すると共に、搬送波発生器
９０４が出力する搬送波をπ／２移相器９０５でπ／２
位相シフトさせた後、混合器９０５で受信出力に混合し
て、受信信号に含まれる同相成分及び直交成分の検波を
行う。
【０００６】検波された同相成分及び直交成分は、アナ
ログ／デジタル変換器９０６及び９０７に供給して、デ
ジタルデータ化された同相成分Ｄｉ及び直交成分Ｄｑを
得、それぞれのデータＤｉ及びＤｑを、バンドパスフィ
ルタ９０８及び９０９を介してマッチドフィルタ９１０
及び９１１に供給する。
ログ／デジタル変換器９０６及び９０７に供給して、デ
ジタルデータ化された同相成分Ｄｉ及び直交成分Ｄｑを
得、それぞれのデータＤｉ及びＤｑを、バンドパスフィ
ルタ９０８及び９０９を介してマッチドフィルタ９１０
及び９１１に供給する。
【０００７】マッチドフィルタ９１０及び９１１は、所
定の拡散コードで拡散されたＣＤＭＡ方式の受信データ
との相関を検出するための回路であり、相関係数発生器
９１２から供給される同相成分，直交成分の拡散コード
のレプリカＣｉ，Ｃｑを、各マッチドフィルタ９１０及
び９１１に供給する。そして、マッチドフィルタ９１０
で、受信データＤｉとレプリカコードＣｉとの相関値Σ
m ＤｉＣｉと、受信データＤｉとレプリカコードＣｑと
の相関値Σm ＤｉＣｑとを得る。また、マッチドフィル
タ９１１で、受信データＤｑとレプリカコードＣｉとの
相関値Σm ＤｑＣｉと、受信データＤｑとレプリカコー
ドＣｑとの相関値Σm ＤｑＣｑとを得る。
定の拡散コードで拡散されたＣＤＭＡ方式の受信データ
との相関を検出するための回路であり、相関係数発生器
９１２から供給される同相成分，直交成分の拡散コード
のレプリカＣｉ，Ｃｑを、各マッチドフィルタ９１０及
び９１１に供給する。そして、マッチドフィルタ９１０
で、受信データＤｉとレプリカコードＣｉとの相関値Σ
m ＤｉＣｉと、受信データＤｉとレプリカコードＣｑと
の相関値Σm ＤｉＣｑとを得る。また、マッチドフィル
タ９１１で、受信データＤｑとレプリカコードＣｉとの
相関値Σm ＤｑＣｉと、受信データＤｑとレプリカコー
ドＣｑとの相関値Σm ＤｑＣｑとを得る。
【０００８】マッチドフィルタ９１０が出力する相関値
Σm ＤｉＣｉと、マッチドフィルタ９１１が出力する相
関値Σm ＤｑＣｑとは、加算器９１４に供給して、両相
関値の加算値（Σm ＤｉＣｉ＋Σm ＤｑＣｑ）を得る。
この加算値が同相成分の逆拡散出力となる。この逆拡散
出力は、二乗回路９１６に供給して実数化し、加算器９
１８に供給する。
Σm ＤｉＣｉと、マッチドフィルタ９１１が出力する相
関値Σm ＤｑＣｑとは、加算器９１４に供給して、両相
関値の加算値（Σm ＤｉＣｉ＋Σm ＤｑＣｑ）を得る。
この加算値が同相成分の逆拡散出力となる。この逆拡散
出力は、二乗回路９１６に供給して実数化し、加算器９
１８に供給する。
【０００９】マッチドフィルタ９１０が出力する相関値
Σm ＤｉＣｑと、マッチドフィルタ９１１が出力する相
関値Σm ＤｑＣｉとは、減算器９１５に供給して、両相
関値の差の値（Σm ＤｑＣｉ−Σm ＤｉＣｑ）を得る。
この差の値が直交成分の逆拡散出力となる。この逆拡散
出力は、二乗回路９１７に供給して実数化し、加算器９
１８に供給する。
Σm ＤｉＣｑと、マッチドフィルタ９１１が出力する相
関値Σm ＤｑＣｉとは、減算器９１５に供給して、両相
関値の差の値（Σm ＤｑＣｉ−Σm ＤｉＣｑ）を得る。
この差の値が直交成分の逆拡散出力となる。この逆拡散
出力は、二乗回路９１７に供給して実数化し、加算器９
１８に供給する。
【００１０】加算器９１８では、供給される両信号を加
算して１系統の信号として、相関エネルギーＥが求めら
れる。マッチドフィルタの構成については、後述する実
施の形態の中で詳細に説明するが、受信データを所定段
数のシフトレジスタにセットし、受信データに含まれて
いると予想されるレプリカコードと、シフトレジスタに
セットされている受信データとの乗算を行い、受信デー
タが拡散されていたコードとレプリカコードとが一致し
たとき、相関出力として極大値が得られるものである。
従って、受信データが拡散されていたコードとレプリカ
コードとが一致したとき、最終的に出力される相関エネ
ルギーＥが極大値を示すことになり、この極大値を示す
タイミングから、受信データを逆拡散するタイミングを
得ることができるものである。
算して１系統の信号として、相関エネルギーＥが求めら
れる。マッチドフィルタの構成については、後述する実
施の形態の中で詳細に説明するが、受信データを所定段
数のシフトレジスタにセットし、受信データに含まれて
いると予想されるレプリカコードと、シフトレジスタに
セットされている受信データとの乗算を行い、受信デー
タが拡散されていたコードとレプリカコードとが一致し
たとき、相関出力として極大値が得られるものである。
従って、受信データが拡散されていたコードとレプリカ
コードとが一致したとき、最終的に出力される相関エネ
ルギーＥが極大値を示すことになり、この極大値を示す
タイミングから、受信データを逆拡散するタイミングを
得ることができるものである。
【００１１】図１１は、図１０に示す同期検出装置で相
関検出を行う状態の一例を示した図である。この例で
は、検出装置内のマッチドフィルタが備えるシフトレジ
スタの段数をｍとしたとき、相関加算チップ数がｍとな
り、サーチ可能範囲がｍ×ｎチップとなる。マッチドフ
ィルタ内のシフトレジスタの状態としては、図１１Ａに
示すように１チップずつ進んで行き、マッチドフィルタ
に入力されるｍビットの相関係数（即ち相関係数発生器
の出力）としては、図１１Ｂに示すように、常に同じデ
ータである。
関検出を行う状態の一例を示した図である。この例で
は、検出装置内のマッチドフィルタが備えるシフトレジ
スタの段数をｍとしたとき、相関加算チップ数がｍとな
り、サーチ可能範囲がｍ×ｎチップとなる。マッチドフ
ィルタ内のシフトレジスタの状態としては、図１１Ａに
示すように１チップずつ進んで行き、マッチドフィルタ
に入力されるｍビットの相関係数（即ち相関係数発生器
の出力）としては、図１１Ｂに示すように、常に同じデ
ータである。
【００１２】従って、マッチドフィルタの出力（図１１
Ｃ）としては、サーチ可能範囲内で１チップずつ変化す
る。そして、その出力である相関エネルギーを、図１１
Ｄに示すように、１チップずつメモリの異なるアドレス
に書き込ませることで、そのメモリに書込まれる値につ
いても、図１１Ｅに示すように、１チップずつ変化す
る。ここで、あるタイミングでマッチドフィルタにセッ
トされる値ＭＦＤ(t) と、相関係数発生器の出力ＭＦＣ
(t) とが一致したとき、そのときのマッチドフィルタの
出力ＯＵＴ(t) が、サーチ可能範囲での最大値となり、
そのタイミングが基準となるタイミングとして検出され
る。この最大値となるタイミングは、拡散コードの１周
期に１回しか存在しない。
Ｃ）としては、サーチ可能範囲内で１チップずつ変化す
る。そして、その出力である相関エネルギーを、図１１
Ｄに示すように、１チップずつメモリの異なるアドレス
に書き込ませることで、そのメモリに書込まれる値につ
いても、図１１Ｅに示すように、１チップずつ変化す
る。ここで、あるタイミングでマッチドフィルタにセッ
トされる値ＭＦＤ(t) と、相関係数発生器の出力ＭＦＣ
(t) とが一致したとき、そのときのマッチドフィルタの
出力ＯＵＴ(t) が、サーチ可能範囲での最大値となり、
そのタイミングが基準となるタイミングとして検出され
る。この最大値となるタイミングは、拡散コードの１周
期に１回しか存在しない。
【００１３】
【発明が解決しようとする課題】上述したマッチドフィ
ルタを用いた同期検出装置の場合には、マッチドフィル
タのシフトレジスタの段数に相当するチップ数を加算し
た相関出力しか求めることができない。長い周期の擬似
雑音符号を用いた拡散コードのタイミングを得る場合に
は、拡散コードの一部のみを用いての相関エネルギーを
検出することになるが、拡散コードの１周期に１回しか
相関エネルギーの極大値が得られない。
ルタを用いた同期検出装置の場合には、マッチドフィル
タのシフトレジスタの段数に相当するチップ数を加算し
た相関出力しか求めることができない。長い周期の擬似
雑音符号を用いた拡散コードのタイミングを得る場合に
は、拡散コードの一部のみを用いての相関エネルギーを
検出することになるが、拡散コードの１周期に１回しか
相関エネルギーの極大値が得られない。
【００１４】また、ＣＤＭＡ方式の受信機では、スライ
ディング相関器を用いた同期検出装置を使用する場合も
ある。このスライディング相関器を用いた同期検出装置
の場合には、マッチドフィルタを使用した場合と比較し
て、少ない回路規模で多くのチップ数を加算した相関検
出を得ることができる。しかし、拡散コードの１つのタ
イミングに対する相関出力を求めるために必要な時間
が、マッチドフィルタは拡散コード１チップ分の時間で
良いのに対して、スライディング相関器の場合には、相
関を求めるための加算チップ数をＭとすると、Ｍチップ
分の時間がかかってしまう。このため、時間的に広い範
囲のタイミングに対する相関出力を求めて比較するため
には、スライディング相関器では時間がかかりすぎて好
ましくない。
ディング相関器を用いた同期検出装置を使用する場合も
ある。このスライディング相関器を用いた同期検出装置
の場合には、マッチドフィルタを使用した場合と比較し
て、少ない回路規模で多くのチップ数を加算した相関検
出を得ることができる。しかし、拡散コードの１つのタ
イミングに対する相関出力を求めるために必要な時間
が、マッチドフィルタは拡散コード１チップ分の時間で
良いのに対して、スライディング相関器の場合には、相
関を求めるための加算チップ数をＭとすると、Ｍチップ
分の時間がかかってしまう。このため、時間的に広い範
囲のタイミングに対する相関出力を求めて比較するため
には、スライディング相関器では時間がかかりすぎて好
ましくない。
【００１５】本発明の目的は、マッチドフィルタを用い
て相関検出を行う場合に、拡散コードの１周期内で複数
回相関を検出できるようにすることにある。
て相関検出を行う場合に、拡散コードの１周期内で複数
回相関を検出できるようにすることにある。
【００１６】
【課題を解決するための手段】本発明は、受信信号に含
まれる既知の所定長の拡散コードのタイミングを検出す
る同期検出装置において、所定長の拡散コードのレプリ
カコードを、所定の幅の時間毎に位相を進めながら分割
して生成させる相関係数発生手段と、相関係数発生手段
により発生されたレプリカコードと受信信号との相関値
の検出を所定の幅の時間毎に行うマッチドフィルタとを
備えたものである。
まれる既知の所定長の拡散コードのタイミングを検出す
る同期検出装置において、所定長の拡散コードのレプリ
カコードを、所定の幅の時間毎に位相を進めながら分割
して生成させる相関係数発生手段と、相関係数発生手段
により発生されたレプリカコードと受信信号との相関値
の検出を所定の幅の時間毎に行うマッチドフィルタとを
備えたものである。
【００１７】このようにしたことで、拡散コードの１周
期内の所定の幅の時間毎に受信信号とレプリカコードと
の相関値の検出が行え、拡散コードの１周期内で複数回
相関を検出できるようになる。
期内の所定の幅の時間毎に受信信号とレプリカコードと
の相関値の検出が行え、拡散コードの１周期内で複数回
相関を検出できるようになる。
【００１８】
【発明の実施の形態】以下、図１〜図７を参照して、本
発明の第１の実施の形態を説明する。
発明の第１の実施の形態を説明する。
【００１９】本例においては、所定の拡散コードで拡散
されたデータが基地局から伝送されるＣＤＭＡ方式の無
線伝送システムに適用される受信端末装置において、そ
の拡散コードのタイミングを検出する同期検出を行う同
期検出装置としたものである。なお、本例の場合には、
基地局毎に伝送されるデータを拡散する拡散コードが異
なるものとしてあり、本例の同期検出装置では既に送出
局（基地局）から出力されるデータの拡散コードは判っ
ているものとする。また、その拡散コードのある程度の
位相範囲（即ち同期タイミングが存在する範囲）は、別
の処理で推定できているものとする。そして本例の同期
検出装置では、そのある程度の範囲まで推定された同期
タイミングから、さらに正確な同期タイミングを検出す
る処理を行う。
されたデータが基地局から伝送されるＣＤＭＡ方式の無
線伝送システムに適用される受信端末装置において、そ
の拡散コードのタイミングを検出する同期検出を行う同
期検出装置としたものである。なお、本例の場合には、
基地局毎に伝送されるデータを拡散する拡散コードが異
なるものとしてあり、本例の同期検出装置では既に送出
局（基地局）から出力されるデータの拡散コードは判っ
ているものとする。また、その拡散コードのある程度の
位相範囲（即ち同期タイミングが存在する範囲）は、別
の処理で推定できているものとする。そして本例の同期
検出装置では、そのある程度の範囲まで推定された同期
タイミングから、さらに正確な同期タイミングを検出す
る処理を行う。
【００２０】図１は、本例の同期検出装置の構成を示す
図である。入力端子１０１には、所定のチャンネル（周
波数）の受信信号を検波しデジタル化した同相成分のデ
ータＤｉが得られ、入力端子１０２には、同じチャンネ
ルの直交成分のデータＤｑが得られる。このデータＤｉ
及びＤｑをマッチドフィルタ１０３及び１０４に供給す
る。
図である。入力端子１０１には、所定のチャンネル（周
波数）の受信信号を検波しデジタル化した同相成分のデ
ータＤｉが得られ、入力端子１０２には、同じチャンネ
ルの直交成分のデータＤｑが得られる。このデータＤｉ
及びＤｑをマッチドフィルタ１０３及び１０４に供給す
る。
【００２１】マッチドフィルタ１０３及び１０４は、所
定の拡散コードで拡散されたＣＤＭＡ方式の受信データ
との相関を検出するための回路であり、相関係数発生器
１３０から供給される同相成分，直交成分の拡散コード
のレプリカＣｉ，Ｃｑを、各マッチドフィルタ１０３及
び１０４に供給する。ここで本例のマッチドフィルタ１
０３及び１０４は、拡散コードの周期をＴとすると、マ
ッチドフィルタ１０３，１０４が備えるシフトレジスタ
の段数ｍよりも周期Ｔが大きな値としてある。具体的に
は、例えば周期Ｔを３８４００チップ、シフトレジスタ
の段数ｍを２５６とする。
定の拡散コードで拡散されたＣＤＭＡ方式の受信データ
との相関を検出するための回路であり、相関係数発生器
１３０から供給される同相成分，直交成分の拡散コード
のレプリカＣｉ，Ｃｑを、各マッチドフィルタ１０３及
び１０４に供給する。ここで本例のマッチドフィルタ１
０３及び１０４は、拡散コードの周期をＴとすると、マ
ッチドフィルタ１０３，１０４が備えるシフトレジスタ
の段数ｍよりも周期Ｔが大きな値としてある。具体的に
は、例えば周期Ｔを３８４００チップ、シフトレジスタ
の段数ｍを２５６とする。
【００２２】そして、相関係数発生器１３０で生成され
て供給されるレプリカＣｉ，Ｃｑについては、クロック
がｍ回発生する毎（即ちｍチップ進む毎）に、ｍチップ
位相進めたものに順に変化させるようにしてある。その
具体的な処理については後述する。なお、以下の説明で
は、１周期と述べたとき、拡散コードの１周期を示し、
その１周期の期間内でクロックがｍ回発生する期間を、
１単位の期間と称する。
て供給されるレプリカＣｉ，Ｃｑについては、クロック
がｍ回発生する毎（即ちｍチップ進む毎）に、ｍチップ
位相進めたものに順に変化させるようにしてある。その
具体的な処理については後述する。なお、以下の説明で
は、１周期と述べたとき、拡散コードの１周期を示し、
その１周期の期間内でクロックがｍ回発生する期間を、
１単位の期間と称する。
【００２３】そして、マッチドフィルタ１０３で、受信
データＤｉとレプリカコードＣｉとの相関値Σm ＤｉＣ
ｉと、受信データＤｉとレプリカコードＣｑとの相関値
ΣmＤｉＣｑとを得る。また、マッチドフィルタ１０４
で、受信データＤｑとレプリカコードＣｉとの相関値Σ
m ＤｑＣｉと、受信データＤｑとレプリカコードＣｑと
の相関値Σm ＤｑＣｑとを得る。
データＤｉとレプリカコードＣｉとの相関値Σm ＤｉＣ
ｉと、受信データＤｉとレプリカコードＣｑとの相関値
ΣmＤｉＣｑとを得る。また、マッチドフィルタ１０４
で、受信データＤｑとレプリカコードＣｉとの相関値Σ
m ＤｑＣｉと、受信データＤｑとレプリカコードＣｑと
の相関値Σm ＤｑＣｑとを得る。
【００２４】マッチドフィルタ１０３が出力する相関値
Σm ＤｉＣｉと、マッチドフィルタ１０４が出力する相
関値Σm ＤｑＣｑとは、加算器１０５に供給して、両相
関値の加算値（Σm ＤｉＣｉ＋Σm ＤｑＣｑ）を得る。
この加算値が同相成分の逆拡散出力となる。この逆拡散
出力は、二乗回路１０７に供給して実数化し、加算器１
０９に供給する。
Σm ＤｉＣｉと、マッチドフィルタ１０４が出力する相
関値Σm ＤｑＣｑとは、加算器１０５に供給して、両相
関値の加算値（Σm ＤｉＣｉ＋Σm ＤｑＣｑ）を得る。
この加算値が同相成分の逆拡散出力となる。この逆拡散
出力は、二乗回路１０７に供給して実数化し、加算器１
０９に供給する。
【００２５】マッチドフィルタ１０３が出力する相関値
Σm ＤｉＣｑと、マッチドフィルタ１０４が出力する相
関値Σm ＤｑＣｉとは、減算器１０６に供給して、両相
関値の差の値（Σm ＤｑＣｉ−Σm ＤｉＣｑ）を得る。
この差の値が直交成分の逆拡散出力となる。この逆拡散
出力は、二乗回路１０８に供給して実数化し、加算器１
０９に供給する。
Σm ＤｉＣｑと、マッチドフィルタ１０４が出力する相
関値Σm ＤｑＣｉとは、減算器１０６に供給して、両相
関値の差の値（Σm ＤｑＣｉ−Σm ＤｉＣｑ）を得る。
この差の値が直交成分の逆拡散出力となる。この逆拡散
出力は、二乗回路１０８に供給して実数化し、加算器１
０９に供給する。
【００２６】加算器１０９では、供給される両信号を加
算して１系統の信号として、相関エネルギーＥm が求め
られる。この加算器１０９が出力する相関エネルギーＥ
m を、周期加算部１１０に供給する。周期加算部１１０
は、加算器１１１とメモリ１１２とで構成される回路で
あり、加算器１０９から供給される相関エネルギーＥ m
のデータを、加算器１１１に供給し、この加算器１１１
でメモリ１１２の出力と加算し、加算出力をメモリ１１
２に書込ませる。このメモリ１１２は、クロックがｍ回
発生する期間が経過すると、書込まれたデータが読み出
されて加算器１１１に供給されるもので、結果的にクロ
ックがｍ回発生する期間を１周期として累積的に加算さ
れる回路として機能する。
算して１系統の信号として、相関エネルギーＥm が求め
られる。この加算器１０９が出力する相関エネルギーＥ
m を、周期加算部１１０に供給する。周期加算部１１０
は、加算器１１１とメモリ１１２とで構成される回路で
あり、加算器１０９から供給される相関エネルギーＥ m
のデータを、加算器１１１に供給し、この加算器１１１
でメモリ１１２の出力と加算し、加算出力をメモリ１１
２に書込ませる。このメモリ１１２は、クロックがｍ回
発生する期間が経過すると、書込まれたデータが読み出
されて加算器１１１に供給されるもので、結果的にクロ
ックがｍ回発生する期間を１周期として累積的に加算さ
れる回路として機能する。
【００２７】このメモリ１１２に累積加算された各アド
レスの値は、この同期検出装置の同期検出動作を制御す
るコントローラ１２０により読み出されて判断される。
相関係数発生器１３０で拡散コードのレプリカを発生さ
せる位相についても、このコントローラ１２０により制
御される。
レスの値は、この同期検出装置の同期検出動作を制御す
るコントローラ１２０により読み出されて判断される。
相関係数発生器１３０で拡散コードのレプリカを発生さ
せる位相についても、このコントローラ１２０により制
御される。
【００２８】図２は、本例の相関検出発生器１３０の構
成例を示す図である。入力端子１３１には、拡散コード
のレプリカを発生させるための初期値ＣＤＥＤinitが得
られ、この初期値ＣＤＥＤinitを、切換スイッチ１４０
の第１の固定接点１４１に供給する。初期値ＣＤＥＤ
initは、受信する基地局毎に設定される拡散コードの最
初の１単位の値を生成させるための長さＬreg のビット
数（ここでは９ビット）のコードであり、例えばコント
ローラ１２０が設定する。
成例を示す図である。入力端子１３１には、拡散コード
のレプリカを発生させるための初期値ＣＤＥＤinitが得
られ、この初期値ＣＤＥＤinitを、切換スイッチ１４０
の第１の固定接点１４１に供給する。初期値ＣＤＥＤ
initは、受信する基地局毎に設定される拡散コードの最
初の１単位の値を生成させるための長さＬreg のビット
数（ここでは９ビット）のコードであり、例えばコント
ローラ１２０が設定する。
【００２９】拡散コードの各周期の最初の１単位の期間
では、切換スイッチ１４０は第１の固定接点１４１と接
続状態にあり、入力端子１３１に得られる初期値は、切
換スイッチ１４０を介してＰＮデコーダ１３２及びデー
タデコーダ１３３に供給される。ＰＮデコーダ１３２
は、供給されるデータに基づいて擬似ランダム系列であ
るＰＮ（Pseudo Noise）符号を発生させるデコーダであ
る。ここでは、同相成分用のＰＮ符号と、直交成分用の
ＰＮ符号との２系統のＰＮ符号を生成させて、それぞれ
のＰＮ符号を拡散コードのレプリカとして、上述した２
つのマッチドフィルタ１０３，１０４に供給する。
では、切換スイッチ１４０は第１の固定接点１４１と接
続状態にあり、入力端子１３１に得られる初期値は、切
換スイッチ１４０を介してＰＮデコーダ１３２及びデー
タデコーダ１３３に供給される。ＰＮデコーダ１３２
は、供給されるデータに基づいて擬似ランダム系列であ
るＰＮ（Pseudo Noise）符号を発生させるデコーダであ
る。ここでは、同相成分用のＰＮ符号と、直交成分用の
ＰＮ符号との２系統のＰＮ符号を生成させて、それぞれ
のＰＮ符号を拡散コードのレプリカとして、上述した２
つのマッチドフィルタ１０３，１０４に供給する。
【００３０】データデコーダ１３３は、切換スイッチ１
４０を介して供給される初期値に基づいて、次の１単位
のＰＮ符号を生成させるための値ＣＤＥＤ１を生成させ
て、その生成された値を、ラッチ回路１３４にラッチさ
せる。ラッチ回路１３４では、クロックＣＬＫ１が供給
されてラッチ動作が行われる。このラッチ動作は、例え
ばクロックＣＬＫ１が所定回数（ここではｍ回）供給さ
れる毎に供給されるデータのラッチ動作を繰り返す。ラ
ッチ回路１３４に保持された値は、切換スイッチ１４０
の第２の固定接点１４２に供給する。拡散コードの各周
期の最初の１単位以外の期間では、切換スイッチ１４０
は第２の固定接点１４２と接続状態にあり、ラッチ回路
１３４にラッチされたデータが、切換スイッチ１４０を
介してＰＮデコーダ１３２に供給されて、次の１単位の
ＰＮ符号が生成されると共に、データデコーダ１３３に
も戻されて、次の１単位のＰＮ符号を生成させるための
初期値ＣＤＥＤinit′が生成される。
４０を介して供給される初期値に基づいて、次の１単位
のＰＮ符号を生成させるための値ＣＤＥＤ１を生成させ
て、その生成された値を、ラッチ回路１３４にラッチさ
せる。ラッチ回路１３４では、クロックＣＬＫ１が供給
されてラッチ動作が行われる。このラッチ動作は、例え
ばクロックＣＬＫ１が所定回数（ここではｍ回）供給さ
れる毎に供給されるデータのラッチ動作を繰り返す。ラ
ッチ回路１３４に保持された値は、切換スイッチ１４０
の第２の固定接点１４２に供給する。拡散コードの各周
期の最初の１単位以外の期間では、切換スイッチ１４０
は第２の固定接点１４２と接続状態にあり、ラッチ回路
１３４にラッチされたデータが、切換スイッチ１４０を
介してＰＮデコーダ１３２に供給されて、次の１単位の
ＰＮ符号が生成されると共に、データデコーダ１３３に
も戻されて、次の１単位のＰＮ符号を生成させるための
初期値ＣＤＥＤinit′が生成される。
【００３１】なお、本例の相関検出発生器１３０では、
拡散コードの１周期が経過すると、切換スイッチ１４０
を第１の固定接点１４１側に戻して、初期値をＣＤＥＤ
initを再度入力させる処理を繰り返す。相関検出発生器
１３０での拡散コードのレプリカの発生タイミングにつ
いては、この同期検出装置の検出同期を制御するコント
ローラ１２０により設定される。
拡散コードの１周期が経過すると、切換スイッチ１４０
を第１の固定接点１４１側に戻して、初期値をＣＤＥＤ
initを再度入力させる処理を繰り返す。相関検出発生器
１３０での拡散コードのレプリカの発生タイミングにつ
いては、この同期検出装置の検出同期を制御するコント
ローラ１２０により設定される。
【００３２】ここで、ＰＮデコーダ１３２の構成につい
て説明する。図３は、ＰＮデコーダの一般的な構成例
（本例のＰＮデコーダ１３２の構成ではない）を示した
ものである。この図３に示したＰＮデコーダを参照して
ＰＮ符号が発生される原理について説明すると、この例
では９段のシフトレジスタＤ０〜Ｄ８と、Ｅx-ＯＲ（エ
クスクルーシブオア）ゲート回路１３２ａとで構成させ
てあり、シフトレジスタＤ０の出力をＰＮ符号出力と
し、シフトレジスタＤ０の出力とシフトレジスタＤ４の
出力とで排他的論理和演算を行い、その結果をシフトレ
ジスタＤ８に戻す構成としてある。
て説明する。図３は、ＰＮデコーダの一般的な構成例
（本例のＰＮデコーダ１３２の構成ではない）を示した
ものである。この図３に示したＰＮデコーダを参照して
ＰＮ符号が発生される原理について説明すると、この例
では９段のシフトレジスタＤ０〜Ｄ８と、Ｅx-ＯＲ（エ
クスクルーシブオア）ゲート回路１３２ａとで構成させ
てあり、シフトレジスタＤ０の出力をＰＮ符号出力と
し、シフトレジスタＤ０の出力とシフトレジスタＤ４の
出力とで排他的論理和演算を行い、その結果をシフトレ
ジスタＤ８に戻す構成としてある。
【００３３】各シフトレジスタＤ０〜Ｄ８にセットされ
た初期値をデータＩ０〜Ｉ８とすると、タイミングｔ＝
０における出力Ｏ０はデータＩ０となる。そして、デー
タＩ０が出力されるときに、シフトレジスタＤ８に入力
されるデータは、データＩ０とデータＩ４の排他的論理
和結果となる。また、タイミングｔ＝１の出力Ｏ１はデ
ータＩ１となり、そのときシフトレジスタＤ８に入力さ
れるデータは、データＩ１とデータＩ５の排他的論理和
結果となる。以下順にシフトレジスタにセットされた値
が順にシフトされて出力されると共に、シフトレジスタ
Ｄ０の出力とシフトレジスタＤ４の出力とで排他的論理
和演算が繰り返される。
た初期値をデータＩ０〜Ｉ８とすると、タイミングｔ＝
０における出力Ｏ０はデータＩ０となる。そして、デー
タＩ０が出力されるときに、シフトレジスタＤ８に入力
されるデータは、データＩ０とデータＩ４の排他的論理
和結果となる。また、タイミングｔ＝１の出力Ｏ１はデ
ータＩ１となり、そのときシフトレジスタＤ８に入力さ
れるデータは、データＩ１とデータＩ５の排他的論理和
結果となる。以下順にシフトレジスタにセットされた値
が順にシフトされて出力されると共に、シフトレジスタ
Ｄ０の出力とシフトレジスタＤ４の出力とで排他的論理
和演算が繰り返される。
【００３４】このことから、例えば時刻ｔ＝０〜１９の
間の出力コードＯ０〜Ｏ１９は、初期値Ｉ０〜Ｉ８を基
準にした排他的論理和演算によって表すことができる。
本例におけるＰＮデコーダ１３２は、このことを踏まえ
た上で構成したものである。図４は、本例のＰＮデコー
ダ１３２の構成の原理を示した図であり、ここでは９ビ
ットの初期値Ｉ０〜Ｉ８がパラレルに入力したとき、そ
の９ビットデータを、論理演算で展開して、２０ビット
のＰＮ符号Ｏ０〜Ｏ１９を一挙に生成させる構成として
ある。
間の出力コードＯ０〜Ｏ１９は、初期値Ｉ０〜Ｉ８を基
準にした排他的論理和演算によって表すことができる。
本例におけるＰＮデコーダ１３２は、このことを踏まえ
た上で構成したものである。図４は、本例のＰＮデコー
ダ１３２の構成の原理を示した図であり、ここでは９ビ
ットの初期値Ｉ０〜Ｉ８がパラレルに入力したとき、そ
の９ビットデータを、論理演算で展開して、２０ビット
のＰＮ符号Ｏ０〜Ｏ１９を一挙に生成させる構成として
ある。
【００３５】図４に示した本例のＰＮデコーダでは、入
力データＩ０〜Ｉ８は、それぞれバッファＢ１〜Ｂ９を
介して出力させて、出力データＯ０〜Ｏ８としてある。
また、２つの入力データを、Ｅx-ＯＲゲート回路ＥＸ１
〜ＥＸ５で排他的論理和演算することによって、出力デ
ータＯ９〜Ｏ１３としてある。また、入力データとＥx-
ＯＲゲート回路ＥＸ１〜ＥＸ４の出力とを、Ｅx-ＯＲゲ
ート回路ＥＸ６〜ＥＸ９で排他的論理和演算することに
よって、出力データＯ１４〜Ｏ１７としてある。さら
に、Ｅx-ＯＲゲート回路ＥＸ１の出力と、Ｅx-ＯＲゲー
ト回路ＥＸ５の出力とを、Ｅx-ＯＲゲート回路ＥＸ１０
で排他的論理和演算することによって、出力データＯ１
８としてあり、Ｅx-ＯＲゲート回路ＥＸ２の出力と、Ｅ
x-ＯＲゲート回路ＥＸ６の出力とを、Ｅx-ＯＲゲート回
路ＥＸ１１で排他的論理和演算することによって、出力
データＯ１９としてある。なお、バッファＢ１〜Ｂ９
は、各Ｅx-ＯＲゲート回路での演算によるタイミングの
遅延を補正するためのものである。
力データＩ０〜Ｉ８は、それぞれバッファＢ１〜Ｂ９を
介して出力させて、出力データＯ０〜Ｏ８としてある。
また、２つの入力データを、Ｅx-ＯＲゲート回路ＥＸ１
〜ＥＸ５で排他的論理和演算することによって、出力デ
ータＯ９〜Ｏ１３としてある。また、入力データとＥx-
ＯＲゲート回路ＥＸ１〜ＥＸ４の出力とを、Ｅx-ＯＲゲ
ート回路ＥＸ６〜ＥＸ９で排他的論理和演算することに
よって、出力データＯ１４〜Ｏ１７としてある。さら
に、Ｅx-ＯＲゲート回路ＥＸ１の出力と、Ｅx-ＯＲゲー
ト回路ＥＸ５の出力とを、Ｅx-ＯＲゲート回路ＥＸ１０
で排他的論理和演算することによって、出力データＯ１
８としてあり、Ｅx-ＯＲゲート回路ＥＸ２の出力と、Ｅ
x-ＯＲゲート回路ＥＸ６の出力とを、Ｅx-ＯＲゲート回
路ＥＸ１１で排他的論理和演算することによって、出力
データＯ１９としてある。なお、バッファＢ１〜Ｂ９
は、各Ｅx-ＯＲゲート回路での演算によるタイミングの
遅延を補正するためのものである。
【００３６】この図４に示す構成のＰＮデコーダに、図
２に示す端子１３１から９ビットの初期値ＣＤＥＤinit
が供給されると、１９ビットのＰＮ符号である拡散コー
ドが生成される。実際のＰＮデコーダ１３２では、マッ
チドフィルタ１０３，１０４が備えるシフトレジスタの
段数ｍに相当するｍビットの拡散コード（レプリカコー
ド）ＭＦＣを一挙に生成させる構成としてある。例え
ば、シフトレジスタの段数ｍ＝２５６とすると、数ビッ
トの初期値を入力させることで、２５６ビットの拡散コ
ードを、このＰＮデコーダ１３２で一挙に生成させて、
その２５６ビットの拡散コード（レプリカコード）で、
１単位の期間の間、マッチドフィルタ１０３，１０４で
相関検出処理を実行させる。
２に示す端子１３１から９ビットの初期値ＣＤＥＤinit
が供給されると、１９ビットのＰＮ符号である拡散コー
ドが生成される。実際のＰＮデコーダ１３２では、マッ
チドフィルタ１０３，１０４が備えるシフトレジスタの
段数ｍに相当するｍビットの拡散コード（レプリカコー
ド）ＭＦＣを一挙に生成させる構成としてある。例え
ば、シフトレジスタの段数ｍ＝２５６とすると、数ビッ
トの初期値を入力させることで、２５６ビットの拡散コ
ードを、このＰＮデコーダ１３２で一挙に生成させて、
その２５６ビットの拡散コード（レプリカコード）で、
１単位の期間の間、マッチドフィルタ１０３，１０４で
相関検出処理を実行させる。
【００３７】ところで、レプリカコードＭＦＣは、拡散
コードの部分コードである。拡散コードとの相関を検出
する上では、拡散コードの所望位相（ここでの位相とは
１周期内の所望の単位）の部分コードを発生できること
が望まれる。ところで、ＰＮデコーダのコード発生原理
を考えると、出力コードはシフトレジスタ内の値によっ
て決まる。従って、所定時刻におけるシフトレジスタ内
の値を算出し、これをＰＮデコーダの入力とすれば、容
易に所望位相の部分コードを発生させることができる。
この所定時刻におけるシフトレジスタ内の値を算出する
のが、データデコーダ１３３の役割である。
コードの部分コードである。拡散コードとの相関を検出
する上では、拡散コードの所望位相（ここでの位相とは
１周期内の所望の単位）の部分コードを発生できること
が望まれる。ところで、ＰＮデコーダのコード発生原理
を考えると、出力コードはシフトレジスタ内の値によっ
て決まる。従って、所定時刻におけるシフトレジスタ内
の値を算出し、これをＰＮデコーダの入力とすれば、容
易に所望位相の部分コードを発生させることができる。
この所定時刻におけるシフトレジスタ内の値を算出する
のが、データデコーダ１３３の役割である。
【００３８】ここでデータデコーダ１３３におけるデー
タ演算の原理を説明する。一般に所定時刻ｔ＝Ｘにおけ
るシフトレジスタ内の値は、シフトレジスタの初期値と
当該シフトレジスタのシフト量に応じた行列との排他的
論理和演算で求めることができる。例えば発生するコー
ドをＰＮ９５とすると、ｔ＝９におけるシフトレジスタ
内の値Ｉ８′〜Ｉ０′は、次式
タ演算の原理を説明する。一般に所定時刻ｔ＝Ｘにおけ
るシフトレジスタ内の値は、シフトレジスタの初期値と
当該シフトレジスタのシフト量に応じた行列との排他的
論理和演算で求めることができる。例えば発生するコー
ドをＰＮ９５とすると、ｔ＝９におけるシフトレジスタ
内の値Ｉ８′〜Ｉ０′は、次式
【００３９】
【数１】
【００４０】に示すように表される。この変換行列を、
次式
次式
【００４１】
【数２】
【００４２】に示すようにＡとすると、この変換行列Ａ
は、基準時刻から時刻「９」だけ経過したときのシフト
レジスタ内の値を求めるための行列である。従って、時
刻ｔ＝１８のときのシフトレジスタ内の値Ｉ８″〜Ｉ
０″を求める場合には、次式、
は、基準時刻から時刻「９」だけ経過したときのシフト
レジスタ内の値を求めるための行列である。従って、時
刻ｔ＝１８のときのシフトレジスタ内の値Ｉ８″〜Ｉ
０″を求める場合には、次式、
【００４３】
【数３】
【００４４】に示すように、今度はｔ＝９のときのシフ
トレジスタ内の値Ｉ８′〜Ｉ０′を初期値とした変換行
列Ａによる演算によって求めることができる。
トレジスタ内の値Ｉ８′〜Ｉ０′を初期値とした変換行
列Ａによる演算によって求めることができる。
【００４５】従ってデータデコーダとしてはこの変換行
列に対応する排他的論理和演算を行えば良く、時刻
「９」だけ経過したときのシフトレジスタ内の値を求め
るようなデータデコーダ１０５は、図５に示すように、
Ｅx-ＯＲゲート回路ＥＸ２０〜ＥＸ２６のみによって構
成することができる。
列に対応する排他的論理和演算を行えば良く、時刻
「９」だけ経過したときのシフトレジスタ内の値を求め
るようなデータデコーダ１０５は、図５に示すように、
Ｅx-ＯＲゲート回路ＥＸ２０〜ＥＸ２６のみによって構
成することができる。
【００４６】かくして、上述したデータデコーダ１３３
は、この原理に基づいてＥx-ＯＲゲート回路のみによっ
て構成されたものであり、ある時刻の初期値ＣＤＥＤ
initを入力として、排他的論理和演算を行うことによ
り、次の位相（単位）のＰＮコードの初期値を発生する
ことができる。このようなデータデコーダ１３３を設け
て、次の単位の初期値を次々発生させる構成として、相
関検出発生器１３０でＰＮ符号を発生させることで、１
単位毎にｍビットずつ位相がシフトした拡散コードを、
この相関検出発生器１３０が出力するようになる。
は、この原理に基づいてＥx-ＯＲゲート回路のみによっ
て構成されたものであり、ある時刻の初期値ＣＤＥＤ
initを入力として、排他的論理和演算を行うことによ
り、次の位相（単位）のＰＮコードの初期値を発生する
ことができる。このようなデータデコーダ１３３を設け
て、次の単位の初期値を次々発生させる構成として、相
関検出発生器１３０でＰＮ符号を発生させることで、１
単位毎にｍビットずつ位相がシフトした拡散コードを、
この相関検出発生器１３０が出力するようになる。
【００４７】図６は、このようにして相関検出発生器１
３０で発生された拡散コードと受信データとの相関を検
出するマッチドフィルタ１０３，１０４のそれぞれの構
成を示したものである。
３０で発生された拡散コードと受信データとの相関を検
出するマッチドフィルタ１０３，１０４のそれぞれの構
成を示したものである。
【００４８】図６に示したマッチドフィルタは、受信デ
ータをＳ１とし、クロックをＣＬＫ１とし、相関検出発
生器１３０から供給される拡散コードをＣ１としたと
き、受信データＳ１は、所定段数のシフトレジスタ２０
１に供給されて、クロックＣＬＫ１に同期して、各段の
レジスタ２０１ａ〜２０１ｎに１ビットずつ順にセット
される。このシフトレジスタ２０１の段数が、本例の場
合にはｍ段である。
ータをＳ１とし、クロックをＣＬＫ１とし、相関検出発
生器１３０から供給される拡散コードをＣ１としたと
き、受信データＳ１は、所定段数のシフトレジスタ２０
１に供給されて、クロックＣＬＫ１に同期して、各段の
レジスタ２０１ａ〜２０１ｎに１ビットずつ順にセット
される。このシフトレジスタ２０１の段数が、本例の場
合にはｍ段である。
【００４９】そして、各段のレジスタ２０１ａ〜２０１
ｎにセットされたデータは、検出乗算器２０２に供給さ
れて、各ビット毎に個別の乗算器２０２ａ〜２０２ｎに
セットされた係数値が乗算される。この各乗算器２０２
ａ〜２０２ｎにセットされる係数値が、ｍビットの拡散
コードの値である。具体的には、ｍビットの拡散コード
Ｃ１の１ビット目をＴ１、２ビット目をＴ２、‥‥ｍビ
ット目をＴｍとしたとき、図６に示すように、各ビット
の値が乗算器２０２ａ〜２０２ｎに係数値としてセット
されて、ｍビットの受信データと乗算され、その結果の
総和が加算器２０３で求められて、出力される。その総
和の出力がマッチドフィルタの出力となる。各乗算器２
０２ａ〜２０２ｎにセットされる係数値は、受信データ
がｍビット変化する毎に、次の単位の拡散コードによる
係数値に変化する。
ｎにセットされたデータは、検出乗算器２０２に供給さ
れて、各ビット毎に個別の乗算器２０２ａ〜２０２ｎに
セットされた係数値が乗算される。この各乗算器２０２
ａ〜２０２ｎにセットされる係数値が、ｍビットの拡散
コードの値である。具体的には、ｍビットの拡散コード
Ｃ１の１ビット目をＴ１、２ビット目をＴ２、‥‥ｍビ
ット目をＴｍとしたとき、図６に示すように、各ビット
の値が乗算器２０２ａ〜２０２ｎに係数値としてセット
されて、ｍビットの受信データと乗算され、その結果の
総和が加算器２０３で求められて、出力される。その総
和の出力がマッチドフィルタの出力となる。各乗算器２
０２ａ〜２０２ｎにセットされる係数値は、受信データ
がｍビット変化する毎に、次の単位の拡散コードによる
係数値に変化する。
【００５０】図７は、本例の同期検出装置で相関検出を
行う状態の一例を示した図である。この例では、検出装
置内のマッチドフィルタが備えるシフトレジスタの段数
がｍであり、１回（１単位）のサーチ可能範囲がｍチッ
プとなる。マッチドフィルタ内のシフトレジスタの状態
としては、図７Ａに示すクロックに同期して、図７Ｂに
示すように１チップずつ進んで行く。ここで、マッチド
フィルタに入力されるｍビットの相関係数（即ち相関係
数発生器の出力：拡散コードのレプリカコード）は、図
７Ｃに示すように、ｍチップの１回（１単位）のサーチ
可能範囲が進む毎に、ｍチップだけ位相が進んだ値に更
新される。
行う状態の一例を示した図である。この例では、検出装
置内のマッチドフィルタが備えるシフトレジスタの段数
がｍであり、１回（１単位）のサーチ可能範囲がｍチッ
プとなる。マッチドフィルタ内のシフトレジスタの状態
としては、図７Ａに示すクロックに同期して、図７Ｂに
示すように１チップずつ進んで行く。ここで、マッチド
フィルタに入力されるｍビットの相関係数（即ち相関係
数発生器の出力：拡散コードのレプリカコード）は、図
７Ｃに示すように、ｍチップの１回（１単位）のサーチ
可能範囲が進む毎に、ｍチップだけ位相が進んだ値に更
新される。
【００５１】このようにして各マッチドフィルタで相関
検出が行われ、最初のｍチップのサーチ範囲では、図７
Ｄに示すマッチドフィルタの出力（実際には図１に示す
加算器１０９の出力）が、図７Ｅに示すメモリ１１２の
アドレスに書込まれる。この最初の１単位の期間では、
図７Ｆに示すようにメモリ１１２から読み出される値は
０であり、加算器１１１でマッチドフィルタの出力に加
算される値は０である。従って、メモリ１１２への書込
みは、図７Ｄの加算器１０９の出力が、図７Ｇに示すよ
うにそのままメモリ１１２に書込まれる。
検出が行われ、最初のｍチップのサーチ範囲では、図７
Ｄに示すマッチドフィルタの出力（実際には図１に示す
加算器１０９の出力）が、図７Ｅに示すメモリ１１２の
アドレスに書込まれる。この最初の１単位の期間では、
図７Ｆに示すようにメモリ１１２から読み出される値は
０であり、加算器１１１でマッチドフィルタの出力に加
算される値は０である。従って、メモリ１１２への書込
みは、図７Ｄの加算器１０９の出力が、図７Ｇに示すよ
うにそのままメモリ１１２に書込まれる。
【００５２】ここで、最初の１単位のｍチップのサーチ
期間内では、例えばあるタイミング、即ち最初のタイミ
ングを０チップとしたときｔチップのときに、マッチド
フィルタの出力としての相関エネルギーが極大値になっ
たとする。
期間内では、例えばあるタイミング、即ち最初のタイミ
ングを０チップとしたときｔチップのときに、マッチド
フィルタの出力としての相関エネルギーが極大値になっ
たとする。
【００５３】そして次の１単位のｍチップのサーチ期間
になると、マッチドフィルタに入力されるｍビットの相
関係数（レプリカコード）は、図７Ｃに示すように、最
初の値ＭＦＣ（０）からｍチップだけ位相が進んだ値Ｍ
ＦＣ（ｍ）に更新し、マッチドフィルタ内では、その更
新された値とシフトレジスタにセットされる値とが比較
される。
になると、マッチドフィルタに入力されるｍビットの相
関係数（レプリカコード）は、図７Ｃに示すように、最
初の値ＭＦＣ（０）からｍチップだけ位相が進んだ値Ｍ
ＦＣ（ｍ）に更新し、マッチドフィルタ内では、その更
新された値とシフトレジスタにセットされる値とが比較
される。
【００５４】このときには、メモリ１１２には直前の１
単位の期間に書込まれた値が保持されており、各チップ
の相関値を書込ませる際には、ｍチップ前に書込まれた
値をメモリ１１２で読み出して、その読み出した値を加
算器１１１で相関値に加算して、図７Ｇに示すようにメ
モリ１１２に書込ませるようにしてある。従って、本例
の同期検出装置によると、ｍチップ周期で検出された相
関値が累積加算されることになり、相関の検出状態に乱
れがない場合には、各単位のサーチ範囲内で相関の極大
値が検出されるタイミングも同じであり、例えば図７の
例では、ｔチップのときから、ｍチップ周期で極大値が
検出され続ける。なお、拡散コードの１周期（又は所定
の複数周期）が経過した時点で、メモリ１１２での累積
加算を停止させて、１周期単位（又は複数周期単位）で
図７に示す処理を繰り返す。
単位の期間に書込まれた値が保持されており、各チップ
の相関値を書込ませる際には、ｍチップ前に書込まれた
値をメモリ１１２で読み出して、その読み出した値を加
算器１１１で相関値に加算して、図７Ｇに示すようにメ
モリ１１２に書込ませるようにしてある。従って、本例
の同期検出装置によると、ｍチップ周期で検出された相
関値が累積加算されることになり、相関の検出状態に乱
れがない場合には、各単位のサーチ範囲内で相関の極大
値が検出されるタイミングも同じであり、例えば図７の
例では、ｔチップのときから、ｍチップ周期で極大値が
検出され続ける。なお、拡散コードの１周期（又は所定
の複数周期）が経過した時点で、メモリ１１２での累積
加算を停止させて、１周期単位（又は複数周期単位）で
図７に示す処理を繰り返す。
【００５５】このように本例の同期検出装置によると、
拡散コードの１周期内で複数回相関値を検出することが
でき、それだけ拡散コードの同期タイミングの検出精度
を向上させることができる。検出される相関エネルギー
の極大値は、複数回検出した値を累積加算した値である
ので、非常に精度の高い同期検出が行える。また、同期
検出のための構成として、マッチドフィルタが備えるシ
フトレジスタが段数の少ないものを使用でき、構成を簡
単にすることができる。さらに、相関係数発生器内でｍ
チップずつ位相を進めたレプリカコードを発生させる構
成についても、上述したように所定ビット数の初期値を
与えた後は、その初期値から論理演算されたデータに基
づいて、次々に発生させることができ、初期値を記憶す
る記憶手段と、その初期値を論理演算する回路とを用意
するだけで簡単に実現できる。また、受信する基地局毎
に拡散コードが異なる場合には、それぞれの基地局毎の
拡散コードの数ビットの初期値だけを記憶しておけば良
く、受信する拡散コードが多数ある場合でも、記憶する
データを少なくすることができる。
拡散コードの１周期内で複数回相関値を検出することが
でき、それだけ拡散コードの同期タイミングの検出精度
を向上させることができる。検出される相関エネルギー
の極大値は、複数回検出した値を累積加算した値である
ので、非常に精度の高い同期検出が行える。また、同期
検出のための構成として、マッチドフィルタが備えるシ
フトレジスタが段数の少ないものを使用でき、構成を簡
単にすることができる。さらに、相関係数発生器内でｍ
チップずつ位相を進めたレプリカコードを発生させる構
成についても、上述したように所定ビット数の初期値を
与えた後は、その初期値から論理演算されたデータに基
づいて、次々に発生させることができ、初期値を記憶す
る記憶手段と、その初期値を論理演算する回路とを用意
するだけで簡単に実現できる。また、受信する基地局毎
に拡散コードが異なる場合には、それぞれの基地局毎の
拡散コードの数ビットの初期値だけを記憶しておけば良
く、受信する拡散コードが多数ある場合でも、記憶する
データを少なくすることができる。
【００５６】なお、本例の同期検出装置は、既に述べた
ように、ある程度の範囲まで推定された同期タイミング
から、さらに正確な同期タイミングを検出する処理を行
うものであり、その推測される同期タイミングの範囲に
応じて、１単位のサーチ範囲であるｍチップの具体的な
数を設定すれば良い。
ように、ある程度の範囲まで推定された同期タイミング
から、さらに正確な同期タイミングを検出する処理を行
うものであり、その推測される同期タイミングの範囲に
応じて、１単位のサーチ範囲であるｍチップの具体的な
数を設定すれば良い。
【００５７】次に、本発明の第２の実施の形態を、図８
を参照して説明する。
を参照して説明する。
【００５８】本例においても、所定の拡散コードで拡散
されたデータが基地局から伝送されるＣＤＭＡ方式の無
線伝送システムに適用される受信端末装置において、そ
の拡散コードのタイミングを検出する同期検出を行う同
期検出装置としたものである。本例の場合にも、基地局
から出力される拡散コードのある程度の位相範囲（即ち
同期タイミングが存在する範囲）は、別の処理で推定で
きているものとする。
されたデータが基地局から伝送されるＣＤＭＡ方式の無
線伝送システムに適用される受信端末装置において、そ
の拡散コードのタイミングを検出する同期検出を行う同
期検出装置としたものである。本例の場合にも、基地局
から出力される拡散コードのある程度の位相範囲（即ち
同期タイミングが存在する範囲）は、別の処理で推定で
きているものとする。
【００５９】図８は、本例の同期検出装置の構成を示す
図である。入力端子３０１には、所定のチャンネル（周
波数）の受信信号を検波しデジタル化した同相成分のデ
ータＤｉが得られ、入力端子３０２には、同じチャンネ
ルの直交成分のデータＤｑが得られる。このデータＤｉ
及びＤｑをマッチドフィルタ３０３及び３０４に供給す
る。
図である。入力端子３０１には、所定のチャンネル（周
波数）の受信信号を検波しデジタル化した同相成分のデ
ータＤｉが得られ、入力端子３０２には、同じチャンネ
ルの直交成分のデータＤｑが得られる。このデータＤｉ
及びＤｑをマッチドフィルタ３０３及び３０４に供給す
る。
【００６０】マッチドフィルタ３０３及び３０４は、所
定の拡散コードで拡散されたＣＤＭＡ方式の受信データ
との相関を検出するための回路であり、相関係数発生器
３２０から供給される同相成分，直交成分の拡散コード
のレプリカＣｉ，Ｃｑを、各マッチドフィルタ３０３及
び３０４に供給する。そして、上述した第１の実施の形
態で説明したマッチドフィルタと同様の原理で、シフト
レジスタにセットされた受信データと、相関係数発生器
から供給される拡散コードのレプリカとの相関の検出処
理が行われる。
定の拡散コードで拡散されたＣＤＭＡ方式の受信データ
との相関を検出するための回路であり、相関係数発生器
３２０から供給される同相成分，直交成分の拡散コード
のレプリカＣｉ，Ｃｑを、各マッチドフィルタ３０３及
び３０４に供給する。そして、上述した第１の実施の形
態で説明したマッチドフィルタと同様の原理で、シフト
レジスタにセットされた受信データと、相関係数発生器
から供給される拡散コードのレプリカとの相関の検出処
理が行われる。
【００６１】ここで本例のマッチドフィルタ３０３及び
３０４は、拡散コードの周期をＴとすると、マッチドフ
ィルタ３０３，３０４が備えるシフトレジスタの段数ｍ
よりも周期Ｔが大きな値としてある。そして、相関係数
発生器３２０で生成されて供給されるレプリカＣｉ，Ｃ
ｑについては、クロックがｍ回発生する毎（即ちｍチッ
プ毎）に、ｍチップ位相進めたものに順に変化させるよ
うにしてある。その具体的な処理は、既に第１の実施の
形態で説明した相関係数発生器１３０と同じであり、例
えば図２に示した構成とされる。
３０４は、拡散コードの周期をＴとすると、マッチドフ
ィルタ３０３，３０４が備えるシフトレジスタの段数ｍ
よりも周期Ｔが大きな値としてある。そして、相関係数
発生器３２０で生成されて供給されるレプリカＣｉ，Ｃ
ｑについては、クロックがｍ回発生する毎（即ちｍチッ
プ毎）に、ｍチップ位相進めたものに順に変化させるよ
うにしてある。その具体的な処理は、既に第１の実施の
形態で説明した相関係数発生器１３０と同じであり、例
えば図２に示した構成とされる。
【００６２】そして、マッチドフィルタ３０３で、受信
データＤｉとレプリカコードＣｉとの相関値Σm ＤｉＣ
ｉと、受信データＤｉとレプリカコードＣｑとの相関値
ΣmＤｉＣｑとを得る。また、マッチドフィルタ３０４
で、受信データＤｑとレプリカコードＣｉとの相関値Σ
m ＤｑＣｉと、受信データＤｑとレプリカコードＣｑと
の相関値Σm ＤｑＣｑとを得る。
データＤｉとレプリカコードＣｉとの相関値Σm ＤｉＣ
ｉと、受信データＤｉとレプリカコードＣｑとの相関値
ΣmＤｉＣｑとを得る。また、マッチドフィルタ３０４
で、受信データＤｑとレプリカコードＣｉとの相関値Σ
m ＤｑＣｉと、受信データＤｑとレプリカコードＣｑと
の相関値Σm ＤｑＣｑとを得る。
【００６３】マッチドフィルタ３０３で得られた相関値
Σm ＤｉＣｉは、加算器３０５を介してメモリ３０９に
供給して、一時記憶させる。マッチドフィルタ３０３で
得られた相関値Σm ＤｉＣｑは、加算器３０６を介して
メモリ３１０に供給して、一時記憶させる。マッチドフ
ィルタ３０４で得られた相関値Σm ＤｑＣｑは、加算器
３０７を介してメモリ３１１に供給して、一時記憶させ
る。マッチドフィルタ３０４で得られた相関値Σm Ｄｑ
Ｃｉは、加算器３０８を介してメモリ３１２に供給し
て、一時記憶させる。メモリ３０９〜３１２は、１つの
メモリの記憶領域を分割して４つのメモリとして作動す
るようにしても良い。
Σm ＤｉＣｉは、加算器３０５を介してメモリ３０９に
供給して、一時記憶させる。マッチドフィルタ３０３で
得られた相関値Σm ＤｉＣｑは、加算器３０６を介して
メモリ３１０に供給して、一時記憶させる。マッチドフ
ィルタ３０４で得られた相関値Σm ＤｑＣｑは、加算器
３０７を介してメモリ３１１に供給して、一時記憶させ
る。マッチドフィルタ３０４で得られた相関値Σm Ｄｑ
Ｃｉは、加算器３０８を介してメモリ３１２に供給し
て、一時記憶させる。メモリ３０９〜３１２は、１つの
メモリの記憶領域を分割して４つのメモリとして作動す
るようにしても良い。
【００６４】各メモリ３０９〜３１２に一時記憶された
データは、ｍチップ遅れて読み出される。その遅れて読
み出されたデータは、各メモリ３０９〜３１２の前段に
接続された加算器３０５〜３０８に戻されて、累積加算
される。
データは、ｍチップ遅れて読み出される。その遅れて読
み出されたデータは、各メモリ３０９〜３１２の前段に
接続された加算器３０５〜３０８に戻されて、累積加算
される。
【００６５】そして、メモリ３０９から読み出された相
関値の累積加算値Σm*n ＤｉＣｉと、メモリ３１１から
読み出された相関値の累積加算値Σm*n ＤｑＣｑとを、
加算器３１３に供給して、両相関値の加算値（Σm*n Ｄ
ｉＣｉ＋Σm*n ＤｑＣｑ）を得る。この加算値が同相成
分の逆拡散出力となる。この逆拡散出力は、二乗回路３
１５に供給して実数化し、加算器３１７に供給する。
関値の累積加算値Σm*n ＤｉＣｉと、メモリ３１１から
読み出された相関値の累積加算値Σm*n ＤｑＣｑとを、
加算器３１３に供給して、両相関値の加算値（Σm*n Ｄ
ｉＣｉ＋Σm*n ＤｑＣｑ）を得る。この加算値が同相成
分の逆拡散出力となる。この逆拡散出力は、二乗回路３
１５に供給して実数化し、加算器３１７に供給する。
【００６６】また、メモリ３１０から読み出された相関
値の累積加算値Σm*n ＤｉＣｑと、メモリ３１２から読
み出された相関値の累積加算値Σm*n ＤｑＣｉとを、減
算器３１４に供給して、両相関値の差の値（Σm*n Ｄｉ
Ｃｑ−Σm*n ＤｑＣｉ）を得る。この差の値が直交成分
の逆拡散出力となる。この逆拡散出力は、二乗回路３１
６に供給して実数化し、加算器３１７に供給する。
値の累積加算値Σm*n ＤｉＣｑと、メモリ３１２から読
み出された相関値の累積加算値Σm*n ＤｑＣｉとを、減
算器３１４に供給して、両相関値の差の値（Σm*n Ｄｉ
Ｃｑ−Σm*n ＤｑＣｉ）を得る。この差の値が直交成分
の逆拡散出力となる。この逆拡散出力は、二乗回路３１
６に供給して実数化し、加算器３１７に供給する。
【００６７】加算器３１７では、供給される両信号を加
算して１系統の信号として、相関エネルギーＥm*n が求
められる。この加算器３１７が出力する相関エネルギー
Ｅm* n を、メモリ３１８に供給し、各タイミング毎に相
関エネルギーの値を別のアドレスに記憶させる。そし
て、例えばこの同期検出装置の検出動作を制御するコン
トローラ３１９が、このメモリ３１８に記憶された相関
エネルギーの中の極大値を判断し、その判断したタイミ
ングを、受信信号を処理する基準となるタイミングと設
定する。なお、相関係数発生器３２０で拡散コードのレ
プリカを発生させるタイミングの設定や、各メモリ３０
９〜３１２での書込み，読出しの制御についても、この
コントローラ３１９が制御する。
算して１系統の信号として、相関エネルギーＥm*n が求
められる。この加算器３１７が出力する相関エネルギー
Ｅm* n を、メモリ３１８に供給し、各タイミング毎に相
関エネルギーの値を別のアドレスに記憶させる。そし
て、例えばこの同期検出装置の検出動作を制御するコン
トローラ３１９が、このメモリ３１８に記憶された相関
エネルギーの中の極大値を判断し、その判断したタイミ
ングを、受信信号を処理する基準となるタイミングと設
定する。なお、相関係数発生器３２０で拡散コードのレ
プリカを発生させるタイミングの設定や、各メモリ３０
９〜３１２での書込み，読出しの制御についても、この
コントローラ３１９が制御する。
【００６８】このように構成したことで、本例の同期検
出装置は、上述した第１の実施の形態で説明した同期検
出装置の場合と同様に、拡散コードの１周期内で複数
回、相関が検出されることになり、迅速かつ良好に同期
検出を行うことができる。即ち、第２の実施の形態の場
合には、タイミング図を参照して同期検出状態を説明し
ないが、基本的な動作は第１の実施の形態で説明した図
７のタイミング図と同様になり、最終的に求められた相
関エネルギーを累積加算してメモリに書込ませるか、マ
ッチドフィルタが出力する振幅値を直接累積加算させて
から、相関エネルギーを求めるかの違いであり、同期検
出が行われるタイミングや回数については同じである。
出装置は、上述した第１の実施の形態で説明した同期検
出装置の場合と同様に、拡散コードの１周期内で複数
回、相関が検出されることになり、迅速かつ良好に同期
検出を行うことができる。即ち、第２の実施の形態の場
合には、タイミング図を参照して同期検出状態を説明し
ないが、基本的な動作は第１の実施の形態で説明した図
７のタイミング図と同様になり、最終的に求められた相
関エネルギーを累積加算してメモリに書込ませるか、マ
ッチドフィルタが出力する振幅値を直接累積加算させて
から、相関エネルギーを求めるかの違いであり、同期検
出が行われるタイミングや回数については同じである。
【００６９】そして本例の場合には、マッチドフィルタ
の出力を累積加算した振幅値から、相関エネルギーが計
算されることになり、より精度の高い同期検出が行え
る。即ち、構成的には第１の実施の形態で説明した図１
の同期検出装置の方が簡単であるが、第２の実施の形態
で説明した図８に示す同期検出装置の場合には、相関エ
ネルギーの計算前の振幅値の段階で累積加算されるの
で、より正確な相関エネルギーの計算を行うことがで
き、検出精度をより向上させることが可能になる。
の出力を累積加算した振幅値から、相関エネルギーが計
算されることになり、より精度の高い同期検出が行え
る。即ち、構成的には第１の実施の形態で説明した図１
の同期検出装置の方が簡単であるが、第２の実施の形態
で説明した図８に示す同期検出装置の場合には、相関エ
ネルギーの計算前の振幅値の段階で累積加算されるの
で、より正確な相関エネルギーの計算を行うことがで
き、検出精度をより向上させることが可能になる。
【００７０】なお、上述した実施の形態では、セルラ方
式の無線通信端末において、ＣＤＭＡ方式で所定の拡散
コードにより拡散された信号を受信する受信装置に適用
される同期検出装置としたが、他の方式の無線システム
において、同様に拡散された信号から同期タイミングを
検出する場合にも適用できるものである。
式の無線通信端末において、ＣＤＭＡ方式で所定の拡散
コードにより拡散された信号を受信する受信装置に適用
される同期検出装置としたが、他の方式の無線システム
において、同様に拡散された信号から同期タイミングを
検出する場合にも適用できるものである。
【００７１】
【発明の効果】本発明によると、拡散コードの１周期内
の所定の幅の時間毎に受信信号とレプリカコードとの相
関値の検出が行え、拡散コードの１周期内で複数回相関
を検出できるようになり、簡単な構成で、拡散コードの
１周期よりも短い周期で正確な同期検出が行えるように
なる。
の所定の幅の時間毎に受信信号とレプリカコードとの相
関値の検出が行え、拡散コードの１周期内で複数回相関
を検出できるようになり、簡単な構成で、拡散コードの
１周期よりも短い周期で正確な同期検出が行えるように
なる。
【００７２】この場合、マッチドフィルタで検出された
相関値を、所定の幅の時間で周期的に加算して保持する
記憶手段を備えて、記憶手段の記憶データから相関エネ
ルギーを検出するようにしたことで、記憶手段を使用し
て正確に相関エネルギーを検出できるようになる。
相関値を、所定の幅の時間で周期的に加算して保持する
記憶手段を備えて、記憶手段の記憶データから相関エネ
ルギーを検出するようにしたことで、記憶手段を使用し
て正確に相関エネルギーを検出できるようになる。
【００７３】また、マッチドフィルタの出力を、所定の
時間遅延させ、その遅延させた信号とマッチドフィルタ
の出力とを加算する加算手段を備えて、この加算手段に
より加算された信号から相関値を検出するようにしたこ
とで、より精度の高い相関値の検出が行えるようにな
る。
時間遅延させ、その遅延させた信号とマッチドフィルタ
の出力とを加算する加算手段を備えて、この加算手段に
より加算された信号から相関値を検出するようにしたこ
とで、より精度の高い相関値の検出が行えるようにな
る。
【００７４】また、相関係数発生手段は、初期値を与え
ることで、その初期値からの擬似ランダム系列を生成さ
せる擬似ランダム系列生成手段を備えて、擬似ランダム
系列生成手段で生成された擬似ランダム系列をレプリカ
コードとして供給するようにしたことで、同期検出のた
めのレプリカコード生成処理が簡単に行えるようにな
る。
ることで、その初期値からの擬似ランダム系列を生成さ
せる擬似ランダム系列生成手段を備えて、擬似ランダム
系列生成手段で生成された擬似ランダム系列をレプリカ
コードとして供給するようにしたことで、同期検出のた
めのレプリカコード生成処理が簡単に行えるようにな
る。
【００７５】また、相関係数発生手段は、所定の擬似ラ
ンダム系列を生成させるレジスタと、レジスタにより生
成された擬似ランダム系列を、所定の演算により位相シ
フトさせる演算手段とを備えて、レジスタが出力する擬
似ランダム系列及び演算手段が出力する位相シフトされ
た擬似ランダム系列をレプリカコードとして供給するよ
うにしたことで、多くのビット数の擬似ランダム系列を
一挙に生成させることができ、同期検出のための多ビッ
トのレプリカコード生成処理が、簡単かつ迅速に行える
ようになる。
ンダム系列を生成させるレジスタと、レジスタにより生
成された擬似ランダム系列を、所定の演算により位相シ
フトさせる演算手段とを備えて、レジスタが出力する擬
似ランダム系列及び演算手段が出力する位相シフトされ
た擬似ランダム系列をレプリカコードとして供給するよ
うにしたことで、多くのビット数の擬似ランダム系列を
一挙に生成させることができ、同期検出のための多ビッ
トのレプリカコード生成処理が、簡単かつ迅速に行える
ようになる。
【図１】本発明の第１の実施の形態による同期検出装置
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図２】本発明の第１の実施の形態による相関係数発生
器の構成例を示すブロック図である。
器の構成例を示すブロック図である。
【図３】ＰＮデコーダの構成例を示すブロック図であ
る。
る。
【図４】ＰＮデコーダの構成例を示すブロック図であ
る。
る。
【図５】データデコーダの構成例を示すブロック図であ
る。
る。
【図６】マッチドフィルタの構成例を示すブロック図で
ある。
ある。
【図７】本発明の第１の実施の形態による動作例を示す
タイミング図である。
タイミング図である。
【図８】本発明の第２の実施の形態による同期検出装置
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図９】セルラ無線通信システムの構成例を示す説明図
である。
である。
【図１０】従来の同期検出装置の構成例を示すブロック
図である。
図である。
【図１１】図１０の構成による動作例を示すタイミング
図である。
図である。
１０１…受信データ（同相成分）入力端子、１０２…受
信データ（直交成分）入力端子、１０３，１０４…マッ
チドフィルタ、１０５…加算器、１０６…減算器、１０
７，１０８…二乗回路、１１０…周期加算部、１１１…
加算器、１１２…メモリ、１２０…コントローラ、１３
０…相関係数発生器、１３１…初期データ入力端子、１
３２…ＰＮデコーダ、１３３…データデコーダ、１３４
…ラッチ回路、２０１…シフトレジスタ、２０２…係数
乗算器、２０３…加算器、３０１…受信データ（同相成
分）入力端子、３０２…受信データ（直交成分）入力端
子、３０３，３０４…マッチドフィルタ、３０５，３０
６，３０７，３０８…加算器、３０９，３１０，３１
１，３１２…メモリ、３１３…加算器、３１４…減算
器、３１５，３１６…二乗回路、３１８…メモリ、３１
９…コントローラ、３２０…相関係数発生器
信データ（直交成分）入力端子、１０３，１０４…マッ
チドフィルタ、１０５…加算器、１０６…減算器、１０
７，１０８…二乗回路、１１０…周期加算部、１１１…
加算器、１１２…メモリ、１２０…コントローラ、１３
０…相関係数発生器、１３１…初期データ入力端子、１
３２…ＰＮデコーダ、１３３…データデコーダ、１３４
…ラッチ回路、２０１…シフトレジスタ、２０２…係数
乗算器、２０３…加算器、３０１…受信データ（同相成
分）入力端子、３０２…受信データ（直交成分）入力端
子、３０３，３０４…マッチドフィルタ、３０５，３０
６，３０７，３０８…加算器、３０９，３１０，３１
１，３１２…メモリ、３１３…加算器、３１４…減算
器、３１５，３１６…二乗回路、３１８…メモリ、３１
９…コントローラ、３２０…相関係数発生器
フロントページの続き Ｆターム(参考） 5K022 EE01 EE24 EE33 5K047 AA01 AA16 BB01 CC01 GG34 HH15 JJ06 LL06 MM03 MM13 MM24 MM33
Claims (5)
- 【請求項１】 受信信号に含まれる既知の所定長の拡散
コードのタイミングを検出する同期検出装置において、 上記所定長の拡散コードのレプリカコードを、所定の幅
の時間毎に位相を進めながら分割して生成させる相関係
数発生手段と、 上記相関係数発生手段により発生されたレプリカコード
と、上記受信信号との相関値の検出を、上記所定の幅の
時間毎に行うマッチドフィルタとを備えた同期検出装
置。 - 【請求項２】 請求項１記載の同期検出装置において、 上記マッチドフィルタで検出された相関値を、上記所定
の幅の時間で周期的に加算して保持する記憶手段を備え
て、 上記記憶手段の記憶データから相関エネルギーを検出す
る同期検出装置。 - 【請求項３】 請求項１記載の同期検出装置において、 上記マッチドフィルタの出力を、上記所定の時間遅延さ
せ、その遅延させた信号と上記マッチドフィルタの出力
とを加算する加算手段を備えて、 上記加算手段により加算された信号から相関値を検出す
る同期検出装置。 - 【請求項４】 請求項１記載の同期検出装置において、 上記相関係数発生手段は、初期値を与えることで、その
初期値からの擬似ランダム系列を生成させる擬似ランダ
ム系列生成手段を備えて、 上記擬似ランダム系列生成手段で生成された擬似ランダ
ム系列を上記レプリカコードとして供給する同期検出装
置。 - 【請求項５】 請求項１記載の同期検出装置において、 上記相関係数発生手段は、 所定の擬似ランダム系列を生成させるレジスタと、 上記レジスタにより生成された擬似ランダム系列を、所
定の演算により位相シフトさせる演算手段とを備えて、 上記レジスタが出力する擬似ランダム系列及び演算手段
が出力する位相シフトされた擬似ランダム系列を上記レ
プリカコードとして供給する同期検出装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169377A JP2001345738A (ja) | 2000-06-06 | 2000-06-06 | 同期検出装置 |
| DE2001624817 DE60124817T2 (de) | 2000-06-06 | 2001-06-04 | Synchronisationdetektionsgerät |
| EP20010304859 EP1162758B1 (en) | 2000-06-06 | 2001-06-04 | Synchronicity detection apparatus |
| KR1020010031463A KR100768612B1 (ko) | 2000-06-06 | 2001-06-05 | 동기 검출 장치 |
| US09/875,306 US7177347B2 (en) | 2000-06-06 | 2001-06-05 | Synchronicity detection device |
| CNB011221070A CN1193531C (zh) | 2000-06-06 | 2001-06-06 | 同步检测设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169377A JP2001345738A (ja) | 2000-06-06 | 2000-06-06 | 同期検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345738A true JP2001345738A (ja) | 2001-12-14 |
Family
ID=18672250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000169377A Pending JP2001345738A (ja) | 2000-06-06 | 2000-06-06 | 同期検出装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7177347B2 (ja) |
| EP (1) | EP1162758B1 (ja) |
| JP (1) | JP2001345738A (ja) |
| KR (1) | KR100768612B1 (ja) |
| CN (1) | CN1193531C (ja) |
| DE (1) | DE60124817T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257149B2 (en) | 2002-04-04 | 2007-08-14 | Lg Electronics Inc. | Obtaining initial code synchronization in a CDMA communication system |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393106B1 (ko) * | 2000-12-19 | 2003-07-31 | 엘지전자 주식회사 | 코드 분할 다중 접속시스템의 수신기에서 초기 동기획득장치 및 방법 |
| US20100002678A1 (en) * | 2008-07-02 | 2010-01-07 | Kabushiki Kaisha Toshiba | Mobile radio terminal and radio communication method |
| US8408469B2 (en) | 2010-10-07 | 2013-04-02 | Metrologic Instruments, Inc. | Laser scanning assembly having an improved scan angle-multiplication factor |
| CN117095713B (zh) * | 2023-08-23 | 2024-03-19 | 上海奎芯集成电路设计有限公司 | 一种基于传输速率的信号相位转换电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3227529A1 (de) * | 1982-07-23 | 1984-02-23 | Akzo Gmbh, 5600 Wuppertal | Patrone zum dosieren einer paste oder dergleichen |
| ZA965340B (en) * | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| JP3483991B2 (ja) * | 1995-07-27 | 2004-01-06 | 沖電気工業株式会社 | 符号分割多重アクセス通信用拡散符号発生器、符号分割多重アクセス通信システム及び符号分割多重アクセス通信用拡散符号発生方法 |
| US6075807A (en) * | 1997-03-25 | 2000-06-13 | Intermec Ip Corp. | Windowed digital matched filter circuit for power reduction in battery-powered CDMA radios |
| JP3556461B2 (ja) * | 1998-03-18 | 2004-08-18 | 富士通株式会社 | Ｍ系列の位相シフト係数算出方式 |
| JPH11298374A (ja) * | 1998-04-13 | 1999-10-29 | Sony Corp | 疑似雑音符号発生回路及びその初期化方法 |
| US6141374A (en) * | 1998-10-14 | 2000-10-31 | Lucent Technologies Inc. | Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator |
| JP2000165292A (ja) * | 1998-11-24 | 2000-06-16 | Oki Electric Ind Co Ltd | 同期捕捉回路 |
| US6363108B1 (en) * | 1999-03-31 | 2002-03-26 | Qualcomm Inc. | Programmable matched filter searcher |
| US6480529B1 (en) * | 1999-12-21 | 2002-11-12 | Qualcomm, Incorporated | Programmable matched filter searcher for multiple pilot searching |
-
2000
- 2000-06-06 JP JP2000169377A patent/JP2001345738A/ja active Pending
-
2001
- 2001-06-04 DE DE2001624817 patent/DE60124817T2/de not_active Expired - Fee Related
- 2001-06-04 EP EP20010304859 patent/EP1162758B1/en not_active Expired - Lifetime
- 2001-06-05 KR KR1020010031463A patent/KR100768612B1/ko not_active IP Right Cessation
- 2001-06-05 US US09/875,306 patent/US7177347B2/en not_active Expired - Fee Related
- 2001-06-06 CN CNB011221070A patent/CN1193531C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257149B2 (en) | 2002-04-04 | 2007-08-14 | Lg Electronics Inc. | Obtaining initial code synchronization in a CDMA communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1162758A3 (en) | 2005-01-05 |
| DE60124817D1 (de) | 2007-01-11 |
| US20020021748A1 (en) | 2002-02-21 |
| CN1193531C (zh) | 2005-03-16 |
| EP1162758A2 (en) | 2001-12-12 |
| KR20010110351A (ko) | 2001-12-13 |
| CN1327320A (zh) | 2001-12-19 |
| EP1162758B1 (en) | 2006-11-29 |
| DE60124817T2 (de) | 2007-10-11 |
| US7177347B2 (en) | 2007-02-13 |
| KR100768612B1 (ko) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3856261B2 (ja) | 同期検出装置 | |
| KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
| JP4350271B2 (ja) | Ｃｄｍａ通信システムの受信器における拡散コード同期取得方法及びその装置 | |
| US6882682B1 (en) | Fixed pattern detection apparatus | |
| JP5227807B2 (ja) | 多重解像度／マルチパスサーチャの方法及び装置 | |
| US8144751B2 (en) | Satellite signal receiver apparatus and satellite signal reception method | |
| JP3872220B2 (ja) | 拡散帯域通信システムの受信装置 | |
| JP3296341B2 (ja) | 相関器 | |
| JP2001345738A (ja) | 同期検出装置 | |
| JP2895399B2 (ja) | 同期追従方法 | |
| JP3839636B2 (ja) | 受信装置 | |
| US6516020B1 (en) | Correlator and despreading code switching method | |
| KR20010071566A (ko) | 상이한 칩 시퀀스들을 기억하고 액세스하기 위한 방법 및장치 | |
| JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
| US20070140324A1 (en) | Apparatus for FPGA Programming to synchronize with CDMA signals | |
| JP2002164812A (ja) | スペクトラム拡散通信用パスサーチ回路 | |
| JP2000278177A (ja) | 有効パス検出装置 | |
| JP2914312B2 (ja) | 同期捕捉回路 | |
| JP2012165208A (ja) | スペクトラム拡散信号同期受信装置 | |
| JPH10107594A (ja) | 疑似ランダム符号発生装置、スライディング相関器、及びレイク受信装置 | |
| JP2004510136A (ja) | 時間シフトされた信号発生方法 | |
| JP2020068505A (ja) | 符号生成装置及びスペクトラム拡散信号受信システム | |
| EP1283613A1 (en) | Receiver and inverse-spreading code generating method | |
| JP2005176006A (ja) | Ｃｄｍａ通信システム用逆拡散多重回路 | |
| JP2005159628A (ja) | 逆拡散復調器 |