JP2001339986A - Semiconductor device for motor drive - Google Patents

Semiconductor device for motor drive

Info

Publication number
JP2001339986A
JP2001339986A JP2000155518A JP2000155518A JP2001339986A JP 2001339986 A JP2001339986 A JP 2001339986A JP 2000155518 A JP2000155518 A JP 2000155518A JP 2000155518 A JP2000155518 A JP 2000155518A JP 2001339986 A JP2001339986 A JP 2001339986A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
type semiconductor
motor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000155518A
Other languages
Japanese (ja)
Inventor
Hideki Shirokoshi
英樹 城越
Shingo Fukamizu
新吾 深水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000155518A priority Critical patent/JP2001339986A/en
Publication of JP2001339986A publication Critical patent/JP2001339986A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress maloperation by parasitic current when shutting down a power source supply voltage by reducing the influence by parasitic transistors. SOLUTION: Maloperation of a head actuator control circuit is suppressed by suppressing parasitic current by making a parasitic PNP transistor in an off state by connecting a N-type semiconductor domain of a dispersed resistor 25 and a N-type semiconductor domain 26 which does not form element to a node 37 which takes out by rectifying three-phase induced electromotive force generated by rotation inertia of a motor, when the power supply voltage is shut down.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】モータ駆動用半導体装置に関
するものである。
The present invention relates to a semiconductor device for driving a motor.

【0002】[0002]

【従来の技術】以下、モータ駆動用半導体装置の一例と
して磁気ディスクモータ駆動用半導体装置について説明
する。近年、磁気ディスクモータ駆動用半導体装置は1
チップ化が進み、記録媒体である磁気ディスクを回転さ
せるモータの駆動、データの読出し−書込みをするヘッ
ドを移動させるヘッドアクチュエータの駆動、電源電圧
遮断時にヘッドを退避位置に移動させるためのヘッドア
クチュエータの駆動と3つの機能を1チップで行われる
ようになってきた。
2. Description of the Related Art A semiconductor device for driving a magnetic disk motor will be described below as an example of a semiconductor device for driving a motor. In recent years, semiconductor devices for driving magnetic disk motors have
With the advance of chipping, driving of a motor for rotating a magnetic disk as a recording medium, driving of a head actuator for moving a head for reading and writing data, and driving of a head actuator for moving the head to a retracted position when power supply voltage is cut off. Driving and three functions have been performed by one chip.

【0003】以下、それぞれの機能について説明する。
通常の磁気ディスク装置のパワー制御回路を図2を参照
して簡単に説明する。モータ2と読出し−書込みヘッド
を移動させるヘッドアクチュエータ3とがプッシュプル
パワー段により電源ライン1から例えば12Vで駆動さ
れる。モータ2は3つの分岐U,VおよびWにより駆動
され、これらの分岐はそれぞれ2つのパワー素子S1と
S2,S3とS4,S5とS6を有している。分岐U,
VおよびWよりなるパワー段はモータ制御回路4により
制御される。このモータ制御回路4により適切な制御信
号が接続ライン14〜19を経てパワー素子S1〜S6
に供給されてモータ2の所定の回転速度を得る。抵抗R
S1は低抵抗値であり、モータ2の各相を流れた電流は
全てこの抵抗RS1を流れる。この抵抗RS1の両端間
に生じる電圧は増幅器7により増幅された後、モータ制
御回路4の入力端子8に供給される。
[0003] Each function will be described below.
A power control circuit of a normal magnetic disk drive will be briefly described with reference to FIG. The motor 2 and the head actuator 3 for moving the read-write head are driven by the push-pull power stage from the power supply line 1 at, for example, 12V. The motor 2 is driven by three branches U, V and W, each having two power elements S1 and S2, S3 and S4, S5 and S6. Branch U,
The power stage consisting of V and W is controlled by the motor control circuit 4. The motor control circuit 4 outputs appropriate control signals via the connection lines 14 to 19 to the power elements S1 to S6.
And a predetermined rotation speed of the motor 2 is obtained. Resistance R
S1 is a low resistance value, and all the current flowing through each phase of the motor 2 flows through this resistance RS1. The voltage generated between both ends of the resistor RS1 is amplified by the amplifier 7, and then supplied to the input terminal 8 of the motor control circuit 4.

【0004】次にヘッドアクチュエータ3はブリッジ型
の別のパワー段により駆動される。このパワー段は2つ
の分岐NおよびPを有し、これらの分岐はそれぞれ2つ
の直列に接続されたパワー素子S7とS8,S9とS1
0を有する。このパワー段はヘッドアクチュエータ制御
回路5により制御される。このヘッドアクチュエータ制
御回路5は、データをディスクから読み出すか、あるい
はディスクに書き込む位置にヘッドを移動させる制御信
号を接続ライン20〜23を経て出力する。ヘッドアク
チュエータ3には検出抵抗RS2が接続されており、こ
の抵抗の両端間に、ヘッドアクチュエータ3を流れる電
流の抵抗値倍された電圧が発生し、この電圧が増幅器1
2により増幅されてヘッドアクチュエータ制御回路5の
入力端子13に供給される。このヘッドアクチュエータ
制御回路5によってヘッドアクチュエータ3に流れる電
流の値を制御する。
Next, the head actuator 3 is driven by another bridge-type power stage. This power stage has two branches N and P, each of which comprises two series-connected power elements S7 and S8, S9 and S1.
Has zero. This power stage is controlled by the head actuator control circuit 5. The head actuator control circuit 5 outputs a control signal for moving the head to a position where data is read from the disk or written to the disk via the connection lines 20 to 23. A detection resistor RS2 is connected to the head actuator 3, and a voltage multiplied by the resistance value of the current flowing through the head actuator 3 is generated between both ends of the resistor.
2 and supplied to the input terminal 13 of the head actuator control circuit 5. The value of the current flowing through the head actuator 3 is controlled by the head actuator control circuit 5.

【0005】3つ目にヘッドアクチュエータ退避機能に
ついて説明する。磁気ディスクモータ駆動用半導体装置
内部の電源電圧は電源を遮断されると急激に接地電圧ま
で減少する。この時一般的には、ディスクが停止する前
に、データが蓄積されているディスク領域外、つまり、
ディスクの速度が落ちた際にヘッドがディスク面と接触
することによりデータが損傷されないような位置にヘッ
ドを移動させる。このために、電源が遮断された時にヘ
ッドアクチュエータ3が退避位置とは逆の方向に移動し
ているような場合でも、ヘッドアクチュエータ3を完全
に退避位置に移動させるだけの電流を必要とする。その
ために、モータ2の慣性回転による運動エネルギーを利
用して発電するようにし、この誘起起電力を利用してヘ
ッドアクチュエータ3の退避位置への移動を行う。この
機能を実現するためには、通常、トランジスタ11のよ
うな分離用装置を設けて、このモータ2から発生される
電流が、この場合0Vである電源ライン1に戻らないよ
うにする必要がある。
Third, the head actuator retracting function will be described. The power supply voltage inside the semiconductor device for driving the magnetic disk motor rapidly decreases to the ground voltage when the power supply is cut off. At this time, generally, before the disk stops, it is outside the disk area where data is stored, that is,
The head is moved to a position where data is not damaged by the head coming into contact with the disk surface when the disk speed is reduced. Therefore, even when the head actuator 3 moves in the direction opposite to the retreat position when the power is turned off, a current is required to move the head actuator 3 completely to the retreat position. For this purpose, electric power is generated using kinetic energy due to the inertial rotation of the motor 2, and the head actuator 3 is moved to the retracted position using the induced electromotive force. In order to realize this function, it is usually necessary to provide a separating device such as a transistor 11 so that the current generated from the motor 2 does not return to the power supply line 1 which is 0 V in this case. .

【0006】電源電圧検知回路6は特定の値以下までの
電源電圧降下を検出すると直ちにモータ制御回路4およ
びヘッドアクチュエータ制御回路5の動作モードを変更
する。実際には、電源電圧検知回路6はその磁気ディス
ク装置に使用されている複数の電源、例えば、12V、
5V,3.3Vの3つの電源電圧を検知しており、その
どれか1つでも特定の電圧以下になると動作モードを変
更する指令をモータ制御回路4およびヘッドアクチュエ
ータ制御回路5に接続ライン9を経て伝達する。
[0006] The power supply voltage detection circuit 6 changes the operation mode of the motor control circuit 4 and the head actuator control circuit 5 immediately upon detecting the power supply voltage drop below a specific value. Actually, the power supply voltage detection circuit 6 is provided with a plurality of power supplies used in the magnetic disk device, for example, 12V,
The three power supply voltages of 5 V and 3.3 V are detected, and when any one of them becomes lower than a specific voltage, a command to change the operation mode is sent to the motor control circuit 4 and the head actuator control circuit 5 through the connection line 9. Communicate through.

【0007】以下、従来の磁気ディスクモータ駆動用半
導体装置について説明する。図3はモータ2、ヘッドア
クチュエータ3と磁気ディスクモータ駆動用半導体装置
の接続を示した図であり、11は電源電圧遮断時に電源
と磁気ディスクモータ駆動用半導体装置との導通を遮断
する分離用トランジスタ、S1〜S6はモータを駆動す
るパワー素子、27〜29はモータの各相と磁気ディス
クモータ駆動用半導体装置の接続点、S7〜S10はヘ
ッドアクチュエータ3を駆動するパワー素子である。こ
れらのパワー素子S1〜S6は種々の形態をとりうる
が、NチャネルDMOSトランジスタとするのが好まし
く、これらのDMOSトランジスタは実際にこの分野に
最も適した種類のトランジスタの1つである。同じく、
DMOSトランジスタで構成される4個のパワー素子S
7〜S10はヘッドアクチュエータ3を駆動するパワー
段を構成する。また、電源電圧に対する分離もDMOS
トランジスタ11により与え、電源電圧が存在している
時には、電源における直列電圧降下が最小になるように
する。この分離用DMOSトランジスタ11に対する導
通指令は電源電圧検知回路(図2電源電圧検知回路6参
照)により与えることができる。
A conventional semiconductor device for driving a magnetic disk motor will be described below. FIG. 3 is a diagram showing the connection between the motor 2, the head actuator 3, and the semiconductor device for driving the magnetic disk motor. Reference numeral 11 denotes a separating transistor that cuts off conduction between the power supply and the semiconductor device for driving the magnetic disk motor when the power supply voltage is cut off. , S1 to S6 are power elements for driving the motor, 27 to 29 are connection points between each phase of the motor and the semiconductor device for driving the magnetic disk motor, and S7 to S10 are power elements for driving the head actuator 3. These power elements S1-S6 can take various forms, but are preferably N-channel DMOS transistors, which are actually one of the most suitable types of transistors in this field. Similarly,
Four power elements S composed of DMOS transistors
7 to S10 constitute a power stage for driving the head actuator 3. In addition, the isolation for power supply voltage is also DMOS
Provision is made by transistor 11 to minimize the series voltage drop in the power supply when the power supply voltage is present. The conduction command for the separating DMOS transistor 11 can be given by a power supply voltage detection circuit (see the power supply voltage detection circuit 6 in FIG. 2).

【0008】以上のように構成された磁気ディスクモー
タ駆動用半導体装置について、以下その電源電圧遮断時
の動作を図3を用いて説明する。37は分岐27,28
および29の電源側の共通接続点(以下ノード37と称
す)で、その電位は分岐27,28および29の電位の
うち最も高い電位と同じになる。まず、電源電圧を遮断
すると、電源電圧検知回路(図2電源電圧検知回路6参
照)が、電源電圧が遮断されたことを検知し、11の分
離用DMOSトランジスタをオフさせるので、ノード3
7から電源に向かう経路は11のDMOSトランジスタ
固有のダイオードによって完全に絶縁され、また、モー
タ2の各相と磁気ディスクモータ駆動用半導体装置の接
続点27〜29から接地点に向かう経路もS1,S4お
よびS5のDMOS固有のダイオードにより絶縁され
る。これによって、モータ2が発生させる3相の誘起起
電力は、S2,S3およびS6のDMOS固有のダイオ
ードによって整流され、ノード37に供給される。この
時電源電圧遮断時のヘッドアクチュエータ制御回路5は
S7とS9を制御し、ヘッドアクチュエータ3に電流を
流し、所望の退避位置までヘッドアクチュエータ3を移
動させる。
The operation of the semiconductor device for driving a magnetic disk motor configured as described above when the power supply voltage is cut off will be described below with reference to FIG. 37 is branch 27,28
And 29 at the power supply side common connection point (hereinafter referred to as node 37), the potential of which is the same as the highest potential of the branches 27, 28 and 29. First, when the power supply voltage is cut off, the power supply voltage detection circuit (see the power supply voltage detection circuit 6 in FIG. 2) detects that the power supply voltage has been cut off, and turns off the separation DMOS transistor 11.
The path from 7 to the power supply is completely insulated by 11 DMOS transistor-specific diodes, and the path from the connection points 27 to 29 between the phases of the motor 2 and the semiconductor device for driving the magnetic disk motor to the ground point is also S1, Insulated by DMOS specific diodes of S4 and S5. As a result, the three-phase induced electromotive force generated by the motor 2 is rectified by the DMOS-specific diodes S2, S3, and S6 and supplied to the node 37. At this time, the head actuator control circuit 5 when the power supply voltage is cut off controls S7 and S9 to supply a current to the head actuator 3 and move the head actuator 3 to a desired retreat position.

【0009】さらに、電源電圧遮断時のS7とS9のD
MOSトランジスタの制御回路を具体的な回路例を挙
げ、その動作を簡単に説明する。図6はヘッドアクチュ
エータ制御回路5の一例を示したものである。電源電圧
が存在している場合には、分離用DMOSトランジスタ
11は高導通状態にあり、外付け容量38は電源電圧か
らダイオード48の順方向電圧分だけ低い電圧まで充電
されている。電源電圧が遮断されると電源電圧検知回路
6が、電源電圧が遮断されたことを検知し、分離用DM
OSトランジスタ11とスイッチトランジスタ39〜4
1をオフさせる。そして分岐P側のDMOSトランジス
タS9のゲートはダイオード49、拡散抵抗50、ダイ
オード53を経てバイアスされ、S9は高導通状態とな
り、分岐Pの電圧は約0Vになる。ここで拡散抵抗50
は、外付け容量38の残留電荷を長時間保持させるため
に設けた高抵抗であり、外付け容量38から回路に流れ
込む電流量を制限している。
Further, D of S7 and S9 when the power supply voltage is cut off
The operation of the control circuit of the MOS transistor will be briefly described with reference to a specific circuit example. FIG. 6 shows an example of the head actuator control circuit 5. When the power supply voltage is present, the isolation DMOS transistor 11 is in a high conduction state, and the external capacitor 38 is charged to a voltage lower than the power supply voltage by the forward voltage of the diode 48. When the power supply voltage is cut off, the power supply voltage detection circuit 6 detects that the power supply voltage has been cut off,
OS transistor 11 and switch transistors 39-4
Turn 1 off. Then, the gate of the DMOS transistor S9 on the branch P side is biased through the diode 49, the diffusion resistor 50, and the diode 53, so that S9 becomes highly conductive and the voltage of the branch P becomes about 0V. Here, the diffusion resistance 50
Is a high resistance provided to hold the residual charge of the external capacitor 38 for a long time, and limits the amount of current flowing into the circuit from the external capacitor 38.

【0010】一方、分岐N側のDMOSトランジスタS
7は、外付け抵抗44,45、拡散抵抗43、NPNト
ランジスタ42、ダイオード56、52、および経路4
6で構成される負帰還回路によってバイアスされ、分岐
Nの電圧は、 Vn=Vbe42×(1+R44/R45+R44/R
43) ここで Vn : 分岐Nの電圧 Vbe42 : NPNトランジスタ42のVbe R43 : 拡散抵抗43の抵抗値 R44,R45 : 外付け抵抗44、45の抵抗値 で決定され、ヘッドアクチュエータ3には分岐Nから分
岐Pに向かう向きに電流が流れ、退避位置への移動が行
われる。
On the other hand, the DMOS transistor S on the branch N side
Reference numeral 7 denotes external resistors 44 and 45, a diffusion resistor 43, an NPN transistor 42, diodes 56 and 52, and a path 4
6, and the voltage of the branch N is calculated as follows: Vn = Vbe42 × (1 + R44 / R45 + R44 / R
43) Here, Vn: voltage of branch N Vbe42: Vbe of NPN transistor 42 R43: resistance value of diffusion resistance 43 R44, R45: resistance value of external resistances 44, 45 A current flows in a direction toward the branch P, and movement to the retreat position is performed.

【0011】上記のように、この回路において電源電圧
遮断後は、外付け容量38の残留電荷によって、S7お
よびS9のDMOSトランジスタのゲートバイアス回路
を駆動している。
As described above, after the power supply voltage is shut off in this circuit, the gate bias circuits of the DMOS transistors S7 and S9 are driven by the residual charge of the external capacitor 38.

【0012】以下、この構成における課題点を図を用い
て説明する。図4は従来の磁気ディスクモータ駆動用半
導体装置の半導体断面を模式的に示した図であり、24
は分岐27,28,29のグランド側のNチャネルDM
OSトランジスタ(以下、グランド側のNチャネルDM
OSトランジスタと略す)のドレインN型半導体領域、
25は拡散抵抗、26は素子を形成しないN型半導体領
域である。電源電圧遮断後は磁気ディスクモータ駆動用
半導体装置によるモータの回転制御は行われなくなるた
め、モータ2の各相と磁気ディスクモータ駆動用半導体
装置の接続点27〜29(図3参照)の電圧は、図5に
示すように、モータ2が慣性回転しているため負電位に
なる区間が発生する。この負電位は、S1,S4および
S5(図3参照)の固有のダイオードによって決まる電
圧となる。この負電位によって寄生トランジスタ30,
31が発生する。寄生トランジスタ30はグランド側の
NチャネルDMOSトランジスタのドレイン側のN型半
導体領域(エミッタ)、P型半導体基板(ベース)、拡
散抵抗25のN型半導体領域(コレクタ)で寄生NPN
トランジスタとなり、寄生トランジスタ31は拡散抵抗
25(P型半導体 エミッタ)、拡散抵抗25のN型半
導体領域(ベース)、P型半導体基板(コレクタ)で寄
生PNPトランジスタとなる。モータの各相と磁気ディ
スクモータ駆動用半導体装置の接続点27〜29(図3
参照)の電圧が負電位になると寄生NPNトランジスタ
30がオンし、寄生PNPトランジスタ31のベース電
流を供給し、寄生PNPトランジスタ31はオンし、拡
散抵抗25(P型半導体 エミッタ)からP型半導体基
板(コレクタ)に向けて寄生電流32が流れることにな
る。磁気ディスクモータ駆動用半導体装置は、上記にも
説明したように、電源電圧遮断時にヘッドアクチュエー
タ3を退避位置に移動させる機能を実現するために、電
源電圧遮断後もヘッドアクチュエータ駆動回路を正常に
制御する必要がある。しかし、この寄生電流32はヘッ
ドアクチュエータ制御回路5内部(拡散抵抗25)から
P型半導体基板に流れる電流なので、電源電圧遮断時に
ヘッドアクチュエータ制御回路5の誤動作の原因とな
る。
Hereinafter, problems in this configuration will be described with reference to the drawings. FIG. 4 is a diagram schematically showing a semiconductor section of a conventional semiconductor device for driving a magnetic disk motor.
Is the N-channel DM on the ground side of the branches 27, 28 and 29.
OS transistor (hereinafter, ground-side N-channel DM
A drain N-type semiconductor region of the OS transistor);
25 is a diffusion resistance, and 26 is an N-type semiconductor region where no element is formed. After the power supply voltage is cut off, the rotation control of the motor by the magnetic disk motor driving semiconductor device is not performed. Therefore, the voltages at the connection points 27 to 29 (see FIG. 3) between each phase of the motor 2 and the magnetic disk motor driving semiconductor device are changed. As shown in FIG. 5, a section in which the motor 2 has a negative potential occurs due to the inertial rotation of the motor 2. This negative potential is a voltage determined by the unique diodes of S1, S4 and S5 (see FIG. 3). The parasitic transistor 30,
31 occurs. The parasitic transistor 30 is composed of an N-type semiconductor region (emitter) on the drain side of the N-channel DMOS transistor on the ground side, a P-type semiconductor substrate (base), and an N-type semiconductor region (collector) of the diffusion resistor 25.
The parasitic transistor 31 becomes a parasitic PNP transistor with the diffusion resistor 25 (P-type semiconductor emitter), the N-type semiconductor region (base) of the diffusion resistor 25, and the P-type semiconductor substrate (collector). Connection points 27 to 29 between each phase of the motor and the semiconductor device for driving the magnetic disk motor (FIG.
(See FIG. 2), the parasitic NPN transistor 30 is turned on, supplies the base current of the parasitic PNP transistor 31, and the parasitic PNP transistor 31 is turned on. The parasitic current 32 flows toward the (collector). As described above, the magnetic disk motor driving semiconductor device normally controls the head actuator driving circuit even after the power supply voltage is cut off, in order to realize the function of moving the head actuator 3 to the retracted position when the power supply voltage is cut off. There is a need to. However, since the parasitic current 32 is a current flowing from the inside of the head actuator control circuit 5 (diffusion resistor 25) to the P-type semiconductor substrate, it causes a malfunction of the head actuator control circuit 5 when the power supply voltage is cut off.

【0013】誤動作の一例を図6を用いて説明する。拡
散抵抗50が図4に示す拡散抵抗25に対応しているの
で、上記で説明したように、寄生NPNトランジスタ3
0(図4参照)と寄生PNPトランジスタ31(図4参
照)が発生し、拡散抵抗25(図6では拡散抵抗50)
からP型半導体基板に向けて寄生電流が流れる。これに
よって、外付け容量38の残留電荷は、拡散抵抗50か
ら基板に流れる寄生電流として消費されてしまうことに
なり、ヘッドアクチュエータ3動作に必要な電流を供給
できなくなる。
An example of a malfunction will be described with reference to FIG. Since the diffusion resistor 50 corresponds to the diffusion resistor 25 shown in FIG. 4, as described above, the parasitic NPN transistor 3
0 (see FIG. 4) and the parasitic PNP transistor 31 (see FIG. 4) are generated, and the diffusion resistance 25 (the diffusion resistance 50 in FIG. 6) is generated.
, A parasitic current flows toward the P-type semiconductor substrate. As a result, the residual charge of the external capacitor 38 is consumed as a parasitic current flowing from the diffusion resistor 50 to the substrate, and it becomes impossible to supply a current necessary for the operation of the head actuator 3.

【0014】上記のように外付け容量38の残留電荷
は、拡散抵抗50の寄生電流によって保持されなくなる
ので、S7およびS9のDMOSトランジスタのゲート
バイアスをすることができなくなり、電源電圧遮断時の
ヘッドアクチュエータ制御回路の誤動作となる。
As described above, the residual charge of the external capacitor 38 is no longer held by the parasitic current of the diffusion resistor 50, so that the gate bias of the DMOS transistors of S7 and S9 cannot be performed, and the head when the power supply voltage is cut off. The actuator control circuit will malfunction.

【0015】また寄生NPNトランジスタ30のコレク
タは、上記に示した拡散抵抗25のN型半導体領域だけ
でなく、N型エピタキシャル層領域で回路素子が存在し
ない領域をエミッタ、P型半導体基板をベース、その他
の回路のN型半導体領域をコレクタとする寄生NPNト
ランジスタ33のエミッタ電流を供給し、寄生NPNト
ランジスタ33をオンさせ、これによって電源遮断時に
ヘッドアクチュエータ制御回路5のN型半導体領域(コ
レクタ)から素子を形成しないN型半導体領域(エミッ
タ)に向けて寄生電流34が流れ、この寄生電流もまた
ヘッドアクチュエータ制御回路5の誤動作の原因とな
る。
The collector of the parasitic NPN transistor 30 includes not only the N-type semiconductor region of the diffusion resistor 25 described above but also an N-type epitaxial layer region where no circuit element is present as an emitter, a P-type semiconductor substrate as a base, The emitter current of the parasitic NPN transistor 33 having the N-type semiconductor region of the other circuit as a collector is supplied to turn on the parasitic NPN transistor 33, thereby turning off the N-type semiconductor region (collector) of the head actuator control circuit 5 when the power is cut off. A parasitic current 34 flows toward the N-type semiconductor region (emitter) where no element is formed, and this parasitic current also causes the head actuator control circuit 5 to malfunction.

【0016】以上に説明したように、磁気ディスクモー
タ駆動用半導体装置においては、電源遮断時のヘッドア
クチュエータ制御回路5の誤動作の原因となる寄生電流
が流れる。この寄生電流の影響を低減するために、従来
の磁気ディスクモータ駆動用半導体装置は、寄生電流の
絶対値は負電位となるN型半導体の領域からの物理的な
距離に比例するという性質を利用して、電源電圧遮断時
のヘッドアクチュエータ制御回路5部を半導体チップ上
でグランド側のNチャネルDMOSトランジスタからの
距離を大きく取った位置に配置するか、もしくは、モー
タの各相と磁気ディスクモータ駆動用半導体装置の接続
点に寄生NPNトランジスタ30が発生しないように負
側の電圧を外付け回路によってクランプしていた。
As described above, in the magnetic disk motor driving semiconductor device, a parasitic current flows which causes a malfunction of the head actuator control circuit 5 when the power is turned off. In order to reduce the influence of the parasitic current, the conventional magnetic disk motor driving semiconductor device utilizes the property that the absolute value of the parasitic current is proportional to the physical distance from the N-type semiconductor region which becomes a negative potential. Then, the head actuator control circuit 5 when the power supply voltage is cut off is arranged on the semiconductor chip at a position where the distance from the ground-side N-channel DMOS transistor is large, or each phase of the motor and the magnetic disk motor drive The negative voltage is clamped by an external circuit so that the parasitic NPN transistor 30 does not occur at the connection point of the semiconductor device.

【0017】[0017]

【発明が解決しようとする課題】以上に説明したよう
に、従来の構成では、寄生電流32による電源電圧遮断
時のヘッドアクチュエータ制御回路5の誤動作を防ぐた
めに、寄生トランジスタの影響を受けやすい電源電圧遮
断時のヘッドアクチュエータ制御回路5をグランド側の
NチャネルDMOSトランジスタから物理的に距離を大
きく取った位置に配置するというマスクレイアウト上の
制約を設けるか、もしくは、モータの各相とモータ駆動
用半導体装置の接続点に外付けにクランプ回路を付ける
ことが必要であった。
As described above, in the conventional configuration, in order to prevent the malfunction of the head actuator control circuit 5 when the power supply voltage is cut off by the parasitic current 32, the power supply voltage susceptible to the parasitic transistor is required. Either a restriction on the mask layout that the head actuator control circuit 5 at the time of cutoff is physically located at a distance from the N-channel DMOS transistor on the ground side is provided, or each phase of the motor and the semiconductor for driving the motor are provided. It was necessary to attach an external clamp circuit to the connection point of the device.

【0018】本発明は上記従来の問題点を解決するもの
で、レイアウトに制約を設けたり外付けにクランプ回路
を付けることなく、寄生トランジスタの影響を低減させ
ることのできるモータ駆動用半導体装置を提供すること
を目的とする。
The present invention solves the above-mentioned conventional problems, and provides a semiconductor device for driving a motor which can reduce the influence of a parasitic transistor without restricting the layout or attaching an external clamp circuit. The purpose is to do.

【0019】[0019]

【課題を解決するための手段】この目的を達成するため
に、請求項1記載のモータ駆動用半導体装置は、各々が
直列に接続された2つのパワー素子で構成される複数相
の分岐を有し、各分岐の2つのパワー素子の中点がモー
タコイルに接続され、各分岐の電源側を電源電圧遮断時
にモータの慣性回転によって発生する複数相の誘起起電
力を整流して取り出した複数相の分岐の電源側の共通接
続点に共通接続し、アノードが各分岐の2つのパワー素
子の中点に接続されカソードが共通接続点に接続された
ダイオードを有し、電源電圧が存在する場合には高導通
状態であり電源電圧が遮断された場合には絶縁状態とな
る分離用装置を共通接続点と電源電圧点との間に有し、
N型半導体中にP型半導体を拡散して形成される拡散抵
抗のN型半導体領域とN型半導体領域で回路素子を形成
しない領域を共通接続点に接続する。
In order to achieve this object, a motor driving semiconductor device according to the present invention has a multi-phase branch composed of two power elements each connected in series. The middle point of the two power elements in each branch is connected to the motor coil, and the power supply side of each branch is obtained by rectifying and extracting the induced electromotive force generated by the inertial rotation of the motor when the power supply voltage is cut off. A common connection point on the power supply side of the branch, a diode having an anode connected to the middle point of the two power elements of each branch and a cathode connected to the common connection point, and a power supply voltage exists. Has a separating device that is in a high conduction state and becomes insulated when the power supply voltage is cut off between the common connection point and the power supply voltage point,
An N-type semiconductor region of a diffusion resistance formed by diffusing a P-type semiconductor into an N-type semiconductor and a region where a circuit element is not formed in the N-type semiconductor region are connected to a common connection point.

【0020】請求項2記載のモータ駆動用半導体装置
は、請求項1に記載のモータ駆動用半導体装置におい
て、パワー素子はMOS型のトランジスタであることを
特徴とする。
According to a second aspect of the present invention, there is provided the motor driving semiconductor device according to the first aspect, wherein the power element is a MOS transistor.

【0021】請求項3記載のモータ駆動用半導体装置
は、各々が直列に接続された2つのパワー素子で構成さ
れる複数相の分岐を有し、各分岐の2つのパワー素子の
中点がモータコイルに接続され、各分岐の電源側を共通
接続点で共通接続し、パワー素子はアノードがソースに
カソードがドレインに接続されたダイオードを内蔵した
MOS型のトランジスタであり、電源電圧が存在する場
合には高導通状態であり電源電圧が遮断された場合には
絶縁状態となる分離用装置を共通接続点と電源電圧点と
の間に有し、N型半導体中にP型半導体を拡散して形成
される拡散抵抗のN型半導体領域とN型半導体領域で回
路素子を形成しない領域を前記共通接続点に接続する。
According to a third aspect of the present invention, there is provided a semiconductor device for driving a motor having a plurality of phase branches each including two power elements connected in series, and a midpoint between the two power elements in each branch. The power element is a MOS transistor with a built-in diode with the anode connected to the source and the cathode connected to the drain. Has a separation device between the common connection point and the power supply voltage point, which is in a high conduction state and becomes insulated when the power supply voltage is cut off, by diffusing the P-type semiconductor into the N-type semiconductor. The N-type semiconductor region of the diffusion resistor to be formed and the region where no circuit element is formed in the N-type semiconductor region are connected to the common connection point.

【0022】これら構成によって、電源電圧遮断後、拡
散抵抗のN型半導体領域、素子を形成しないN型半導体
領域は、モータの慣性回転によって発生する3相の誘起
起電力を整流して取り出したノード37に接続されるた
め、電源電圧遮断時のヘッドアクチュエータの制御回路
内に流れる寄生電流が発生せず、誤動作を防止すること
ができる。また、電源電圧が存在している時には、電源
電圧検知回路の指令によって、分離用装置が高導通状態
になるため、ノード37の電位は、電源電圧とほぼ等し
い電圧となり、電源電圧の存在している時の回路動作に
何ら悪影響を及ぼすことは無い。
With these configurations, after the power supply voltage is cut off, the N-type semiconductor region of the diffused resistor and the N-type semiconductor region where no element is formed become the node obtained by rectifying and extracting the three-phase induced electromotive force generated by the inertial rotation of the motor. 37, no parasitic current flows in the control circuit of the head actuator when the power supply voltage is cut off, and malfunction can be prevented. In addition, when the power supply voltage is present, the separation device is brought into a high conduction state by a command from the power supply voltage detection circuit. Therefore, the potential of the node 37 becomes substantially equal to the power supply voltage, and There is no adverse effect on the operation of the circuit when it is on.

【0023】[0023]

【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。図1は本発明の一実
施形態における磁気ディスクモータ駆動用半導体装置の
半導体断面を模式的に示した図である。図1において、
24は出力トランジスタのN型半導体領域、25は拡散
抵抗、26は素子を形成しないN型半導体領域であり、
これら24〜26は従来例の構成と同じである。37は
電源電圧遮断時にモータの慣性回転によって発生する3
相の誘起起電力をS2,S3およびS6のDMOS固有
のダイオードで整流して取り出したノード37である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram schematically showing a semiconductor section of a semiconductor device for driving a magnetic disk motor according to an embodiment of the present invention. In FIG.
24 is an N-type semiconductor region of the output transistor, 25 is a diffusion resistor, 26 is an N-type semiconductor region where no element is formed,
These 24-26 are the same as the configuration of the conventional example. 37 is generated by the inertial rotation of the motor when the power supply voltage is cut off.
The node 37 is obtained by rectifying and inducing the induced electromotive force of the phase with the DMOS-specific diodes S2, S3, and S6.

【0024】以上のように構成された本実施例の磁気デ
ィスクモータ駆動用半導体装置について、以下、その電
源電圧遮断時の動作を図1と図2説明する。まず、電源
電圧を遮断すると、従来構成と同様、図2に示す電源電
圧検知回路6が電源電圧が遮断されたことを検知し、1
1の分離用DMOSトランジスタをオフさせて電源と磁
気ディスクモータ駆動用半導体装置の導通を遮断すると
同時に、接続ライン9を経てヘッドアクチュエータ制御
回路5にヘッドを退避位置に移動させるためにヘッドア
クチュエータを駆動するよう指令を出す。このとき磁気
ディスクモータ駆動用半導体装置によるモータの回転制
御は遮断されるため、モータの各相と磁気ディスクモー
タ駆動用半導体装置の接続点27〜29(図3参照)の
電圧はモータが慣性回転しているため負電位になる区間
が発生する。この負電位は、S1,S4およびS5の固
有のダイオードによって決まる電圧となる。これによっ
て寄生トランジスタ30が発生する。寄生トランジスタ
30はグランド側のNチャネルDMOSトランジスタの
ドレイン側のN型半導体領域(エミッタ)、P型半導体
基板(ベース)、拡散抵抗25のN型半導体領域(コレ
クタ)で寄生NPNトランジスタ30であり、この寄生
NPNトランジスタ30は拡散抵抗25のN型半導体領
域からコレクタ電流35を引きこもうとする。しかしな
がら、本発明では拡散抵抗25のN型半導体領域はモー
タ2の慣性回転によって発生する3相の誘起起電力を整
流して取り出したノード37に接続されているため、寄
生NPNトランジスタ30のコレクタ電流35は、モー
タ2の誘起起電力から供給され、かつ、拡散抵抗25の
N型半導体領域の電位は磁気ディスクモータ駆動用半導
体装置においての最高電位になっているため、従来構成
で発生していた寄生PNPトランジスタ31はオンしな
くなり、電源電圧遮断時のヘッドアクチュエータ制御回
路5の誤動作の原因となる寄生電流は流れなくなる。ま
た寄生トランジスタ30のコレクタは、N型エピタキシ
ャル層領域で回路素子を形成しない領域からコレクタ電
流36を引きこもうとするが、本発明ではN型エピタキ
シャル層領域で回路素子を形成しない領域はモータ2の
慣性回転によって発生する3相の誘起起電力を整流して
取り出したノード37に接続されているため、このコレ
クタ電流36は、モータ2の誘起起電力から供給され、
かつ、このN型半導体の領域は磁気ディスクモータ駆動
用半導体装置においての最高電位になっているため、従
来構成で発生していた寄生NPNトランジスタ33はオ
ンしなくなり、電源遮断時のヘッドアクチュエータ制御
回路5の誤動作の原因となる寄生電流34は流れなくな
る。
The operation of the magnetic disk motor driving semiconductor device according to the present embodiment configured as described above when the power supply voltage is cut off will be described below with reference to FIGS. First, when the power supply voltage is cut off, the power supply voltage detection circuit 6 shown in FIG.
At the same time, the separation DMOS transistor is turned off to cut off conduction between the power supply and the magnetic disk motor driving semiconductor device, and at the same time, the head actuator is driven by the head actuator control circuit 5 via the connection line 9 to move the head to the retracted position. Command to do so. At this time, since the rotation control of the motor by the magnetic disk motor driving semiconductor device is shut off, the voltage of each phase of the motor and the connection points 27 to 29 (see FIG. 3) of the magnetic disk motor driving semiconductor device is changed by the inertial rotation of the motor. Therefore, there is a section where the potential becomes negative. This negative potential is a voltage determined by the unique diodes of S1, S4 and S5. As a result, a parasitic transistor 30 is generated. The parasitic transistor 30 is an N-type semiconductor region (emitter) on the drain side of the N-channel DMOS transistor on the ground, a P-type semiconductor substrate (base), and an N-type semiconductor region (collector) of the diffusion resistor 25, and is a parasitic NPN transistor 30. The parasitic NPN transistor 30 tries to draw the collector current 35 from the N-type semiconductor region of the diffusion resistor 25. However, in the present invention, the N-type semiconductor region of the diffused resistor 25 is connected to the node 37 obtained by rectifying and extracting the three-phase induced electromotive force generated by the inertial rotation of the motor 2. Numeral 35 is generated in the conventional configuration because it is supplied from the induced electromotive force of the motor 2 and the potential of the N-type semiconductor region of the diffusion resistor 25 is the highest potential in the semiconductor device for driving the magnetic disk motor. The parasitic PNP transistor 31 does not turn on, and a parasitic current that causes a malfunction of the head actuator control circuit 5 when the power supply voltage is cut off stops flowing. The collector of the parasitic transistor 30 tries to draw the collector current 36 from a region where no circuit element is formed in the N-type epitaxial layer region. The collector current 36 is supplied from the induced electromotive force of the motor 2 because it is connected to the node 37 that rectifies and extracts the three-phase induced electromotive force generated by the inertial rotation of the motor 2.
In addition, since the N-type semiconductor region has the highest potential in the semiconductor device for driving the magnetic disk motor, the parasitic NPN transistor 33 generated in the conventional configuration is not turned on, and the head actuator control circuit at the time of power-off is turned off. The parasitic current 34 causing the malfunction of No. 5 stops flowing.

【0025】以上のように本実施例によれば、拡散抵抗
25のN型半導体領域とN型エピタキシャル層領域で回
路素子を形成しない領域を電源電圧遮断時にモータ2の
慣性回転によって発生する3相の誘起起電力を整流して
取り出したノード37に接続したことにより、電源電圧
遮断時に発生する寄生NPNトランジスタ30のコレク
タ電流をモータの誘起起電力から供給するために従来構
成で発生した寄生PNPトランジスタ31はオンしなく
なり、電源電圧遮断時のヘッドアクチュエータ制御回路
5の誤動作の原因となる寄生電流32の発生を防ぐこと
ができる。
As described above, according to the present embodiment, the region where no circuit element is formed in the N-type semiconductor region and the N-type epitaxial layer region of the diffusion resistor 25 is formed by the three-phases generated by the inertial rotation of the motor 2 when the power supply voltage is cut off. Is connected to a node 37 obtained by rectifying the induced electromotive force of the motor and supplying the collector current of the parasitic NPN transistor 30 generated when the power supply voltage is cut off from the induced electromotive force of the motor. 31 does not turn on, and it is possible to prevent the generation of the parasitic current 32 which causes the malfunction of the head actuator control circuit 5 when the power supply voltage is cut off.

【0026】[0026]

【発明の効果】本発明は拡散抵抗25のN型半導体領
域、N型半導体領域で回路素子を形成しない領域を電源
電圧遮断時にモータ2の慣性回転によって発生する3相
の誘起起電力を整流して取り出したノード37に接続し
たことにより、モータ2の各相とモータ駆動用半導体装
置の接続点27〜29に外付けでクランプ回路を付ける
ことなく、電源電圧遮断時に発生する寄生トランジスタ
の影響を低減することができる優れたモータ駆動用半導
体装置を実現するものである。
The present invention rectifies the three-phase induced electromotive force generated by the inertial rotation of the motor 2 when the power supply voltage is cut off in the N-type semiconductor region of the diffusion resistor 25 and the region where no circuit element is formed in the N-type semiconductor region. By connecting to the extracted node 37, the influence of the parasitic transistor generated when the power supply voltage is cut off can be eliminated without connecting an external clamp circuit to each of the connection points 27 to 29 of each phase of the motor 2 and the motor driving semiconductor device. An object of the present invention is to realize an excellent motor drive semiconductor device that can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態における磁気ディスクモー
タ駆動用半導体装置の半導体断面を模式的に示した図
FIG. 1 is a diagram schematically showing a semiconductor cross section of a semiconductor device for driving a magnetic disk motor according to an embodiment of the present invention.

【図2】磁気ディスクモータ駆動用半導体装置のブロッ
ク図
FIG. 2 is a block diagram of a semiconductor device for driving a magnetic disk motor.

【図3】モータ装置のモータと磁気ディスクモータ駆動
用半導体装置の接続を示した図
FIG. 3 is a diagram showing a connection between a motor of a motor device and a semiconductor device for driving a magnetic disk motor.

【図4】従来の磁気ディスクモータ駆動用半導体装置の
半導体断面を模式的に示した図
FIG. 4 is a diagram schematically showing a semiconductor cross section of a conventional semiconductor device for driving a magnetic disk motor.

【図5】電源電圧遮断後のモータの各相と磁気ディスク
モータ駆動用半導体装置の接続点の電圧波形を示した図
FIG. 5 is a diagram showing a voltage waveform at a connection point between each phase of the motor and the semiconductor device for driving the magnetic disk motor after the power supply voltage is cut off.

【図6】電源電圧遮断時のヘッドアクチュエータ制御回
路の一例を示した図
FIG. 6 is a diagram showing an example of a head actuator control circuit when the power supply voltage is cut off.

【符号の説明】[Explanation of symbols]

1 電源ライン 2 モータ 3 ヘッドアクチュエータ 4 モータ制御回路 5 ヘッドアクチュエータ制御回路 6 電源電圧検知回路 7 増幅器 8 入力端子 9 接続ライン 11 トランジスタ 12 増幅器 13 入力端子 14 接続ライン 15 接続ライン 16 接続ライン 17 接続ライン 18 接続ライン 19 接続ライン 20 接続ライン 21 接続ライン 22 接続ライン 23 接続ライン 24 N型半導体領域 25 拡散抵抗 26 素子を形成しないN型半導体領域 27 接続点 28 接続点 29 接続点 30 寄生NPNトランジスタ 31 寄生PNPトランジスタ 32 寄生電流 33 寄生NPNトランジスタ 34 寄生電流 35 コレクタ電流 36 コレクタ電流 37 ノード(分岐27,28および29の電源側の
共通接続点) 38 容量 39 トランジスタ 40 トランジスタ 41 トランジスタ 42 トランジスタ 43 拡散抵抗 44 抵抗 45 抵抗 46 経路 48 ダイオード 49 ダイオード 50 拡散抵抗 52 ダイオード 53 ダイオード 56 ダイオード N 分岐 P 分岐 S1 パワー素子 S2 パワー素子 S3 パワー素子 S4 パワー素子 S5 パワー素子 S6 パワー素子 S7 パワー素子 S8 パワー素子 S9 パワー素子 S10 パワー素子 U 分岐 V 分岐 W 分岐
DESCRIPTION OF SYMBOLS 1 Power supply line 2 Motor 3 Head actuator 4 Motor control circuit 5 Head actuator control circuit 6 Power supply voltage detection circuit 7 Amplifier 8 Input terminal 9 Connection line 11 Transistor 12 Amplifier 13 Input terminal 14 Connection line 15 Connection line 16 Connection line 17 Connection line 18 Connection line 19 Connection line 20 Connection line 21 Connection line 22 Connection line 23 Connection line 24 N-type semiconductor region 25 Diffusion resistor 26 N-type semiconductor region where no element is formed 27 Connection point 28 Connection point 29 Connection point 30 Parasitic NPN transistor 31 Parasitic PNP Transistor 32 Parasitic current 33 Parasitic NPN transistor 34 Parasitic current 35 Collector current 36 Collector current 37 Node (common connection point on the power supply side of branches 27, 28 and 29) 38 Capacitance 39 Transistor 40 transistor 41 transistor 42 transistor 43 diffusion resistance 44 resistance 45 resistance 46 path 48 diode 49 diode 50 diffusion resistance 52 diode 53 diode 56 diode N branch P branch S1 power element S2 power element S3 power element S4 power element S5 power element S6 power Element S7 Power element S8 Power element S9 Power element S10 Power element U branch V branch W branch

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】各々が直列に接続された2つのパワー素子
で構成される複数相の分岐を有し、 各分岐の前記2つのパワー素子の中点がモータコイルに
接続され、 各分岐の電源側を電源電圧遮断時にモータの慣性回転に
よって発生する複数相の誘起起電力を整流して取り出し
た複数相の分岐の電源側の共通接続点に共通接続し、 アノードが各分岐の前記2つのパワー素子の中点に接続
されカソードが前記共通接続点に接続されたダイオード
を有し、 電源電圧が存在する場合には高導通状態であり電源電圧
が遮断された場合には絶縁状態となる分離用装置を前記
共通接続点と電源電圧点との間に有し、 N型半導体中にP型半導体を拡散して形成される拡散抵
抗のN型半導体領域とN型半導体領域で回路素子を形成
しない領域を前記共通接続点に接続したモータ駆動用半
導体装置。
1. A multi-phase branch comprising two power elements each connected in series, a midpoint of the two power elements in each branch being connected to a motor coil, and a power supply in each branch. Are connected in common to the common connection point on the power supply side of the multi-phase branch obtained by rectifying and extracting the induced electromotive force of the plurality of phases generated by the inertial rotation of the motor when the power supply voltage is cut off, and the anode is the two powers of each branch. A separation element having a diode connected to the middle point of the element and having a cathode connected to the common connection point, which is in a high conduction state when a power supply voltage is present and is in an insulated state when the power supply voltage is cut off. A device is provided between the common connection point and the power supply voltage point, and a circuit element is not formed by an N-type semiconductor region and an N-type semiconductor region of a diffusion resistor formed by diffusing a P-type semiconductor into an N-type semiconductor. Area to the common connection point It continued the motor driving semiconductor device.
【請求項2】請求項1に記載のモータ駆動用半導体装置
において、前記パワー素子はMOS型のトランジスタで
あることを特徴とするモータ駆動用半導体装置。
2. The motor driving semiconductor device according to claim 1, wherein said power element is a MOS transistor.
【請求項3】各々が直列に接続された2つのパワー素子
で構成される複数相の分岐を有し、 各分岐の2つの前記パワー素子の中点が前記モータコイ
ルに接続され、 各分岐の電源側を前記共通接続点で共通接続し、 前記パワー素子はアノードがソースにカソードがドレイ
ンに接続されたダイオードを内蔵したMOS型のトラン
ジスタであり、 電源電圧が存在する場合には高導通状態であり電源電圧
が遮断された場合には絶縁状態となる分離用装置を前記
共通接続点と電源電圧点との間に有し、 N型半導体中にP型半導体を拡散して形成される拡散抵
抗のN型半導体領域とN型半導体領域で回路素子を形成
しない領域を前記共通接続点に接続したモータ駆動用半
導体装置。
3. A multi-phase branch comprising two power elements each connected in series, wherein the midpoint of the two power elements in each branch is connected to the motor coil, and The power supply side is commonly connected at the common connection point, and the power element is a MOS transistor having a built-in diode having an anode connected to a source and a cathode connected to a drain, and in a high conduction state when a power supply voltage is present. A diffusion resistor formed between the common connection point and the power supply voltage point by diffusing a P-type semiconductor into an N-type semiconductor; A motor driving semiconductor device in which an N-type semiconductor region and a region where no circuit element is formed in the N-type semiconductor region are connected to the common connection point.
JP2000155518A 2000-05-26 2000-05-26 Semiconductor device for motor drive Pending JP2001339986A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000155518A JP2001339986A (en) 2000-05-26 2000-05-26 Semiconductor device for motor drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000155518A JP2001339986A (en) 2000-05-26 2000-05-26 Semiconductor device for motor drive

Publications (1)

Publication Number Publication Date
JP2001339986A true JP2001339986A (en) 2001-12-07

Family

ID=18660451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000155518A Pending JP2001339986A (en) 2000-05-26 2000-05-26 Semiconductor device for motor drive

Country Status (1)

Country Link
JP (1) JP2001339986A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215093B2 (en) 2003-03-14 2007-05-08 Mitsumi Electric Co., Ltd. Motor drive circuit and motor drive method that can positively perform a brake operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215093B2 (en) 2003-03-14 2007-05-08 Mitsumi Electric Co., Ltd. Motor drive circuit and motor drive method that can positively perform a brake operation

Similar Documents

Publication Publication Date Title
US6552879B2 (en) Variable voltage threshold ESD protection
US7411367B2 (en) Full bridge circuit and DC motor capable of fixing output voltage and avoiding reverse current
US9025266B2 (en) Semiconductor integrated circuit device, magnetic disk storage device, and electronic apparatus
JPH0638541A (en) Control method of transient voltage applied to inductive load and bridge circuit used to drive inductive load
US20010048326A1 (en) Circuit and method for writing to a memory disk
US6388476B1 (en) Self-switched cascode write driver
US6259305B1 (en) Method and apparatus to drive the coil of a magnetic write head
US6525896B2 (en) Method and circuitry for high voltage application with MOSFET technology
JP2001339986A (en) Semiconductor device for motor drive
EP0091119B1 (en) Monolithic semiconductor integrated a.c. switch circuit
US5731677A (en) Integrated circuit for controlling an information storage disk
US5753964A (en) Semiconductor device for a motor driving circuit
JPH09289254A (en) Semiconductor device
JPH011325A (en) semiconductor equipment
JP3276734B2 (en) Motor drive circuit
US6650498B1 (en) Actuator retract circuit for dual speed hard disk drive
JP2647645B2 (en) Magnetic recording device
US6288428B1 (en) Semiconductor integrated circuit device for disk drive apparatus
US6580238B2 (en) Motor driver
JP3243771B2 (en) DC motor drive circuit and portable audio device incorporating the same
JPH08148652A (en) Semiconductor device and disk medium memory device
US6721127B2 (en) Electronic device for driving an actuator device for a hard disk and for driving a motor that turns the hard disk
JPH11356086A (en) Semiconductor device and disk drive using the same
KR100404036B1 (en) Integrated circuit for controlling the information storage disk
JP2615339B2 (en) Magnetic recording device