JP2001332509A - Ion implantation apparatus and thin film semiconductor device - Google Patents
Ion implantation apparatus and thin film semiconductor deviceInfo
- Publication number
- JP2001332509A JP2001332509A JP2000155091A JP2000155091A JP2001332509A JP 2001332509 A JP2001332509 A JP 2001332509A JP 2000155091 A JP2000155091 A JP 2000155091A JP 2000155091 A JP2000155091 A JP 2000155091A JP 2001332509 A JP2001332509 A JP 2001332509A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- ion implantation
- implantation apparatus
- chamber
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、所定の物質をプラ
ズマ中で励起してイオンを発生させるプラズマ室と、イ
オンビームを試料に衝突させて試料に前記物質を注入す
る処理室とを有するイオン注入装置、及びこのイオン注
入装置を用いて作成された薄膜半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ion chamber having a plasma chamber in which a predetermined substance is excited in a plasma to generate ions, and a processing chamber in which an ion beam collides with a sample to implant the substance into the sample. The present invention relates to an implanter and a thin-film semiconductor device manufactured using the ion implanter.
【0002】[0002]
【従来の技術】近年、多結晶シリコン(以下、ポリシリ
コンと言う)や非晶質シリコン(以下、アモルファスシ
リコンと言う)が薄膜トランジスタ(以下、TFTとも
言う)を使用するアクティブマトリクス型の液晶表示装
置に盛んに利用されるようになってきた。このうち、ポ
リシリコンはアモルファスシリコンよりも高性能の移動
度を有し、かつ、600℃以下で作成することを要求さ
れるガラス基板上に回路を作り込むことが可能であるた
め、アモルファスシリコンよりもその応用は盛んであ
る。2. Description of the Related Art In recent years, an active matrix type liquid crystal display device in which polycrystalline silicon (hereinafter, referred to as polysilicon) or amorphous silicon (hereinafter, referred to as amorphous silicon) uses a thin film transistor (hereinafter, also referred to as TFT). It has been widely used. Among them, polysilicon has higher mobility than amorphous silicon and can form a circuit on a glass substrate required to be formed at 600 ° C. or lower. Its application is prosperous.
【0003】例えば、ポリシリコンは、液晶表示装置の
表示部である画素部スイッチング素子としての応用を始
め、さらに、画素スイッチング素子を動作させるため
の、主にCMOSトランジスタで構成される駆動回路へ
の応用も研究されている。For example, polysilicon has begun to be applied as a pixel switching element, which is a display section of a liquid crystal display device, and has been applied to a driving circuit mainly composed of CMOS transistors for operating the pixel switching element. Applications are also being studied.
【0004】[0004]
【発明が解決しようとする課題】ポリシリコンTFTの
製造においてはイオン注入装置による数回に亘る不純物
の注入工程が存在する。これらの注入工程で発生したり
内壁に付着したりするパーティクルがデバイスに取り込
まれると、特性劣化や配線不良を引き起こし、完成後の
液晶表示装置の輝点欠不良、滅点欠不良、線欠不良等を
引き起こしていた。このため、歩留まりが悪化し、生産
性を著しく低下させることがあった。In the manufacture of a polysilicon TFT, there are several steps of impurity implantation using an ion implantation apparatus. When particles generated in these injection processes or attached to the inner wall are taken into the device, they cause deterioration of characteristics and wiring defects, resulting in defective bright spots, defective spots, and defective lines of the completed liquid crystal display device. And so on. For this reason, the yield may be deteriorated, and the productivity may be significantly reduced.
【0005】このような、イオン注入装置に起因する不
良は、ポリシリコンTFTが液晶表示装置に使用される
ようになって初めて分かってきた。また、イオンビーム
がライン状に発生するイオン注入装置は、従来、液晶表
示素子の生産用には使用されておらず、上記の不良は初
めて観測された現象でもある。[0005] Such a defect caused by the ion implantation apparatus has been known only when the polysilicon TFT is used for the liquid crystal display device. In addition, an ion implantation apparatus in which an ion beam is generated in a line is not conventionally used for producing a liquid crystal display element, and the above defect is a phenomenon that has been observed for the first time.
【0006】上述したように、イオンビームがライン状
に発生するイオン注入装置では、プラズマ室にてイオン
を発生させ、このイオンを試料に注入する。パーティク
ルはこのプラズマ反応時に気相中で化学反応を進行させ
た結果発生するパウダー(粉)状パーティクルと、一
旦、膜状になって装置の内壁などに堆積したのちに剥が
れてできるフレーク状パーティクルとがある。ライン状
ビームのイオン注入装置ではイオン密度が非常に高いた
め、発生したパーティクルが帯電し、試料に注入される
という現象が起きる。特に、B2H6(ジボラン)ガスを
使用した場合、その現象は顕著であった。As described above, in an ion implantation apparatus in which an ion beam is generated in a line, ions are generated in a plasma chamber, and the ions are injected into a sample. The particles consist of powder (powder) particles generated as a result of a chemical reaction in the gas phase during the plasma reaction, and flake particles that are once formed into a film and deposited on the inner wall of the device and then peeled off. There is. Since the ion density of the linear beam ion implanter is very high, the generated particles are charged and injected into the sample. In particular, when B 2 H 6 (diborane) gas was used, the phenomenon was remarkable.
【0007】本発明は上記の問題点を解決するためにな
されたもので、第1の目的は試料に注入されるパーティ
クルを低く抑制することのできるイオン注入装置を提供
するにある。The present invention has been made to solve the above problems, and a first object of the present invention is to provide an ion implantation apparatus capable of suppressing particles injected into a sample at a low level.
【0008】本発明の第2の目的は、生産性を高め、か
つ、スイッチング特性に優れた薄膜半導体装置を提供す
るにある。A second object of the present invention is to provide a thin-film semiconductor device which improves productivity and has excellent switching characteristics.
【0009】[0009]
【課題を解決するための手段】本発明は、所定の物質を
プラズマ中で励起してイオンを発生させるプラズマ室
と、イオンビームを試料に衝突させて試料にイオンを注
入する処理室とを有するイオン注入装置において、所定
の物質としてB2H6ガスを主体とし、このB2H6ガスが
H2,N2,Ar,Ne,Kr,F2,O2のうちのいずれ
か1種類又は複数種類のガスで希釈し、かつ、B2H6ガ
スの濃度を1乃至40%の範囲から選択してプラズマ室
に供給する希釈ガス供給手段と、プラズマ室及び処理室
でなるチャンバーの真空度が2×10-4Torr以上に
保持されることを条件として、希釈ガスの流量を5乃至
40sccmの範囲から選択し、チャンバー内に発生す
るパーティクル数を制御することが可能なガス流量選択
手段と、を備えたことを特徴とするものである。SUMMARY OF THE INVENTION The present invention has a plasma chamber in which a predetermined substance is excited in a plasma to generate ions, and a processing chamber in which an ion beam collides with a sample to implant ions into the sample. In the ion implantation apparatus, B 2 H 6 gas is mainly used as a predetermined substance, and the B 2 H 6 gas is any one of H 2 , N 2 , Ar, Ne, Kr, F 2 , O 2 or A diluting gas supply means for diluting with a plurality of types of gases and selecting a concentration of B 2 H 6 gas from a range of 1 to 40% and supplying the diluted gas to a plasma chamber; Gas flow rate selection means capable of selecting the flow rate of the diluent gas from a range of 5 to 40 sccm on condition that the pressure is maintained at 2 × 10 −4 Torr or more, and controlling the number of particles generated in the chamber. , And it is characterized in that there was example.
【0010】[0010]
【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on preferred embodiments shown in the drawings.
【0011】一般に、イオン注入装置は、イオン源系、
引出し及び加速系、並びに試料系及び真空系等の要素か
ら構成されている。図1は本発明に係るイオン注入装置
の概略構成図であり、イオン注入装置1はイオン源系と
してのプラズマ室2と、引出し及び加速系を構成する引
出し電極7、抑制電極8、グランド電極9と、試料系を
構成するビームラインカーボン10a,10b、固定フ
ァラデー11とを備えている。このイオン注入装置はホ
ロカソード型と呼ばれるもので、説明の都合上、プラズ
マ室2以外の各構成要素の収容空間を処理室6と称する
こととする。In general, an ion implantation apparatus includes an ion source system,
It consists of elements such as a drawing and acceleration system, a sample system and a vacuum system. FIG. 1 is a schematic configuration diagram of an ion implantation apparatus according to the present invention. The ion implantation apparatus 1 includes a plasma chamber 2 as an ion source system, an extraction electrode 7, a suppression electrode 8, and a ground electrode 9 constituting an extraction and acceleration system. And beam line carbons 10 a and 10 b constituting a sample system, and a fixed Faraday 11. This ion implantation apparatus is called a hollow cathode type, and for convenience of explanation, the accommodation space of each component other than the plasma chamber 2 is referred to as a processing chamber 6.
【0012】ここで、プラズマ室2はアンテナとも称さ
れる3個の高周波コイル(図では1個のみを示した)3
を内蔵し、気中放電を利用して気体である物質のイオン
を作るものである。この高周波コイル3に対向する部位
に多数の開口が列状に、かつ、複数列形成されてなるプ
ラズマ電極4が設けられ、このプラズマ電極4がプラズ
マ室2と処理室6との仕切りになっている。なお、プラ
ズマ室2はプラズマ密度を高めるために永久磁石で覆う
場合もある。そして、プラズマ室2の内部には、例え
ば、エアーシリンダで駆動することによりプラズマ電極
4の開口面積を複数種類に変化させるように開口列数を
変えることのできる開口面積可変手段としての上部シャ
ッター5a及び下部シャッター5bが設けられている。Here, the plasma chamber 2 has three high-frequency coils (only one is shown in the figure), also called an antenna.
Is used to create ions of gaseous substances using air discharge. A plasma electrode 4 having a large number of openings formed in rows and a plurality of rows is provided at a portion facing the high-frequency coil 3, and the plasma electrode 4 serves as a partition between the plasma chamber 2 and the processing chamber 6. I have. The plasma chamber 2 may be covered with a permanent magnet to increase the plasma density. In the interior of the plasma chamber 2, for example, an upper shutter 5a as an opening area variable means capable of changing the number of opening rows so as to change the opening area of the plasma electrode 4 into a plurality of types by driving with an air cylinder. And a lower shutter 5b.
【0013】引出し電極7はプラズマ電極4の外側に配
置され、プラズマ室2内のイオンを引き出すもので、抑
制電極8は試料としてのガラス基板12の表面に叩き付
けられて発生する2次電子の逆流を抑制するものであ
り、グランド電極9は引出し電極7との相互作用にてイ
オンを加速するものである。また、ビームラインカーボ
ン10a,10bはビームラインを保護するものであ
り、固定ファラデー11はビーム電流量を測定するもの
である。図2は図1に示したイオン注入装置の主要部の
概略構成図であり、図中、図1と同一の要素には同一の
符号を付してその説明を省略する。ここで、プラズマ室
2から引き出され、さらに、加速されたイオンビーム2
0が、真空搬送ロボット22によって矢印X方向に往復
駆動されるガラス基板12に叩きつけられる。また、プ
ラズマ室2とは反対側の処理室6の外側にガラス基板を
待機させるロードロック室21が設けられ、さらに、プ
ラズマ室2及び処理室6の内部空気を排除し、所定の真
空度を保持するように、真空系としてのターボポンプ2
3及びこれに接続されたドライポンプ24を備えてい
る。The extraction electrode 7 is arranged outside the plasma electrode 4 and extracts ions in the plasma chamber 2. The suppression electrode 8 is a countercurrent of secondary electrons generated by being hit against the surface of the glass substrate 12 as a sample. The ground electrode 9 accelerates ions by interaction with the extraction electrode 7. The beam line carbons 10a and 10b protect the beam line, and the fixed Faraday 11 measures the beam current. FIG. 2 is a schematic configuration diagram of a main part of the ion implantation apparatus shown in FIG. 1. In the figure, the same elements as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Here, the ion beam 2 extracted from the plasma chamber 2 and further accelerated
0 is hit against the glass substrate 12 reciprocally driven in the arrow X direction by the vacuum transfer robot 22. In addition, a load lock chamber 21 for holding the glass substrate on standby is provided outside the processing chamber 6 on the opposite side of the plasma chamber 2. A turbo pump 2 as a vacuum system to maintain
3 and a dry pump 24 connected thereto.
【0014】また、プラズマ室2に対するガス導入経路
に、B2H6ガスを主体とし、このB 2H6ガスをH2,
N2,Ar,Ne,Kr,F2,O2のうちのいずれか1
種類又は複数種類のガスで希釈し、かつ、B2H6ガスの
濃度を1乃至40%の範囲から選択してプラズマ室2に
供給する希釈ガス供給手段31と、プラズマ室2及び処
理室6でなるチャンバーの真空度が2×10-4Torr
以上に保持されることを条件として、希釈ガスの流量を
5乃至40sccmの範囲から、チャンバー内に発生す
るパーティクル数が最小になる値を外部から選択するこ
とが可能なガス流量選択手段32とを備えている。A gas introduction path for the plasma chamber 2
And BTwoH6Mainly gas, this B TwoH6Gas to HTwo,
NTwo, Ar, Ne, Kr, FTwo, OTwoAny one of
Diluted with one or more types of gas, and BTwoH6Gas
Select the concentration from the range of 1 to 40% to plasma chamber 2.
The dilution gas supply means 31 for supplying the plasma
The degree of vacuum of the chamber composed of the science room 6 is 2 × 10-FourTorr
The flow rate of the dilution gas should be
Generated in the chamber from a range of 5-40 sccm
Externally select a value that minimizes the number of particles
And a gas flow rate selecting means 32 capable of performing the following.
【0015】上記のように構成されたイオン注入装置に
おけるイオンビームの発生方法の一例を以下に説明す
る。An example of a method of generating an ion beam in the ion implantation apparatus configured as described above will be described below.
【0016】希釈ガス供給手段31によりB2H6ガスを
H2,N2,Ar,Ne,Kr,F2,O2のうちのいずれ
か1種類又は複数種類のガスで希釈し、濃度が20%の
B2H6ガスをプラズマ室2に導入する。このとき、ガス
流量選択手段32によってチャンバー内の分圧が2×1
0-4Torr以下になるように、予め実験によって定め
た値にガス流量を選択する。また、図示省略の高周波電
源により3個の高周波コイル3にそれぞれ13.56M
Hz,50Wの電力を投入し、誘導プラズマを発生させ
て原料ガスをイオン種に分解する。この状態で引出し電
極7に3kVの電圧を供給してイオン種を引き出す。さ
らに、引出し電極7とグランド電極9との間に77kV
の電圧を印加してイオンを加速する。このとき、抑制電
極8にはマイナスの電圧が印加されるようになってお
り、例えば、−4kVの電圧を印加し、試料であるガラ
ス基板12で発生した2次電子の飛来を防止する。The diluting gas supply means 31 dilutes the B 2 H 6 gas with any one or more of H 2 , N 2 , Ar, Ne, Kr, F 2 , and O 2 , and adjusts the concentration. 20% B 2 H 6 gas is introduced into the plasma chamber 2. At this time, the partial pressure in the chamber is set to 2 × 1 by the gas flow rate selecting means 32.
The gas flow rate is selected to a value determined by experiments in advance so as to be 0 -4 Torr or less. Also, 13.56M is applied to each of the three high-frequency coils 3 by a high-frequency power supply not shown.
A power of 50 Hz is applied to generate induction plasma to decompose the raw material gas into ion species. In this state, a voltage of 3 kV is supplied to the extraction electrode 7 to extract ion species. Further, a voltage of 77 kV is applied between the extraction electrode 7 and the ground electrode 9.
Is applied to accelerate the ions. At this time, a negative voltage is applied to the suppression electrode 8. For example, a voltage of -4 kV is applied to prevent the secondary electrons generated on the glass substrate 12 as a sample from flying.
【0017】こうして、ライン状のビームを形成し、ガ
ラス基板12にイオン注入を行う。この実施形態に係る
プラズマ室2の容量は105L程度で、チャンバーと併
せた全容量は約1800Lである。このイオン注入装置
を利用してガラス基板12にイオン注入する度毎にパー
ティクルの発生数を調べたところ図3に示すパーティク
ルの各種パラメータ依存性のデータが得られた。In this manner, a linear beam is formed, and ions are implanted into the glass substrate 12. The capacity of the plasma chamber 2 according to this embodiment is about 105 L, and the total capacity including the chamber is about 1800 L. The number of generated particles was examined each time ions were implanted into the glass substrate 12 using this ion implantation apparatus. As a result, data on various parameter dependence of the particles shown in FIG. 3 was obtained.
【0018】図3の下部は真空系によりチャンバーの真
空度を1×10-4以上の状態を保持しながら希釈ガスの
流量を40sccmとして、B2H6ガスの濃度を10
%,20%,30%,40%の4種類に変化させたと
き、粒径が1μm以下のパーティクル数が概略70,2
30,500,530個であったことを示している。な
お、図中の斜線部は粒径によって大、中、小に分けた
「小」のパーティクルを表し、白枠の部分が「大」及び
「中」を併せたパーティクルを表している。これらの関
係から明らかなように、B2H6ガスの濃度を下げるほど
パーティクル数は減少することが分かる。従って、B2
H6ガスの濃度は一般に使用される1乃至40%の範囲
で、生産性等他の条件を考慮してパーティクルの発生数
が最小になるように濃度を選定することができる。[0018] The degree of vacuum chamber by the lower vacuum system of FIG. 3 as 40sccm the flow rate of the diluent gas while maintaining the 1 × 10 -4 or more states, the concentration of B 2 H 6 gas 10
%, 20%, 30%, and 40%, the number of particles having a particle size of 1 μm or less is approximately 70,2.
This indicates that the number was 30,500,530. The hatched portions in the figure represent "small" particles divided into large, medium, and small according to the particle size, and the white frame portion represents particles combining "large" and "medium". As is clear from these relationships, the lower the concentration of the B 2 H 6 gas, the lower the number of particles. Therefore, B 2
The concentration of the H 6 gas is generally in the range of 1 to 40%, and the concentration can be selected so as to minimize the number of generated particles in consideration of other conditions such as productivity.
【0019】一方、図3の上部は真空系によりチャンバ
ーの真空度を1×10-4以上の状態を保持しながらB2
H6ガスの濃度を40%として、ガス流量を20scc
m,40sccm,60sccmの3種類に変化させた
とき、粒径が1μm以下のパーティクル数が概略16
0,520,820であったことを示している。従っ
て、希釈ガスの流量を少なくするほどパーティクル数は
減少することが分かる。従って、希釈ガスの流量は一般
に使用される5乃至40sccmの範囲から、チャンバ
ー内に発生するパーティクル数が最小になるように流量
を選定することができる。On the other hand, in the upper part of FIG. 3, B 2 is maintained while maintaining the degree of vacuum of the chamber at 1 × 10 -4 or more by a vacuum system.
Assuming that the concentration of H 6 gas is 40%, the gas flow rate is 20 scc.
m, 40 sccm, and 60 sccm, the number of particles having a particle size of 1 μm or less is approximately 16
0,520,820. Therefore, it can be seen that the number of particles decreases as the flow rate of the dilution gas decreases. Therefore, the flow rate of the diluent gas can be selected from the commonly used range of 5 to 40 sccm so as to minimize the number of particles generated in the chamber.
【0020】かくして、希釈ガス供給手段31がB2H6
ガスを主体とし、このB2H6ガスがH2,N2,Ar,N
e,Kr,F2,O2のうちのいずれか1種類又は複数種
類のガスで希釈し、B2H6ガスの濃度を1乃至40%の
範囲から選択してプラズマ室2に供給するとき、ガス流
量選択手段32によってチャンバーの真空度が2×10
-4Torr以上に保持されることを条件として、希釈ガ
スの流量を5乃至40sccmの範囲から、パーティク
ルの発生数が最小になる値を外部から選択することによ
り、試料に注入されるパーティクルを低く抑制すること
ができる。Thus, the dilution gas supply means 31 is provided with B 2 H 6
The main component is a gas, and this B 2 H 6 gas is H 2 , N 2 , Ar, N
e, Kr, F 2 , or O 2 , when diluted with any one or more of gases and selecting the concentration of B 2 H 6 gas from the range of 1 to 40% and supplying it to the plasma chamber 2 , The degree of vacuum in the chamber is set to 2 × 10
-4 Torr or higher, the flow rate of the diluent gas is selected from the range of 5 to 40 sccm to minimize the number of generated particles from the outside, so that the particles injected into the sample can be lowered. Can be suppressed.
【0021】また、この実施形態に示したイオン注入装
置を使用すれば生産性を高め、かつ、スイッチング特性
に優れた薄膜半導体装置が得られる。Further, by using the ion implantation apparatus shown in this embodiment, it is possible to obtain a thin-film semiconductor device having improved productivity and excellent switching characteristics.
【0022】さらに、この薄膜半導体装置を使用して液
晶表示装置を作製することにより、輝点欠不良、滅点欠
不良、線欠不良等を引き起こし難いものが得られる。Further, by manufacturing a liquid crystal display device using this thin-film semiconductor device, it is possible to obtain a device which hardly causes a defective bright spot, a defective dark spot, a defective wire and the like.
【0023】以上、パーティクルの発生を抑制するイオ
ン注入装置について説明したが、このイオン注入装置を
用いて薄膜トランジスタを製造する方法について、図4
乃至図7を参照して以下に説明する。The ion implantation apparatus for suppressing the generation of particles has been described above. A method of manufacturing a thin film transistor using this ion implantation apparatus will be described with reference to FIG.
This will be described below with reference to FIGS.
【0024】先ず、図4(a)に示すように、無アルカ
リガラス基板101上に酸化シリコン膜102とアモル
ファスシリコン103をCVD法によって成膜する。続
いて、アモルファスシリコン103中のH(水素)量を
減らすために、N2(窒素)ガス中でアニールを行う。
次に、図4(b)に示すように、イオン注入装置を用い
てB2Hx+(水素化ボロン)中のB(ボロン)を1×1
012/cm2のドーズ量でアモルファスシリコン103
に注入する。このB(ボロン)はnチャネル及びpチャ
ネルのTFTの閾値Vthを変え、CMOS回路の動作が
可能な値にするものである。次に、図4(c)に示すよ
うに、エキシマレーザELAを用いてアモルファスシリ
コン103を瞬時溶融させ、ポリシリコン層104を成
長させる。次に、ポリシリコン層104をCDE(Chem
ical Dry Etching)法によりパターニングすることによ
り、図4(d)に示すように、n型TFT用のポリシリ
コン層の島104nと、 p型TFT用のポリシリコン
層の島104pとを形成する。First, as shown in FIG. 4A, a silicon oxide film 102 and amorphous silicon 103 are formed on a non-alkali glass substrate 101 by a CVD method. Subsequently, annealing is performed in N 2 (nitrogen) gas to reduce the amount of H (hydrogen) in the amorphous silicon 103.
Next, as shown in FIG. 4B, B (boron) in B 2 Hx + (boron hydride) was 1 × 1 using an ion implantation apparatus.
Amorphous silicon 103 at a dose of 0 12 / cm 2
Inject into This B (boron) changes the threshold value Vth of the n-channel and p-channel TFTs so that the CMOS circuit can operate. Next, as shown in FIG. 4C, the amorphous silicon 103 is instantaneously melted using an excimer laser ELA to grow the polysilicon layer 104. Next, the polysilicon layer 104 is formed by CDE (Chem
4D, the island 104n of the polysilicon layer for the n-type TFT and the island 104p of the polysilicon layer for the p-type TFT are formed as shown in FIG. 4D.
【0025】次に、図5(a)に示すように、CVD
(Chemical Vapor Deposition)法を用いて全面にゲー
ト酸化膜105を堆積する。続いて、図5(b)に示す
ように、スパッタリングによって全面に金属膜を形成し
た後、RIE(Reactive Ion Etching)法により金属膜
をパターニングすることによって、ゲート電極108
n,108pを形成する。さらに、レジスト109を塗
布した後、PEP(PhotoEngraving Process)でn型T
FTの上部全体を被覆する。そして、B2Hx+(水素化
ボロン)中のB(ボロン)を、例えば、ドーズ量5×1
014/cm2、加速電圧80keVにて注入することに
より、ゲート電極108pをマスクとしてポリシリコン
層の島104pに高濃度でドーピングする。この結果、
ゲート電極108pの下部が活性層145としてその両
側に高濃度導電層が形成される。その後、レジスト10
9をアッシング法により除去する。Next, as shown in FIG.
A gate oxide film 105 is deposited on the entire surface by using a (Chemical Vapor Deposition) method. Subsequently, as shown in FIG. 5B, after forming a metal film on the entire surface by sputtering, the metal film is patterned by RIE (Reactive Ion Etching) to thereby form the gate electrode 108.
n, 108p are formed. Further, after applying a resist 109, the n-type T is applied by PEP (PhotoEngraving Process).
Cover the entire top of the FT. Then, B (boron) in B 2 Hx + (boron hydride) is converted into, for example, a dose of 5 × 1.
By implanting at 0 14 / cm 2 at an acceleration voltage of 80 keV, the island 104p of the polysilicon layer is doped at a high concentration using the gate electrode 108p as a mask. As a result,
A high concentration conductive layer is formed on both sides of the active layer 145 below the gate electrode 108p. After that, resist 10
9 is removed by an ashing method.
【0026】次に、図5(c)に示すように、PHx+
(水素化リン)中のP(リン)を、例えば、ドーズ量2
×1013/cm2、加速電圧80keVにて注入するこ
とにより、ゲート電極108nをマスクとしてポリシリ
コン層の島104nに低濃度でドーピングする。この結
果、ゲート電極108nの下部が活性層144としてそ
の両側に低濃度導電層141が形成される。Next, as shown in FIG. 5C, PHx +
P (phosphorus) in (phosphorus hydride) is converted into, for example, a dose of 2
By implanting at × 10 13 / cm 2 at an acceleration voltage of 80 keV, the island 104n of the polysilicon layer is doped at a low concentration using the gate electrode 108n as a mask. As a result, a low concentration conductive layer 141 is formed on both sides of the active layer 144 below the gate electrode 108n.
【0027】次に、図6(a)に示すように、再度レジ
ストを塗布し、PEPでp型TFT領域上部全体、及び
n型TFT領域の一部を被覆する。その後、イオンドー
ピング法にて、PHx+(水素化リン)中のP(リン)
を、例えば、ドーズ量5×10 14/cm2、加速電圧8
0keVにて注入する。この場合、PHx+(水素化リ
ン)としてPH3(ホスフィン)ガスを使用する。その
後、レジストを剥離する。このとき、nチャネルの高濃
度導電層142,143とゲート電極下の活性層144
の間には低濃度のn型層141が形成される。この低濃
度層141はドレイン端近傍の電界を下げて、リーク電
流を下げ、TFTの劣化を防ぐ役目を持つ。その後、例
えば、N2(窒素)ガス雰囲気中にて、600℃で1時
間アニールを行う。これはイオンドーピング法により注
入した不純物を活性化するためである。Next, as shown in FIG.
And apply PEP to the entire top of the p-type TFT region, and
Part of the n-type TFT region is covered. Then Ion Do
P (phosphorus) in PHx + (phosphorus hydride) by the ping method
Is, for example, 5 × 10 14/ CmTwo, Acceleration voltage 8
Inject at 0 keV. In this case, PHx +
PH)Three(Phosphine) gas is used. That
Thereafter, the resist is stripped. At this time, the high concentration of the n channel
Conductive layers 142 and 143 and active layer 144 under the gate electrode.
A low concentration n-type layer 141 is formed between them. This low concentration
The layer 141 lowers the electric field near the drain end to reduce the leakage current.
It has the role of lowering the flow and preventing TFT deterioration. Then the example
For example, NTwo1 hour at 600 ° C in a (nitrogen) gas atmosphere
Annealing is performed. This is done by ion doping.
This is for activating the entered impurities.
【0028】次に、図6(b)に示すように、PECV
D(プラズマエンハンストCVD)法によりSiO2(酸
化膜)層を例えば400nm成膜する。さらに、図6
(c)に示すように、PEP法にて、ソース及びドレイ
ンのコンタクト部の酸化膜に穴110aを開ける。この
場合ソース及びドレインのコンタクト部以外をフォトレ
ジストで覆い、例えば、エッチング液として弗化アンモ
ニウム溶液を用いる。その後、フォトレジストを剥離液
にて除去した後、図6(d)に示すように、コンタクト
ホールに金属膜を埋め込むことにより、信号線111を
形成する。この場合、スパッタリングによりMo,A
l,Moの順に成膜する。その膜厚は50nm,400
nm,50nmである。その後、PEP、エッチング工
程を経て配線を形成し、最終的に図7に示すようなCM
OSトランジスタが完成する。Next, as shown in FIG.
An SiO 2 (oxide film) layer is formed to a thickness of, for example, 400 nm by a D (plasma enhanced CVD) method. Further, FIG.
As shown in (c), a hole 110a is formed in the oxide film at the source and drain contact portions by the PEP method. In this case, the portions other than the source and drain contact portions are covered with a photoresist, and, for example, an ammonium fluoride solution is used as an etching solution. Then, after removing the photoresist with a stripper, as shown in FIG. 6D, a signal line 111 is formed by embedding a metal film in the contact hole. In this case, Mo, A
Films are formed in the order of l and Mo. The film thickness is 50 nm, 400
nm and 50 nm. Thereafter, a wiring is formed through a PEP and an etching process, and finally a CM as shown in FIG.
The OS transistor is completed.
【0029】なお、上記実施形態では薄膜半導体装置と
してCMOSトランジスタを作成する場合について説明
したが、これと全く同様にしてMOSトランジスタを作
成し得ることは言うまでもない。In the above embodiment, a case has been described in which a CMOS transistor is formed as a thin-film semiconductor device. However, it goes without saying that a MOS transistor can be formed in exactly the same manner.
【0030】かくして、パーティクルの発生を抑制した
イオン注入装置を用いて、生産性を高め、かつ、スイッ
チング特性に優れた薄膜半導体装置を提供することがで
きる。Thus, it is possible to provide a thin-film semiconductor device having high productivity and excellent switching characteristics by using the ion implantation apparatus in which the generation of particles is suppressed.
【0031】[0031]
【発明の効果】以上の説明によって明らかなように、本
発明によれば、試料に注入されるパーティクルを低く抑
制することのできるイオン注入装置を提供することがで
きる。As is apparent from the above description, according to the present invention, it is possible to provide an ion implantation apparatus capable of suppressing particles injected into a sample at a low level.
【0032】もう一つの発明によれば、このイオン注入
装置を用いることにより生産性を高め、かつ、スイッチ
ング特性に優れた薄膜半導体装置が得られる。According to another aspect of the present invention, a thin-film semiconductor device having improved productivity and excellent switching characteristics can be obtained by using this ion implantation apparatus.
【図1】本発明に係るイオン注入装置の一実施形態の概
略構成図。FIG. 1 is a schematic configuration diagram of an embodiment of an ion implantation apparatus according to the present invention.
【図2】図1に示したイオン注入装置の主要部の概略構
成図。FIG. 2 is a schematic configuration diagram of a main part of the ion implantation apparatus shown in FIG.
【図3】図1に示したイオン注入装置の操作に応じて変
化するパーティクルの各種パラメータ依存性を示す特性
図。FIG. 3 is a characteristic diagram showing various parameter dependencies of particles that change according to the operation of the ion implantation apparatus shown in FIG. 1;
【図4】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の製造工程を示す断面図。FIG. 4 is a sectional view showing a manufacturing process of the thin-film semiconductor device formed using the ion implantation apparatus shown in FIG.
【図5】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の製造工程を示す断面図。FIG. 5 is a sectional view showing a manufacturing process of the thin-film semiconductor device formed using the ion implantation apparatus shown in FIG.
【図6】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の製造工程を示す断面図。FIG. 6 is a sectional view showing a manufacturing process of the thin-film semiconductor device formed by using the ion implantation apparatus shown in FIG.
【図7】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の完成品の断面図。FIG. 7 is a sectional view of a completed thin film semiconductor device formed using the ion implantation apparatus shown in FIG. 1;
1 イオン注入装置 2 プラズマ室 3 高周波コイル 4 プラズマ電極 5a 上部シャッター 5b 下部シャッター 6 処理室 7 引出し電極 8 抑制電極 9 グランド電極 12 ガラス基板 23 ターボポンプ 24 ドライポンプ 31 希釈ガス供給手段 32 ガス流量選択手段 101 ガラス基板 102 酸化シリコン膜 105 ゲート酸化膜 108p,108n ゲート電極 111 信号線 141 低濃度導電層 142,143 高濃度導電層 144,145 活性層 DESCRIPTION OF SYMBOLS 1 Ion implantation apparatus 2 Plasma chamber 3 High frequency coil 4 Plasma electrode 5a Upper shutter 5b Lower shutter 6 Processing chamber 7 Extraction electrode 8 Suppression electrode 9 Ground electrode 12 Glass substrate 23 Turbo pump 24 Dry pump 31 Diluent gas supply means 32 Gas flow rate selection means Reference Signs List 101 glass substrate 102 silicon oxide film 105 gate oxide film 108p, 108n gate electrode 111 signal line 141 low concentration conductive layer 142, 143 high concentration conductive layer 144, 145 active layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 616L Fターム(参考) 5C034 CC01 CC19 5F110 AA26 BB02 BB04 CC02 DD02 DD13 EE44 FF29 GG02 GG13 GG32 GG44 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL12 HM15 NN03 NN23 NN35 PP03 PP32 PP35 QQ05 QQ11──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 21/336 H01L 29/78 616L F-term (Reference) 5C034 CC01 CC19 5F110 AA26 BB02 BB04 CC02 DD02 DD13 EE44 FF29 GG02 GG13 GG32 GG44 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL12 HM15 NN03 NN23 NN35 PP03 PP32 PP35 QQ05 QQ11
Claims (5)
を発生させるプラズマ室と、イオンビームを試料に衝突
させて前記試料に前記イオンを注入する処理室とを有す
るイオン注入装置において、 前記所定の物質としてB2H6ガスを主体とし、このB2
H6ガスがH2,N2,Ar,Ne,Kr,F2,O2のう
ちのいずれか1種類又は複数種類のガスで希釈し、か
つ、B2H6ガスの濃度を1乃至40%の範囲から選択し
て前記プラズマ室に供給する希釈ガス供給手段と、 前記プラズマ室及び処理室でなるチャンバーの真空度が
2×10-4Torr以上に保持されることを条件とし
て、希釈ガスの流量を5乃至40sccmの範囲から選
択し、前記チャンバー内に発生するパーティクル数を制
御することが可能なガス流量選択手段と、 を備えたことを特徴とするイオン注入装置。1. An ion implantation apparatus having a plasma chamber for exciting a predetermined substance in plasma to generate ions, and a processing chamber for colliding an ion beam with a sample to implant the ions into the sample. mainly of B 2 H 6 gas as the predetermined material, the B 2
The H 6 gas is diluted with one or more of H 2 , N 2 , Ar, Ne, Kr, F 2 and O 2 gas, and the concentration of the B 2 H 6 gas is 1 to 40. % And a diluent gas supply means for supplying the diluent gas to the plasma chamber and supplying the diluent gas to the plasma chamber under the condition that the degree of vacuum of the plasma chamber and the processing chamber is maintained at 2 × 10 −4 Torr or more. A gas flow rate selection means capable of selecting a flow rate of 5 to 40 sccm from the range and controlling the number of particles generated in the chamber.
r以下に制御することが可能な真空系を備えたことを特
徴とする請求項1に記載のイオン注入装置。2. The partial pressure of the B 2 H 6 gas is set to 5 × 10 −5 Torr.
The ion implantation apparatus according to claim 1, further comprising a vacuum system capable of controlling the temperature to r or less.
を引き出すための開口部を有するプラズマ電極で仕切ら
れていることを特徴とする請求項1に記載のイオン注入
装置。3. The ion implantation apparatus according to claim 1, wherein said plasma chamber and said processing chamber are separated by a plasma electrode having an opening for extracting ions.
5×1015/cm2の範囲で変化させることが可能な開
口面積可変手段を備えたことを特徴とする請求項1に記
載のイオン注入装置。4. The apparatus according to claim 1, wherein said opening comprises an opening area variable means capable of changing the number of ions in a range of 1 × 10 11 to 5 × 10 15 / cm 2. An ion implanter according to any one of the preceding claims.
作製された薄膜半導体装置。5. A thin film semiconductor device manufactured by using the ion implantation apparatus according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000155091A JP4634569B2 (en) | 2000-05-25 | 2000-05-25 | Ion implantation apparatus and thin film semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000155091A JP4634569B2 (en) | 2000-05-25 | 2000-05-25 | Ion implantation apparatus and thin film semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332509A true JP2001332509A (en) | 2001-11-30 |
JP4634569B2 JP4634569B2 (en) | 2011-02-16 |
Family
ID=18660088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000155091A Expired - Fee Related JP4634569B2 (en) | 2000-05-25 | 2000-05-25 | Ion implantation apparatus and thin film semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4634569B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009506580A (en) * | 2005-08-30 | 2009-02-12 | アドバンスト テクノロジー マテリアルズ,インコーポレイテッド | Large boron hydride formation for boron ion implantation and implantation using alternative boron fluoride precursors |
JP2010522966A (en) * | 2007-03-29 | 2010-07-08 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | Technology to improve ion source performance and extend ion source life by mixing gases |
JP4881863B2 (en) * | 2004-08-12 | 2012-02-22 | アプライド マテリアルズ インコーポレイテッド | Semiconductor device manufacturing equipment |
US8598022B2 (en) | 2009-10-27 | 2013-12-03 | Advanced Technology Materials, Inc. | Isotopically-enriched boron-containing compounds, and methods of making and using same |
US8779383B2 (en) | 2010-02-26 | 2014-07-15 | Advanced Technology Materials, Inc. | Enriched silicon precursor compositions and apparatus and processes for utilizing same |
US9012874B2 (en) | 2010-02-26 | 2015-04-21 | Entegris, Inc. | Method and apparatus for enhanced lifetime and performance of ion source in an ion implantation system |
US11062906B2 (en) | 2013-08-16 | 2021-07-13 | Entegris, Inc. | Silicon implantation in substrates and provision of silicon precursor compositions therefor |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250749A (en) * | 1995-01-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | Manufacture of thin film transistor and production device thereof |
JPH09288981A (en) * | 1996-04-23 | 1997-11-04 | Nissin Electric Co Ltd | Ion beam extracting method |
JPH11154482A (en) * | 1997-11-19 | 1999-06-08 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH11317175A (en) * | 1998-02-26 | 1999-11-16 | Eaton Corp | Ion source and attenuator for it |
JPH11329271A (en) * | 1998-05-08 | 1999-11-30 | Nissin Electric Co Ltd | Ion beam generating method and device thereof |
JPH11329336A (en) * | 1998-05-11 | 1999-11-30 | Nissin Electric Co Ltd | Ion implanter |
-
2000
- 2000-05-25 JP JP2000155091A patent/JP4634569B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250749A (en) * | 1995-01-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | Manufacture of thin film transistor and production device thereof |
JPH09288981A (en) * | 1996-04-23 | 1997-11-04 | Nissin Electric Co Ltd | Ion beam extracting method |
JPH11154482A (en) * | 1997-11-19 | 1999-06-08 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH11317175A (en) * | 1998-02-26 | 1999-11-16 | Eaton Corp | Ion source and attenuator for it |
JPH11329271A (en) * | 1998-05-08 | 1999-11-30 | Nissin Electric Co Ltd | Ion beam generating method and device thereof |
JPH11329336A (en) * | 1998-05-11 | 1999-11-30 | Nissin Electric Co Ltd | Ion implanter |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4881863B2 (en) * | 2004-08-12 | 2012-02-22 | アプライド マテリアルズ インコーポレイテッド | Semiconductor device manufacturing equipment |
KR101166114B1 (en) * | 2004-08-12 | 2012-07-23 | 어플라이드 머티어리얼스, 인코포레이티드 | Semiconductor device manufacturing apparatus and a method of controlling a semiconductor device manufacturing process |
US9455147B2 (en) | 2005-08-30 | 2016-09-27 | Entegris, Inc. | Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation |
JP2009506580A (en) * | 2005-08-30 | 2009-02-12 | アドバンスト テクノロジー マテリアルズ,インコーポレイテッド | Large boron hydride formation for boron ion implantation and implantation using alternative boron fluoride precursors |
US8389068B2 (en) | 2005-08-30 | 2013-03-05 | Advanced Technology Materials, Inc. | Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation |
KR101297964B1 (en) * | 2005-08-30 | 2013-08-19 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation |
KR101297917B1 (en) * | 2005-08-30 | 2013-08-27 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation |
JP2010522966A (en) * | 2007-03-29 | 2010-07-08 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | Technology to improve ion source performance and extend ion source life by mixing gases |
US8598022B2 (en) | 2009-10-27 | 2013-12-03 | Advanced Technology Materials, Inc. | Isotopically-enriched boron-containing compounds, and methods of making and using same |
US9142387B2 (en) | 2009-10-27 | 2015-09-22 | Entegris, Inc. | Isotopically-enriched boron-containing compounds, and methods of making and using same |
US9685304B2 (en) | 2009-10-27 | 2017-06-20 | Entegris, Inc. | Isotopically-enriched boron-containing compounds, and methods of making and using same |
US8779383B2 (en) | 2010-02-26 | 2014-07-15 | Advanced Technology Materials, Inc. | Enriched silicon precursor compositions and apparatus and processes for utilizing same |
US9012874B2 (en) | 2010-02-26 | 2015-04-21 | Entegris, Inc. | Method and apparatus for enhanced lifetime and performance of ion source in an ion implantation system |
US9171725B2 (en) | 2010-02-26 | 2015-10-27 | Entegris, Inc. | Enriched silicon precursor compositions and apparatus and processes for utilizing same |
US9754786B2 (en) | 2010-02-26 | 2017-09-05 | Entegris, Inc. | Method and apparatus for enhanced lifetime and performance of ion source in an ion implantation system |
US11062906B2 (en) | 2013-08-16 | 2021-07-13 | Entegris, Inc. | Silicon implantation in substrates and provision of silicon precursor compositions therefor |
Also Published As
Publication number | Publication date |
---|---|
JP4634569B2 (en) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5397718A (en) | Method of manufacturing thin film transistor | |
US6413881B1 (en) | Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product | |
US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
US5508227A (en) | Plasma ion implantation hydrogenation process utilizing voltage pulse applied to substrate | |
US20030100151A1 (en) | Method of manufacturing a semiconductor device | |
JPH0439967A (en) | Manufacture of thin-film transistor | |
JP2516951B2 (en) | Method for manufacturing semiconductor device | |
JP2001332509A (en) | Ion implantation apparatus and thin film semiconductor device | |
KR101019987B1 (en) | Method for Forming Diode in Phase Change Random Access Memory Device | |
JPH03269940A (en) | Manufacture of ion implantation device and semiconductor integrated circuit device thereof | |
JPH0864549A (en) | Ion doping method and device | |
JPH1012890A (en) | Manufacture of thin-film semiconductor device | |
JP2001332208A (en) | Ion-doping apparatus and thin-film semiconductor apparatus manufactured by the apparatus | |
US6867104B2 (en) | Method to form a structure to decrease area capacitance within a buried insulator device | |
JP3260165B2 (en) | Manufacturing method of thin film element | |
JP3428143B2 (en) | Method of activating impurities and method of manufacturing thin film transistor | |
JPH06104280A (en) | Thin film transistor and manufacture thereof | |
US20050048712A1 (en) | Method for forming high voltage complementary metal-oxide semiconductor by utilizing retrograde ion implantation | |
JP2795781B2 (en) | Method of forming impurity layer | |
JP3219501B2 (en) | Method for manufacturing thin film transistor | |
JPH09115852A (en) | Device and method for introducing impurity | |
JPH11154482A (en) | Manufacture of semiconductor device | |
JP2659000B2 (en) | Method for manufacturing transistor | |
JP3346060B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2000277743A (en) | Manufacture of thin-film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4634569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |