JP2001326280A - 半導体集積回路の配線方法及び装置 - Google Patents
半導体集積回路の配線方法及び装置Info
- Publication number
- JP2001326280A JP2001326280A JP2000140671A JP2000140671A JP2001326280A JP 2001326280 A JP2001326280 A JP 2001326280A JP 2000140671 A JP2000140671 A JP 2000140671A JP 2000140671 A JP2000140671 A JP 2000140671A JP 2001326280 A JP2001326280 A JP 2001326280A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- timing
- net
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】回路設計を複雑化することなく低消費電力化を
達成する半導体集積回路の配線方法の提供。 【解決手段】概略配線工程で得られたタイミング検証結
果から各ネット毎のタイミング余裕情報を抽出して記憶
手段に記憶するステップと、前記タイミング余裕情報を
基に、各ネットの配線幅を最適化して詳細配線処理を行
うステップと、含む。
達成する半導体集積回路の配線方法の提供。 【解決手段】概略配線工程で得られたタイミング検証結
果から各ネット毎のタイミング余裕情報を抽出して記憶
手段に記憶するステップと、前記タイミング余裕情報を
基に、各ネットの配線幅を最適化して詳細配線処理を行
うステップと、含む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の配
線方法及び装置に関する。
線方法及び装置に関する。
【０００２】
【従来の技術】従来のＡＳＩＣ（Ａｐｌｉｃａｔｉｏｎ
Ｓｐｅｃｉｆｉｃ ＩＣ）等の半導体集積回路の設計
においては、通常、半導体集積回路プロセスのデザイン
ルールによって、同層信号配線の配線幅は一律に設計さ
れている。
Ｓｐｅｃｉｆｉｃ ＩＣ）等の半導体集積回路の設計
においては、通常、半導体集積回路プロセスのデザイン
ルールによって、同層信号配線の配線幅は一律に設計さ
れている。
【０００３】また、低消費電力化を図る手法としては、 ・駆動ゲートの駆動能力を低消費電力ブロックの方へ調
整する方法、 ・特に必要としない期間動作周波数を遅くしたり、動作
を完全に止めたり、回路動作自体を制御する方法、電源
レベルを下げる方法、 等の手法が用いられている。
整する方法、 ・特に必要としない期間動作周波数を遅くしたり、動作
を完全に止めたり、回路動作自体を制御する方法、電源
レベルを下げる方法、 等の手法が用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の方法は、次のような問題点を有している。
来の方法は、次のような問題点を有している。
【０００５】第１の問題点は、タイミング的に余裕のあ
るネットにおいても、タイミング的に余裕の無いネット
においても、同層信号配線幅が同じ幅であるため、負荷
容量が必要以上に大きくなり、過剰な消費電力の一要因
になっている、ということである。
るネットにおいても、タイミング的に余裕の無いネット
においても、同層信号配線幅が同じ幅であるため、負荷
容量が必要以上に大きくなり、過剰な消費電力の一要因
になっている、ということである。
【０００６】第２の問題点は、回路動作自体を制御する
方法を採用しようとすると、回路設計がかなり複雑にな
り、短期間開発を１つのメリットとしているＡＳＩＣ設
計等においては、設計が難しくなる、ということであ
る。
方法を採用しようとすると、回路設計がかなり複雑にな
り、短期間開発を１つのメリットとしているＡＳＩＣ設
計等においては、設計が難しくなる、ということであ
る。
【０００７】第３の問題点は、半導体集積回路プロセス
の微細化が進み、同層隣接配線の動作によるカップリン
グノイズの影響が無視できなくなって来ている、という
ことである。
の微細化が進み、同層隣接配線の動作によるカップリン
グノイズの影響が無視できなくなって来ている、という
ことである。
【０００８】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、回路設計を複雑化
することなく低消費電力化を達成する半導体集積回路の
配線方法及び装置並びに記録媒体を提供することにあ
る。
なされたものであって、その目的は、回路設計を複雑化
することなく低消費電力化を達成する半導体集積回路の
配線方法及び装置並びに記録媒体を提供することにあ
る。
【０００９】本発明の他の目的は、同層隣接配線の動作
によるカップリングノイズの影響を低減する半導体集積
回路の配線方法及び装置並びに記録媒体を提供すること
にある。
によるカップリングノイズの影響を低減する半導体集積
回路の配線方法及び装置並びに記録媒体を提供すること
にある。
【００１０】
【課題を解決するための手段】前記目的を達成する本発
明は、概略配線結果でのタイミング検証結果から各ネッ
ト毎のタイミング余裕度情報を抽出するステップと、タ
イミング余裕度情報を基に、各ネットの配線幅を最適化
して詳細配線処理を行うステップと、を含む。
明は、概略配線結果でのタイミング検証結果から各ネッ
ト毎のタイミング余裕度情報を抽出するステップと、タ
イミング余裕度情報を基に、各ネットの配線幅を最適化
して詳細配線処理を行うステップと、を含む。
【００１１】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、ＡＳＩＣ等の半導体集積回路の設計に
おいて所定のデザインルールによって設計された半導体
集積回路の配線幅を、該配線結果に対するタイミング検
証の結果得られるタイミング余裕度情報に基づき、遅延
性能的に許される範囲内で可能な限り、配線幅を細くし
て配線処理を行うことにより、半導体集積回路の低消費
電力化、また、隣接配線によるカップリングノイズの影
響を小さく抑えるようにしたものである。
する。本発明は、ＡＳＩＣ等の半導体集積回路の設計に
おいて所定のデザインルールによって設計された半導体
集積回路の配線幅を、該配線結果に対するタイミング検
証の結果得られるタイミング余裕度情報に基づき、遅延
性能的に許される範囲内で可能な限り、配線幅を細くし
て配線処理を行うことにより、半導体集積回路の低消費
電力化、また、隣接配線によるカップリングノイズの影
響を小さく抑えるようにしたものである。
【００１２】
【実施例】本発明の実施例について図面を参照して以下
に説明する。図１は、本発明の実施例の処理フローを示
す流れ図である。
に説明する。図１は、本発明の実施例の処理フローを示
す流れ図である。
【００１３】図１を参照すると、回路設計工程１の後
に、回路設計情報、ライブラリ情報に基づき、配置・概
略配線工程２が行われる。
に、回路設計情報、ライブラリ情報に基づき、配置・概
略配線工程２が行われる。
【００１４】配置・概略配線工程２の配置・配線結果か
ら、概略配線されたネットに関するタイミング検証を行
う概略タイミング検証工程３、及び消費電力を検証する
概略消費電力検証４を行う。
ら、概略配線されたネットに関するタイミング検証を行
う概略タイミング検証工程３、及び消費電力を検証する
概略消費電力検証４を行う。
【００１５】概略タイミング検証工程３の結果から、各
ネット毎のタイミング余裕度情報５を作成し、その情報
を基に、詳細配線工程６において、詳細配線処理を実行
して最適な配線設計が行われる。
ネット毎のタイミング余裕度情報５を作成し、その情報
を基に、詳細配線工程６において、詳細配線処理を実行
して最適な配線設計が行われる。
【００１６】図２は、本発明を適用した自動配置配線装
置の一実施例の構成を示す図である。図２を参照する
と、回路設計情報２０１（回路接続情報とセルライブラ
リ等）に基づき、概略配置配線手段２０２では所定の設
計ルールで概略配線する。概略配置配線手段２０２で
は、例えば回路ブロックの配置と回路ブロック間の配線
が行われる。概略タイミング検証手段２０４は、概略配
置配線手段２０２により記憶部に出力された概略配置及
び配線結果２０３を入力してタイミング検証を行い、ネ
ット毎のタイミング余裕度情報２０６を抽出して出力す
る。配線幅最適化手段２０８は、詳細配線にあたり、概
略タイミング検証手段２０４により記憶部に出力された
タイミング余裕度情報２０６を基に、タイミング的に余
裕にあるネットについては、該ネットの配線を幅細とす
る最適化処理を行う。概略消費電力検証手段２０５は、
概略配置及び配線結果２０３に基づき消費電力の計算を
公知の手法で行い、詳細消費電力検証手段２１１は、詳
細配線手段２０７により記憶部に出力された詳細配線結
果２０９に基づき消費電力の計算を公知の手法で行う。
詳細タイミング検証手段２１０は、詳細配線結果２０９
のタイミング検証を行う。これらの各手段は、自動配置
配線装置を構成するコンピュータ上で実行されるプログ
ラムにより、その機能を実現することができる。この場
合、該プログラムを記録した記録媒体から、該プログラ
ムをコンピュータに読み出して実行するか、該プログラ
ムを保管するサーバ等から通信媒体を介して該コンピュ
ータにダウンロードして実行することで、本発明を実施
することができる。
置の一実施例の構成を示す図である。図２を参照する
と、回路設計情報２０１（回路接続情報とセルライブラ
リ等）に基づき、概略配置配線手段２０２では所定の設
計ルールで概略配線する。概略配置配線手段２０２で
は、例えば回路ブロックの配置と回路ブロック間の配線
が行われる。概略タイミング検証手段２０４は、概略配
置配線手段２０２により記憶部に出力された概略配置及
び配線結果２０３を入力してタイミング検証を行い、ネ
ット毎のタイミング余裕度情報２０６を抽出して出力す
る。配線幅最適化手段２０８は、詳細配線にあたり、概
略タイミング検証手段２０４により記憶部に出力された
タイミング余裕度情報２０６を基に、タイミング的に余
裕にあるネットについては、該ネットの配線を幅細とす
る最適化処理を行う。概略消費電力検証手段２０５は、
概略配置及び配線結果２０３に基づき消費電力の計算を
公知の手法で行い、詳細消費電力検証手段２１１は、詳
細配線手段２０７により記憶部に出力された詳細配線結
果２０９に基づき消費電力の計算を公知の手法で行う。
詳細タイミング検証手段２１０は、詳細配線結果２０９
のタイミング検証を行う。これらの各手段は、自動配置
配線装置を構成するコンピュータ上で実行されるプログ
ラムにより、その機能を実現することができる。この場
合、該プログラムを記録した記録媒体から、該プログラ
ムをコンピュータに読み出して実行するか、該プログラ
ムを保管するサーバ等から通信媒体を介して該コンピュ
ータにダウンロードして実行することで、本発明を実施
することができる。
【００１７】次に、図１を参照して、本発明の一実施例
の処理フローについて説明する。
の処理フローについて説明する。
【００１８】回路設計工程１後に、配置・概略配線工程
２が行われ、その結果から概略タイミング検証工程３
と、概略消費電力計算４を行う。
２が行われ、その結果から概略タイミング検証工程３
と、概略消費電力計算４を行う。
【００１９】この概略配線工程２の段階では、同層の信
号配線幅はプロセスデザインルールで定義された一律の
同じ幅になっている。
号配線幅はプロセスデザインルールで定義された一律の
同じ幅になっている。
【００２０】概略タイミング検証工程３の結果から、各
ネット毎のタイミング余裕度情報５が作成され、その情
報を基に、詳細配線工程６において、タイミング余裕の
あるネットは、遅延性能的に許される範囲内で配線幅を
細く変更して、詳細配線処理を実行し、最適な配線設計
を行う。
ネット毎のタイミング余裕度情報５が作成され、その情
報を基に、詳細配線工程６において、タイミング余裕の
あるネットは、遅延性能的に許される範囲内で配線幅を
細く変更して、詳細配線処理を実行し、最適な配線設計
を行う。
【００２１】詳細配線工程６の結果を基に、詳細タイミ
ング検証工程７、詳細消費電力計算８を行う。
ング検証工程７、詳細消費電力計算８を行う。
【００２２】図３は、タイミング的に余裕のないＦ／Ｆ
（フリップフロップ）１１間のパス回路の例を示し、図
４は、タイミング的に余裕のあるＦ／Ｆ（フリップフロ
ップ）１１間のパス回路の例を示している。
（フリップフロップ）１１間のパス回路の例を示し、図
４は、タイミング的に余裕のあるＦ／Ｆ（フリップフロ
ップ）１１間のパス回路の例を示している。
【００２３】図３において、論理ゲート１３間を接続す
る配線ネット１２は遅延余裕が無いネットを示してお
り、一方、図４において、配線ネット２２は、遅延余裕
があるネットを示している。
る配線ネット１２は遅延余裕が無いネットを示してお
り、一方、図４において、配線ネット２２は、遅延余裕
があるネットを示している。
【００２４】これらの各ネットは、概略配線工程２の段
階では、同層の配線の場合、同じ配線幅として扱われて
いる。
階では、同層の配線の場合、同じ配線幅として扱われて
いる。
【００２５】この状態で、概略タイミング検証工程３
（概略タイミング検証手段２−４）において、図３のネ
ット２２は遅延的に十分余裕があるネットであることを
特定して、遅延余裕のあるネット名の情報と、その遅延
余裕度の情報を、タイミング余裕度情報５として、出力
する。
（概略タイミング検証手段２−４）において、図３のネ
ット２２は遅延的に十分余裕があるネットであることを
特定して、遅延余裕のあるネット名の情報と、その遅延
余裕度の情報を、タイミング余裕度情報５として、出力
する。
【００２６】タイミング余裕度情報５を基に、詳細配線
工程６の配線幅最適化手段２０８において、タイミング
余裕のあるネット２２（図４）は、遅延性能的に許され
る範囲内で配線幅を細く変更して、詳細配線処理を実行
し、最適な配線設計を行われる。
工程６の配線幅最適化手段２０８において、タイミング
余裕のあるネット２２（図４）は、遅延性能的に許され
る範囲内で配線幅を細く変更して、詳細配線処理を実行
し、最適な配線設計を行われる。
【００２７】図５は、概略配線工程２後の状態での配線
構造断面、図６は、詳細配線工程６後の状態での配線構
造断面をそれぞれ示している。
構造断面、図６は、詳細配線工程６後の状態での配線構
造断面をそれぞれ示している。
【００２８】同層の３本の配線３１の真ん中の配線３２
が遅延的に余裕のあるネットと判断された場合、概略配
線工程２後の図５に示す状態では、同層の３本の配線３
１、３２、３１の幅は同じ幅（Ｗ１）である。
が遅延的に余裕のあるネットと判断された場合、概略配
線工程２後の図５に示す状態では、同層の３本の配線３
１、３２、３１の幅は同じ幅（Ｗ１）である。
【００２９】本発明の一実施例においては、詳細配線工
程６後の状態では、図６に示すように、配線３２の配線
幅（Ｗ２、Ｗ２＜Ｗ１）が細く、最適化されている。
程６後の状態では、図６に示すように、配線３２の配線
幅（Ｗ２、Ｗ２＜Ｗ１）が細く、最適化されている。
【００３０】概略配線工程２後における隣接配線３２、
３１間の容量（単位長さ当たり）をＣ１（＝ε・ｈ／ｄ
１、但し、εは誘電率、ｈは配線の厚さ（高さ）、ｄ１
は配線３２、３１間の距離）、詳細配線工程６後におけ
る隣接配線３２、３１間の容量（単位長さ当たり）をＣ
２（＝ε・ｈ／ｄ２、但し、ｄ２は配線３２、３１間の
距離）とすると、配線３２が配線幅Ｗ２ともとの配線幅
Ｗ１よりも細くなった分、配線３２、３１間の距離ｄ２
はｄ１よりも長くなり、Ｃ１＞Ｃ２となり、駆動する負
荷容量が減少するため、消費電力の削減効果が得られる
ことになる。
３１間の容量（単位長さ当たり）をＣ１（＝ε・ｈ／ｄ
１、但し、εは誘電率、ｈは配線の厚さ（高さ）、ｄ１
は配線３２、３１間の距離）、詳細配線工程６後におけ
る隣接配線３２、３１間の容量（単位長さ当たり）をＣ
２（＝ε・ｈ／ｄ２、但し、ｄ２は配線３２、３１間の
距離）とすると、配線３２が配線幅Ｗ２ともとの配線幅
Ｗ１よりも細くなった分、配線３２、３１間の距離ｄ２
はｄ１よりも長くなり、Ｃ１＞Ｃ２となり、駆動する負
荷容量が減少するため、消費電力の削減効果が得られる
ことになる。
【００３１】また、配線幅を細く変更することで隣接す
る配線間容量の容量値がＣ１からＣ２と小さくなること
によって、同層に存在する隣接配線の動作によって生じ
るカップリングノイズの影響も小さくなる、という効果
も期待できる。
る配線間容量の容量値がＣ１からＣ２と小さくなること
によって、同層に存在する隣接配線の動作によって生じ
るカップリングノイズの影響も小さくなる、という効果
も期待できる。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００３３】本発明の第１の効果は、タイミング的に余
裕のあるネットに対しては、同層信号配線幅を細く変更
することにより、負荷容量が必要以上に大きくなり過剰
な消費電力の一要因になることを改善することができ
る、ということである。
裕のあるネットに対しては、同層信号配線幅を細く変更
することにより、負荷容量が必要以上に大きくなり過剰
な消費電力の一要因になることを改善することができ
る、ということである。
【００３４】本発明の第２の効果は、配線幅を細く変更
するという技術的には簡易な手法を採用するだけで、過
剰な消費電力を削減することができる、ということであ
る。本発明によれば、回路動作自体を制御するという複
雑な方法を採用して消費電力を削減するという従来の方
法よりも、短期間の開発で効果が得られる。
するという技術的には簡易な手法を採用するだけで、過
剰な消費電力を削減することができる、ということであ
る。本発明によれば、回路動作自体を制御するという複
雑な方法を採用して消費電力を削減するという従来の方
法よりも、短期間の開発で効果が得られる。
【００３５】本発明の第３の効果は、タイミング的に余
裕のあるネットの配線幅を細く変更することにより、そ
のネットに隣接する配線間の容量が小さくなり、配線間
のカップリングノイズの影響が小さく抑えられる、とい
うことである。本発明によれば、近時、半導体集積回路
プロセスの微細化が進み、同層隣接配線の動作によるカ
ップリングノイズの影響が無視できなくなって来ている
状況において、隣接ネットの動作によって引き起こされ
るカップリングノイズの影響を低減することができ、そ
の実用的価値は極めて高い。
裕のあるネットの配線幅を細く変更することにより、そ
のネットに隣接する配線間の容量が小さくなり、配線間
のカップリングノイズの影響が小さく抑えられる、とい
うことである。本発明によれば、近時、半導体集積回路
プロセスの微細化が進み、同層隣接配線の動作によるカ
ップリングノイズの影響が無視できなくなって来ている
状況において、隣接ネットの動作によって引き起こされ
るカップリングノイズの影響を低減することができ、そ
の実用的価値は極めて高い。
【図１】本発明の一実施例の処理フローを説明するため
の図である。
の図である。
【図２】本発明の一実施例の構成を示す図である。
【図３】本発明の一実施例を説明するための図である。
【図４】本発明の一実施例を説明するための図である。
【図５】本発明の一実施例における概略配線工程後の配
線構造の断面を模式的に示す図である。
線構造の断面を模式的に示す図である。
【図６】本発明の一実施例における詳細配線工程後の配
線構造の断面を模式的に示す図である。
線構造の断面を模式的に示す図である。
１ 回路設計工程 ２ 配置・概略配線工程 ３ 概略タイミング検証工程 ４ 概略消費電力検証工程 ５ タイミング余裕度情報 ６ 詳細配線工程 ７ 詳細タイミング検証工程 ８ 詳細消費電力検証工程
Claims (7)
- 【請求項１】概略配線工程で得られたタイミング検証結
果からネット毎のタイミング余裕度情報を抽出するステ
ップと、 前記タイミング余裕度情報を基に、ネットの配線幅を最
適化して詳細配線処理を行うステップと、 を含む、ことを特徴とする半導体集積回路の配線方法。 - 【請求項２】予め定められた所定のデザインルールによ
って配置及び配線された半導体集積回路について、タイ
ミング検証の結果得られたタイミング余裕度情報に基づ
き、タイミング的に余裕のある配線については、その配
線幅を細く設定して配線処理を行う手段を備えた、こと
を特徴とする半導体集積回路の配線処理装置。 - 【請求項３】概略配線結果でのタイミング検証結果から
ネット毎のタイミング余裕度情報を抽出する手段と、 前記タイミング余裕度情報を基に、ネットの配線幅を最
適化して詳細配線処理を行う手段と、 を含む、ことを特徴とする半導体集積回路の配線処理装
置。 - 【請求項４】回路設計情報に基づき概略配置配線手段で
所定の設計ルールで概略配線した配置及び配線結果を入
力してタイミング検証を行い、各ネット毎のタイミング
余裕度情報を抽出して出力する概略タイミング検証手段
と、 詳細配線の実行にあたり、前記概略タイミング検証手段
から出力されるタイミング余裕度情報を基に、タイミン
グ的に余裕にあるネットについては、該ネットの配線を
幅細とする最適化処理を行う配線幅最適化手段と、 を含む、ことを特徴とする半導体集積回路の配線処理装
置。 - 【請求項５】前記タイミング余裕度情報が、遅延時間に
余裕のあるネットのネット名と、該ネットの遅延余裕情
報を含む、ことを特徴とする請求項４記載の半導体集積
回路の配線処理装置。 - 【請求項６】前記概略配置配線手段が、同層の信号配線
を一律幅で配線する、ことを特徴とする請求項４又は５
記載の半導体集積回路の配線処理装置。 - 【請求項７】回路設計情報に基づき概略配置配線手段で
所定の設計ルールで概略配線した配置及び配線結果を入
力してタイミング検証を行い、各ネット毎のタイミング
余裕度情報を抽出して出力する概略タイミング検証処理
と、 詳細配線において、前記概略タイミング検証手段から出
力されるタイミング余裕度情報を基に、タイミング余裕
にあるネットについては、該ネットの配線を幅細とする
最適化処理を行う配線幅最適化処理と、 の各処理を配置配線処理装置を構成するコンピュータで
実行させるためのプログラムを記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000140671A JP2001326280A (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路の配線方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000140671A JP2001326280A (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路の配線方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001326280A true JP2001326280A (ja) | 2001-11-22 |
Family
ID=18647923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000140671A Pending JP2001326280A (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路の配線方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001326280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204349A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 |
-
2000
- 2000-05-12 JP JP2000140671A patent/JP2001326280A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204349A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6904572B2 (en) | Method, apparatus and program for designing a semiconductor integrated circuit by adjusting loading of paths | |
| US20030005401A1 (en) | Arrangements for automatic re-legging of transistors | |
| JP2001357090A (ja) | 論理合成方法及び論理合成装置 | |
| JP2002312411A (ja) | 論理合成装置および論理合成方法 | |
| US6618847B1 (en) | Power stabilizer using under-utilized standard cells | |
| US9262568B2 (en) | Dummy pattern performance aware analysis and implementation | |
| JP4251692B2 (ja) | 集積回路設計方法 | |
| JP2001326280A (ja) | 半導体集積回路の配線方法及び装置 | |
| US20110156167A1 (en) | Methods for Consumption of Timing Margin to Reduce Power Utilization in Integrated Circuitry and Device Implementing the Same | |
| US7191425B1 (en) | Method and apparatus for inserting extra tracks during library architecture migration | |
| JP2985833B2 (ja) | クロック分配方式及び方法 | |
| US8010932B2 (en) | Structure for automated transistor tuning in an integrated circuit design | |
| JPH1092942A (ja) | 半導体集積回路の最適化装置とその最適化方法 | |
| JP3660241B2 (ja) | ゲーテッドクロック設計支援装置、ゲーテッドクロック設計支援方法及び記録媒体 | |
| JP2003256488A (ja) | Ｌｓｉレイアウト方法、プログラムおよび記録媒体 | |
| JP2005063275A (ja) | 集積回路のレイアウト装置及び方法 | |
| JP2002198430A (ja) | 駆動力可変ブロックおよびこれを用いたｌｓｉ設計方法 | |
| JP2008152329A (ja) | 回路解析方法、及び回路解析プログラム、回路シミュレーション装置 | |
| JPH10321725A (ja) | 半導体集積回路の設計方法及び装置 | |
| JP2007323203A (ja) | 半導体集積回路の設計装置および設計方法 | |
| JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
| JP2001308186A (ja) | フリップフロップ追加修正が可能なレイアウト方法およびレイアウトプログラムを記録した記録媒体 | |
| JP2002141471A (ja) | 半導体集積回路設計方法と半導体集積回路 | |
| JP2000228447A (ja) | 半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体 | |
| JP2002313916A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |