JP2001313305A - 電子部品素子、電子部品装置および通信機装置 - Google Patents

電子部品素子、電子部品装置および通信機装置

Info

Publication number
JP2001313305A
JP2001313305A JP2001013514A JP2001013514A JP2001313305A JP 2001313305 A JP2001313305 A JP 2001313305A JP 2001013514 A JP2001013514 A JP 2001013514A JP 2001013514 A JP2001013514 A JP 2001013514A JP 2001313305 A JP2001313305 A JP 2001313305A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
metal
electrode pad
acoustic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001013514A
Other languages
English (en)
Inventor
Shigeto Taga
重人 田賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001013514A priority Critical patent/JP2001313305A/ja
Priority to US09/789,363 priority patent/US20040108560A1/en
Priority to EP01400488A priority patent/EP1128423A3/en
Priority to CN01108873A priority patent/CN1319948A/zh
Priority to KR1020010009671A priority patent/KR20010085606A/ko
Publication of JP2001313305A publication Critical patent/JP2001313305A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 弾性表面波素子をパッケージや回路基板上に
形成された電極パターンに超音波や熱を用いてフリップ
チップ実装する場合に、弾性表面波素子の金属バンプ取
付部に大きな応力が加わっても、素子基板のクラックや
割れ等の問題が生じない弾性表面波素子を提供する。 【解決手段】 圧電基板３上にＩＤＴ及び反射器からな
る弾性表面波フィルタに接続される出力電極７、アース
電極８等の電極パッドをＡｌで形成し、電極パッド上に
その厚みが５０ｎｍより大きいＮｉＣｒからなる中間電
極１２を形成し、中間電極１２上に上部電極１１をＡｌ
で形成し、上部電極１１とパッケージ９の電極パターン
９ａ，９ｂとをＡｕバンプ１０により接続してフェース
ダウン実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品素子の素
子基板上に形成された金属バンプをセラミック等からな
るパッケージや回路基板等の電極パターンに押し付けて
接続するフェースダウン実装に好適な電子部品素子の構
造に関する。
【０００２】
【従来の技術】近年、電子部品装置の小型化、低背化に
伴い、電子部品素子の電極パッドとパッケージの電極パ
ターンとの接続方法として、ワイヤーによる接続に代え
て、電子部品素子の機能面をパッケージの接続面に対向
させ直接実装する、フェースダウン方式による接続が開
発されている。
【０００３】従来、このようなフェースダウン方式にお
いて電子部品素子の電極パッドとパッケージの電極パタ
ーンとの接続には、接続の容易性から半田バンプがよく
用いられていた。しかしながら、半田バンプはその材質
上、電子部品素子の電極パッドやパッケージの電極パタ
ーン以外の部分に広がり、問題が生じる場合があった。
また、半田バンプは半田ペーストの印刷やメッキにより
形成されるが、印刷により形成した場合、バンプ一つあ
たりの大きさが大きくなってしまい、電子部品装置をさ
らに小型化しようとする際の妨げとなる恐れがある、ま
たメッキにより形成した場合、バンプの形成に時間がか
かり、製造工程が簡略化できないという問題がある。
【０００４】そのため、Ａｕバンプ等の金属バンプの使
用が検討されている。半田バンプの幅が５００μｍ程度
であったのに対して、Ａｕバンプ等の金属バンプはＡｕ
ワイヤーを用いて形成することができるので、１００μ
ｍ程度の幅とすることができ、電子部品装置の小型化に
適している。
【０００５】このような金属バンプを用いたフェースダ
ウン実装による電子部品装置の一例としての弾性表面波
装置の一般的な構成を図７〜９を用いて説明する。図７
は弾性表面波装置に用いられる弾性表面波素子の平面
図、図８は弾性表面波素子をパッケージに収納した弾性
表面波装置の断面図、図９は弾性表面波素子の電極パッ
ド部分とパッケージの電極パターンとの金属バンプを介
した接続部分の拡大断面図を示す。
【０００６】図７に示すように、弾性表面波素子１０２
は、圧電基板１０３と、圧電基板１０３上にＡｌを主成
分とする導電性の薄膜で形成されたＩＤＴ１０４、反射
器１０５、入力電極１０６、出力電極１０７、アース電
極１０８とで構成されている。これらの電極のうち、Ｉ
ＤＴ１０４、反射器１０５は弾性表面波素子１０２が機
能するための素子電極であり、入力電極１０６、出力電
極１０７、アース電極１０８は、回路基板やパッケージ
と接続するための電極パッドである。
【０００７】図８に示すように、弾性表面波装置１０１
は、パッケージ１０９内に弾性表面波素子１０２がフェ
ースダウン実装されたものである。出力電極１０７とパ
ッケージ１０９に形成された電極パターン１０９ａ、一
方のアース電極１０８とパッケージ１０９に形成された
電極パターン１０９ｂとがそれぞれＡｕバンプ１１０に
より接続されている。また、図示していないが入力電極
１０６と他方のアース電極１０８も同様にパッケージ１
０９に形成された電極パターンにＡｕバンプ１１０で接
続されている。なお、１０９ｃ、１０９ｄは外部電極で
あり、電極パターン１０９ａ、１０９ｂにそれぞれ接続
されている。
【０００８】圧電基板１０３上に形成された各電極１０
４〜１０８は、圧電基板１０３上に膜厚０．１〜０．２
μｍ程度のＡｌを主成分とする金属の薄膜を蒸着または
スパッタリング法によって形成後、フォトリソグラフィ
ーおよびエッチングを用いて所定の形状にパターニング
することにより形成される。このように、各電極は蒸着
等によって一度に形成されるため、電極パッドとなる入
力電極１０６、出力電極１０７、アース電極１０８の膜
厚はＩＤＴ１０４の膜厚によって決定される。つまり、
ＩＤＴ１０４を０．１〜０．２μｍ程度の膜厚とする必
要がある場合、電極パッドの厚さもそれ以上厚くするこ
とができない。したがって、このように厚さが０．１〜
０．２μｍ程度の電極パッド上に直接Ａｕバンプ１１０
を形成し、Ａｕバンプ１１０を介して弾性表面波素子１
０２をパッケージ１０９上にフェースダウン実装する
と、電極パッド部分の強度が弱く、電極パッドが剥がれ
る等して、十分な接合強度を得ることができない。
【０００９】そこで、従来の弾性表面波素子１０２は、
図９に示すように、圧電基板１０３上に形成された電極
パッドとなるアース電極１０８上に蒸着またはスパッタ
リングによりさらに厚さ１μｍ程度のＡｌを主成分とす
る金属からなる上部電極１１１を設け、電極パッドの厚
さを確保することによって十分な接合強度を得ていた。
なお、図示していないが、入力電極１０６や出力電極１
０７上にもアース電極１０８と同様に上部電極１１１が
形成されている。また、入力電極１０６、出力電極１０
７、アース電極１０８はＡｌを主成分とする金属から構
成されるためその表面は酸化されやすく、表面の酸化し
た入力電極１０６、出力電極１０７、アース電極１０８
に同じＡｌからなる上部電極１１１を直接設けても、十
分な接着強度が得られない。そこで、上部電極１１１と
入力電極１０６、出力電極１０７、アース電極１０８と
の間にＴｉのようなＡｌとの接着強度の良い中間電極１
１２を設け、十分な接着強度を得ていた。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の弾性表面波装置には次のような問題があっ
た。すなわち、弾性表面波素子をパッケージ上に形成さ
れた電極パターンにＡｕバンプを介して対向させ、超音
波や熱を加えながら押圧し、電極パターンとＡｕバンプ
とを接続する場合、大きな応力が弾性表面波素子のＡｕ
バンプ取付部、すなわち入力電極、出力電極、アース電
極およびその上に形成された上部電極に加わる。
【００１１】また、気密封止工程等の組立工程での熱応
力や機械応力が加わった際、またはその他の外部からの
衝撃や環境温度の変化による熱応力が加わった際にも同
様に大きな外力が入力電極、出力電極、アース電極およ
びその上に形成された上部電極に加わる。
【００１２】従来の弾性表面波素子では、上部電極と入
力電極、出力電極、アース電極の間にＴｉのようなＡｌ
との接着強度の良い中間電極を設けることによって接着
強度が強められているため、応力は中間電極との接合部
ではなく圧電基板に集中する。その結果、圧電基板にク
ラックや割れが生じるといった問題があった。圧電基板
のクラックや割れは素子の破損や接合強度の低下や電気
的導通の断線といった不具合を発生し、弾性表面波装置
としての機能を損なってしまう恐れがあった。そして、
特に弾性表面波装置において、このクラックや割れの問
題が重要となる。
【００１３】圧電基板上に発生するクラックや割れは、
フェースダウン実装の際や、気密封止工程などの組立工
程の際に加わる応力に起因する。そこで、フェースダウ
ン実装における主要なパラメータである超音波出力、超
音波印加時間、加熱温度、押圧の荷重や、気密封止工程
における主要なパラメータである封止時の加熱温度、加
熱時間や、その他Ａｕバンプの外径や、入力電極・出力
電極・アース電極全体の厚みなど、種々のパラメータを
変更してその接合強度を確認したが、いずれのパラメー
タに関しても圧電基板のクラック防止し、且つ十分な接
合強度を確保するまでには至らなかった。
【００１４】そこで、本件出願人は、上部電極の底部に
上部電極の配向性を低下させうる金属からなる中間電極
を用いることを、特願平１１−２８４２６０号で先に提
案した。
【００１５】しかしながら、例えば、図７に示したよう
なＡｕバンプを接続する電極パッドの配置が単純な構成
であれば、本件出願人が先に提案した特願平１１−２８
４２６０号の発明は非常に有効であるが、電極パッドの
数が増えて配置がさらに複雑になると、圧電基板にクラ
ックが生じるものが若干存在した。そこで、本件出願人
がさらに実験を進めた結果、電極パッド及び上部電極と
中間電極の材質、さらに中間電極の厚みを適正な値にす
ることによって、クラックが生じなくなることが明らか
になった。
【００１６】本発明は、電子部品素子をパッケージや回
路基板上に形成された電極パターンに金属バンプを介し
て対向させ、超音波や熱を加えながら押圧し、電極パタ
ーンと金属バンプを接続する場合に、電子部品素子の金
属バンプ取付部に大きな応力が加わっても、素子基板の
クラックや割れ等の問題が生じない電子部品素子を提供
することを目的とする。
【００１７】
【課題を解決するための手段】そこで、本発明の請求項
１に係る電子部品素子は、素子基板と、該素子基板上に
形成された素子電極と、該素子電極に接続された電極パ
ッドと、該電極パッド上に形成され、金属バンプと接続
される上部電極と、前記電極パッドと前記上部電極との
間に形成された中間電極とを有し、フェースダウン実装
される電子部品素子であって、前記中間電極が前記電極
パッドまたは前記上部電極を構成する金属以外の金属に
よる単層で構成され、その厚みが５０ｎｍより大きいこ
とを特徴としている。
【００１８】本発明の請求項２に係る電子部品素子は、
前記中間電極の厚みが１００ｎｍ以上であることを特徴
としている。
【００１９】本発明の請求項３に係る電子部品素子は、
前記電極パッドまたは前記上部電極を構成する金属がＡ
ｌであり、前記中間電極がＮｉ，Ｃｒ，ＮｉＣｒ，Ｔｉ
の何れかであることを特徴としている。
【００２０】本発明の請求項４に係る電子部品素子は、
素子基板と、該素子基板上に形成された素子電極と、該
素子電極に接続された電極パッドと、該電極パッド上に
形成され、金属バンプと接続される上部電極と、前記電
極パッドと前記上部電極との間に形成された中間電極と
を有し、フェースダウン実装される電子部品素子であっ
て、前記中間電極が前記電極パッドまたは前記上部電極
を構成する金属以外の金属による複数の層で構成され、
該複数の層の合計の厚みが５０ｎｍより大きいことを特
徴としている。
【００２１】本発明の請求項５に係る電子部品素子は、
前記中間電極の厚みが１００ｎｍ以上であることを特徴
としている。
【００２２】本発明の請求項６に係る電子部品素子は、
素子基板と、該素子基板上に形成された素子電極と、該
素子電極に接続された電極パッドと、該電極パッド上に
形成され、金属バンプと接続される上部電極と、前記電
極パッドと前記上部電極の間に形成された中間電極とを
有し、フェースダウン実装される電子部品素子であっ
て、前記中間電極が複数の層で構成され、前記電極パッ
ドまたは前記上部電極を構成する金属と同じ金属による
層を除く他の中間電極を構成する層の合計の厚みが５０
ｎｍより大きいことを特徴としている。
【００２３】本発明の請求項７に係る電子部品素子は、
前記電極パッドまたは前記上部電極を構成する金属と同
じ金属による層を除く他の中間電極を構成する層の合計
の厚みが１００ｎｍ以上であることを特徴としている。
【００２４】本発明の請求項８に係る電子部品素子は、
前記電極パッドまたは前記上部電極を構成する金属がＡ
ｌであり、前記中間電極を構成する複数の層のうち少な
くとも一層がＮｉ，Ｃｒ，ＮｉＣｒ，Ｔｉの何れかであ
ることを特徴としている。
【００２５】本発明の請求項９に係る電子部品素子は、
前記金属バンプがＡｕまたはＡｕを主成分とする金属材
料からなることを特徴としている。
【００２６】本発明の請求項１０に係る電子部品素子
は、前記電極パッドと前記素子基板との間に少なくとも
一層以上の下地電極を有することを特徴としている。
【００２７】本発明の請求項１１に係る電子部品素子
は、前記フェースダウン実装が超音波を用いて行われる
ことを特徴としている。
【００２８】本発明の請求項１２に係る電子部品素子
は、電子部品素子が弾性表面波素子であることを特徴と
している。
【００２９】本発明の請求項１３記載の電子部品装置
は、請求項１乃至請求項１２記載の電子部品素子をパッ
ケージ内にフェースダウン実装で収納したことを特徴と
している。
【００３０】本発明の請求項１４記載の通信機装置は、
請求項１乃至請求項１２記載の電子部品素子または請求
項１３記載の電子部品装置を含んでなることを特徴とし
ている。
【００３１】このように中間電極の材質を電極パッドま
たは上部電極の材質と異ならせることによって、実装時
に電極パッド、中間電極、上部電極の各層の境界で圧電
基板に加わる応力が分散され、基板のクラックや割れが
生じにくくなると考えられるためである。また、単に中
間電極の材質を電極パッドまたは上部電極の材質と異な
らせただけでは圧電基板のクラックは避けられず、本発
明では中間電極が単層であればその厚みを５０ｎｍより
大きく、好ましくは１００ｎｍ以上にすることにより圧
電基板のクラックを防止している。これは中間電極の厚
みが小さいと中間電極が電極パッドまたは上部電極に拡
散することにより中間電極の層が消失して電極パッドと
中間電極と上部電極が一つの電極パッドとなってしま
い、層の境界による応力の拡散ができなくなってしまう
からである。
【００３２】また、中間電極が複数の層から構成されて
いる電子部品素子では、電極パッドまたは上部電極と異
なる金属の層が何層もあると一層一層の金属層の厚みが
小さくなるが、何層にも分かれることによって全ての層
が消失してしまうことは無いと考えられるため、層の境
界による応力の拡散は可能である。そのためには少なく
とも電極パッドまたは上部電極と異なる金属の層の合計
厚みが５０ｎｍに相当する量より多く、好ましくは少な
くとも電極パッドまたは上部電極と異なる金属の層の合
計厚みが１００ｎｍに相当する程度の中間金属の量が必
要である。
【００３３】また、上記実装方法を用いて電子部品素子
または弾性表面波素子をパッケージ容器内に実装し、パ
ッケージ容器をキャップによって気密封止することによ
って電子部品または弾性表面波装置を製造することがで
きる。
【００３４】
【発明の実施の形態】本発明の一実施形態を、本発明に
おける電子部品装置の一例として弾性表面波装置を挙げ
て図１、２を用いて説明する。図１は弾性表面波装置に
用いられる弾性表面波素子の平面図であり、図２は弾性
表面波素子をパッケージに収納した弾性表面波装置の断
面図を示す。
【００３５】図１に示すように、弾性表面波素子２は、
タンタル酸リチウムからなる圧電基板３と、圧電基板３
上にＡｌからなる厚さ１００〜４００ｎｍ程度の薄膜に
よって形成された２つの縦結合２重モード弾性表面波フ
ィルタ４、５のＩＤＴ及び反射器と、入力電極６・出力
電極７・アース電極８と、入力電極６及び出力電極７と
アース電極８上に中間電極を介して形成された上部電極
１１とで構成されている。これらの電極のうち、２つの
縦結合２重モード弾性表面波フィルタ４、５のＩＤＴ及
び反射器は弾性表面波素子２が機能するための素子電極
であり、入力電極６、出力電極７、アース電極８は、回
路基板やパッケージと接続するため電極パッドである。
【００３６】図２に示すように、弾性表面波装置１は、
セラミックからなるパッケージ９内に弾性表面波素子２
がフェースダウン実装されたものである。出力電極７上
に厚さ２００ｎｍのＮｉＣｒ合金膜からなる中間電極１
２を挟んで形成された厚さ１μｍ程度のＡｌからなる上
部電極１１とパッケージ９に形成されたＡｕからなる電
極パターン９ａ、一つのアース電極８上に厚さ２００ｎ
ｍのＮｉＣｒ合金膜からなる中間電極１２を挟んで形成
された厚さ１μｍ程度のＡｌからなる上部電極１１とパ
ッケージ９に形成されたＡｕからなる電極パターン９ｂ
とがそれぞれＡｕバンプ１０により接続されている。ま
た、図示していないが入力電極６と他のアース電極８も
同様にパッケージ９に形成された電極パターンにＡｕバ
ンプで接続されている。なお、９ｃ、９ｄはＡｕからな
る外部電極であり、電極パターン９ａ、９ｂにそれぞれ
接続されている。なお、パッケージ９の蓋部分は弾性表
面波素子２を収納する部分と同じセラミックでも良い
が、シールド効果を考慮して金属板により形成してもよ
い。
【００３７】次に、本発明における弾性表面波素子の製
造方法を説明する。まず、圧電基板３上に厚さ１００〜
４００ｎｍ程度のＡｌの薄膜を例えば蒸着またはスパッ
タリング法によって形成後、フォトリソグラフィーおよ
びエッチングを用いて所定の形状にパターニングするこ
とによって、縦結合２重モード弾性表面波フィルタ４、
５のＩＤＴ及び反射器や電極パッドである入力電極６及
び出力電極７とアース電極８を形成する。次に、入力電
極６及び出力電極７とアース電極８上に例えばリフトオ
フ法等を用いた蒸着またはスパッタリング等により厚さ
２００ｎｍ程度のＮｉＣｒからなる中間電極１２を形成
し、続いて、同じく蒸着またはスパッタリング等により
中間電極１２上に厚さ１μｍ程度のＡｌからなる上部電
極１１を形成する。このようにして形成された上部電極
１１上にボールボンディング法によりＡｕバンプ１０を
形成する。具体的には、上部電極１１上にＡｕワイヤの
先端部に形成されたボールを超音波を印加しながら圧着
し、その後、ボールの部分からＡｕワイヤを切断してＡ
ｕバンプ１０を形成する。
【００３８】以上のような工程を経て形成された弾性表
面波素子を、その表面をパッケージ９上に形成された電
極パターン９ａ、９ｂにＡｕバンプ１０を介して対向さ
せ、超音波及び熱を加えながら押圧、接続する。次い
で、パッケージ９を蓋部分により気密封止することによ
って弾性表面波装置１が完成する。
【００３９】図３は、中間電極１２の層厚と圧電基板に
生じるクラックの発生率を調べた結果を表にしたもので
ある。この時、調べた弾性表面波装置の各条件は、電極
パッドと素子電極は３５０ｎｍのＡｌ電極であり、中間
電極はＮｉＣｒ電極であり、上部電極は１μｍのＡｌ電
極であり、その他の仕様は図２に示した弾性表面波装置
１と同じものである。なお、中間電極の層厚４００ｎｍ
と５００ｎｍの時に調査数が１５０に満たないのは、ク
ラック調査前の不良品を除いたためである。
【００４０】図３から明らかなように中間電極の層厚を
厚くすればするほど、不良率が減る傾向にある。すなわ
ち、層厚を厚くすればするほど、圧電基板に係る応力を
低減できると考えられる。製造上、不良率は３％をした
まわる程度の値にする必要があるため、図３から中間電
極の層厚を５０ｎｍより大きくすることが条件となる。
【００４１】また、中間電極の層厚を１００ｎｍ以上に
すれば、圧電基板のクラックをほぼ完全に防止できるこ
とが図３から明かである。なお、図３から中間電極の層
厚を厚くすればするほど、不良率が減ることは明らかで
あるが、層厚が厚くなればなるほどコストや時間がかか
るため、中間電極の層厚を２００ｎｍあたりにするのが
実用上もっとも良いと考えられる。
【００４２】次に本発明の第２の実施形態について図４
を用いて説明する。図４は第２の実施形態に係る弾性表
面波装置における金属バンプを介した実装部分の拡大断
面図である。なお、図１、２に示した本発明の第１の実
施形態と同じ部分には同じ符号を付し詳細な説明は省略
する。
【００４３】本実施の形態と第１の実施形態とを比較す
ると、第１の実施形態の中間電極が厚さ２００ｎｍ程度
のＮｉＣｒからなる単層電極であるのに対して、本実施
の形態の中間電極は複数層からなる多層電極である点で
異なる。
【００４４】図４に示すように、圧電基板３上に形成さ
れたアース電極８と上部電極１１との間の中間電極１２
が三層構造となっている。すなわち、中間電極は、圧電
基板３側から厚さ５０ｎｍのＮｉＣｒ層１２ａ、厚さ１
μｍのＡｌ層１２ｂ、厚さ５０ｎｍのＴｉ層１２ｃによ
り構成されている。なお、図示していないが、他のアー
ス電極や入力電極及び出力電極も図４と同様の構成とな
っている。
【００４５】本実施の形態では、中間電極１２自体の厚
みとしては１１００ｎｍ程度の厚みとなるが、中間電極
１２内に電極パッドであるアース電極８や上部電極１１
と同種の金属の層（ここではＡｌ層１２ｂ）を大きくし
た結果として中間電極１２全体の厚みが１００ｎｍ以上
となっても圧電基板３のクラック防止とはならないた
め、ＮｉＣｒ層１２ａとＴｉ層１２ｃの合計の厚みが５
０ｎｍより大きくなるように、ここでは両者の合計が１
００ｎｍとなるようにしている。このような構造によ
り、層の境界における応力の拡散が可能となり、その結
果、圧電基板のクラックやわれを防止することができ
る。
【００４６】次に本発明の第３の実施形態について図５
を用いて説明する。図５は第３の実施形態に係る弾性表
面波装置における金属バンプを介した実装部分の拡大断
面図である。なお、図１、２に示した本発明の第１の実
施形態及び図４に示した本発明の第２の実施形態と同じ
部分には同じ符号を付し詳細な説明は省略する。
【００４７】本実施の形態と第２の実施形態とを比較す
ると、電極パッドであるアース電極８と圧電基板３との
間に下地電極１３を設けた点、及び第２の実施形態の中
間電極１２内のＡｌ層１２ｂが無い点が第２の実施形態
と異なる。
【００４８】図５に示すように、圧電基板３上に形成さ
れたアース電極８と上部電極１１との間の中間電極１２
が二層構造となっている。すなわち、中間電極は、圧電
基板３側から厚さ５０ｎｍのＮｉＣｒ層１２ａ、厚さ５
０ｎｍのＴｉ層１２ｃにより構成されている。このよう
な構造により、層の境界における応力の拡散が可能とな
り、その結果、圧電基板のクラックやわれを防止するこ
とができる。
【００４９】また、図５に示すように、圧電基板３と電
極パッドであるアース電極８との間に厚さ１０ｎｍ程度
のＴｉからなる下地電極１３が形成されている。この下
地電極１３により、圧電基板３と電極パッドであるアー
ス電極８との密着強度を向上させることができ、弾性表
面波素子の電気的特性を向上させることができる。ま
た、図示はしていないが、他のアース電極や入力電極及
び出力電極も図５と同様の構成となっている。
【００５０】なお、上記第１〜３の実施形態では、素子
基板としてタンタル酸リチウムからなる圧電基板を用い
て説明したがこれに限るものではなく、例えば、ニオブ
酸リチウムや酸化亜鉛膜を設けた絶縁基板、水晶、ラン
ガサイト等の圧電基板でも同様の効果を得られるもので
ある。
【００５１】また、上記第１〜３の実施形態では、素子
電極及び電極パッドや上部電極をＡｌ電極で構成したが
これに限るものではなく、Ａｌに５％Ｃｕを加えた合金
や、Ａｕ等の金属材料で構成しても同様の効果を得られ
るものである。
【００５２】さらに、上記第１〜３の実施形態では、パ
ッケージ内に電子部品素子をフェースダウン実装した電
子部品装置を例に挙げて説明したがこれに限るものでは
なく、回路基板に直接電子部品素子をフェースダウン実
装する場合にも本発明は適用することができる。
【００５３】また、上記第１〜３の実施形態では、中間
電極としてＮｉＣｒ、Ｔｉを例に挙げて説明したがこれ
に限るものではなく、電極パッドまたは上部電極を構成
する金属以外の金属であればどのようなものでも良い
が、電極パッドや上部電極をＡｌで構成した場合には、
その密着性を考慮するとＮｉ、Ｃｒ、Ｔｉ、ＮｉＣｒが
好ましい。
【００５４】さらに、上記第１〜３の実施形態では、ボ
ールボンディングによるＡｕバンプを例に挙げて説明し
たがこれに限るものではなく、例えばメッキによるバン
プ形成法を用いても良い。また、バンプ自体もＡｌバン
プ等の金属バンプでも良いが、製造の容易性を考慮する
とボールボンディングによるＡｕバンプが好ましい。
【００５５】また、上記第３の実施形態では、Ｔｉから
なる下地電極を例に挙げて説明したがこれに限るもので
はなく、その他ＣｕやＣｒ等を下地電極として用いても
良いし、またその厚みも圧電基板と電極パッドとの密着
強度を向上させることができれば１０ｎｍに限らない。
【００５６】そして、上記第１〜３の実施形態では、超
音波及び熱を同時に印加してフェースダウン実装を行っ
たが、これに限らず、熱のみあるいは超音波のみを印加
する工法でも良い。しかしながら、超音波を印加する工
法を用いた場合、特に応力が発生し易いので、本発明の
構成は少なくとも超音波を印加する工法でフェースダウ
ン実装する時に好適である。
【００５７】次に、本発明の通信機装置を図６に基づい
て説明する。なお、図６は本発明の通信機装置のブロッ
ク図である。図６に示すように本発明の通信機装置は、
アンテナ３０およびアンテナ３０に接続されたデュプレ
クサ３１と、デュプレクサ３１に接続される送信用回路
および受信用回路とから構成されている。送信用回路
は、発振器３２から発振されディバイダ３３により分割
された送信信号を濾波する段間フィルタ３４、送信信号
を増幅するパワーアンプ３５や受信信号を送信側に通過
させないためのアイソレータ３６などから構成されてい
る。一方、受信用回路はアンテナ３０からの受信信号を
増幅するローノイズアンプ３７や受信信号を濾波する段
間フィルタ３８などから構成されている。そして、受信
信号およびローカル信号を混合して、ミキサ３９よりＩ
Ｆ信号が出力される。このような構成の通信機装置にお
いて、例えば受信用回路における段間フィルタ３７とし
て、本発明の電子部品装置が用いられる。
【００５８】
【発明の効果】以上のように、本発明によれば、電子部
品装置において、金属バンプと電極パッド間の十分な接
合強度を有し、かつ素子基板にクラックや割れが発生し
ないため、電子部品素子の破損や接合強度の低下を防止
することができる。そのため、電子部品素子や電子部品
装置の歩留りの向上や、故障率の低減、信頼性の向上等
に役立つものである。
【図面の簡単な説明】
【図１】本発明の弾性表面波素子の平面図である。
【図２】本発明の第１の実施形態に係る弾性表面波装置
の断面図である。
【図３】本発明の中間電極の層厚とクラック発生率の関
係を示す表である。
【図４】本発明の第２の実施形態に係る弾性表面波装置
のパッケージへの金属バンプを介した実装部分の拡大断
面図である。
【図５】本発明の第３の実施形態に係る弾性表面波装置
のパッケージへの金属バンプを介した実装部分の拡大断
面図である。
【図６】本発明の通信機装置を示すブロック図である。
【図７】従来の弾性表面波素子を示す平面図である。
【図８】従来の弾性表面波装置を示す断面図である。
【図９】従来の弾性表面波素子のパッケージ容器へのバ
ンプ電極を介した実装部分の拡大断面図である。
【符号の説明】
１ 弾性表面波装置 ２ 弾性表面波素子 ３ 圧電基板 ４，５ 弾性表面波フィルタ ６ 入力電極 ７ 出力電極 ８ アース電極 ９ パッケージ １０ Ａｕバンプ １１ 上部電極 １２ 中間電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｊ ６０４Ｒ 41/08 Ｃ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 素子基板と、該素子基板上に形成された
    素子電極と、該素子電極に接続された電極パッドと、該
    電極パッド上に形成され、金属バンプと接続される上部
    電極と、前記電極パッドと前記上部電極との間に形成さ
    れた中間電極とを有し、フェースダウン実装される電子
    部品素子であって、 前記中間電極が前記電極パッドまたは前記上部電極を構
    成する金属以外の金属による単層で構成され、その厚み
    が５０ｎｍより大きいことを特徴とする電子部品素子。
  2. 【請求項２】 前記中間電極の厚みが１００ｎｍ以上で
    あることを特徴とする請求項１記載の電子部品素子。
  3. 【請求項３】 前記電極パッドまたは前記上部電極を構
    成する金属がＡｌであり、前記中間電極がＮｉ，Ｃｒ，
    ＮｉＣｒ，Ｔｉの何れかであることを特徴とする請求項
    １または請求項２記載の電子部品素子。
  4. 【請求項４】 素子基板と、該素子基板上に形成された
    素子電極と、該素子電極に接続された電極パッドと、該
    電極パッド上に形成され、金属バンプと接続される上部
    電極と、前記電極パッドと前記上部電極との間に形成さ
    れた中間電極とを有し、フェースダウン実装される電子
    部品素子であって、 前記中間電極が前記電極パッドまたは前記上部電極を構
    成する金属以外の金属による複数の層で構成され、該複
    数の層の合計の厚みが５０ｎｍより大きいことを特徴と
    する電子部品素子。
  5. 【請求項５】 前記中間電極の厚みが１００ｎｍ以上で
    あることを特徴とする請求項４記載の電子部品素子。
  6. 【請求項６】 素子基板と、該素子基板上に形成された
    素子電極と、該素子電極に接続された電極パッドと、該
    電極パッド上に形成され、金属バンプと接続される上部
    電極と、前記電極パッドと前記上部電極との間に形成さ
    れた中間電極とを有し、フェースダウン実装される電子
    部品素子であって、 前記中間電極が複数の層で構成され、前記電極パッドま
    たは前記上部電極を構成する金属と同じ金属による層を
    除く他の中間電極を構成する層の合計の厚みが５０ｎｍ
    より大きいことを特徴とする電子部品素子。
  7. 【請求項７】 前記電極パッドまたは前記上部電極を構
    成する金属と同じ金属による層を除く他の中間電極を構
    成する層の合計の厚みが１００ｎｍ以上であることを特
    徴とする請求項６記載の電子部品素子。
  8. 【請求項８】 前記電極パッドまたは前記上部電極を構
    成する金属がＡｌであり、前記中間電極を構成する複数
    の層のうち少なくとも一層がＮｉ，Ｃｒ，ＮｉＣｒ，Ｔ
    ｉの何れかであることを特徴とする請求項４乃至６記載
    の電子部品素子。
  9. 【請求項９】 前記金属バンプがＡｕまたはＡｕを主成
    分とする金属材料からなることを特徴とする請求項１乃
    至請求項８記載の電子部品素子。
  10. 【請求項１０】 前記電極パッドと前記素子基板との間
    に少なくとも一層以上の下地電極を有することを特徴と
    する請求項１乃至請求項９記載の電子部品素子。
  11. 【請求項１１】 前記フェースダウン実装が超音波を用
    いて行われることを特徴とする請求項１乃至１０記載の
    電子部品素子。
  12. 【請求項１２】 前記電子部品素子が弾性表面波素子で
    あることを特徴とする請求項１乃至請求項１１記載の電
    子部品素子。
  13. 【請求項１３】 請求項１乃至請求項１２記載の電子部
    品素子をパッケージ内にフェースダウン実装で収納した
    ことを特徴とする電子部品装置。
  14. 【請求項１４】 請求項１乃至請求項１２記載の電子部
    品素子または請求項１３記載の電子部品装置を含んでな
    ることを特徴とする通信機装置。
JP2001013514A 2000-02-25 2001-01-22 電子部品素子、電子部品装置および通信機装置 Pending JP2001313305A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001013514A JP2001313305A (ja) 2000-02-25 2001-01-22 電子部品素子、電子部品装置および通信機装置
US09/789,363 US20040108560A1 (en) 2000-02-25 2001-02-21 Electronic element, electronic device and communication apparatus
EP01400488A EP1128423A3 (en) 2000-02-25 2001-02-23 Flip-Chip mounted electronic device with multi-layer electrodes
CN01108873A CN1319948A (zh) 2000-02-25 2001-02-26 电子元件,电子装置和通信设备
KR1020010009671A KR20010085606A (ko) 2000-02-25 2001-02-26 전자 부품, 전자 장치 및 통신기 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000049445 2000-02-25
JP2000-49445 2000-02-25
JP2001013514A JP2001313305A (ja) 2000-02-25 2001-01-22 電子部品素子、電子部品装置および通信機装置

Publications (1)

Publication Number Publication Date
JP2001313305A true JP2001313305A (ja) 2001-11-09

Family

ID=26586108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013514A Pending JP2001313305A (ja) 2000-02-25 2001-01-22 電子部品素子、電子部品装置および通信機装置

Country Status (5)

Country Link
US (1) US20040108560A1 (ja)
EP (1) EP1128423A3 (ja)
JP (1) JP2001313305A (ja)
KR (1) KR20010085606A (ja)
CN (1) CN1319948A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318212A (ja) * 2002-04-26 2003-11-07 Murata Mfg Co Ltd 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2007221623A (ja) * 2006-02-20 2007-08-30 Epson Toyocom Corp 弾性表面波素子及び通信装置
KR100830269B1 (ko) 2005-10-12 2008-05-19 엡슨 토요콤 가부시키 가이샤 압전 디바이스 및, 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1313214B1 (en) * 2001-11-16 2020-02-26 SnapTrack, Inc. Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device
US7141909B2 (en) * 2003-06-17 2006-11-28 Murata Manufacturing Co., Ltd. Surface acoustic wave device
US20070069367A1 (en) * 2005-09-28 2007-03-29 Honeywell International Inc. Reduced stress on SAW die with surrounding support structures
WO2013147741A1 (en) * 2012-03-26 2013-10-03 Empire Technology Development Llc Color tunable substrate
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
DE69223868T2 (de) * 1991-07-17 1998-09-03 Denso Corp Verfahren zur Herstellung von Elektroden eines Halbleiterbauelements
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
JP3275775B2 (ja) * 1997-05-16 2002-04-22 株式会社村田製作所 弾性表面波装置
JP3795644B2 (ja) * 1997-09-25 2006-07-12 東芝電子エンジニアリング株式会社 接合方法
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318212A (ja) * 2002-04-26 2003-11-07 Murata Mfg Co Ltd 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
KR100830269B1 (ko) 2005-10-12 2008-05-19 엡슨 토요콤 가부시키 가이샤 압전 디바이스 및, 그 제조 방법
JP2007221623A (ja) * 2006-02-20 2007-08-30 Epson Toyocom Corp 弾性表面波素子及び通信装置
JP4674555B2 (ja) * 2006-02-20 2011-04-20 エプソントヨコム株式会社 弾性表面波素子及び通信装置

Also Published As

Publication number Publication date
EP1128423A2 (en) 2001-08-29
CN1319948A (zh) 2001-10-31
EP1128423A3 (en) 2004-03-10
KR20010085606A (ko) 2001-09-07
US20040108560A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
US6552475B2 (en) Surface acoustic wave device
EP0637871B1 (en) Surface acoustic wave device mounted module
US7112913B2 (en) Surface acoustic wave apparatus and manufacturing method therefor
JPH1155066A (ja) 表面弾性波装置およびその製造方法
US6731046B2 (en) Surface acoustic wave element and manufacturing method of the same
JPH07111438A (ja) 弾性表面波装置、及びその製造方法
JP3351402B2 (ja) 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
JP2001313305A (ja) 電子部品素子、電子部品装置および通信機装置
JP2000232332A (ja) 表面実装型圧電共振子
US11362637B2 (en) Bulk acoustic wave structure, bulk acoustic wave device, and manufacturing method thereof
JP3716123B2 (ja) 弾性表面波装置
JP4066952B2 (ja) 電子部品素子、電子部品、及び通信機
JP4195605B2 (ja) 弾性表面波装置
US20220416757A1 (en) Acoustic wave device, filter and multiplexer
JP2002314364A (ja) 弾性表面波装置およびその製造方法、通信装置
JPH05291864A (ja) 弾性表面波素子実装回路とその製造方法
JP2003283289A (ja) 弾性表面波装置
JP2001102905A (ja) 弾性表面波装置
JP5277883B2 (ja) 弾性波フィルタ装置
JP2003086625A (ja) 電子部品素子、電子部品装置
JP2000353934A (ja) 弾性表面波装置
JP4296778B2 (ja) 弾性表面波装置の製造方法
JP2000040935A (ja) 圧電デバイス
JPH10215139A (ja) 圧電部品及びその製造方法
JP2004104719A (ja) 圧電振動子の電極構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040720