JP2001291637A - Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method - Google Patents

Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method

Info

Publication number
JP2001291637A
JP2001291637A JP2000108624A JP2000108624A JP2001291637A JP 2001291637 A JP2001291637 A JP 2001291637A JP 2000108624 A JP2000108624 A JP 2000108624A JP 2000108624 A JP2000108624 A JP 2000108624A JP 2001291637 A JP2001291637 A JP 2001291637A
Authority
JP
Japan
Prior art keywords
electrode
electrode layer
capacitor
layer
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000108624A
Other languages
Japanese (ja)
Inventor
Kazunari Imai
一成 今井
Tan Uu Myou
ミョータンウー
Keisuke Ueda
啓介 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000108624A priority Critical patent/JP2001291637A/en
Publication of JP2001291637A publication Critical patent/JP2001291637A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a spheric capacitor, which can prevent the occurrence of stress concentration at part of the capacitor, when the capacitor is embedded in the body of a wiring board made of a resin, and so on. SOLUTION: The spherical capacitor which can prevent the occurrence of stress concentration at part of the capacitor is formed along the surface of a spherical core 10 by successively forming a first electrode layer 20, a dielectric layer 30, and a second electrode layer 40 on the surface of the core 10. The electrode section 22 of the first electrode layer 20 is exposed on the outside of the dielectric layer 30 and second electrode layer 40. In addition, the electrode section s22 and 42 of the first electrode layer 20 and the second electrode layer 40, formed as the uppermost layer on the core 10, are made connectable with an external electronic circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置等の電
子装置に用いる球状キャパシタと、該キャパシタを形成
するための球状キャパシタの製造方法と、球状キャパシ
タが電子装置に実装されてなる球状キャパシタの実装構
造と、球状キャパシタが備えられた配線基板と、該配線
基板を製造するための配線基板の製造方法とに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spherical capacitor for use in an electronic device such as a semiconductor device, a method for manufacturing a spherical capacitor for forming the capacitor, and a method for manufacturing a spherical capacitor in which the spherical capacitor is mounted on an electronic device. The present invention relates to a mounting structure, a wiring board provided with a spherical capacitor, and a method of manufacturing a wiring board for manufacturing the wiring board.

【0002】[0002]

【従来の技術】近時の半導体チップは、その高周波化、
高速化が一段と進んだために、該半導体チップが誤動作
するのを防ぐためのノイズ対策が重要となっている。こ
のノイズ対策用の低周波信号を排除する電子部品には、
キャパシタが用いられる。この低周波信号排除用のキャ
パシタは、半導体チップが実装された箇所近くの配線基
板の表面やその裏面に搭載される。キャパシタと半導体
チップとは、配線基板に形成された配線回路を介して接
続される。そして、そのキャパシタにより、半導体チッ
プに低周波ノイズが侵入するのが防止される。
2. Description of the Related Art In recent years, semiconductor chips have been increased in frequency,
As the speed has been further increased, noise countermeasures for preventing the semiconductor chip from malfunctioning have become important. Electronic components that eliminate low-frequency signals for noise suppression include:
A capacitor is used. The capacitor for eliminating the low-frequency signal is mounted on the front surface or the back surface of the wiring board near the position where the semiconductor chip is mounted. The capacitor and the semiconductor chip are connected via a wiring circuit formed on the wiring board. The capacitor prevents low frequency noise from entering the semiconductor chip.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記の
配線基板に搭載された低周波ノイズ排除用のキャパシタ
は、配線基板に形成された長い配線回路を介して、半導
体チップに接続されていて、そのキャパシタと半導体チ
ップとを接続するための配線回路のインダクタンス値が
大きかった。そのために、その配線回路を介して、半導
体チップとキャパシタとの間を伝わる高周波信号が、大
幅に劣化してしまった。その結果、そのキャパシタと半
導体チップとの間を、高周波信号を劣化少なく効率良く
伝えることができなかった。
However, the low frequency noise eliminating capacitor mounted on the wiring board is connected to the semiconductor chip via a long wiring circuit formed on the wiring board. The inductance value of the wiring circuit for connecting the capacitor and the semiconductor chip is large. Therefore, a high-frequency signal transmitted between the semiconductor chip and the capacitor via the wiring circuit has been significantly deteriorated. As a result, a high-frequency signal cannot be efficiently transmitted between the capacitor and the semiconductor chip with little deterioration.

【0004】このような課題を解消するための手段とし
て、上記の低周波ノイズ排除用のキャパシタを、半導体
チップ近くの配線基板本体に埋設する方法が考えられ
る。この方法によれば、キャパシタを半導体チップ近く
に配置して、該キャパシタと半導体チップとを接続する
配線回路を短くできる。そして、その配線回路のインダ
クタンス値を小さく抑えて、その配線回路を伝わる高周
波信号が大幅に劣化するのを防ぐことが可能となる。
As a means for solving such a problem, a method of embedding the above-mentioned capacitor for eliminating low-frequency noise in a wiring board body near a semiconductor chip can be considered. According to this method, the capacitor is arranged near the semiconductor chip, and the wiring circuit connecting the capacitor and the semiconductor chip can be shortened. Then, it is possible to keep the inductance value of the wiring circuit small and prevent the high-frequency signal transmitted through the wiring circuit from being significantly deteriorated.

【0005】ところで、従来一般のキャパシタは、電極
層が形成されたセラミック板が複数枚積層されて形成さ
れたり、シリコン基板に高誘電率絶縁膜や電極層が備え
られて形成されたりしていて、その外側にエッジ状に尖
った隅部を持っている。そのために、そのキャパシタを
樹脂等からなる配線基板本体に埋設した場合には、その
エッジ状に尖った外側隅部に、配線基板本体とキャパシ
タとの熱膨張率の差に基づく応力が集中して加わって、
そのキャパシタの外側隅部を囲む樹脂等からなる配線基
板本体に、クラックが発生してしまう。そして、その配
線基板の気密性が損なわれたり、その配線基板に形成さ
れた配線回路の一部が破断されたりしてしまう。従っ
て、上記の従来一般のキャパシタは、半導体チップ近く
の配線基板本体に埋設することができない。
A conventional general capacitor is formed by laminating a plurality of ceramic plates on which electrode layers are formed, or is formed by providing a silicon substrate with a high dielectric constant insulating film or an electrode layer. It has a sharp edged edge on its outside. Therefore, when the capacitor is buried in a wiring board body made of resin or the like, stress based on the difference in the coefficient of thermal expansion between the wiring board body and the capacitor concentrates on the outer corners sharpened in an edge shape. Join
Cracks occur in the wiring board body made of resin or the like surrounding the outer corner of the capacitor. Then, the airtightness of the wiring board is impaired, or a part of the wiring circuit formed on the wiring board is broken. Therefore, the above-mentioned conventional general capacitor cannot be embedded in the wiring board body near the semiconductor chip.

【0006】本発明は、このような課題を解消可能な、
半導体チップ等の電子部品近くの配線基板本体に埋設可
能な球状キャパシタであって、その一部に応力集中が生
ずるのを防ぐことのできる球状キャパシタと、該球状キ
ャパシタを形成するための球状キャパシタの製造方法
と、球状キャパシタが電子装置に実装されてなる球状キ
ャパシタの実装構造と、その一部に応力集中が生ずるの
を防ぐことのできる球状キャパシタが備えられた配線基
板であって、その球状キャパシタと配線基板の配線回路
又は電子部品の電子回路との間を高周波信号を劣化少な
く伝えることができる配線基板と、該配線基板を製造す
るための配線基板の製造方法とを提供することを目的と
している。
[0006] The present invention can solve such problems.
A spherical capacitor that can be embedded in a wiring board body near an electronic component such as a semiconductor chip, wherein a spherical capacitor capable of preventing stress concentration from being generated in a part thereof; and a spherical capacitor for forming the spherical capacitor. A manufacturing method, a mounting structure of a spherical capacitor in which a spherical capacitor is mounted on an electronic device, and a wiring board provided with a spherical capacitor capable of preventing stress concentration from occurring in a part thereof, the spherical capacitor being To provide a wiring board capable of transmitting a high-frequency signal with little deterioration between the wiring board and the wiring circuit of the wiring board or the electronic circuit of the electronic component, and a method of manufacturing the wiring board for manufacturing the wiring board. I have.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第1の球状キャパシタは、ほぼ球状をし
たコアの表面に、第1電極層と、誘電体層と、第2電極
層とがこの順に積層形成され、前記第1電極層の電極部
が、前記誘電体層及び第2電極層の外側に露出されてな
ることを特徴としている。
In order to achieve the above object, a first spherical capacitor according to the present invention comprises a first electrode layer, a dielectric layer, and a second layer on a surface of a substantially spherical core. An electrode layer is formed in this order, and the electrode portion of the first electrode layer is exposed outside the dielectric layer and the second electrode layer.

【0008】この第1の球状キャパシタにおいては、そ
のコアの表面に順に積層形成された第1電極層と、誘電
体層と、第2電極層とにより、コアの表面に沿ってキャ
パシタを形成できる。また、キャパシタを、ほぼ球状を
したコアの表面に沿って形成できるため、板状をしたセ
ラミック板やシリコン板の表面に沿ってキャパシタを形
成した場合と比べて、そのキャパシタの占有面積を広げ
て、そのキャパシタの容量を増大化させることができ
る。それと共に、同一容量のキャパシタを形成する場合
に、そのほぼ球状をしたコアの表面に沿って形成された
キャパシタの占有体積を、セラミック板やシリコン板の
表面に沿って形成されたキャパシタと比べて、縮小でき
る。そして、そのキャパシタのコンパクト化を図れる。
また、キャパシタの外形がほぼ球状をしているため、そ
のキャパシタをフレキシブルな樹脂からなる配線基板本
体に埋設して、そのキャパシタが埋設された樹脂からな
る配線基板本体部分をL字状等に折り曲げた場合にも、
そのほぼ球状をしたキャパシタとその周囲の樹脂からな
る配線基板本体部分との間の一部に過大な応力が集中し
て加わるのを防いで、そのキャパシタ周囲の樹脂からな
る配線基板本体部分にクラック等が生ずるのを防ぐこと
ができる。また、その誘電体層及び第2電極層の外側に
露出された第1電極層の電極部又はコア表面の最上層に
形成された第2電極層の電極部に、配線基板に形成され
た接続端子又は電子部品に設けられた接続端子を接続で
きる。
In the first spherical capacitor, a capacitor can be formed along the surface of the core by the first electrode layer, the dielectric layer, and the second electrode layer which are sequentially formed on the surface of the core. . In addition, since the capacitor can be formed along the surface of the substantially spherical core, the area occupied by the capacitor can be increased compared to the case where the capacitor is formed along the surface of a plate-shaped ceramic plate or silicon plate. , The capacity of the capacitor can be increased. At the same time, when forming a capacitor having the same capacitance, the occupied volume of the capacitor formed along the surface of the substantially spherical core is compared with that of the capacitor formed along the surface of the ceramic plate or silicon plate. , Can be reduced. Further, the size of the capacitor can be reduced.
In addition, since the external shape of the capacitor is substantially spherical, the capacitor is embedded in a wiring substrate body made of a flexible resin, and the wiring substrate body portion made of the resin in which the capacitor is embedded is bent into an L-shape or the like. Even if
This prevents excessive stress from being concentrated and applied to a part between the almost spherical capacitor and the surrounding wiring board body made of resin, and cracks the resin wiring board body around the capacitor. Etc. can be prevented from occurring. The connection formed on the wiring board is connected to the electrode portion of the first electrode layer exposed outside the dielectric layer and the second electrode layer or to the electrode portion of the second electrode layer formed on the uppermost layer of the core surface. Terminals or connection terminals provided on electronic components can be connected.

【0009】また、この第1の球状キャパシタにあって
は、前記第2電極層の周縁が、前記誘電体層の周縁より
も内側に後退させて配置されてなる構造とすることを好
適としている。
Further, in the first spherical capacitor, it is preferable that the peripheral edge of the second electrode layer is disposed so as to be recessed inside the peripheral edge of the dielectric layer. .

【0010】この場合には、第2電極層の周縁とその外
側の第1電極層との間に、誘電体層の周縁を露出させる
ことができる。そして、その誘電体層の周縁を乗り越え
て、第2電極層が第1電極層に電気的に短絡した状態と
なるのを防ぐことができる。
In this case, the periphery of the dielectric layer can be exposed between the periphery of the second electrode layer and the first electrode layer outside the periphery. Then, it is possible to prevent the second electrode layer from being electrically short-circuited to the first electrode layer over the periphery of the dielectric layer.

【0011】また、この第1の球状キャパシタにあって
は、前記コアが、シリコンからなる構造とすることを好
適としている。
In the first spherical capacitor, it is preferable that the core has a structure made of silicon.

【0012】この場合には、そのシリコンからなるコア
の表面に、第1電極層と、誘電体層と、第2電極層と
を、この順に容易かつ的確に積層形成できる。
In this case, the first electrode layer, the dielectric layer, and the second electrode layer can be easily and accurately laminated on the surface of the core made of silicon in this order.

【0013】また、本発明の第2の球状キャパシタは、
第1電極を構成するほぼ球状をした導体からなるコアの
表面に、誘電体層と、第2電極層とがこの順に積層形成
され、前記第1電極の電極部が、前記誘電体層及び第2
電極層の外側に露出されてなることを特徴としている。
Further, the second spherical capacitor of the present invention comprises:
A dielectric layer and a second electrode layer are laminated and formed in this order on the surface of a substantially spherical core constituting the first electrode, and the electrode portion of the first electrode is formed of the dielectric layer and the second electrode layer. 2
It is characterized in that it is exposed outside the electrode layer.

【0014】この第2の球状キャパシタにおいては、そ
の第1電極を構成する導体からなるコアと、該コアの表
面に順に積層形成された誘電体層と、第2電極層とによ
り、キャパシタをほぼ球状をしたコアの周囲に沿って形
成できる。また、キャパシタを、ほぼ球状をしたコアの
周囲に沿って形成できるため、板状をしたセラミック板
やシリコン板の表面に沿ってキャパシタを形成した場合
と比べて、そのキャパシタの占有面積を広げて、そのキ
ャパシタの容量を増大化させることができる。それと共
に、同一容量のキャパシタを形成する場合に、そのほぼ
球状をしたコアの周囲に沿って形成されたキャパシタの
占有体積を、セラミック板やシリコン板の表面に沿って
形成されたキャパシタと比べて、縮小できる。そして、
そのキャパシタのコンパクト化を図れる。また、キャパ
シタの外形がほぼ球状をしているため、そのキャパシタ
をフレキシブルな樹脂からなる配線基板本体に埋設し
て、そのキャパシタが埋設された樹脂からなる配線基板
本体部分をL字状等に折り曲げた場合にも、そのほぼ球
状をしたキャパシタとその周囲の樹脂からなる配線基板
本体部分との間の一部に過大な応力が集中して加わるの
を防いで、そのキャパシタ周囲の樹脂からなる配線基板
本体部分にクラック等が生ずるのを防ぐことができる。
また、誘電体層及び第2導体層の外側に露出された第1
電極の電極部又はコア表面の最上層に形成された第2電
極層の電極部に、配線基板に形成された接続端子又は電
子部品に設けられた接続端子を接続できる。
In the second spherical capacitor, the capacitor is substantially composed of a core made of a conductor constituting the first electrode, a dielectric layer sequentially formed on the surface of the core, and a second electrode layer. It can be formed along the periphery of a spherical core. Also, since the capacitor can be formed along the periphery of the substantially spherical core, the area occupied by the capacitor can be increased compared to the case where the capacitor is formed along the surface of a plate-shaped ceramic plate or silicon plate. , The capacity of the capacitor can be increased. At the same time, when forming a capacitor having the same capacity, the occupied volume of the capacitor formed along the periphery of the substantially spherical core is compared with that of the capacitor formed along the surface of the ceramic plate or silicon plate. , Can be reduced. And
The size of the capacitor can be reduced. In addition, since the external shape of the capacitor is substantially spherical, the capacitor is embedded in a wiring substrate body made of a flexible resin, and the wiring substrate body portion made of the resin in which the capacitor is embedded is bent into an L-shape or the like. In this case, excessive stress is prevented from being concentrated on a portion between the substantially spherical capacitor and the wiring board body portion made of resin around the capacitor, and the wiring made of resin around the capacitor is prevented. Cracks and the like can be prevented from occurring in the substrate body.
In addition, the first exposed outside the dielectric layer and the second conductor layer
A connection terminal formed on the wiring board or a connection terminal provided on the electronic component can be connected to the electrode portion of the electrode or the electrode portion of the second electrode layer formed on the uppermost layer of the core surface.

【0015】また、この第2の球状キャパシタにあって
は、前記第2電極層の周縁が、前記誘電体層の周縁より
も内側に後退させて配置されてなる構造とすることを好
適としている。
Further, in the second spherical capacitor, it is preferable that the periphery of the second electrode layer is disposed so as to be recessed inside the periphery of the dielectric layer. .

【0016】この場合には、第2電極層の周縁とその外
側の第1電極との間に、誘電体層の周縁を露出させるこ
とができる。そして、その誘電体層の周縁を乗り越え
て、第2電極層が第1電極に電気的に短絡した状態とな
るのを防ぐことができる。
In this case, the periphery of the dielectric layer can be exposed between the periphery of the second electrode layer and the first electrode outside the periphery. Then, it is possible to prevent the second electrode layer from being in a state of being electrically short-circuited to the first electrode over the periphery of the dielectric layer.

【0017】また、この第2の球状キャパシタにあって
は、前記導体からなるコアが、銅からなる構造とするこ
とを好適としている。
Further, in the second spherical capacitor, it is preferable that the core made of the conductor has a structure made of copper.

【0018】この場合には、その銅からなるコアを、第
1電極に用いることができる。そして、コアの表面に、
第1電極層を別途形成する必要をなくすことができる。
それと共に、導体抵抗値の低い銅からなるコアを、キャ
パシタの第1電極に用いて、そのキャパシタの性能を良
好に保つことができる。
In this case, the core made of copper can be used for the first electrode. And on the surface of the core,
It is not necessary to separately form the first electrode layer.
At the same time, the performance of the capacitor can be kept good by using a core made of copper having a low conductor resistance value as the first electrode of the capacitor.

【0019】本発明の第1の球状キャパシタの製造方法
は、次の工程を含むことを特徴としている。 a.ほぼ球状をしたコアの表面に、第1電極層を、スパ
ッタリング、CVD法又は金属めっき法により形成する
工程。 b.前記第1電極層の表面に、誘電体層を、該誘電体層
の外側に前記第1電極層の電極部を露出させて、スパッ
タリング、CVD法又は陽極化成法により形成する工
程。 c.前記誘電体層の表面に、第2電極層を、該第2電極
層及び誘電体層の外側に前記第1電極層の電極部を露出
させて、スパッタリング、CVD法又は金属めっき法に
より形成する工程。
A first method of manufacturing a spherical capacitor according to the present invention includes the following steps. a. Forming a first electrode layer on the surface of the substantially spherical core by sputtering, CVD, or metal plating; b. Forming a dielectric layer on the surface of the first electrode layer by sputtering, CVD, or anodizing by exposing the electrode portion of the first electrode layer outside the dielectric layer; c. A second electrode layer is formed on the surface of the dielectric layer by sputtering, CVD, or metal plating by exposing the electrode portion of the first electrode layer outside the second electrode layer and the dielectric layer. Process.

【0020】この第1の球状キャパシタ製造方法におい
ては、スパッタリング、CVD(Chemical V
apor Depositionの略であって、化学蒸
着)法等のドライプロセスにより、コアの表面に第1電
極層と、誘電体層と、第2電極層とを順に積層形成でき
る。そして、めっき等のウエットプロセスにより、コア
の表面に第1電極層と、誘電体層と、第2電極層とを、
順に積層形成した場合と比べて、手数の掛かる洗浄工程
をなくすことができる。
In this first method of manufacturing a spherical capacitor, sputtering, CVD (Chemical V)
A first electrode layer, a dielectric layer, and a second electrode layer can be sequentially formed on the surface of the core by a dry process such as a chemical vapor deposition (CVD) method. Then, the first electrode layer, the dielectric layer, and the second electrode layer are formed on the surface of the core by a wet process such as plating.
As compared with the case where the layers are sequentially formed, a cleaning step which is troublesome can be eliminated.

【0021】この第1の球状キャパシタの製造方法にあ
っては、前記b工程において、前記第1電極層の電極部
が形成されたコアの下部を、第1位置決め治具に設けら
れた第1窪み又は第1透孔に嵌入して、該第1窪み又は
第1透孔の開口部周縁にコアの第1電極層が形成された
表面中途部を支持し、該コアを第1位置決め治具上に位
置決めして、該第1位置決め治具の上方に突出したコア
の第1電極層が形成された表面に、誘電体層を、スパッ
タリング又はCVD法により形成し、前記c工程におい
て、前記第1電極層の電極部が露出されたコアの下部
と、その周囲の前記誘電体層が形成されたコアの下部と
を、開口部の口径が前記第1窪み又は第1透孔よりも大
径の第2位置決め治具に設けられた第2窪み又は第2透
孔に嵌入して、該第2窪み又は第2透孔の開口部周縁に
誘電体層が形成されたコアの表面中途部を支持し、該コ
アを第2位置決め治具上に位置決めして、該第2位置決
め治具の上方に突出したコアの誘電体層が形成された表
面に、第2電極層を、スパッタリング又はCVD法によ
り形成することを好適としている。
In the first method of manufacturing a spherical capacitor, in the step b, the lower part of the core on which the electrode portion of the first electrode layer is formed is placed on a first positioning jig provided on a first positioning jig. A first positioning jig is fitted in the recess or the first through hole to support the intermediate portion of the surface where the first electrode layer of the core is formed at the periphery of the opening of the first recess or the first through hole. Positioning the first positioning jig, a dielectric layer is formed on the surface of the core protruding above the first positioning jig, on which the first electrode layer is formed, by sputtering or CVD. The lower portion of the core where the electrode portion of the one electrode layer is exposed, and the lower portion of the core where the dielectric layer is formed around the lower portion of the core have an opening whose diameter is larger than that of the first recess or the first through hole. Into the second depression or the second through hole provided in the second positioning jig of Supporting an intermediate portion of the surface of the core in which the dielectric layer is formed on the periphery of the opening of the recess or the second through-hole, positioning the core on the second positioning jig, and above the second positioning jig It is preferable that the second electrode layer is formed on the surface of the protruding core on which the dielectric layer is formed by sputtering or CVD.

【0022】この場合には、そのb工程において、第1
位置決め治具の上方に突出したコアの第1電極層が形成
された表面に、誘電体層を、スパッタリング又はCVD
法により形成した際に、第1位置決め治具の第1窪み又
は第1透孔に嵌入されたコアの下部表面に形成された第
1電極層の電極部に、誘電体層が形成されるのを、第1
位置決め治具をマスクに用いて、防ぐことができる。そ
して、コアの下部表面に形成された第1電極層の電極部
を、誘電体層の外側に確実に露出させることができる。
また、そのc工程において、第2位置決め治具の上方に
突出したコアの誘電体層が形成された表面に第2電極層
を、スパッタリング又はCVD法により形成した際に、
第2位置決め治具の第2窪み又は第2透孔に嵌入された
第1電極層の電極部が露出されたコアの下部と、その周
囲の誘電体層が形成されたコアの下部とに、第2電極層
が形成されるのを、第2位置決め治具をマスクに用い
て、防ぐことができる。そして、そのコアの下部表面に
形成された第1電極層の電極部を、誘電体層及び第2電
極層の外側に確実に露出させることができる。それと共
に、その第1電極層の電極部とその外側の第2電極層と
の間に、誘電体層の周縁を確実に露出させることができ
る。そして、その誘電体層の周縁を乗り越えて、第2電
極層が第1電極層の電極部に電気的に短絡した状態とな
るのを防ぐことができる。
In this case, in the step b, the first
A dielectric layer is formed by sputtering or CVD on the surface of the core protruding above the positioning jig on which the first electrode layer is formed.
When formed by the method, the dielectric layer is formed on the electrode portion of the first electrode layer formed on the lower surface of the core inserted into the first recess or the first through hole of the first positioning jig. Is the first
This can be prevented by using a positioning jig as a mask. Then, the electrode portion of the first electrode layer formed on the lower surface of the core can be reliably exposed outside the dielectric layer.
In the step c, when the second electrode layer is formed by sputtering or CVD on the surface of the core on which the dielectric layer of the core projecting above the second positioning jig is formed,
The lower part of the core where the electrode portion of the first electrode layer fitted in the second depression or the second through hole of the second positioning jig is exposed, and the lower part of the core where the dielectric layer around the core is formed, The formation of the second electrode layer can be prevented by using the second positioning jig as a mask. Then, the electrode portion of the first electrode layer formed on the lower surface of the core can be reliably exposed outside the dielectric layer and the second electrode layer. At the same time, the periphery of the dielectric layer can be reliably exposed between the electrode portion of the first electrode layer and the second electrode layer outside the electrode portion. Then, it is possible to prevent the second electrode layer from being electrically short-circuited to the electrode portion of the first electrode layer over the periphery of the dielectric layer.

【0023】本発明の第2の球状キャパシタの製造方法
は、次の工程を含むことを特徴としている。 a.第1電極を構成するほぼ球状をした導体からなるコ
アの表面に、誘電体層を、該誘電体層の外側に前記第1
電極の電極部を露出させて、スパッタリング、CVD法
又は陽極化成法により形成する工程。 b.前記誘電体層の表面に、第2電極層を、該第2電極
層及び誘電体層の外側に前記第1電極の電極部を露出さ
せて、スパッタリング、CVD法又は金属めっき法によ
り形成する工程。
A second method of manufacturing a spherical capacitor according to the present invention includes the following steps. a. A dielectric layer is formed on the surface of a substantially spherical core constituting the first electrode, and the first layer is formed outside the dielectric layer.
A step of exposing an electrode portion of the electrode and forming the electrode by sputtering, CVD, or anodization. b. Forming a second electrode layer on the surface of the dielectric layer by sputtering, CVD, or metal plating by exposing the electrode portion of the first electrode outside the second electrode layer and the dielectric layer; .

【0024】この第2の球状キャパシタの製造方法にお
いては、スパッタリング、CVD法等のドライプロセス
により、コアの表面に、誘電体層と第2電極層とを順に
積層形成できる。そして、めっき等のウエットプロセス
により、コアの表面に、誘電体層と第2電極層とを順に
積層形成した場合と比べて、手数の掛かる洗浄工程をな
くすことができる。
In the second method for manufacturing a spherical capacitor, a dielectric layer and a second electrode layer can be sequentially formed on the core surface by a dry process such as sputtering or CVD. Then, as compared with the case where the dielectric layer and the second electrode layer are sequentially formed on the surface of the core by a wet process such as plating, a complicated cleaning step can be eliminated.

【0025】この第2の球状キャパシタの製造方法にあ
っては、前記a工程において、前記第1電極の電極部を
構成するコアの下部を、第1位置決め治具に設けられた
第1窪み又は第1透孔に嵌入して、該第1窪み又は第1
透孔の開口部周縁にコアの表面中途部を支持し、該コア
を第1位置決め治具上に位置決めして、該第1位置決め
治具の上方に突出したコアの表面に、誘電体層を、スパ
ッタリング又はCVD法により形成し、前記b工程にお
いて、前記第1電極の電極部が露出されたコアの下部
と、その周囲の誘電体層が形成されたコアの下部とを、
開口部の口径が前記第1窪み又は第1透孔よりも大径の
第2位置決め治具に設けられた第2窪み又は第2透孔に
嵌入して、該第2窪み又は第2透孔の開口部周縁にコア
の誘電体層が形成された表面中途部を支持し、該コアを
第2位置決め治具上に位置決めして、該第2位置決め治
具の上方に突出したコアの誘電体層が形成された表面
に、スパッタリング又はCVD法により、第2電極層を
形成することを好適としている。
In the second method of manufacturing a spherical capacitor, in the step (a), the lower part of the core constituting the electrode portion of the first electrode may be replaced with a first depression or a depression provided in a first positioning jig. The first recess or the first recess is inserted into the first through hole.
An intermediate part of the surface of the core is supported on the periphery of the opening of the through hole, the core is positioned on the first positioning jig, and a dielectric layer is formed on the surface of the core protruding above the first positioning jig. Formed by sputtering or CVD, and in the step b, the lower portion of the core where the electrode portion of the first electrode is exposed, and the lower portion of the core where the surrounding dielectric layer is formed,
The diameter of the opening is fitted into the second recess or the second through hole provided in the second positioning jig having a diameter larger than that of the first recess or the first through hole, and the second recess or the second through hole is fitted. Supporting an intermediate portion of the surface on which the dielectric layer of the core is formed at the periphery of the opening, positioning the core on the second positioning jig, and projecting the dielectric of the core protruding above the second positioning jig. It is preferable that the second electrode layer is formed on the surface on which the layer is formed by sputtering or CVD.

【0026】この場合には、そのa工程において、第1
位置決め治具の上方に突出したコアの表面に、誘電体層
を、スパッタリング又はCVD法により形成した際に、
第1位置決め治具の第1窪み又は第1透孔に嵌入された
第1電極の電極部を構成するコアの下部に、誘電体層が
形成されるのを、第1位置決め治具をマスクに用いて、
防ぐことができる。そして、その第1電極層の電極部を
構成するコアの下部を、誘電体層の外側に確実に露出さ
せることができる。また、そのb工程において、第2位
置決め治具の上方に突出したコアの誘電体層が形成され
た表面に第2電極層を、スパッタリング又はCVD法に
より形成した際に、第2位置決め治具の第2窪み又は第
2透孔に嵌入された第1電極の電極部が露出するコアの
下部と、その周囲の誘電体層が形成されたコアの下部と
に、第2電極層が形成されるのを、第2位置決め治具を
マスクに用いて、防ぐことができる。そして、その第1
電極の電極部を構成するコアの下部を、誘電体層及び第
2電極層の外側に確実に露出させることができる。それ
と共に、その第1電極の電極部とその外側の第2電極層
との間に、誘電体層の周縁を確実に露出させることがで
きる。そして、その誘電体層の層を乗り越えて、第2電
極層が第1電極の電極部に電気的に短絡した状態となる
のを防ぐことができる。
In this case, in the step a, the first
When a dielectric layer is formed on the surface of the core projecting above the positioning jig by sputtering or CVD,
The dielectric layer is formed below the core constituting the electrode portion of the first electrode inserted into the first recess or the first through hole of the first positioning jig, using the first positioning jig as a mask. make use of,
Can be prevented. Then, the lower portion of the core constituting the electrode portion of the first electrode layer can be reliably exposed outside the dielectric layer. In the step b, when the second electrode layer is formed by sputtering or CVD on the surface of the core on which the dielectric layer of the core projecting above the second positioning jig is formed, A second electrode layer is formed at a lower portion of the core where the electrode portion of the first electrode inserted into the second recess or the second through hole is exposed, and at a lower portion of the core around which the dielectric layer is formed. Can be prevented by using the second positioning jig as a mask. And the first
The lower part of the core constituting the electrode part of the electrode can be reliably exposed outside the dielectric layer and the second electrode layer. At the same time, the periphery of the dielectric layer can be reliably exposed between the electrode portion of the first electrode and the second electrode layer outside the electrode portion. Then, it is possible to prevent the state in which the second electrode layer is electrically short-circuited to the electrode portion of the first electrode over the dielectric layer.

【0027】本発明の球状キャパシタの実装構造は、配
線基板に形成された電子部品接続用の第1接続端子と、
配線基板に実装される電子部品に設けられた第2接続端
子との間に、本発明の第1又は第2の球状キャパシタが
介装されて、該キャパシタの一方の第1電極層、第1電
極又は第2電極層の電極部が、はんだペースト又は導電
性接着剤を用いて前記第1接続端子に接続されると共
に、該キャパシタの他方の第2電極層、第1電極層又は
第1電極の電極部が、はんだペースト又は導電性接着剤
を用いて前記第2接続端子に接続されてなることを特徴
としている。
The mounting structure of a spherical capacitor according to the present invention comprises a first connection terminal for connecting electronic components formed on a wiring board;
A first or second spherical capacitor of the present invention is interposed between a second connection terminal provided on an electronic component mounted on a wiring board, and one of the first electrode layers of the capacitor is connected to the first or second spherical capacitor. An electrode portion of the electrode or the second electrode layer is connected to the first connection terminal using a solder paste or a conductive adhesive, and the other second electrode layer, the first electrode layer or the first electrode of the capacitor is provided. Is connected to the second connection terminal using a solder paste or a conductive adhesive.

【0028】この球状キャパシタの実装構造において
は、本発明の第1又は第2の球状キャパシタを、基板に
形成された第1接続端子と、電子部品に設けられた第2
接続端子とに、隣接させて配置できる。そして、その第
1接続端子と、球状キャパシタの一方の第1電極層、第
1電極又は第2電極層の電極部とを、はんだペースト又
は導電性接着剤を用いて直接に接続できる。それと共
に、その第2接続端子と、球状キャパシタの他方の第2
電極層、第1電極層又は第1電極の電極部とを、はんだ
ペースト又は導電性接着剤を用いて直接に接続できる。
そして、その第1接続端子や第2接続端子と球状キャパ
シタとの接続部分のインダクタンス値を少なく抑えて、
その第1接続端子や第2接続端子と球状キャパシタとの
間を、高周波信号を劣化少なく効率良く伝えることがで
きる。また、配線基板の第1接続端子と電子部品の第2
接続端子とを接続するためのはんだボールに代えて、本
発明の第1又は第2の球状キャパシタを用いることがで
きる。そして、その第1又は第2の球状キャパシタを電
子部品近くの基板に埋設する面倒な作業をなくすことが
できる。
In the mounting structure of the spherical capacitor, the first or second spherical capacitor of the present invention is connected to the first connection terminal formed on the substrate and the second connection terminal provided on the electronic component.
It can be arranged adjacent to the connection terminal. Then, the first connection terminal can be directly connected to the electrode portion of one of the first electrode layer, the first electrode, or the second electrode layer of the spherical capacitor using a solder paste or a conductive adhesive. At the same time, the second connection terminal and the other second terminal of the spherical capacitor
The electrode layer, the first electrode layer, or the electrode portion of the first electrode can be directly connected using a solder paste or a conductive adhesive.
Then, the inductance value of the connection portion between the first connection terminal or the second connection terminal and the spherical capacitor is suppressed to a small value,
A high-frequency signal can be efficiently transmitted between the first connection terminal or the second connection terminal and the spherical capacitor with little deterioration. Also, the first connection terminal of the wiring board and the second connection terminal of the electronic component
Instead of the solder balls for connecting to the connection terminals, the first or second spherical capacitors of the present invention can be used. And the troublesome work of embedding the first or second spherical capacitor in the substrate near the electronic component can be eliminated.

【0029】本発明の第1の配線基板は、本発明の第1
又は第2の球状キャパシタが、配線基板本体の表面に形
成された電子部品接続用の第1接続端子の下方の配線基
板本体に埋設されて、該キャパシタの一方の第1電極
層、第1電極又は第2電極層の電極部が、前記配線基板
本体の内部に形成された配線回路に接続されると共に、
該キャパシタの他方の第2電極層、第1電極層又は第1
電極の電極部が、配線基板本体に形成された導体ビアを
介して、前記第1接続端子に接続されてなることを特徴
としている。
The first wiring board of the present invention is the first wiring board of the present invention.
Alternatively, the second spherical capacitor is embedded in the wiring board body below the first connection terminal for connecting electronic components formed on the surface of the wiring board body, and one of the first electrode layer and the first electrode of the capacitor is provided. Or, the electrode portion of the second electrode layer is connected to a wiring circuit formed inside the wiring substrate body,
The other second electrode layer, the first electrode layer or the first
An electrode portion of the electrode is connected to the first connection terminal via a conductor via formed in the wiring board body.

【0030】この第1の配線基板においては、電子部品
接続用の第1接続端子近くの配線基板本体に、本発明の
第1又は第2の球状キャパシタを埋設できる。そして、
該キャパシタの一方の第1電極層、第1電極又は第2電
極層の電極部を、配線基板本体の内部に形成された配線
回路に距離短く接続できる。それと共に、該キャパシタ
の他方の第2電極層、第1電極層又は第1電極の電極部
を、配線基板の第1接続端子に導体ビアを介して距離短
く接続できる。そして、その配線基板の第1接続端子に
接続する電子部品の第2接続端子又は配線基板の配線回
路とキャパシタとの接続部分のインダクタンス値を低く
抑えて、そのキャパシタと電子部品の電子回路又は配線
基板の配線回路との間を伝わる高周波信号の劣化を防ぐ
ことができる。
In the first wiring board, the first or second spherical capacitor of the present invention can be embedded in the wiring board body near the first connection terminal for connecting electronic components. And
The electrode portion of one of the first electrode layer, the first electrode, or the second electrode layer of the capacitor can be connected to a wiring circuit formed inside the wiring board body with a short distance. At the same time, the other second electrode layer, the first electrode layer, or the electrode portion of the first electrode of the capacitor can be connected to the first connection terminal of the wiring board via the conductor via in a short distance. Then, the inductance value of the connection portion between the second connection terminal of the electronic component or the wiring circuit of the wiring board and the capacitor connected to the first connection terminal of the wiring substrate is suppressed to be low, and the electronic circuit or wiring of the capacitor and the electronic component is reduced. It is possible to prevent deterioration of the high-frequency signal transmitted between the wiring circuit of the substrate and the circuit.

【0031】本発明の第2の配線基板は、本発明の第1
又は第2の球状キャパシタが、配線基板本体に、該配線
基板本体の外側にキャパシタの一方の第2電極層、第1
電極層又は第1電極の電極部を突出させて埋設されて、
その第2電極層、第1電極層又は第1電極の電極部が電
子部品接続用の第1接続端子とされると共に、前記キャ
パシタの他方の第1電極層、第1電極又は第2電極層の
電極部が、前記配線基板本体の内部に形成された配線回
路に接続されてなることを特徴としている。
The second wiring board of the present invention is the first wiring board of the present invention.
Alternatively, a second spherical capacitor is provided on the wiring board main body, and one of the second electrode layers of the capacitor on the outside of the wiring board main body.
The electrode layer or the electrode portion of the first electrode is buried so as to protrude,
The second electrode layer, the first electrode layer, or the electrode portion of the first electrode serves as a first connection terminal for connecting an electronic component, and the other first electrode layer, the first electrode, or the second electrode layer of the capacitor. Is connected to a wiring circuit formed inside the wiring board main body.

【0032】この第2の配線基板においては、配線基板
本体の上方に突出したキャパシタの一方の第2電極層、
第1電極層又は第1電極の電極部を、電子部品の第2接
続端子にはんだペースト又は導電性接着剤を用いて直接
に接続できる。それと共に、該キャパシタの他方の第1
電極層、第1電極又は第2電極層の電極部を、配線基板
本体の内部に形成された配線回路に距離短く接続でき
る。そして、その電子部品の第2接続端子又は配線基板
本体内部の配線回路とキャパシタとの接続部分のインダ
クタンス値を低く抑えて、そのキャパシタと電子部品の
電子回路又は基板の配線回路との間を伝わる高周波信号
の劣化を防ぐことができる。
In the second wiring board, one second electrode layer of the capacitor protruding above the wiring board body,
The first electrode layer or the electrode portion of the first electrode can be directly connected to the second connection terminal of the electronic component using a solder paste or a conductive adhesive. At the same time, the other first of the capacitor
The electrode portion of the electrode layer, the first electrode, or the second electrode layer can be connected to a wiring circuit formed inside the wiring board body with a short distance. Then, the inductance value of the connection portion between the capacitor and the second connection terminal of the electronic component or the wiring circuit inside the wiring board main body is kept low, and the inductance is transmitted between the capacitor and the electronic circuit of the electronic component or the wiring circuit of the board. Deterioration of high frequency signals can be prevented.

【0033】本発明の第1の配線基板の製造方法は、次
の工程を含むことを特徴としている。 a.本発明の第1又は第2の球状キャパシタの一方の第
1電極層、第1電極又は第2電極層の電極部を、配線基
板本体の表面に形成された配線回路に、はんだペースト
又は導電性接着剤を用いて接続する工程。 b.前記配線回路に接続されたキャパシタとその周囲の
配線基板本体の表面とを、絶縁性の樹脂層により覆う工
程。 c.前記樹脂層に、前記キャパシタの他方の第2電極
層、第1電極層又は第1電極の電極部に接続された導体
ビアを、その上端を樹脂層表面に露出させて形成する工
程。 d.前記樹脂層表面に、前記導体ビアの上端に接続され
た第1接続端子又は該第1接続端子を持つ配線回路を形
成する工程。
The first method of manufacturing a wiring board according to the present invention includes the following steps. a. The electrode portion of one of the first or second spherical capacitor of the present invention and the electrode portion of the first or second electrode layer is connected to a wiring circuit formed on the surface of the wiring board body by solder paste or conductive paste. A step of connecting using an adhesive. b. A step of covering the capacitor connected to the wiring circuit and the surface of the wiring board body around the capacitor with an insulating resin layer. c. Forming a conductor via connected to the other second electrode layer, the first electrode layer, or the electrode portion of the first electrode of the capacitor in the resin layer by exposing an upper end thereof to a surface of the resin layer; d. Forming a first connection terminal connected to the upper end of the conductive via or a wiring circuit having the first connection terminal on the surface of the resin layer;

【0034】本発明の第2の配線基板の製造方法は、次
の工程を含むことを特徴としている。 a.本発明の第1又は第2の球状キャパシタの一方の第
1電極層、第1電極又は第2電極層の電極部を、配線基
板本体の表面に形成された配線回路に、はんだペースト
又は導電性接着剤を用いて接続する工程。 b.前記配線回路に接続されたキャパシタとその周囲の
配線基板本体の表面とを、絶縁性の樹脂層により覆っ
て、該樹脂層上方にキャパシタの他方の第2電極層、第
1電極層又は第1電極の電極部を突出させ、その第2電
極層、第1電極層又は第1電極の電極部を電子部品接続
用の第1接続端子とする工程。
A second method of manufacturing a wiring board according to the present invention includes the following steps. a. The electrode portion of one of the first or second spherical capacitor of the present invention and the electrode portion of the first or second electrode layer is connected to a wiring circuit formed on the surface of the wiring board body by solder paste or conductive paste. A step of connecting using an adhesive. b. The capacitor connected to the wiring circuit and the surface of the wiring substrate body surrounding the capacitor are covered with an insulating resin layer, and the other second electrode layer, first electrode layer or first electrode layer of the capacitor is provided above the resin layer. A step of projecting an electrode portion of the electrode and using the second electrode layer, the first electrode layer, or the electrode portion of the first electrode as a first connection terminal for connecting an electronic component.

【0035】この第1又は第2の配線基板の製造方法に
おいては、本発明の第1又は第2の配線基板を、ビルド
アップ基板を用いたCSP(チップサイズパッケージの
略)製造用の従来汎用の技術及び従来使用の機器を用い
て、容易かつ的確に形成できる。
In the method of manufacturing the first or second wiring board, the first or second wiring board of the present invention is formed by using a conventional general-purpose general-purpose for manufacturing a CSP (abbreviation of chip size package) using a build-up board. It can be easily and accurately formed using the technique described above and the equipment used conventionally.

【0036】[0036]

【発明の実施の形態】図1は本発明の第1の球状キャパ
シタの好適な実施の形態を示し、図1はその正面断面図
である。以下に、この第1の球状キャパシタを説明す
る。
FIG. 1 shows a preferred embodiment of the first spherical capacitor of the present invention, and FIG. 1 is a front sectional view thereof. Hereinafter, the first spherical capacitor will be described.

【0037】図の第1の球状キャパシタでは、ほぼ球状
をしたコア10の表面に、第1電極層20と、誘電体層
30と、第2電極層40とが、この順に積層形成されて
いる。コア10下部の表面部分に形成された第1電極層
の電極部22は、誘電体層30及び第2電極層40の外
側に露出されている。
In the first spherical capacitor shown in the figure, a first electrode layer 20, a dielectric layer 30, and a second electrode layer 40 are laminated on the surface of a substantially spherical core 10 in this order. . The electrode portion 22 of the first electrode layer formed on the surface portion below the core 10 is exposed outside the dielectric layer 30 and the second electrode layer 40.

【0038】そして、そのコア10の表面に順に積層形
成された第1電極層20と、誘電体層30と、第2電極
層40とにより、コア10の表面に沿ってキャパシタが
形成されている。また、キャパシタが、ほぼ球状をした
コア10の表面に沿って形成されていて、そのキャパシ
タの占有面積を広げて、そのキャパシタの容量を増大さ
せることができるように構成されている。それと共に、
キャパシタが、ほぼ球状をしたコア10の表面に沿って
形成されていて、そのキャパシタの占有体積を縮小をし
て、そのキャパシタをコンパクト化できるように構成さ
れている。また、キャパシタをフレキシブルな樹脂から
なる配線基板本体(図示せず)に埋設して、その樹脂か
らなる配線基板本体を折り曲げた場合に、その外形がほ
ぼ球状をしたキャパシタとその周囲の樹脂からなる配線
基板本体部分との間の一部に過大な応力が集中して加わ
るのを防ぐことができるように構成されている。また、
その誘電体層30及び第2電極層40の外側に露出され
た第1電極層の電極部22、又はコア10の表面の最上
層に形成された第2電極層の電極部42に、配線基板の
接続端子又は電子部品の接続端子を接続できるように構
成されている。
A capacitor is formed along the surface of the core 10 by the first electrode layer 20, the dielectric layer 30, and the second electrode layer 40, which are sequentially formed on the surface of the core 10. . Further, the capacitor is formed along the surface of the core 10 having a substantially spherical shape, and is configured so that the area occupied by the capacitor can be increased and the capacitance of the capacitor can be increased. With it
The capacitor is formed along the surface of the substantially spherical core 10, and is configured so that the volume occupied by the capacitor can be reduced and the capacitor can be made compact. Further, when the capacitor is embedded in a wiring board body (not shown) made of a flexible resin and the wiring board body made of the resin is bent, the capacitor is formed of a capacitor having a substantially spherical outer shape and a resin around the capacitor. The configuration is such that excessive stress is prevented from being concentrated and applied to a portion between the wiring substrate body portion. Also,
The wiring board is provided on the electrode portion 22 of the first electrode layer exposed outside the dielectric layer 30 and the second electrode layer 40 or the electrode portion 42 of the second electrode layer formed on the uppermost layer of the surface of the core 10. Or connection terminals of electronic components.

【0039】加えて、第2電極層40の周縁が、誘電体
層30の周縁よりも内側に後退させて配置されている。
そして、第2電極層40及び誘電体層30の外側に露出
された第1電極層の電極部22と、その外側の第2電極
層40との間に、誘電体層の周縁32が露出されてい
る。そして、その誘電体層の周縁32を乗り越えて、第
2電極層40が第1電極層の電極部22に電気的に短絡
した状態となるのを防ぐことができるように構成されて
いる。
In addition, the periphery of the second electrode layer 40 is disposed so as to be recessed inside the periphery of the dielectric layer 30.
The periphery 32 of the dielectric layer is exposed between the electrode portion 22 of the first electrode layer exposed outside the second electrode layer 40 and the dielectric layer 30 and the second electrode layer 40 outside the electrode portion 22. ing. Then, the second electrode layer 40 is configured to be able to prevent a state in which the second electrode layer 40 is electrically short-circuited to the electrode portion 22 of the first electrode layer over the peripheral edge 32 of the dielectric layer.

【0040】図1に示した第1の球状キャパシタは、以
上のように構成されている。この第1の球状キャパシタ
においては、場合によっては、第2電極層40の外側に
露出させた誘電体層の周縁32をも、第2電極層40に
より連続して覆うことが可能である。その場合には、第
2電極層40が誘電体層30の外側に露出した第1電極
層の電極部22と電気的に短絡しないように注意すべき
ことは、勿論である。
The first spherical capacitor shown in FIG. 1 is configured as described above. In the first spherical capacitor, the peripheral edge 32 of the dielectric layer exposed outside the second electrode layer 40 can be continuously covered by the second electrode layer 40 in some cases. In this case, it is needless to say that the second electrode layer 40 is not electrically short-circuited with the electrode portion 22 of the first electrode layer exposed outside the dielectric layer 30.

【0041】また、コア10は、シリコンからなる構造
とすることが好ましい。そして、そのシリコンからなる
コア10の表面に、第1電極層20と、誘電体層30
と、第2電極層40とを、この順に容易かつ的確に積層
形成できるようにすると良い。なお、コア10は、樹
脂、セラミック等を用いて形成することも可能であり、
その場合にも、上記とほぼ同様な作用を持つキャパシタ
を形成できる。
It is preferable that the core 10 has a structure made of silicon. The first electrode layer 20 and the dielectric layer 30 are formed on the surface of the core 10 made of silicon.
And the second electrode layer 40 may be easily and accurately stacked in this order. The core 10 can be formed using resin, ceramic, or the like.
Also in this case, a capacitor having substantially the same operation as described above can be formed.

【0042】図2は本発明の第2の球状キャパシタの好
適な実施の形成を示し、図2はその正面断面図である。
以下に、この第2の球状キャパシタを説明する。
FIG. 2 shows a preferred embodiment of the second spherical capacitor of the present invention, and FIG. 2 is a front sectional view thereof.
Hereinafter, the second spherical capacitor will be described.

【0043】図の第2の球状キャパシタでは、第1電極
14を構成するほぼ球状をした導体からなるコア10の
表面に、誘電体層30と、第2電極層40とが、この順
に積層形成されている。第1電極の電極部12を構成す
るコア10の下部は、誘電体30及び第2電極層40の
外側に露出されている。
In the second spherical capacitor shown in the figure, a dielectric layer 30 and a second electrode layer 40 are laminated in this order on the surface of a core 10 made of a substantially spherical conductor constituting the first electrode 14. Have been. The lower part of the core 10 constituting the electrode part 12 of the first electrode is exposed outside the dielectric 30 and the second electrode layer 40.

【0044】そして、そのコア10からなる第1電極1
4と、コア10の表面に順に積層形成された誘電体層3
0と、第2電極層40とにより、コア10の周囲にキャ
パシタが形成されている。また、キャパシタが、ほぼ球
状をしたコア10の周囲に沿って形成されていて、その
キャパシタの占有面積を広げて、そのキャパシタの容量
を増大させることができるように構成されている。それ
と共に、キャパシタが、ほぼ球状をしたコア10の周囲
に沿って形成されていて、そのキャパシタの占有体積を
縮小して、そのキャパシタをコンパクト化できるように
構成されている。また、キャパシタをフレキシブルな樹
脂からなる配線基板本体(図示せず)に埋設して、その
樹脂からなる配線基板本体を折り曲げた場合に、その外
形がほぼ球状をしたキャパシタとその周囲の樹脂からな
る配線基板本体部分との間の一部に過大な応力が集中し
て加わるのを防ぐことができるように構成されている。
また、誘電体層30及び第2電極層40の外側に露出さ
れた第1電極の電極部12、又はコア10表面の最上層
に形成された第2電極層の電極部42に、配線基板の接
続端子又は電子部品の接続端子を接続できるように構成
されている。
The first electrode 1 comprising the core 10
4 and a dielectric layer 3 sequentially laminated on the surface of the core 10
0 and the second electrode layer 40 form a capacitor around the core 10. Further, the capacitor is formed along the periphery of the substantially spherical core 10, and is configured so that the occupied area of the capacitor can be increased and the capacitance of the capacitor can be increased. At the same time, a capacitor is formed along the periphery of the substantially spherical core 10, so that the volume occupied by the capacitor can be reduced and the capacitor can be made compact. Further, when the capacitor is embedded in a wiring board body (not shown) made of a flexible resin and the wiring board body made of the resin is bent, the capacitor is formed of a capacitor having a substantially spherical outer shape and a resin around the capacitor. The configuration is such that excessive stress is prevented from being concentrated and applied to a portion between the wiring substrate body portion.
In addition, the electrode portion 12 of the first electrode exposed outside the dielectric layer 30 and the second electrode layer 40 or the electrode portion 42 of the second electrode layer formed on the uppermost layer of the surface of the core 10 is attached to the wiring board. It is configured such that connection terminals or connection terminals of electronic components can be connected.

【0045】加えて、第2電極層40の周縁が、誘電体
層30の周縁よりも内側に後退させて配置されている。
そして、第1電極の電極部12と、その外側の第2電極
層40との間に、誘電体層の周縁32が露出されてい
る。そして、その誘電体層の周縁32を乗り越えて、第
2電極層40が第1電極の電極部12に電気的に短絡し
た状態となるのを防ぐことができるように構成されてい
る。
In addition, the periphery of the second electrode layer 40 is disposed so as to be recessed inside the periphery of the dielectric layer 30.
The peripheral edge 32 of the dielectric layer is exposed between the electrode portion 12 of the first electrode and the second electrode layer 40 outside the electrode portion 12. The second electrode layer 40 is configured to be able to prevent the second electrode layer 40 from being electrically short-circuited to the electrode portion 12 of the first electrode over the peripheral edge 32 of the dielectric layer.

【0046】図2に示した第2の球状キャパシタは、以
上のように構成されている。この第2の球状キャパシタ
においては、場合によっては、第2電極層40の外側に
露出させた誘電体層の周縁32をも、第2電極層40に
より、連続して覆うことが可能である。その場合には、
第2電極層40が、誘電体層30の外側に露出した第1
電極の電極部12と電気的に短絡しないように注意すべ
きことは、勿論である。
The second spherical capacitor shown in FIG. 2 is configured as described above. In this second spherical capacitor, the peripheral edge 32 of the dielectric layer exposed outside the second electrode layer 40 can be continuously covered by the second electrode layer 40 in some cases. In that case,
The second electrode layer 40 has a first electrode layer exposed outside the dielectric layer 30.
Of course, care must be taken not to electrically short-circuit the electrode portions 12 of the electrodes.

【0047】また、この第2の球状キャパシタにあって
は、コア10が、銅からなる構造とすることが好まし
い。そして、その銅からなるコア10を、第1電極14
に用いることが好ましい。そして、そのコア10の表面
に、第1電極層20を別途形成する必要をなくすことが
好ましい。それと共に、その導体抵抗値の低い銅からな
るコア10を、キャパシタの第1電極14に用いて、そ
のキャパシタの性能を良好に保つことが好ましい。
In the second spherical capacitor, the core 10 preferably has a structure made of copper. Then, the core 10 made of copper is connected to the first electrode 14.
Is preferably used. Then, it is preferable to eliminate the need to separately form the first electrode layer 20 on the surface of the core 10. At the same time, it is preferable to use the core 10 made of copper having a low conductor resistance value as the first electrode 14 of the capacitor to keep the performance of the capacitor good.

【0048】次に、図1に示した本発明の第1の球状キ
ャパシタの製造方法の好適な実施の形態であって、図3
なしい図5に示した本発明の第1の球状キャパシタの製
造方法を説明する。
Next, a preferred embodiment of the method for manufacturing the first spherical capacitor of the present invention shown in FIG. 1 will be described with reference to FIG.
A method of manufacturing the first spherical capacitor of the present invention shown in FIG. 5 will be described.

【0049】この第1の球状キャパシタの製造方法にお
いては、図3に示したように、ほぼ球状をしたコア10
の表面に、第1電極層20を、スパッタリング、CVD
法又は金属めっき法により、形成している。そして、本
発明の第1の球状キャパシタの製造方法のa工程を行っ
ている。
In the first method of manufacturing a spherical capacitor, as shown in FIG.
The first electrode layer 20 on the surface of
It is formed by a method or a metal plating method. Then, the step a of the first method for manufacturing a spherical capacitor of the present invention is performed.

【0050】次いで、図4に示したように、第1電極層
20の表面に、誘電体層30を、該誘電体層の外側に第
1電極層の電極部22を露出させて、スパッタリング、
CVD法又は陽極化成法により、形成している。そし
て、本発明の第1の球状キャパシタの製造方法のb工程
を行っている。
Next, as shown in FIG. 4, a dielectric layer 30 is formed on the surface of the first electrode layer 20, and an electrode portion 22 of the first electrode layer is exposed outside the dielectric layer.
It is formed by a CVD method or an anodizing method. Then, step b of the first method for manufacturing a spherical capacitor of the present invention is performed.

【0051】その後、図5に示したように、誘電体層3
0の表面に、第2電極層40を、該第2電極層及び誘電
体層30の外側に第1電極層の電極部22を露出させ
て、スパッタリング、CVD法又は金属めっき法によ
り、形成している。そして、本発明の第1の球状キャパ
シタの製造方法のc工程を行っている。
Thereafter, as shown in FIG.
On the surface of the second electrode layer 40, a second electrode layer 40 is formed by sputtering, a CVD method, or a metal plating method by exposing the electrode portion 22 of the first electrode layer outside the second electrode layer and the dielectric layer 30. ing. Then, the step c of the first method for manufacturing a spherical capacitor of the present invention is performed.

【0052】図3ないし図5に示した第1の球状キャパ
シタの製造方法は、以上の工程からなっている。この第
1の球状キャパシタ製造方法においては、スパッタリン
グ、CVD法等のドライプロセスにより、コア10の表
面に第1電極層20と、誘電体層30と、第2電極層4
0とを、順に積層形成できる。そして、めっき等のウエ
ットプロセスにより、コアの表面に第1電極層20と、
誘電体層30と、第2電極層40とを、順に積層形成し
た場合と比べて、手数の掛かる洗浄工程をなくすことが
できる。
The method of manufacturing the first spherical capacitor shown in FIGS. 3 to 5 comprises the above steps. In the first method for manufacturing a spherical capacitor, the first electrode layer 20, the dielectric layer 30, and the second electrode layer 4 are formed on the surface of the core 10 by a dry process such as sputtering or CVD.
0 can be sequentially laminated. Then, the first electrode layer 20 is formed on the surface of the core by a wet process such as plating.
As compared with the case where the dielectric layer 30 and the second electrode layer 40 are sequentially stacked, a complicated cleaning step can be eliminated.

【0053】この第1の球状キャパシタの製造方法にあ
っては、そのb工程において、図4に示したように、第
1電極層の電極部22が形成されたコア10の下部を、
第1位置決め治具100に設けられた第1窪み102又
は第1透孔(図では、破線で示されている)104に嵌
入して、該第1窪み又は第1透孔の上端開口部周縁にコ
ア10の第1電極層20が形成された表面中途部を支持
すると良い。そして、コア10を第1位置決め治具10
0上に位置決めして、該第1位置決め治具の上方に突出
したコア10の第1電極層20が形成された表面に、誘
電体層30を、スパッタリング又はCVD法により、形
成すると良い。また、そのc工程においては、図5に示
したように、第1電極層の電極部22が露出されたコア
10の下部と、その周囲の誘電体層30が形成されたコ
ア10の下部とを、第2位置決め治具110に設けられ
た上端開口部の口径が第1窪み102又は第1透孔10
4より大径の第2窪み113又は第2透孔(図では、破
線で示されている)115に嵌入して、該第2窪み又は
第2透孔の上端開口部周縁にコア10の誘電体層30が
形成された表面中途部を支持すると良い。そして、コア
10を第2位置決め治具110上に位置決めして、該第
2位置決め治具の上方に突出したコア10の誘電体層3
0が形成された表面に、第2電極層40を、スパッタリ
ング又はCVD法により、形成すると良い。
In the first method of manufacturing a spherical capacitor, in the step b, as shown in FIG. 4, the lower part of the core 10 on which the electrode portion 22 of the first electrode layer is formed is removed.
The first positioning jig 100 is fitted into a first recess 102 or a first through hole (indicated by a broken line in the drawing) 104 provided on the first positioning jig 100, and a peripheral edge of an upper end opening of the first recess or the first through hole. It is preferable to support an intermediate part of the surface of the core 10 on which the first electrode layer 20 is formed. Then, the core 10 is moved to the first positioning jig 10.
Preferably, the dielectric layer 30 is formed by sputtering or CVD on the surface of the core 10 on which the first electrode layer 20 is formed, which is positioned above the first positioning jig and positioned above the first positioning jig. In the step c, as shown in FIG. 5, the lower portion of the core 10 where the electrode portion 22 of the first electrode layer is exposed and the lower portion of the core 10 where the dielectric layer 30 is formed around the lower portion. The diameter of the upper end opening provided in the second positioning jig 110 is the first recess 102 or the first through hole 10.
4 is inserted into a second recess 113 or a second through hole (indicated by a broken line in the figure) 115 having a diameter larger than that of the core 10, and the dielectric of the core 10 is placed around the upper end opening of the second recess or the second through hole. It is preferable to support a middle part of the surface on which the body layer 30 is formed. Then, the core 10 is positioned on the second positioning jig 110, and the dielectric layer 3 of the core 10 protruding above the second positioning jig.
The second electrode layer 40 may be formed on the surface where 0 is formed by sputtering or CVD.

【0054】そして、そのb工程において、第1位置決
め治具100の上方に突出したコアの第1電極層20が
形成された表面に、誘電体層30を、スパッタリング又
はCVD法により形成した際に、第1位置決め治具の第
1窪み102又は第1透孔104に嵌入されたコア10
の下部表面に形成された第1電極層の電極部22に、誘
電体層30が形成されるのを、第1位置決め治具100
をマスクに用いて、防ぐと良い。そして、コア10の下
部表面に形成された第1電極層の電極部22を、誘電体
層30の外側に確実に露出させることができるようにす
ると良い。また、そのc工程においては、第2位置決め
治具110の上方に突出したコア10の誘電体層30が
形成された表面に第2電極層40を、スパッタリング又
はCVD法により形成した際に、第2位置決め治具の第
2窪み113又は第2透孔115に嵌入された第1電極
層の電極部22が露出されたコア10の下部と、その周
囲の誘電体層30が形成されたコア10の下部とに、第
2電極層40が形成されるのを、第2位置決め治具11
0をマスクに用いて、防ぐと良い。そして、そのコア1
0の下部表面に形成された第1電極層の電極部22を、
誘電体層30及び第2電極層40の外側に確実に露出さ
せることができるようにすると良い。それと共に、その
第1電極層の電極部22とその外側の第2電極層40と
の間に、誘電体層の周縁32を確実に露出させることが
できるようにすると良い。そして、その誘電体層の周縁
32を乗り越えて、第2電極層40が第1電極層の電極
部22に電気的に短絡した状態となるのを防ぐことがで
きるようにすると良い。
Then, in the step b, when the dielectric layer 30 is formed by sputtering or CVD on the surface of the core protruding above the first positioning jig 100 on which the first electrode layer 20 is formed. Core 10 fitted in the first recess 102 or the first through hole 104 of the first positioning jig
The formation of the dielectric layer 30 on the electrode portion 22 of the first electrode layer formed on the lower surface of the first positioning jig 100
May be used as a mask to prevent this. Then, it is preferable that the electrode portion 22 of the first electrode layer formed on the lower surface of the core 10 can be reliably exposed to the outside of the dielectric layer 30. In the step c, when the second electrode layer 40 is formed by sputtering or CVD on the surface of the core 10 protruding above the second positioning jig 110 on which the dielectric layer 30 is formed, (2) The lower portion of the core 10 where the electrode portion 22 of the first electrode layer is fitted into the second recess 113 or the second through hole 115 of the positioning jig, and the core 10 on which the dielectric layer 30 is formed. The formation of the second electrode layer 40 in the lower part of the second positioning jig 11
It is better to use 0 as a mask to prevent this. And the core 1
0 of the first electrode layer formed on the lower surface of
It is preferable to be able to reliably expose the dielectric layer 30 and the second electrode layer 40 to the outside. At the same time, it is preferable that the peripheral edge 32 of the dielectric layer can be reliably exposed between the electrode portion 22 of the first electrode layer and the second electrode layer 40 outside the electrode portion 22. Then, it is preferable that the second electrode layer 40 be prevented from being electrically short-circuited to the electrode portion 22 of the first electrode layer over the peripheral edge 32 of the dielectric layer.

【0055】次に、図2に示した本発明の第2の球状キ
ャパシタの製造方法の好適な実施の形態であって、図6
と図7に示した本発明の第2の球状キャパシタの製造方
法を説明する。
Next, a preferred embodiment of the second method for manufacturing a spherical capacitor of the present invention shown in FIG.
And the second method of manufacturing the spherical capacitor of the present invention shown in FIG. 7 will be described.

【0056】この第2の球状キャパシタの製造方法で
は、図6に示したように、第1電極14を構成するほぼ
球状をした導体からなるコア10の表面に、誘電体層3
0を、該誘電体層の外側に第1電極の電極部12を露出
させて、スパッタリング、CVD法又は陽極化成法によ
り、形成している。そして、本発明の第2の球状キャパ
シタの製造方法のa工程を行っている。
In this second method of manufacturing a spherical capacitor, as shown in FIG. 6, a dielectric layer 3 is formed on the surface of a core 10 made of a substantially spherical conductor constituting a first electrode 14.
No. 0 is formed by sputtering, CVD, or anodizing by exposing the electrode portion 12 of the first electrode outside the dielectric layer. Then, the step a of the second method for manufacturing a spherical capacitor of the present invention is performed.

【0057】その後、図7に示したように、誘電体層3
0の表面に、第2電極層40を、該第2電極層及び誘電
体層30の外側に第1電極の電極部12を露出させて、
スパッタリング、CVD法又は金属めっき法により、形
成している。そして、本発明の第2の球状キャパシタの
製造方法のb工程を行っている。
Thereafter, as shown in FIG.
0, the second electrode layer 40 is exposed, and the electrode portion 12 of the first electrode is exposed outside the second electrode layer and the dielectric layer 30,
It is formed by sputtering, CVD or metal plating. Then, step b of the second method for manufacturing a spherical capacitor of the present invention is performed.

【0058】図6と図7に示した第2の球状キャパシタ
の製造方法は、以上の工程からなっている。この第2の
球状キャパシタの製造方法においては、スパッタリン
グ、CVD法等のドライプロセスにより、コア10の表
面に、誘電体層30と第2電極層40とを順に積層形成
できる。そして、めっき等のウエットプロセスにより、
コア10の表面に、誘電体層30と第2電極層40とを
順に積層形成した場合と比べて、手数の掛かる洗浄工程
をなくすことができる。
The method for manufacturing the second spherical capacitor shown in FIGS. 6 and 7 includes the above steps. In the second method for manufacturing a spherical capacitor, the dielectric layer 30 and the second electrode layer 40 can be sequentially formed on the surface of the core 10 by a dry process such as sputtering or CVD. And, by a wet process such as plating,
As compared with the case where the dielectric layer 30 and the second electrode layer 40 are sequentially formed on the surface of the core 10, a complicated cleaning step can be eliminated.

【0059】この第2の球状キャパシタの製造方法にあ
っては、そのa工程において、図6に示したように、第
1電極の電極部12を構成するコア10の下部を、第1
位置決め治具100に設けられた第1窪み102又は第
1透孔(図では、破線で示されている)104に嵌入し
て、該第1窪み又は第1透孔の上端開口部周縁にコア1
0の表面中途部を支持すると良い。そして、コア10を
第1位置決め治具100上に位置決めして、該第1位置
決め治具の上方に突出したコア10の表面に、誘電体層
30を、スパッタリング又はCVD法により、形成する
と良い。また、そのb工程においては、図7に示したよ
うに、第1電極の電極部12が露出されたコア10の下
部と、その周囲の誘電体層30が形成されたコア10の
下部とを、第2位置決め治具110に設けられた上端開
口部の口径が第1窪み102又は第1透孔104より大
径の第2窪み113又は第2透孔(図では、破線で示さ
れている)115に嵌入して、該第2窪み又は第2透孔
の上端開口部周縁にコア10の誘電体層30が形成され
た表面中途部を支持すると良い。そして、コア10を第
2位置決め治具110上に位置決めして、該第2位置決
め治具の上方に突出したコア10の誘電体層30が形成
された表面に、第2電極層40を、スパッタリング又は
CVD法により、形成すると良い。
In the method of manufacturing the second spherical capacitor, in the step a, as shown in FIG. 6, the lower portion of the core 10 constituting the electrode portion 12 of the first electrode is moved to the first position.
A core is fitted into a first recess 102 or a first through hole (indicated by a broken line in the figure) 104 provided in the positioning jig 100 and a peripheral edge of an upper end opening of the first recess or the first through hole is provided. 1
It is good to support the middle part of the surface of zero. Then, the core 10 is preferably positioned on the first positioning jig 100, and the dielectric layer 30 is formed on the surface of the core 10 protruding above the first positioning jig by sputtering or CVD. In the step b, as shown in FIG. 7, the lower portion of the core 10 where the electrode portion 12 of the first electrode is exposed and the lower portion of the core 10 where the dielectric layer 30 is formed around the lower portion. The diameter of the upper end opening provided in the second positioning jig 110 is larger than the diameter of the first recess 102 or the first through hole 104 or the second recess 113 or the second through hole (indicated by a broken line in the drawing). ) 115 to support an intermediate portion of the surface of the core 10 where the dielectric layer 30 is formed on the periphery of the upper opening of the second depression or the second through hole. Then, the core 10 is positioned on the second positioning jig 110, and the second electrode layer 40 is sputtered on the surface of the core 10 protruding above the second positioning jig on which the dielectric layer 30 is formed. Alternatively, it may be formed by a CVD method.

【0060】そして、そのa工程において、第1位置決
め治具100の上方に突出したコアの表面に、誘電体層
30を、スパッタリング又はCVD法により形成した際
に、第1位置決め治具の第1窪み102又は第1透孔1
04に嵌入されたコア10の下部の第1電極部12に、
誘電体層30が形成されるのを、第1位置決め治具10
0をマスクに用いて、防ぐと良い。そして、そのコア1
0の下部の第1電極の電極部12を、誘電体層30の外
側に確実に露出させることができるようにすると良い。
また、そのb工程においては、第2位置決め治具110
の上方に突出したコア10の誘電体層30が形成された
表面に第2電極層40を、スパッタリング又はCVD法
により形成した際に、第2位置決め治具の第2窪み11
3又は第2透孔115に嵌入された第1電極の電極部1
2が露出されたコア10の下部と、その周囲の誘電体層
30が形成されたコア10の下部とに、第2電極層40
が形成されるのを、第2位置決め治具110をマスクに
用いて、防ぐと良い。そして、そのコア10の下部の第
1電極の電極部12を、誘電体層30及び第2電極層4
0の外側に確実に露出させることができるようにすると
良い。それと共に、その第1電極の電極部12とその外
側の第2電極層40との間に、誘電体層の周縁32を確
実に露出させると良い。そして、その誘電体層の周縁3
2を乗り越えて、第2電極層40が第1電極の電極部1
2に電気的に短絡した状態となるのを防ぐことができる
ようにすると良い。
Then, in the step a, when the dielectric layer 30 is formed on the surface of the core projecting above the first positioning jig 100 by sputtering or CVD, the first positioning jig of the first positioning jig 100 Recess 102 or first through hole 1
04 on the first electrode portion 12 below the core 10
The formation of the dielectric layer 30 is performed by the first positioning jig 10.
It is better to use 0 as a mask to prevent this. And the core 1
It is preferable that the electrode portion 12 of the first electrode below the zero can be reliably exposed to the outside of the dielectric layer 30.
In the step b, the second positioning jig 110
When the second electrode layer 40 is formed by sputtering or CVD on the surface of the core 10 on which the dielectric layer 30 is formed, the second recess 11 of the second positioning jig is formed.
3 or the electrode portion 1 of the first electrode fitted in the second through hole 115
The second electrode layer 40 is formed on the lower portion of the core 10 where the second dielectric layer 30 is formed,
Is preferably formed using the second positioning jig 110 as a mask. Then, the electrode portion 12 of the first electrode below the core 10 is connected to the dielectric layer 30 and the second electrode layer 4.
It is good to be able to be reliably exposed to the outside of 0. At the same time, the peripheral edge 32 of the dielectric layer may be reliably exposed between the electrode portion 12 of the first electrode and the second electrode layer 40 outside the electrode portion 12. And the peripheral edge 3 of the dielectric layer.
2, the second electrode layer 40 becomes the electrode portion 1 of the first electrode.
It is preferable that an electrical short circuit can be prevented.

【0061】図8ないし図11は本発明の球状キャパシ
タの実装構造の好適な実施の形態を示し、図8ないし図
11はその構造説明図である。以下に、この球状キャパ
シタの実装構造を説明する。
FIGS. 8 to 11 show a preferred embodiment of the mounting structure of the spherical capacitor of the present invention, and FIGS. 8 to 11 are explanatory diagrams of the structure. Hereinafter, a mounting structure of the spherical capacitor will be described.

【0062】図の球状キャパシタの実装構造では、配線
基板50に形成された第1接続端子52と、電子部品6
0に設けられた第2接続端子62との間に、図1に示し
た本発明の第1の球状キャパシタ又は図2に示した本発
明の第2の球状キャパシタが介装されている。第1又は
第2の球状キャパシタの一方の第1電極層の電極部2
2、第1電極の電極部12又は第2電極層の電極部42
は、配線基板の第1接続端子52に、はんだペースト又
は導電性接着剤を用いて接続されている。第1又は第2
の球状キャパシタの他方の第2電極層の電極部42、第
1電極層の電極部22又は第1電極の電極部12は、電
子部品の第2接続端子62に、はんだペースト又は導電
性接着剤を用いて接続されている。
In the mounting structure of the spherical capacitor shown in the figure, the first connection terminal 52 formed on the wiring board 50 and the electronic component 6
The first spherical capacitor of the present invention shown in FIG. 1 or the second spherical capacitor of the present invention shown in FIG. 2 is interposed between the second connection terminal 62 provided at 0. Electrode part 2 of one first electrode layer of first or second spherical capacitor
2, the electrode portion 12 of the first electrode or the electrode portion 42 of the second electrode layer
Are connected to the first connection terminals 52 of the wiring board using a solder paste or a conductive adhesive. 1st or 2nd
The electrode portion 42 of the other second electrode layer, the electrode portion 22 of the first electrode layer, or the electrode portion 12 of the first electrode of the spherical capacitor is connected to the second connection terminal 62 of the electronic component by a solder paste or a conductive adhesive. Are connected using

【0063】図8ないし図11に示した球状キャパシタ
の実装構造は、以上のように構成されている。この球状
キャパシタの実装構造においては、図8ないし図11に
示したように、第1又は第2の球状キャパシタを、配線
基板の第1接続端子52と、電子部品の第2接続端子6
2とに、隣接させて配置できる。そして、その第1又は
第2のキャパシタの一方の第1電極層の電極部22、第
1電極の電極部12又は第2電極層の電極部42を、配
線基板の第1接続端子52に、はんだペースト又は導電
性接着剤を用いて直接に接続できる。それと共に、その
第1又は第2のキャパシタの他方の第2電極層の電極部
42、第1電極層の電極部22又は第1電極の電極部1
2を、電子部品の第2接続端子62に、はんだペースト
又は導電性接着剤を用いて直接に接続できる。そして、
その配線基板の第1接続端子52又は電子部品の第2接
続端子62とキャパシタとの接続部分のインダクタンス
値を少なく抑えて、その電子部品60の電子回路又は配
線基板50の配線回路とキャパシタとの間を、高周波信
号を劣化少なく効率良く伝えることができる。また、配
線基板の第1接続端子52と電子部品の第2接続端子6
2とを接続するためのはんだボールに代えて、第1又は
第2のキャパシタを用いることができる。そして、その
第1又は第2のキャパシタを電子部品60近くの配線基
板50に埋設する面倒な作業をなくすことができる。
The mounting structure of the spherical capacitor shown in FIGS. 8 to 11 is configured as described above. In the mounting structure of the spherical capacitor, as shown in FIGS. 8 to 11, the first or second spherical capacitor is connected to the first connection terminal 52 of the wiring board and the second connection terminal 6 of the electronic component.
2 and can be arranged adjacent to each other. Then, the electrode portion 22 of the first electrode layer, the electrode portion 12 of the first electrode, or the electrode portion 42 of the second electrode layer of the first or second capacitor is connected to the first connection terminal 52 of the wiring board. The connection can be made directly using a solder paste or a conductive adhesive. At the same time, the electrode part 42 of the other second electrode layer of the first or second capacitor, the electrode part 22 of the first electrode layer, or the electrode part 1 of the first electrode
2 can be directly connected to the second connection terminal 62 of the electronic component using a solder paste or a conductive adhesive. And
The inductance value of the connection portion between the first connection terminal 52 of the wiring board or the second connection terminal 62 of the electronic component and the capacitor is reduced, and the electronic circuit of the electronic component 60 or the wiring circuit of the wiring substrate 50 and the capacitor are connected. High-frequency signals can be efficiently transmitted through the gap with little deterioration. Further, the first connection terminal 52 of the wiring board and the second connection terminal 6 of the electronic component are provided.
The first or second capacitor can be used in place of the solder ball for connecting the first and second capacitors. Then, the troublesome work of embedding the first or second capacitor in the wiring board 50 near the electronic component 60 can be eliminated.

【0064】図12ないし図15は本発明の第1の配線
基板の好適な実施の形態を示し、図12ないし図15は
その構造説明図である。以下に、この第1の配線基板を
説明する。
FIGS. 12 to 15 show a preferred embodiment of the first wiring board of the present invention, and FIGS. 12 to 15 are explanatory views of the structure. Hereinafter, the first wiring board will be described.

【0065】図の第1の配線基板では、第1又は第2の
球状キャパシタが、配線基板50の表面に形成された電
子部品接続用の第1接続端子52の下方の樹脂からなる
配線基板本体56に埋設されている。第1又は第2の球
状キャパシタの一方の第1電極層の電極部22、第1電
極の電極部12又は第2電極層の電極部42は、配線基
板本体56の内部に形成された配線回路54に接続され
ている。第1又は第2の球状キャパシタの他方の第2電
極層の電極部42、第1電極層の電極部22又は第1電
極層の電極部12は、配線基板50の表面に形成された
の第1接続端子52に、配線基板本体56に形成された
導体ビア70を介して接続されている。導体ビア70
は、金属めっきにより形成されている。
In the first wiring board shown in the figure, the first or second spherical capacitor is a wiring board main body made of resin below the first connection terminals 52 for connecting electronic components formed on the surface of the wiring board 50. 56 buried. The electrode portion 22 of the first electrode layer, the electrode portion 12 of the first electrode, or the electrode portion 42 of the second electrode layer of one of the first and second spherical capacitors is connected to a wiring circuit formed inside the wiring board body 56. 54. The electrode portion 42 of the other second electrode layer of the first or second spherical capacitor, the electrode portion 22 of the first electrode layer, or the electrode portion 12 of the first electrode layer is formed on the surface of the wiring substrate 50 by One connection terminal 52 is connected via a conductor via 70 formed in the wiring board main body 56. Conductor via 70
Are formed by metal plating.

【0066】この第1の配線基板においては、図12な
いし図15に示したように、電子部品接続用の第1接続
端子52近くの配線基板本体56に、第1又は第2の球
状キャパシタを埋設できる。そして、該キャパシタの一
方の第1電極層の電極部22、第1電極の電極部12又
は第2電極層の電極部42を、配線基板本体56の内部
に形成された配線回路54に距離短く接続できる。それ
と共に、該キャパシタの他方の第2電極層の電極部4
2、第1電極層の電極部22又は第1電極の電極部12
を、配線基板の第1接続端子52に導体ビア70を介し
て距離短く接続できる。そして、その配線基板の配線回
路54や配線基板の第1接続端子52に接続する電子部
品の第2接続端子62とキャパシタとの接続部分のイン
ダクタンス値を低く抑えて、そのキャパシタと電子部品
60の電子回路や配線基板の配線回路54との間を伝わ
る高周波信号の劣化を防ぐことができる。
In this first wiring board, as shown in FIGS. 12 to 15, a first or second spherical capacitor is mounted on a wiring board body 56 near the first connection terminal 52 for connecting electronic components. Can be buried. Then, the electrode portion 22 of the first electrode layer, the electrode portion 12 of the first electrode, or the electrode portion 42 of the second electrode layer of the capacitor is shortened by a short distance to the wiring circuit 54 formed inside the wiring board body 56. Can connect. At the same time, the electrode portion 4 of the other second electrode layer of the capacitor
2. The electrode portion 22 of the first electrode layer or the electrode portion 12 of the first electrode
Can be connected to the first connection terminal 52 of the wiring board via the conductor via 70 for a short distance. Then, the inductance of the connection between the wiring circuit 54 of the wiring board and the second connection terminal 62 of the electronic component connected to the first connection terminal 52 of the wiring board and the capacitor is suppressed to be low, and the capacitance of the capacitor and the electronic component 60 is reduced. Deterioration of high-frequency signals transmitted between the electronic circuit and the wiring circuit 54 of the wiring board can be prevented.

【0067】図16ないし図19は本発明の第2の配線
基板の好適な実施の形態を示し、図16ないし図19は
その構造説明図である。以下に、この第2の配線基板を
説明する。
FIGS. 16 to 19 show a preferred embodiment of the second wiring board of the present invention, and FIGS. 16 to 19 are explanatory views of the structure. Hereinafter, the second wiring board will be described.

【0068】図の第2の配線基板では、第1又は第2の
球状キャパシタが、該キャパシタの一方の第2電極層の
電極部42、第1電極層の電極部22又は第1電極の電
極部12を配線基板本体56の外側に突出させて、樹脂
からなる配線基板本体56に埋設されている。そして、
その配線基板本体56の外側に突出させた第1又は第2
の球状キャパシタの一方の第2電極層の電極部42、第
1電極層の電極部22又は第1電極の電極部12が、電
子部品接続用の第1接続端子とされている。第1又は第
2の球状キャパシタの他方の第1電極層の電極部22、
第1電極の電極部12又は第2電極層の電極部42は、
配線基板本体56の内部に形成された配線回路54に接
続されている。
In the second wiring board shown in the figure, the first or second spherical capacitor is composed of the electrode portion 42 of one of the second electrode layers, the electrode portion 22 of the first electrode layer, or the electrode of the first electrode. The portion 12 is buried in the wiring board body 56 made of resin so as to protrude outside the wiring board body 56. And
A first or second projection protruding outside the wiring board body 56;
The electrode portion 42 of one of the second electrode layers, the electrode portion 22 of the first electrode layer, or the electrode portion 12 of the first electrode of the spherical capacitor serves as a first connection terminal for connecting electronic components. An electrode portion 22 of the other first electrode layer of the first or second spherical capacitor;
The electrode portion 12 of the first electrode or the electrode portion 42 of the second electrode layer is
It is connected to a wiring circuit 54 formed inside the wiring board body 56.

【0069】図16ないし図19示した第2の配線基板
は、以上のように構成されている。この第2の配線基板
においては、図16ないし図19に破線で示したよう
に、配線基板本体56の上方に突出した第1又は第2の
球状キャパシタの一方の第2電極層の電極部42、第1
電極層の電極部22又は第1電極の電極部12を、電子
部品の第2接続端子62にはんだペースト又は導電性接
着剤を用いて直接に接続できる。それと共に、第1又は
第2の球状キャパシタの他方の第1電極層の電極部2
2、第1電極の電極部12又は第2電極層の電極部42
を、配線基板本体56の内部に形成された配線回路54
に距離短く接続できる。そして、その電子部品の第2接
続端子62又は配線基板の配線回路54と第1又は第2
の球状キャパシタとの接続部分のインダクタンス値を低
く抑えて、その第1又は第2の球状キャパシタと電子部
品60の電子回路又は配線基板の配線回路54との間を
伝わる高周波信号の劣化を防ぐことができる。
The second wiring board shown in FIGS. 16 to 19 is configured as described above. In this second wiring board, as shown by broken lines in FIGS. 16 to 19, the electrode portion 42 of one of the second electrode layers of the first or second spherical capacitor projecting above the wiring board body 56. , First
The electrode portion 22 of the electrode layer or the electrode portion 12 of the first electrode can be directly connected to the second connection terminal 62 of the electronic component using a solder paste or a conductive adhesive. At the same time, the electrode portion 2 of the other first electrode layer of the first or second spherical capacitor
2, the electrode portion 12 of the first electrode or the electrode portion 42 of the second electrode layer
To the wiring circuit 54 formed inside the wiring board body 56.
Can be connected for a short distance. Then, the second connection terminal 62 of the electronic component or the wiring circuit 54 of the wiring board and the first or second
To prevent the deterioration of the high-frequency signal transmitted between the first or second spherical capacitor and the electronic circuit of the electronic component 60 or the wiring circuit 54 of the wiring board by keeping the inductance value of the connection portion with the spherical capacitor low. Can be.

【0070】次に、図12ないし図15に示した第1の
配線基板の製造方法であって、本発明の第1の配線基板
の製造方法の好適な実施の形態を説明する。図20ない
し図25は本発明の第1の球状キャパシタを用いた第1
の配線基板の製造方法を示している。以下に、この第1
の配線基板の製造方法を説明する。なお、本発明の第2
の球状キャパシタを用いた第1の配線基板の製造方法
は、本発明の第1の球状キャパシタを用いた第1の配線
基板の製造方法と同様であるため、その第2の球状キャ
パシタを用いた第1の配線基板の製造方法を示す図面
は、省略する。
Next, a preferred embodiment of the method for manufacturing the first wiring board shown in FIGS. 12 to 15, which is the first method for manufacturing the wiring board of the present invention, will be described. FIGS. 20 to 25 show a first embodiment using the first spherical capacitor of the present invention.
1 shows a method for manufacturing a wiring board. Below, this first
A method of manufacturing a wiring board will be described. The second embodiment of the present invention
The method for manufacturing the first wiring board using the spherical capacitor of the present invention is the same as the method for manufacturing the first wiring board using the first spherical capacitor of the present invention. Drawings showing the method for manufacturing the first wiring board are omitted.

【0071】この第1の配線基板の製造方法では、図2
0又は図21に示したように、第1又は第2の球状キャ
パシタの一方の第1電極層の電極部22、第1電極の電
極部12又は第2電極層の電極部42を、配線基板本体
56の表面に形成された配線回路54に、はんだペース
ト又は導電性接着剤を用いて接続している。そして、本
発明の第1の配線基板の製造方法のa工程を行ってい
る。
In the first method for manufacturing a wiring board, the method shown in FIG.
As shown in FIG. 0 or FIG. 21, the electrode portion 22 of the first electrode layer, the electrode portion 12 of the first electrode, or the electrode portion 42 of the second electrode layer of the first or second spherical capacitor is connected to a wiring board. It is connected to a wiring circuit 54 formed on the surface of the main body 56 using a solder paste or a conductive adhesive. Then, the step a of the first method for manufacturing a wiring board of the present invention is performed.

【0072】次いで、図22又は図23に示したよう
に、配線基板本体表面の配線回路54に接続された第1
又は第2の球状キャパシタとその周囲の配線基板本体5
6の表面とを、配線基板50を構成する絶縁性の樹脂層
120により覆って、その樹脂層120に第1又は第2
の球状キャパシタを埋め込んでいる。具体的には、絶縁
樹脂からなるラミネート材を、キャパシタを包むように
して、配線基板本体56の表面に貼付けて、キュアして
いる。そして、本発明の第1の配線基板の製造方法のb
工程を行っている。
Next, as shown in FIG. 22 or FIG. 23, the first connected to the wiring circuit 54 on the surface of the wiring board main body.
Or, the second spherical capacitor and the wiring board body 5 around the second spherical capacitor
6 is covered with an insulating resin layer 120 constituting the wiring board 50, and the first or second resin layer 120 is provided on the resin layer 120.
The spherical capacitor is embedded. Specifically, a laminate made of an insulating resin is stuck on the surface of the wiring board body 56 so as to surround the capacitor, and cured. And b of the first method for manufacturing a wiring board of the present invention.
Process.

【0073】次いで、図24又は図25に示したよう
に、キャパシタが埋め込まれた樹脂層120に、第1又
は第2の球状キャパシタの他方の第2電極層の電極部4
2、第1電極層の電極部22又は第1電極の電極部12
に接続された導体ビア70を、その上端を樹脂層120
表面に露出させて形成している。導体ビア70は、金属
めっきにより形成している。そして、本発明の第1の配
線基板の製造方法のc工程を行っている。
Next, as shown in FIG. 24 or FIG. 25, the electrode portion 4 of the other second electrode layer of the first or second spherical capacitor is provided on the resin layer 120 in which the capacitor is embedded.
2. The electrode portion 22 of the first electrode layer or the electrode portion 12 of the first electrode
The upper end of the conductive via 70 connected to the
It is formed so as to be exposed on the surface. The conductor via 70 is formed by metal plating. Then, the step c of the first method for manufacturing a wiring board of the present invention is performed.

【0074】その後、図12、図13又は図14、図1
5に示したように、第1又は第2の球状キャパシタが埋
め込まれた樹脂層120の表面に、導体ビア70の上端
に接続された第1接続端子52又は該第1接続端子を持
つ配線回路(図示せず)を形成している。そして、本発
明の第1の配線基板の製造方法のd工程を行っている。
Thereafter, FIG. 12, FIG. 13 or FIG. 14, FIG.
As shown in FIG. 5, on the surface of the resin layer 120 in which the first or second spherical capacitor is embedded, the first connection terminal 52 connected to the upper end of the conductor via 70 or a wiring circuit having the first connection terminal (Not shown). Then, the step d of the first method for manufacturing a wiring board of the present invention is performed.

【0075】図20ないし図25に示した第1の配線基
板の製造方法は、以上の工程からなっている。
The method for manufacturing the first wiring board shown in FIGS. 20 to 25 includes the above steps.

【0076】次に、図16ないし図19に示した第2の
配線基板の製造方法であって、本発明の第2の配線基板
の製造方法の好適な実施の形態を説明する。図26ない
し図29は本発明の第1の球状キャパシタを用いた第2
の配線基板の製造方法を示している。以下に、この第2
の配線基板の製造方法を説明する。なお、本発明の第2
の球状キャパシタを用いた第2の配線基板の製造方法
は、本発明の第1の球状キャパシタを用いた第2の配線
基板の製造方法と同様であるため、その第2の球状キャ
パシタを用いた第2の配線基板の製造方法を示す図面
は、省略する。
Next, a preferred embodiment of the method for manufacturing the second wiring board of the present invention, which is the method for manufacturing the second wiring board shown in FIGS. 16 to 19, will be described. FIGS. 26 to 29 show a second embodiment using the first spherical capacitor of the present invention.
1 shows a method for manufacturing a wiring board. Below, this second
A method of manufacturing a wiring board will be described. The second embodiment of the present invention
Since the method for manufacturing the second wiring board using the spherical capacitor of the present invention is the same as the method for manufacturing the second wiring board using the first spherical capacitor of the present invention, the second spherical board was used. The drawings showing the method for manufacturing the second wiring board are omitted.

【0077】この第2の配線基板の製造方法において
は、図26又は図27に示したように、第1又は第2の
球状キャパシタの一方の第1電極層の電極部22、第1
電極の電極部12又は第2電極層の電極部42を、配線
基板本体56の表面に形成された配線回路54に、はん
だペースト又は導電性接着剤を用いて接続している。そ
して、本発明の第2の配線基板の製造方法のa工程を行
っている。
In the method of manufacturing the second wiring board, as shown in FIG. 26 or FIG. 27, the electrode portion 22 of the first electrode layer of one of the first or second spherical capacitors,
The electrode part 12 of the electrode or the electrode part 42 of the second electrode layer is connected to a wiring circuit 54 formed on the surface of the wiring board body 56 using a solder paste or a conductive adhesive. Then, the step a of the second method for manufacturing a wiring board of the present invention is performed.

【0078】次いで、図28又は図29に示したよう
に、配線基板本体表面の配線回路54に接続されたキャ
パシタとその周囲の配線基板本体56の表面とを、配線
基板50を構成する絶縁性の樹脂層120により覆って
いる。そして、第1又は第2の球状キャパシタの他方の
第2電極層の電極部42、第1電極層の電極部22又は
第1電極の電極部12を、樹脂層120の上方に突出さ
せている。そして、その樹脂層120の上方に突出させ
た第1又は第2の球状キャパシタの他方の第2電極層の
電極部42、第1電極層の電極部22又は第1電極の電
極部12を、電子部品接続用の第1接続端子としてい
る。そして、本発明の第2の配線基板の製造方法のb工
程を行っている。
Next, as shown in FIG. 28 or FIG. 29, the capacitor connected to the wiring circuit 54 on the surface of the wiring board main body and the surface of the wiring board main body 56 around the capacitor are connected to the insulating board Of the resin layer 120. Then, the electrode portion 42 of the other second electrode layer, the electrode portion 22 of the first electrode layer, or the electrode portion 12 of the first electrode of the first or second spherical capacitor is projected above the resin layer 120. . Then, the electrode portion 42 of the other second electrode layer, the electrode portion 22 of the first electrode layer or the electrode portion 12 of the first electrode of the first or second spherical capacitor protruding above the resin layer 120 is It is a first connection terminal for connecting electronic components. Then, the step b of the second method for manufacturing a wiring board of the present invention is performed.

【0079】図26ないし図29に示した第2の配線基
板の製造方法は、以上の工程からなっている。
The method for manufacturing the second wiring board shown in FIGS. 26 to 29 includes the above steps.

【0080】この第1又は第2の配線基板の製造方法に
おいては、図12ないし図15又は図16ないし図19
に示した第1又は第2の配線基板を、CSP製造用の従
来汎用の技術及び従来使用の機器を用いて、容易かつ的
確に形成できる。
In the method of manufacturing the first or second wiring board, FIGS. 12 to 15 or FIGS.
Can be easily and accurately formed using a conventional general-purpose technology for CSP production and a conventionally used device.

【0081】第1又は第2の球状キャパシタの第1電極
層20や第2電極層40は、Ti又はCr/Cuにより
形成すると良い。配線基板本体56の表面を覆う樹脂層
120には、ABF又はPPE等の絶縁性の有機樹脂材
又はビルドアップ基板形成用の絶縁樹脂材を用いると良
い。
The first electrode layer 20 and the second electrode layer 40 of the first or second spherical capacitor are preferably made of Ti or Cr / Cu. For the resin layer 120 covering the surface of the wiring board body 56, an insulating organic resin material such as ABF or PPE or an insulating resin material for forming a build-up substrate may be used.

【0082】[0082]

【発明の効果】以上説明したように、本発明の第1又は
第2の球状キャパシタを用いた本発明の第1又は第2の
配線基板によれば、その第1又は第2の球状キャパシタ
を電子部品の実装箇所近くの配線基板に埋設して、その
電子部品の電子回路又は配線基板の配線回路とキャパシ
タとを距離短く電気的に接続できる。そして、そのキャ
パシタと電子部品の電子回路又は配線基板の配線回路と
の間を伝わる高周波信号の劣化を防いで、そのキャパシ
タと電子部品の電子回路又は配線基板の配線回路との間
を、高周波信号を効率良く伝えることが可能となる。ま
た、本発明の第1又は第2の球状キャパシタを用いた本
発明の球状キャパシタの実装構造によれば、配線基板の
第1接続端子と電子部品の第2接続端子とを接続するた
めのはんだボールに代えて、第1又は第2の球状キャパ
シタを介して、その第1接続端子と第2接続端子とを距
離短く接続できる。そして、そのキャパシタと電子部品
の電子回路又は配線基板の配線回路との間を伝わる高周
波信号の劣化を防いで、そのキャパシタと電子部品の電
子回路又は配線基板の配線回路との間を、高周波信号を
効率良く伝えることが可能となる。
As described above, according to the first or second wiring board of the present invention using the first or second spherical capacitor of the present invention, the first or second spherical capacitor can be used. The capacitor can be electrically connected to the electronic circuit of the electronic component or the wiring circuit of the wiring substrate and the capacitor for a short distance by being buried in the wiring board near the mounting position of the electronic component. The deterioration of the high-frequency signal transmitted between the capacitor and the electronic circuit of the electronic component or the wiring circuit of the wiring board is prevented, and the high-frequency signal is transmitted between the capacitor and the electronic circuit of the electronic component or the wiring circuit of the wiring board. Can be transmitted efficiently. According to the spherical capacitor mounting structure of the present invention using the first or second spherical capacitor of the present invention, the solder for connecting the first connection terminal of the wiring board and the second connection terminal of the electronic component is provided. The first connection terminal and the second connection terminal can be connected to each other through a first or second spherical capacitor instead of the ball. The deterioration of the high-frequency signal transmitted between the capacitor and the electronic circuit of the electronic component or the wiring circuit of the wiring board is prevented, and the high-frequency signal is transmitted between the capacitor and the electronic circuit of the electronic component or the wiring circuit of the wiring board. Can be transmitted efficiently.

【0083】また、本発明の第1又は第2の球状キャパ
シタの製造方法によれば、本発明の第1又は第2の球状
キャパシタを、ドライプロセス等により、容易かつ的確
に形成できる。それと共に、はんだボールを形成するた
めの従来汎用の技術と機器を用いて、本発明の第1又は
第2の球状キャパシタを容易かつ的確に形成できる。
According to the first or second method for manufacturing a spherical capacitor of the present invention, the first or second spherical capacitor of the present invention can be formed easily and accurately by a dry process or the like. At the same time, the first or second spherical capacitor of the present invention can be easily and accurately formed by using a conventional general-purpose technique and apparatus for forming a solder ball.

【0084】また、本発明の第1又は第2の配線基板の
製造方法によれば、本発明の第1又は第2の配線基板
を、容易かつ的確に形成できる。それと共に、CSPを
形成するための従来汎用の技術と機器を用いて、本発明
の第1又は第2の配線基板を容易かつ的確に形成でき
る。
Further, according to the method of manufacturing the first or second wiring board of the present invention, the first or second wiring board of the present invention can be formed easily and accurately. At the same time, the first or second wiring board of the present invention can be easily and accurately formed by using a conventional general-purpose technique and apparatus for forming a CSP.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の球状キャパシタの構造説明図で
ある。
FIG. 1 is a structural explanatory view of a first spherical capacitor of the present invention.

【図2】本発明の第2の球状キャパシタの構造説明図で
ある。
FIG. 2 is a diagram illustrating the structure of a second spherical capacitor according to the present invention.

【図3】本発明の第1の球状キャパシタの製造方法を示
す工程説明図である。
FIG. 3 is a process explanatory view showing a first method for manufacturing a spherical capacitor of the present invention.

【図4】本発明の第1の球状キャパシタの製造方法を示
す工程説明図である。
FIG. 4 is a process explanatory view showing the first method for producing a spherical capacitor of the present invention.

【図5】本発明の第1の球状キャパシタの製造方法を示
す工程説明図である。
FIG. 5 is a process explanatory view showing the first method for manufacturing a spherical capacitor of the present invention.

【図6】本発明の第2の球状キャパシタの製造方法を示
す工程説明図である。
FIG. 6 is a process explanatory view showing a second method for manufacturing a spherical capacitor of the present invention.

【図7】本発明の第2の球状キャパシタの製造方法を示
す工程説明図である。
FIG. 7 is a process explanatory view showing a second method for manufacturing a spherical capacitor of the present invention.

【図8】本発明の球状キャパシタの実装構造を示す説明
図である。
FIG. 8 is an explanatory view showing a mounting structure of a spherical capacitor of the present invention.

【図9】本発明の球状キャパシタの実装構造を示す説明
図である。
FIG. 9 is an explanatory view showing a mounting structure of a spherical capacitor according to the present invention.

【図10】本発明の球状キャパシタの実装構造を示す説
明図である。
FIG. 10 is an explanatory view showing a mounting structure of a spherical capacitor of the present invention.

【図11】本発明の球状キャパシタの実装構造を示す説
明図である。
FIG. 11 is an explanatory view showing a mounting structure of a spherical capacitor of the present invention.

【図12】本発明の第1の配線基板の構造説明図であ
る。
FIG. 12 is a structural explanatory view of a first wiring board of the present invention.

【図13】本発明の第1の配線基板の構造説明図であ
る。
FIG. 13 is a structural explanatory view of a first wiring board of the present invention.

【図14】本発明の第1の配線基板の構造説明図であ
る。
FIG. 14 is a structural explanatory view of a first wiring board of the present invention.

【図15】本発明の第1の配線基板の構造説明図であ
る。
FIG. 15 is an explanatory diagram of a structure of a first wiring board of the present invention.

【図16】本発明の第2の配線基板の構造説明図であ
る。
FIG. 16 is a diagram illustrating the structure of a second wiring board according to the present invention.

【図17】本発明の第2の配線基板の構造説明図であ
る。
FIG. 17 is a structural explanatory view of a second wiring board of the present invention.

【図18】本発明の第2の配線基板の構造説明図であ
る。
FIG. 18 is a diagram illustrating the structure of a second wiring board according to the present invention.

【図19】本発明の第2の配線基板の構造説明図であ
る。
FIG. 19 is a structural explanatory view of a second wiring board of the present invention.

【図20】本発明の第1の配線基板の製造方法の工程説
明図である。
FIG. 20 is a process explanatory view of the first method for manufacturing a wiring board of the present invention;

【図21】本発明の第1の配線基板の製造方法の工程説
明図である。
FIG. 21 is a process explanatory view of the first method for manufacturing a wiring board of the present invention.

【図22】本発明の第1の配線基板の製造方法の工程説
明図である。
FIG. 22 is an explanatory diagram of steps of the first method for manufacturing a wiring board of the present invention.

【図23】本発明の第1の配線基板の製造方法の工程説
明図である。
FIG. 23 is an explanatory diagram showing steps of the first method for manufacturing a wiring board according to the present invention;

【図24】本発明の第1の配線基板の製造方法の工程説
明図である。
FIG. 24 is an explanatory view illustrating a step of the first method for manufacturing a wiring board according to the present invention;

【図25】本発明の第1の配線基板の製造方法の工程説
明図である。
FIG. 25 is an explanatory diagram showing steps of the first method for manufacturing a wiring board according to the present invention;

【図26】本発明の第2の配線基板の製造方法の工程説
明図である。
FIG. 26 is a process explanatory view of the second method for manufacturing a wiring board of the present invention.

【図27】本発明の第2の配線基板の製造方法の工程説
明図である。
FIG. 27 is an explanatory view illustrating a step of the method for manufacturing the second wiring board of the present invention.

【図28】本発明の第2の配線基板の製造方法の工程説
明図である。
FIG. 28 is an explanatory diagram of a step in the method for manufacturing the second wiring board of the present invention.

【図29】本発明の第2の配線基板の製造方法の工程説
明図である。
FIG. 29 is an explanatory diagram showing a step of the method for manufacturing the second wiring board of the present invention.

【符号の説明】[Explanation of symbols]

10 コア 12 第1電極の電極部 14 第1電極 20 第1電極層 22 第1電極層の電極部 30 誘電体層 32 誘電体層の周縁 40 第2電極層 42 第2電極層の電極部 50 配線基板 52 第1接続端子 54 配線回路 56 配線基板本体 60 電子部品 62 第2接続端子 70 導体ビア 100 第1位置決め治具 102 第1窪み 104 第1透孔 110 第2位置決め治具 113 第2窪み 115 第2透孔 120 樹脂層 REFERENCE SIGNS LIST 10 core 12 electrode portion of first electrode 14 first electrode 20 first electrode layer 22 electrode portion of first electrode layer 30 dielectric layer 32 peripheral edge of dielectric layer 40 second electrode layer 42 electrode portion of second electrode layer 50 Wiring board 52 First connection terminal 54 Wiring circuit 56 Wiring board body 60 Electronic component 62 Second connection terminal 70 Conductor via 100 First positioning jig 102 First dent 104 First through hole 110 Second positioning jig 113 Second dent 115 second through hole 120 resin layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 啓介 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Fターム(参考) 5E082 AA01 AB01 BB02 BC39 EE05 EE13 EE23 EE37 EE39 FF05 FG03 FG42 MM21 5E319 AC03 BB04 BB11 GG20  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Keisuke Ueda Inventor Keisuke Ueda 711 Toshida, Kurita-sha, Nagano-shi, Nagano F-term in Shinko Electric Co., Ltd. 5E082 AA01 AB01 BB02 BC39 EE05 EE13 EE23 EE37 EE39 FF05 FG03 FG42 MM21 5E319 AC03 BB04 BB11 GG20

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 ほぼ球状をしたコアの表面に、第1電極
層と誘電体層と第2電極層とがこの順に積層形成され、
前記第1電極層の電極部が、前記誘電体層及び第2電極
層の外側に露出されてなることを特徴とする球状キャパ
シタ。
1. A first electrode layer, a dielectric layer, and a second electrode layer are laminated and formed in this order on a surface of a substantially spherical core,
A spherical capacitor, wherein an electrode portion of the first electrode layer is exposed outside the dielectric layer and the second electrode layer.
【請求項2】 前記第2電極層の周縁が、前記誘電体層
の周縁よりも内側に後退させて配置されてなる請求項1
記載の球状キャパシタ。
2. The semiconductor device according to claim 1, wherein a peripheral edge of said second electrode layer is disposed so as to be recessed inside the peripheral edge of said dielectric layer.
A spherical capacitor as described.
【請求項3】 前記コアが、シリコンからなる請求項1
又は2記載の球状キャパシタ。
3. The semiconductor device according to claim 1, wherein said core is made of silicon.
Or the spherical capacitor according to 2.
【請求項4】 第1電極を構成するほぼ球状をした導体
からなるコアの表面に、誘電体層と第2電極層とがこの
順に積層形成され、前記第1電極の電極部が、前記誘電
体層及び第2電極層の外側に露出されてなることを特徴
とする球状キャパシタ。
4. A dielectric layer and a second electrode layer are formed in this order on a surface of a core made of a substantially spherical conductor constituting a first electrode, and an electrode portion of the first electrode is formed by the dielectric layer. A spherical capacitor which is exposed outside a body layer and a second electrode layer.
【請求項5】 前記第2電極層の周縁が、前記誘電体層
の周縁よりも内側に後退させて配置されてなる請求項4
記載の球状キャパシタ。
5. The semiconductor device according to claim 4, wherein a peripheral edge of said second electrode layer is disposed to be receded inward from a peripheral edge of said dielectric layer.
A spherical capacitor as described.
【請求項6】 前記コアが、銅からなる請求項4又は5
記載の球状キャパシタ。
6. The method according to claim 4, wherein the core is made of copper.
A spherical capacitor as described.
【請求項7】 次の工程を含むことを特徴とする請求項
1、2又は3記載の球状キャパシタの製造方法。 a.ほぼ球状をしたコアの表面に、第1電極層を、スパ
ッタリング、CVD法又は金属めっき法により形成する
工程。 b.前記第1電極層の表面に、誘電体層を、該誘電体層
の外側に前記第1電極層の電極部を露出させて、スパッ
タリング、CVD法又は陽極化成法により形成する工
程。 c.前記誘電体層の表面に、第2電極層を、該第2電極
層及び誘電体層の外側に前記第1電極層の電極部を露出
させて、スパッタリング、CVD法又は金属めっき法に
より形成する工程。
7. The method for manufacturing a spherical capacitor according to claim 1, further comprising the following steps. a. Forming a first electrode layer on the surface of the substantially spherical core by sputtering, CVD, or metal plating; b. Forming a dielectric layer on the surface of the first electrode layer by sputtering, CVD, or anodizing by exposing the electrode portion of the first electrode layer outside the dielectric layer; c. A second electrode layer is formed on the surface of the dielectric layer by sputtering, CVD, or metal plating by exposing the electrode portion of the first electrode layer outside the second electrode layer and the dielectric layer. Process.
【請求項8】 前記b工程において、前記第1電極層の
電極部が形成されたコアの下部を、第1位置決め治具に
設けられた第1窪み又は第1透孔に嵌入して、該第1窪
み又は第1透孔の開口部周縁にコアの第1電極層が形成
された表面中途部を支持し、該コアを第1位置決め治具
上に位置決めして、該第1位置決め治具の上方に突出し
たコアの第1電極層が形成された表面に、誘電体層を、
スパッタリング又はCVD法により形成し、前記c工程
において、前記第1電極層の電極部が露出されたコアの
下部と、その周囲の前記誘電体層が形成されたコアの下
部とを、開口部の口径が前記第1窪み又は第1透孔より
も大径の第2位置決め治具に設けられた第2窪み又は第
2透孔に嵌入して、該第2窪み又は第2透孔の開口部周
縁にコアの誘電体層が形成された表面中途部を支持し、
該コアを第2位置決め治具上に位置決めして、該第2位
置決め治具の上方に突出したコアの誘電体層が形成され
た表面に、第2電極層を、スパッタリング又はCVD法
により形成する請求項7記載の球状キャパシタの製造方
法。
8. In the step (b), a lower portion of the core on which the electrode portion of the first electrode layer is formed is fitted into a first recess or a first through hole provided in a first positioning jig, and The first recess or the center of the surface on which the first electrode layer of the core is formed at the periphery of the opening of the first through hole is supported, and the core is positioned on the first positioning jig. A dielectric layer is formed on the surface of the core protruding upward, on which the first electrode layer is formed.
Formed by sputtering or CVD, and in the step c, the lower part of the core where the electrode part of the first electrode layer is exposed and the lower part of the core where the dielectric layer is formed around the core, The diameter of the second recess or the second through-hole provided in the second positioning jig having a diameter larger than that of the first recess or the first through-hole is fitted to the opening of the second recess or the second through-hole. Supporting the middle part of the surface where the dielectric layer of the core is formed on the periphery,
The core is positioned on a second positioning jig, and a second electrode layer is formed by sputtering or CVD on a surface of the core protruding above the second positioning jig on which the dielectric layer is formed. A method for manufacturing a spherical capacitor according to claim 7.
【請求項9】 次の工程を含むことを特徴とする請求項
4、5又は6記載の球状キャパシタの製造方法。 a.第1電極を構成するほぼ球状をした導体からなるコ
アの表面に、誘電体層を、該誘電体層の外側に前記第1
電極の電極部を露出させて、スパッタリング、CVD法
又は陽極化成法により形成する工程。 b.前記誘電体層の表面に、第2電極層を、該第2電極
層及び誘電体層の外側に前記第1電極の電極部を露出さ
せて、スパッタリング、CVD法又は金属めっき法によ
り形成する工程。
9. The method for producing a spherical capacitor according to claim 4, comprising the following steps. a. A dielectric layer is formed on the surface of a substantially spherical core constituting the first electrode, and the first layer is formed outside the dielectric layer.
A step of exposing an electrode portion of the electrode and forming the electrode by sputtering, CVD, or anodization. b. Forming a second electrode layer on the surface of the dielectric layer by sputtering, CVD, or metal plating by exposing the electrode portion of the first electrode outside the second electrode layer and the dielectric layer; .
【請求項10】 前記a工程において、前記第1電極の
電極部を構成するコアの下部を、第1位置決め治具に設
けられた第1窪み又は第1透孔に嵌入して、該第1窪み
又は第1透孔の開口部周縁にコアの表面中途部を支持
し、該コアを第1位置決め治具上に位置決めして、該第
1位置決め治具の上方に突出したコアの表面に、誘電体
層を、スパッタリング又はCVD法により形成し、前記
b工程において、前記第1電極の電極部が露出されたコ
アの下部と、その周囲の誘電体層が形成されたコアの下
部とを、開口部の口径が前記第1窪み又は第1透孔より
も大径の第2位置決め治具に設けられた第2窪み又は第
2透孔に嵌入して、該第2窪み又は第2透孔の開口部周
縁にコアの誘電体層が形成された表面中途部を支持し、
該コアを第2位置決め治具上に位置決めして、該第2位
置決め治具の上方に突出したコアの誘電体層が形成され
た表面に、第2電極層を、スパッタリング又はCVD法
により形成する請求項9記載の球状キャパシタの製造方
法。
10. In the step (a), a lower portion of a core constituting an electrode portion of the first electrode is fitted into a first recess or a first through hole provided in a first positioning jig, and Supporting the middle of the surface of the core at the periphery of the opening or the opening of the first through hole, positioning the core on the first positioning jig, and on the surface of the core protruding above the first positioning jig, The dielectric layer is formed by sputtering or CVD, and in the step b, the lower part of the core where the electrode portion of the first electrode is exposed and the lower part of the core where the dielectric layer around the core is formed, The diameter of the opening is fitted into the second recess or the second through hole provided in the second positioning jig having a diameter larger than that of the first recess or the first through hole, and the second recess or the second through hole is fitted. Supporting the middle part of the surface where the dielectric layer of the core is formed on the periphery of the opening,
The core is positioned on a second positioning jig, and a second electrode layer is formed by sputtering or CVD on a surface of the core protruding above the second positioning jig on which the dielectric layer is formed. A method for manufacturing a spherical capacitor according to claim 9.
【請求項11】 配線基板に形成された電子部品接続用
の第1接続端子と、配線基板に実装される電子部品に設
けられた第2接続端子との間に、請求項1、2、3、
4、5又は6記載の球状キャパシタが介装されて、該キ
ャパシタの一方の第1電極層、第1電極又は第2電極層
の電極部が、はんだペースト又は導電性接着剤を用いて
前記第1接続端子に接続されると共に、該キャパシタの
他方の第2電極層、第1電極層又は第1電極の電極部
が、はんだペースト又は導電性接着剤を用いて前記第2
接続端子に接続されてなることを特徴とする球状キャパ
シタの実装構造。
11. The electronic device according to claim 1, further comprising: a first connection terminal formed on the wiring board for connecting electronic components, and a second connection terminal provided on the electronic component mounted on the wiring board. ,
The spherical capacitor according to 4, 5, or 6 is interposed, and the first electrode layer, the first electrode, or the electrode portion of the second electrode layer of the capacitor is connected to the first electrode layer using a solder paste or a conductive adhesive. 1 connection terminal, and the other second electrode layer, the first electrode layer or the electrode portion of the first electrode of the capacitor is connected to the second electrode layer using a solder paste or a conductive adhesive.
A mounting structure of a spherical capacitor which is connected to a connection terminal.
【請求項12】 請求項1、2、3、4、5又は6記載
の球状キャパシタが、配線基板本体の表面に形成された
電子部品接続用の第1接続端子の下方の配線基板本体に
埋設されて、該キャパシタの一方の第1電極層、第1電
極又は第2電極層の電極部が、前記配線基板本体の内部
に形成された配線回路に接続されると共に、該キャパシ
タの他方の第2電極層、第1電極層又は第1電極の電極
部が、配線基板本体に形成された導体ビアを介して、前
記第1接続端子に接続されてなることを特徴とする配線
基板。
12. A spherical capacitor according to claim 1, 2, 3, 4, 5, or 6, embedded in a wiring board body below a first connection terminal for connecting electronic components formed on a surface of the wiring board body. Then, the electrode portion of one of the first electrode layer, the first electrode or the second electrode layer of the capacitor is connected to a wiring circuit formed inside the wiring substrate body, and the other of the capacitor is connected to the other first electrode layer. A wiring board, wherein a two-electrode layer, a first electrode layer, or an electrode portion of the first electrode is connected to the first connection terminal via a conductor via formed in the wiring board body.
【請求項13】 請求項1、2、3、4、5又は6記載
の球状キャパシタが、配線基板本体に、該配線基板本体
の外側にキャパシタの一方の第2電極層、第1電極層又
は第1電極の電極部を突出させて埋設されて、その第2
電極層、第1電極層又は第1電極の電極部が電子部品接
続用の第1接続端子とされると共に、前記キャパシタの
他方の第1電極層、第1電極又は第2電極層の電極部
が、前記配線基板本体の内部に形成された配線回路に接
続されてなることを特徴とする配線基板。
13. The spherical capacitor according to claim 1, wherein one of the second electrode layer and the first electrode layer of the capacitor is provided on the wiring board body outside the wiring board body. The electrode portion of the first electrode is buried so as to protrude, and the second
The electrode layer, the first electrode layer, or the electrode portion of the first electrode is used as a first connection terminal for connecting an electronic component, and the electrode portion of the other first electrode layer, the first electrode, or the second electrode layer of the capacitor. Is connected to a wiring circuit formed inside the wiring board body.
【請求項14】 次の工程を含むことを特徴とする請求
項12記載の配線基板の製造方法。 a.請求項1、2、3、4、5又は6記載の球状キャパ
シタの一方の第1電極層、第1電極又は第2電極層の電
極部を、配線基板本体の表面に形成された配線回路に、
はんだペースト又は導電性接着剤を用いて接続する工
程。 b.前記配線回路に接続されたキャパシタとその周囲の
配線基板本体の表面とを、絶縁性の樹脂層により覆う工
程。 c.前記樹脂層に、前記キャパシタの他方の第2電極
層、第1電極層又は第1電極の電極部に接続された導体
ビアを、その上端を樹脂層表面に露出させて形成する工
程。 d.前記樹脂層表面に、前記導体ビアの上端に接続され
た第1接続端子又は該第1接続端子を持つ配線回路を形
成する工程。
14. The method for manufacturing a wiring board according to claim 12, comprising the following steps. a. An electrode part of one of the first electrode layer, the first electrode, or the second electrode layer of the spherical capacitor according to claim 1, 2, 3, 4, 5, or 6, to a wiring circuit formed on a surface of the wiring board body. ,
A step of connecting using a solder paste or a conductive adhesive. b. A step of covering the capacitor connected to the wiring circuit and the surface of the wiring substrate body around the capacitor with an insulating resin layer. c. Forming a conductor via connected to the other second electrode layer, the first electrode layer, or the electrode portion of the first electrode of the capacitor in the resin layer by exposing an upper end thereof to a surface of the resin layer; d. Forming a first connection terminal connected to an upper end of the conductor via or a wiring circuit having the first connection terminal on the surface of the resin layer;
【請求項15】 次の工程を含むことを特徴とする請求
項13記載の配線基板の製造方法。 a.請求項1、2、3、4、5又は6記載の球状キャパ
シタの一方の第1電極層、第1電極又は第2電極層の電
極部を、配線基板本体の表面に形成された配線回路に、
はんだペースト又は導電性接着剤を用いて接続する工
程。 b.前記配線回路に接続されたキャパシタとその周囲の
配線基板本体の表面とを、絶縁性の樹脂層により覆っ
て、該樹脂層上方にキャパシタの他方の第2電極層、第
1電極層又は第1電極の電極部を突出させ、その第2電
極層、第1電極層又は第1電極の電極部を電子部品接続
用の第1接続端子とする工程。
15. The method according to claim 13, further comprising the following steps. a. An electrode part of one of the first electrode layer, the first electrode, or the second electrode layer of the spherical capacitor according to claim 1, 2, 3, 4, 5, or 6, to a wiring circuit formed on a surface of the wiring board body. ,
A step of connecting using a solder paste or a conductive adhesive. b. The capacitor connected to the wiring circuit and the surface of the wiring substrate body surrounding the capacitor are covered with an insulating resin layer, and the other second electrode layer, first electrode layer or first electrode layer of the capacitor is provided above the resin layer. A step of projecting an electrode portion of the electrode and using the second electrode layer, the first electrode layer, or the electrode portion of the first electrode as a first connection terminal for connecting an electronic component.
JP2000108624A 2000-04-10 2000-04-10 Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method Pending JP2001291637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000108624A JP2001291637A (en) 2000-04-10 2000-04-10 Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000108624A JP2001291637A (en) 2000-04-10 2000-04-10 Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001291637A true JP2001291637A (en) 2001-10-19

Family

ID=18621429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000108624A Pending JP2001291637A (en) 2000-04-10 2000-04-10 Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001291637A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102874B2 (en) 2004-02-02 2006-09-05 Industrial Technology Research Institute Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
JP2008004676A (en) * 2006-06-21 2008-01-10 Sony Corp Connecting component, semiconductor device using the same, loading structure, and manufacturing method and mounting method thereof
EP1895588A3 (en) * 2006-08-07 2008-05-07 Shinko Electric Industries Co., Ltd. Capacitor built-in interposer and method of manufacturing the same and electronic component device
US7936568B2 (en) 2006-08-10 2011-05-03 Shinko Electric Industries Co., Ltd. Capacitor built-in substrate and method of manufacturing the same and electronic component device
US8044512B2 (en) 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
WO2015141107A1 (en) * 2014-03-18 2015-09-24 株式会社日本マイクロニクス Battery

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102874B2 (en) 2004-02-02 2006-09-05 Industrial Technology Research Institute Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
JP2008004676A (en) * 2006-06-21 2008-01-10 Sony Corp Connecting component, semiconductor device using the same, loading structure, and manufacturing method and mounting method thereof
EP1895588A3 (en) * 2006-08-07 2008-05-07 Shinko Electric Industries Co., Ltd. Capacitor built-in interposer and method of manufacturing the same and electronic component device
US7755910B2 (en) 2006-08-07 2010-07-13 Shinko Electric Industries Co., Ltd. Capacitor built-in interposer and method of manufacturing the same and electronic component device
US7936568B2 (en) 2006-08-10 2011-05-03 Shinko Electric Industries Co., Ltd. Capacitor built-in substrate and method of manufacturing the same and electronic component device
US8044512B2 (en) 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
WO2015141107A1 (en) * 2014-03-18 2015-09-24 株式会社日本マイクロニクス Battery
TWI568043B (en) * 2014-03-18 2017-01-21 日本麥克隆尼股份有限公司 Battery
JPWO2015141107A1 (en) * 2014-03-18 2017-04-06 株式会社日本マイクロニクス battery

Similar Documents

Publication Publication Date Title
US8050045B2 (en) Electronic component and method of manufacturing the same
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
JP4432207B2 (en) Capacitor
US20070267725A1 (en) Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package
US7460359B2 (en) Thin multi-terminal capacitor and method of manufacturing the same
JP2001320171A (en) Multilayer wiring board and semiconductor device
JP2010080968A (en) Method of manufacturing module component
JP2009522767A (en) Three-dimensional package module, method for manufacturing the same, and method for manufacturing passive elements applied to the three-dimensional package module
WO2021004459A1 (en) Embedded circuit board and fabrication method therefor
US10306770B2 (en) Thin-film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device equipped with the substrate
JP4584700B2 (en) Wiring board manufacturing method
JPH10326795A (en) Semiconductor device and its manufacture
JP2001291637A (en) Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method
WO2008133369A1 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP2000232018A (en) Chip type electronic parts and its manufacture
JP2002164658A (en) Module board
JPH0143473B2 (en)
JP3838876B2 (en) Multilayer circuit board manufacturing method
WO2017138299A1 (en) High frequency module and method for producing same
JPH1187139A (en) Electronic component and manufacture thereof
JP4292860B2 (en) Multilayer electronic circuit device and manufacturing method thereof
JP2002033437A (en) Semiconductor device and its manufacturing method
JP3687436B2 (en) Manufacturing method of semiconductor device
US8493744B2 (en) Surface mount devices with minimum lead inductance and methods of manufacturing the same
JPH07142631A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050921