JP2001255902A - Dual-port memory and its data transferring method and control system using the dual-port memory - Google Patents

Dual-port memory and its data transferring method and control system using the dual-port memory

Info

Publication number
JP2001255902A
JP2001255902A JP2000070413A JP2000070413A JP2001255902A JP 2001255902 A JP2001255902 A JP 2001255902A JP 2000070413 A JP2000070413 A JP 2000070413A JP 2000070413 A JP2000070413 A JP 2000070413A JP 2001255902 A JP2001255902 A JP 2001255902A
Authority
JP
Japan
Prior art keywords
data
transferred
port memory
storage
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000070413A
Other languages
Japanese (ja)
Inventor
Yukiteru Yuo
幸輝 湯尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000070413A priority Critical patent/JP2001255902A/en
Publication of JP2001255902A publication Critical patent/JP2001255902A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To efficiently exchange data at the time of exchanging (transferring) data via a DPRAM. SOLUTION: The prescribed storage position of each data to be transferred is decided in a data storage area 40B. A data update flag, indicating whether the data at each prescribed storage position on a data storage area 40B are updated, is stored in a data update flag storage area 40A. The origin of data transfer turns on data to be transferred to a DPRAM this time, that is, a data update flag corresponding to the data to be updated. The destination of data transfer extracts only the data, whose data update flag is turned on from the data storage area 40B by referring to the data update flag storage area 40A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デュアルポートメ
モリ、そのデータ転送方法、及びデュアルポートメモリ
を用いる制御システムに関する。
The present invention relates to a dual port memory, a data transfer method thereof, and a control system using the dual port memory.

【0002】[0002]

【従来の技術】図7は、制御システムの一例を示す図で
あり、制御対象の一例として電動機103、制御装置の
一例として電動機駆動用制御装置101を示す。電動機
103は、例えば誘導電動機、同期電動機等であり、例
えば制御装置101は電動機103を可変速制御する。
電動機駆動用制御装置101には、大規模あるいは複雑
な制御用プログラムを高速動作させる数値演算専用プロ
セッサ及び高速メモリを搭載した一種のICカードのよ
うなもの(ここでは、テクノロジーカードと呼ぶ;以
下、TC102と記す)が、オプションで着脱可能にな
っている。また、制御装置101、TC102の双方か
らアクセス可能なDPRAM(Dual Port RAM ;デュア
ルポートメモリ)が設けられている。
2. Description of the Related Art FIG. 7 is a diagram showing an example of a control system, in which an electric motor 103 is shown as an example of a control object, and a motor drive control device 101 is shown as an example of a control device. The electric motor 103 is, for example, an induction motor, a synchronous motor, or the like. For example, the control device 101 controls the electric motor 103 at a variable speed.
The motor drive control device 101 is a kind of IC card equipped with a dedicated processor for numerical operation for operating a large-scale or complicated control program at a high speed and a high-speed memory (hereinafter referred to as a technology card; TC102) is optionally detachable. In addition, a DPRAM (Dual Port RAM; dual port memory) accessible from both the control device 101 and the TC 102 is provided.

【0003】制御装置101、TC102とDPRAM
との接続は、その物理的な接続形態は問わない。制御装
置101、TC102の双方から、DPRAMの任意の
アドレスへのデータの読み書きが可能な形態であればよ
い。また、DPRAMの実装位置は、論理的には制御装
置101/TC102の双方からアクセス可能であれば
何処でもよいが(ゆえに、同図ではDPRAM及びその
実装位置は図示しない)、TC102はオプションで着
脱するものであり制御装置101に常時搭載されるわけ
ではないことから、DPRAMはTC102内に実装さ
れる場合が多い。
[0003] Control device 101, TC102 and DPRAM
The connection with the irrespective of the physical connection form. Any form is possible as long as data can be read from and written to any address of the DPRAM from both the control device 101 and the TC 102. The mounting position of the DPRAM may be any position as long as it is logically accessible from both the control device 101 and the TC 102 (therefore, the DPRAM and its mounting position are not shown in the figure). Therefore, the DPRAM is often mounted in the TC 102 because it is not always mounted on the control device 101.

【0004】負荷104は、単に、電動機103に負荷
が掛けられているというだけのことである。TC102
は、ここでは、制御装置101に組込まれているソフト
ウェアの一部ないし全部の演算を、制御装置101に代
わって演算させる為に使用されるものである。その際、
制御装置101、TC102は、DPRAMを介して互
いにデータを交換する。すなわち、制御装置101は、
TC102に行わせる演算に必要なデータをDPRAM
に書き込み、TC102はDPRAMからデータを読み
出して演算実行する。また、TC102は演算結果をD
PRAMに書き込み、制御装置101はこれをDPRA
Mから読み出す。(尚、制御装置101−TC102間
で直接データ送受信する構成にしないのは、様々な弊害
が出るからである。すなわち、制御装置101(そのC
PU)がTC102内のローカルバスに直接アクセスす
る構成とした場合、(1)制御装置101のCPU−T
C102のCPU間でバスアクセスの調停が必要とな
る、(2)制御装置101のCPUから、TC102内
のデータメモリ以外の資源を変更されてしまう可能性が
ある、(3)制御装置101からのアクセスによりTC
102内のローカルバスを使用されると、TC102の
演算速度が遅くなる、等の弊害が出る。) また、後述するように、制御装置101、TC102と
も、そのCPUは、DPRAMから読み出したデータを
直接演算に使用せずに、一旦、DPRAMから自己のデ
ータメモリにデータ転送し、このデータメモリからデー
タを読み出して演算実行する。これは、DPRAMに格
納されるデータを直接演算に使用した場合、例えばTC
102で演算実行中に制御装置101によりDPRAM
のデータ変更が行われると正常な演算が保証できないか
らである(例えば1つの演算処理の中で同じデータが複
数回参照される場合等に、途中でデータが変更されると
どのような演算結果になるか分らない)。また、これよ
り、上記“DPRAMから自己のデータメモリにデータ
転送”するのは、自己の演算実行中以外のときに行われ
る。
The load 104 simply means that a load is applied to the electric motor 103. TC102
Here, is used to cause some or all of the calculations of the software incorporated in the control device 101 to be performed in place of the control device 101. that time,
The control device 101 and the TC 102 exchange data with each other via the DPRAM. That is, the control device 101
Data required for the operation to be performed by TC102 is stored in DPRAM
, And the TC 102 reads data from the DPRAM and executes an operation. The TC 102 calculates the calculation result as D
The control device 101 writes the data in the PRAM,
Read from M. (The reason why data is not directly transmitted and received between the control device 101 and the TC 102 is that various adverse effects occur. That is, the control device 101 (the C device).
PU) directly accesses the local bus in the TC 102. (1) The CPU-T of the control device 101
It is necessary to arbitrate bus access between the CPUs of the C102. (2) There is a possibility that resources other than the data memory in the TC 102 may be changed by the CPU of the control device 101. TC by access
If the local bus in the PC 102 is used, the operation speed of the TC 102 becomes slow, and the like. As will be described later, the CPU of each of the control device 101 and the TC 102 temporarily transfers data from the DPRAM to its own data memory without directly using the data read from the DPRAM for the operation. Reads data and executes operation. This is because when the data stored in the DPRAM is directly used for the operation, for example, TC
During execution of the calculation in 102, the control device 101
This is because a normal operation cannot be guaranteed if the data is changed (for example, when the same data is referred to a plurality of times in one operation, if the data is changed halfway, I don't know.) In addition, the "data transfer from the DPRAM to the own data memory" is performed at a time other than when the own operation is being performed.

【0005】図8は、制御装置、TCの演算モデル図で
ある。同図は、制御装置、TCの演算の一例をモデル化
して示すものであり、実際の構成を示すものではない。
よって、同図では、DPRAM130に格納されるデー
タを直接演算に使用しているように見えるかもしれない
が、実際には上記の通り、DPRAM130から不図示
の自己のデータメモリにデータ転送し、このデータメモ
リからデータを読み出して演算実行する。
FIG. 8 is a calculation model diagram of the control device and the TC. FIG. 1 illustrates an example of the calculation of the control device and the TC by modeling, and does not show an actual configuration.
Therefore, in the figure, it may seem that the data stored in the DPRAM 130 is directly used for the calculation. However, in actuality, as described above, the data is transferred from the DPRAM 130 to its own data memory (not shown). The data is read from the data memory and the operation is executed.

【0006】同図において、制御装置110において
は、外部からの入力(例えば電動機103の回転数、ト
ルク等の計測データ等)に対して演算実行し、演算結果
を出力する。尚、同図では、簡単のため1入力1出力の
モデルを示しているが、実際は複数の入出力が有り得
る。また、この演算全体は、例えば同図に示すように複
数の演算にブロック分けされており(仮に、演算A〜演
算Zとする)、これを順次実行することにより全体とし
ての演算結果を得るモデルであるが、同図では複数の演
算それぞれが1入力1出力としているが、これも実際は
複数の入出力が有り得る。
In FIG. 1, a control device 110 performs an operation on an external input (for example, measurement data such as the rotation speed and torque of the electric motor 103) and outputs an operation result. Although FIG. 1 shows a model with one input and one output for simplicity, a plurality of inputs and outputs may actually exist. Further, the entire operation is divided into a plurality of operations as shown in FIG. 1 (tentatively, operations A to Z), and a model is obtained by sequentially executing the operations to obtain an overall operation result. Although each of the plurality of operations has one input and one output in the figure, there may actually be a plurality of inputs and outputs.

【0007】一方、TC120には、制御装置110の
上記演算A〜演算Zの各々に対して置き換え用の演算
(演算A’〜演算Z’)が用意されている。ここで、上
記演算A〜演算Zは、実際にはプログラムメモリに格納
されているプログラムをCPUが実行するものである
が、通常、プログラムメモリはROMであり、書き換え
不可能になっている。一方で、現実の制御・運用上、途
中でプログラムの一部を変更したい場合がある。あるい
は、入力値に応じて(例えば入力値が所定の閾値を越え
るか否かにより)2種類の演算のいずれか一方を実行さ
せるような処理が必要な場合がある。このような状況に
より、必要に応じて、制御装置110のプログラムの一
部(演算A〜演算Zのいずれか1以上)をTC120側
に用意されている別のプログラム(演算A’〜演算Z’
のいずれか対応するもの)に置き換えて、プログラムを
実行することが行われている。同図では、一例として、
演算Aが演算A’に置き換えられ、その結果、演算全体
として“入力→演算A’→演算B→・・・→演算Z→出
力”という処理が行われる演算モデルを示してある。ま
た、演算の置き換えは固定的とは限らない。例えば上記
入力値に応じて実行すべき演算が変わる場合には、当
然、演算の置き換えは制御実施中に動的に変わる。同図
に示す例でも、後にまた同じ処理を実行するときには、
例えば“入力→演算A→演算B’→・・・→演算Z→出
力”等となるかもしれない。
On the other hand, the TC 120 is provided with replacement operations (operations A 'to Z') for each of the operations A to Z of the control device 110. Here, the operations A to Z are actually executed by the CPU by executing a program stored in the program memory. However, usually, the program memory is a ROM and cannot be rewritten. On the other hand, in actual control and operation, there is a case where it is desired to change a part of the program on the way. Alternatively, it may be necessary to perform a process for executing one of the two types of operations according to the input value (for example, depending on whether the input value exceeds a predetermined threshold). In such a situation, if necessary, a part of the program of the control device 110 (one or more of the operations A to Z) may be replaced by another program (operations A ′ to Z ′) prepared on the TC 120 side.
The program is executed in place of the corresponding program. In the figure, as an example,
The operation model is shown in which the operation A is replaced by the operation A ′, and as a result, the processing “input → operation A ′ → operation B →... → operation Z → output” is performed as a whole operation. The replacement of the operation is not always fixed. For example, when the operation to be executed changes according to the input value, the replacement of the operation naturally changes dynamically during the control. Also in the example shown in FIG.
For example, it may be “input → operation A → operation B ′ →... → operation Z → output”.

【0008】そして、制御装置110は、プログラムの
一部(場合によっては、全ての可能性もある)をTC1
20で実行させる場合には、その演算で使用するデータ
をDPRAM130に転送する。例えば同図に示す例で
は、演算Aに代えて演算A’をTC120で実行させる
ので、演算Aで用いるはずだった入力データ(入力デー
タa)を演算A’に渡す為に、DPRAM130の所定
の記憶領域に格納する(同図に入力データaと示す記憶
領域)。制御装置110は、演算に用いるデータを自己
の不図示のデータメモリに格納しており、このデータメ
モリから上記入力データaをDPRAM130に転送す
る。
[0008] Then, the control device 110 transfers a part (possibly all) of the program to the TC1.
In the case where the processing is executed in step 20, data used in the calculation is transferred to the DPRAM 130. For example, in the example shown in the drawing, the operation A ′ is executed by the TC 120 in place of the operation A, so that the input data (input data a) that should have been used in the operation A is passed to the operation A ′ by a predetermined amount. It is stored in a storage area (a storage area indicated by input data a in FIG. 3). The control device 110 stores data used for the calculation in its own data memory (not shown), and transfers the input data a from this data memory to the DPRAM 130.

【0009】TC120は、このDPRAM130に格
納された入力データaを読み出し、自己の不図示のデー
タメモリに格納する。そして、このデータメモリに格納
された入力データaを用いて演算A’を実行し、演算結
果をデータメモリに格納する。この演算結果データ(出
力データa’)は、DPRAM130に転送され同図に
出力データa’と示す記憶領域に格納される。
The TC 120 reads the input data a stored in the DPRAM 130 and stores it in its own data memory (not shown). Then, the operation A ′ is executed using the input data a stored in the data memory, and the operation result is stored in the data memory. This operation result data (output data a ′) is transferred to the DPRAM 130 and stored in a storage area indicated by the output data a ′ in FIG.

【0010】制御装置110は、この演算結果(出力デ
ータa’)をDPRAM130から取り出し、続いて
(同図に示す例では)この出力データa’を入力とする
演算Bを実行する。その後、この例では、TC120の
演算に置き換えることなく、制御装置110において演
算B〜演算Zを順次実行することにより、当該演算全体
としての演算結果を出力し、処理を終了する。
The control device 110 takes out the operation result (output data a ') from the DPRAM 130, and subsequently executes the operation B (in the example shown in the figure) using the output data a' as an input. Thereafter, in this example, the control device 110 sequentially executes the operations B to Z without replacing the operation with the TC 120, thereby outputting the operation result as the entire operation, and terminating the process.

【0011】また、TC120は、数値演算専用プロセ
ッサ、高速メモリ等を搭載しているので、比較的高価な
ものとなる。この為、例えば図9に示すように制御装置
110が複数台あるシステムにおいては(ここでは、制
御装置110−1〜110−mまでのm台)、TC12
0はどれか1台の制御装置110にのみ搭載させ(図で
は、制御装置110−1に搭載)、各制御装置110間
をリンク用の集積回路カード(リンクカード140−1
〜140−m)を用いて接続して、1つのTC120を
複数の各制御装置110で利用する構成にすることも考
えられる。
Further, since the TC 120 is equipped with a processor dedicated to numerical computation, a high-speed memory, and the like, it is relatively expensive. Therefore, for example, in a system having a plurality of control devices 110 as shown in FIG. 9 (here, m devices from control devices 110-1 to 110-m), the TC12
0 is mounted on only one of the control devices 110 (in the figure, mounted on the control device 110-1), and a link integrated circuit card (link card 140-1) is connected between the control devices 110.
To 140-m) so that one TC 120 is used by a plurality of control devices 110.

【0012】この場合、TC120は、そのプログラム
メモリに、上記演算A’〜Z’と同様に、各制御装置毎
に置き換え用の演算を格納しておく。これは、たとえ同
じ演算が2以上あったとしても1つのみ格納して共有す
るようなことはせず、各制御装置毎に別々に置き換え用
の演算を格納する。なぜならば、入力データの他に演算
内部に保持される変数を用いて計算されることがあるか
らである(例えば、前回の入力データの値を保持し、今
回の入力データの値と比較する等)。
In this case, the TC 120 stores a replacement operation for each control device in its program memory, similarly to the operations A 'to Z'. This means that even if there are two or more same operations, only one operation is not stored and shared, but the operation for replacement is separately stored for each control device. This is because the calculation may be performed using a variable held inside the operation in addition to the input data (for example, the value of the previous input data is held and compared with the value of the current input data, etc.). ).

【0013】ここで、上述した様に、基本的には、テク
ノロジーカード(TC)は、制御装置に組込まれている
ソフトウェアの一部ないし全部の演算を、制御装置に代
わって演算するものであるが、単純に与えられた入力デ
ータを用いて必要な演算を実行して結果を返すだけとい
う演算装置ではない。
Here, as described above, the technology card (TC) basically performs a part or all of the operation of the software incorporated in the control device in place of the control device. However, it is not an arithmetic device that simply executes a required operation using given input data and returns a result.

【0014】この例でのテクノロジーカードは、制御装
置の演算モデルを持ち(上記A’〜Z’の例のように、
制御装置自体が持っている演算モデルとは少し異なる
が、各演算に用いる入力データは共通である)、この演
算モデルに従って(その演算結果出力を制御装置が用い
るか否かに係わらず)常に演算を行ない出力を出してい
る。例えば、TCに与えられる入力データがユーザ等が
指示/入力する電動機のトルク指令値であるとし、これ
に応じた演算結果がトルク現在値であるとすると、トル
ク指令値が変化しない(ユーザ等が新たに指示/入力し
ない)場合でも、演算モデルに従って演算を行ってトル
ク現在値を出力する必要がある。これより、TCは、制
御装置が演算結果を用いない場合でも演算を行っている
(例えば図8の例では、実際にはTCでは演算B’等も
実行している。しかし制御装置はこの演算結果は用い
ず、自己の演算Bの演算結果を用いているので、その結
果、上記の通り“入力→演算A’→演算B→・・・→演
算Z→出力”という処理が行われることになる)。この
為、TC側では制御装置で扱うデータと同じデータを全
て保持しておく必要がある(つまり、制御装置のデータ
メモリのデータ構造を自己のデータメモリで再現する必
要がある)。また、これより、図9に示すようなシステ
ムの場合、TCは、複数の制御装置の各々のデータメモ
リの内容を全て保持しておく必要がある。
The technology card in this example has an operation model of the control device (as in the above examples A ′ to Z ′,
(The input data used for each operation is common, although it is slightly different from the operation model of the control device itself.) According to this operation model (regardless of whether the operation result output is used by the control device) or not, And output. For example, if the input data given to the TC is a torque command value of a motor instructed / input by a user or the like, and if a calculation result corresponding thereto is a current torque value, the torque command value does not change (the user or the like). Even if no new instruction / input is required, it is necessary to perform an operation according to the operation model and output the current torque value. Accordingly, the TC performs the calculation even when the control device does not use the calculation result (for example, in the example of FIG. 8, the TC actually performs the calculation B ′ and the like. However, the control device performs this calculation. Since the result of the operation B is used without using the result, the process of “input → operation A ′ → operation B →... → operation Z → output” is performed as described above. Become). Therefore, the TC side needs to hold all the same data as the data handled by the control device (that is, it is necessary to reproduce the data structure of the data memory of the control device in its own data memory). Further, from now on, in the case of the system as shown in FIG. 9, the TC needs to hold all the contents of the data memories of the plurality of control devices.

【0015】尚、リンクカード140は、複数の制御装
置で1つのTCを共有させる為にのみ用いられる構成で
はない。リンクカード140は、本来、複数の制御装置
間で同期運転等を行わせるために用いられていた構成で
あり(その制御装置の制御データを他の制御装置に通知
するだけなので、比較的演算負荷が軽い)、バッファ等
を有し、このバッファに自装置から他装置に通知するデ
ータや他装置から自己に通知されたデータが一時的に記
憶される。
The link card 140 is not used only for sharing one TC between a plurality of control devices. The link card 140 is originally used for performing a synchronous operation or the like between a plurality of control devices. (Since the control data of the control device is only notified to other control devices, the link card 140 has a relatively high computational load. ), A buffer or the like, in which data notified from the own device to the other device and data notified from the other device to the self are temporarily stored.

【0016】[0016]

【発明が解決しようとする課題】上述したように、TC
では、その演算結果を制御装置側で用いるか否かに係わ
らず、演算を実行しており、それ故、制御装置側の現在
のデータメモリの内容を全て保持しておく必要がある
が、一方で、その内容が変化しない入力データについて
は逐一DPRAMから読み出す必要はなく、TCのデー
タメモリに格納されているデータを用いて演算実行すれ
ばよいのであるが、DPRAMが仲介するデータ転送に
おいては互いに相手がどのデータを更新したのか分から
ないという問題があり、結局DPRAMから全てのデー
タを読み出さなければならなかった。この為、データ転
送に時間が掛かり、制御装置の演算(の一部)を行わせ
るものとして高速な演算ができるTCを用いるようにし
た意味が薄れてしまうという問題があった。
As described above, TC
In, the calculation is executed regardless of whether or not the calculation result is used on the control device side. Therefore, it is necessary to hold all the contents of the current data memory on the control device side. Therefore, it is not necessary to read out the input data whose contents do not change from the DPRAM one by one, and it is sufficient to execute the calculation using the data stored in the data memory of the TC. There was a problem that it was not possible to know which data was updated by the other party, and eventually all data had to be read from the DPRAM. For this reason, there is a problem that it takes time to transfer data, and the meaning of using TC which can perform high-speed operation as a part of the operation of the control device is reduced.

【0017】また、図9に示すシステムのように1つの
TCで複数の制御装置の演算を扱う場合、全ての制御装
置のデータ(演算に用いられるデータメモリのデータ)
をDPRAMで仲介させる為、DPRAMの容量の制約
により、1つのTCで扱える制御装置の数が制限される
か、あるいは各制御装置毎に使用できるデータ量を制限
する必要が生じていた。
Further, in the case where a single TC handles calculations of a plurality of control devices as in the system shown in FIG. 9, data of all control devices (data of a data memory used for calculation)
, The number of control devices that can be handled by one TC is limited, or the amount of data that can be used for each control device needs to be limited due to the limitation of the capacity of the DPRAM.

【0018】本発明の課題は、DPRAMを介して相互
にデータ転送するシステムにおいて、更新されたデータ
のみを交換できるようにすることでデータ転送処理を高
速に行えるようにし、またDPRAMの記憶容量によっ
てデータ転送に制限が生じることもなく、あるいは転送
データが転送元/転送先のメモリにおいて不連続に格納
されているような場合でもデータ転送が行えるようにす
ることである。
An object of the present invention is to enable a data transfer process to be performed at high speed by exchanging only updated data in a system for mutually transferring data via a DPRAM. An object of the present invention is to make it possible to perform data transfer even when data transfer is not restricted or transfer data is stored discontinuously in a transfer source / destination memory.

【0019】[0019]

【課題を解決するための手段】本願の請求項1記載の発
明は、データ転送を仲介するデュアルポートメモリにお
いて、転送されるデータを各々所定の記憶位置に格納す
るデータ記憶手段と、該データ記憶手段の各記憶位置毎
に対応して該記憶位置に格納されているデータが更新さ
れているか否かを示すフラグが格納されるデータ更新フ
ラグ格納手段とを有する構成としている。
According to a first aspect of the present invention, there is provided a dual port memory for mediating data transfer, a data storage means for storing data to be transferred at predetermined storage locations, and the data storage. Data update flag storage means for storing a flag indicating whether or not data stored in the storage location is updated corresponding to each storage location of the means.

【0020】上記構成のデュアルポートメモリを用いる
ことにより、例えば請求項2記載のような高速のデータ
転送が可能となる。請求項2記載のデータ転送方法は、
上記転送されるデータを各々所定の記憶位置に格納する
データ記憶手段と、該データ記憶手段の各記憶位置毎に
対応して該記憶位置に格納されているデータが更新され
ているか否かを示すフラグが格納されるデータ更新フラ
グ格納手段とを有するデュアルポートメモリを介するデ
ータ転送方法であって、データ転送元は、該デュアルポ
ートメモリにデータ転送する毎に該転送するデータを格
納する所定の記憶位置に対応するフラグを切換え制御
し、データ転送先は、その記憶位置に対応するフラグが
切換えられているデータを、デュアルポートメモリから
取り出す。
By using the dual-port memory having the above configuration, high-speed data transfer can be achieved, for example. The data transfer method according to claim 2 is
A data storage unit for storing the data to be transferred in a predetermined storage location, and indicating whether the data stored in the storage location has been updated for each storage location of the data storage unit. A data update flag storage means for storing a flag, wherein the data transfer source stores the data to be transferred each time data is transferred to the dual port memory. The switching of the flag corresponding to the position is controlled, and the data transfer destination fetches the data whose flag corresponding to the storage position is switched from the dual port memory.

【0021】上記データ転送方法によれば、データ転送
先では、フラグを参照することにより、今回更新された
(すなわち自己が必要とする)データがどれであるのか
を知ることができ、必要なデータのみを取り出すことが
できるので、データ転送量を少なくできる(すなわち、
データ転送の高速化を図れる)。
According to the above-described data transfer method, the data transfer destination can know which data has been updated this time (that is, the data required by itself) by referring to the flag. Data transfer volume can be reduced (ie,
Speeds up data transfer).

【0022】上記デュアルポートメモリは、制御装置が
行う演算を一部置き換える演算を実行するテクノロジー
カードが備えられる制御システムで用いられる。例えば
請求項3記載のように、制御装置と、該制御装置が行う
演算を一部置き換える演算を実行するテクノロジーカー
ド間で、デュアルポートメモリを介してデータ転送する
制御システムであって、前記デュアルポートメモリは、
前記制御装置−テクノロジーカード間で転送される各デ
ータを各々所定の記憶位置に格納するデータ記憶手段
と、該データ記憶手段の各記憶位置毎に対応して該記憶
位置に格納されているデータが更新されているか否かを
示すフラグが格納されるデータ更新フラグ格納手段とを
有し、前記制御装置またはテクノロジーカードは、自己
がデータ転送元となるときには該デュアルポートメモリ
にデータ転送する毎に該転送するデータを格納する所定
の記憶位置に対応するフラグを切換え制御し、自己がデ
ータ転送先となるときには対応するフラグが切換えられ
ている記憶位置に格納されているデータをデュアルポー
トメモリから取り出す。
The dual-port memory is used in a control system provided with a technology card that executes an operation that partially replaces the operation performed by the control device. 4. A control system for transferring data via a dual port memory between a control device and a technology card that executes an operation that partially replaces an operation performed by the control device, as described in claim 3, wherein the dual port Memory is
Data storage means for storing each data transferred between the control device and the technology card in a predetermined storage location, and data stored in the storage location corresponding to each storage location of the data storage means. And a data update flag storing means for storing a flag indicating whether or not the data has been updated, wherein the control device or the technology card is configured such that, when the control device or the technology card becomes a data transfer source, the control device or the technology card transfers the data to the dual port memory each time. A flag corresponding to a predetermined storage position for storing data to be transferred is controlled to be switched, and when the device itself becomes a data transfer destination, data stored in a storage position where the corresponding flag is switched is taken out from the dual port memory.

【0023】テクノロジーカードは、通常、高速な演算
機能を備えるものであり、上記デュアルポートメモリを
用いて高速なデータ転送を可能にすることにより、テク
ノロジーカードを用いるようにした意義が充分に活かせ
るようになる。
A technology card usually has a high-speed operation function, and enables the high-speed data transfer using the dual-port memory, thereby fully utilizing the significance of using the technology card. Become like

【0024】また、本願の請求項4記載の発明は、デー
タ転送を仲介するデュアルポートメモリにおいて、転送
されるデータを各々所定の記憶位置に格納するデータ記
憶手段と、該データ記憶手段の各記憶位置毎に対応して
該記憶位置に格納されているデータが更新されているか
否かを示すフラグが格納されるデータ更新フラグ格納手
段と、該更新されたデータが属するグループの識別番号
が書き込まれる識別番号記憶領域とを有する構成として
いる。
According to a fourth aspect of the present invention, in a dual port memory for mediating data transfer, data storage means for storing data to be transferred at predetermined storage locations, and each storage of the data storage means. Data update flag storage means for storing a flag indicating whether or not data stored in the storage location has been updated for each location, and an identification number of a group to which the updated data belongs is written. And an identification number storage area.

【0025】上記構成のデュアルポートメモリを用い
て、例えば請求項5記載のようなデータ転送方法を用い
ることにより、デュアルポートメモリのメモリ容量に依
存しないデータ転送が可能になる。
[0025] By using the dual port memory having the above-described structure and employing a data transfer method as described in claim 5, data transfer independent of the memory capacity of the dual port memory becomes possible.

【0026】請求項5記載のデータ転送方法は、転送さ
れるデータを各々所定の記憶位置に格納するデータ記憶
手段と、該データ記憶手段の各記憶位置毎に対応して該
記憶位置に格納されているデータが更新されているか否
かを示すフラグが格納されるデータ更新フラグ格納手段
と、該更新されたデータが属するグループの識別番号が
書き込まれる識別番号記憶領域と、を有するデュアルポ
ートメモリを介するデータ転送方法であって、データ転
送元は、該デュアルポートメモリにデータ転送する毎に
該転送するデータを格納する所定の記憶位置に対応する
フラグを切換え制御すると共に、該転送するデータが属
するグループの識別番号を識別番号記憶領域に書き込
み、データ転送先は、前記フラグと識別番号記憶領域を
参照し、その記憶位置に対応するフラグが切換えられて
いるデータをデュアルポートメモリから取り出し、自己
のデータメモリにおいて該データが属するグループに割
当てられている記憶領域に該データを格納する。
According to a fifth aspect of the present invention, there is provided a data transfer method, comprising: data storage means for storing data to be transferred at respective predetermined storage locations; and data stored at the storage location corresponding to each storage location of the data storage means. Data update flag storing means for storing a flag indicating whether or not the updated data is updated, and an identification number storage area in which the identification number of the group to which the updated data belongs is written. A data transfer source that controls switching of a flag corresponding to a predetermined storage location for storing the data to be transferred each time data is transferred to the dual port memory, and to which the data to be transferred belongs. The identification number of the group is written in the identification number storage area, and the data transfer destination refers to the flag and the identification number storage area, The data flag is switched corresponding extraction from the dual port memory, and stores the data in the data areas allocated to the group to which the data belongs in its own data memory.

【0027】上記データ転送方法によれば、取り扱う転
送データ量がデュアルポートメモリのメモリ容量より多
い場合でも、全転送データをデュアルポートメモリのメ
モリ容量以下の複数のグループに分割して扱うようにし
ているので、デュアルポートメモリのメモリ容量に依存
しないデータ転送が可能になる。
According to the above data transfer method, even when the amount of transfer data to be handled is larger than the memory capacity of the dual port memory, all the transfer data is divided into a plurality of groups smaller than the memory capacity of the dual port memory and handled. Therefore, data transfer independent of the memory capacity of the dual port memory can be performed.

【0028】また、本願の請求項6記載の発明は、デー
タ転送を仲介するデュアルポートメモリにおいて、転送
されてくるデータを順次格納するデータ記憶手段と、該
デュアルポートメモリが仲介すべき全てのデータの転送
元/転送先のメモリにおけるデータ格納位置に各々対応
して、そのデータが前記データ記憶手段に格納されてい
るか否かを示すフラグが格納されるフラグ格納手段とを
有する構成とする。
According to a sixth aspect of the present invention, in a dual port memory for mediating data transfer, data storage means for sequentially storing data to be transferred, and all data to be mediated by the dual port memory And a flag storage unit for storing a flag indicating whether or not the data is stored in the data storage unit, corresponding to the data storage position in the transfer source / destination memory.

【0029】上記構成のデュアルポートメモリによれ
ば、予め各データの格納位置が決められているのではな
く、転送されてくるデータを先頭から順番に格納してい
くにも係わらず、データ転送先で各データの種類(すな
わち、そのデータがどの演算で用いる為に転送されてき
たのか)を判別できるようにすることができる。
According to the dual-port memory having the above configuration, the storage location of each data is not determined in advance. Thus, it is possible to determine the type of each data (that is, which data has been transferred for use in which operation).

【0030】上記構成のデュアルポートメモリを用い
て、例えば請求項7記載のようなデータ転送方法を用い
ることにより、デュアルポートメモリのメモリ容量に依
存しないデータ転送が可能になる。更に、特に、上記転
送データをグループ分けして扱うデータ転送方法の場
合、今回の更新(転送)対象のデータが少ないにも係わ
らず各グループに分散してしまうと、全体としてデータ
転送効率が悪くなってしまう可能性があったが、そのよ
うなことはなくなる。
By using the dual-port memory having the above-described structure, for example, by using a data transfer method as set forth in claim 7, data can be transferred independently of the memory capacity of the dual-port memory. Further, in particular, in the case of the data transfer method in which the transfer data is handled in groups, if the data to be updated (transferred) this time is distributed to each group even though the data to be updated (transferred) is small, the data transfer efficiency is low as a whole. It could have been, but that is gone.

【0031】請求項7記載のデータ転送方法は、転送さ
れてくるデータを順次格納するデータ記憶手段と、仲介
対象となる全てのデータの転送元/転送先のメモリにお
けるデータ格納位置に各々対応して、そのデータが前記
データ記憶手段に格納されているか否かを示すフラグが
格納されるフラグ格納手段とを有するデュアルポートメ
モリを介するデータ転送方法であって、データ転送元
は、該デュアルポートメモリにデータ転送する毎に該転
送するデータに対応するフラグを切換え制御し、データ
転送先は、デュアルポートメモリのデータ記憶手段から
順次データを取り出す毎に、前記フラグ格納手段に格納
される各フラグを参照して、自己のメモリにおいて該取
り出したデータを格納すべきデータ格納位置を判別す
る。
The data transfer method according to claim 7 corresponds to a data storage means for sequentially storing data to be transferred and a data storage position in a transfer source / destination memory of all data to be transferred. A flag storage means for storing a flag indicating whether the data is stored in the data storage means, and a flag storage means for storing a flag indicating whether the data is stored in the data storage means. Each time data is transferred, the flag corresponding to the data to be transferred is switched and controlled. The data transfer destination reads each flag stored in the flag storage means each time data is sequentially taken out from the data storage means of the dual port memory. By referring to the data storage position, the data storage position where the extracted data is to be stored in its own memory is determined.

【0032】また、本願の請求項8記載の発明は、転送
されてくるデータを格納するデータ記憶手段と、転送対
象となる全てのデータに各々対応して、そのデータが前
記データ記憶手段に格納されているか否かを示すフラグ
が格納されるフラグ格納手段とを有するデュアルポート
メモリを介するデータ転送方法であって、データ転送元
は、該デュアルポートメモリにデータ転送する毎に該転
送するデータに対応するフラグを切換え制御し、データ
転送先は、前記転送対象となる全てのデータのデータ転
送元のメモリにおける格納アドレスを示すアドレステー
ブルを有し、該テーブルを参照して前記デュアルポート
メモリのデータ記憶手段から取り出したデータの自己の
メモリにおけるデータ格納位置を判断する。
The invention according to claim 8 of the present application is a data storage means for storing data to be transferred, and the data is stored in the data storage means in correspondence with all data to be transferred. And a flag storage means for storing a flag indicating whether or not the data is transferred to the dual port memory. The corresponding flag is switched, and the data transfer destination has an address table indicating the storage addresses of all the data to be transferred in the data transfer source memory, and the data in the dual port memory is referred to by referring to the table. The data storage position of the data retrieved from the storage means in its own memory is determined.

【0033】上記データ転送方法によれば、各転送デー
タがデータ転送元(または転送先)のメモリにおいて連
続的に順番に格納されている状況ではない場合でも、予
め用意されているアドレステーブルを参照することで自
己のメモリにおいて各データを格納すべきアドレスが分
かるので、このような状況においても正確なデータ転送
が可能になる。
According to the above-described data transfer method, even if each transfer data is not stored sequentially in the memory of the data transfer source (or transfer destination), the address table prepared in advance is referred to. By doing so, the address where each data is to be stored in its own memory is known, so that accurate data transfer is possible even in such a situation.

【0034】[0034]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。尚、以下の実施の形態の説
明では、制御装置として、上記従来の説明の例にならっ
て、電動機駆動用制御装置を一例にして説明するが、勿
論これに限るものではなく、本発明は少なくとも制御シ
ステム全般においてDPRAMを介してデータ転送する
処理が行われるものに適用できる。更に制御システムに
限ることなく、本発明によるDPRAMを用いるもの、
このDPRAMに対するデータ転送方法を適用可能なも
のであれば何でもよい。
Embodiments of the present invention will be described below with reference to the drawings. In the following description of the embodiment, a control device for driving an electric motor will be described as an example of a control device following the example of the above-described conventional description. However, the present invention is not limited to this, and at least the present invention The present invention can be applied to a system in which data transfer processing is performed via a DPRAM in the entire control system. Without limitation to a control system, using a DPRAM according to the present invention,
Any method can be used as long as the data transfer method for the DPRAM can be applied.

【0035】図1は、本実施の形態による制御装置とT
Cのハードウェア構成図である。電動機駆動用制御装置
10(以下、単に制御装置10という)は、CPU1
1、プログラムメモリ(PMEM)12、データメモリ
(DMEM)13等がローカルバス14に接続された構
成を有する。また、上述した図9に示す構成に備えて、
上記リンク用のオプションカード(リンクカード14
0)と接続するインタフェースを備えている。
FIG. 1 shows a control device according to the present embodiment and T
3 is a hardware configuration diagram of C. FIG. The motor drive control device 10 (hereinafter simply referred to as the control device 10) includes a CPU 1
1, a configuration in which a program memory (PMEM) 12, a data memory (DMEM) 13, and the like are connected to a local bus 14. Also, in preparation for the configuration shown in FIG.
Option card for the above link (link card 14
0).

【0036】CPU11は、当該制御装置10全体を制
御する中央処理装置である。PMEM12は、当該制御
装置10に各種処理を実行させる為の各種プログラムが
格納されているメモリ(プログラムメモリ;ここではR
OMが用いられる)である。
The CPU 11 is a central processing unit that controls the entire control device 10. The PMEM 12 is a memory (program memory; here, R) in which various programs for causing the control device 10 to execute various processes are stored.
OM is used).

【0037】DMEM13は、例えば演算に用いられる
データ等が格納されるメモリ(データメモリ)であり、
このデータとは例えば制御対象から検出された各種計測
データや、ユーザ等が指示/操作等して入力したデータ
等である。
The DMEM 13 is a memory (data memory) for storing data used for calculation, for example.
The data is, for example, various measurement data detected from a control target, data input by a user or the like through an instruction / operation, or the like.

【0038】CPU11は、ローカルバス14を介し
て、これらPMEM12、DMEM13にアクセス可能
であり、また本図では特に図示していないがオプション
の上記リンクカードが装着されている場合にはこのリン
クカードにアクセス可能であり、更に後述するTC20
内のDPRAMにアクセス可能となっている。
The CPU 11 can access the PMEM 12 and the DMEM 13 via the local bus 14, and when the optional link card is installed, which is not shown in FIG. Is accessible and further described in TC20
It is possible to access the DPRAM inside.

【0039】テクノロジーカード(TC)20は、CP
U21、プログラムメモリ(PMEM)22、データメ
モリ(DMEM)23等がローカルバス24に接続され
た構成を有する。更に、同図に示す例では、テクノロジ
ーカード(TC)20は、DPRAM30を内蔵してい
るが、上述してあるように、DPRAM30の実装位置
は、制御装置10−TC20の双方からアクセス可能で
あれば何処でもよいのであり、同図では一例としてTC
20内に実装される例を示している。
The technology card (TC) 20 is a CP
U21, a program memory (PMEM) 22, a data memory (DMEM) 23, and the like are connected to a local bus 24. Further, in the example shown in the figure, the technology card (TC) 20 has the DPRAM 30 built-in, but as described above, the mounting position of the DPRAM 30 may be accessible from both the control device 10 and the TC 20. Any location is acceptable, and FIG.
2 shows an example implemented in 20.

【0040】よって、同図では制御装置10はTC20
本体と直接アクセス可能なように見えるかもしれない
が、制御装置10のCPU11はDPRAM30に接続
して(具体的な接続形態については特に詳細には示さな
い。何等かの接続形態に限定されるものではなく、実際
上動作できるものであれば何でもよいからである)、制
御装置10−DPRAM30間ではデータ転送可能にな
っているのであり、TC20本体と直接アクセス可能と
なっているわけではない。
Therefore, in FIG.
Although it may appear that the main unit can be directly accessed, the CPU 11 of the control device 10 is connected to the DPRAM 30 (a specific connection mode is not particularly described in detail. However, the connection mode is not limited to any connection mode). However, any data can be used as long as it can operate in practice), and data can be transferred between the control device 10 and the DPRAM 30, and it is not possible to directly access the TC 20 itself.

【0041】一方、TC20のCPU21においても、
DPRAM30がローカルバス24に接続されていると
いっても、ローカルバス24を介して直接DPRAM3
0から読み出したデータを演算に用いるわけではなく、
PMEM22に格納されているプログラムにより演算を
実行する際には、一旦DPRAM30からDMEM23
にデータ転送して、DMEM23に格納されているデー
タを用いる(理由は、従来技術で説明してある)。
On the other hand, the CPU 21 of the TC 20 also
Although the DPRAM 30 is connected to the local bus 24, the DPRAM 3 is directly connected to the local bus 24.
The data read from 0 is not used for the operation,
When an operation is executed by a program stored in the PMEM 22, the DPMEM 30 is temporarily
And the data stored in the DMEM 23 is used (the reason is described in the related art).

【0042】ここで、従来では、上述してあるように、
DPRAM30内に格納されるデータは逐一全てDME
M23に転送していたが、以下に説明する本発明の第1
の実施例によればDPRAM30内のデータのうちその
内容が変わった(更新された)データのみをDMEM2
3に転送すれば済むようになる。
Here, conventionally, as described above,
The data stored in the DPRAM 30 is all DME
M23, but the first of the present invention described below
According to the embodiment, only the data whose contents have changed (updated) among the data in the DPRAM 30 are stored in the DMEM2.
Transfer to 3 is sufficient.

【0043】図2は、第1の実施例で用いるDPRAM
のデータ構成図である。尚、以下、データ転送元、デー
タ転送先とは、制御装置10、TC20のいずれか一方
がデータ転送元となる場合、他方がデータ転送先となる
意味であり、いずれかに決まっているわけではない。
FIG. 2 shows a DPRAM used in the first embodiment.
FIG. 4 is a data configuration diagram of FIG. Hereinafter, the data transfer source and the data transfer destination mean that, when one of the control device 10 and the TC 20 is the data transfer source, the other is the data transfer destination, and it is not necessarily decided to be either. Absent.

【0044】同図に示すDPRAM40内の記憶領域に
は、従来よりあるデータ格納領域40Bに加え、データ
更新フラグ格納領域40Aがある。データ格納領域40
Bには、例えば同図に示すようにデータ1〜データNの
各データを格納する各記憶領域に分割されている。デー
タ1〜データNとは、例えば上述してある入力データa
〜入力データzのように、各演算毎に対応してその演算
で用いられるデータであり、本例ではデータ転送元/転
送先のメモリ(データメモリ13、23)のデータ構造
に合わせて、各データ毎に所定の記憶領域に格納され
る。
The storage area in the DPRAM 40 shown in FIG. 3 includes a data update flag storage area 40A in addition to a conventional data storage area 40B. Data storage area 40
B is divided into storage areas for storing data 1 to N, for example, as shown in FIG. The data 1 to data N are, for example, the input data a
To input data z, which is data used in the operation corresponding to each operation. In this example, each data is used in accordance with the data structure of the data transfer source / destination memory (data memories 13 and 23). Each data is stored in a predetermined storage area.

【0045】データ更新フラグ格納領域40Aには、デ
ータ格納領域40Bの各データ記憶領域(データ1〜デ
ータNの記憶領域)毎に対応して、その記憶領域のデー
タが更新されたか否かを示す1ビットのフラグ(データ
更新フラグ)が格納される。
The data update flag storage area 40A indicates, for each data storage area (data 1 to data N storage area) of the data storage area 40B, whether or not the data in the storage area has been updated. A 1-bit flag (data update flag) is stored.

【0046】ここでは、フラグがON(1)の場合は更
新されたことを示し、フラグがOFF(0)の場合は更
新されていない(あるいは更新されたデータをデータ転
送先が読み出し済み)ことを示すものとする。
Here, when the flag is ON (1), it indicates that the data has been updated. When the flag is OFF (0), the data has not been updated (or the updated data has been read by the data transfer destination). Shall be shown.

【0047】例えば、データ転送元は、あるデータをD
PRAM40に転送する際、そのデータの記憶領域に対
応するフラグをON(1)制御する。そして、データ転
送先は、このデータを読み出すと、フラグをOFF
(0)制御する。例えば制御装置10側からDPRAM
にデータ転送された場合(この場合、制御装置10側が
データ転送元となる)、制御装置10のCPU11が対
応するフラグをON制御する。そして、この例ではデー
タ転送先となるTC20側は、例えば割込み信号等によ
り転送元がデータ書き込みを完了したことを知らせてく
ると、DPRAM40から、対応するフラグがON
(1)になっているデータのみを読み出し、読み出した
データに対応するフラグをOFF(0)制御する。
For example, the data transfer source transfers certain data to D
When the data is transferred to the PRAM 40, the flag corresponding to the storage area of the data is ON (1) controlled. Then, the data transfer destination reads the data and turns off the flag.
(0) Control. For example, DPRAM from the control device 10 side
(In this case, the control device 10 side is the data transfer source), the CPU 11 of the control device 10 turns on the corresponding flag. In this example, when the TC 20 serving as the data transfer destination notifies that the transfer source has completed the data writing by, for example, an interrupt signal, the corresponding flag is turned on from the DPRAM 40.
Only the data set to (1) is read, and the flag corresponding to the read data is turned off (0).

【0048】例えば、図3に示す例では、DPRAM4
0に格納されているデータ(データ1〜データN)のう
ちデータ1とデータI(I;1〜Nのいずれか)が更新
されるものとする。この場合、データ転送元(制御装置
10、TC20のいずれか一方であるが、ここでは制御
装置10であるものとして説明する)は、自己のデータ
メモリ(転送元メモリ;ここではDMEM13)からデ
ータ1とデータIをDPRAMに転送すると共に、この
データ1、データIの記憶領域に対応するフラグ(図の
データ1更新フラグ、データI更新フラグ)をON制御
する。これにより、データ転送先(ここではTC20)
は、データ更新フラグを参照すれば、どのデータが新た
に更新されたのか分かるようになる。よって、TC20
は、データ更新フラグ格納領域40Aを参照して、デー
タ1とデータIが更新されたことを知ると、データ1と
データIの記憶領域からデータを取り出して自己のデー
タメモリ(転送先メモリ;ここではDMEM23)に格
納する。そして、データ1更新フラグ、データI更新フ
ラグをOFF制御する。尚、制御装置10、TC20と
も、どのフラグがどのデータ記憶領域に対応するもので
あるかを示すデータ(対応テーブル等)を持っている。
For example, in the example shown in FIG.
It is assumed that data 1 and data I (I; any of 1 to N) among the data (data 1 to data N) stored in 0 are updated. In this case, the data transfer source (either the control device 10 or the TC 20, but it is described here as being the control device 10) transmits data 1 from its own data memory (transfer source memory; here, DMEM 13). And the data I are transferred to the DPRAM, and the flags (the data 1 update flag and the data I update flag in the figure) corresponding to the data 1 and data I storage areas are ON-controlled. Thereby, the data transfer destination (here, TC20)
Can refer to the data update flag to find out which data has been newly updated. Therefore, TC20
When referring to the data update flag storage area 40A and knowing that the data 1 and the data I have been updated, the data is taken out from the storage area of the data 1 and the data I and is stored in its own data memory (transfer destination memory; Then, it is stored in the DMEM 23). Then, the data 1 update flag and the data I update flag are turned off. Note that both the control device 10 and the TC 20 have data (correspondence table or the like) indicating which flag corresponds to which data storage area.

【0049】このように、第1の実施例によれば、DP
RAMを介するデータ転送において、データ転送先はD
PRAM内のどのデータが更新されたのか分かるように
なるので、必要なデータ(すなわち、更新されたデー
タ)のみを自己のデータメモリ(DMEM)に転送すれ
ばよくなり、これにより、従来では逐一全データを転送
させなければならず、高速な演算ができるTCを用いる
ようにした意味が薄れてしまうという問題があったが、
これを解消できる。
As described above, according to the first embodiment, the DP
In data transfer via the RAM, the data transfer destination is D
Since it becomes possible to know which data in the PRAM has been updated, it is only necessary to transfer necessary data (that is, updated data) to its own data memory (DMEM). There was a problem that the data had to be transferred, and the meaning of using TC capable of high-speed operation was lost.
This can be eliminated.

【0050】尚、図3、及び以下の図4以降の図面で
は、図8の演算モデルにおける入力、出力のいずれか一
方のみを示しているのであり、例えば転送元が制御装置
10である場合は転送データは図8における入力データ
であり、転送元がTC20である場合には転送データは
図8における出力データということになる。
Note that FIG. 3 and the following drawings after FIG. 4 show only one of the input and output in the operation model of FIG. 8, and for example, when the transfer source is the control device 10, The transfer data is the input data in FIG. 8, and when the transfer source is the TC 20, the transfer data is the output data in FIG.

【0051】上述した第1の実施例では、転送元/転送
先のデータメモリ(DMEM13、23)において、各
演算毎に使用するデータの格納位置が決まっていること
から、DPRAM40のデータ構造もこれらに合わせて
いたが、DPRAM40については必ずしもデータ構造
を同じにしなければならないわけではない(図8を見る
と、一見、同じでなければ演算に支障が出るように見え
るかもしれないが、既に述べている通り、図8は演算モ
デルを示しているのであり、実際にはDPRAMのデー
タを直接演算に用いるわけではないので)。転送元/転
送先のデータメモリにおいて、各データがそれぞれ決ま
った場所に格納されればそれでよいのであり、換言すれ
ば、DPRAM40から取り出したデータが自己のデー
タメモリのどの格納位置に格納すべきデータであるのか
が分かるようになっていればよい。
In the above-described first embodiment, since the storage locations of data to be used for each operation are determined in the source / destination data memories (DMEMs 13 and 23), the data structure of the DPRAM 40 is However, the data structure of the DPRAM 40 does not necessarily have to be the same (see FIG. 8, at first glance, if it is not the same, it may seem that the operation will be hindered. As shown, FIG. 8 shows an operation model, and the data of the DPRAM is not actually used directly for the operation.) It suffices if each data is stored in a predetermined location in the transfer source / destination data memory. In other words, the data extracted from the DPRAM 40 is stored in any storage location of its own data memory. It just needs to be able to tell if it is.

【0052】これについて、以下、第2の実施例を説明
する。図4は、第2の実施例におけるDPRAMのデー
タ構造とデータ転送の一例を示す図である。
In this regard, a second embodiment will be described below. FIG. 4 is a diagram showing an example of the data structure and data transfer of the DPRAM in the second embodiment.

【0053】第2の実施例は、TCで扱うデータ量が多
く、DPRAMの容量では収まりきらないようなデータ
転送が行われる場合でも、データ転送可能にする手法を
提案する。ここでは、例えば上記図9で説明したよう
な、リンクカード等を用いて複数の制御装置で1つのT
Cを使用する構成を例にして説明する。
The second embodiment proposes a method of enabling data transfer even when the amount of data handled by the TC is large and data transfer that cannot be accommodated by the capacity of the DPRAM is performed. Here, for example, as described with reference to FIG.
The configuration using C will be described as an example.

【0054】同図に示すように、第2の実施例における
DPRAM50は、データ更新フラグ格納領域50Aに
加えて、データ群番号記憶領域50Cを有する。データ
群番号記憶領域50Cには、データ転送元によりデータ
群番号が書き込まれる。データ群番号は、例えば、一例
としては、DPRAM50において更新されたデータ
が、複数の制御装置10のうちのどの制御装置10のデ
ータであるのかを区別できるようにする為に、予め各制
御装置10毎に割当てられている番号である。例えば、
通常、このようなシステムでは予め各制御装置10毎に
固有の識別番号が割当てられているので、これをデータ
群番号として使用すればよい。
As shown in the figure, the DPRAM 50 in the second embodiment has a data group number storage area 50C in addition to the data update flag storage area 50A. The data group number is written in the data group number storage area 50C by the data transfer source. For example, the data group number is set in advance in each of the control devices 10 in order to distinguish which of the plurality of control devices 10 the data updated in the DPRAM 50 is. It is a number assigned to each. For example,
Usually, in such a system, a unique identification number is assigned to each control device 10 in advance, and this may be used as a data group number.

【0055】データ転送元(制御装置10、TC20の
いずれか一方)は、データ転送先(他方)にデータを送
る場合、必要なデータ(例えばTC20に行わせる演算
で用いるデータまたはその演算結果;図では、データ1
とデータI)をDPRAM50に転送すると共に、この
データが複数の制御装置10の中のどの制御装置10の
データであるかをデータ転送先に知らせる為に、上記デ
ータ群番号を、上記DPRAM50のデータ群番号記憶
領域50Cに書き込む。その際、第1の実施例と同様
に、データ更新フラグ格納領域50Aのデータ更新フラ
グをON制御する。
When the data transfer source (either the control device 10 or the TC 20) sends data to the data transfer destination (the other), necessary data (for example, data used in an operation performed by the TC 20 or an operation result thereof; So, data 1
And the data I) are transferred to the DPRAM 50, and the data group number is written to the DPRAM 50 in order to notify the data transfer destination of which of the plurality of control devices 10 the data is. Write to the group number storage area 50C. At this time, as in the first embodiment, the data update flag in the data update flag storage area 50A is ON-controlled.

【0056】これより、データ転送先では、データ群番
号記憶領域50Cとデータ更新フラグ格納領域50Aと
を参照すれば、今回更新されたデータ(DPRAM50
に転送されたデータ)が、どの制御装置10のどのデー
タであるのかを判別できる。よって、有効な(今回更新
のあった)データのみをDPRAM50を取り出し且つ
この取り出したデータを格納すべき記憶領域(自己のD
MEM)に間違いなく格納させることができる。同図の
例では、転送先では、DPRAMからデータ1とデータ
Iのみを取り出して、(データ群番号記憶領域には“デ
ータ群i”が格納されているものとする)転送先メモリ
(自己のDMEM)内のデータ群iに属するデータ1と
データIの格納領域に、取り出したデータを格納する。
At the data transfer destination, referring to the data group number storage area 50C and the data update flag storage area 50A, the data updated this time (DPRAM 50
) Can be determined. Therefore, only the valid (updated at this time) data is taken out from the DPRAM 50, and the storage area (the own D
MEM). In the example shown in the figure, at the transfer destination, only data 1 and data I are extracted from the DPRAM, and it is assumed that "data group i" is stored in the data group number storage area. The extracted data is stored in the storage area of data 1 and data I belonging to data group i in DMEM).

【0057】このように、複数の制御装置10が1つの
TC20を使用する為にTC20で扱うデータ量が増え
ても、1回のデータ転送処理で扱うデータ転送量をDP
RAMの記憶容量に合わせるようにすることにより、D
PRAMの記憶容量を増やしたり、あるいはDPRAM
の記憶容量によって1つのTCで取り扱える制御装置の
数が制限されたりすることはない。
As described above, even if the amount of data handled by the TC 20 increases because a plurality of control devices 10 use one TC 20, the data transfer amount handled by one data transfer process is set to DP.
By adjusting to the storage capacity of the RAM, D
Increase the storage capacity of PRAM or DPRAM
Does not limit the number of control devices that can be handled by one TC.

【0058】尚、上述した説明では、複数の制御装置1
0が1つのTC20を使用するシステムを例にした為、
データ群番号は各制御装置10を識別するものとして説
明したが、これは一例であり、このような例に限るもの
ではない。基本的に、データ群番号は、DPRAM50
の容量より大きいデータを扱う場合にこのデータをDP
RAM50の容量以下のデータ群に分割して各データ群
に任意の番号を割当てるものである。これにより転送先
ではデータ群番号記憶領域50Cを参照すれば今回転送
元がDPRAM50に転送したデータがどのデータ群に
属するデータであるのかを判別でき、制御装置10−T
C20間のデータ転送において扱えるデータ量がDPR
AMの容量によって制限されるようなことがなくなる。
In the above description, the plurality of control devices 1
Since 0 is an example of a system using one TC20,
Although the data group number has been described as identifying each control device 10, this is an example, and the present invention is not limited to such an example. Basically, the data group number is the DPRAM 50
When handling data larger than
The data is divided into data groups smaller than the capacity of the RAM 50 and an arbitrary number is assigned to each data group. By referring to the data group number storage area 50C at the transfer destination, it is possible to determine to which data group the data transferred from the transfer source to the DPRAM 50 this time belongs, and the control device 10-T
The amount of data that can be handled in data transfer between C20 is DPR
No longer limited by the capacity of the AM.

【0059】次に、図5を参照して、第3の実施例につ
いて説明する。上述した第2の実施例では、例えば実際
の更新(転送)データ数が少ないにも係わらず、各更新
データが異なるデータ群に属している場合等には、この
少ない更新データを全て転送する為に、何度もデータ群
番号を書き換えるデータ転送処理を行わなければなら
ず、データ転送が非効率化してしまう。
Next, a third embodiment will be described with reference to FIG. In the above-described second embodiment, for example, when each update data belongs to a different data group even though the actual number of update (transfer) data is small, all of the small update data are transferred. In addition, a data transfer process for rewriting the data group number must be performed many times, which makes data transfer inefficient.

【0060】これより、第3の実施例では、DPRAM
は、転送されてくるデータを順次格納していき、各デー
タが転送元/転送先メモリのデータ構造のどのデータに
該当するかは更新フラグにより判別する方法を提案す
る。
Thus, in the third embodiment, the DPRAM
Proposes a method of sequentially storing transferred data and determining which data in the data structure of the source / destination memory corresponds to each data by using an update flag.

【0061】同図に示すDPRAM60は、データ更新
フラグ格納領域60Aと、データ格納領域60Bを有し
ており、一見DPRAM40と同じに見えるかもしれな
いが、DPRAM60のデータ格納領域60Bでは、各
データ毎に格納すべき記憶領域が決まっているわけでは
ない。転送されてくるデータは、データ格納領域60B
の先頭から順次格納されていく。また、データ更新フラ
グ格納領域60Aに格納される各データ更新フラグは、
転送されてくるデータ(今回更新されるデータ)の転送
元/転送先メモリにおける格納位置(アドレス)を示
す。
The DPRAM 60 shown in FIG. 2 has a data update flag storage area 60A and a data storage area 60B, and may seem at first glance to be the same as the DPRAM 40. However, in the data storage area 60B of the DPRAM 60, Is not fixed. The transferred data is stored in the data storage area 60B.
Are stored sequentially from the beginning. Each data update flag stored in the data update flag storage area 60A is:
Indicates the storage location (address) of the transferred data (data to be updated this time) in the transfer source / destination memory.

【0062】例えば図5に示す例では、転送元では、自
己のDMEM(転送元メモリ)に格納されているデータ
1〜データNのうち、例えばデータ1、データ4、デー
タI、データN−2、データNを、今回転送するものと
する。この場合、データ1、データ4、データI、デー
タN−2、データNは、DPRAM60のデータ格納領
域60Bの先頭から順番に格納されていく。そして、転
送元は、これらデータ1、データ4、データI、データ
N−2、データNに各々対応するデータ更新フラグをO
N制御する。
For example, in the example shown in FIG. 5, at the transfer source, among data 1 to data N stored in its own DMEM (transfer source memory), for example, data 1, data 4, data I, data N-2 , Data N is transferred this time. In this case, data 1, data 4, data I, data N-2, and data N are stored in order from the top of the data storage area 60B of the DPRAM 60. Then, the transfer source sets the data update flags respectively corresponding to the data 1, data 4, data I, data N-2, and data N to O.
N control.

【0063】転送先では、DPRAM60に格納されて
いるデータを、そのデータ格納領域30Bの先頭から順
番に読み出すと共に、これら各データがどのデータであ
るのか(すなわち、転送先メモリにおけるデータの格納
位置)を、データ更新フラグ格納領域60Aを参照して
判断する。すなわち、データ更新フラグ格納領域60A
の各フラグをデータ1に対応するものから順番にチェッ
クしていき、最初にONになっていたフラグに対応する
データが、データ格納領域30Bの先頭に格納されてい
るものと判断する。図示の例では、まず最初にデータ1
に対応するフラグがONになっているので、データ格納
領域30Bの先頭に格納されているデータは、転送先メ
モリ(自己のDMEM)における図示の「データ1」の
格納位置に格納すべきデータであると判断する。同様
に、順次フラグをチェックしていくと、データ2、デー
タ3に対応するフラグはOFF(0)であり、その次の
データ4に対応するフラグをみるとONになっているの
で、データ格納領域30Bの先頭から2番目に格納され
ているデータを転送先メモリ(自己のDMEM)におけ
る図示の「データ4」の格納位置に書き込む。以下、同
様にして、データI、データN−2、データNを、それ
ぞれ、転送先メモリ(自己のDMEM)の所定の格納位
置に転送する。勿論、その際、転送したデータに対応す
るフラグはOFF制御する。尚、転送完了したデータ
は、データ格納領域30Bから消去される。
At the transfer destination, the data stored in the DPRAM 60 is read out in order from the beginning of the data storage area 30B, and what kind of data each is (ie, the data storage position in the transfer destination memory). Is determined with reference to the data update flag storage area 60A. That is, the data update flag storage area 60A
Are checked in order from the one corresponding to the data 1, and it is determined that the data corresponding to the flag that is turned ON first is stored at the head of the data storage area 30B. In the example shown, data 1
Is ON, the data stored at the head of the data storage area 30B is the data to be stored in the storage location of “Data 1” in the transfer destination memory (own DMEM). Judge that there is. Similarly, when the flags are sequentially checked, the flags corresponding to data 2 and data 3 are OFF (0), and the flag corresponding to the next data 4 is ON. The data stored second from the head of the area 30B is written to the storage location of “Data 4” in the transfer destination memory (own DMEM). Hereinafter, similarly, the data I, the data N-2, and the data N are respectively transferred to predetermined storage locations of the transfer destination memory (own DMEM). At this time, the flag corresponding to the transferred data is turned off. The data that has been transferred is deleted from the data storage area 30B.

【0064】このように、第3の実施例によれば、制御
装置10−TC20間のデータ転送において、DPRA
Mの記憶容量に依存せずデータ転送を行え、更にデータ
をグループ化していない(データ群番号を用いない)の
で、例えば更新データが少ないのに各々異なるグループ
に属する為にデータ転送効率が悪くなるというような状
況は起こらない。
As described above, according to the third embodiment, in the data transfer between the control device 10 and the TC 20, the DPRA
Data transfer can be performed without depending on the storage capacity of M, and data is not grouped (data group number is not used). For example, although update data is small, each data belongs to a different group, so that data transfer efficiency deteriorates. Such a situation does not occur.

【0065】次に、図6を参照して、第4の実施例につ
いて説明する。第4の実施例では、転送元/転送先のデ
ータメモリで、DPRAMを介して転送させるデータ
が、不連続に存在するような場合でも、データ転送が行
えるようにする。すなわち、第1〜第3の実施例では、
各転送データ(制御装置10−TC20間での転送対象
のデータ;データ1〜データN)は、転送元/転送先の
メモリにおいて格納位置が連続しているので、単に1、
2、3・・・N−1、Nというような転送データの中で
の順番が分かればそのデータの格納位置が分かるように
できる。しかしながら、各転送データ(データ1〜デー
タN)の格納位置が不連続である場合、すなわち、図6
に示すように各転送データ(データ1〜データN)の格
納位置の間に(例えばTC20での演算には用いないよ
うな)データが格納されるようになっている場合には、
データ更新フラグ格納領域を参照しても、DPRAMか
ら取り出したデータを格納すべきアドレスが分からない
ことになる。第4の実施例では、このような場合でもデ
ータ転送可能にする手法を提案する。
Next, a fourth embodiment will be described with reference to FIG. In the fourth embodiment, data transfer can be performed even when data to be transferred via the DPRAM exists discontinuously in the transfer source / destination data memory. That is, in the first to third embodiments,
Each transfer data (data to be transferred between the control device 10 and the TC 20; data 1 to data N) has a continuous storage position in the transfer source / destination memory.
If the order in transfer data such as 2, 3,..., N-1, N is known, the storage position of the data can be known. However, when the storage position of each transfer data (data 1 to data N) is discontinuous, that is, FIG.
In the case where data is stored between the storage positions of the transfer data (data 1 to data N) (for example, not used for the operation in the TC 20) as shown in FIG.
By referring to the data update flag storage area, the address where the data extracted from the DPRAM should be stored cannot be determined. The fourth embodiment proposes a method for enabling data transfer even in such a case.

【0066】尚、ここで、転送元/転送先のメモリにお
いて転送データが不連続に存在する場合とは、例えば
(a)データが物理的に違うメモリ上に存在する場合、
(b)移植性を高めたい場合、等である。
Here, the case where the transfer data exists discontinuously in the transfer source / destination memory means, for example, (a) when the data exists in a physically different memory.
(B) When it is desired to enhance portability.

【0067】(a)データが物理的に違うメモリ上に存
在する場合とは、例えば、DPRAMを介して入出力す
るデータの種類が複数ある場合であって、それらが物理
的に別々のメモリに割付けられる場合である(例えば、
制御装置10と制御対象(電動機等)間で入出力するデ
ータは比較的高速のメモリに割付け、ユーザ等より設定
/指示入力されるデータは比較的低速のメモリに割付け
られる等。あるいは制御装置固有の情報はROMに格納
しておく等)。
(A) The case where data exists in physically different memories is, for example, a case where there are a plurality of types of data to be input / output via the DPRAM, and these are stored in physically separate memories. Is assigned (for example,
Data input / output between the control device 10 and a control target (such as a motor) is allocated to a relatively high-speed memory, and data set / instructed by a user or the like is allocated to a relatively low-speed memory. Alternatively, information unique to the control device is stored in a ROM, etc.).

【0068】(b)移植性を高めたい場合とは、例え
ば、制御装置10/TC20のどちらかを作り直す場合
に、ハードウェア的要因(例えば、搭載するCPUの変
更、2つのメモリを大容量の1つのメモリに置き換える
等)、ソフトウェア的要因(新機能追加によるメモリの
データ構造の変更等)の要因で、データの格納アドレス
が変わることがあるので、あえて不連続にしている場合
である。
(B) To improve portability, for example, when re-creating either the control device 10 or the TC 20, a hardware factor (for example, a change of a mounted CPU, a large capacity of two memories). The data storage address may change due to software-related factors (such as replacement with one memory) or software-related factors (such as a change in the memory data structure due to the addition of a new function).

【0069】図6において、DPRAM70のデータ構
造は、図5と同じであってよい。違いは、制御装置10
/TC20が、各々、自己のDMEM(13、23)に
格納するデータのうちDPRAM70を介して入出力す
る各データのDMEM上での格納アドレスを示すアドレ
ステーブルを保持している点である。そして、同図に示
す例では、事前に制御装置10がTC20に対して、両
者間で転送されるデータ(データ1〜データN;不連続
に格納されている)の各々の自己のメモリ(DMEM1
3等)における格納位置を示すアドレステーブルを渡し
ている。また、本例では、DPRAM70のデータ更新
フラグ格納領域70Aにあるデータ更新フラグは、アド
レステーブルの先頭から何番目にあるデータが更新され
たのかを示すものとなる。尚、TC20のDMEM23
のデータ構造は、制御装置10のDMEM23のデータ
構造と同一にさせている(これは、制御装置10からT
C20への演算処理の移植性を良くするためである。す
なわち、従来の説明で述べているように、TCとは、制
御装置で行う演算の一部を、同じ入出力を持った別の演
算に置き換える為に存在するが、このときにTC20の
DMEM23が制御装置10側のデータ構造と同じデー
タ構造を持っていれば、TC20のプログラミング(通
常、制御装置10の演算処理を一部変更したものを移植
する)が容易になるからである。尚、TC20は、通
常、制御装置10に比べて大容量のメモリを搭載してい
るので、メモリの使用効率よりも、移植性の良さのほう
が全体的なコスト削減効果が大きい)。
In FIG. 6, the data structure of DPRAM 70 may be the same as that of FIG. The difference is that the control device 10
/ TC 20 holds an address table indicating the storage address on DMEM of each data input / output via DPRAM 70 among the data stored in its own DMEM (13, 23). In the example shown in the figure, the control device 10 sends data (data 1 to data N; stored discontinuously) between the TC 20 and the TC 20 in advance in its own memory (DMEM1).
3) is passed. Further, in this example, the data update flag in the data update flag storage area 70A of the DPRAM 70 indicates what number of data from the top of the address table has been updated. In addition, DMEM23 of TC20
Is the same as the data structure of the DMEM 23 of the control device 10 (this is
This is to improve portability of the arithmetic processing to C20. That is, as described in the description of the related art, TC exists to replace a part of the operation performed by the control device with another operation having the same input / output. At this time, the DMEM 23 of the TC 20 This is because if the data structure has the same data structure as that of the control device 10, programming of the TC 20 (usually transplanting a partially modified operation process of the control device 10) becomes easy. Incidentally, since the TC 20 usually has a large capacity memory as compared with the control device 10, the portability is greater than the memory use efficiency in the overall cost reduction effect).

【0070】図6において、転送元は、自己の転送元メ
モリ(DMEM13または23)に格納されているデー
タのうち、転送先に渡すべきデータを順次DPRAM7
0に転送すると共に、転送したデータに対応するデータ
更新フラグをON制御する。
In FIG. 6, the transfer source sequentially transfers data to be transferred to the transfer destination among the data stored in its own transfer source memory (DMEM 13 or 23) to the DPRAM 7.
0, and the data update flag corresponding to the transferred data is ON controlled.

【0071】転送先では、DPRAM70に格納されて
いるデータを、そのデータ格納領域70Bの先頭から順
番に読み出すと共に、データ更新フラグ格納領域70A
を参照することによりこれらデータがアドレステーブル
71の先頭から何番目にあるデータに対応するものかを
判断する。これより、DPRAM70から読み出したデ
ータの自己のDMEM上での格納位置(アドレス)は、
アドレステーブル71を参照することにより分かるの
で、この格納位置に当該データを格納する。
At the transfer destination, the data stored in the DPRAM 70 is read out sequentially from the beginning of the data storage area 70B, and the data update flag storage area 70A is read.
To determine the order of these data from the top of the address table 71. Thus, the storage location (address) of the data read from the DPRAM 70 on the DMEM is:
Since the data can be known by referring to the address table 71, the data is stored in this storage location.

【0072】このように、第4の実施例では、アドレス
テーブル71を用いることにより、DPRAM70を介
して転送させるデータが、転送元/転送先のメモリ(デ
ータメモリDMEM13、23等)に不連続に格納され
ている場合でも、転送先ではDPRAM70から取り出
した各データを格納すべきアドレスを知ることができ、
確実にデータ転送が行える。
As described above, in the fourth embodiment, by using the address table 71, the data to be transferred via the DPRAM 70 is discontinuously stored in the source / destination memories (the data memories DMEM13, 23, etc.). Even if it is stored, the transfer destination can know the address where each data taken out from the DPRAM 70 should be stored,
Data transfer can be performed reliably.

【0073】尚、DPRAM70のデータ構造は、図6
では一例として図5のDPRAM60と同じとしたが、
これに限るものではなく、DPRAM40のデータ構造
であっても実施可能である。
The data structure of the DPRAM 70 is shown in FIG.
Then, as an example, the same as the DPRAM 60 in FIG.
However, the present invention is not limited to this, and can be implemented even with the data structure of the DPRAM 40.

【0074】また、尚、第4の実施例によれば、上記
(b)のように制御装置10/TC20のどちらかのハ
ードウェア/ソフトウェアを変更する場合に、アドレス
テーブルを修正するだけで、もう一方のハードウェア/
ソフトウェアは変更しないで済むようになるという効果
も生じる。
According to the fourth embodiment, when either hardware / software of the control device 10 / TC20 is changed as in (b) above, only the address table is corrected. The other hardware /
Another effect is that the software does not need to be changed.

【0075】尚、上述した各実施例の説明では、新たに
更新されたデータに対応するデータ更新フラグはON
(1)となるようにしたが、勿論、その逆にOFF
(0)となるようにしてもよい。
In the above description of each embodiment, the data update flag corresponding to the newly updated data is ON.
(1), but of course, on the contrary, OFF
(0).

【0076】[0076]

【発明の効果】以上、詳細に説明したように、本発明の
デュアルポートメモリ、そのデータ転送方法、及びデュ
アルポートメモリを用いる制御システムによれば、デュ
アルポートメモリを介して相互にデータ交換するシステ
ムにおいて、必要なデータのみを交換できるようにする
ことでデータ転送の効率化を図り、以て高速処理が行え
るテクノロジーカードを利用するという利点を充分に活
かすことができる。またデュアルポートメモリの記憶容
量によってデータ転送に制限が生じることがなくなる。
また、転送データの転送元/転送先のメモリにおける格
納位置が不連続である場合でもデータ交換が行えるよう
にできる。
As described above in detail, according to the dual port memory, the data transfer method thereof, and the control system using the dual port memory of the present invention, a system for mutually exchanging data via the dual port memory. In this case, the efficiency of data transfer can be improved by exchanging only necessary data, and the advantage of using a technology card capable of high-speed processing can be fully utilized. Also, there is no longer any restriction on data transfer due to the storage capacity of the dual port memory.
Further, even when the storage locations of the transfer data in the transfer source / destination memory are discontinuous, data exchange can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】制御装置とTCのハードウェア構成図である。FIG. 1 is a hardware configuration diagram of a control device and a TC.

【図2】第1の実施例で用いるDPRAMのデータ構成
図である。
FIG. 2 is a data configuration diagram of a DPRAM used in the first embodiment.

【図3】第1の実施例によるデータ転送方法を説明する
為の図である。
FIG. 3 is a diagram for explaining a data transfer method according to the first embodiment.

【図4】第2の実施例によるデータ転送方法を説明する
為の図である。
FIG. 4 is a diagram for explaining a data transfer method according to a second embodiment.

【図5】第3の実施例によるデータ転送方法を説明する
為の図である。
FIG. 5 is a diagram for explaining a data transfer method according to a third embodiment.

【図6】第4の実施例によるデータ転送方法を説明する
為の図である。
FIG. 6 is a diagram for explaining a data transfer method according to a fourth embodiment.

【図7】制御システムの一例を示す図である。FIG. 7 is a diagram illustrating an example of a control system.

【図8】制御装置/TCの演算モデル図である。FIG. 8 is a calculation model diagram of the control device / TC.

【図9】複数の制御装置を有するシステムの概略構成図
である。
FIG. 9 is a schematic configuration diagram of a system having a plurality of control devices.

【符号の説明】[Explanation of symbols]

10 電動機駆動用制御装置 11 CPU 12 プログラムメモリ(PMEM) 13 データメモリ(DMEM) 14 ローカルバス 20 テクノロジーカード(TC) 21 CPU 22 プログラムメモリ(PMEM) 23 データメモリ(DMEM) 24 ローカルバス 30 DPRAM 40 DPRAM 40A データ更新フラグ格納領域 40B データ格納領域 50 DPRAM 50A データ更新フラグ格納領域 50B データ格納領域 50C データ群番号記憶領域 60 DPRAM 60A データ更新フラグ格納領域 60B データ格納領域 70 DPRAM 70A データ更新フラグ格納領域 70B データ格納領域 71 アドレステーブル Reference Signs List 10 motor drive control device 11 CPU 12 program memory (PMEM) 13 data memory (DMEM) 14 local bus 20 technology card (TC) 21 CPU 22 program memory (PMEM) 23 data memory (DMEM) 24 local bus 30 DPRAM 40 DPRAM 40A data update flag storage area 40B data storage area 50 DPRAM 50A data update flag storage area 50B data storage area 50C data group number storage area 60 DPRAM 60A data update flag storage area 60B data storage area 70 DPRAM 70A data update flag storage area 70B data Storage area 71 Address table

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 データ転送を仲介するデュアルポートメ
モリにおいて、 転送されるデータを各々所定の記憶位置に格納するデー
タ記憶手段と、 該データ記憶手段の各記憶位置毎に対応して該記憶位置
に格納されているデータが更新されているか否かを示す
フラグが格納されるデータ更新フラグ格納手段とを有す
ることを特徴とするデュアルポートメモリ。
1. A dual port memory for mediating data transfer, comprising: a data storage means for storing data to be transferred at predetermined storage locations; and a storage location corresponding to each storage location of the data storage means. A data update flag storage unit for storing a flag indicating whether stored data has been updated or not.
【請求項2】 転送されるデータを各々所定の記憶位置
に格納するデータ記憶手段と、該データ記憶手段の各記
憶位置毎に対応して該記憶位置に格納されているデータ
が更新されているか否かを示すフラグが格納されるデー
タ更新フラグ格納手段とを有するデュアルポートメモリ
を介するデータ転送方法であって、 データ転送元は、該デュアルポートメモリにデータ転送
する毎に該転送するデータを格納する所定の記憶位置に
対応するフラグを切換え制御し、 データ転送先は、その記憶位置に対応するフラグが切換
えられているデータを、デュアルポートメモリから取り
出すことを特徴とするデータ転送方法。
2. A data storage means for storing data to be transferred at predetermined storage locations, respectively, and whether data stored at the storage location is updated corresponding to each storage location of the data storage means. A data update flag storing means for storing a flag indicating whether the data is transferred or not, the data transfer source storing the data to be transferred each time data is transferred to the dual port memory. A data transfer destination that retrieves, from a dual port memory, data whose flag is switched corresponding to the storage location.
【請求項3】 制御装置と、該制御装置が行う演算を一
部置き換える演算を実行するテクノロジーカード間で、
デュアルポートメモリを介してデータ転送する制御シス
テムであって、 前記デュアルポートメモリは、前記制御装置−テクノロ
ジーカード間で転送される各データを各々所定の記憶位
置に格納するデータ記憶手段と、該データ記憶手段の各
記憶位置毎に対応して該記憶位置に格納されているデー
タが更新されているか否かを示すフラグが格納されるデ
ータ更新フラグ格納手段とを有し、 前記制御装置またはテクノロジーカードは、自己がデー
タ転送元となるときには該デュアルポートメモリにデー
タ転送する毎に該転送するデータを格納する所定の記憶
位置に対応するフラグを切換え制御し、自己がデータ転
送先となるときには対応するフラグが切換えられている
記憶位置に格納されているデータをデュアルポートメモ
リから取り出すことを特徴とするデュアルポートメモリ
を用いる制御システム。
3. The method according to claim 1, wherein the control device and a technology card that performs an operation for partially replacing the operation performed by the control device include:
A control system for transferring data via a dual-port memory, wherein the dual-port memory stores data to be transferred between the control device and the technology card at respective predetermined storage locations; Data update flag storage means for storing a flag indicating whether or not data stored in the storage location has been updated for each storage location of the storage means, the control device or the technology card Controls switching of a flag corresponding to a predetermined storage location for storing the data to be transferred each time data is transferred to the dual port memory when the device itself becomes a data transfer source, and responds when the device becomes a data transfer destination. Retrieving data stored in a dual-port memory at a storage location whose flag is switched Control systems using dual port memory, wherein.
【請求項4】 データ転送を仲介するデュアルポートメ
モリにおいて、 転送されるデータを各々所定の記憶位置に格納するデー
タ記憶手段と、 該データ記憶手段の各記憶位置毎に対応して該記憶位置
に格納されているデータが更新されているか否かを示す
フラグが格納されるデータ更新フラグ格納手段と、 該更新されたデータが属するグループの識別番号が書き
込まれる識別番号記憶領域と、 を有することを特徴とするデュアルポートメモリ。
4. A dual port memory for mediating data transfer, wherein: data storage means for storing data to be transferred at predetermined storage locations; and a storage location corresponding to each storage location of the data storage means. Data update flag storage means for storing a flag indicating whether or not the stored data has been updated; and an identification number storage area in which the identification number of the group to which the updated data belongs is written. Features dual port memory.
【請求項5】 転送されるデータを各々所定の記憶位置
に格納するデータ記憶手段と、該データ記憶手段の各記
憶位置毎に対応して該記憶位置に格納されているデータ
が更新されているか否かを示すフラグが格納されるデー
タ更新フラグ格納手段と、該更新されたデータが属する
グループの識別番号が書き込まれる識別番号記憶領域
と、を有するデュアルポートメモリを介するデータ転送
方法であって、 データ転送元は、該デュアルポートメモリにデータ転送
する毎に該転送するデータを格納する所定の記憶位置に
対応するフラグを切換え制御すると共に、該転送するデ
ータが属するグループの識別番号を識別番号記憶領域に
書き込み、 データ転送先は、前記フラグと識別番号記憶領域を参照
し、その記憶位置に対応するフラグが切換えられている
データをデュアルポートメモリから取り出し、自己のデ
ータメモリにおいて該データが属するグループに割当て
られている記憶領域に該データを格納することを特徴と
するデータ転送方法。
5. A data storage means for storing data to be transferred at predetermined storage locations, respectively, and whether data stored at the storage location is updated corresponding to each storage location of the data storage means. A data transfer method via a dual-port memory, comprising: a data update flag storage unit in which a flag indicating whether the data is updated is stored; and an identification number storage area in which an identification number of a group to which the updated data belongs is written. Each time data is transferred to the dual-port memory, the data transfer source switches and controls a flag corresponding to a predetermined storage location for storing the data to be transferred, and stores an identification number of a group to which the data to be transferred belongs. The data transfer destination refers to the flag and the identification number storage area, and the flag corresponding to the storage position is switched. Removed are data from the dual port memory, the data transfer method characterized by storing the data in the data areas allocated to the group to which the data belongs in its own data memory.
【請求項6】 データ転送を仲介するデュアルポートメ
モリにおいて、 転送されてくるデータを順次格納するデータ記憶手段
と、 該デュアルポートメモリが仲介すべき全てのデータの転
送元/転送先のメモリにおけるデータ格納位置に各々対
応して、そのデータが前記データ記憶手段に格納されて
いるか否かを示すフラグが格納されるフラグ格納手段
と、 を有することを特徴とするデュアルポートメモリ。
6. A dual port memory for mediating data transfer, a data storage means for sequentially storing data to be transferred, and data in a source / destination memory of all data to be mediated by the dual port memory. A dual port memory, comprising: flag storage means for storing a flag indicating whether or not the data is stored in the data storage means, corresponding to each storage position.
【請求項7】 転送されてくるデータを順次格納するデ
ータ記憶手段と、仲介対象となる全てのデータの転送元
/転送先のメモリにおけるデータ格納位置に各々対応し
て、そのデータが前記データ記憶手段に格納されている
か否かを示すフラグが格納されるフラグ格納手段とを有
するデュアルポートメモリを介するデータ転送方法であ
って、 データ転送元は、該デュアルポートメモリにデータ転送
する毎に該転送するデータに対応するフラグを切換え制
御し、 データ転送先は、デュアルポートメモリのデータ記憶手
段から順次データを取り出す毎に、前記フラグ格納手段
に格納される各フラグを参照して、自己のメモリにおい
て該取り出したデータを格納すべきデータ格納位置を判
別することを特徴とするデータ転送方法。
7. A data storage means for sequentially storing data to be transferred, and said data storage means corresponding to data storage positions in a transfer source / destination memory of all data to be mediated, respectively. And a flag storage means for storing a flag indicating whether or not the data is stored in the dual port memory, wherein the data transfer source transmits the data every time data is transferred to the dual port memory. The data transfer destination refers to each flag stored in the flag storage means each time data is sequentially fetched from the data storage means of the dual port memory. A data transfer method characterized by determining a data storage position where the extracted data is to be stored.
【請求項8】 転送されてくるデータを格納するデータ
記憶手段と、転送対象となる全てのデータに各々対応し
て、そのデータが前記データ記憶手段に格納されている
か否かを示すフラグが格納されるフラグ格納手段とを有
するデュアルポートメモリを介するデータ転送方法であ
って、 データ転送元は、該デュアルポートメモリにデータ転送
する毎に該転送するデータに対応するフラグを切換え制
御し、 データ転送先は、前記転送対象となる全てのデータのデ
ータ転送元のメモリにおける格納アドレスを示すアドレ
ステーブルを有し、該テーブルを参照して前記デュアル
ポートメモリのデータ記憶手段から取り出したデータの
自己のメモリにおけるデータ格納位置を判断することを
特徴とするデータ転送方法。
8. A data storage means for storing data to be transferred, and a flag indicating whether or not the data is stored in the data storage means for each data to be transferred. A data transfer source via a dual port memory, the data transfer source controlling the switching of a flag corresponding to the data to be transferred each time data is transferred to the dual port memory; The destination has an address table indicating the storage addresses of all the data to be transferred in the memory of the data transfer source, and refers to this table to store the data extracted from the data storage means of the dual port memory in its own memory. A data transfer method characterized by determining a data storage position in the data transfer.
JP2000070413A 2000-03-14 2000-03-14 Dual-port memory and its data transferring method and control system using the dual-port memory Pending JP2001255902A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000070413A JP2001255902A (en) 2000-03-14 2000-03-14 Dual-port memory and its data transferring method and control system using the dual-port memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000070413A JP2001255902A (en) 2000-03-14 2000-03-14 Dual-port memory and its data transferring method and control system using the dual-port memory

Publications (1)

Publication Number Publication Date
JP2001255902A true JP2001255902A (en) 2001-09-21

Family

ID=18589148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000070413A Pending JP2001255902A (en) 2000-03-14 2000-03-14 Dual-port memory and its data transferring method and control system using the dual-port memory

Country Status (1)

Country Link
JP (1) JP2001255902A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279884A (en) * 2006-04-04 2007-10-25 Toshiba Mitsubishi-Electric Industrial System Corp Access system for shared memory
WO2012053403A1 (en) * 2010-10-20 2012-04-26 株式会社日立製作所 Data transmission method and control system
KR101371506B1 (en) * 2006-11-28 2014-03-11 삼성전자주식회사 Method for dead-lock avoidance for 2-processor data communication system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279884A (en) * 2006-04-04 2007-10-25 Toshiba Mitsubishi-Electric Industrial System Corp Access system for shared memory
KR101371506B1 (en) * 2006-11-28 2014-03-11 삼성전자주식회사 Method for dead-lock avoidance for 2-processor data communication system
WO2012053403A1 (en) * 2010-10-20 2012-04-26 株式会社日立製作所 Data transmission method and control system
JP2012088953A (en) * 2010-10-20 2012-05-10 Hitachi Ltd Data transmission method and control system
CN103168279A (en) * 2010-10-20 2013-06-19 株式会社日立制作所 Data transmission method and control system

Similar Documents

Publication Publication Date Title
JPH0827707B2 (en) Control device and control method for FIFO buffer and device for controlling data transfer
US5146605A (en) Direct control facility for multiprocessor network
JP2015532994A (en) Message signal interrupt communication
JP3970609B2 (en) Processor system
JP4665760B2 (en) Electronic computer, semiconductor integrated circuit, control method, program generation method, and program
JP3088303B2 (en) Cache memory bank controller
JP2001255902A (en) Dual-port memory and its data transferring method and control system using the dual-port memory
JPH11312085A (en) Processor
US6708259B1 (en) Programmable wake up of memory transfer controllers in a memory transfer engine
JPH11232213A (en) Data transfer system for input/output device
JP2004326175A (en) Processor, cache system, and cache memory
JP3827068B2 (en) controller
US5893928A (en) Data movement apparatus and method
JP2011118744A (en) Information processor
JPS592058B2 (en) Storage device
JPH0687221B2 (en) Information processing equipment
JP2002149593A (en) Hierarchical bus system
JP2000029508A (en) Programmable controller
JP2003330871A (en) Data transfer device
JP2002259209A (en) Arithmetic processing system
JP2841432B2 (en) Data transfer device
JPH04322331A (en) Multitask controller
JP2003186666A (en) Microcomputer and dma control circuit
JPH03262064A (en) Data transfer system using system bus
JPH0333951A (en) Microcomputer system

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106