JP2001251218A

JP2001251218A - 同期保持回路

Info

Publication number: JP2001251218A
Application number: JP2000062159A
Authority: JP
Inventors: Hidenobu Fukumasa; 英伸福政
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-03-07
Filing date: 2000-03-07
Publication date: 2001-09-14

Abstract

(57)【要約】【課題】簡単なデジタル回路を使用して、安定かつ高
速追従可能な位相保持回路を提供する。【解決手段】ベースバンドに落された受信信号に対し
て、乗算器１２でＥａｒｌｙ系列の拡散符号と受信信号
の乗算を求め、積分ダンプフィルタ１４でＥａｒｌｙ系
列の復調シンボルを得る。同様に、Ｌａｔｅ系列に対し
て、乗算器１１および積分ダンプフィルタ１３で逆拡散
を行う。絶対値検出器１５，１６で絶対値を求め、比較
器１７でＥａｒｌｙ系列とＬａｔｅ系列の復調シンボル
の絶対値を比較する。積分器１９で判定信号１８を一定
区間積分し、比較器２０に出力すると同時にリセットす
る。比較器２０で積分器１９からの入力を閾値（Ｔ）と
比較し、「Ｔ」以上なら「＋１」、「−Ｔ」以下なら
「−１」、それ以外なら「０」を出力する。クロック発
生器２１でローカルの符号発生器２２の位相を制御す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトル拡散通
信を利用した受信器の同期保持回路に関する。

【０００２】

【従来の技術】近年、スペクトル拡散技術は符号分割多
元接続（ＣＤＭＡ：ＣｏｄｅＤｉｖｉｓｉｏｎＭｕ
ｌｔｉｐｌｅＡｃｃｅｓｓ）を用いたデジタル移動通
信をはじめ、様々な分野に利用されるようになってきて
いる。このスペクトル拡散技術を用いた通信では、疑似
ランダムな符号系列（拡散符号）を用いて変調を行って
いるため、受信器における復調処理において、送信側と
同一の符号系列および同一の位相を用いて行う必要があ
る。すなわち、スペクトル拡散通信を行う場合には、拡
散符号の同期をとらなければならない。

【０００３】この符号同期には、同期捕捉と同期保持の
２つの段階がある。同期捕捉とは、マッチドフィルタや
スライディング相関器を用いて、受信信号と拡散符号の
相関ピークを見つけることにより、同期位相を求めるた
めの作業である。また、同期保持とは、ある程度の精度
を有する位相差から、さらに精度の高い位相を見つける
こと、およびその位相を保持することをいう。

【０００４】同期保持のプロセスでは、一般的に、ＤＬ
Ｌ（ＤｅｌａｙＬｏｃｋｅｄＬｏｏｐ）と呼ばれる
回路が用いられている。図１４に、ＤＬＬの基本原理を
説明するための回路構成のブロック図を示す。

【０００５】ＤＬＬでは、同期位相（Ｐｕｎｃｔｕａ
ｌ）に対して、若干進んだ位相の系列（Ｅａｒｌｙ）と
若干遅れた位相の系列（Ｌａｔｅ）の２つの系列により
逆拡散を行う２つの回路を備えている。ここでは、この
２つの系列間の位相差を１チップ（拡散系列の１シンボ
ルの長さ）とする。この２つの逆拡散シンボルの絶対値
の差を求め、その値によって系列の位相を制御する。

【０００６】なお、図１４において、５１，５２は乗算
器、５３，５４は積分ダンプフィルタ、５５，５６は絶
対値検出器、５７は比較器、５８はループフィルタ、５
９はクロック発生器、６０は符号発生器、６１は遅延器
をそれぞれ示す。また、乗算器５１と積分ダンプフィル
タ５３と絶対値検出器５５とにより、遅れ位相系列（Ｌ
ａｔｅ）の回路を構成し、乗算器５２と積分ダンプフィ
ルタ５４と絶対値検出器５６とにより、進み位相系列
（Ｅａｒｌｙ）の回路を構成している。

【０００７】図１４に示すＤＬＬは、アナログ方式のＤ
ＬＬであるが、回路を小型化するとともに、消費電力を
省力化するためには、ＤＬＬをデジタル回路で構成し、
しかもなるべく少ないビット数で実現することが必要に
なる。このような要望に応えるための技術として、デジ
タル回路により構成されたＤＬＬが、特開平１１−２３
４１６８号公報（拡散信号に対する相関処理の同期追従
回路）に示されている。

【０００８】この「拡散信号に対する相関処理の同期追
従回路」（以下、方式１と称する）は、図１５に示すよ
うに、２つの相関値を比較した結果を２値信号として生
成することを特徴としている。これにより、比較結果に
基づいて位相制御信号を生成するためのループフィルタ
を、単純な構成からなるアップダウンカウンタとするこ
とが可能となり、回路構成が極めて簡単となる。

【０００９】この方式１では、さらにアップダウンカウ
ンタの値が更新される毎に閾値との比較を行ない、位相
制御信号を発生するか否かを決定する。そして、アップ
ダウンカウンタの値が閾値に達すると、位相制御信号を
発生し、アップダウンカウンタの値をゼロにリセットす
る。

【００１０】なお、図１５において、７１，７２は乗算
器、７３，７４は積分ダンプフィルタ、７５，７６は絶
対値検出器、７７は比較器、７８はアップダウンカウン
タ、７９は比較器、８０はクロック発生器、８１は符号
発生器、８２は遅延器をそれぞれ示す。また、乗算器７
１と積分ダンプフィルタ７３と絶対値検出器７５とによ
り遅れ位相系列（Ｌａｔｅ）の回路を構成し、乗算器７
２と積分ダンプフィルタ７４と絶対値検出器７６とによ
り、進み位相系列（Ｅａｒｌｙ）の回路を構成してい
る。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
たアナログ方式のＤＬＬおよび方式１では、追従速度と
安定性の関係から、Ｓ／Ｎ比の小さい環境において十分
な特性を得ることが難しいという問題があった。特に、
マルチパスチャネルにおいて、複数の隣接したパスがあ
る場合には、目的のパスの相関値に、隣接するパスの相
関サイドローブが干渉して、比較器に定常的な誤差が生
じる場合がある。このため、ＤＬＬの安定性を確保する
ことが困難になるという問題があった。

【００１２】また、図１４に示すアナログ方式のＤＬＬ
では、常時、比較器における比較結果に基づいて位相制
御を実行するため、特に、Ｓ／Ｎ比の小さい環境におい
ては、誤った方向に位相制御を実行する危険性があり、
安定性を損なうおそれがあるという問題があった。

【００１３】本発明は、上述した事情に鑑み提案された
もので、回路構成が単純であり、フェージング環境下に
おける安定性や引き込み特性を改善することが可能な、
スペクトル拡散通信を利用した受信器の同期保持回路を
提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明に係る同期保持回
路は、上述した目的を達成するため、以下の特徴点を備
えている。

【００１５】すなわち、本発明に係るスペクトル拡散通
信を利用した受信器の同期保持回路は、受信信号に対し
てそれぞれ異なる２つの位相における逆拡散出力を得る
ための逆拡散器と、該２つの逆拡散器における逆拡散出
力の絶対値を比較するための比較器と、該比較器におけ
る比較結果を時間軸における判定閾値である一定時間だ
け区間積分して集計するための積分器と、該積分器にお
ける積分結果を積分値の閾値と比較し、時間軸における
判定閾値とその時間区間における積分値の閾値の両者を
用いて拡散符号発生器の位相を制御するための信号を発
生する手段とを備え、拡散符号の位相同期を保持するこ
とを特徴とするものである。

【００１６】また、前記同期保持回路において、前記２
つの逆拡散器は、互いに１チップの位相差があることを
特徴とするものである。

【００１７】また、前記同期保持回路において、前記２
つの逆拡散器は、互いに２チップの位相差があることを
特徴とするものである。

【００１８】また、本発明に係るスペクトル拡散通信を
利用した受信器の同期保持回路は、受信信号に対してそ
れぞれ異なる、進み、遅れ、基準の３つの位相における
逆拡散出力を得るための逆拡散器と、前記進み位相およ
び前記遅れ位相の２つの逆拡散器が出力する電力の絶対
値を比較するための比較器と、該比較器における比較結
果を時間軸における判定閾値である一定時間だけ区間積
分して集計するための積分器と、該積分器における積分
結果を積分値の閾値と比較し、時間軸における判定閾値
とその時間区間における積分値の閾値の両者を用いて拡
散符号発生器の位相を制御するための信号を発生する手
段と、前記進み位相、前記遅れ位相、前記基準位相の３
つの逆拡散器が出力する電力の絶対値を比較するための
第２の比較器と、前記基準位相の逆拡散器が出力する電
力の絶対値が、前記進み位相または前記遅れ位相の逆拡
散器のうちいずれか一方が出力する電力の絶対値よりも
小さくなった場合に、強制的に拡散符号発生器の位相を
制御するための信号を発生する手段とを備え、拡散符号
の位相同期を保持することを特徴とするものである。

【００１９】また、前記同期保持回路において、前記３
つの逆拡散器は、互いに０．５チップの位相差があるこ
とを特徴とするものである。

【００２０】また、前記同期保持回路において、前記３
つの逆拡散器は、互いに１チップの位相差があることを
特徴とするものである。

【００２１】上述した構成からなる本発明に係る同期保
持回路では、比較器出力を積分する期間を固定とする。
すなわち、時間軸における判定閾値と、その時間区間に
おける積分値の閾値である振幅閾値（または電力閾値）
の両者を利用している。

【００２２】一方、上述した方式１では、比較器からア
ップダウンカウンタヘの入力がある毎に判定閾値との比
較を行ない、その結果によって位相制御信号を発生して
いた。

【００２３】本発明に係る同期保持回路では、比較器出
力を一定区間平均することにより、頻繁に位相制御信号
が発生して位相が安定しないという現象の発生を防止す
ることができる。また、一定期間内の積分値が閾値に達
しない場合には、その時点で積分値をリセットする。こ
れにより、マルチパスの影響などにより定常的な誤差が
生じた場合であっても、これが蓄積されて位相制御信号
が発生するという不都合が生じ難くなる。

【００２４】このように、本発明に係る同期保持回路で
は、積分期間を固定化し、一定区間毎に比較器出力の積
分値を判定してリセットすることにより、ＤＬＬが安定
して動作することとなる。

【００２５】

【発明の実施の形態】以下、図面に基づいて、本発明に
係る同期保持回路の実施形態を説明する。

【００２６】＜第１の実施形態＞図１は、本発明の第１
の実施形態に係る同期保持回路の回路構成を示すブロッ
ク図である。本発明の第１の実施形態に係る同期保持回
路は、図１に示すように、乗算器１２により、Ｅａｒｌ
ｙ系列の拡散符号と受信信号の乗算値を求め、積分ダン
プフィルタ１４により、Ｅａｒｌｙ系列の復調シンボル
を得る。同様に、乗算器１１により、Ｌａｔｅ系列の拡
散符号と受信信号の乗算値を求め、積分ダンプフィルタ
１３により、Ｌａｔｅの復調シンボルを得る。

【００２７】次に、絶対値検出器１５，１６により、各
系列における復調シンボルの絶対値を求め、比較器１７
により、Ｅａｒｌｙ系列とＬａｔｅ系列の復調シンボル
の絶対値を比較して、いずれが大きいかを判定する。こ
の比較器１７による判定結果である判定信号１８は、１
ビット信号となる（「＋１」または「−１」とする）。

【００２８】次に、積分器１９により、判定信号１８を
時間軸における判定閾値である一定区間積分して、比較
器２０に出力するとともに、積分値をリセットする。比
較器２０では、積分器１９からの入力値を振幅閾値
（Ｔ）と比較し、入力値が「Ｔ」以上である場合には
「＋１」を出力し、入力値が「−Ｔ」以下である場合に
は「−１」を出力し、入力値がそれ以外の値ならば
「０」を出力する。

【００２９】比較器２０の後段にあるクロック発生器２
１では、定常的に符号発生器２２を制御するためのクロ
ックを発生しているが、発生する符号の位相を一定位相
進めるか、遅らせるか、あるはそのままかの制御を、比
較器２０からの入力に基づいて行うようになっている。
この位相シフトは、１チップより小さい量で行うことが
望ましい。しかし、位相制御量を細かくするためには、
入力信号を高いサンプリング周波数でサンプルする必要
があるために、消費電力の上昇を招くという問題もあ
る。このため、一般的には、１チップの４分の１〜８分
の１程度の位相シフトを行うようにすれば、消費電力の
上昇は問題にならないと思われる。なお、図１におい
て、２３は遅延器を示す。

【００３０】図２を用いて、比較器１７および積分器１
９の動作を説明する。図２において、横軸ｔは経過時
間、縦軸Ｓは絶対値検出器１５，１６の出力を示してい
る。また、実線ＥはＥａｒｌｙ位相の絶対値検出器１
６、実線ＬはＬａｔｅ位相の絶対値検出器１５の出力を
それぞれ示す。なお、実線Ｐは第２の実施形態の説明に
用いるものであり、ここでは説明を行わない。

【００３１】以下、ｔ＝Ｔ０において、ＤＬＬが正しい
位相に設定されているものとして説明を行う。図２に示
すように、時間経過に従って、パスの移動やクロックず
れによる位相ずれが生じる。ここでは、入力信号の位相
が進む方向にずれていると仮定する。この場合、Ｅａｒ
ｌｙ位相の相関値が大きくなり、Ｌａｔｅ位相の相関値
が小さくなってくる。

【００３２】ところが、通信路の状態が比較的安定して
おり、また通信器のＡＦＣ（自動周波数制御機構）が動
作している場合には、位相は緩やかに変動すると考えら
れる。経過時間が小さい時、すなわちｔ＝Ｔ０の近辺で
は、Ｅａｒｌｙ位相とＬａｔｅ位相の相関値の差が小さ
いために、比較器出力の誤り率（実際の位相ずれの方向
と判定信号が誤る確率）は高くなる。このため、時間軸
における判定閾値を設けずに、積分値の閾値のみで制御
を行う方式１では、不適切な制御を行う可能性がある。

【００３３】これに対して、時間軸における閾値を設け
る第１の実施形態に係る同期保持回路の場合には、ある
一定区間積分を行った時点で判定を行うため、不適切な
制御を行う可能性が極めて低くなる。また、時間軸にお
ける閾値で積分値をリセットするため、その時点である
程度位相がずれていれば（例えばｔ＝Ｔ１の位置）、Ｅ
ａｒｌｙ位相とＬａｔｅ位相の相関値にある程度の差が
あるので、雑音の影響を受けずに正確な制御を行うこと
が可能となる。

【００３４】時間軸における判定閾値の大きさは、電波
の伝搬環境条件および送信側と受信側における周波数誤
差／安定度に依存して規定される。例えば、時間軸にお
ける判定閾値は、シンボル時間長の整数倍、または適用
システムにより規定されている複数のシンボルから構成
されたフレーム時間長とする。このように、時間軸にお
ける判定閾値を規定することにより、シンボルタイミン
グ信号またはフレームタイミング信号を利用して、比較
器２０におけるタイミング信号およびリセット信号を生
成することができる。

【００３５】＜第２の実施形態＞次に、本発明の第２の
実施形態に係る同期保持回路について説明する。図３
は、本発明の第２の実施形態に係る同期保持回路の回路
構成を示すブロック図である。なお、上述した第１の実
施形態に係る同期保持回路と同様の機能を有する構成部
分には、同一の符号を付して説明を行う。

【００３６】本発明の第２の実施形態に係る同期保持回
路では、図３に示すように、Ｅａｒｌｙ系列とＬａｔｅ
系列に加えて、Ｐｕｎｃｔｕａｌ系列の復調シンボルを
求めている。すなわち、乗算器３０により、Ｐｕｎｃｔ
ｕａｌ系列の拡散符号と受信信号の乗算を求め、積分ダ
ンプフィルタ３１により、Ｐｕｎｃｔｕａｌ系列の復調
シンボル３８を得る。

【００３７】次に、絶対値検出器１５，１６，３２によ
り、各系列における復調シンボルの絶対値を求め、比較
器１７により、Ｅａｒｌｙ系列とＬａｔｅ系列の復調シ
ンボルの絶対値を比較して、いずれが大きいかを判定す
る。同時に、Ｅａｒｌｙ系列、Ｌａｔｅ系列、Ｐｕｎｃ
ｔｕａｌ系列の復調シンボルの絶対値３５，３６，３７
が比較器３３に入力され、それぞれの振幅（または電
力）の比較が比較器３３により行われる。

【００３８】ここで、Ｅａｒｌｙ系列、Ｌａｔｅ系列、
Ｐｕｎｃｔｕａｌ系列の復調シンボルの絶対値３５，３
６，３７は、それぞれの相関値に対応している。また、
Ｅａｒｌｙ系列、Ｌａｔｅ系列の位相は、Ｐｕｎｃｔｕ
ａｌ系列の位相に対して、それぞれ０．５チップまたは
１チップだけ、進み位相あるいは遅れ位相となってい
る。なお、図３において、３４は遅延器を示す。

【００３９】図２を用いて、比較器３３の動作を説明す
る。図２において、横軸ｔは経過時間、縦軸Ｓは絶対値
検出器１５，１６，３２の出力を示している。また、実
線ＥはＥａｒｌｙ位相の絶対値検出器１６の出力、実線
ＬはＬａｔｅ位相の絶対値検出器１５の出力、実線Ｐは
Ｐｕｎｃｔｕａｌ位相の絶対値検出器３２の出力をそれ
ぞれ示す。

【００４０】図２に示すように、送信側と受信側におけ
る周波数誤差等の原因により、時間経過とともにＰｕｎ
ｃｔｕａｌ系列の相関値３７（実線Ｐ）は減少し、送信
側と受信側における周波数誤差（位相の進みまたは遅
れ）に依存して、Ｅａｒｌｙ位相の相関値３５（実線
Ｅ）またはＬａｔｅ位相の相関値３６（実線Ｌ）は、増
加または減少する。なお、図２においては、Ｅａｒｌｙ
位相の相関値３５（実線Ｅ）は増加し、Ｌａｔｅ位相の
相関値３６（実線Ｌ）は減少していく場合を示してい
る。

【００４１】ＤＬＬが理想的に動作した場合には、Ｐｕ
ｎｃｔｕａｌ位相の相関値は、時間経過とともに減少せ
ずに、同期時間時点ｔ＝Ｔ０における相関値の最大近傍
の値を維持する。一方、Ｅａｒｌｙ位相およびＬａｔｅ
位相の相関値は、ほぼ同一の値を維持する。比較器３３
は、Ｐｕｎｃｔｕａｌ位相の相関値３７（実線Ｐ）とＥ
ａｒｌｙ位相の相関値３５（実線Ｅ）を比較するととも
に、Ｐｕｎｃｔｕａｌ位相の相関値３７（実線Ｐ）とＬ
ａｔｅ位相の相関値３６（実線Ｌ）を比較する。

【００４２】上述した第１の実施形態に係る同期保持回
路では、時間軸における判定閾値である一定区間積分時
間をｔ＝Ｔ１とすれば、比較器３３では、Ｐｕｎｃｔｕ
ａｌ位相の相関値３７（実線Ｐ）は、Ｅａｒｌｙ位相お
よびＬａｔｅ位相の相関値３５（実線Ｅ），３６（実線
Ｌ）よりも大きな相関値を持つと判定される。Ｅａｒｌ
ｙ位相の相関値３５（実線Ｅ）とＬａｔｅ位相の相関値
３６（実線Ｌ）の差信号は、ｔ＝Ｔ０の付近では小さく
なり、２つの相関絶対値の差で判断する従来の方式１で
は、雑音等の影響により比較結果の信頼性が減少する。
すなわち、ＤＬＬの安定性が損なわれるおそれがある。
したがって、上述した第１の実施形態に係る同期保持回
路で説明したように、時間軸における判定閾値とその時
間区間における積分値の閾値、すなわち振幅閾値（また
は電力閾値）の両者を利用する方法は、ＤＬＬの安定性
を確保する上で有効な手段となる。

【００４３】しかし、通信路の状態が急激に変化した場
合や、何らかの原因で送信局と受信局の周波数が大きく
ずれた際に、時間軸における判定閾値が位相ずれの速度
に比較して長くなる場合には、時間軸における判定閾値
がＴ３−Ｔ０となるような状態となり、Ｅａｒｌｙ位相
の相関値３５（実線Ｅ）がＰｕｎｃｔｕａｌ位相の相関
値３７（実線Ｐ）よりも大きくなる。これは、位相が１
／４チップ以上ずれた状態であり、このような状態では
制御が追従できなくなる。また、このような状態は、上
述した第１の実施形態に係る同期保持回路に限らず、図
１４に示すアナログ方式のＤＬＬや、図１５に示す方式
１のＤＬＬにおいても同様に起こり得る。

【００４４】このように、比較器３３においてＰｕｎｃ
ｔｕａｌ位相の相関値３７（実線Ｐ）がＥａｒｌｙ位相
の相関値３５（実線Ｅ）またはＬａｔｅ位相の相関値３
６（実線Ｌ）のいずれかよりも小さくなった場合には
（図２のｔ＝Ｔ２）、比較器３３により、強制的にクロ
ック発生器２１により発生する符号の位相を、一定位相
だけ進めるか、あるいは遅らせるための制御信号３９を
生成する。

【００４５】ｔ＝Ｔ３と設定した場合のように、Ｅａｒ
ｌｙ位相の相関値３５（実線Ｅ）またはＬａｔｅ位相の
相関値３６（実線Ｌ）が、Ｐｕｎｃｔｕａｌ位相の相関
値３７（実線Ｐ）よりも大きくなる現象は、時間軸にお
ける判定閾値を長くした場合以外に、送信側と受信側に
おける周波数誤差が大きい場合にも生じる。したがっ
て、本発明の第２の実施形態に係る同期保持回路のよう
に、時間軸における判定閾値を設けると同時に、比較器
３３によりＥａｒｌｙ位相の相関値３５（実線Ｅ）、Ｌ
ａｔｅ位相の相関値３６（実線Ｌ）、Ｐｕｎｃｔｕａｌ
位相の相関値３７（実線Ｐ）を比較することにより、同
期外れを防止することが可能となり、安定して動作する
ＤＬＬを構成することができる。

【００４６】以下、上述した構成からなる本発明に係る
同期保持回路の効果を、シミュレーション結果に基づい
て説明する。方式１および本発明の第１の実施形態に係
る同期保持回路（以下、方式２と称する）について、Ｄ
ＬＬの位相保持特性と引き込み特性を求めた。評価に
は、セルラシステムのフォワードリンクを想定したシミ
ュレーションモデルを用いた。シミュレーションは、以
下の表１に示す条件に基づいて行った。

【００４７】

【表１】

【００４８】拡散率が２５６、シンボルレートが１５ｋ
ｓｐｓの共通パイロットシンボルを用いてＤＬＬを制御
し、方式２の積分区間を１フレーム（１０ｍｓｅｃ）と
した。すなわち、１５０シンボルの積分で判定を行って
いる。信号の構成は、共通パイロットチャネルと個別チ
ャネルのみとし、個別チャネルは、以下の表２に示す構
成とした。

【００４９】

【表２】

【００５０】＜ＤＬＬ位相保持特性＞閾値（Ｔ）を変化
させて、ＤＬＬの位相の変化の様子を求め、頻度分布を
求めた。ＤＬＬの初期値はパス位置とし、パスは移動し
ないものとした。シミュレーションによる測定時間は、
１０００フレーム分である。

【００５１】位相保持特性を図４〜図７に示す。また、
位相が±１／２チップ以上ずれる確率を表３および表４
に示す。

【００５２】

【表３】

【表４】

【００５３】＜ＤＬＬ引き込み特性＞次に、ＤＬＬの位
相引き込み特性を求めた。すなわち、閾値（Ｔ）を変化
させて、ＤＬＬの位相がパス位置に収束するまでの時間
を求めた。ＤＬＬの初期値は、パス位置から＋１／２チ
ップまたは−１／２チップずれた位置とし、パスは移動
しないものとした。シミュレーションによる測定時間
は、４００フレーム分である。

【００５４】引き込み特性を図８〜図１３に示す。ま
た、同期引き込みに失敗した確率を表５および表６に示
す。

【００５５】

【表５】

【表６】

【００５６】図４〜図１３および表３〜表６から明らか
なように、本発明に係る同期保持回路は、従来の方式と
比較して以下に説明するような優れた効果を奏すること
がわかる。

【００５７】閾値を小さめに設定した場合、すなわち方
式１で閾値を３０とした場合と、方式２で閾値を６０と
した場合を比較すると、安定性においては若干方式２の
方が優れているが、引き込み速度は方式１の方が高速に
なる。これに対して、閾値を大きめに設定した場合、す
なわち方式１で閾値を３００とした場合と、方式２で閾
値を１００とした場合を比較すると、引き込みの速さも
安定性も方式２の方が優れていることがわかる。したが
って、閾値を大きめに設定して、引き込み特性よりも安
定性を重視する場合には、特に本発明に係る同期保持回
路である方式２が適していることがわかる。

【００５８】

【発明の効果】本発明に係る同期保持回路によれば、比
較器出力を一定区間平均することにより、頻繁に位相制
御信号が発生して位相が安定しないという現象の発生を
防止することができる。また、一定期間内の積分値が閾
値に達しない場合には、その時点で積分値をリセットす
ることにより、マルチパスの影響などにより定常的な誤
差が生じた場合であっても、これが蓄積されて位相制御
信号が発生するという不都合が生じ難くなる。こうし
て、積分期間を固定化し、一定区間毎に比較器出力の積
分値を判定してリセットすることにより、ＤＬＬが安定
して動作する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る同期保持回路の
回路構成を示すブロック図である。

【図２】時間経過に対する各相関値の推移を示す説明図
である。

【図３】本発明の第２の実施形態に係る同期保持回路の
回路構成を示すブロック図である。

【図４】閾値を３０とした際における方式１の位相特性
を示す説明図である。

【図５】閾値を３００とした際における方式１の位相特
性を示す説明図である。

【図６】閾値を６０とした際における方式２の位相特性
を示す説明図である。

【図７】閾値を１００とした際における方式２の位相特
性を示す説明図である。

【図８】閾値を３０とした際における方式１の引き込み
特性を示す説明図である。

【図９】閾値を３００とした際における方式１の引き込
み特性を示す説明図である。

【図１０】閾値を６０とした際における方式２の引き込
み特性を示す説明図である。

【図１１】閾値を１００とした際における方式２の引き
込み特性を示す説明図である。

【図１２】方式１の引き込み時間の累積確率を示す説明
図である。

【図１３】方式２の引き込み時間の累積確率を示す説明
図である。

【図１４】従来のアナログ方式のＤＬＬの回路構成を示
すブロック図である。

【図１５】従来のデジタル方式のＤＬＬの回路構成を示
すブロック図である。

【符号の説明】

１１，１２，３０乗算器１３，１４，３１積分ダンプフィルタ１５，１６，３２絶対値検出器１７，３３比較器１８比較器の判定信号１９積分器２０比較器２１クロック発生器２２符号発生器２３，３４遅延器３５Ｅａｒｌｙ系列の復調シンボルの絶対値３６Ｌａｔｅ系列の復調シンボルの絶対値３７Ｐｕｎｃｔｕａｌ系列の復調シンボルの絶対値３８Ｐｕｎｃｔｕａｌ系列の復調シンボル３９制御信号５１，５２乗算器５３，５４積分ダンプフィルタ５５，５６絶対値検出器５７比較器５８ループフィルタ５９クロック発生器６０符号発生器６１遅延器７１，７２乗算器７３，７４積分ダンプフィルタ７５，７６絶対値検出器７７比較器７８アップダウンカウンタ７９比較器８０クロック発生器８１符号発生器８２遅延器

Claims

【特許請求の範囲】

【請求項１】スペクトル拡散通信を利用した受信器の
同期保持回路において、受信信号に対してそれぞれ異なる２つの位相における逆
拡散出力を得るための逆拡散器と、該２つの逆拡散器における逆拡散出力の絶対値を比較す
るための比較器と、該比較器における比較結果を時間軸における判定閾値で
ある一定時間だけ区間積分して集計するための積分器
と、該積分器における積分結果を積分値の閾値と比較し、時
間軸における判定閾値とその時間区間における積分値の
閾値の両者を用いて拡散符号発生器の位相を制御するた
めの信号を発生する手段とを備え、拡散符号の位相同期を保持することを特徴とする同期保
持回路。
【請求項２】スペクトル拡散通信を利用した受信器の
同期保持回路において、受信信号に対してそれぞれ異なる、進み、遅れ、基準の
３つの位相における逆拡散出力を得るための逆拡散器
と、前記進み位相および前記遅れ位相の２つの逆拡散器が出
力する電力の絶対値を比較するための比較器と、該比較器における比較結果を時間軸における判定閾値で
ある一定時間だけ区間積分して集計するための積分器
と、該積分器における積分結果を積分値の閾値と比較し、時
間軸における判定閾値とその時間区間における積分値の
閾値の両者を用いて拡散符号発生器の位相を制御するた
めの信号を発生する手段と、前記進み位相、前記遅れ位相、前記基準位相の３つの逆
拡散器が出力する電力の絶対値を比較するための第２の
比較器と、前記基準位相の逆拡散器が出力する電力の絶対値が、前
記進み位相または前記遅れ位相の逆拡散器のうちいずれ
か一方が出力する電力の絶対値よりも小さくなった場合
に、強制的に拡散符号発生器の位相を制御するための信
号を発生する手段とを備え、拡散符号の位相同期を保持することを特徴とする同期保
持回路。
【請求項３】前記２つの逆拡散器は、互いに１チップ
の位相差があることを特徴とする請求項１記載の同期保
持回路。
【請求項４】前記２つの逆拡散器は、互いに２チップ
の位相差があることを特徴とする請求項１記載の同期保
持回路。
【請求項５】前記３つの逆拡散器は、互いに０．５チ
ップの位相差があることを特徴とする請求項２記載の同
期保持回路。
【請求項６】前記３つの逆拡散器は、互いに１チップ
の位相差があることを特徴とする請求項２記載の同期保
持回路。