JP2001244609A - Method of manufacturing wiring board and wiring board obtained with the same method - Google Patents

Method of manufacturing wiring board and wiring board obtained with the same method

Info

Publication number
JP2001244609A
JP2001244609A JP2000049755A JP2000049755A JP2001244609A JP 2001244609 A JP2001244609 A JP 2001244609A JP 2000049755 A JP2000049755 A JP 2000049755A JP 2000049755 A JP2000049755 A JP 2000049755A JP 2001244609 A JP2001244609 A JP 2001244609A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
base material
main surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000049755A
Other languages
Japanese (ja)
Inventor
Minoru Ogawa
稔 小川
Shigeyasu Ito
茂康 伊藤
Masahiro Izumi
真浩 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000049755A priority Critical patent/JP2001244609A/en
Publication of JP2001244609A publication Critical patent/JP2001244609A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of easily manufacturing a wiring board, with reduction in cost, that can cover the scale-down of wire for high integration density and application into a highly reliable multilayer wiring board and also provide a wiring board obtained with the same method. SOLUTION: With the injection molding of resin, a base material 11 having a groove 12 for wiring at one main surface thereof is obtained. A through-hole 13 provided through the base material 11 is formed to the groove 12 of the through-hole forming area with a laser beam or a drill. Next, the groove 12 and hole 13 of the base material 11 are filled with a conductive paste 14 as the conductive material. Thereafter, the conductive paste 14 is dried up under the predetermined temperature for the purpose of hardening. Finally, a contamination layer (remaining conductive paste) on the surface is removed with the surface fine polishing of the main surface of the wiring side. Thereby, a single- sided board 1 can be manufactured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表面実装プロセス
において使用される配線基板の製造方法及びそれにより
得られた配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a wiring board used in a surface mounting process and a wiring board obtained by the method.

【0002】[0002]

【従来の技術】従来の導電性ペーストを用いた配線基板
の製造方法では、層間を接続するビア部に導電性ペース
トを用いているが、パターンの形成は従来の銅箔をエッ
チングして行っている。したがって、導電性ペーストに
よって層間のビア部を形成する工程とパターンをエッチ
ングして形成する工程とは別々となり、製造コストや製
造リードタイムの面で不利となる。
2. Description of the Related Art In a conventional method of manufacturing a wiring board using a conductive paste, a conductive paste is used for a via portion connecting between layers, but a pattern is formed by etching a conventional copper foil. I have. Therefore, the step of forming a via portion between layers with a conductive paste and the step of etching and forming a pattern are separate, which is disadvantageous in terms of manufacturing cost and manufacturing lead time.

【0003】また、銅箔をエッチングするために細線化
が難しく、仕上がり精度のばらつきも大きい。これら
は、今後の高集積化と高速化・高周波対応の点で不利で
ある。また、配線基板を積層する際にも導電性ペースト
と銅箔を接着する構造で各層間の接続が取られるので、
接着強度が弱く信頼性に不安がある。
[0003] Further, since the copper foil is etched, it is difficult to make the wire thinner, and there is a large variation in finishing accuracy. These are disadvantageous in terms of high integration, high speed and high frequency in the future. Also, when laminating the wiring boards, the connection between each layer is taken with the structure of bonding the conductive paste and the copper foil,
Adhesive strength is weak and there is concern about reliability.

【0004】[0004]

【発明が解決しようとする課題】本発明はかかる点に鑑
みてなされたものであり、高集積化のための細線化に対
応することができ、信頼性の高い多層基板に適用するこ
とができる配線基板を製造コストを低減して簡易に得る
ことができる配線基板の製造方法及びそれにより得られ
た配線基板を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above point, and can be applied to a highly reliable multi-layer substrate which can cope with thinning for high integration. It is an object of the present invention to provide a method of manufacturing a wiring board that can easily obtain a wiring board with a reduced manufacturing cost, and a wiring board obtained by the method.

【0005】[0005]

【課題を解決するための手段】本発明は、所定形状のキ
ャビティを有する金型に基板材料を供給して成形するこ
とにより配線基板を製造する方法であって、一方の主面
上に、基材に転写する凸状パターンが形成され転写用金
型を金型本体に装着することにより、前記一方の主面側
にキャビティを形成する工程と、前記キャビティに基板
材料を供給して配線用溝を有する基材を成形する工程
と、前記配線用溝に導電材料を充填することにより配線
を形成する工程と、を具備することを特徴とする配線基
板の製造方法を提供する。
SUMMARY OF THE INVENTION The present invention relates to a method of manufacturing a wiring board by supplying a substrate material to a mold having a cavity having a predetermined shape and molding the same. A step of forming a cavity on the one main surface side by mounting a transfer mold in which a convex pattern to be transferred to a material is formed and a mold body; and supplying a substrate material to the cavity and forming a wiring groove. And a step of forming a wiring by filling the wiring groove with a conductive material to provide a wiring board manufacturing method.

【0006】この方法によれば、成形の際に配線パター
ン用の溝を形成することができるので、エッチング工程
が不要となる。これにより、処理工程の簡略化を実現す
ることができ、処理時間の短縮及び加工コストの低減を
図ることができる。
According to this method, since a groove for a wiring pattern can be formed during molding, an etching step is not required. Thus, simplification of the processing steps can be realized, and processing time and processing cost can be reduced.

【0007】本発明の配線基板の製造方法においては、
前記基材に貫通穴を形成する工程を具備し、前記導電材
料を前記配線用溝に充填する際に前記貫通穴にも充填し
て前記基材の両面の配線を前記導電材料で導通させるこ
とが好ましい。
In the method of manufacturing a wiring board according to the present invention,
A step of forming a through hole in the base material, wherein when the conductive material is filled in the wiring groove, the wiring is also filled in the through hole and the wiring on both surfaces of the base material is made conductive with the conductive material. Is preferred.

【0008】この方法によれば、導電材料の充填によ
り、配線形成とスルーホール形成を一括して行うことが
できる。
According to this method, the formation of the wiring and the formation of the through-hole can be performed collectively by filling the conductive material.

【0009】本発明の配線基板の製造方法においては、
前記配線用溝に導電材料を充填した後に、前記基材の主
面を研削・研磨する工程を具備することが好ましい。こ
れにより、基材表面に残存した導電材料を除去すること
ができる。
In the method for manufacturing a wiring board according to the present invention,
It is preferable that the method further includes a step of grinding and polishing the main surface of the base material after filling the wiring groove with a conductive material. Thereby, the conductive material remaining on the surface of the base material can be removed.

【0010】本発明の配線基板の製造方法においては、
前記基材の主面を研削・研磨する工程は、前記基材の一
方の主面を平坦化した後に、前記一方の主面を基準面と
して前記基材の他方の主面を平坦化する処理を含むこと
が好ましい。
In the method for manufacturing a wiring board according to the present invention,
The step of grinding and polishing the main surface of the base material is a process of flattening one main surface of the base material and then flattening the other main surface of the base material using the one main surface as a reference surface. It is preferable to include

【0011】この方法によれば、配線の厚さのばらつき
を抑えることが可能となり、配線インピーダンスのばら
つきを抑えることができる。これにより、高周波領域で
の特性が向上する。
According to this method, it is possible to suppress the variation in the thickness of the wiring and the variation in the wiring impedance. Thereby, the characteristics in the high frequency region are improved.

【0012】本発明の配線基板の製造方法においては、
前記一方の主面が配線のない表面であり、前記他方の主
面が配線を有する表面であることが好ましい。これによ
り、より正確に配線の厚さのばらつきを抑えることがで
きる。
In the method for manufacturing a wiring board according to the present invention,
It is preferable that the one main surface is a surface having no wiring and the other main surface is a surface having wiring. This makes it possible to more accurately suppress variations in the thickness of the wiring.

【0013】本発明は、一方の主面上に、配線基板に転
写する凸状パターンが形成された転写用金型を金型本体
に装着することにより、前記一方の主面側にキャビティ
を形成する工程と、前記キャビティに基板材料を供給し
て配線用溝を有する基材を成形する工程と、前記配線用
溝に導電材料を充填することにより配線を形成する工程
と、により得られた配線基板を提供する。
According to the present invention, a cavity is formed on the one main surface side by mounting a transfer mold having a convex pattern to be transferred to a wiring board formed on one main surface to a mold body. And forming a substrate by supplying a substrate material to the cavity to form a base material having a wiring groove, and forming a wiring by filling the wiring groove with a conductive material. Provide a substrate.

【0014】この構成によれば、高集積化のための細線
化に対応することができ、信頼性の高い多層基板に適用
することができる。
According to this configuration, it is possible to cope with thinning for high integration, and to apply it to a highly reliable multilayer substrate.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照して詳細に説明する。図1〜図3
は、本発明の一実施の形態に係る配線基板の製造方法を
説明するための工程図である。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. 1 to 3
FIG. 4 is a process diagram for describing a method for manufacturing a wiring board according to one embodiment of the present invention.

【0016】まず、図1を用いて片面基板の製造プロセ
スについて説明する。図1(a)に示すように、樹脂の
射出成形により、一方の主面に配線用の溝12を有する
基材11を得る。次いで、図1(b)に示すように、レ
ーザやドリルなどによりスルーホール形成部分の溝12
に基材11を貫通する穴13を形成する。
First, a process for manufacturing a single-sided substrate will be described with reference to FIG. As shown in FIG. 1A, a base material 11 having a wiring groove 12 on one main surface is obtained by injection molding of a resin. Then, as shown in FIG. 1B, the grooves 12 in the through-hole forming portions are formed by a laser or a drill.
A hole 13 that penetrates the base material 11 is formed.

【0017】次いで、図1(c)に示すように、基材1
1の溝12及び穴13に導電材料である導電ペースト1
4を充填する。その後、導電ペースト14を所定の温度
で乾燥させ、硬化させる。最後に、図1(d)に示すよ
うに、配線側の主面を表面精密研磨して表面のコンタミ
層(残存する導電ペースト)を除去する。このようにし
て片面基板1が作製される。
Next, as shown in FIG.
A conductive paste 1 which is a conductive material in the grooves 12 and the holes 13
Fill 4 Thereafter, the conductive paste 14 is dried at a predetermined temperature and cured. Finally, as shown in FIG. 1D, the main surface on the wiring side is precisely polished to remove the contamination layer (remaining conductive paste) on the surface. Thus, the single-sided substrate 1 is manufactured.

【0018】ここで、射出成形に使用される樹脂として
は、例えば、LCP、PEEK、PEI、PSF、SP
S、PESなどの高耐熱性・高強度を有する熱可塑性樹
脂(スーパーエンプラ)を用いることができる。なお、
夫々の樹脂の特性に応じて射出成型条件が決められる。
また、基材11は、射出成形でなく、熱硬化性樹脂で構
成された基材にプレス加工により溝を形成して構成して
も良い。また、基材11は、熱可塑性の樹脂シートを用
意して、これに熱プレス加工や熱転写ロール加工を行っ
て構成しても良い。
The resin used for injection molding is, for example, LCP, PEEK, PEI, PSF, SP
A thermoplastic resin (super engineering plastic) having high heat resistance and high strength such as S and PES can be used. In addition,
Injection molding conditions are determined according to the characteristics of each resin.
Further, the base material 11 may be formed by forming a groove by press working on a base material made of a thermosetting resin instead of injection molding. Alternatively, the base material 11 may be configured by preparing a thermoplastic resin sheet and performing a hot press process or a thermal transfer roll process on the sheet.

【0019】次に、図2を用いて両面基板の製造プロセ
スについて説明する。図2(a)に示すように、樹脂の
射出成形により、両方の主面に配線用の溝12を有する
基材11を得る。次いで、図2(b)に示すように、レ
ーザやドリルなどによりスルーホール形成部分の溝12
に基材11を貫通する穴13を形成する。
Next, the manufacturing process of the double-sided substrate will be described with reference to FIG. As shown in FIG. 2A, a base material 11 having wiring grooves 12 on both main surfaces is obtained by resin injection molding. Then, as shown in FIG. 2 (b), the grooves 12 in the through-hole forming portions are formed by a laser or a drill.
A hole 13 that penetrates the base material 11 is formed.

【0020】次いで、図2(c)に示すように、基材1
1の溝12及び穴13に導電材料である導電ペースト1
4を充填する。その後、導電ペースト14を所定の温度
で乾燥させ、硬化させる。最後に、図2(d)に示すよ
うに、配線側の主面を表面精密研磨して表面のコンタミ
層(残存する導電ペースト)を除去する。このようにし
て両面基板2が作製される。
Next, as shown in FIG.
A conductive paste 1 which is a conductive material in the grooves 12 and the holes 13
Fill 4 Thereafter, the conductive paste 14 is dried at a predetermined temperature and cured. Finally, as shown in FIG. 2D, the main surface on the wiring side is precisely polished to remove the contamination layer (remaining conductive paste) on the surface. Thus, the double-sided substrate 2 is manufactured.

【0021】次に、図3(a)に示すように、上記のよ
うにして作製した片面基板1と両面基板2を積層して所
定の温度下でプレス加工を施すことにより、図3(b)
に示すような多層基板3を得ることができる。この多層
基板3においては、各基板1,2の配線は同種の導電ペ
ースト14で構成されているので、多層化したときに接
着強度が高いものとなり、信頼性の高い配線接続とな
る。
Next, as shown in FIG. 3 (a), the single-sided substrate 1 and the double-sided substrate 2 manufactured as described above are laminated and pressed at a predetermined temperature to obtain a structure shown in FIG. )
Can be obtained. In the multi-layer substrate 3, the wiring of each of the substrates 1 and 2 is made of the same kind of conductive paste 14, so that when the layers are multi-layered, the bonding strength is high and the wiring connection is highly reliable.

【0022】以下、本発明の配線基板の製造方法におけ
る各プロセスについて説明する。まず、樹脂の射出成形
により基材を得るプロセスでは、図4(a)に示すよう
な転写用金型(スタンパー)を用いる。この転写用金型
22は、一方の主面上の、配線基板の配線パターンに対
応する部分に凸部22aが形成されている。すなわち、
この凸部22aは、配線基板を成形すると配線基板の溝
の部分に対応しており、その溝に導電材料を充填するこ
とにより配線パターンが形成される。この転写用金型
は、片面基板を作製する場合には、基材の片面に配置
し、両面基板を作製する場合には、基材の両面に配置す
る。
Hereinafter, each process in the method for manufacturing a wiring board according to the present invention will be described. First, in a process of obtaining a base material by injection molding of a resin, a transfer mold (stamper) as shown in FIG. 4A is used. The transfer mold 22 has a projection 22a formed on one main surface at a portion corresponding to the wiring pattern of the wiring board. That is,
The projections 22a correspond to the grooves of the wiring board when the wiring board is molded, and the wiring pattern is formed by filling the grooves with a conductive material. The transfer mold is arranged on one side of the substrate when producing a single-sided substrate, and is disposed on both sides of the substrate when producing a double-sided substrate.

【0023】このように凸部22aが形成された転写用
金型22を、凸部22aを内側に向けて射出成形用金型
21に装着する。これにより、射出成形用金型21内部
(凸部22a側)に金型キャビティ21aが形成され
る。なお、この射出成形用金型21の側面には、樹脂の
供給口24が設けられており、この供給口24は金型キ
ャビティ21aに連通している。また、この射出成形用
金型を備えた射出成形機には、投入部材23が接続され
ており、基板原材料25である樹脂が投入されるように
なっている。
The transfer mold 22 having the protrusions 22a formed as described above is mounted on the injection mold 21 with the protrusions 22a facing inward. Thus, the mold cavity 21a is formed inside the injection mold 21 (on the side of the convex portion 22a). A resin supply port 24 is provided on a side surface of the injection molding die 21, and the supply port 24 communicates with the mold cavity 21a. Further, an injection member 23 is connected to the injection molding machine provided with the injection molding die so that the resin as the substrate raw material 25 is injected.

【0024】このような構成の射出成形機で基板原材料
25を投入すると、基板原材料25を加熱溶融し、溶融
状態の基板原材料を供給口24から射出成形用金型21
の金型キャビティ21aに射出注入する。このとき、射
出成形用金型21を上方から所定の圧力で加圧する。
When the substrate raw material 25 is charged by the injection molding machine having such a configuration, the substrate raw material 25 is heated and melted, and the molten substrate raw material is supplied from the supply port 24 to the injection molding die 21.
Is injected into the mold cavity 21a. At this time, the injection mold 21 is pressurized from above with a predetermined pressure.

【0025】このように基板原材料25を用いて射出成
形用金型21で射出成形を行うことにより、図4(b)
に示すような成形品26が得られる。この成形品26に
は、転写用金型の凸部22aに対応して転写された溝2
6aが形成されている。
As described above, the injection molding is performed by the injection molding die 21 using the substrate raw material 25, thereby obtaining FIG.
A molded product 26 as shown in FIG. The molded product 26 has grooves 2 transferred to correspond to the convex portions 22a of the transfer mold.
6a are formed.

【0026】貫通穴を形成するプロセスでは、図5
(a)に示すように、配線用溝31a及びビアランド用
溝31bを有する基材31のビアランド用溝31bに、
図5(b)に示すように、ドリル又はレーザによって貫
通穴32をあける。貫通穴32の周囲はビアランドとし
て円形凹状に成型されており、ビアランドとビアが一体
となったリベット上の形状となる。なお、貫通穴32
は、図4に示すプロセスにおいて、転写用金型にピンを
立てて、配線用溝と同時に形成しても良い。
In the process of forming a through hole, FIG.
As shown in (a), the via land groove 31b of the base material 31 having the wiring groove 31a and the via land groove 31b has
As shown in FIG. 5B, a through hole 32 is formed by a drill or a laser. The periphery of the through hole 32 is formed as a via land in a circular concave shape, and has a shape on a rivet in which the via land and the via are integrated. The through hole 32
In the process shown in FIG. 4, pins may be formed on the transfer mold and formed simultaneously with the wiring grooves.

【0027】導電ペーストの印刷・充填プロセスでは、
図6(a)に示すように、印刷機ベース42に貫通穴を
形成した基材41を設置する。このとき、印刷機ベース
42の底部に設けられた真空穴42aを介して真空チャ
ックすることにより、印刷機ベース42に基材41が固
定される。
In the printing and filling process of the conductive paste,
As shown in FIG. 6A, a base material 41 having a through hole formed in a printing press base 42 is installed. At this time, the base material 41 is fixed to the printing press base 42 by vacuum chucking through a vacuum hole 42a provided in the bottom of the printing press base 42.

【0028】この状態で、図6(b)に示すように、導
電ペースト(例えば、Agペースト、Cuペースト、A
gコートCuペーストなど)43を、樹脂製板状体であ
るスキージ44でスキージングすることによって、配線
用溝及び貫通穴に導電ペースト43を充填する(図6
(c))。その後、導電ペースト43を所定の温度で乾
燥・硬化することによって配線及び接続ビアが形成され
る(図6(d))。この基材の配線側の表面には、残存
する導電ペーストなどを含むコンタミ層45がある。
In this state, as shown in FIG. 6B, a conductive paste (for example, Ag paste, Cu paste,
The conductive paste 43 is filled into the wiring grooves and through holes by squeezing the g coat Cu paste (43) with a squeegee 44, which is a resin plate (FIG. 6).
(C)). Thereafter, the conductive paste 43 is dried and cured at a predetermined temperature to form wirings and connection vias (FIG. 6D). On the wiring side surface of this base material, there is a contamination layer 45 containing the remaining conductive paste and the like.

【0029】研削・研磨プロセスでは、上記プロセスに
おいてスキージングがうまく行うと、それだけで配線及
び接続ビアが形成されて配線間や接続ビア間もきれいに
できる場合もあるが、多くの場合、高い信頼性を確保す
る目的もあって、図7(a)に示すような、表面に残さ
れたコンタミ層45を研磨によって除去する。また、樹
脂の成形時に起因する基材の厚みのばらつきを約10μ
m程度に精度良くするために、図7(b)に示すよう
に、基材41をベース47上に載置し、裏面41bを研
磨砥石46で研磨した後に、図7(c)に示すように、
配線面41aを研磨砥石46で研磨する。これにより、
厚みは1μmのオーダーで仕上がり、また配線パターン
の幅や厚みもほとんどばらつきのない高い精度で仕上が
る。
In the grinding / polishing process, if squeezing is successfully performed in the above-described process, wiring and connection vias may be formed by themselves and the wiring and connection vias may be cleaned. However, in many cases, high reliability is required. In order to ensure the above, the contamination layer 45 left on the surface as shown in FIG. 7A is removed by polishing. In addition, the variation in the thickness of the base material caused by molding the resin is reduced by about 10 μm.
In order to improve the accuracy to about m, as shown in FIG. 7B, the base material 41 is placed on a base 47, and the back surface 41b is polished with a polishing grindstone 46. Then, as shown in FIG. To
The wiring surface 41a is polished with a polishing grindstone 46. This allows
The thickness is finished in the order of 1 μm, and the width and thickness of the wiring pattern are finished with high accuracy with almost no variation.

【0030】図8から図10は、本発明の配線基板の製
造方法により得られた配線基板の例を示している。図8
は、両面パターンで表裏接続ビアを持った構造の基板
で、本発明による最も単純な構成をなすものである。す
なわち、この配線基板は、図8(a)に示すように、樹
脂の射出成形により作製された基材51の表面に形成さ
れた溝52に貫通穴53を形成し、溝52及び貫通穴5
3に、図8(b)に示すように、導電ペーストを54を
充填した後に、表面を研磨して作製される。これによ
り、片面配線のみのCSP用のインポーザ基板が可能と
なる。
FIGS. 8 to 10 show examples of a wiring board obtained by the method for manufacturing a wiring board according to the present invention. FIG.
Is a substrate having a double-sided pattern and having front and back connection vias, which is the simplest configuration according to the present invention. That is, in this wiring board, as shown in FIG. 8A, a through hole 53 is formed in a groove 52 formed on the surface of a base material 51 formed by injection molding of a resin, and the groove 52 and the through hole 5 are formed.
3, as shown in FIG. 8B, the conductive paste is filled with 54, and then the surface is polished. This makes it possible to provide an imposer substrate for CSP having only one-sided wiring.

【0031】図9は、両面に配線及び表裏接続ビア64
を持った構造の両面基板63の両面に、片面にランドと
表裏接続ビア62を持った構造の片面基板61を積層し
(図9(a))、熱プレス加工により一体化した構造の
ものである。この両面基板65は、図9(b)に示すよ
うに、両面に部品実装用の実装面65a,65bを有
し、内部に2つの配線面65c,65dを有する。この
構成において、中央の両面配線基板にさらに上下各1枚
の基板を積層しているのは、部品実装用のランドと、配
線とを別けるためのもので、通常の基板で言うといわゆ
るソルダーレジストに相当するものである。こうするこ
とによって、ソルダーレジスト形成のために専用の設備
を必要とせず、基板製造及び積層の設備と技術により実
現できる。
FIG. 9 shows wiring and front / back connection vias 64 on both sides.
On both sides of a double-sided board 63 having a structure, a single-sided board 61 having a land and a front and back connection via 62 on one side is laminated (FIG. 9A), and integrated by hot pressing. is there. As shown in FIG. 9B, the double-sided board 65 has mounting surfaces 65a and 65b for mounting components on both sides, and has two wiring surfaces 65c and 65d inside. In this configuration, the upper and lower one boards are further laminated on the center double-sided wiring board to separate the lands for component mounting from the wiring. Is equivalent to This eliminates the need for dedicated equipment for forming the solder resist, and can be realized by equipment and technology for substrate manufacture and lamination.

【0032】図10は、これらの基本的な基板を組合せ
て積層し、熱プレス加工により一体成型した8層基板6
6である。この8層基板66は、片面配線+ビア61と
両面配線+ビア63との組み合わせにより構成されてい
る。このように、各基本層単位を組み合わせて積層し、
熱プレス加工することにより、任意の多層基板を得るこ
とが可能となる。
FIG. 10 shows an eight-layer substrate 6 obtained by laminating and combining these basic substrates and integrally forming them by hot pressing.
6. The eight-layer board 66 is configured by a combination of a single-sided wiring + via 61 and a double-sided wiring + via 63. In this way, each basic layer unit is combined and laminated,
By performing the hot pressing, an arbitrary multilayer substrate can be obtained.

【0033】上述した研削・研磨プロセスにおいて、基
材の厚みのばらつきに起因した偏った面加工が施される
ことを防止するために、加工基準面の選択に十分な注意
を払う必要がある。この選択を誤ると、偏った面加工が
なされ、配線の厚みや配線の幅といった配線インピーダ
ンスにかかわる部分の精度が悪くなる。特に、高周波領
域でのロスを生じ、回路設計どおりの製品ができなくな
る。
In the above-described grinding / polishing process, it is necessary to pay sufficient attention to the selection of the processing reference plane in order to prevent the uneven surface processing due to the variation in the thickness of the base material. If this selection is incorrect, uneven surface processing is performed, and the accuracy of a portion related to the wiring impedance, such as the wiring thickness and the wiring width, deteriorates. In particular, a loss occurs in a high frequency range, and a product as designed cannot be obtained.

【0034】そこで、基材の主面を研削・研磨するプロ
セスにおいて、基材の一方の主面を平坦化した後に、一
方の主面を基準面として基材の他方の主面を平坦化する
処理を行う。この場合、配線のない表面を先に平坦化し
て基準面とし、その基準面に対して配線を有する表面を
研磨することが好ましい。
Therefore, in the process of grinding and polishing the main surface of the base material, after flattening one main surface of the base material, the other main surface of the base material is flattened using one main surface as a reference surface. Perform processing. In this case, it is preferable that the surface having no wiring is first planarized to be a reference surface, and the surface having the wiring with respect to the reference surface is polished.

【0035】まず、図11(a)に示すようなパター
ン、導電ペーストで構成された配線72及びビアホール
73を基材71に形成する。パターン形成は、上記説明
したプロセスにより行う。このとき、図11(b)に示
すように、厚さにばらつきが生じる。すなわちA部にお
ける厚さt1がB部における厚さt2よりも薄くなって
いる。
First, a pattern as shown in FIG. 11A, a wiring 72 made of a conductive paste and a via hole 73 are formed in a base material 71. Pattern formation is performed by the process described above. At this time, as shown in FIG. 11B, the thickness varies. That is, the thickness t1 in the portion A is smaller than the thickness t2 in the portion B.

【0036】このとき、図11(c)に示すように、配
線72が形成されていない面73を平坦化してこの面7
3を基準面とする。このようにして平坦化処理を行う
と、図11(d)に示すように、A部における厚さt3
とB部における厚さt4がほぼ等しくなる。このように
して得られた基準面75を基準として配線を有する面7
4を平坦化する。これにより、図11(e)に示すよう
に、A部における厚さtAとB部における厚さtBがほ
ぼ等しい配線基板が得られる。
At this time, as shown in FIG. 11C, the surface 73 where the wiring 72 is not formed is flattened and
Let 3 be the reference plane. When the flattening process is performed in this manner, as shown in FIG.
And the thickness t4 at the portion B becomes substantially equal. The surface 7 having the wiring with reference to the reference surface 75 obtained in this manner
4 is flattened. As a result, as shown in FIG. 11E, a wiring board having a thickness tA in the portion A and a thickness tB in the portion B substantially equal to each other is obtained.

【0037】これにより、配線の厚みのばらつきを抑え
ることが可能となり、その結果、配線インピーダンスの
ばらつきが抑えられる。これにより、特に、高周波領域
での特性が向上する。また、平坦化処理においては、研
磨で配線厚みを制御するので、ケミカルプロセスでみら
れるような不安定さがなく、ロット間の特性のばらつき
を抑えることができる。
As a result, variations in the thickness of the wiring can be suppressed, and as a result, variations in the wiring impedance can be suppressed. As a result, the characteristics particularly in the high frequency range are improved. In the flattening process, the thickness of the wiring is controlled by polishing, so that there is no instability as seen in the chemical process, and variation in characteristics between lots can be suppressed.

【0038】[0038]

【発明の効果】以上説明したように、本発明の配線基板
の製造方法においては、導電ペーストの印刷という方法
を用いることによって、メッキラインやエッチングライ
ンのような大型の設備を必要とせず、コンパクトな生産
設備で環境にやさしい状態で、配線及び接続ビアの形成
が可能である。
As described above, in the method of manufacturing a wiring board according to the present invention, by using a method of printing a conductive paste, a large-sized facility such as a plating line or an etching line is not required, and the method is compact. It is possible to form wirings and connection vias in an environment-friendly manner with simple production equipment.

【0039】導電ペーストを印刷するという一見、細線
パターンや高精度パターンの形成には不利な方法なが
ら、あらかじめ溝状に成型されたところに印刷・充填
し、研磨で仕上げるという手法により、25μmレベル
の細線パターンが可能となる一方、パターン幅、厚みの
ばらつきがほとんどない高精度の配線パターンを持った
基板が可能となる。これにより、高速・高周波対応の高
集積基板が可能となる。また、配線形成と接続ビア形成
が同時に導電ペーストの印刷で可能となるため、製造コ
ストも安くなり、製造リードタイムも短くなる。
At first glance, printing a conductive paste is a disadvantageous method for forming a fine line pattern or a high-precision pattern. While a fine line pattern is possible, a substrate having a high-precision wiring pattern with almost no variation in pattern width and thickness can be realized. As a result, a high-integration substrate compatible with high-speed and high-frequency can be realized. Further, since the formation of the wiring and the formation of the connection via can be simultaneously performed by printing the conductive paste, the manufacturing cost is reduced and the manufacturing lead time is shortened.

【0040】さらに、基本的な構造の基板層を適宜に組
み合わせて熱プレス加工することにより任意の層間接続
を実現し、任意の層構成となる多層基板を短いリードタ
イムで製造することが可能となる。この場合、これらの
各基板層を積層して熱プレス加工する場合、各基板層間
の接続は導電ペースト同士の接着となり、高い接着強度
が得られる。
Furthermore, it is possible to realize an arbitrary interlayer connection by appropriately combining the substrate layers having the basic structure and performing the hot pressing, and to manufacture a multilayer substrate having an arbitrary layer configuration with a short lead time. Become. In this case, when these substrate layers are laminated and hot-pressed, the connection between the substrate layers is made by bonding between the conductive pastes, and high bonding strength is obtained.

【0041】また、溝形状は一つの金型によって形成さ
れるので、その形状は再現性があり、通常のエッチング
によるパターン幅のばらつきはほとんどない。さらに、
仕上げとなる精密研磨によって幅、厚みともばらつきの
非常に少ないパターンを持った基板を得ることができ
る。
Further, since the groove shape is formed by one mold, the shape has reproducibility and there is almost no variation in pattern width due to ordinary etching. further,
A substrate having a pattern with very small variations in width and thickness can be obtained by precision polishing as a finish.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態に係る配線基板の製造方
法を説明するための工程図である。
FIG. 1 is a process chart for explaining a method of manufacturing a wiring board according to an embodiment of the present invention.

【図2】本発明の一実施の形態に係る配線基板の製造方
法を説明するための工程図である。
FIG. 2 is a process diagram illustrating a method for manufacturing a wiring board according to an embodiment of the present invention.

【図3】本発明の一実施の形態に係る配線基板の製造方
法を説明するための工程図である。
FIG. 3 is a process chart for explaining a method of manufacturing a wiring board according to one embodiment of the present invention.

【図4】(a),(b)は、本発明の一実施の形態に係
る配線基板の製造方法における射出成形プロセスを説明
するための図である。
FIGS. 4A and 4B are views for explaining an injection molding process in a method of manufacturing a wiring board according to an embodiment of the present invention.

【図5】(a),(b)は、本発明の一実施の形態に係
る配線基板の製造方法における貫通穴形成プロセスを説
明するための図である。
FIGS. 5A and 5B are views for explaining a through-hole forming process in the method for manufacturing a wiring board according to one embodiment of the present invention; FIGS.

【図6】(a)〜(d)は、本発明の一実施の形態に係
る配線基板の製造方法における導電ペースト充填プロセ
スを説明するための図である。
FIGS. 6A to 6D are views for explaining a conductive paste filling process in the method of manufacturing a wiring board according to one embodiment of the present invention;

【図7】(a)〜(c)は、本発明の一実施の形態に係
る配線基板の製造方法における研削・研磨プロセスを説
明するための図である。
FIGS. 7A to 7C are views for explaining a grinding / polishing process in the method of manufacturing a wiring board according to one embodiment of the present invention;

【図8】(a),(b)は、本発明の一実施の形態に係
る配線基板の製造方法により得られた配線基板を示す図
である。
FIGS. 8A and 8B are diagrams showing a wiring board obtained by a method for manufacturing a wiring board according to an embodiment of the present invention.

【図9】(a),(b)は、本発明の一実施の形態に係
る配線基板の製造方法により得られた配線基板を示す図
である。
FIGS. 9A and 9B are diagrams showing a wiring board obtained by a method of manufacturing a wiring board according to one embodiment of the present invention.

【図10】本発明の一実施の形態に係る配線基板の製造
方法により得られた配線基板を示す図である。
FIG. 10 is a diagram showing a wiring board obtained by a method for manufacturing a wiring board according to one embodiment of the present invention.

【図11】(a)〜(e)は、本発明の一実施の形態に
係る配線基板の製造方法における研削・研磨プロセスを
説明するための図である。
FIGS. 11A to 11E are views for explaining a grinding / polishing process in the method for manufacturing a wiring board according to one embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1…片面基板、2…両面基板、3…多層基板、11,3
1,41…基材、12,26a…溝、13…穴、14,
43…導電ペースト、21…射出成形用金型、21a…
金型キャビティ、22…転写用金型、22a…凸部、2
3…投入部材、24…供給口、25…基板原材料、26
…成形品、31a…配線用溝、31b…ビアランド用
溝、32…貫通穴、42…印刷機ベース、42a…真空
穴、44…スキージ、45…コンタミ層、46…研磨砥
石、47…ベース。
DESCRIPTION OF SYMBOLS 1 ... Single-sided board, 2 ... Double-sided board, 3 ... Multi-layer board, 11,3
1, 41: base material, 12, 26a: groove, 13: hole, 14,
43 ... conductive paste, 21 ... injection mold, 21a ...
Mold cavity, 22: transfer mold, 22a: convex part, 2
3 ... input member, 24 ... supply port, 25 ... substrate raw material, 26
... Molded product, 31a ... wiring groove, 31b ... via land groove, 32 ... through hole, 42 ... printing machine base, 42a ... vacuum hole, 44 ... squeegee, 45 ... contamination layer, 46 ... polishing whetstone, 47 ... base.

フロントページの続き Fターム(参考) 5E317 AA24 BB01 BB11 CC25 CD01 CD32 GG14 GG16 5E343 AA01 AA07 AA12 BB02 BB03 BB21 BB72 DD01 EE33 EE43 ER49 GG08 GG11 5E346 AA02 AA12 AA15 AA22 AA29 AA35 AA42 BB01 BB11 CC02 CC08 CC32 CC39 CC53 DD13 DD34 DD45 EE06 FF22 FF27 GG02 GG19 GG24 GG28 HH06 HH26 HH31 Continuation of the front page F term (reference) 5E317 AA24 BB01 BB11 CC25 CD01 CD32 GG14 GG16 5E343 AA01 AA07 AA12 BB02 BB03 BB21 BB72 DD01 EE33 EE43 ER49 GG08 GG11 5E346 AA02 AA12 AA15 AA22 CCB CC DD CC EE06 FF22 FF27 GG02 GG19 GG24 GG28 HH06 HH26 HH31

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 所定形状のキャビティを有する金型に基
板材料を供給して成形することにより配線基板を製造す
る方法であって、 一方の主面上に、基材に転写する凸状パターンが形成さ
れ転写用金型を金型本体に装着することにより、前記一
方の主面側にキャビティを形成する工程と、 前記キャビティに基板材料を供給して配線用溝を有する
基材を成形する工程と、 前記配線用溝に導電材料を充填することにより配線を形
成する工程と、を具備することを特徴とする配線基板の
製造方法。
1. A method of manufacturing a wiring board by supplying a substrate material to a mold having a cavity of a predetermined shape and molding the same, wherein a convex pattern to be transferred to a base material is formed on one main surface. Attaching the formed transfer mold to the mold main body to form a cavity on the one main surface side; and supplying a substrate material to the cavity to form a base material having a wiring groove. And a step of forming a wiring by filling the wiring groove with a conductive material.
【請求項2】 前記基材に貫通穴を形成する工程を具備
し、前記導電材料を前記配線用溝に充填する際に前記貫
通穴にも充填して前記基材の両面の配線を前記導電材料
で導通させることを特徴とする請求項1記載の配線基板
の製造方法。
2. The method according to claim 2, further comprising the step of forming a through hole in the base material, wherein when the conductive material is filled in the wiring groove, the wiring material is also filled in the through hole and the wiring on both surfaces of the base material is formed in the conductive material. The method for manufacturing a wiring board according to claim 1, wherein conduction is performed by using a material.
【請求項3】 前記配線用溝に導電材料を充填した後
に、前記基材の主面を研削・研磨する工程を具備するこ
とを特徴とする請求項1記載の配線基板の製造方法。
3. The method for manufacturing a wiring board according to claim 1, further comprising a step of grinding and polishing the main surface of the base material after filling the wiring groove with a conductive material.
【請求項4】 前記基材の主面を研削・研磨する工程
は、前記基材の一方の主面を平坦化した後に、前記一方
の主面を基準面として前記基材の他方の主面を平坦化す
る処理を含むことを特徴とする請求項3記載の配線基板
の製造方法。
4. The step of grinding and polishing the main surface of the base material after flattening one main surface of the base material and then using the one main surface as a reference surface and the other main surface of the base material. 4. The method for manufacturing a wiring board according to claim 3, further comprising a step of flattening the wiring board.
【請求項5】 前記一方の主面が配線のない表面であ
り、前記他方の主面が配線を有する表面であることを特
徴とする請求項4記載の配線基板の製造方法。
5. The method according to claim 4, wherein the one main surface is a surface having no wiring, and the other main surface is a surface having wiring.
【請求項6】 一方の主面上に、配線基板に転写する凸
状パターンが形成された転写用金型を金型本体に装着す
ることにより、前記一方の主面側にキャビティを形成す
る工程と、 前記キャビティに基板材料を供給して配線用溝を有する
基材を成形する工程と、 前記配線用溝に導電材料を充填することにより配線を形
成する工程と、により得られた配線基板。
6. A step of forming a cavity on the one main surface side by mounting a transfer die having a convex pattern formed on one main surface thereof to be transferred to a wiring board, on a mold main body. A wiring substrate obtained by: supplying a substrate material to the cavity to form a base material having a wiring groove; and forming a wiring by filling the wiring groove with a conductive material.
【請求項7】 請求項6記載の配線基板を複数積層した
状態でプレス加工することにより得られた多層基板。
7. A multilayer board obtained by pressing a plurality of the wiring boards according to claim 6 in a stacked state.
JP2000049755A 2000-02-25 2000-02-25 Method of manufacturing wiring board and wiring board obtained with the same method Pending JP2001244609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000049755A JP2001244609A (en) 2000-02-25 2000-02-25 Method of manufacturing wiring board and wiring board obtained with the same method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000049755A JP2001244609A (en) 2000-02-25 2000-02-25 Method of manufacturing wiring board and wiring board obtained with the same method

Publications (1)

Publication Number Publication Date
JP2001244609A true JP2001244609A (en) 2001-09-07

Family

ID=18571641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049755A Pending JP2001244609A (en) 2000-02-25 2000-02-25 Method of manufacturing wiring board and wiring board obtained with the same method

Country Status (1)

Country Link
JP (1) JP2001244609A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303938A (en) * 2002-02-05 2003-10-24 Sony Corp Multilayer wiring board with built-in semiconductor device and manufacturing method thereof
US6797367B2 (en) 2002-02-05 2004-09-28 Sony Corporation Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board
JP2004327948A (en) * 2003-04-24 2004-11-18 Sanei Kagaku Kk Multilayer circuit board and method of fabricating the same
JP2006073622A (en) * 2004-08-31 2006-03-16 Nec Electronics Corp Semiconductor apparatus, package substrate therefor and manufacturing method thereof
WO2011096539A1 (en) * 2010-02-05 2011-08-11 株式会社フジクラ Wiring board and manufacturing method for same
JP2011159883A (en) * 2010-02-02 2011-08-18 Fujikura Ltd Wiring board and method of manufacturing the same
JP2012169476A (en) * 2011-02-15 2012-09-06 Fujikura Ltd Manufacturing method of printed wiring board
JP2012182353A (en) * 2011-03-02 2012-09-20 Mitsubishi Electric Corp Curved surface substrate and method for manufacturing the same
JP2013048303A (en) * 2012-12-05 2013-03-07 Spansion Llc Method of manufacturing semiconductor device
JP2013175583A (en) * 2012-02-24 2013-09-05 Mitsubishi Electric Corp Curved surface substrate and method of manufacturing curved surface substrate
JP5373971B2 (en) * 2010-07-16 2013-12-18 株式会社フジクラ Wiring board manufacturing method
JP2014049710A (en) * 2012-09-04 2014-03-17 Fujikura Ltd Manufacturing method of wiring board
KR20160010305A (en) * 2014-07-18 2016-01-27 토와 가부시기가이샤 Method for manufacturing electronic component package
US9418940B2 (en) 2007-04-26 2016-08-16 Cypress Semiconductor Corporation Structures and methods for stack type semiconductor packaging
CN107820365A (en) * 2017-10-19 2018-03-20 梅州市志浩电子科技有限公司 A kind of PCB processing method and PCB
JP2020035896A (en) * 2018-08-30 2020-03-05 日亜化学工業株式会社 Method of manufacturing wiring board and wiring board
CN114828432A (en) * 2022-06-27 2022-07-29 四川英创力电子科技股份有限公司 Device and method for precisely manufacturing high-speed printed circuit board

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303938A (en) * 2002-02-05 2003-10-24 Sony Corp Multilayer wiring board with built-in semiconductor device and manufacturing method thereof
US6797367B2 (en) 2002-02-05 2004-09-28 Sony Corporation Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board
US7022399B2 (en) 2002-02-05 2006-04-04 Sony Corporation Semiconductor device integrated multilayer wiring board
US7334324B2 (en) 2002-02-05 2008-02-26 Sony Corporation Method of manufacturing multilayer wiring board
JP2004327948A (en) * 2003-04-24 2004-11-18 Sanei Kagaku Kk Multilayer circuit board and method of fabricating the same
JP2006073622A (en) * 2004-08-31 2006-03-16 Nec Electronics Corp Semiconductor apparatus, package substrate therefor and manufacturing method thereof
JP4559163B2 (en) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 Package substrate for semiconductor device, method for manufacturing the same, and semiconductor device
US9418940B2 (en) 2007-04-26 2016-08-16 Cypress Semiconductor Corporation Structures and methods for stack type semiconductor packaging
JP2011159883A (en) * 2010-02-02 2011-08-18 Fujikura Ltd Wiring board and method of manufacturing the same
CN102726127A (en) * 2010-02-05 2012-10-10 株式会社藤仓 Wiring board and manufacturing method for same
JPWO2011096539A1 (en) * 2010-02-05 2013-06-13 株式会社フジクラ Wiring board and manufacturing method thereof
WO2011096539A1 (en) * 2010-02-05 2011-08-11 株式会社フジクラ Wiring board and manufacturing method for same
US9232662B2 (en) 2010-07-16 2016-01-05 Fujikura Ltd. Manufacturing method for wiring board
JP5373971B2 (en) * 2010-07-16 2013-12-18 株式会社フジクラ Wiring board manufacturing method
JP2012169476A (en) * 2011-02-15 2012-09-06 Fujikura Ltd Manufacturing method of printed wiring board
JP2012182353A (en) * 2011-03-02 2012-09-20 Mitsubishi Electric Corp Curved surface substrate and method for manufacturing the same
JP2013175583A (en) * 2012-02-24 2013-09-05 Mitsubishi Electric Corp Curved surface substrate and method of manufacturing curved surface substrate
JP2014049710A (en) * 2012-09-04 2014-03-17 Fujikura Ltd Manufacturing method of wiring board
JP2013048303A (en) * 2012-12-05 2013-03-07 Spansion Llc Method of manufacturing semiconductor device
KR20160010305A (en) * 2014-07-18 2016-01-27 토와 가부시기가이샤 Method for manufacturing electronic component package
KR101724199B1 (en) * 2014-07-18 2017-04-06 토와 가부시기가이샤 Method for manufacturing electronic component package
KR101807464B1 (en) * 2014-07-18 2017-12-08 토와 가부시기가이샤 Method for manufacturing electronic component package
CN107820365A (en) * 2017-10-19 2018-03-20 梅州市志浩电子科技有限公司 A kind of PCB processing method and PCB
CN107820365B (en) * 2017-10-19 2020-09-08 梅州市志浩电子科技有限公司 PCB processing method and PCB
JP2020035896A (en) * 2018-08-30 2020-03-05 日亜化学工業株式会社 Method of manufacturing wiring board and wiring board
US11026335B2 (en) 2018-08-30 2021-06-01 Nichia Corporation Wiring board manufacturing method and wiring board
CN114828432A (en) * 2022-06-27 2022-07-29 四川英创力电子科技股份有限公司 Device and method for precisely manufacturing high-speed printed circuit board
CN114828432B (en) * 2022-06-27 2022-09-02 四川英创力电子科技股份有限公司 Device and method for precisely manufacturing high-speed printed circuit board

Similar Documents

Publication Publication Date Title
JP2001244609A (en) Method of manufacturing wiring board and wiring board obtained with the same method
TWI392410B (en) Multilayer printed wiring board and manufacturing method thereof
WO2007046459A1 (en) Multilayer printed wiring board and its manufacturing method
KR20040051309A (en) A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof
JP2008124398A (en) Semiconductor package and its manufacturing method
JPH11186698A (en) Manufacture of circuit board, and circuit board
TWI449483B (en) Printed circuit board and method of manufacturing the same
CN108235602A (en) The processing method that second order buries copper billet circuit board
JP2003204140A (en) Manufacturing method for wiring board and multilayered wiring board, and multilayfred wiring board
JP4694007B2 (en) Manufacturing method of three-dimensional mounting package
US20120255764A1 (en) Printed circuit board and manufacturing method thereof
KR20130059356A (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
JP5581828B2 (en) Multilayer circuit board and substrate manufacturing method
KR101068466B1 (en) Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method
JP3891766B2 (en) Multilayer flexible wiring board manufacturing method and multilayer flexible wiring board manufactured thereby
JP2001068856A (en) Insulation resin sheet and its manufacture
JP3921124B2 (en) Wiring board manufacturing method
JPH08288649A (en) Manufacture of multilayered printed wiring board
JP3325903B2 (en) Manufacturing method of wiring board
JP2000307246A (en) Manufacture of circuit forming substrate and material thereof
US20220386478A1 (en) Multi-layer printed circuit board made of different materials and manufacturing method thereof
WO2023024212A1 (en) Resistor-buried circuit board and processing method
JP2007115952A (en) Interposer substrate and manufacturing method thereof
JP2500767B2 (en) Method for manufacturing printed wiring board
JP2001144445A (en) Method for producing multilayer printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070119

A977 Report on retrieval

Effective date: 20090521

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006