JP2001237454A - Semiconductor light-receiving element - Google Patents

Semiconductor light-receiving element

Info

Publication number
JP2001237454A
JP2001237454A JP2001013342A JP2001013342A JP2001237454A JP 2001237454 A JP2001237454 A JP 2001237454A JP 2001013342 A JP2001013342 A JP 2001013342A JP 2001013342 A JP2001013342 A JP 2001013342A JP 2001237454 A JP2001237454 A JP 2001237454A
Authority
JP
Japan
Prior art keywords
layer
avalanche multiplication
light receiving
semiconductor light
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001013342A
Other languages
Japanese (ja)
Other versions
JP3610910B2 (en
Inventor
Takeshi Nakada
武志 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001013342A priority Critical patent/JP3610910B2/en
Publication of JP2001237454A publication Critical patent/JP2001237454A/en
Application granted granted Critical
Publication of JP3610910B2 publication Critical patent/JP3610910B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an avalanche multiplying type semiconductor light receiving element, whose multiplication factor is high in a low-voltage operation, whose dark current is low at the same time and which is of high sensitivity, and to provide an avalanche multiplying type semiconductor light receiving element which removes the lattice matching condition of an optical absorption layer, and which can expand the range of a material for the optical absorption layer. SOLUTION: In a waveguide semiconductor light-receiving element, an avalanche multiplication layer 12 and optical absorption layers 14, 15 are provided on a semiconductor substrate 1, and one or both of the multiplication layer 12 and the optical absorption layers 14, 15 are sandwiched between a guide layer 11 and a guide layer 16. The concentration of carriers in the optical absorption layers 14, 15 is made higher than the concentration of carriers in the avalanche multiplying layer 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体受光素子に
関し、特に、低電圧、低雑音及び高速応答に優れたアバ
ランシェ増倍型の半導体受光素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor photodetector, and more particularly to an avalanche multiplication type semiconductor photodetector excellent in low voltage, low noise and high-speed response.

【0002】[0002]

【従来の技術】従来、受光素子の1種に、入射光により
生成したキャリアを空乏層のなだれ現象を用いて増倍
し、受光感度を高める、アバランシェ増倍型半導体受光
素子がある。この受光素子は、半導体のpn接合を用い
て光を検出するフォトダイオードにアバランシェ過程を
組み合わせることにより、信号増幅効果を有し、受信感
度が高く、しかも高速応答に優れているという特徴を有
する。
2. Description of the Related Art Conventionally, as one type of light receiving element, there is an avalanche multiplication type semiconductor light receiving element in which carriers generated by incident light are multiplied by avalanche phenomenon of a depletion layer to increase light receiving sensitivity. This light receiving element has a characteristic of having a signal amplifying effect, high receiving sensitivity, and excellent high-speed response by combining an avalanche process with a photodiode that detects light using a semiconductor pn junction.

【0003】アバランシェ過程とは、半導体のpn接合
に深い逆バイアスを印加することにより、高電界下で加
速された電子や正孔によりイオン化を生じさせ、そこで
生じた電子−正孔対の電子が再び高電界により加速され
てイオン化するという現象が連鎖反応的に起きる過程で
ある。この過程の極限状態がアバランシェ降伏である。
この現象を利用して信号を増幅することができる。この
とき、アバランシェ増倍を得るためには高電界を印加す
る必要があることと、トンネルブレークダウンを防ぐた
めにアバランシェ増倍層の層厚を確保する必要があるこ
とから、一般的には、その動作電圧を大きな値とするこ
とが必要である。
The avalanche process is a process in which a deep reverse bias is applied to a pn junction of a semiconductor to cause ionization of electrons and holes accelerated under a high electric field, and the electrons of the electron-hole pair generated there are generated. The phenomenon of being accelerated again by the high electric field and being ionized is a process that occurs in a chain reaction. The extreme state of this process is avalanche breakdown.
A signal can be amplified using this phenomenon. At this time, since it is necessary to apply a high electric field in order to obtain avalanche multiplication, and it is necessary to secure the layer thickness of the avalanche multiplication layer in order to prevent tunnel breakdown, generally, It is necessary to increase the operating voltage.

【0004】一方、北野らや花谷らは、光吸収層とアバ
ランシェ増倍層を一体化させて薄膜とすることで、動作
電圧の低減が可能であることを提案している(北野ら:
信学技報OPE96-11, p61, (1996-05)、花谷ら:特開平8
−32105号公報等参照)。図4は、動作電圧の低減
が可能なアバランシェ増倍型半導体受光素子を示す斜視
図であり、n−InP基板1上に、n−InAlAs層
2、InAlGaAsコア層3、InAlAs/InG
aAs超格子光吸収増倍層4、InAlGaAsコア層
5、p−InAlAs層6、p−InGaAsコンタク
ト層7が積層されてメサストライプ状とされ、これらの
層2〜7はポリイミド埋め込み層8により全体が埋め込
まれ、このポリイミド埋め込み層8上にはp型電極9が
形成され、また、n−InP基板1の裏面にはn型電極
10が形成されている。
On the other hand, Kitano et al. And Hanatani et al. Have proposed that the operating voltage can be reduced by integrating the light absorption layer and the avalanche multiplication layer into a thin film (Kitano et al .:
IEICE Technical Report OPE96-11, p61, (1996-05), Hanatani et al.
-32105 publication etc.). FIG. 4 is a perspective view showing an avalanche multiplication type semiconductor light receiving element capable of reducing an operating voltage. On an n-InP substrate 1, an n-InAlAs layer 2, an InAlGaAs core layer 3, an InAlAs / InG
The aAs superlattice light absorption multiplication layer 4, the InAlGaAs core layer 5, the p-InAlAs layer 6, and the p-InGaAs contact layer 7 are laminated to form a mesa stripe, and these layers 2 to 7 are entirely formed by a polyimide embedding layer 8. Are embedded, a p-type electrode 9 is formed on the polyimide embedding layer 8, and an n-type electrode 10 is formed on the back surface of the n-InP substrate 1.

【0005】この半導体受光素子は、InGaAsとI
nAlAsとの超格子構造を用い、そのInGaAs層
を入射光Lを吸収する光吸収層として、InAlAs/
InGaAs超格子構造をアバランシェ増倍層として利
用しており、InGaAsとInAlAsとを組み合わ
せることで、電子に対するバンド不連続が大きく、正孔
に対するバンド不連続が小さい構造ができ、電子のイオ
ン化率の向上を図ることができる。また、このとき、光
吸収層の薄膜化による量子効率の劣化を防ぐために、導
波路構造を取り入れている。この超格子構造を用いて薄
膜光吸収層兼アバランシェ増倍層とすることで、低電圧
動作を実現している。
This semiconductor light receiving element is composed of InGaAs and I
A superlattice structure with nAlAs is used, and the InGaAs layer is used as a light absorbing layer for absorbing the incident light L.
The InGaAs superlattice structure is used as an avalanche multiplication layer. By combining InGaAs and InAlAs, a structure having a large band discontinuity with respect to electrons and a small band discontinuity with respect to holes can be obtained, and the ionization rate of electrons can be improved. Can be achieved. At this time, a waveguide structure is adopted to prevent deterioration of quantum efficiency due to thinning of the light absorbing layer. By using this superlattice structure to form a thin film light absorption layer and an avalanche multiplication layer, low voltage operation is realized.

【0006】[0006]

【発明が解決しようとする課題】従来のアバランシェ増
倍型の半導体受光素子では、pn接合に高電界を印加し
てアバランシェ増倍を得るため、一般的に動作電圧が高
くなる。そこで、光吸収層及びアバランシェ増倍層を一
体化して薄膜化、超格子化することで動作電圧を低減し
ている。ところで、このようにアバランシェ層内で光吸
収/光電変換を行なう場合においては、アバランシェ過
程に伴う過剰雑音をより増大させることが理論的に知ら
れており、過剰雑音が増大し、S/N比が劣化し、ひい
ては受信感度が劣化するという問題点があった。
In a conventional avalanche multiplication type semiconductor photodetector, a high electric field is applied to a pn junction to obtain avalanche multiplication, so that the operating voltage is generally high. Therefore, the operating voltage is reduced by integrating the light absorption layer and the avalanche multiplication layer into a thin film and superlattice. By the way, it is theoretically known that when light absorption / photoelectric conversion is performed in the avalanche layer, the excess noise accompanying the avalanche process is further increased, and the excess noise increases and the S / N ratio increases. However, there is a problem that the reception sensitivity is deteriorated.

【0007】また、光ファイバ通信によく利用される
1.3μm帯や1.5μm帯の光を受光するには、この
波長帯域に対応したバンドギャップの小さな材料を光吸
収層に用いる必要があるが、このような材料をアバラン
シェ増倍層と一体化させた場合、バンドギャップの小さ
な材料に大きな電界がかかるため、トンネル暗電流が発
生する原因となり、高い増倍率が得られなかったり、受
信感度が劣化したり等の問題点がある。
In order to receive light of 1.3 μm band or 1.5 μm band often used for optical fiber communication, it is necessary to use a material having a small band gap corresponding to this wavelength band for the light absorbing layer. However, when such a material is integrated with the avalanche multiplication layer, a large electric field is applied to the material having a small band gap, which causes a tunnel dark current to be generated. There are problems such as deterioration.

【0008】また、光吸収層と基板との格子整合が暗電
流を小さく保つ為の条件と考えられているが、光吸収層
として使える化合物半導体の組成比の選択の余地はほと
んどなく、光吸収層のバンドギャップエネルギーが制限
されてしまい任意に設定することができないという問題
点があった。
Although the lattice matching between the light absorbing layer and the substrate is considered to be a condition for keeping the dark current small, there is little room for selection of the composition ratio of the compound semiconductor usable as the light absorbing layer. There is a problem that the band gap energy of the layer is limited and cannot be set arbitrarily.

【0009】本発明は、上記の事情に鑑みてなされたも
のであって、低電圧動作で増倍率が高く、同時に暗電流
が低い高感度のアバランシェ増倍型の半導体受光素子を
提供することを目的とし、さらに、光吸収層の格子整合
条件を取り除き、光吸収層の材料の範囲を広げることが
できるアバランシェ増倍型の半導体受光素子を提供する
ことを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a high-sensitivity avalanche multiplication type semiconductor photodetector having a high multiplication factor at low voltage operation and a low dark current. It is another object of the present invention to provide an avalanche multiplication type semiconductor light receiving element capable of removing the lattice matching condition of the light absorbing layer and expanding the range of the material of the light absorbing layer.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体受光素子を提供する。すな
わち、本発明の請求項1記載の半導体受光素子は、半導
体基板上に、アバランシェ増倍層及び光吸収層を備え、
これら増倍層及び光吸収層の一方または双方をガイド層
で挟んでなる導波路型の半導体受光素子において、前記
光吸収層のキャリア濃度を、前記アバランシェ増倍層の
キャリア濃度より高濃度としたことを特徴としている。
In order to solve the above problems, the present invention provides the following semiconductor light receiving device. That is, the semiconductor light receiving element according to claim 1 of the present invention includes an avalanche multiplication layer and a light absorption layer on a semiconductor substrate,
In a waveguide type semiconductor light receiving device in which one or both of the multiplication layer and the light absorption layer are sandwiched by a guide layer, the carrier concentration of the light absorption layer is set higher than the carrier concentration of the avalanche multiplication layer. It is characterized by:

【0011】また、請求項2記載の半導体受光素子は、
請求項1記載の半導体受光素子において、前記アバラン
シェ増倍層と前記光吸収層との間に電界緩和層を設けた
ことを特徴としている。
Further, the semiconductor light receiving element according to claim 2 is
2. The semiconductor light receiving device according to claim 1, wherein an electric field relaxation layer is provided between the avalanche multiplication layer and the light absorption layer.

【0012】また、請求項3記載の半導体受光素子は、
請求項1または2記載の半導体受光素子において、前記
アバランシェ増倍層を超格子により構成したことを特徴
としている。
Further, the semiconductor light receiving element according to claim 3 is
3. The semiconductor light receiving device according to claim 1, wherein the avalanche multiplication layer is formed of a superlattice.

【0013】また、請求項4記載の半導体受光素子は、
請求項1、2または3記載の半導体受光素子において、
前記光吸収層のキャリア濃度は、積層方向に濃度勾配を
有することを特徴としている。
Further, the semiconductor light receiving element according to claim 4 is
The semiconductor light receiving element according to claim 1, 2 or 3,
The carrier concentration of the light absorbing layer has a concentration gradient in the stacking direction.

【0014】また、請求項5記載の半導体受光素子は、
請求項1ないし4のいずれか1項記載の半導体受光素子
において、前記アバランシェ増倍層の厚みを、0.3μ
m以下としたことを特徴としている。
Further, the semiconductor light receiving element according to claim 5 is
The semiconductor photodetector according to claim 1, wherein the avalanche multiplication layer has a thickness of 0.3 μm.
m or less.

【0015】また、請求項6記載の半導体受光素子は、
請求項1ないし5のいずれか1項記載の半導体受光素子
において、前記光吸収層を前記アバランシェ増倍層より
上方に形成し、かつ、前記光吸収層に歪を導入してその
バンドギャップを任意に変化させたことを特徴としてい
る。
Further, the semiconductor light receiving element according to claim 6 is:
6. The semiconductor light receiving device according to claim 1, wherein the light absorbing layer is formed above the avalanche multiplication layer, and a band gap is arbitrarily set by introducing a strain into the light absorbing layer. It is characterized by having changed to.

【0016】本発明の半導体受光素子では、前記光吸収
層のキャリア濃度を、前記アバランシェ増倍層のキャリ
ア濃度より高濃度としたことにより、印加電圧の大半が
アバランシェ増倍層に印加されることとなり、光吸収層
に印加される電圧は非常に小さなものとなる。これによ
り、光吸収層に印加される電圧が非常に小さくなり、素
子の動作電圧が低下する。また、動作電圧を印加する時
に、光吸収層にかかる電界がほとんどないために、無電
界状態の光吸収層からの暗電流成分が大幅に減少する。
In the semiconductor light receiving device according to the present invention, by setting the carrier concentration of the light absorbing layer higher than the carrier concentration of the avalanche multiplication layer, most of the applied voltage is applied to the avalanche multiplication layer. And the voltage applied to the light absorbing layer is very small. As a result, the voltage applied to the light absorbing layer becomes very small, and the operating voltage of the device decreases. Further, when an operating voltage is applied, there is almost no electric field applied to the light absorbing layer, so that a dark current component from the light absorbing layer in an electric field-free state is greatly reduced.

【0017】また、前記アバランシェ増倍層と前記光吸
収層との間に電界緩和層を設けた場合、光吸収層からの
暗電流成分が減少する効果はより大きくなる。また、前
記電界緩和層が高キャリア濃度で薄膜化された場合、該
電界緩和層にかかる電圧が低下し、全体として動作電圧
の低下に寄与する。さらに、電界がかかっていない光吸
収層は高光入力時の耐飽和特性にも優れているため、大
入力光を有効に受信することが可能になる。
When an electric field relaxation layer is provided between the avalanche multiplication layer and the light absorption layer, the effect of reducing the dark current component from the light absorption layer becomes greater. Further, when the electric field relaxation layer is thinned with a high carrier concentration, the voltage applied to the electric field relaxation layer decreases, which contributes to a reduction in operating voltage as a whole. Further, the light absorbing layer to which no electric field is applied is also excellent in the saturation resistance at the time of high light input, so that large input light can be received effectively.

【0018】ここでは、素子の動作電圧を低下させるた
めに、各層の層厚と電界の積の和で表される印加電圧の
うち、光吸収層で必要としていた電圧を0Vに近づける
方法が採られる。この場合、光吸収層自体のキャリア濃
度を上げて電界を緩和し、光吸収層全体が空乏化しない
ようにして光吸収層の動作電圧を低下させる方法と、ア
バランシェ増倍層と光吸収層の間に電界緩和層を設け、
電界緩和層によってアバランシェ増倍層の電界を緩和
し、電界緩和層と光吸収層界面での電界がビルトイン・
ポテンシャルによる電界と同程度の大きさになるような
構造とすることで動作電圧を低下させる方法とがある。
Here, in order to reduce the operating voltage of the device, a method is employed in which, of the applied voltages represented by the sum of the product of the thickness of each layer and the electric field, the voltage required in the light absorbing layer approaches 0V. Can be In this case, the carrier concentration of the light absorbing layer itself is increased to reduce the electric field, and the operating voltage of the light absorbing layer is reduced by not depleting the entire light absorbing layer. Provide an electric field relaxation layer between them,
The electric field in the avalanche multiplication layer is reduced by the electric field relaxation layer, and the electric field at the interface between the electric field relaxation layer and the light absorption layer is built-in.
There is a method of lowering the operating voltage by using a structure that has a magnitude substantially equal to the electric field due to the potential.

【0019】この場合、光吸収層での電界が小さくなる
ため、アバランシェ増倍層への注入効率が低下してしま
う。そこで、これを改善するために、光吸収層の内部に
ドーパント濃度、すなわちキャリア濃度が積層方向の濃
度勾配を有するようにすることにより、光吸収によって
発生したキャリアのアバランシェ増倍層への注入を促進
することが可能になる。また、光吸収層のキャリア濃度
が積層方向の濃度勾配を有することから、アバランシェ
増倍層へのキャリア注入効率、即ち光電変換効率(量子
効率)が向上する。
In this case, since the electric field in the light absorption layer is reduced, the efficiency of injection into the avalanche multiplication layer is reduced. Therefore, in order to improve this, by making the dopant concentration, that is, the carrier concentration, have a concentration gradient in the stacking direction inside the light absorption layer, carriers generated by light absorption are injected into the avalanche multiplication layer. It is possible to promote. In addition, since the carrier concentration of the light absorption layer has a concentration gradient in the stacking direction, the efficiency of carrier injection into the avalanche multiplication layer, that is, the photoelectric conversion efficiency (quantum efficiency) is improved.

【0020】また、アバランシェ増倍層を超格子を用い
た薄膜とすることで、動作電圧を20V程度、好ましく
は15V程度もしくはそれ以下とすることが可能であ
る。この時、従来のものと降伏電圧あるいは動作電圧が
同じであれば、従来のものと増倍率が同じになる。一
方、光吸収層からの暗電流成分が大幅に減少しているた
め、受信感度、最高感度を出すための最適増倍率ともに
改善されることとなる。
Further, by making the avalanche multiplication layer a thin film using a superlattice, the operating voltage can be reduced to about 20 V, preferably about 15 V or less. At this time, if the breakdown voltage or the operating voltage is the same as the conventional one, the multiplication factor is the same as the conventional one. On the other hand, since the dark current component from the light absorbing layer is greatly reduced, both the receiving sensitivity and the optimum multiplication factor for achieving the highest sensitivity are improved.

【0021】また、アバランシェ増倍層の薄膜化による
トンネル電流のブレークダウンを阻止し、かつ、アバラ
ンシェ増倍によるブレークダウン特性を保持するため
に、アバランシェ増倍層はバンドギャップの大きな材料
で構成することが好ましい。アバランシェ増倍層を超格
子で構成しない場合、光吸収層のバンドギャップが同じ
大きさである場合には、該アバランシェ増倍層のバンド
ギャップは大きい方が好ましい。
Further, in order to prevent breakdown of tunnel current due to thinning of the avalanche multiplication layer and to maintain breakdown characteristics due to avalanche multiplication, the avalanche multiplication layer is made of a material having a large band gap. Is preferred. When the avalanche multiplication layer is not formed of a superlattice, and when the band gap of the light absorption layer is the same, it is preferable that the band gap of the avalanche multiplication layer be large.

【0022】また、光吸収層をアバランシェ増倍層の上
方に配置した場合では、該光吸収層に歪みを導入し、該
光吸収層を構成する化合物の組成を変化させることによ
り、そのバンドギャップエネルギーを受光しようとする
光の波長のエネルギーに合わせることが可能になる。さ
らに、光吸収層を薄厚化し、その周囲をワイドギャップ
半導体や低屈折率の材料で覆うことにより、導波路を形
成し、量子効率の増加を図ることが可能である。
When the light absorbing layer is disposed above the avalanche multiplication layer, strain is introduced into the light absorbing layer, and the band gap of the light absorbing layer is changed by changing the composition of the compound constituting the light absorbing layer. The energy can be adjusted to the energy of the wavelength of the light to be received. Furthermore, by reducing the thickness of the light absorption layer and covering the periphery thereof with a wide gap semiconductor or a material having a low refractive index, a waveguide can be formed, and the quantum efficiency can be increased.

【0023】[0023]

【発明の実施の形態】本発明の半導体受光素子の各実施
形態について図面に基づき説明する。 [第1の実施形態]図1は本発明の第1の実施形態のメ
サ型アバランシェ増倍型半導体受光素子を示す斜視図で
ある。この半導体受光素子は、n型InP基板1上に、
ガイド層11、アバランシェ増倍層12、電界緩和層1
3、低濃度光吸収層14、高濃度光吸収層15、ガイド
層16、p型コンタクト層7が積層されてメサストライ
プ状とされ、これらの層11〜16、7はパッシベーシ
ョン膜17により全体が覆われ、このパッシベーション
膜17上にはp型コンタクト層7に導通するp型電極9
が形成され、また、n型InP基板1の裏面にはn型電
極10が形成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the semiconductor light receiving element of the present invention will be described with reference to the drawings. [First Embodiment] FIG. 1 is a perspective view showing a mesa-type avalanche multiplication type semiconductor light receiving device according to a first embodiment of the present invention. This semiconductor light receiving element is provided on an n-type InP substrate 1.
Guide layer 11, avalanche multiplication layer 12, electric field relaxation layer 1
3, a low-concentration light absorption layer 14, a high-concentration light absorption layer 15, a guide layer 16, and a p-type contact layer 7 are laminated to form a mesa stripe, and these layers 11 to 16 and 7 are entirely formed by a passivation film 17. The passivation film 17 is covered with a p-type electrode 9 electrically connected to the p-type contact layer 7.
Are formed, and an n-type electrode 10 is formed on the back surface of the n-type InP substrate 1.

【0024】これらの層の導電型、電界分布を決めるキ
ャリア濃度及び層厚は次の通りである。 導電型 キャリア濃度(cm-3) 層厚(μm) ガイド層11 : n 5×10e17 0.5 アバランシェ増倍層12: n 1×10e15 0.3 電界緩和層13 : p 1×10e18 0.05 低濃度光吸収層14 : p 1×10e16 0.1 高濃度光吸収層15 : p 1×10e18 0.1 ガイド層16 : p 1×10e18 0.5 p型コンタクト層7 : p 2×10e19 0.2
The conductivity types of these layers, the carrier concentration and the layer thickness which determine the electric field distribution are as follows. Conduction type Carrier concentration (cm −3 ) Layer thickness (μm) Guide layer 11: n 5 × 10e17 0.5 Avalanche multiplication layer 12: n 1 × 10e15 0.3 Electric field relaxation layer 13: p 1 × 10e18 0.05 Low-concentration light absorbing layer 14: p 1 × 10e16 0.1 High-concentration light absorbing layer 15: p 1 × 10e18 0.1 Guide layer 16: p 1 × 10e18 0.5 p-type contact layer 7: p 2 × 10e190 .2

【0025】また、これらの層を構成する材料は、ガイ
ド層11がエネルギーギャップが〜1eVでInPに格
子整合するInAlGaAsまたはInGaAsP、ア
バランシェ増倍層12がInAlAs、電界緩和層13
がInPに格子整合するInAlAsまたはInP、低
濃度光吸収層14及び高濃度光吸収層15がInPに格
子整合するInGaAsである。
The materials constituting these layers are: a guide layer 11 of InAlGaAs or InGaAsP lattice-matched to InP with an energy gap of 11 eV; an avalanche multiplication layer 12 of InAlAs;
Is InAlAs or InP lattice-matched to InP, and InGaAs in which the low-concentration light absorption layer 14 and the high-concentration light absorption layer 15 are lattice-matched to InP.

【0026】アバランシェ増倍層12は、イオン化率比
を改善するために、2種類の超薄膜を積層した超格子か
らなる構造とすることもできる。その際の超格子構造と
しては、例えば、InAlAs(20nm)/InGa
AlAs(10nm)を10周期繰り返した量子井戸構
造とすると、およそ0.3μmの厚みの増倍層を構成す
ることができる。
The avalanche multiplication layer 12 may have a structure composed of a superlattice in which two types of ultrathin films are stacked in order to improve the ionization ratio. As the superlattice structure at that time, for example, InAlAs (20 nm) / InGa
When a quantum well structure in which AlAs (10 nm) is repeated for 10 periods is used, a multiplication layer having a thickness of about 0.3 μm can be formed.

【0027】また、アバランシェ増倍層12はワイドギ
ャップ半導体のほうが好ましいので、InPに格子整合
するII−VI族化合物半導体を用いても良い。その際
には、アバランシェ増倍層12のブレークダウン電界に
あわせ、電界緩和層13の層厚を上述したものの2倍
(約0.1μm)程度とする。
Since the avalanche multiplication layer 12 is preferably a wide gap semiconductor, a group II-VI compound semiconductor lattice-matched to InP may be used. At this time, the thickness of the electric field relaxation layer 13 is set to about twice (about 0.1 μm) the thickness described above in accordance with the breakdown electric field of the avalanche multiplication layer 12.

【0028】この半導体受光素子を作製するには、前記
層11〜16、7を成長させる結晶成長装置として、燐
のクラッキングセルを利用することが可能な固体ソース
MBE、ガスソースMBE、MO−MBEなどを用い
る。また、成長温度は450℃〜520℃の間とする。
また、電界分布の精度を向上させるため、p型ドーパン
トとして拡散係数の小さいBeを用いる。
In order to fabricate the semiconductor light receiving device, a solid source MBE, a gas source MBE, an MO-MBE capable of utilizing a cracking cell of phosphorus is used as a crystal growth apparatus for growing the layers 11 to 16 and 7. And so on. The growth temperature is between 450 ° C and 520 ° C.
In order to improve the accuracy of the electric field distribution, Be having a small diffusion coefficient is used as the p-type dopant.

【0029】まず、上記の結晶成長装置を用いてエピタ
キシャル層を作製した後、Br2:HBr:H2Oの組成
のエッチング液を使ってメサストライプ状の導波路の形
成を行う。このとき、基板1が露出する程度にエッチン
グを行う。なお、導波路を形成するメサの大きさは5μ
m×20μm程度とする。その後、メサ側壁を保護する
ため、メサストライプ状の層11〜16、7全体を覆う
ようにSiOxあるいはSiNxを堆積させてパッシベー
ション膜17を形成する。
First, after forming an epitaxial layer using the above-described crystal growth apparatus, a mesa-stripe waveguide is formed using an etching solution having a composition of Br 2 : HBr: H 2 O. At this time, etching is performed so that the substrate 1 is exposed. The size of the mesa forming the waveguide is 5 μm.
It is about mx20 μm. Thereafter, in order to protect the mesa side walls, SiO x or SiN x is deposited so as to cover the entire layers 11 to 16 and 7 in a mesa stripe shape, thereby forming a passivation film 17.

【0030】p型電極9は、メサ最上部のパッシベーシ
ョン膜17をエッチングで除去し、Ti/Pt/Auを
蒸着して形成する。n型電極10は、Au/Ge/Ni
を真空蒸着装置を用いて蒸着することで形成する。な
お、光の入射端面には、SiNxまたはSiOxからなる
反射防止膜を形成する。
The p-type electrode 9 is formed by removing the passivation film 17 at the uppermost portion of the mesa by etching and depositing Ti / Pt / Au. The n-type electrode 10 is made of Au / Ge / Ni
Is formed by vapor deposition using a vacuum vapor deposition device. Note that an antireflection film made of SiN x or SiO x is formed on the light incident end face.

【0031】次に、この半導体受光素子の動作について
説明する。この半導体受光素子では、光信号である入射
光Lを、光吸収層14、15に対して横方向から入射さ
せ、導波路に整合させるようにする。ここでは、およそ
18V以上でアバランシェ増倍が顕著となり、降伏電圧
はおよそ20Vであった。また、このときのアバランシ
ェ増倍層12における電界強度はおよそ600KVcm
になっていた。また、アバランシェ増倍の最大増倍率は
30以上であった。
Next, the operation of the semiconductor light receiving element will be described. In this semiconductor light receiving element, incident light L, which is an optical signal, is made incident on the light absorbing layers 14 and 15 from the lateral direction, and is matched with the waveguide. Here, the avalanche multiplication is remarkable at about 18 V or more, and the breakdown voltage is about 20 V. At this time, the electric field intensity in the avalanche multiplication layer 12 is about 600 KVcm.
Had become. The maximum multiplication factor of the avalanche multiplication was 30 or more.

【0032】アバランシェ層12における高電界は、電
界緩和層13でほぼ緩和され、電界緩和層13と光吸収
層14との界面では、ほぼ、ビルトイン・ポテンシャル
による電界と同じ程度の大きさになる。この受光素子に
入射した入射光Lは、導波路を通過しながら光吸収層1
4、15でキャリアを発生する。発生したキャリアは拡
散、ドリフトにより電界のかかった電界緩和層13、ア
バランシェ増倍層12へと注入され、アバランシェ増倍
層12で印加電圧・電界値に対応した増倍過程を経て光
信号として検出される。
The high electric field in the avalanche layer 12 is almost alleviated by the electric field relaxation layer 13, and at the interface between the electric field relaxation layer 13 and the light absorption layer 14, the magnitude is almost the same as the electric field due to the built-in potential. The incident light L incident on this light receiving element passes through the waveguide while being passed through the light absorbing layer 1.
Carriers are generated at 4 and 15. The generated carriers are injected into the electric field relaxation layer 13 and the avalanche multiplication layer 12 to which an electric field is applied due to diffusion and drift, and are detected as optical signals through the multiplication process corresponding to the applied voltage and electric field value in the avalanche multiplication layer 12. Is done.

【0033】ここで、光吸収層を低濃度光吸収層14と
高濃度光吸収層15の2層により構成すると、光吸収層
内にキャリア濃度の勾配が形成されることとなり、注入
効率が向上する。これは、キャリアの濃度勾配により内
部電界が発生し、非空乏層領域での再結合損が無視でき
るようになるためである。この半導体受光素子の遮断周
波数はおよそ10GHzであった。
Here, when the light absorbing layer is composed of two layers of the low concentration light absorption layer 14 and the high concentration light absorption layer 15, a gradient of the carrier concentration is formed in the light absorption layer, and the injection efficiency is improved. I do. This is because an internal electric field is generated due to the carrier concentration gradient, and the recombination loss in the non-depletion layer region can be ignored. The cutoff frequency of this semiconductor light receiving element was about 10 GHz.

【0034】図2は、この半導体受光素子のバンド構造
を示す図であり、図において、21は低濃度光吸収層1
4と高濃度光吸収層15により構成される濃度勾配付き
光吸収層、22はn型コンタクト層、23は光キャリア
(電子)、24は光キャリア(正孔)である。なお、図
中、層厚の方向は電界の方向と同一である。この半導体
受光素子の光吸収層21に入射光Lが入射すると、該光
吸収層21内では電子−正孔対が発生し、この電子−正
孔対により生じた電子23が電界緩和層13を経由して
アバランシェ増倍層12へと注入される。このアバラン
シェ増倍層12では、アバランシェ増倍を起こすことに
より信号が増幅されるので、外部に光電流として出力す
ることができる。
FIG. 2 is a diagram showing a band structure of the semiconductor light receiving element. In the figure, reference numeral 21 denotes a low concentration light absorbing layer 1.
A light absorption layer with a concentration gradient constituted by 4 and a high concentration light absorption layer 15, 22 is an n-type contact layer, 23 is a photocarrier (electron), and 24 is a photocarrier (hole). In the drawing, the direction of the layer thickness is the same as the direction of the electric field. When the incident light L is incident on the light absorption layer 21 of the semiconductor light receiving element, electron-hole pairs are generated in the light absorption layer 21, and electrons 23 generated by the electron-hole pairs pass through the electric field relaxation layer 13. Then, it is injected into the avalanche multiplication layer 12. In the avalanche multiplication layer 12, the signal is amplified by avalanche multiplication, so that it can be output as a photocurrent to the outside.

【0035】[第2の実施形態]図3は本発明の第2の
実施形態のアバランシェ増倍型半導体受光素子を示す斜
視図である。この半導体受光素子は、n型InP基板1
上に、ガイド層11、アバランシェ増倍層12、電界緩
和層13、p+−InxGa1-xAs(Xは任意)からな
る光吸収層31、p+−InPからなる埋め込み層32
が形成され、電界緩和層13上に光吸収層31及び埋め
込み層32を挟むようにガイド層33及びp型コンタク
ト層34が形成され、これらの層11〜13、31〜3
4はパッシベーション膜17により全体が覆われ、この
パッシベーション膜17上にはp型コンタクト層34に
導通するp型電極9が形成され、また、n型InP基板
1の裏面にはn型電極10が形成されている。
[Second Embodiment] FIG. 3 is a perspective view showing an avalanche multiplication type semiconductor light receiving device according to a second embodiment of the present invention. This semiconductor light receiving element is an n-type InP substrate 1
On top, a guide layer 11, an avalanche multiplication layer 12, an electric field relaxation layer 13, a light absorption layer 31 made of p + -In x Ga 1 -x As (X is arbitrary), and a buried layer 32 made of p + -InP
Are formed, and a guide layer 33 and a p-type contact layer 34 are formed on the electric field relaxation layer 13 so as to sandwich the light absorption layer 31 and the buried layer 32. These layers 11 to 13, 31 to 3
4 is entirely covered with a passivation film 17, a p-type electrode 9 conducting to a p-type contact layer 34 is formed on the passivation film 17, and an n-type electrode 10 is formed on the back surface of the n-type InP substrate 1. Is formed.

【0036】これらの層の導電型、電界分布を決めるキ
ャリア濃度及び層厚は次の通りである。 導電型 キャリア濃度(cm-3) 層厚(μm) ガイド層11 : n 5×10e17 0.5 アバランシェ増倍層12: n 1×10e15 0.25 電界緩和層13 : p 1×10e18 0.05 ガイド層33 : p 1×10e18 0.5 p型コンタクト層34 : p 2×10e19 0.2
The conductivity type of these layers, the carrier concentration and the layer thickness which determine the electric field distribution are as follows. Conductivity type Carrier concentration (cm −3 ) Layer thickness (μm) Guide layer 11: n 5 × 10e17 0.5 Avalanche multiplication layer 12: n 1 × 10e15 0.25 Electric field relaxation layer 13: p 1 × 10e18 0.05 Guide layer 33: p 1 × 10e18 0.5 p-type contact layer 34: p 2 × 10e19 0.2

【0037】また、これらの層を構成する材料は、ガイ
ド層11がエネルギーギャップが〜1eVでInPに格
子整合するInAlGaAsまたはInGaAsP、ア
バランシェ増倍層12がInAlAs、電界緩和層13
がInPに格子整合するInAlAsまたはInP、ガ
イド層33がInP、p型コンタクト層34がInGa
Asである。
The materials constituting these layers include: a guide layer 11 of InAlGaAs or InGaAsP lattice-matched to InP with an energy gap of 11 eV; an avalanche multiplication layer 12 of InAlAs;
Is InAlAs or InP lattice-matched to InP, the guide layer 33 is InP, and the p-type contact layer 34 is InGa.
As.

【0038】この半導体受光素子を作製するには、前記
層11〜13、31〜34を成長させる結晶成長装置と
して、燐が利用できるように燐のクラッキングセルを取
り付けた固体ソースMBE、ガスソースMBE、MO−
MBEなどを用いる。また、成長温度は480℃〜53
0℃の間とする。また、電界分布の精度を向上させるた
め、p型ドーパントとして拡散係数の小さいBeを用い
る。
In order to fabricate the semiconductor light receiving device, a solid source MBE or a gas source MBE equipped with a phosphorus cracking cell so that phosphorus can be used is used as a crystal growth apparatus for growing the layers 11 to 13 and 31 to 34. , MO-
MBE or the like is used. The growth temperature is 480 ° C. to 53
Between 0 ° C. In order to improve the accuracy of the electric field distribution, Be having a small diffusion coefficient is used as the p-type dopant.

【0039】導波路を形成するための大きなメサストラ
イプ部は10μm×30μm程度のものをブロム系のエ
ッチング液を用いて形成する。さらに、燐酸系のエッチ
ング液を用い、このメサストライプ部の真ん中を電界緩
和層13までU溝或いはV溝状にエッチングし、溝を形
成する。この溝の幅は5μm程度とする。この溝の形成
は、RIBEやRIEなどのドライエッチング装置を用
いても可能である。
A large mesa stripe portion for forming a waveguide is formed with a size of about 10 μm × 30 μm by using a bromo-based etchant. Further, using a phosphoric acid-based etchant, the middle of the mesa stripe portion is etched into the U-shaped or V-shaped groove up to the electric field relaxation layer 13 to form a groove. The width of this groove is about 5 μm. This groove can be formed by using a dry etching apparatus such as RIBE or RIE.

【0040】硫酸系エッチング液により成長前処理した
のち、上記の成長装置、またはMO−VPE装置を用
い、p+−InxGa1-xAs(Xは任意)からなる光吸
収層31を形成し、さらに上部埋め込み層32としてp
+−InPを形成することで、光は導波モード内に閉じ
こめられる。その後、最上部にSiOxあるいはSiNx
を堆積させてパッシベーション膜17を形成する。
After pre-growth treatment with a sulfuric acid-based etchant, a light absorbing layer 31 made of p + -In x Ga 1 -x As (X is arbitrary) is formed using the above-described growth apparatus or MO-VPE apparatus. Then, as the upper buried layer 32, p
By forming + -InP, the light is confined in the guided mode. After that, SiO x or SiN x
Is deposited to form a passivation film 17.

【0041】電極を形成するために必要な領域のパッシ
ベーション膜17をエッチングにて除去し、p型コンタ
クト層34を露出させた後、p型電極9を形成する。n
型電極10は、Au/Ge/Niを真空蒸着装置を用い
て蒸着することで形成する。上記構造をとることによ
り、導波路に結合した光信号は光吸収層31で光キャリ
アを形成し、電界緩和層13、アバランシェ増倍層12
にドリフトにて注入され、検出される。
The passivation film 17 in a region necessary for forming the electrode is removed by etching to expose the p-type contact layer 34, and then the p-type electrode 9 is formed. n
The mold electrode 10 is formed by evaporating Au / Ge / Ni using a vacuum evaporator. With the above structure, the optical signal coupled to the waveguide forms an optical carrier in the light absorption layer 31, and the electric field relaxation layer 13, the avalanche multiplication layer 12
Is injected by drift and detected.

【0042】ここでは、光吸収層31にp+−InxGa
1-xAs(Xは1.0〜0.53の間の任意の値)を用
いることで、バンドギャップをInPより小さなIn
0.53Ga0.47AsからInAsまで可変することがで
き、長波長の光を検出可能とする事ができる。
Here, the light absorbing layer 31 has p + -In x Ga
By using 1-x As (X is an arbitrary value between 1.0 and 0.53), the band gap can be reduced to In smaller than InP.
It can be varied from 0.53 Ga 0.47 As to InAs, and can detect long wavelength light.

【0043】この半導体受光素子が、第1の実施形態と
異なった構造になっているのは、電界緩和層13の上部
にInPと格子整合したInGaAsを堆積させてp型
コンタクト層34とし、格子整合していない光吸収層3
1の上部にコンタクト層を形成するのを回避するためで
ある。
This semiconductor light receiving element has a structure different from that of the first embodiment, because InGaAs lattice-matched to InP is deposited on the electric field relaxation layer 13 to form a p-type contact layer 34, Unmatched light absorption layer 3
This is for avoiding the formation of a contact layer on the upper part of the first layer.

【0044】この半導体受光素子では、光信号である入
射光Lを横方向より導波路に結合させるように入射させ
る。この入射光Lは光吸収層31に入射し、その内部で
キャリアを生成する。この被吸収層31内で発生したキ
ャリアは、拡散により電界緩和層13に達し、アバラン
シェ増倍層12に注入される。この光吸収層31にキャ
リア濃度の勾配を形成すると、注入効率が向上する。ま
た、アバランシェ増倍が顕著となる電圧は、15V程度
となる。この場合の遮断周波数はおよそ10GHzであ
った。
In this semiconductor light receiving element, the incident light L, which is an optical signal, is made to enter the waveguide from the lateral direction. This incident light L is incident on the light absorption layer 31 and generates carriers therein. The carriers generated in the absorption target layer 31 reach the electric field relaxation layer 13 by diffusion and are injected into the avalanche multiplication layer 12. When a carrier concentration gradient is formed in the light absorbing layer 31, the injection efficiency is improved. The voltage at which avalanche multiplication is significant is about 15V. The cutoff frequency in this case was about 10 GHz.

【0045】以上説明した様に、各実施形態の半導体受
光素子によれば、光吸収層14、15(31)に掛かる
電圧を非常に小さくすることができ、アバランシェ増倍
動作時の暗電流の増加を抑制しながら、動作電圧の低下
を図ることができる。したがって、低電圧動作で増倍率
が高く、同時に暗電流が低く、高感度であり、さらに、
光吸収層の格子整合条件を取り除き、光吸収層の材料の
範囲を広げることにより、光吸収層のバンドギャップエ
ネルギーを変化させることのできるアバランシェ増倍型
の半導体受光素子を提供することができる。特に、この
構造を用いて動作電圧を15V以下に設定した場合、動
作用電源や信号増幅回路の選択肢が増え、実装が容易で
高感度な光受信器を実現することができる。
As described above, according to the semiconductor light receiving element of each embodiment, the voltage applied to the light absorbing layers 14, 15 (31) can be made extremely small, and the dark current during the avalanche multiplication operation can be reduced. The operating voltage can be reduced while suppressing the increase. Therefore, the multiplication factor is high at low voltage operation, the dark current is low, the sensitivity is high,
By removing the lattice matching condition of the light absorbing layer and expanding the range of the material of the light absorbing layer, an avalanche multiplication type semiconductor light receiving element capable of changing the band gap energy of the light absorbing layer can be provided. In particular, when the operating voltage is set to 15 V or less by using this structure, options for an operating power supply and a signal amplifier circuit are increased, and an optical receiver that is easy to mount and has high sensitivity can be realized.

【0046】なお、本実施形態では、InP基板上の材
料を中心に説明してきたが、InP基板以外の基板、例
えば、GaAs基板等も用いることができる。GaAs
基板を用いた場合には、各層をGaAsに格子整合する
化合物を用い、光吸収層のみp+−InxGa1-xAs
(Xは任意)を用いて構成すればよい。また、GaSb
系、SiGe混晶系、Si/Geヘテロ接合系にも適用
することができる。また、光吸収層は高濃度の均一層で
もよく、あるいは、全体にわたって濃度勾配を持った層
としてもよいことはいうまでもない。
In the present embodiment, the description has been made mainly on the material on the InP substrate. However, a substrate other than the InP substrate, for example, a GaAs substrate or the like can be used. GaAs
When a substrate is used, each layer is made of a compound lattice-matched to GaAs, and only the light absorbing layer is p + -In x Ga 1 -x As.
(X is arbitrary). GaSb
System, SiGe mixed crystal system, and Si / Ge heterojunction system. Further, it goes without saying that the light absorbing layer may be a uniform layer having a high concentration or a layer having a concentration gradient over the whole.

【0047】[0047]

【発明の効果】以上説明した様に、本発明の半導体受光
素子によれば、光吸収層のキャリア濃度を、アバランシ
ェ増倍層のキャリア濃度より高濃度としたので、印加電
圧の大半がアバランシェ増倍層に印加されることとな
り、光吸収層に印加される電圧を非常に小さくすること
ができ、素子の動作電圧を低下させることができる。ま
た、動作電圧を印加する時に、光吸収層にかかる電界が
ほとんどないために、無電界状態の光吸収層からの暗電
流成分を大幅に減少させることができる。
As described above, according to the semiconductor light receiving device of the present invention, since the carrier concentration of the light absorbing layer is higher than the carrier concentration of the avalanche multiplication layer, most of the applied voltage is increased by the avalanche. Since the voltage is applied to the double layer, the voltage applied to the light absorbing layer can be extremely reduced, and the operating voltage of the device can be reduced. In addition, when an operating voltage is applied, almost no electric field is applied to the light absorbing layer, so that a dark current component from the light absorbing layer in an electric field-free state can be significantly reduced.

【0048】したがって、低電圧動作で増倍率が高く、
同時に暗電流が低く、高感度であり、さらに、光吸収層
の格子整合条件を取り除き、光吸収層の材料の範囲を広
げることにより、光吸収層のバンドギャップエネルギー
を変化させることのできるアバランシェ増倍型の半導体
受光素子を提供することができる。
Therefore, the multiplication factor is high at low voltage operation,
At the same time, the dark current is low, the sensitivity is high, and the avalanche that can change the band gap energy of the light absorbing layer by removing the lattice matching condition of the light absorbing layer and expanding the range of the material of the light absorbing layer is increased. A double type semiconductor light receiving element can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施形態のアバランシェ増倍
型半導体受光素子を示す斜視図である。
FIG. 1 is a perspective view showing an avalanche multiplication type semiconductor light receiving element according to a first embodiment of the present invention.

【図2】 本発明の第1の実施形態のアバランシェ増倍
型半導体受光素子のバンド構造を示す図である。
FIG. 2 is a diagram illustrating a band structure of the avalanche multiplication type semiconductor light receiving element according to the first embodiment of the present invention.

【図3】 本発明の第2の実施形態のアバランシェ増倍
型半導体受光素子を示す斜視図である。
FIG. 3 is a perspective view showing an avalanche multiplication type semiconductor light receiving element according to a second embodiment of the present invention.

【図4】 従来のアバランシェ増倍型半導体受光素子を
示す斜視図である。
FIG. 4 is a perspective view showing a conventional avalanche multiplication type semiconductor light receiving element.

【符号の説明】[Explanation of symbols]

1 n−InP基板 2 n−InAlAs層 3 InAlGaAsコア層 4 InAlAs/InGaAs超格子光吸収増倍層 5 InAlGaAsコア層 6 p−InAlAs層 7 p−InGaAsコンタクト層 8 ポリイミド埋め込み層 9 p型電極 10 n型電極 11 ガイド層 12 アバランシェ増倍層 13 電界緩和層 14 低濃度光吸収層 15 高濃度光吸収層 16 ガイド層 17 パッシベーション膜 21 濃度勾配付き光吸収層 22 n型コンタクト層 23 光キャリア(電子) 24 光キャリア(正孔) 31 光吸収層 32 埋め込み層 33 ガイド層 34 p型コンタクト層 L 入射光 Reference Signs List 1 n-InP substrate 2 n-InAlAs layer 3 InAlGaAs core layer 4 InAlAs / InGaAs superlattice light absorption multiplication layer 5 InAlGaAs core layer 6 p-InAlAs layer 7 p-InGaAs contact layer 8 polyimide burying layer 9 p-type electrode 10 n Type electrode 11 Guide layer 12 Avalanche multiplication layer 13 Electric field relaxation layer 14 Low concentration light absorption layer 15 High concentration light absorption layer 16 Guide layer 17 Passivation film 21 Light absorption layer with concentration gradient 22 n-type contact layer 23 Photocarrier (electron) 24 Photocarrier (hole) 31 Light absorption layer 32 Buried layer 33 Guide layer 34 P-type contact layer L Incident light

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、アバランシェ増倍層及
び光吸収層を備え、これらの層の一方または双方をガイ
ド層で挟んでなる導波路型の半導体受光素子において、 前記光吸収層のキャリア濃度を、前記アバランシェ増倍
層のキャリア濃度より高濃度としたことを特徴とする半
導体受光素子。
1. A waveguide type semiconductor light receiving device comprising: an avalanche multiplication layer and a light absorption layer on a semiconductor substrate; and one or both of these layers interposed between guide layers. A semiconductor light receiving element wherein the concentration is higher than the carrier concentration of the avalanche multiplication layer.
【請求項2】 前記アバランシェ増倍層と前記光吸収層
との間に電界緩和層を設けたことを特徴とする請求項1
記載の半導体受光素子。
2. An electric field relaxation layer is provided between the avalanche multiplication layer and the light absorption layer.
The semiconductor light receiving element as described in the above.
【請求項3】 前記アバランシェ増倍層を超格子により
構成したことを特徴とする請求項1または2記載の半導
体受光素子。
3. The semiconductor light receiving device according to claim 1, wherein said avalanche multiplication layer is constituted by a superlattice.
【請求項4】 前記光吸収層のキャリア濃度は、積層方
向に濃度勾配を有することを特徴とする請求項1、2ま
たは3記載の半導体受光素子。
4. The semiconductor light receiving device according to claim 1, wherein a carrier concentration of the light absorbing layer has a concentration gradient in a stacking direction.
【請求項5】 前記アバランシェ増倍層の厚みは、0.
3μm以下であることを特徴とする請求項1ないし4の
いずれか1項記載の半導体受光素子。
5. The thickness of the avalanche multiplication layer is set to 0.1.
The semiconductor light receiving device according to claim 1, wherein the thickness is 3 μm or less.
【請求項6】 前記光吸収層を前記アバランシェ増倍層
より上方に形成し、かつ、前記光吸収層に歪を導入して
そのバンドギャップを任意に変化させたことを特徴とす
る請求項1ないし5のいずれか1項記載の半導体受光素
子。
6. The light absorption layer is formed above the avalanche multiplication layer, and a strain is introduced into the light absorption layer to arbitrarily change its band gap. 6. The semiconductor light receiving element according to any one of claims 5 to 5.
JP2001013342A 2001-01-22 2001-01-22 Semiconductor photo detector Expired - Fee Related JP3610910B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001013342A JP3610910B2 (en) 2001-01-22 2001-01-22 Semiconductor photo detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001013342A JP3610910B2 (en) 2001-01-22 2001-01-22 Semiconductor photo detector

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10130793A Division JPH11330536A (en) 1998-05-13 1998-05-13 Semiconductor light receiving element

Publications (2)

Publication Number Publication Date
JP2001237454A true JP2001237454A (en) 2001-08-31
JP3610910B2 JP3610910B2 (en) 2005-01-19

Family

ID=18880210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013342A Expired - Fee Related JP3610910B2 (en) 2001-01-22 2001-01-22 Semiconductor photo detector

Country Status (1)

Country Link
JP (1) JP3610910B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060010A1 (en) * 2003-12-18 2005-06-30 Nec Corporation Light-receiving device and optical receiver using same
JP2014107562A (en) * 2012-11-22 2014-06-09 Imec Avalanche photodetector element for converting optical signal to electrical signal, use of avalanche photodetector, and method of making avalanche photodetector
WO2020109562A1 (en) * 2018-11-30 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Avalanche photodiode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060010A1 (en) * 2003-12-18 2005-06-30 Nec Corporation Light-receiving device and optical receiver using same
JPWO2005060010A1 (en) * 2003-12-18 2007-07-12 日本電気株式会社 Light receiving element and optical receiver using the same
JP2014107562A (en) * 2012-11-22 2014-06-09 Imec Avalanche photodetector element for converting optical signal to electrical signal, use of avalanche photodetector, and method of making avalanche photodetector
WO2020109562A1 (en) * 2018-11-30 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Avalanche photodiode

Also Published As

Publication number Publication date
JP3610910B2 (en) 2005-01-19

Similar Documents

Publication Publication Date Title
JP3826129B2 (en) Avalanche photodetector
JP4220688B2 (en) Avalanche photodiode
CA2969509C (en) Avalanche photodiode
US10199525B2 (en) Light-receiving element and optical integrated circuit
JP5109981B2 (en) Semiconductor photo detector
US6326654B1 (en) Hybrid ultraviolet detector
US10374107B2 (en) Optical waveguide integrated light receiving element and method of manufacturing the same
US6759694B1 (en) Semiconductor phototransistor
JPH11330536A (en) Semiconductor light receiving element
JPH0661521A (en) Avalanche photodiode
JP2000323746A (en) Avalanche photodiode and its manufacture
JP6705762B2 (en) Avalanche photodiode
JP3610910B2 (en) Semiconductor photo detector
JP2703167B2 (en) Light receiving element and method of manufacturing the same
CN218769537U (en) Photon integrated gain detector structure
US20230253516A1 (en) Photodetector
CN110518085B (en) Antimonide superlattice avalanche photodiode and preparation method thereof
JPH05291609A (en) Optical semiconductor device
WO2022133655A1 (en) Avalanche photodiode
JP2002170983A (en) Light receiving semiconductor device
Cheng et al. Near infrared avalanche photodiodes with bulk Al0. 04Ga0. 96Sb and GaSb/AlSb superlattice gain layers
US20080006895A1 (en) Surface illuminated photodiode and optical receiver module
CN115425034A (en) Photon integrated gain detector structure
JP2991555B2 (en) Semiconductor light receiving element
JPH05190889A (en) Optical semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees