JP2001230647A - Expander circuit - Google Patents

Expander circuit

Info

Publication number
JP2001230647A
JP2001230647A JP2000039304A JP2000039304A JP2001230647A JP 2001230647 A JP2001230647 A JP 2001230647A JP 2000039304 A JP2000039304 A JP 2000039304A JP 2000039304 A JP2000039304 A JP 2000039304A JP 2001230647 A JP2001230647 A JP 2001230647A
Authority
JP
Japan
Prior art keywords
level
expander
output
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000039304A
Other languages
Japanese (ja)
Inventor
Tatsumasa Yoshida
達正 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000039304A priority Critical patent/JP2001230647A/en
Publication of JP2001230647A publication Critical patent/JP2001230647A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an expander circuit for reducing a noise at no input time of audio or the like. SOLUTION: In the expander circuit for expanding the level of an output signal corresponding to the level of an input signal, this circuit is provided with a level detector 2 for detecting the level of the input signal, a first multiplication circuit 3 for multiplying the output of the level detector 2 to the input signal as a multiplying signal, an expander output control circuit 4 for outputting an expander output control signal for attenuating the output signal, when the level of the multiplying signal from the level detector 2 is compared with a prescribed comparative value and is equal to or lower than the comparison value, and a second multiplier 8 for multiplying the output of the first multiplication circuit 3 and the expander output control signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は携帯電話等の無線電話装
置に用いられるコンパンダのエキスパンダ回路に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an expander circuit of a compander used for a radio telephone device such as a portable telephone.

【0002】[0002]

【従来の技術】携帯電話等の無線電話装置において、音
声信号をFM変調等をして無線回線に送り出す場合、無線
回線での信号対雑音(S/N比)の劣化を防止するため
に、コンパンダを使用している。コンパンダはエキスパ
ンダ回路及びコンプレッサ回路の2つの回路の総称であ
る。エキスパンダ回路は音声等の信号レベルを調整して
入力レベルに対する出力信号レベルを伸張する回路であ
り、コンプレッサ回路は音声等の信号レベルを調整して
入力レベルに対する出力信号レベルを圧縮する回路であ
る。
2. Description of the Related Art In a wireless telephone device such as a cellular phone, when an audio signal is FM-modulated and transmitted to a wireless line, in order to prevent signal-to-noise (S / N ratio) deterioration in the wireless line, You are using a compander. The compander is a general term for two circuits, an expander circuit and a compressor circuit. The expander circuit is a circuit that adjusts the signal level of audio or the like to extend the output signal level with respect to the input level, and the compressor circuit is the circuit that adjusts the signal level of audio or the like to compress the output signal level with respect to the input level. .

【0003】コンプレッサ回路は、音声等の信号をさだ
められた信号レベル、例えば−20dBvを基準レベルと
し、この基準レベルより小さい信号を基準レベルに近づ
くように増幅し、基準レベルより大きい信号を基準レベ
ルに近づくように減衰する。このコンプレッサ回路で処
理された信号を用いてFM変調等により変調された信号が
無線回線に出力される。この処理を実施することにより
無線回線における低レベル信号の信号対雑音の劣化を防
ぐことができる。
The compressor circuit sets a signal level, for example, -20 dBv, as a reference level for a signal such as voice, amplifies a signal lower than the reference level so as to approach the reference level, and amplifies a signal higher than the reference level to a reference level. Attenuate to approach. A signal modulated by FM modulation or the like using the signal processed by the compressor circuit is output to a wireless line. By performing this processing, it is possible to prevent signal-to-noise degradation of a low-level signal in a wireless channel.

【0004】復調機では復調した信号を元の信号に戻す
ためにエキスパンダ回路を用いる。所定の信号レベル、
例えば−20dBvを基準レベルとし、この基準レベルよ
り小さい信号はコンプレッサ回路入力前の信号になるよ
うに減衰され、基準レベルより大きい信号はコンプレッ
サ回路入力前の信号レベルに近づくように増幅される。
またこの基準レベルと同じレベルのエキスパンダ入力信
号は同じ信号レベルでエキスパンダ回路より出力され
る。
A demodulator uses an expander circuit to restore a demodulated signal to an original signal. Predetermined signal level,
For example, a reference level of -20 dBv is set, and a signal smaller than the reference level is attenuated so as to be a signal before the compressor circuit input, and a signal larger than the reference level is amplified so as to approach the signal level before the compressor circuit input.
An expander input signal having the same level as the reference level is output from the expander circuit at the same signal level.

【0005】このようにコンプレッサ回路で圧縮した信
号を再びコンプレッサ回路を通す前の信号レベルに戻す
ためにエキスパンダ回路を用いている。コンプレッサ回
路およびエキスパンダ回路の基準レベルに対する入力信
号対出力信号の圧縮及び伸張比率は 圧縮が2:1、伸
張が1:2であり、音声等の信号の信号をコンプレッサ
回路およびエキスパンダ回路を通す前の信号と通した後
の信号比は1:1となる。
[0005] An expander circuit is used to return the signal compressed by the compressor circuit to a signal level before passing through the compressor circuit again. The compression / expansion ratio of the input signal to the output signal with respect to the reference level of the compressor circuit and the expander circuit is 2: 1 for compression and 1: 2 for expansion, and the signal of a signal such as audio is passed through the compressor circuit and the expander circuit. The signal ratio after passing the previous signal is 1: 1.

【0006】図5は、従来のエキスパンダ回路を説明す
るための回路構成を示す図である。
FIG. 5 is a diagram showing a circuit configuration for explaining a conventional expander circuit.

【0007】図5に示されるエキスパンダ回路におい
て、2はレベル検出器、3は乗算器、21は整流器(A
BS)、22はローパスフィルタ(LPF)、23は増
幅器(AMP)である。増幅器3は可変増幅器等で構成
される場合もある。ここではディジタル信号処理に適し
た構成を例に示す。
In the expander circuit shown in FIG. 5, 2 is a level detector, 3 is a multiplier, 21 is a rectifier (A
BS), 22 is a low-pass filter (LPF), and 23 is an amplifier (AMP). The amplifier 3 may be constituted by a variable amplifier or the like. Here, a configuration suitable for digital signal processing is shown as an example.

【0008】エキスパンダ入力信号Ye(n)は、乗算器3
により、レベル検出器2からの出力Xe(n)で乗算されエ
キスパンダ出力信号Ze(n)を出力する。 レベル検出器2
はエキスパンダ入力信号Ye(n)を整流器21で全波整流
し、ローパスフィルタ22に出力する。ローパスフィル
タ22は整流器21の整流信号電圧の高周波成分を除去
して直流成分(LPF−OUT)を増幅器23に出力する。増幅
器23はローパスフィルタ22からの直流成分を増幅し
て乗算器3の乗算のための乗算信号Xe(n)を出力する。
乗算器3ではエキスパンダ入力信号Ye(n)を、乗算信号X
e(n)で乗算した結果Ze(n)を出力する(Ze(n) = Ye(n)
* Xe(n))。
[0008] The expander input signal Ye (n) is
, Multiplies the output Xe (n) from the level detector 2 to output an expander output signal Ze (n). Level detector 2
The rectifier 21 performs full-wave rectification on the expander input signal Ye (n) and outputs the signal to the low-pass filter 22. The low-pass filter 22 removes a high-frequency component of the rectified signal voltage of the rectifier 21 and outputs a DC component (LPF-OUT) to the amplifier 23. The amplifier 23 amplifies the DC component from the low-pass filter 22 and outputs a multiplication signal Xe (n) for multiplication by the multiplier 3.
The multiplier 3 converts the expander input signal Ye (n) into a multiplied signal X
Output Ze (n) as a result of multiplication by e (n) (Ze (n) = Ye (n)
* Xe (n)).

【0009】ここでZe(n) = Ye(n)となるレベルをエキ
スパンダ基準レベルとする。ここではエキスパンダ基準
レベルを−20dBvとする。ここでエキスパンダ回路の
入力レベル範囲を米国の携帯電話の規格を例にすると、
基準レベルは+10.6dB〜−21.02dBである。エ
キスパンダ回路は、エキスパンダ入力信号のレベルに応
じて信号レベルを伸張して出力するため、送信機側から
送られてきたノイズも忠実に伸張して音声無入力時の背
景ノイズとして聞こえ通話品質を劣化させてしまう欠点
があった。
Here, a level where Ze (n) = Ye (n) is set as an expander reference level. Here, the expander reference level is -20 dBv. Here, if the input level range of the expander circuit is based on the US mobile phone standard,
The reference level is +10.6 dB to −21.02 dB. The expander circuit expands and outputs the signal level according to the level of the expander input signal, so that the noise sent from the transmitter is faithfully expanded and heard as background noise when no voice is input. There is a disadvantage that it deteriorates.

【0010】また、復調機自体で発生する復調ノイズや
無線回線で加算されたノイズがエキスパンダ回路で伸張
されてノイズ成分は小さくなるがエキスパンダ伸張比が
1:2であるため、それを伸張比以下のレベルに下げる
ことは困難であった。
Also, the demodulation noise generated in the demodulator itself and the noise added in the radio line are expanded by the expander circuit to reduce the noise component, but since the expander expansion ratio is 1: 2, it is expanded. It was difficult to reduce the level below the ratio.

【0011】従来のエキスパンダ回路は、復調機に入力
される無線信号に付加された雑音や復調機で発生する雑
音もエキスパンダ基準レベルを基準に1:2の比率で伸
張するため、送信機から送られてきた信号以外の不必要
な雑音も復元されてしまうという課題があった。
The conventional expander circuit expands the noise added to the radio signal input to the demodulator and the noise generated by the demodulator at a ratio of 1: 2 based on the expander reference level. There is a problem that unnecessary noises other than the signal transmitted from the device are also restored.

【0012】[0012]

【課題を解決するための手段】本発明は、従来のエキス
パンダ回路の低レベルでの伸張比率を変化させてレベル
の信号伸張比を大きくし、復調機のエキスパンダ回路で
信号復元した際に低レベルの雑音成分をさらに小さくし
音声信号等が無い場合に復調される雑音成分を少なく
し、携帯電話等の無線電話装置の通話品質を向上するこ
とを目的としている。
SUMMARY OF THE INVENTION The present invention relates to a conventional expander circuit in which the expansion ratio at a low level is changed to increase the level signal expansion ratio, and when the signal is restored by the expander circuit of the demodulator. It is an object of the present invention to further reduce the low-level noise component and reduce the noise component demodulated when there is no voice signal or the like, thereby improving the communication quality of a wireless telephone device such as a mobile phone.

【0013】このような目的を達成するため、本発明の
第1のエキスパンダ回路は、エキスパンダ回路に入力さ
れる入力信号のレベルを検出するレベル検出器と、前記
レベル検出器の出力を乗算信号として前記入力信号に乗
算する第1の乗算回路と、前記レベル検出器の前記乗算
信号のレベルを所定の比較値と比較して前記比較値以下
の場合にエキスパンダ回路の出力信号を減衰させるため
のエキスパンダ出力調整信号を出力するエキスパンダ出
力調整回路と、前記第1の乗算回路の出力と前記エキス
パンダ出力調整信号とを乗算する第2の乗算器とを設
け、前記第2の乗算器からの出力を出力信号として出力
するようにした。
In order to achieve such an object, a first expander circuit of the present invention multiplies an output of the level detector by detecting a level of an input signal input to the expander circuit. A first multiplying circuit that multiplies the input signal as a signal; and a level of the multiplied signal of the level detector that is compared with a predetermined comparison value to attenuate an output signal of the expander circuit when the level is equal to or less than the comparison value. Output adjustment circuit that outputs an expander output adjustment signal for the second multiplication circuit, and a second multiplier that multiplies the output of the first multiplication circuit by the expander output adjustment signal. The output from the vessel is output as an output signal.

【0014】本発明第2のエキスパンダ回路は、本発明
第1のエキスパンダ回路に、さらに、前記エキスパンダ
出力調整回路と前記第2の乗算器との間に、前記エキス
パンダ出力調整信号を自乗して出力する自乗回路を設け
たものである。
According to a second aspect of the present invention, there is provided the expander circuit according to the first aspect of the present invention, further comprising the expander output adjustment signal provided between the expander output adjustment circuit and the second multiplier. A squaring circuit for squaring and outputting is provided.

【0015】また、そのためのアナログ回路として、入
力信号のレベルに対する出力信号のレベルを伸長するエ
キスパンダ回路において、入力信号のレベルを検出する
レベル検出器と、レベル検出器からの出力レベルに応じ
て入力信号を増幅する第1の電圧制御増幅器と、このレ
ベル検出器からの出力を入力し、出力レベルが所定の値
以下となるように制限するリミッタを有し、出力信号を
減衰させるためこのリミッタにより制限されたレベルの
エキスパンダ出力調整信号を出力するエキスパンダ出力
調整回路と、第1の電圧制御増幅器の出力を前記エキス
パンダ出力調整信号に応じて増幅する第2の電圧制御増
幅器とを設け、第2の電圧制御増幅器からの出力を出力
信号として出力するようにした。
Further, as an analog circuit therefor, in an expander circuit for extending the level of the output signal with respect to the level of the input signal, a level detector for detecting the level of the input signal and an output level from the level detector are provided. A first voltage-controlled amplifier for amplifying an input signal; and a limiter for receiving an output from the level detector and limiting the output level to be equal to or less than a predetermined value. An expander output adjustment circuit that outputs an expander output adjustment signal of a level limited by the following, and a second voltage control amplifier that amplifies the output of the first voltage control amplifier in accordance with the expander output adjustment signal. The output from the second voltage controlled amplifier is output as an output signal.

【0016】[0016]

【作用】したがって、本発明のエキスパンダ回路を用い
ることにより送信機からの変調信号を復調機で復調した
信号を本発明のエキスパンダ回路に入力することによ
り、音声無入力時の送信側背景ノイズを送信機入力のノ
イズレベルより小さくすることができる。
Therefore, by using the expander circuit of the present invention and inputting the signal obtained by demodulating the modulated signal from the transmitter by the demodulator to the expander circuit of the present invention, the background noise on the transmission side when no sound is input is obtained. Can be lower than the noise level at the transmitter input.

【0017】[0017]

【実施例】以下 本発明のエキスパンダ回路の実施例に
ついて図面を用い説明する。図1はエキスパンダ回路の
第1の実施例を説明するための構成図である。同図中の
回路で従来例と同一の回路構成部分には同じ番号を付け
てある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the expander circuit of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram for explaining a first embodiment of the expander circuit. In the circuit shown in the figure, the same circuit components as those of the conventional example are denoted by the same reference numerals.

【0018】図1に示されるように、2はレベル検出
器、3は第1の乗算器、4はエキススパンダ出力調整回
路、8は第2の乗算器である。レベル検出器2は、整流
器21、ローパスフィルタ22、増幅器23を含む。エ
キスパンダ出力調整回路4は乗算器41、レベル比較回
路42で構成される。ここで乗算器3、8は可変増幅器
等で構成してもよい。ここではディジタル信号処理に適
した構成を示す。
As shown in FIG. 1, 2 is a level detector, 3 is a first multiplier, 4 is an expander output adjustment circuit, and 8 is a second multiplier. The level detector 2 includes a rectifier 21, a low-pass filter 22, and an amplifier 23. The expander output adjustment circuit 4 includes a multiplier 41 and a level comparison circuit 42. Here, the multipliers 3 and 8 may be constituted by variable amplifiers or the like. Here, a configuration suitable for digital signal processing is shown.

【0019】次に、本発明の動作を説明する。エキスパ
ンダ入力信号Ye(n)は、乗算器3及びレベル検出器2に
接続される。レベル検出器2においてエキスパンダ入力
信号Ye(n)は、整流器21で全波整流されローパスフィ
ルタ22に出力される。ローパスフィルタ22は整流器
21の整流信号電圧の高周波成分を除去して直流成分(L
PF_OUT)を増幅器23に出力する。増幅器23はローパ
スフィルタ22からの直流成分を増幅して乗算器3の乗
算のための乗算信号Xe(n)を出力する。乗算器3ではエ
キスパンダ入力信号Ye(n)を、乗算信号Xe(n)で乗算した
結果Ze(n)を出力する(Ze(n) = Ye(n) * Xe(n))。
Next, the operation of the present invention will be described. The expander input signal Ye (n) is connected to the multiplier 3 and the level detector 2. In the level detector 2, the expander input signal Ye (n) is full-wave rectified by the rectifier 21 and output to the low-pass filter 22. The low-pass filter 22 removes the high-frequency component of the rectified signal voltage of the rectifier 21 and removes the DC component (L
PF_OUT) to the amplifier 23. The amplifier 23 amplifies the DC component from the low-pass filter 22 and outputs a multiplication signal Xe (n) for multiplication by the multiplier 3. The multiplier 3 outputs Ze (n) as a result of multiplying the expander input signal Ye (n) by the multiplication signal Xe (n) (Ze (n) = Ye (n) * Xe (n)).

【0020】ここでZe(n) = Ye(n)となるレベルをエキ
スパンダ基準レベルとする。このためレベル検出器2の
増幅器23の増幅率を変えることによりエキスパンダ回
路の基準レベルを変えることができる。またこの乗算器
3の出力Ze(n)は、エキスパンダ回路の伸張比を変える
ための乗算器8に入力される。エキスパンダ出力調整回
路4には、レベル検出器2の出力である乗算信号Xe(n)
が入力信号として乗算器41に入力される。乗算器41
では、低レベルでのエキスパンダ伸張比1:2の動作を
変化させる変化点を設定する係数paraCを乗算しレベル
比較係数Ke(n)を求める(Ke(n) = Xe(n) * paraC)。
Here, the level where Ze (n) = Ye (n) is set as the expander reference level. Therefore, the reference level of the expander circuit can be changed by changing the amplification factor of the amplifier 23 of the level detector 2. The output Ze (n) of the multiplier 3 is input to a multiplier 8 for changing the expansion ratio of the expander circuit. The expander output adjusting circuit 4 has a multiplied signal Xe (n) output from the level detector 2.
Is input to the multiplier 41 as an input signal. Multiplier 41
Then, a level comparison coefficient Ke (n) is obtained by multiplying by a coefficient paraC for setting a change point for changing the operation of the expander expansion ratio 1: 2 at a low level (Ke (n) = Xe (n) * paraC). .

【0021】レベル比較係数Ke(n)はレベル比較器42
に入力され、所定のレベル比較値refと比較される。レ
ベル比較器42は、レベル比較係数Ke(n)がレベル比較
値refより大きいか等しい場合は、レベル比較係数Ke(n)
を1.0と設定し乗算器8に入力する。レベル比較係数
Ke(n)がレベル比較値refより小さい場合はレベル比較係
数Ke(n)をそのまま乗算器8に入力する(Ke(n) ≧ 1.
0 then Ke(n) =1.0)。
The level comparison coefficient Ke (n) is calculated by the level comparator 42
And is compared with a predetermined level comparison value ref. When the level comparison coefficient Ke (n) is greater than or equal to the level comparison value ref, the level comparator 42 outputs the level comparison coefficient Ke (n).
Is set to 1.0 and input to the multiplier 8. Level comparison coefficient
If Ke (n) is smaller than the level comparison value ref, the level comparison coefficient Ke (n) is directly input to the multiplier 8 (Ke (n) ≧ 1.
0 then Ke (n) = 1.0).

【0022】乗算器8では、乗算器3からの出力Ze(n)
とエキスパンダ出力調整回路4のレベル比較器42の出
力であるレベル比較係数Ke(n)を乗算してエキスパンダ
出力信号Zeo(n)を得る(Zeo(n) = Ze(n) * Ke(n))。
In the multiplier 8, the output Ze (n) from the multiplier 3 is output.
Is multiplied by a level comparison coefficient Ke (n) output from the level comparator 42 of the expander output adjustment circuit 4 to obtain an expander output signal Zeo (n) (Zeo (n) = Ze (n) * Ke ( n)).

【0023】エキスパンダ入力信号Ye(n)に対する動作
結果を数値で示すためにエキスパンダ基準レベルを−2
0dBvとする。またエキスパンダ回路の入力レベル範囲
を米国の携帯電話の規格を例に設定すると基準レベル
+10.6dB 〜−21.02dBである。
In order to numerically indicate the operation result for the expander input signal Ye (n), the expander reference level is set to -2.
0 dBv. Also, if the input level range of the expander circuit is set to the US mobile phone standard as an example, the reference level
+10.6 dB to −21.02 dB.

【0024】エキスパンダ入力信号Ye(n)の基準入力−
20dBvを1.0とし、基準レベルより約20dB以下の
レベルの伸張比を変化させるとするとparaCを10.0
に設定することにより動作を変化させる事ができる。
Reference input of expander input signal Ye (n)
Assuming that 20 dBv is 1.0 and the expansion ratio at a level of about 20 dB or less from the reference level is changed, paraC is 10.0.
The operation can be changed by setting to.

【0025】エキスパンダ入力レベルYe(n)が基準レベ
ルより−20dB低い場合、Ye(n) =10(-20/20)
0.1、乗算信号 :Xe(n) = 0.1、
乗算器3出力:Ze(n) = Ye(n) * Xe(n) = 0.0
1、レベル比較係数:Ke(n) = Xe(n) * paraC =0.
1 * 10.0 =1.0、エキスパンダ出力:Zeo(n)
= Ze(n) * Ke(n) =0.01 *1.0 =0.01と
なる。
If the expander input level Ye (n) is lower than the reference level by −20 dB, Ye (n) = 10 (−20/20) =
0.1, multiplied signal: Xe (n) = 0.1,
Multiplier 3 output: Ze (n) = Ye (n) * Xe (n) = 0.0
1. Level comparison coefficient: Ke (n) = Xe (n) * paraC = 0.
1 * 10.0 = 1.0, expander output: Zeo (n)
= Ze (n) * Ke (n) = 0.01 * 1.0 = 0.01.

【0026】よってZco(n) = 20log10(0.0
1) =−40.0dB となりこのレベルまではエキスパ
ンダ回路の伸張比は1:2である。これ以下のレベルで
は伸張比が大きくなる。
Therefore, Zco (n) = 20 log10 (0.0
1) =-40.0 dB Up to this level, the expansion ratio of the expander circuit is 1: 2. Below this level, the expansion ratio increases.

【0027】これに対し、例えばエキスパンダ入力レベ
ルYe(n)が基準レベルより−22dB低い場合、Ye(n) =1
(-22/20) = 0.08、除算信号: Xe(n) = 0.
08、乗算器3出力:Ze(n) = 0.0064、レベル
比較係数: Ke(n) = Xe(n)* paraC =0.08 * 1
0.0 =0.8、エキスパンダ出力:Zeo(n) = Ze(n)
* Ke(n) = 0.0064 * 0.8 =0.0051
2となる。
On the other hand, for example, when the expander input level Ye (n) is lower than the reference level by −22 dB, Ye (n) = 1
0 (-22/20) = 0.08, division signal: Xe (n) = 0.
08, multiplier 3 output: Ze (n) = 0.0064, level comparison coefficient: Ke (n) = Xe (n) * paraC = 0.08 * 1
0.0 = 0.8, expander output: Zeo (n) = Ze (n)
* Ke (n) = 0.0064 * 0.8 = 0.0051
It becomes 2.

【0028】よってZeo(n) = 20log10(0.00
512) =−45.81dB となり通常のエキスパンダ
回路より−1.94dB出力が小さくなる。
Therefore, Zeo (n) = 20 log10 (0.00
512) = − 45.81 dB, which is −1.94 dB smaller than that of a normal expander circuit.

【0029】図2は、本発明の第2の実施例を説明する
ためのエキスパンダ回路を示す構成図である。同図中の
回路で実施例1と同一の回路部分は同じ番号を付けてあ
る。
FIG. 2 is a block diagram showing an expander circuit for explaining a second embodiment of the present invention. In the circuit in the figure, the same circuit parts as in the first embodiment are given the same numbers.

【0030】実施例2のエキスパンダ回路は、実施例1
の回路のエキスパンダ出力調整回路4の後に自乗回路6
を追加したものである。動作の説明はエキスパンダ出力
調整回路4までは実施例1と同一であるため実施例1を
参照し、ここではエキスパンダ出力調整回路4以降の動
作を説明する。エキスパンダ出力調整回路4からのレベ
ル比較係数Ke(n)は、Ke(n) ≧ 1.0 then Ke(n)
= 1.0であり、このレベル比較係数Ke(n)が自乗回路
6に入力される。自乗されたレベル比較係数Ke(n)はKe
(n) < 1.0では自乗されるためさらに係数が小さな値
となり実施例1の場合より低レベルでの伸張比がさらに
大きくなる。これをエキスパンダ入力信号Ye(n)が 基準
レベルより−22dB低いレベルで実施例1と比較すると
下記のようになる。
The expander circuit of the second embodiment is similar to the expander circuit of the first embodiment.
Squarer circuit 6 after the expander output adjustment circuit 4
Is added. Since the description of the operation is the same as that of the first embodiment up to the expander output adjustment circuit 4, reference is made to the first embodiment. Here, the operation after the expander output adjustment circuit 4 will be described. The level comparison coefficient Ke (n) from the expander output adjustment circuit 4 is Ke (n) ≧ 1.0 then Ke (n)
= 1.0, and this level comparison coefficient Ke (n) is input to the squaring circuit 6. The squared level comparison coefficient Ke (n) is Ke
When (n) <1.0, the coefficient is further reduced because it is squared, and the expansion ratio at a lower level than in the first embodiment is further increased. When this is compared with the first embodiment at a level where the expander input signal Ye (n) is −22 dB lower than the reference level, the result is as follows.

【0031】エキスパンダ入力信号Ye(n)が基準レベル
より−22dB低い場合での動作は、Ye(n) =10
(-22/20) = 0.08、除算信号:Xe(n) = 0.0
8、除算器器出力:Ze(n) = 0.0064、レベル比
較係数:Ke(n) = Xe(n) * paraC =0.08 * 1
0.0 =0.8、エキスパンダ出力:Zeo(n) = Ze(n)
* Ke(n)2 = 0.0064 * 0.64=0.004
096となる。
When the expander input signal Ye (n) is -22 dB lower than the reference level, the operation is as follows: Ye (n) = 10
(-22/20) = 0.08, division signal: Xe (n) = 0.
8, divider output: Ze (n) = 0.0064, level comparison coefficient: Ke (n) = Xe (n) * paraC = 0.08 * 1
0.0 = 0.8, expander output: Zeo (n) = Ze (n)
* Ke (n) 2 = 0.0064 * 0.64 = 0.004
096.

【0032】よってZeo(n) = 20log10(0.00
4096)=−47.75dBとなり通常のエキスパンダ
回路より−3.88dB、第1の実施例より2倍大きい減
衰値が得られる。
Therefore, Zeo (n) = 20 log10 (0.00
4096) =-47.75 dB, and an attenuation value of -3.88 dB than that of a normal expander circuit and twice as large as that of the first embodiment can be obtained.

【0033】図3はエキスパンダ回路の第1の実施例を
アナログ回路で構成した図である。同図中の回路で第1
の実施例と同一の回路部分には同じ番号を付けてある。
FIG. 3 is a diagram in which the first embodiment of the expander circuit is constituted by an analog circuit. The circuit shown in FIG.
Circuit portions that are the same as those in the first embodiment are given the same numbers.

【0034】図3に示されるように、2はレベル検出
器、10、11は電圧制御増幅器、4はエキススパンダ
出力調整回路であり、レベル検出器2は、整流器21、
ローパスフィルタ22、増幅器23を含む。エキスパン
ダ出力調整回路4は増幅器411、リミッタ412で構
成され増幅器411は可変増幅器等で構成してもよい。
As shown in FIG. 3, 2 is a level detector, 10 and 11 are voltage control amplifiers, 4 is an expander output adjustment circuit, and the level detector 2 is a rectifier 21;
A low-pass filter 22 and an amplifier 23 are included. The expander output adjustment circuit 4 may include an amplifier 411 and a limiter 412, and the amplifier 411 may include a variable amplifier or the like.

【0035】電圧制御増幅器10、11の制御電圧に対
する動作を図4(a)に示す。レベル検出器2の動作は実
施例1と同じであるためここでは動作説明は省略する
が、図4(b)にレベル検出器の入出力特性、図4(c)にレ
ベル検出器2と電圧制御増幅器11の総合特性を示す。
この特性は従来のコンパンダと同じ特性である。
FIG. 4A shows the operation of the voltage controlled amplifiers 10 and 11 with respect to the control voltage. Since the operation of the level detector 2 is the same as that of the first embodiment, the description of the operation is omitted here, but FIG. 4B shows the input / output characteristics of the level detector, and FIG. 2 shows the overall characteristics of the control amplifier 11.
This characteristic is the same as that of the conventional compander.

【0036】次にエキスパンダ出力調整回路4の動作に
ついて説明する。図3に示されるように、エキスパンダ
出力調整回路4では、レベル検出器2の出力Xe(n)を入
力信号として増幅器411に入力し、低レベルでのエキ
スパンダ伸張比の動作を変化させる変化点を設定する為
の出力を得るために増幅し、リミッタ412に出力す
る。リミッタ412は、増幅器411の出力を電圧制御
増幅器11の増幅度が1以上になるレベルを制限した結
果、その出力Ke(n)を電圧制御増幅器11に出力する。
電圧制御増幅器11では電圧制御増幅器10の出力Ze
(n)をリミッタ出力Ke(n)で増幅度を制御してエキスパン
ダ出力Zeo(n)を求める。
Next, the operation of the expander output adjusting circuit 4 will be described. As shown in FIG. 3, in the expander output adjustment circuit 4, the output Xe (n) of the level detector 2 is input to the amplifier 411 as an input signal to change the operation of the expander expansion ratio at a low level. The signal is amplified to obtain an output for setting a point, and output to the limiter 412. The limiter 412 outputs the output Ke (n) to the voltage control amplifier 11 as a result of limiting the output of the amplifier 411 to a level at which the amplification degree of the voltage control amplifier 11 becomes 1 or more.
In the voltage controlled amplifier 11, the output Ze of the voltage controlled amplifier 10
(n) is controlled by the limiter output Ke (n) to control the amplification degree, thereby obtaining the expander output Zeo (n).

【0037】この動作を示したものが図4(d)〜(f)であ
り、図4(d)は増幅器411の入出力特性を示してい
る。図4(d)ではレベル検出器出力Xe(n)を10倍してリ
ミッタ412に出力している。図4(e)はリミッタ41
2の動作を示す図であり入力電圧をリミットして出力す
る。ここでは1V以上の電圧が出ないように設定されてい
る。図4(f)はエキスパンダ出力調整回路4と電圧制御
増幅器11の総合動作特性を示し、電圧制御増幅器10
の出力Ze(n)をリミッタ出力Ke(n)で増幅度制御された電
圧制御増幅器11に入力してエキスパンダ出力信号Zeo
(n)を得ている。
FIGS. 4D to 4F show this operation, and FIG. 4D shows the input / output characteristics of the amplifier 411. In FIG. 4D, the level detector output Xe (n) is multiplied by 10 and output to the limiter 412. FIG. 4E shows the limiter 41.
FIG. 6 is a diagram showing the operation of No. 2 in which the input voltage is limited and output. Here, it is set so that a voltage of 1 V or more is not output. FIG. 4F shows the overall operation characteristics of the expander output adjustment circuit 4 and the voltage control amplifier 11,
The output Ze (n) is input to the voltage controlled amplifier 11 whose amplification is controlled by the limiter output Ke (n), and the expander output signal Zeo
(n).

【0038】この図では、Ze(n)が0.01V以下の電圧
が減衰するように制御されている。
In this figure, the voltage is controlled so that the voltage of Ze (n) of 0.01 V or less is attenuated.

【0039】このように、本発明は低レベルのエキスパ
ンダ入力信号の伸張比を実施例1よりさらに大きくする
事ができるため、送信側のコンプレッサ回路入力に入力
される音声無入力時の低レベルの周囲雑音などを、本発
明の実施例1のエキスパンダ回路よりさらに小さいレベ
ルにすることができるため通話品質が向上する。
As described above, according to the present invention, the expansion ratio of the low-level expander input signal can be made larger than that in the first embodiment. Ambient noise and the like can be made even lower than the expander circuit of the first embodiment of the present invention, so that the communication quality is improved.

【0040】図6は、本発明のエキスパンダ回路の入出
力特性を説明するための図である。横軸はエキスパンダ
入力信号レベルで、縦軸はエキスパンダ出力信号レベル
であり、ともに 20log10(Ye(n))、 20log10(Ze
o(n))で計算したdB表示で示してある。
FIG. 6 is a diagram for explaining the input / output characteristics of the expander circuit of the present invention. The horizontal axis is the expander input signal level, and the vertical axis is the expander output signal level, both 20log10 (Ye (n)) and 20log10 (Ze
o (n)).

【0041】図6に示されるように、低レベルのエキス
パンダ入力信号の伸張比を大きくする事ができるため、
送信側のコンプレッサ回路で圧縮された音声無入力時の
低レベルの周囲雑音などを従来のエキスパンダ出力時の
レベルよりさらに低いレベルにする事ができ、無音声時
の雑音を低減でき通話品質が向上する。
As shown in FIG. 6, since the expansion ratio of the low-level expander input signal can be increased,
The low-level ambient noise when no sound is input by the compressor circuit on the transmitting side can be reduced to a level lower than the level when the conventional expander is output, reducing noise during no sound and improving call quality. improves.

【0042】即ち、本発明のエキスパンダ回路は通話に
必要なレベルでは1:2の伸張比で動作し、無声音時な
どの低レベルの信号の場合にはエキスパンダ回路の伸張
比を大きくできるため、送信機側で入力された信号レベ
ルより小さいレベルでエキスパンダ回路から出力するこ
とができるため、送信側の音声無入力時の背景ノイズを
低減することができる。
That is, the expander circuit of the present invention operates at a stretch ratio of 1: 2 at a level required for communication, and can increase the expand ratio of the expander circuit at a low-level signal such as unvoiced sound. Since the signal can be output from the expander circuit at a level smaller than the signal level input on the transmitter side, background noise when no sound is input on the transmission side can be reduced.

【0043】[0043]

【発明の効果】以上詳細に説明したように、本発明のエ
キスパンダ回路によれば、低レベルでの伸張比率を高レ
ベルの信号伸張比率に比べ大きくしたので、復調機のエ
キスパンダ回路で信号復元した際に低レベルの雑音成分
をさらに小さくし音声信号等が無い場合に復調される雑
音成分を少なくし、携帯電話等の無線電話装置の通話品
質を向上することができる。
As described above in detail, according to the expander circuit of the present invention, the expansion ratio at the low level is made larger than the expansion ratio at the high level. When restored, the low-level noise component is further reduced, and the noise component demodulated when there is no audio signal or the like is reduced, so that the communication quality of a wireless telephone device such as a mobile phone can be improved.

【0044】本発明第2のエキスパンダ回路では、本発
明第1のエキスパンダ回路に、さらに、前記エキスパン
ダ出力調整回路と前記第2の乗算器との間に、前記エキ
スパンダ出力調整信号を自乗して出力する自乗回路を設
けたので、より低レベルでの伸張比率を小さくすること
ができる。
According to the second expander circuit of the present invention, the first expander circuit of the present invention further includes the expander output adjustment signal between the expander output adjustment circuit and the second multiplier. Since the squaring circuit for squaring and outputting is provided, the expansion ratio at a lower level can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例に係るエキスパンダ回路
の構成図である。
FIG. 1 is a configuration diagram of an expander circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施例に係るエキスパンダ回路
の構成図である。
FIG. 2 is a configuration diagram of an expander circuit according to a second embodiment of the present invention.

【図3】第1の実施例に係るエキスパンダ回路をアナロ
グ回路で構成した第3の実施例に係るエキスパンダ回路
の構成図である。
FIG. 3 is a configuration diagram of an expander circuit according to a third embodiment in which the expander circuit according to the first embodiment is configured by an analog circuit.

【図4】第3の実施例に係るエキスパンダ回路の各機能
ブロックの動作特性を説明するための図である。
FIG. 4 is a diagram for explaining operation characteristics of each functional block of the expander circuit according to the third embodiment.

【図5】従来のエキスパンダ回路を説明するための構成
図である。
FIG. 5 is a configuration diagram for explaining a conventional expander circuit.

【図6】エキスパンダ回路の入出力特性を説明するため
の図である。
FIG. 6 is a diagram illustrating input / output characteristics of an expander circuit.

【符号の説明】[Explanation of symbols]

2…レベル検出器、3…乗算器、4…エキスパンダ出力
調整回路、6…自乗回路、8…乗算器、10、11…電
圧制御増幅器、21…整流器、22…ローパスフィル
タ、23,411…増幅器、412…リミッタ
2 ... Level detector, 3 ... Multiplier, 4 ... Expander output adjustment circuit, 6 ... Squaring circuit, 8 ... Multiplier, 10, 11 ... Voltage control amplifier, 21 ... Rectifier, 22 ... Low pass filter, 23,411 ... Amplifier, 412 ... limiter

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力信号のレベルに対する出力信号のレ
ベルを伸長するエキスパンダ回路において、 前記入力信号のレベルを検出するレベル検出器と、 前記レベル検出器の出力を乗算信号として前記入力信号
に乗算する第1の乗算回路と、 前記レベル検出器の前記乗算信号のレベルを所定の比較
値と比較して前記比較値以下の場合に前記出力信号を減
衰させるためのエキスパンダ出力調整信号を出力するエ
キスパンダ出力調整回路と、 前記第1の乗算回路の出力と前記エキスパンダ出力調整
信号とを乗算する第2の乗算器とを具備し、前記第2の
乗算器からの出力を前記出力信号として出力することを
特徴とするエキスパンダ回路。
1. An expander circuit for extending a level of an output signal with respect to a level of an input signal, a level detector for detecting a level of the input signal, and multiplying the input signal by using an output of the level detector as a multiplication signal. A first multiplying circuit that outputs an expander output adjustment signal for comparing the level of the multiplied signal of the level detector with a predetermined comparison value and attenuating the output signal when the level is equal to or less than the comparison value. An expander output adjustment circuit; and a second multiplier for multiplying the output of the first multiplication circuit by the expander output adjustment signal, wherein an output from the second multiplier is used as the output signal. An expander circuit characterized by outputting.
【請求項2】 請求項1記載のエキスパンダ回路におい
て、さらに、前記エキスパンダ出力調整回路と前記第2
の乗算器との間に、前記エキスパンダ出力調整信号を自
乗して出力する自乗回路を具備したことを特徴とするエ
キスパンダ回路。
2. The expander circuit according to claim 1, further comprising: said expander output adjusting circuit and said second expander circuit.
A squaring circuit for squaring and outputting the expander output adjustment signal between the multiplier and the multiplier.
【請求項3】 入力信号のレベルに対する出力信号のレ
ベルを伸長するエキスパンダ回路において、 前記入力信号のレベルを検出するレベル検出器と、 前記レベル検出器からの出力レベルに応じて前記入力信
号を増幅する第1の電圧制御増幅器と、 前記レベル検出器からの出力を入力し、出力レベルが所
定の値以下となるように制限するリミッタを有し、前記
出力信号を減衰させるため前記リミッタにより制限され
たレベルのエキスパンダ出力調整信号を出力するエキス
パンダ出力調整回路と、 前記第1の電圧制御増幅器の出力を前記エキスパンダ出
力調整信号に応じて増幅する第2の電圧制御増幅器とを
具備し、前記第2の電圧制御増幅器からの出力を前記出
力信号として出力することを特徴とするエキスパンダ回
路。
3. An expander circuit for extending a level of an output signal with respect to a level of an input signal, comprising: a level detector for detecting a level of the input signal; A first voltage control amplifier for amplification; and a limiter for receiving an output from the level detector and limiting the output level to be equal to or less than a predetermined value, wherein the limiter is used to attenuate the output signal. An expander output adjustment circuit that outputs an expanded output adjustment signal of a given level, and a second voltage control amplifier that amplifies the output of the first voltage control amplifier in accordance with the expander output adjustment signal. And an output from the second voltage controlled amplifier as the output signal.
JP2000039304A 2000-02-17 2000-02-17 Expander circuit Withdrawn JP2001230647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000039304A JP2001230647A (en) 2000-02-17 2000-02-17 Expander circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000039304A JP2001230647A (en) 2000-02-17 2000-02-17 Expander circuit

Publications (1)

Publication Number Publication Date
JP2001230647A true JP2001230647A (en) 2001-08-24

Family

ID=18562889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000039304A Withdrawn JP2001230647A (en) 2000-02-17 2000-02-17 Expander circuit

Country Status (1)

Country Link
JP (1) JP2001230647A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175674A (en) * 2003-12-09 2005-06-30 Nec Corp Signal compression/decompression device and portable communication terminal
JP2008505586A (en) * 2004-07-01 2008-02-21 ドルビー・ラボラトリーズ・ライセンシング・コーポレーション How to modify metadata that affects playback volume and dynamic range of audio information
JP2012512434A (en) * 2009-07-29 2012-05-31 ビーワイディー カンパニー リミテッド Method and apparatus for removing background noise
EP2466917A2 (en) 2010-12-16 2012-06-20 Sony Corporation Audio-signal processing apparatus and method, and program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175674A (en) * 2003-12-09 2005-06-30 Nec Corp Signal compression/decompression device and portable communication terminal
JP2008505586A (en) * 2004-07-01 2008-02-21 ドルビー・ラボラトリーズ・ライセンシング・コーポレーション How to modify metadata that affects playback volume and dynamic range of audio information
JP4726898B2 (en) * 2004-07-01 2011-07-20 ドルビー・ラボラトリーズ・ライセンシング・コーポレーション How to modify metadata that affects playback volume and dynamic range of audio information
JP2012512434A (en) * 2009-07-29 2012-05-31 ビーワイディー カンパニー リミテッド Method and apparatus for removing background noise
EP2466917A2 (en) 2010-12-16 2012-06-20 Sony Corporation Audio-signal processing apparatus and method, and program

Similar Documents

Publication Publication Date Title
AU596134B2 (en) Fm receiver with noise suppression during rayleigh faded received signals
US6941112B2 (en) Gain control amplification circuit and terminal equipment having the same
JPH10145250A (en) Radio receiver
US8630427B2 (en) Telecommunications terminal and method of operation of the terminal
US6959170B2 (en) Communications receivers and methods therefor
US6317613B1 (en) Audio in a mobile receiver
US7110735B2 (en) Automatic gain control system
JPH08204619A (en) Echo suppressor
JP2002169599A (en) Noise suppressing method and electronic equipment
JP2001230647A (en) Expander circuit
JP4646452B2 (en) Gain control method, gain control circuit, and mobile communication terminal capable of using the gain control circuit
JPH1168590A (en) Frequency modulation signal transmitter
JP2000236276A (en) Broadband digital receiver
JP2001237661A (en) Compressor circuit
JP2933545B2 (en) Mobile phone
JPS60103743A (en) Radio receiver
EP0380475A4 (en) Fm communications system with improved response to rayleigh-faded received signals
JP3036241B2 (en) Receiving sound adjustment circuit
JPH08320154A (en) Portable telephone set
JP2721037B2 (en) Transmission / reception control circuit of cordless telephone
JP3545092B2 (en) Compander circuit and wireless telephone device
CA1281778C (en) Fm receiver with improved response to rayleigh faded companded signals
JP2714271B2 (en) Cordless telephone equipment
CN111435929A (en) Peak clipping processing method and device based on RAPP curve compression and OFDM transmitter
JPH09102757A (en) Communication terminal device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060728

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501