JP2001197050A - 受信回路及び受信回路用回線終端装置 - Google Patents

受信回路及び受信回路用回線終端装置

Info

Publication number
JP2001197050A
JP2001197050A JP2000003255A JP2000003255A JP2001197050A JP 2001197050 A JP2001197050 A JP 2001197050A JP 2000003255 A JP2000003255 A JP 2000003255A JP 2000003255 A JP2000003255 A JP 2000003255A JP 2001197050 A JP2001197050 A JP 2001197050A
Authority
JP
Japan
Prior art keywords
specific
timing
frame
reception
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000003255A
Other languages
English (en)
Inventor
Atsushi Kaga
淳 加賀
Kimihiko Nagaoka
公彦 長岡
Hironori Matsui
裕典 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000003255A priority Critical patent/JP2001197050A/ja
Publication of JP2001197050A publication Critical patent/JP2001197050A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Telephonic Communication Services (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【課題】 デジタルPLLを用いることなく、簡素な回
路構成でAMI入力信号を受信することにある。 【解決手段】 装置内タイミング信号121により、受
信タイミング生成部11において受信データ“0”変化
点を検出して、複数の受信タイミングを生成し、複数の
受信タイミングにより、複数のフレーム同期検出部12
〜15において同期検出を行い、受信タイミング選択部
18に同期状態を通知することにより、受信フレームよ
りBchおよびDchを抽出するタイミングを切り替え
ることにより、全配線形態の伝送路に対し、デジタルP
LLを使用しない簡素な構成のISDNのT点インタフ
ェース網終端装置受信回路を実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、TTC勧告JT−
I430において規定されるサービス総合デジタル網
(以下、「ISDN」という)の基本インタフェースに
おける受信回路及び受信回路用回線終端装置に関する。
【0002】
【従来の技術】従来、TTC勧告JT−I430におい
て規定される基本インタフェースにおける特定フレーム
受信回路について、特開平6―152580号公報に記
載された回路などが知られている。この回路では、イン
ターフエーストランシーバの伝送形態により、リタイミ
ングクロックの切替を自動的に行っている。
【0003】図8は従来の基本インタフェースにおける
特定フレーム受信回路の構成を示すブロック図である。
この受信回路60は、受信コンパレータ50、受信リタ
イミング回路51、デジタルPLL回路52、セレクタ
53、位相比較器54、符号化回路55及び送信ドライ
バ56から構成する。
【0004】伝送路のマスタ側では、伝送路の形態が複
数あり、受信時に伝送形態に合わせた受信タイミングに
切り替えて読み込む必要があるので、受信コンパレータ
50で受信した受信データ201がデジタルPLL(位
相同期ループ:以下、「DPLL」と略称する)回路5
2でリタイミング化する。この受信回路60では、さら
にDPLL回路52で生成したクロック信号202と回
路外から送信された送信クロック信号203の位相を位
相比較器54で比較する。
【0005】例えば、比較結果が予め定めた値の範囲外
の位相差であるときは、セレクタ53にセレクタ切替信
号204を送り、セレクタ53からリタイミングクロッ
ク信号205を出力して受信リタイミング回路51でリ
タイミングクロックの切り替えをする。このようにし
て、切替後の特定チャネルデータ206であるBchお
よびDchデータの抽出を行なう。
【0006】
【発明が解決しようとする課題】しかしながら、これま
での特定フレーム受信回路では、伝送路の形態が短距離
受動バスであって、かつ受信データ間の干渉が最大であ
るとき、受信データを同期化するタイミングが相互干渉
のアイパターン範囲外となる可能性があり、データを正
常に受信できないことがある。
【0007】本発明の目的は、TTC勧告JT−I43
0において規定される基本インタフェースにおいて規定
される全配線形態の伝送路において、受信データからク
ロック信号を生成するDPLL回路を使用せずに回路を
簡素化し特定フレームを受信する受信回路及び受信回路
用回線終端装置を提供することにある。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明の受信回路は、ISDN基本インタフェース回
路において規定される伝送路で特定フレームを送信する
ためのタイミングを生成する送信タイミング生成部と、
伝送路から送信される特定符号を受信するレシーバ部
と、レシーバ部に、特定符号を検出してタイミングの異
なる複数のデータ抽出タイミングを生成する受信タイミ
ング生成部と、複数の異なるデータ抽出タイミングをそ
れぞれ入力して受信した特定フレームからバイポーラバ
イオレーションを検出して同期検出を行う複数のフレー
ム同期検出部と、複数のフレーム同期検出部の同期検出
状態に基づいてISDN網側へ送出する特定チャネルデ
ータを抽出し、タイミングを切り替える受信タイミング
選択部と、受信タイミング選択部で選択した受信データ
抽出タイミングに基づいて特定チャネルを抽出するフレ
ーム分離部とを備える。これにより、受信データからク
ロック信号を生成し、デジタル位相同期ループ(DPL
L)回路のような複雑な回路を使用せずに送信タイミン
グ生成部、受信タイミング生成部、フレーム同期検出
部、受信タイミング選択部及びフレーム分離部回路によ
り特定フレームを受信し、回路をより簡易化する。
【0009】また本発明の受信回路は、受信タイミング
生成部において、特定符号パターンを連続して受信した
場合の2ビット目の特定パターンを検出してデータ抽出
タイミングを生成する。これにより、ISDN網におけ
る特定フレームであるIフレームを受信し、回路をより
簡易化する。
【0010】また本発明の受信回路は、複数のフレーム
同期部に、特定ビット抽出タイミングと特定フレーム送
信タイミング生成部において生成する特定ビット挿入タ
イミングの位置を比較して、受信特定フレームの遅延時
間を測定する遅延時間測定手段と、複数のフレーム同期
部の同期状態および受信特定フレーム遅延時間により、
ISDN網側へ送出する特定チャネルデータを抽出する
タイミングを選択する受信タイミング選択部とを有す
る。これにより、ISDN網における特定フレームであ
るIフレームを簡易に受信する。
【0011】また本発明の受信回路は、遅延時間測定手
段の遅延時間測定の結果、予め設定された比較パラメー
タ以上の遅延時間であるとき、選択された受信タイミン
グ部および同期検出部以外の受信タイミング生成部およ
びフレーム同期検出部を停止させる停止手段を含む。こ
れにより、停止手段を用いてISDN網における特定フ
レームであるIフレームを円滑に受信する。
【0012】また本発明の受信回路は、受信タイミング
選択部で選択される特定チャネルデータおよびISDN
網側より送出される特定チャネルデータを特定フレーム
構成に合わせて時分割多重する多重化回路を含む。これ
により、多重化回路を用いてISDN網における特定フ
レームであるIフレームを円滑に受信する。
【0013】また本発明の受信回路用回線終端装置は、
ISDN基本インタフェース回路において規定される伝
送路で特定フレームを送信するためのタイミングを生成
する送信タイミング生成部と、伝送路から送信される特
定符号を受信するレシーバ部と、レシーバ部に、特定符
号を検出してタイミングの異なる複数のデータ抽出タイ
ミングを生成する受信タイミング生成部と、複数の異な
るデータ抽出タイミングをそれぞれ入力して受信した特
定フレームからバイポーラバイオレーションを検出して
同期検出を行う複数のフレーム同期検出部と、複数のフ
レーム同期検出部の同期検出状態に基づいてISDN網
側へ送出する特定チャネルデータを抽出し、タイミング
を切り替える受信タイミング選択部と、受信タイミング
選択部で選択した受信データ抽出タイミングに基づいて
特定チャネルを抽出するフレーム分離部とを有する受信
回路を備える。これにより、送信タイミング生成部、受
信タイミング生成部、フレーム同期検出部、受信タイミ
ング選択部及びフレーム分離部回路からなる受信回路を
用いてISDN網における回線終端装置を簡単な構成に
する。
【0014】また本発明の受信回路用回線終端装置は、
受信タイミング生成部において、特定符号パターンを連
続して受信した場合の2ビット目の特定パターンを検出
してデータ抽出タイミングを生成する。これにより、I
SDN網における特定フレームであるIフレームを受信
し、回線終端装置の回路をより簡易化する。
【0015】また本発明の受信回路用回線終端装置は、
複数のフレーム同期部に、特定ビット抽出タイミングと
前記特定フレーム送信タイミング生成部において生成す
る特定ビット挿入タイミングの位置を比較して、受信特
定フレームの遅延時間を測定する遅延時間測定手段と、
複数のフレーム同期部の同期状態および受信特定フレー
ム遅延時間により、網側へ送出する特定チャネルデータ
を抽出するタイミングを選択する受信タイミング選択部
とを有する。これにより、ISDN網における特定フレ
ームであるIフレームを簡易に受信する。
【0016】また本発明の受信回路用回線終端装置は、
遅延時間測定手段の遅延時間測定の結果、予め設定され
た比較パラメータ以上の遅延時間であるとき、選択され
た受信タイミング部および同期検出部以外の受信タイミ
ング生成部およびフレーム同期検出部を停止させる停止
手段を含む。これにより、停止手段を用いてISDN網
における特定フレームであるIフレームを円滑に受信す
る。
【0017】また本発明の受信回路用回線終端装置は、
受信タイミング選択部で選択される特定チャネルデータ
およびISDN網側より送出される特定チャネルデータ
を特定フレーム構成に合わせて時分割多重する多重化回
路を含む。これにより、多重化回路を用いてISDN網
における特定フレームであるIフレームを円滑に受信す
る。
【0018】
【発明の実施の形態】(実施の形態1)図1は、本発明
の実施形態1のブロック構成図を示し、図1においてレ
シーバ10は、図示しない端末より送出されるAMI符
号110、111をNRZ符号に変換した受信データ1
12,113を生成する。なお、CCIT勧告を表わす
アルファベット文字として未使用のIを用いてISDN
関連の勧告をIシリーズとしており、ユーザ網インター
フエースの標準化をIインタフエースとして説明する
が、以下の説明においては、特にIインターフエース、
Iフレームなどと断らないで説明する。
【0019】受信タイミング生成部11は、ISDN網
における同期起動信号であるINFO2を送出した後、
装置状態制御部16から送出される受信タイミング生成
許可信号121により送出許可を受けた後、受信タイミ
ング生成部11より送出される“0”パターン検出タイ
ミング信号118により、受信データ112,113の
“0”の変化点を検出する。
【0020】受信タイミング生成部11は、受信データ
“0”変化点直後のデータを抽出する図2に示す受信タ
イミング1と、受信データ“0”の変化点よりフレーム
送信タイミングの半クロック長を経過した後のタイミン
グで受信データを抽出する受信タイミング2と、受信デ
ータ“0”の変化点よりフレーム送信タイミングの1ク
ロック長が経過する直前のタイミングで受信データを抽
出する受信タイミング3とを生成する。
【0021】フレーム同期検出部12は、受信タイミン
グ生成部11の受信タイミング1により、受信データ1
12,113よりAMI符号の違反であるバイポーラバ
イオレーションの検出を行い、検出の有無をフレーム同
期検出信号1114により受信タイミング選択部18へ
通知する。
【0022】フレーム同期検出部13は、受信タイミン
グ生成部11の図2に示すタイミング2により、同様に
して受信データ112,113よりバイポーラバイオレ
ーションの検出を行い、検出の有無をフレーム同期検出
信号115により受信タイミング選択部18へ通知す
る。
【0023】フレーム同期検出部14は、受信タイミン
グ生成部11の受信タイミング2により、同様に受信デ
ータ112,113よりバイポーラバイオレーションの
検出を行い、検出の有無をフレーム同期検出信号116
により受信タイミング選択部18へ通知する。
【0024】フレーム同期検出部15は、受信タイミン
グ生成部11の図2に示す受信タイミング3により、同
様に受信データ112,113よりバイポーラバイオレ
ーションの検出を行い、検出の有無をフレーム同期検出
信号117により受信タイミング選択部18へ通知す
る。
【0025】受信タイミング選択部18では、フレーム
同期検出部12においてのみフレーム同期が確立してい
る場合、図2に示す受信タイミング1をフレーム同期検
出部12において同期が外れるまで受信フレーム分離部
17へ送出する。
【0026】フレーム同期検出部13においてのみフレ
ーム同期が確立している場合は、図2に示す受信タイミ
ング3により、フレーム同期検出部13において同期が
外れるまで受信フレーム分離部17へ送出する。
【0027】フレーム同期検出部15においてフレーム
同期が確立している場合は、受信タイミング2により、
フレーム同期検出部15において同期が外れるまで受信
フレーム分離部18へ送出することにより、高速なクロ
ックにより動作するDPLL回路を削減し、受信フレー
ムの遅延量および伝送路の形態に無関係にBchおよび
Dchデータを受信することができる。
【0028】(実施の形態2)図3は、本発明の実施形
態2のブロック構成図を示し、図4は各部の動作を説明
するタイミング図である。実施形態1と同一構成につい
ては、同一の符号を付し詳しい説明を省略する。
【0029】図3において、レシーバ100は、図示し
ない端末より送出される図4(A)に示すAMI符号1
10,111をNRZ符号に変換した受信データ12
2,123を生成する。
【0030】負側受信データ同期部23は、レシーバ1
00より送出される図4(C)に示す負側受信データ1
22を装置内タイミング生成部21より送出されるタイ
ミングクロック125により同期化した負側受信データ
127を受信タイミング生成部25へ送出する。
【0031】正側受信データ同期部24は、レシーバ1
00より送出される図4(B)に示す正側受信データ1
23を装置内タイミング生成部21より送出されるタイ
ミングクロック125により同期化した図4(E)に示
す負側受信データ127の変化点より十分遅延させた図
4(D)に示す正側受信データ126を受信タイミング
生成部25へ送出する。
【0032】受信タイミング生成部25は、同期化した
負側受信データ127および正側受信データ126よ
り、受信データ122,123の“+0”“−0”連続
パターンを検出し、装置内タイミング生成部21より送
出されるタイミングクロックにより、“0”変化点直後
のデータを抽出するための図1に示す受信タイミング1
と“0”変化点より、Iフレーム送信タイミング(19
2KHz)の半クロック長を経過した後のデータを抽出
する図2に示す受信タイミング2と、受信データ“0”
変化点より送信タイミングの1クロック経過直前のデー
タを抽出するための受信タイミング3を生成する。
【0033】以上のように本発明の実施形態により、受
信タイミング生成部25において、受信データ122,
123より、“0”連続パターンを検出することによ
り、急峻なデータ変化点を検出して、図2に示す受信タ
イミング1〜3を生成することにより、正確に受信デー
タ122,123のBchおよびDchを抽出すること
ができる。
【0034】(実施の形態3)図5は、本発明の実施形
態3のブロック構成図を示し、実施形態1と同一構成に
ついては、同一の符号を付し詳しい説明を省略する。
【0035】図5においてレシーバ10は、図示しない
端末より送出されるAMI符号110、111をNRZ
符号に変換した受信データ112,113を生成する。
【0036】データ受信タイミング生成部11は、装置
状態制御部16より送出される受信タイミング生成許可
信号131により送出許可を受けた後、受信タイミング
生成部11より送出される受信“0”パターン検出タイ
ミング信号により、受信データ112,113の“0”
変化点を検出して、受信データ“0”の変化点直後のタ
イミングで受信データを抽出する図2に示す受信タイミ
ング1、受信データ“0”の変化点よりフレーム送信タ
イミングの半クロック長を経過した後のタイミングで受
信データを抽出する図2に示す受信タイミング2と、受
信データ“0”の変化点よりフレーム送信タイミングの
1クロック長を経過した直前のタイミングで受信データ
を抽出する図2に示す受信タイミング3を生成する。
【0037】フレーム同期検出部31は、図2に示す受
信タイミング1のタイミングにより、受信データ11
2,113よりバイポーラバイオレーションの検出を行
い、フレーム同期検出信号138,バイポーラバイオレ
ーション検出信号141および送信Fビットタイミング
142より測定した受信フレームの遅延時間を受信タイ
ミング選択部34へ通知する。
【0038】フレーム同期検出部32は、図2に示す受
信タイミング2のタイミングにより、受信データ11
2,113よりバイポーラバイオレーションの検出を行
い、フレーム同期検出信号139,バイポーラバイオレ
ーション検出信号143および送信Fビットタイミング
144より測定した受信フレームの遅延時間を受信タイ
ミング選択部34へ通知する。
【0039】フレーム同期検出部33は、図2に示す受
信タイミング3のタイミングにより、受信データ11
2,113よりバイポーラバイオレーションの検出を行
い、フレーム同期検出信号140,バイポーラバイオレ
ーション検出信号145および送信Fビットタイミング
146より測定した受信フレームの遅延時間を受信タイ
ミング選択部34へ通知する。
【0040】受信タイミング選択部34では、フレーム
同期検出部31においてフレーム同期が確立していてか
つ受信フレームの遅延時間が4ビット以上の場合、延長
受動バスとみなして、フレーム同期検出部32およびフ
レーム同期検出部33に対し、フレーム同期検出31に
おいてフレーム同期が外れるまでそれぞれフレーム同期
検出停止要求150およびフレーム同期検出停止要求1
51を送出し、図2に示す受信タイミング2をフレーム
同期検出部31において同期が外れるまで受信フレーム
分離部17へ送出する。
【0041】3つのフレーム同期検出部31〜33のい
ずれかのフレーム同期が検出され、検出されたフレーム
同期検出部の受信フレームの遅延時間が2回路以上、3
ビット以内の場合でかつ、図2に示す受信タイミング2
により、バイポーラバイオレーション検出信号が送出さ
れた場合、検出されたフレーム期間に図2に示す受信タ
イミング2を受信フレーム分離部17へ送出する。
【0042】図2に示す受信タイミング1によっての
み、バイポーラバイオレーション検出信号が送出された
場合は、検出された1フレームの期間に図2に示す受信
タイミング1を受信フレーム分離部17へ送出する。
【0043】図2に示す受信タイミング3によっての
み、バイポーラバイオレーション検出信号が送出された
場合は、検出された1フレームの期間に図2に示す受信
タイミング2を受信フレーム分離部17へ送出すること
により、短距離受動バスにおいてデータ伝送誤りを軽減
し、また、延長受動バスにおいて3つのフレーム同期検
出部31〜33のうち、2つのフレーム同期検出部の動
作を停止することにより消費電力を削減することができ
る。
【0044】(実施の形態4)図6は、本発明の実施形
態4のブロック構成図を示し、実施形態1と同一構成に
ついては、同一の符号を付し詳しい説明を省略する。ま
た図7は図における動作を説明するタイミング図であ
る。
【0045】図6において、受信フレーム分離部40で
は、タイミング生成部44より送出される図7(A)に
示す多重化タイミングクロック信号415に同期をあわ
せて、多重化ハイウェイ154に対しBchおよびDc
hを送出する。図7(B)は多重化データを示す。
【0046】受信メモリ部42では、通常の通信におい
て多重化ハイウェイ154より、タイミング生成部44
より送出される抽出タイミング157により受信Bch
およびDchを抽出して一旦蓄積して、装置上位に対し
送出する。
【0047】装置内状態制御部45より上り方向折り返
し設定156の通知があった場合は、多重化ハイウェイ
154よりタイミング生成部44により送出される抽出
タイミング157により送信BchおよびDchを抽出
して一旦蓄積し、装置上位に対し送出する。
【0048】送信メモリ部43では、装置上位より送出
される送信BchおよびDchを一旦蓄積して、タイミ
ング生成部44より送出される図7(C)に示す送信タ
イミング158により多重化ハイウェイ154へ挿入す
る。
【0049】送信フレーム組立部41では、通常の通信
において、多重化ハイウェイ154より、タイミング生
成部44より送出される抽出タイミング157により図
7(D)に示す送信AMIのBchおよびDchを抽出
して、Iフレームを組み立て伝送路へ送出する。
【0050】装置内状態制御部45より上り方向折り返
し設定156の通知があった場合は、多重化ハイウェイ
154よりタイミング生成部44に送出される抽出タイ
ミング157により、図7(E)に示す受信AMIのB
chおよびDchを抽出して、フレームを組み立て伝送
路へ送出する。
【0051】図6に示すようにTTC勧告JT−I43
0フレーム構成で送受信BchおよびDchを時分割多
重することにより、双方向の透過的なループバック制御
およびデータマスク制御を容易にすることができる。
【0052】
【発明の効果】以上のように本発明は、受信データより
クロックを生成するDPLLを使用することなく回路を
簡素化し、全伝送路の形態におけるデータ受信を可能と
する効果が得られる。
【0053】本発明によれば、正確な受信データ抽出タ
イミングを生成することを可能とし、また短距離受動バ
スにおけるデータ誤りを軽減し、さらに消費電力を削減
することを可能とする効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施形態1のブロック図
【図2】本発明の実施形態1の動作を示すタイミング図
【図3】本発明の実施形態2のブロック図
【図4】本発明の実施形態2の動作を示すタイミング図
【図5】本発明の実施形態3のブロック図
【図6】本発明の実施形態4のブロック図
【図7】本発明の実施形態4における動作を説明する図
【図8】従来の技術におけるブロック図
【符号の説明】
10,100 レシーバ 11,25 受信タイミング生成部 12 装置内タイミング生成部 13,31 フレーム同期検出部 14,32 フレーム同期検出部 15、33 フレーム同期検出部 16 装置状態制御部 17,40 受信フレーム分離部 18,34 受信タイミング選択部 21 装置内タイミング生成部 23 負側受信データ同期部 24 正側受信データ同期部 41 送信フレーム組立部 42 受信メモリ部 43 送信メモリ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04M 11/00 303 H04L 11/02 Z (72)発明者 松井 裕典 神奈川県横浜市港北区綱島東四丁目3番1 号 松下通信工業株式会社内 Fターム(参考) 5K028 AA06 AA14 GG04 KK01 NN01 5K030 GA04 GA11 HC04 JA01 JA08 LE06 5K047 AA11 AA15 BB17 CC02 FF12 HH01 HH12 MM19 5K101 LL03 MM04 SS01 UU19

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 サービス総合デジタル網の基本インタフ
    ェース回路において規定される伝送路で特定フレームを
    送信するためのタイミングを生成する送信タイミング生
    成部と、 前記伝送路から送信される特定符号を受信するレシーバ
    部と、 前記レシーバ部に、特定符号を検出してタイミングの異
    なる複数のデータ抽出タイミングを生成する受信タイミ
    ング生成部と、 前記複数の異なるデータ抽出タイミングをそれぞれ入力
    して受信した特定フレームから特定符号の違反を検出し
    て同期検出を行う複数のフレーム同期検出部と、 前記複数のフレーム同期検出部の同期検出状態に基づい
    て前記サービス総合デジタル網側へ送出する特定チャネ
    ルデータを抽出し、タイミングを切り替える受信タイミ
    ング選択部と、 前記受信タイミング選択部で選択した受信データ抽出タ
    イミングに基づいて特定チャネルを抽出するフレーム分
    離部とを備えた受信回路。
  2. 【請求項2】 前記受信タイミング生成部において、特
    定符号パターンを連続して受信した場合の2ビット目の
    特定パターンを検出してデータ抽出タイミングを生成す
    る請求項1記載の受信回路。
  3. 【請求項3】 前記複数のフレーム同期検出部に、特定
    ビット抽出タイミングと前記特定フレーム送信タイミン
    グ生成部において生成する特定ビット挿入タイミングの
    位置を比較して、受信特定フレームの遅延時間を測定す
    る遅延時間測定手段と、前記複数のフレーム同期部の同
    期検出状態および受信特定フレーム遅延時間により、前
    記サービス総合デジタル網側へ送出する特定チャネルデ
    ータを抽出するタイミングを選択する特定受信タイミン
    グ選択部とを有する請求項1または請求項2に記載の受
    信回路。
  4. 【請求項4】 前記遅延時間測定手段の遅延時間測定の
    結果、予め設定された比較パラメータ以上の遅延時間で
    あるとき、受信タイミング選択部および同期検出部以外
    の前記受信タイミング生成部および前記フレーム同期検
    出部を停止させる停止手段を含む請求項3に記載の受信
    回路。
  5. 【請求項5】 前記受信タイミング選択部で選択される
    特定チャネルデータおよび前記サービス総合デジタル網
    側より送出される特定チャネルデータを特定フレーム構
    成に合わせて時分割多重する多重化回路を含む請求項1
    〜請求項4のいずれか記載の受信回路。
  6. 【請求項6】 サービス総合デジタル網の基本インタフ
    ェース回路において規定される伝送路で特定フレームを
    送信するためのタイミングを生成する送信タイミング生
    成部と、 前記伝送路から送信される特定符号を受信するレシーバ
    部と、 前記レシーバ部に、特定符号を検出してタイミングの異
    なる複数のデータ抽出タイミングを生成する受信タイミ
    ング生成部と、 前記複数の異なるデータ抽出タイミングをそれぞれ入力
    して受信した特定フレームから特定符号の違反を検出し
    て同期検出を行う複数のフレーム同期検出部と、 前記複数のフレーム同期検出部の同期検出状態に基づい
    て前記サービス総合デジタル網側へ送出する特定チャネ
    ルデータを抽出し、タイミングを切り替える受信タイミ
    ング選択部と、 前記受信タイミング選択部で選択した受信データ抽出タ
    イミングに基づいて特定チャネルを抽出するフレーム分
    離部とを有する受信回路を備えた受信回路用回線終端装
    置。
  7. 【請求項7】 前記受信タイミング生成部に、特定符号
    パターンを連続して受信した場合の2ビット目の特定パ
    ターンを検出してデータ抽出タイミングを生成する請求
    項6記載の受信回路用回線終端装置。
  8. 【請求項8】 前記複数のフレーム同期部に、特定ビッ
    ト抽出タイミングと前記特定フレーム送信タイミング生
    成部において生成する特定ビット挿入タイミングの位置
    を比較して、受信特定フレームの遅延時間を測定する遅
    延時間測定手段と、前記複数のフレーム同期部の同期検
    出状態および受信特定フレーム遅延時間により、網側へ
    送出する特定チャネルデータを抽出するタイミングを選
    択する特定受信タイミング選択部とを有する請求項6ま
    たは請求項7に記載の受信回路用回線終端装置。
  9. 【請求項9】 前記遅延時間測定手段の遅延時間測定の
    結果、予め設定された比較パラメータ以上の遅延時間で
    あるとき、受信タイミング選択部および同期検出部以外
    の前記受信タイミング生成部および前記フレーム同期検
    出部を停止させる停止手段を含む請求項6〜請求項8の
    いずれかに記載の受信回路用回線終端装置。
  10. 【請求項10】 前記受信タイミング選択部で選択され
    る特定チャネルデータおよびサービス総合デジタル網側
    より送出される特定チャネルデータを特定フレーム構成
    に合わせて時分割多重する多重化回路を含む請求項6〜
    請求項9のいずれか記載の受信回路用回線終端装置。
JP2000003255A 2000-01-12 2000-01-12 受信回路及び受信回路用回線終端装置 Pending JP2001197050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003255A JP2001197050A (ja) 2000-01-12 2000-01-12 受信回路及び受信回路用回線終端装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003255A JP2001197050A (ja) 2000-01-12 2000-01-12 受信回路及び受信回路用回線終端装置

Publications (1)

Publication Number Publication Date
JP2001197050A true JP2001197050A (ja) 2001-07-19

Family

ID=18532232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003255A Pending JP2001197050A (ja) 2000-01-12 2000-01-12 受信回路及び受信回路用回線終端装置

Country Status (1)

Country Link
JP (1) JP2001197050A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554865B2 (en) 2016-01-15 2020-02-04 Samsung Electronics Co., Ltd. Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554865B2 (en) 2016-01-15 2020-02-04 Samsung Electronics Co., Ltd. Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller

Similar Documents

Publication Publication Date Title
KR960014982B1 (ko) 허브 및 인터페이스
EP0356012A2 (en) TDM Demultiplexer
EP0333122A2 (en) Method and apparatus for frame synchronization
US6256326B1 (en) Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system
US6226270B1 (en) Method and apparatus for path trace check
US4631721A (en) Bidirectional communication system of a two-wire bus comprising an active terminator
EP0589117B1 (en) Adapter for the connection to a clear-channel telecommunication network
JP2001197050A (ja) 受信回路及び受信回路用回線終端装置
KR100304776B1 (ko) 동기 시스템, 동기 방법 및 기록 매체
JP3763889B2 (ja) デジタル伝送装置
KR100408077B1 (ko) 내장형 시험 패턴 장치를 구비한 티-3급 채널 서비스 유니트
US5506843A (en) Subscriber group digital transmitter
JP2973740B2 (ja) 回線監視方式
JPH08256181A (ja) バースト通信用自動利得リセット回路
KR100321126B1 (ko) 티원/이원신호의동기클럭정보변환장치
JP3358712B2 (ja) Isdn回線終端装置における受信回路および受信方法
JP2839832B2 (ja) ディジタルデータ通信システム
JPH11177687A (ja) 網同期装置
KR910005499B1 (ko) 소규모 isdn 가입자 집선장치의 교환기측 u인터페이스 채널장치
JP4441648B2 (ja) フレーム同期回路
KR20000004678A (ko) 아이이이이 1394 규정을 이용한 인터페이스의 채널 검출 장치
JP3673687B2 (ja) インタフェース共用カード及びその自動インタフェース切り替え方法並びにその方法を記録した記録媒体
JPH05284192A (ja) クロック同期方式
KR920001550B1 (ko) U 인터페이스 채널장치
JP2000188578A (ja) 多重化方式