JP2001160539A - Forming method for nitride semiconductor device and nitride semiconductor - Google Patents

Forming method for nitride semiconductor device and nitride semiconductor

Info

Publication number
JP2001160539A
JP2001160539A JP2000288155A JP2000288155A JP2001160539A JP 2001160539 A JP2001160539 A JP 2001160539A JP 2000288155 A JP2000288155 A JP 2000288155A JP 2000288155 A JP2000288155 A JP 2000288155A JP 2001160539 A JP2001160539 A JP 2001160539A
Authority
JP
Japan
Prior art keywords
nitride
substrate
semiconductor
layer
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000288155A
Other languages
Japanese (ja)
Other versions
JP3427047B2 (en
Inventor
Masayuki Hata
雅幸 畑
Takashi Kano
隆司 狩野
Nobuhiko Hayashi
伸彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26549710&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2001160539(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000288155A priority Critical patent/JP3427047B2/en
Publication of JP2001160539A publication Critical patent/JP2001160539A/en
Application granted granted Critical
Publication of JP3427047B2 publication Critical patent/JP3427047B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a forming device for a nitride semiconductor and a nitride semiconductor device, with which rearrangement can be reduced further, without using a selective growing mask. SOLUTION: On a side C of a sapphire substrate 1, an AlGaN first buffer layer 2, a GaN second buffer layer 3 and a first GaN layer 4 are grown sequentially, and the first GaN layer 4 on a line A-A in the figure is polished. Thus, a surface slanted by a prescribed angle B from the side C of the sapphire substrate 1 to a prescribed direction is exposed on the first GaN layer 4. Thus, a GaN off substrate 25 with an off surface formed on the first GaN layer 4 is produced, and a second GaN layer is grown on the off surface of the first GaN layer 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、GaN(窒化ガリ
ウム)、AlN(窒化アルミニウム)、InN(窒化イ
ンジウム)、BN(窒化ホウ素)もしくはTlN(窒化
タリウム)またはこれらの混晶等のIII −V族窒化物系
半導体(以下、窒化物系半導体と呼ぶ)およびこれら混
晶にAs、PおよびSbのうち少なくとも1つの元素を
含む混晶等のIII −V族窒化物系半導体からなる化合物
半導体層を有する窒化物系半導体素子および窒化物系半
導体の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), BN (boron nitride) or T1N (thallium nitride) or a mixed crystal thereof such as III-V. Group III-V nitride semiconductors such as group nitride semiconductors (hereinafter referred to as nitride semiconductors) and mixed crystals containing at least one element of As, P and Sb in these mixed crystals The present invention relates to a nitride-based semiconductor device having the same and a method for forming a nitride-based semiconductor.

【0002】[0002]

【従来の技術】今日、GaN系半導体を利用した半導体
素子、例えば、発光ダイオード素子等の半導体発光素
子、あるいはトランジスタ等の電子素子の開発が盛んに
行われている。このようなGaN系半導体素子の製造の
際には、GaNからなる基板の製造が困難であるため、
サファイア、SiC、Si等からなる基板上にGaN系
半導体層をエピタキシャル成長させている。
2. Description of the Related Art At present, semiconductor devices utilizing GaN-based semiconductors, for example, semiconductor light-emitting devices such as light-emitting diode devices and electronic devices such as transistors have been actively developed. When manufacturing such a GaN-based semiconductor device, it is difficult to manufacture a substrate made of GaN.
A GaN-based semiconductor layer is epitaxially grown on a substrate made of sapphire, SiC, Si, or the like.

【0003】この場合、サファイア等の基板とGaNと
では格子定数が異なるため、サファイア等の基板上に成
長させたGaN系半導体層においては、基板から上下方
向に延びる転位(格子欠陥)が存在しており、その転位
密度は109 cm-2程度である。このようなGaN系半
導体層における転位は、半導体素子の素子特性の劣化お
よび信頼性の低下を招く。
In this case, since a substrate such as sapphire and GaN have different lattice constants, dislocations (lattice defects) extending vertically from the substrate exist in the GaN-based semiconductor layer grown on the substrate such as sapphire. And the dislocation density is about 10 9 cm -2 . Such dislocations in the GaN-based semiconductor layer cause deterioration of device characteristics and reliability of the semiconductor device.

【0004】上記のようなGaN系半導体層における転
位を低減する方法として、応用電子物性分科会誌第4巻
(1998)の第53頁〜第58頁および第210頁〜
第215頁等に選択横方向成長(ELO:Epitaxial La
teral Overgrowth)が示されている。
As a method of reducing dislocations in the GaN-based semiconductor layer as described above, pages 53 to 58 and 210 of Journal of Applied Electronic Properties, Vol. 4 (1998).
Selective lateral growth (ELO: Epitaxial La
teral Overgrowth) is shown.

【0005】図13は従来の選択横方向成長を用いた窒
化物系半導体の形成方法の例を示す模式的な工程断面図
である。
FIG. 13 is a schematic sectional view showing an example of a conventional method for forming a nitride semiconductor using selective lateral growth.

【0006】図13(a)に示すように、サファイア基
板201のC(0001)面上に、MOVPE法(有機
金属化学的気相成長法)により、膜厚約1μmのGaN
層202を形成する。さらに、GaN層202上に、選
択成長マスクとして複数のストライプ状SiO2 膜21
0を形成する。なお、GaN層202中にはc軸方向に
伝播する転位が多数存在する。
As shown in FIG. 13A, GaN having a thickness of about 1 μm is formed on a C (0001) plane of a sapphire substrate 201 by MOVPE (metal organic chemical vapor deposition).
A layer 202 is formed. Further, a plurality of stripe-shaped SiO 2 films 21 are selectively formed on the GaN layer 202 as a selective growth mask.
0 is formed. Note that there are many dislocations propagating in the c-axis direction in the GaN layer 202.

【0007】図13(b)に示すように、SiO2 膜2
10の形成後、HVPE法(ハライド気相成長法)によ
り、再成長GaN層203を成長させる。ここで、Si
2膜210上においてはGaNが成長しにくいため、
成長初期の再成長GaN層203は、ストライプ状Si
2 膜210の間で露出したGaN層202上に選択的
に成長する。この場合、GaN層202上において、再
成長GaN層203は、図中の矢印Yの方向(c軸方
向)に成長する。このような成長においては、GaN層
202からc軸方向に転位が伝播する。
[0007] As shown in FIG. 13 (b), SiO 2 film 2
After the formation of 10, the regrown GaN layer 203 is grown by HVPE (halide vapor phase epitaxy). Where Si
Since GaN hardly grows on the O 2 film 210,
The regrown GaN layer 203 at the initial stage of growth is made of striped Si
It is selectively grown on the GaN layer 202 exposed between the O 2 films 210. In this case, on the GaN layer 202, the regrown GaN layer 203 grows in the direction of the arrow Y (c-axis direction) in the figure. In such growth, dislocations propagate from the GaN layer 202 in the c-axis direction.

【0008】以上のようにして、露出したGaN層20
2上に、三角形のファセット構造を有する再成長GaN
層203を成長させる。
As described above, the exposed GaN layer 20
2 on top of regrown GaN with triangular facet structure
The layer 203 is grown.

【0009】図13(c)に示すように、上記のGaN
層202上における再成長GaN層203の成長が進む
と、再成長GaN層203は、さらに図中の矢印Xの方
向(横方向)にも成長する。このような再成長GaN層
203の横方向成長により、SiO2 膜210上に再成
長GaN層203が形成される。また、再成長GaN層
203の表面のC面上の成長においては、ステップフロ
ーモードで成長が起こる。このため、再成長GaN層2
03の横方向成長に伴い、GaN層202からc軸方向
に伝播した転位は、横方向すなわちサファイア基板20
1のC面と平行な方向に折れ曲がる。
[0009] As shown in FIG.
As the growth of the regrown GaN layer 203 on the layer 202 progresses, the regrown GaN layer 203 further grows in the direction of arrow X (lateral direction) in the figure. By such lateral growth of the regrown GaN layer 203, the regrown GaN layer 203 is formed on the SiO 2 film 210. In the growth on the C-plane of the surface of the regrown GaN layer 203, growth occurs in a step flow mode. For this reason, the regrown GaN layer 2
The dislocations propagated from the GaN layer 202 in the c-axis direction along with the lateral growth of the sapphire substrate 20
1 is bent in a direction parallel to the C plane.

【0010】それにより、再成長GaN層203におい
て、c軸方向に伝播する転位を低減することが可能とな
る。
As a result, in the regrown GaN layer 203, it is possible to reduce dislocations propagating in the c-axis direction.

【0011】図13(d)に示すように、さらに再成長
GaN層203を横方向成長させると、ファセット構造
の各再成長GaN層203が合体して連続膜となる。こ
のようにして、平坦な再成長GaN層203が形成され
る。この場合、平坦化された再成長GaN層203の表
面付近においては転位が低減されている。
As shown in FIG. 13D, when the regrown GaN layer 203 is further grown in the lateral direction, the regrown GaN layers 203 having the facet structure are united to form a continuous film. Thus, a flat regrown GaN layer 203 is formed. In this case, dislocations are reduced near the surface of the planarized regrown GaN layer 203.

【0012】以上のように、上記の窒化物系半導体の形
成方法においては、再成長GaN層203の選択横方向
成長を行うことにより、再成長GaN層203において
転位の低減を図ることが可能となる。このような転位が
低減された再成長GaN層203上に窒化物系半導体層
を形成することにより、サファイア基板201上に良好
な結晶性を有する窒化物系半導体層を形成することがで
きる。
As described above, in the above-described method for forming a nitride-based semiconductor, it is possible to reduce dislocations in the regrown GaN layer 203 by performing selective lateral growth of the regrown GaN layer 203. Become. By forming the nitride-based semiconductor layer on the regrown GaN layer 203 in which such dislocations are reduced, a nitride-based semiconductor layer having good crystallinity can be formed on the sapphire substrate 201.

【0013】[0013]

【発明が解決しようとする課題】上記の窒化物系半導体
の形成方法においては、再成長GaN層203を横方向
成長させるため、選択成長マスクとして複数のストライ
プ状SiO2 膜210を形成する。
In the above-described method for forming a nitride-based semiconductor, a plurality of striped SiO 2 films 210 are formed as selective growth masks in order to grow the regrown GaN layer 203 in the lateral direction.

【0014】ここで、SiO2 膜210とGaNとでは
熱膨張係数が異なる。このため、再成長GaN層203
中に複数のSiO2 膜210を形成した場合、再成長G
aN層203においてクラックが発生しやすくなる。な
お、SiO2 膜210の代わりに、選択成長マスクとし
てTiO2 膜等の絶縁膜やW等の高融点金属の薄膜を用
いた場合においても、SiO2 膜210を用いた場合と
同様、選択成長マスクとGaNとの熱膨張係数の違いか
ら、再成長GaN層203においてクラックが発生しや
すくなる。
Here, the thermal expansion coefficient differs between the SiO 2 film 210 and GaN. Therefore, the regrown GaN layer 203
When a plurality of SiO 2 films 210 are formed therein, the regrowth G
Cracks easily occur in the aN layer 203. In the case where an insulating film such as a TiO 2 film or a thin film of a high melting point metal such as W is used as a selective growth mask instead of the SiO 2 film 210, as in the case where the SiO 2 film 210 is used, selective growth is performed. Cracks are likely to occur in the regrown GaN layer 203 due to the difference in thermal expansion coefficient between the mask and GaN.

【0015】また、上記の窒化物系半導体の形成方法に
おいては、図12(d)に示すように、横方向成長した
ファセット構造の各再成長GaN層203が合体する
際、合体部においてボイド215が発生し、このような
ボイド215により、再成長GaN層203においてク
ラックが発生しやすくなる場合もある。
In the above-described method for forming a nitride-based semiconductor, as shown in FIG. 12D, when the regrown GaN layers 203 having the facet structure grown laterally are united, the void 215 is formed at the united portion. May occur, and cracks may easily occur in the regrown GaN layer 203 due to such voids 215.

【0016】以上のことから、上記の窒化物系半導体の
形成方法により形成した再成長GaN層203上に、素
子領域を含む窒化物系半導体層を形成して半導体素子を
製造する場合、素子を分離する工程等においてクラック
が発生しやすくなる。このようなクラックの発生は、半
導体素子において、素子特性の劣化および信頼性の低下
を招くとともに、歩留りの低下を招く。
From the above, when a nitride-based semiconductor layer including an element region is formed on the regrown GaN layer 203 formed by the above-described method for forming a nitride-based semiconductor to manufacture a semiconductor element, Cracks are likely to occur in the separation step and the like. The occurrence of such cracks causes deterioration of device characteristics and reliability of the semiconductor device, as well as a reduction in yield.

【0017】また、より良好な素子特性および高い信頼
性を有する半導体素子を実現するためには、窒化物系半
導体においてさらなる格子欠陥の低減を図ることが望ま
れる。
In order to realize a semiconductor device having better device characteristics and higher reliability, it is desired to further reduce lattice defects in a nitride semiconductor.

【0018】本発明の目的は、選択成長マスクを用いる
ことなく、より転位の低減を図ることが可能な窒化物系
半導体の形成方法を提供することである。
An object of the present invention is to provide a method of forming a nitride-based semiconductor which can further reduce dislocations without using a selective growth mask.

【0019】本発明の他の目的は、選択成長マスクを用
いることなく、より転位の低減が図られかつクラックの
発生が防止された半導体素子を提供することである。
It is another object of the present invention to provide a semiconductor device in which dislocations are reduced and cracks are prevented without using a selective growth mask.

【0020】[0020]

【課題を解決するための手段および発明の効果】(1)
第1の発明 第1の発明に係る窒化物系半導体の形成方法は、基板の
C面上に第1の窒化物系半導体層を成長させ、第1の窒
化物系半導体層においてC面から所定の方向に所定の角
度傾斜した面を露出させ、第1の窒化物系半導体層の傾
斜した面上に第1の窒化物系半導体層よりも単結晶に近
い第2の窒化物系半導体層を成長させるものである。こ
こで、第2の窒化物系半導体層は略単結晶である。
Means for Solving the Problems and Effects of the Invention (1)
First invention A method for forming a nitride-based semiconductor according to the first invention is to grow a first nitride-based semiconductor layer on a C-plane of a substrate, and to perform a predetermined process on the first nitride-based semiconductor layer from the C-plane A second nitride semiconductor layer closer to a single crystal than the first nitride semiconductor layer on the inclined surface of the first nitride semiconductor layer. It is to grow. Here, the second nitride-based semiconductor layer is substantially a single crystal.

【0021】第1の発明に係る窒化物系半導体の形成方
法において、第1の窒化物系半導体層の傾斜した面にお
いては、原子オーダの段差が形成されている。
In the method for forming a nitride-based semiconductor according to the first invention, a step of an atomic order is formed on the inclined surface of the first nitride-based semiconductor layer.

【0022】このような原子オーダの段差を有する第1
の窒化物系半導体層の傾斜した面に第2の窒化物系半導
体層を成長させると、主として、ステップフローモード
で成長が起こる。このため、第1の窒化物系半導体層か
ら縦方向に伝播した転位は、第2の窒化物系半導体層の
ステップフロー成長に伴って横方向に折れ曲がる。それ
により、第2の窒化物系半導体層において縦方向に伝播
する転位を低減することが可能となる。したがって、第
2の窒化物系半導体層の表面において良好な結晶性が実
現される。
The first having such a step of the atomic order is
When the second nitride-based semiconductor layer is grown on the inclined surface of the nitride-based semiconductor layer, the growth mainly occurs in the step flow mode. For this reason, dislocations propagated in the vertical direction from the first nitride-based semiconductor layer bend in the horizontal direction with the step flow growth of the second nitride-based semiconductor layer. This makes it possible to reduce dislocations that propagate in the vertical direction in the second nitride-based semiconductor layer. Therefore, good crystallinity is realized on the surface of the second nitride-based semiconductor layer.

【0023】また、上記の窒化物系半導体の形成方法に
よれば、選択成長マスクを用いることなく第2の窒化物
系半導体層をステップフロー成長させることができる。
このため、第2の窒化物系半導体層においては、選択成
長マスクと窒化物系半導体との熱膨張係数の差によるク
ラックの発生が防止されるとともに、ボイドの発生が防
止される。
Further, according to the above-described method for forming a nitride-based semiconductor, the second nitride-based semiconductor layer can be grown in a step flow without using a selective growth mask.
Therefore, in the second nitride-based semiconductor layer, cracks due to a difference in thermal expansion coefficient between the selective growth mask and the nitride-based semiconductor are prevented, and voids are also prevented.

【0024】第1の窒化物系半導体層の表面を研磨する
ことによりC面から所定の方向に所定の角度傾斜した面
を露出させてもよい。この場合、研磨により露出させた
第1の窒化物系半導体層の傾斜した面においては、所定
の方向にストライプ状に延びる微小な階段状の段差が形
成される。
The surface of the first nitride-based semiconductor layer may be polished to expose a surface inclined at a predetermined angle from the C-plane in a predetermined direction. In this case, a small step-like step extending in a stripe shape in a predetermined direction is formed on the inclined surface of the first nitride-based semiconductor layer exposed by polishing.

【0025】また、基板上に第1の窒化物系半導体層を
成長させる過程でC面から所定の方向に所定の角度傾斜
した面を露出させてもよい。この場合、例えば膜厚の不
均一な第1の窒化物系半導体層を成長させることによ
り、C面から所定の方向に所定の角度傾斜した面を第1
の窒化物系半導体層において露出させることができる。
このようにして露出させた第1の窒化物系半導体層の表
面においては、所定の方向にストライプ状に延びる微小
な階段状の段差が形成されている。
In the process of growing the first nitride semiconductor layer on the substrate, a surface inclined at a predetermined angle from the C plane in a predetermined direction may be exposed. In this case, for example, by growing a first nitride-based semiconductor layer having a non-uniform film thickness, the surface inclined at a predetermined angle from the C-plane in a predetermined direction to the first is formed.
In the nitride-based semiconductor layer.
On the exposed surface of the first nitride-based semiconductor layer, a small step-like step extending in a stripe shape in a predetermined direction is formed.

【0026】(2)第2の発明 第2の発明の一局面に係る窒化物系半導体の形成方法
は、半導体基板上に窒化物系半導体層を成長させる窒化
物系半導体の形成方法において、半導体基板は、IV族半
導体、IV−IV族半導体またはII−VI族半導体からなる半
導体基板であり、半導体基板の表面に凹凸パターンを形
成し、凹凸パターン上に窒化物系半導体層を成長させる
ものである。ここで、窒化物系半導体層は略単結晶であ
る。
(2) Second invention A method of forming a nitride semiconductor according to one aspect of the second invention is a method of forming a nitride semiconductor in which a nitride semiconductor layer is grown on a semiconductor substrate. The substrate is a semiconductor substrate made of a group IV semiconductor, a group IV-IV semiconductor, or a group II-VI semiconductor, in which an uneven pattern is formed on the surface of the semiconductor substrate, and a nitride-based semiconductor layer is grown on the uneven pattern. is there. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0027】第2の発明の他の局面に係る窒化物系半導
体の形成方法は、半導体基板上に窒化物系半導体層を成
長させる窒化物系半導体の形成方法において、半導体基
板は、格子定数が窒化物系半導体層の格子定数と異なる
III −V族半導体からなる半導体基板であり、半導体基
板の表面に凹凸パターンを形成し、凹凸パターン上に窒
化物系半導体層を成長させるものである。ここで、窒化
物系半導体層は略単結晶である。
According to another aspect of the present invention, there is provided a method of forming a nitride-based semiconductor in which a nitride-based semiconductor layer is grown on a semiconductor substrate. Differs from lattice constant of nitride-based semiconductor layer
A semiconductor substrate made of a III-V semiconductor, in which an uneven pattern is formed on the surface of the semiconductor substrate, and a nitride-based semiconductor layer is grown on the uneven pattern. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0028】第2の発明のさらに他の局面に係る窒化物
系半導体の形成方法は、絶縁体基板上に窒化物系半導体
層を成長させる窒化物系半導体の形成方法において、絶
縁体基板の表面に凹凸パターンを形成し、凹凸パターン
上に窒化物系半導体層を成長させるものである。ここ
で、窒化物系半導体層は略単結晶である。
A method for forming a nitride semiconductor according to still another aspect of the second invention is a method for forming a nitride semiconductor in which a nitride semiconductor layer is grown on an insulator substrate. And a nitride semiconductor layer is grown on the uneven pattern. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0029】第2の発明のさらに他の局面に係る窒化物
系半導体の形成方法は、基板の表面に凹凸パターンを形
成し、凹凸パターン上にバッファ層を成長させ、凹凸パ
ターン上およびバッファ層上に窒化物系半導体層を表面
がほぼ平坦になるまで成長させるものである。ここで、
窒化物系半導体層は略単結晶であり、バッファ層は非単
結晶である。
A method for forming a nitride-based semiconductor according to still another aspect of the second invention includes forming an uneven pattern on a surface of a substrate, growing a buffer layer on the uneven pattern, Then, a nitride-based semiconductor layer is grown until the surface becomes substantially flat. here,
The nitride-based semiconductor layer is substantially single crystal, and the buffer layer is non-single crystal.

【0030】第2の発明に係る窒化物系半導体の形成方
法においては、成長初期段階で、基板の段差を起源とし
て、基板の段差の付近に窒化物系半導体層の段差が形成
される。
In the method for forming a nitride-based semiconductor according to the second aspect of the invention, a step of the nitride-based semiconductor layer is formed near the step of the substrate at the initial stage of growth, originating from the step of the substrate.

【0031】さらに窒化物系半導体層の成長が進むと、
段差側面の窒化物系半導体層における横方向の成長が支
配的となる。それにより、窒化物系半導体層において凹
部が徐々に埋められ、平坦な表面を有する窒化物系半導
体層が形成される。なお、このような窒化物系半導体層
の横方向成長においては、ボイドの発生を抑制すること
も可能である。
As the growth of the nitride-based semiconductor layer further proceeds,
The lateral growth in the nitride-based semiconductor layer on the step side surface becomes dominant. Thereby, the recesses are gradually filled in the nitride-based semiconductor layer, and a nitride-based semiconductor layer having a flat surface is formed. In the lateral growth of such a nitride-based semiconductor layer, generation of voids can be suppressed.

【0032】ここで、上記のように窒化物系半導体層が
横方向に成長するため、基板付近で発生した縦方向に伝
播する転位は、窒化物系半導体層の横方向成長に伴って
横方向に折れ曲がる。それにより、窒化物系半導体層に
おいて、縦方向に伝播する転位を低減することが可能と
なる。したがって、窒化物系半導体層の表面において良
好な結晶性が実現される。
Here, since the nitride-based semiconductor layer grows in the lateral direction as described above, dislocations generated in the vicinity of the substrate and propagated in the vertical direction are generated in the lateral direction with the lateral growth of the nitride-based semiconductor layer. Bends. This makes it possible to reduce dislocations that propagate in the vertical direction in the nitride-based semiconductor layer. Therefore, good crystallinity is realized on the surface of the nitride-based semiconductor layer.

【0033】また、上記の窒化物系半導体の形成方法に
よれば、選択成長マスクを用いることなく窒化物系半導
体層を横方向成長させることができる。このため、窒化
物系半導体層においては、選択成長マスクと窒化物系半
導体との熱膨張係数の差によるクラックの発生が防止さ
れる。また、場合によってはボイドの発生を防止するこ
とも可能である。
According to the method for forming a nitride-based semiconductor, the nitride-based semiconductor layer can be grown laterally without using a selective growth mask. For this reason, in the nitride-based semiconductor layer, generation of cracks due to a difference in thermal expansion coefficient between the selective growth mask and the nitride-based semiconductor is prevented. In some cases, it is also possible to prevent the occurrence of voids.

【0034】さらに、上記の窒化物系半導体の形成方法
によれば、1回の窒化物系半導体の成長により、転位が
低減された窒化物系半導体層を容易に形成することがで
きる。
Further, according to the above-described method for forming a nitride-based semiconductor, a nitride-based semiconductor layer having reduced dislocations can be easily formed by a single growth of the nitride-based semiconductor.

【0035】特に、表面の加工が容易である基板を上記
の窒化物系半導体の形成方法に用いた場合においては、
基板の表面に容易に凹凸パターンを形成することができ
るため、転位が低減された窒化物系半導体層をさらに容
易に形成することができる。
In particular, when a substrate whose surface can be easily processed is used in the above-described method for forming a nitride-based semiconductor,
Since the concavo-convex pattern can be easily formed on the surface of the substrate, a nitride-based semiconductor layer with reduced dislocations can be formed more easily.

【0036】凹凸パターンは、ストライプ状に延びる凹
部および凸部を有してもよい。この場合、基板に形成さ
れた凹部上の窒化物系半導体層において、横方向成長を
行うことができる。
The concavo-convex pattern may have concave portions and convex portions extending in a stripe shape. In this case, lateral growth can be performed on the nitride-based semiconductor layer on the concave portion formed in the substrate.

【0037】また、凹凸パターンは、2次元的に分散配
置された複数の凹部または凸部を有してもよい。基板の
表面に複数の凹部を分散配置した場合においては、基板
の凹部上の窒化物系半導体層において、横方向成長を行
うことができる。一方、基板の表面に複数の凸部を分散
配置した場合においては、基板の凸部の間の領域上の窒
化物系半導体層において、横方向成長を行うことができ
る。
Further, the concave / convex pattern may have a plurality of concave portions or convex portions which are two-dimensionally dispersed. When a plurality of concave portions are dispersedly arranged on the surface of the substrate, lateral growth can be performed on the nitride-based semiconductor layer on the concave portions of the substrate. On the other hand, when a plurality of protrusions are dispersedly arranged on the surface of the substrate, lateral growth can be performed on the nitride-based semiconductor layer in a region between the protrusions of the substrate.

【0038】さらに、凹凸パターンは、階段状の段差を
有してもよい。この場合、基板に形成した階段状の段差
を利用して、窒化物系半導体層を横方向成長させること
ができる。
Further, the uneven pattern may have a step-like step. In this case, the nitride-based semiconductor layer can be laterally grown by utilizing the step-like steps formed on the substrate.

【0039】(3)第3の発明 第3の発明の一局面に係る窒化物系半導体の形成方法
は、半導体基板上に窒化物系半導体層を成長させる窒化
物系半導体の形成方法において、半導体基板は、IV族半
導体、IV−IV族半導体、またはII−VI族半導体からなる
半導体基板であり、半導体基板上にエッチングにより間
隔Xで分散的に幅Yの複数のバッファ層を形成し、間隔
X[μm]および幅Y[μm]がY[μm]≦−X[μ
m]+40[μm]かつY[μm]≧1[μm]かつX
[μm]≧1[μm]の関係を満足し、半導体基板上お
よび複数のバッファ層上に窒化物系半導体層を成長させ
るものである。ここで、窒化物系半導体層は略単結晶で
ある。
(3) Third invention A method for forming a nitride semiconductor according to one aspect of the third invention is a method for forming a nitride semiconductor in which a nitride semiconductor layer is grown on a semiconductor substrate. The substrate is a semiconductor substrate made of a group IV semiconductor, a group IV-IV semiconductor, or a group II-VI semiconductor. A plurality of buffer layers having a width Y are dispersedly formed at intervals X on the semiconductor substrate by etching. When X [μm] and width Y [μm] are Y [μm] ≦ −X [μ
m] +40 [μm] and Y [μm] ≧ 1 [μm] and X
This satisfies the relationship [μm] ≧ 1 [μm] and grows a nitride-based semiconductor layer on a semiconductor substrate and a plurality of buffer layers. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0040】第3の発明の他の局面に係る窒化物系半導
体の形成方法は、半導体基板上に窒化物系半導体層を成
長させる窒化物系半導体の形成方法において、半導体基
板は、格子定数が窒化物系半導体層の格子定数と異なる
III −V族半導体からなる半導体基板であり、半導体基
板上にエッチングにより間隔Xで分散的に幅Yの複数の
バッファ層を形成し、間隔X[μm]および幅Y[μ
m]がY[μm]≦−X[μm]+40[μm]かつY
[μm]≧1[μm]かつX[μm]≧1[μm]の関
係を満足し、半導体基板上および複数のバッファ層上に
窒化物系半導体層を成長させるものである。ここで、窒
化物系半導体層は略単結晶である。
A method for forming a nitride-based semiconductor according to another aspect of the third invention is a method for forming a nitride-based semiconductor in which a nitride-based semiconductor layer is grown on a semiconductor substrate. Differs from lattice constant of nitride-based semiconductor layer
A semiconductor substrate made of a III-V semiconductor. A plurality of buffer layers having a width Y are formed on the semiconductor substrate in a distributed manner at an interval X by etching, and an interval X [μm] and a width Y [μ
m] is Y [μm] ≦ −X [μm] +40 [μm] and Y
This satisfies the relationship of [μm] ≧ 1 [μm] and X [μm] ≧ 1 [μm], and grows a nitride-based semiconductor layer on a semiconductor substrate and a plurality of buffer layers. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0041】第3の発明のさらに他の局面に係る窒化物
系半導体の形成方法は、絶縁体基板上に窒化物系半導体
層を成長させる窒化物系半導体の形成方法において、絶
縁体基板上にエッチングにより間隔Xで分散的に幅Yの
複数のバッファ層を形成し、間隔X[μm]および幅Y
[μm]がY[μm]≦−X[μm]+40[μm]か
つY[μm]≧1[μm]かつX[μm]≧1[μm]
の関係を満足し、絶縁体基板上および複数のバッファ層
上に窒化物系半導体層を成長させるものである。ここ
で、窒化物系半導体層は略単結晶である。
A method for forming a nitride-based semiconductor according to still another aspect of the third invention is a method for forming a nitride-based semiconductor in which a nitride-based semiconductor layer is grown on an insulator substrate. A plurality of buffer layers having a width Y are dispersedly formed at an interval X by etching, and an interval X [μm] and a width Y are formed.
[Μm] is Y [μm] ≦ −X [μm] +40 [μm] and Y [μm] ≧ 1 [μm] and X [μm] ≧ 1 [μm]
Is satisfied, and a nitride-based semiconductor layer is grown on the insulator substrate and the plurality of buffer layers. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0042】第3の発明に係る窒化物系半導体の形成方
法においては、基板と窒化物系半導体とでは格子定数が
異なるため、バッファ層を介することなく窒化物系半導
体層を基板上に成長させるのは困難である。このため、
窒化物系半導体層は、成長初期において、複数のバッフ
ァ層上に選択的に成長する。この場合、窒化物系半導体
層は、バッファ層上において縦方向に成長する。
In the method for forming a nitride-based semiconductor according to the third aspect of the invention, since the substrate and the nitride-based semiconductor have different lattice constants, the nitride-based semiconductor layer is grown on the substrate without a buffer layer. It is difficult. For this reason,
The nitride-based semiconductor layer is selectively grown on the plurality of buffer layers at an early stage of growth. In this case, the nitride-based semiconductor layer grows vertically on the buffer layer.

【0043】上記の窒化物系半導体層の縦方向の成長が
進むと、バッファ層上に成長した窒化物系半導体層はさ
らに横方向に成長する。それにより、複数のバッファ層
の間で露出した基板上に、窒化物系半導体層が形成され
る。このような窒化物系半導体層の横方向成長により、
平坦な表面を有する連続膜の窒化物系半導体層が形成さ
れる。なお、このような窒化物系半導体層の横方向成長
においては、ボイドの発生を抑制することも可能であ
る。
As the growth of the nitride-based semiconductor layer in the vertical direction proceeds, the nitride-based semiconductor layer grown on the buffer layer further grows in the horizontal direction. Thereby, a nitride-based semiconductor layer is formed on the substrate exposed between the plurality of buffer layers. By such lateral growth of the nitride-based semiconductor layer,
A continuous film nitride-based semiconductor layer having a flat surface is formed. In the lateral growth of such a nitride-based semiconductor layer, generation of voids can be suppressed.

【0044】ここで、上記のように窒化物系半導体層が
横方向に成長するため、基板付近で発生した縦方向に伝
播する転位は、窒化物系半導体層の横方向成長に伴って
横方向に折れ曲がる。それにより、窒化物系半導体層に
おいて、縦方向に伝播する転位を低減することが可能と
なる。したがって、窒化物系半導体層の表面において良
好な結晶性が実現される。
Here, since the nitride-based semiconductor layer grows in the lateral direction as described above, dislocations generated in the vicinity of the substrate and propagated in the vertical direction are generated in the lateral direction with the lateral growth of the nitride-based semiconductor layer. Bends. This makes it possible to reduce dislocations that propagate in the vertical direction in the nitride-based semiconductor layer. Therefore, good crystallinity is realized on the surface of the nitride-based semiconductor layer.

【0045】また、上記の窒化物系半導体の形成方法に
よれば、選択成長マスクを用いることなく窒化物系半導
体層を横方向成長させることができる。このため、窒化
物系半導体層においては、選択成長マスクと窒化物系半
導体との熱膨張係数の差によるクラックの発生が防止さ
れる。また、場合によってはボイドの発生を防止するこ
とも可能である。
Further, according to the method for forming a nitride-based semiconductor, the nitride-based semiconductor layer can be grown laterally without using a selective growth mask. For this reason, in the nitride-based semiconductor layer, generation of cracks due to a difference in thermal expansion coefficient between the selective growth mask and the nitride-based semiconductor is prevented. In some cases, it is also possible to prevent the occurrence of voids.

【0046】さらに、上記の窒化物系半導体の形成方法
によれば、1回の窒化物系半導体の成長により、転位の
低減された窒化物系半導体層を容易に形成することがで
きる。
Further, according to the above-described method for forming a nitride-based semiconductor, a nitride-based semiconductor layer having reduced dislocations can be easily formed by a single growth of the nitride-based semiconductor.

【0047】また、非単結晶のバッファ層は加工が容易
であることから、上記の窒化物系半導体の形成方法にお
いては、複数のバッファ層を容易に形成することができ
る。したがって、転位の低減された窒化物系半導体層を
さらに容易に形成することができる。
Since the non-single-crystal buffer layer is easy to process, a plurality of buffer layers can be easily formed in the above-described method for forming a nitride-based semiconductor. Therefore, a nitride-based semiconductor layer with reduced dislocations can be formed more easily.

【0048】また、この場合、バッファ層の間隔Xおよ
び幅Yが上記の関係を満足するため、エッチングにより
容易にバッファ層のパターニングを行うことができると
ともに、バッファ層上に形成する窒化物系半導体層の平
坦化を容易に行うことが可能となる。したがって、この
場合においては、容易に窒化物系半導体層を形成するこ
とが可能となる。
Further, in this case, since the interval X and the width Y of the buffer layer satisfy the above relationship, the buffer layer can be easily patterned by etching, and the nitride-based semiconductor formed on the buffer layer can be formed. The layer can be easily flattened. Therefore, in this case, a nitride-based semiconductor layer can be easily formed.

【0049】複数のバッファ層は、ストライプ状に配置
されてもよい。この場合、複数のストライプ状のバッフ
ァ層の間で露出した基板上の窒化物系半導体層におい
て、横方向成長を行うことができる。
The plurality of buffer layers may be arranged in a stripe. In this case, lateral growth can be performed on the nitride-based semiconductor layer on the substrate exposed between the plurality of striped buffer layers.

【0050】また、複数のバッファ層は、2次元的に分
散配置されてもよい。この場合、2次元的に分散配置さ
れた複数のバッファ層の間で露出した基板上の窒化物系
半導体層において、横方向成長を行うことができる。
The plurality of buffer layers may be two-dimensionally distributed. In this case, lateral growth can be performed on the nitride-based semiconductor layer on the substrate exposed between the two-dimensionally dispersed buffer layers.

【0051】(4)第4の発明 第4の発明に係る窒化物系半導体素子は、基板のC面上
に第1の窒化物系半導体層が形成され、第1の窒化物系
半導体層のC面から所定の方向に所定の角度傾斜した面
上に、第1の窒化物系半導体層よりも単結晶に近い第2
の窒化物系半導体層が形成され、第2の窒化物系半導体
層上に、素子領域を含む窒化物系半導体層が形成された
ものである。ここで、第2の窒化物系半導体層は略単結
晶であり、素子領域を含む窒化物系半導体層は略単結晶
である。
(4) Fourth Invention In a nitride semiconductor device according to a fourth invention, a first nitride semiconductor layer is formed on a C-plane of a substrate, and the first nitride semiconductor layer On a plane inclined at a predetermined angle in a predetermined direction from the C plane, a second crystal closer to a single crystal than the first nitride-based semiconductor layer is formed.
Is formed, and a nitride-based semiconductor layer including an element region is formed on the second nitride-based semiconductor layer. Here, the second nitride-based semiconductor layer is substantially single crystal, and the nitride-based semiconductor layer including the element region is substantially single crystal.

【0052】第4の発明に係る窒化物系半導体素子の第
1の窒化物系半導体層の傾斜した面は、原子オーダの段
差を有する。このような原子オーダの段差を有する第1
の窒化物系半導体層の傾斜した面に第2の窒化物系半導
体層を成長させると、主として、ステップフローモード
で成長が起こる。このため、基板から縦方向に伝播した
転位は、第2の窒化物系半導体層のステップフロー成長
に伴って横方向に折れ曲がる。それにより、第2の窒化
物系半導体層においては、縦方向に伝播する転位が低減
される。したがって、第2の窒化物系半導体層の表面に
おいては、良好な結晶性が実現される。
The inclined surface of the first nitride semiconductor layer of the nitride semiconductor device according to the fourth invention has a step in the atomic order. The first having such a step of the atomic order
When the second nitride-based semiconductor layer is grown on the inclined surface of the nitride-based semiconductor layer, the growth mainly occurs in the step flow mode. For this reason, the dislocation propagated in the vertical direction from the substrate is bent in the horizontal direction with the step flow growth of the second nitride-based semiconductor layer. Thereby, in the second nitride-based semiconductor layer, dislocations that propagate in the vertical direction are reduced. Therefore, good crystallinity is realized on the surface of the second nitride-based semiconductor layer.

【0053】上記の窒化物系半導体素子においては、こ
のように転位が低減された第2の窒化物系半導体層上
に、素子領域を含む窒化物系半導体層が形成されてい
る。このため、窒化物系半導体層においては、良好な結
晶性が実現される。それにより、窒化物系半導体素子に
おいて、素子特性および信頼性の向上が図られる。
In the above-described nitride-based semiconductor device, a nitride-based semiconductor layer including a device region is formed on the second nitride-based semiconductor layer in which dislocations are reduced as described above. Therefore, good crystallinity is realized in the nitride-based semiconductor layer. Thereby, in the nitride-based semiconductor device, device characteristics and reliability are improved.

【0054】また、上記の窒化物系半導体素子の第2の
窒化物系半導体層においては、選択成長マスクを用いる
ことなくステップフロー成長が行われるため、選択成長
マスクと窒化物系半導体との熱膨張係数の差によるクラ
ックの発生が防止されるとともに、ボイドの発生が防止
される。それにより、上記の窒化物系半導体素子におい
ては、製造時の素子分離工程等におけるクラックの発生
が防止され、高い歩留りが実現される。
In the second nitride-based semiconductor layer of the above-described nitride-based semiconductor device, step flow growth is performed without using a selective growth mask. The generation of cracks due to the difference in expansion coefficient is prevented, and the generation of voids is also prevented. As a result, in the nitride-based semiconductor device described above, cracks are prevented from occurring in the device isolation step or the like during manufacturing, and a high yield is realized.

【0055】(5)第5の発明 第5の発明の一局面に係る窒化物系半導体素子は、半導
体基板上に窒化物系半導体層が形成された窒化物系半導
体素子において、半導体基板は、IV族半導体、IV−IV族
半導体またはII−IV族半導体からなる半導体基板であ
り、半導体基板の表面に凹凸パターンが形成され、凹凸
パターン上に素子領域を含む窒化物系半導体層が形成さ
れたものである。ここで、窒化物系半導体層は略単結晶
である。
(5) Fifth Invention A nitride semiconductor device according to one aspect of the fifth invention is a nitride semiconductor device in which a nitride semiconductor layer is formed on a semiconductor substrate. A semiconductor substrate made of a group IV semiconductor, a group of IV-IV semiconductors or a group of II-IV semiconductors, an uneven pattern is formed on the surface of the semiconductor substrate, and a nitride-based semiconductor layer including an element region is formed on the uneven pattern. Things. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0056】第5の発明の他の局面に係る窒化物系半導
体素子は、半導体基板上に窒化物系半導体層が形成され
た窒化物系半導体素子において、半導体基板は、格子定
数が窒化物系半導体層の格子定数と異なるIII −V族半
導体からなる半導体基板であり、半導体基板の表面に凹
凸パターンが形成され、凹凸パターン上に素子領域を含
む窒化物系半導体層が形成されたものである。ここで、
窒化物系半導体層は略単結晶である。
A nitride-based semiconductor device according to another aspect of the fifth invention is a nitride-based semiconductor device in which a nitride-based semiconductor layer is formed on a semiconductor substrate. A semiconductor substrate made of a group III-V semiconductor having a lattice constant different from the lattice constant of the semiconductor layer. An uneven pattern is formed on the surface of the semiconductor substrate, and a nitride-based semiconductor layer including an element region is formed on the uneven pattern. . here,
The nitride-based semiconductor layer is substantially single crystal.

【0057】第5の発明のさらに他の局面に係る窒化物
系半導体素子は、絶縁体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、絶縁体基板の表
面に凹凸パターンが形成され、凹凸パターン上に素子領
域を含む窒化物系半導体層が形成されたものである。こ
こで、窒化物系半導体層は略単結晶である。
A nitride semiconductor device according to still another aspect of the fifth invention is a nitride semiconductor device in which a nitride semiconductor layer is formed on an insulator substrate. Is formed, and a nitride-based semiconductor layer including an element region is formed on the concave / convex pattern. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0058】第5の発明のさらに他の局面に係る窒化物
系半導体素子は、基板の表面に凹凸パターンが形成さ
れ、凹凸パターン上にバッファ層が形成され、凹凸パタ
ーン上およびバッファ層上に少なくとも部分的にほぼ平
坦な表面を有する第1の窒化物系半導体層が形成され、
第1の窒化物系半導体層の平坦な表面に、素子領域を含
む第2の窒化物系半導体層が形成されたものである。こ
こで、第1の窒化物系半導体層および第2の窒化物系半
導体層は略単結晶であり、バッファ層は非単結晶であ
る。
In a nitride semiconductor device according to still another aspect of the fifth invention, an uneven pattern is formed on the surface of the substrate, a buffer layer is formed on the uneven pattern, and at least the buffer layer is formed on the uneven pattern and the buffer layer. Forming a first nitride-based semiconductor layer having a partially substantially flat surface;
A second nitride semiconductor layer including an element region is formed on a flat surface of a first nitride semiconductor layer. Here, the first nitride-based semiconductor layer and the second nitride-based semiconductor layer are substantially single-crystal, and the buffer layer is non-single-crystal.

【0059】第5の発明に係る窒化物系半導体素子にお
いては、成長初期段階で、基板の段差を起源として、基
板の段差の付近に窒化物系半導体層の段差が形成され
る。
In the nitride-based semiconductor device according to the fifth aspect of the present invention, in the initial stage of growth, a step of the nitride-based semiconductor layer is formed near the step of the substrate due to the step of the substrate.

【0060】さらに窒化物系半導体層の成長が進むと、
段差側面の窒化物系半導体層における横方向の成長が支
配的となる。それにより、窒化物系半導体層において凹
部が徐々に埋められ、平坦な表面を有する窒化物系半導
体層が形成される。
As the growth of the nitride-based semiconductor layer further proceeds,
The lateral growth in the nitride-based semiconductor layer on the step side surface becomes dominant. Thereby, the recesses are gradually filled in the nitride-based semiconductor layer, and a nitride-based semiconductor layer having a flat surface is formed.

【0061】ここで、上記のように窒化物系半導体層が
横方向に成長するため、基板付近で発生した縦方向に伝
播する転位は、窒化物系半導体層の横方向成長に伴って
横方向に折れ曲がる。それにより、窒化物系半導体層に
おいては、縦方向に伝播する転位が低減される。したが
って、窒化物系半導体層の表面においては、良好な結晶
性が実現される。
Here, since the nitride-based semiconductor layer grows in the lateral direction as described above, dislocations generated in the vicinity of the substrate and propagated in the vertical direction are generated in the lateral direction with the lateral growth of the nitride-based semiconductor layer. Bends. Thereby, in the nitride semiconductor layer, dislocations propagating in the vertical direction are reduced. Therefore, good crystallinity is realized on the surface of the nitride-based semiconductor layer.

【0062】上記の窒化物系半導体素子においては、こ
のように転位が低減された窒化物系半導体層上に、素子
領域を含む窒化物系半導体層が形成されている。このた
め、窒化物系半導体層においては、良好な結晶性が実現
される。それにより、窒化物系半導体素子において、素
子特性および信頼性の向上が図られる。
In the above-described nitride-based semiconductor device, a nitride-based semiconductor layer including a device region is formed on the nitride-based semiconductor layer with reduced dislocation. Therefore, good crystallinity is realized in the nitride-based semiconductor layer. Thereby, in the nitride-based semiconductor device, device characteristics and reliability are improved.

【0063】また、上記の窒化物系半導体素子の窒化物
系半導体層においては、選択成長マスクを用いることな
く横方向成長が行われるため、選択成長マスクと窒化物
系半導体との熱膨張係数の差によるクラックの発生が防
止される。また、場合によってはボイドの発生を防止す
ることが可能である。それにより、上記の窒化物系半導
体素子においては、製造時の素子分離工程等におけるク
ラックの発生が防止され、高い歩留りが実現される。
In the nitride-based semiconductor layer of the above-described nitride-based semiconductor device, since the lateral growth is performed without using a selective growth mask, the coefficient of thermal expansion between the selective growth mask and the nitride-based semiconductor is reduced. The occurrence of cracks due to the difference is prevented. In some cases, the generation of voids can be prevented. As a result, in the nitride-based semiconductor device described above, cracks are prevented from occurring in the device isolation step or the like during manufacturing, and a high yield is realized.

【0064】さらに、上記の窒化物系半導体素子におい
ては、1回の窒化物系半導体の成長により転位の低減さ
れた窒化物系半導体層が容易に形成される。したがっ
て、このような窒化物系半導体素子は製造が容易であ
る。
Further, in the above-mentioned nitride-based semiconductor device, a nitride-based semiconductor layer having reduced dislocations can be easily formed by one growth of the nitride-based semiconductor. Therefore, such a nitride-based semiconductor device is easy to manufacture.

【0065】特に、表面の加工が容易である基板が用い
られている場合においては、基板の表面に容易に凹凸パ
ターンが形成されるため、窒化物系半導体素子の製造は
さらに容易である。
In particular, when a substrate whose surface can be easily processed is used, a nitride-based semiconductor device can be manufactured more easily because an uneven pattern is easily formed on the surface of the substrate.

【0066】また、凹凸パターンの凹部の中央を除く領
域に素子領域を含む第2の窒化物系半導体層が形成され
ることが好ましい。この場合においては、素子領域を含
む第2の窒化物系半導体層において、より良好な結晶性
が実現できる。それにより、窒化物系半導体素子におい
て、素子特性および信頼性の向上がさらに図られる。
Preferably, a second nitride-based semiconductor layer including an element region is formed in a region other than the center of the concave portion of the concave-convex pattern. In this case, better crystallinity can be realized in the second nitride-based semiconductor layer including the element region. Thereby, in the nitride-based semiconductor device, the device characteristics and the reliability are further improved.

【0067】(6)第6の発明 第6の発明の一局面に係る窒化物系半導体素子は、半導
体基板上に窒化物系半導体層が形成された窒化物系半導
体素子において、半導体基板は、IV族半導体、IV−IV族
半導体またはII−VI族半導体からなる半導体基板であ
り、半導体基板上に間隔Xで分散的に幅Yの複数のバッ
ファ層が形成され、間隔X[μm]および幅Y[μm]
がY[μm]≦−X[μm]+40[μm]かつY[μ
m]≧1[μm]かつX[μm]≧1[μm]の関係を
満足し、半導体基板上および複数のバッファ層上に窒化
物系半導体層が形成されたものである。ここで、窒化物
系半導体層は略単結晶である。
(6) Sixth Invention A nitride semiconductor device according to one aspect of the sixth invention is a nitride semiconductor device in which a nitride semiconductor layer is formed on a semiconductor substrate. A semiconductor substrate made of a group IV semiconductor, a group IV-IV semiconductor or a group II-VI semiconductor, on which a plurality of buffer layers having a width Y are formed dispersively at an interval X, and an interval X [μm] and a width Y [μm]
Is Y [μm] ≦ −X [μm] +40 [μm] and Y [μm]
m] ≧ 1 [μm] and X [μm] ≧ 1 [μm], and a nitride-based semiconductor layer is formed on a semiconductor substrate and a plurality of buffer layers. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0068】第6の発明の他の局面に係る窒化物系半導
体素子は、半導体基板上に窒化物系半導体層が形成され
た窒化物系半導体素子において、半導体基板は、格子定
数が窒化物系半導体層の格子定数と異なるIII −V族半
導体からなる半導体基板であり、半導体基板上に間隔X
で分散的に幅Yのバッファ層が形成され、間隔X[μ
m]および幅Y[μm]がY[μm]≦−X[μm]+
40[μm]かつY[μm]≧1[μm]かつX[μ
m]≧1[μm]の関係を満足し、半導体基板上および
複数のバッファ層上に窒化物系半導体層が形成されたも
のである。ここで、窒化物系半導体層は略単結晶であ
る。
A nitride-based semiconductor device according to another aspect of the sixth invention is a nitride-based semiconductor device in which a nitride-based semiconductor layer is formed on a semiconductor substrate. A semiconductor substrate made of a III-V group semiconductor having a lattice constant different from that of the semiconductor layer.
, A buffer layer having a width Y is formed in a dispersed manner, and an interval X [μ
m] and width Y [μm] are Y [μm] ≦ −X [μm] +
40 [μm] and Y [μm] ≧ 1 [μm] and X [μm]
m] ≧ 1 [μm], and a nitride-based semiconductor layer is formed on a semiconductor substrate and a plurality of buffer layers. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0069】第6の発明のさらに他の局面に係る窒化物
系半導体素子は、絶縁体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、絶縁体基板上に
間隔Xで分散的に幅Yのバッファ層が形成され、間隔X
[μm]および幅Y[μm]がY[μm]≦−X[μ
m]+40[μm]かつY[μm]≧1[μm]かつX
[μm]≧1[μm]の関係を満足し、絶縁体基板上お
よび複数のバッファ層上に窒化物系半導体層が形成され
たものである。ここで、窒化物系半導体層は略単結晶で
ある。
A nitride semiconductor device according to still another aspect of the sixth invention is a nitride semiconductor device in which a nitride semiconductor layer is formed on an insulator substrate. A buffer layer having a width Y is formed in a dispersed manner,
[Μm] and width Y [μm] are Y [μm] ≦ −X [μ
m] +40 [μm] and Y [μm] ≧ 1 [μm] and X
This satisfies the relationship of [μm] ≧ 1 [μm], and a nitride-based semiconductor layer is formed on an insulating substrate and a plurality of buffer layers. Here, the nitride-based semiconductor layer is substantially a single crystal.

【0070】第6の発明に係る窒化物系半導体素子にお
いては、基板上に複数のバッファ層が分散配置されてい
る。ここで、基板と窒化物系半導体とでは格子定数が異
なるため、バッファ層の間で露出した基板上に窒化物系
半導体を成長させることは困難である。このため、成長
初期の窒化物系半導体層は、複数のバッファ層上に選択
的に成長する。この場合、窒化物系半導体層は、バッフ
ァ層上において縦方向に成長する。
In the nitride semiconductor device according to the sixth aspect, a plurality of buffer layers are dispersed on the substrate. Here, since the lattice constant is different between the substrate and the nitride semiconductor, it is difficult to grow the nitride semiconductor on the substrate exposed between the buffer layers. For this reason, the nitride-based semiconductor layer in the initial stage of growth selectively grows on the plurality of buffer layers. In this case, the nitride-based semiconductor layer grows vertically on the buffer layer.

【0071】上記の窒化物系半導体層の縦方向の成長が
進むと、バッファ層上に成長した窒化物系半導体層は、
さらに横方向に成長する。それにより、バッファ層の間
で露出した基板上に窒化物系半導体層が形成される。こ
のようにして、平坦な表面を有する連続膜の窒化物系半
導体層が形成される。なお、このような窒化物系半導体
層の横方向成長においては、ボイドの発生を抑制するこ
とも可能である。
As the growth of the nitride semiconductor layer in the vertical direction proceeds, the nitride semiconductor layer grown on the buffer layer becomes
Further grow laterally. Thereby, a nitride-based semiconductor layer is formed on the substrate exposed between the buffer layers. In this way, a continuous nitride semiconductor layer having a flat surface is formed. In the lateral growth of such a nitride-based semiconductor layer, generation of voids can be suppressed.

【0072】ここで、上記のように窒化物系半導体層が
横方向に成長するため、基板付近で発生した縦方向に伝
播する転位は、窒化物系半導体層の横方向成長に伴って
横方向に折れ曲がる。それにより、窒化物系半導体層に
おいて、縦方向に伝播する転位が低減される。したがっ
て、窒化物系半導体層の表面においては、良好な結晶性
が実現される。
Here, since the nitride-based semiconductor layer grows in the lateral direction as described above, dislocations generated in the vicinity of the substrate and propagated in the vertical direction are generated in the lateral direction with the lateral growth of the nitride-based semiconductor layer. Bends. Thereby, in the nitride-based semiconductor layer, dislocations propagating in the vertical direction are reduced. Therefore, good crystallinity is realized on the surface of the nitride-based semiconductor layer.

【0073】上記の窒化物系半導体素子においては、こ
のように転位が低減された窒化物系半導体層上に、素子
領域を含む窒化物系半導体層が形成されている。このた
め、窒化物系半導体層においては、良好な結晶性が実現
される。それにより、窒化物系半導体素子において、素
子特性および信頼性の向上が図られる。
In the nitride-based semiconductor device described above, a nitride-based semiconductor layer including a device region is formed on the nitride-based semiconductor layer having reduced dislocations. Therefore, good crystallinity is realized in the nitride-based semiconductor layer. Thereby, in the nitride-based semiconductor device, device characteristics and reliability are improved.

【0074】また、上記の窒化物系半導体素子の窒化物
系半導体層においては、選択成長マスクを用いることな
く横方向成長が行われるため、選択成長マスクと窒化物
系半導体との熱膨張係数の差によるクラックの発生が防
止される。また、場合によってはボイドの発生を防止す
ることも可能である。
In the nitride-based semiconductor layer of the above-described nitride-based semiconductor device, since the lateral growth is performed without using a selective growth mask, the coefficient of thermal expansion between the selective growth mask and the nitride-based semiconductor is reduced. The occurrence of cracks due to the difference is prevented. In some cases, it is also possible to prevent the occurrence of voids.

【0075】それにより、上記の窒化物系半導体素子に
おいては、製造時の素子分離工程等におけるクラックの
発生が防止され、高い歩留りが実現される。
As a result, in the above-mentioned nitride-based semiconductor device, the occurrence of cracks in the device isolation step or the like during manufacturing is prevented, and a high yield is realized.

【0076】さらに、上記の窒化物系半導体素子におい
ては、1回の窒化物系半導体の成長により転位の低減さ
れた窒化物系半導体層が容易に形成される。また、低温
で成長した結晶性の悪いバッファ層の加工が容易である
ことから、複数のバッファ層は容易に形成される。した
がって、このような窒化物系半導体素子は、製造が容易
である。
Further, in the above-mentioned nitride-based semiconductor device, a nitride-based semiconductor layer having reduced dislocations can be easily formed by one growth of the nitride-based semiconductor. In addition, a plurality of buffer layers are easily formed because a buffer layer grown at a low temperature and having poor crystallinity is easily processed. Therefore, such a nitride-based semiconductor device is easy to manufacture.

【0077】また、この場合においては、バッファ層の
間隔Xおよび幅Yが上記の関係を満足するため、バッフ
ァ層のパターニングの際にエッチングを容易に行うこと
ができるとともに、バッファ層上に形成される窒化物系
半導体層を容易に平坦化することが可能となる。したが
って、このような窒化物系半導体素子は製造が容易であ
る。
In this case, since the interval X and the width Y of the buffer layer satisfy the above relationship, the etching can be easily performed at the time of patterning the buffer layer, and the buffer layer is formed on the buffer layer. It is possible to easily planarize the nitride-based semiconductor layer. Therefore, such a nitride-based semiconductor device is easy to manufacture.

【0078】[0078]

【発明の実施の形態】図1および図2は、第1の発明の
一実施例における窒化物系半導体の形成方法を示す模式
的工程断面図である。
1 and 2 are schematic sectional views showing a method for forming a nitride semiconductor according to an embodiment of the first invention.

【0079】図1(a)に示すように、基板温度を60
0℃に保った状態でMOVPE法(有機金属化学的気相
成長法)により、直径50.8mmのサファイア基板1
のC面上に、アンドープのAlGaNからなる膜厚約1
5nmのAlGaN第1バッファ層2を形成する。さら
に、基板温度を1150℃に保った状態でMOVPE法
により、アンドープのGaNからなる膜厚約0.5μm
のGaN第2バッファ層3を形成する。
As shown in FIG.
The sapphire substrate 1 having a diameter of 50.8 mm was formed by MOVPE (metal organic chemical vapor deposition) while maintaining the temperature at 0 ° C.
A film thickness of about 1 made of undoped AlGaN
An AlGaN first buffer layer 2 of 5 nm is formed. Further, a film thickness of about 0.5 μm of undoped GaN is formed by MOVPE while maintaining the substrate temperature at 1150 ° C.
GaN second buffer layer 3 is formed.

【0080】続いて、図1(b)に示すように、基板温
度を1150℃に保った状態でHVPE法(ハライド気
相成長法)により、アンドープのGaNからなる膜厚約
600μmの第1GaN層4を形成する。第1GaN層
4の形成時においては、サファイア基板1を回転させな
がらアンドープのGaNを成長させる。それにより、全
体にわたって均一な膜厚を有する第1GaN層4を形成
することが可能となる。
Subsequently, as shown in FIG. 1B, the first GaN layer of undoped GaN having a thickness of about 600 μm was formed by HVPE (halide vapor phase epitaxy) while maintaining the substrate temperature at 1150 ° C. 4 is formed. At the time of forming the first GaN layer 4, undoped GaN is grown while rotating the sapphire substrate 1. Thereby, it is possible to form the first GaN layer 4 having a uniform film thickness over the whole.

【0081】上記のように第1GaN層4を成長させた
後、図中のA−A線上の第1GaN層4を研磨して除去
する。それにより、第1GaN層4において、サファイ
ア基板1のC面から所定の方向(以下、オフ方向と呼
ぶ)に所定の角度(以下、オフ角度と呼ぶ)Bだけ傾斜
した面(以下、オフ面と呼ぶ)を露出させる。
After the first GaN layer 4 is grown as described above, the first GaN layer 4 on the line AA in the figure is polished and removed. As a result, in the first GaN layer 4, a surface (hereinafter, referred to as an off-plane) inclined by a predetermined angle (hereinafter, referred to as an off-angle) B from a C plane of the sapphire substrate 1 in a predetermined direction (hereinafter, referred to as an off-direction). Expose).

【0082】以上のようにして、図1(c)に示すよう
に、第1GaN層4にオフ面が形成されたGaNオフ基
板25を作製する。この場合、GaNオフ基板25の表
面、すなわち第1GaN層4のオフ面は、原子オーダの
段差が形成されている。なお、図1(c)、図2
(d),(e)は原子オーダの段差を高さ方向に誇張し
て描いた模式図である。また、GaN第2バッファ層3
におけるサファイア基板1付近で発生した転位が、Ga
N第2バッファ層3と第1GaN層4をc軸方向に伝播
している。
As described above, as shown in FIG. 1C, a GaN off-substrate 25 in which the first GaN layer 4 has an off-surface is manufactured. In this case, a step in the atomic order is formed on the surface of the GaN off substrate 25, that is, the off surface of the first GaN layer 4. 1 (c) and FIG.
(D) and (e) are schematic diagrams in which the steps in the atomic order are exaggerated in the height direction. In addition, the GaN second buffer layer 3
Generated in the vicinity of the sapphire substrate 1 in Ga
It propagates through the N second buffer layer 3 and the first GaN layer 4 in the c-axis direction.

【0083】続いて、図2(d)から(e)に示すよう
に、基板温度を1150℃に保った状態でMOVPE法
により、第1GaN層4のオフ面に、アンドープのGa
Nからなる第2GaN層5を成長させる。この場合、主
として、ステップフローモードで成長が起こる。このた
め、サファイア基板1からc軸方向に伝播した転位は、
第2GaN層5のステップフロー成長に伴って、横方向
(矢印Xの方向)すなわち第2GaN層5の(000
1)面に平行な方向に折れ曲がる。それにより、第2G
aN層5において、c軸方向に伝播する転位が低減され
る。
Subsequently, as shown in FIGS. 2D to 2E, the undoped Ga is deposited on the off surface of the first GaN layer 4 by MOVPE while keeping the substrate temperature at 1150 ° C.
A second GaN layer 5 made of N is grown. In this case, growth mainly occurs in the step flow mode. Therefore, dislocations propagated from the sapphire substrate 1 in the c-axis direction are:
With the step flow growth of the second GaN layer 5, the lateral direction (the direction of arrow X), that is, (000) of the second GaN layer 5
1) It bends in a direction parallel to the plane. Thereby, the second G
In the aN layer 5, dislocations propagating in the c-axis direction are reduced.

【0084】このようにして形成された第2GaN層5
の表面においては、転位が低減されており、良好な結晶
性が得られる。
The thus formed second GaN layer 5
On the surface of, dislocations are reduced and good crystallinity is obtained.

【0085】以上のような窒化物系半導体の形成方法に
よれば、第1GaN層4のオフ面の原子オーダの段差を
利用することにより、SiO2 膜等の選択成長マスクを
用いることなく第2GaN層5を横方向成長させ、転位
を低減することが可能となる。したがって、GaNオフ
基板25上に、良好な結晶性を有する第2GaN層5を
形成することができる。
According to the method of forming a nitride semiconductor as described above, the step of atomic order on the off surface of the first GaN layer 4 is utilized to form the second GaN without using a selective growth mask such as a SiO 2 film. The layer 5 can be grown laterally to reduce dislocations. Therefore, the second GaN layer 5 having good crystallinity can be formed on the GaN off substrate 25.

【0086】上記の窒化物系半導体の形成方法において
は、選択成長マスクを用いないため、選択成長マスクと
GaNとの熱膨張係数の差によるクラックの発生を防止
できる。また、第2GaN層5におけるボイドの発生を
防止することができる。
In the above-described method for forming a nitride-based semiconductor, since a selective growth mask is not used, the occurrence of cracks due to a difference in thermal expansion coefficient between the selective growth mask and GaN can be prevented. Further, generation of voids in the second GaN layer 5 can be prevented.

【0087】以上のことから、第2GaN層5上に素子
領域を含む窒化物系半導体層を形成して半導体素子を製
造した場合、第2GaN層5上に形成した窒化物系半導
体層において良好な結晶性が得られるとともに、素子の
分離工程等におけるクラックの発生を防止することがで
きる。それにより、良好な素子特性を有しかつ高い信頼
性を有する半導体素子が得られる。
As described above, when a nitride-based semiconductor layer including an element region is formed on the second GaN layer 5 to manufacture a semiconductor device, the nitride-based semiconductor layer formed on the second GaN layer 5 has a good quality. Crystallinity can be obtained, and generation of cracks in the element separation step and the like can be prevented. Thereby, a semiconductor device having good device characteristics and high reliability can be obtained.

【0088】上記の窒化物系半導体の形成方法におい
て、第1GaN層4のオフ面のオフ角度Bは、特に限定
されるものではない。
In the above-described method for forming a nitride-based semiconductor, the off-angle B of the off-plane of the first GaN layer 4 is not particularly limited.

【0089】ここで、例えば第1GaN層4のオフ面の
オフ角度Bを、0.02°、0.05°、0.1°、
0.2°、0.5°、1°、2°および5°とした場合
の各第2GaN層5について、X線回折ロッキングカー
ブの半値幅等により結晶性を評価すると、第1GaN層
4のオフ面のオフ角度Bが大きい程、オフ面に形成した
第2GaN層5の結晶性が向上するという結果が示され
る。
Here, for example, the off angle B of the off plane of the first GaN layer 4 is set to 0.02 °, 0.05 °, 0.1 °,
When the crystallinity of each of the second GaN layers 5 at 0.2 °, 0.5 °, 1 °, 2 °, and 5 ° is evaluated based on the half width of the X-ray diffraction rocking curve, etc., the first GaN layer 4 The result shows that the larger the off-angle B of the off-plane, the better the crystallinity of the second GaN layer 5 formed on the off-plane.

【0090】また、第1GaN層4のオフ面の傾斜方向
すなわちオフ方向は、特に限定されるものではない。
Further, the inclination direction of the off surface of the first GaN layer 4, that is, the off direction is not particularly limited.

【0091】ここで、例えば第1GaN層4のオフ方向
を、[1-100]方向、[1-100]方向から[1-21
0]方向側に10°ずれた方向、[1-210]方向から
[1-100]方向側に10°ずれた方向、および[1-2
10]方向とした場合の各第2GaN層5について、上
記と同様の方法により結晶性を評価すると、第1GaN
層4のオフ方向が[1-100]方向に近い程、オフ面に
形成した第2GaN層5の結晶性が向上するという結果
が示される。
Here, for example, the off direction of the first GaN layer 4 is changed from the [1-100] direction and the [1-100] direction to [1-21].
0] direction, 10 ° from [1-210] direction to [1-100] direction, and [1-2].
10], the crystallinity of each second GaN layer 5 is evaluated by the same method as described above.
The result shows that the closer the off direction of the layer 4 is to the [1-100] direction, the more the crystallinity of the second GaN layer 5 formed on the off plane is improved.

【0092】なお、上記においては、第1GaN層4の
成長時に基板を回転させて均一な膜厚の第1GaN層4
を形成した後、第1GaN層4を研磨してオフ面を形成
しているが、成長時に基板を回転させずに第1GaN層
4を成長させて膜厚の不均一な第1GaN層4を形成
し、この膜厚の不均一な第1GaN層4の表面をオフ面
としてもよい。
In the above, the first GaN layer 4 having a uniform thickness is rotated by rotating the substrate during the growth of the first GaN layer 4.
After forming the first GaN layer 4, the first GaN layer 4 is polished to form an off surface, but the first GaN layer 4 is grown without rotating the substrate during growth to form the first GaN layer 4 having a non-uniform film thickness. However, the surface of the first GaN layer 4 having a non-uniform film thickness may be used as the off surface.

【0093】このようにして形成した第1GaN層4に
おいては、最も厚い部分の膜厚が例えば約700μmと
なり、最も薄い部分の膜厚が例えば約500μmとな
る。したがって、このような第1GaN層4の表面は、
第1GaN層4の(0001)面に対して平均して約
0.2°傾斜している。それにより、第1GaN層4に
おいて、表面を研磨することなくオフ面を形成すること
ができる。
In the first GaN layer 4 thus formed, the thickness of the thickest portion is, for example, about 700 μm, and the thickness of the thinnest portion is, for example, about 500 μm. Therefore, the surface of such a first GaN layer 4 is:
The first GaN layer 4 is inclined about 0.2 ° with respect to the (0001) plane on average. Thereby, an off surface can be formed in the first GaN layer 4 without polishing the surface.

【0094】また、この第1GaN層4上に、基板を回
転させて均一な膜厚の窒化物系半導体層を形成すること
ができるので、成長を中断することなく、1回の窒化物
系半導体層の成長により、転位が低減された窒化物系半
導体層を容易に形成することができる。
Since the substrate can be rotated on the first GaN layer 4 to form a nitride-based semiconductor layer having a uniform thickness, the nitride-based semiconductor layer can be formed once without interrupting the growth. By growing the layer, a nitride-based semiconductor layer with reduced dislocations can be easily formed.

【0095】さらに、上記においてはサファイア基板1
を用いているが、スピネル等の絶縁体の基板を用いても
よい。あるいはSi、Ge等のIV族半導体、SiC等の
IV−IV族半導体あるいはZnSe等のII−VI族半導体か
らなる半導体基板や、半導体基板の格子定数が窒化物系
半導体層の格子定数と異なる、GaAs、InP、Ga
P等のIII −V族半導体からなる半導体基板を用いても
よい。半導体基板としては、絶縁性、n型、p型のいず
れの基板を用いてもよい。上記のように基板の格子定数
が窒化物系半導体層の格子定数と異なる基板を用いた場
合には、基板付近で窒化物系半導体層に転位が多数発生
し、この転位を低減する本発明の効果は大きい。
Further, in the above, the sapphire substrate 1
However, an insulating substrate such as spinel may be used. Alternatively, a group IV semiconductor such as Si, Ge, etc .;
A semiconductor substrate made of a group IV-IV semiconductor or a group II-VI semiconductor such as ZnSe, or GaAs, InP, Ga having a lattice constant of the semiconductor substrate different from that of the nitride-based semiconductor layer.
A semiconductor substrate made of a group III-V semiconductor such as P may be used. Any of an insulating substrate, an n-type substrate, and a p-type substrate may be used as the semiconductor substrate. When a substrate having a lattice constant different from the lattice constant of the nitride-based semiconductor layer is used as described above, a large number of dislocations are generated in the nitride-based semiconductor layer near the substrate, and the present invention reduces this dislocation. The effect is great.

【0096】さらに、上記の窒化物系半導体層の形成方
法に、選択成長マスクを用いた従来の選択横方向成長を
適用してもよい。この場合について以下に説明する。
Further, conventional selective lateral growth using a selective growth mask may be applied to the above-described method of forming a nitride-based semiconductor layer. This case will be described below.

【0097】図3は第1の発明の他の実施例における窒
化物系半導体の形成方法を示す模式的工程断面図であ
る。
FIG. 3 is a schematic process sectional view showing a method of forming a nitride semiconductor according to another embodiment of the first invention.

【0098】この場合、図3(a)に示すように、図1
および図2に示す窒化物系半導体の形成方法と同様の方
法により、サファイア基板1のC面上に、膜厚15nm
のAlGaN第1バッファ層2および膜厚0.5μmの
GaN第2バッファ層3を順に成長させる。
In this case, as shown in FIG.
A 15 nm-thick film is formed on the C-plane of the sapphire substrate 1 by the same method as the method for forming the nitride-based semiconductor shown in FIG.
AlGaN first buffer layer 2 and 0.5 μm-thick GaN second buffer layer 3 are sequentially grown.

【0099】その後、GaN第2バッファ層3上の所定
領域に、GaNの[11-20]方向に延びる膜厚約0.
5μmのストライプ状SiO2 膜15を選択成長マスク
として形成する。なお、この場合のSiO2 膜15の間
隔は、後述するように、図12に示す従来の選択横方向
成長におけるSiO2 膜210の間隔に比べて大きくし
てもよい。したがって、GaN第2バッファ層3上に形
成されるSiO2 膜15の数は、従来の選択横方向成長
におけるSiO2 膜210の数に比べて少なくしてもよ
い。
After that, in a predetermined region on the GaN second buffer layer 3, a film thickness of about 0.1 mm extending in the [11-20] direction of GaN.
A 5 μm-stripe SiO 2 film 15 is formed as a selective growth mask. The interval between the SiO 2 films 15 in this case may be larger than the interval between the SiO 2 films 210 in the conventional selective lateral growth shown in FIG. Therefore, the number of SiO 2 films 15 formed on the GaN second buffer layer 3 may be smaller than the number of SiO 2 films 210 in the conventional selective lateral growth.

【0100】続いて、図3(b)に示すように、基板温
度を1150℃に保った状態でサファイア基板1を回転
させながら、HVPE法により、GaN第2バッファ層
3上およびSiO2 膜15上にアンドープのGaNから
なる第1GaN層4を成長させる。
Subsequently, as shown in FIG. 3B, while rotating the sapphire substrate 1 while keeping the substrate temperature at 1150 ° C., the GaN second buffer layer 3 and the SiO 2 film 15 were formed by HVPE. A first GaN layer 4 made of undoped GaN is grown thereon.

【0101】ここで、SiO2 膜15上においてはGa
Nが成長しにくいため、成長初期の第1GaN層4a
は、SiO2 膜間で露出したGaN第2バッファ層3上
に選択的に成長する。このとき、第1GaN層4aは、
図中の矢印Yの方向(c軸方向)に成長する。このよう
な第1GaN層4aの成長においては、GaN第2バッ
ファ層3からc軸方向に転位が伝播する。
Here, on the SiO 2 film 15, Ga
Since the N is difficult to grow, the first GaN layer 4a
Selectively grows on the GaN second buffer layer 3 exposed between the SiO 2 films. At this time, the first GaN layer 4a
It grows in the direction of arrow Y (c-axis direction) in the figure. In such growth of the first GaN layer 4a, dislocations propagate from the second GaN buffer layer 3 in the c-axis direction.

【0102】上記のGaN第2バッファ層3上における
第1GaN層4aの成長が進むにつれて、GaN第2バ
ッファ層3上に形成した第1GaN層4aは、さらに矢
印Xの方向(横方向)にも成長する。それにより、Si
2 膜15上に第1GaN層4aが形成される。
As the growth of the first GaN layer 4a on the GaN second buffer layer 3 proceeds, the first GaN layer 4a formed on the GaN second buffer layer 3 further moves in the direction of arrow X (lateral direction). grow up. Thereby, Si
The first GaN layer 4a is formed on the O 2 film 15.

【0103】ここで、SiO2 膜15上における第1G
aN層4aが横方向に成長するため、サファイア基板1
付近で発生したc軸方向に伝播する転位は、第1GaN
層4aの横方向成長に伴い、横方向(矢印Xの方向)す
なわち第1GaN層4aの(0001)面に平行な方向
に折れ曲がる。それにより、第1GaN層4aにおい
て、c軸方向に伝播する転位の低減が図られる。
Here, the first G on the SiO 2 film 15
Since the aN layer 4a grows in the lateral direction, the sapphire substrate 1
The dislocation that propagates in the c-axis direction generated in the vicinity is the first GaN
As the layer 4a grows in the lateral direction, it is bent in the lateral direction (the direction of arrow X), that is, in a direction parallel to the (0001) plane of the first GaN layer 4a. Thereby, in the first GaN layer 4a, the dislocation propagating in the c-axis direction is reduced.

【0104】さらに、図3(c)に示すように、平坦化
するまで第1GaN層4aを成長させ、膜厚600μm
の第1GaN層4aを形成する。その後、図1および図
2の窒化物系半導体層の形成方法と同様の方法により、
図中のA−A線上の第1GaN層4aを研磨して除去す
る。
Further, as shown in FIG. 3 (c), a first GaN layer 4a is grown until the first
The first GaN layer 4a is formed. Then, by the same method as the method of forming the nitride-based semiconductor layer in FIGS. 1 and 2,
The first GaN layer 4a on the line AA in the figure is polished and removed.

【0105】以上のようにして、図3(d)に示すよう
に、所定のオフ方向で所定のオフ角度Bを有するオフ面
が第1GaN層4aに形成されてなるGaNオフ基板2
6を作製する。
As described above, as shown in FIG. 3D, the GaN off substrate 2 having the off surface having the predetermined off angle B in the predetermined off direction formed on the first GaN layer 4a.
6 is produced.

【0106】また、GaNオフ基板26においては、第
1GaN層4aが選択横方向成長により形成されてい
る。このため、GaNオフ基板26の第1GaN層4a
は、GaNオフ基板25の第1GaN層4に比べて転位
が低減されており、結晶性の向上が図られている。
In the GaN off substrate 26, the first GaN layer 4a is formed by selective lateral growth. Therefore, the first GaN layer 4a of the GaN off substrate 26
In the GaN off-substrate 25, dislocations are reduced as compared with the first GaN layer 4 of the GaN off substrate 25, and the crystallinity is improved.

【0107】上記の第1GaN層4aのオフ面に、Ga
Nオフ基板25の場合と同様の方法により、アンドープ
のGaNからなる第2GaN層5aを成長させる。この
場合、GaNオフ基板25の第1GaN層4上における
第2GaN層5の成長過程と同様の過程を経て、第1G
aN層4a上に第2GaN層5aが形成される。このよ
うにして形成された第2GaN層5aの表面において
は、さらに転位が低減されており、良好な結晶性が得ら
れる。
On the off surface of the first GaN layer 4a, Ga
The second GaN layer 5a made of undoped GaN is grown by the same method as in the case of the N-off substrate 25. In this case, through the same process as the growth process of the second GaN layer 5 on the first GaN layer 4 of the GaN off substrate 25, the first G
The second GaN layer 5a is formed on the aN layer 4a. On the surface of the second GaN layer 5a thus formed, dislocations are further reduced, and good crystallinity is obtained.

【0108】以上のような窒化物系半導体の形成方法に
よれば、GaNオフ基板26のオフ面の原子オーダの段
差を利用することにより、選択成長マスクを用いること
なく第2GaN層5aを横方向成長させ、転位を低減す
ることが可能となる。したがって、GaNオフ基板26
上に、さらに良好な結晶性を有する第2GaN層5aを
形成することができる。
According to the method for forming a nitride-based semiconductor as described above, the step of atomic order on the off surface of the GaN off-substrate 26 is utilized so that the second GaN layer 5a can be oriented in the lateral direction without using a selective growth mask. It becomes possible to grow and reduce dislocations. Therefore, the GaN off substrate 26
A second GaN layer 5a having better crystallinity can be formed thereon.

【0109】また、このようにして形成した第2GaN
層5aにおいては、選択成長マスクとGaNとの熱膨張
係数の差によるクラックの発生が防止されるとともに、
ボイドの発生が防止される。
Further, the second GaN thus formed
In the layer 5a, generation of cracks due to a difference in thermal expansion coefficient between the selective growth mask and GaN is prevented,
Void formation is prevented.

【0110】ここで、GaNオフ基板26においては、
前述のようなSiO2 膜15を用いた選択横方向成長に
より、第1GaN層4aの転位が低減されている。この
ため、このような第1GaN層4a上に形成した第2G
aN層5aにおいては、GaNオフ基板25の第1Ga
N層4上に形成した第2GaN層5に比べて、より転位
が低減されており、より良好な結晶性が実現される。
Here, in the GaN off substrate 26,
The dislocation of the first GaN layer 4a is reduced by the selective lateral growth using the SiO 2 film 15 as described above. For this reason, the second G layer formed on the first GaN layer 4a
In the aN layer 5a, the first Ga
As compared with the second GaN layer 5 formed on the N layer 4, dislocations are further reduced, and better crystallinity is realized.

【0111】上記の窒化物系半導体の形成方法において
は、SiO2 膜15を用いた第1GaN層4aの選択横
方向成長、および第1GaN層4aにおけるオフ面の形
成の2段階により、第2GaN層5aにおいて転位の低
減が図られる。このため、上記の窒化物系半導体の形成
方法においては、第1GaN層4aの選択横方向成長に
よる転位の低減効果が小さくてもよい。したがって、前
述のように、本例においてはSiO2 膜15の数を、従
来の選択横方向成長時に形成するSiO2 膜の数よりも
少なくすることが可能となる。それにより、第1GaN
層4aにおいて、SiO2 膜15とGaNとの熱膨張係
数の差によるクラックの発生を防止できるとともに、S
iO2 膜15上におけるボイドの発生を防止することが
できる。
In the above-described method for forming a nitride-based semiconductor, the second GaN layer is formed by two steps of selective lateral growth of the first GaN layer 4a using the SiO 2 film 15 and formation of the off plane in the first GaN layer 4a. 5a, the dislocation is reduced. Therefore, in the above-described method for forming a nitride-based semiconductor, the effect of reducing dislocations due to the selective lateral growth of the first GaN layer 4a may be small. Therefore, as described above, in this example, the number of SiO 2 films 15 can be made smaller than the number of SiO 2 films formed during the conventional selective lateral growth. Thereby, the first GaN
In the layer 4a, it is possible to prevent the occurrence of cracks due to the difference in thermal expansion coefficient between the SiO 2 film 15 and GaN,
The generation of voids on the iO 2 film 15 can be prevented.

【0112】以上のことから、第2GaN層5a上に素
子領域を含む窒化物系半導体層を形成して半導体素子を
製造した場合、第2GaN層5a上に形成した窒化物系
半導体層においてより良好な結晶性が得られるととも
に、素子の分離工程等におけるクラックの発生を防止す
ることができる。それにより、より良好な素子特性およ
び高い信頼性を有する半導体素子が得られる。
As described above, when a semiconductor device is manufactured by forming a nitride-based semiconductor layer including an element region on the second GaN layer 5a, the nitride-based semiconductor layer formed on the second GaN layer 5a is more favorable. In addition to obtaining excellent crystallinity, it is possible to prevent the occurrence of cracks in the element separation step and the like. Thereby, a semiconductor device having better device characteristics and higher reliability can be obtained.

【0113】なお、上記においては、選択成長マスクと
してSiO2 膜15を用いているが、TiO2 膜等の絶
縁膜、またはW等の高融点金属からなる薄膜を選択成長
マスクとして用いてもよい。
Although the SiO 2 film 15 is used as a selective growth mask in the above description, an insulating film such as a TiO 2 film or a thin film made of a high melting point metal such as W may be used as a selective growth mask. .

【0114】また、上記においては、GaNオフ基板2
6として選択成長により、転位を低減した基板を用いた
が、転位の少ないバルクのGaN基板を研磨等によりオ
フ基板とし、これを基板として用いた場合においても、
さらなる結晶性の向上が図れる。
In the above, the GaN off substrate 2
Although a substrate with reduced dislocations by selective growth was used as 6, a bulk GaN substrate with few dislocations was used as an off-substrate by polishing or the like, and this was used as a substrate.
The crystallinity can be further improved.

【0115】加えて、第1の発明において、窒化物系半
導体のオフ基板の裏面のサファイア等の基板は、オフ基
板上に窒化物系半導体を形成する前に、除去してももち
ろんよく、同様の効果が得られる。
In addition, in the first invention, the substrate such as sapphire on the back surface of the off-substrate of the nitride semiconductor may be removed before forming the nitride-based semiconductor on the off-substrate. The effect of is obtained.

【0116】図4および図5は、第2の発明の一実施例
における窒化物系半導体の形成方法を示す模式的工程断
面図である。
FIGS. 4 and 5 are schematic process sectional views showing a method of forming a nitride-based semiconductor according to one embodiment of the second invention.

【0117】まず、図4(a)に示すように、C面を基
板表面とするサファイア基板11の所定領域を、RIE
法(反応性イオンエッチング法)等によりエッチングす
る。このようにして、所定の方向に延びる複数のストラ
イプ状の凹部が形成されたサファイア基板11を作製す
る。
First, as shown in FIG. 4A, a predetermined region of the sapphire substrate 11 having the C surface as a substrate surface is subjected to RIE.
Etching (reactive ion etching method) or the like. Thus, the sapphire substrate 11 on which the plurality of stripe-shaped concave portions extending in the predetermined direction are formed is manufactured.

【0118】この場合、凹部の幅wは、数μm〜数十μ
mとするのが好ましく、凸部の幅bは数百nm〜数十μ
mとするのが好ましく、凹部の深さdは、数nm〜数μ
mとするのが好ましい。例えば、本例においては凹部の
幅wを約29μmとし、凸部の幅bを2μmとし、凹部
の深さdを約1μmとしている。
In this case, the width w of the concave portion is several μm to several tens μm.
m, and the width b of the projection is several hundred nm to several tens μm.
m, and the depth d of the concave portion is several nm to several μm.
m is preferable. For example, in this example, the width w of the concave portion is about 29 μm, the width b of the convex portion is 2 μm, and the depth d of the concave portion is about 1 μm.

【0119】また、サファイア基板11のC面に対する
凹部側面の角度は、特に限定されるものではない。例え
ば、本例においては凹部側面がサファイア基板11のC
面に対してほぼ垂直である。
The angle of the side surface of the recess with respect to the C plane of the sapphire substrate 11 is not particularly limited. For example, in this example, the side surface of the concave portion is the C of the sapphire substrate 11.
It is almost perpendicular to the plane.

【0120】さらに、ストライプ状の凹部を形成する方
向は、特に限定されるものではない。例えば、本例にお
いては[1-100]方向にストライプ状の凹部を形成す
る。なお、これ以外に、例えば[11-20]方向にスト
ライプ状の凹部を形成してもよい。
Further, the direction in which the stripe-shaped concave portions are formed is not particularly limited. For example, in this example, a stripe-shaped concave portion is formed in the [1-100] direction. In addition, a stripe-shaped recess may be formed in the [11-20] direction, for example.

【0121】続いて、図4(b)に示すように、基板温
度を600℃に保った状態でMOVPE法により、サフ
ァイア基板11の凸部上面、凹部底面および凹部側面
に、アンドープのAlGaNからなる膜厚約15nmの
AlGaNバッファ層12を成長させる。この場合、A
lGaNバッファ層12は、サファイア基板11の凸部
上面、凹部底面および凹部側面において、図中の矢印Y
の方向(c軸方向)および矢印Xの方向(横方向)に成
長する。このようにして形成されたAlGaNバッファ
層12の表面には、サファイア基板11と同様の凹凸パ
ターンが形成される。
Subsequently, as shown in FIG. 4B, the undoped AlGaN is formed on the upper surface of the sapphire substrate 11, the lower surface of the concave portion, and the side surface of the concave portion by MOVPE while maintaining the substrate temperature at 600 ° C. An AlGaN buffer layer 12 having a thickness of about 15 nm is grown. In this case, A
The lGaN buffer layer 12 is formed on the upper surface of the convex portion, the lower surface of the concave portion, and the side surface of the concave portion of the sapphire substrate 11 by arrows Y in FIG.
(C-axis direction) and the direction of arrow X (lateral direction). On the surface of the AlGaN buffer layer 12 thus formed, a concavo-convex pattern similar to that of the sapphire substrate 11 is formed.

【0122】続いて、図5(c)に示すように、基板温
度を1150℃に保った状態でMOVPE法により、A
lGaNバッファ層12上に、アンドープのGaNから
なるGaN層13を成長させる。この場合、成長初期の
GaN層13は、AlGaNバッファ層12の凸部上
面、凹部底面および凹部側面において、図中の矢印Yの
方向(c軸方向)に成長し、その後矢印Xの方向(横方
向)にも成長する。このような成長初期のGaN層13
の表面には、AlGaNバッファ層12と同様の凹凸パ
ターンが形成される。
Subsequently, as shown in FIG. 5C, while the substrate temperature was kept at 1150.degree.
A GaN layer 13 made of undoped GaN is grown on the lGaN buffer layer 12. In this case, the GaN layer 13 in the initial stage of growth grows in the direction of arrow Y (c-axis direction) on the convex top surface, concave bottom surface and concave side surface of the AlGaN buffer layer 12, and then in the direction of arrow X (horizontal direction). Direction) also grows. Such a GaN layer 13 in the initial stage of growth
A surface pattern similar to that of the AlGaN buffer layer 12 is formed on the surface of the substrate.

【0123】図5(d)に示すように、矢印Yの方向に
おけるGaN層13の成長が進むにつれて、矢印Xの方
向におけるGaN層13の成長が支配的となる。この場
合、凹部底面のGaN層13上において、凸部上面およ
び凹部側面のGaN層13がさらに横方向に成長する。
それにより、GaN層13の凹部が徐々に埋められてい
く。
As shown in FIG. 5D, as the growth of the GaN layer 13 in the direction of arrow Y progresses, the growth of the GaN layer 13 in the direction of arrow X becomes dominant. In this case, on the GaN layer 13 on the bottom surface of the concave portion, the GaN layer 13 on the upper surface of the convex portion and the side surface of the concave portion further grows in the lateral direction.
Thereby, the concave portions of the GaN layer 13 are gradually filled.

【0124】ここで、上記のようなGaN層13が横方
向に成長するため、サファイア基板11付近で発生した
c軸方向に伝播した転位は、GaN層13の横方向成長
に伴って、横方向(矢印Xの方向)すなわちサファイア
基板11のC面に平行な方向に折れ曲がる。それによ
り、GaN層13において、c軸方向に伝播する転位が
一様に低減される。さらに、中央部を除く凹部上に転位
密度の特に低減された領域が形成される。なお、この場
合においては、サファイア基板11の凹部上に形成され
たGaN層13の中央部の領域において、転位が集中す
る部分が線状に発生し、比較的転位密度の高い領域が形
成される。
Here, since the GaN layer 13 grows in the lateral direction as described above, dislocations generated in the vicinity of the sapphire substrate 11 and propagated in the c-axis direction are caused by the lateral growth of the GaN layer 13. (In the direction of arrow X), that is, the sapphire substrate 11 is bent in a direction parallel to the C plane. Thereby, in the GaN layer 13, dislocations propagating in the c-axis direction are uniformly reduced. Further, a region where the dislocation density is particularly reduced is formed on the concave portion excluding the central portion. In this case, in the central region of the GaN layer 13 formed on the concave portion of the sapphire substrate 11, a portion where dislocations are concentrated occurs linearly, and a region having a relatively high dislocation density is formed. .

【0125】図5(e)に示すように、平坦化するまで
GaN層13を成長させ、膜厚10μmのGaN層13
を形成する。このようにして形成したGaN層13の表
面においては、転位が低減されており、良好な結晶性が
得られる。また、このようなGaN層13においてはボ
イドが発生しにくい。
As shown in FIG. 5E, the GaN layer 13 is grown until the GaN layer 13 is flattened, and the GaN layer 13 having a thickness of 10 μm is formed.
To form Dislocations are reduced on the surface of the GaN layer 13 thus formed, and good crystallinity is obtained. Further, voids are unlikely to be generated in such a GaN layer 13.

【0126】以上のような窒化物系半導体の形成方法に
よれば、ストライプ状の凹部が形成されたサファイア基
板11を用いることにより、選択成長マスクを用いるこ
となくGaN層13を横方向成長させ、転位を低減する
ことが可能となる。したがって、良好な結晶性を有する
GaN層13を形成することができる。
According to the method for forming a nitride-based semiconductor as described above, the GaN layer 13 is laterally grown without using a selective growth mask by using the sapphire substrate 11 in which the stripe-shaped concave portions are formed. Dislocations can be reduced. Therefore, the GaN layer 13 having good crystallinity can be formed.

【0127】この場合、GaNを成長させる工程は、G
aN層13を形成する際の1回のみである。このよう
に、上記の窒化物系半導体の形成方法によれば、1回の
GaNの成長により、転位が低減されたGaN層13が
容易に得られる。
In this case, the step of growing GaN involves G
This is only once when the aN layer 13 is formed. As described above, according to the above-described method for forming a nitride-based semiconductor, the GaN layer 13 with reduced dislocations can be easily obtained by a single GaN growth.

【0128】上記の窒化物系半導体の形成方法において
は、選択成長マスクを用いないため、GaN層13にお
いて、選択成長マスクとGaNとの熱膨張係数の差によ
るクラックの発生を防止できる。また、GaN層13に
おけるボイドの発生を防止することができる。なお、ボ
イドが残っていてもよい。
In the above-described method for forming a nitride-based semiconductor, since a selective growth mask is not used, it is possible to prevent cracks in the GaN layer 13 due to a difference in thermal expansion coefficient between the selective growth mask and GaN. Further, generation of voids in the GaN layer 13 can be prevented. Note that voids may remain.

【0129】以上のことから、GaN層13上に素子領
域を含む窒化物系半導体層を形成して半導体素子を製造
した場合、GaN層13上に形成した窒化物系半導体層
において良好な結晶性が得られるとともに、素子の分離
工程等におけるクラックの発生を防止することができ
る。それにより、良好な素子特性および高い信頼性を有
する半導体素子が得られる。
As described above, when a nitride-based semiconductor layer including an element region is formed on the GaN layer 13 to manufacture a semiconductor device, the nitride-based semiconductor layer formed on the GaN layer 13 has good crystallinity. Can be obtained, and the occurrence of cracks in the element separation step or the like can be prevented. Thereby, a semiconductor device having good device characteristics and high reliability can be obtained.

【0130】なお、前述のように、GaN層13の転位
は一様に低減されるが、サファイア基板11の凹部上の
GaN層13の中央部の領域において、比較的転位密度
の高い領域が形成される。このため半導体素子の製造の
際には、サファイア基板11の凹部上の中央部を除く領
域に素子領域を形成することが好ましい。さらに、中央
部を除く凹部上に転位密度の特に低減された領域が形成
されるため、サファイア基板11の凹部上の中央部を除
く凹部上の領域に素子領域を形成することがさらに好ま
しい。
As described above, the dislocation of the GaN layer 13 is uniformly reduced, but a region having a relatively high dislocation density is formed in the central region of the GaN layer 13 on the concave portion of the sapphire substrate 11. Is done. For this reason, when manufacturing a semiconductor element, it is preferable to form an element region in a region excluding a central portion on a concave portion of the sapphire substrate 11. Further, since a region having a particularly reduced dislocation density is formed on the concave portion except for the central portion, it is more preferable to form the element region in a region on the concave portion except for the central portion on the concave portion of the sapphire substrate 11.

【0131】また、上記においてはサファイア基板11
を用いているが、スピネル等の絶縁体の基板を用いても
よい。あるいはSi、Ge等のIV族半導体、SiC等の
IV−IV族半導体あるいはZnSe等のII−VI族半導体か
らなる半導体基板や、半導体基板の格子定数が窒化物系
半導体層の格子定数と異なる、GaAs、InP、Ga
P等のIII −V族半導体からなる半導体基板を用いても
よい。半導体基板としては、絶縁性、n型、p型のいず
れの基板を用いてもよい。特に、Si、GaAsまたは
SiCからなる基板は、GaNに比べてエッチングが容
易である。したがって、Si、GaAsまたはSiCか
らなる基板を用いた場合、エッチングにより基板に容易
にストライプ状の凹部を形成することができる。それに
より、転位が低減されたGaN層13を容易に形成する
ことが可能となる。
In the above, the sapphire substrate 11
However, an insulating substrate such as spinel may be used. Alternatively, a group IV semiconductor such as Si, Ge, etc .;
A semiconductor substrate made of a group IV-IV semiconductor or a group II-VI semiconductor such as ZnSe, or GaAs, InP, Ga having a lattice constant of the semiconductor substrate different from that of the nitride-based semiconductor layer.
A semiconductor substrate made of a group III-V semiconductor such as P may be used. Any of an insulating substrate, an n-type substrate, and a p-type substrate may be used as the semiconductor substrate. In particular, a substrate made of Si, GaAs or SiC is easier to etch than GaN. Therefore, when a substrate made of Si, GaAs or SiC is used, a stripe-shaped concave portion can be easily formed on the substrate by etching. Thereby, it is possible to easily form the GaN layer 13 with reduced dislocation.

【0132】例えば、(0001)面を基板表面とする
n型6H−SiC基板の表面の所定領域をRIE法等に
よりエッチングし、幅が約14μm、高さが約1μmで
ありかつ[11-20]方向に延びるストライプ状の凹部
を形成する。それにより、表面にストライプ状の凹部を
有するn型6H−SiC基板を作製する。あるいは、
(111)面を基板表面とするn型Si基板の表面の所
定領域をウエットエッチング等により除去し、幅が約2
2μm、高さが約2μmでありかつ[1-10]方向に延
びるストライプ状の凹部を形成する。この場合、凹部側
面は、(110)面および(001)面から構成され
る。それにより、表面にストライプ状凹部を有するn型
Si基板を作製する。
For example, a predetermined region on the surface of an n-type 6H-SiC substrate having a (0001) plane as a substrate surface is etched by RIE or the like, and has a width of about 14 μm, a height of about 1 μm, and [11-20]. ] To form a stripe-shaped concave portion extending in the direction. Thus, an n-type 6H-SiC substrate having a stripe-shaped concave portion on the surface is manufactured. Or,
A predetermined region on the surface of the n-type Si substrate having the (111) plane as a substrate surface is removed by wet etching or the like, and the width is reduced to about 2
A stripe-shaped concave portion having a size of 2 μm, a height of about 2 μm and extending in the [1-10] direction is formed. In this case, the side surface of the concave portion includes the (110) plane and the (001) plane. Thereby, an n-type Si substrate having a stripe-shaped concave portion on the surface is manufactured.

【0133】さらに、上記においては基板上にストライ
プ状の凹凸パターンを形成しているが、基板上に形成す
る凹凸パターンは、ストライプ状以外であってもよい。
Further, in the above description, the stripe-shaped uneven pattern is formed on the substrate, but the uneven pattern formed on the substrate may be other than the stripe pattern.

【0134】上記のようなストライプ状の凹部を有する
n型6H−SiC基板またはn型Si基板上に、図4お
よび図5に示す窒化物系半導体の形成方法によりAlG
aNバッファ層12およびGaN層13を形成する場
合、まず、基板温度1150℃に保った状態でMOVP
E法により、基板上にn−Al0.09Ga0.91Nからなる
膜厚約0.05μmの単結晶のAlGaNバッファ層1
2を形成する。さらに、基板温度を1150℃に保った
状態でMOVPE法により、AlGaNバッファ層12
上にn−GaNからなる膜厚約10μmのGaN層13
を形成する。
On a n-type 6H-SiC substrate or an n-type Si substrate having the above-described stripe-shaped concave portions, AlG is formed by the method of forming a nitride-based semiconductor shown in FIGS.
When the aN buffer layer 12 and the GaN layer 13 are formed, first, the MOVP
A single crystal AlGaN buffer layer 1 of n-Al 0.09 Ga 0.91 N having a thickness of about 0.05 μm was formed on the substrate by the E method.
Form 2 Further, with the substrate temperature kept at 1150 ° C., the AlGaN buffer layer 12 was formed by MOVPE.
A GaN layer 13 of about 10 μm in thickness made of n-GaN
To form

【0135】以上のように、図4および図5に示す窒化
物系半導体の形成方法においてn型6H−Si基板また
はn型Si基板を用いた場合、サファイア基板11を用
いた場合において前述した効果と同様の効果が得られ
る。
As described above, when the n-type 6H-Si substrate or the n-type Si substrate is used in the method of forming the nitride-based semiconductor shown in FIGS. The same effect can be obtained.

【0136】なお、Si、Ge等のIV族半導体、SiC
等のIV−IV族半導体あるいはZnSe等のII−VI族半導
体からなる半導体基板や、半導体基板の格子定数が窒化
物系半導体層の格子定数と異なる、GaAs、InP、
GaP等のIII −V族半導体からなる半導体基板の場
合、上記のようにAlGaNバッファ層12として単結
晶のバッファ層を形成してもよいが、例えば、約600
℃で非単結晶のバッファ層を形成しても同様の効果があ
る。
It should be noted that a group IV semiconductor such as Si or Ge, SiC
GaAs, InP, a semiconductor substrate made of a group IV-IV semiconductor such as II or a group II-VI semiconductor such as ZnSe, and a lattice constant of the semiconductor substrate different from a lattice constant of the nitride-based semiconductor layer.
In the case of a semiconductor substrate made of a III-V semiconductor such as GaP, a single crystal buffer layer may be formed as the AlGaN buffer layer 12 as described above.
The same effect can be obtained by forming a non-single-crystal buffer layer at a temperature of ℃.

【0137】さらに、凹凸の形状は上記の形状に限られ
るものではない。図6(a)は、図4および図5に示す
窒化物系半導体の形成方法に用いる基板の他の例を示す
模式的断面図である。
Further, the shape of the unevenness is not limited to the above shape. FIG. 6A is a schematic cross-sectional view showing another example of the substrate used in the method for forming the nitride-based semiconductor shown in FIGS. 4 and 5.

【0138】図6(a)に示すように、基板21におい
ては、表面に鋸歯状の凹凸パターンが形成されている。
例えば、鋸歯状の凹凸パターンを有するサファイアから
なる基板21においては、凹部側面がR面すなわち(1
-101)面と等価な面から構成される。
As shown in FIG. 6A, the surface of the substrate 21 is formed with a saw-toothed uneven pattern.
For example, in the substrate 21 made of sapphire having a sawtooth-shaped uneven pattern, the side surface of the concave portion is an R surface, that is, (1
-101) It is composed of a plane equivalent to the plane.

【0139】このような基板21を用いた場合において
は、前述のストライプ状の凹凸パターンを有するサファ
イア基板11を用いた場合と同様の効果が得られる。な
お、この場合において、基板21の凹部上に形成された
GaN層13の領域において、転位が集中する部分が線
状に発生する。
In the case where such a substrate 21 is used, the same effect as in the case where the sapphire substrate 11 having the above-mentioned stripe-shaped uneven pattern is used can be obtained. In this case, in the region of the GaN layer 13 formed on the concave portion of the substrate 21, a portion where dislocations are concentrated occurs linearly.

【0140】また、円形、六角形、三角形等の形状を有
する複数の凹部または凸部が分散配置された基板であっ
てもよい。この場合について、以下に説明する。
Further, the substrate may be a substrate in which a plurality of concave portions or convex portions having a shape such as a circle, a hexagon, and a triangle are dispersedly arranged. This case will be described below.

【0141】図6(b)は、図4および図5に示す窒化
物系半導体の形成方法に用いる基板のさらに他の例を示
す平面図である。
FIG. 6B is a plan view showing still another example of the substrate used in the method for forming the nitride semiconductor shown in FIGS.

【0142】図6(b)に示すように、基板31におい
ては、表面に六角形の凹部または凸部が形成されてい
る。
As shown in FIG. 6B, a hexagonal concave portion or convex portion is formed on the surface of the substrate 31.

【0143】このような基板31を用いた場合において
は、前述のストライプ状の凹凸パターンを有するサファ
イア基板11を用いた場合と同様に、GaN層の転位が
一様に低減されるという効果が得られる。
In the case where such a substrate 31 is used, similarly to the case where the sapphire substrate 11 having the above-mentioned stripe-shaped uneven pattern is used, the effect that the dislocation of the GaN layer is uniformly reduced is obtained. Can be

【0144】さらに、六角形の凹部が形成された基板3
1を用いた場合においては、中央部を除く凹部上に転位
密度の特に低減された領域が形成される。なお、この場
合においては、基板31の六角形の凹部上に形成された
GaN層の中央部において、転位が集中する部分が発生
し、比較的転位密度の高い領域が形成される。
Further, the substrate 3 on which the hexagonal concave portions are formed
In the case of using No. 1, a region where the dislocation density is particularly reduced is formed on the concave portion excluding the central portion. In this case, in the central portion of the GaN layer formed on the hexagonal concave portion of the substrate 31, a portion where dislocations are concentrated occurs, and a region having a relatively high dislocation density is formed.

【0145】一方、六角形の凸部が形成された基板31
を用いた場合においては、凸部間の凹部上の中央部を除
いて、凹部上に転位密度の特に低減された領域が形成さ
れる。なお、この場合においては、基板31の六角形の
凸部の間の凹部上に形成されたGaN層の中心部の領域
において、転位が集中する部分が線状に発生し、比較的
転位密度の高い領域が形成される。
On the other hand, the substrate 31 on which the hexagonal projections are formed
In the case where is used, a region where the dislocation density is particularly reduced is formed on the concave portion except for the central portion on the concave portion between the convex portions. In this case, in the central region of the GaN layer formed on the concave portion between the hexagonal convex portions of the substrate 31, a portion where dislocations are concentrated occurs linearly, and the dislocation density is relatively low. High areas are formed.

【0146】なお、前述のように、GaN層の転位は一
様に低減されるが、基板31の六角形の凹部上に形成さ
れたGaN層の中央部の領域または基板31の六角形の
凸部間の凹部上に形成されたGaN層の中心部の領域に
おいて、比較的転位密度の高い領域が形成される。この
ため、半導体素子の製造の際には、基板31の六角形の
凹部上の中央部を除く領域または基板31の六角形の凸
部間の凹部上の中心部を除く領域に素子領域を形成する
ことが好ましい。さらに、中央部を除く六角形の凹部上
または六角形の凸部間の中心部を除く凹部上に転位密度
の特に低減された領域が形成されるため、基板31の六
角形の凹部上の中央部を除く凹部上の領域または基板3
1の六角形の凸部間の凹部上の中心部を除く凹部上の領
域に素子領域を形成することがさらに好ましい。
As described above, the dislocation of the GaN layer is uniformly reduced, but the central region of the GaN layer formed on the hexagonal concave portion of the substrate 31 or the hexagonal convex portion of the substrate 31 is formed. A region having a relatively high dislocation density is formed in the central region of the GaN layer formed on the concave portion between the portions. For this reason, at the time of manufacturing a semiconductor device, an element region is formed in a region excluding a central portion on a hexagonal concave portion of the substrate 31 or a region excluding a central portion on a concave portion between hexagonal convex portions of the substrate 31. Is preferred. Further, since a region having a particularly reduced dislocation density is formed on the hexagonal concave portion excluding the central portion or on the concave portion excluding the central portion between the hexagonal convex portions, the center on the hexagonal concave portion of the substrate 31 is formed. Area on the concave part except the part or the substrate 3
More preferably, the element region is formed in a region on the concave portion except for a central portion on the concave portion between the hexagonal convex portions.

【0147】また、基板31としては、サファイア基板
を用いてもよいが、スピネル等の絶縁体の基板を用いて
もよい。あるいはSi、Ge等のIV族半導体、SiC等
のIV−IV族半導体あるいはZnSe等のII−VI族半導体
からなる半導体基板や、半導体基板の格子定数が窒化物
系半導体層の格子定数と異なる、GaAs、InP、G
aP等のIII −V族半導体からなる半導体基板を用いて
もよい。半導体基板としては、絶縁性、n型、p型のい
ずれの基板を用いてもよい。特に、Si、GaAsまた
はSiCからなる基板は、GaNに比べてエッチングが
容易である。したがって、Si、GaAsまたはSiC
からなる基板を用いた場合、エッチングにより基板に容
易にストライプ状の凹部を形成することができる。それ
により、転位が低減されたGaN層13を容易に形成す
ることが可能となる。
Further, as the substrate 31, a sapphire substrate may be used, or an insulator substrate such as spinel may be used. Alternatively, a semiconductor substrate made of a group IV semiconductor such as Si or Ge, a group IV-IV semiconductor such as SiC or a group II-VI semiconductor such as ZnSe, or a lattice constant of the semiconductor substrate is different from a lattice constant of the nitride-based semiconductor layer. GaAs, InP, G
A semiconductor substrate made of a III-V group semiconductor such as aP may be used. Any of an insulating substrate, an n-type substrate, and a p-type substrate may be used as the semiconductor substrate. In particular, a substrate made of Si, GaAs or SiC is easier to etch than GaN. Therefore, Si, GaAs or SiC
When a substrate made of is used, a stripe-shaped concave portion can be easily formed in the substrate by etching. Thereby, it is possible to easily form the GaN layer 13 with reduced dislocation.

【0148】なお、円形、三角形等の六角形以外の凹部
または凸部が形成された基板を用いた場合においても、
六角形の凹部または凸部を有する基板31を用いた場合
と同様に、転位の集中する部分がGaN層において発生
する。
It should be noted that even when a substrate having a concave or convex portion other than a hexagon such as a circle or a triangle is used,
As in the case where the substrate 31 having hexagonal concave portions or convex portions is used, a portion where dislocations are concentrated occurs in the GaN layer.

【0149】なお、図6(b)に示すような六角形の凹
凸パターンを有する基板31を作製する場合、あるいは
三角形の凹凸パターンを有する基板を作製する場合にお
いて、六角形または三角形の各辺を形成する方向は、基
板のいかなる結晶方位と一致してもよい。
In the case where a substrate 31 having a hexagonal uneven pattern as shown in FIG. 6B or a substrate having a triangular uneven pattern is manufactured, each side of a hexagon or a triangle is formed. The forming direction may coincide with any crystal orientation of the substrate.

【0150】なお、(0001)面を基板表面とするサ
ファイア基板またはSiC基板に六角形または三角形の
凹凸パターンを形成する場合、各辺が[1-100]方向
または[11-20]方向と等価な方向に一致するように
六角形または三角形の凹凸パターンを形成することが好
ましい。一方、(111)面を基板表面とするSi基板
に六角形または三角形の凹凸パターンを形成する場合、
各辺が[1-10]方向または[11-2]方向と等価な方
向に一致するように六角形または三角形の凹凸パターン
を形成することが好ましい。
When a hexagonal or triangular concavo-convex pattern is formed on a sapphire substrate or a SiC substrate having the (0001) plane as a substrate surface, each side is equivalent to the [1-100] direction or the [11-20] direction. It is preferable to form a hexagonal or triangular concavo-convex pattern so as to match the direction. On the other hand, when forming a hexagonal or triangular concavo-convex pattern on a Si substrate having the (111) plane as a substrate surface,
It is preferable to form a hexagonal or triangular concavo-convex pattern such that each side coincides with a direction equivalent to the [1-10] direction or the [11-2] direction.

【0151】図7および図8は、第2の発明のさらに他
の実施例を示す窒化物系半導体の形成方法を示す模式的
工程断面図である。
FIGS. 7 and 8 are schematic process sectional views showing a method of forming a nitride semiconductor according to still another embodiment of the second invention.

【0152】図7(a)に示すように、サファイア基板
41のC面から所定の方向に所定の角度傾斜したオフ面
を、RIE法等によりエッチングする。それにより、サ
ファイア基板41のオフ面に所定の方向にストライプ状
に延びる階段状の段差を形成する。この場合、サファイ
ア基板41の段差の底面においては、C面が露出してい
る。
As shown in FIG. 7A, the off surface inclined at a predetermined angle from the C plane of the sapphire substrate 41 in a predetermined direction is etched by RIE or the like. Thereby, a step-like step extending in a stripe shape in a predetermined direction is formed on the off surface of the sapphire substrate 41. In this case, the C surface is exposed on the bottom surface of the step of the sapphire substrate 41.

【0153】エッチングにより形成された段差は、サフ
ァイア基板41のオフ面に本来的に存在する原子オーダ
の段差に比べて大きなサイズを有する。サファイア基板
41において、段差の底面の幅は数μm〜数十μmとす
ることが好ましく、段差の高さは数nm〜数μmとする
ことが好ましい。例えば、本例においては段差の底面の
幅を約29μmとし、段差の高さを約1μmとする。
The step formed by the etching has a larger size than the step of the atomic order originally existing on the off surface of the sapphire substrate 41. In the sapphire substrate 41, the width of the bottom surface of the step is preferably several μm to several tens μm, and the height of the step is preferably several nm to several μm. For example, in this example, the width of the bottom surface of the step is set to about 29 μm, and the height of the step is set to about 1 μm.

【0154】また、段差を形成する方向は、特に限定さ
れるものではない。例えば、本例においては、C面から
[11-20]方向に2°傾斜したサファイア基板のオフ
面をエッチングすることにより、[1-100]方向にス
トライプ状に延びる階段状の段差を形成する。なお、こ
れ以外に、例えば[11-20]方向にストライプ状に延
びる階段状の段差を形成してもよい。
The direction in which the step is formed is not particularly limited. For example, in this example, the off-surface of the sapphire substrate inclined at 2 ° in the [11-20] direction from the C plane is etched to form a step-like step extending in a stripe shape in the [1-100] direction. . In addition to this, for example, a step-like step extending in a stripe shape in the [11-20] direction may be formed.

【0155】図7(b)に示すように、サファイア基板
41の段差の底面および側面に、基板温度を600℃に
保った状態でMOVPE法により、アンドープのAlG
aNからなる膜厚15nmのAlGaNバッファ層42
を形成する。この場合、AlGaNバッファ層42は、
サファイア基板41の段差の底面および側面において、
図中の矢印Yの方向(c軸方向)および矢印Xの方向
(横方向)に成長する。このようにして成長したAlG
aNバッファ層42の表面は、サファイア基板41と同
様のストライプ状に延びる階段状の段差を有する。
As shown in FIG. 7B, the undoped AlG was deposited on the bottom and side surfaces of the step of the sapphire substrate 41 by MOVPE while maintaining the substrate temperature at 600 ° C.
AlGaN buffer layer 42 made of aN and having a thickness of 15 nm
To form In this case, the AlGaN buffer layer 42
On the bottom and side surfaces of the step of the sapphire substrate 41,
It grows in the direction of arrow Y (c-axis direction) and in the direction of arrow X (lateral direction) in the figure. AlG grown in this way
The surface of the aN buffer layer 42 has a step-like step extending like a stripe like the sapphire substrate 41.

【0156】続いて、図7(c)に示すように、基板温
度1150℃に保った状態でMOVPE法により、Al
GaNバッファ層42の段差の底面および側面に、アン
ドープのGaNからなるGaN層43を成長させる。こ
の場合、成長初期のGaN層43は、AlGaNバッフ
ァ層42の段差の底面および側面において、矢印Yの方
向に成長し、その後矢印Xの方向にも成長する。このよ
うな成長初期のGaN層43の表面は、AlGaNバッ
ファ層42と同様のストライプ状に延びる階段状の段差
を有する。
Subsequently, as shown in FIG. 7C, while the substrate temperature was kept at 1150 ° C., the Al
A GaN layer 43 made of undoped GaN is grown on the bottom and side surfaces of the step of the GaN buffer layer. In this case, the GaN layer 43 in the initial stage of growth grows in the direction of arrow Y on the bottom and side surfaces of the step of the AlGaN buffer layer 42, and then grows in the direction of arrow X. The surface of the GaN layer 43 in the initial stage of the growth has a step-like step extending like a stripe like the AlGaN buffer layer 42.

【0157】図8(d)に示すように、図中の矢印Yの
方向におけるGaN層43の成長が進むにつれて、矢印
Xの方向におけるGaN層43の成長が支配的となる。
この場合、段差の各段の底面のGaN層43上におい
て、上段の底面および上段の側面のGaN層43が横方
向成長する。それにより、GaN層43の表面の段差は
徐々に埋められていく。なお、このようなGaN層43
の成長においては、ボイドが発生しにくい。なお、ボイ
ドが残っていてもよい。
As shown in FIG. 8D, as the growth of the GaN layer 43 in the direction of arrow Y in the figure progresses, the growth of the GaN layer 43 in the direction of arrow X becomes dominant.
In this case, on the GaN layer 43 on the bottom surface of each step of the step, the GaN layer 43 on the upper bottom surface and the upper side surface grows laterally. Thereby, the steps on the surface of the GaN layer 43 are gradually filled. Note that such a GaN layer 43
In the growth of GaN, voids are hardly generated. Note that voids may remain.

【0158】ここで、上記のGaN層43が横方向に成
長するため、サファイア基板41付近で発生したc軸方
向に伝播した転位は、GaN層43の横方向成長に伴っ
て、横方向(矢印Xの方向)すなわちGaN層43の
(0001)面に平行な方向に折れ曲がる。それによ
り、GaN層43において、c軸方向に伝播する転位が
低減される。
Here, since the GaN layer 43 grows in the lateral direction, the dislocations generated in the vicinity of the sapphire substrate 41 and propagated in the c-axis direction are generated in the lateral direction (arrows) as the GaN layer 43 grows in the lateral direction. X direction), that is, in a direction parallel to the (0001) plane of the GaN layer 43. Thereby, in the GaN layer 43, dislocations propagating in the c-axis direction are reduced.

【0159】図8(e)に示すように、さらにGaN層
43の成長が進むと、GaN層43の表面が平坦化され
る。このようにして形成されたGaN層43の表面にお
いては、転位が低減され、良好な結晶性が得られる。
As shown in FIG. 8E, as the growth of the GaN layer 43 further proceeds, the surface of the GaN layer 43 is flattened. On the surface of the GaN layer 43 thus formed, dislocations are reduced and good crystallinity is obtained.

【0160】以上のような窒化物系半導体の形成方法に
よれば、サファイア基板41に形成した階段状の段差を
利用することにより、選択成長マスクを用いることなく
GaN層43を横方向成長させ、転位を低減することが
可能となる。したがって、良好な結晶性を有するGaN
層43を形成することができる。
According to the method for forming a nitride-based semiconductor as described above, the GaN layer 43 is laterally grown without using a selective growth mask by utilizing the step-shaped steps formed on the sapphire substrate 41. Dislocations can be reduced. Therefore, GaN with good crystallinity
Layer 43 can be formed.

【0161】上記の窒化物系半導体の形成方法において
は、選択成長マスクを用いないため、GaN層43にお
いて、選択成長マスクとGaNとの熱膨張係数の差によ
るクラックの発生を防止することができる。また、場合
によってはボイドの発生を防止することも可能である。
In the above-described method of forming a nitride-based semiconductor, since a selective growth mask is not used, it is possible to prevent cracks in the GaN layer 43 due to a difference in thermal expansion coefficient between the selective growth mask and GaN. . In some cases, it is also possible to prevent the occurrence of voids.

【0162】以上のことから、GaN層43上に素子領
域を含む窒化物系半導体層を形成して半導体素子を製造
した場合、GaN層43上に形成した窒化物系半導体層
において良好な結晶性が得られるとともに、素子の分離
工程等におけるクラックの発生を防止することができ
る。それにより、良好な素子特性および高い信頼性を有
する半導体素子が得られる。
As described above, when a nitride-based semiconductor layer including an element region is formed on the GaN layer 43 to manufacture a semiconductor device, the nitride-based semiconductor layer formed on the GaN layer 43 has good crystallinity. Can be obtained, and the occurrence of cracks in the element separation step or the like can be prevented. Thereby, a semiconductor device having good device characteristics and high reliability can be obtained.

【0163】なお、上記においては、サファイア基板4
1を用いているが、スピネル等の絶縁体の基板を用いて
もよい。あるいはSi、Ge等のIV族半導体、SiC等
のIV−IV族半導体あるいはZnSe等のII−VI族半導体
からなる半導体基板や、半導体基板の格子定数が窒化物
系半導体層の格子定数と異なる、GaAs、InP、G
aP等のIII −V族半導体からなる半導体基板を用いて
もよい。半導体基板としては、絶縁性、n型、p型のい
ずれの基板を用いてもよい。特にSi、GaAs、Si
Cからなる基板は、GaNに比べて容易にエッチングさ
れる。したがって、上記のような階段状の段差を有する
基板を容易に作製することができる。
In the above description, the sapphire substrate 4
Although 1 is used, an insulating substrate such as spinel may be used. Alternatively, a semiconductor substrate made of a group IV semiconductor such as Si or Ge, a group IV-IV semiconductor such as SiC or a group II-VI semiconductor such as ZnSe, or a lattice constant of the semiconductor substrate is different from a lattice constant of the nitride-based semiconductor layer. GaAs, InP, G
A semiconductor substrate made of a III-V group semiconductor such as aP may be used. Any of an insulating substrate, an n-type substrate, and a p-type substrate may be used as the semiconductor substrate. In particular, Si, GaAs, Si
The substrate made of C is more easily etched than GaN. Therefore, a substrate having the above-described stepped step can be easily manufactured.

【0164】例えば、n型6H−SiC基板の(000
1)面から[1-100]方向に4°傾斜したオフ面をR
IE法によりエッチングする。このようにして、n型6
H−SiC基板のオフ面に、底面の幅が約14μmであ
り段差の高さが約1μmでありかつ[11-20]方向に
ストライプ状に延びる階段状の段差を形成してもよい。
あるいは、[11-00]方向にストライプ状に延びる階
段状の段差をn型6H−SiC基板に形成してもよい。
For example, an n-type 6H-SiC substrate (000
1) The off plane inclined at 4 ° in the [1-100] direction from the plane is denoted by R
Etching is performed by the IE method. Thus, the n-type 6
On the off surface of the H-SiC substrate, a step-like step having a bottom surface width of about 14 μm, a step height of about 1 μm, and extending in a stripe shape in the [11-20] direction may be formed.
Alternatively, a step-like step extending in a stripe shape in the [11-100] direction may be formed on the n-type 6H-SiC substrate.

【0165】さらに、n型Si基板の(111)面から
[11-2]方向に5°傾斜したオフ面をウェットエッチ
ングする。このようにして、n型SiC基板のオフ面
に、底面の幅が約22μmであり段差の高さが約2μm
でありかつ[1-10]方向にストライプ状に延びる階段
状の段差を形成してもよい。あるいは、[11-2]方向
にストライプ状に延びる階段状の段差をn型Si基板に
形成してもよい。
Further, the off surface inclined by 5 ° in the [11-2] direction from the (111) plane of the n-type Si substrate is wet-etched. Thus, on the off surface of the n-type SiC substrate, the width of the bottom surface is about 22 μm and the height of the step is about 2 μm.
And a step-like step extending in a stripe shape in the [1-10] direction may be formed. Alternatively, a step-like step extending in a stripe shape in the [11-2] direction may be formed on the n-type Si substrate.

【0166】上記のようなストライプ状の凹部を有する
n型6H−SiC基板またはn型Si基板上に、図7お
よび図8に示す窒化物系半導体の形成方法によりAlG
aNバッファ層42およびGaN層43を形成する場
合、まず、基板温度1150℃に保った状態でMOVP
E法により、基板上にn−Al0.09Ga0.91Nからなる
膜厚約0.05μmのAlGaNバッファ層42を形成
する。さらに、基板温度を1150℃に保った状態でM
OVPE法により、AlGaNバッファ層42上にn−
GaNからなる膜厚約10μmのGaN層43を形成す
る。
On a n-type 6H-SiC substrate or an n-type Si substrate having the above-mentioned stripe-shaped concave portions, AlG is formed by the method of forming a nitride-based semiconductor shown in FIGS.
When forming the aN buffer layer 42 and the GaN layer 43, first, the MOVP
An AlGaN buffer layer 42 of n-Al 0.09 Ga 0.91 N having a thickness of about 0.05 μm is formed on the substrate by the E method. Further, while maintaining the substrate temperature at 1150 ° C., M
By the OVPE method, n-
A GaN layer 43 made of GaN and having a thickness of about 10 μm is formed.

【0167】このようにn型6H−SiC基板またはn
型SiC基板を図7および図8に示す窒化物系半導体の
形成方法に用いた場合、サファイア基板41を用いた場
合において前述した効果と同様の効果が得られる。
As described above, the n-type 6H-SiC substrate or n-type
When the type SiC substrate is used in the method of forming the nitride-based semiconductor shown in FIGS. 7 and 8, the same effects as those described above can be obtained when the sapphire substrate 41 is used.

【0168】図9は第3の発明の一実施例における窒化
物系半導体の形成方法を示す模式的工程断面図である。
FIG. 9 is a schematic process sectional view showing a method of forming a nitride-based semiconductor according to one embodiment of the third invention.

【0169】図9(a)に示すように、サファイア基板
51のC面上に、基板温度を600℃に保った状態でM
OVPE法により、アンドープのAlGaNからなる膜
厚15nmのAlGaNバッファ層52を形成する。
As shown in FIG. 9 (a), on the C surface of the sapphire substrate 51, while maintaining the substrate temperature at 600.degree.
A 15 nm thick AlGaN buffer layer 52 made of undoped AlGaN is formed by OVPE.

【0170】続いて、図9(b)に示すように、AlG
aNバッファ層52の所定領域をRIE法等によりエッ
チングする。AlGaNバッファ層52をエッチングす
る幅w[μm]は1〜40μm程度が好ましく、エッチ
ングをぜすに残すAlGaNバッファ層52の幅b[μ
m]は1〜40μm程度が好ましい。例えば、本実施例
においてはw[μm]=8μm、b[μm]=4μmと
する。それにより、所定間隔で複数のストライプ状のA
lGaNバッファ層52aを形成するとともに、AlG
aNバッファ層52aの間にサファイア基板51を露出
させる。
Subsequently, as shown in FIG.
A predetermined region of the aN buffer layer 52 is etched by RIE or the like. The width w [μm] of etching the AlGaN buffer layer 52 is preferably about 1 to 40 μm, and the width b [μ] of the AlGaN buffer layer 52 that is left after etching.
m] is preferably about 1 to 40 μm. For example, in this embodiment, w [μm] = 8 μm and b [μm] = 4 μm. Thereby, a plurality of stripe-shaped A
While forming the lGaN buffer layer 52a,
The sapphire substrate 51 is exposed between the aN buffer layers 52a.

【0171】ここで、特に図10に示すように、エッチ
ングするAlGaNバッファ層52の幅wおよび残すA
lGaNバッファ層52の幅b[μm]はb[μm]≦
−w[μm]+40[μm]とb[μm]≧1[μm]
とw[μm]≧1[μm]とで囲まれた範囲内の値であ
ることが好ましい。エッチングするAlGaNバッファ
層52の幅w[μm]が1μmより小さい場合および残
すAlGaNバッファ層52の幅b[μm]が1μmよ
り小さい場合においては、エッチングによるAlGaN
バッファ層52のパターニングが困難となる。一方、エ
ッチングするAlGaNバッファ層52の幅w[μm]
および残すAlGaNバッファ層52の幅b[μm]が
b[μm]>−w[μm]+40[μm]の関係を満足
する場合においては、パターニングにより形成されたA
lGaNバッファ層52a上に成長させる後述のGaN
層53の平坦化が困難となる傾向にある。
Here, as shown particularly in FIG. 10, the width w of the AlGaN buffer layer 52 to be etched and the remaining A
The width b [μm] of the lGaN buffer layer 52 is b [μm] ≦
−w [μm] +40 [μm] and b [μm] ≧ 1 [μm]
It is preferable that the value be within a range surrounded by と and w [μm] ≧ 1 [μm]. When the width w [μm] of the AlGaN buffer layer 52 to be etched is smaller than 1 μm and when the width b [μm] of the remaining AlGaN buffer layer 52 is smaller than 1 μm, the etching of AlGaN
It becomes difficult to pattern the buffer layer 52. On the other hand, the width w [μm] of the AlGaN buffer layer 52 to be etched
When the width b [μm] of the remaining AlGaN buffer layer 52 satisfies the relationship of b [μm]> − w [μm] +40 [μm], the A formed by patterning
GaN to be described later grown on the lGaN buffer layer 52a
The flattening of the layer 53 tends to be difficult.

【0172】上記のようにAlGaNバッファ層52a
を形成した後、図9(c)に示すように、基板温度を1
150℃に保った状態でMOVPE法により、アンドー
プのGaNからなるGaN層53を成長させる。ここ
で、GaNとサファイア基板51とでは格子定数が異な
るため、AlGaNバッファ層52aを介さなければ、
GaNはサファイア基板51上に成長しにくい。したが
って、成長初期において、GaN層53はAlGaNバ
ッファ層52a上に選択的に成長する。この場合、Ga
N層53は図中の矢印Yの方向(c軸方向)に成長し、
ファセット構造となる。この部分には、サファイア基板
51の付近で発生した転位が多数存在する。
As described above, the AlGaN buffer layer 52a
After forming the substrate, as shown in FIG.
With the temperature kept at 150 ° C., a GaN layer 53 made of undoped GaN is grown by MOVPE. Here, since GaN and the sapphire substrate 51 have different lattice constants, if the GaN and the sapphire substrate 51 do not pass through the AlGaN buffer layer 52a,
GaN hardly grows on the sapphire substrate 51. Therefore, in the initial stage of growth, the GaN layer 53 selectively grows on the AlGaN buffer layer 52a. In this case, Ga
The N layer 53 grows in the direction of the arrow Y (c-axis direction) in the figure,
It has a facet structure. In this portion, there are many dislocations generated near the sapphire substrate 51.

【0173】図9(d)に示すように、矢印Yの方向の
GaN層53の成長が進むにつれて、AlGaNバッフ
ァ層52a上に成長したGaN層53は、矢印Xの方向
(横方向)にも成長する。それにより、AlGaNバッ
ファ層52aの間で露出したサファイア基板51上に、
GaN層53が形成される。
As shown in FIG. 9D, as the growth of the GaN layer 53 in the direction of arrow Y progresses, the GaN layer 53 grown on the AlGaN buffer layer 52a also moves in the direction of arrow X (lateral direction). grow up. Thereby, on the sapphire substrate 51 exposed between the AlGaN buffer layers 52a,
A GaN layer 53 is formed.

【0174】ここで、上記のようなGaN層53が横方
向に成長するため、図9(c)のAlGaNバッファ層
52a上に発生したGaN層53中の転位は、GaN層
53の横方向に伴って、横方向(矢印Xの方向)すなわ
ちGaN層53の(0001)面に平行な方向に折れ曲
がる。それにより、GaN層53において、c軸方向に
伝播する転位が一様に低減される。さらに、露出したサ
ファイア基板51上に形成されたGaN層53の中央部
を除く領域において転位密度の特に低減された領域が形
成される。なお、この場合においては、露出したサファ
イア基板51上に形成されたGaN層53の中央部の領
域において、転位が集中する部分が線状に発生し、比較
的転位密度の高い領域が形成される。
Here, since the GaN layer 53 as described above grows in the lateral direction, the dislocation in the GaN layer 53 generated on the AlGaN buffer layer 52a in FIG. Accordingly, the GaN layer 53 is bent in the horizontal direction (the direction of arrow X), that is, in a direction parallel to the (0001) plane of the GaN layer 53. Thereby, in the GaN layer 53, dislocations propagating in the c-axis direction are uniformly reduced. Further, a region where the dislocation density is particularly reduced is formed in a region other than the central portion of the GaN layer 53 formed on the exposed sapphire substrate 51. In this case, in the central region of the GaN layer 53 formed on the exposed sapphire substrate 51, a portion where dislocations are concentrated occurs linearly, and a region having a relatively high dislocation density is formed. .

【0175】図9(e)に示すように、GaN層53が
さらに成長すると、ファセット構造の各GaN層53が
合体して連続膜となり、平坦化された膜厚約10μmの
GaN層53が形成される。このようにして形成された
GaN層53の表面においては、転位が低減されてお
り、良好な結晶性が得られる。また、この場合において
は、横方向から成長してきたGaN層53の合体部にお
いてボイドが発生しにくい。なお、ボイドが残っていて
もよい。
As shown in FIG. 9E, when the GaN layer 53 is further grown, the facet-structured GaN layers 53 are united to form a continuous film, and a flattened GaN layer 53 having a thickness of about 10 μm is formed. Is done. Dislocations are reduced on the surface of the GaN layer 53 thus formed, and good crystallinity is obtained. Further, in this case, voids are less likely to occur in the united portion of the GaN layer 53 grown from the lateral direction. Note that voids may remain.

【0176】以上のような窒化物系半導体の形成方法に
よれば、サファイア基板51上に形成した複数のストラ
イプ状のAlGaNバッファ層52aを用いることによ
り、選択成長マスクを用いることなくGaN層53を横
方向成長させ、転位を低減することが可能となる。した
がって、良好な結晶性を有するGaN層53を形成する
ことができる。
According to the above-described method for forming a nitride-based semiconductor, the GaN layer 53 can be formed without using a selective growth mask by using the plurality of stripe-shaped AlGaN buffer layers 52a formed on the sapphire substrate 51. It is possible to grow laterally and reduce dislocations. Therefore, the GaN layer 53 having good crystallinity can be formed.

【0177】この場合、AlGaNバッファ層52は低
温で成長するため非単結晶である。したがって、AlG
aNバッファ層52は、GaNに比べて容易にエッチン
グできる。また、上記の窒化物系半導体の形成方法にお
いては、GaNを成長させる工程はGaN層53を形成
する際の1回のみである。したがって、上記の窒化物系
半導体の形成方法によれば、転位が低減されたGaN層
53を容易に形成することができる。
In this case, the AlGaN buffer layer 52 is non-single crystal because it grows at a low temperature. Therefore, AlG
The aN buffer layer 52 can be etched more easily than GaN. In the above-described method for forming a nitride-based semiconductor, the step of growing GaN is performed only once when the GaN layer 53 is formed. Therefore, according to the above-described method for forming a nitride-based semiconductor, the GaN layer 53 with reduced dislocations can be easily formed.

【0178】また、上記の窒化物系半導体の形成方法に
おいては、選択成長マスクを用いないため、GaN層5
3において、選択成長マスクとGaNとの熱膨張係数の
差によるクラックの発生を防止することができるととも
に、ボイドの発生を防止することができる。なお、ボイ
ドが残っていてもよい。
In the above-described method for forming a nitride-based semiconductor, since the selective growth mask is not used, the GaN layer 5 is formed.
In 3, the generation of cracks due to the difference in thermal expansion coefficient between the selective growth mask and GaN can be prevented, and the generation of voids can be prevented. Note that voids may remain.

【0179】以上のことから、GaN層53上に素子領
域を含む窒化物系半導体層を形成して半導体素子を製造
した場合、GaN層53上に形成した窒化物系半導体層
において良好な結晶性が得られるとともに、素子の分離
工程等におけるクラックの発生を防止することができ
る。それにより、良好な素子特性および高い信頼性を有
する半導体素子が得られる。
As described above, when a nitride-based semiconductor layer including an element region is formed on the GaN layer 53 to manufacture a semiconductor device, the nitride-based semiconductor layer formed on the GaN layer 53 has good crystallinity. Can be obtained, and the occurrence of cracks in the element separation step or the like can be prevented. Thereby, a semiconductor device having good device characteristics and high reliability can be obtained.

【0180】なお、前述のように、GaN層53の転位
は一様に低減されるが、サファイア基板51の露出した
領域上のGaN層53の中央部の領域において、比較的
転位密度の高い領域が形成される。このため半導体素子
の製造の際には、サファイア基板51の露出した領域上
の中央部を除く領域に素子領域を形成することが好まし
い。さらに、サファイア基板51の露出した領域のうち
中央部を除く領域上に転位密度の特に低減された領域が
形成されるため、サファイア基板11の露出した領域上
の領域のうち中央部を除く領域に素子領域を形成するこ
とがさらに好ましい。
As described above, the dislocation of the GaN layer 53 is reduced uniformly, but in the central region of the GaN layer 53 on the exposed region of the sapphire substrate 51, a region having a relatively high dislocation density is formed. Is formed. For this reason, when manufacturing a semiconductor device, it is preferable to form the device region in a region other than the central portion on the exposed region of the sapphire substrate 51. Further, since a region having a particularly reduced dislocation density is formed on the exposed region of the sapphire substrate 51 except for the central portion, the region on the exposed region of the sapphire substrate 11 except for the central portion is formed on the exposed region of the sapphire substrate 11. More preferably, an element region is formed.

【0181】また、上記においてはサファイア基板51
を用いているが、スピネル等の絶縁体の基板を用いても
よい。あるいはSi、Ge等のIV族半導体、SiC等の
IV−IV族半導体あるいはZnSe等のII−VI族半導体か
らなる半導体基板や、半導体基板の格子定数が窒化物系
半導体層の格子定数と異なる、GaAs、InP、Ga
P等のIII −V族半導体からなる半導体基板を用いても
よい。半導体基板としては、絶縁性、n型、p型のいず
れの基板を用いてもよい。
In the above, the sapphire substrate 51
However, an insulating substrate such as spinel may be used. Alternatively, a group IV semiconductor such as Si, Ge, etc .;
A semiconductor substrate made of a group IV-IV semiconductor or a group II-VI semiconductor such as ZnSe, or GaAs, InP, Ga having a lattice constant of the semiconductor substrate different from that of the nitride-based semiconductor layer.
A semiconductor substrate made of a group III-V semiconductor such as P may be used. Any of an insulating substrate, an n-type substrate, and a p-type substrate may be used as the semiconductor substrate.

【0182】例えば、SiC基板またはSi基板を図9
に示す窒化物系半導体の形成方法に用いた場合、基板温
度1150℃に保った状態でMOVPE法により、Si
C基板またはSi基板上にn−Al0.09Ga0.91Nから
なる膜厚約0.05μmのAlGaNバッファ層52を
形成する。続いて、サファイア基板51を用いた場合と
同様の方法によりAlGaNバッファ層52をエッチン
グし、複数のストライプ状のAlGaNバッファ層52
aを形成する。そして、基板温度を1150℃に保った
状態でMOVPE法により、n−GaN層からなるGa
N層53をAlGaNバッファ層52a上に成長させる
とともに、GaN層53を横方向成長させて露出したS
iC基板またはSi基板上にGaN層53を成長させ
る。このようにして、平坦化された膜厚約10μmのG
aN層53を形成する。
For example, a SiC substrate or a Si substrate is
In the method of forming a nitride-based semiconductor shown in (1), the substrate temperature was kept at 1150 ° C., and the
An AlGaN buffer layer 52 of n-Al 0.09 Ga 0.91 N having a thickness of about 0.05 μm is formed on a C substrate or a Si substrate. Subsequently, the AlGaN buffer layer 52 is etched by the same method as when the sapphire substrate 51 is used, and a plurality of stripe-shaped AlGaN buffer layers 52 are formed.
a is formed. Then, with the substrate temperature kept at 1150 ° C., the Ga
The N layer 53 is grown on the AlGaN buffer layer 52a, and the GaN layer 53 is grown laterally to expose the exposed S layer.
A GaN layer 53 is grown on an iC substrate or a Si substrate. The flattened G film having a thickness of about 10 μm
An aN layer 53 is formed.

【0183】このようにSiC基板またはSi基板を図
9に示す窒化物系半導体の形成方法に用いた場合、サフ
ァイア基板51を用いた場合において前述した効果と同
様の効果が得られる。
As described above, when the SiC substrate or the Si substrate is used in the method of forming the nitride semiconductor shown in FIG. 9, the same effects as those described above can be obtained when the sapphire substrate 51 is used.

【0184】なお、Si、Ge等のIV族半導体、SiC
等のIV−IV族半導体あるいはZnSe等のII−VI族半導
体からなる半導体基板や、半導体基板の格子定数が窒化
物系半導体層の格子定数と異なる、GaAs、InP、
GaP等のIII −V族半導体からなる半導体基板の場
合、上記のようにAlGaNバッファ層52として単結
晶のバッファ層を形成してもよいが、例えば、約600
℃で非単結晶のバッファ層を形成しても同様の効果があ
る。
A group IV semiconductor such as Si or Ge, SiC
GaAs, InP, a semiconductor substrate made of a group IV-IV semiconductor such as II or a group II-VI semiconductor such as ZnSe, and a lattice constant of the semiconductor substrate different from a lattice constant of the nitride-based semiconductor layer.
In the case of a semiconductor substrate made of a III-V semiconductor such as GaP, a single crystal buffer layer may be formed as the AlGaN buffer layer 52 as described above.
The same effect can be obtained by forming a non-single-crystal buffer layer at a temperature of ℃.

【0185】また、上記においては基板上に所定間隔で
複数のストライプ状のAlGaNバッファ層52aを形
成しているが、基板上に形成するAlGaNバッファ層
52aのパターンは、ストライプ状に限定されるもので
はない。
In the above description, a plurality of stripe-shaped AlGaN buffer layers 52a are formed on the substrate at predetermined intervals. However, the pattern of the AlGaN buffer layer 52a formed on the substrate is not limited to a stripe. is not.

【0186】例えば、基板上に、円形、六角形、三角形
等の形状を有する複数のAlGaNバッファ層52aを
形成してもよい。それにより、GaN層53において、
c軸方向に伝播する転位が一様に低減される。さらに、
AlGaNバッファ層52a間の露出した基板上の中央
部を除いて、露出した基板上に転位密度の特に低減され
た領域が形成される。なお、この場合、AlGaNバッ
ファ層52a間の露出した基板上の中央部上に形成され
たGaN層53の領域において、転位が集中する部分が
線状に発生し、比較的転位密度の高い領域が形成され
る。
For example, a plurality of AlGaN buffer layers 52a having a shape such as a circle, a hexagon, and a triangle may be formed on a substrate. Thereby, in the GaN layer 53,
Dislocations propagating in the c-axis direction are uniformly reduced. further,
Except for the exposed central part of the substrate between the AlGaN buffer layers 52a, a region where the dislocation density is particularly reduced is formed on the exposed substrate. In this case, in the region of the GaN layer 53 formed on the central portion of the exposed substrate between the AlGaN buffer layers 52a, a portion where dislocations are concentrated occurs linearly, and a region having a relatively high dislocation density is formed. It is formed.

【0187】なお、前述のように、GaN層53の転位
は一様に低減されるが、AlGaNバッファ層52a間
の露出した基板上の中央部上に形成されたGaN層53
の領域において、比較的転位密度の高い領域が形成され
る。このため、半導体素子製造の際には、AlGaNバ
ッファ層52a間の露出した基板上の中央部を除く領域
に素子領域を形成することが好ましい。さらに、AlG
aNバッファ層52a間の露出した基板上の中央部を除
いて、露出した基板上に転位密度の特に低減された領域
が形成されるため、AlGaNバッファ層52a間の露
出した基板上の中央部を除いた、露出した基板上の領域
に素子領域を形成することが好ましい。
As described above, although the dislocation of the GaN layer 53 is uniformly reduced, the GaN layer 53 formed on the exposed central portion of the substrate between the AlGaN buffer layers 52a is formed.
In this region, a region having a relatively high dislocation density is formed. For this reason, at the time of manufacturing a semiconductor device, it is preferable to form the device region in a region excluding the central portion on the exposed substrate between the AlGaN buffer layers 52a. Furthermore, AlG
Except for the central portion of the exposed substrate on the substrate between the aN buffer layers 52a, a region with a particularly reduced dislocation density is formed on the exposed substrate. It is preferable that the element region is formed in the region of the substrate which has been removed and is exposed.

【0188】あるいは、基板上に形成したAlGaNバ
ッファ層52において、円形、六角形、三角形等の形状
を有する複数の領域をエッチングにより除去し、円形、
六角形、三角形等の形状を有する複数の開口部をAlG
aNバッファ層52に形成してもよい。なお、この場
合、円形、六角形、三角形等の形状を有する複数の開口
部内で露出した基板の中央部上に形成したGaN層53
の領域において、転位が集中する部分が発生し、比較的
転位密度の高い領域が形成される。
Alternatively, in the AlGaN buffer layer 52 formed on the substrate, a plurality of regions having a shape such as a circle, a hexagon, and a triangle are removed by etching, and
A plurality of openings having a shape such as hexagon, triangle, etc.
It may be formed on the aN buffer layer 52. In this case, the GaN layer 53 formed on the central portion of the substrate exposed in the plurality of openings having a shape such as a circle, a hexagon, and a triangle.
In this region, a portion where dislocations are concentrated occurs, and a region having a relatively high dislocation density is formed.

【0189】なお、前述のように、GaN層53の転位
は一様に低減されるが、基板の露出した領域上のGaN
層53の中央部の領域において、比較的転位密度の高い
領域が形成される。このため半導体素子の製造の際に
は、基板の露出した領域上の中央部を除く領域に素子領
域を形成することが好ましい。さらに、基板の露出した
領域のうち中央部を除く領域上に転位密度の特に低減さ
れた領域が形成されるため、基板の露出した領域上の領
域のうち中央部を除く領域に素子領域を形成することが
さらに好ましい。
Although the dislocation of the GaN layer 53 is uniformly reduced as described above, the GaN layer 53
In the central region of the layer 53, a region having a relatively high dislocation density is formed. For this reason, at the time of manufacturing a semiconductor device, it is preferable to form the device region in a region other than the central portion on the exposed region of the substrate. Furthermore, since a region having a particularly reduced dislocation density is formed on the exposed region of the substrate except for the central portion, an element region is formed on the exposed region of the substrate except for the central portion. More preferably,

【0190】また、基板としてサファイア基板を用いる
ことができるが、スピネル等の絶縁体の基板を用いても
よい。あるいはSi、Ge等のIV族半導体、SiC等の
IV−IV族半導体あるいはZnSe等のII−VI族半導体か
らなる半導体基板や、半導体基板の格子定数が窒化物系
半導体層の格子定数と異なる、GaAs、InP、Ga
P等のIII −V族半導体からなる半導体基板を用いても
よい。半導体基板としては、絶縁性、n型、p型のいず
れの基板を用いてもよい。
Although a sapphire substrate can be used as the substrate, an insulating substrate such as spinel may be used. Alternatively, a group IV semiconductor such as Si, Ge, etc .;
A semiconductor substrate made of a group IV-IV semiconductor or a group II-VI semiconductor such as ZnSe, or GaAs, InP, Ga having a lattice constant of the semiconductor substrate different from that of the nitride-based semiconductor layer.
A semiconductor substrate made of a group III-V semiconductor such as P may be used. Any of an insulating substrate, an n-type substrate, and a p-type substrate may be used as the semiconductor substrate.

【0191】続いて、第1〜第3の発明に係る窒化物系
半導体の形成方法を用いて製造した半導体素子について
説明する。なお、この場合においては、半導体素子の例
として半導体レーザ素子について説明する。
Next, a semiconductor device manufactured by using the method for forming a nitride semiconductor according to the first to third aspects of the present invention will be described. In this case, a semiconductor laser device will be described as an example of the semiconductor device.

【0192】第4の発明に係る半導体レーザ素子は、第
1の発明に係る窒化物系半導体の形成方法を用いて製造
した半導体レーザ素子である。
A semiconductor laser device according to a fourth invention is a semiconductor laser device manufactured by using the method for forming a nitride semiconductor according to the first invention.

【0193】図11は第4の発明の一実施例における半
導体レーザ素子を示す模式的斜視図である。
FIG. 11 is a schematic perspective view showing a semiconductor laser device according to one embodiment of the fourth invention.

【0194】図11に示すように、半導体レーザ素子5
00においては、図1および図2に示す窒化物系半導体
の形成方法により、サファイア基板1上にAlGaN第
1バッファ層2、アンドープのGaNからなるGaN第
2バッファ層3、アンドープのGaNからなる第1Ga
N層4およびアンドープのGaNからなる第2GaN層
5が順に形成されている。
As shown in FIG. 11, the semiconductor laser device 5
1, the AlGaN first buffer layer 2, the GaN second buffer layer 3 made of undoped GaN, and the GaN second buffer layer 3 made of undoped GaN are formed on the sapphire substrate 1 by the method of forming the nitride semiconductor shown in FIGS. 1 and 2. 1Ga
An N layer 4 and a second GaN layer 5 made of undoped GaN are sequentially formed.

【0195】さらに、MOVPE法、HVPE法、また
はトリメチルアルミニウム、トリメチルガリウム、トリ
メチルインジウム、NH3 、SiH4 (シランガス)、
CpMg(シクロペンタジエニルマグネシウム)を原料
ガスとして用いるガスソースMBE法等により、第2G
aN層5上に、n−GaNからなる膜厚4μmのn−G
aNコンタクト層104、n−AlGaInNからなる
膜厚約0.1μmのn−AlGaInNクラック防止層
105、n−AlGaNからなる膜厚0.45μmのn
−AlGaN第2クラッド層106、n−GaNからな
る膜厚約50nmのn−GaN第1クラッド層107、
InGaNからなる多重量子井戸(MQW)発光層10
8、p−GaNからなる膜厚約40nmのp−GaN第
1クラッド層109が順に積層されている。p−GaN
第1クラッド層109上のストライプ状の領域にp−A
lGaNからなる膜厚0.45μmのp−AlGaN第
2クラッド層110が形成されている。それにより、p
−AlGaN第2クラッド層110からなるリッジ部が
形成されるとともに、p−GaN第1クラッド層109
からなる平坦部が形成される。
Further, MOVPE, HVPE, trimethylaluminum, trimethylgallium, trimethylindium, NH 3 , SiH 4 (silane gas),
The second G is obtained by a gas source MBE method using CpMg (cyclopentadienyl magnesium) as a source gas.
A 4 μm-thick n-G layer of n-GaN is formed on the aN layer 5.
aN contact layer 104, n-AlGaInN crack preventing layer 105 of about 0.1 μm in thickness made of n-AlGaInN, n of 0.45 μm in thickness of n-AlGaN
An AlGaN second cladding layer 106, an n-GaN first cladding layer 107 made of n-GaN and having a thickness of about 50 nm;
Multiple quantum well (MQW) light emitting layer 10 made of InGaN
8. A p-GaN first cladding layer 109 having a thickness of about 40 nm made of p-GaN is sequentially laminated. p-GaN
PA is applied to the stripe-shaped region on the first cladding layer 109.
A 0.45 μm-thick p-AlGaN second cladding layer 110 made of lGaN is formed. Thus, p
A ridge portion composed of the AlGaN second cladding layer 110 is formed, and the p-GaN first cladding layer 109 is formed.
Is formed.

【0196】なお、リッジの延伸する方向は、第1Ga
N層4のオフ方向と垂直方向に形成することが好まし
い。
The ridge extends in the direction of the first Ga.
It is preferable to form the N layer 4 in a direction perpendicular to the off direction.

【0197】なお、この場合のMQW発光層108は、
膜厚約4nmの5つのアンドープGaN障壁層と膜厚約
4nmの4つの圧縮歪みのアンドープInGaN井戸層
とが交互に積層された多重量子井戸構造を有する。
In this case, the MQW light emitting layer 108
It has a multiple quantum well structure in which five undoped GaN barrier layers with a thickness of about 4 nm and four undoped InGaN well layers with a thickness of about 4 nm are alternately stacked.

【0198】p−GaN第1クラッド層109上および
p−AlGaN第2クラッド層110の側面に、n−G
aNからなる膜厚約0.2μmのn−GaN電流狭窄層
111が形成されている。この場合、p−AlGaN第
2クラッド層110の上面にn−GaN電流狭窄層11
1のストライプ状の開口部が形成されている。n−Ga
N電流狭窄層111の上面および側面、ならびにp−A
lGaN第2クラッド層110上に、p−GaNからな
る膜厚3〜5μmのp−GaNコンタクト層112が形
成されている。
On the p-GaN first cladding layer 109 and on the side surfaces of the p-AlGaN second cladding layer 110, n-G
An n-GaN current confinement layer 111 made of aN and having a thickness of about 0.2 μm is formed. In this case, the n-GaN current confinement layer 11 is formed on the upper surface of the p-AlGaN second cladding layer 110.
One stripe-shaped opening is formed. n-Ga
Top and side surfaces of N current confinement layer 111, and p-A
On the 1GaN second cladding layer 110, a p-GaN contact layer 112 made of p-GaN and having a thickness of 3 to 5 μm is formed.

【0199】p−GaNコンタクト層112からn−G
aNコンタクト層104までの一部領域がエッチングさ
れ、n−GaNコンタクト層104の所定領域が露出し
ている。この露出したn−GaNコンタクト層4の所定
領域上にn電極113が形成されている。また、p−G
aNコンタクト層112上の所定領域にp電極114が
形成されている。なお、露出したp−GaNコンタクト
層112からn−GaN第1コンタクト層104までの
側面およびn−GaNコンタクト層104の上面に、S
iO2 膜115が形成されている。
From the p-GaN contact layer 112 to the n-G
A part of the region up to the aN contact layer 104 is etched, and a predetermined region of the n-GaN contact layer 104 is exposed. An n-electrode 113 is formed on a predetermined region of the exposed n-GaN contact layer 4. Also, p-G
A p-electrode 114 is formed in a predetermined region on the aN contact layer 112. Note that, on the side surfaces from the exposed p-GaN contact layer 112 to the n-GaN first contact layer 104 and on the upper surface of the n-GaN contact layer 104, S
An iO 2 film 115 is formed.

【0200】上記の半導体レーザ素子500において
は、図1および図2に示す窒化物系半導体の形成方法に
より形成された第2GaN層5上に、各層104〜11
2が形成されている。ここで、図1および図2において
前述したように、第2GaN層5の表面においては転位
が低減されているため、第2GaN層5上に形成された
各層104〜115においては、良好な結晶性が実現さ
れる。それにより、半導体レーザ素子500は、良好な
素子特性を有するとともに高い信頼性を有する。
In the above-described semiconductor laser device 500, each of the layers 104 to 11 is formed on the second GaN layer 5 formed by the nitride semiconductor forming method shown in FIGS.
2 are formed. Here, as described above with reference to FIGS. 1 and 2, since the dislocation is reduced on the surface of the second GaN layer 5, each of the layers 104 to 115 formed on the second GaN layer 5 has good crystallinity. Is realized. Thus, the semiconductor laser device 500 has good device characteristics and high reliability.

【0201】また、この場合においては、前述のように
選択成長マスクを用いることなく第2GaN層5におい
て転位の低減を図ることができるため、第2GaN層5
において、選択成長マスクとGaNとの熱膨張係数の差
によるクラックの発生が防止されるとともに、ボイドの
発生が防止される。
In this case, dislocations can be reduced in second GaN layer 5 without using a selective growth mask as described above.
In the method, cracks due to a difference in thermal expansion coefficient between the selective growth mask and GaN are prevented, and voids are also prevented.

【0202】したがって、半導体レーザ素子500の製
造時において、素子の分離工程等におけるクラックの発
生が防止される。それにより、高い歩留りが実現でき
る。
Therefore, at the time of manufacturing the semiconductor laser device 500, generation of cracks in the device separation step and the like is prevented. Thereby, a high yield can be realized.

【0203】なお、上記において、サファイア基板1の
代わりに、サファイア以外の絶縁体からなる基板を用い
てもよい。
In the above, instead of the sapphire substrate 1, a substrate made of an insulator other than sapphire may be used.

【0204】図12は第4の発明の他の実施例における
半導体レーザ素子を示す模式的斜視図である。
FIG. 12 is a schematic perspective view showing a semiconductor laser device according to another embodiment of the fourth invention.

【0205】図12に示すように、半導体レーザ素子5
01は、以下の点を除いて、図11の半導体レーザ素子
500と同様の構造を有する。
[0205] As shown in FIG.
01 has the same structure as the semiconductor laser device 500 of FIG. 11 except for the following points.

【0206】この場合においては、サファイア基板1に
代えて、n−Si基板1A上に、図1および図2に示す
窒化物系半導体の形成方法により、n−AlGaNから
なるAlGaN第1バッファ層2、n−GaNからなる
GaN第2バッファ層3、n−GaNからなる第1Ga
N層4およびn−GaNからなる第2GaN層5が順に
形成されている。
In this case, instead of sapphire substrate 1, AlGaN first buffer layer 2 made of n-AlGaN is formed on n-Si substrate 1A by the method of forming a nitride-based semiconductor shown in FIGS. , GaN second buffer layer 3 made of n-GaN, first Ga made of n-GaN
An N layer 4 and a second GaN layer 5 made of n-GaN are sequentially formed.

【0207】また、この場合においては、p−GaNコ
ンタクト層112がn−GaN電流狭窄層111および
p−AlGaN第2クラッド層110上に形成されてい
る。n−Si基板1Aの裏面にn電極113が形成さ
れ、p−GaNコンタクト層112のリッジ部の上面に
p電極114が形成されている。
In this case, the p-GaN contact layer 112 is formed on the n-GaN current confinement layer 111 and the p-AlGaN second cladding layer 110. An n-electrode 113 is formed on the back surface of the n-Si substrate 1A, and a p-electrode 114 is formed on the upper surface of the ridge portion of the p-GaN contact layer 112.

【0208】このような半導体レーザ素子501におい
ては、図1および図2に示す窒化物系半導体の形成方法
により形成された第2GaN層5において、転位の低減
が図られるとともに、クラックの発生およびボイドの発
生が防止される。このため、半導体レーザ素子501に
おいては、半導体レーザ素子500において前述した効
果と同様の効果が得られる。
In such a semiconductor laser element 501, dislocations are reduced in the second GaN layer 5 formed by the method of forming a nitride semiconductor shown in FIGS. Is prevented from occurring. Therefore, in the semiconductor laser device 501, the same effects as those described above in the semiconductor laser device 500 can be obtained.

【0209】なお、上記において、n−Si基板1Aの
代わりに、Si以外の半導体からなる基板を用いてもよ
い。
In the above, a substrate made of a semiconductor other than Si may be used instead of n-Si substrate 1A.

【0210】さらに、半導体レーザ素子500,501
においては、基板1,1A上にn型半導体層およびp型
半導体層が順に形成されているが、基板1,1A上にp
型半導体層およびn型半導体層を順に形成してもよい。
Further, the semiconductor laser devices 500 and 501
In the above, an n-type semiconductor layer and a p-type semiconductor layer are sequentially formed on the substrates 1 and 1A.
The type semiconductor layer and the n-type semiconductor layer may be sequentially formed.

【0211】さらに、半導体レーザ素子500,501
においては、図1および図2に示す窒化物系半導体の形
成方法により基板1,1A上に各層2〜5を形成してい
るが、図3に示す窒化物系半導体の形成方法により基板
1,1A上に各層2,3,4a,5aを形成してもよ
い。この場合、製造された半導体レーザ素子において
は、半導体レーザ素子500,501において前述した
効果と同様の効果が得られる。
Furthermore, the semiconductor laser devices 500 and 501
In the method, the respective layers 2 to 5 are formed on the substrates 1 and 1A by the method of forming the nitride semiconductor shown in FIGS. 1 and 2, but the substrates 1 and 1 are formed by the method of forming the nitride semiconductor shown in FIG. Each layer 2, 3, 4a, 5a may be formed on 1A. In this case, in the manufactured semiconductor laser device, the same effects as those described above in the semiconductor laser devices 500 and 501 can be obtained.

【0212】ここで、図3に示す窒化物系半導体の形成
方法により形成された図3の第2GaN層5aにおいて
は、SiO2 膜15を用いた図3の第1GaN層4aの
選択横方向成長により、さらに転位の低減が図られてい
る。したがって、このような図3の第2GaN層5a上
に形成された図11または図12の各層104〜112
においては、より結晶性の向上が図られる。それによ
り、この場合の半導体レーザ素子においては、さらに素
子特性および信頼性の向上が図られる。
[0212] Here, in the 2GaN layer 5a of Figure 3 formed by the method of forming a nitride-based semiconductor shown in FIG. 3, lateral overgrowth of the 1GaN layer 4a of Figure 3 using the SiO 2 film 15 As a result, dislocations are further reduced. Therefore, the respective layers 104 to 112 of FIG. 11 or FIG. 12 formed on the second GaN layer 5a of FIG.
In, the crystallinity is further improved. Thereby, in the semiconductor laser device in this case, the device characteristics and the reliability are further improved.

【0213】第5の発明に係る半導体レーザ素子は、第
2の発明に係る窒化物系半導体の形成方法を用いて製造
された半導体レーザ素子である。この場合について以下
に説明する。
The semiconductor laser device according to the fifth invention is a semiconductor laser device manufactured by using the method for forming a nitride semiconductor according to the second invention. This case will be described below.

【0214】第5の発明の一実施例における半導体レー
ザ素子は、以下の点を除いて、図11の半導体レーザ素
子500と同様の構造を有する。
The semiconductor laser device according to one embodiment of the fifth invention has the same structure as the semiconductor laser device 500 of FIG. 11 except for the following points.

【0215】この場合、図4および図5に示す窒化物系
半導体の形成方法により、図4および図5に示すよう
に、サファイア基板11上に、アンドープのAlGaN
からなるAlGaNバッファ層12およびアンドープの
GaNからなるGaN層13が順に形成されている。こ
のGaN層13上に、図11の各層104〜112が形
成されている。なお、サファイア基板11の代わりに、
サファイア以外の絶縁体からなる基板を用いてもよい。
In this case, the undoped AlGaN is formed on the sapphire substrate 11 by the method of forming the nitride-based semiconductor shown in FIGS. 4 and 5 as shown in FIGS.
An AlGaN buffer layer 12 made of GaN and a GaN layer 13 made of undoped GaN are sequentially formed. On this GaN layer 13, the layers 104 to 112 of FIG. 11 are formed. In addition, instead of the sapphire substrate 11,
A substrate made of an insulator other than sapphire may be used.

【0216】本例の半導体レーザ素子において、図4お
よび図5に示す窒化物系半導体の形成方法により形成さ
れた図5のGaN層13は、転位の低減が図られており
かつクラックの発生およびボイドの発生が防止されてい
る。このため、図5のGaN層13上に図11の各層1
04〜112が形成された本例の半導体素子において
は、半導体レーザ素子500において前述した効果と同
様の効果が得られる。なお、ボイドが残っていてもよ
い。
In the semiconductor laser device of this example, the GaN layer 13 of FIG. 5 formed by the method of forming a nitride-based semiconductor shown in FIGS. 4 and 5 has reduced dislocations and has cracks and Void formation is prevented. Therefore, each layer 1 of FIG. 11 is placed on the GaN layer 13 of FIG.
In the semiconductor device of this example in which the semiconductor devices 04 to 112 are formed, the same effects as those described above in the semiconductor laser device 500 can be obtained. Note that voids may remain.

【0217】ここで、本例においては、図4および図5
に示すように、AlGaNバッファ層12上に1回Ga
Nを成長させることにより、転位の低減されたGaN層
13が形成される。したがって、本例の半導体レーザ素
子は製造が容易である。
Here, in this example, FIGS.
As shown in FIG.
By growing N, a GaN layer 13 with reduced dislocations is formed. Therefore, the semiconductor laser device of this example is easy to manufacture.

【0218】第5の発明の他の実施例における半導体レ
ーザ素子は、以下の点を除いて、図12の半導体レーザ
素子501と同様の構造を有する。
A semiconductor laser device according to another embodiment of the fifth invention has the same structure as the semiconductor laser device 501 of FIG. 12, except for the following points.

【0219】この場合、図4および図5に示す窒化物系
半導体の形成方法により、n−Si基板上に、図4およ
び図5に示すように、n−AlGaNからなるAlGa
Nバッファ層12およびn−GaNからなるGaN層1
3が形成されている。この図5のGaN層13上に図1
2の各層105〜112が形成されている。なお、n−
Si基板の代わりに、Si以外の半導体からなる基板を
用いてもよい。
In this case, as shown in FIGS. 4 and 5, AlGa made of n-AlGaN is formed on the n-Si substrate by the method of forming the nitride-based semiconductor shown in FIGS.
N buffer layer 12 and GaN layer 1 composed of n-GaN
3 are formed. The GaN layer 13 shown in FIG.
Two layers 105 to 112 are formed. Note that n-
A substrate made of a semiconductor other than Si may be used instead of the Si substrate.

【0220】本例の半導体レーザ素子において、図4お
よび図5に示す窒化物系半導体の形成方法により形成さ
れた図5のGaN層13は、転位の低減が図られており
かつクラックの発生およびボイドの発生が防止されてい
る。このため、図5のGaN層13上に図12の各層1
05〜112が形成された本例の半導体レーザ素子にお
いては、半導体レーザ素子501において前述した効果
と同様の効果が得られる。なお、ボイドが残っていても
よい。
In the semiconductor laser device of this example, the GaN layer 13 of FIG. 5 formed by the method of forming a nitride semiconductor shown in FIGS. 4 and 5 has reduced dislocations, and has cracks and Void formation is prevented. Therefore, each layer 1 of FIG. 12 is placed on the GaN layer 13 of FIG.
In the semiconductor laser device of this example in which the layers 05 to 112 are formed, the same effects as those described above in the semiconductor laser device 501 can be obtained. Note that voids may remain.

【0221】ここで、本例においては、図4および図5
に示すように、AlGaNバッファ層12上に1回Ga
Nを成長させることにより、転位の低減されたGaN層
13が形成される。したがって、本例の半導体レーザ素
子は製造が容易である。
Here, in this example, FIGS.
As shown in FIG.
By growing N, a GaN layer 13 with reduced dislocations is formed. Therefore, the semiconductor laser device of this example is easy to manufacture.

【0222】特に、本例においては、エッチングの容易
なn−Si基板が用いられているため、図4に示すよう
な凹部をエッチングにより容易に形成することができ
る。したがって、本例の半導体レーザ素子は、より製造
が容易である。
In particular, in this example, since an n-Si substrate which is easily etched is used, a concave portion as shown in FIG. 4 can be easily formed by etching. Therefore, the semiconductor laser device of this example is easier to manufacture.

【0223】上記の第5の発明の2つの実施例における
半導体レーザ素子においては、図4および図5で前述し
たように、転位が一様に低減されるので、基板上の窒化
物系半導体層のいかなる部分に素子領域(発光部)を形
成しても前述した効果が得られる。しかしながら、基板
の凹部上の窒化物系半導体層の中央部の領域において、
比較的転位密度の高い領域が形成される。このため、半
導体レーザ素子において、基板の凹部上の中央部を除く
領域に素子領域(発光部)を形成することが好ましい。
さらに、中央部を除く凹部上に転位密度の特に低減され
た領域が形成されるため、基板の凹部上の中央部を除い
た、凹部上の領域に素子領域(発光部)を形成すること
が好ましい。
In the semiconductor laser device according to the two embodiments of the fifth invention, dislocations are uniformly reduced as described above with reference to FIGS. 4 and 5, so that the nitride-based semiconductor layer The above-described effects can be obtained even if an element region (light emitting portion) is formed in any part of the device. However, in the central region of the nitride-based semiconductor layer on the concave portion of the substrate,
A region having a relatively high dislocation density is formed. For this reason, in the semiconductor laser device, it is preferable to form an element region (light emitting portion) in a region other than the center portion on the concave portion of the substrate.
Further, since a region having a particularly reduced dislocation density is formed on the concave portion excluding the central portion, an element region (light emitting portion) can be formed in a region on the concave portion except for the central portion on the concave portion of the substrate. preferable.

【0224】また、上記の第5の発明のさらに他の実施
例における半導体レーザ素子として、図7および図8に
示す窒化物系半導体の形成方法により、図7および図8
に示すように基板上にAlGaNバッファ層42および
GaN層43が順に形成され、この図8のGaN層43
上に図11または図12の各層104〜112が形成さ
れた半導体レーザ素子であってもよい。このような半導
体レーザ素子においても、図4および図5に示す窒化物
系半導体の形成方法により図4および図5に示すAlG
aNバッファ層12およびGaN層13が形成された上
記の2つの実施例の半導体レーザ素子において前述した
効果と同様の効果が得られる。
FIGS. 7 and 8 show a semiconductor laser device according to still another embodiment of the fifth invention, which is formed by the method of forming a nitride semiconductor shown in FIGS. 7 and 8.
As shown in FIG. 8, an AlGaN buffer layer 42 and a GaN layer 43 are sequentially formed on a substrate.
A semiconductor laser device in which the layers 104 to 112 of FIG. 11 or 12 are formed thereon may be used. Also in such a semiconductor laser device, the AlG shown in FIGS. 4 and 5 is formed by the method of forming the nitride-based semiconductor shown in FIGS.
The same effects as described above can be obtained in the semiconductor laser devices of the above two embodiments in which the aN buffer layer 12 and the GaN layer 13 are formed.

【0225】第6の発明に係る半導体レーザ素子は、第
3の発明に係る窒化物系半導体の形成方法を用いて製造
した半導体レーザ素子である。この場合について以下に
説明する。
A semiconductor laser device according to a sixth invention is a semiconductor laser device manufactured by using the method for forming a nitride semiconductor according to the third invention. This case will be described below.

【0226】第6の発明の一実施例における半導体レー
ザ素子は、以下の点を除いて、図11の半導体レーザ素
子500と同様の構造を有する。
The semiconductor laser device according to the sixth embodiment of the present invention has the same structure as the semiconductor laser device 500 shown in FIG. 11 except for the following points.

【0227】この場合、図9に示す窒化物系半導体の形
成方法により、図9に示すように、サファイア基板51
上に、アンドープのAlGaNからなる複数のストライ
プ状のAlGaNバッファ層52aが形成されている。
さらに、AlGaNバッファ層52a上およびAlGa
Nバッファ層52aの間で露出したサファイア基板51
上に、アンドープのGaNからなるGaN層53が形成
されている。この図9のGaN層53上に、図10の各
層104〜112が形成されている。なお、サファイア
基板51の代わりに、サファイア以外の絶縁体からなる
基板を用いてもよい。
In this case, the sapphire substrate 51 is formed as shown in FIG. 9 by the method of forming the nitride semiconductor shown in FIG.
A plurality of striped AlGaN buffer layers 52a made of undoped AlGaN are formed thereon.
Further, on the AlGaN buffer layer 52a and on the AlGa
Sapphire substrate 51 exposed between N buffer layers 52a
A GaN layer 53 made of undoped GaN is formed thereon. The layers 104 to 112 of FIG. 10 are formed on the GaN layer 53 of FIG. Instead of the sapphire substrate 51, a substrate made of an insulator other than sapphire may be used.

【0228】本例の半導体レーザ素子において、図9に
示す窒化物系半導体の形成方法により形成された図9の
GaN層53は、転位の低減が図られるとともにクラッ
クの発生およびボイドの発生が防止されている。このた
め、図9のGaN層53上に図11の各層104〜11
2が形成された本例の半導体レーザ素子においては、半
導体レーザ素子500において前述した効果と同様の効
果が得られる。なお、ボイドが残っていてもよい。
In the semiconductor laser device of this example, the GaN layer 53 of FIG. 9 formed by the method of forming a nitride semiconductor shown in FIG. 9 can reduce dislocations and prevent cracks and voids. Have been. Therefore, each of the layers 104 to 11 of FIG. 11 is formed on the GaN layer 53 of FIG.
In the semiconductor laser device of the present example in which 2 is formed, the same effects as those described above in the semiconductor laser device 500 can be obtained. Note that voids may remain.

【0229】ここで、本例においては、図9に示すよう
に、AlGaNバッファ層52a上に1回GaNを成長
させることにより、転位の低減されたGaN層53が得
られる。また、本例においては、低温で成長させたAl
GaNバッファ層52のエッチングが容易であることか
ら、複数のストライプ状のAlGaNバッファ層52a
を容易に形成することができる。したがって、本例の半
導体レーザ素子は、製造が容易である。
Here, in this example, as shown in FIG. 9, by growing GaN once on the AlGaN buffer layer 52a, a GaN layer 53 with reduced dislocation is obtained. Further, in this example, Al grown at a low temperature is used.
Since the etching of the GaN buffer layer 52 is easy, a plurality of striped AlGaN buffer layers 52a are formed.
Can be easily formed. Therefore, the semiconductor laser device of this example is easy to manufacture.

【0230】第6の発明の他の実施例における半導体レ
ーザ素子は、以下の点を除いて、図12の半導体レーザ
素子501と同様の構造を有する。
A semiconductor laser device according to another embodiment of the sixth invention has the same structure as the semiconductor laser device 501 of FIG. 12, except for the following points.

【0231】この場合、図9に示す窒化物系半導体の形
成方法により、図9に示すように、n−Si基板上に、
n−AlGaNからなる複数のストライプ状のAlGa
Nバッファ層52aが形成されている。さらに、AlG
aNバッファ層52a上およびAlGaNバッファ層5
2aの間で露出したn−Si基板上に、n−GaNから
なるGaN層53が形成されている。この図9のGaN
層53上に、図12の各層105〜112が形成されて
いる。なお、Si基板の代わりに、Si以外の半導体か
らなる基板を用いてもよい。
In this case, according to the method of forming a nitride-based semiconductor shown in FIG. 9, as shown in FIG.
Plural stripe-shaped AlGa made of n-AlGaN
An N buffer layer 52a is formed. Furthermore, AlG
aN buffer layer 52a and AlGaN buffer layer 5
The GaN layer 53 made of n-GaN is formed on the n-Si substrate exposed between 2a. The GaN of FIG.
The layers 105 to 112 of FIG. 12 are formed on the layer 53. Note that a substrate made of a semiconductor other than Si may be used instead of the Si substrate.

【0232】本例の半導体レーザ素子において、図9に
示す窒化物系半導体の形成方法により形成された図9の
GaN層53は、転位の低減が図られるとともにクラッ
クの発生およびボイドの発生が防止されている。このた
め、図9のGaN層53上に図12の各層105〜11
2が形成された本例の半導体レーザ素子においては、半
導体レーザ素子501において前述した効果と同様の効
果が得られる。なお、ボイドが残っていてもよい。
In the semiconductor laser device of this example, the GaN layer 53 of FIG. 9 formed by the method of forming a nitride semiconductor shown in FIG. 9 can reduce dislocations and prevent cracks and voids. Have been. Therefore, each layer 105 to 11 of FIG. 12 is formed on the GaN layer 53 of FIG.
In the semiconductor laser device of the present example in which 2 is formed, the same effects as those described above in the semiconductor laser device 501 can be obtained. Note that voids may remain.

【0233】ここで、本例においては、図9に示すよう
に、AlGaNバッファ層52a上に1回GaNを成長
させることにより、転位の低減されたGaN層53が得
られる。また、本例においては、低温で成長させたAl
GaNバッファ層52のエッチングが容易であることか
ら、複数のストライプ状のAlGaNバッファ層52a
を容易に形成することができる。したがって、本例の半
導体レーザ素子は、製造が容易である。
Here, in this example, as shown in FIG. 9, by growing GaN once on the AlGaN buffer layer 52a, a GaN layer 53 with reduced dislocations can be obtained. Further, in this example, Al grown at a low temperature is used.
Since the etching of the GaN buffer layer 52 is easy, a plurality of striped AlGaN buffer layers 52a are formed.
Can be easily formed. Therefore, the semiconductor laser device of this example is easy to manufacture.

【0234】上記の第6の発明の2つの実施例における
半導体レーザ素子においては、図9で前述したように、
転位は一様に低減されるので、基板上の窒化物系半導体
層のいかなる部分に素子領域(発光部)を形成しても前
述した効果が得られる。しかしながら、基板の露出した
領域上の窒化物系半導体層の中央部の領域において、比
較的転位密度の高い領域が形成される。このため、半導
体レーザ素子において、基板の露出した領域上の中央部
を除く領域に素子領域(発光部)を形成することが好ま
しい。さらに、中央部を除く基板の露出した領域上に転
位密度の特に低減された領域が形成されるため、基板の
露出した領域上の中央部を除いた、基板の露出した領域
上の領域に素子領域(発光部)を形成することが好まし
い。
In the semiconductor laser device according to the two embodiments of the sixth invention, as described above with reference to FIG.
Since the dislocation is uniformly reduced, the above-described effect can be obtained even if an element region (light emitting portion) is formed in any part of the nitride-based semiconductor layer on the substrate. However, a region having a relatively high dislocation density is formed in the central region of the nitride-based semiconductor layer on the exposed region of the substrate. For this reason, in a semiconductor laser device, it is preferable to form an element region (light emitting portion) in a region other than a central portion on an exposed region of the substrate. Furthermore, since a region having a particularly reduced dislocation density is formed on the exposed region of the substrate except for the central portion, the element is located in the region on the exposed region of the substrate except for the central portion on the exposed region of the substrate. It is preferable to form a region (light emitting portion).

【0235】上記においては、第1〜第3の発明に係る
窒化物系半導体の形成方法を用いて製造した半導体レー
ザ素子について説明したが、第1〜第3の発明に係る窒
化物系半導体の形成方法は、半導体レーザ素子以外の半
導体素子、例えば発光ダイオード等の半導体発素子、フ
ォトダイオード等の受光素子、トランジスタ等の電子素
子の製造に適用することも可能である。
In the above description, the semiconductor laser device manufactured by using the method for forming a nitride semiconductor according to the first to third inventions has been described. The formation method can be applied to the manufacture of semiconductor devices other than the semiconductor laser device, for example, semiconductor light emitting devices such as light emitting diodes, light receiving devices such as photodiodes, and electronic devices such as transistors.

【0236】第1〜第6の発明において、各層は、Ga
N(窒化ガリウム)、AlN(窒化アルミニウム)、I
nN(窒化インジウム)、BN(窒化ホウ素)もしくは
TlN(窒化タリウム)またはこれらの混晶等のIII −
V族窒化物系半導体およびこれら混晶にAs、Pおよび
Sbのうち少なくとも1つの元素を含む混晶等のIII−
V族窒化物系半導体から構成されていればよい。
In the first to sixth inventions, each layer is made of Ga.
N (gallium nitride), AlN (aluminum nitride), I
III- such as nN (indium nitride), BN (boron nitride) or TlN (thallium nitride) or a mixed crystal thereof;
III-type semiconductors such as group V nitride semiconductors and mixed crystals containing at least one of As, P and Sb in these mixed crystals;
What is necessary is just to consist of a group V nitride semiconductor.

【0237】また、第2、3、5および6の発明におい
て、半導体の結晶構造はウルツ鉱型であってもよく、あ
るいは閃亜鉛鉱型であってもよい。
In the second, third, fifth and sixth inventions, the semiconductor may have a wurtzite type crystal structure or a zinc blende type crystal structure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の発明の一実施例における窒化物系半導体
の形成方法を示す模式的工程断面図である。
FIG. 1 is a schematic process sectional view showing a method for forming a nitride semiconductor according to an embodiment of the first invention.

【図2】第1の発明の一実施例における窒化物系半導体
の形成方法を示す模式的工程断面図である。
FIG. 2 is a schematic process sectional view showing a method for forming a nitride-based semiconductor according to one embodiment of the first invention.

【図3】第1の発明の他の実施例における窒化物系半導
体の形成方法を示す模式的工程断面図である。
FIG. 3 is a schematic process sectional view showing a method for forming a nitride semiconductor according to another embodiment of the first invention.

【図4】第2の発明の一実施例における窒化物系半導体
の形成方法を示す模式的工程断面図である。
FIG. 4 is a schematic process sectional view showing a method of forming a nitride-based semiconductor according to one embodiment of the second invention.

【図5】第2の発明の一実施例における窒化物系半導体
の形成方法を示す模式的工程断面図である。
FIG. 5 is a schematic process sectional view showing a method of forming a nitride-based semiconductor according to one embodiment of the second invention.

【図6】図4および図5に示す窒化物系半導体の形成方
法に用いる基板の他の例を示す図である。
FIG. 6 is a view showing another example of the substrate used in the method for forming the nitride-based semiconductor shown in FIGS. 4 and 5;

【図7】第2の発明の他の実施例における窒化物系半導
体の形成方法を示す模式的工程断面図である。
FIG. 7 is a schematic sectional view showing a step of a method for forming a nitride-based semiconductor according to another embodiment of the second invention.

【図8】第2の発明の他の実施例における窒化物系半導
体の形成方法を示す模式的工程断面図である。
FIG. 8 is a schematic process sectional view showing a method of forming a nitride-based semiconductor according to another embodiment of the second invention.

【図9】第3の発明の一実施例における窒化物系半導体
の形成方法を示す模式的工程断面図である。
FIG. 9 is a schematic process sectional view showing a method for forming a nitride-based semiconductor according to one embodiment of the third invention.

【図10】図9の実施例におけるエッチングするバッフ
ァ層の幅wと残すバッファ層の幅bとの好ましい範囲を
示す図である。
10 is a diagram showing a preferred range of a width w of a buffer layer to be etched and a width b of a remaining buffer layer in the embodiment of FIG. 9;

【図11】第4の発明の一実施例における半導体レーザ
素子を示す模式的斜視図である。
FIG. 11 is a schematic perspective view showing a semiconductor laser device according to an example of the fourth invention.

【図12】第4の発明の他の実施例における半導体レー
ザ素子を示す模式的斜視図である。
FIG. 12 is a schematic perspective view showing a semiconductor laser device according to another embodiment of the fourth invention.

【図13】従来の選択横方向成長を用いた窒化物系半導
体の形成方法を示す模式的工程断面図である。
FIG. 13 is a schematic process sectional view showing a conventional method of forming a nitride-based semiconductor using selective lateral growth.

【符号の説明】[Explanation of symbols]

1,11,21,31,51,201 サファイア基板 2,12,42,52,52a AlGaNバッファ層 4,4a 第1GaN層 5,5a 第2GaN層 13,43,53 GaN層 104 n−GaNコンタクト層 105 n−AlGaInNクラック防止層 106 n−AlGaN第2クラッド層 107 n−GaN第1クラッド層 108 MQW発光層 109 p−GaN第1クラッド層 110 p−AlGaN第2クラッド層 111 n−GaN電流狭窄層 112 p−GaNコンタクト層 500,501 半導体レーザ素子 1,11,21,31,51,201 Sapphire substrate 2,12,42,52,52a AlGaN buffer layer 4,4a first GaN layer 5,5a second GaN layer 13,43,53 GaN layer 104 n-GaN contact layer 105 n-AlGaInN crack prevention layer 106 n-AlGaN second cladding layer 107 n-GaN first cladding layer 108 MQW light emitting layer 109 p-GaN first cladding layer 110 p-AlGaN second cladding layer 111 n-GaN current confinement layer 112 p-GaN contact layer 500,501 Semiconductor laser device

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 基板のC面上に第1の窒化物系半導体層
を成長させ、前記第1の窒化物系半導体層においてC面
から所定の方向に所定の角度傾斜した面を露出させ、前
記第1の窒化物系半導体層の前記傾斜した面上に前記第
1の窒化物系半導体層よりも単結晶に近い第2の窒化物
系半導体層を成長させることを特徴とする窒化物系半導
体の形成方法。
A first nitride-based semiconductor layer is grown on a C-plane of the substrate, and a surface of the first nitride-based semiconductor layer inclined at a predetermined angle from the C-plane in a predetermined direction is exposed; Growing a second nitride-based semiconductor layer closer to a single crystal than the first nitride-based semiconductor layer on the inclined surface of the first nitride-based semiconductor layer. A method for forming a semiconductor.
【請求項2】 前記第1の窒化物系半導体層の表面を研
磨することにより前記C面から所定の方向に所定の角度
傾斜した面を露出させることを特徴とする請求項1記載
の窒化物系半導体の形成方法。
2. The nitride according to claim 1, wherein the surface of the first nitride-based semiconductor layer is polished to expose a surface inclined at a predetermined angle from the C-plane in a predetermined direction. Method of forming a system semiconductor.
【請求項3】 前記第1の窒化物系半導体層を成長させ
る過程で前記C面から所定の方向に所定の角度傾斜した
面を露出させることを特徴とする請求項1記載の窒化物
系半導体の形成方法。
3. The nitride-based semiconductor according to claim 1, wherein a surface inclined at a predetermined angle from said C-plane in a predetermined direction is exposed in a process of growing said first nitride-based semiconductor layer. Formation method.
【請求項4】 半導体基板上に窒化物系半導体層を成長
させる窒化物系半導体の形成方法において、前記半導体
基板は、IV族半導体、IV−IV族半導体またはII−VI族半
導体からなる半導体基板であり、前記半導体基板の表面
に凹凸パターンを形成し、前記凹凸パターン上に前記窒
化物系半導体層を成長させることを特徴とする窒化物系
半導体の形成方法。
4. A method for forming a nitride-based semiconductor on which a nitride-based semiconductor layer is grown on a semiconductor substrate, wherein the semiconductor substrate comprises a group IV semiconductor, a group IV-IV semiconductor, or a group II-VI semiconductor. Forming a concave-convex pattern on a surface of the semiconductor substrate, and growing the nitride-based semiconductor layer on the concave-convex pattern.
【請求項5】 半導体基板上に窒化物系半導体層を成長
させる窒化物系半導体の形成方法において、前記半導体
基板は、格子定数が前記窒化物系半導体層の格子定数と
異なるIII −V族半導体からなる半導体基板であり、前
記半導体基板の表面に凹凸パターンを形成し、前記凹凸
パターン上に前記窒化物系半導体層を成長させることを
特徴とする窒化物系半導体の形成方法。
5. A method of forming a nitride-based semiconductor in which a nitride-based semiconductor layer is grown on a semiconductor substrate, wherein the semiconductor substrate has a lattice constant different from that of the nitride-based semiconductor layer. A method of forming a nitride-based semiconductor, comprising: forming a concavo-convex pattern on a surface of the semiconductor substrate; and growing the nitride-based semiconductor layer on the concavo-convex pattern.
【請求項6】 絶縁体基板上に窒化物系半導体層を成長
させる窒化物系半導体の形成方法において、前記絶縁体
基板の表面に凹凸パターンを形成し、前記凹凸パターン
上に前記窒化物系半導体層を成長させることを特徴とす
る窒化物系半導体の形成方法。
6. A method for forming a nitride-based semiconductor on which a nitride-based semiconductor layer is grown on an insulator substrate, wherein an uneven pattern is formed on a surface of the insulator substrate, and the nitride-based semiconductor is formed on the uneven pattern. A method for forming a nitride-based semiconductor, comprising growing a layer.
【請求項7】 基板の表面に凹凸パターンを形成し、前
記凹凸パターン上にバッファ層を成長させ、前記凹凸パ
ターン上および前記バッファ層上に窒化物系半導体層を
表面がほぼ平坦になるまで成長させることを特徴とする
窒化物系半導体の形成方法。
7. An uneven pattern is formed on a surface of a substrate, a buffer layer is grown on the uneven pattern, and a nitride-based semiconductor layer is grown on the uneven pattern and the buffer layer until the surface is substantially flat. A method for forming a nitride semiconductor.
【請求項8】 前記凹凸パターンは、ストライプ状に延
びる凹部および凸部を有することを特徴とする請求項5
〜7のいずれかに記載の窒化物系半導体の形成方法。
8. The method according to claim 5, wherein the concave / convex pattern has concave portions and convex portions extending in a stripe shape.
8. The method for forming a nitride-based semiconductor according to any one of claims 1 to 7.
【請求項9】 前記凹凸パターンは、2次元的に分散配
置された複数の凹部または凸部を有することを特徴とす
る請求項5〜7のいずれかに記載の窒化物系半導体の形
成方法。
9. The method for forming a nitride-based semiconductor according to claim 5, wherein said concave / convex pattern has a plurality of concave portions or convex portions two-dimensionally dispersed.
【請求項10】 前記凹凸パターンは、階段状の段差を
有することを特徴とする請求項5〜7のいずれかに記載
の窒化物系半導体の形成方法。
10. The method according to claim 5, wherein the uneven pattern has a step-like step.
【請求項11】 半導体基板上に窒化物系半導体層を成
長させる窒化物系半導体の形成方法において、前記半導
体基板は、IV族半導体、IV−IV族半導体、またはII−VI
族半導体からなる半導体基板であり、前記半導体基板上
にエッチングにより間隔Xで分散的に幅Yの複数のバッ
ファ層を形成し、間隔X[μm]および幅Y[μm]が
Y[μm]≦−X[μm]+40[μm]かつY[μ
m]≧1[μm]かつX[μm]≧1[μm]の関係を
満足し、前記半導体基板上および前記複数のバッファ層
上に窒化物系半導体層を形成することを特徴とする窒化
物系半導体の形成方法。
11. A method for forming a nitride-based semiconductor on which a nitride-based semiconductor layer is grown on a semiconductor substrate, wherein the semiconductor substrate comprises a group IV semiconductor, a group IV-IV semiconductor, or a group II-VI semiconductor.
A plurality of buffer layers having a width Y dispersedly at intervals X on the semiconductor substrate by etching, wherein the interval X [μm] and the width Y [μm] are Y [μm] ≦ −X [μm] +40 [μm] and Y [μ
m] ≧ 1 [μm] and X [μm] ≧ 1 [μm], and a nitride-based semiconductor layer is formed on the semiconductor substrate and the plurality of buffer layers. Method of forming a system semiconductor.
【請求項12】 半導体基板上に窒化物系半導体層を成
長させる窒化物系半導体の形成方法において、前記半導
体基板は、格子定数が前記窒化物系半導体層の格子定数
と異なるIII −V族半導体からなる半導体基板であり、
前記半導体基板上にエッチングにより間隔Xで分散的に
幅Yの複数のバッファ層を形成し、間隔X[μm]およ
び幅Y[μm]がY[μm]≦−X[μm]+40[μ
m]かつY[μm]≧1[μm]かつX[μm]≧1
[μm]の関係を満足し、前記半導体基板上および前記
複数のバッファ層上に窒化物系半導体層を形成すること
を特徴とする窒化物系半導体の形成方法。
12. A method of forming a nitride-based semiconductor in which a nitride-based semiconductor layer is grown on a semiconductor substrate, wherein the semiconductor substrate has a lattice constant different from that of the nitride-based semiconductor layer. A semiconductor substrate consisting of
A plurality of buffer layers having a width Y are formed on the semiconductor substrate by etching at a distance X, and the distance X [μm] and the width Y [μm] are Y [μm] ≦ −X [μm] +40 [μ].
m] and Y [μm] ≧ 1 [μm] and X [μm] ≧ 1
A nitride semiconductor layer that satisfies the relationship of [μm] and forms a nitride semiconductor layer on the semiconductor substrate and the plurality of buffer layers.
【請求項13】 絶縁体基板に窒化物系半導体層を成長
させる窒化物系半導体の形成方法において、前記絶縁体
基板上にエッチングにより間隔Xで分散的に幅Yの複数
のバッファ層を形成し、間隔X[μm]および幅Y[μ
m]がY[μm]≦−X[μm]+40[μm]かつY
[μm]≧1[μm]かつX[μm]≧1[μm]の関
係を満足し、前記絶縁体基板上および前記複数のバッフ
ァ層上に窒化物系半導体層を形成することを特徴とする
窒化物系半導体の形成方法。
13. A method for forming a nitride semiconductor in which a nitride semiconductor layer is grown on an insulator substrate, wherein a plurality of buffer layers having a width Y are formed dispersively at an interval X by etching on the insulator substrate. , Interval X [μm] and width Y [μ
m] is Y [μm] ≦ −X [μm] +40 [μm] and Y
A nitride semiconductor layer is formed on the insulating substrate and the plurality of buffer layers, satisfying a relationship of [μm] ≧ 1 [μm] and X [μm] ≧ 1 [μm]. A method for forming a nitride-based semiconductor.
【請求項14】 前記複数のバッファ層は、ストライプ
状に配置されることを特徴とする請求項11〜13のい
ずれかに記載の窒化物系半導体の形成方法。
14. The method according to claim 11, wherein the plurality of buffer layers are arranged in a stripe pattern.
【請求項15】 前記複数のバッファ層は、2次元的に
分散配置されることを特徴とする請求項11〜13のい
ずれかに記載の窒化物系半導体の形成方法。
15. The method according to claim 11, wherein the plurality of buffer layers are two-dimensionally dispersed.
【請求項16】 基板のC面上に第1の窒化物系半導体
層が形成され、前記第1の窒化物系半導体層のC面から
所定の方向に所定の角度傾斜した面上に、前記第1の窒
化物系半導体層よりも単結晶に近い第2の窒化物系半導
体層が形成され、前記第2の窒化物系半導体層上に、素
子領域を含む窒化物系半導体層が形成されたことを特徴
とする窒化物系半導体素子。
16. A first nitride-based semiconductor layer is formed on a C-plane of a substrate, and the first nitride-based semiconductor layer is formed on a plane inclined at a predetermined angle in a predetermined direction from the C-plane of the first nitride-based semiconductor layer. Forming a second nitride-based semiconductor layer closer to a single crystal than the first nitride-based semiconductor layer; and forming a nitride-based semiconductor layer including an element region on the second nitride-based semiconductor layer. A nitride-based semiconductor device.
【請求項17】 半導体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、前記半導体基板
は、IV族半導体、IV−IV族半導体またはII−IV族半導体
からなる半導体基板であり、前記半導体基板の表面に凹
凸パターンが形成され、前記凹凸パターン上に素子領域
を含む窒化物系半導体層が形成されたことを特徴とする
窒化物系半導体素子。
17. A nitride semiconductor device having a nitride semiconductor layer formed on a semiconductor substrate, wherein the semiconductor substrate is a semiconductor substrate made of a group IV semiconductor, a group IV-IV semiconductor, or a group II-IV semiconductor. A nitride-based semiconductor device, wherein an uneven pattern is formed on a surface of the semiconductor substrate, and a nitride-based semiconductor layer including an element region is formed on the uneven pattern.
【請求項18】 半導体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、前記半導体基板
は、格子定数が前記窒化物系半導体層の格子定数と異な
るIII −V族半導体からなる半導体基板であり、前記半
導体基板の表面に凹凸パターンが形成され、前記凹凸パ
ターン上に素子領域を含む窒化物系半導体層が形成され
たことを特徴とする窒化物系半導体素子。
18. A nitride semiconductor device in which a nitride semiconductor layer is formed on a semiconductor substrate, wherein the semiconductor substrate is made of a III-V semiconductor having a lattice constant different from that of the nitride semiconductor layer. A nitride semiconductor device comprising: a semiconductor substrate formed by forming an uneven pattern on a surface of the semiconductor substrate; and a nitride semiconductor layer including an element region formed on the uneven pattern.
【請求項19】 絶縁体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、前記絶縁体基板
の表面に凹凸パターンが形成され、前記凹凸パターン上
に素子領域を含む窒化物系半導体層が形成されたことを
特徴とする窒化物系半導体素子。
19. A nitride semiconductor device in which a nitride semiconductor layer is formed on an insulator substrate, wherein a nitride pattern is formed on the surface of the insulator substrate, and includes an element region on the uneven pattern. A nitride-based semiconductor device having a base-semiconductor layer formed thereon.
【請求項20】 基板の表面に凹凸パターンが形成さ
れ、前記凹凸パターン上にバッファ層が形成され、前記
凹凸パターン上および前記バッファ層上に少なくとも部
分的にほぼ平坦な表面を有する第1の窒化物系半導体層
が形成され、前記第1の窒化物系半導体層の前記平坦な
表面に、素子領域を含む第2の窒化物系半導体層が形成
されたことを特徴とする窒化物系半導体素子。
20. A first nitride having an uneven pattern formed on a surface of a substrate, a buffer layer formed on the uneven pattern, and having a substantially flat surface at least partially on the uneven pattern and the buffer layer. Wherein a nitride-based semiconductor layer is formed, and a second nitride-based semiconductor layer including an element region is formed on the flat surface of the first nitride-based semiconductor layer. .
【請求項21】 前記凹凸パターンの凹部の中央を除く
領域に前記素子領域を含む第2の窒化物系半導体層が形
成されたことを特徴とする請求項17〜20のいずれか
に記載の窒化物系半導体素子。
21. The nitride according to claim 17, wherein a second nitride-based semiconductor layer including the element region is formed in a region other than the center of the concave portion of the concave-convex pattern. Material semiconductor element.
【請求項22】 半導体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、前記半導体基板
は、IV族半導体、IV−IV族半導体またはII−VI族半導体
からなる半導体基板であり、前記半導体基板上に間隔X
で分散的に幅Yの複数のバッファ層が形成され、間隔X
[μm]および幅Y[μm]がY[μm]≦−X[μ
m]+40[μm]かつY[μm]≧1[μm]かつX
[μm]≧1[μm]の関係を満足し、前記半導体基板
上および前記複数のバッファ層上に窒化物系半導体層が
形成されたことを特徴とする窒化物系半導体素子。
22. A nitride-based semiconductor device having a nitride-based semiconductor layer formed on a semiconductor substrate, wherein the semiconductor substrate is a semiconductor substrate made of a group IV semiconductor, a group IV-IV semiconductor, or a group II-VI semiconductor. And an interval X on the semiconductor substrate.
A plurality of buffer layers having a width Y are formed in a distributed manner,
[Μm] and width Y [μm] are Y [μm] ≦ −X [μ
m] +40 [μm] and Y [μm] ≧ 1 [μm] and X
A nitride semiconductor device satisfying a relationship of [μm] ≧ 1 [μm], wherein a nitride semiconductor layer is formed on the semiconductor substrate and the plurality of buffer layers.
【請求項23】 半導体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、前記半導体基板
は、格子定数が前記窒化物系半導体層の格子定数と異な
るIII −V族半導体からなる半導体基板であり、前記半
導体基板上に間隔Xで分散的に幅Yの複数のバッファ層
が形成され、間隔X[μm]および幅Y[μm]がY
[μm]≦−X[μm]+40[μm]かつY[μm]
≧1[μm]かつX[μm]≧1[μm]の関係を満足
し、前記半導体基板上および前記複数のバッファ層上に
窒化物系半導体層が形成されたことを特徴とする窒化物
系半導体素子。
23. In a nitride-based semiconductor device having a nitride-based semiconductor layer formed on a semiconductor substrate, the semiconductor substrate is made of a III-V semiconductor having a lattice constant different from that of the nitride-based semiconductor layer. A plurality of buffer layers having a width Y are formed on the semiconductor substrate in a distributed manner at intervals X, and the interval X [μm] and the width Y [μm] are Y
[Μm] ≦ −X [μm] +40 [μm] and Y [μm]
≧ 1 [μm] and X [μm] ≧ 1 [μm], and a nitride-based semiconductor layer is formed on the semiconductor substrate and the plurality of buffer layers. Semiconductor element.
【請求項24】 絶縁体基板上に窒化物系半導体層が形
成された窒化物系半導体素子において、前記絶縁体基板
基板上に間隔Xで分散的に幅Yのバッファ層が形成さ
れ、間隔X[μm]および幅Y[μm]がY[μm]≦
−X[μm]+40[μm]かつY[μm]≧1[μ
m]かつX[μm]≧1[μm]の関係を満足し、前記
絶縁体基板上および前記複数のバッファ層上に窒化物系
半導体層が形成されたことを特徴とする窒化物系半導体
素子。
24. In a nitride-based semiconductor device having a nitride-based semiconductor layer formed on an insulator substrate, a buffer layer having a width Y is formed dispersively at intervals X on the insulator substrate substrate. [Μm] and width Y [μm] are Y [μm] ≦
−X [μm] +40 [μm] and Y [μm] ≧ 1 [μ
m] and X [μm] ≧ 1 [μm], and a nitride-based semiconductor layer is formed on the insulating substrate and on the plurality of buffer layers. .
JP2000288155A 1999-09-24 2000-09-22 Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device Expired - Lifetime JP3427047B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000288155A JP3427047B2 (en) 1999-09-24 2000-09-22 Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-271428 1999-09-24
JP27142899 1999-09-24
JP2000288155A JP3427047B2 (en) 1999-09-24 2000-09-22 Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device

Publications (2)

Publication Number Publication Date
JP2001160539A true JP2001160539A (en) 2001-06-12
JP3427047B2 JP3427047B2 (en) 2003-07-14

Family

ID=26549710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000288155A Expired - Lifetime JP3427047B2 (en) 1999-09-24 2000-09-22 Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device

Country Status (1)

Country Link
JP (1) JP3427047B2 (en)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176809A (en) * 1999-10-06 2001-06-29 Matsushita Electronics Industry Corp Semiconductor device and semiconductor substrate, and their manufacturing method
JP2003023217A (en) * 2001-07-06 2003-01-24 Sony Corp Light emitting element
WO2003010831A1 (en) * 2001-07-24 2003-02-06 Nichia Corporation Semiconductor light emitting device comprising uneven substrate
JP2003045807A (en) * 2001-07-27 2003-02-14 Nichia Chem Ind Ltd Nitride semiconductor substrate and method for manufacturing the same
JP2003060318A (en) * 2001-06-06 2003-02-28 Matsushita Electric Ind Co Ltd GaN COMPOUND SEMICONDUCTOR EPITAXIAL WAFER AND SEMICONDUCTOR DEVICE USING THE SAME
JP2003115460A (en) * 2001-10-04 2003-04-18 Denso Corp Method for fabricating silicon carbide semiconductor device
US6736894B2 (en) 2001-08-27 2004-05-18 Hoya Corporation Method of manufacturing compound single crystal
JP2004289180A (en) * 2004-06-29 2004-10-14 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting device
JP2004327655A (en) * 2003-04-24 2004-11-18 Sharp Corp Nitride semiconductor laser device, its manufacturing method, and semiconductor optical device
JP2006060164A (en) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology Nitride semiconductor device and method of growing nitride semiconductor crystal
JP2006332714A (en) * 2001-07-24 2006-12-07 Nichia Chem Ind Ltd Semiconductor light-emitting device
JP2006347832A (en) * 2005-06-17 2006-12-28 Sony Corp METHOD FOR DEPOSITING GaN-BASED COMPOUND SEMICONDUCTOR LAYER AND METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT
JP2007529900A (en) * 2004-03-18 2007-10-25 クリー インコーポレイテッド Lithographic method for reducing stacking fault nucleation sites and structure with reduced stacking fault nucleation sites
WO2007125914A1 (en) * 2006-04-28 2007-11-08 Sumitomo Electric Industries, Ltd. Method for manufacturing gallium nitride crystal and gallium nitride wafer
US7462882B2 (en) 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP2009500862A (en) * 2005-07-11 2009-01-08 クリー インコーポレイテッド Laser diode orientation on miscut substrates
JP2009164593A (en) * 2007-12-28 2009-07-23 Advanced Optoelectronic Technology Inc Light emitting diode of group iii nitride-based semiconductor, and manufacturing method thereof
JP2009200514A (en) * 2001-07-24 2009-09-03 Nichia Corp Semiconductor light-emitting device
JP2009242130A (en) * 2008-03-28 2009-10-22 Dowa Electronics Materials Co Ltd Substrate for epitaxial growth and method for manufacturing the same, and group iii nitride semiconductor element
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
US7687382B2 (en) 2003-08-01 2010-03-30 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
JP2010161386A (en) * 1999-10-06 2010-07-22 Panasonic Corp Semiconductor device, semiconductor substrate, and method of manufacturing semiconductor substrate
US7859007B2 (en) 2003-08-20 2010-12-28 Sumitomo Electric Industries, Ltd. Light-emitting device and manufacturing method thereof
WO2011025290A2 (en) * 2009-08-27 2011-03-03 서울옵토디바이스주식회사 High quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof
JP2011077265A (en) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Method for manufacturing group iii nitride semiconductor
WO2011074534A1 (en) * 2009-12-17 2011-06-23 昭和電工株式会社 Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element, and electronic device
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
KR101321356B1 (en) 2007-01-24 2013-10-22 엘지이노텍 주식회사 Nitride semiconductor light emitting device
JP5556657B2 (en) * 2008-05-14 2014-07-23 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
KR20220107068A (en) * 2019-12-19 2022-08-01 루미레즈 엘엘씨 Light emitting diode (LED) devices with high density textures

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5236148B2 (en) 2005-05-12 2013-07-17 日本碍子株式会社 EPITAXIAL SUBSTRATE, SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING EPITAXIAL SUBSTRATE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND METHOD FOR ALIGNING DISLOCATION IN GROUP III NITRIDE CRYSTAL

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343741A (en) * 1991-12-18 1993-12-24 Hiroshi Amano Gallium nitride series semiconductor element and manufacture thereof
JPH07131068A (en) * 1993-10-29 1995-05-19 Toyoda Gosei Co Ltd Nitrogen-group-iii element compound semiconductor light emitting element
JPH11145516A (en) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd Manufacture of gallium nitride compound semiconductor
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
JP2000124500A (en) * 1998-10-15 2000-04-28 Toshiba Corp Gallium nitride semiconductor device
JP2000156348A (en) * 1998-09-16 2000-06-06 Nichia Chem Ind Ltd Nitride semiconductor substrate and element thereof
JP2000156524A (en) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp Semiconductor device, semiconductor substrate and manufacture thereof
JP2000164929A (en) * 1998-11-26 2000-06-16 Sony Corp Semiconductor thin film, semiconductor element, semiconductor device, and manufacture thereof
JP2000244061A (en) * 1998-12-21 2000-09-08 Nichia Chem Ind Ltd Nitride semiconductor and method for growing the same
JP2000299497A (en) * 1999-02-09 2000-10-24 Nichia Chem Ind Ltd Nitride semiconductor element
JP2000331937A (en) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd Semiconductor base material and manufacture thereof
JP2001053012A (en) * 1999-06-28 2001-02-23 Agilent Technol Inc Assembly method of semiconductor device and iii-v-family semiconductor device
JP2001060719A (en) * 1999-08-19 2001-03-06 Nichia Chem Ind Ltd Nitride semiconductor light emitting diode
JP2001093837A (en) * 1999-09-20 2001-04-06 Canon Inc Structure of semiconductor thin film and manufacturing method therefor

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343741A (en) * 1991-12-18 1993-12-24 Hiroshi Amano Gallium nitride series semiconductor element and manufacture thereof
JPH07131068A (en) * 1993-10-29 1995-05-19 Toyoda Gosei Co Ltd Nitrogen-group-iii element compound semiconductor light emitting element
JPH11145516A (en) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd Manufacture of gallium nitride compound semiconductor
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
JP2000156524A (en) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp Semiconductor device, semiconductor substrate and manufacture thereof
JP2000156348A (en) * 1998-09-16 2000-06-06 Nichia Chem Ind Ltd Nitride semiconductor substrate and element thereof
JP2000124500A (en) * 1998-10-15 2000-04-28 Toshiba Corp Gallium nitride semiconductor device
JP2000164929A (en) * 1998-11-26 2000-06-16 Sony Corp Semiconductor thin film, semiconductor element, semiconductor device, and manufacture thereof
JP2000244061A (en) * 1998-12-21 2000-09-08 Nichia Chem Ind Ltd Nitride semiconductor and method for growing the same
JP2000299497A (en) * 1999-02-09 2000-10-24 Nichia Chem Ind Ltd Nitride semiconductor element
JP2000331937A (en) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd Semiconductor base material and manufacture thereof
JP2001053012A (en) * 1999-06-28 2001-02-23 Agilent Technol Inc Assembly method of semiconductor device and iii-v-family semiconductor device
JP2001060719A (en) * 1999-08-19 2001-03-06 Nichia Chem Ind Ltd Nitride semiconductor light emitting diode
JP2001093837A (en) * 1999-09-20 2001-04-06 Canon Inc Structure of semiconductor thin film and manufacturing method therefor

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176809A (en) * 1999-10-06 2001-06-29 Matsushita Electronics Industry Corp Semiconductor device and semiconductor substrate, and their manufacturing method
JP4754057B2 (en) * 1999-10-06 2011-08-24 パナソニック株式会社 Semiconductor device, semiconductor substrate, and manufacturing method thereof
JP2010161386A (en) * 1999-10-06 2010-07-22 Panasonic Corp Semiconductor device, semiconductor substrate, and method of manufacturing semiconductor substrate
JP2003060318A (en) * 2001-06-06 2003-02-28 Matsushita Electric Ind Co Ltd GaN COMPOUND SEMICONDUCTOR EPITAXIAL WAFER AND SEMICONDUCTOR DEVICE USING THE SAME
JP2003023217A (en) * 2001-07-06 2003-01-24 Sony Corp Light emitting element
EP3211677A1 (en) * 2001-07-24 2017-08-30 Nichia Corporation Semiconductor light emitting device comprising uneven substrate
US8148744B2 (en) * 2001-07-24 2012-04-03 Nichia Corporation Semiconductor light emitting device
US8796721B2 (en) 2001-07-24 2014-08-05 Nichia Corporation Semiconductor light emitting device
US9368681B2 (en) 2001-07-24 2016-06-14 Nichia Corporation Semiconductor light emitting device
US8344402B2 (en) 2001-07-24 2013-01-01 Nichia Corporation Semiconductor light emitting device
US6870191B2 (en) 2001-07-24 2005-03-22 Nichia Corporation Semiconductor light emitting device
US20100267181A1 (en) * 2001-07-24 2010-10-21 Nichia Corporation Semiconductor light emitting device
JP2006332714A (en) * 2001-07-24 2006-12-07 Nichia Chem Ind Ltd Semiconductor light-emitting device
US8344403B2 (en) 2001-07-24 2013-01-01 Nichia Corporation Semiconductor light emitting device
KR101211203B1 (en) 2001-07-24 2012-12-11 니치아 카가쿠 고교 가부시키가이샤 Semiconductor Light Emitting Diode Comprising Uneven Substrate
EP2293352B2 (en) 2001-07-24 2021-05-05 Nichia Corporation Semiconductor light emitting device comprising uneven substrate
US8299486B2 (en) 2001-07-24 2012-10-30 Nichia Corporation Semiconductor light emitting device
US8227280B2 (en) * 2001-07-24 2012-07-24 Nichia Corporation Semiconductor light emitting device
US10593833B2 (en) 2001-07-24 2020-03-17 Nichia Corporation Semiconductor light emitting device
JP2012119700A (en) * 2001-07-24 2012-06-21 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2009200514A (en) * 2001-07-24 2009-09-03 Nichia Corp Semiconductor light-emitting device
JP2019216255A (en) * 2001-07-24 2019-12-19 日亜化学工業株式会社 Semiconductor light-emitting element
US7635875B2 (en) * 2001-07-24 2009-12-22 Nichia Corporation Semiconductor light emitting device
JP2016189472A (en) * 2001-07-24 2016-11-04 日亜化学工業株式会社 Semiconductor light emitting element
JP2003318441A (en) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd Semiconductor light emitting element
US20100264447A1 (en) * 2001-07-24 2010-10-21 Nichia Corporation Semiconductor light emitting device
US7745245B2 (en) 2001-07-24 2010-06-29 Nichia Corporation Semiconductor light emitting device
WO2003010831A1 (en) * 2001-07-24 2003-02-06 Nichia Corporation Semiconductor light emitting device comprising uneven substrate
US7804101B2 (en) * 2001-07-24 2010-09-28 Nichia Corporation Semiconductor light-emitting device
KR100952552B1 (en) * 2001-07-24 2010-04-12 니치아 카가쿠 고교 가부시키가이샤 Semiconductor Light Emitting Diode Comprising Uneven Substrate and Manufacturing Method thereof
JP2017130666A (en) * 2001-07-24 2017-07-27 日亜化学工業株式会社 Semiconductor light emitting device
JP2013179304A (en) * 2001-07-24 2013-09-09 Nichia Chem Ind Ltd Semiconductor light-emitting element
US9865773B2 (en) 2001-07-24 2018-01-09 Nichia Corporation Semiconductor light emitting device
US10396242B2 (en) 2001-07-24 2019-08-27 Nichia Corporation Semiconductor light emitting device
JP2018117133A (en) * 2001-07-24 2018-07-26 日亜化学工業株式会社 Semiconductor light-emitting device
KR101032258B1 (en) * 2001-07-24 2011-05-02 니치아 카가쿠 고교 가부시키가이샤 Semiconductor Light Emitting Diode Comprising Uneven Substrate and Manufacturing Method thereof
JP2003045807A (en) * 2001-07-27 2003-02-14 Nichia Chem Ind Ltd Nitride semiconductor substrate and method for manufacturing the same
US6736894B2 (en) 2001-08-27 2004-05-18 Hoya Corporation Method of manufacturing compound single crystal
JP2003115460A (en) * 2001-10-04 2003-04-18 Denso Corp Method for fabricating silicon carbide semiconductor device
US7462882B2 (en) 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
US7858992B2 (en) 2003-04-24 2010-12-28 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
US7579627B2 (en) 2003-04-24 2009-08-25 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP2004327655A (en) * 2003-04-24 2004-11-18 Sharp Corp Nitride semiconductor laser device, its manufacturing method, and semiconductor optical device
US8119505B2 (en) 2003-08-01 2012-02-21 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
US7687382B2 (en) 2003-08-01 2010-03-30 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
US7859007B2 (en) 2003-08-20 2010-12-28 Sumitomo Electric Industries, Ltd. Light-emitting device and manufacturing method thereof
US7943943B2 (en) 2003-08-20 2011-05-17 Sumitomo Electric Industries, Ltd. Light-emitting device and manufacturing method thereof
US8420426B2 (en) 2003-08-20 2013-04-16 Sumitomo Electric Industries, Ltd. Method of manufacturing a light-emitting device
JP2007529900A (en) * 2004-03-18 2007-10-25 クリー インコーポレイテッド Lithographic method for reducing stacking fault nucleation sites and structure with reduced stacking fault nucleation sites
JP2004289180A (en) * 2004-06-29 2004-10-14 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting device
JP2006060164A (en) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology Nitride semiconductor device and method of growing nitride semiconductor crystal
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2006347832A (en) * 2005-06-17 2006-12-28 Sony Corp METHOD FOR DEPOSITING GaN-BASED COMPOUND SEMICONDUCTOR LAYER AND METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT
JP2009500862A (en) * 2005-07-11 2009-01-08 クリー インコーポレイテッド Laser diode orientation on miscut substrates
US8378463B2 (en) 2005-07-11 2013-02-19 Cree, Inc. Orientation of electronic devices on mis-cut substrates
JP5218047B2 (en) * 2006-04-28 2013-06-26 住友電気工業株式会社 Method for producing gallium nitride crystal and gallium nitride wafer
US8147612B2 (en) 2006-04-28 2012-04-03 Sumitomo Electric Industries, Ltd. Method for manufacturing gallium nitride crystal and gallium nitride wafer
WO2007125914A1 (en) * 2006-04-28 2007-11-08 Sumitomo Electric Industries, Ltd. Method for manufacturing gallium nitride crystal and gallium nitride wafer
KR101321356B1 (en) 2007-01-24 2013-10-22 엘지이노텍 주식회사 Nitride semiconductor light emitting device
JP2009164593A (en) * 2007-12-28 2009-07-23 Advanced Optoelectronic Technology Inc Light emitting diode of group iii nitride-based semiconductor, and manufacturing method thereof
JP2009242130A (en) * 2008-03-28 2009-10-22 Dowa Electronics Materials Co Ltd Substrate for epitaxial growth and method for manufacturing the same, and group iii nitride semiconductor element
JP5556657B2 (en) * 2008-05-14 2014-07-23 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
US8927348B2 (en) 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
WO2011025290A3 (en) * 2009-08-27 2011-06-30 서울옵토디바이스주식회사 High quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof
WO2011025290A2 (en) * 2009-08-27 2011-03-03 서울옵토디바이스주식회사 High quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof
JP2011077265A (en) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Method for manufacturing group iii nitride semiconductor
US9024331B2 (en) 2009-12-17 2015-05-05 Toyoda Gosei Co., Ltd. Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element and electronic device
WO2011074534A1 (en) * 2009-12-17 2011-06-23 昭和電工株式会社 Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element, and electronic device
JP2011129718A (en) * 2009-12-17 2011-06-30 Showa Denko Kk Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element, and electronic device
KR20220107068A (en) * 2019-12-19 2022-08-01 루미레즈 엘엘씨 Light emitting diode (LED) devices with high density textures
KR102497403B1 (en) 2019-12-19 2023-02-10 루미레즈 엘엘씨 Light Emitting Diode (LED) Devices with High Density Textures

Also Published As

Publication number Publication date
JP3427047B2 (en) 2003-07-14

Similar Documents

Publication Publication Date Title
JP2001160539A (en) Forming method for nitride semiconductor device and nitride semiconductor
US6994751B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
US6316785B1 (en) Nitride-compound semiconductor device
US6861305B2 (en) Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
JP4743214B2 (en) Semiconductor device and manufacturing method thereof
US6830948B2 (en) Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7560725B2 (en) Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
JP3587081B2 (en) Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device
US6855620B2 (en) Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US20020168844A1 (en) Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JP3384782B2 (en) Nitride-based semiconductor device and method of manufacturing the same
JPH10312971A (en) Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
JP2001267242A (en) Group iii nitride-based compound semiconductor and method of manufacturing the same
JP2002335051A (en) Nitride semiconductor element and forming method thereof
US20030030068A1 (en) Nitride-based semiconductor element
JP4406999B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
JP4817522B2 (en) Nitride-based semiconductor layer device and method for forming nitride-based semiconductor
JP4051892B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2001345281A (en) Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element
JP2002252422A (en) Nitride-base semiconductor device and method of forming nitride-base semiconductor
JP4016566B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same
JP4416761B2 (en) Nitride semiconductor device and method for forming nitride semiconductor

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3427047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term