JP2001148017A - Device for inspecting substrate - Google Patents

Device for inspecting substrate

Info

Publication number
JP2001148017A
JP2001148017A JP33215099A JP33215099A JP2001148017A JP 2001148017 A JP2001148017 A JP 2001148017A JP 33215099 A JP33215099 A JP 33215099A JP 33215099 A JP33215099 A JP 33215099A JP 2001148017 A JP2001148017 A JP 2001148017A
Authority
JP
Japan
Prior art keywords
difference data
pattern
pixel
value
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33215099A
Other languages
Japanese (ja)
Inventor
Eiji Yuuki
英詞 結城
Noboru Kato
昇 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP33215099A priority Critical patent/JP2001148017A/en
Publication of JP2001148017A publication Critical patent/JP2001148017A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the deterioration of the signal quality of each pixel data due to a phase shift and to detect a minute foreign matter with respect to the pixel size with high accuracy even when the relation between the pixel size of a photodetector and the repeating pitch of an electrode pattern is not integer multiple and a phase shift exists. SOLUTION: When a pattern pitch of 300 μm and an image size of 14 μm, the number of pattern-corresponding pixels obtained by dividing the pattern pitch by the image size is about 21.4. When the number of pixels are multiplied by 5 as a 1st integer number, the value 107 is obtained. Therefore, the relative positional relation between a pseudo pattern and the pixels becomes almost the same phase by forming the pseudo pattern with five patterns. A difference data preparing means 30 uses pixels adjacent to each other of the pseudo pattern and prepares difference data V. A threshold preparing means 50 prepares a threshold T at a time when a defect is detected from the data V. Defect detecting means 80 and 90 detect a defect by comparing the data V with the value T.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、所定の繰り返し
パターンを有する基板、例えば液晶ディスプレイの製造
工程においてガラス基板上に異物が付着していないかを
検出する基板検査装置に係り、特にパターン比較方式に
よって欠陥を検出する際の画素データの補正に改良を加
えた基板検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate inspection apparatus for detecting whether or not a foreign substance has adhered to a substrate having a predetermined repetitive pattern, for example, a glass substrate in a manufacturing process of a liquid crystal display. The present invention relates to a substrate inspection apparatus in which correction of pixel data at the time of detecting a defect is improved.

【0002】[0002]

【従来の技術】液晶ディスプレイ(LCD:Liqui
d Crystal Display)は、CRT(C
athode Ray Tube)に比べて薄型化、軽
量化が可能であるため、CTV(Color Tele
vision)やOA機器等のディスプレイ装置として
採用され、画面サイズも10型以上の大形化が図られ、
より一層の高精細化が押し進められている。液晶ディス
プレイには、TN(Twisted Nematic)
型、STN(Super Twisted Neati
c)型、及びTFT(Thin Film Trans
istor)型などの種類がある。TFT型の液晶ディ
スプレイは、各画素電極基板上にパターン化されたTF
Tが設けられている。
2. Description of the Related Art A liquid crystal display (LCD: Liqui)
d Crystal Display) is a CRT (C
Since it can be made thinner and lighter than an Anode Ray Tube, a CTV (Color Tele Tube) can be used.
vision) and OA equipment, etc., and the screen size is increased to 10 inches or more.
Higher definition is being promoted. The liquid crystal display has TN (Twisted Nematic)
Type, STN (Super Twisted Neati)
c) type and TFT (Thin Film Trans)
isor) type. TFT-type liquid crystal displays use a TF patterned on each pixel electrode substrate.
T is provided.

【0003】基板検査装置は、この画素電極基板上に微
小異物が存在しないかどうかを検出するものである。従
来の基板検査装置は、電極パターンの設けられたガラス
基板上に斜上方からレーザビームを照射し、異物の散乱
光を上方より観察し、異物の存在を検出していた。基板
検査装置は、基板上に形成された電極パターンなどが繰
り返し性(周期性)を有することを利用して異物の存在
や各種の欠陥を検出していた。図1は、パターン比較方
式によってガラス基板検査を行う場合のCCD受光素子
10と結像レンズ11と基板12との位置関係を示す図
である。図から明らかなように基板12上の電極パター
ンは結像レンズ11を介してCCD受光素子10上に結
像する。パターン比較方式は、基板上に設けられている
電極パターン(TFTパターン及び配線パターン)が繰
り返して配列されているので、そのパターンの周期性に
注目して、隣接する電極パターン同士を順次比較して、
その差画像(濃淡情報)に基づいて異物や各種の欠陥を
検出する方式である。
[0003] A substrate inspection apparatus detects whether or not a minute foreign substance exists on the pixel electrode substrate. A conventional substrate inspection apparatus irradiates a laser beam from obliquely above a glass substrate provided with an electrode pattern, observes scattered light of foreign matter from above, and detects the presence of foreign matter. The substrate inspection apparatus detects the presence of foreign matter and various defects by utilizing the fact that an electrode pattern or the like formed on a substrate has a repetitive property (periodicity). FIG. 1 is a diagram showing a positional relationship among a CCD light receiving element 10, an imaging lens 11, and a substrate 12 when a glass substrate inspection is performed by a pattern comparison method. As is clear from the figure, the electrode pattern on the substrate 12 forms an image on the CCD light receiving element 10 via the imaging lens 11. In the pattern comparison method, since electrode patterns (TFT patterns and wiring patterns) provided on a substrate are repeatedly arranged, attention is paid to the periodicity of the patterns, and adjacent electrode patterns are sequentially compared with each other. ,
This is a method of detecting foreign matter and various defects based on the difference image (shading information).

【0004】図2は従来の基板検査装置の概略構成を示
す図である。CCD受光素子10は、4000〜500
0画素程度のものであり、1画素当たりのサイズが約1
4〔μm〕である。CCD受光素子10は基板12から
の散乱光及び反射光を受光する。CCD受光素子10か
ら出力される画像データは、A/D変換器20によって
8ビット又は10ビット程度のデジタルデータ(濃淡情
報)に変換され、FIFOメモリ22に取り込まれる。
このとき、検査ステージ(図示せず)が約25〔μm〕
移動するので、CCD受光素子10からは次のエリアの
画像データがFIFOメモリ22に取り込まれる。これ
と同時にFIFOメモリ22からは前のエリアの第1画
像データf(x)が出力され、次段の遅延回路(シフト
レジスタ)24からはパターンピッチ分遅延した第2画
像データg(x)がそれぞれ、サブピクセル補正回路2
6に出力される。
FIG. 2 is a diagram showing a schematic configuration of a conventional substrate inspection apparatus. The CCD light receiving element 10 is
It is about 0 pixels, and the size per pixel is about 1
4 [μm]. The CCD light receiving element 10 receives scattered light and reflected light from the substrate 12. The image data output from the CCD light receiving element 10 is converted into digital data (shading information) of about 8 bits or 10 bits by the A / D converter 20 and taken into the FIFO memory 22.
At this time, the inspection stage (not shown) is about 25 [μm].
As it moves, the image data of the next area is taken into the FIFO memory 22 from the CCD light receiving element 10. At the same time, the first image data f (x) of the previous area is output from the FIFO memory 22, and the second image data g (x) delayed by the pattern pitch is output from the delay circuit (shift register) 24 at the next stage. Sub-pixel correction circuit 2
6 is output.

【0005】一般に、パターンピッチP〔μm〕は、C
CD受光素子10の1画素のサイズa(約14〔μ
m〕)の整数倍ではなく、位相ずれε〔μm〕を有する
ものである。従って、第1画像データf(x)と第2画
像データg(x)との差分の絶対値にはこの位相ずれε
に起因した差信号レベルΔVというノイズを含むことに
なる。従って、この差信号レベルΔVと同程度の欠陥は
検出が困難であるという問題があった。そこで、従来は
サブピクセル補正と呼ばれる処理を行って、位相ずれε
に起因する差信号レベルΔVを低減している。すなわ
ち、図3(A)に示すようにCCD受光素子10のj+
1番目の画素にパターンピッチP〔μm〕のエッジが位
置し、それが位相ずれε〔μm〕となる。すなわち、C
CD受光素子10の1画素のサイズをa、パターンピッ
チPに対応した画素数(整数)をj個とすると、パター
ンピッチPは、P=a×j+εと表現される。
Generally, the pattern pitch P [μm] is C
The size a of one pixel of the CD light receiving element 10 (about 14 [μ
m]), but having a phase shift ε [μm]. Therefore, the absolute value of the difference between the first image data f (x) and the second image data g (x) is equal to this phase shift ε.
, A noise having a difference signal level ΔV. Therefore, there is a problem that it is difficult to detect a defect having the same level as the difference signal level ΔV. Therefore, conventionally, a process called sub-pixel correction is performed to obtain a phase shift ε.
To reduce the difference signal level ΔV. That is, as shown in FIG.
An edge of the pattern pitch P [μm] is located at the first pixel, which becomes a phase shift ε [μm]. That is, C
Assuming that the size of one pixel of the CD light receiving element 10 is a and the number of pixels (integer) corresponding to the pattern pitch P is j, the pattern pitch P is expressed as P = a × j + ε.

【0006】サブピクセル補正回路26は、CCD受光
素子10からの各画素の輝度データ、すなわち画像デー
タf(x),g(x)をこの位相ずれε〔μm〕を考慮
して補正している。これによって、前述の差信号レベル
ΔVを低減している。すなわち、サブピクセル補正回路
26はFIFOメモリ22からの第1画像データf
(x)と遅延回路(シフトレジスタ)24からの第2画
像データg(x)をそれぞれ入力し、これらに所定の演
算(サブピクセル補正)処理を行う。すなわち、i番目
の第1画像データf(i)に対して、その前後の第1画
像データf(i−1),f(i+1)を用いて、次式の
ようにして、i番目の第1画像データf(i)の輝度デ
ータF(i)を求めている。 F(i)=f(i)+(e/2)×{f(i−1)−f
(i+1)} 第2画像データg(i)も同様な位相補正を行なう。た
だし、補正方向を逆にするため、第1画像データf
(i)とは一部符号が逆になっている。 G(i)=g(i)−(e/2)×{g(i−1)−g
(i+1)} ここで、eはk×(ε/a)である。ここでkはレンズ
の特性などにより決定する1以下の係数である。
The sub-pixel correction circuit 26 corrects the luminance data of each pixel from the CCD light receiving element 10, that is, the image data f (x) and g (x) in consideration of the phase shift ε [μm]. . As a result, the aforementioned difference signal level ΔV is reduced. That is, the sub-pixel correction circuit 26 outputs the first image data f from the FIFO memory 22.
(X) and the second image data g (x) from the delay circuit (shift register) 24, respectively, and perform a predetermined calculation (sub-pixel correction) process on them. That is, for the i-th first image data f (i), the i-th first image data f (i-1) and f (i + 1) are used as in the following equation using the first and second image data f (i-1) and f (i + 1). The luminance data F (i) of one image data f (i) is obtained. F (i) = f (i) + (e / 2) × {f (i−1) −f
(I + 1)} The same phase correction is performed on the second image data g (i). However, in order to reverse the correction direction, the first image data f
The sign is partially reversed from (i). G (i) = g (i) − (e / 2) × {g (i−1) −g
(I + 1)} Here, e is k × (ε / a). Here, k is a coefficient of 1 or less determined by the characteristics of the lens.

【0007】上式をCCD受光素子10の各画素に対応
したFIFOメモリ22からの第1画像データf(x)
と遅延回路(シフトレジスタ)24からの第2画像デー
タg(x)に適用(演算処理)することによって、サブ
ピクセル補正が施され、補正後の第1画像データF
(x)と第2画像データG(x)が差画像演算回路28
に出力される。このサブピクセル補正処理によって差信
号レベルΔVの影響がなくなり、隣接パターンの比較差
信号として正確な値を求めることができるようになる。
[0007] The above equation represents the first image data f (x) from the FIFO memory 22 corresponding to each pixel of the CCD light receiving element 10.
And the second image data g (x) from the delay circuit (shift register) 24 (arithmetic processing), thereby performing sub-pixel correction, and correcting the first image data F
(X) and the second image data G (x) are used as a difference image calculation circuit 28.
Is output to By this sub-pixel correction processing, the influence of the difference signal level ΔV is eliminated, and an accurate value can be obtained as the comparison difference signal of the adjacent pattern.

【0008】差画像演算回路28は第1画像データF
(x)と第2画像データG(x)の差分の絶対値Vを求
め、欠陥判定回路29に出力する。欠陥判定回路29は
差画像演算回路28からの差分の絶対値Vがしきい値よ
りも大きいかどうかに応じて欠陥判定を行う。この差分
の絶対値Vは隣接パターンの比較差信号であり、理想的
な条件の下では、通常ゼロである。ところが、この差分
の絶対値がしきい値よりも大きい場合には欠陥と判定さ
れ、その差分の符号変化に基づいてピンホール欠陥なの
かパターン欠陥なのかが判別できるようになっている。
[0008] The difference image operation circuit 28 is a first image data F
The absolute value V of the difference between (x) and the second image data G (x) is obtained and output to the defect determination circuit 29. The defect determination circuit 29 makes a defect determination according to whether the absolute value V of the difference from the difference image calculation circuit 28 is larger than a threshold value. The absolute value V of this difference is a comparison difference signal between adjacent patterns, and is normally zero under ideal conditions. However, if the absolute value of the difference is larger than the threshold value, it is determined to be a defect, and it is possible to determine whether it is a pinhole defect or a pattern defect based on the sign change of the difference.

【0009】[0009]

【発明が解決しようとする課題】上述のサブピクセル補
正は、i番目の画像データf(i)の輝度データをその
前後の画像データf(i−1),f(i+1)を用いて
求めている関係上、これら連続する3個の画素データの
値が滑らかに変化する場合には有効な補正処理方法であ
る。しかしながら、画素の大きさに対して検出しようと
している異物による信号変化の割合が大きい場合には、
逆にサブピクセル補正を行うことによって、信号がぼけ
たり、ノイズ等が発生してS/Nが悪化し、画素データ
の信号品質が低下するという問題があった。
In the above-described sub-pixel correction, the luminance data of the i-th image data f (i) is obtained by using the preceding and succeeding image data f (i-1) and f (i + 1). This is an effective correction processing method when the values of these three consecutive pixel data change smoothly. However, if the ratio of signal change due to foreign matter to be detected with respect to the pixel size is large,
Conversely, when the sub-pixel correction is performed, there is a problem that the signal is blurred, noise or the like is generated, the S / N is deteriorated, and the signal quality of the pixel data is reduced.

【0010】本発明は、上述の点に鑑みてなされたもの
であり、受光素子の画素サイズと電極パターンの繰り返
しピッチとの関係が整数倍でなく位相ずれを有する場合
に、この位相ずれによる各画素データの信号品質の低下
を抑制し、画素サイズに対して微小な異物を高精度に検
出することのできる基板検査装置を提供することを目的
とする。
The present invention has been made in view of the above points, and when the relationship between the pixel size of the light receiving element and the repetition pitch of the electrode pattern is not an integral multiple but has a phase shift, each phase shift is caused by this phase shift. It is an object of the present invention to provide a substrate inspection apparatus capable of suppressing a decrease in signal quality of pixel data and detecting a minute foreign substance with respect to a pixel size with high accuracy.

【0011】[0011]

【課題を解決するための手段】請求項1に記載された基
板検査装置は、基板上に形成された所定ピッチのパター
ンを結像するレンズ系と、前記パターンの結像を前記レ
ンズ系を介して受光する複数の画素から構成される受光
素子手段と、前記受光素子に結像された前記パターンと
前記画素との間の相対的な位置関係がほぼ同位相となる
ような画素同士の差分データを順次作成して出力する差
分データ作成手段と、前記差分データ作成手段から出力
される前記差分データに基づいてしきい値を作成するし
きい値作成手段と、前記差分データ作成手段から出力さ
れる前記差分データと前記しきい値作成手段によって作
成されたしきい値とを比較して欠陥を検出する欠陥検出
手段とを備えたものである。受光素子手段の画素サイズ
とパターンの繰り返しピッチとの関係が整数倍でなく位
相ずれを有する場合であっても、パターンを複数個にす
ることによって受光素子手段の画素サイズが複数パター
ンに対して整数倍となり、パターンと画素との間の相対
的な位置関係がほぼ同位相となる。そこで、この発明で
は、従来のように隣り合うパターン同士の比較差信号に
基づいて欠陥を検出するのではなく、パターンと画素と
の間の相対的な位置関係がほぼ同位相となるような画素
同士の差分データを差分データ作成手段で作成する。そ
して、しきい値作成手段を用いて、差分データから欠陥
検出時のしきい値を作成し、欠陥検出手段で差分データ
としきい値とを比較して欠陥の検出を行うようにした。
これによって、位相ずれによる各画素データの信号品質
の低下が抑制され、画素サイズに対して微小な異物を高
精度に検出することができるようになる。
According to a first aspect of the present invention, there is provided a substrate inspection apparatus, comprising: a lens system for forming an image of a pattern having a predetermined pitch formed on a substrate; Light-receiving element means composed of a plurality of pixels that receive and receive light, and differential data between pixels such that the relative positional relationship between the pixel and the pattern formed on the light-receiving element is substantially in phase. Data creating means for sequentially creating and outputting the data, threshold creating means for creating a threshold based on the difference data output from the difference data creating means, and output from the difference data creating means Defect detecting means for detecting a defect by comparing the difference data with a threshold value created by the threshold value creating means. Even if the relationship between the pixel size of the light receiving element means and the pattern repetition pitch is not an integral multiple and has a phase shift, the pixel size of the light receiving element means can be set to an integer for a plurality of patterns by using a plurality of patterns And the relative positional relationship between the pattern and the pixel is substantially in phase. Therefore, in the present invention, instead of detecting a defect based on a comparison difference signal between adjacent patterns as in the related art, a pixel in which the relative positional relationship between the pattern and the pixel is substantially in phase Difference data between them is created by difference data creation means. Then, a threshold value at the time of detecting a defect is created from the difference data by using a threshold value creating means, and the defect detection means compares the difference data with the threshold value to detect a defect.
As a result, the signal quality of each pixel data is prevented from deteriorating due to the phase shift, and it is possible to detect minute foreign matter with respect to the pixel size with high accuracy.

【0012】請求項2に記載された基板検査装置は、請
求項1において、前記差分データ作成手段を、前記パタ
ーンのピッチを前記画素のサイズで除することによって
得られる前記パターン相当の画素数に、最も小さな任意
の第1の整数を乗じてその画素数の値が最も整数に近い
値となる場合の前記第1の整数に相当する数の前記パタ
ーンの集まりを一つの疑似パターンとして、この疑似パ
ターンの隣接するもの同士を用いて前記差分データを順
次作成するように構成したものである。これは、差分デ
ータ作成手段がどのようにして、パターンと画素との間
の相対的な位置関係がほぼ同位相となるような画素同士
を決定するのかを具体的にしたものである。例えば、パ
ターンピッチが300[μm]で画素サイズが14[μ
m]の場合には、パターンのピッチを画素サイズで除す
ることによって得られるパターン相当の画素数は約2
1.4である。この画素数に第1の整数として5を乗じ
ると、その値は107となるので、5個のパターンで疑
似パターンが形成される。差分データ作成手段はこの疑
似パターンの隣接するもの同士の画素を用いて、差分デ
ータを作成する。
According to a second aspect of the present invention, in the substrate inspection apparatus according to the first aspect, the difference data creating unit is configured to reduce the number of pixels corresponding to the pattern obtained by dividing a pitch of the pattern by a size of the pixel. A set of the number of the patterns corresponding to the first integer when the value of the number of pixels becomes the value closest to the integer by multiplying by the smallest arbitrary first integer as one pseudo pattern, The difference data is sequentially created by using adjacent patterns. This specifically describes how the difference data creating means determines pixels such that the relative positional relationship between the pattern and the pixels is substantially in phase. For example, when the pattern pitch is 300 μm and the pixel size is 14 μm
m], the number of pixels corresponding to the pattern obtained by dividing the pattern pitch by the pixel size is about 2
1.4. When the number of pixels is multiplied by 5 as a first integer, the value becomes 107, so that a pseudo pattern is formed by five patterns. The difference data creation means creates difference data using pixels of adjacent ones of the pseudo pattern.

【0013】請求項3に記載された基板検査装置は、請
求項1又は2において、前記しきい値作成手段を、前記
レンズ系を複数ブロックに区分することによって前記受
光素子手段の各画素をそのブロックに応じて区分し、前
記差分データ作成手段から出力される前記差分データの
うち、前記区分された前記受光素子手段の画素に対応す
るものの複数を演算用差分データとし、この演算用差分
データに基づいて分散値を求め、この分散値に基づいて
前記しきい値を作成するように構成したものである。こ
れは、しきい値作成手段がどのようにしてしきい値を作
成するのかを具体的にしたものである。しきい値を受光
素子手段の全ての画素に対して共通にすることは、レン
ズ系の収差に起因する受光素子面における倍率誤差によ
る影響を増長することになるので、ここでは、レンズ系
を複数ブロックに区分し、そのブロック毎に差分データ
の分散値を求め、この分散値に基づいてしきい値を作成
するようにした。
According to a third aspect of the present invention, in the substrate inspection apparatus according to the first or second aspect, each of the pixels of the light receiving element is divided by dividing the lens system into a plurality of blocks. Divided according to the block, and among the difference data output from the difference data creating means, a plurality of pieces of data corresponding to the divided pixels of the light receiving element means are used as calculation difference data, and the calculation difference data is A variance value is obtained based on the variance value, and the threshold value is created based on the variance value. This is a specific example of how the threshold value creating means creates the threshold value. Making the threshold value common to all the pixels of the light receiving element means increases the influence of a magnification error on the light receiving element surface due to aberration of the lens system. The data is divided into blocks, and a variance value of the difference data is obtained for each block, and a threshold value is created based on the variance value.

【0014】請求項4に記載された基板検査装置は、請
求項3において、前記しきい値作成手段を、前記分散値
に所定の係数を乗じ、この乗算値に前記演算用差分デー
タの平均値及びレーザパワーの分布補正値を加算するこ
とによって前記しきい値を作成するようにしたものであ
る。これは、しきい値作成手段がどのようにしてしきい
値を作成するのか、より具体的にしたものである。
According to a fourth aspect of the present invention, in the substrate inspection apparatus according to the third aspect, the threshold value generating means multiplies the variance value by a predetermined coefficient, and multiplies the multiplied value by an average value of the differential data for calculation. And the threshold value is created by adding the laser power distribution correction value. This is a more specific example of how the threshold value creating means creates the threshold value.

【0015】[0015]

【発明の実施の形態】以下、本発明の一実施の形態を図
面を用いて説明する。図4は、本発明に係る基板検査装
置の概略構成を示す図である。本発明の実施の形態に係
る基板検査装置が図2のものと異なる点は、差分データ
作成回路30によってCCD受光素子10の画素と電極
パターンの繰り返しピッチとの相対的な位置関係が同位
相となるような画素同士の差分データを生成し、差分デ
ータ作成回路30から出力される差分データに基づいて
しきい値を生成し、差分データがしきい値より大きいか
否かに応じて欠陥判定を行うようにした点である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 4 is a diagram showing a schematic configuration of the substrate inspection apparatus according to the present invention. The difference between the substrate inspection apparatus according to the embodiment of the present invention and that shown in FIG. 2 is that the relative data relationship between the pixels of the CCD light receiving element 10 and the repetition pitch of the electrode pattern is in phase with the difference data creation circuit 30. The difference data between the pixels is generated, a threshold value is generated based on the difference data output from the difference data creation circuit 30, and a defect is determined based on whether the difference data is larger than the threshold value. The point is to do it.

【0016】CCD受光素子10は、5000画素程度
のものであり、1画素当たりのサイズが約14〔μm〕
である。従って、CCD受光素子10の有効視野は70
[mm]である。CCD受光素子10は図1に示すよう
に基板12からの反射光を受光する。CCD受光素子1
0から出力される画像データは、A/D変換器20によ
って8ビット又は10ビット程度のデジタル画像データ
(濃淡情報)に変換され、差分データ作成回路30のF
IFOメモリ31及びラッチ回路37に取り込まれる。
The CCD light receiving element 10 has about 5000 pixels, and the size per pixel is about 14 [μm].
It is. Therefore, the effective field of view of the CCD light receiving element 10 is 70
[Mm]. The CCD light receiving element 10 receives the reflected light from the substrate 12 as shown in FIG. CCD light receiving element 1
The image data output from 0 is converted by the A / D converter 20 into digital image data (shading information) of about 8 bits or 10 bits.
The data is taken into the IFO memory 31 and the latch circuit 37.

【0017】差分データ作成回路30は、FIFOメモ
リ31、ラッチ回路32〜39、セレクタ3A及び差画
像演算回路3Bを含んで構成される。FIFOメモリ3
1は、書込みイネーブル信号Wenbの入力タイミング
でA/D変換器20から出力されるデジタル画像データ
を取り込み、読出しイネーブル信号Renbの入力タイ
ミングで取り込んだデジタル画像データをラッチ回路3
2に出力する。ラッチ回路32〜36は直列に接続さ
れ、FIFOメモリ31から出力されたデジタル画像デ
ータを順次シフトするシフトレジスタ的な働きをする。
従って、ラッチ回路32に取り込まれたデジタル画像デ
ータは、ラッチ回路33〜36に順番に転送され、各ラ
ッチ回路32〜36からはラッチしているデジタル画像
データがセレクタ3Aの各選択端子に出力される。セレ
クタ3Aは図示していない選択信号に基づいてラッチ回
路32〜36のいずれか一つの出力を選択し、それを第
2画像データG(x)として差画像演算回路3Bに出力
する。
The difference data creation circuit 30 includes a FIFO memory 31, latch circuits 32-39, a selector 3A and a difference image calculation circuit 3B. FIFO memory 3
1 latches digital image data output from the A / D converter 20 at the input timing of the write enable signal Wenb, and latches the digital image data captured at the input timing of the read enable signal Renb.
Output to 2. The latch circuits 32 to 36 are connected in series and function as a shift register for sequentially shifting the digital image data output from the FIFO memory 31.
Therefore, the digital image data captured by the latch circuit 32 is sequentially transferred to the latch circuits 33 to 36, and the latched digital image data is output from each of the latch circuits 32 to 36 to each selection terminal of the selector 3A. You. The selector 3A selects one of the outputs of the latch circuits 32 to 36 based on a selection signal (not shown) and outputs the selected output to the difference image calculation circuit 3B as the second image data G (x).

【0018】一方、ラッチ回路37〜39は、FIFO
メモリ31、ラッチ回路32〜36及びセレクタ3Aの
経路を通過し、出力されるデジタル画像データとのタイ
ミングを調整するものであり、ラッチ回路37に取り込
まれたデジタル画像データを順次ラッチ回路38、39
に転送し、第1画像データF(x)として差画像演算回
路3Bに出力する。差画像演算回路3Bはセレクタ3A
から出力される第2画像データG(x)と、ラッチ回路
39から出力される第1画像データF(x)との差分デ
ータの絶対値Vを演算し、それをしきい値作成回路50
及びラインメモリ70に出力する。
On the other hand, the latch circuits 37 to 39
The digital image data passes through the path of the memory 31, the latch circuits 32-36 and the selector 3A, and adjusts the timing with the output digital image data. The digital image data taken into the latch circuit 37 is sequentially latched by the latch circuits 38 and 39.
And outputs the first image data F (x) to the difference image calculation circuit 3B. The difference image calculation circuit 3B is provided with a selector 3A.
, And calculates the absolute value V of the difference data between the second image data G (x) output from the latch circuit 39 and the first image data F (x) output from the latch circuit 39.
And output to the line memory 70.

【0019】しきい値作成回路50は、差画像演算回路
3Bから出力される差分データの絶対値Vに基づいてし
きい値Tを作成する。このしきい値作成回路50がどの
ようにしてしきい値Tを作成するかは後述する。しきい
値メモリ60は、しきい値作成回路50によって作成さ
れたしきい値Tを複数記憶しており、最適なしきい値T
を演算回路80に出力する。ラインメモリ70は、FI
FOメモリから構成され、差画像演算回路3Bから出力
される差分データの絶対値Vを入力し、しきい値作成回
路50及びしきい値メモリ60の処理時間に相当する時
間だけ差分データの絶対値Vを遅延して演算回路80に
出力する。演算回路80は、ラインメモリ70から出力
される差分データの絶対値Vからしきい値メモリ60か
ら出力されるしきい値Tを減算し、その減算値(V−
T)を欠陥判定回路90に出力する。欠陥判定回路90
は、減算値(V−T)に基づいて欠陥を判定する。すな
わち、減算値(V−T)が正の値の場合には、差分デー
タの絶対値Vがしきい値Tよりも大きいということを意
味するので、欠陥判定回路90は欠陥ではないと判定
し、逆に減算値(V−T)が負の値の場合には、差分デ
ータの絶対値Vがしきい値Tよりも小さいということを
意味するので、欠陥判定回路90は欠陥である(異物が
存在する)と判定する。
The threshold value creation circuit 50 creates a threshold value T based on the absolute value V of the difference data output from the difference image calculation circuit 3B. How the threshold value creation circuit 50 creates the threshold value T will be described later. The threshold value memory 60 stores a plurality of threshold values T created by the threshold value creation circuit 50, and the optimum threshold value T
Is output to the arithmetic circuit 80. The line memory 70 has a FI
An absolute value V of the difference data output from the difference image calculation circuit 3B is input, and the absolute value of the difference data is set to a value corresponding to the processing time of the threshold value creation circuit 50 and the threshold value memory 60. V is delayed and output to the arithmetic circuit 80. The arithmetic circuit 80 subtracts the threshold value T output from the threshold value memory 60 from the absolute value V of the difference data output from the line memory 70, and calculates the subtracted value (V−
T) is output to the defect determination circuit 90. Defect determination circuit 90
Determines a defect based on the subtraction value (VT). In other words, if the subtraction value (V−T) is a positive value, it means that the absolute value V of the difference data is larger than the threshold value T, and the defect determination circuit 90 determines that the defect is not defective. On the other hand, if the subtraction value (V−T) is a negative value, it means that the absolute value V of the difference data is smaller than the threshold value T, and the defect determination circuit 90 is defective (foreign matter). Is present).

【0020】図5は、差分データ作成回路30がどのよ
うにして差分データの絶対値Vを生成するのかその概念
を示す図である。図において、点線で示した四角形はワ
ークパターンWP1〜WP8であり、これは、基板上に
形成された電極パターンに対応し、その繰り返し周期が
P[μm]である。一方、CCD受光素子10は、画素
A1から画素Z1の方向にライン状に設けられたライン
型センサであり、検査ステージ(図示せず)の移動によ
って画素A1から画素A5の方向に相対的に移動するよ
うになっている。従って画素A1〜Z1,A2〜Z2,
A3〜Z3,A4〜Z4,A5〜Z5によって画素マト
リックスが形成される。
FIG. 5 is a diagram showing the concept of how the difference data creation circuit 30 generates the absolute value V of the difference data. In the drawing, squares shown by dotted lines are work patterns WP1 to WP8, which correspond to electrode patterns formed on the substrate, and whose repetition period is P [μm]. On the other hand, the CCD light receiving element 10 is a linear sensor provided in a line from the pixel A1 to the pixel Z1, and relatively moves in the direction from the pixel A1 to the pixel A5 by the movement of the inspection stage (not shown). It is supposed to. Therefore, the pixels A1 to Z1, A2 to Z2,
A3 to Z3, A4 to Z4, and A5 to Z5 form a pixel matrix.

【0021】この画素マトリックスとワークパターンW
P1〜WP8との関係に注目して見ると、画素A1がワ
ークパターンWP1の左上隅に位置し、画素D1がワー
クパターンWP2の左上隅に位置している。しかしなが
ら、画素A1にはワークパターンWP1のみが重なって
いるのに対して、画素D1にはワークパターンWP1と
ワークパターンWP2とが重なっている。すなわち、画
素A1とワークパターンWP1との相対的位置関係と、
画素D1とワークパターンWP2との相対的位置関係と
は相違している。
The pixel matrix and the work pattern W
Looking at the relationship with P1 to WP8, the pixel A1 is located at the upper left corner of the work pattern WP1, and the pixel D1 is located at the upper left corner of the work pattern WP2. However, only the work pattern WP1 overlaps the pixel A1, whereas the work pattern WP1 and the work pattern WP2 overlap the pixel D1. That is, the relative positional relationship between the pixel A1 and the work pattern WP1,
The relative positional relationship between the pixel D1 and the work pattern WP2 is different.

【0022】図5では、画素A1とワークパターンWP
1、画素N1とワークパターンWP5の相対的位置関係
が同じである。同様に、画素D1とワークパターンWP
2、画素Q1とワークパターンWP6の相対的位置関
係、画素G1とワークパターンWP3、画素T1とワー
クパターンWP7の相対的位置関係、画素K1とワーク
パターンWP4、画素X1とワークパターンWP8の相
対的位置関係がそれぞれ同じである。この実施の形態に
係る差分データ作成回路30は、上述のように画素とワ
ークパターンの相対的位置関係が同じであるワークパタ
ーンに対応する画素の画素データに基づいて差分データ
を作成するように構成されている。
In FIG. 5, the pixel A1 and the work pattern WP
1. The relative positional relationship between the pixel N1 and the work pattern WP5 is the same. Similarly, the pixel D1 and the work pattern WP
2. Relative positional relationship between pixel Q1 and work pattern WP6, pixel G1 and work pattern WP3, pixel T1 and work pattern WP7, relative position between pixel K1 and work pattern WP4, relative position between pixel X1 and work pattern WP8. The relationships are the same. The difference data creation circuit 30 according to the present embodiment is configured to create difference data based on pixel data of a pixel corresponding to a work pattern having the same relative positional relationship between the pixel and the work pattern as described above. Have been.

【0023】例えば、各画素A1〜Z1と各ワークパタ
ーンWP1〜WP8の相対的位置関係が図5のような場
合には、A/D変換器20から画素A1〜Z1の画素デ
ータが順次出力される。このとき、ラッチ回路39から
画素N1の画素データが出力するタイミングに同期し
て、セレクタ3Aから画素A1の画素データが出力する
ように、FIFOメモリ31の書込み読出しタイミング
を調節し、かつ、セレクタ3Aでラッチ回路32〜36
を選択する。これによって、差画像演算回路3Bには、
第1画像データF(x)としてラッチ回路39から出力
される画素N1の画素データG(N1)が取り込まれ、
第2画像データG(x)としてセレクタ3Aから出力さ
れる画素A1の画素データF(A1)が取り込まれる。
差画像演算回路3Bは、画素A1の画素データF(A
1)から画素N1の画素データG(N1)を減算し、そ
の差分データの絶対値V=|F(A1)−G(N1)|
をしきい値作成回路50及びラインメモリ70に出力す
る。以下同様にして、差画像演算回路3Bは、画素B1
〜D1の画素データF(B1)〜F(D1)から画素O
1〜Q1の画素データG(O1)〜G(Q1)を減算
し、その差分データの絶対値Vを出力する。すなわち、
FIFOメモリ31、ラッチ回路32〜36及びセレク
タ3Aは、画素データを画素13個分遅延させて差画像
演算回路3Bに出力している。
For example, when the relative positions of the pixels A1 to Z1 and the work patterns WP1 to WP8 are as shown in FIG. 5, pixel data of the pixels A1 to Z1 are sequentially output from the A / D converter 20. You. At this time, the write / read timing of the FIFO memory 31 is adjusted so that the selector 3A outputs the pixel data of the pixel A1 in synchronization with the timing at which the pixel data of the pixel N1 is output from the latch circuit 39, and the selector 3A And latch circuits 32-36
Select Thereby, the difference image calculation circuit 3B includes:
The pixel data G (N1) of the pixel N1 output from the latch circuit 39 is captured as the first image data F (x),
The pixel data F (A1) of the pixel A1 output from the selector 3A is taken in as the second image data G (x).
The difference image calculation circuit 3B outputs the pixel data F (A
The pixel data G (N1) of the pixel N1 is subtracted from 1), and the absolute value of the difference data V = | F (A1) -G (N1) |
Is output to the threshold value creation circuit 50 and the line memory 70. Hereinafter, in the same manner, the difference image calculation circuit 3B
To the pixel O from the pixel data F (B1) to F (D1)
It subtracts the pixel data G (O1) to G (Q1) of 1 to Q1, and outputs the absolute value V of the difference data. That is,
The FIFO memory 31, the latch circuits 32 to 36, and the selector 3A delay the pixel data by 13 pixels and output the delayed pixel data to the difference image calculation circuit 3B.

【0024】なお、図5では、説明の便宜上、1個のワ
ークパターンに3〜4個の画素が対応する場合を示した
が、実際には、1個のワークパターンに対して20〜2
5個の画素が対応することになる。例えば、画素サイズ
aが14[μm]で、ワークパターンの繰り返しピッチ
Pが300[μm]とすると、1個のワークパターンに
は300÷14≒21.4個の画素が対応することにな
る。このように1個のワークパターンに対応する画素数
bが整数でなく小数点を含む場合には、この画素数bに
最も小さな任意の整数cを乗じて最も整数に近い値とな
るようにする。例えば、画素数b=21.4に整数c=
5を乗じるとその値は107になる。これは、5個のワ
ークパターンに対応する画素数が丁度整数の107個で
あることを意味する。従って、このような場合には、差
分データ作成回路30は、FIFOメモリ31、ラッチ
回路32〜36及びセレクタ3Aによって、画素データ
を画素107個分遅延させて、セレクタ3Aから出力さ
れる第2画像データG(x)とラッチ回路39から出力
される第1画像データF(x)との差分データの絶対値
Vを出力する。これによって、画素とワークパターンの
相対的位置関係はほぼ同じになり、位相ずれによる補正
処理を行わなくてもよくなる。
FIG. 5 shows a case where three to four pixels correspond to one work pattern for the sake of convenience of explanation, but in practice, 20 to 2 pixels correspond to one work pattern.
Five pixels correspond. For example, if the pixel size a is 14 [μm] and the repetition pitch P of the work pattern is 300 [μm], one work pattern corresponds to 300 ÷ 14 ≒ 21.4 pixels. As described above, when the number of pixels b corresponding to one work pattern is not an integer but includes a decimal point, the number of pixels b is multiplied by the smallest arbitrary integer c to obtain a value closest to the integer. For example, the number of pixels b = 21.4 and the integer c =
Multiplying by 5 gives a value of 107. This means that the number of pixels corresponding to the five work patterns is just an integer of 107. Accordingly, in such a case, the differential data creation circuit 30 delays the pixel data by 107 pixels by the FIFO memory 31, the latch circuits 32-36 and the selector 3A, and outputs the second image output from the selector 3A. The absolute value V of the difference data between the data G (x) and the first image data F (x) output from the latch circuit 39 is output. As a result, the relative positional relationship between the pixel and the work pattern becomes substantially the same, and it is not necessary to perform the correction process due to the phase shift.

【0025】しかしながら、実際は、若干の位相ずれは
存在するし、また、結像レンズの収差や取付誤差や基板
の傾きなどに起因する受光素子面における倍率誤差によ
って、結像レンズの特定部分において縮小歪みや拡大歪
みが現れ、差分データの対象となる2個のワークパター
ンの比較位置に位相ずれが生じることになる。そこで、
この実施の形態では、このような位相ずれの影響を考慮
して、しきい値作成回路50を用いて差分データの対象
となる複数のワークパターンに基づいてしきい値を決定
するようにした。
Actually, however, there is a slight phase shift, and a specific portion of the imaging lens is reduced due to a magnification error in the light receiving element surface due to aberration of the imaging lens, mounting error, inclination of the substrate, and the like. Distortion and expansion distortion appear, and a phase shift occurs at a comparison position between two work patterns to be subjected to difference data. Therefore,
In this embodiment, in consideration of such an influence of the phase shift, the threshold value is determined based on a plurality of work patterns to be subjected to difference data by using the threshold value creation circuit 50.

【0026】図6は、しきい値作成回路50がどのよう
にしてしきい値を作成するのかその概念を示す図であ
る。図において、ワークパターン1a〜1e,2a〜2
e,3a〜3e,・・・,8a〜8eは、基板上に形成
された電極パターンに対応し、その繰り返し周期が30
0[μm]であり、CCD受光素子10の1画素のサイ
ズは14[μm]である。すなわち、図6は、画素サイ
ズaが14[μm]で、ワークパターンの繰り返しピッ
チPが300[μm]の場合を図示している。従って、
前述のように、1個のワークパターンには300÷14
≒21.4個の画素が対応する。1個のワークパターン
に対応する画素数が21.4個の場合には、5個のワー
クパターンに対応する画素数が丁度整数倍の107個と
なる。
FIG. 6 is a diagram showing the concept of how the threshold value creation circuit 50 creates a threshold value. In the figure, work patterns 1a to 1e, 2a to 2
e, 3a to 3e,..., 8a to 8e correspond to the electrode patterns formed on the substrate and have a repetition period of 30.
0 [μm], and the size of one pixel of the CCD light receiving element 10 is 14 [μm]. That is, FIG. 6 illustrates a case where the pixel size a is 14 [μm] and the repetition pitch P of the work pattern is 300 [μm]. Therefore,
As described above, one work pattern is 300 ÷ 14
# 21.4 pixels correspond. When the number of pixels corresponding to one work pattern is 21.4, the number of pixels corresponding to five work patterns is just an integral multiple of 107.

【0027】従って、CCD受光素子10の左から1番
目の画素から21.4番目の画素までがワークパターン
1a,2a,3a,・・・,8aとの間で相対的位置関
係が同じである。同様に、21.4番目の画素から4
2.8番目の画素までがワークパターン1b,2b,3
b,・・・,8bとの間で、42.8番目の画素から6
4.2番目の画素までがワークパターン1c,2c,3
c,・・・,8cとの間で、64.2番目の画素から8
5.6番目の画素までがワークパターン1d,2d,3
d,・・・,8dとの間で、85.6番目の画素から1
07番目の画素までがワークパターン1e,2e,3
e,・・・,8eとの間で、それぞれ相対的位置関係が
同じである。
Therefore, the relative positional relationship between the first pixel to the 21.4th pixel from the left of the CCD light receiving element 10 and the work patterns 1a, 2a, 3a,..., 8a is the same. . Similarly, 4 from the 21.4th pixel
2. Work patterns 1b, 2b, 3 up to the 8th pixel
, 8b, 6
4. Work patterns 1c, 2c, 3 up to the second pixel
c,..., and 8c, 8
5. Work patterns 1d, 2d, 3 up to the 6th pixel
,..., 8d, 1
Work patterns 1e, 2e, 3 up to the 07th pixel
, 8e have the same relative positional relationship.

【0028】この実施の形態に係る差分データ作成回路
30は、画素とワークパターンの相対的位置関係が同じ
であるワークパターンに対応する画素の画素データに基
づいて差分データを作成するように構成されているの
で、各画素と各ワークパターンの相対的位置関係が図6
のような場合には、図4のラッチ回路39から108番
目の画素の画素データが出力するタイミングに同期し
て、セレクタ3Aから1番目の画素の画素データが出力
する。すなわち、図4のラッチ回路39から(n+10
8)番目の画素の画素データが出力するタイミングに同
期して、セレクタ3Aからn番目の画素の画素データが
出力するように、FIFOメモリ31の書込み読出しタ
イミングやラッチ回路32〜36が設定される。これに
よって、差画像演算回路3Bは、ラッチ回路39から出
力される(n+108)番目の画素の第1画像データF
(n+108)から、セレクタ3Aから出力されるn番
目の画素の第2画像データG(n)を減算した差分デー
タの絶対値Vを出力する。
The difference data creation circuit 30 according to this embodiment is configured to create difference data based on pixel data of a pixel corresponding to a work pattern having the same relative positional relationship between the pixel and the work pattern. FIG. 6 shows the relative positional relationship between each pixel and each work pattern.
In such a case, the selector 3A outputs the pixel data of the first pixel in synchronization with the timing at which the pixel data of the 108th pixel is output from the latch circuit 39 in FIG. That is, from the latch circuit 39 of FIG.
8) The write / read timing of the FIFO memory 31 and the latch circuits 32-36 are set so that the selector 3A outputs the pixel data of the n-th pixel in synchronization with the timing at which the pixel data of the n-th pixel is output. . As a result, the difference image calculation circuit 3B outputs the first image data F of the (n + 108) th pixel output from the latch circuit 39.
The absolute value V of the difference data obtained by subtracting the second image data G (n) of the n-th pixel output from the selector 3A from (n + 108) is output.

【0029】なお、図6では、5個のワークパターンを
1個のサンプルとしてこれを8サンプルsmp1〜8用
いる場合を示している。これは、図3に示すように、結
像レンズの歪みによってパターンピッチのエッジがCC
D受光素子上で位置ずれを生じるからである。すなわ
ち、結像レンズ11による結像が歪みなく理想的に行わ
れる場合には、位相ずれ量εはどの位置においても同じ
値であるが、実際には結像レンズ11の収差に起因する
受光素子面における倍率誤差によって、結像レンズ11
の特定部分においては図3(B)の縮小歪みのようにパ
ターンピッチのエッジがCCD受光素子10のj番目に
現れたり、図3(C)の拡大歪みのようにCCD受光素
子10のj+2番目に現れたり、また、位相ずれ量εも
まちまちの値となる。
FIG. 6 shows a case where five work patterns are used as one sample and eight samples smp1 to smp8 are used. This is because, as shown in FIG. 3, the edge of the pattern pitch is CC due to the distortion of the imaging lens.
This is because a position shift occurs on the D light receiving element. That is, when the imaging by the imaging lens 11 is ideally performed without distortion, the phase shift amount ε has the same value at any position, but in reality, the light receiving element due to the aberration of the imaging lens 11 The imaging lens 11
3B, the edge of the pattern pitch appears at the j-th position of the CCD light-receiving element 10 as in the reduction distortion of FIG. 3B, or the j + 2th position of the CCD light-receiving element 10 as in the expansion distortion of FIG. 3C. , And the phase shift amount ε also varies.

【0030】そこで、この実施の形態では、図1に示す
ように、結像レンズ11を複数ブロックB1〜Bnに区
分し、その1つのブロックを上述のように8個のサンプ
ルに分割する。これに伴って、CCD受光素子10の各
画素も区分されることになる。例えば、結像レンズ11
をブロックB1〜B6の6個の領域に区分する場合、C
CD受光素子10の画素数が約5136個であれば、結
像レンズ11の1個のブロックに相当する画素数は約8
56個となる。この856個の画素が結像レンズ11の
1個のブロックに相当する画素数となる。従って、1サ
ンプルの画素数が107個なので、1個のブロックには
図6に示すように8個のサンプルsmp1〜8が存在す
ることになる。
Therefore, in this embodiment, as shown in FIG. 1, the imaging lens 11 is divided into a plurality of blocks B1 to Bn, and one block is divided into eight samples as described above. Accordingly, each pixel of the CCD light receiving element 10 is also divided. For example, the imaging lens 11
Is divided into six areas of blocks B1 to B6,
If the number of pixels of the CD light receiving element 10 is about 5136, the number of pixels corresponding to one block of the imaging lens 11 is about 8
It becomes 56 pieces. These 856 pixels are the number of pixels corresponding to one block of the imaging lens 11. Therefore, since the number of pixels of one sample is 107, eight samples smp1 to smp8 exist in one block as shown in FIG.

【0031】しきい値作成回路50は、この8個のサン
プルsmp1〜8に基づいてしきい値を作成する。図6
の場合には、5個のワークパターンで1個のサンプルs
mpが形成され、8個のサンプルsmp1〜8で1個の
ブロックが形成されているので、しきい値作成回路50
には、1ブロック当たり856個の差分データの絶対値
Vが入力することになる。しきい値作成回路50は、こ
の856個の差分データの絶対値Vの中からしきい値を
作成する。例えば、8個のサンプル分の差分データの絶
対値Vの総和ΣVと絶対値Vの自乗の総和ΣWを演算す
る。絶対値Vの自乗の総和ΣWを8で除した値ΣW/8
から、絶対値Vの総和ΣVを8で除した値ΣV/8を減
算し、その平方根を演算することによって、分散値δを
求める。すなわち、分散値δは δ=SQRT(ΣW/8−ΣV/8) となる。
The threshold value creation circuit 50 creates a threshold value based on the eight samples smp1 to smp8. FIG.
In the case of, one sample s with five work patterns
mp is formed, and one block is formed by eight samples smp1 to smp8.
, The absolute value V of 856 difference data per block is input. The threshold value creation circuit 50 creates a threshold value from the absolute values V of the 856 difference data. For example, the sum 絶 対 V of the absolute value V of the difference data of eight samples and the sum ΣW of the square of the absolute value V are calculated. Sum of absolute value V squared ΣW divided by 8 ΣW / 8
Is subtracted from the sum 絶 対 V of the absolute value V by 8 to calculate the variance δ by calculating the square root thereof. That is, the variance δ is δ = SQRT (ΣW / 8−ΣV / 8).

【0032】このときに、差分データの絶対値Vの中に
は、検出したい異物のデータに相当するものが存在する
場合があるので、8個の差分データの絶対値Vの中から
最大値と2番目の最大値を示すものを予め演算処理から
除外し、6個の差分データの絶対値Vに基づいて演算処
理を行うようにしてもよい。また、8個の差分データの
絶対値Vの中で特にその値が他の値からかけ離れている
場合に、その値を除外するようにしてもよい。
At this time, since there is a case in which the absolute value V of the difference data may correspond to the data of the foreign substance to be detected, the maximum value is determined from the absolute values V of the eight difference data. The data indicating the second maximum value may be excluded from the calculation processing in advance, and the calculation processing may be performed based on the absolute values V of the six difference data. Further, when the absolute value V of the eight differential data is far from other values, the value may be excluded.

【0033】しきい値作成回路50は、分散値δが求ま
ったら、その分散値δに3〜6の係数Kaを乗算し、こ
の乗算値に絶対値Vの総和ΣVを8で除した値ΣV/8
及びレーザパワーの分布補正値Kb=0〜64を加算す
ることによって最終的なしきい値T1を作成する。この
ようにして作成されたしきい値T1はブロックB1の各
ワークパターンとの間の欠陥判定に使用されるしきい値
として、しきい値メモリ60に記憶される。ブロックB
2〜B6の各ワークパターンとの間の欠陥判定に使用さ
れるしきい値T2〜T6も同様にして、それぞれのブロ
ックB2〜B6の差分データの絶対値Vに基づいて求め
る。演算回路80は、このようにして求められたしきい
値Tを用いて、ラインメモリ70から出力される差分デ
ータの絶対値Vから欠陥すなわち異物が存在するか否か
の判定対象となる減算値(V−T)を欠陥判定回路90
に出力する。これによって、この実施の形態に係る基板
検査装置は、画素サイズよりも十分に小さな異物に対し
てもその存在を高精度に検出することができるようにな
る。
When the variance value δ is determined, the threshold value creation circuit 50 multiplies the variance value δ by a coefficient Ka of 3 to 6, and divides the sum of the absolute values V by 8 to obtain a value ΔV. / 8
Then, the final threshold value T1 is created by adding the laser power distribution correction values Kb = 0 to 64. The threshold value T1 created in this way is stored in the threshold value memory 60 as a threshold value used for determining a defect between each work pattern of the block B1. Block B
Similarly, the threshold values T2 to T6 used for the defect determination between the work patterns 2 to B6 are obtained based on the absolute values V of the difference data of the blocks B2 to B6. The arithmetic circuit 80 uses the threshold value T obtained in this way to subtract from the absolute value V of the difference data outputted from the line memory 70 a target value for determining whether or not a defect, that is, a foreign substance exists. (VT) is assigned to the defect determination circuit 90.
Output to As a result, the substrate inspection apparatus according to this embodiment can accurately detect the presence of a foreign substance sufficiently smaller than the pixel size.

【0034】なお、上述の実施の形態では、8個の差分
データの絶対値Vに基づいてしきい値を求める場合を示
したが、これ以外の数の差分データの絶対値Vに基づい
て求めるようにしてもよい。また、本発明は、ガラス基
板以外に所定の繰り返しパターンを有するマスク、レチ
クル、ウェハ糖にも適用できることはいうまでもない。
In the above-described embodiment, the case where the threshold value is obtained based on the absolute values V of the eight difference data has been described. However, the threshold value is obtained based on the absolute values V of other numbers of difference data. You may do so. In addition, it goes without saying that the present invention can be applied to masks, reticles, and wafer sugars having a predetermined repetition pattern other than the glass substrate.

【0035】[0035]

【発明の効果】本発明によれば、受光素子の画素サイズ
と電極パターンの繰り返しピッチとの関係が整数倍でな
く、位相ずれを有する場合でも、この位相ずれによる各
画素データの信号品質の低下を抑制し、画素サイズに対
して微小な異物を高精度に検出することができるという
効果がある。
According to the present invention, even when the relationship between the pixel size of the light receiving element and the repetition pitch of the electrode pattern is not an integral multiple and has a phase shift, the signal quality of each pixel data is degraded due to the phase shift. And it is possible to detect minute foreign matter with respect to the pixel size with high accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 パターン比較方式によってガラス基板検査を
行う場合の受光素子(CCD)10と結像レンズ11と
基板12との位置関係を示す図である。
FIG. 1 is a diagram showing a positional relationship among a light receiving element (CCD) 10, an imaging lens 11, and a substrate 12 when a glass substrate inspection is performed by a pattern comparison method.

【図2】 従来の基板検査装置の概略構成を示す図であ
る。
FIG. 2 is a diagram showing a schematic configuration of a conventional substrate inspection apparatus.

【図3】 結像レンズの歪みによってパターンピッチの
エッジがCCD受光素子上でどのような位置ずれを生じ
て現れるのかを示す図である。
FIG. 3 is a diagram showing how a pattern pitch edge appears on a CCD light-receiving element due to distortion of an imaging lens and appears.

【図4】 本発明に係る基板検査装置の概略構成を示す
図である。
FIG. 4 is a view showing a schematic configuration of a substrate inspection apparatus according to the present invention.

【図5】 図4の差分データ作成回路がどのようにして
差分データの絶対値Vを生成するのかその概念を示す図
である。
FIG. 5 is a diagram showing the concept of how the difference data creation circuit of FIG. 4 generates the absolute value V of the difference data.

【図6】 図4のしきい値作成回路がどのようにしてし
きい値を作成するのかその概念を示す図である。
6 is a diagram showing the concept of how the threshold value creation circuit of FIG. 4 creates a threshold value.

【符号の説明】[Explanation of symbols]

10…CCD受光素子 20…A/D変換器 30…差分データ作成回路 31…FIFOメモリ 32〜39…ラッチ回路 3A…セレクタ 3B…差画像演算回路 50…しきい値作成回路 60…しきい値メモリ 70…ラインメモリ 80…演算回路 90…欠陥判定回路 DESCRIPTION OF SYMBOLS 10 ... CCD light receiving element 20 ... A / D converter 30 ... Difference data creation circuit 31 ... FIFO memory 32-39 ... Latch circuit 3A ... Selector 3B ... Difference image calculation circuit 50 ... Threshold creation circuit 60 ... Threshold memory 70: line memory 80: arithmetic circuit 90: defect determination circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G051 AA84 AB01 AC21 BA10 CA03 CB01 CB05 EA08 EA11 EA12 EB01 EC03 ED07 5B057 AA04 BA15 BA19 CA08 CA18 CB08 CB18 CE09 CH11 DA03 DA04 DA07 DA08 DB02 DB09 DC09 5L096 AA07 BA03 CA04 CA14 EA31 EA35 EA43 FA69 GA08  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2G051 AA84 AB01 AC21 BA10 CA03 CB01 CB05 EA08 EA11 EA12 EB01 EC03 ED07 5B057 AA04 BA15 BA19 CA08 CA18 CB08 CB18 CE09 CH11 DA03 DA04 DA07 DA08 DB02 DB09 DC09 5L096 AA07 BA EA43 FA69 GA08

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された所定ピッチのパター
ンを結像するレンズ系と、 前記パターンの結像を前記レンズ系を介して受光する複
数の画素から構成される受光素子手段と、 前記受光素子に結像された前記パターンと前記画素との
間の相対的な位置関係がほぼ同位相となるような画素同
士の差分データを順次作成して出力する差分データ作成
手段と、 前記差分データ作成手段から出力される前記差分データ
に基づいてしきい値を作成するしきい値作成手段と、 前記差分データ作成手段から出力される前記差分データ
と前記しきい値作成手段によって作成されたしきい値と
を比較して欠陥を検出する欠陥検出手段とを備えたこと
を特徴とする基板検査装置。
A lens system configured to form an image of a pattern having a predetermined pitch formed on a substrate; a light receiving element unit including a plurality of pixels configured to receive an image of the pattern through the lens system; Difference data creating means for sequentially creating and outputting difference data between pixels such that the relative positional relationship between the pattern formed on the light receiving element and the pixels is substantially in phase, and the difference data Threshold value creating means for creating a threshold value based on the difference data output from the creating means; and a threshold created by the difference data output from the difference data creating means and the threshold value creating means. A substrate inspection apparatus, comprising: a defect detection unit configured to detect a defect by comparing the value with a value.
【請求項2】 請求項1において、 前記差分データ作成手段は、前記パターンのピッチを前
記画素のサイズで除することによって得られる前記パタ
ーン相当の画素数に、最も小さな任意の第1の整数を乗
じてその画素数の値が最も整数に近い値となる場合の前
記第1の整数に相当する数の前記パターンの集まりを一
つの疑似パターンとして、この疑似パターンの隣接する
もの同士を用いて前記差分データを順次作成することを
特徴とする基板検査装置。
2. The method according to claim 1, wherein the difference data creating unit assigns the smallest arbitrary first integer to the number of pixels corresponding to the pattern obtained by dividing the pitch of the pattern by the size of the pixel. A group of the number of the patterns corresponding to the first integer in the case where the value of the number of pixels is multiplied by the value closest to the integer is regarded as one pseudo pattern, and the adjacent ones of the pseudo patterns are used as the pseudo pattern. A substrate inspection apparatus for sequentially creating difference data.
【請求項3】 請求項1又は2において、 前記しきい値作成手段は、前記レンズ系を複数ブロック
に区分することによって前記受光素子手段の各画素をそ
のブロックに応じて区分し、前記差分データ作成手段か
ら出力される前記差分データのうち、前記区分された前
記受光素子手段の画素に対応するものの複数を演算用差
分データとし、この演算用差分データに基づいて分散値
を求め、この分散値に基づいて前記しきい値を作成する
ことを特徴とする基板検査装置。
3. The difference data according to claim 1, wherein the threshold value creating unit divides each pixel of the light receiving element unit according to the block by dividing the lens system into a plurality of blocks. Of the difference data output from the creating means, a plurality of pieces of data corresponding to the divided pixels of the light receiving element means are used as calculation difference data, and a variance value is obtained based on the calculation difference data. A substrate inspection apparatus, wherein the threshold value is created based on a threshold value.
【請求項4】 請求項3において、 前記しきい値作成手段は、前記分散値に所定の係数を乗
じ、この乗算値に前記演算用差分データの平均値及びレ
ーザパワーの分布補正値を加算することによって前記し
きい値を作成することを特徴とする基板検査装置。
4. The method according to claim 3, wherein the threshold value generating unit multiplies the variance value by a predetermined coefficient, and adds an average value of the calculation difference data and a laser power distribution correction value to the multiplied value. A substrate inspection apparatus for generating the threshold value.
JP33215099A 1999-11-24 1999-11-24 Device for inspecting substrate Pending JP2001148017A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33215099A JP2001148017A (en) 1999-11-24 1999-11-24 Device for inspecting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33215099A JP2001148017A (en) 1999-11-24 1999-11-24 Device for inspecting substrate

Publications (1)

Publication Number Publication Date
JP2001148017A true JP2001148017A (en) 2001-05-29

Family

ID=18251718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33215099A Pending JP2001148017A (en) 1999-11-24 1999-11-24 Device for inspecting substrate

Country Status (1)

Country Link
JP (1) JP2001148017A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522561A (en) * 2006-01-07 2009-06-11 イスラ ヴィズィオーン アーゲー Method and system for optical inspection of periodic structures
JP2010281666A (en) * 2009-06-04 2010-12-16 Panasonic Corp Imaging inspection method
JP2014062887A (en) * 2012-08-27 2014-04-10 Ntn Corp Defect detection apparatus, defect correction apparatus, defect detection method
WO2023119589A1 (en) * 2021-12-23 2023-06-29 株式会社日立ハイテク Optical-type foreign matter inspection device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522561A (en) * 2006-01-07 2009-06-11 イスラ ヴィズィオーン アーゲー Method and system for optical inspection of periodic structures
TWI403718B (en) * 2006-01-07 2013-08-01 Isra Vision Ag Method and system for the inspection of a periodic structure
JP2010281666A (en) * 2009-06-04 2010-12-16 Panasonic Corp Imaging inspection method
JP2014062887A (en) * 2012-08-27 2014-04-10 Ntn Corp Defect detection apparatus, defect correction apparatus, defect detection method
WO2023119589A1 (en) * 2021-12-23 2023-06-29 株式会社日立ハイテク Optical-type foreign matter inspection device

Similar Documents

Publication Publication Date Title
JP4528850B2 (en) Defect detection apparatus, defect detection method, defect detection program, and computer-readable recording medium recording the program
JP4095621B2 (en) Optical image acquisition apparatus, optical image acquisition method, and mask inspection apparatus
JP2011196685A (en) Defect detection device, defect repairing device, display panel, display device, defect detection method and program
JP2008112178A (en) Mask inspection device
US20030031356A1 (en) Pattern inspection apparatus and method
JP2008175549A (en) Defect detection device and method
JP4740705B2 (en) Pattern defect inspection system
KR20190106690A (en) Substrate inspection device, substrate processing apparatus and substrate inspection method
US9207530B2 (en) Analyses of measurement data
JP2001148017A (en) Device for inspecting substrate
JP3958328B2 (en) Sample inspection apparatus, sample inspection method, and program
JP4234703B2 (en) Defect inspection equipment
JP2001043378A (en) Repeat pattern erasing method and pattern defect inspecting device
US20050094862A1 (en) Method and apparatus for visual inspection
US20050151760A1 (en) Method of inspecting a flat panel display
EP0816825A2 (en) Method and apparatus for inspecting streak
JP2000146537A (en) Pattern defect detecting device and correcting device
JP2000121570A (en) Defect inspection apparatus
JP2004170400A (en) Method and system for measuring dimensions
JP4261535B2 (en) Alignment method and evaluation method in mask inspection apparatus
JP2005157285A (en) Liquid crystal display device
Andersen et al. Gain calibration of array detectors by shifted and rotated exposures
KR20200044252A (en) Display apparatus inspection system, inspection method of display apparatus and display apparatus using the same
JP4761574B2 (en) Inspection apparatus, correction method, inspection method, and pattern substrate manufacturing method
JPH04333820A (en) Characteristic evaluation device for two-dimensional display element