JP2001103116A - Stream generator - Google Patents

Stream generator

Info

Publication number
JP2001103116A
JP2001103116A JP27469599A JP27469599A JP2001103116A JP 2001103116 A JP2001103116 A JP 2001103116A JP 27469599 A JP27469599 A JP 27469599A JP 27469599 A JP27469599 A JP 27469599A JP 2001103116 A JP2001103116 A JP 2001103116A
Authority
JP
Japan
Prior art keywords
data
area
shared memory
memory
pes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27469599A
Other languages
Japanese (ja)
Inventor
Satoshi Nunokawa
智 布川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27469599A priority Critical patent/JP2001103116A/en
Publication of JP2001103116A publication Critical patent/JP2001103116A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce a load on a CPU and to more efficiently generate PES packet data. SOLUTION: An input DMA controller 12 transfers an ES generated by a video audio coder to a right area of a shared memory 13. The input DMA controller 12 informs a CPU 14 of a presence area of the ES when the transfer of the ES is finished. The CPU 14 calculates contents of a PES header from the contents of the ES and writes the contents to an output buffer 15. The CPU 14 calculates contents of the PES header from the contents of the ES to write the contents to an output buffer 15. The CPU 14 designates a transfer start address of the shared memory 13 in which the corresponding ES is stored and the number of transferred bytes to an output DMA controller 16 for succeeding PES packet data. The output DMA controller 16 transfers the ES data stored in the common memory 13 to the PES packet data from the address designated by the CPU 14 and by the designated number of bytes to the output buffer 15 as the PES packet data. Thus, the PES packet data can be generated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デジタル圧縮処理
技術を用いた映像または音声の符号化装置に係り、例え
ばMPEG2(Moving Picture Experts Group 2)によ
り、ES(Elementary Stream)からPES(Packetize
d Elementary Stream)またはTS(Transport Strea
m)を生成するストリーム生成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video or audio encoding apparatus using a digital compression processing technique, and for example, from an ES (Elementary Stream) to a PES (Packetize) by MPEG2 (Moving Picture Experts Group 2).
d Elementary Stream) or TS (Transport Strea)
m).

【0002】[0002]

【従来の技術】周知のように、MPEG2のPESには
PESヘッダ部とPESパケットデータ部がある。PE
Sヘッダ部には、PESパケットの開始コードの他、P
TS(Presentation Time Stamp)やDTS(Decoding
Time Stamp)の時刻管理情報などが含まれ、ESの情報
から算出されるデータが存在する。一方、PESパケッ
トデータ部にはESそのものが存在する。
2. Description of the Related Art As is well known, a PES of MPEG2 has a PES header section and a PES packet data section. PE
In the S header part, in addition to the start code of the PES packet,
TS (Presentation Time Stamp) and DTS (Decoding
(Time Stamp) and data calculated from the ES information. On the other hand, the ES itself exists in the PES packet data section.

【0003】従来、ESからPESを生成するPES生
成装置にあっては、CPUがESをメモリに格納し、E
Sの内容を解析し、PESヘッダ部を生成してメモリに
格納し、その後のメモリエリアにPESパケットデータ
部に相当するESを転送する手法が用いられる。
Conventionally, in a PES generation apparatus that generates a PES from an ES, the CPU stores the ES in a memory,
A method is used in which the contents of S are analyzed, a PES header part is generated and stored in a memory, and an ES corresponding to a PES packet data part is transferred to a subsequent memory area.

【0004】また、MPEG2のTSにはTSヘッダ部
とアダプテーションフィールド部とペイロード部があ
る。TSヘッダ部には、TSの先頭部を示す同期バイト
の他、TSヘッダ部に続くデータの内容などが含まれ
る。アダプテーションフィールドにはシステムの時間情
報を示すPCR(Program Clock Reference)などが含
まれる。ペイロート部にはPESそのものが存在する。
[0004] The TS of MPEG2 has a TS header section, an adaptation field section, and a payload section. The TS header section includes a synchronization byte indicating the head of the TS, as well as the content of data following the TS header section. The adaptation field includes a PCR (Program Clock Reference) indicating time information of the system. The PES itself exists in the pay funnel.

【0005】従来、ESからTSを生成するTS生成装
置にあっては、CPUがいったんPESを生成し、アダ
プテーションフィールドの必要性などの解析を行った後
にTSヘッダ部を生成してメモリに格納し、必要に応じ
てアダプテーションフィードを生成してTSヘッダに続
くメモリエリアに格納し、その後のメモリエリアにペイ
ロード部に相当するPESを転送する手法が用いられ
る。
Conventionally, in a TS generating apparatus for generating a TS from an ES, a CPU once generates a PES, analyzes the necessity of an adaptation field, and then generates a TS header portion and stores the TS header portion in a memory. A method is used in which an adaptation feed is generated as necessary, stored in a memory area following the TS header, and a PES corresponding to the payload portion is transferred to the subsequent memory area.

【0006】[0006]

【発明が解決しようとする課題】以上述べたように、従
来のPESまたはTSを生成するストリーム生成装置で
は、CPUによる処理が多く、CPUには高い性能が要
求されていた。
As described above, in a conventional stream generation apparatus for generating a PES or TS, a lot of processing is performed by the CPU, and high performance is required of the CPU.

【0007】本発明は上記の事情を考慮してなされたも
ので、CPUの負担を低減し、より効率的にPESまた
はTSを生成することのできるストリーム生成装置を提
供することを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a stream generation apparatus capable of reducing the load on a CPU and generating a PES or a TS more efficiently.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に本発明に係るストリーム装置は、以下のような特徴的
構成を有する。
To achieve the above object, a stream device according to the present invention has the following characteristic configuration.

【0009】(1)符号化データによる基本ストリーム
から少なくともヘッダ領域及び情報領域を備える規格化
されたストリームを生成するストリーム生成装置におい
て、前記基本ストリームを格納する共有メモリと、この
共有メモリの領域を管理して入力基本ストリームを前記
共有メモリの所定領域に書き込み、そのメモリ管理情報
を発生する入力用メモリ制御部と、この入力用メモリ制
御部からのメモリ管理情報に基づいて前記共有メモリか
ら基本ストリームを取り込み解析し、前記ヘッダ領域へ
のデータを生成すると共に、共有メモリ内の前記情報領
域に入れる基本ストリームが書き込まれている領域を指
定する演算処理部と、前記共有メモリから前記演算処理
部で指定される領域の基本ストリームデータを転送する
出力用メモリ制御部と、前記演算処理部で生成されたヘ
ッダ領域のデータ及び前記出力メモリ制御部により転送
される情報領域のデータを格納し出力する出力バッファ
とを具備することを特徴とする。
(1) In a stream generation device for generating a standardized stream having at least a header area and an information area from a basic stream of encoded data, a shared memory for storing the basic stream and an area of the shared memory An input memory control unit that manages and writes an input basic stream to a predetermined area of the shared memory and generates the memory management information; and a basic stream from the shared memory based on the memory management information from the input memory control unit. An arithmetic processing unit that captures and analyzes data, generates data to the header area, and specifies an area in the shared memory in which a basic stream to be written to the information area is written, and the arithmetic processing unit from the shared memory. Output memory control for transferring basic stream data in the specified area When, characterized by comprising an output buffer for storing the data of the information area to be transferred by the data and the output memory control portion of the header region generated by the arithmetic processing unit outputs.

【0010】(2)MPEG2の規定に基づいて、ES
からPESを生成するストリーム生成装置において、前
記ESを格納する共有メモリと、この共有メモリの領域
を管理して入力ESを前記共有メモリの所定領域に書き
込み、そのメモリ管理情報を発生する入力用メモリ制御
部と、この入力用メモリ制御部からのメモリ管理情報に
基づいて前記共有メモリからESを取り込み解析し、P
ESヘッダ部のデータを生成すると共に、共有メモリ内
のPESパケットデータ部に入れるESが書き込まれて
いる領域を指定する演算処理部と、前記共有メモリから
前記演算処理部で指定される領域のESを転送する出力
用メモリ制御部と、前記演算処理部で生成されたPES
ヘッダ部のデータ及び前記出力メモリ制御部により転送
されるPESパケットデータ部のデータを格納すること
でPESを生成し出力する出力バッファとを具備するこ
とを特徴とする。
(2) In accordance with the rules of MPEG2, ES
And a shared memory for storing the ES, an input memory for managing an area of the shared memory, writing an input ES to a predetermined area of the shared memory, and generating the memory management information. A control unit and, based on the memory management information from the input memory control unit, fetch and analyze the ES from the shared memory,
An arithmetic processing unit that generates the data of the ES header part and specifies an area where the ES to be written in the PES packet data part in the shared memory is written; and an ES in the area specified by the arithmetic processing unit from the shared memory. An output memory control unit for transferring data, and a PES generated by the arithmetic processing unit.
An output buffer for generating and outputting a PES by storing the data of the header section and the data of the PES packet data section transferred by the output memory control section is provided.

【0011】(3)MPEG2の規定に基づいて、複数
のESからTSを生成するストリーム生成装置におい
て、前記ESを格納する共有メモリと、この共有メモリ
の領域を管理して入力ESを前記共有メモリの所定領域
に書き込み、そのメモリ管理情報を発生する入力用メモ
リ制御部と、この入力用メモリ制御部からのメモリ管理
情報に基づいて前記共有メモリからESを取り込み解析
し、PESヘッダ部、TSヘッダ部、アダプテーション
フィールド部の各データを生成すると共に、共有メモリ
内のペイロード部に入れるESが書き込まれている領域
を指定する演算処理部と、前記共有メモリから前記演算
処理部で指定される領域のESを転送する出力用メモリ
制御部と、前記演算処理部で生成されたPESヘッダ
部、TSヘッダ部、アダプテーションフィールド部の各
データ及び前記出力メモリ制御部により転送されるペイ
ロード部のデータを格納することでTSを生成し出力す
る出力バッファとを具備することを特徴とする。
(3) In a stream generation apparatus for generating a TS from a plurality of ESs based on the MPEG2 specification, a shared memory for storing the ESs, and an input ES managed by managing an area of the shared memory and storing the input ESs in the shared memory , An input memory control unit for generating the memory management information, and an ES that is fetched and analyzed from the shared memory based on the memory management information from the input memory control unit, and a PES header unit, a TS header , An arithmetic processing unit that generates each data of the adaptation field part, and specifies an area in which the ES to be put into the payload part in the shared memory is written, and an area that is specified by the arithmetic processing unit from the shared memory. An output memory control unit for transferring an ES, a PES header unit, a TS header unit, and an Characterized by comprising an output buffer for generating a TS output by storing the data in the payload portion to be transferred by the data and the output memory controller of flop station field unit.

【0012】(4)(3)の構成において、絶対時間の
情報としてPCRをアダプテーションフィールドに付加
する場合、前記演算処理部にて、前記アダプテーション
フィールド部のデータを生成する際にPCRフラグを立
てておくようにし、さらに、前記出力バッファの出力の
うち、前記PCRフラグが立っているとき、該当するT
SデータをPCRデータに置き換えるデータ置き換え手
段を備えることを特徴とする。
(4) In the configuration of (3), when PCR is added to the adaptation field as information on the absolute time, the arithmetic processing unit sets a PCR flag when generating data of the adaptation field. And when the PCR flag is set in the output of the output buffer, the corresponding T
It is characterized by comprising a data replacement means for replacing S data with PCR data.

【0013】すなわち、本発明によるストリーム生成装
置では、演算処理部が介在しなければならないデータ以
外で、単に転送すればよいものは、出力用メモリ制御部
側で転送処理を実行するため、演算処理部の演算処理量
が軽減され、その負担低減により安価なCPUでもスト
リームの生成が可能となる。さらに、同等なCPU性能
を持つ従来装置と比較して高ビットレートのストリーム
の生成が可能となる。
That is, in the stream generation apparatus according to the present invention, the data which must be simply transferred, except for the data which must be interposed by the arithmetic processing unit, is executed by the output memory control unit. The amount of arithmetic processing of the unit is reduced, and the stream can be generated even by an inexpensive CPU by reducing the burden. Furthermore, a stream with a higher bit rate can be generated as compared with a conventional device having the same CPU performance.

【0014】[0014]

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0015】図1はMPEG2のPES構造を示すもの
である。PESヘッダは可変長で、パケット・スタート
・コード・プリフィックス(packet start code prefi
x)と呼ばれる固定パターンの開始コードから始まり、
必要に応じてPTSやDTSなどが付加される。PES
パケットデータ部も可変長で、ここにはESそのものが
存在する。
FIG. 1 shows the PES structure of MPEG2. The PES header is variable in length and has a packet start code prefix.
x) starts with a fixed pattern start code called
PTS, DTS, and the like are added as needed. PES
The packet data section is also of variable length, and the ES itself exists here.

【0016】図2はMPEG2のTSの構造を示すもの
である。TSヘッダは4バイトの固定長で、同期バイト
(sync byte)と呼ばれる固定パターンの開始コードか
ら始まり、アダプテーションフィールド(Adaptation F
ield)の有無を示すアダプテーションフィールド制御情
報(adaptation field control)などが存在する。アダ
プテーションフィールドはTSヘッダのアダプテーショ
ンフィールド制御値が2または3のときだけ存在する可
変長のフィールドで、システムの時間情報を示すPCR
などが存在する。TSのバイト数は188バイトの固定
長なので、188からTSのヘッダ長(4バイト)とア
ダプテーションフィールドのバイト数を引いた値がペイ
ロードのバイト数となる。ペイロードにはPESパケッ
トそのものが存在するが、一つのTSのペイロードで全
てのPESが伝送できない場合には、それに続くTSパ
ケットのペイロードに残りのPESを乗せて伝送する。
FIG. 2 shows the structure of an MPEG2 TS. The TS header has a fixed length of 4 bytes, starts with a fixed pattern start code called a sync byte, and includes an adaptation field (Adaptation F).
There is adaptation field control information (adaptation field control) that indicates the presence or absence of an ield). The adaptation field is a variable length field that exists only when the adaptation field control value of the TS header is 2 or 3, and is a PCR that indicates system time information.
And so on. Since the number of bytes of the TS is a fixed length of 188 bytes, the value obtained by subtracting the header length (4 bytes) of the TS and the number of bytes of the adaptation field from 188 is the number of bytes of the payload. Although the PES packet itself exists in the payload, if all the PES cannot be transmitted by the payload of one TS, the remaining PES is carried on the payload of the subsequent TS packet and transmitted.

【0017】図3はESとPESとTSの関係を示すも
のである。PESパケットデータにはESそのものが存
在し、TSのペイロードには必要なバイト数に分割され
たPESが存在する。尚、図中AFはアダプテーション
フィールドの略である。
FIG. 3 shows the relationship among ES, PES, and TS. The ES itself exists in the PES packet data, and the PES divided into the required number of bytes exists in the payload of the TS. In the drawing, AF is an abbreviation for adaptation field.

【0018】図4は本発明の第1の実施形態とするPE
S生成装置の構成を示すブロック回路図である。
FIG. 4 shows a PE according to a first embodiment of the present invention.
FIG. 3 is a block circuit diagram illustrating a configuration of an S generation device.

【0019】図4において、データバス11上には入力
DMA(Dynamic Memory Access)コントローラ12、
共有メモリ13、CPU14、出力バッファ15、出力
DMAコントローラ16が接続される。
In FIG. 4, an input DMA (Dynamic Memory Access) controller 12 is provided on a data bus 11.
The shared memory 13, the CPU 14, the output buffer 15, and the output DMA controller 16 are connected.

【0020】入力DMAコントローラ12は映像・音声
符号化装置で生成されたESを取り込み、共有メモリ1
3の然るべき領域に転送し、その転送終了後に共有メモ
リ13上のESの存在領域をCPU14に通知する。
The input DMA controller 12 fetches the ES generated by the video / audio encoding device, and
No. 3 is transferred to the appropriate area, and after the transfer is completed, the CPU 14 is notified of the existence area of the ES on the shared memory 13.

【0021】CPU14は入力DMAコントローラ12
から通知に基づいて、共有メモリ13からESを取り込
み、そのESの解析処理、PESヘッダの内容算出を行
って、出力バッファ15にPESヘッダの内容を書き込
む。さらに、PESパケットデータ部に入れるES情報
として、出力DMAコントローラ16に対して共有メモ
リ13の転送開始アドレス及び転送バイト数を指定す
る。
The CPU 14 controls the input DMA controller 12
In response to the notification, the ES fetches the ES from the shared memory 13, analyzes the ES, calculates the contents of the PES header, and writes the contents of the PES header to the output buffer 15. Further, the transfer start address and the number of transfer bytes of the shared memory 13 are specified to the output DMA controller 16 as ES information to be put in the PES packet data section.

【0022】出力DMAコントローラ16はCPU14
から指定されたアドレスから指定されたバイト数だけ、
共有メモリ13のデータをPESパケットデータとして
出力バッファ15に転送する。転送後、共有メモリ13
の対応領域を開放して、入力DMAコントローラ12及
びCPU14にその旨通知する。
The output DMA controller 16 is a CPU 14
From the address specified by the specified number of bytes,
The data in the shared memory 13 is transferred to the output buffer 15 as PES packet data. After the transfer, the shared memory 13
And releases the corresponding area to the input DMA controller 12 and the CPU 14.

【0023】出力バッファ15は、CPU14からのP
ESヘッダと出力DMAコントローラ16を通じて共有
メモリ13から転送されるPESパケットデータを格納
することでPESを生成し、適宜出力する。
The output buffer 15 receives the P
The PES is generated by storing the ES header and the PES packet data transferred from the shared memory 13 through the output DMA controller 16, and outputs the PES as appropriate.

【0024】すなわち、上記構成によるPES生成装置
において、映像・音声符号化装置で生成されたESは、
入力DMAコントローラ12によって、共有メモリ13
の然るべき領域に転送される。入力DMAコントローラ
12は、ESの転送が終了すると、ESの存在領域をC
PU14に通知する。CPU14はESの内容からPE
Sヘッダの内容を算出して、出力バッファ15にその内
容を書き込む。
That is, in the PES generation device having the above configuration, the ES generated by the video / audio encoding device is:
The input DMA controller 12 causes the shared memory 13
To the appropriate area. When the transfer of the ES is completed, the input DMA controller 12 sets the existence area of the ES to C
Notify PU14. The CPU 14 determines the PE from the ES contents.
The contents of the S header are calculated, and the contents are written to the output buffer 15.

【0025】その後に続くPESパケットデータは、共
有メモリ13内の必要なデータを転送すればよい。この
ため、CPU14は出力DMAコントローラ16に対し
て共有メモリ13の該当するESが格納されている転送
開始アドレス及び転送バイト数を指定する。出力DMA
コントローラ16はCPU14の指定アドレスから指定
バイト数だけ、共有メモリ13のESデータをPESパ
ケットデータとして出力バッファ15に転送する。これ
でPESが生成される。
For the subsequent PES packet data, necessary data in the shared memory 13 may be transferred. For this reason, the CPU 14 specifies the transfer start address and the transfer byte number of the shared memory 13 where the corresponding ES is stored, to the output DMA controller 16. Output DMA
The controller 16 transfers the ES data in the shared memory 13 to the output buffer 15 as PES packet data by the designated number of bytes from the designated address of the CPU 14. Thus, a PES is generated.

【0026】この動作の中で、CPU14がデータバス
11にアクセスするのは、入力DMAコントローラ12
からESの領域の通知を受けるときと、PESヘッダを
出力バッファ15に書き込むときと、出力DMAコント
ローラ16に共有メモリ13の転送開始アドレスと転送
バイト数を通知するときだけである。それ以外の時間は
ESの解析処理やPESヘッダの生成処理、外部装置と
の通信処理などに充てることができる。したがって、効
率的なPESの生成処理が可能となる。
In this operation, the CPU 14 accesses the data bus 11 only when the input DMA controller 12
, The time of writing the PES header to the output buffer 15, and the time of notifying the output DMA controller 16 of the transfer start address and the number of transfer bytes of the shared memory 13. The rest of the time can be used for ES analysis processing, PES header generation processing, communication processing with external devices, and the like. Therefore, efficient PES generation processing becomes possible.

【0027】図5は本発明の第2の実施形態とするTS
生成装置の構成を示すブロック回路図である。尚、ここ
で説明するTS生成装置は上記PES生成装置と基本構
成が同一であるため、図5において、図4と同一部分に
は同一符号を付して示し、ここでは異なる部分について
詳述する。
FIG. 5 shows a TS according to a second embodiment of the present invention.
FIG. 2 is a block circuit diagram illustrating a configuration of a generation device. Since the TS generator described here has the same basic configuration as the PES generator, in FIG. 5, the same parts as those in FIG. 4 are denoted by the same reference numerals, and different parts will be described in detail. .

【0028】図5において、映像・音声符号化装置で生
成されたESは、入力DMAコントローラ12によっ
て、共有メモリ13の然るべき領域に転送される。入力
DMAコントローラ12は、ESの転送が終了すると、
ESの存在領域をCPUに通知する。CPU14はES
の解析処理、PESヘッダの生成、TSヘッダやアダプ
テーションフィールドの内容算出を行って、出力バッフ
ァ15にその内容を書き込む。
In FIG. 5, the ES generated by the video / audio encoding device is transferred to an appropriate area of the shared memory 13 by the input DMA controller 12. When the transfer of the ES is completed, the input DMA controller 12
The CPU notifies the CPU of the existence area of the ES. CPU 14 is ES
, A PES header is generated, the contents of the TS header and the adaptation field are calculated, and the contents are written to the output buffer 15.

【0029】ペイロードのその後に続く部分は、共有メ
モリ13内の必要なデータを転送すればよいので、CP
U14は出力DMAコントローラ16に対して共有メモ
リ13の該当するESが格納されている転送開始アドレ
ス及び転送バイト数を指定する。出力DMAコントロー
ラ16はCPUから指定されたアドレスから指定された
バイト数だけ、共有メモリ13のデータを出力バッファ
15に転送する。これでTSが生成される。
The subsequent portion of the payload has only to transfer necessary data in the shared memory 13, so that the CP
U 14 specifies the transfer start address and the number of transfer bytes of the shared memory 13 where the corresponding ES is stored to the output DMA controller 16. The output DMA controller 16 transfers the data of the shared memory 13 to the output buffer 15 by the specified number of bytes from the address specified by the CPU. Thus, a TS is generated.

【0030】但し、TSの生成では、絶対時間の情報と
してPCRをアダプテーションフィールドに付加する
が、出力DMAコントローラ16の転送によって出力バ
ッファ15上にTSをバースト的に生成すると、CPU
14でPCRを付加する際に誤差が大きくなってしま
い、TSの品質が劣化する。
However, in the generation of the TS, PCR is added to the adaptation field as information on the absolute time. However, when the TS is burst-generated on the output buffer 15 by the transfer of the output DMA controller 16, the CPU
At the time of adding a PCR in step 14, the error increases, and the quality of the TS deteriorates.

【0031】この問題を回避するために、本装置では、
アダプテーションフィールドを出力バッファ15に書き
込むときにPCRフラグを共に書き込み、出力バッファ
15からTSを読み出してPCRフラグが立っている場
合には、その部分のデータをPCRに付け替える処理を
行う。これにより、正確なPCR値を付加することがで
きる。
To avoid this problem, the present device
When the adaptation field is written to the output buffer 15, the PCR flag is written together, and the TS is read from the output buffer 15 and, if the PCR flag is set, a process of replacing the data in that portion with the PCR is performed. Thereby, an accurate PCR value can be added.

【0032】具体的には、まず出力バッファ15への書
き込みフォーマットを、図6に示すように、Bit0〜
Bit7のTSデータに対して上位ビットBit8を付
加し、これをPCRフラグとして使用する。Bit8が
0の場合、TSデータ(Bit[7:0])をTSデー
タとして取り扱い、Bit8が1の場合、TSデータ
(Bit[7:0])をPCR値に置き換えるものとす
る。
Specifically, first, the write format to the output buffer 15 is changed to Bit 0 to Bit 0 as shown in FIG.
The upper bit Bit8 is added to the TS data of Bit7, and this is used as a PCR flag. When Bit8 is 0, the TS data (Bit [7: 0]) is handled as TS data, and when Bit8 is 1, the TS data (Bit [7: 0]) is replaced with a PCR value.

【0033】構成上では、図5に示すように、PCR発
生器17を用意し、このPCR発生器17から出力され
るPCR値と出力バッファ15の出力データをセレクタ
(SEL)18に入力し、セレクタ18にてPCRフラ
グ値に応じて選択的に出力するようにする。CPU14
は、アダプテーションフィールドを出力バッファ15に
書き込むときにPCRフラグ(Bit8)=1を書き込
む。出力DMAコントローラ16は出力バッファ15へ
のペイロードのデータ転送時において、PCRフラグ
(Bit8)=0を付加する。セレクタ18では、PC
Rフラグ(Bit8)=1ならば、対応するTSデータ
(Bit[7:0])部分をPCR発生器17からのP
CR値に置き換えて出力し、PCRフラグ(Bit8)
=0ならば、出力バッファ15の出力をそのまま転送す
る。
As shown in FIG. 5, a PCR generator 17 is prepared, and the PCR value output from the PCR generator 17 and the output data of the output buffer 15 are input to a selector (SEL) 18 as shown in FIG. The selector 18 selectively outputs according to the PCR flag value. CPU14
Writes the PCR flag (Bit 8) = 1 when writing the adaptation field to the output buffer 15. The output DMA controller 16 adds a PCR flag (Bit 8) = 0 when transferring the payload data to the output buffer 15. In the selector 18, the PC
If the R flag (Bit 8) = 1, the corresponding TS data (Bit [7: 0]) portion is
Replace with CR value and output, PCR flag (Bit8)
If = 0, the output of the output buffer 15 is transferred as it is.

【0034】上記動作の中で、CPU14がデータバス
11にアクセスするのは、入力DMAコントローラ12
からESの領域の通知を受けるときと、PESヘッダ、
TSヘッダ及びアダプテーションフィールドを出力バッ
ファに書き込むときと、出力DMAコントローラ16に
共有メモリ13のアドレスとバイト数を通知するとき
と、PCRフラグをたてるときだけである。それ以外の
時間はESの解析処理やPESヘッダ、TSヘッダ及び
アダプテーションフィールドの生成処理、外部装置との
通信処理などに充てることができる。したがって、効率
的なTSの生成処理が可能となる。
In the above operation, the CPU 14 accesses the data bus 11 only when the input DMA controller 12
When the notification of the ES area is received from the PES header,
Only when writing the TS header and the adaptation field to the output buffer, when notifying the output DMA controller 16 of the address and the number of bytes of the shared memory 13, and when setting the PCR flag. The rest of the time can be used for ES analysis processing, PES header, TS header and adaptation field generation processing, and communication processing with external devices. Therefore, efficient TS generation processing becomes possible.

【0035】以上のように、PES生成装置では、CP
Uが介在しなければならないESの解析やPESヘッダ
の生成をCPUが行い、データの転送だけが必要なPE
Sデータパケット部の生成はDMAによって行う。
As described above, in the PES generation device, the CP
The CPU analyzes the ES that the U must intervene and generates the PES header, and the PE that needs only data transfer.
The generation of the S data packet part is performed by DMA.

【0036】また、TS生成装置では、CPUが介在し
なければならない時間情報の処理やTSヘッダの生成処
理やアダプテーションフィールドの生成処理をCPUが
行い、データの転送だけが必要なペイロードの生成はD
MAによって行う。
In the TS generation device, the CPU performs processing of time information that must be interposed by the CPU, generation processing of the TS header, and generation processing of the adaptation field, and generation of the payload that requires only data transfer is performed by the D.
Performed by MA.

【0037】その結果、装置におけるCPUの負担が低
減し、より効率的にPESまたはTSの生成を行うこと
が可能となる。
As a result, the load on the CPU in the apparatus is reduced, and it is possible to generate PES or TS more efficiently.

【0038】[0038]

【発明の効果】以上のように本発明によれば、CPUの
負担を低減し、より効率的にPESまたはTSを生成す
ることのできるストリーム生成装置を提供することがで
きる。
As described above, according to the present invention, it is possible to provide a stream generation apparatus capable of reducing the load on the CPU and generating PES or TS more efficiently.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 MPEG2のPES構造を示す図。FIG. 1 is a diagram showing a PES structure of MPEG2.

【図2】 MPEG2のTSの構造を示す図。FIG. 2 is a diagram showing the structure of an MPEG2 TS.

【図3】 MPEG2のESとPESとTSの関係を示
す図。
FIG. 3 is a diagram showing a relationship between ES, PES, and TS of MPEG2.

【図4】 本発明の第1の実施形態とするPES生成装
置の構成を示すブロック回路図。
FIG. 4 is a block circuit diagram showing a configuration of a PES generation device according to the first embodiment of the present invention.

【図5】 本発明の第2の実施形態とするTS生成装置
の構成を示すブロック回路図。
FIG. 5 is a block circuit diagram showing a configuration of a TS generation device according to a second embodiment of the present invention.

【図6】 第2の実施形態の出力バッファへの書き込み
フォーマットを示す図。
FIG. 6 is a diagram showing a format for writing to an output buffer according to the second embodiment;

【符号の説明】[Explanation of symbols]

11…データバス 12…入力DMAコントローラ 13…共有メモリ 14…CPU 15…出力バッファ 16…出力DMAコントローラ 17…PCR発生器 18…セレクタ 11 Data Bus 12 Input DMA Controller 13 Shared Memory 14 CPU 15 Output Buffer 16 Output DMA Controller 17 PCR Generator 18 Selector

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C059 KK15 MA00 RB02 RB09 RC03 RC04 RC32 SS26 SS30 UA01 UA38 UA39 5K034 AA01 AA07 BB06 CC02 CC05 FF01 FF02 GG02 GG03 HH01 HH02 HH25 HH27 HH47 HH61 MM11 MM32  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C059 KK15 MA00 RB02 RB09 RC03 RC04 RC32 SS26 SS30 UA01 UA38 UA39 5K034 AA01 AA07 BB06 CC02 CC05 FF01 FF02 GG02 GG03 HH01 HH02 HH25 HH27 HH47 MM11

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】符号化データによる基本ストリームから少
なくともヘッダ領域及び情報領域を備える規格化された
ストリームを生成するストリーム生成装置において、 前記基本ストリームを格納する共有メモリと、 この共有メモリの領域を管理して入力基本ストリームを
前記共有メモリの所定領域に書き込み、そのメモリ管理
情報を発生する入力用メモリ制御部と、 この入力用メモリ制御部からのメモリ管理情報に基づい
て前記共有メモリから基本ストリームを取り込み解析
し、前記ヘッダ領域へのデータを生成すると共に、共有
メモリ内の前記情報領域に入れる基本ストリームが書き
込まれている領域を指定する演算処理部と、 前記共有メモリから前記演算処理部で指定される領域の
基本ストリームデータを転送する出力用メモリ制御部
と、 前記演算処理部で生成されたヘッダ領域のデータ及び前
記出力メモリ制御部により転送される情報領域のデータ
を格納し出力する出力バッファとを具備することを特徴
とするストリーム生成装置。
1. A stream generating apparatus for generating a standardized stream having at least a header area and an information area from a basic stream of encoded data, comprising: a shared memory for storing the basic stream; and an area for the shared memory. An input basic stream is written to a predetermined area of the shared memory, and an input memory control unit that generates the memory management information.Based on the memory management information from the input memory control unit, a basic stream is output from the shared memory. An arithmetic processing unit that captures and analyzes data, generates data to the header area, and specifies an area in the shared memory in which a basic stream to be written to the information area is written, and specifies the area from the shared memory by the arithmetic processing unit. Output memory control unit for transferring the basic stream data of the area to be An output buffer for storing and outputting data of a header area generated by the arithmetic processing unit and data of an information area transferred by the output memory control unit.
【請求項2】MPEG2(Moving Picture Experts Gro
up 2)の規定に基づいて、ES(Elementary Stream)
からPES(Packetized Elementary Stream)を生成す
るストリーム生成装置において、 前記ESを格納する共有メモリと、 この共有メモリの領域を管理して入力ESを前記共有メ
モリの所定領域に書き込み、そのメモリ管理情報を発生
する入力用メモリ制御部と、 この入力用メモリ制御部からのメモリ管理情報に基づい
て前記共有メモリからESを取り込み解析し、PESヘ
ッダ部のデータを生成すると共に、共有メモリ内のPE
Sパケットデータ部に入れるESが書き込まれている領
域を指定する演算処理部と、 前記共有メモリから前記演算処理部で指定される領域の
ESを転送する出力用メモリ制御部と、 前記演算処理部で生成されたPESヘッダ部のデータ及
び前記出力メモリ制御部により転送されるPESパケッ
トデータ部のデータを格納することでPESを生成し出
力する出力バッファとを具備することを特徴とするスト
リーム生成装置。
2. An MPEG2 (Moving Picture Experts Groove)
up ES (Elementary Stream) based on 2)
A stream generation device that generates a PES (Packetized Elementary Stream) from a shared memory that stores the ES, writes an input ES to a predetermined area of the shared memory by managing an area of the shared memory, and writes the memory management information. An input memory control unit that is generated; and an ES that is fetched and analyzed from the shared memory based on the memory management information from the input memory control unit to generate data of a PES header unit,
An arithmetic processing unit that specifies an area in which the ES to be put into the S packet data unit is written; an output memory control unit that transfers the ES in the area specified by the arithmetic processing unit from the shared memory; An output buffer for generating and outputting a PES by storing the data of the PES header portion generated in step (a) and the data of the PES packet data portion transferred by the output memory control portion. .
【請求項3】MPEG2(Moving Picture Experts Gro
up 2)の規定に基づいて、複数のES(Elementary Str
eam)からTS(Transport Stream)を生成するストリ
ーム生成装置において、 前記ESを格納する共有メモリと、 この共有メモリの領域を管理して入力ESを前記共有メ
モリの所定領域に書き込み、そのメモリ管理情報を発生
する入力用メモリ制御部と、 この入力用メモリ制御部からのメモリ管理情報に基づい
て前記共有メモリからESを取り込み解析し、PES
(Packetized Elementary Stream)ヘッダ部、TSヘッ
ダ部、アダプテーションフィールド部の各データを生成
すると共に、共有メモリ内のペイロード部に入れるES
が書き込まれている領域を指定する演算処理部と、 前記共有メモリから前記演算処理部で指定される領域の
ESを転送する出力用メモリ制御部と、 前記演算処理部で生成されたPESヘッダ部、TSヘッ
ダ部、アダプテーションフィールド部の各データ及び前
記出力メモリ制御部により転送されるペイロード部のデ
ータを格納することでTSを生成し出力する出力バッフ
ァとを具備することを特徴とするストリーム生成装置。
3. An MPEG2 (Moving Picture Experts Groove)
up 2), multiple ESs (Elementary Str
eam), a stream generating apparatus for generating a TS (Transport Stream) from the shared memory for storing the ES, and managing an area of the shared memory to write an input ES to a predetermined area of the shared memory; And an input memory control unit for generating ES from the shared memory based on the memory management information from the input memory control unit.
(Packetized Elementary Stream) Generates data of a header section, a TS header section, and an adaptation field section, and stores the ES in the payload section in the shared memory.
An operation processing unit that specifies an area in which is written, an output memory control unit that transfers an ES in an area specified by the operation processing unit from the shared memory, and a PES header unit generated by the operation processing unit , A TS buffer section, an output buffer for generating and outputting a TS by storing data of a adaptation field section and data of a payload section transferred by the output memory control section. .
【請求項4】絶対時間の情報としてPCR(Program Cl
ock Reference)をアダプテーションフィールドに付加
する場合、前記演算処理部にて、前記アダプテーション
フィールド部のデータを生成する際に、PCRフラグを
立てておくようにし、さらに、前記出力バッファの出力
のうち、前記PCRフラグが立っているとき、該当する
TSデータをPCRデータに置き換えるデータ置き換え
手段を備えることを特徴とする請求項3記載のストリー
ム生成装置。
4. The method according to claim 1, wherein PCR (Program Cl
When the data of the adaptation field is generated by the arithmetic processing unit, a PCR flag is set in the arithmetic processing unit. 4. The stream generation device according to claim 3, further comprising a data replacement unit that replaces the corresponding TS data with the PCR data when the PCR flag is set.
JP27469599A 1999-09-28 1999-09-28 Stream generator Pending JP2001103116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27469599A JP2001103116A (en) 1999-09-28 1999-09-28 Stream generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27469599A JP2001103116A (en) 1999-09-28 1999-09-28 Stream generator

Publications (1)

Publication Number Publication Date
JP2001103116A true JP2001103116A (en) 2001-04-13

Family

ID=17545290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27469599A Pending JP2001103116A (en) 1999-09-28 1999-09-28 Stream generator

Country Status (1)

Country Link
JP (1) JP2001103116A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296533A2 (en) 2001-08-27 2003-03-26 Yamaha Metanix Corporation Microphone holder having connector unit molded together with conductive strips
EP1401053A1 (en) 2002-09-19 2004-03-24 Yamaha Metanix Corporation Microphone holder having connector unit molded together with conductive strips
CN100342732C (en) * 2002-04-13 2007-10-10 Lg电子株式会社 Digital TV test stream generator, generating method and its test stream recording medium
JP2009093393A (en) * 2007-10-09 2009-04-30 Nec Electronics Corp Data processing device, and self-diagnosis method for data processing device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296533A2 (en) 2001-08-27 2003-03-26 Yamaha Metanix Corporation Microphone holder having connector unit molded together with conductive strips
CN100342732C (en) * 2002-04-13 2007-10-10 Lg电子株式会社 Digital TV test stream generator, generating method and its test stream recording medium
EP1401053A1 (en) 2002-09-19 2004-03-24 Yamaha Metanix Corporation Microphone holder having connector unit molded together with conductive strips
JP2009093393A (en) * 2007-10-09 2009-04-30 Nec Electronics Corp Data processing device, and self-diagnosis method for data processing device

Similar Documents

Publication Publication Date Title
US6654389B1 (en) System and method for searching patterns in real-time over a shared media
US6654423B2 (en) PID/section filter in digital television system
JP3919860B2 (en) Demultiplexer
US6463060B1 (en) Signal processing circuit
US6434170B1 (en) Memory-based circular queue with local descriptive information to implement a storage area for filtering mpeg-2 packets that are distributed and/or processed under the control of a host microprocessor by a direct memory access mechanism
US6434146B1 (en) Use of sequencing information in a local header that allows proper synchronization of packets to subsidiary interfaces within the post-processing environment of an mpeg-2 packet demultiplexing architecture
KR20040094601A (en) Stream data processing device, stream data processing method, program, and medium
US20060212612A1 (en) I/O controller, signal processing system, and method of transferring data
US20080310411A1 (en) Communication apparatus and integrated circuit for communication
JP2011029936A (en) File transfer system and file transfer method
US6047340A (en) Method for transmitting data, and apparatus for transmitting data and medium
JP4703074B2 (en) Apparatus and method for switching context in an electronic network
JP3185863B2 (en) Data multiplexing method and apparatus
JP2001103116A (en) Stream generator
JP2006215886A (en) Signal processor, signal processing system and signal processing method
US7385996B2 (en) Data distribution apparatus and method
US20060133474A1 (en) Encoder and its method
JP4812934B2 (en) Synchronous broadcast data access method and apparatus
JP2000083064A (en) Transport stream processor
JP2000216816A (en) Device and method for encoding and computer-readable storing medium
JP4419785B2 (en) Multiplexed packet generating apparatus and multiplexed packet generating method
JP3123366B2 (en) Information storage management device
JP2001258025A (en) Multimedia reception system
JP2007074429A (en) Bidirectional communication controller
JP2006050078A (en) Data transfer control apparatus and electronic equipment