JP2001086470A - Video reducing/enlarging device - Google Patents

Video reducing/enlarging device

Info

Publication number
JP2001086470A
JP2001086470A JP2000252156A JP2000252156A JP2001086470A JP 2001086470 A JP2001086470 A JP 2001086470A JP 2000252156 A JP2000252156 A JP 2000252156A JP 2000252156 A JP2000252156 A JP 2000252156A JP 2001086470 A JP2001086470 A JP 2001086470A
Authority
JP
Japan
Prior art keywords
circuit
compression
vertical
enlargement
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000252156A
Other languages
Japanese (ja)
Other versions
JP3559758B2 (en
Inventor
Kenji Katsumata
賢治 勝又
Shigeru Hirahata
茂 平畠
Toshinori Murata
敏則 村田
Haruki Takada
春樹 高田
Shinobu Torigoe
忍 鳥越
Takanori Eda
隆則 江田
Koichi Ishibashi
浩一 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP2000252156A priority Critical patent/JP3559758B2/en
Publication of JP2001086470A publication Critical patent/JP2001086470A/en
Application granted granted Critical
Publication of JP3559758B2 publication Critical patent/JP3559758B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide video matched to the aspect ratio of the screen of a display device by reducing/enlarging entire video into any arbitrary size. SOLUTION: A video signal is written in a memory 103 by a write clock from an input terminal 118. A clock generating circuit 119 supplies a read clock having about 4/3-fold frequency of the write clock to the memory 103. A vertical enlargement control circuit 110 reads the video signal out of the memory 103 in a line cycle corresponding to an enlargement scale. In the similar cycle, the write of a one-line memory 105 is stopped and the line delay output of the output signal of the memory 103 is provided. According to a control signal from the vertical enlargement control circuit 110, a vertical interpolating circuit 106 prepares a scan line signal through interpolating operation. A horizontal direction is similarly controlled by a horizontal enlargement control circuit 113.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は映像信号のディジタル処
理に係り、特に、映像信号によって得られる映像のアス
ペクト比と表示装置における画面のアスペクト比が異な
る場合でも、映像を任意の大きさに圧縮,拡大して、表
示装置の画面のアスペクト比に合致させることにより、
映像を画面に違和感なく表示させることができる映像圧
縮拡大装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital processing of a video signal, and more particularly, to compressing a video to an arbitrary size even when the aspect ratio of a video obtained by the video signal is different from that of a screen in a display device. , By enlarging and matching the aspect ratio of the screen of the display device,
The present invention relates to an image compression / expansion device capable of displaying an image on a screen without a sense of incongruity.

【0002】[0002]

【従来の技術】高品位テレビの試験放送が1991年よ
り始まり、画面のアスペクト比が16:9の受信機も家
庭用としての普及が始まりつつある。画面のアスペクト
比が16:9の受信機は、従来放送との整合性をとるこ
とが普及の重要なポイントであり、従来放送のアスペク
ト比をいかに16:9に変換するかが大きな課題となっ
ている。さらに、最近のパッケージソフト等に多数存在
する映画サイズ、即ち、映像の上下に黒帯が付いて全体
のアスペクト比が4:3である、いわゆるレターボック
スの映像(映像のアスペクト比は様々である)は、画面
のアスペクト比が16:9の表示装置に映した場合、垂
直方向に拡大することによって16:9に近いアスペク
ト比を得ることができるため、垂直方向への拡大も必須
の技術となっている。
2. Description of the Related Art A test broadcast of a high-definition television started in 1991, and a receiver having a screen aspect ratio of 16: 9 has begun to be widely used for home use. For a receiver having a screen aspect ratio of 16: 9, it is important to spread the compatibility with conventional broadcasting, and how to convert the aspect ratio of conventional broadcasting to 16: 9 is a major issue. ing. Furthermore, so-called letterbox video (the video has various aspect ratios), which is the size of a large number of movies in recent package software and the like, that is, the video has black bands above and below and has an overall aspect ratio of 4: 3. ) Means that, when projected on a display device having an aspect ratio of 16: 9, an aspect ratio close to 16: 9 can be obtained by enlarging in the vertical direction. Has become.

【0003】例えば、特開平1−194784号公報で
は、ラインメモリの書き込み周波数と読みだし周波数を
変えることによって映像を水平方向に圧縮し、アスペク
ト比が16:9の画面の中にアスペクト比が4:3の映
像をはめ込む方法と、偏向回路の出力振幅を変化させる
ことによって映像を垂直方向に拡大し、上下の映像の一
部分を切って表示する方法とを併用する方式が開示され
ている。
For example, in Japanese Patent Application Laid-Open No. 1-194784, an image is compressed in the horizontal direction by changing a writing frequency and a reading frequency of a line memory, and an aspect ratio of 4: 9 is set in a 16: 9 aspect ratio screen. : 3, a method of fitting an image and a method of vertically expanding an image by changing the output amplitude of a deflection circuit to cut and display a part of the upper and lower images are disclosed.

【0004】また、特開平3−11891号公報では、
映像の垂直方向の拡大をディジタル信号処理で行う技術
が開示されている。図2に、ディジタル信号処理によっ
て走査線を補間し、映像を垂直方向に拡大する、この既
提案例における構成を示す。
In Japanese Patent Application Laid-Open No. Hei 3-11891,
There is disclosed a technique for performing vertical enlargement of an image by digital signal processing. FIG. 2 shows a configuration in the proposed example in which a scanning line is interpolated by digital signal processing and a video is enlarged in a vertical direction.

【0005】図2において、201、202はディジタ
ル化された映像信号の入力端子と出力端子、203は少
なくとも120ライン程度の容量を持ったメモリ、20
4は1ラインメモリ、205、206は入力信号を係数
倍するROMテーブル、207は加算器、208はメモ
リ203の制御信号の入力端子、209はROM20
5,206のテーブルを切り換える制御信号の入力端子
である。
In FIG. 2, 201 and 202 are input and output terminals for digitized video signals, 203 is a memory having a capacity of at least about 120 lines, 20
4 is a one-line memory, 205 and 206 are ROM tables for multiplying an input signal by a coefficient, 207 is an adder, 208 is an input terminal of a control signal of the memory 203, 209 is a ROM 20
An input terminal for a control signal for switching between tables 5,206.

【0006】この既提案例では、メモリ203は、入力
端子208からの制御信号に従って、あらかじめ定めら
れたライン周期で同一ラインを再度読み出すよう制御さ
れる。1ラインメモリ204で1ライン映像信号を遅延
した結果、ROM205、206には上下2ラインの走
査線信号が供給され、入力端子209からの制御信号に
よって選択されたROMテーブルにおける係数が乗ぜら
れ、加算器207より正しい走査線の重心を持った信号
を得ることができる。
In this proposed example, the memory 203 is controlled so as to read the same line again at a predetermined line cycle in accordance with a control signal from the input terminal 208. As a result of delaying the one-line video signal by the one-line memory 204, two upper and lower scanning line signals are supplied to the ROMs 205 and 206, multiplied by a coefficient in the ROM table selected by the control signal from the input terminal 209, and added. A signal having a correct scanning line center of gravity can be obtained from the detector 207.

【0007】この様にして得られた拡大映像は、順次走
査の信号では、偏向回路の出力振幅を変化させることに
よって拡大した場合に比べて、走査線の間隔が変化しな
いため、大画面の表示装置においても高画質な映像を得
ることができる。
In the enlarged image obtained in this manner, the interval between the scanning lines does not change in the progressive scanning signal as compared with the case in which the signal is enlarged by changing the output amplitude of the deflection circuit. A high-quality image can be obtained also in the device.

【0008】この様に、アスペクト比が4:3の映像
を、アスペクト比が16:9の画面に表示させるため
に、様々な工夫が為されていた。
As described above, various schemes have been devised to display an image having an aspect ratio of 4: 3 on a screen having an aspect ratio of 16: 9.

【0009】[0009]

【発明が解決しようとする課題】上記した2つの既提案
例は、それぞれ、アスペクト比が4:3の映像を、アス
ペクト比が16:9の画面に表示させる方式としては優
れている。しかしながら、最近のパッケージソフトに多
く見られる映画ソフトのレターボックスの映像には、様
々なアスペクト比を持ったものが存在し、これらを、画
面のアスペクト比が16:9である表示装置にとって最
適な大きさに合わせることは困難になっている。
The two proposals described above are excellent as methods for displaying an image having an aspect ratio of 4: 3 on a screen having an aspect ratio of 16: 9. However, there are various aspect ratios of movie software letterbox images which are often seen in recent package software, and these are considered to be optimal for display devices having a screen aspect ratio of 16: 9. It has become difficult to fit the size.

【0010】また、大半を占めるアスペクト比が4:3
の映像を圧縮して表示する方法については、特に、プロ
ジェクションタイプの表示装置において、画面が焼き付
く恐れもある。
In addition, the aspect ratio, which accounts for the majority, is 4: 3.
In the method of compressing and displaying the video, the screen may be burned, particularly in a projection type display device.

【0011】本発明の目的は、上記した従来技術の問題
点を解決し、映像全体を任意の大きさに縮小,拡大し、
表示装置の画面のアスペクト比に合致した映像を得るこ
とができる映像縮小拡大装置を提供することにある。
An object of the present invention is to solve the above-mentioned problems of the prior art, to reduce or enlarge the entire image to an arbitrary size,
It is an object of the present invention to provide an image reduction / enlargement device capable of obtaining an image that matches an aspect ratio of a screen of a display device.

【0012】また、本発明の他の目的は、映像を部分的
に縮小,拡大し、表示装置の画面のアスペクト比に合致
した映像を得ることができる映像縮小拡大装置を提供す
ることにある。
It is another object of the present invention to provide an image reduction / enlargement apparatus capable of partially reducing or enlarging an image and obtaining an image that matches an aspect ratio of a screen of a display device.

【0013】[0013]

【課題を解決するための手段】本発明による映像圧縮拡
大装置は、入力映像信号を記憶するメモリ手段と、水平
方向に前記入力映像信号を圧縮拡大する水平圧縮拡大手
段と、垂直方向に前記入力映像信号を圧縮拡大する垂直
圧縮拡大手段と、前記入力映像信号の本来表示すべき位
置を指定する画面位置指定手段と、前記入力映像信号の
表示すべき画面位置毎に圧縮あるいは拡大の割合を指定
する圧縮拡大率設定手段を有し、映出する画像の各表示
位置において異なった圧縮率あるいは拡大率を指定可能
とすることにより達成できる。
A video compression / expansion apparatus according to the present invention comprises a memory means for storing an input video signal, a horizontal compression / expansion means for compressing / expanding the input video signal in a horizontal direction, and the input / output means in a vertical direction. Vertical compression / expansion means for compressing / expanding a video signal; screen position specification means for specifying a position where the input video signal should be originally displayed; and designation of a compression or expansion ratio for each screen position where the input video signal is to be displayed. This can be achieved by having a compression / enlargement ratio setting unit that can specify a different compression ratio or enlargement ratio at each display position of the projected image.

【0014】[0014]

【作用】前記メモリ手段は入力映像信号を書き込みクロ
ックに従って書き込む。この時、入力映像信号はライン
単位で管理されて書き込まれる。一方、垂直圧縮拡大手
段は、前記圧縮拡大率設定手段により設定された拡大率
に従って前記メモリ手段の読みだしに関するライン周期
を演算によって求め、制御信号を出力する。同様に水平
圧縮拡大手段は、前記圧縮拡大率設定手段により設定さ
れた拡大率に従って前記メモリ手段の読みだしに関する
画素周期を演算によって求め、制御信号を出力する。ま
た、入力された書き込みクロックから、映像の水平圧縮
率にしたがった新たな読みだしクロックが生成される。
前記垂直圧縮拡大手段と前記水平圧縮拡大手段からの制
御信号と前記読みだしクロックとを合成し、前記メモリ
手段に供給する。
The memory means writes an input video signal in accordance with a write clock. At this time, the input video signal is managed and written in line units. On the other hand, the vertical compression / expansion means calculates a line cycle relating to reading of the memory means in accordance with the enlargement rate set by the compression / enlargement rate setting means, and outputs a control signal. Similarly, the horizontal compression / expansion means calculates the pixel period related to reading from the memory means in accordance with the magnification set by the compression / magnification setting means, and outputs a control signal. Also, a new read clock is generated from the input write clock in accordance with the horizontal compression ratio of the video.
The control signal from the vertical compression / expansion means and the horizontal compression / expansion means are combined with the read clock and supplied to the memory means.

【0015】一般的には、16:9のアスペクト比を持
った画面に、4:3のアスペクト比を持った映像を正し
い真円率を持って表示する場合、新たな読みだしクロッ
クを前記書き込みクロックの4/3倍の周波数とし、拡
大率を1倍に設定すると前記メモリ手段のライン単位で
の再度同一ラインを読みだす周期と、画素単位で再度同
一画素を読みだす周期は無限大となり、単に読みだしク
ロックが4/3倍の周波数になったこととなり、映像を
水平方向に圧縮して表示することとなる。したがって、
16:9のアスペクト比を持った画面に、4:3のアス
ペクト比を持った映像がはめ込まれたかたちとなる。
In general, when displaying an image having an aspect ratio of 4: 3 with a correct circularity on a screen having an aspect ratio of 16: 9, a new read clock is written to the screen. If the frequency is set to 4/3 times the clock and the magnification is set to 1, the cycle of reading the same line again in line units of the memory means and the cycle of reading the same pixel again in pixel units become infinite. This simply means that the read clock has a frequency that is 4/3 times higher, and the video is compressed and displayed in the horizontal direction. Therefore,
A picture having an aspect ratio of 4: 3 is fitted on a screen having an aspect ratio of 16: 9.

【0016】大きな拡大率を設定した場合、例えば4/
3倍を例にとると、前記垂直圧縮拡大手段によって、ラ
イン単位で再度同一のラインを読みだす周期は4ライン
に設定され、4ラインに1回同一ラインが読みだされ
る。また、前記水平圧縮拡大手段は同様に4画素に1画
素同一画素を読みだすように制御し、従って、垂直水平
方向とも4/3倍に拡大された映像信号が出力される。
前記設定値の指定を変えることによって任意の拡大率を
得ることができる。また前記画面位置指定手段は入力映
像信号の本来表示すべき位置を指定する。指定された表
示位置において前記圧縮拡大率設定手段は圧縮拡大率を
設定することができる。
When a large enlargement factor is set, for example, 4 /
In the case of triple, for example, the period of reading the same line again in line units by the vertical compression / expansion means is set to four lines, and the same line is read once every four lines. Also, the horizontal compression / expansion means similarly controls so that one out of every four pixels reads the same pixel, so that a video signal enlarged 4/3 times in both the vertical and horizontal directions is output.
An arbitrary enlargement ratio can be obtained by changing the designation of the set value. The screen position designation means designates a position where the input video signal should be displayed. At the designated display position, the compression / enlargement ratio setting means can set the compression / enlargement ratio.

【0017】[0017]

【実施例】本発明の一実施例を図1に示す。図1におい
て、101はディジタル化した映像信号の入力端子、1
02は映像信号の出力端子、103はフィールドメモ
リ、104は垂直補間拡大回路、105は1ラインメモ
リ、106は垂直補間回路、107は水平補間拡大回
路、108は画素遅延回路、109は水平補間回路、1
10は垂直拡大制御回路、111はメモリ制御回路、1
12は垂直補間係数発生回路、113は水平拡大制御回
路、114は画像遅延制御回路、115は水平補間係数
発生回路、116は第1の遅延回路、117は第2の遅
延回路、118は書き込みクロックの入力端子、119
は読みだしクロック発生回路、120は垂直拡大率設定
値の入力端子、121は水平拡大率設定値の入力端子、
122はメモリ制御信号の合成回路である。
FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numeral 101 denotes an input terminal of a digitized video signal;
02 is a video signal output terminal, 103 is a field memory, 104 is a vertical interpolation circuit, 105 is a one-line memory, 106 is a vertical interpolation circuit, 107 is a horizontal interpolation circuit, 108 is a pixel delay circuit, and 109 is a horizontal interpolation circuit , 1
10 is a vertical enlargement control circuit, 111 is a memory control circuit, 1
12 is a vertical interpolation coefficient generation circuit, 113 is a horizontal enlargement control circuit, 114 is an image delay control circuit, 115 is a horizontal interpolation coefficient generation circuit, 116 is a first delay circuit, 117 is a second delay circuit, and 118 is a write clock. Input terminal of 119
Is a read clock generation circuit, 120 is an input terminal for a vertical enlargement ratio setting value, 121 is an input terminal for a horizontal enlargement ratio setting value,
Reference numeral 122 denotes a memory control signal synthesis circuit.

【0018】図1において、入力端子101から入力さ
れた映像信号は、入力端子118からの書き込みクロッ
クによってラインごとに管理され、順次フィールドメモ
リ103に書き込まれる。クロック発生回路119は、
入力された書き込みクロックの約4/3倍の周波数を持
つ読みだしクロックを発生し、合成回路122を通して
フィールドメモリ103に供給する。従って、映像が水
平方向に圧縮された映像信号がフィールドメモリ103
より読みだされることとなる。垂直拡大制御回路110
は、拡大率に応じたライン周期でフィールドメモリ10
3から映像信号を読みだすよう、合成回路122を介し
て制御する。また、同様の周期で垂直拡大回路104に
含まれる1ラインメモリ105の書き込みを停止させ、
フィールドメモリ103の出力信号のライン遅延出力を
得る。この様子を図3に示す。
In FIG. 1, a video signal input from an input terminal 101 is managed for each line by a write clock from an input terminal 118, and is sequentially written to a field memory 103. The clock generation circuit 119
A read clock having a frequency approximately 4/3 times that of the input write clock is generated and supplied to the field memory 103 through the synthesizing circuit 122. Therefore, the video signal obtained by compressing the video in the horizontal direction is stored in the field memory 103.
It will be read more. Vertical enlargement control circuit 110
Is the field memory 10 at the line cycle corresponding to the enlargement ratio.
3 is controlled via the synthesizing circuit 122 so as to read the video signal. Further, the writing of the one-line memory 105 included in the vertical enlargement circuit 104 is stopped at the same cycle,
A line delay output of the output signal of the field memory 103 is obtained. This is shown in FIG.

【0019】図3は垂直方向に4/3倍に拡大する場合
の走査線の様子を示す説明図である。(b)はフィール
ドメモリ103の出力信号であり、メモリ制御回路11
1によるラインリセット(a)のタイミングで同一走査
線が繰返し読みだされる。(c)は1ラインメモリ10
5の書き込み禁止制御信号でラインリセット(a)の1
ライン前で書き込みを停止させ、1ラインメモリ105
の出力信号(d)を得る。この結果、垂直補間回路10
6には上下2つの走査線の信号が供給されることとな
る。すなわち、(b)と(d)は必ず隣合わせの走査線
の信号となる。
FIG. 3 is an explanatory diagram showing the appearance of scanning lines when the image is enlarged 4/3 times in the vertical direction. (B) is an output signal of the field memory 103, and the memory control circuit 11
1, the same scanning line is repeatedly read at the timing of the line reset (a). (C) is a one-line memory 10
5 of the line reset (a) by the write inhibit control signal of 5
Writing is stopped before the line, and the one-line memory 105
Is obtained. As a result, the vertical interpolation circuit 10
6 is supplied with signals of two upper and lower scanning lines. That is, (b) and (d) are always signals of adjacent scanning lines.

【0020】垂直補間回路106では、垂直拡大制御回
路110からの制御信号にしたがって、補間演算(e)
により走査線信号を作成する。
The vertical interpolation circuit 106 performs an interpolation operation (e) according to a control signal from the vertical enlargement control circuit 110.
To generate a scanning line signal.

【0021】図4に、垂直拡大制御回路110の構成を
示す。図4において、120は拡大率に応じて決められ
た拡大設定値の入力端子、402は補間係数の出力端
子、403はメモリ制御信号の出力端子、404は1ラ
イン周期のパルスの入力端子、405は補間係数と入力
端子120から入力された拡大設定値を加算する加算
器、406は加算器405の出力信号のラッチ回路、4
07は加算器405の桁上がり信号のラッチ回路であ
る。
FIG. 4 shows the configuration of the vertical enlargement control circuit 110. In FIG. 4, reference numeral 120 denotes an input terminal for an enlargement set value determined according to an enlargement ratio, 402 denotes an output terminal for an interpolation coefficient, 403 denotes an output terminal for a memory control signal, 404 denotes an input terminal for a pulse of one line cycle, and 405. Is an adder for adding the interpolation coefficient and the enlargement setting value input from the input terminal 120; 406 is a latch circuit for the output signal of the adder 405;
Reference numeral 07 denotes a latch circuit for the carry signal of the adder 405.

【0022】この構成例は、出力される補間係数の精度
を8ビットとしたものである。拡大設定値とフィードバ
ックされた補間係数を、入力端子404から入力される
パルスに従って加算器405で繰り返し加算することに
より、各ラインにおける新たな補間係数が順次得られ
る。また、この時、加算器405の桁上がり信号は、フ
ィールドメモリ103で同一ラインを繰り返し読みだす
ためのメモリ制御信号となる。拡大率の設定値xと実際
の拡大率zの関係は8ビットのシステムの場合、次の式
で表すことができる。
In this configuration example, the precision of the output interpolation coefficient is set to 8 bits. The adder 405 repeatedly adds the enlargement setting value and the fed back interpolation coefficient in accordance with the pulse input from the input terminal 404, so that new interpolation coefficients for each line are sequentially obtained. At this time, the carry signal of the adder 405 becomes a memory control signal for repeatedly reading the same line in the field memory 103. In the case of an 8-bit system, the relationship between the set value x of the enlargement ratio and the actual enlargement ratio z can be expressed by the following equation.

【0023】[0023]

【数1】z=256/(256−x) 上式から判るようにビット精度をあげることによって、
理論的には任意の拡大率を得ることができる。
[Mathematical formula-see original document] z = 256 / (256-x) By increasing the bit precision as can be seen from the above equation,
Theoretically, any magnification can be obtained.

【0024】一方、垂直補間回路106によって得られ
た走査線は、図3(f)に示す入力映像信号(入力端子
101から入力された映像信号)に対して(g)の位置
に重心がある信号となる。これを実際の走査線の位置
(h)に表示することで、映像が垂直方向に拡大された
映像信号が得られる。
On the other hand, the scanning line obtained by the vertical interpolation circuit 106 has a center of gravity at the position (g) with respect to the input video signal (video signal input from the input terminal 101) shown in FIG. Signal. By displaying this at the position (h) of the actual scanning line, a video signal in which the video is enlarged in the vertical direction can be obtained.

【0025】水平方向の拡大も垂直方向の拡大と同様の
構成で行なうことができる。水平拡大制御回路113で
生成した遅延制御信号は合成回路122を通してフィー
ルドメモリ103に供給される。フィールドメモリ10
3では、遅延制御信号に従って、拡大倍に応じた周期で
同一画素を再度読みだす制御を行ない、映像が水平方向
に拡大された映像信号を得る。さらに、水平拡大回路1
07では、水平拡大制御回路113からの制御信号にし
たがって水平補間を行なって、映像が水平方向に拡大さ
れ、かつ重心のそろった映像信号を得る。遅延回路11
6、117は、フィールドメモリ103の制御と画素遅
延回路108、水平補間回路109との遅延時間調整の
ために、挿入される。
The horizontal enlargement can be performed in the same configuration as the vertical enlargement. The delay control signal generated by the horizontal enlargement control circuit 113 is supplied to the field memory 103 through the synthesis circuit 122. Field memory 10
In 3, control is performed to read out the same pixel again at a cycle corresponding to the magnification in accordance with the delay control signal to obtain a video signal in which the video is horizontally expanded. Furthermore, the horizontal enlargement circuit 1
At 07, horizontal interpolation is performed in accordance with the control signal from the horizontal enlargement control circuit 113 to obtain a video signal whose image is enlarged in the horizontal direction and whose center of gravity is uniform. Delay circuit 11
Reference numerals 6 and 117 are inserted for controlling the field memory 103 and adjusting the delay time between the pixel delay circuit 108 and the horizontal interpolation circuit 109.

【0026】この様に、本実施例では、フィールドメモ
リ103と1ラインメモリ105等を用いることによっ
て、アスペクト比が4:3の映像をアスペクト比が1
6:9の画面に表示させるために映像を水平方向に一旦
圧縮し、同時に、映像を垂直方向及び水平方向に任意の
大きさに拡大することが、簡単な回路構成で実現でき
る。例えば、フィールドメモリとして日立製のフィール
ドメモリHM530281を用いれば、ラインリセット
機能を用いて同一ラインを繰り返し読みだすことがで
き、制御が簡単になる。
As described above, in the present embodiment, by using the field memory 103 and the one-line memory 105, an image having an aspect ratio of 4: 3 and an aspect ratio of 1 are used.
With a simple circuit configuration, it is possible to temporarily compress an image in the horizontal direction so as to be displayed on a 6: 9 screen, and at the same time expand the image to an arbitrary size in the vertical and horizontal directions. For example, if the field memory HM530281 manufactured by Hitachi is used as the field memory, the same line can be repeatedly read using the line reset function, and the control is simplified.

【0027】図5に、本発明の他の実施例を示す。図5
において、501はフィールドメモリ103の制御信号
を遅延する遅延回路、502は補間係数の遅延回路であ
り、その他の構成要素は図1の実施例と同じである。本
実施例は、水平拡大回路107で水平方向の拡大を行な
った後に、垂直拡大回路104で垂直方向の拡大を行な
っている点が、図1の実施例の構成と異なっている。回
路の動作は図1の実施例と同様である。
FIG. 5 shows another embodiment of the present invention. FIG.
5, reference numeral 501 denotes a delay circuit for delaying a control signal of the field memory 103, reference numeral 502 denotes a delay circuit for interpolation coefficients, and other components are the same as those in the embodiment of FIG. This embodiment is different from the configuration of the embodiment of FIG. 1 in that the horizontal enlargement circuit 107 enlarges the image in the horizontal direction and then the vertical enlargement circuit 104 enlarges the image in the vertical direction. The operation of the circuit is the same as in the embodiment of FIG.

【0028】本実施例では遅延回路116、117の遅
延量が図1の実施例に比べて極めて小さく、回路規模を
削減できる効果がある。遅延回路501、502はライ
ン単位で制御するため、垂直拡大制御回路110の制御
信号発生タイミングを考慮することによって、ほとんど
遅延を行なう必要は無くなる。すなわち、本実施例の構
成を採ることによって、さらに小さな回路規模で任意の
圧縮,拡大が可能な回路を提供することができる。
In this embodiment, the delay amounts of the delay circuits 116 and 117 are extremely small as compared with the embodiment shown in FIG. 1, and there is an effect that the circuit scale can be reduced. Since the delay circuits 501 and 502 are controlled on a line-by-line basis, there is almost no need to perform a delay by considering the control signal generation timing of the vertical enlargement control circuit 110. That is, by employing the configuration of the present embodiment, it is possible to provide a circuit that can be arbitrarily compressed and expanded with a smaller circuit scale.

【0029】図6に、本発明の別の実施例を示す。図6
において、601は水平拡大制御回路113と同様の構
成を成す第2の水平拡大制御回路であり、その他は図1
の実施例と同じである。本実施例は、水平拡大制御回路
113の他に同様の働きをする第2の水平拡大制御回路
601を備えていることが、図1の実施例と異なる。回
路の動作は図1の実施例と同様である。
FIG. 6 shows another embodiment of the present invention. FIG.
In FIG. 1, reference numeral 601 denotes a second horizontal enlargement control circuit having the same configuration as that of the horizontal enlargement control circuit 113;
This is the same as the embodiment. This embodiment is different from the embodiment of FIG. 1 in that a second horizontal enlargement control circuit 601 having a similar function is provided in addition to the horizontal enlargement control circuit 113. The operation of the circuit is the same as in the embodiment of FIG.

【0030】第1の水平拡大制御回路113は、入力端
子121より与えられた拡大設定値に従ってフィールド
メモリ103を制御し、映像が水平方向に拡大された映
像信号を得る。第2の水平拡大制御回路601は、第1
の水平拡大制御回路113のリセットタイミングに対し
て、フィールドメモリ103と水平補間拡大回路107
との間の遅延時間差を持ってリセットし、水平補間拡大
回路107中の画素遅延回路108を制御する遅延制御
信号と、水平補間回路109を制御する係数値を供給す
る。この結果、図1の実施例で必要となった遅延回路1
16、117が不必要となる。従って、回路の遅延時間
を考慮し、図1の遅延回路116、117と図6の第2
の水平拡大制御回路601のうち、回路規模の小さい方
の実施例を選択することによって、最適な回路を構成す
ることができる。
The first horizontal enlargement control circuit 113 controls the field memory 103 in accordance with the enlargement set value given from the input terminal 121, and obtains a video signal in which the image is enlarged in the horizontal direction. The second horizontal enlargement control circuit 601 includes a first
In response to the reset timing of the horizontal enlargement control circuit 113, the field memory 103 and the horizontal interpolation enlargement circuit 107
And a delay control signal for controlling the pixel delay circuit 108 in the horizontal interpolation enlargement circuit 107 and a coefficient value for controlling the horizontal interpolation circuit 109 are supplied. As a result, the delay circuit 1 required in the embodiment of FIG.
16 and 117 become unnecessary. Therefore, considering the delay time of the circuit, the delay circuits 116 and 117 in FIG.
By selecting one of the horizontal enlargement control circuits 601 having the smaller circuit scale, an optimum circuit can be configured.

【0031】前述の実施例では、垂直拡大制御回路11
0と水平拡大制御回路113によって、映像全体を垂直
方向、水平方向とも任意の大きさに圧縮,拡大すること
ができた。これは、現行方式の映像信号による映像のう
ち、レターボックスタイプの映画のような横長の映像を
アスペクト比が16:9の画面を持った表示装置に映す
際、無信号の黒帯部分を少なくするうえで大きな効果が
あった。しかしながら、通常のアスペクト比が4:3の
映像では、拡大することによって画面からはみ出し、見
えなくなってしまう部分も大きい。さらには、レターボ
ックスの映像においても、そのサイズによっては、拡大
した場合に、上下のサイズを合わせることによって左右
の映像が見えなくなったり、左右のサイズを合わせるこ
とによって上下に黒帯の部分が残ったりして、違和感を
与えることがあった。また、黒帯の部分は画面の焼き付
きを起こすという問題点も指摘されている。
In the above embodiment, the vertical enlargement control circuit 11
With 0 and the horizontal enlargement control circuit 113, the entire image could be compressed and enlarged to an arbitrary size in both the vertical and horizontal directions. This is because, when a horizontally long image such as a letterbox type movie is projected on a display device having a screen with an aspect ratio of 16: 9, among the images based on the video signal of the current system, the black band portion with no signal is reduced. There was a great effect in doing so. However, in a normal video having an aspect ratio of 4: 3, there is a large portion that becomes out of the screen and becomes invisible due to enlargement. Furthermore, depending on the size of the letterbox image, depending on its size, the left and right images become invisible by adjusting the upper and lower sizes, or the black bands remain at the top and bottom by adjusting the left and right sizes. And sometimes gave me a sense of discomfort. In addition, it has been pointed out that the black belt portion causes screen burn-in.

【0032】そこで、この様な問題点を解決した実施例
を、図7を用いて説明する。すなわち、本実施例は、前
述の実施例における垂直拡大制御回路110,水平拡大
制御回路113を改良したものであり、図7はそのう
ち、垂直拡大制御回路110の構成を示すブロック図で
ある。
An embodiment which solves such a problem will be described with reference to FIG. That is, the present embodiment is an improvement of the vertical enlargement control circuit 110 and the horizontal enlargement control circuit 113 in the above-described embodiment, and FIG. 7 is a block diagram showing the configuration of the vertical enlargement control circuit 110.

【0033】図7において、701は画面のライン数を
カウントする垂直カウンタ、702はある関数に従って
垂直カウンタ701の値を変換する数値変換器、その他
は図4の構成例と同じである。本実施例によれば、図4
の構成例で示した入力端子120からの拡大率の設定値
が、画面の位置によって数値変換器702の設定にした
がい自由に変換できるため、映像における任意の位置を
任意の倍率で拡大することができる。数値変換器702
は簡単な関数であれば論理回路で構成することができ
る。また、複雑な関数においてはROM等を用いたルッ
クアップテーブル方式を採っても良い。この実施例の使
用例を図8に示す。
In FIG. 7, reference numeral 701 denotes a vertical counter for counting the number of lines on the screen, reference numeral 702 denotes a numerical converter for converting the value of the vertical counter 701 according to a certain function, and the other components are the same as those in the configuration example of FIG. According to this embodiment, FIG.
Since the set value of the enlargement ratio from the input terminal 120 shown in the configuration example can be freely converted according to the setting of the numerical value converter 702 depending on the position on the screen, it is possible to enlarge an arbitrary position in the video at an arbitrary magnification. it can. Numeric converter 702
Can be configured by a logic circuit if it is a simple function. For a complicated function, a look-up table method using a ROM or the like may be employed. FIG. 8 shows an example of use of this embodiment.

【0034】図8(a)は、現行方式の映像信号による
映像を水平方向に圧縮して、アスペクト比が16:9の
画面に表示したものである。この映像は、横長のレター
ボックスタイプのもので、そのアスペクト比はほぼ2:
1のものを想定しており、圧縮前における全体(映像及
び黒帯の部分)のアスペクト比は4:3である。(b)
は(a)を垂直方向,水平方向とも4/3倍に拡大した
ものであり、16:9の画面では映像の水平方向の大き
さがほぼ合致する。しかしながら、前述のようにこの場
合には上下に黒帯の部分が多少残ってしまい違和感を生
ずる画面となる。
FIG. 8A shows an image obtained by compressing an image based on an image signal of the current system in the horizontal direction and displaying the image on a screen having an aspect ratio of 16: 9. This image is of a landscape letterbox type, and its aspect ratio is almost 2:
1, the aspect ratio of the whole (the image and the black band portion) before compression is 4: 3. (B)
Is an enlarged version of (a) by 4/3 in both the vertical and horizontal directions, and the image in the horizontal direction almost matches in the 16: 9 screen. However, as described above, in this case, a black band part is left slightly above and below, resulting in an unnatural screen.

【0035】(c)は図7に示す数値変換器702にお
ける関数を示したものである。縦軸は垂直カウンタ70
1の値であり、横軸は拡大率を示している。この関数は
画面の中央付近で4/3倍の拡大率を与え、画面上下の
端部で拡大率を大きくし、垂直方向の平均拡大率を3/
2倍としたものである。この様な関数を数値変換器70
2において定義することにより、(d)に示すように黒
帯が無く、アスペクト比が16:9の画面に収まった映
像を提供することができる。この時、画面の中央部分で
は、水平と垂直方向の拡大率が一致しているため、正し
い真円率で表示しており、真円率が変化しているのは画
面の端部のみであるので、映像としての違和感はほとん
ど無くなる。
FIG. 7C shows a function in the numerical converter 702 shown in FIG. The vertical axis is the vertical counter 70
The horizontal axis indicates the enlargement ratio. This function gives a 4/3 magnification near the center of the screen, increases the magnification at the top and bottom edges of the screen, and sets the average vertical magnification to 3 /
It is doubled. Such a function is converted to a numerical converter 70
By defining in (2), as shown in (d), there can be provided an image which has no black band and fits on a screen having an aspect ratio of 16: 9. At this time, in the center part of the screen, since the enlargement ratios in the horizontal and vertical directions match, the image is displayed with the correct circularity, and the circularity changes only at the edge of the screen. Therefore, the sense of incongruity as a video is almost eliminated.

【0036】一方、(e)は、垂直方向,水平方向とも
3/2倍に拡大した場合であり、垂直方向のサイズはア
スペクト比が16:9の画面に一致するが、水平方向は
映像の欠ける部分が生じてしまう。この場合には、水平
拡大制御回路113に関して前述の数値変換器702の
概念を導入する。数値変換器702の入力信号は水平カ
ウンタ(図示せず)のカウント値となり、拡大率を決め
る関数は(f)のように画面の水平方向の両端で拡大率
が小さくなるものを選択する。この時、水平方向の平均
拡大率が4/3倍となるように設定すると、(g)に示
すようにアスペクト比が16:9の画面に全ての映像が
収まるようにすることができる。この場合も(d)と同
様に映像に歪が発生するのは水平方向の両端だけであ
り、ほとんど違和感は無い映像となる。
On the other hand, (e) shows a case where the image is enlarged by 3/2 times in both the vertical and horizontal directions. The size in the vertical direction matches the screen having the aspect ratio of 16: 9, but the image in the horizontal direction is A chipped portion will result. In this case, the concept of the numerical converter 702 described above is introduced for the horizontal enlargement control circuit 113. The input signal of the numerical converter 702 becomes a count value of a horizontal counter (not shown), and a function for determining the enlargement ratio is selected such that the enlargement ratio becomes smaller at both ends in the horizontal direction of the screen as shown in FIG. At this time, if the average enlargement ratio in the horizontal direction is set to be 4/3, all images can be accommodated on a screen having an aspect ratio of 16: 9 as shown in (g). Also in this case, as in (d), the image is distorted only at both ends in the horizontal direction, and the image has almost no discomfort.

【0037】この様に、本実施例では、図7に示す数値
変換器702を導入して、図1に示したような映像を任
意の大きさに拡大できる回路と組み合わせることによっ
て、映像を部分的に圧縮,拡大することができるので、
アスペクト比が16:9の画面に、アスペクト比が4:
3の映像や、レターボックスの映像を違和感無く表示さ
せることが可能となる。
As described above, in this embodiment, by introducing the numerical converter 702 shown in FIG. 7 and combining it with the circuit shown in FIG. Can be compressed and expanded
A screen with an aspect ratio of 16: 9 and an aspect ratio of 4:
3 and the letterbox image can be displayed without discomfort.

【0038】図9に、本発明のさらに別の実施例を示
す。図9において、901は映像信号の入力端子、90
2はアスペクト比が4:3の画面を持つディスプレイ、
903は入力映像信号にY/C分離等の信号処理を行な
ってディスプレイ902へ供給する映像処理回路、90
4は映像信号から同期信号を取り出す同期処理回路、9
05は映像信号の拡大圧縮率を設定するモード設定回
路、906は同期処理回路904の出力信号からモード
設定回路905の指定するモードにしたがいディスプレ
イ902を駆動するための垂直偏向電流を出力する垂直
偏向回路、907は同期処理回路904の出力信号から
モード設定回路905の指定するモードにしたがいディ
スプレイ902を駆動するための水平偏向電流を出力す
る水平偏向回路、908、909は垂直偏向回路906
と水平偏向回路907の偏向電流出力に補正を加える第
1、第2の偏向電流補正回路、910は高圧発生回路で
ある。
FIG. 9 shows still another embodiment of the present invention. In FIG. 9, reference numeral 901 denotes an input terminal of a video signal;
2 is a display having a screen with an aspect ratio of 4: 3,
An image processing circuit 903 performs signal processing such as Y / C separation on an input image signal and supplies the signal to a display 902.
Reference numeral 4 denotes a synchronization processing circuit for extracting a synchronization signal from a video signal;
Reference numeral 05 denotes a mode setting circuit for setting an enlargement / compression ratio of a video signal. Reference numeral 906 denotes a vertical deflection for outputting a vertical deflection current for driving the display 902 in accordance with a mode specified by the mode setting circuit 905 from an output signal of the synchronization processing circuit 904. A horizontal deflection circuit 907 for outputting a horizontal deflection current for driving the display 902 in accordance with a mode designated by the mode setting circuit 905 from an output signal of the synchronization processing circuit 904; and 908 and 909, a vertical deflection circuit 906
And a first and second deflection current correction circuits 910 for correcting the deflection current output of the horizontal deflection circuit 907, and a high voltage generation circuit 910.

【0039】本実施例では、映像の部分的な圧縮,拡大
を偏向回路及び偏向電流補正回路によって行なっている
点が前述の実施例と異なる。垂直偏向回路906は同期
処理回路904からの垂直パルスにしたがって、ディス
プレイ902を駆動する垂直ののこぎり波を発生する。
同様に、水平偏向回路907は同期処理回路904から
の水平パルスにしたがって、ディスプレイ902を駆動
する水平ののこぎり波を発生する。この時、垂直偏向回
路906、水平偏向回路907は、モード設定回路90
5により設定されたモードによって、発生するのこぎり
波の傾きと位相をそれぞれ変える。したがって、映像は
垂直方向,水平方向に全体的に拡大される。
The present embodiment is different from the above-described embodiment in that partial compression and expansion of an image are performed by a deflection circuit and a deflection current correction circuit. The vertical deflection circuit 906 generates a vertical sawtooth wave for driving the display 902 according to the vertical pulse from the synchronization processing circuit 904.
Similarly, the horizontal deflection circuit 907 generates a horizontal sawtooth driving the display 902 according to the horizontal pulse from the synchronization processing circuit 904. At this time, the vertical deflection circuit 906 and the horizontal deflection circuit 907
The inclination and phase of the generated sawtooth wave are changed according to the mode set by the step 5. Therefore, the image is entirely enlarged in the vertical and horizontal directions.

【0040】一方、第1の偏向電流補正回路908は垂
直偏向回路906に、また、第2の偏向電流補正回路9
09は水平偏向回路907に、それぞれ補正を加え、の
こぎり波に部分的な歪を与える。この補正により、のこ
ぎり波の傾きが部分的に変化し、映像は画面の場所ごと
に拡大圧縮率が変わることとなる。
On the other hand, the first deflection current correction circuit 908 is connected to the vertical deflection circuit 906 and to the second deflection current correction circuit 9.
Reference numeral 09 applies a correction to the horizontal deflection circuit 907 to give a partial distortion to the sawtooth wave. Due to this correction, the slope of the sawtooth wave partially changes, and the expansion compression ratio of the image changes at each location on the screen.

【0041】本実施例は、アスペクト比が4:3の画面
にレターボックス形式の映像を表示する場合に特に有効
である。この実施例の使用例を図10に示す。
The present embodiment is particularly effective when displaying an image in letter box format on a screen having an aspect ratio of 4: 3. FIG. 10 shows a usage example of this embodiment.

【0042】図10(a)は、アスペクト比が4:3の
画面にレターボックス形式の映像を表示したものであ
る。レターボックス映像は、第2世代のEDTV方式で
取り入れられる方法で、今後普及することが予想され
る。第2世代のEDTVでは、上下の無画部に高精細情
報が挿入されるため、アスペクト比が4:3の画面上で
は多少不自然さが残ると考えられる。(b)は、垂直偏
向回路906と水平偏向回路907を用いて映像を垂直
方向,水平方向に全体的に拡大し、無画部の領域を減ら
す工夫を施したものである。しかしながら、左右両端に
見えなくなる部分が存在するため問題が残る。(c)は
第2の偏向電流補正回路909を用いて、水平ののこぎ
り波の傾きを左右両端で小さくして映像を圧縮し、第1
の偏向電流補正回路908を用いて、垂直ののこぎり波
の傾きを上下両端で大きくして映像を拡大したものであ
る。したがって、必要な映像のほとんどすべてが表示可
能となる。(d)は(c)の表示方法をとった場合、表
示した映像に生ずる歪を表したものである。中央部
(ア)は歪が無く、歪が最も大きくなるのは四隅(エ)
であり、ほとんど問題とならない。
FIG. 10A shows a letterbox format image displayed on a screen having an aspect ratio of 4: 3. Letterbox video is expected to be widely used in the future by a method adopted in the second generation EDTV system. In the second-generation EDTV, high-definition information is inserted into upper and lower non-image portions, so that it is considered that some unnaturalness remains on a screen having an aspect ratio of 4: 3. FIG. 11B shows a technique in which the vertical deflection circuit 906 and the horizontal deflection circuit 907 are used to enlarge the image in the vertical and horizontal directions as a whole to reduce the area of the non-image area. However, the problem remains because there are portions that cannot be seen at the left and right ends. (C) uses the second deflection current correction circuit 909 to reduce the slope of the horizontal sawtooth wave at the left and right ends to compress the video,
The image is enlarged by increasing the inclination of the vertical sawtooth wave at the upper and lower ends using the deflection current correction circuit 908 of FIG. Therefore, almost all necessary images can be displayed. (D) shows distortion generated in a displayed image when the display method of (c) is adopted. The central part (A) has no distortion, and the distortion is the largest at the four corners (D).
And this is hardly a problem.

【0043】本実施例の方式は図8に示したアスペクト
比が16:9の画面に表示する場合においても効果があ
る。また、前述のディジタル処理による拡大圧縮率の可
変方式に比べて、比較的簡単であり、アナログ方式の表
示装置に関しては、特に有効な方法である。
The method of the present embodiment is also effective when displaying on a screen having an aspect ratio of 16: 9 shown in FIG. In addition, the method is relatively simple as compared with the above-described method of changing the expansion / compression ratio by digital processing, and is particularly effective for an analog display device.

【0044】[0044]

【発明の効果】本発明によれば、例えば、アスペクト比
が4:3の映像をアスペクト比が16:9の画面に表示
させるに当たって、映像全体を任意の大きさに縮小,拡
大することができるので、画面のアスペクト比に合致し
た映像を得ることができ、映像を違和感なく画面に表示
させることができる。
According to the present invention, for example, when displaying an image having an aspect ratio of 4: 3 on a screen having an aspect ratio of 16: 9, the entire image can be reduced or enlarged to an arbitrary size. Therefore, an image matching the aspect ratio of the screen can be obtained, and the image can be displayed on the screen without a sense of incongruity.

【0045】また、映像を部分的に縮小,拡大すること
ができるので、映像全体の拡大により映像が部分的に失
われたり黒帯の部分が残ったりする等の問題点を解決で
き、画面のアスペクト比に合致した映像を得ることがで
きる。その結果、焼き付きを防ぐことも可能となる。
Further, since the image can be partially reduced or enlarged, problems such as partial loss of the image due to the enlargement of the entire image or a black band portion can be solved, and the screen can be reduced. An image that matches the aspect ratio can be obtained. As a result, burn-in can be prevented.

【0046】しかも、いずれの場合も、小さな回路規模
で実現することができる。
Moreover, in each case, it can be realized with a small circuit scale.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】既提案例における構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing a configuration in an already proposed example.

【図3】図1の回路における動作内容及び映像の拡大の
原理を説明するための説明図である。
FIG. 3 is an explanatory diagram for explaining an operation content and a principle of image enlargement in the circuit of FIG. 1;

【図4】図1の垂直拡大制御回路の構成を示すブロック
図である。
FIG. 4 is a block diagram showing a configuration of a vertical enlargement control circuit of FIG. 1;

【図5】本発明の他の実施例を示すブロック図である。FIG. 5 is a block diagram showing another embodiment of the present invention.

【図6】本発明の別の実施例を示すブロック図である。FIG. 6 is a block diagram showing another embodiment of the present invention.

【図7】本発明のさらに他の実施例における垂直拡大制
御回路の構成を示すブロック図である。
FIG. 7 is a block diagram showing a configuration of a vertical enlargement control circuit according to still another embodiment of the present invention.

【図8】図7の実施例の使用例を示す説明図である。FIG. 8 is an explanatory diagram showing a usage example of the embodiment in FIG. 7;

【図9】本発明のさらに別の実施例を示すブロック図で
ある。
FIG. 9 is a block diagram showing still another embodiment of the present invention.

【図10】図10の実施例の使用例を示す説明図であ
る。
FIG. 10 is an explanatory diagram showing a usage example of the embodiment in FIG. 10;

【符号の説明】[Explanation of symbols]

103…フィールドメモリ、104…垂直補間拡大回
路、105…1ラインメモリ、106…垂直補間回路、
107…水平補間拡大回路、108…画素遅延回路、1
09…水平補間回路、110…垂直拡大制御回路、11
1…メモリ制御回路、112…垂直補間係数発生回路、
113…水平拡大制御回路、114…画素遅延制御回
路、115…水平補間係数発生回路、116、117…
遅延回路、120…垂直拡大率設定値の入力端子、12
1…水平拡大率設定値の入力端子、122…メモリ制御
信号の合成回路、402…補間係数の出力端子、403
…メモリ制御信号の出力端子、405…加算器、40
6、408…ラッチ回路、501、502…遅延回路、
601…水平拡大制御回路、701…カウンタ、702
…数値変換器、903…映像信号処理回路、904…同
期処理回路、905…モード設定回路、906…垂直偏
向回路、907…水平偏向回路、908、909…偏向
電流補正回路、910…高圧回路。
103 ... field memory, 104 ... vertical interpolation enlargement circuit, 105 ... one line memory, 106 ... vertical interpolation circuit,
107: horizontal interpolation enlargement circuit, 108: pixel delay circuit, 1
09 ... horizontal interpolation circuit, 110 ... vertical enlargement control circuit, 11
1. Memory control circuit 112. Vertical interpolation coefficient generation circuit
113 ... horizontal enlargement control circuit, 114 ... pixel delay control circuit, 115 ... horizontal interpolation coefficient generation circuit, 116, 117 ...
Delay circuit, 120: input terminal for vertical magnification setting value, 12
Reference numeral 1 denotes an input terminal of a horizontal enlargement ratio setting value, 122 denotes a memory control signal synthesizing circuit, 402 denotes an output terminal of an interpolation coefficient, 403.
... Output terminal of the memory control signal, 405.
6, 408 ... latch circuit, 501, 502 ... delay circuit,
601: horizontal enlargement control circuit, 701: counter, 702
Numeral converter, 903 video signal processing circuit, 904 synchronization processing circuit, 905 mode setting circuit, 906 vertical deflection circuit, 907 horizontal deflection circuit, 908, 909 deflection current correction circuit, 910 high voltage circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平畠 茂 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所内 (72)発明者 村田 敏則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 (72)発明者 高田 春樹 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 (72)発明者 鳥越 忍 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 (72)発明者 江田 隆則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 (72)発明者 石橋 浩一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Shigeru Hirata 4-6-6 Kanda Surugadai, Chiyoda-ku, Tokyo Inside Hitachi, Ltd. (72) Inventor Toshinori Murata 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Co., Ltd. Inside Hitachi Video Media Research Laboratory (72) Inventor Haruki Takada 292 Yoshidacho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Hitachi Video Media Research Laboratories (72) Shinobu Torigoe 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Stock Inside Hitachi, Ltd.Video Media Research Laboratories (72) Inventor Takanori Eda 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Hitachi, Ltd. Video Media Research Laboratories (72) Koichi Ishibashi 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Address Co., Ltd. Hitachi Image Information System

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力された映像信号を圧縮あるいは拡大
した映像信号に変換する映像圧縮拡大装置であって、 前記入力映像信号を記憶するメモリ手段と、 水平方向に前記入力映像信号を圧縮拡大する水平圧縮拡
大手段と、 垂直方向に前記入力映像信号を圧縮拡大する垂直圧縮拡
大手段と、 前記入力映像信号の本来表示すべき位置を指定する画面
位置指定手段と、 前記入力映像信号の本来表示すべき画面位置毎に圧縮あ
るいは拡大の割合を指定する圧縮拡大率設定手段を有
し、 映出する画像の各表示位置において異なった圧縮率ある
いは拡大率を指定可能とすることを特徴とする映像圧縮
拡大装置。
1. A video compression / expansion device for converting an input video signal into a compressed or expanded video signal, a memory means for storing the input video signal, and a compression / expansion of the input video signal in a horizontal direction. Horizontal compression / expansion means; vertical compression / expansion means for compressing / expanding the input video signal in the vertical direction; screen position specifying means for specifying a position where the input video signal should be originally displayed; Video compression characterized by having a compression / expansion rate setting means for specifying a compression / expansion ratio for each screen position to be displayed, and enabling a different compression rate or expansion rate to be specified at each display position of a projected image. Magnifying device.
【請求項2】 前記画面位置指定手段はカウンタ手段で
あることを特徴とする請求項1に記載の映像圧縮拡大装
置。
2. The video compression / expansion apparatus according to claim 1, wherein said screen position designation means is a counter means.
【請求項3】 前記圧縮拡大率設定手段は、前記画面位
置指定手段の出力信号に特定の演算処理を行ない、圧縮
あるいは拡大の割合を指定する手段から成ることを特徴
とする請求項1または2に記載の映像圧縮拡大装置。
3. The apparatus according to claim 1, wherein said compression / expansion ratio setting means performs a specific arithmetic processing on an output signal of said screen position specifying means, and specifies a compression or expansion ratio. 3. The video compression / expansion device according to 1.
【請求項4】 変換後の映像信号を表示する表示手段を
備えたことを特徴とする請求項1ないし3の何れかに記
載の映像圧縮拡大装置。
4. The video compression / expansion device according to claim 1, further comprising display means for displaying the video signal after conversion.
JP2000252156A 2000-08-23 2000-08-23 Video compression / expansion equipment Expired - Lifetime JP3559758B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000252156A JP3559758B2 (en) 2000-08-23 2000-08-23 Video compression / expansion equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000252156A JP3559758B2 (en) 2000-08-23 2000-08-23 Video compression / expansion equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14667493A Division JP3231142B2 (en) 1993-06-18 1993-06-18 Video compression / expansion circuit and device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002242805A Division JP3716239B2 (en) 2002-08-23 2002-08-23 Video signal receiving apparatus and video signal display apparatus

Publications (2)

Publication Number Publication Date
JP2001086470A true JP2001086470A (en) 2001-03-30
JP3559758B2 JP3559758B2 (en) 2004-09-02

Family

ID=18741449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000252156A Expired - Lifetime JP3559758B2 (en) 2000-08-23 2000-08-23 Video compression / expansion equipment

Country Status (1)

Country Link
JP (1) JP3559758B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022737A (en) * 2002-09-05 2004-03-18 (주)씨앤에스 테크놀로지 Preprocessor circuit of moving picture encoder and it's method
WO2005079066A1 (en) * 2004-02-17 2005-08-25 Matsushita Electric Industrial Co., Ltd. Scan line conversion device
CN100409682C (en) * 2004-04-23 2008-08-06 三洋电机株式会社 Video signal processing circuit, video display device, and display driving device
KR100860174B1 (en) * 2001-12-06 2008-09-24 엘지전자 주식회사 Image display device and operating method for thereof
WO2012120781A1 (en) 2011-03-10 2012-09-13 パナソニック株式会社 Video processing device, and video display system containing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860174B1 (en) * 2001-12-06 2008-09-24 엘지전자 주식회사 Image display device and operating method for thereof
KR20040022737A (en) * 2002-09-05 2004-03-18 (주)씨앤에스 테크놀로지 Preprocessor circuit of moving picture encoder and it's method
WO2005079066A1 (en) * 2004-02-17 2005-08-25 Matsushita Electric Industrial Co., Ltd. Scan line conversion device
CN100409682C (en) * 2004-04-23 2008-08-06 三洋电机株式会社 Video signal processing circuit, video display device, and display driving device
WO2012120781A1 (en) 2011-03-10 2012-09-13 パナソニック株式会社 Video processing device, and video display system containing same
US8866968B2 (en) 2011-03-10 2014-10-21 Panasonic Corporation Video processing device, and video display system containing same

Also Published As

Publication number Publication date
JP3559758B2 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
JP3231142B2 (en) Video compression / expansion circuit and device
KR100195590B1 (en) Two stage interpolation system
US5351087A (en) Two stage interpolation system
JP3034659B2 (en) Enlarged screen display circuit and horizontal filter circuit used therefor
JP3068988B2 (en) Interlaced and non-interlaced video signal display devices
JPH1028256A (en) Video-signal converter and television-signal processor
JP3559758B2 (en) Video compression / expansion equipment
JP3594596B2 (en) Letterbox display control
JP3959425B2 (en) Receiving device and display device
JP3716239B2 (en) Video signal receiving apparatus and video signal display apparatus
JPH07123335A (en) Double screen display television receiver
JP2001346125A (en) Image display device and method, and recording medium
JP3028981B2 (en) Wide screen television receiver and video signal processing device used for it
JP2003189261A (en) Video signal display processor
JP3559740B2 (en) Television receiver
KR100209849B1 (en) Horizontal panning for wide screen tv
JP2003304469A (en) Video signal enlarging apparatus
JPH09284588A (en) Video signal processor
JP2002218348A (en) Image signal processing device and image display device
JP2001157138A (en) Video compositing device
JPH10191197A (en) Television receiver
JPH07255017A (en) Wide aspect ratio television equipment
KR19980015988A (en) Screen aspect ratio conversion circuit and method of image processing apparatus
JPH1132306A (en) Television video system converting circuit
JPH10112830A (en) Video signal processor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term