JP2001083927A - Display device and its driving method - Google Patents
Display device and its driving methodInfo
- Publication number
- JP2001083927A JP2001083927A JP25991899A JP25991899A JP2001083927A JP 2001083927 A JP2001083927 A JP 2001083927A JP 25991899 A JP25991899 A JP 25991899A JP 25991899 A JP25991899 A JP 25991899A JP 2001083927 A JP2001083927 A JP 2001083927A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＴＭＤＳ伝送又は
ＬＶＤＳ伝送で映像信号が入力され、映像を表示するデ
ィスプレイ装置及びその駆動方法に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a display device to which a video signal is input by TMDS transmission or LVDS transmission to display a video, and a driving method thereof.
【０００２】[0002]
【従来の技術】従来、パーソナルコンピュータ（ＰＣ）
やワークステーション（ＷＳ）等の信号源から映像信号
が出力されたとき、アナログ入力のディスプレイ装置に
おける映像の表示位置調整に関する技術の一例が特開平
７−２１９４８６号公報に記載されている。2. Description of the Related Art Conventionally, personal computers (PCs)
Japanese Patent Application Laid-Open No. 7-219486 describes an example of a technique for adjusting a display position of a video image on a display device that receives an analog signal when a video signal is output from a signal source such as a workstation or a workstation (WS).
【０００３】図１１は従来のアナログ入力のディスプレ
イ装置の構成を示すブロック図である。このディスプレ
イ装置は、映像信号の入力端子４１、Ａ／Ｄ変換器４
２、映像信号処理回路４３、液晶パネル４４、水平同期
信号（ＨＤ）の入力端子４５、垂直同期信号（ＶＤ）の
入力端子４６、同期再生・タイミング発生回路４７、液
晶駆動回路４８、アンド回路５０，５１，５２，５３か
らなる検出手段４９、比較手段６１を含んで構成され
る。FIG. 11 is a block diagram showing the configuration of a conventional analog input display device. This display device has an input terminal 41 for a video signal, an A / D converter 4
2. Video signal processing circuit 43, liquid crystal panel 44, input terminal 45 for horizontal synchronization signal (HD), input terminal 46 for vertical synchronization signal (VD), synchronous reproduction / timing generation circuit 47, liquid crystal drive circuit 48, AND circuit 50 , 51, 52, 53, and a comparing means 61.
【０００４】同期再生・タイミング発生回路４７は、水
平同期信号及び垂直同期信号に基づいて、サンプリング
クロックを発生すると共に、画面の非表示期間を示す非
表示信号を発生する回路である。同期再生・タイミング
発生回路４７は、検出手段４９から出力される制御信号
に伴い、非表示信号のタイミングを変更することができ
る。比較手段６１はコンパレータ６２，６４と、積分回
路６３とからなり、入力された映像信号が一定レベル以
上であるか否かを判定する回路である。検出手段４９は
比較手段６１の出力と、同期再生・タイミング発生回路
４７より出力される非表示信号の位相ずれ量を検出し、
同期再生・タイミング発生回路４７へ制御信号を出力す
るものである。The synchronous reproduction / timing generation circuit 47 is a circuit that generates a sampling clock based on a horizontal synchronization signal and a vertical synchronization signal, and also generates a non-display signal indicating a non-display period of a screen. The synchronous reproduction / timing generation circuit 47 can change the timing of the non-display signal in accordance with the control signal output from the detection means 49. The comparing means 61 comprises comparators 62 and 64 and an integrating circuit 63, and is a circuit for determining whether or not the input video signal is at or above a certain level. The detection means 49 detects the output of the comparison means 61 and the phase shift amount of the non-display signal output from the synchronous reproduction / timing generation circuit 47,
It outputs a control signal to the synchronous reproduction / timing generation circuit 47.
【０００５】Ａ／Ｄ変換器４２は、同期再生・タイミン
グ発生回路４７より出力されるサンプリングクロックを
用い、入力映像信号をデジタル信号に変換する回路であ
る。映像信号処理回路４３はＡ／Ｄ変換器４２のデジタ
ル映像信号を処理し、液晶表示パネル４４に供給する回
路である。液晶駆動回路４８は同期再生・タイミング回
路４７からの信号を用いて、液晶表示パネル４４を駆動
するためのタイミング信号を作成する回路である。[0005] The A / D converter 42 is a circuit for converting an input video signal into a digital signal using a sampling clock output from the synchronous reproduction / timing generation circuit 47. The video signal processing circuit 43 is a circuit that processes the digital video signal of the A / D converter 42 and supplies the digital video signal to the liquid crystal display panel 44. The liquid crystal drive circuit 48 is a circuit that creates a timing signal for driving the liquid crystal display panel 44 using a signal from the synchronous reproduction / timing circuit 47.
【０００６】このような構成のディスプレイ装置の動作
について説明する。同期再生・タイミング発生回路４７
では、映像信号から分離された水平同期信号（ＨＤ）と
垂直同期信号（ＶＤ）に基づいてサンプリングクロック
を生成すると共に、画面の非表示期間を示す非表示信号
を発生する。比較手段６１が入力映像信号における映像
部分を検出すると、検出手段４９は検出された映像期間
と、同期再生・タイミング発生回路４７からの非表示期
間との重なる期間を検出し、この検出信号を表示期間変
更用制御信号として同期再生・タイミング発生回路４７
に与える。こうして非表示信号のタイミングを変更する
ことにより、映像の表示期間、即ち画面表示位置を、画
面欠けが生じないように液晶パネル４４の適切な位置に
調整することができる。The operation of the display device having such a configuration will be described. Synchronous playback / timing generation circuit 47
In this example, a sampling clock is generated based on a horizontal synchronization signal (HD) and a vertical synchronization signal (VD) separated from a video signal, and a non-display signal indicating a non-display period of a screen is generated. When the comparing means 61 detects a video part in the input video signal, the detecting means 49 detects a period in which the detected video period and a non-display period from the synchronous reproduction / timing generation circuit 47 overlap, and displays this detection signal. Synchronous reproduction / timing generation circuit 47 as a period change control signal
Give to. By changing the timing of the non-display signal in this way, the display period of the video, that is, the screen display position can be adjusted to an appropriate position on the liquid crystal panel 44 so that the screen is not chipped.
【０００７】近年、アクティブドットマトリクスディス
プレイとして、液晶ディスプレイ装置が急成長してい
る。液晶ディスプレイ装置は、入力されたアナログ映像
信号をＡ／Ｄ変換して画像を出力しているが、ディスプ
レイ装置に映像信号を与えるＰＣやＷＳでは、映像信号
をデジタルで扱っており、ＣＲＴディスプレイ装置に映
像信号を出力する際にアナログ信号に変換して出力して
いる。従ってＰＣやＷＳの映像信号を液晶ディスプレイ
装置に与えるには、ＰＣ→Ｄ／Ａ変換→アナログ伝送→
Ａ／Ｄ変換→表示媒体（液晶パネル）と多くの課程を踏
むことになる。このような方法では、それぞれの課程で
映像信号に劣化が生じる。In recent years, liquid crystal display devices have been rapidly growing as active dot matrix displays. A liquid crystal display device performs A / D conversion on an input analog video signal and outputs an image. A PC or WS that provides a video signal to the display device handles the video signal digitally, and a CRT display device. When a video signal is output to an analog signal, it is converted to an analog signal and output. Therefore, in order to supply a PC or WS video signal to the liquid crystal display device, PC → D / A conversion → analog transmission →
A / D conversion → display medium (liquid crystal panel) involves many steps. In such a method, the video signal deteriorates in each process.
【０００８】これを受け、液晶などのアクティブマトリ
クス表示用のＩ／ＦをＰＣに設けるため、米ＶＥＳＡ
（Video Electronics Standard Association）では、ア
ナログ信号で伝送するのではなく、デジタル映像信号、
ドットクロック、同期信号、及びパネルイネーブル信号
を伝送する規格が定められた。この規格としてＴＭＤＳ
伝送やＬＶＤＳ伝送がある。[0008] In response to this, to provide a PC with an I / F for active matrix display such as liquid crystal, VESA
(Video Electronics Standard Association) uses digital video signals,
A standard for transmitting a dot clock, a synchronization signal, and a panel enable signal has been defined. TMDS as this standard
There are transmission and LVDS transmission.
【０００９】一般に、液晶ディスプレイ装置に映像信号
を与える方式として、前記の規格のものを含めて次の種
類がある。 （ａ）ＣＲＴ(Cathode Ray Tube)用アナログＲＧＢ方式 （ｂ）ＬＶＤＳ(Low Voltage Differential Signaling)
方式 （ｃ）ＬＤＩ(LVDS Display Interface)方式 （ｄ）ＴＭＤＳ(Transition Minimized Differential S
ignaling) 方式 （ｅ）ＧＶＩＦ(Giga-bit Video Interface)方式In general, there are the following types of methods for providing a video signal to a liquid crystal display device, including those of the aforementioned standards. (A) Analog RGB method for CRT (Cathode Ray Tube) (b) LVDS (Low Voltage Differential Signaling)
Method (c) LDI (LVDS Display Interface) method (d) TMDS (Transition Minimized Differential S)
ignaling) method (e) GVIF (Giga-bit Video Interface) method
【００１０】これらの方式について簡単に説明する。
（ａ）のＣＲＴ用アナログＲＧＢ方式とは、ＶＥＳＡ、
ＤＳＵＢ１５ピンのコネクタを介して映像信号を入出力
させるもので、アメリカ合衆国のＶＥＳＡ規格で定めら
れるモニタ・インタフェイスである。詳細については、
「ＶＥＳＡ ＳＴＡＮＤＡＲＤ ＶＧＡ ＰＡＳＳ−Ｔ
ＨＲＯＵＧＨ ＣＯＮＮＥＣＴＯＲ、ＶＳ８９０８０
３」を参照すれば、その内容が明記されている。[0010] These methods will be briefly described.
The analog RGB system for CRT in (a) is VESA,
It is a monitor interface specified by the VESA standard in the United States, which inputs and outputs video signals via a 15-pin DSUB connector. For more information,
"VESA STANDARD VGA PASS-T
HROUGH CONNECTOR, VS89080
If you refer to "3", the contents are specified.
【００１１】（ｂ）のＬＶＤＳ方式とは、低電圧振幅差
動伝送方式のひとつで、元来、パラレルのデジタル信号
をパラレル・シリアル変換し、ノイズに強い低電圧振幅
の差動電送を行う方式である。この方式を液晶ディスプ
レイ装置に対応させるべく、シリアル伝送のペア数を１
から３〜４に増やし、更にクロック・ペアを追加したも
のがその後に開発された。The LVDS method (b) is one of the low-voltage amplitude differential transmission methods, which originally performs parallel-to-serial conversion of a parallel digital signal and performs low-voltage-amplitude differential transmission resistant to noise. It is. To make this method compatible with liquid crystal display devices, the number of serial transmission pairs must be one.
From 3 to 4 and additional clock pairs were later developed.
【００１２】（ｃ）のＬＤＩ方式とは、低電圧振幅差動
伝送方式のひとつで、前記のＬＶＤＳ方式を２回路分を
組み合わせ、シリアル伝送のペア数を８としたものであ
る。The LDI system (c) is one of the low-voltage amplitude differential transmission systems in which the LVDS system is combined with two circuits and the number of serial transmission pairs is eight.
【００１３】（ｄ）のＴＭＤＳ方式とは、低電圧振幅差
動伝送方式のひとつで、前記のＬＶＤＳと基礎的な部分
は共通しているが、信号に冗長性を持たせ、伝送線路の
前後で符号化、復号化を夫々行い、よりＥＭＩ(Electro
Magnetic Interference) に強くしていることが特徴で
ある。[0013] The TMDS system of (d) is one of the low-voltage amplitude differential transmission systems. Although the basic parts are common to the above-mentioned LVDS, the signal is made redundant and the signal is provided before and after the transmission line. Performs encoding and decoding, respectively, and improves EMI (Electro
Magnetic Interference).
【００１４】（ｅ）のＧＶＩＦ方式とは、低電圧振幅差
動伝送方式のひとつで、１つのペアのみで信号を高速に
伝送する方式である。伝送線として光ファイバーも使用
できる。The GVIF method (e) is one of the low voltage amplitude differential transmission methods, and is a method for transmitting a signal at high speed using only one pair. Optical fibers can also be used as transmission lines.
【００１５】これらの規格に合わせて、Ｐ＆Ｄ（Ｐｌｕ
ｇ＆Ｄｉｓｐｌａｙ）規格が制定され、ＰＣからＴＭＤ
Ｓ伝送されたデジタル映像信号が液晶パネルに直接入力
可能となった。According to these standards, P & D (Plu
g & Display) standard is enacted, and TMD
The digital video signal transmitted in S can be directly input to the liquid crystal panel.
【００１６】[0016]
【発明が解決しようとする課題】このような従来のディ
スプレイ装置においては、水平同期信号又は垂直同期信
号を基準に、走査期間中の最初及び最後に現れる映像信
号の位置を検出して、ディスプレイにおける表示位置を
調整している。このため、映像信号の状態、例えば全黒
画面映像などの場合によっては、輝度レベルが０に等し
く、映像の表示位置を正確に調整できなくなるという問
題が生じていた。In such a conventional display device, the position of a video signal appearing first and last during a scanning period is detected based on a horizontal synchronizing signal or a vertical synchronizing signal, and the position of the video signal on the display is detected. The display position is adjusted. For this reason, depending on the state of the video signal, for example, in the case of an all black screen video, the luminance level is equal to 0, and there has been a problem that the display position of the video cannot be adjusted accurately.
【００１７】また、ＶＥＳＡによるＰ＆Ｄ規格において
も、液晶パネルでは固有の解像度しか表示ができないた
め、ＴＭＤＳ伝送される映像信号を出力するディスプレ
イ装置で、様々な解像度の映像信号に対応することがで
きないという問題があった。Also, in the P & D standard based on VESA, since only a specific resolution can be displayed on a liquid crystal panel, a display device that outputs a video signal transmitted by TMDS cannot support video signals of various resolutions. There was a problem.
【００１８】また、映像信号処理回路で映像信号処理を
行った場合、回路遅延が生じるため、入力映像信号と同
期信号の関係に差が生じ、入力映像信号から検出した結
果が正しく反映できなくなり、適切な映像位置が再現さ
れなくなるという問題もあった。Further, when the video signal processing is performed by the video signal processing circuit, a circuit delay occurs, which causes a difference in the relationship between the input video signal and the synchronization signal, and the result detected from the input video signal cannot be correctly reflected. There is also a problem that an appropriate image position cannot be reproduced.
【００１９】また、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映
像信号が入力され、その輝度値が実質的に０の場合、外
乱の影響により水平同期信号及び垂直同期信号とパネル
イネーブル信号が誤って出力されるという問題があっ
た。これでは不正規な信号が液晶パネルに入力されるこ
ととなり、液晶パネルの特性劣化につながる恐れがあ
る。When a video signal is inputted by TMDS transmission or LVDS transmission and its luminance value is substantially 0, the horizontal synchronizing signal, the vertical synchronizing signal and the panel enable signal are erroneously output due to the influence of disturbance. There was a problem. In this case, an irregular signal is input to the liquid crystal panel, which may lead to deterioration of the characteristics of the liquid crystal panel.
【００２０】本発明は、このような従来の問題点に鑑み
てなされたものであって、請求項１及び２記載の発明
は、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力さ
れるディスプレイ装置において、入力映像信号の解像度
を検出することにより、様々な解像度をもつ映像信号を
入力して、ドットマトリックスディスプレイパネルに画
像を表示可能にすることを目的とする。The present invention has been made in view of such a conventional problem, and the invention according to claims 1 and 2 relates to a display device to which a video signal is input by TMDS transmission or LVDS transmission. An object of the present invention is to make it possible to input video signals having various resolutions and to display an image on a dot matrix display panel by detecting the resolution of an input video signal.
【００２１】また請求項３及び４記載の発明は、ＴＭＤ
Ｓ伝送又はＬＶＤＳ伝送で映像信号が入力されるディス
プレイ装置において、映像信号の状態によらず、最適な
表示位置でドットマトリックスディスプレイパネルに画
像を表示可能にすることを目的とする。According to the third and fourth aspects of the present invention, the TMD
In a display device to which a video signal is input by S transmission or LVDS transmission, an object is to enable an image to be displayed on a dot matrix display panel at an optimal display position regardless of the state of the video signal.
【００２２】また請求項５及び６記載の発明は、ＴＭＤ
Ｓ伝送又はＬＶＤＳ伝送で映像信号が入力されるディス
プレイ装置において、入力映像信号の解像度を検出する
ことにより、様々な解像度の映像信号を入力可能にし、
且つ映像信号の状態によらず、最適な表示位置でドット
マトリックスディスプレイパネルに画像を表示可能にす
ることを目的とする。The invention according to claims 5 and 6 is characterized in that the TMD
In a display device to which a video signal is input by S transmission or LVDS transmission, video signals of various resolutions can be input by detecting the resolution of the input video signal,
It is another object of the present invention to enable an image to be displayed on a dot matrix display panel at an optimum display position regardless of the state of a video signal.
【００２３】また請求項７及び８記載の発明は、ＴＭＤ
Ｓ伝送又はＬＶＤＳ伝送で映像信号が入力されるディス
プレイ装置において、入力映像信号の解像度を検出する
ことにより、様々な解像度の映像信号を入力可能にし、
且つ映像信号の状態によらず、最適な表示位置で表示可
能にすると共に、不正規な映像信号に対してはディスプ
レイパネルの誤動作と劣化を防止することを目的とす
る。The invention according to claims 7 and 8 is characterized in that the TMD
In a display device to which a video signal is input by S transmission or LVDS transmission, video signals of various resolutions can be input by detecting the resolution of the input video signal,
It is another object of the present invention to enable display at an optimum display position irrespective of the state of a video signal and to prevent malfunction and deterioration of a display panel with respect to an irregular video signal.
【００２４】[0024]
【課題を解決するための手段】本願の請求項１の発明
は、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力さ
れるディスプレイ装置において、パネルイネーブル信号
の開始エッジと終了エッジとの位相差を検出することに
より水平解像度情報を取得し、１垂直期間に入力される
パネルイネーブル信号の継続期間を検出することにより
垂直解像度情報を取得し、前記水平及び垂直解像度情報
に基づいて入力映像信号の映像信号処理を行い、ドット
マトリックスディスプレイパネルに映像を出力するよう
にしたことを特徴とするものである。According to a first aspect of the present invention, in a display device to which a video signal is input by TMDS transmission or LVDS transmission, a phase difference between a start edge and an end edge of a panel enable signal is detected. To obtain horizontal resolution information, detect the duration of a panel enable signal input in one vertical period, obtain vertical resolution information, and perform video signal processing of an input video signal based on the horizontal and vertical resolution information. And outputs an image to a dot matrix display panel.
【００２５】本願の請求項２の発明は、パーソナルコン
ピュータを含む信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝
送された映像信号をデコードし、デジタル映像信号、水
平同期信号、垂直同期信号、パネルイネーブル信号、ド
ットクロックを夫々出力するデジタルＩ／Ｆ回路と、前
記デジタルＩ／Ｆ回路から出力されるパネルイネーブル
信号の極性を判別し、極性の固定化されたパネルイネー
ブル信号を出力する極性判別回路と、前記極性判別回路
から出力されたパネルイネーブル信号の開始エッジと終
了エッジとの位相差を、前記デジタルＩ／Ｆ回路から出
力されるドットクロック単位で計測し、計数結果を水平
解像度情報として出力する第１のカウンタと、１垂直期
間に入力され、前記極性判別回路から出力されたパネル
イネーブル信号の継続期間を、前記デジタルＩ／Ｆ回路
から出力される水平同期信号単位で計測し、計数結果を
垂直解像度情報として出力する第２のカウンタと、前記
デジタルＩ／Ｆ回路より出力されるデジタル映像信号に
対して、前記第１及び第２のカウンタの出力より得られ
る水平及び垂直解像度情報に基づいて映像信号処理を行
い、ドットマトリックスディスプレイパネルに表示用映
像信号を与える映像信号処理回路と、を具備することを
特徴とするものである。According to a second aspect of the present invention, a video signal transmitted by TMDS or LVDS from a signal source including a personal computer is decoded, and a digital video signal, a horizontal synchronizing signal, a vertical synchronizing signal, a panel enable signal, a dot clock A digital I / F circuit that respectively outputs a signal, a polarity determination circuit that determines the polarity of a panel enable signal output from the digital I / F circuit, and outputs a panel enable signal having a fixed polarity, A first counter for measuring a phase difference between a start edge and an end edge of a panel enable signal output from the circuit in a unit of a dot clock output from the digital I / F circuit, and outputting a count result as horizontal resolution information; And a panel enable signal input during one vertical period and output from the polarity determination circuit. A second counter that measures a duration in units of horizontal synchronization signals output from the digital I / F circuit and outputs a count result as vertical resolution information; and a digital video signal output from the digital I / F circuit. A video signal processing circuit that performs video signal processing based on horizontal and vertical resolution information obtained from the outputs of the first and second counters, and supplies a video signal for display to a dot matrix display panel. It is characterized by doing.
【００２６】本願の請求項３の発明は、ＴＭＤＳ伝送又
はＬＶＤＳ伝送で映像信号が入力されるディスプレイ装
置において、パネルイネーブル信号の開始エッジと水平
同期信号との位相差を検出することにより水平出力位置
報を取得し、１垂直期間におけるパネルイネーブル信号
の開始位置と垂直同期信号との位相差を検出することに
より垂直出力位置報を取得し、前記水平及び垂直位置情
報に基づいて入力映像信号の映像信号処理を行い、ドッ
トマトリックスディスプレイパネルの最適位置に映像を
出力するようにしたことを特徴とするものである。According to a third aspect of the present invention, in a display device to which a video signal is input by TMDS transmission or LVDS transmission, a horizontal output position is detected by detecting a phase difference between a start edge of a panel enable signal and a horizontal synchronization signal. A vertical output position information by detecting a phase difference between a start position of a panel enable signal and a vertical synchronization signal in one vertical period, and obtaining an image of an input video signal based on the horizontal and vertical position information. Signal processing is performed to output an image to an optimum position of the dot matrix display panel.
【００２７】本願の請求項４の発明は、パーソナルコン
ピュータを含む信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝
送された映像信号をデコードし、デジタル映像信号、水
平同期信号、垂直同期信号、パネルイネーブル信号、ド
ットクロックを夫々出力するデジタルＩ／Ｆ回路と、前
記デジタルＩ／Ｆ回路から出力されるパネルイネーブル
信号の極性を判別し、極性の固定化されたパネルイネー
ブル信号を出力する極性判別回路と、前記極性判別回路
から出力されたパネルイネーブル信号の開始エッジと前
記水平同期信号との位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平出力位置情報として出力する第１のカウンタと、
１垂直期間に入力され前記極性判別回路から出力された
パネルイネーブル信号の開始位置と前記垂直同期信号と
の位相差を、前記デジタルＩ／Ｆ回路から出力される水
平同期信号単位で計測し、計数結果を垂直出力位置情報
として出力する第２のカウンタと、前記デジタルＩ／Ｆ
回路より出力されるデジタル映像信号に対して、前記第
１及び第２のカウンタより得られる水平及び垂直出力位
置情報に基づいて映像信号処理を行い、ドットマトリッ
クスディスプレイパネルの所定位置に表示用映像信号を
与える映像信号処理回路と、を具備することを特徴とす
るものである。According to a fourth aspect of the present invention, a video signal transmitted by TMDS or LVDS from a signal source including a personal computer is decoded, and a digital video signal, a horizontal synchronizing signal, a vertical synchronizing signal, a panel enable signal, a dot clock A digital I / F circuit that respectively outputs a signal, a polarity determination circuit that determines the polarity of a panel enable signal output from the digital I / F circuit, and outputs a panel enable signal having a fixed polarity, The phase difference between the start edge of the panel enable signal output from the circuit and the horizontal synchronization signal is measured in dot clock units output from the digital I / F circuit, and the counting result is output as horizontal output position information. A counter of 1;
A phase difference between a start position of a panel enable signal input during one vertical period and output from the polarity determination circuit and the vertical synchronization signal is measured in units of a horizontal synchronization signal output from the digital I / F circuit, and counted. A second counter for outputting a result as vertical output position information;
A digital video signal output from the circuit is subjected to video signal processing based on horizontal and vertical output position information obtained from the first and second counters, and a display video signal is provided at a predetermined position on a dot matrix display panel. And a video signal processing circuit that provides the following.
【００２８】本願の請求項５の発明は、ＴＭＤＳ伝送又
はＬＶＤＳ伝送で映像信号が入力されるディスプレイ装
置において、パネルイネーブル信号の開始エッジと終了
エッジとの位相差を検出することにより水平解像度情報
を取得し、パネルイネーブル信号の開始エッジと水平同
期信号との位相差を検出することにより水平出力位置報
を取得し、１垂直期間におけるパネルイネーブル信号の
継続期間を検出することにより垂直解像度情報を取得
し、パネルイネーブル信号の開始位置と垂直同期信号と
の位相差を検出することにより垂直出力位置報を取得
し、前記水平及び垂直解像度情報と前記水平及び垂直出
力位置情報とに基づいて入力映像信号に映像信号処理を
行い、ドットマトリックスディスプレイパネルの最適位
置に映像を出力するようにしたことを特徴とするもので
ある。According to a fifth aspect of the present invention, in a display device to which a video signal is input by TMDS transmission or LVDS transmission, horizontal resolution information is detected by detecting a phase difference between a start edge and an end edge of a panel enable signal. The horizontal output position information is obtained by detecting the phase difference between the start edge of the panel enable signal and the horizontal synchronization signal, and the vertical resolution information is obtained by detecting the duration of the panel enable signal in one vertical period. A vertical output position information is obtained by detecting a phase difference between a start position of the panel enable signal and the vertical synchronization signal, and an input video signal is obtained based on the horizontal and vertical resolution information and the horizontal and vertical output position information. Video signal processing and output the video to the optimal position of the dot matrix display panel. It is characterized in that the the.
【００２９】本願の請求項６の発明は、パーソナルコン
ピュータを含む信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝
送された映像信号をデコードし、デジタル映像信号、水
平同期信号、垂直同期信号、パネルイネーブル信号、ド
ットクロックを夫々出力するデジタルＩ／Ｆ回路と、前
記デジタルＩ／Ｆ回路から出力されるパネルイネーブル
信号の極性を判別し、極性の固定化されたパネルイネー
ブル信号を出力する極性判別回路と、前記極性判別回路
から出力されたパネルイネーブル信号の開始エッジと前
記水平同期信号との位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平出力位置情報として出力すると共に、前記極性判
別回路から出力されたパネルイネーブル信号の開始エッ
ジと終了エッジとの位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平解像度情報として出力する第１のカウンタと、１
垂直期間に入力され前記極性判別回路から出力されたパ
ネルイネーブル信号の開始位置と前記垂直同期信号との
位相差を、前記デジタルＩ／Ｆ回路から出力される水平
同期信号単位で計測し、計数結果を垂直出力位置情報と
して出力すると共に、１垂直期間に入力され、前記極性
判別回路から出力されたパネルイネーブル信号の継続期
間を、前記デジタルＩ／Ｆ回路から出力される水平同期
信号単位で計測し、計数結果を垂直解像度情報として出
力する第２のカウンタと、前記デジタルＩ／Ｆ回路より
出力されるデジタル映像信号に対して、前記第１及び第
２のカウンタより得られる水平及び垂直出力位置情報と
水平及び垂直解像度情報とに基づいて映像信号処理を行
い、ドットマトリックスディスプレイパネルの所定位置
に表示用映像信号を与える映像信号処理回路と、を具備
することを特徴とするものである。According to a sixth aspect of the present invention, a video signal transmitted by TMDS or LVDS from a signal source including a personal computer is decoded, and a digital video signal, a horizontal synchronizing signal, a vertical synchronizing signal, a panel enable signal, a dot clock A digital I / F circuit that respectively outputs a signal, a polarity determination circuit that determines the polarity of a panel enable signal output from the digital I / F circuit, and outputs a panel enable signal having a fixed polarity, The phase difference between the start edge of the panel enable signal output from the circuit and the horizontal synchronization signal is measured in dot clock units output from the digital I / F circuit, and the counting result is output as horizontal output position information. A start edge and an end edge of the panel enable signal output from the polarity discrimination circuit. A first counter for the phase difference, measured in dot clock unit output from the digital I / F circuit, and outputs the count result as the horizontal resolution information, 1
The phase difference between the start position of the panel enable signal input during the vertical period and output from the polarity discriminating circuit and the vertical synchronizing signal is measured for each horizontal synchronizing signal output from the digital I / F circuit, and the counting result is obtained. Is output as vertical output position information, and the duration of the panel enable signal input during one vertical period and output from the polarity discrimination circuit is measured in units of horizontal synchronization signals output from the digital I / F circuit. A second counter for outputting a count result as vertical resolution information, and horizontal and vertical output position information obtained from the first and second counters for a digital video signal output from the digital I / F circuit. And performs video signal processing based on the horizontal and vertical resolution information, and displays the video signal for display at a predetermined position on the dot matrix display panel. It is characterized in that it comprises a video signal processing circuit to provide.
【００３０】本願の請求項７の発明は、ＴＭＤＳ伝送又
はＬＶＤＳ伝送で映像信号が入力されるディスプレイ装
置において、パネルイネーブル信号の開始エッジと終了
エッジとの位相差を検出することにより水平解像度情報
を取得し、パネルイネーブル信号の開始エッジと水平同
期信号との位相差を検出することにより水平出力位置報
を取得し、１垂直期間におけるパネルイネーブル信号の
継続期間を検出することにより垂直解像度情報を取得
し、パネルイネーブル信号の開始位置と垂直同期信号と
の位相差を検出することにより垂直出力位置報を取得
し、前記水平及び垂直解像度情報と前記水平及び垂直出
力位置情報とを複数回に渡って取得し、複数回で得られ
た各水平及び垂直解像度情報と各水平及び垂直出力位置
情報とに変化がないとき、入力映像信号が正常に入力さ
れていると判定し、正常と判定された場合は映像信号処
理を行い、ドットマトリックスディスプレイパネルに映
像を出力するようにしたことを特徴とするものである。According to a seventh aspect of the present invention, in a display device to which a video signal is input by TMDS transmission or LVDS transmission, horizontal resolution information is detected by detecting a phase difference between a start edge and an end edge of a panel enable signal. The horizontal output position information is obtained by detecting the phase difference between the start edge of the panel enable signal and the horizontal synchronization signal, and the vertical resolution information is obtained by detecting the duration of the panel enable signal in one vertical period. Then, a vertical output position information is obtained by detecting a phase difference between a start position of the panel enable signal and the vertical synchronization signal, and the horizontal and vertical resolution information and the horizontal and vertical output position information are obtained over a plurality of times. If the horizontal and vertical resolution information and the horizontal and vertical output position information obtained by multiple Determines that the input video signal is normally input, if it is determined to be normal performs video signal processing, and is characterized in that to output an image on a dot matrix display panel.
【００３１】本願の請求項８の発明は、パーソナルコン
ピュータを含む信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝
送された映像信号をデコードし、デジタル映像信号、水
平同期信号、垂直同期信号、パネルイネーブル信号、ド
ットクロックを夫々出力するデジタルＩ／Ｆ回路と、前
記デジタルＩ／Ｆ回路から出力されるパネルイネーブル
信号の極性を判別し、極性の固定化されたパネルイネー
ブル信号を出力する極性判別回路と、前記極性判別回路
から出力されたパネルイネーブル信号の開始エッジと前
記水平同期信号との位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平出力位置情報として出力すると共に、前記極性判
別回路から出力されたパネルイネーブル信号の開始エッ
ジと終了エッジとの位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平解像度情報として出力する第１のカウンタと、１
垂直期間に入力され前記極性判別回路から出力されたパ
ネルイネーブル信号の開始位置と前記垂直同期信号との
位相差を、前記デジタルＩ／Ｆ回路から出力される水平
同期信号単位で計測し、計数結果を垂直出力位置情報と
して出力すると共に、１垂直期間に入力され、前記極性
判別回路から出力されたパネルイネーブル信号の継続期
間を、前記デジタルＩ／Ｆ回路から出力される水平同期
信号単位で計測し、計数結果を垂直解像度情報として出
力する第２のカウンタと、複数回で得られた前記水平及
び垂直解像度情報と前記水平及び垂直出力位置情報とに
変化がないとき、入力映像信号が正常に入力されている
と判定する判別部と、前記判別部で入力映像信号が正常
に入力されていると判定されたとき、前記デジタルＩ／
Ｆ回路より出力されるデジタル映像信号に対して、前記
第１及び第２のカウンタより得られる水平及び垂直出力
位置情報と水平及び垂直解像度情報とに基づいて映像信
号処理を行い、ドットマトリックスディスプレイパネル
の所定位置に表示用映像信号を与える映像信号処理回路
と、を具備することを特徴とするものである。According to the invention of claim 8 of the present application, a video signal transmitted by TMDS transmission or LVDS transmission from a signal source including a personal computer is decoded, and a digital video signal, a horizontal synchronizing signal, a vertical synchronizing signal, a panel enable signal, a dot clock A digital I / F circuit that respectively outputs a signal, a polarity determination circuit that determines the polarity of a panel enable signal output from the digital I / F circuit, and outputs a panel enable signal having a fixed polarity, The phase difference between the start edge of the panel enable signal output from the circuit and the horizontal synchronization signal is measured in dot clock units output from the digital I / F circuit, and the counting result is output as horizontal output position information. A start edge and an end edge of the panel enable signal output from the polarity discrimination circuit. A first counter for the phase difference, measured in dot clock unit output from the digital I / F circuit, and outputs the count result as the horizontal resolution information, 1
The phase difference between the start position of the panel enable signal input during the vertical period and output from the polarity discriminating circuit and the vertical synchronizing signal is measured for each horizontal synchronizing signal output from the digital I / F circuit, and the counting result is obtained. Is output as vertical output position information, and the duration of the panel enable signal input during one vertical period and output from the polarity discrimination circuit is measured in units of horizontal synchronization signals output from the digital I / F circuit. A second counter for outputting a counting result as vertical resolution information, and when the horizontal and vertical resolution information and the horizontal and vertical output position information obtained a plurality of times do not change, the input video signal is normally input. A digital I / O when the input unit determines that the input video signal is normally input.
A dot matrix display panel performs video signal processing on a digital video signal output from the F circuit based on horizontal and vertical output position information and horizontal and vertical resolution information obtained from the first and second counters. And a video signal processing circuit for providing a display video signal at a predetermined position.
【００３２】[0032]
【発明の実施の形態】（実施の形態１）本発明の実施の
形態１におけるディスプレイ装置及びその駆動方法につ
いて、図面を参照しつつ説明する。図１は実施の形態１
におけるディスプレイ装置の主要部の構成を示すブロッ
ク図である。このディスプレイ装置は、デジタルＩ／Ｆ
回路１Ａ、映像信号処理回路２Ａ、液晶パネル３、極性
判別回路４、第１のカウンタ５Ａ、第２のカウンタ６Ａ
を含んで構成される。(Embodiment 1) A display device and a driving method thereof according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 shows Embodiment 1
FIG. 2 is a block diagram showing a configuration of a main part of the display device in FIG. This display device is a digital I / F
Circuit 1A, video signal processing circuit 2A, liquid crystal panel 3, polarity discrimination circuit 4, first counter 5A, second counter 6A
It is comprised including.
【００３３】デジタルＩ／Ｆ回路１Ａは、ＰＣやＷＳな
どの信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝送された映
像信号等をデコードし、デジタル映像信号、同期信号、
パネルイネーブル信号、ドットクロックを出力する回路
である。極性判別回路４はデジタルＩ／Ｆ回路１Ａから
出力されるパネルイネーブル信号の極性を判別し、極性
を常に固定して出力する回路である。第１のカウンタ５
Ａは、極性判別回路４により極性が固定されたパネルイ
ネーブル信号を入力し、パネルイネーブル信号の開始エ
ッジと終了エッジ間の位相差（パルス幅）を、デジタル
Ｉ／Ｆ回路１Ａから出力されるドットクロック単位で計
測するカウンタである。第１のカウンタ５Ａの出力は、
水平解像度情報として映像信号処理回路２Ａに与えられ
る。The digital I / F circuit 1A decodes a video signal or the like transmitted by TMDS or LVDS from a signal source such as a PC or WS, and outputs a digital video signal, a synchronization signal,
This is a circuit that outputs a panel enable signal and a dot clock. The polarity determination circuit 4 is a circuit that determines the polarity of the panel enable signal output from the digital I / F circuit 1A, and always outputs the fixed polarity. First counter 5
A, a panel enable signal whose polarity is fixed by the polarity discriminating circuit 4 is input, and the phase difference (pulse width) between the start edge and the end edge of the panel enable signal is determined by the dot output from the digital I / F circuit 1A. This is a counter that measures in clock units. The output of the first counter 5A is
It is given to the video signal processing circuit 2A as horizontal resolution information.
【００３４】第２のカウンタ６Ａは、極性判別回路４に
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力し、最初のパネルイネーブル信号の先頭エッジ
と、最後のパネルイネーブル信号の後部エッジと位相
差、即ちパネルイネーブル信号の継続時間を、デジタル
Ｉ／Ｆ回路１Ａから出力される水平同期信号単位で計測
するカウンタである。第２のカウンタ６Ａの出力は、垂
直解像度情報として映像信号処理回路２Ａに与えられ
る。The second counter 6A inputs a panel enable signal whose polarity is fixed by the polarity discriminating circuit 4 for one vertical period, and outputs a first edge of the first panel enable signal and a rear edge of the last panel enable signal. This is a counter that measures the phase difference, that is, the duration of the panel enable signal, in units of horizontal synchronization signals output from the digital I / F circuit 1A. The output of the second counter 6A is provided to the video signal processing circuit 2A as vertical resolution information.
【００３５】映像信号処理回路２ＡはデジタルＩ／Ｆ回
路１Ａより出力されるデジタル映像信号を、第１のカウ
ンタ５Ａ及び第２のカウンタ６Ａより得られる解像度情
報に基づいて、液晶パネル３の表示用映像信号となるよ
う信号処理を行う回路である。液晶パネル３は映像信号
処理回路２Ａより出力される映像信号を液晶マトリック
スを用いて表示するドットマトリックスディスプレイパ
ネルである。The video signal processing circuit 2A converts a digital video signal output from the digital I / F circuit 1A into a signal for display on the liquid crystal panel 3 based on resolution information obtained from the first counter 5A and the second counter 6A. This is a circuit that performs signal processing so as to be a video signal. The liquid crystal panel 3 is a dot matrix display panel that displays a video signal output from the video signal processing circuit 2A using a liquid crystal matrix.
【００３６】上記の構成のディスプレイ装置の動作につ
いて、第１のカウンタ５Ａ及び第２のカウンタ６Ａを中
心にして説明する。図２は第１のカウンタ５Ａの動作を
示すタイミング図である。図２（ａ）は極性判別回路４
から出力されるパネルイネーブル信号であり、出力極性
として本例では正極性として１水平期間を示している。
このパネルイネーブル信号がＨである期間が映像の有効
水平表示期間Ａである。第１のカウンタ５Ａは図２
（ｂ）に示すドットクロックを有効水平表示期間Ａで計
数し、その計数値を水平解像度情報として出力する。The operation of the display device having the above configuration will be described with a focus on the first counter 5A and the second counter 6A. FIG. 2 is a timing chart showing the operation of the first counter 5A. FIG. 2A shows the polarity determination circuit 4.
Is a panel enable signal output from the controller, and indicates one horizontal period as a positive polarity in this example as an output polarity.
The period during which the panel enable signal is H is the effective horizontal display period A of the video. The first counter 5A is shown in FIG.
The dot clock shown in (b) is counted in the effective horizontal display period A, and the counted value is output as horizontal resolution information.
【００３７】また、図３は第２のカウンタ６Ａの動作を
示すタイミング図である。図３（ａ）のパネルイネーブ
ル信号は、極性判別回路４から１垂直期間に出力される
状態を示している。本例ではパネルイネーブル信号が所
定個継続される期間が有効垂直表示期間であり、このパ
ネルイネーブル信号がＨとなる期間の集合が有効表示期
間Ｂである。第２のカウンタ６Ａはこの期間Ｂの水平同
期信号の数を計数し、計数値を垂直解像度情報として出
力する。FIG. 3 is a timing chart showing the operation of the second counter 6A. FIG. 3A shows a state where the panel enable signal is output from the polarity determination circuit 4 in one vertical period. In this example, a period in which a predetermined number of panel enable signals continue is an effective vertical display period, and a set of periods in which the panel enable signal is H is an effective display period B. The second counter 6A counts the number of horizontal synchronization signals in the period B, and outputs the count value as vertical resolution information.
【００３８】このようにして得られた水平及び垂直解像
度情報に基づいて、映像信号処理回路２Ａが種々の解像
度を持つ入力デジタル映像信号に対して最適な解像度変
換を行い、液晶パネル３で表示可能な表示用映像信号に
変換する。この結果、様々な解像度を持った映像信号が
入力可能となる。Based on the horizontal and vertical resolution information obtained in this way, the video signal processing circuit 2A performs an optimum resolution conversion on the input digital video signals having various resolutions and can display them on the liquid crystal panel 3. Into a video signal for display. As a result, video signals having various resolutions can be input.
【００３９】（実施の形態２）次に、本発明の実施の形
態２におけるディスプレイ装置及びその駆動方法につい
て説明する。図４は実施の形態２におけるディスプレイ
装置の主要部の構成を示すブロック図である。尚、実施
の形態１と同一部分は同一の符号を付け、詳細な説明は
省略する。このディスプレイ装置は、デジタルＩ／Ｆ回
路１Ｂ、映像信号処理回路２Ｂ、液晶パネル３、極性判
別回路４、第１のカウンタ５Ｂ、第２のカウンタ６Ｂを
含んで構成される。(Embodiment 2) Next, a display device and a driving method thereof according to Embodiment 2 of the present invention will be described. FIG. 4 is a block diagram showing a configuration of a main part of the display device according to the second embodiment. The same parts as in the first embodiment are denoted by the same reference numerals, and detailed description is omitted. This display device includes a digital I / F circuit 1B, a video signal processing circuit 2B, a liquid crystal panel 3, a polarity discrimination circuit 4, a first counter 5B, and a second counter 6B.
【００４０】デジタルＩ／Ｆ回路１Ｂは、信号源よりＴ
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４はデジタルＩ／Ｆ回路１Ｂ
から出力されるパネルイネーブル信号の極性を判別し、
極性を常に固定して出力する回路である。第１のカウン
タ５Ｂは、極性判別回路４により極性が固定されたパネ
ルイネーブル信号と、水平同期信号とを入力し、水平同
期信号の入力時点からパネルイネーブル信号の開始エッ
ジまでの位相差（時間遅れ）を、デジタルＩ／Ｆ回路１
Ｂから出力されるドットクロック単位で計測するカウン
タである。第１のカウンタ５Ｂの出力は、画像の水平出
力位置情報として映像信号処理回路２Ｂに与えられる。The digital I / F circuit 1B receives T
This circuit decodes a video signal or the like transmitted by MDS transmission or LVDS transmission and outputs a digital video signal, a horizontal synchronization signal, a vertical synchronization signal, a panel enable signal, and a dot clock. The polarity determination circuit 4 is a digital I / F circuit 1B
The polarity of the panel enable signal output from the
This is a circuit that always outputs a fixed polarity. The first counter 5B inputs the panel enable signal whose polarity is fixed by the polarity discriminating circuit 4 and the horizontal synchronizing signal, and outputs a phase difference (time delay) from the input time of the horizontal synchronizing signal to the start edge of the panel enable signal. ) To the digital I / F circuit 1
This is a counter that measures in dot clock units output from B. The output of the first counter 5B is provided to the video signal processing circuit 2B as horizontal output position information of the image.
【００４１】第２のカウンタ６Ｂは、極性判別回路４に
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力すると共に、垂直同期信号を入力し、垂直同期
信号の入力時点とパネルイネーブル信号の開始位置との
位相差を、デジタルＩ／Ｆ回路１Ｂから出力される水平
同期信号単位で計測するカウンタである。第２のカウン
タ６Ｂの出力は、画像の垂直出力位置情報として映像信
号処理回路２Ｂに与えられる。The second counter 6B inputs a panel enable signal whose polarity is fixed by the polarity discriminating circuit 4 for one vertical period, inputs a vertical synchronizing signal, and inputs the vertical synchronizing signal input time and the panel enable signal. This is a counter that measures the phase difference from the start position in units of horizontal synchronization signals output from the digital I / F circuit 1B. The output of the second counter 6B is provided to the video signal processing circuit 2B as image vertical output position information.
【００４２】映像信号処理回路２Ｂは、デジタルＩ／Ｆ
回路１Ｂより出力されるデジタル映像信号を、第１のカ
ウンタ５Ａ及び第２のカウンタ６Ａより得られる位置情
報に基づいて、液晶パネル３の最適な位置に映像信号が
出力されるよう、表示用映像信号に変換する回路であ
る。液晶パネル３は映像信号処理回路２Ｂより出力され
る映像信号を表示するドットマトリックスディスプレイ
パネルである。The video signal processing circuit 2B has a digital I / F
The digital video signal output from the circuit 1B is converted into a video image for display so that the video signal is output to an optimal position of the liquid crystal panel 3 based on the position information obtained from the first counter 5A and the second counter 6A. It is a circuit that converts it into a signal. The liquid crystal panel 3 is a dot matrix display panel that displays a video signal output from the video signal processing circuit 2B.
【００４３】上記の構成のディスプレイ装置の動作につ
いて、第１のカウンタ５Ｂ及び第２のカウンタ６Ｂを中
心にして説明する。図５は第１のカウンタ５Ｂの動作を
示すタイミング図である。図５（ａ）は極性判別回路４
から出力されるパネルイネーブル信号であり、本例では
正極性として１水平期間とその前の期間を示している。
このパネルイネーブル信号がＨである期間が映像の有効
表示期間である。図５（ｂ）はデジタルＩ／Ｆ回路１Ｂ
より出力される水平同期信号であり、パネルイネーブル
信号の先頭エッジより期間Ｃだけ先に出力される。第１
のカウンタ５Ｂは図５（ｃ）に示すドットクロックを期
間Ｃで計数し、その計数値を水平出力位置情報として出
力する。The operation of the display device having the above configuration will be described with a focus on the first counter 5B and the second counter 6B. FIG. 5 is a timing chart showing the operation of the first counter 5B. FIG. 5A shows the polarity determination circuit 4.
Is a panel enable signal output from the controller, and in this example, one horizontal period and the preceding period are shown as positive polarity.
The period during which the panel enable signal is H is the effective display period of the video. FIG. 5B shows the digital I / F circuit 1B.
This is a horizontal synchronizing signal that is output earlier by the period C than the leading edge of the panel enable signal. First
5B counts the dot clocks shown in FIG. 5C in the period C, and outputs the counted value as horizontal output position information.
【００４４】また、図６は第２のカウンタ６Ｂの動作を
示すタイミング図である。図６（ａ）のパネルイネーブ
ル信号は、極性判別回路４から１垂直期間に出力される
状態を示している。本例では正極性となる期間の集合が
有効垂直表示期間である。図６（ｂ）はデジタルＩ／Ｆ
回路１Ｂより出力される垂直同期信号であり、最初のパ
ネルイネーブル信号の先頭エッジより期間Ｄだけ先に出
力される。第２のカウンタ６Ｂは、図６（ｃ）に示すよ
うに期間Ｄに存在する水平同期信号の数を計数し、計数
値を垂直出力位置情報として出力する。FIG. 6 is a timing chart showing the operation of the second counter 6B. FIG. 6A shows a state where the panel enable signal is output from the polarity determination circuit 4 in one vertical period. In this example, a set of periods having a positive polarity is an effective vertical display period. FIG. 6B shows a digital I / F.
This is a vertical synchronizing signal output from the circuit 1B, and is output earlier by the period D than the leading edge of the first panel enable signal. The second counter 6B counts the number of horizontal synchronization signals existing in the period D as shown in FIG. 6C, and outputs the counted value as vertical output position information.
【００４５】こうして水平同期信号を基準に水平有効映
像信号の開始点のタイミングが得られ、垂直同期信号を
基準に、垂直有効映像信号の開始点のタイミングが得ら
れる。このようにして得られた水平出力位置情報及び垂
直出力位置情報に基づいて、映像信号処理回路２Ｂは液
晶パネル３での表示位置において、画面欠けのないよう
信号処理を行う。この結果、映像信号の状態によらず
に、画面欠けのない最適な表示位置の自動調整を行うこ
とができる。Thus, the timing of the starting point of the horizontal effective video signal is obtained based on the horizontal synchronizing signal, and the timing of the starting point of the vertical effective video signal is obtained based on the vertical synchronizing signal. On the basis of the horizontal output position information and the vertical output position information thus obtained, the video signal processing circuit 2B performs signal processing at the display position on the liquid crystal panel 3 so as not to have a screen loss. As a result, regardless of the state of the video signal, it is possible to perform automatic adjustment of the optimum display position without screen loss.
【００４６】（実施の形態３）次に本発明の実施の形態
３におけるディスプレイ装置及びその駆動方法について
説明する。図７は実施の形態３におけるディスプレイ装
置の主要部の構成を示すブロック図である。本実施の形
態では、デジタルＩ／Ｆ回路１Ｃ、映像信号処理回路２
Ｃ、第１のカウンタ５Ｃ、第２のカウンタ６Ｃの機能が
実施の形態２に示すものと異なる。(Embodiment 3) Next, a display device and a driving method thereof according to Embodiment 3 of the present invention will be described. FIG. 7 is a block diagram showing a configuration of a main part of the display device according to the third embodiment. In the present embodiment, the digital I / F circuit 1C and the video signal processing circuit 2
C, the functions of the first counter 5C and the second counter 6C are different from those shown in the second embodiment.
【００４７】デジタルＩ／Ｆ回路１Ｃは、信号源よりＴ
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４はデジタルＩ／Ｆ回路１Ｃ
から出力されるパネルイネーブル信号の極性を判別し、
極性を常に固定して出力する回路である。第１のカウン
タ５Ｃは、極性判別回路４により極性が固定されたパネ
ルイネーブル信号と、水平同期信号とを入力し、水平同
期信号の入力時点からパネルイネーブル信号の開始エッ
ジまでの位相差（期間Ｃのクロック数）、パネルイネー
ブル信号の１水平期間Ａ、及び水平同期信号の繰り返し
周期を、デジタルＩ／Ｆ回路１Ｃから出力されるドット
クロック単位で夫々計測するカウンタである。第１のカ
ウンタ５Ｃの出力は、画像の水平出力位置情報、水平解
像度情報、及び水平ドット数情報として映像信号処理回
路２Ｃに与えられる。The digital I / F circuit 1C receives T from the signal source.
This circuit decodes a video signal or the like transmitted by MDS transmission or LVDS transmission and outputs a digital video signal, a horizontal synchronization signal, a vertical synchronization signal, a panel enable signal, and a dot clock. The polarity determination circuit 4 is a digital I / F circuit 1C
The polarity of the panel enable signal output from the
This is a circuit that always outputs a fixed polarity. The first counter 5C inputs the panel enable signal whose polarity is fixed by the polarity determination circuit 4 and the horizontal synchronizing signal, and receives a phase difference from the input time of the horizontal synchronizing signal to the start edge of the panel enable signal (period C). ), A horizontal period A of the panel enable signal, and a repetition cycle of the horizontal synchronizing signal in dot clock units output from the digital I / F circuit 1C. The output of the first counter 5C is provided to the video signal processing circuit 2C as horizontal output position information, horizontal resolution information, and horizontal dot number information of the image.
【００４８】第２のカウンタ６Ｃは、極性判別回路４に
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力すると共に、垂直同期信号を入力し、垂直同期
信号の入力時点とパネルイネーブル信号の開始位置との
位相差、パネルイネーブル信号の１垂直期間Ｂ、及び垂
直同期信号の繰り返し周期を、デジタルＩ／Ｆ回路１Ｂ
から出力される水平同期信号単位で計測するカウンタで
ある。第２のカウンタ６Ｂの出力は、画像の垂直出力位
置情報、垂直解像度情報、垂直ドット数情報として映像
信号処理回路２Ｃに与えられる。The second counter 6C inputs a panel enable signal whose polarity is fixed by the polarity discriminating circuit 4 for one vertical period, inputs a vertical synchronizing signal, and inputs the vertical synchronizing signal input time and the panel enable signal. The phase difference from the start position, one vertical period B of the panel enable signal, and the repetition period of the vertical synchronizing signal are determined by the digital I / F circuit 1B.
This is a counter that measures in units of horizontal synchronization signals output from. The output of the second counter 6B is provided to the video signal processing circuit 2C as vertical output position information, vertical resolution information, and vertical dot number information of the image.
【００４９】映像信号処理回路２ＣはデジタルＩ／Ｆ回
路１Ｃより出力されるデジタル映像信号を、第１のカウ
ンタ５Ｃ及び第２のカウンタ６Ｃより得られる水平及び
垂直出力位置情報、水平及び垂直解像度情報、水平及び
垂直ドット数情報に基づいて、液晶パネル３の最適な位
置に映像信号が出力されるよう信号処理を行う回路であ
る。また映像信号処理回路２Ｃは、信号処理に伴う遅延
時間をデジタルＩ／Ｆ回路１Ｃに通知する。液晶パネル
３は映像信号処理回路２Ｂより出力される映像信号を表
示するドットマトリックスディスプレイパネルである。The video signal processing circuit 2C converts the digital video signal output from the digital I / F circuit 1C into horizontal and vertical output position information, horizontal and vertical resolution information obtained from the first counter 5C and the second counter 6C. , A circuit that performs signal processing based on the horizontal and vertical dot number information so that a video signal is output to an optimal position on the liquid crystal panel 3. Further, the video signal processing circuit 2C notifies the digital I / F circuit 1C of the delay time involved in the signal processing. The liquid crystal panel 3 is a dot matrix display panel that displays a video signal output from the video signal processing circuit 2B.
【００５０】上記の構成のディスプレイ装置の動作につ
いて、第１のカウンタ５Ｃ及び第２のカウンタ６Ｃを中
心にして説明する。図８は第１のカウンタ５Ｃの一部の
動作を示すタイミング図である。図８（ａ）は極性判別
回路４から出力される正極性のパネルイネーブル信号で
あり、１周期以上の期間について示している。図８
（ｂ）はデジタルＩ／Ｆ回路１Ｃより出力される水平同
期信号であり、期間Ｅで示す繰り返し周期を有してい
る。第１のカウンタ５Ｃは図８（ｃ）に示すドットクロ
ックを期間Ｅで計数し、その計数値ＮE （ＣＬＫ）を液
晶パネル３の水平ドット数情報として出力する。この計
数値ＮE （ＣＬＫ）は、映像信号処理回路２Ｃでの信号
処理に大きな遅延を伴うとき、デジタルＩ／Ｆ回路１Ｃ
がパネルイネーブル信号を出力する際に、その出力タイ
ミングを調整する情報の一部として用いられる。The operation of the display device having the above configuration will be described with a focus on the first counter 5C and the second counter 6C. FIG. 8 is a timing chart showing a part of the operation of the first counter 5C. FIG. 8A shows a panel enable signal of a positive polarity output from the polarity discriminating circuit 4 and shows a period of one cycle or more. FIG.
(B) is a horizontal synchronizing signal output from the digital I / F circuit 1C, and has a repetition period indicated by a period E. The first counter 5C counts the dot clock shown in FIG. 8C in the period E, and outputs the count value NE (CLK) as horizontal dot number information of the liquid crystal panel 3. When the signal processing in the video signal processing circuit 2C involves a large delay, the count value N E (CLK) is used for the digital I / F circuit 1C.
Is used as a part of information for adjusting the output timing when outputting the panel enable signal.
【００５１】図９は第２のカウンタ６Ｃの動作を示すタ
イミング図である。図９（ａ）のパネルイネーブル信号
は、極性判別回路４から１垂直期間に出力される状態を
示している。図９（ｂ）はデジタルＩ／Ｆ回路１Ｃより
出力される垂直同期信号であり、その繰り返し周期はＦ
である。第２のカウンタ６Ｃは、図９（ｂ）の期間Ｆに
存在する水平同期信号の数を計数し、計数値を液晶パネ
ル３の垂直ドット数情報として出力する。FIG. 9 is a timing chart showing the operation of the second counter 6C. 9A shows a state where the panel enable signal is output from the polarity determination circuit 4 in one vertical period. FIG. 9B shows a vertical synchronizing signal output from the digital I / F circuit 1C.
It is. The second counter 6C counts the number of horizontal synchronization signals existing during the period F in FIG. 9B, and outputs the count value as the vertical dot number information of the liquid crystal panel 3.
【００５２】映像信号処理回路２Ｃで画質改善を行った
り、ＦＩＦＯ等を用いてメモリ演算などの信号処理を行
った場合に遅延が生じる。第１のカウンタ５Ｃは、各所
望値のプリセットカウンタとして用いることができる
が、計数上限値はＮE である。従って、映像信号処理回
路２Ｃから出力される映像信号が、水平同期信号の範囲
を跨いで遅延するような場合には、その遅延時間が計数
値ＮE （ＣＬＫ）を越えてしまう。When the image quality is improved by the video signal processing circuit 2C, or when signal processing such as memory operation is performed using a FIFO or the like, a delay occurs. First counter. 5C, can be used as a preset counter for each desired value, the count upper limit value is N E. Therefore, when the video signal output from the video signal processing circuit 2C is delayed over the range of the horizontal synchronization signal, the delay time exceeds the count value N E (CLK).
【００５３】例えば、映像信号処理回路２Ｃでの遅延時
間が１／２ＮE （ＣＬＫ）とし、入力映像信号の水平解
像度が２／３ＮE （ＣＬＫ）とし、水平同期信号に対す
る水平出力位置を１／６ＮE （ＣＬＫ）とする。この場
合、デジタルＩ／Ｆ回路１Ｃが出力するパネルイネーブ
ル信号の開始位置を、１／６ＮE ＋１／２ＮE ＝４／６
ＮE （ＣＬＫ）に設定し、パネルイネーブル信号の終了
位置を、１／６ＮE ＋１／２ＮE ＋２／３ＮE ＝８／６
ＮE （ＣＬＫ）に設定しなければならない。これではパ
ネルイネーブル信号の終了位置が第１のカウンタ５Ｃの
計数範囲であるＮE を越えてしまう。この場合、第１の
カウンタ５Ｃにおいて、ある周期のパネルイネーブル信
号の開始位置を４／６ＮE （ＣＬＫ）とし、パネルイネ
ーブル信号の終了位置を次の周期のタイミングにおい
て、８／６ＮE −（ＮE ＋１）＝１／３ＮE −１（ＣＬ
Ｋ）に再設定すれば、上記の問題を解決できる。こうす
ると、映像信号処理回路２Ｃでの遅延時間に係わらず、
液晶パネル３での画像が画面欠けの無い最適な表示位置
に出力されることになる。また映像信号の状態によら
ず、表示位置を自動調整することができ、様々な解像度
をもつ信号入力があった場合でも、入力解像度と異なる
解像度を有するドットマトリックスディスプレイパネル
に、画像を表示することができる。For example, the delay time in the video signal processing circuit 2C is 1 / 2N E (CLK), the horizontal resolution of the input video signal is 2 / 3N E (CLK), and the horizontal output position with respect to the horizontal synchronization signal is 1 / N. 6N E (CLK). In this case, the start position of the panel enable signal output from the digital I / F circuit 1C is set to 1 / 6N E + 1 / 2N E = 4/6.
N is set to E (CLK), the end position of the panel enable signal, 1 / 6N E + 1 / 2N E + 2 / 3N E = 8/6
N must be set to E (CLK). This is exceeds the N E end of the panel enable signal is counted range of the first counter 5C. In this case, the first counter 5C, and the start position of the panel enable signal is periodic 4 / 6N E (CLK), the end position of the panel enable signal at the timing of the next period, 8 / 6N E - (N E + 1) = 1 / 3N E -1 (CL
By resetting to K), the above problem can be solved. By doing so, regardless of the delay time in the video signal processing circuit 2C,
The image on the liquid crystal panel 3 is output to an optimal display position without screen loss. In addition, the display position can be automatically adjusted irrespective of the state of the video signal, and even if there is a signal input having various resolutions, an image can be displayed on a dot matrix display panel having a resolution different from the input resolution. Can be.
【００５４】（実施の形態４）次に本発明の実施の形態
４におけるディスプレイ装置及びその駆動方法について
説明する。図１０は実施の形態４におけるディスプレイ
装置の主要部の構成を示すブロック図である。本実施の
形態では、実施の形態３のディスプレイ装置の構成要素
に加えて、判別部７を設けたことが特徴である。判別部
７と映像信号処理回路２Ｄ以外については図７に示すも
のと同一であるため、詳細な説明を省略する。(Embodiment 4) Next, a display device and a driving method thereof according to Embodiment 4 of the present invention will be described. FIG. 10 is a block diagram showing a configuration of a main part of the display device according to the fourth embodiment. The present embodiment is characterized in that a determination unit 7 is provided in addition to the components of the display device of the third embodiment. The components other than the determination unit 7 and the video signal processing circuit 2D are the same as those shown in FIG.
【００５５】デジタルＩ／Ｆ回路１Ｃは、信号源よりＴ
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４は極性の固定されたパネル
イネーブル信号を出力する回路である。第１のカウンタ
５Ｃは、パネルイネーブル信号と水平同期信号とを入力
し、水平同期信号の入力時点からパネルイネーブル信号
の開始エッジまでの期間Ｃ、及びパネルイネーブル信号
の１水平出力期間Ａ、及び水平同期信号の繰り返し周期
Ｅを、夫々ドットクロック単位で計測するカウンタであ
る。第１のカウンタ５Ｃの出力は、画像の水平出力位置
情報、水平解像度情報、及び水平ドット数情報として映
像信号処理回路２Ｄに与えられる。The digital I / F circuit 1C receives T from the signal source.
This circuit decodes a video signal or the like transmitted by MDS transmission or LVDS transmission and outputs a digital video signal, a horizontal synchronization signal, a vertical synchronization signal, a panel enable signal, and a dot clock. The polarity determination circuit 4 is a circuit that outputs a panel enable signal having a fixed polarity. The first counter 5C receives the panel enable signal and the horizontal synchronizing signal, and receives a period C from the input point of the horizontal synchronizing signal to the start edge of the panel enable signal, one horizontal output period A of the panel enable signal, and a horizontal period. These counters measure the repetition period E of the synchronization signal in dot clock units. The output of the first counter 5C is provided to the video signal processing circuit 2D as horizontal output position information, horizontal resolution information, and horizontal dot number information of the image.
【００５６】第２のカウンタ６Ｃは、パネルイネーブル
信号を１垂直期間分入力する共に、垂直同期信号を入力
し、垂直同期信号の入力時点と最初のパネルイネーブル
信号の先頭エッジとの期間Ｄ、パネルイネーブル信号の
１垂直出力期間Ｂ、及び垂直同期信号の繰り返し周期Ｆ
を、水平同期信号単位で計測するカウンタである。第２
のカウンタ６Ｃの出力は、画像の垂直出力位置情報、垂
直解像度情報、垂直ドット数情報として映像信号処理回
路２Ｄに与えられる。The second counter 6C inputs the panel enable signal for one vertical period, inputs the vertical synchronizing signal, and outputs the panel D during the period D between the input point of the vertical synchronizing signal and the leading edge of the first panel enable signal. One vertical output period B of the enable signal and a repetition period F of the vertical synchronization signal
Is measured in units of horizontal synchronization signals. Second
The output of the counter 6C is supplied to the video signal processing circuit 2D as vertical output position information, vertical resolution information, and vertical dot number information of the image.
【００５７】判別部７は複数回の第１のカウンタ５Ｃの
計数結果と第２のカウンタ６Ｃの計数結果とに基づい
て、水平同期信号及び垂直同期信号が正しく入力されて
いるか、即ち入力映像信号が正常に入力されているか否
かを判別するものである。映像信号処理回路２Ｄは、デ
ジタルＩ／Ｆ回路１Ｃより出力されるデジタル映像信号
を、第１のカウンタ５Ｃ及び第２のカウンタ６Ｃより得
られる出力位置情報、解像度情報、ドット数情報、及び
判別部７の判定結果に基づいて、液晶パネル３に対して
最適な信号処理を行う回路である。液晶パネル３は映像
信号処理回路２Ｄより出力される映像信号を表示するド
ットマトリックスディスプレイパネルである。The discriminating unit 7 determines whether the horizontal synchronizing signal and the vertical synchronizing signal are correctly input, based on the counting results of the first counter 5C and the counting results of the second counter 6C, that is, the input video signal. Is to determine whether or not is input normally. The video signal processing circuit 2D converts the digital video signal output from the digital I / F circuit 1C into output position information, resolution information, dot number information, and a determination unit obtained from the first counter 5C and the second counter 6C. 7 is a circuit that performs optimal signal processing on the liquid crystal panel 3 based on the determination result of 7. The liquid crystal panel 3 is a dot matrix display panel that displays a video signal output from the video signal processing circuit 2D.
【００５８】本実施の形態の動作説明として、判別部７
を中心に説明する。図５に示す期間Ｃ、図６に示す期間
Ｄ、図８に示す期間Ｅ、図９に示す期間Ｆにおいて夫々
得られたドットクロック数の情報は、映像の位置情報と
同期信号を基準として計数された値である。これらは入
力信号が同一（同一周期性）のものであれば、複数回の
入力に際しても常に一定値を保ち続ける。しかし、無信
号入力の場合や入力映像信号の規格が刻々変わる場合に
は、これらの情報が変化する。特に無信号の場合、ＴＭ
ＤＳによる高周波伝送のため、伝送経路での外乱に影響
を受けると、誤った同期信号、パネルイネーブル信号、
ドットクロックが夫々発生してしまう。その際には正し
い出力位置情報と同期信号を受けることができない。As an explanation of the operation of the present embodiment, the determination unit 7
This will be mainly described. The information on the number of dot clocks obtained in the period C shown in FIG. 5, the period D shown in FIG. 6, the period E shown in FIG. 8, and the period F shown in FIG. Value. As long as the input signals are the same (same periodicity), they always keep a constant value even when inputting a plurality of times. However, when there is no signal input or when the standard of the input video signal changes every moment, such information changes. Especially when there is no signal, TM
Due to the high frequency transmission by DS, if affected by disturbance in the transmission path, incorrect synchronization signal, panel enable signal,
Dot clocks are generated respectively. In that case, correct output position information and a synchronization signal cannot be received.
【００５９】そこで、判別部７は複数回の映像の出力位
置情報と同期信号を取得し、常に一定で正しい映像信号
が入力されていることを判定した場合、映像信号処理部
２Ｄに前述した実施の形態の映像信号処理を行うための
指示を伝える。即ち不正規な信号が入力されていると
き、又は無信号には判別部７が映像信号処理部２Ｄに対
して電源のＯＦＦや液晶パネル３のミュートなどの保護
機能を働かせる。この結果、画面欠けのない、最適な表
示位置に映像信号を出力するだけではなく、入力映像信
号が不正規ならば、液晶パネル３の劣化を未然に防止す
ることもできる。Therefore, the discriminating unit 7 obtains the output position information and the synchronizing signal of the video a plurality of times, and when it is determined that a constant and correct video signal is input, the video signal processing unit 2D performs the above-described operation. An instruction for performing the video signal processing in the form (1) is transmitted. That is, when an irregular signal is input or when there is no signal, the determination unit 7 causes the video signal processing unit 2D to perform a protection function such as turning off the power or muting the liquid crystal panel 3. As a result, not only is the video signal output to the optimum display position without screen loss, but if the input video signal is irregular, the deterioration of the liquid crystal panel 3 can be prevented.
【００６０】[0060]
【発明の効果】以上のように、請求項１及び２記載の発
明によれば、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号
が入力されるディスプレイ装置において、パネルイネー
ブル信号の開始エッジと終了エッジの位相差を検出する
ことにより、入力映像信号の解像度情報が得られる。こ
のため、様々な解像度をもつ信号入力があった場合で
も、得られた解像度情報に基づいて解像度変換など映像
信号処理を行い、ドットマトリックスディスプレイパネ
ルに画像を表示することができる。As described above, according to the first and second aspects of the present invention, in a display device to which a video signal is input by TMDS transmission or LVDS transmission, the phase difference between the start edge and the end edge of the panel enable signal. Is detected, the resolution information of the input video signal can be obtained. For this reason, even when there are signal inputs having various resolutions, video signal processing such as resolution conversion is performed based on the obtained resolution information, and an image can be displayed on the dot matrix display panel.
【００６１】また、請求項３及び４記載の発明によれ
ば、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力さ
れるディスプレイ装置において、パネルイネーブル信号
と垂直同期信号及び水平同期信号との位相差を検出する
ことにより、入力映像信号の出力位置情報が得られる。
このため、様々な信号入力があった場合でも画像の出力
位置情報に基づいて、画面欠けのない最適な映像を表示
することができる。また入力映像信号の状態によらず、
表示位置を自動調整することができる。According to the third and fourth aspects of the present invention, in a display device to which a video signal is inputted by TMDS transmission or LVDS transmission, a phase difference between a panel enable signal, a vertical synchronizing signal and a horizontal synchronizing signal is detected. By doing so, output position information of the input video signal can be obtained.
For this reason, even when various signal inputs are made, it is possible to display an optimal video without screen loss based on the output position information of the image. Also, regardless of the state of the input video signal,
The display position can be automatically adjusted.
【００６２】また、請求項５及び６記載の発明によれ
ば、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力さ
れるディスプレイ装置において、パネルイネーブル信号
の開始エッジと終了エッジとの位相差を検出し、またパ
ネルイネーブル信号と垂直同期信号及び水平同期信号と
の位相差を検出することにより、入力映像信号の解像度
情報と有効映像領域の位置情報が得られる。このため、
様々な信号入力があった場合でも、有効映像領域の位置
情報に基づいて、画面欠けのない最適な映像を表示する
ことができる。また映像信号の状態によらず、表示位置
を自動調整することができ、様々な解像度をもつ信号入
力があった場合でも、入力解像度と異なる解像度を有す
るドットマトリックスディスプレイパネルに、画像を表
示することができる。According to the fifth and sixth aspects of the present invention, in a display device to which a video signal is inputted by TMDS transmission or LVDS transmission, a phase difference between a start edge and an end edge of a panel enable signal is detected. Further, by detecting the phase difference between the panel enable signal and the vertical synchronization signal and the horizontal synchronization signal, the resolution information of the input video signal and the position information of the effective video area can be obtained. For this reason,
Even when various signal inputs are made, it is possible to display an optimal image without screen loss based on the position information of the effective image area. In addition, the display position can be automatically adjusted irrespective of the state of the video signal, and even if there is a signal input having various resolutions, an image can be displayed on a dot matrix display panel having a resolution different from the input resolution. Can be.
【００６３】また、請求項７及び８記載の発明によれ
ば、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力さ
れるディスプレイ装置において、入力映像信号の解像度
情報と有効映像領域の位置情報とを複数回検出すること
により、入力映像信号が正常に入力されているか否かを
判定することができる。特に無信号時（輝度値が０の場
合）には、液晶パネルをミュート状態にすることによ
り、液晶パネルの誤動作や劣化を未然に防止することが
できる。According to the seventh and eighth aspects of the present invention, in a display device to which a video signal is input by TMDS transmission or LVDS transmission, the resolution information of the input video signal and the position information of the effective video area are transmitted a plurality of times. By performing the detection, it can be determined whether or not the input video signal is normally input. In particular, when there is no signal (when the luminance value is 0), the liquid crystal panel is set to the mute state, whereby malfunction and deterioration of the liquid crystal panel can be prevented.
【図１】本発明の実施の形態１におけるディスプレイ装
置の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a display device according to Embodiment 1 of the present invention.
【図２】実施の形態１によるディスプレイ装置におい
て、第１のカウンタの動作を示すタイミング図である。FIG. 2 is a timing chart showing an operation of a first counter in the display device according to the first embodiment.
【図３】実施の形態１によるディスプレイ装置におい
て、第２のカウンタの動作を示すタイミング図である。FIG. 3 is a timing chart showing an operation of a second counter in the display device according to the first embodiment.
【図４】本発明の実施の形態２におけるディスプレイ装
置の構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of a display device according to Embodiment 2 of the present invention.
【図５】実施の形態２によるディスプレイ装置におい
て、第１のカウンタの動作を示すタイミング図である。FIG. 5 is a timing chart showing an operation of a first counter in the display device according to the second embodiment.
【図６】実施の形態２によるディスプレイ装置におい
て、第２のカウンタの動作を示すタイミング図である。FIG. 6 is a timing chart showing an operation of a second counter in the display device according to the second embodiment.
【図７】本発明の実施の形態３におけるディスプレイ装
置の構成を示すブロック図である。FIG. 7 is a block diagram illustrating a configuration of a display device according to Embodiment 3 of the present invention.
【図８】実施の形態３によるディスプレイ装置におい
て、第１のカウンタの動作を示すタイミング図である。FIG. 8 is a timing chart showing an operation of a first counter in the display device according to the third embodiment.
【図９】実施の形態３によるディスプレイ装置におい
て、第２のカウンタの動作を示すタイミング図である。FIG. 9 is a timing chart showing an operation of a second counter in the display device according to the third embodiment.
【図１０】本発明の実施の形態４におけるディスプレイ
装置の構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration of a display device according to a fourth embodiment of the present invention.
【図１１】従来のディスプレイ装置の構成例を示すブロ
ック図である。FIG. 11 is a block diagram illustrating a configuration example of a conventional display device.
１Ａ，１Ｂ，１Ｃ デジタルＩ／Ｆ回路 ２Ａ，２Ｂ，２Ｃ，２Ｄ 映像信号処理回路 ３ 液晶パネル ４ 極性判別回路 ５Ａ，５Ｂ，５Ｃ 第１のカウンタ ６Ａ，６Ｂ，６Ｃ 第２のカウンタ ７ 判別部 1A, 1B, 1C Digital I / F circuit 2A, 2B, 2C, 2D Video signal processing circuit 3 Liquid crystal panel 4 Polarity discriminating circuit 5A, 5B, 5C First counter 6A, 6B, 6C Second counter 7 Discriminating unit
フロントページの続き Ｆターム(参考） 5C006 AA02 AA03 AA11 AA22 AB01 AC24 AF34 AF47 BB11 BC16 FA08 FA16 5C058 AA07 AA08 BA01 BA25 BB04 5C068 AA18 HA03 HB12 HB13 LA01 MA05 5C080 AA10 BB05 CC03 DD13 EE29 EE30 FF09 GG02 JJ02 JJ04Continued on the front page F term (reference) 5C006 AA02 AA03 AA11 AA22 AB01 AC24 AF34 AF47 BB11 BC16 FA08 FA16 5C058 AA07 AA08 BA01 BA25 BB04 5C068 AA18 HA03 HB12 HB13 LA01 MA05 5C080 AA10 BB05 CC03 DD13 EE29 EJ02
Claims (8)
号が入力されるディスプレイ装置において、 パネルイネーブル信号の開始エッジと終了エッジとの位
相差を検出することにより水平解像度情報を取得し、 １垂直期間に入力されるパネルイネーブル信号の継続期
間を検出することにより垂直解像度情報を取得し、 前記水平及び垂直解像度情報に基づいて入力映像信号の
映像信号処理を行い、ドットマトリックスディスプレイ
パネルに映像を出力するようにしたことを特徴とするデ
ィスプレイ装置の駆動方法。In a display device to which a video signal is input by TMDS transmission or LVDS transmission, horizontal resolution information is obtained by detecting a phase difference between a start edge and an end edge of a panel enable signal, and one vertical period is obtained. Vertical resolution information is obtained by detecting the duration of the input panel enable signal, video signal processing of the input video signal is performed based on the horizontal and vertical resolution information, and a video is output to a dot matrix display panel. A method for driving a display device, comprising:
りＴＭＤＳ伝送又はＬＶＤＳ伝送された映像信号をデコ
ードし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを夫々出力
するデジタルＩ／Ｆ回路と、 前記デジタルＩ／Ｆ回路から出力されるパネルイネーブ
ル信号の極性を判別し、極性の固定化されたパネルイネ
ーブル信号を出力する極性判別回路と、 前記極性判別回路から出力されたパネルイネーブル信号
の開始エッジと終了エッジとの位相差を、前記デジタル
Ｉ／Ｆ回路から出力されるドットクロック単位で計測
し、計数結果を水平解像度情報として出力する第１のカ
ウンタと、 １垂直期間に入力され、前記極性判別回路から出力され
たパネルイネーブル信号の継続期間を、前記デジタルＩ
／Ｆ回路から出力される水平同期信号単位で計測し、計
数結果を垂直解像度情報として出力する第２のカウンタ
と、 前記デジタルＩ／Ｆ回路より出力されるデジタル映像信
号に対して、前記第１及び第２のカウンタの出力より得
られる水平及び垂直解像度情報に基づいて映像信号処理
を行い、ドットマトリックスディスプレイパネルに表示
用映像信号を与える映像信号処理回路と、を具備するこ
とを特徴とするディスプレイ装置。2. A digital I / O for decoding a video signal transmitted by TMDS or LVDS from a signal source including a personal computer and outputting a digital video signal, a horizontal synchronization signal, a vertical synchronization signal, a panel enable signal, and a dot clock, respectively. An F circuit; a polarity determination circuit that determines the polarity of a panel enable signal output from the digital I / F circuit and outputs a panel enable signal with a fixed polarity; and a panel enable output from the polarity determination circuit. A first counter that measures a phase difference between a start edge and an end edge of a signal in units of dot clocks output from the digital I / F circuit and outputs a count result as horizontal resolution information; The duration of the panel enable signal output from the polarity determination circuit is Le I
A second counter that measures the horizontal synchronization signal output from the / F circuit and outputs the counting result as vertical resolution information; and a first counter for the digital video signal output from the digital I / F circuit. And a video signal processing circuit that performs video signal processing based on horizontal and vertical resolution information obtained from the output of the second counter and supplies a video signal for display to a dot matrix display panel. apparatus.
号が入力されるディスプレイ装置において、 パネルイネーブル信号の開始エッジと水平同期信号との
位相差を検出することにより水平出力位置報を取得し、 １垂直期間におけるパネルイネーブル信号の開始位置と
垂直同期信号との位相差を検出することにより垂直出力
位置報を取得し、 前記水平及び垂直位置情報に基づいて入力映像信号の映
像信号処理を行い、ドットマトリックスディスプレイパ
ネルの最適位置に映像を出力するようにしたことを特徴
とするディスプレイ装置の駆動方法。3. A display device to which a video signal is inputted by TMDS transmission or LVDS transmission, obtains a horizontal output position report by detecting a phase difference between a start edge of a panel enable signal and a horizontal synchronization signal, and A vertical output position report is obtained by detecting a phase difference between a start position of a panel enable signal and a vertical synchronization signal in a period, performing a video signal processing of an input video signal based on the horizontal and vertical position information, A method for driving a display device, wherein an image is output to an optimum position of a display panel.
りＴＭＤＳ伝送又はＬＶＤＳ伝送された映像信号をデコ
ードし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを夫々出力
するデジタルＩ／Ｆ回路と、 前記デジタルＩ／Ｆ回路から出力されるパネルイネーブ
ル信号の極性を判別し、極性の固定化されたパネルイネ
ーブル信号を出力する極性判別回路と、 前記極性判別回路から出力されたパネルイネーブル信号
の開始エッジと前記水平同期信号との位相差を、前記デ
ジタルＩ／Ｆ回路から出力されるドットクロック単位で
計測し、計数結果を水平出力位置情報として出力する第
１のカウンタと、 １垂直期間に入力され前記極性判別回路から出力された
パネルイネーブル信号の開始位置と前記垂直同期信号と
の位相差を、前記デジタルＩ／Ｆ回路から出力される水
平同期信号単位で計測し、計数結果を垂直出力位置情報
として出力する第２のカウンタと、 前記デジタルＩ／Ｆ回路より出力されるデジタル映像信
号に対して、前記第１及び第２のカウンタより得られる
水平及び垂直出力位置情報に基づいて映像信号処理を行
い、ドットマトリックスディスプレイパネルの所定位置
に表示用映像信号を与える映像信号処理回路と、を具備
することを特徴とするディスプレイ装置。4. A digital I / O for decoding a video signal transmitted by TMDS or LVDS from a signal source including a personal computer and outputting a digital video signal, a horizontal synchronization signal, a vertical synchronization signal, a panel enable signal, and a dot clock, respectively. An F circuit; a polarity determination circuit that determines a polarity of a panel enable signal output from the digital I / F circuit and outputs a panel enable signal having a fixed polarity; and a panel enable output from the polarity determination circuit. A first counter that measures a phase difference between a start edge of a signal and the horizontal synchronization signal in units of dot clocks output from the digital I / F circuit, and outputs a count result as horizontal output position information; The start position of the panel enable signal input during the period and output from the polarity determination circuit and the vertical position. A second counter that measures a phase difference from the direct synchronizing signal in units of a horizontal synchronizing signal output from the digital I / F circuit, and outputs a count result as vertical output position information; Video signal processing is performed on the output digital video signal based on the horizontal and vertical output position information obtained from the first and second counters, and a display video signal is provided to a predetermined position on a dot matrix display panel. And a video signal processing circuit.
号が入力されるディスプレイ装置において、 パネルイネーブル信号の開始エッジと終了エッジとの位
相差を検出することにより水平解像度情報を取得し、 パネルイネーブル信号の開始エッジと水平同期信号との
位相差を検出することにより水平出力位置報を取得し、 １垂直期間におけるパネルイネーブル信号の継続期間を
検出することにより垂直解像度情報を取得し、 パネルイネーブル信号の開始位置と垂直同期信号との位
相差を検出することにより垂直出力位置報を取得し、 前記水平及び垂直解像度情報と前記水平及び垂直出力位
置情報とに基づいて入力映像信号に映像信号処理を行
い、ドットマトリックスディスプレイパネルの最適位置
に映像を出力するようにしたことを特徴とするディスプ
レイ装置の駆動方法。5. In a display device to which a video signal is input by TMDS transmission or LVDS transmission, horizontal resolution information is obtained by detecting a phase difference between a start edge and an end edge of a panel enable signal, and The horizontal output position information is obtained by detecting the phase difference between the start edge and the horizontal synchronization signal, the vertical resolution information is obtained by detecting the duration of the panel enable signal in one vertical period, and the start of the panel enable signal Obtain a vertical output position report by detecting the phase difference between the position and the vertical synchronization signal, perform video signal processing on the input video signal based on the horizontal and vertical resolution information and the horizontal and vertical output position information, The feature is that the image is output to the optimal position of the dot matrix display panel. The driving method of that display device.
りＴＭＤＳ伝送又はＬＶＤＳ伝送された映像信号をデコ
ードし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを夫々出力
するデジタルＩ／Ｆ回路と、 前記デジタルＩ／Ｆ回路から出力されるパネルイネーブ
ル信号の極性を判別し、極性の固定化されたパネルイネ
ーブル信号を出力する極性判別回路と、 前記極性判別回路から出力されたパネルイネーブル信号
の開始エッジと前記水平同期信号との位相差を、前記デ
ジタルＩ／Ｆ回路から出力されるドットクロック単位で
計測し、計数結果を水平出力位置情報として出力すると
共に、前記極性判別回路から出力されたパネルイネーブ
ル信号の開始エッジと終了エッジとの位相差を、前記デ
ジタルＩ／Ｆ回路から出力されるドットクロック単位で
計測し、計数結果を水平解像度情報として出力する第１
のカウンタと、 １垂直期間に入力され前記極性判別回路から出力された
パネルイネーブル信号の開始位置と前記垂直同期信号と
の位相差を、前記デジタルＩ／Ｆ回路から出力される水
平同期信号単位で計測し、計数結果を垂直出力位置情報
として出力すると共に、１垂直期間に入力され、前記極
性判別回路から出力されたパネルイネーブル信号の継続
期間を、前記デジタルＩ／Ｆ回路から出力される水平同
期信号単位で計測し、計数結果を垂直解像度情報として
出力する第２のカウンタと、 前記デジタルＩ／Ｆ回路より出力されるデジタル映像信
号に対して、前記第１及び第２のカウンタより得られる
水平及び垂直出力位置情報と水平及び垂直解像度情報と
に基づいて映像信号処理を行い、ドットマトリックスデ
ィスプレイパネルの所定位置に表示用映像信号を与える
映像信号処理回路と、を具備することを特徴とするディ
スプレイ装置。6. A digital I / O for decoding a video signal transmitted by TMDS or LVDS from a signal source including a personal computer and outputting a digital video signal, a horizontal synchronization signal, a vertical synchronization signal, a panel enable signal, and a dot clock, respectively. An F circuit; a polarity determination circuit that determines the polarity of a panel enable signal output from the digital I / F circuit and outputs a panel enable signal with a fixed polarity; and a panel enable output from the polarity determination circuit. The phase difference between the start edge of the signal and the horizontal synchronizing signal is measured in dot clock units output from the digital I / F circuit, and the counting result is output as horizontal output position information and output from the polarity determination circuit. The phase difference between the start edge and the end edge of the panel enable signal First the measured dot clock units output from the I / F circuit, and outputs the count result as the horizontal resolution information
And a phase difference between a start position of a panel enable signal input during one vertical period and output from the polarity discrimination circuit and the vertical synchronization signal, in units of a horizontal synchronization signal output from the digital I / F circuit. The measured and counted results are output as vertical output position information, and the duration of the panel enable signal input in one vertical period and output from the polarity discrimination circuit is determined by the horizontal synchronization output from the digital I / F circuit. A second counter that measures in units of signals and outputs a count result as vertical resolution information; and a horizontal counter that is obtained from the first and second counters with respect to a digital video signal output from the digital I / F circuit. And performs video signal processing based on the vertical output position information and the horizontal and vertical resolution information to determine a predetermined position of the dot matrix display panel. Display apparatus characterized by comprising a video signal processing circuit for providing a display video signal to.
号が入力されるディスプレイ装置において、 パネルイネーブル信号の開始エッジと終了エッジとの位
相差を検出することにより水平解像度情報を取得し、 パネルイネーブル信号の開始エッジと水平同期信号との
位相差を検出することにより水平出力位置報を取得し、 １垂直期間におけるパネルイネーブル信号の継続期間を
検出することにより垂直解像度情報を取得し、 パネルイネーブル信号の開始位置と垂直同期信号との位
相差を検出することにより垂直出力位置報を取得し、 前記水平及び垂直解像度情報と前記水平及び垂直出力位
置情報とを複数回に渡って取得し、 複数回で得られた各水平及び垂直解像度情報と各水平及
び垂直出力位置情報とに変化がないとき、入力映像信号
が正常に入力されていると判定し、 正常と判定された場合は映像信号処理を行い、ドットマ
トリックスディスプレイパネルに映像を出力するように
したことを特徴とするディスプレイ装置の駆動方法。7. In a display device to which a video signal is input by TMDS transmission or LVDS transmission, horizontal resolution information is obtained by detecting a phase difference between a start edge and an end edge of a panel enable signal, and The horizontal output position information is obtained by detecting the phase difference between the start edge and the horizontal synchronization signal, the vertical resolution information is obtained by detecting the duration of the panel enable signal in one vertical period, and the start of the panel enable signal A vertical output position information is obtained by detecting a phase difference between a position and a vertical synchronization signal, and the horizontal and vertical resolution information and the horizontal and vertical output position information are obtained a plurality of times. When there is no change between the obtained horizontal and vertical resolution information and the horizontal and vertical output position information, the input video signal is correct. A method for driving a display device, characterized in that it is determined that the input is always input, and when it is determined that the input is normal, video signal processing is performed and a video is output to a dot matrix display panel.
りＴＭＤＳ伝送又はＬＶＤＳ伝送された映像信号をデコ
ードし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを夫々出力
するデジタルＩ／Ｆ回路と、 前記デジタルＩ／Ｆ回路から出力されるパネルイネーブ
ル信号の極性を判別し、極性の固定化されたパネルイネ
ーブル信号を出力する極性判別回路と、 前記極性判別回路から出力されたパネルイネーブル信号
の開始エッジと前記水平同期信号との位相差を、前記デ
ジタルＩ／Ｆ回路から出力されるドットクロック単位で
計測し、計数結果を水平出力位置情報として出力すると
共に、前記極性判別回路から出力されたパネルイネーブ
ル信号の開始エッジと終了エッジとの位相差を、前記デ
ジタルＩ／Ｆ回路から出力されるドットクロック単位で
計測し、計数結果を水平解像度情報として出力する第１
のカウンタと、 １垂直期間に入力され前記極性判別回路から出力された
パネルイネーブル信号の開始位置と前記垂直同期信号と
の位相差を、前記デジタルＩ／Ｆ回路から出力される水
平同期信号単位で計測し、計数結果を垂直出力位置情報
として出力すると共に、１垂直期間に入力され、前記極
性判別回路から出力されたパネルイネーブル信号の継続
期間を、前記デジタルＩ／Ｆ回路から出力される水平同
期信号単位で計測し、計数結果を垂直解像度情報として
出力する第２のカウンタと、 複数回で得られた前記水平及び垂直解像度情報と前記水
平及び垂直出力位置情報とに変化がないとき、入力映像
信号が正常に入力されていると判定する判別部と、 前記判別部で入力映像信号が正常に入力されていると判
定されたとき、前記デジタルＩ／Ｆ回路より出力される
デジタル映像信号に対して、前記第１及び第２のカウン
タより得られる水平及び垂直出力位置情報と水平及び垂
直解像度情報とに基づいて映像信号処理を行い、ドット
マトリックスディスプレイパネルの所定位置に表示用映
像信号を与える映像信号処理回路と、を具備することを
特徴とするディスプレイ装置。8. A digital I / O for decoding a video signal transmitted by TMDS or LVDS from a signal source including a personal computer and outputting a digital video signal, a horizontal synchronization signal, a vertical synchronization signal, a panel enable signal, and a dot clock, respectively. An F circuit; a polarity determination circuit that determines the polarity of a panel enable signal output from the digital I / F circuit and outputs a panel enable signal with a fixed polarity; and a panel enable output from the polarity determination circuit. The phase difference between the start edge of the signal and the horizontal synchronizing signal is measured in dot clock units output from the digital I / F circuit, and the counting result is output as horizontal output position information and output from the polarity determination circuit. The phase difference between the start edge and the end edge of the panel enable signal First the measured dot clock units output from the I / F circuit, and outputs the count result as the horizontal resolution information
And a phase difference between a start position of a panel enable signal input during one vertical period and output from the polarity discrimination circuit and the vertical synchronization signal, in units of a horizontal synchronization signal output from the digital I / F circuit. The measured and counted results are output as vertical output position information, and the duration of the panel enable signal input in one vertical period and output from the polarity discrimination circuit is determined by the horizontal synchronization output from the digital I / F circuit. A second counter that measures in signal units and outputs a count result as vertical resolution information; and an input image when there is no change in the horizontal and vertical resolution information and the horizontal and vertical output position information obtained a plurality of times. A determining unit that determines that a signal is normally input; and a digital I / O when the determining unit determines that an input video signal is normally input. A dot matrix display panel performs video signal processing on a digital video signal output from the F circuit based on horizontal and vertical output position information and horizontal and vertical resolution information obtained from the first and second counters. And a video signal processing circuit for providing a video signal for display at a predetermined position of the display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25991899A JP3442322B2 (en) | 1999-09-14 | 1999-09-14 | Display device and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25991899A JP3442322B2 (en) | 1999-09-14 | 1999-09-14 | Display device and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001083927A true JP2001083927A (en) | 2001-03-30 |
| JP3442322B2 JP3442322B2 (en) | 2003-09-02 |
Family
ID=17340749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25991899A Expired - Fee Related JP3442322B2 (en) | 1999-09-14 | 1999-09-14 | Display device and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3442322B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001091305A1 (en) * | 2000-05-24 | 2001-11-29 | Thine Electronics, Inc. | Semiconductor integrated circuit |
| JP2005236760A (en) * | 2004-02-20 | 2005-09-02 | Sanyo Electric Co Ltd | Video signal distinction device |
| CN100420991C (en) * | 2004-10-13 | 2008-09-24 | Nec液晶技术株式会社 | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit |
| US7596188B2 (en) | 2003-05-28 | 2009-09-29 | Panasonic Corporation | Digital interface decode receiver apparatus |
| US7972206B2 (en) | 2002-11-20 | 2011-07-05 | Wms Gaming Inc. | Gaming machine and display device therefor |
| US8096867B2 (en) | 2002-11-20 | 2012-01-17 | Universal Entertainment Corporation | Gaming machine and display device with fail-tolerant image displaying |
| US11568780B2 (en) | 2020-11-26 | 2023-01-31 | Seiko Epson Corporation | Image dividing circuit and electro-optical apparatus |
-
1999
- 1999-09-14 JP JP25991899A patent/JP3442322B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001091305A1 (en) * | 2000-05-24 | 2001-11-29 | Thine Electronics, Inc. | Semiconductor integrated circuit |
| US7972206B2 (en) | 2002-11-20 | 2011-07-05 | Wms Gaming Inc. | Gaming machine and display device therefor |
| US8096867B2 (en) | 2002-11-20 | 2012-01-17 | Universal Entertainment Corporation | Gaming machine and display device with fail-tolerant image displaying |
| US7596188B2 (en) | 2003-05-28 | 2009-09-29 | Panasonic Corporation | Digital interface decode receiver apparatus |
| JP2005236760A (en) * | 2004-02-20 | 2005-09-02 | Sanyo Electric Co Ltd | Video signal distinction device |
| CN100420991C (en) * | 2004-10-13 | 2008-09-24 | Nec液晶技术株式会社 | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit |
| US7649530B2 (en) | 2004-10-13 | 2010-01-19 | Nec Lcd Technologies, Ltd. | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit |
| US11568780B2 (en) | 2020-11-26 | 2023-01-31 | Seiko Epson Corporation | Image dividing circuit and electro-optical apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3442322B2 (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100497725B1 (en) | Apparatus and method for processing signal for display | |
| US9582850B2 (en) | Apparatus and method thereof | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| JP3867296B2 (en) | Image reproduction apparatus, projector, image reproduction system, and information storage medium | |
| JP3442322B2 (en) | Display device and driving method thereof | |
| JP4017335B2 (en) | Video signal valid period detection circuit | |
| US7443450B2 (en) | Sync processor of flat panel display for determining signal safety on the basis of HSYNC/VSYNC signal generated according to data enable signal | |
| KR20020028867A (en) | Method and device for compensating the phase for flat screens | |
| EP1326429A2 (en) | Automatic detection of synchronisation signal polarity in video timing and generation of blanking period signal indicator from sync information | |
| US8294820B2 (en) | Video signal synchronization signal generating apparatus and video signal synchronization signal generation method | |
| KR100929137B1 (en) | Signal Processing Apparatus and Method of Image Display Equipment | |
| KR100531382B1 (en) | Method of fixing sampling phase in Analog-Digital Converter and Apparatus of the same | |
| JP3460815B2 (en) | Screen display position detection circuit | |
| JP3058103B2 (en) | Video mute signal generation circuit | |
| KR100415998B1 (en) | Display apparatus and control method thereof | |
| JPH0744125A (en) | Liquid crystal display device | |
| KR100486646B1 (en) | Apparatus for processing video mode data in source device and in display in transmitting video signal through optical fiber | |
| JP3876794B2 (en) | Vertical sync signal processing circuit | |
| JP2000089710A (en) | Video signal processing method and its unit as well as digital image display device having the same | |
| KR20080036418A (en) | Apparatus for removing noise of digital signal and apparatus for correcting synchronization signal using the same | |
| JP2001197331A (en) | Synchronizing signal processing circuit and video signal processor | |
| JP2005321496A (en) | Video signal processing apparatus | |
| JP2003058136A (en) | Image format conversion preprocessor and image display device | |
| KR20000007637A (en) | Liquid crystal display for video | |
| KR20050022886A (en) | Apparatus and method for separating synchronous signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |