JP2001076872A - Manufacture of electro-optical device - Google Patents

Manufacture of electro-optical device

Info

Publication number
JP2001076872A
JP2001076872A JP2000194802A JP2000194802A JP2001076872A JP 2001076872 A JP2001076872 A JP 2001076872A JP 2000194802 A JP2000194802 A JP 2000194802A JP 2000194802 A JP2000194802 A JP 2000194802A JP 2001076872 A JP2001076872 A JP 2001076872A
Authority
JP
Japan
Prior art keywords
film
layer
tft
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000194802A
Other languages
Japanese (ja)
Other versions
JP2001076872A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Mayumi Mizukami
真由美 水上
Toshimitsu Konuma
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000194802A priority Critical patent/JP2001076872A/en
Publication of JP2001076872A publication Critical patent/JP2001076872A/en
Publication of JP2001076872A5 publication Critical patent/JP2001076872A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To provided an EL display device and an electronic device therewith at lower manufacturing costs. SOLUTION: A manufacture of an active matrix EL display device comprises a step of forming an EL material for a picture element portion 111 in an application process using a dispenser 116. Herein, a discharge port of a nozzle 118 is linearly formed to improve the throughput. The dispenser 116 is used for simplifying the forming process of an EL layer to produce a decrease in manufacturing cost.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子(半導体
を用いた素子、代表的にはトランジスタ)を基板面に作
り込んで形成されたEL(エレクトロルミネッセンス)
表示装置に代表される電気光学装置及びその電気光学装
置を表示ディスプレイとして有する電子装置(電子機
器)に関する。特にそれらの作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electroluminescent (EL) device formed by forming a semiconductor device (a device using a semiconductor, typically a transistor) on a substrate surface.
The present invention relates to an electro-optical device represented by a display device and an electronic device (electronic device) having the electro-optical device as a display. In particular, it relates to a method for producing them.

【0002】[0002]

【従来の技術】近年、基板上に薄膜トランジスタ(以
下、TFTという)を形成する技術が大幅に進歩し、ア
クティブマトリクス型表示装置への応用開発が進められ
ている。特に、ポリシリコン膜を用いたTFTは、従来
のアモルファスシリコン膜を用いたTFTよりも電界効
果移動度が高いので、高速動作が可能である。そのた
め、従来、基板外の駆動回路で行っていた画素の制御
を、画素と同一の基板上に形成した駆動回路で行うこと
が可能となっている。
2. Description of the Related Art In recent years, a technique for forming a thin film transistor (hereinafter, referred to as a TFT) on a substrate has been greatly advanced, and application development to an active matrix display device has been promoted. In particular, a TFT using a polysilicon film has higher field-effect mobility than a TFT using a conventional amorphous silicon film, and thus can operate at high speed. Therefore, the control of the pixel, which has been conventionally performed by the drive circuit outside the substrate, can be performed by the drive circuit formed on the same substrate as the pixel.

【0003】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られると
して注目されている。
Such an active matrix type display device has various advantages such as reduction in manufacturing cost, downsizing of the display device, increase in yield, and reduction in throughput by forming various circuits and elements on the same substrate. Is gaining attention.

【0004】アクティブマトリクス型EL表示装置は、
各画素のそれぞれにTFTでなるスイッチング素子を設
け、そのスイッチング素子によって電流制御を行う駆動
素子を動作させてEL層(発光層)を発光させる。例え
ば米国特許番号5,684,365号(日本国公開公
報:特開平8−234683号参照)、日本国公開公
報:特開平10−189252号に記載されたEL表示
装置がある。
An active matrix type EL display device is
A switching element formed of a TFT is provided for each pixel, and a driving element for controlling current is operated by the switching element to emit light from the EL layer (light emitting layer). For example, there are EL display devices described in U.S. Pat. No. 5,684,365 (JP-A-8-234683) and JP-A-10-189252.

【0005】上記EL層の形成方法としては様々な方法
が提案されている。例えば、真空蒸着法、スパッタ法、
スピンコート法、ロールコート法、キャスト法、LB
法、イオンプレーティング法、ディッピング法、インク
ジェット法などが挙げられる。
Various methods have been proposed for forming the EL layer. For example, vacuum deposition, sputtering,
Spin coating, roll coating, casting, LB
Method, ion plating method, dipping method, ink jet method, and the like.

【0006】[0006]

【発明が解決しようとする課題】本発明は、EL層の製
造コストを低減することを課題とし、安価なEL表示装
置を提供することを課題とする。そして、それを表示用
ディスプレイとして有する電子装置(電子機器)の製品
コストを低減することを課題とする。
SUMMARY OF THE INVENTION An object of the present invention is to reduce the manufacturing cost of an EL layer and to provide an inexpensive EL display device. Another object is to reduce the product cost of an electronic device (electronic device) having the display as a display.

【0007】[0007]

【課題を解決するための手段】上記課題を達成するため
に、本発明ではEL層(特に発光層)を、ディスペンサ
ーを用いた塗布工程(塗布法)により形成することを特
徴とする。ここで本発明について図1を用いて説明す
る。
In order to achieve the above object, the present invention is characterized in that an EL layer (especially a light emitting layer) is formed by a coating step (coating method) using a dispenser. Here, the present invention will be described with reference to FIG.

【0008】図1(A)に示したのは、本発明で用いる
ディスペンサーの一部である。図1において、110は
基板であり、基板110の面上には画素部111、デー
タ側(ソース側)駆動回路112、ゲート側駆動回路1
13が薄膜トランジスタ(以下、TFTという)により
形成されている。なお、シリコン基板面にトランジスタ
を形成した場合にも本発明は実施できる。
FIG. 1A shows a part of a dispenser used in the present invention. In FIG. 1, reference numeral 110 denotes a substrate, and a pixel portion 111, a data side (source side) driving circuit 112, and a gate side driving circuit 1
Reference numeral 13 is formed by a thin film transistor (hereinafter, referred to as TFT). Note that the present invention can also be implemented when a transistor is formed on a silicon substrate surface.

【0009】114はEL材料と溶媒との混合物(以
下、EL形成物という)であり、115はEL形成物1
14の塗布面である。なお、ここでいうEL材料とは蛍
光性有機化合物であり、一般的に正孔注入層、正孔輸送
層、発光層、電子輸送層もしくは電子注入層と呼ばれて
いる有機化合物を指す。
Reference numeral 114 denotes a mixture of an EL material and a solvent (hereinafter, referred to as an EL product), and 115 denotes an EL product 1
14 is the coated surface. Note that the EL material here is a fluorescent organic compound and refers to an organic compound generally called a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, or an electron injection layer.

【0010】図1(A)に示すようにディスペンサーの
吐出口を線状に加工しておくことで115で示されるよ
うな塗布面が得られる。そして、画素部111の上でデ
ィスペンサーを矢印方向に移動させることにより、塗布
面115が矢印方向に移動する。このとき、塗布面の長
尺方向の長さは、1回の移動で画素部全域を網羅できる
長さであることが望ましい。
As shown in FIG. 1A, by forming the discharge port of the dispenser into a linear shape, a coated surface as indicated by 115 is obtained. Then, by moving the dispenser in the direction of the arrow on the pixel portion 111, the application surface 115 moves in the direction of the arrow. At this time, it is desirable that the length in the longitudinal direction of the application surface is a length that can cover the entire pixel portion by one movement.

【0011】なお、ここでは吐出口が線状の場合を説明
しているが、点状(ドット状)であっても良い。全面的
にEL形成物を塗布する際は線状に塗布した方が速いこ
とは言うまでもないが、画素毎に塗布するような場合
(点状に塗布するような場合)には吐出口が点状でなく
てはならない。点状に塗布するデメリットはスループッ
トが線状に比べて落ちる点であるが、画素毎に異なるE
L層(例えば、RGBのそれぞれに対応したEL層を作
り分ける場合など)を形成する際に有効である。
Although the case where the ejection port is linear is described here, it may be dot-like (dot-like). Needless to say, it is faster to apply the EL material on the entire surface in the form of a line, but in the case of applying for each pixel (in the case of applying in the form of dots), the ejection openings are formed in the form of dots. Must be. The disadvantage of dot-like application is that the throughput is lower than that of the linear shape.
This is effective when forming an L layer (for example, when EL layers corresponding to RGB are separately formed).

【0012】図1(A)の塗布工程の様子を横から見た
図を図1(B)に示す。ディスペンサー116のシリン
ジ117に取り付けられた先端部(ノズル)118がE
L形成物114の吐出口となる。そして、このノズル1
18が矢印方向に移動することになる。
FIG. 1B is a side view of the application step shown in FIG. 1A. The tip (nozzle) 118 attached to the syringe 117 of the dispenser 116 is E
It serves as a discharge port for the L formation 114. And this nozzle 1
18 will move in the direction of the arrow.

【0013】また、図1(B)の119で示される領域
(塗布面)の拡大図を図1(C)に示す。基板110上
に設けられた画素部111は、複数のTFT120と画
素電極121とでなる。シリンジ117には内部から窒
素等の不活性ガスが吹き込まれ、その圧力によりノズル
118からEL形成物114が吐出される。このとき、
シリンジ117の先端付近に光反射を用いたセンサーを
取り付け、塗布面とノズル先端部との距離を常に一定に
保つように調節することもできる。
FIG. 1C is an enlarged view of a region (coated surface) indicated by 119 in FIG. 1B. The pixel portion 111 provided on the substrate 110 includes a plurality of TFTs 120 and pixel electrodes 121. An inert gas such as nitrogen is blown into the syringe 117 from the inside, and the EL forming material 114 is discharged from the nozzle 118 by the pressure. At this time,
A sensor using light reflection may be attached to the vicinity of the tip of the syringe 117 so that the distance between the application surface and the tip of the nozzle is always kept constant.

【0014】また、ノズル118から吐出されたEL形
成物114は画素電極121を覆うようにして線状に塗
布される。EL形成物114を塗布したら真空中で加熱
処理することによりEL形成物114に含まれる溶媒を
気化させてEL材料を残す。こうしてEL材料が形成さ
れる。このため、溶媒はEL材料のガラス転移温度(T
g)よりも低い温度で気化するものを用いる必要があ
る。また、EL形成物の粘度により最終的に形成される
EL層の膜厚が決まる。この場合、溶媒の選定により粘
度を調節することができるが、粘度は10〜50cp
(好ましくは20〜30cp)が好ましい。
The EL product 114 discharged from the nozzle 118 is applied linearly so as to cover the pixel electrode 121. After applying the EL product 114, the solvent contained in the EL product 114 is vaporized by heat treatment in a vacuum to leave the EL material. Thus, an EL material is formed. For this reason, the solvent is the glass transition temperature (T
It is necessary to use one that evaporates at a lower temperature than g). Further, the thickness of the EL layer finally formed is determined by the viscosity of the EL formed product. In this case, the viscosity can be adjusted by selecting the solvent, but the viscosity is 10 to 50 cp.
(Preferably 20 to 30 cp).

【0015】さらに、EL形成物114中に結晶核とな
りうる不純物が多いと、溶媒を気化させる際にEL材料
が結晶化してしまう可能性が高くなる。結晶化してしま
うと発光効率が落ちるため好ましくなく、できるだけE
L形成物114の中には不純物が含まれないようにする
ことが望ましい。
Further, if there are many impurities that can be crystal nuclei in the EL product 114, there is a high possibility that the EL material is crystallized when the solvent is vaporized. If crystallized, the luminous efficiency decreases, which is not preferable.
It is preferable that impurities are not contained in the L forming material 114.

【0016】不純物を低減するには、溶媒の精製時、E
L材料の精製時、又は溶媒とEL材料を混合する時の環
境を可能な限り清浄化しておくことも重要であるが、図
1(B)のようなディスペンサーによりEL形成物を塗
布する際の雰囲気にも注意することが好ましい。具体的
には、上記EL形成物の塗布工程を、窒素などの不活性
ガスが充填されたクリーンブース内に設置されたディス
ペンサーで行うことが望ましい。
In order to reduce impurities, it is necessary to use E
It is important to clean the environment when purifying the L material or mixing the solvent and the EL material as much as possible. However, when the EL material is applied by a dispenser as shown in FIG. It is preferable to pay attention to the atmosphere. Specifically, it is desirable that the above-mentioned EL forming product application step be performed by a dispenser installed in a clean booth filled with an inert gas such as nitrogen.

【0017】なお、ここではアクティブマトリクス型E
L表示装置を例に挙げて説明しているが、本発明はパッ
シブマトリクス型(単純マトリクス型)EL表示装置に
対して実施することも可能である。
Here, the active matrix type E
Although the description is made by taking the L display device as an example, the present invention can also be applied to a passive matrix type (simple matrix type) EL display device.

【0018】[0018]

【発明の実施の形態】本発明の実施の形態について、図
2、図3を用いて説明する。図2に示したのは本発明で
あるEL表示装置の画素部の断面図であり、図3(A)
はその上面図、図3(B)はその回路構成である。実際
には画素がマトリクス状に複数配列されて画素部(画像
表示部)が形成される。なお、図3(A)をA−A’で
切断した断面図が図2に相当する。従って図2及び図3
で共通の符号を用いているので、適宜両図面を参照する
と良い。また、図3の上面図では二つの画素を図示して
いるが、どちらも同じ構造である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a cross-sectional view of a pixel portion of the EL display device according to the present invention, and FIG.
FIG. 3B is a top view, and FIG. 3B is a circuit configuration thereof. Actually, a plurality of pixels are arranged in a matrix to form a pixel portion (image display portion). Note that FIG. 2A is a cross-sectional view taken along a line AA ′ in FIG. 2 and 3
, A common reference numeral is used, so it is better to refer to both drawings as appropriate. Although two pixels are shown in the top view of FIG. 3, both have the same structure.

【0019】図2において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
してはガラス基板、ガラスセラミックス基板、石英基
板、シリコン基板、セラミックス基板、金属基板若しく
はプラスチック基板(プラスチックフィルムも含む)を
用いることができる。
In FIG. 2, reference numeral 11 denotes a substrate, and 12 denotes an insulating film serving as a base (hereinafter, referred to as a base film). As the substrate 11, a glass substrate, a glass ceramic substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate, or a plastic substrate (including a plastic film) can be used.

【0020】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNyで示される)など珪素、酸素若
しくは窒素を所定の割合で含む絶縁膜を指す。
The base film 12 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, but may not be provided on a quartz substrate. As the base film 12, an insulating film containing silicon (silicon) may be used. Note that in this specification, the “insulating film containing silicon” specifically includes silicon, oxygen, or nitrogen at a predetermined ratio, such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (indicated by SiOxNy). Refers to an insulating film.

【0021】また、下地膜12に放熱効果を持たせるこ
とによりTFTの発熱を発散させることはTFTの劣化
又はEL素子の劣化を防ぐためにも有効である。放熱効
果を持たせるには公知のあらゆる材料を用いることがで
きる。
Dispersing the heat generated by the TFT by providing the base film 12 with a heat radiation effect is also effective in preventing the deterioration of the TFT or the EL element. All known materials can be used to provide a heat radiation effect.

【0022】ここでは画素内に二つのTFTを形成して
いる。201はスイッチング用素子として機能するTF
T(以下、スイッチング用TFTという)、202はE
L素子へ流す電流量を制御する電流制御用素子として機
能するTFT(以下、電流制御用TFTという)であ
り、どちらもnチャネル型TFTで形成されている。
Here, two TFTs are formed in a pixel. 201 is a TF functioning as a switching element
T (hereinafter referred to as switching TFT), 202 is E
The TFT functions as a current control element for controlling the amount of current flowing to the L element (hereinafter, referred to as a current control TFT), and both are formed of n-channel TFTs.

【0023】nチャネル型TFTの電界効果移動度はp
チャネル型TFTの電界効果移動度よりも大きいため、
動作速度が早く大電流を流しやすい。また、同じ電流量
を流すにもTFTサイズはnチャネル型TFTの方が小
さくできる。そのため、nチャネル型TFTを電流制御
用TFTとして用いた方が表示部の有効面積が広くなる
ので好ましい。
The field effect mobility of an n-channel TFT is p
Because it is larger than the field effect mobility of the channel type TFT,
The operating speed is fast and a large current is easy to flow. Further, even when the same amount of current flows, the TFT size can be made smaller in the n-channel TFT. Therefore, it is preferable to use the n-channel type TFT as the current control TFT because the effective area of the display portion is increased.

【0024】pチャネル型TFTはホットキャリア注入
が殆ど問題にならず、オフ電流値が低いといった利点が
あって、スイッチング用TFTとして用いる例や電流制
御用TFTとして用いる例が既に報告されている。しか
しながら本発明では、LDD領域の位置を異ならせた構
造とすることでnチャネル型TFTにおいてもホットキ
ャリア注入の問題とオフ電流値の問題を解決し、全ての
画素内のTFT全てをnチャネル型TFTとしている点
にも特徴がある。
The p-channel type TFT has the advantage that hot carrier injection hardly causes a problem and the off-current value is low. Examples of using it as a switching TFT and an example of using it as a current control TFT have already been reported. However, in the present invention, the problem of hot carrier injection and the problem of the off-current value are solved even in the n-channel TFT by adopting a structure in which the position of the LDD region is changed, and all the TFTs in all the pixels are replaced by the n-channel TFT. Another feature is that the TFT is used.

【0025】ただし、本発明において、スイッチング用
TFTと電流制御用TFTをnチャネル型TFTに限定
する必要はなく、両方又はどちらか片方にpチャネル型
TFTを用いることも可能である。
However, in the present invention, it is not necessary to limit the switching TFT and the current control TFT to n-channel TFTs, and it is possible to use p-channel TFTs for both or any one of them.

【0026】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース配線21並びに
ドレイン配線22を有して形成される。
The switching TFT 201 includes a source region 13, a drain region 14, LDD regions 15a to 15d,
High concentration impurity region 16 and channel forming regions 17a, 1
Active layer including 7b, gate insulating film 18, gate electrode 19
a, 19b, a first interlayer insulating film 20, a source wiring 21, and a drain wiring 22.

【0027】また、図3に示すように、ゲート電極19
a、19bは別の材料(ゲート電極19a、19bよりも低
抵抗な材料)で形成されたゲート配線211によって電
気的に接続されたダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、トリプルゲート構造
などいわゆるマルチゲート構造(直列に接続された二つ
以上のチャネル形成領域を有する活性層を含む構造)で
あっても良い。マルチゲート構造はオフ電流値を低減す
る上で極めて有効であり、本発明では画素のスイッチン
グ素子201をマルチゲート構造とすることによりオフ
電流値の低いスイッチング素子を実現している。
Further, as shown in FIG.
A and 19b have a double gate structure electrically connected by a gate wiring 211 formed of another material (a material having a lower resistance than the gate electrodes 19a and 19b). Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel forming regions connected in series) such as a triple gate structure may be used. The multi-gate structure is extremely effective in reducing the off-state current value. In the present invention, a switching element with a low off-state current value is realized by using a multi-gate structure for the pixel switching element 201.

【0028】また、活性層は結晶構造を含む半導体膜で
形成される。即ち、単結晶半導体膜でも良いし、多結晶
半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁
膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲ
ート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
The active layer is formed of a semiconductor film having a crystal structure. That is, a single crystal semiconductor film, a polycrystalline semiconductor film, or a microcrystalline semiconductor film may be used. Further, the gate insulating film 18 may be formed using an insulating film containing silicon. As the gate electrode, the source wiring, or the drain wiring, any conductive film can be used.

【0029】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を介してゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流値を低減する上で非常
に効果的である。
Further, in the switching TFT 201, the LDD regions 15a to 15d
Are provided so as not to overlap with the gate electrodes 19a and 19b through the gate electrode. Such a structure is very effective in reducing the off-current value.

【0030】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流値を下げる上でさらに好ましい。ま
た、二つ以上のゲート電極を有するマルチゲート構造の
場合、チャネル形成領域の間に設けられた高濃度不純物
領域がオフ電流値の低減に効果的である。
It is more preferable to provide an offset region (a region formed of a semiconductor layer having the same composition as the channel forming region and to which no gate voltage is applied) between the channel forming region and the LDD region in order to reduce the off-current value. . In the case of a multi-gate structure including two or more gate electrodes, a high-concentration impurity region provided between channel formation regions is effective in reducing an off-current value.

【0031】以上のように、マルチゲート構造のTFT
を画素のスイッチング素子201として用いることによ
り、十分にオフ電流値の低いスイッチング素子を実現す
ることができる。そのため、特開平10−189252
号公報の図2のようなコンデンサーを設けなくても十分
な時間(選択されてから次に選択されるまでの間)電流
制御用TFTのゲート電圧を維持しうる。
As described above, a TFT having a multi-gate structure
Is used as the switching element 201 of the pixel, a switching element with sufficiently low off-state current can be realized. Therefore, Japanese Patent Application Laid-Open No. 10-189252
The gate voltage of the current controlling TFT can be maintained for a sufficient time (between selection and the next selection) without providing a capacitor as shown in FIG.

【0032】即ち、従来、有効発光面積を狭める要因と
なっていたコンデンサーを排除することが可能となり、
有効発光面積を広くすることが可能となる。このことは
EL表示装置の画質を明るくできることを意味する。
That is, it is possible to eliminate the capacitor which has conventionally been a factor of reducing the effective light emitting area,
It is possible to increase the effective light emitting area. This means that the image quality of the EL display device can be made bright.

【0033】次に、電流制御用TFT202は、ソース
領域31、ドレイン領域32、LDD領域33及びチャ
ネル形成領域34を含む活性層、ゲート絶縁膜18、ゲ
ート電極35、第1層間絶縁膜20、ソース配線36並
びにドレイン配線37を有して形成される。なお、ゲー
ト電極35はシングルゲート構造となっているが、マル
チゲート構造であっても良い。
Next, the current controlling TFT 202 includes an active layer including the source region 31, the drain region 32, the LDD region 33 and the channel forming region 34, the gate insulating film 18, the gate electrode 35, the first interlayer insulating film 20, It is formed to have a wiring 36 and a drain wiring 37. The gate electrode 35 has a single gate structure, but may have a multi-gate structure.

【0034】図3(A)および図3(B)に示すよう
に、スイッチング用TFTのドレインは電流制御用TF
Tのゲートに接続されている。具体的には電流制御用T
FT202のゲート電極35はスイッチング用TFT2
01のドレイン領域14とドレイン配線(接続配線とも
言える)22を介して電気的に接続されている。また、
ソース配線36は電流供給線212に接続される。
As shown in FIGS. 3A and 3B, the drain of the switching TFT is connected to the current control TF.
It is connected to the gate of T. Specifically, T for current control
The gate electrode 35 of the FT 202 is the switching TFT 2
01 is electrically connected to a drain region 14 via a drain wiring (also referred to as a connection wiring) 22. Also,
Source wiring 36 is connected to current supply line 212.

【0035】電流制御用TFT202はEL素子203
に注入される電流量を制御するための素子であるが、E
L素子の劣化を考慮するとあまり多くの電流を流すこと
は好ましくない。そのため、電流制御用TFT202に
過剰な電流が流れないように、チャネル長(L)は長め
に設計することが好ましい。望ましくは一画素あたり
0.5〜2μA(好ましくは1〜1.5μA)となるよ
うにする。
The current controlling TFT 202 is an EL element 203
Is an element for controlling the amount of current injected into the
Considering the deterioration of the L element, it is not preferable to flow too much current. Therefore, it is preferable to design the channel length (L) to be longer so that an excessive current does not flow through the current controlling TFT 202. Desirably, it is 0.5 to 2 μA (preferably 1 to 1.5 μA) per pixel.

【0036】以上のことを踏まえると、図9に示すよう
に、スイッチング用TFTのチャネル長をL1(但しL
1=L1a+L1b)、チャネル幅をW1とし、電流制御
用TFTのチャネル長をL2、チャネル幅をW2とした
時、W1は0.1〜5μm(代表的には0.5〜2μ
m)、W2は0.5〜10μm(代表的には2〜5μm)
とするのが好ましい。また、L1は0.2〜18μm
(代表的には2〜15μm)、L2は1〜50μm(代表
的には10〜30μm)とするのが好ましい。但し、本
発明は以上の数値に限定されるものではない。
In view of the above, as shown in FIG. 9, the channel length of the switching TFT is set to L1 (where
1 = L1a + L1b), when the channel width is W1, the channel length of the current controlling TFT is L2, and the channel width is W2, W1 is 0.1 to 5 μm (typically 0.5 to 2 μm).
m), W2 is 0.5 to 10 μm (typically 2 to 5 μm)
It is preferred that L1 is 0.2 to 18 μm
(Typically 2 to 15 μm), and L2 is preferably 1 to 50 μm (typically 10 to 30 μm). However, the present invention is not limited to the above numerical values.

【0037】これらの数値範囲とすることによりVGA
クラスの画素数(640×480)を有するEL表示装
置からハイビジョンクラスの画素数(1920×108
0又は1280×1024)を有するEL表示装置ま
で、あらゆる規格を網羅することができる。
By setting these numerical ranges, VGA
From the EL display device having the number of pixels of the class (640 × 480), the number of pixels of the HDTV class (1920 × 108)
0 or 1280 × 1024) can cover all standards.

【0038】また、スイッチング用TFT201に形成
されるLDD領域の長さ(幅)は0.5〜3.5μm、
代表的には2.0〜2.5μmとすれば良い。
The length (width) of the LDD region formed in the switching TFT 201 is 0.5 to 3.5 μm.
Typically, the thickness may be 2.0 to 2.5 μm.

【0039】また、図2に示したEL表示装置は、電流
制御用TFT202において、ドレイン領域32とチャ
ネル形成領域34との間にLDD領域33が設けられ、
且つ、LDD領域33がゲート絶縁膜18を挟んでゲー
ト電極35に重なっている領域と重なっていない領域と
を有する点にも特徴がある。
In the EL display device shown in FIG. 2, the LDD region 33 is provided between the drain region 32 and the channel forming region 34 in the current controlling TFT 202.
Further, the LDD region 33 is characterized in that the LDD region 33 has a region overlapping the gate electrode 35 with the gate insulating film 18 interposed therebetween and a region not overlapping.

【0040】電流制御用TFT202は、EL素子20
4を発光させるための電流を供給すると同時に、その供
給量を制御して階調表示を可能とする。そのため、電流
を流しても劣化しないようにホットキャリア注入による
劣化対策を講じておく必要がある。また、黒色を表示す
る際は、電流制御用TFT202をオフ状態にしておく
が、その際、オフ電流値が高いときれいな黒色表示がで
きなくなり、コントラストの低下等を招く。従って、オ
フ電流値も抑える必要がある。
The current controlling TFT 202 is connected to the EL element 20.
At the same time as supplying a current for causing the light emitting device 4 to emit light, the supplied amount is controlled to enable gradation display. Therefore, it is necessary to take measures against deterioration by hot carrier injection so that the deterioration does not occur even when a current flows. When displaying black, the current control TFT 202 is turned off. However, in this case, if the off-current value is high, a clear black display cannot be performed, which causes a decrease in contrast and the like. Therefore, it is necessary to suppress the off-current value.

【0041】ホットキャリア注入による劣化に関して
は、ゲート電極に対してLDD領域が重なった構造が非
常に効果的であることが知られている。しかしながら、
LDD領域全体をゲート電極に重ねてしまうとオフ電流
値が増加してしまうため、本出願人はゲート電極に重な
らないLDD領域を直列に設けるという新規な構造によ
って、ホットキャリア対策とオフ電流値対策とを同時に
解決している。
With respect to deterioration due to hot carrier injection, it is known that a structure in which an LDD region overlaps a gate electrode is very effective. However,
If the entire LDD region is overlapped with the gate electrode, the off-current value increases. Therefore, the present applicant has developed a new structure in which an LDD region that does not overlap the gate electrode is provided in series, thereby taking measures against hot carriers and off-current values. And solve at the same time.

【0042】この時、ゲート電極に重なったLDD領域
の長さは0.1〜3μm(好ましくは0.3〜1.5μ
m)にすれば良い。長すぎては寄生容量を大きくしてし
まい、短すぎてはホットキャリアを防止する効果が弱く
なってしまう。また、ゲート電極に重ならないLDD領
域の長さは1.0〜3.5μm(好ましくは1.5〜
2.0μm)にすれば良い。長すぎると十分な電流を流
せなくなり、短すぎるとオフ電流値を低減する効果が弱
くなる。
At this time, the length of the LDD region overlapping the gate electrode is 0.1 to 3 μm (preferably 0.3 to 1.5 μm).
m). If the length is too long, the parasitic capacitance is increased, and if it is too short, the effect of preventing hot carriers is weakened. The length of the LDD region that does not overlap with the gate electrode is 1.0 to 3.5 μm (preferably 1.5 to 3.5 μm).
2.0 μm). If it is too long, a sufficient current cannot be supplied, and if it is too short, the effect of reducing the off-current value becomes weak.

【0043】また、上記構造においてゲート電極とLD
D領域とが重なった領域では寄生容量が形成されてしま
うため、ソース領域31とチャネル形成領域34との間
には設けない方が好ましい。電流制御用TFTはキャリ
ア(ここでは電子)の流れる方向が常に同一であるの
で、ドレイン領域側のみにLDD領域を設けておけば十
分である。
In the above structure, the gate electrode and the LD
Since a parasitic capacitance is formed in a region where the D region overlaps, it is preferable not to provide the parasitic capacitance between the source region 31 and the channel formation region 34. Since the current control TFT always has the same flowing direction of carriers (here, electrons), it is sufficient to provide an LDD region only on the drain region side.

【0044】但し、電流制御用TFT202の駆動電圧
(ソース領域とドレイン領域との間にかかる電圧)が1
0V以下となるとホットキャリア注入は殆ど問題になら
なくなってくるため、LDD領域33を省略することも
可能である。その場合、活性層はソース領域31、ドレ
イン領域32およびチャネル形成領域34からなる。
However, the driving voltage (voltage applied between the source region and the drain region) of the current controlling TFT 202 is 1
When the voltage is lower than 0 V, hot carrier injection hardly causes a problem, so that the LDD region 33 can be omitted. In this case, the active layer includes a source region 31, a drain region 32, and a channel forming region.

【0045】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
From the viewpoint of increasing the amount of current that can flow, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 202 is increased (preferably 50).
To 100 nm, more preferably 60 to 80 nm). Conversely, in the case of the switching TFT 201, from the viewpoint of reducing the off-current value, the thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 nm, more preferably 25 to 40 n).
m) is also effective.

【0046】次に、41は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。このパッシベーション膜41は形
成されたTFTをアルカリ金属や水分から保護する役割
をもつ。最終的にTFTの上方に設けられるEL層には
ナトリウム等のアルカリ金属が含まれている。即ち、第
1パッシベーション膜41はこれらのアルカリ金属(可
動イオン)をTFT側に侵入させない保護層としても働
く。
Next, reference numeral 41 denotes a first passivation film having a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used. The passivation film 41 has a role of protecting the formed TFT from an alkali metal or moisture. The EL layer finally provided above the TFT contains an alkali metal such as sodium. That is, the first passivation film 41 also functions as a protective layer that does not allow these alkali metals (mobile ions) to enter the TFT side.

【0047】また、第1パッシベーション膜41に放熱
効果を持たせることでEL層の熱劣化を防ぐことも有効
である。但し、図2の構造のEL表示装置は基板11側
に光が放射されるため、第1パッシベーション膜41は
透光性を有することが必要である。また、EL層として
有機材料を用いる場合、酸素との結合により劣化するの
で、酸素を放出しやすい絶縁膜は用いないことが望まし
い。
It is also effective to make the first passivation film 41 have a heat radiation effect to prevent the EL layer from being thermally degraded. However, since the EL display device having the structure of FIG. 2 emits light toward the substrate 11, the first passivation film 41 needs to have translucency. In the case where an organic material is used for the EL layer, it is preferable that an insulating film from which oxygen is easily released be not used because the EL layer is deteriorated by bonding with oxygen.

【0048】アルカリ金属の透過を妨げ、さらに放熱効
果をもつ透光性材料としては、B(ホウ素)、C(炭
素)、N(窒素)から選ばれた少なくとも一つの元素
と、Al(アルミニウム)、Si(珪素)、P(リン)
から選ばれた少なくとも一つの元素とを含む絶縁膜が挙
げられる。例えば、窒化アルミニウム(AlxNy)に
代表されるアルミニウムの窒化物、炭化珪素(SixC
y)に代表される珪素の炭化物、窒化珪素(SixN
y)に代表される珪素の窒化物、窒化ホウ素(BxN
y)に代表されるホウ素の窒化物、リン化ホウ素(Bx
Py)に代表されるホウ素のリン化物を用いることが可
能である。また、酸化アルミニウム(AlxOy)に代
表されるアルミニウムの酸化物は透光性に優れ、熱伝導
率が20Wm-1 -1であり、好ましい材料の一つと言え
る。これらの材料には上記効果だけでなく、水分の侵入
を防ぐ効果もある。なお、上記透光性材料において、
x、yは任意の整数である。
[0048] Prevents the penetration of alkali metals, and furthermore has a heat dissipation effect
B (boron), C (charcoal)
Element) or at least one element selected from N (nitrogen)
And Al (aluminum), Si (silicon), P (phosphorus)
Insulating film containing at least one element selected from
I can do it. For example, aluminum nitride (AlxNy)
Representative nitrides of aluminum, silicon carbide (SixC
y), silicon carbide and silicon nitride (SixN
y), boron nitride (BxN)
y), a boron nitride represented by boron nitride (Bx
Py phosphide represented by Py) can be used.
Noh. Also, substitute for aluminum oxide (AlxOy)
The expressed aluminum oxide has excellent translucency and thermal conductivity
The rate is 20Wm-1K -1Is one of the preferred materials
You. These materials not only have the above effects, but also
There is also the effect of preventing. Note that, in the light-transmitting material,
x and y are arbitrary integers.

【0049】なお、上記化合物に他の元素を組み合わせ
ることもできる。例えば、酸化アルミニウムに窒素を添
加して、AlNxOyで示される窒化酸化アルミニウム
を用いることも可能である。この材料にも放熱効果だけ
でなく、水分やアルカリ金属等の侵入を防ぐ効果があ
る。なお、上記窒化酸化アルミニウムにおいて、x、y
は任意の整数である。
The above compound may be combined with another element. For example, by adding nitrogen to aluminum oxide, aluminum nitride oxide represented by AlNxOy can be used. This material not only has a heat dissipation effect, but also has an effect of preventing intrusion of moisture, alkali metal and the like. In the above aluminum nitride oxide, x, y
Is any integer.

【0050】また、特開昭62−90260号公報に記
載された材料を用いることができる。即ち、Si、A
l、N、O、Mを含む絶縁膜(但し、Mは希土類元素の
少なくとも一種、好ましくはCe(セリウム),Yb
(イッテルビウム),Sm(サマリウム),Er(エル
ビウム),Y(イットリウム)、La(ランタン)、G
d(ガドリニウム)、Dy(ジスプロシウム)、Nd
(ネオジウム)から選ばれた少なくとも一つの元素)を
用いることもできる。これらの材料にも放熱効果だけで
なく、水分やアルカリ金属等の侵入を防ぐ効果がある。
Further, the materials described in JP-A-62-90260 can be used. That is, Si, A
an insulating film containing l, N, O, and M (where M is at least one of rare earth elements, preferably Ce (cerium), Yb
(Ytterbium), Sm (samarium), Er (erbium), Y (yttrium), La (lanthanum), G
d (gadolinium), Dy (dysprosium), Nd
(At least one element selected from (neodymium)). These materials have not only a heat dissipation effect, but also an effect of preventing intrusion of moisture, alkali metal and the like.

【0051】また、少なくともダイヤモンド薄膜又はア
モルファスカーボン膜(特にダイヤモンドに特性の近い
もの、ダイヤモンドライクカーボン等と呼ばれる。)を
含む炭素膜を用いることもできる。これらは非常に熱伝
導率が高く、放熱層として極めて有効である。但し、膜
厚が厚くなると褐色を帯びて透過率が低下するため、な
るべく薄い膜厚(好ましくは5〜100nm)で用いる
ことが好ましい。
It is also possible to use a carbon film containing at least a diamond thin film or an amorphous carbon film (especially one having characteristics close to diamond, called diamond-like carbon or the like). These have extremely high thermal conductivity and are extremely effective as heat dissipation layers. However, when the film thickness increases, the film becomes brownish and the transmittance decreases, and thus it is preferable to use the film as thin as possible (preferably 5 to 100 nm).

【0052】なお、第1パッシベーション膜41の目的
はあくまでアルカリ金属や水分からTFTを保護するこ
とにあるので、その効果を損なうものであってはならな
い。従って、上記放熱効果をもつ材料からなる薄膜を単
体で用いることもできるが、これらの薄膜と、アルカリ
金属や水分の透過を妨げうる絶縁膜(代表的には窒化珪
素膜(SixNy)や窒化酸化珪素膜(SiOxN
y))とを積層することは有効である。なお、上記窒化
珪素膜又は窒化酸化珪素膜において、x、yは任意の整
数である。
Since the purpose of the first passivation film 41 is to protect the TFT from alkali metals and moisture, the effect of the first passivation film 41 must not be impaired. Therefore, a thin film made of the material having the above-described heat radiation effect can be used alone. However, these thin films and an insulating film (typically, a silicon nitride film (SixNy) or a nitrided Silicon film (SiOxN
It is effective to stack y)). Note that in the above silicon nitride film or silicon nitride oxide film, x and y are arbitrary integers.

【0053】第1パッシベーション膜41の上には、各
TFTを覆うような形で第2層間絶縁膜(平坦化膜と言
っても良い)44を形成し、TFTによってできる段差
の平坦化を行う。第2層間絶縁膜44としては、有機樹
脂膜が好ましく、ポリイミド、ポリアミド、アクリル、
BCB(ベンゾシクロブテン)等を用いると良い。勿
論、十分な平坦化が可能であれば、無機膜を用いても良
い。
On the first passivation film 41, a second interlayer insulating film (which may be referred to as a flattening film) 44 is formed so as to cover each TFT, and a step formed by the TFT is flattened. . As the second interlayer insulating film 44, an organic resin film is preferable, and polyimide, polyamide, acrylic,
BCB (benzocyclobutene) or the like is preferably used. Of course, if sufficient planarization is possible, an inorganic film may be used.

【0054】第2層間絶縁膜44によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
It is very important that the step caused by the TFT is flattened by the second interlayer insulating film 44. Since an EL layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the EL layer be flattened before forming the pixel electrode so that the EL layer can be formed as flat as possible.

【0055】また、45は第2パッシベーション膜であ
り、EL素子から拡散するアルカリ金属をブロッキング
する重要な役割を担う。膜厚は5nm〜1μm(典型的
には20〜300nm)とすれば良い。この第2パッシ
ベーション膜45は、アルカリ金属の透過を妨げうる絶
縁膜を用いる。材料としては、第1パッシベーション膜
41として用いた材料を用いることができる。
Reference numeral 45 denotes a second passivation film, which plays an important role in blocking an alkali metal diffused from the EL element. The thickness may be 5 nm to 1 μm (typically 20 to 300 nm). As the second passivation film 45, an insulating film that can prevent permeation of alkali metal is used. As the material, the material used for the first passivation film 41 can be used.

【0056】また、この第2パッシベーション膜45は
EL素子で発生した熱を逃がしてEL素子に熱が蓄積し
ないように機能する放熱層としても機能する。また、第
2層間絶縁膜44が有機樹脂膜である場合は熱に弱いた
め、EL素子で発生した熱が第2層間絶縁膜44に悪影
響を与えないようにする。
The second passivation film 45 also functions as a heat dissipation layer that functions to release heat generated in the EL element and prevent heat from being accumulated in the EL element. Further, when the second interlayer insulating film 44 is an organic resin film, it is weak to heat, so that the heat generated in the EL element does not adversely affect the second interlayer insulating film 44.

【0057】前述のようにEL表示装置を作製するにあ
たってTFTを有機樹脂膜で平坦化することは有効であ
るが、EL素子で発生した熱による有機樹脂膜の劣化を
考慮した構造は従来なかった。本発明では第2パッシベ
ーション膜45を設けることによってその点を解決して
いる点も特徴の一つと言える。
As described above, it is effective to flatten the TFT with an organic resin film in manufacturing an EL display device. However, there is no conventional structure in which the deterioration of the organic resin film due to heat generated in the EL element is taken into consideration. . One of the features of the present invention is that the point is solved by providing the second passivation film 45.

【0058】また、第2パッシベーション膜45は上記
熱による劣化を防ぐと同時に、EL層中のアルカリ金属
がTFT側へと拡散しないようにするための保護層とし
ても機能し、さらにはEL層側へTFT側から水分や酸
素が侵入しないようにする保護層としても機能する。
Further, the second passivation film 45 functions as a protective layer for preventing the alkali metal in the EL layer from diffusing to the TFT side while preventing the deterioration due to the above-mentioned heat. It also functions as a protective layer for preventing moisture and oxygen from entering from the TFT side.

【0059】また、46は透明導電膜でなる画素電極
(EL素子の陽極)であり、第2パッシベーション膜4
5、第2層間絶縁膜44及び第1パッシベーション膜4
1にコンタクトホール(開孔)を開けた後、形成された
開孔部において電流制御用TFT202のドレイン配線
37に接続されるように形成される。
Reference numeral 46 denotes a pixel electrode (anode of an EL element) made of a transparent conductive film.
5, second interlayer insulating film 44 and first passivation film 4
After a contact hole (opening) is formed in the TFT 1, the opening is formed so as to be connected to the drain wiring 37 of the current controlling TFT 202.

【0060】次にEL層(厳密には画素電極に接するE
L層)47がディスペンサーを用いた塗布工程により形
成される。EL層47は単層又は積層構造で用いられる
が、積層構造で用いられる場合が多い。しかし積層する
場合は塗布法と気相法(特に蒸着法が好ましい)とを組
み合わせることが望ましい。塗布法では溶媒とEL材料
とを混合して塗布するので、下地に有機材料があると再
び溶解してしまう恐れがある。
Next, an EL layer (strictly speaking, an E layer in contact with the pixel electrode) is used.
The L layer 47 is formed by a coating process using a dispenser. The EL layer 47 is used in a single layer or a laminated structure, but is often used in a laminated structure. However, in the case of laminating, it is desirable to combine the coating method and the vapor phase method (particularly, preferably the vapor deposition method). In the application method, since a solvent and an EL material are mixed and applied, if there is an organic material on the base, there is a possibility that the organic material may be dissolved again.

【0061】従って、EL層47のうち画素電極に直接
触れる層をディスペンサーを用いた塗布工程で形成し、
それ以降は気相法で形成することが好ましい。勿論、下
層のEL材料が溶解しない溶媒を用いて塗布することが
できれば全ての層をディスペンサーで形成することもで
きる。画素電極に直接触れる層としては、正孔注入層、
正孔輸送層又は発光層がありえるが、いずれの層を形成
する場合においても本発明を用いることができる。
Accordingly, a layer of the EL layer 47 that directly touches the pixel electrode is formed by a coating process using a dispenser.
After that, it is preferable to form by a gas phase method. Of course, all the layers can be formed with a dispenser as long as it can be applied using a solvent in which the EL material of the lower layer does not dissolve. The layers directly touching the pixel electrode include a hole injection layer,
Although there may be a hole transport layer or a light emitting layer, the present invention can be used in forming either layer.

【0062】本発明ではEL層の形成方法としてディス
ペンサーを用いた塗布工程を用いるため、EL材料とし
てはポリマー系材料を用いるのが好ましい。代表的なポ
リマー系材料としては、ポリパラフェニレンビニレン
(PPV)系、ポリビニルカルバゾール(PVK)系、
ポリフルオレン系などの高分子材料が挙げられる。
In the present invention, since a coating process using a dispenser is used as a method for forming the EL layer, it is preferable to use a polymer material as the EL material. Representative polymer-based materials include polyparaphenylenevinylene (PPV), polyvinylcarbazole (PVK),
A polymer material such as polyfluorene is used.

【0063】ポリマー系材料でなる正孔注入層、正孔輸
送層又は発光層をディスペンサーを用いた塗布工程で形
成するには、ポリマー前駆体の状態で塗布し、それを真
空中で加熱することによりポリマー系材料でなるEL材
料に転化する。そして、その上に蒸着法等で必要なEL
材料を積層して積層型のEL層を形成する。
In order to form a hole injection layer, a hole transport layer, or a light emitting layer made of a polymer material by a coating process using a dispenser, a polymer precursor is applied and heated in a vacuum. With this, it is converted into an EL material made of a polymer material. Then, the EL required by vapor deposition or the like
Materials are stacked to form a stacked EL layer.

【0064】具体的には、正孔輸送層としては、ポリマ
ー前駆体であるポリテトラヒドロチオフェニルフェニレ
ンを用い、加熱によりポリフェニレンビニレンとするこ
とが好ましい。膜厚は30〜100nm(好ましくは4
0〜80nm)とすれば良い。また、発光層としては、
赤色発光層にはシアノポリフェニレンビニレン、緑色発
光層にはポリフェニレンビニレン、青色発光層にはポリ
フェニレンビニレン若しくはポリアルキルフェニレンが
好ましい。膜厚は30〜150nm(好ましくは40〜
100nm)とすれば良い。
Specifically, for the hole transport layer, it is preferable to use polytetrahydrothiophenylphenylene, which is a polymer precursor, and to convert it to polyphenylenevinylene by heating. The film thickness is 30 to 100 nm (preferably 4
(0 to 80 nm). Also, as the light emitting layer,
Preferably, cyanopolyphenylenevinylene is used for the red light emitting layer, polyphenylenevinylene is used for the green light emitting layer, and polyphenylenevinylene or polyalkylphenylene is used for the blue light emitting layer. The film thickness is 30 to 150 nm (preferably 40 to
100 nm).

【0065】また、画素電極とその上に形成されるEL
材料との間に銅フタルシアニンをバッファ層として設け
ることも有効である。
Further, a pixel electrode and an EL formed thereon are formed.
It is also effective to provide copper phthalocyanine as a buffer layer between the material.

【0066】但し、以上の例は本発明のEL材料として
用いることのできる有機EL材料の一例であって、これ
に限定する必要はない。本発明ではEL材料と溶媒との
混合物をディスペンサーにより塗布して、溶媒を気化さ
せて除去することによりEL層を形成する。従って、溶
媒を気化させる際にEL層のガラス転移温度を超えない
組み合わせであれば如何なるEL材料を用いても良い。
However, the above example is an example of the organic EL material that can be used as the EL material of the present invention, and it is not necessary to limit to this. In the present invention, an EL layer is formed by applying a mixture of an EL material and a solvent with a dispenser and vaporizing and removing the solvent. Accordingly, any combination of EL materials may be used as long as the combination does not exceed the glass transition temperature of the EL layer when the solvent is vaporized.

【0067】代表的には溶媒としてクロロフォルム、ジ
クロロメタン、γブチルラクトン、ブチルセルソルブも
しくはNMP(N−メチル−2−ピロリドン)といった
有機溶媒を用いても良いし、水を用いても良い。また、
EL形成物の粘度を上げるための添加剤を加えることも
有効である。
Typically, an organic solvent such as chloroform, dichloromethane, γ-butyl lactone, butyl cellosolve or NMP (N-methyl-2-pyrrolidone) may be used as a solvent, or water may be used. Also,
It is also effective to add an additive for increasing the viscosity of the EL product.

【0068】また、EL層47を形成する際、処理雰囲
気は極力水分の少ない乾燥雰囲気とし、不活性ガス中で
行うことが望ましい。EL層は水分や酸素の存在によっ
て容易に劣化してしまうため、形成する際は極力このよ
うな要因を排除しておく必要がある。例えば、乾燥した
窒素雰囲気もしくは乾燥したアルゴン雰囲気が好まし
い。そのためには、ディスペンサーを、不活性ガスを充
填したクリーンブースに設置し、その雰囲気中で塗布工
程を行うことが望ましい。
When the EL layer 47 is formed, it is preferable that the processing atmosphere be a dry atmosphere with a minimum amount of moisture and be performed in an inert gas. Since the EL layer is easily deteriorated by the presence of moisture and oxygen, it is necessary to eliminate such factors as much as possible when forming the EL layer. For example, a dry nitrogen atmosphere or a dry argon atmosphere is preferable. For this purpose, it is desirable to install the dispenser in a clean booth filled with an inert gas and perform the coating process in that atmosphere.

【0069】以上のようにしてEL層47を形成した
ら、次に陰極48、保護電極49が形成される。これら
陰極48、保護電極49は真空蒸着法で形成すればよ
い。また、陰極48と保護電極49を大気解放しないで
連続的に形成することによりEL層47の劣化をさらに
抑制することができる。また、本明細書中では、画素電
極(陽極)、EL層及び陰極で形成される発光素子をE
L素子と呼ぶ。
After the EL layer 47 is formed as described above, a cathode 48 and a protection electrode 49 are formed next. The cathode 48 and the protection electrode 49 may be formed by a vacuum evaporation method. Further, by forming the cathode 48 and the protection electrode 49 continuously without exposing them to the atmosphere, the deterioration of the EL layer 47 can be further suppressed. In this specification, a light emitting element formed of a pixel electrode (anode), an EL layer, and a cathode is referred to as E.
It is called an L element.

【0070】陰極48としては、仕事関数の小さいマグ
ネシウム(Mg)、リチウム(Li)若しくはカルシウ
ム(Ca)を含む材料を用いる。好ましくはMgAg
(MgとAgをMg:Ag=10:1で混合した材料)
でなる電極を用いれば良い。他にもMgAgAl電極、
LiAl電極、また、LiFAl電極が挙げられる。ま
た、保護電極49は陰極48を外部の水分等から保護膜
するために設けられる電極であり、アルミニウム(A
l)若しくは銀(Ag)を含む材料が用いられる。この
保護電極48には放熱効果もある。
As the cathode 48, a material containing magnesium (Mg), lithium (Li) or calcium (Ca) having a small work function is used. Preferably MgAg
(Material in which Mg and Ag are mixed at Mg: Ag = 10: 1)
May be used. In addition, MgAgAl electrode,
A LiAl electrode and a LiFAl electrode are mentioned. The protection electrode 49 is an electrode provided to protect the cathode 48 from external moisture and the like, and is made of aluminum (A).
l) or a material containing silver (Ag) is used. The protection electrode 48 also has a heat radiation effect.

【0071】なお、EL層47及び陰極48は大気解放
せずに乾燥された不活性雰囲気中にて連続的に形成する
ことが望ましい。これはEL層として有機材料を用いる
場合、水分に非常に弱いため、大気解放した時の吸湿を
避けるためである。さらに、EL層47及び陰極48だ
けでなく、その上の保護電極49まで連続形成するとさ
らに良い。
It is desirable that the EL layer 47 and the cathode 48 are continuously formed in a dried inert atmosphere without being released to the atmosphere. This is because when an organic material is used for the EL layer, it is very weak to moisture, so that it does not absorb moisture when exposed to the atmosphere. Further, it is more preferable to continuously form not only the EL layer 47 and the cathode 48 but also the protective electrode 49 thereon.

【0072】また、図2の構造はRGBのいずれかに対
応した一種類のEL素子を形成する単色発光方式を用い
た場合の例である。なお、図2には一つの画素しか図示
していないが、画素部には同一構造の複数の画素がマト
リクス状に配列されている。なお、RGBのいずれかに
対応したEL層は公知の材料を採用すれば良い。
The structure shown in FIG. 2 is an example in the case of using a monochromatic light emitting method for forming one type of EL element corresponding to any of RGB. Although only one pixel is shown in FIG. 2, a plurality of pixels having the same structure are arranged in a matrix in the pixel portion. A known material may be used for the EL layer corresponding to any of RGB.

【0073】また、上記方式以外にも、白色発光のEL
素子とカラーフィルターを組み合わせた方式、青色又は
青緑発光のEL素子と蛍光体(蛍光性の色変換層:CC
M)とを組み合わせた方式、陰極(対向電極)に透明電
極を使用してRGBに対応したEL素子を重ねる方式等
を用いてカラー表示を行うこともできる。勿論、白色発
光のEL層を単層で形成して白黒表示を行うことも可能
である。
In addition to the above method, a white light emitting EL
A method in which a device and a color filter are combined, an EL device emitting blue or blue-green light and a phosphor (fluorescent color conversion layer: CC
M), and a method in which a transparent electrode is used as a cathode (counter electrode) and an EL element corresponding to RGB is overlapped to perform color display. Of course, it is also possible to perform monochrome display by forming a white light emitting EL layer as a single layer.

【0074】また、50は第3パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。第3パッシベーション膜50を
設ける目的は、EL層47を水分から保護する目的が主
であるが、第2パッシベーション膜45と同様に放熱効
果をもたせても良い。従って、形成材料としては第1パ
ッシベーション膜41と同様のものを用いることができ
る。但し、EL層47として有機材料を用いる場合、酸
素との結合により劣化する可能性があるので、酸素を放
出しやすい絶縁膜は用いないことが望ましい。
A third passivation film 50 has a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). The purpose of providing the third passivation film 50 is mainly to protect the EL layer 47 from moisture, but may have a heat radiation effect similarly to the second passivation film 45. Therefore, the same material as the first passivation film 41 can be used as a forming material. However, in the case where an organic material is used for the EL layer 47, it is preferable that an insulating film from which oxygen is easily released be not used since the EL layer 47 may be deteriorated by bonding with oxygen.

【0075】また、上述のようにEL層は熱に弱いの
で、なるべく低温(好ましくは室温から120℃までの
温度範囲)で成膜するのが望ましい。従って、プラズマ
CVD法、スパッタ法、真空蒸着法、イオンプレーティ
ング法又は溶液塗布法(スピンコーティング法)が望ま
しい成膜方法と言える。
Further, since the EL layer is weak to heat as described above, it is desirable to form the film at a temperature as low as possible (preferably in a temperature range from room temperature to 120 ° C.). Therefore, it can be said that a plasma CVD method, a sputtering method, a vacuum evaporation method, an ion plating method, or a solution coating method (spin coating method) is a preferable film forming method.

【0076】このように、第2パッシベーション膜45
を設けるだけでも十分にEL素子の劣化を抑制すること
はできるが、さらに好ましくはEL素子を第2パッシベ
ーション膜45及び第3パッシベーション膜50という
ようにEL素子を挟んで形成された二層の絶縁膜によっ
て囲み、EL層への水分、酸素の侵入を防ぎ、EL層か
らのアルカリ金属の拡散を防ぎ、EL層への熱の蓄積を
防ぐ。その結果、EL層の劣化がさらに抑制されて信頼
性の高いEL表示装置が得られる。
As described above, the second passivation film 45
Is sufficient to suppress the deterioration of the EL element. However, more preferably, the EL element is formed of a two-layer insulating film sandwiching the EL element such as a second passivation film 45 and a third passivation film 50. Surrounded by a film, the intrusion of moisture and oxygen into the EL layer is prevented, the diffusion of alkali metal from the EL layer is prevented, and the accumulation of heat in the EL layer is prevented. As a result, deterioration of the EL layer is further suppressed, and a highly reliable EL display device can be obtained.

【0077】また、本発明のEL表示装置は図1のよう
な構造の画素からなる画素部を有し、画素内において機
能に応じて構造の異なるTFTが配置されている。これ
によりオフ電流値の十分に低いスイッチング用TFT
と、ホットキャリア注入に強い電流制御用TFTとが同
じ画素内に形成でき、高い信頼性を有し、且つ、良好な
画像表示が可能な(動作性能の高い)EL表示装置が得
られる。
The EL display device of the present invention has a pixel portion composed of pixels having a structure as shown in FIG. 1, and TFTs having different structures according to functions are arranged in the pixels. With this, the switching TFT with sufficiently low off current value
In addition, a current controlling TFT resistant to hot carrier injection can be formed in the same pixel, and an EL display device having high reliability and capable of displaying a good image (high operating performance) can be obtained.

【0078】なお、図1の画素構造においてスイッチン
グ用TFTとしてマルチゲート構造のTFTを用いてい
るが、LDD領域の配置等の構成に関しては図1の構成
に限定する必要はない。
Although a multi-gate TFT is used as a switching TFT in the pixel structure of FIG. 1, it is not necessary to limit the configuration such as the arrangement of the LDD regions to the configuration of FIG.

【0079】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention having the above configuration will be described in more detail with reference to the following embodiments.

【0080】〔実施例1〕本発明の実施例について図4
〜図6を用いて説明する。ここでは、画素部とその周辺
に設けられる駆動回路部のTFTを同時に作製する方法
について説明する。但し、説明を簡単にするために、駆
動回路に関しては基本回路であるCMOS回路を図示す
ることとする。
[Embodiment 1] FIG. 4 shows an embodiment of the present invention.
This will be described with reference to FIG. Here, a method for simultaneously manufacturing TFTs of a pixel portion and a driving circuit portion provided therearound is described. However, for the sake of simplicity, a CMOS circuit, which is a basic circuit, is illustrated for the drive circuit.

【0081】まず、図4(A)に示すように、ガラス基
板300上に下地膜301を300nmの厚さに形成す
る。本実施例では下地膜301として窒化酸化珪素膜を
積層して用いる。この時、ガラス基板300に接する方
の窒素濃度を10〜25wt%としておくと良い。
First, as shown in FIG. 4A, a base film 301 is formed on a glass substrate 300 to a thickness of 300 nm. In this embodiment, a silicon nitride oxide film is stacked and used as the base film 301. At this time, the nitrogen concentration in contact with the glass substrate 300 is preferably set to 10 to 25 wt%.

【0082】また、下地膜301の一部として、図2に
示した第1パッシベーション膜41と同様の材料からな
る絶縁膜を設けることは有効である。電流制御用TFT
は大電流を流すことになるので発熱しやすく、なるべく
近いところに放熱効果のある絶縁膜を設けておくことは
有効である。
It is effective to provide an insulating film made of the same material as the first passivation film 41 shown in FIG. 2 as a part of the base film 301. Current control TFT
Since a large current flows, heat is easily generated, and it is effective to provide an insulating film having a heat radiation effect as close as possible.

【0083】次に下地膜301の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 301 by a known film forming method. Note that the present invention is not limited to an amorphous silicon film, and may be any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film). Further, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness is 2
The thickness may be 0 to 100 nm.

【0084】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)302を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
Then, the amorphous silicon film is crystallized by a known technique, and a crystalline silicon film (also called a polycrystalline silicon film or a polysilicon film) 302 is formed. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, X
Crystallization is performed using excimer laser light using eCl gas.

【0085】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used, but a rectangular shape may be used, or a continuous oscillation type argon laser beam or a continuous oscillation type excimer laser beam may be used. You can also.

【0086】本実施例では結晶質珪素膜をTFTの活性
層として用いるが、非晶質珪素膜を用いることも可能で
ある。しかし、電流制御用TFTの面積をできるだけ小
さくして画素の開口率を高めるには電流を流しやすい結
晶質珪素膜を用いた方が有利である。
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can be used. However, in order to reduce the area of the current controlling TFT as much as possible and to increase the aperture ratio of the pixel, it is more advantageous to use a crystalline silicon film through which a current can easily flow.

【0087】なお、オフ電流を低減する必要のあるスイ
ッチング用TFTの活性層を非晶質珪素膜で形成し、電
流制御用TFTの活性層を結晶質珪素膜で形成すること
は有効である。非晶質珪素膜はキャリア移動度が低いた
め電流を流しにくくオフ電流が流れにくい。即ち、電流
を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪
素膜の両者の利点を生かすことができる。
It is effective to form the active layer of the switching TFT for which the off current needs to be reduced with an amorphous silicon film and the active layer of the current controlling TFT with a crystalline silicon film. Since the amorphous silicon film has a low carrier mobility, it is difficult for an electric current to flow and an off current is hard to flow. That is, the advantages of both an amorphous silicon film through which a current is hard to flow and a crystalline silicon film through which a current easily flows can be utilized.

【0088】次に、図4(B)に示すように、結晶質珪
素膜302上に酸化珪素膜でなる保護膜303を130
nmの厚さに形成する。この厚さは100〜200nm
(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜303は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
Next, as shown in FIG. 4B, a protective film 303 made of a silicon oxide film is
It is formed to a thickness of nm. This thickness is 100-200 nm
(Preferably 130 to 170 nm). Further, any other insulating film containing silicon may be used.
The protective film 303 is provided to prevent the crystalline silicon film from being directly exposed to plasma when adding impurities and to enable fine concentration control.

【0089】そして、その上にレジストマスク304
a、304bを形成し、保護膜303を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には15
族に属する元素、典型的にはリン又は砒素を用いること
ができる。なお、本実施例ではフォスフィン(PH3
を質量分離しないでプラズマ励起したプラズマドーピン
グ法を用い、リンを1×1018atoms/cm3の濃度で添加
する。勿論、質量分離を行うイオンインプランテーショ
ン法を用いても良い。
Then, a resist mask 304 is formed thereon.
a and 304b are formed, and an impurity element imparting n-type (hereinafter, referred to as an n-type impurity element) is added via the protective film 303. Note that the n-type impurity element is typically 15
Elements belonging to the group, typically phosphorus or arsenic, can be used. In this embodiment, phosphine (PH 3 )
Is added at a concentration of 1 × 10 18 atoms / cm 3 using a plasma doping method in which plasma is excited without mass separation. Of course, an ion implantation method for performing mass separation may be used.

【0090】この工程により形成されるn型不純物領域
305、306には、n型不純物元素が2×1016〜5
×1019atoms/cm3(代表的には5×1017〜5×10
18atoms/cm3)の濃度で含まれるようにドーズ量を調節
する。
In the n-type impurity regions 305 and 306 formed in this step, the n-type impurity element contains 2 × 10 16 to 5 × 10 16.
× 10 19 atoms / cm 3 (typically 5 × 10 17 to 5 × 10
The dose is adjusted so as to be contained at a concentration of 18 atoms / cm 3 ).

【0091】次に、図4(C)に示すように、保護膜3
03を除去し、添加した15族に属する元素の活性化を
行う。活性化手段は公知の技術を用いれば良いが、本実
施例ではエキシマレーザー光の照射により活性化する。
勿論、パルス発振型でも連続発振型でも良いし、エキシ
マレーザー光に限定する必要はない。但し、添加された
不純物元素の活性化が目的であるので、結晶質珪素膜が
溶融しない程度のエネルギーで照射することが好まし
い。なお、保護膜303をつけたままレーザー光を照射
しても良い。
Next, as shown in FIG.
03 is removed, and the added element belonging to Group 15 is activated. As the activating means, a known technique may be used. In this embodiment, the activating means is activated by excimer laser light irradiation.
Needless to say, a pulse oscillation type or a continuous oscillation type may be used, and it is not necessary to limit to an excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable that the irradiation be performed with energy that does not melt the crystalline silicon film. Note that laser light irradiation may be performed with the protective film 303 attached.

【0092】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して450〜550℃程度の熱処理を行えば良
い。
When activating the impurity element by the laser beam, activation by heat treatment may be used in combination. When activation by heat treatment is performed, heat treatment at about 450 to 550 ° C. may be performed in consideration of the heat resistance of the substrate.

【0093】この工程によりn型不純物領域305、3
06の端部、即ち、n型不純物領域305、306の周
囲に存在するn型不純物元素を添加していない領域との
境界部(接合部)が明確になる。このことは、後にTF
Tが完成した時点において、LDD領域とチャネル形成
領域とが非常に良好な接合部を形成しうることを意味す
る。
By this step, n-type impurity regions 305, 3
A boundary portion (junction portion) between the end portion 06 and the region around the n-type impurity regions 305 and 306 to which the n-type impurity element is not added becomes clear. This is later explained by TF
When T is completed, it means that the LDD region and the channel forming region can form a very good junction.

【0094】次に、図4(D)に示すように、結晶質珪
素膜の不要な部分を除去して、島状の半導体膜(以下、
活性層という)307〜310を形成する。
Next, as shown in FIG. 4D, unnecessary portions of the crystalline silicon film are removed, and an island-shaped semiconductor film (hereinafter, referred to as an island-shaped semiconductor film) is formed.
307 to 310 are formed.

【0095】次に、図4(E)に示すように、活性層3
07〜310を覆ってゲート絶縁膜311を形成する。
ゲート絶縁膜311としては、10〜200nm、好ま
しくは50〜150nmの厚さの珪素を含む絶縁膜を用
いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
Next, as shown in FIG.
A gate insulating film 311 is formed to cover the layers 07 to 310.
As the gate insulating film 311, an insulating film containing silicon with a thickness of 10 to 200 nm, preferably 50 to 150 nm may be used. This may have a single-layer structure or a laminated structure. In this embodiment, a 110-nm-thick silicon nitride oxide film is used.

【0096】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極312〜316を形
成する。なお、本実施例ではゲート電極と、ゲート電極
に電気的に接続された引き回しのための配線(以下、ゲ
ート配線という)とを別の材料で形成する。具体的には
ゲート電極よりも低抵抗な材料をゲート配線として用い
る。これは、ゲート電極としては微細加工が可能な材料
を用い、ゲート配線には微細加工はできなくとも配線抵
抗が小さい材料を用いるためである。勿論、ゲート電極
とゲート配線とを同一材料で形成してしまっても構わな
い。
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 312 to 316. Note that in this embodiment, the gate electrode and a wiring for wiring (hereinafter, referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having lower resistance than the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that does not allow fine processing and has low wiring resistance is used for the gate wiring. Of course, the gate electrode and the gate wiring may be formed of the same material.

【0097】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
The gate electrode may be formed of a single-layer conductive film, but is preferably formed as a two-layer or three-layer film as required. As a material for the gate electrode, any known conductive film can be used. However, a material that can be finely processed as described above, specifically, a material that can be patterned into a line width of 2 μm or less is preferable.

【0098】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)、
クロム(Cr)、シリコン(Si)から選ばれた元素で
なる膜、または前記元素の窒化物膜(代表的には窒化タ
ンタル膜、窒化タングステン膜、窒化チタン膜)、また
は前記元素を組み合わせた合金膜(代表的にはMo−W
合金、Mo−Ta合金)、または前記元素のシリサイド
膜(代表的にはタングステンシリサイド膜、チタンシリ
サイド膜)を用いることができる。勿論、単層で用いて
も積層して用いても良い。
Typically, tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W),
A film made of an element selected from chromium (Cr) and silicon (Si), a nitride film of the above element (typically, a tantalum nitride film, a tungsten nitride film, a titanium nitride film), or an alloy combining the above elements Membrane (typically Mo-W
Alloy, a Mo—Ta alloy), or a silicide film of the above element (typically, a tungsten silicide film or a titanium silicide film) can be used. Of course, they may be used as a single layer or stacked.

【0099】本実施例では、50nm厚の窒化タングス
テン(WN)膜と、350nm厚のタングステン(W)
膜とでなる積層膜を用いる。これはスパッタ法で形成す
れば良い。また、スパッタガスとしてXe、Ne等の不
活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
In this embodiment, a 50 nm thick tungsten nitride (WN) film and a 350 nm thick tungsten (W)
A laminated film composed of a film is used. This may be formed by a sputtering method. When an inert gas such as Xe or Ne is added as a sputtering gas, the film can be prevented from peeling due to stress.

【0100】またこの時、ゲート電極313、316は
それぞれn型不純物領域305、306の一部とゲート
絶縁膜311を挟んで重なるように形成する。この重な
った部分が後にゲート電極と重なったLDD領域とな
る。
At this time, the gate electrodes 313 and 316 are formed so as to overlap a part of the n-type impurity regions 305 and 306 with the gate insulating film 311 interposed therebetween. This overlapping portion later becomes an LDD region overlapping with the gate electrode.

【0101】次に、図5(A)に示すように、ゲート電
極312〜316をマスクとして自己整合的にn型不純
物元素(本実施例ではリン)を添加する。こうして形成
される不純物領域317〜323にはn型不純物領域3
05、306の1/2〜1/10(代表的には1/3〜
1/4)の濃度でリンが添加されるように調節する。具
体的には、1×1016〜5×1018atoms/cm3(典型的
には3×1017〜3×1018atoms/cm3)の濃度が好ま
しい。
Next, as shown in FIG. 5A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligned manner using the gate electrodes 312 to 316 as a mask. The n-type impurity regions 3 are formed in the impurity regions 317 to 323 thus formed.
1/2, 1/10 of 05, 306 (typically 1/3 to
Adjust so that phosphorus is added at a concentration of 1/4). Specifically, a concentration of 1 × 10 16 to 5 × 10 18 atoms / cm 3 (typically, 3 × 10 17 to 3 × 10 18 atoms / cm 3 ) is preferable.

【0102】次に、図5(B)に示すように、ゲート電
極等を覆う形でレジストマスク324a〜324dを形成
し、n型不純物元素(本実施例ではリン)を添加して高
濃度にリンを含む不純物領域325〜331を形成す
る。ここでもフォスフィン(PH3)を用いたイオンド
ープ法で行い、この領域のリンの濃度は1×1020〜1
×1021atoms/cm3(代表的には2×1020〜5×10
20atoms/cm3)となるように調節する。
Next, as shown in FIG. 5B, resist masks 324a to 324d are formed so as to cover the gate electrodes and the like, and an n-type impurity element (phosphorus in this embodiment) is added to increase the concentration. The impurity regions 325 to 331 containing phosphorus are formed. Also in this case, the ion doping method using phosphine (PH 3 ) is performed, and the phosphorus concentration in this region is 1 × 10 20 to 1
× 10 21 atoms / cm 3 (typically 2 × 10 20 to 5 × 10
Adjust so as to be 20 atoms / cm 3 ).

【0103】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用TFTでは、図5(A)の工程で形成したn型
不純物領域320〜322の一部を残す。この残された
領域が、図2におけるスイッチング用TFTのLDD領
域15a〜15dに対応する。
In this step, a source region or a drain region of the n-channel TFT is formed. In the switching TFT, a part of the n-type impurity regions 320 to 322 formed in the step of FIG. The remaining regions correspond to the LDD regions 15a to 15d of the switching TFT in FIG.

【0104】次に、図5(C)に示すように、レジスト
マスク324a〜324dを除去し、新たにレジストマス
ク332を形成する。そして、p型不純物元素(本実施
例ではボロン)を添加し、高濃度にボロンを含む不純物
領域333、334を形成する。ここではジボラン(B
26)を用いたイオンドープ法により3×1020〜3×
1021atoms/cm3(代表的には5×1020〜1×1021a
toms/cm3ノ)濃度となるようにボロンを添加する。
Next, as shown in FIG. 5C, the resist masks 324a to 324d are removed, and a new resist mask 332 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 333 and 334 containing boron at a high concentration. Here, diborane (B
3 × 10 20 to 3 × by ion doping using 2 H 6 )
10 21 atoms / cm 3 (typically 5 × 10 20 to 1 × 10 21 a
toms / cm 3 ) Add boron to a concentration.

【0105】なお、不純物領域333、334には既に
1×1016〜5×1018atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にP型に反転し、P型
の不純物領域として機能する。
Note that phosphorus is already added to the impurity regions 333 and 334 at a concentration of 1 × 10 16 to 5 × 10 18 atoms / cm 3 , and the boron added here is at least three times as large as that. It is added at a concentration. Therefore, the n-type impurity region formed in advance is completely inverted to P-type and functions as a P-type impurity region.

【0106】次に、レジストマスク332を除去した
後、それぞれの濃度で添加されたn型またはp型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法、レーザーアニール法、またはランプアニール
法で行うことができる。本実施例では電熱炉において窒
素雰囲気中、550℃、4時間の熱処理を行う。
Next, after removing the resist mask 332, the n-type or p-type impurity element added at each concentration is activated. As the activation means, a furnace annealing method, a laser annealing method, or a lamp annealing method can be used. In this embodiment, heat treatment is performed in an electric furnace at 550 ° C. for 4 hours in a nitrogen atmosphere.

【0107】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, causing an increase in resistance and making it difficult to obtain an ohmic contact later. Therefore, the oxygen concentration in the processing atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.
pm or less.

【0108】次に、活性化工程が終了したら300nm
厚のゲート配線335を形成する。ゲート配線335の
材料としては、アルミニウム(Al)又は銅(Cu)を
主成分(組成として50〜100%を占める。)とする
金属膜を用いれば良い。配置としては図3のゲート配線
211のように、スイッチング用TFTのゲート電極3
14、315(図3(A)のゲート電極19a、19bに
相当する)を電気的に接続するように形成する。(図5
(D))
Next, when the activation step is completed,
A thick gate wiring 335 is formed. As a material of the gate wiring 335, a metal film containing aluminum (Al) or copper (Cu) as a main component (of which composition occupies 50 to 100%) may be used. The arrangement is such that the gate electrode 3 of the switching TFT is arranged like the gate wiring 211 in FIG.
14 and 315 (corresponding to the gate electrodes 19a and 19b in FIG. 3A) are formed so as to be electrically connected. (FIG. 5
(D))

【0109】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(画素部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)のEL表示装置を実現する上で、本
実施例の画素構造は極めて有効である。
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of the present embodiment is extremely effective in realizing an EL display device having a screen size of 10 inches or more (more preferably 30 inches or more) diagonally.

【0110】次に、図6(A)に示すように、第1層間
絶縁膜336を形成する。第1層間絶縁膜336として
は、珪素を含む絶縁膜を単層で用いるか、その中で組み
合わせた積層膜を用いれば良い。また、膜厚は400n
m〜1.5μmとすれば良い。本実施例では、200n
m厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜
を積層した構造とする。
Next, as shown in FIG. 6A, a first interlayer insulating film 336 is formed. As the first interlayer insulating film 336, an insulating film containing silicon may be used as a single layer or a stacked film obtained by combining them. The film thickness is 400 n
m to 1.5 μm. In this embodiment, 200n
A structure in which a silicon oxide film having a thickness of 800 nm is stacked over a silicon nitride oxide film having a thickness of m is provided.

【0111】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
Further, in an atmosphere containing 3 to 100% of hydrogen, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours to perform a hydrogenation treatment. This step is a step of terminating dangling bonds of the semiconductor film with thermally excited hydrogen.
As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0112】なお、水素化処理は第1層間絶縁膜336
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
ても構わない。
The hydrogenation treatment is performed for the first interlayer insulating film 336.
May be inserted during formation. That is, a hydrogenation treatment may be performed as described above after a 200-nm-thick silicon nitride oxide film is formed, and then a remaining 800-nm-thick silicon oxide film may be formed.

【0113】次に、第1層間絶縁膜336に対してコン
タクトホールを形成し、ソース配線337〜340と、
ドレイン配線341〜343を形成する。なお、本実施
例ではこの電極を、チタン膜を100nm、チタンを含
むアルミニウム膜を300nm、チタン膜150nmを
スパッタ法で連続形成した3層構造の積層膜とする。勿
論、他の導電膜でも良い。
Next, a contact hole is formed in the first interlayer insulating film 336, and source wirings 337 to 340 are formed.
Drain wirings 341 to 343 are formed. In this embodiment, this electrode is a three-layer laminated film in which a titanium film is formed to a thickness of 100 nm, an aluminum film containing titanium is formed to a thickness of 300 nm, and a titanium film is formed to a thickness of 150 nm. Of course, other conductive films may be used.

【0114】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜34
4を形成する。本実施例では第1パッシベーション膜3
44として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。勿論、図2の第1パ
ッシベーション膜41と同様の材料を用いることが可能
である。
Next, 50 to 500 nm (typically 20 to 500 nm)
The first passivation film 34 with a thickness of
4 is formed. In this embodiment, the first passivation film 3
A silicon nitride oxide film having a thickness of 300 nm is used as 44. This may be replaced by a silicon nitride film. Of course, it is possible to use the same material as the first passivation film 41 in FIG.

【0115】なお、窒化酸化珪素膜の形成に先立ってH
2、NH3等水素を含むガスを用いてプラズマ処理を行う
ことは有効である。この前処理により励起された水素が
第1層間絶縁膜336に供給され、熱処理を行うこと
で、第1パッシベーション膜344の膜質が改善され
る。それと同時に、第1層間絶縁膜336に添加された
水素が下層側に拡散するため、効果的に活性層を水素化
することができる。
Note that, prior to the formation of the silicon nitride oxide film, H
2. It is effective to perform a plasma treatment using a gas containing hydrogen such as NH 3 . Hydrogen excited by this pretreatment is supplied to the first interlayer insulating film 336, and by performing a heat treatment, the film quality of the first passivation film 344 is improved. At the same time, the hydrogen added to the first interlayer insulating film 336 diffuses to the lower layer side, so that the active layer can be effectively hydrogenated.

【0116】次に、図6(B)に示すように有機樹脂か
らなる第2層間絶縁膜347を形成する。有機樹脂とし
てはポリイミド、ポリアミド、アクリル、BCB(ベン
ゾシクロブテン)等を使用することができる。特に、第
2層間絶縁膜347は平坦化の意味合いが強いので、平
坦性に優れたアクリルが好ましい。本実施例ではTFT
によって形成される段差を十分に平坦化しうる膜厚でア
クリル膜を形成する。好ましくは1〜5μm(さらに好
ましくは2〜4μm)とすれば良い。
Next, as shown in FIG. 6B, a second interlayer insulating film 347 made of an organic resin is formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 347 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, the TFT
The acrylic film is formed to a thickness that can sufficiently flatten the step formed by the above. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).

【0117】次に、第2層間絶縁膜347上に100n
m厚の第2パッシベーション膜348を形成する。本実
施例ではSi、Al、N、O及びLaを含む絶縁膜を用
いるため、その上に設けられるEL層からのアルカリ金
属の拡散を防止することができる。また、同時にEL層
に水分を侵入させず、且つ、EL層で発生した熱を分散
させて、熱によるEL層の劣化や平坦化膜(第2層間絶
縁膜)の劣化を抑制することができる。
Next, 100n is formed on the second interlayer insulating film 347.
An m-thick second passivation film 348 is formed. In this embodiment, since an insulating film containing Si, Al, N, O, and La is used, diffusion of an alkali metal from an EL layer provided thereon can be prevented. At the same time, moisture is prevented from penetrating into the EL layer, and heat generated in the EL layer is dispersed, whereby deterioration of the EL layer and deterioration of the flattening film (second interlayer insulating film) due to heat can be suppressed. .

【0118】そして、第2パッシベーション膜348、
第2層間絶縁膜347及び第1パッシベーション膜34
4にドレイン配線343に達するコンタクトホールを形
成し、画素電極349を形成する。本実施例では酸化イ
ンジウム・スズ(ITO)膜を110nmの厚さに形成
し、パターニングを行って画素電極とする。この画素電
極349がEL素子の陽極となる。なお、他の材料とし
て、酸化インジウム・チタン膜やITOに酸化亜鉛を混
合した膜を用いることも可能である。
Then, the second passivation film 348,
Second interlayer insulating film 347 and first passivation film 34
4, a contact hole reaching the drain wiring 343 is formed, and a pixel electrode 349 is formed. In this embodiment, an indium tin oxide (ITO) film is formed to a thickness of 110 nm and patterned to form a pixel electrode. This pixel electrode 349 becomes the anode of the EL element. Note that as other materials, an indium-titanium oxide film or a film in which zinc oxide is mixed with ITO can be used.

【0119】なお、本実施例では画素電極349がドレ
イン配線343を介して電流制御用TFTのドレイン領
域331へと電気的に接続された構造となっている。こ
の構造には次のような利点がある。
In this embodiment, the pixel electrode 349 is electrically connected to the drain region 331 of the current controlling TFT via the drain wiring 343. This structure has the following advantages.

【0120】画素電極349はEL層(発光層)や電荷
輸送層などの有機材料に直接接することになるため、E
L層等に含まれた可動イオンが画素電極中を拡散する可
能性がある。即ち、本実施例の構造は画素電極349を
直接活性層の一部であるドレイン領域331へ接続せ
ず、ドレイン配線343を中継することによって活性層
中への可動イオンの侵入を防ぐことができる。
Since the pixel electrode 349 comes into direct contact with an organic material such as an EL layer (light emitting layer) and a charge transporting layer,
There is a possibility that mobile ions contained in the L layer and the like diffuse in the pixel electrode. That is, in the structure of this embodiment, the pixel electrode 349 is not directly connected to the drain region 331 which is a part of the active layer, but the relay of the drain wiring 343 can prevent the penetration of mobile ions into the active layer. .

【0121】次に、図6(C)に示すように、EL層3
50を、図1を用いて説明したディスペンサーを用いた
塗布工程により形成し、さらに蒸着法により陰極(Mg
Ag電極)351及び保護電極352を大気解放しない
で形成する。このときEL層350及び陰極351を形
成するに先立って画素電極349に対して熱処理を施
し、水分を完全に除去しておくことが望ましい。なお、
本実施例ではEL素子の陰極としてMgAg電極を用い
るが、公知の他の材料であっても良い。
Next, as shown in FIG. 6C, the EL layer 3
50 is formed by the coating process using the dispenser described with reference to FIG.
The Ag electrode 351 and the protection electrode 352 are formed without being exposed to the atmosphere. At this time, it is preferable that heat treatment be performed on the pixel electrode 349 before forming the EL layer 350 and the cathode 351 to completely remove moisture. In addition,
In this embodiment, a MgAg electrode is used as the cathode of the EL element, but another known material may be used.

【0122】なお、EL層350としてはNote that the EL layer 350

【発明の実施の形態】の欄で説明した材料を用いること
ができる。本実施例では正孔輸送層(Hole transportin
g layer)及び発光層(Emitting layer)でなる2層構
造をEL層とするが、正孔注入層、電子注入層若しくは
電子輸送層のいずれかを設ける場合もある。このように
組み合わせは既に様々な例が報告されており、そのいず
れの構成を用いても構わない。
The materials described in the section of the present invention can be used. In this embodiment, the hole transport layer (Hole transportin
g layer) and a light-emitting layer (Emitting layer) are used as the EL layer, but any of a hole injection layer, an electron injection layer, and an electron transport layer may be provided. Various examples of such combinations have already been reported, and any of these configurations may be used.

【0123】本実施例では正孔輸送層としてポリマー前
駆体であるポリテトラヒドロチオフェニルフェニレンを
印刷法により形成し、加熱によりポリフェニレンビニレ
ンとする。また、発光層としては、ポリビニルカルバゾ
ールに1,3,4−オキサジアゾール誘導体のPBDを
30〜40%分子分散させたものを蒸着法により形成
し、緑色の発光中心としてクマリン6を約1%添加して
いる。
In this embodiment, a polymer precursor, polytetrahydrothiophenylphenylene, is formed by a printing method as a hole transporting layer, and is heated to polyphenylenevinylene. The light emitting layer is formed by vapor deposition of a 30% to 40% molecular dispersion of PBD of a 1,3,4-oxadiazole derivative in polyvinyl carbazole, and about 1% of coumarin 6 is used as a green light emitting center. Has been added.

【0124】また、保護電極352でもEL層350を
水分や酸素から保護することは可能であるが、さらに好
ましくは第3パッシベーション膜353を設けると良
い。本実施例では第3パッシベーション膜353として
300nm厚の窒化珪素膜を設ける。この第3パッシベ
ーション膜も保護電極352の後に大気解放しないで連
続的に形成しても構わない。勿論、第3パッシベーショ
ン膜353としては、図2の第3パッシベーション膜5
0と同一の材料を用いることができる。
Although the protection layer 352 can protect the EL layer 350 from moisture and oxygen, it is more preferable to provide the third passivation film 353. In this embodiment, a silicon nitride film having a thickness of 300 nm is provided as the third passivation film 353. This third passivation film may be formed continuously after the protection electrode 352 without being exposed to the atmosphere. Of course, as the third passivation film 353, the third passivation film 5 of FIG.
The same material as 0 can be used.

【0125】また、保護電極352はMgAg電極35
1の酸化を防ぐために設けられ、アルミニウムを主成分
とする金属膜が代表的である。勿論、他の材料でも良
い。また、EL層350、MgAg電極351は非常に
水分に弱いので、保護電極352までを大気解放しない
で連続的に形成し、外気からEL層を保護することが望
ましい。
Further, the protection electrode 352 is formed of the MgAg electrode 35.
A metal film mainly provided with aluminum and provided to prevent the oxidation of 1 is typical. Of course, other materials may be used. In addition, since the EL layer 350 and the MgAg electrode 351 are extremely weak to moisture, it is desirable to form the protection electrode 352 up to the protection electrode 352 continuously without opening to the atmosphere to protect the EL layer from the outside air.

【0126】なお、EL層350の膜厚はトータルで1
0〜400nm(典型的には60〜160nm、好まし
くは100〜120nm)、MgAg電極351の厚さ
は80〜200nm(典型的には100〜150nm)
とすれば良い。
Note that the total thickness of the EL layer 350 is 1
0 to 400 nm (typically 60 to 160 nm, preferably 100 to 120 nm), and the thickness of the MgAg electrode 351 is 80 to 200 nm (typically 100 to 150 nm).
It is good.

【0127】こうして図6(C)に示すような構造のア
クティブマトリクス型EL表示装置が完成する。ところ
で、本実施例のアクティブマトリクス型EL表示装置
は、画素部だけでなく駆動回路部にも最適な構造のTF
Tを配置することにより、非常に高い信頼性を示し、動
作特性も向上しうる。
Thus, an active matrix type EL display device having a structure as shown in FIG. 6C is completed. By the way, the active matrix EL display device of the present embodiment has a TF having an optimal structure not only for the pixel portion but also for the drive circuit portion.
By arranging T, very high reliability can be exhibited and operating characteristics can be improved.

【0128】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路を形成するCMOS回路のnチャネル型TFT
205として用いる。なお、ここでいう駆動回路として
は、シフトレジスタ、バッファ、レベルシフタ、サンプ
リング回路(サンプル及びホールド回路)などが含まれ
る。デジタル駆動を行う場合には、D/Aコンバータな
どの信号変換回路も含まれうる。
First, a TFT having a structure in which hot carrier injection is reduced so as not to lower the operation speed as much as possible,
N-channel type TFT of CMOS circuit forming drive circuit
Used as 205. Note that the drive circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (a sample and hold circuit), and the like. When digital driving is performed, a signal conversion circuit such as a D / A converter may be included.

【0129】本実施例の場合、図6(C)に示すよう
に、nチャネル型TFT205の活性層は、ソース領域
355、ドレイン領域356、LDD領域357及びチ
ャネル形成領域358を含み、LDD領域357はゲー
ト絶縁膜311を挟んでゲート電極313と重なってい
る。
In the case of this embodiment, as shown in FIG. 6C, the active layer of the n-channel TFT 205 includes a source region 355, a drain region 356, an LDD region 357, and a channel forming region 358, and the LDD region 357 Overlaps the gate electrode 313 with the gate insulating film 311 interposed therebetween.

【0130】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT205はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、LDD領域357は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
The reason why the LDD region is formed only on the drain region side is to prevent the operating speed from being lowered.
Further, the n-channel TFT 205 does not need to care much about the off-current value, and it is better to emphasize the operation speed. Therefore, it is desirable that the LDD region 357 be completely overlapped with the gate electrode and the resistance component be reduced as much as possible. That is, it is better to eliminate the so-called offset.

【0131】また、CMOS回路のpチャネル型TFT
206は、ホットキャリア注入による劣化が殆ど気にな
らないので、特にLDD領域を設けなくても良い。勿
論、nチャネル型TFT205と同様にLDD領域を設
け、ホットキャリア対策を講じることも可能である。
Also, a p-channel type TFT of a CMOS circuit
In 206, since the deterioration due to hot carrier injection is hardly noticeable, an LDD region need not be particularly provided. Of course, it is also possible to provide an LDD region similarly to the n-channel type TFT 205 and take measures against hot carriers.

【0132】なお、駆動回路の中でもサンプリング回路
は他の回路と比べて少し特殊であり、チャネル形成領域
を双方向に大電流が流れる。即ち、ソース領域とドレイ
ン領域の役割が入れ替わるのである。さらに、オフ電流
値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能
を有するTFTを配置することが望ましい。
Note that among the driving circuits, the sampling circuit is a little special as compared with other circuits, and a large current flows in both directions in the channel forming region. That is, the roles of the source region and the drain region are switched. In addition, it is necessary to keep the off-current value as low as possible, and in that sense, it is desirable to arrange a TFT having a function approximately between the switching TFT and the current control TFT.

【0133】従って、サンプリング回路を形成するnチ
ャネル型TFTは、図10に示すような構造のTFTを
配置することが望ましい。図10に示すように、LDD
領域901a、901bの一部がゲート絶縁膜902を挟
んでゲート電極903と重なる。この効果は電流制御用
TFT202の説明で述べた通りであり、サンプリング
回路の場合はチャネル形成領域904を挟む形で設ける
点が異なる。
Therefore, it is desirable to arrange the TFT having the structure as shown in FIG. 10 as the n-channel TFT forming the sampling circuit. As shown in FIG.
Part of the regions 901 a and 901 b overlap with the gate electrode 903 with the gate insulating film 902 interposed therebetween. This effect is as described in the description of the current control TFT 202, and is different in that a sampling circuit is provided so as to sandwich the channel formation region 904.

【0134】なお、実際には図6(C)まで完成した
ら、さらに外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム(ラミネートフィルム、紫外線
硬化樹脂フィルム等)やセラミックス製シーリングカン
などのハウジング材でパッケージング(封入)すること
が好ましい。その際、ハウジング材の内部を不活性雰囲
気にしたり、内部に吸湿性材料(例えば酸化バリウム)
を配置することでEL層の信頼性(寿命)が向上する。
In fact, when completed up to FIG. 6C, a protective film (laminate film, ultraviolet curable resin film, etc.) with high airtightness and low degassing so as not to be further exposed to the outside air, or a ceramic sealing can is used. It is preferable to package (enclose) with a housing material such as. At this time, the interior of the housing material is made to have an inert atmosphere, or a hygroscopic material (for example, barium oxide)
Is arranged, the reliability (lifetime) of the EL layer is improved.

【0135】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター(フレキシブルプリントサーキット:FPC)を
取り付けて製品として完成する。このような出荷できる
状態にまでしたEL表示装置を本明細書中ではELモジ
ュールという。
When the airtightness is enhanced by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting terminals routed from elements or circuits formed on the substrate to external signal terminals. To complete the product. Such an EL display device that can be shipped is referred to as an EL module in this specification.

【0136】ここで本実施例のアクティブマトリクス型
EL表示装置の構成を図7の斜視図を用いて説明する。
本実施例のアクティブマトリクス型EL表示装置は、ガ
ラス基板601上に形成された、画素部602と、ゲー
ト側駆動回路603と、ソース側駆動回路604で構成
される。画素部のスイッチング用TFT605はnチャ
ネル型TFTであり、ゲート側駆動回路603に接続さ
れたゲート配線606、ソース側駆動回路604に接続
されたソース配線607の交点に配置されている。ま
た、スイッチング用TFT605のドレインは電流制御
用TFT608のゲートに接続されている。
Here, the configuration of the active matrix type EL display device of this embodiment will be described with reference to the perspective view of FIG.
The active matrix EL display device of this embodiment includes a pixel portion 602, a gate driver circuit 603, and a source driver circuit 604 formed on a glass substrate 601. The switching TFT 605 of the pixel portion is an n-channel TFT, and is arranged at an intersection of a gate wiring 606 connected to the gate driver circuit 603 and a source wiring 607 connected to the source driver circuit 604. The drain of the switching TFT 605 is connected to the gate of the current control TFT 608.

【0137】さらに、電流制御用TFT608のソース
側は電流供給線609に接続され、電流制御用TFT6
08のドレインにはEL素子610が接続されている。
Further, the source side of the current control TFT 608 is connected to the current supply line 609 and the current control TFT 6
The EL element 610 is connected to the drain 08.

【0138】そして、外部入出力端子となるFPC61
1には駆動回路まで信号を伝達するための入出力配線
(接続配線)612、613、及び電流供給線609に
接続された入出力配線614が設けられている。
An FPC 61 serving as an external input / output terminal
1 includes input / output wirings (connection wirings) 612 and 613 for transmitting signals to the drive circuit, and input / output wirings 614 connected to the current supply line 609.

【0139】また、図7に示したEL表示装置の回路構
成の一例を図8に示す。本実施例のEL表示装置は、ソ
ース側駆動回路701、ゲート側駆動回路(A)70
7、ゲート側駆動回路(B)711、画素部706を有
している。なお、本明細書中において、駆動回路とはソ
ース側処理回路およびゲート側駆動回路を含めた総称で
ある。
FIG. 8 shows an example of a circuit configuration of the EL display device shown in FIG. The EL display device according to this embodiment includes a source-side drive circuit 701 and a gate-side drive circuit (A) 70.
7, a gate side driver circuit (B) 711, and a pixel portion 706. In this specification, a drive circuit is a generic term including a source-side processing circuit and a gate-side drive circuit.

【0140】ソース側駆動回路701は、シフトレジス
タ702、レベルシフタ703、バッファ704、サン
プリング回路(サンプル及びホールド回路)705を備
えている。また、ゲート側駆動回路(A)707は、シ
フトレジスタ708、レベルシフタ709、バッファ7
10を備えている。ゲート側駆動回路(B)711も同
様な構成である。
The source side driving circuit 701 includes a shift register 702, a level shifter 703, a buffer 704, and a sampling circuit (sample and hold circuit) 705. The gate side driver circuit (A) 707 includes a shift register 708, a level shifter 709, a buffer 7
10 is provided. The gate side driver circuit (B) 711 has the same configuration.

【0141】ここでシフトレジスタ702、708は駆
動電圧が5〜16V(代表的には10V)であり、回路
を形成するCMOS回路に使われるnチャネル型TFT
は図6(C)の205で示される構造が適している。
Here, the shift registers 702 and 708 have a drive voltage of 5 to 16 V (typically 10 V), and are n-channel TFTs used in a CMOS circuit forming the circuit.
Is suitable for the structure shown by 205 in FIG.

【0142】また、レベルシフタ703、709、バッ
ファ704、710はシフトレジスタと同様に、図6
(C)のnチャネル型TFT205を含むCMOS回路
が適している。なお、ゲート配線をダブルゲート構造、
トリプルゲート構造といったマルチゲート構造とするこ
とは、各回路の信頼性を向上させる上で有効である。
The level shifters 703 and 709 and the buffers 704 and 710 are similar to the shift registers in FIG.
A CMOS circuit including the n-channel TFT 205 shown in FIG. The gate wiring has a double gate structure,
The use of a multi-gate structure such as a triple gate structure is effective in improving the reliability of each circuit.

【0143】また、サンプリング回路705はソース領
域とドレイン領域が反転する上、オフ電流値を低減する
必要があるので、図10のnチャネル型TFT208を
含むCMOS回路が適している。
Since the source and drain regions of the sampling circuit 705 are inverted and the off-current value needs to be reduced, a CMOS circuit including the n-channel TFT 208 shown in FIG. 10 is suitable.

【0144】また、画素部706は図2に示した構造の
画素を配置する。
In the pixel portion 706, pixels having the structure shown in FIG. 2 are arranged.

【0145】なお、上記構成は、図4〜6に示した作製
工程に従ってTFTを作製することによって容易に実現
することができる。また、本実施例では画素部と駆動回
路の構成のみ示しているが、本実施例の作製工程に従え
ば、その他にも信号分割回路、D/Aコンバータ回路、
オペアンプ回路、γ補正回路など駆動回路以外の論理回
路を同一基板上に形成することが可能であり、さらには
メモリ部やマイクロプロセッサ等を形成しうると考えて
いる。
The above structure can be easily realized by manufacturing a TFT according to the manufacturing steps shown in FIGS. In this embodiment, only the configuration of the pixel portion and the driving circuit is shown. However, according to the manufacturing process of this embodiment, other components such as a signal dividing circuit, a D / A converter circuit,
It is considered that a logic circuit other than a drive circuit such as an operational amplifier circuit and a gamma correction circuit can be formed over the same substrate, and that a memory portion, a microprocessor, and the like can be formed.

【0146】さらに、ハウジング材をも含めた本実施例
のELモジュールについて図11(A)、(B)を用い
て説明する。なお、必要に応じて図7、図8で用いた符
号を引用することにする。
Further, an EL module of this embodiment including a housing material will be described with reference to FIGS. 11 (A) and 11 (B). The reference numerals used in FIGS. 7 and 8 will be referred to as needed.

【0147】基板(TFTの下の下地膜を含む)170
0上には画素部1701、ソース側駆動回路1702、
ゲート側駆動回路1703が形成されている。それぞれ
の駆動回路からの各種配線は、入出力配線612〜61
4を経てFPC611に至り外部機器へと接続される。
Substrate (including base film below TFT) 170
0, a pixel portion 1701, a source side driver circuit 1702,
A gate side drive circuit 1703 is formed. Various wirings from each drive circuit are input / output wirings 612 to 61
4 to the FPC 611 to be connected to an external device.

【0148】このとき少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにしてハウジング材170
4を設ける。なお、ハウジング材1704は画素部17
01の外寸(高さ)よりも内寸(奥行き)が大きい凹部
を有する形状又はシート形状であり、接着剤1705に
よって、基板1700と共同して密閉空間を形成するよ
うにして基板1700に固着される。このとき、EL素
子は完全に前記密閉空間に封入された状態となり、外気
から完全に遮断される。なお、ハウジング材1704は
複数設けても構わない。
At this time, the housing material 170 is formed so as to surround at least the pixel portion, preferably the driving circuit and the pixel portion.
4 is provided. Note that the housing member 1704 is connected to the pixel portion 17.
01 is a shape or a sheet shape having a concave portion whose inner dimension (depth) is larger than the outer dimension (height) of the substrate 1700, and is fixed to the substrate 1700 by the adhesive 1705 so as to form a closed space together with the substrate 1700. Is done. At this time, the EL element is completely sealed in the closed space, and is completely shut off from the outside air. Note that a plurality of housing members 1704 may be provided.

【0149】また、ハウジング材1704の材質はガラ
ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶
質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、
セラミックスガラス、有機系樹脂(アクリル系樹脂、ス
チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹
脂等)、シリコーン系樹脂が挙げられる。また、セラミ
ックスを用いても良い。また、接着剤1705が絶縁性
物質であるならステンレス合金等の金属材料を用いるこ
とも可能である。
The material of the housing member 1704 is preferably an insulating material such as glass or polymer. For example, amorphous glass (borosilicate glass, quartz, etc.), crystallized glass,
Examples include ceramic glass, organic resins (acrylic resin, styrene resin, polycarbonate resin, epoxy resin, etc.) and silicone resins. Further, ceramics may be used. If the adhesive 1705 is an insulating substance, a metal material such as a stainless steel alloy can be used.

【0150】また、接着剤1705の材質は、エポキシ
系樹脂、アクリレート系樹脂等の接着剤を用いることが
可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接
着剤として用いることもできる。但し、可能な限り酸
素、水分を透過しない材質であることが必要である。
Further, as the material of the adhesive 1705, an adhesive such as an epoxy resin or an acrylate resin can be used. Further, a thermosetting resin or a photocurable resin can be used as the adhesive. However, it is necessary that the material does not transmit oxygen and moisture as much as possible.

【0151】さらに、ハウジング材と基板1700との
間の空隙1706は不活性ガス(アルゴン、ヘリウム、
窒素等)を充填しておくことが望ましい。また、ガスに
限らず不活性液体(パーフルオロアルカンに代表される
の液状フッ素化炭素等)を用いることも可能である。不
活性液体に関しては特開平8−78159号で用いられ
ているような材料で良い。
Further, a gap 1706 between the housing material and the substrate 1700 is formed by an inert gas (argon, helium,
Nitrogen or the like). Further, not only gas but also an inert liquid (liquid fluorinated carbon represented by perfluoroalkane or the like) can be used. As the inert liquid, a material as used in JP-A-8-78159 may be used.

【0152】また、空隙1706に乾燥剤を設けておく
ことも有効である。乾燥剤としては特開平9−1480
66号公報に記載されているような材料を用いることが
できる。典型的には酸化バリウムを用いれば良い。
It is also effective to provide a desiccant in the gap 1706. As a desiccant, JP-A-9-1480
No. 66 can be used. Typically, barium oxide may be used.

【0153】また、図11(B)に示すように、画素部
には個々に孤立したEL素子を有する複数の画素が設け
られ、それらは全て保護電極1707を共通電極として
有している。本実施例では、EL層、陰極(MgAg電
極)及び保護電極を大気解放しないで連続形成すること
が好ましいとしたが、EL層と陰極とを同じマスク材を
用いて形成し、保護電極だけ別のマスク材で形成すれば
図11(B)の構造を実現することができる。
Further, as shown in FIG. 11B, a plurality of pixels having individually isolated EL elements are provided in the pixel portion, and all of them have the protective electrode 1707 as a common electrode. In this embodiment, it is preferable that the EL layer, the cathode (MgAg electrode), and the protection electrode are formed continuously without opening to the atmosphere. However, the EL layer and the cathode are formed using the same mask material, and only the protection electrode is separately formed. 11B, the structure shown in FIG. 11B can be realized.

【0154】このとき、EL層と陰極は画素部のみ設け
ればよく、駆動回路の上に設ける必要はない。勿論、駆
動回路上に設けられていても問題とはならないが、EL
層にアルカリ金属が含まれていることを考慮すると設け
ない方が好ましい。
At this time, the EL layer and the cathode need only be provided in the pixel portion, and need not be provided on the driving circuit. Of course, there is no problem even if it is provided on the drive circuit.
Considering that the layer contains an alkali metal, it is preferable not to provide the layer.

【0155】なお、保護電極1707は1708で示さ
れる領域において、入出力配線1709に接続される。
入出力配線1709は保護電極1707に所定の電圧
(本実施例では接地電位、具体的には0V)を与えるた
めの配線であり、導電性ペースト材料1710を介して
FPC611に接続される。
The protection electrode 1707 is connected to the input / output wiring 1709 in a region indicated by 1708.
The input / output wiring 1709 is a wiring for applying a predetermined voltage (ground potential, specifically, 0 V in this embodiment) to the protection electrode 1707, and is connected to the FPC 611 via the conductive paste material 1710.

【0156】ここで領域1708におけるコンタクト構
造を実現するための作製工程について図12を用いて説
明する。
Here, a manufacturing process for realizing the contact structure in the region 1708 will be described with reference to FIGS.

【0157】まず、本実施例の工程に従って図6(A)
の状態を得る。このとき、基板端部(図11(B)にお
いて1708で示される領域)において第1層間絶縁膜
336及びゲート絶縁膜311を除去し、その上に入出
力配線1709を形成する。勿論、図6(A)のソース
配線及びドレイン配線と同時に形成される。(図12
(A))
First, according to the steps of this embodiment, FIG.
Get the state of. At this time, the first interlayer insulating film 336 and the gate insulating film 311 are removed at the end of the substrate (the region indicated by 1708 in FIG. 11B), and the input / output wiring 1709 is formed thereon. Needless to say, it is formed simultaneously with the source wiring and the drain wiring in FIG. (FIG. 12
(A))

【0158】次に、図6(B)において第2パッシベー
ション膜348、第2層間絶縁膜347及び第1パッシ
ベーション膜344をエッチングする際に、1801で
示される領域を除去し、且つ開孔部1802を形成す
る。(図12(B))
Next, when etching the second passivation film 348, the second interlayer insulating film 347, and the first passivation film 344 in FIG. 6B, the region indicated by 1801 is removed, and the opening 1802 is formed. To form (FIG. 12 (B))

【0159】この状態で画素部ではEL素子の形成工程
(画素電極、EL層及び陰極の形成工程)が行われる。
この際、図12(B)に示される領域ではマスク材を用
いてEL素子が形成されないようにする。そして、陰極
351を形成した後、別のマスク材を用いて保護電極3
52を形成する。これにより保護電極352と入出力配
線1709とが電気的に接続される。さらに、第3パッ
シベーション膜353を設けて図12(C)の状態を得
る。
In this state, a process of forming an EL element (a process of forming a pixel electrode, an EL layer, and a cathode) is performed in the pixel portion.
At this time, in a region shown in FIG. 12B, an EL element is not formed using a mask material. Then, after forming the cathode 351, the protective electrode 3 is formed using another mask material.
52 is formed. Thus, the protection electrode 352 and the input / output wiring 1709 are electrically connected. Further, a third passivation film 353 is provided to obtain a state shown in FIG.

【0160】以上の工程により図11(B)の1708
で示される領域のコンタクト構造が実現される。そし
て、入出力配線1709はハウジング材1704と基板
1700との間を隙間(但し接着剤1705で充填され
ている。即ち、接着剤1705は入出力配線の段差を十
分に平坦化しうる厚さが必要である。)を通ってFPC
611に接続される。なお、ここでは入出力配線170
9について説明したが、他の出力配線612〜614も
同様にしてハウジング材1704の下を通ってFPC6
11に接続される。
Through the above steps, 1708 in FIG.
The contact structure in the region indicated by is realized. The input / output wiring 1709 has a gap between the housing material 1704 and the substrate 1700 (however, the adhesive 1705 is filled with the adhesive 1705. That is, the adhesive 1705 needs to have a thickness enough to flatten the step of the input / output wiring. FPC through
611. Here, the input / output wiring 170
9, the other output wirings 612 to 614 also pass under the housing material 1704 in the same manner.
11 is connected.

【0161】〔実施例2〕本実施例では、画素の構成を
図3(B)に示した構成と異なるものとした例を図13
に示す。
[Embodiment 2] In this embodiment, an example in which the pixel configuration is different from the configuration shown in FIG.
Shown in

【0162】本実施例では、図3(B)に示した二つの
画素を電流供給線212について対称となるように配置
する。即ち、図13に示すように、電流供給線212を
隣接する二つの画素間で共通化することで、必要とする
配線の本数を低減することができる。なお、画素内に配
置されるTFT構造等はそのままで良い。
In this embodiment, the two pixels shown in FIG. 3B are arranged symmetrically with respect to the current supply line 212. That is, as shown in FIG. 13, by sharing the current supply line 212 between two adjacent pixels, the number of required wirings can be reduced. Note that the TFT structure and the like arranged in the pixel may be unchanged.

【0163】このような構成とすれば、より高精細な画
素部を作製することが可能となり、画像の品質が向上す
る。
With such a configuration, it is possible to manufacture a higher definition pixel portion, and the quality of an image is improved.

【0164】なお、本実施例の構成は実施例1の作製工
程に従って容易に実現可能であり、TFT構造等に関し
ては実施例1や図2の説明を参照すれば良い。
The structure of this embodiment can be easily realized according to the manufacturing process of Embodiment 1. For the TFT structure and the like, the description of Embodiment 1 and FIGS.

【0165】〔実施例3〕本実施例では、図2と異なる
構造の画素部を形成する場合について図14を用いて説
明する。なお、第2層間絶縁膜44を形成する工程まで
は実施例1に従えば良い。また、第2層間絶縁膜44で
覆われたスイッチング用TFT201、電流制御用TF
T202は図1と同じ構造であるので、ここでの説明は
省略する。
[Embodiment 3] In this embodiment, the case of forming a pixel portion having a structure different from that of FIG. 2 will be described with reference to FIG. The first embodiment may be followed up to the step of forming the second interlayer insulating film 44. The switching TFT 201 and the current control TF covered with the second interlayer insulating film 44
T202 has the same structure as that of FIG.

【0166】本実施例の場合、第2パッシベーション膜
45、第2層間絶縁膜44及び第1パッシベーション膜
41に対してコンタクトホールを形成したら、画素電極
51を形成した後、陰極52及びEL層53を形成す
る。本実施例では陰極52を真空蒸着法で形成した後、
乾燥された不活性雰囲気を維持したまま図1に示したデ
ィスペンサーを用いた塗布工程によりEL層53を形成
する。
In the case of this embodiment, after contact holes are formed in the second passivation film 45, the second interlayer insulating film 44, and the first passivation film 41, the pixel electrode 51 is formed, and then the cathode 52 and the EL layer 53 are formed. To form In this embodiment, after forming the cathode 52 by a vacuum evaporation method,
The EL layer 53 is formed by a coating process using the dispenser shown in FIG. 1 while maintaining the dried inert atmosphere.

【0167】本実施例では画素電極51として、150
nm厚のアルミニウム合金膜(1wt%のチタンを含有し
たアルミニウム膜)を設ける。なお、画素電極の材料と
しては金属材料であれば如何なる材料でも良いが、反射
率の高い材料であることが好ましい。また、陰極52と
して120nm厚のMgAg電極を用い、EL層53の
膜厚は70nmとする。
In this embodiment, as the pixel electrode 51, 150
An aluminum alloy film (an aluminum film containing 1 wt% titanium) having a thickness of nm is provided. Note that any material may be used as the material of the pixel electrode as long as it is a metal material, but a material having high reflectance is preferable. A 120 nm thick MgAg electrode is used as the cathode 52, and the EL layer 53 has a thickness of 70 nm.

【0168】本実施例ではポリビニルカルバゾールに
1,3,4−オキサジアゾール誘導体のPBDを30〜
40%分子分散させ、発光中心としてクマリン6を約1
%添加したものをEL材料とし、クロロホルムにそれを
混合させてEL形成物を作製する。そして、そのEL形
成物をディスペンサーを用いた塗布工程により塗布して
ベーク処理を行い、50nm厚の緑色の発光層を得る。
そして、その上に70nm厚のTPDを蒸着法により形
成し、EL層53を得る。
In this example, polyvinyl carbazole was added with 1,3,4-oxadiazole derivative PBD from 30 to
40% molecular dispersion, about 1 coumarin 6 as emission center
% Is used as an EL material, which is mixed with chloroform to produce an EL product. Then, the EL product is applied by a coating process using a dispenser and baked to obtain a green light emitting layer having a thickness of 50 nm.
Then, a TPD having a thickness of 70 nm is formed thereon by an evaporation method to obtain an EL layer 53.

【0169】次に、透明導電膜(本実施例ではITO
膜)でなる陽極54を110nmの厚さに形成する。こ
うしてEL素子209が形成され、実施例1に示した材
料でもって第3パッシベーション膜55を形成すれば図
14に示すような構造の画素が完成する。
Next, a transparent conductive film (ITO in this embodiment)
The anode 54 made of a film is formed to a thickness of 110 nm. Thus, the EL element 209 is formed. If the third passivation film 55 is formed using the material described in the first embodiment, a pixel having a structure as shown in FIG. 14 is completed.

【0170】本実施例の構造とした場合、各画素で生成
された緑色の光はTFTが形成された基板とは反対側に
放射される。そのため、画素内のほぼ全域、即ちTFT
が形成された領域をも有効な発光領域として用いること
ができる。その結果、画素の有効発光面積が大幅に向上
し、画像の明るさやコントラスト比(明暗の比)が向上
する。
In the case of the structure of this embodiment, green light generated in each pixel is emitted to the side opposite to the substrate on which the TFT is formed. Therefore, almost the entire area within the pixel, that is, the TFT
Can be used as an effective light emitting region. As a result, the effective light emitting area of the pixel is significantly improved, and the brightness and contrast ratio (brightness / darkness ratio) of the image are improved.

【0171】なお、本実施例の構成は、実施例1、2の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 1 and 2.

【0172】〔実施例4〕実施例1〜3ではトップゲー
ト型TFTの場合について説明したが、本発明はTFT
構造に限定されるものではないので、ボトムゲート型T
FT(代表的には逆スタガ型TFT)を用いて実施して
も構わない。また、逆スタガ型TFTは如何なる手段で
形成されたものでも良い。
[Embodiment 4] In the first to third embodiments, the case of a top gate type TFT has been described.
It is not limited to the structure, so the bottom gate type T
The present invention may be implemented by using an FT (typically, an inverted staggered TFT). Further, the inverted staggered TFT may be formed by any means.

【0173】逆スタガ型TFTは工程数がトップゲート
型TFTよりも少なくし易い構造であるため、本発明の
課題である製造コストの低減には非常に有利である。な
お、本実施例の構成は、実施例2、3のいずれの構成と
も自由に組み合わせることが可能である。
Since the inverted staggered TFT has a structure in which the number of steps is easily reduced as compared with the top gate type TFT, it is very advantageous in reducing the manufacturing cost which is an object of the present invention. The configuration of the present embodiment can be freely combined with any of the configurations of the second and third embodiments.

【0174】〔実施例5〕実施例1の図6(C)又は図
2の構造において、活性層と基板との間に設けられる下
地膜として、第2パッシベーション膜45と同様に放熱
効果の高い材料を用いることは有効である。特に電流制
御用TFTは長時間電流を流すことになるため発熱しや
すく、自己発熱による劣化が問題となりうる。そのよう
な場合に、本実施例のように下地膜が放熱効果を有する
ことでTFTの熱劣化を防ぐことができる。
Fifth Embodiment In the structure of FIG. 6C or FIG. 2 of the first embodiment, as a base film provided between the active layer and the substrate, a high heat radiation effect is obtained as in the case of the second passivation film 45. It is effective to use materials. In particular, the current control TFT is likely to generate heat due to the flow of current for a long time, which may cause deterioration due to self-heating. In such a case, the thermal deterioration of the TFT can be prevented by the heat radiation effect of the base film as in this embodiment.

【0175】もちろん、基板から拡散する可動イオン等
から防ぐ効果も重要であるので、第1パッシベーション
膜41と同様にSi、Al、N、O、Mを含む化合物と
珪素を含む絶縁膜との積層構造を用いることも好まし
い。
Of course, the effect of preventing mobile ions and the like diffused from the substrate is also important. Therefore, similarly to the first passivation film 41, a stack of a compound containing Si, Al, N, O, M and an insulating film containing silicon is used. It is also preferred to use a structure.

【0176】なお、本実施例の構成は、実施例1〜4の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of the first to fourth embodiments.

【0177】〔実施例6〕実施例3に示した画素構造と
した場合、EL層から発する光は基板と反対側に放射さ
れるため、基板と画素電極との間に存在する絶縁膜等の
透過率を気にする必要がない。即ち、多少透過率の低い
材料であっても用いることができる。
[Embodiment 6] In the case of the pixel structure shown in Embodiment 3, since the light emitted from the EL layer is radiated to the side opposite to the substrate, the insulating film or the like existing between the substrate and the pixel electrode There is no need to worry about transmittance. That is, a material having a somewhat low transmittance can be used.

【0178】従って、下地膜12、第1パッシベーショ
ン膜41又は第2パッシベーション膜45としてダイヤ
モンド薄膜又はアモルファスカーボン膜と呼ばれる炭素
膜を用いる上で有利である。即ち、透過率の低下を気に
する必要がないため、膜厚を100〜500nmという
ように厚く設定することができ、放熱効果をより高める
ことが可能である。
Therefore, it is advantageous to use a carbon film called a diamond thin film or an amorphous carbon film as the base film 12, the first passivation film 41 or the second passivation film 45. That is, since there is no need to worry about a decrease in transmittance, the film thickness can be set to be as large as 100 to 500 nm, and the heat radiation effect can be further enhanced.

【0179】なお、第3パッシベーション膜50に上記
炭素膜を用いる場合に関しては、やはり透過率の低下は
避けるべきであるので、膜厚は5〜100nm程度にし
ておくことが好ましい。
In the case where the above-mentioned carbon film is used as the third passivation film 50, it is preferable that the film thickness is set to about 5 to 100 nm, since a decrease in transmittance should be avoided.

【0180】なお、本実施例においても下地膜12、第
1パッシベーション膜41、第2パッシベーション膜4
5又は第3パッシベーション膜50のいずれに炭素膜を
用いる場合においても、他の絶縁膜と積層して用いるこ
とは有効である。
In this embodiment, the base film 12, the first passivation film 41, and the second passivation film 4 are also used.
Regardless of whether a carbon film is used for the fifth or third passivation film 50, it is effective to use the carbon film laminated with another insulating film.

【0181】なお、本実施例は実施例3に示した画素構
造とする場合において特に有効であるが、実施例1、
2、4もしくは5のいずれの構成とも自由に組み合わせ
ることが可能である。
This embodiment is particularly effective when the pixel structure shown in Embodiment 3 is used.
Any combination of 2, 4, or 5 can be freely combined.

【0182】〔実施例7〕本発明ではEL表示装置の画
素においてスイッチング用TFTをマルチゲート構造と
することによりスイッチング用TFTのオフ電流値を低
減し、保持容量の必要性を排除している。これは保持容
量の専有する面積を発光領域として有効に活用するため
の工夫である。
[Embodiment 7] In the present invention, the switching TFT has a multi-gate structure in the pixel of the EL display device, thereby reducing the off-current value of the switching TFT and eliminating the necessity of a storage capacitor. This is a device for effectively utilizing the area occupied by the storage capacitor as a light emitting region.

【0183】しかしながら、保持容量を完全になくせな
いまでも専有面積を小さくするだけで有効発光面積を広
げるという効果は得られる。即ち、スイッチング用TF
Tをマルチゲート構造にすることによりオフ電流値を低
減し、保持容量の専有面積を縮小化するだけでも十分で
ある。
However, even if the storage capacitor cannot be completely eliminated, the effect of increasing the effective light emitting area can be obtained only by reducing the occupied area. That is, the switching TF
By making T a multi-gate structure, it is sufficient to reduce the off-current value and reduce the area occupied by the storage capacitor.

【0184】その場合、図15に示すように、スイッチ
ング用TFT201のドレインに対して電流制御用TF
T202のゲートと並列に保持容量1401を形成して
も構わない。
In this case, as shown in FIG. 15, the current control TF is connected to the drain of the switching TFT 201.
The storage capacitor 1401 may be formed in parallel with the gate of T202.

【0185】なお、本実施例の構成は、実施例1〜6の
いずれの構成とも自由に組み合わせることができる。即
ち、画素内に保持容量が設けられるだけであって、TF
T構造やEL層の材料等に限定を加えるものではない。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 1 to 6. That is, only the storage capacitor is provided in the pixel, and TF
It does not limit the material of the T structure or the EL layer.

【0186】〔実施例8〕実施例1では、結晶質珪素膜
302の形成手段としてレーザー結晶化を用いている
が、本実施例では異なる結晶化手段を用いる場合につい
て説明する。
[Eighth Embodiment] In the first embodiment, laser crystallization is used as a means for forming the crystalline silicon film 302. In this embodiment, a case where a different crystallization means is used will be described.

【0187】本実施例では、非晶質珪素膜を形成した
後、特開平7−130652号公報に記載された技術を
用いて結晶化を行う。同公報に記載された技術は、結晶
化を促進(助長)する触媒として、ニッケル等の元素を
用い、結晶性の高い結晶質珪素膜を得る技術である。
In this embodiment, after forming the amorphous silicon film, crystallization is performed by using the technique described in Japanese Patent Application Laid-Open No. Hei 7-130652. The technique described in this publication is a technique for obtaining a crystalline silicon film having high crystallinity by using an element such as nickel as a catalyst for promoting (promoting) crystallization.

【0188】また、結晶化工程が終了した後で、結晶化
に用いた触媒を除去する工程を行っても良い。その場
合、特開平10−270363号若しくは特開平8−3
30602号に記載された技術により触媒をゲッタリン
グすれば良い。
After the crystallization step is completed, a step of removing the catalyst used for crystallization may be performed. In that case, JP-A-10-270363 or JP-A-8-3
The catalyst may be gettered by the technique described in No. 30602.

【0189】また、本出願人による特願平11−076
967号の出願明細書に記載された技術を用いてTFT
を形成しても良い。
Also, Japanese Patent Application No. Hei 11-076 filed by the present applicant.
TFT using the technology described in the application specification No. 967
May be formed.

【0190】以上のように、実施例1に示した作製工程
は一実施例であって、図2又は実施例1の図6(C)の
構造が実現できるのであれば、他の作製工程を用いても
問題はない。
As described above, the manufacturing process shown in Embodiment 1 is one embodiment, and if the structure shown in FIG. 2 or FIG. There is no problem with using it.

【0191】なお、本実施例の構成は、実施例1〜7の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 1 to 7.

【0192】〔実施例9〕本発明のEL表示装置を駆動
するにあたって、画像信号としてアナログ信号を用いた
アナログ駆動を行うこともできるし、デジタル信号を用
いたデジタル駆動を行うこともできる。
[Embodiment 9] In driving the EL display device of the present invention, an analog drive using an analog signal as an image signal or a digital drive using a digital signal can be performed.

【0193】アナログ駆動を行う場合、スイッチング用
TFTのソース配線にはアナログ信号が送られ、その階
調情報を含んだアナログ信号が電流制御用TFTのゲー
ト電圧となる。そして、電流制御用TFTでEL素子に
流れる電流を制御し、EL素子の発光強度を制御して階
調表示を行う。なお、アナログ駆動を行う場合は電流制
御用TFTを飽和領域で動作させると良い。
When analog driving is performed, an analog signal is sent to the source wiring of the switching TFT, and the analog signal including the gradation information becomes the gate voltage of the current controlling TFT. Then, a current flowing through the EL element is controlled by the current control TFT, and the emission intensity of the EL element is controlled to perform gradation display. Note that in the case of performing analog driving, the current control TFT is preferably operated in a saturation region.

【0194】一方、デジタル駆動を行う場合、アナログ
的な階調表示とは異なり、時分割駆動と呼ばれる階調表
示を行う。即ち、発光時間の長さを調節することで、視
覚的に色階調が変化しているように見せる。なお、デジ
タル駆動を行う場合は電流制御用TFTを線形領域で動
作させると良い。
On the other hand, when digital driving is performed, gradation display called time-division driving is performed, unlike analog gradation display. That is, by adjusting the length of the light emission time, the color gradation is visually changed. When digital driving is performed, the current control TFT is preferably operated in a linear region.

【0195】EL素子は液晶素子に比べて非常に応答速
度が速いため、高速で駆動することが可能である。その
ため、1フレームを複数のサブフレームに分割して階調
表示を行う時分割駆動に適した素子であると言える。
Since the EL element has a much higher response speed than the liquid crystal element, it can be driven at a high speed. Therefore, it can be said that the element is suitable for time division driving in which one frame is divided into a plurality of subframes and gradation display is performed.

【0196】このように、本発明は素子構造に関する技
術であるので、駆動方法は如何なるものであっても構わ
ない。
As described above, since the present invention is a technology relating to the element structure, any driving method may be used.

【0197】〔実施例10〕実施例1ではEL層として
有機EL材料を用いることが好ましいとしたが、本発明
は無機EL材料を用いても実施できる。但し、現在の無
機EL材料は非常に駆動電圧が高いため、アナログ駆動
を行う場合には、そのような駆動電圧に耐えうる耐圧特
性を有するTFTを用いなければならない。
[Embodiment 10] In Embodiment 1, it is preferable to use an organic EL material for the EL layer. However, the present invention can be implemented by using an inorganic EL material. However, since a current inorganic EL material has a very high driving voltage, a TFT having a withstand voltage characteristic capable of withstanding such a driving voltage must be used in performing analog driving.

【0198】または、将来的にさらに駆動電圧の低い無
機EL材料が開発されれば、本発明に適用することは可
能である。
Alternatively, if an inorganic EL material having a further lower driving voltage is developed in the future, it can be applied to the present invention.

【0199】また、本実施例の構成は、実施例1〜9の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of the first to ninth embodiments.

【0200】〔実施例11〕本発明を実施して形成され
たアクティブマトリクス型EL表示装置(ELモジュー
ル)は、自発光型であるため液晶表示装置に比べて明る
い場所での視認性に優れている。そのため直視型のEL
ディスプレイ(ELモジュールを組み込んだ表示ディス
プレイを指す)として用途は広い。
[Embodiment 11] An active matrix EL display device (EL module) formed by carrying out the present invention is of a self-luminous type, and therefore has better visibility in a bright place than a liquid crystal display device. I have. Therefore, direct-view EL
It is widely used as a display (refers to a display incorporating an EL module).

【0201】なお、ELディスプレイが液晶ディスプレ
イよりも有利な点の一つとして視野角の広さが挙げられ
る。従って、TV放送等を大画面で鑑賞するには対角3
0インチ以上(典型的には40インチ以上)の表示ディ
スプレイ(表示モニタ)として本発明のELディスプレ
イを用いるとよい。
One of the advantages of the EL display over the liquid crystal display is the wide viewing angle. Therefore, to watch TV broadcasts on a large screen, the diagonal 3
The EL display of the present invention may be used as a display (display monitor) of 0 inches or more (typically, 40 inches or more).

【0202】また、ELディスプレイ(パソコンモニ
タ、TV放送受信用モニタ、広告表示モニタ等)として
用いるだけでなく、様々な電子装置の表示ディスプレイ
として用いることができる。
In addition to being used as an EL display (a personal computer monitor, a TV broadcast receiving monitor, an advertisement display monitor, etc.), it can be used as a display for various electronic devices.

【0203】その様な電子装置としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッド
マウントディスプレイ)、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末(モバイルコンピュー
タ、携帯電話または電子書籍等)、記録媒体を備えた画
像再生装置(具体的にはコンパクトディスク(CD)、
レーザーディスク(登録商標)(LD)又はデジタルバ
ーサタイルディスク(DVD)等の記録媒体を再生し、
その画像を表示しうるディスプレイを備えた装置)など
が挙げられる。それら電子装置の例を図16に示す。
[0203] Examples of such electronic devices include a video camera, a digital camera, a goggle type display (head mounted display), a car navigation system, a personal computer, a portable information terminal (mobile computer, mobile phone or electronic book, etc.), and a recording medium. Equipped image reproducing device (specifically, compact disc (CD),
Plays a recording medium such as a laser disk (registered trademark) (LD) or a digital versatile disk (DVD),
Device having a display capable of displaying the image). FIG. 16 shows examples of these electronic devices.

【0204】図16(A)はパーソナルコンピュータで
あり、本体2001、筐体2002、表示部2003、
キーボード2004を含む。本発明は表示部2003に
用いることができる。
FIG. 16A shows a personal computer, which includes a main body 2001, a housing 2002, a display portion 2003,
And a keyboard 2004. The present invention can be used for the display portion 2003.

【0205】図16(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6を含む。本発明を表示部2102に用いることができ
る。
FIG. 16B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 inclusive. The present invention can be used for the display portion 2102.

【0206】図16(C)は頭部取り付け型のELディ
スプレイの一部(右片側)であり、本体2201、信号
ケーブル2202、頭部固定バンド2203、表示モニ
タ2204、光学系2205、表示装置2206を含
む。本発明は表示装置2206に用いることができる。
FIG. 16C shows a part (right side) of a head-mounted EL display, which includes a main body 2201, a signal cable 2202, a fixed head band 2203, a display monitor 2204, an optical system 2205, and a display device 2206. including. The present invention can be used for the display device 2206.

【0207】図16(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(CD、LDまたはDVD等)2302、
操作スイッチ2303、表示部(a)2304、表示部
(b)2305を含む。表示装置(a)は主として画像
情報を表示し、表示装置(b)は主として文字情報を表
示するが、本発明はこれら表示部(a)、(b)に用い
ることができる。なお、記録媒体を備えた画像再生装置
としては、CD再生装置、ゲーム機器などに本発明を用
いることができる。
FIG. 16D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, a recording medium (CD, LD, DVD, etc.) 2302,
An operation switch 2303, a display unit (a) 2304, and a display unit (b) 2305 are included. The display device (a) mainly displays image information, and the display device (b) mainly displays character information. The present invention can be used for these display portions (a) and (b). Note that the present invention can be applied to a CD playback device, a game machine, and the like as an image playback device provided with a recording medium.

【0208】図16(E)は携帯型(モバイル)コンピ
ュータであり、本体2401、カメラ部2402、受像
部2403、操作スイッチ2404、表示部2405を
含む。本発明は表示部2405に用いることができる。
FIG. 16E shows a portable computer, which includes a main body 2401, a camera section 2402, an image receiving section 2403, operation switches 2404, and a display section 2405. The present invention can be used for the display portion 2405.

【0209】図16(F)はELディスプレイであり、
筐体2501、支持台2502、表示部2503等を含
む。本発明は表示部2503に用いることができる。E
Lディスプレイは視野角が広いため液晶ディスプレイに
比べて大画面化した場合において有利であり、対角10
インチ以上(特に対角30インチ以上)のディスプレイ
において有利である。
FIG. 16F shows an EL display.
A housing 2501, a support 2502, a display portion 2503, and the like are included. The present invention can be used for the display portion 2503. E
Since the L display has a wide viewing angle, it is advantageous when the screen is enlarged as compared with the liquid crystal display.
This is advantageous in displays larger than inches (especially, 30 inches or more on a diagonal).

【0210】また、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the EL material becomes higher in the future, it becomes possible to enlarge and project the light containing the output image information with a lens or the like and use it for a front-type or rear-type projector.

【0211】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子装置に適用することが可能であ
る。また、本実施例の電子装置は実施例1〜10を自由
に組み合わせて実現することができる。
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in various fields. Further, the electronic device of this embodiment can be realized by freely combining Embodiments 1 to 10.

【0212】[0212]

【発明の効果】本発明を用いることで、EL層の形成を
非常に安価に行うことができる。そのため、EL表示装
置を作製する製造コストが低減される。
According to the present invention, the EL layer can be formed very inexpensively. Therefore, manufacturing cost for manufacturing the EL display device is reduced.

【0213】また、EL層とTFTとの間にアルカリ金
属の透過を妨げうる絶縁膜を設けることによりEL層か
らアルカリ金属が拡散してTFT特性に悪影響を与える
ことを防ぐことができる。その結果、EL表示装置の動
作性能や信頼性を大幅に向上させることができる。
Further, by providing an insulating film between the EL layer and the TFT that can prevent the transmission of the alkali metal, it is possible to prevent the alkali metal from diffusing from the EL layer and adversely affecting the TFT characteristics. As a result, the operation performance and reliability of the EL display device can be significantly improved.

【0214】また、安価に製造しうるEL表示装置を表
示ディスプレイとして用いることで電子装置の製造コス
トが低減される。また、上記動作性能や信頼性を向上さ
せたEL表示装置を用いることで、画像品質が良く、耐
久性のある(信頼性の高い)応用製品(電子装置)を生
産することが可能となる。
Further, by using an inexpensive EL display device as a display, the manufacturing cost of the electronic device can be reduced. In addition, by using an EL display device with improved operation performance and reliability, it is possible to produce a durable (highly reliable) applied product (electronic device) with good image quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のディスペンサーを用いた塗布工程を
説明するための図。
FIG. 1 is a view for explaining an application step using a dispenser of the present invention.

【図2】 本発明のEL表示装置の画素部の断面構造を
示す図。
FIG. 2 is a diagram illustrating a cross-sectional structure of a pixel portion of an EL display device of the present invention.

【図3】 本発明のEL表示装置の画素部の上面構造及
び構成を示す図。
FIG. 3 is a diagram showing a top structure and a configuration of a pixel portion of an EL display device of the present invention.

【図4】 実施例1のアクティブマトリクス型EL表示
装置の作製工程を示す図。
FIG. 4 is a diagram showing a manufacturing process of the active matrix EL display device of Example 1.

【図5】 実施例1のアクティブマトリクス型EL表示
装置の作製工程を示す図。
FIG. 5 is a diagram showing a manufacturing process of the active matrix EL display device of Example 1.

【図6】 実施例1のアクティブマトリクス型EL表示
装置の作製工程を示す図。
FIG. 6 is a diagram showing a manufacturing process of the active matrix EL display device of Example 1.

【図7】 実施例1のELモジュールの外観を示す図。FIG. 7 is a diagram illustrating an appearance of the EL module according to the first embodiment.

【図8】 実施例1のEL表示装置の回路ブロック構成
を示す図。
FIG. 8 is a diagram illustrating a circuit block configuration of the EL display device according to the first embodiment.

【図9】 本発明のEL表示装置の画素部を拡大した
図。
FIG. 9 is an enlarged view of a pixel portion of an EL display device of the present invention.

【図10】 実施例1のEL表示装置のサンプリング回
路の素子構造を示す図。
FIG. 10 is a diagram showing an element structure of a sampling circuit of the EL display device according to the first embodiment.

【図11】 実施例1のELモジュールの上面図および
断面図。
FIG. 11 is a top view and a cross-sectional view of the EL module according to the first embodiment.

【図12】 実施例1のコンタクト構造の作製工程を示
す図。
FIG. 12 is a diagram showing a manufacturing process of the contact structure of the first embodiment.

【図13】 実施例2のEL表示装置の画素部の構成を
示す図。
FIG. 13 is a diagram illustrating a configuration of a pixel portion of an EL display device according to a second embodiment.

【図14】 実施例3のEL表示装置の画素部の断面構
造を示す図。
FIG. 14 is a diagram illustrating a cross-sectional structure of a pixel portion of an EL display device according to a third embodiment.

【図15】 実施例7の回路ブロック構成を示す図。FIG. 15 is a diagram illustrating a circuit block configuration according to a seventh embodiment.

【図16】 実施例11の電子装置の具体例を示す図。FIG. 16 is a diagram showing a specific example of the electronic device of the eleventh embodiment.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】ディスペンサーを用いてEL形成物を塗布
することを特徴とする電気光学装置の作製方法。
1. A method for manufacturing an electro-optical device, comprising applying an EL product using a dispenser.
【請求項2】ディスペンサーを用いてEL形成物を線状
に塗布することを特徴とする電気光学装置の作製方法。
2. A method for manufacturing an electro-optical device, comprising applying an EL product linearly using a dispenser.
【請求項3】基板面に複数の半導体素子を形成する工程
と、 前記複数の半導体素子の各々に接続された複数の画素電
極を形成する工程と、 前記複数の画素電極の上にEL形成物を塗布する工程
と、 を有し、 前記EL形成物はディスペンサーを用いて塗布されるこ
とを特徴とする電気光学装置の作製方法。
3. A step of forming a plurality of semiconductor elements on a substrate surface; a step of forming a plurality of pixel electrodes connected to each of the plurality of semiconductor elements; and an EL product on the plurality of pixel electrodes A method of manufacturing an electro-optical device, comprising: applying an EL material to the electro-optical device using a dispenser.
【請求項4】基板面に複数の半導体素子を形成する工程
と、 前記複数の半導体素子の各々に接続された複数の画素電
極を形成する工程と、 前記複数の画素電極の上にEL形成物を塗布する工程
と、 を有し、 前記EL形成物はディスペンサーを用いて塗布された
後、前記EL形成物に加熱処理を施されることを特徴と
する電気光学装置の作製方法。
4. A step of forming a plurality of semiconductor elements on a substrate surface; a step of forming a plurality of pixel electrodes connected to each of the plurality of semiconductor elements; and an EL formation on the plurality of pixel electrodes And applying a heat treatment to the EL product after the EL product is applied using a dispenser. A method for manufacturing an electro-optical device, comprising:
【請求項5】基板面に複数の半導体素子を形成する工程
と、 前記複数の半導体素子の各々に接続された複数の画素電
極を形成する工程と、 前記複数の画素電極の上に第1のEL材料を形成する工
程と、 前記第1のEL材料の上に気相法により第2のEL材料
を形成する工程と、 を有し、 前記第1のEL材料はEL形成物をディスペンサーを用
いて塗布することにより形成されることを特徴とする電
気光学装置の作製方法。
5. A step of forming a plurality of semiconductor elements on a substrate surface; a step of forming a plurality of pixel electrodes connected to each of the plurality of semiconductor elements; Forming an EL material; and forming a second EL material on the first EL material by a vapor phase method, wherein the first EL material is formed by dispersing an EL product using a dispenser. A method for manufacturing an electro-optical device, wherein the method is formed by applying a liquid.
【請求項6】基板面に複数の半導体素子を形成する工程
と、 前記複数の半導体素子の各々に接続された複数の画素電
極を形成する工程と、 前記複数の画素電極の上に第1のEL材料を形成する工
程と、 前記第1のEL材料の上に気相法により第2のEL材料
を形成する工程と、 を有し、 前記第1のEL材料はEL形成物を塗布した後、前記E
L形成物に加熱処理を施すことにより形成されることを
特徴とする電気光学装置の作製方法。
6. A step of forming a plurality of semiconductor elements on a substrate surface; a step of forming a plurality of pixel electrodes connected to each of the plurality of semiconductor elements; Forming an EL material, and forming a second EL material on the first EL material by a vapor phase method, wherein the first EL material is formed by applying an EL product. , Said E
A method for manufacturing an electro-optical device, characterized by being formed by subjecting an L-formed product to a heat treatment.
【請求項7】請求項1乃至請求項6のいずれか一におい
て、前記EL形成物はEL材料と溶媒との混合物である
ことを特徴とする電気光学装置の作製方法。
7. The method for manufacturing an electro-optical device according to claim 1, wherein the EL product is a mixture of an EL material and a solvent.
【請求項8】請求項7において、前記EL材料は有機化
合物であることを特徴とする電気光学装置の作製方法。
8. The method according to claim 7, wherein the EL material is an organic compound.
【請求項9】請求項1乃至請求項6のいずれか一におい
て、前記EL形成物は、不活性ガスが充填されたクリー
ンブース内でディスペンサーにより塗布されることを特
徴とする電気光学装置の作製方法。
9. An electro-optical device according to claim 1, wherein the EL product is applied by a dispenser in a clean booth filled with an inert gas. Method.
【請求項10】請求項3乃至請求項6のいずれか一にお
いて、前記EL形成物は線状に塗布されることを特徴と
する電気光学装置の作製方法。
10. The method for manufacturing an electro-optical device according to claim 3, wherein the EL product is applied linearly.
JP2000194802A 1999-06-28 2000-06-28 Manufacture of electro-optical device Withdrawn JP2001076872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194802A JP2001076872A (en) 1999-06-28 2000-06-28 Manufacture of electro-optical device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-182595 1999-06-28
JP18259599 1999-06-28
JP2000194802A JP2001076872A (en) 1999-06-28 2000-06-28 Manufacture of electro-optical device

Publications (2)

Publication Number Publication Date
JP2001076872A true JP2001076872A (en) 2001-03-23
JP2001076872A5 JP2001076872A5 (en) 2008-07-17

Family

ID=26501339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194802A Withdrawn JP2001076872A (en) 1999-06-28 2000-06-28 Manufacture of electro-optical device

Country Status (1)

Country Link
JP (1) JP2001076872A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280556A (en) * 2002-03-26 2003-10-02 Semiconductor Energy Lab Co Ltd Light emitting device
JP2006047945A (en) * 2004-02-19 2006-02-16 Seiko Epson Corp Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus
JP2006145615A (en) * 2004-11-16 2006-06-08 Seiko Epson Corp Method for manufacturing display device, and electronic apparatus
JP2007229542A (en) * 2006-02-27 2007-09-13 Dainippon Screen Mfg Co Ltd Application method and applicator
JP2008039876A (en) * 2006-08-02 2008-02-21 Sony Corp Display device and layout method of pixel circuit
US7408697B2 (en) 2004-11-18 2008-08-05 Seiko Epson Corporation Display device and method for manufacturing the same, and electronic apparatus
US7492012B2 (en) 2001-12-27 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2017147165A (en) * 2016-02-19 2017-08-24 株式会社ジャパンディスプレイ Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945478A (en) * 1995-02-01 1997-02-14 Sumitomo Chem Co Ltd Polymeric fluorescent substance and its manufacture, and organic electroluminescent element
JPH09220503A (en) * 1996-02-16 1997-08-26 Chugai Ro Co Ltd Die coater for stripe coating
JPH1027543A (en) * 1996-05-09 1998-01-27 Fujitsu Ltd Device and method for forming phosphor layer of plasma display panel
JPH1154272A (en) * 1997-07-31 1999-02-26 Seiko Epson Corp Manufacture of luminescent display
JPH1154270A (en) * 1997-07-30 1999-02-26 Seiko Epson Corp Composition for organic el element and manufacture of organic el element
JPH11121172A (en) * 1997-10-14 1999-04-30 Tdk Corp Organic el element
JP2000202357A (en) * 1998-04-24 2000-07-25 Cambridge Display Technol Ltd Selective deposition of polymer film

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945478A (en) * 1995-02-01 1997-02-14 Sumitomo Chem Co Ltd Polymeric fluorescent substance and its manufacture, and organic electroluminescent element
JPH09220503A (en) * 1996-02-16 1997-08-26 Chugai Ro Co Ltd Die coater for stripe coating
JPH1027543A (en) * 1996-05-09 1998-01-27 Fujitsu Ltd Device and method for forming phosphor layer of plasma display panel
JPH1154270A (en) * 1997-07-30 1999-02-26 Seiko Epson Corp Composition for organic el element and manufacture of organic el element
JPH1154272A (en) * 1997-07-31 1999-02-26 Seiko Epson Corp Manufacture of luminescent display
JPH11121172A (en) * 1997-10-14 1999-04-30 Tdk Corp Organic el element
JP2000202357A (en) * 1998-04-24 2000-07-25 Cambridge Display Technol Ltd Selective deposition of polymer film

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492012B2 (en) 2001-12-27 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
KR100945468B1 (en) 2001-12-27 2010-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device and method of manufacturing the same
JP2003280556A (en) * 2002-03-26 2003-10-02 Semiconductor Energy Lab Co Ltd Light emitting device
JP2006047945A (en) * 2004-02-19 2006-02-16 Seiko Epson Corp Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus
JP2006145615A (en) * 2004-11-16 2006-06-08 Seiko Epson Corp Method for manufacturing display device, and electronic apparatus
US7408697B2 (en) 2004-11-18 2008-08-05 Seiko Epson Corporation Display device and method for manufacturing the same, and electronic apparatus
JP2007229542A (en) * 2006-02-27 2007-09-13 Dainippon Screen Mfg Co Ltd Application method and applicator
JP2008039876A (en) * 2006-08-02 2008-02-21 Sony Corp Display device and layout method of pixel circuit
US8184224B2 (en) 2006-08-02 2012-05-22 Sony Corporation Display apparatus and method of laying out pixel circuits
US8400577B2 (en) 2006-08-02 2013-03-19 Sony Corporation Display apparatus and method of laying out pixel circuits
US10504980B2 (en) 2006-08-02 2019-12-10 Sony Corporation Display apparatus and method of laying out pixel circuits
JP2017147165A (en) * 2016-02-19 2017-08-24 株式会社ジャパンディスプレイ Display device
CN107104124A (en) * 2016-02-19 2017-08-29 株式会社日本显示器 Display device
CN107104124B (en) * 2016-02-19 2020-12-29 株式会社日本显示器 Display device

Similar Documents

Publication Publication Date Title
JP6571630B2 (en) EL display device
JP4877675B2 (en) Method for manufacturing electro-optical device
KR100713019B1 (en) Method of manufacturing an electro-optical device
US7342251B2 (en) Method of manufacturing an electro-optical device
JP4942867B2 (en) EL display device and electronic device
US8358063B2 (en) EL display device and manufacturing method thereof
JP2001076872A (en) Manufacture of electro-optical device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101014

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111010