JP2001034743A - Method and device for comparison and checking - Google Patents

Method and device for comparison and checking

Info

Publication number
JP2001034743A
JP2001034743A JP2000180723A JP2000180723A JP2001034743A JP 2001034743 A JP2001034743 A JP 2001034743A JP 2000180723 A JP2000180723 A JP 2000180723A JP 2000180723 A JP2000180723 A JP 2000180723A JP 2001034743 A JP2001034743 A JP 2001034743A
Authority
JP
Japan
Prior art keywords
image
chip
chips
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000180723A
Other languages
Japanese (ja)
Other versions
JP3316829B2 (en
Inventor
Nobuyuki Akiyama
伸幸 秋山
Toshihiko Nakada
俊彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000180723A priority Critical patent/JP3316829B2/en
Publication of JP2001034743A publication Critical patent/JP2001034743A/en
Application granted granted Critical
Publication of JP3316829B2 publication Critical patent/JP3316829B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect minute foreign matters of a size of about 0.2 to 0.5 μm or a minute pattern defect without being affected by the array error between chips while pixels are kept large. SOLUTION: This device defects the position of a reference mark formed in accordance with each of at least two chips among a large number of chips formed on a substrate (wafer) 1 and then calculates the array errors of the chips. When a difference image is obtained by comparing the detection image of one chip with the detection image of the other chip while a detection element 5 detects the image of the one chip and a memory 201 delays and stores the image, respectively, the image of the other chip is detected by the element 5 in a state in which, e.g. a parallel plate 19 corrects the array error.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、比較検査方法およ
装置に係り、特に基板であるウェハ上に、同一形状で多
数形成されたチップ中の異物やパターン欠陥の有無を検
査するために好適な比較検査方法とその装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a comparative inspection method and apparatus, and more particularly to a method and apparatus for inspecting a plurality of chips of the same shape on a wafer as a substrate for the presence of foreign matter and pattern defects. And a comparative inspection method.

【0002】[0002]

【従来の技術】この種の従来技術として、特開昭59−65
36号公報に記載の技術がある。この従来技術では、ウエ
ハ上の異物やパターン欠陥の有無を検出するため、ウェ
ハ上に斜方または上方から光を当てて、異物やパターン
欠陥から生じる散乱光を検出するが、この時パターンか
らも散乱光が生じるため、ウェハ上の2つのチップ内の
同一箇所を検出し、両者を比較し、不一致部分を異物や
パターン欠陥と判定するようにしている。
2. Description of the Related Art Japanese Patent Laid-Open No. 59-65 discloses this kind of prior art.
There is a technique described in Japanese Patent Publication No. 36. In this conventional technique, in order to detect the presence or absence of a foreign substance or a pattern defect on a wafer, light is applied obliquely or from above to the wafer to detect scattered light generated from the foreign substance or the pattern defect. Since scattered light is generated, the same location in two chips on the wafer is detected, the two are compared, and the mismatched portion is determined as a foreign substance or a pattern defect.

【0003】ところが、ウェハ上のチップは1つずつ縮
小投影露光装置で露光するために、それぞれのチップに
配置ずれがある(第11図参照)。このままの状態で検
出素子を用いてチップ上を走査すると、チップ上の異な
った位置を検出してしまい、同じ画像が得られない。
However, since chips on a wafer are exposed one by one by a reduction projection exposure apparatus, each chip has a misalignment (see FIG. 11). When scanning on the chip using the detection element in this state, different positions on the chip are detected, and the same image cannot be obtained.

【0004】そこで、特開昭61−151410号公報に記載の
従来技術では、チップ間の位置ずれをそのままの状態と
し、検出素子の画素サイズを小さくして、画像をデジタ
ル化してメモリし、メモリ素子内で信号を少しずつずら
して、両者を一致させる方法を採っている。しかし、こ
の方法では画素サイズを極度に小さくする必要があるた
め、検査時間が長くなり、実用上大きな問題になってい
た。
Therefore, in the prior art described in Japanese Patent Application Laid-Open No. 61-151410, the position shift between chips is kept as it is, the pixel size of the detection element is reduced, the image is digitized and stored in memory. A method is employed in which the signals are shifted little by little in the element so that the two coincide. However, in this method, since the pixel size needs to be extremely small, the inspection time becomes long, which has been a serious problem in practical use.

【0005】そこで、画素サイズを大きくして検出時間
を短縮し、この画素を比較検査するため特開平1−59469
号公報に記載の従来技術では、画像を平滑化し、チップ
同士の位置ずれの影響を軽減する方法を採っている。
In order to reduce the detection time by increasing the pixel size and to compare and inspect the pixels, see Japanese Patent Laid-Open No. 1-59469.
In the prior art described in Japanese Patent Application Laid-Open No. H10-209, a method is adopted in which an image is smoothed to reduce the influence of positional displacement between chips.

【0006】[0006]

【発明が解決しようとする課題】前記従来技術では、画
素を小さくすると検査時間が掛かりすぎ、画素を大きく
するとチップ間の配列誤差の影響を直接受け、1〜3μ
m以上の大異物または大パターン欠陥しか検出できない
という問題があった。
In the above-mentioned prior art, when the size of the pixel is small, the inspection time is too long.
There is a problem that only large foreign matters or large pattern defects of m or more can be detected.

【0007】本発明の目的は、画素を大きくしたまま
で、チップ間の配列誤差の影響を受けずに、0.3〜0.5μ
m程度の微小異物、または微小パターン欠陥をも検査可
能な比較検査方法とその装置を提供することにある。
It is an object of the present invention to provide an image processing apparatus in which the size of a pixel is kept large and is not affected by an alignment error between chips.
An object of the present invention is to provide a comparative inspection method and an apparatus thereof capable of inspecting even about m foreign matter or minute pattern defect.

【0008】[0008]

【課題を解決するための手段】前記目的は、基板上に多
数形成された同一形状のチップを検査して、基板上の異
物、または前記チップ内のパターン欠陥を検出するに際
して、前記多数形成されたチップのうちの少なくとも2
つのチップの各々に対応して形成された基準マークの位
置を検出して前記少なくとも2つのチップの配列誤差を
求め、前記多数形成されたチップのうちの1つのチップ
の画像を検出して記憶し、該記憶した1つのチップの画
像と前記多数形成されたチップのうちの他のチップを検
出して得た画像とを前記求めた配列誤差を補正した状態
で比較して前記記憶した1つのチップの画像と前記検出
した他のチップの画像との差を求め、該求めた画像の差
に基づいて前記基板上の異物、または前記パターン欠陥
を検出する比較検査方法であって、前記基準マークの位
置を検出して前記少なくとも2つのチップの配列誤差を
求めることを、前記多数形成されたチップのうちの所定
のチップに形成された前記基準マークの位置を検出して
行うとともに、前記多数形成されたチップのうちの他の
チップを検出して得た画像は、前記記憶した1つのチッ
プの画像に対して、前記求めた配列誤差を補正した画像
とされることで達成される。
SUMMARY OF THE INVENTION The object of the present invention is to inspect a plurality of chips of the same shape formed on a substrate to detect foreign substances on the substrate or pattern defects in the chips. At least two of the chips
Detecting a position of a reference mark formed corresponding to each of the chips to determine an alignment error of the at least two chips; detecting and storing an image of one of the chips formed in a large number; Comparing the stored image of one chip with an image obtained by detecting another chip of the plurality of formed chips in a state where the obtained arrangement error is corrected, and storing the stored one chip A difference between the image of the other chip and the image of the detected other chip, a foreign matter on the substrate, based on the difference of the obtained image, or a comparative inspection method of detecting the pattern defect, wherein the reference mark of the reference mark Detecting a position to obtain an alignment error of the at least two chips is performed by detecting a position of the reference mark formed on a predetermined chip among the plurality of formed chips, and Other images obtained by detecting the chip of a number formed chips for one chip of images the memory, the sequence error obtained is achieved by being a corrected image.

【0009】また、装置構成としては、前記基板を載置
して平面内でX,Y方向に移動可能とするステージ手段
と、該ステージ手段に載置された前記基板上に多数形成
されたチップのパターンを検出して該パターンの画像を
画像信号として出力する検出手段と、該検出手段で検出
した前記パターンの画像を遅延記憶する記憶手段と、前
記検出手段で検出した前記多数形成されたチップのうち
の少なくとも2つのチップの各々に対応して形成された
基準マークの画像から前記少なくとも2つのチップ間の
配列誤差を求める配列誤差算出手段と、該配列誤差算出
手段で求めた配列誤差を、前記検出手段における光電変
換部に対し前記チップのパターンの光学像を相対的にシ
フトすることにより補正する画像シフト手段と、該画像
シフト手段で前記配列誤差を補正した状態で前記記憶手
段に記憶された前記多数形成されたチップのうちの1つ
のチップのパターンの画像と前記検出手段で検出した前
記多数形成されたチップのうちの他のチップのパターン
の画像との差を求める差画像検出手段と、該差画像検出
手段で求めた前記画像の差に基づいて前記基板上の異
物、または前記チップ内のパターン欠陥を検出する欠陥
検出手段とを具備せしめることで達成される。
The apparatus may be configured such that a stage is mounted on the substrate and is movable in the X and Y directions within a plane, and a plurality of chips are formed on the substrate mounted on the stage. Detecting means for detecting the pattern of the pattern and outputting an image of the pattern as an image signal, storage means for delay-storing the image of the pattern detected by the detecting means, and the chip formed by the plurality of chips detected by the detecting means An array error calculating means for calculating an array error between the at least two chips from an image of a reference mark formed corresponding to each of at least two chips, and an array error calculated by the array error calculating means. Image shift means for correcting by shifting an optical image of the pattern of the chip relative to a photoelectric conversion unit in the detection means; and The image of the pattern of one of the multiple chips formed in the plurality of chips stored in the storage unit in a state where the column error is corrected, and the image of the other chip among the multiple formed chips detected by the detection unit. A difference image detecting means for obtaining a difference from a pattern image, and a defect detecting means for detecting a foreign substance on the substrate or a pattern defect in the chip based on the difference between the images obtained by the difference image detecting means. It is achieved by providing.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施例を図1から
図12により説明するが、その前に本発明の概要につい
て説明すれば、各チップの基準マークを検出することに
より、各チップの配列誤差を求める。次に、異物または
パターン欠陥の検査時には前記配列誤差の分だけ、チッ
プの画像と検出素子のいずれかをシフトしながら前記画
像を検出する。ついで、2つのチップの画像信号の差を
求め、不一致信号が出力された時、異物またはパターン
欠陥ありと判断するようにしている。これにより、画素
を大きくしたままの状態で、チップ間の配列誤差の影響
を受けずに0.3〜0.5μm程度の小異物または小パターン
欠陥をも検査することができる。また、前記チップの走
査中に、チップ内の基準マークを、ストロボを使用して
照明し、検出画像を蓄積型の撮像素子で瞬時に検出する
か、またはシャッタ付きTVカメラを用いて瞬時に検出
する。その後、撮像素子から画像信号を読み出し、基準
マークの位置を求めるようにしている。これにより、チ
ップ間に位置ずれがあっても、多数のチップを連続的に
能率よく検査することができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS. 1 to 12. Prior to that, the outline of the present invention will be described. Is calculated. Next, at the time of inspection for a foreign substance or a pattern defect, the image is detected while shifting either the image of the chip or the detection element by the amount of the alignment error. Then, the difference between the image signals of the two chips is obtained, and when a mismatch signal is output, it is determined that there is a foreign substance or a pattern defect. As a result, it is possible to inspect a small foreign matter or a small pattern defect of about 0.3 to 0.5 μm without being affected by an alignment error between chips while keeping the pixel large. In addition, during scanning of the chip, the reference mark in the chip is illuminated using a strobe, and the detected image is instantly detected by a storage type image sensor, or instantly detected by a TV camera with a shutter. I do. Thereafter, the image signal is read from the image sensor, and the position of the reference mark is obtained. Thus, even if there is a displacement between chips, a large number of chips can be continuously and efficiently inspected.

【0011】更に、前記検出素子による異物またはパタ
ーン欠陥の検査時に、基板上を垂直落射照明し、正反射
光を検出素子で検出するようにしている。その結果、よ
り一層微小異物または微小パターン欠陥を検査すること
が可能である。更にまた、基板上の対物レンズと検出素
子との間に、チップの画像をシフトさせる画像シフト手
段を設けている。これにより、本発明が的確に実施され
得るものである。これとは別に、検出素子自体に、チッ
プの画像の位置ずれ方向に検出素子をシフトする駆動手
段を設けるようにしても、同様な効果が得られるものと
なっている。
Further, when inspecting a foreign substance or a pattern defect by the detection element, the substrate is vertically illuminated by epi-illumination, and regular reflection light is detected by the detection element. As a result, it is possible to inspect fine foreign matter or fine pattern defects even more. Furthermore, an image shift means for shifting the image of the chip is provided between the objective lens and the detection element on the substrate. As a result, the present invention can be appropriately implemented. Apart from this, the same effect can be obtained even if the detecting element itself is provided with a driving means for shifting the detecting element in the direction of displacement of the image of the chip.

【0012】さて、本発明について具体的に説明すれ
ば、図1は本発明比較検査方法を実施するための装置の
一例を示す。
Now, the present invention will be described in detail. FIG. 1 shows an example of an apparatus for carrying out the comparative inspection method of the present invention.

【0013】この図1に示す比較検査装置は、ウェハス
テージ16と、これをX,Y方向に駆動するX,Y方向
駆動モータ42,43と、X,Y方向位置検出器17,
18と、前記ウェハステージ16上のウェハ1を照明す
る半導体レーザ3a,3b,3c,3dと、ウェハステ
ージ16上に載置されたウェハ1に対する対物レンズ4
と、これの光路上に配置されたダイクロイックミラー1
4および空間フィルタ6ならびに検出素子5と、この検
出素子5の下方に配置された画像シフト手段である画像
シフト用平行平板19と、ハーフミラー12,13およ
びストロボ11ならびに撮像素子であるTVカメラ15
と、前記検出素子5に接続された検査回路と、チップの
基準マークの座標検出用の検出顕微鏡30と、水銀灯2
03と、各部と情報を交換しかつ各部を制御するマイコ
ン(図3,図5の符号36参照)を備えて構成されてい
る。
The comparative inspection apparatus shown in FIG. 1 includes a wafer stage 16, X and Y direction motors 42 and 43 for driving the wafer stage 16 in X and Y directions, an X and Y direction position detector 17,
18, a semiconductor laser 3a, 3b, 3c, 3d for illuminating the wafer 1 on the wafer stage 16, and an objective lens 4 for the wafer 1 mounted on the wafer stage 16.
And a dichroic mirror 1 arranged on the optical path of the
4, a spatial filter 6, a detecting element 5, an image-shifting parallel plate 19 as image shifting means disposed below the detecting element 5, half mirrors 12, 13 and a strobe 11, and a TV camera 15 as an image pickup element.
An inspection circuit connected to the detection element 5, a detection microscope 30 for detecting coordinates of a reference mark of the chip, and a mercury lamp 2
And a microcomputer (see reference numeral 36 in FIGS. 3 and 5) for exchanging information with each unit and controlling each unit.

【0014】前記ウェハステージ16上には、基板であ
るウェハ1が搭載されている。また、ウェハステージ1
6はX,Y方向駆動モータ42,43により、X,Y方
向に移動操作されるようになっている。
On the wafer stage 16, the wafer 1, which is a substrate, is mounted. Also, the wafer stage 1
Reference numeral 6 denotes an X, Y direction drive motor 42, 43, which is operated to move in the X, Y directions.

【0015】前記X,Y方向位置検出器17,18は、
マイコン36の指令を受けて、ウェハステージ16の
X,Y方向の移動位置を検出し、その検出値をマイコン
36に入力するようになっている。
The X and Y direction position detectors 17 and 18 are:
In response to a command from the microcomputer 36, the movement position of the wafer stage 16 in the X and Y directions is detected, and the detected value is input to the microcomputer 36.

【0016】前記半導体レーザ3a〜3dは、ウェハ1
のチップの検出領域8を斜め上方から照明するように配
置されている。
The semiconductor lasers 3a to 3d are mounted on the wafer 1
Is arranged so as to illuminate the detection area 8 of the chip from obliquely above.

【0017】前記対物レンズ4は、チップの異物やパタ
ーン欠陥の散乱光を検出素子5に集光するようになって
いる。
The objective lens 4 focuses scattered light of foreign matter on a chip or a pattern defect on a detection element 5.

【0018】前記ダイクロイックミラー14は、半導体
レーザ3a〜3dの光を透過し、ストロボ11およキセ
ノンランプの光を反射するようになっている。
The dichroic mirror 14 transmits light from the semiconductor lasers 3a to 3d and reflects light from the strobe 11 and the xenon lamp.

【0019】前記空間フィルタ6は、部分的な遮光板
で、チップの異物やパターン欠陥を顕在化するようにな
っている。
The spatial filter 6 is a partial light-shielding plate, which makes foreign matters and pattern defects of a chip obvious.

【0020】前記ストロボ11とTVカメラ15とは、
マイコン36からの指令を受けてストロボ11が発光
し、チップ20の基準マーク22を照明し、この基準マ
ーク22を照明している間に、TVカメラ15で前記基
準マーク22を撮像し、その像をマイコン36に入力
し、マイコン36で各チップ20の基準マーク22の座
標を求めるようになっている。
The strobe 11 and the TV camera 15 are
The strobe 11 emits light in response to a command from the microcomputer 36, illuminates the reference mark 22 of the chip 20, and while the reference mark 22 is illuminated, the TV camera 15 captures an image of the reference mark 22, Is input to the microcomputer 36, and the microcomputer 36 calculates the coordinates of the reference mark 22 of each chip 20.

【0021】前記検査回路は、遅延メモリ201と、2
値化回路202とを備え、現在検出している画像信号9
bと、遅延メモリ201から出力された1つ前の遅延信
号7bとの差を求め、その差分信号を2値化回路202
で2値化して出力するようになっている。
The test circuit comprises a delay memory 201, 2
The image signal 9 currently being detected.
b and the immediately preceding delay signal 7b output from the delay memory 201, and the difference signal is converted to a binarization circuit 202.
And binarized and output.

【0022】前記水銀灯203は、半導体レーザ3a〜
3dによる斜方からの照明に代わって、チップの検出領
域8を垂直落射照明するようになっている。
The mercury lamp 203 includes semiconductor lasers 3a to 3a.
Instead of the oblique illumination by 3d, the detection area 8 of the chip is vertically illuminated.

【0023】図2は検出素子の斜視図である。FIG. 2 is a perspective view of the detecting element.

【0024】この図2に示す検出素子5には、一列に第
1,第2,第3,第4,…の画素91,92,93,9
4,…を配列した一次元リニアイメージセンサが使用さ
れている。この検出素子5では、前記第1,第2,第
3,第4,…の画素91,92,93,94,…の位置
の明るさを電気信号に変換して出力するようになってい
る。
The detecting element 5 shown in FIG. 2 includes first, second, third, fourth,... Pixels 91, 92, 93, 9
A one-dimensional linear image sensor in which 4,... Are arranged is used. The detection element 5 converts the brightness at the positions of the first, second, third, fourth,... Pixels 91, 92, 93, 94,. .

【0025】図3は画像シフト用平行平板の構造を示す
図、図4は同作用説明図である。
FIG. 3 is a view showing the structure of the parallel plate for image shift, and FIG. 4 is an explanatory view of the operation.

【0026】画像シフト手段である画像シフト用平行平
板19は、検出素子5と対物レンズ4との間に平行板ガ
ラス19′として設けられたものとなっている。前記平
行板ガラス19′の一端部は板ばね60により弾力的に
支えられ、他端部はピエゾ素子61で支持されている。
そして、前記ピエゾ素子61に電圧を印加し、伸縮させ
ると、平行板ガラス19′が傾斜し、光路がシフトし、
実像62が左,右のいずれかにシフトするようになって
いる。
The image shift parallel flat plate 19 serving as an image shift means is provided as a parallel plate glass 19 'between the detection element 5 and the objective lens 4. One end of the parallel plate glass 19 ′ is elastically supported by a leaf spring 60, and the other end is supported by a piezo element 61.
When a voltage is applied to the piezo element 61 to expand and contract, the parallel plate glass 19 'is inclined, and the optical path shifts,
The real image 62 is shifted left or right.

【0027】図5は画像の位置ずれに対する検出素子5
の画像シフト方法の他の実施例を示す斜視図である。
FIG. 5 shows the detection element 5 for the image displacement.
FIG. 10 is a perspective view showing another embodiment of the image shift method of FIG.

【0028】この実施例では、検出素子5自体に、駆動
手段であるピエゾ素子63が取り付けられている。その
結果、ピエゾ素子63に電圧を印加し、伸縮させると、
直接検出素子5がチップの画像の位置ずれ方向にシフト
する。
In this embodiment, a piezo element 63 as a driving means is attached to the detecting element 5 itself. As a result, when a voltage is applied to the piezo element 63 to expand and contract,
The direct detection element 5 shifts in the direction of displacement of the image of the chip.

【0029】図6は基準マークの座標検出装置を示す斜
視図である。
FIG. 6 is a perspective view showing a reference mark coordinate detecting device.

【0030】この図6に示す座標検出装置では、検出顕
微鏡30と、前記X,Y方向位置検出器17,18に設
けられた出力カウンタ32と、キーボード34と、ディ
スプレー35とを有して構成されている。そして、検出
顕微鏡30の視野内にチップ20を入れ、このチップ2
0の座標をX,Y方向位置検出器17,18で検出し、
出力カウンタ32で読み取り、キーボード34でマイコ
ン36に入力し、マイコン36に記憶するとともに、チ
ップ20の長さを計算する。前記ディスプレー35に
は、ウェハ1の全体形状と、各チップ20の形状,位置
を表示し、不要な部分を消去し、これらの形状,位置を
マイコン36に入力するようになっている。また、これ
と同様の要領で、各チップ20内の基準マーク22の距
離を測定してマイコン36に入力し、マイコン36で各
チップ20の基準マーク22の位置を検出するようにな
っている。
The coordinate detecting device shown in FIG. 6 includes a detecting microscope 30, output counters 32 provided in the X and Y direction position detectors 17 and 18, a keyboard 34, and a display 35. Have been. Then, the chip 20 is put in the visual field of the detection microscope 30, and this chip 2
0 coordinates are detected by the X and Y direction position detectors 17 and 18,
The data is read by the output counter 32, input to the microcomputer 36 by the keyboard 34, stored in the microcomputer 36, and the length of the chip 20 is calculated. The display 35 displays the entire shape of the wafer 1 and the shape and position of each chip 20, deletes unnecessary portions, and inputs these shapes and positions to the microcomputer 36. In a similar manner, the distance between the reference marks 22 in each chip 20 is measured and input to the microcomputer 36, and the microcomputer 36 detects the position of the reference mark 22 on each chip 20.

【0031】図7はパターン付きウェハ上の異物やパタ
ーン欠陥検出装置の制御系の系統図、図8はウェハのチ
ップ上の基準クークの説明図、図9(a),(b),
(c),(d)は基準マーク座標の検出法の説明図、図
10(a),(b)は基準マーク座標の精検査法の説明
図、図11はチップの位置ずれおよび検出位置シフトの
説明図である。
FIG. 7 is a system diagram of a control system of a device for detecting foreign matter and a pattern defect on a patterned wafer, FIG. 8 is an explanatory diagram of a reference cook on a chip of the wafer, and FIGS. 9 (a), 9 (b) and 9 (b).
(C) and (d) are explanatory diagrams of a method of detecting reference mark coordinates, FIGS. 10 (a) and (b) are explanatory diagrams of a fine inspection method of reference mark coordinates, and FIG. FIG.

【0032】これらの図に従って、前記実施例の比較検
査装置の作用と、本発明比較検査方法の一例を説明す
る。
The operation of the comparative inspection apparatus of the above embodiment and an example of the comparative inspection method of the present invention will be described with reference to these figures.

【0033】ウェハ1のチップ20上の異物またはパタ
ーン欠陥の比較検査に当たっては、まずウェハステージ
16上に検査対象のウェハ1を搭載する。
In the comparative inspection of foreign matter or pattern defects on the chip 20 of the wafer 1, first, the wafer 1 to be inspected is mounted on the wafer stage 16.

【0034】そして、図1に示すように、ウェハ1上の
検出領域2を半導体レーザ3a,3b,3c,3dで斜
方から照射し、異物またはパターンの散乱光を対物レン
ズ4で集光し、検出素子5で検出する。その際、パター
ンの像を極力除去し、異物またはパターン欠陥の像を顕
在化するために、対物レンズ4のフーリエ変換面の位置
に空間フィルタ6を設けている。しかし、これだけでは
パターンの成分を完全に除去することができないので、
1つ前のチップ7aの検出領域の像の電気信号をメモリ
し、現在検出しているチップ9aの画像との差を取り、
差分信号を生じた時はこれを異物またはパターン欠陥と
判定する。
Then, as shown in FIG. 1, the detection area 2 on the wafer 1 is irradiated obliquely by the semiconductor lasers 3a, 3b, 3c and 3d, and the scattered light of the foreign matter or the pattern is condensed by the objective lens 4. , Detected by the detecting element 5. At this time, a spatial filter 6 is provided at the position of the Fourier transform surface of the objective lens 4 in order to remove the image of the pattern as much as possible and to make the image of the foreign matter or the pattern defect visible. However, this alone cannot completely remove the components of the pattern,
The electric signal of the image of the detection area of the immediately preceding chip 7a is stored, and the difference from the image of the currently detected chip 9a is calculated.
When a difference signal is generated, this is determined as a foreign substance or a pattern defect.

【0035】前記検査回路は、遅延メモリ201と、2
値化回路202とを備えており、現在検出しているチッ
プ9aの画像信号9bと、遅延メモリ201から一定時
間遅れて出力される1つ前のチップ7aの遅延信号7b
との差を求め、その差分信号を2値化回路202で2値
化して、信号「1」が出力された時に異物またはパター
ン欠陥ありと判定する。
The test circuit comprises a delay memory 201, 2
A delay circuit 201, which is provided with a value conversion circuit 202, and an image signal 9b of the currently detected chip 9a and a delay signal 7b of the immediately preceding chip 7a output from the delay memory 201 with a certain delay.
Is obtained, the difference signal is binarized by a binarization circuit 202, and when a signal "1" is output, it is determined that there is a foreign substance or a pattern defect.

【0036】次に、チップの配列誤差を求めるための基
準マークについて説明する。
Next, reference marks for determining chip alignment errors will be described.

【0037】半導体チップでは、シリコンウェハの上に
回路パターンを何回も露光して形成する。この時、1つ
前に露光した回路パターンの上に、今回露光する回路パ
ターンを正確に位置合わせして露光する必要がある。こ
れには、図8に示すように、チップ20の一部分に基準
マーク22を設けておき、1つ前の露光でウェハ1上に
焼き付けた基準マーク22の上に今回の基準マーク22
を正確に位置合わせして、回路パターン21を基準マー
ク22と共に露光する。したがって、この基準マーク2
2はすべてのチップ20の中に形成されており、これの
位置を求めればチップ20の位置が知れるようになって
いる。
In the case of a semiconductor chip, a circuit pattern is formed on a silicon wafer by exposing it many times. At this time, it is necessary to accurately align the circuit pattern to be exposed this time on the circuit pattern that has been exposed immediately before and then perform the exposure. For this purpose, as shown in FIG. 8, a reference mark 22 is provided on a part of the chip 20 and the current reference mark 22 is placed on the reference mark 22 printed on the wafer 1 in the previous exposure.
Are accurately aligned, and the circuit pattern 21 and the reference mark 22 are exposed. Therefore, this reference mark 2
2 is formed in all the chips 20, and the position of the chip 20 can be known by determining its position.

【0038】本発明のこの実施例では、始めにこの基準
マーク22の位置を高速で検出して座標を求め、次にこ
の座標値を用いてチップ比較による異物またはパターン
欠陥の検査を実現しようとするものである。
In this embodiment of the present invention, first, the position of the reference mark 22 is detected at a high speed to obtain the coordinates, and then, using this coordinate value, an inspection for a foreign substance or a pattern defect by chip comparison is realized. Is what you do.

【0039】それには、まず基準マークの粗位置を求め
る。 前記基準マークの粗位置を求めるには、図6に示
す基準マークの座標検出装置を用い、図9(a),
(b),(c)および(d)に示す要領で行う。
First, the coarse position of the reference mark is obtained. In order to obtain the coarse position of the reference mark, a coordinate detection device for the reference mark shown in FIG.
This is performed in the manner shown in (b), (c) and (d).

【0040】すなわち、ウェハ1をウェハステージ16
上にセットし、検出顕微鏡30で図9(a)におけるチ
ップ20の左下端31を目視で求め、検出顕微鏡30の
視野の中心に位置決めする。この時の座標(x1,y
1 )をX方向位置検出器17,Y方向位置検出器18の
出力カウンタ32で読み取る。次に、チツプ20の右上
端33を同様の方法で位置決めして座標(x2,y2
を読み取る。これにより、点31の座標(x1,y1
とチップ長さΔx(=x2−x1 ),Δy(=y2−y
1 )が分かる。
That is, the wafer 1 is placed on the wafer stage 16
It is set on the upper side, and the lower left end 31 of the chip 20 in FIG. 9A is visually determined by the detection microscope 30 and positioned at the center of the visual field of the detection microscope 30. The coordinates (x 1 , y
1 ) is read by the output counter 32 of the X-direction position detector 17 and the Y-direction position detector 18. Next, the upper right end 33 of the chip 20 is positioned in the same manner, and the coordinates (x 2 , y 2 )
Read. Thus, the coordinates (x 1 , y 1 ) of the point 31
And the chip length Δx (= x 2 −x 1 ), Δy (= y 2 −y
1 ) I understand.

【0041】ついで、キーボード34からx1,y1
Δx,Δyおよびウェハの直径dを入力し、ディスプレ
ー35に図9(b)の形状を出力し、不要部分を消去し
て図9(c)の形状を出力する。次に、図9(d)に示
すチップ20内における基準マーク22の距離lx,l
yを図6の検出顕微鏡30を用いて前述の方法で求め、
キーボード34から入力する。
Next, x 1 , y 1 ,
.DELTA.x, .DELTA.y and the diameter d of the wafer are input, the shape shown in FIG. 9B is output to the display 35, and unnecessary portions are deleted to output the shape shown in FIG. 9C. Next, the distances lx, l of the reference mark 22 in the chip 20 shown in FIG.
y is determined by the aforementioned method using the detection microscope 30 in FIG.
Input from the keyboard 34.

【0042】以上述べたx1,y1 ,Δx,Δy,l
x,lyと図9(c)の情報を使用して、マイコン36
が自動的にウェハ1上の全基準マーク22の粗位置座標
(xci, yci)(i=1,2,…)を計算する。
The above described x 1 , y 1 , Δx, Δy, l
Using the x and ly and the information shown in FIG.
Automatically calculates the coarse position coordinates (x ci , y ci ) (i = 1, 2,...) Of all the reference marks 22 on the wafer 1.

【0043】次に、基準マークの精位置座標を求める。Next, the precise position coordinates of the reference mark are obtained.

【0044】前記基準マーク22の精位置座標を求める
には、図7に示すように、マイコン36を含む制御系を
動かし、図10(a),(b)に示す要領で行う。
In order to obtain the precise position coordinates of the reference mark 22, the control system including the microcomputer 36 is moved as shown in FIG. 7, and the procedure shown in FIGS. 10 (a) and 10 (b) is performed.

【0045】すなわち、全基準マーク22の粗位置座標
(xci,yci)41をマイコン36に入力する。図1で
Y方向駆動モータ43を、Y方向位置検出器18の出力
が図10(a)のys1になるまで動かして停止させる。
この状態でウェハステージ16をX方向駆動モータ42
でX方向に動かし、右端で停止させる。次に、Y方向位
置検出器18の出力がys2になるまでY方向駆動モータ
43を動かして停止する。この状態でウェハステージ1
6をX方向駆動モータ42で−X方向に動かして左端で
停止させる。この間の動きを図10(a)に示す。ウェ
ハステージ16は、±X方向に150mm/sの速度で移
動する。
That is, the coarse position coordinates (x ci , y ci ) 41 of all the reference marks 22 are input to the microcomputer 36. In FIG. 1, the Y-direction drive motor 43 is moved and stopped until the output of the Y-direction position detector 18 reaches y s1 in FIG.
In this state, the wafer stage 16 is
To move in the X direction and stop at the right end. Next, the Y-direction drive motor 43 is moved and stopped until the output of the Y-direction position detector 18 becomes ys2 . In this state, the wafer stage 1
6 is moved in the −X direction by the X direction drive motor 42 and stopped at the left end. The movement during this time is shown in FIG. The wafer stage 16 moves in the ± X direction at a speed of 150 mm / s.

【0046】ウェハステージ16がX方向に動いている
間に基準マーク22の上を通過するので、図7でX方向
位置出力45をマイコン36に入力し、これがxc2,x
c3,xc4,…などと一致した時にストロボ発光回路46
に信号を送り、ストロボ11を発光させる。
[0046] Since passes over the reference mark 22 while the wafer stage 16 is moving in the X direction, enter the X-direction position output 45 to the microcomputer 36 in FIG. 7, this is x c2, x
When it matches with c3 , xc4 ,...
And the strobe 11 emits light.

【0047】これにより、基準マーク22をTVカメラ
15で検出し、図7に示す2値化回路47,位置認識回
路48を経て、TVカメラ15で写した基準マーク22
の座標値(ζi ,ηi )を求める。具体的な求め方は特
公昭56−2284号公報に記載されている従来技術を
使用する。前記TVカメラ15で撮った基準マーク22
の座標値を図10(b)にTVモニタ37で示す。
As a result, the reference mark 22 is detected by the TV camera 15 and passes through the binarization circuit 47 and the position recognition circuit 48 shown in FIG.
Of the coordinates (ζ i , η i ) are obtained. The specific method is based on the prior art described in Japanese Patent Publication No. 56-2284. Reference mark 22 taken by the TV camera 15
Are shown on the TV monitor 37 in FIG.

【0048】ストロボ11の発光時間は、0.2μsec
であり、この間にウェハ1は0.03μmだけ動くの
で、この分が検出誤差になるが、目標とする±0.05
μmの精度を得るためには大きな問題にはならない。基
準マーク22は図10(b)においてTVモニタ37で
検出され、配列誤差がなければ基準マーク22はTVモ
ニタ37の中央に来るが、実際には配列誤差があるため
中央からζi ,ηi だけずれて検出される。したがっ
て、基準マーク22の精位置座標は(xci+ζi ,yci
+ηi )となる。
The light emission time of the strobe 11 is 0.2 μsec.
During this time, the wafer 1 moves by 0.03 μm, and this corresponds to a detection error.
It is not a big problem to get μm accuracy. The reference mark 22 is detected by the TV monitor 37 in FIG. 10B, and if there is no alignment error, the reference mark 22 comes to the center of the TV monitor 37. However, since there is actually an alignment error, ζ i , η i from the center It is detected only by shifting. Therefore, the precise position coordinates of the reference mark 22 are (x ci + ζ i , y c i
+ Η i ).

【0049】次に、異物またはパターン欠陥の検出時の
ウェハステージの駆動法を述べる。
Next, a method of driving the wafer stage upon detection of a foreign substance or a pattern defect will be described.

【0050】異物またはパターン欠陥の検出時には、図
1に示すウェハステージ16をX方向に一定速度で駆動
し、検出顕微鏡30で幅wの中を検出し、ウェハステー
ジ16が端に来るとウェハステージ16をY方向に幅w
の距離だけ送り、ウェハステージ16を−X方向に再び
一定速度で駆動する。その間に、図1に示すごとく現在
検出しているチップ9aと1つ前に検出したチップ7a
の信号の差から異物またはパターン欠陥を検出してい
る。したがって、図11に示すように、チップ20の配
列間隔が不規則な場合には、検出位置もチップ20の位
置ずれ分だけずらす必要がある。
When detecting a foreign substance or a pattern defect, the wafer stage 16 shown in FIG. 1 is driven at a constant speed in the X direction, and the inside of the width w is detected by the detection microscope 30. 16 is width w in the Y direction
And the wafer stage 16 is driven again at a constant speed in the −X direction. In the meantime, the currently detected chip 9a and the immediately preceding chip 7a as shown in FIG.
Foreign matter or pattern defect is detected from the difference between the signals. Therefore, as shown in FIG. 11, when the arrangement intervals of the chips 20 are irregular, the detection position also needs to be shifted by the position shift of the chip 20.

【0051】図11において、基準マークの座標を点5
0(xs1,ys1),点51(xs2,ys2),点52(x
s3,ys3)とする。ウェハステージがX方向に動いて、
点53〜点54の間を走査したのちは点55〜点56を
走査し、その後は点57〜点58を走査しなければなら
ない。そのためには、点54で像を点54→点55に距
離ys2−ys1だけシフトする必要がある。また、点56
では点56→点57に距離ys3−ys2だけシフトする必
要がある。このシフト方法を次に説明する。
In FIG. 11, the coordinates of the reference mark
0 ( xs1 , ys1 ), point 51 ( xs2 , ys2 ), point 52 (x
s3 , ys3 ). The wafer stage moves in the X direction,
After scanning between points 53 and 54, points 55 to 56 must be scanned, and thereafter points 57 to 58 must be scanned. For this purpose, it is necessary to shift the image at point 54 to point 54 → point 55 by a distance y s2 -y s1. Also, point 56
In has to be shifted to a point 56 → point 57 by a distance y s3 -y s2. This shift method will be described below.

【0052】画像シフト手段の図1,図3および図4に
示す画像シフト用平行平板19では、ピエゾ素子61に
電圧を印加し、伸長させると、平行板ガラス19′が図
4に示すように、右上がりに傾斜し、実像62が左側に
シフトし、反対にピエゾ素子61を縮小させると、平行
板ガラス19′が右下がりに傾斜し、実像62が右側に
シフトする。
In the image shifting means of the image shifting parallel flat plate 19 shown in FIGS. 1, 3 and 4, when a voltage is applied to the piezo element 61 and the piezo element 61 is extended, as shown in FIG. When the real image 62 shifts to the left and the piezo element 61 is contracted, the parallel plate glass 19 'tilts to the right and the real image 62 shifts to the right.

【0053】また、位置ずれ画像に対する検出素子のシ
フト方法の図5に示す実施例では、検出素子5の駆動手
段としてピエゾ素子63を用いており、このピエゾ素子
63に電圧を印加し、ピエゾ素子63を伸縮させると、
検出素子5自体がシフトし、画像をシフトした場合と同
じように作用する。
In the embodiment shown in FIG. 5 of the method of shifting the detecting element with respect to the displacement image, a piezo element 63 is used as a driving means of the detecting element 5, and a voltage is applied to the piezo element 63 to When 63 is expanded and contracted,
The detection element 5 itself shifts and operates in the same way as when the image is shifted.

【0054】制御法としては、図7に示すように、Y方
向シフト量信号70をピエゾ素子駆動回路71に送り、
ピエゾ素子61または63を駆動する。
As a control method, as shown in FIG. 7, a Y-direction shift amount signal 70 is sent to a piezo element driving circuit 71,
The piezo element 61 or 63 is driven.

【0055】前記検出素子5には、図2に示すように、
リニアイメージセンサが使用されている。したがって、
検出素子5が画像を検出すると、検出信号90は画素9
1→92→93→94の順番にそれぞれの位置の明るさ
が電気信号に変換されて出力される。図11における比
較検査では、点55の位置における第91の画素は、点
53の位置における第91の画素の検出信号と比較しな
ければならない。そこで、ウェハステージ16の位置
(図1のX方向位置検出器17の出力)がxs2−aとな
った時に検出素子5の走査をリセットし、第91の画素
からスタートするようにしている。つまり、図7に示す
X方向走査スタート信号73が出されると、リセット信
号発生回路により検出素子5の走査をリセットし、第9
1の画素からスタートさせる。
As shown in FIG. 2, the detecting element 5
A linear image sensor is used. Therefore,
When the detection element 5 detects an image, the detection signal 90 becomes the pixel 9
The brightness at each position is converted into an electric signal in the order of 1 → 92 → 93 → 94 and output. In the comparison test shown in FIG. 11, the 91st pixel at the point 55 must be compared with the detection signal of the 91st pixel at the point 53. Therefore, when the position of the wafer stage 16 (the output of the X-direction position detector 17 in FIG. 1) becomes x s2 −a, the scanning of the detecting element 5 is reset so that the scanning is started from the 91st pixel. That is, when the X-direction scanning start signal 73 shown in FIG. 7 is output, the scanning of the detecting element 5 is reset by the reset signal generation circuit, and the ninth scanning is started.
Start from one pixel.

【0056】以上の操作によって高速にウェハステージ
16を往復させている時でも、図1の遅延信号7bと現
在検出している画像信号9bは隣接するチップ7a,9
a上の同一箇所の画像信号になっているから、異物また
はパターン欠陥がなければ差分信号は零になる。この差
分信号を検出することにより、微小な異物またはパター
ン欠陥が検出可能となる。
Even when the wafer stage 16 is reciprocated at a high speed by the above operation, the delay signal 7b shown in FIG.
Since there is an image signal at the same location on a, the difference signal becomes zero if there is no foreign matter or pattern defect. By detecting the difference signal, a minute foreign matter or a pattern defect can be detected.

【0057】以上はウェハ上の全チップの位置ずれを検
出する場合を説明したが、実際にはチップを形成する時
の露光装置の露光単位毎に補正すればよい。例えば図1
の露光面積が20×20mmの時には、X,Y方向とも2
0mm間隔で基準マークの位置を求めればよい。これによ
り、基準マークの位置検出時間を短縮することができ
る。
The above description has been made of the case where the displacement of all the chips on the wafer is detected. However, in practice, the correction may be made for each exposure unit of the exposure apparatus when the chips are formed. For example, FIG.
Is 20 × 20 mm, the X and Y directions are 2
The positions of the reference marks may be obtained at 0 mm intervals. Thereby, the time for detecting the position of the reference mark can be reduced.

【0058】続いて、図12は本発明比較検査方法の他
の実施例を示す説明図である。
FIG. 12 is an explanatory view showing another embodiment of the comparative inspection method of the present invention.

【0059】この実施例では、始めにウェハ1のすべて
のチップ20の基準マーク22の位置を求めるのではな
く、A→Bの時に基準マーク22の位置を求め、この座
標値を用いて画像位置をX,Y方向にシフトしながらC
→D→E→F→G→H→Iと走査し、次にI→Jの走査
時に次の基準マーク22の位置を求め、以下の走査を続
けることも可能である。これにより、全体としての検査
時間を短縮することができる。
In this embodiment, the positions of the reference marks 22 of all the chips 20 of the wafer 1 are not determined first, but the positions of the reference marks 22 are determined when A → B, and the image position is determined using the coordinate values. While shifting in the X and Y directions
It is also possible to scan in the order of → D → E → F → G → H → I, then obtain the position of the next reference mark 22 at the time of scanning I → J, and continue the following scanning. Thereby, the inspection time as a whole can be shortened.

【0060】以上は半導体レーザを用いて斜方から照明
する場合を説明したが、他の実施例として、照明光源に
キセノンランプ,水銀灯,ハロゲンランプ,タングステ
ンランプを使用し、周囲から一様に暗視野照明して、異
物またはパターン欠陥の検出を行うようにしてもよい。
In the above description, the case where the semiconductor laser is used to illuminate obliquely has been described. However, as another embodiment, a xenon lamp, a mercury lamp, a halogen lamp, or a tungsten lamp is used as an illumination light source, and the surroundings are uniformly dark. Field illumination may be performed to detect foreign substances or pattern defects.

【0061】また、斜方照明,暗視野照明の代わりに、
図1における水銀灯203でウェハ1上を垂直落射照明
して、その正反射光を検出素子5で検出してもよい。照
明光には、水銀灯203の他に、ハロゲンランプ,キセ
ノンランプ,タングステンランプ,レーザなどを使用し
てもよい。
Also, instead of oblique illumination and dark field illumination,
The wafer 1 may be vertically illuminated by the mercury lamp 203 in FIG. 1 and the specular reflection light may be detected by the detection element 5. As the illumination light, in addition to the mercury lamp 203, a halogen lamp, a xenon lamp, a tungsten lamp, a laser, or the like may be used.

【0062】[0062]

【発明の効果】LS1ウエハ上のチップの配列誤差は、
通常±0.3〜0.4μm存在するので、2つのチップ
を比較検査するのが困難であった。本発明比較検査方法
によれば、各チップの基準マークを検出することによ
り、各チップの配列誤差を求め、異物またはパターン欠
陥の検査時には前記配列誤差の分だけ、チップの画像と
検出素子のいずれかをシフトしながら前記画像を検出し
たのち、2つのチップの画像信号の差を求め、不一致信
号が出力された時、異物またはパターン欠陥ありと判断
するようにしているので、チップの配列誤差を±0.1
μm精度で測定できるため、この精度での比較検査が可
能である。そのため、従来困難であった0.3〜0.4
μm程度の微小異物または微小パターン欠陥をも検出し
得る効果がある。
The arrangement error of the chips on the LS1 wafer is as follows.
Since there is usually ± 0.3 to 0.4 μm, it was difficult to compare and inspect the two chips. According to the comparative inspection method of the present invention, an alignment error of each chip is obtained by detecting a reference mark of each chip, and when inspecting for a foreign substance or a pattern defect, any of the image of the chip and the detection element is determined by the alignment error. After detecting the image while shifting the image, the difference between the image signals of the two chips is obtained. When a mismatch signal is output, it is determined that there is a foreign substance or a pattern defect. ± 0.1
Since the measurement can be performed with an accuracy of μm, a comparative inspection with this accuracy can be performed. For this reason, 0.3 to 0.4, which was conventionally difficult,
There is an effect that a minute foreign matter or a minute pattern defect of about μm can be detected.

【0063】また、本発明比較検査方法によれば、前記
チップの走査中に、チップ内の基準マークを、ストロボ
を使用して照明し、検出画像を蓄積型の撮像素子で瞬時
に検出するか、またはシャッタ付きTVカメラを用いて
瞬時に検出し、その後撮像素子から画像信号を読み出
し、基準マークの位置を求めるようにしているので、チ
ップ間に位置ずれがあっても、多数のチップを連続的
に、能率よく検査し得る効果がある。
According to the comparative inspection method of the present invention, during scanning of the chip, the reference mark in the chip is illuminated by using a strobe, and the detected image is instantaneously detected by the accumulation type image pickup device. Or a TV camera with a shutter is used for instantaneous detection, and then an image signal is read from the image sensor to determine the position of the reference mark. Thus, there is an effect that the inspection can be performed efficiently.

【0064】さらに、本発明比較検査方法によれば、前
記検出素子による異物またはパターン欠陥の検査時に、
基板上を垂直落射照明し、正反射光を検出素子で検出す
るようにしているので、より一層微小異物または微小パ
ターン欠陥を検査し得る効果がある。
Further, according to the comparative inspection method of the present invention, when inspecting for foreign matter or pattern defects by the detection element,
Since the substrate is vertically illuminated by epi-illumination and specularly reflected light is detected by the detection element, there is an effect that a fine foreign substance or a fine pattern defect can be further inspected.

【0065】このようにし本発明比較検査方法により
0.3〜0.5μmの異物またはパターン欠陥の検出が
可能となるため、次々期0.3μmLSI(64MDR
AMなどに適用)の開発および量産時の歩留まり向上に
大きく貢献する。
As described above, the comparative inspection method of the present invention makes it possible to detect a foreign substance or a pattern defect of 0.3 to 0.5 μm.
(Applied to AM, etc.), and to greatly improve the yield during mass production.

【0066】また、本発明比較検査装置によれば、基板
上の対物レンズと検出素子との間に、チップの画像をシ
フトさせる画像シフト手段を設けているので、前記方法
を的確に実施し得る効果がある。
Further, according to the comparative inspection apparatus of the present invention, since the image shift means for shifting the image of the chip is provided between the objective lens and the detection element on the substrate, the above method can be performed accurately. effective.

【0067】そして、本発明比較検査装置によれば、前
記画像シフト手段に代えて、検出素子自体に、チップの
画像の位置ずれ方向に検出素子をシフトする駆動手段を
設けているので、この装置によっても前記方法を的確に
実施し得る効果がある。
According to the comparative inspection apparatus of the present invention, instead of the image shifting means, the detecting element itself is provided with a driving means for shifting the detecting element in the direction of the displacement of the image of the chip. This also has the effect that the above method can be performed accurately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明比較検査方法を実施するための
装置の一例を示す斜視図、
FIG. 1 is a perspective view showing an example of an apparatus for performing a comparative inspection method of the present invention,

【図2】図2は、検出素子の斜視図、FIG. 2 is a perspective view of a detection element,

【図3】図3は、画像シフト用平行平板の正面図、FIG. 3 is a front view of a parallel plate for image shift;

【図4】図4は、同作用説明図、FIG. 4 is an explanatory view of the operation,

【図5】図5は、画像シフト方法の他の実施例を示す斜
視図、
FIG. 5 is a perspective view showing another embodiment of the image shifting method.

【図6】図6は、基準マークの座標検出装置を示す斜視
図、
FIG. 6 is a perspective view showing a reference mark coordinate detecting device;

【図7】図7は、パターン付きウェハ上の異物やパター
ン欠陥検出装置の制御系の系統図、
FIG. 7 is a system diagram of a control system of a device for detecting foreign matter on a patterned wafer and a pattern defect,

【図8】図8は、ウェハのチップ上の基準マークの説明
図、
FIG. 8 is an explanatory diagram of a fiducial mark on a chip of a wafer;

【図9】図9(a)〜(d)は、基準マーク座標の検出
法の説明図、
FIGS. 9A to 9D are explanatory diagrams of a method of detecting reference mark coordinates.

【図10】図10(a),(b)は、基準マーク座標の
精検査法の説明図、
10 (a) and (b) are explanatory diagrams of a fine inspection method of reference mark coordinates,

【図11】図11は、チップの位置ずれおよび検出位置
シフトの説明図、
FIG. 11 is an explanatory diagram of chip displacement and detection position shift;

【図12】図12は、本発明比較検査方法の他の実施例
を示す説明図
FIG. 12 is an explanatory view showing another embodiment of the comparative inspection method of the present invention.

【符号の説明】[Explanation of symbols]

1…ウェハ、3a〜3d…半導体レーザ、4…対物レン
ズ、5…検出素子、7a…1つ前のチップ、8…チップ
上の検出領域、9a…現在検出しているチップ、11…
ストロボ、14…ダイクロイックミラー、15…TVカ
メラ、16…ウエハステージ、17,18…X,Y方向
位置検出器、19…画像シフト用平行平板、201…遅
延メモリ、202…2値化回路、7b…遅延信号、9b
…現在検出している画像信号、203…垂直落射照明用
の水銀灯、20…チップ、22…基準マーク、30…基
準マークの検出顕微鏡、36…マイコン、37…TVモ
ニタ、ys2−ys1,ys3−ys2…チップの位置ずれ、6
1…画像シフト用平行平板のピエゾ素子、63…検出素
子駆動用のピエゾ素子。
DESCRIPTION OF SYMBOLS 1 ... Wafer, 3a-3d ... Semiconductor laser, 4 ... Objective lens, 5 ... Detection element, 7a ... Previous chip, 8 ... Detection area on chip, 9a ... Chip currently detected, 11 ...
Strobe, 14 dichroic mirror, 15 TV camera, 16 wafer stage, 17, 18 X, Y direction position detector, 19 parallel plate for image shift, 201 delay memory, 202 binarization circuit, 7b ... Delay signal, 9b
... image signal is detected currently, 203 ... mercury lamp for vertical incident illumination, 20 ... chips, 22 ... reference marks, 30 ... reference mark detection microscope, 36 ... microcomputer, 37 ... TV monitor, y s2 -y s1, y s3 −y s2 … tip displacement, 6
Reference numeral 1 denotes a parallel plate piezo element for image shift, and 63 denotes a piezo element for driving a detection element.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年7月11日(2000.7.1
1)
[Submission date] July 11, 2000 (2007.1.
1)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0008[Correction target item name] 0008

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0008】[0008]

【課題を解決するための手段】前記目的は、基板上に多
数形成された同一形状のチップを検査して、基板上の異
物、または前記チップ内のパターン欠陥を検出するに際
して、前記基板を連続的に移動させながら前記基板上の
所定の箇所に形成された基準マークの位置を検出して前
記チップの配列誤差を求める工程と、前記基板を連続的
に移動させながら前記多数形成されたチップのうちの1
つのチップを撮像して該1つのチップの画像を得て該得
た画像を記憶する工程と、前記基板を連続的に移動させ
ながら前記多数形成されたチップのうちの他のチップを
撮像して該他のチップの画像を得る工程と、前記記憶し
た1つのチップの画像と前記撮像して得た他のチップの
画像とのずれを前記求めた配列誤差の情報に基づいて補
正する工程と、該配列誤差を補正した前記記憶した1つ
のチップの画像と前記他のチップの画像とを比較して両
画像の差を求める工程と、該求めた両画像の差の情報に
基づいて前記基板上の異物、または前記パターン欠陥を
検出する工程とにより異物、またはパターン欠陥を検出
することで達成される。
The object of the present invention is to inspect a large number of chips of the same shape formed on a substrate, and to detect foreign matter on the substrate or a pattern defect in the chip, thereby continuously connecting the substrate. Detecting a position of a reference mark formed at a predetermined position on the substrate while moving the substrate to determine an arrangement error of the chips; and One of them
Imaging one chip to obtain an image of the one chip and storing the obtained image; and imaging the other chips of the plurality of formed chips while continuously moving the substrate. Obtaining the image of the other chip, and correcting the difference between the stored image of the one chip and the image of the other chip obtained by imaging based on the information on the obtained alignment error, A step of comparing the stored image of one chip and the image of the other chip in which the arrangement error has been corrected to obtain a difference between the two images; and This is achieved by detecting the foreign matter or the pattern defect by the step of detecting the foreign matter or the pattern defect.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0009】また、装置構成としては、前記基板を載置
して平面内でX,Y方向に移動可能とするステージ手段
と、該ステージ手段に載置された前記基板を連続的に移
動させながら、該基板上に多数形成されたチップのパタ
ーンを撮像して該パターンの画像を画像信号として検出
する検出手段と、前記検出手段で検出された、前記多数
形成されたチップのうちの1つのチップのパターンの画
像を遅延記憶する記憶手段と、前記検出手段で検出され
た前記1つのチップと前記多数形成されたチップのうち
の他のチップ各々に対応して形成された基準マークの画
像から該チップ間の配列誤差を求める配列誤差算出手段
と、該配列誤差算出手段で求められた配列誤差の情報に
もとづき、前記1つのチップの画像と前記他のチップの
画像とのずれを補正するずれ補正手段と、該ずれ補正手
段により前記配列誤差が補正された状態で、前記記憶手
段に記憶された前記1つのチップのパターンの画像と前
記検出手段で検出された、前記他のチップのパターンの
画像との差を求める差画像検出手段と、該差画像検出手
段により求められた前記画像の差に基づいて、前記基板
上の異物、または前記チップ内のパターン欠陥を検出す
る欠陥検出手段とを備えるべく構成することで達成され
る。
[0009] Further, as an apparatus configuration, a stage means for mounting the substrate thereon and capable of moving in the X and Y directions in a plane, and a method for continuously moving the substrate mounted on the stage means. Detecting means for picking up an image of a pattern of a plurality of chips formed on the substrate and detecting an image of the pattern as an image signal; and one of the chips formed by the plurality of chips detected by the detecting means Storage means for delay-storing the image of the pattern, and a reference mark image formed corresponding to each of the one chip and the other chips among the plurality of chips detected by the detection means. An array error calculating means for obtaining an array error between the chips, and a shift between the image of the one chip and the image of the other chip is compensated based on information of the array error calculated by the array error calculating means. A shift correction unit, and the image of the pattern of the one chip stored in the storage unit and the other chip detected by the detection unit in a state where the alignment error is corrected by the shift correction unit. Difference image detection means for obtaining a difference from the image of the pattern, and defect detection means for detecting a foreign substance on the substrate or a pattern defect in the chip based on the difference between the images obtained by the difference image detection means This is achieved by configuring to have the following.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に多数形成された同一形状のチッ
プを検査して、基板上の異物、または前記チップ内のパ
ターン欠陥を検出する方法であって、前記基板を連続的
に移動させながら前記基板上の所定の箇所に形成された
基準マークの位置を検出して前記チップの配列誤差を求
める工程と、前記基板を連続的に移動させながら前記多
数形成されたチップのうちの1つのチップを撮像して該
1つのチップの画像を得て該得た画像を記憶する工程
と、前記基板を連続的に移動させながら前記多数形成さ
れたチップのうちの他のチップを撮像して該他のチップ
の画像を得る工程と、前記記憶した1つのチップの画像
と前記撮像して得た他のチップの画像とのずれを前記求
めた配列誤差の情報に基づいて補正する工程と、該配列
誤差を補正した前記記憶した1つのチップの画像と前記
他のチップの画像とを比較して両画像の差を求める工程
と、該求めた両画像の差の情報に基づいて前記基板上の
異物、または前記パターン欠陥を検出する工程とを有す
ることを特徴とする比較検査方法。
1. A method for inspecting a plurality of chips having the same shape formed on a substrate to detect foreign substances on the substrate or pattern defects in the chips, wherein the substrate is continuously moved. Detecting a position of a reference mark formed at a predetermined position on the substrate to determine an arrangement error of the chips; and one of the plurality of chips formed while moving the substrate continuously. Imaging the one chip to obtain an image of the one chip and storing the obtained image; and while continuously moving the substrate, imaging the other chip of the plurality of formed chips and Obtaining an image of the chip, correcting the displacement between the stored image of one chip and the image of the other chip obtained by imaging based on the obtained information of the alignment error, and Note that the error was corrected Comparing the image of one chip and the image of the other chip with each other to determine a difference between the two images; and determining a foreign substance or the pattern defect on the substrate based on information on the determined difference between the two images. And a step of detecting the following.
【請求項2】 基板上に多数形成された同一形状のチッ
プを検査して、基板上の異物、または前記チップ内のパ
ターン欠陥を検出する装置であって、前記基板を載置し
て平面内でX,Y方向に移動可能とするステージ手段
と、該ステージ手段に載置された前記基板上に多数形成
されたチップのパターンを検出して該パターンの画像を
画像信号として出力する検出手段と、該検出手段で検出
した前記パターンの画像を遅延記憶する記憶手段と、前
記検出手段で検出した前記多数形成されたチップのうち
の少なくとも2つのチップの各々に対応して形成された
基準マークの画像から前記少なくとも2つのチップ間の
配列誤差を求める配列誤差算出手段と、該配列誤差算出
手段で求めた配列誤差を、前記検出手段における光電変
換部に対し前記チップのパターンの光学像を相対的にシ
フトすることにより補正する画像シフト手段と、該画像
シフト手段で前記配列誤差を補正した状態で前記記憶手
段に記憶された前記多数形成されたチップのうちの1つ
のチップのパターンの画像と前記検出手段で検出した前
記多数形成されたチップのうちの他のチップのパターン
の画像との差を求める差画像検出手段と、該差画像検出
手段で求めた前記画像の差に基づいて前記基板上の異
物、または前記チップ内のパターン欠陥を検出する欠陥
検出手段とを備えたことを特徴とする比較検査装置。
2. An apparatus for inspecting a large number of chips having the same shape formed on a substrate to detect a foreign substance on the substrate or a pattern defect in the chip. A stage means which can be moved in the X and Y directions, and a detecting means which detects a pattern of chips formed on the substrate mounted on the stage means and outputs an image of the pattern as an image signal. Storage means for delay-storing the image of the pattern detected by the detection means, and a reference mark of the reference mark formed corresponding to at least two of the plurality of chips formed by the detection means. An array error calculating means for calculating an array error between the at least two chips from an image, and an array error calculated by the array error calculating means, Image shifting means for correcting the pattern by optically shifting the optical image of the pattern, and one of the plurality of chips formed in the storage means, wherein the arrangement error is corrected by the image shifting means. Difference image detection means for obtaining a difference between an image of a pattern of one chip and an image of a pattern of another chip among the large number of chips detected by the detection means, and the image obtained by the difference image detection means A defect detecting means for detecting a foreign substance on the substrate or a pattern defect in the chip based on a difference between the two.
JP2000180723A 1989-09-22 2000-06-12 Comparative inspection method and device Expired - Fee Related JP3316829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000180723A JP3316829B2 (en) 1989-09-22 2000-06-12 Comparative inspection method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000180723A JP3316829B2 (en) 1989-09-22 2000-06-12 Comparative inspection method and device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP01245156A Division JP3135063B2 (en) 1989-09-22 1989-09-22 Comparative inspection method and apparatus

Publications (2)

Publication Number Publication Date
JP2001034743A true JP2001034743A (en) 2001-02-09
JP3316829B2 JP3316829B2 (en) 2002-08-19

Family

ID=18681752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000180723A Expired - Fee Related JP3316829B2 (en) 1989-09-22 2000-06-12 Comparative inspection method and device

Country Status (1)

Country Link
JP (1) JP3316829B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689841B1 (en) 2006-02-13 2007-03-08 삼성전자주식회사 Leveling algorithm for semiconductor manufacturing equipment and related apparatus
JP2009162717A (en) * 2008-01-10 2009-07-23 Shimadzu Corp Tft array inspection device
CN112730248A (en) * 2020-12-29 2021-04-30 无锡圆方半导体测试有限公司 Method and system for preventing chip test pattern from deviating
CN113013049A (en) * 2016-05-04 2021-06-22 台湾积体电路制造股份有限公司 Semiconductor process and its processing equipment and control device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689841B1 (en) 2006-02-13 2007-03-08 삼성전자주식회사 Leveling algorithm for semiconductor manufacturing equipment and related apparatus
JP2009162717A (en) * 2008-01-10 2009-07-23 Shimadzu Corp Tft array inspection device
CN113013049A (en) * 2016-05-04 2021-06-22 台湾积体电路制造股份有限公司 Semiconductor process and its processing equipment and control device
CN112730248A (en) * 2020-12-29 2021-04-30 无锡圆方半导体测试有限公司 Method and system for preventing chip test pattern from deviating

Also Published As

Publication number Publication date
JP3316829B2 (en) 2002-08-19

Similar Documents

Publication Publication Date Title
US6141038A (en) Alignment correction prior to image sampling in inspection systems
US5774224A (en) Linear-scanning, oblique-viewing optical apparatus
US4247203A (en) Automatic photomask inspection system and apparatus
US7907270B2 (en) Inspection apparatus and method, and production method for pattern substrates
JPH0610694B2 (en) Automatic focusing method and device
KR20020054345A (en) Optical sensor
JP2004022797A (en) Device and method for detecting position of mark
JP3135063B2 (en) Comparative inspection method and apparatus
JP2014062940A (en) Checking device
JP3223483B2 (en) Defect inspection method and device
JP3316829B2 (en) Comparative inspection method and device
JPH11326229A (en) Foreign matter inspection apparatus
JP2002082065A (en) Defect inspecting method
JP2007292606A (en) Surface inspection device
JP2006003168A (en) Measurement method for surface shape and device therefor
JP3144632B2 (en) Defect detection method
JPS63134940A (en) Pattern inspection device
JP3572545B2 (en) Pass / fail judgment method of substrate
JPH07208917A (en) Automatic focusing method and device
JP2701872B2 (en) Surface inspection system
JP2004198199A (en) Defect inspection device
JPS63134937A (en) Pattern inspection device
JPH05215534A (en) Adjusting method for surface inspecting camera mechanism
JPH10281732A (en) Dimension measuring equipment
JPH02116704A (en) Inspection of defect

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees